KR20230028180A - 마이크로 발광 다이오드 디스플레이 장치 - Google Patents

마이크로 발광 다이오드 디스플레이 장치 Download PDF

Info

Publication number
KR20230028180A
KR20230028180A KR1020220104123A KR20220104123A KR20230028180A KR 20230028180 A KR20230028180 A KR 20230028180A KR 1020220104123 A KR1020220104123 A KR 1020220104123A KR 20220104123 A KR20220104123 A KR 20220104123A KR 20230028180 A KR20230028180 A KR 20230028180A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
conductive layer
display device
mesas
Prior art date
Application number
KR1020220104123A
Other languages
English (en)
Inventor
첸 옌-예
챙 위-쥐
우 치-링
Original Assignee
플레이니트라이드 디스플레이 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110130934A external-priority patent/TWI784681B/zh
Priority claimed from TW111124466A external-priority patent/TWI833265B/zh
Application filed by 플레이니트라이드 디스플레이 컴퍼니 리미티드 filed Critical 플레이니트라이드 디스플레이 컴퍼니 리미티드
Publication of KR20230028180A publication Critical patent/KR20230028180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

회로 기판, 에피택시 구조체 및 전도층을 포함하는 마이크로 발광 다이오드 디스플레이 장치가 제공된다. 에피택시 구조체는 회로 기판에 전기적으로 연결되고, 연결층 및 복수의 발광 메사들을 포함한다. 복수의 발광 메사들은 연결층 상에 배치되고, 연결층의 두께는 복수의 발광 메사들의 두께보다 작고, 연결층은 복수의 발광 메사들에 의해 노출된 제1 표면 및 제1 표면에 대향하는 제2 표면을 갖는다. 전도층은 연결층의 제2 표면 상에 배치되고, 제2 표면의 복수의 서브-영역들을 노출시키며, 연결층 상으로의 전도층의 수직 투영부는 연결층 상으로의 제1 표면의 수직 투영부와 중첩한다.

Description

마이크로 발광 다이오드 디스플레이 장치{MICRO LIGHT-EMITTING DIODE DISPLAY DEVICE}
이 출원은 2021년 8월 20일 출원된 대만 출원 일련번호 제110130934호 및 2022년 6월 30일 출원된 대만 출원 일련번호 제111124466호의 우선권을 주장한다. 상기 언급된 특허 출원의 전체가 본 출원에 참조로 결합되고 본 명세서의 일부를 이룬다.
본 개시는 디스플레이 장치에 관한 것으로, 특히 마이크로 발광 다이오드(Light Emitting Diode, LED) 디스플레이에 관한 것이다.
반도체 연결층 상에 다수의 반도체 발광 메사(light emitting mesas)을 배치하여 마이크로 발광 다이오드 디스플레이의 다수의 화소가 형성될 수 있다. 반도체 발광 메사들 각각은 서브 픽셀에 대응하고, 반도체 연결층 상에 어레이 형태로 배치된다. 반도체 연결층은 연결층 외에도 발광 메사들 각각의 공통 전극의 기능을 할 수 있으며, 접합 금속층을 통해 회로 기판과 전기적으로 연결된다.
그러나, 반도체 연결층의 저항값은 전도체의 저항값보다 높다. 재결합하는 전자-정공 쌍들의 수는 공통 접지 지점으로부터 더 멀리 있는 발광 메사들에 대해 더 적다. 대조적으로, 재결합하는 전자-정공 쌍들의 수는 공통 접지점에 더 가까운 발광 메사들에서 더 높다. 따라서, 마이크로 발광 다이오드 디스플레이의 휘도가 불균일할 수 있다.
본 개시는 균일한 발광 휘도를 가지는 마이크로 발광 다이오드 표시장치를 제공한다
본 개시 내용의 일 실시예에 따르면, 회로 기판, 에피택시 구조체 및 전도층을 포함하는 마이크로 발광 다이오드 디스플레이 장치가 제공된다. 에피택시 구조체는 회로 기판에 전기적으로 연결되고, 연결층 및 복수의 발광 메사들을 포함한다. 발광 메사들은 연결층 상에 배치되고, 연결층의 두께는 발광 메사들의 두께보다 작고, 연결층은 발광 메사들에 의해 노출된 제1 표면 및 제1 표면에 대향하는 제2 표면을 갖는다. 전도층은 연결층의 제2 표면 상에 배치되고, 제2 표면의 복수의 서브 영역들을 노출시키며, 연결층 상으로의 전도층의 수직 투영부는 상기 연결층 상으로의 상기 제1 표면의 수직 투영부와 중첩한다.
본 개시 내용의 다른 실시예에 따르면, 회로 기판, 에피택시 구조체 및 투명 전도층을 포함하는 마이크로 발광 다이오드 디스플레이 장치가 제공된다. 에피택시 구조체는 회로 기판에 전기적으로 연결되고, 연결층 및 복수의 발광 메사들을 포함한다. 발광 메사들은 연결층 상에 배치되고, 연결층은 발광 메사들에 의해 노출된 제1 표면 및 제1 표면에 대향하는 제2 표면을 갖는다. 투명 전도층은 연결층의 제2 표면 상에 배치되고, 투명 전도층은 제2 표면을 완전히 덮는다.
상기에 기초하여, 본 개시의 실시예들에 의해 제공되는 마이크로 발광 다이오드 디스플레이 장치에서, 전도층은 에피택시 구조체의 연결층 상에 배치된다. 전도층의 저항값이 연결층의 저항값보다 작으므로, 회로 기판의 전류가 전도층을 통해 보다 균일하게 전달될 수 있다. 이 경우, 공통 접지점으로부터의 거리가 서로 다른 발광 메사들에 대해, 동일한 전위차가 동일한 수의 전자-정공 쌍의 재결합을 구동시킬 수 있어, 마이크로 발광 다이오드 디스플레이 장치의 휘도가 불균일해지는 것을 방지할 수 있다. 또한, 해상도 요구량이 높아짐에 따라, 발광 메사들(서브-픽셀들)의 배열이 더 조밀해진다. 전도층이 연결층의 제1 표면에 배치되던 종래의 상황과 달리, 본 개시의 전도층은 제2 표면에 배치되어 수율이 크게 향상된다.
상술한 본 개시의 특징 및 이점을 이해하기 위하여, 도면과 함께 제공되는 실시예들을 아래에 상세히 설명한다.
도 1a는 본 개시의 일 실시예에 따른 마이크로 발광 다이오드 디스플레이 장치의 개략적인 평면도이다.
도 1b는 도 1a에 도시된 I-I'선에 따른 단면 개략도를 도시한다.
도 2a는 본 개시의 일 실시예에 따른 마이크로 발광 다이오드 디스플레이 장치의 개략적인 평면도이다.
도 2b는 도 2a에 도시된 II-II'선에 따른 단면 개략도를 나타낸다.
도 3 내지 도 5는 본 개시의 실시예들에 따른 마이크로 발광 다이오드 디스플레이 장치의 개략적인 단면도이다.
도 1a 및 도 1b를 참조하면, 마이크로 발광 다이오드 디스플레이 장치(1)는 디스플레이 영역(A1) 및 비-디스플레이 영역(A2)을 가지며, 회로 기판(C1), 에피택시 구조체(ES) 및 전도층(30)을 포함한다. 디스플레이 영역(A1)은 복수의 디스플레이 서브 화소(PX)가 배치되는 영역을 의미하며, 비-디스플레이 영역(A2)은 디스플레이 영역(A1)의 적어도 일부 주변에 배치되며, 복수의 구동 소자(도시하지 않음)가 배치되는 영역일 수 있다. 각 디스플레이 서브 화소(PX)는 마이크로 발광 다이오드 디스플레이 장치(1)의 영상 광을 제공하는 발광 메사(20)를 갖는다.
에피택시 구조체(ES)은 연결층(10) 및 복수의 발광 메사들(20)을 포함한다. 도 1b에 도시된 바와 같이, 복수의 디스플레이 서브-픽셀들(PX)에 각각 대응하는 복수의 발광 메사들(20)이 연결층(10) 상에 배치되고, 발광 메사들(20) 각각은 제1 형 반도체층(201), 제2 형 반도체층(202), 및 발광층(203)을 포함하고, 발광층(203)은 다중 양자 우물(Multiple Quantum Well, MQW)이다. 연결층(10)은 제1 방향(D1) 및 제2 방향(D2)에 의해 형성된 평면과 평행한 평면 상에 배치되고, 발광 메사들(20)에 의해 노출된 제1 표면(101) 및 제1 표면(101)에 대향하는 제2 표면(102)을 갖는다.
본 개시의 일 실시예에 따르면, 연결층(10)은 n형 반도체이고, 제1형 반도체층(201)은 n형 반도체이고, 제2형 반도체층(202)은 p형 반도체일 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 본 개시의 다른 실시예에서, 연결층(10)은 p형 반도체이고, 제1 형 반도체층(201)은 p형 반도체이고, 제2 형 반도체층(202)은 n형 반도체이다. 특히, 연결층(10)과 제1형 반도체층(201)은 일체, 즉, 두 층은 동일층으로 형성될 수 있다. 예를 들어, 에칭 공정을 통해 분리된 복수의 제1 형 반도체층(201)과 연속적인 연결층(10)을 형성함으로써, 회로 기판(C1)으로의 물질 전달 수율을 높일 수 있고, 전력 소모를 줄이기 위해 연결층(10)을 공통 전극으로 사용할 수 있다.
회로 기판(C1)은 예를 들어, CMOS(Complementary Metal-Oxide-Semiconductor) 기판, LCOS(Liquid Crystal On Silicon) 기판, TFT(Thin Film Transistor) 기판, 또는 작동 회로들이 형성된 다른 기판일 수 있으나, 이에 한정되는 것은 아니다. 도 1b에 도시된 바와 같이, 에피택시 구조체(ES)는 접합 금속층(120), 접합 금속층(130), 접합 금속층(140) 및 접합 금속층(150)을 통해 회로 기판(C1)에 전기적으로 연결되며, 접합 금속층(140) 및 접합 금속층(150)은 공통 접지점이다. 회로 기판(C1)을 통해 접합 금속층(120)에 전압이 인가되어 접합 금속층(120)과 공통 접지점 사이에 전위차가 존재하면, 전위차는 전류를 발생시키고, 전압이 인가된 접합 금속층(120)을 연결하는 발광 메사(20)에서 전자-정공 쌍의 재결합이 발생하여 광이 생성된다. 발광 메사(20)에 의해 방출된 광은 제3 방향(D3)과 평행한 방향을 따라 마이크로 발광 다이오드 디스플레이 장치(1)를 빠져나와 사용자의 눈에 입사하는데, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3)은 서로 수직이다.
공통 전극 역할을 하는 연결층(10)은 반도체이므로 그 저항값이 전도체의 저항값보다 높다. 공통 접지점 및 공통 접지점으로부터 멀리 떨어진 접합 금속층(120)에 소정의 전위차가 인가되면, 대응하는 발광 메사(20) 내에서 재결합하는 전자-정공 쌍의 개수가 적어진다. 공통 접지점 및 공통 접지점에 가까운 접합 금속층(120)에 동일한 전위차가 인가되는 경우, 대응하는 발광 메사(20) 내의 재결합 전자-정공 쌍의 개수가 더 많다. 이를 방지하기 위해, 연결층(10)의 제2 표면(102) 상에 전도층(30)을 배치하되, 제3 방향(D3)으로의 연결층(10)의 두께는 발광 메사(20)의 두께보다 작게 구성함으로써, 저항이 더 낮은 전도층(30)을 이용하여 전류의 전달을 보조하여 전류가 고르게 분산될 수 있다. 공통 접지점과 공통 접지점으로부터 멀리 떨어진 접합 금속층(120)에 동일한 전위차가 인가되더라도, 대응하는 발광 메사(20) 내의 재결합 전자-정공 쌍의 개수는 더 적지 않다. 발광 메사(20)로부터 출사된 광이 연결층(10) 내부에서 반사되는 것이 방지된다. 광 손실이 방지된다. 따라서, 마이크로 발광 다이오드 디스플레이 장치(1)의 발광 메사들(20)은 동일한 전위차가 인가될 때 동일한 휘도를 가질 수 있고, 마이크로 발광 다이오드 디스플레이 장치(1)는 양호한 휘도 균일도를 가질 수 있다.
전도층(30)의 면적이 클수록 전류 분포가 균일해지고, 마이크로 발광 다이오드 디스플레이 장치(1)의 휘도 균일도가 향상된다. 전도층(30)의 연결층(10)에 대한 수직 투영부(projection)가 제1 투영부이고, 제1 표면(101)의 연결층(10)에 대한 수직 투영부가 제2 투영부일 경우, 일 실싱예에서, 제1 투영부와 제2 투영부의 중첩 면적은 제2 투영부의 면적의 0.5배 이상일 수 있다. 일 실시예에서, 제1 표면(101)의 연결층(10) 상으로의 수직 투영부(즉, 제2 투영부)는 연결층(10) 상으로의 전도층(30)의 수직 투영부(즉, 제1 투영부) 내에 완전히 속한다. 다른 실시예에서, 제1 표면(101)의 연결층(10) 상으로의 수직 투영부(즉, 제2 투영부)는 연결층(10) 상으로의 전도층(30)의 수직 투영부(즉, 제1 투영부) 내에 완전히 속하고, 제1 투영부 및 제2 투영부의 중첩 부분의 면적은 제2 투영부의 면적과 동일하다.
이 실시예에서, 전도층(30)은 금, 티타늄, 알루미늄, 은, 백금 및 이들의 합금과 같은 불투명한 고-전도성 재료이다. 따라서, 전도층(30)은 제2 표면(102)의 복수의 서브-영역들(102S)을 노출시키도록 구성되고, 서브-영역들(102S)은 각각 발광 메사들(20)에 대응한다. 구체적으로, 도 1b에 도시된 바와 같이, 서브-영역들(102S)의 연결층(10) 상으로의 수직 투영부들은 발광 메사들(20)의 연결층(10) 상으로의 수직 투영부들과 각각 중첩되어, 발광 메사들(20) 각각에 의해 방출된 광이 해당 서브-영역(102S)을 투과하여 마이크로 발광 다이오드 디스플레이 장치(1)를 빠져나갈 수 있게 한다. 전도층(30)의 연결층(10) 상으로의 수직 투영부는 제1표(101)의 연결층(10) 상으로의 수직 투영부와 중첩되고 발광 메사들(20)의 연결층(10) 상으로의 수직 투영부와 중첩하지 않으나, 본 개시는 이에 한정되지 않는다. 본 개시의 일 실시예에 있어서, 전도층(30)의 연결층(10) 상으로의 수직 투영부는 발광 메사들(20)의 적어도 일부의 연결층(10) 상으로의 수직 투영부들과 부분적으로 중첩된다. 즉, 서브-영역들(102S)의 적어도 일부의 연결층(10) 상으로의 수직 투영부의 면적은 대응하는 발광 메사들(20)의 연결층(10) 상으로의 수직 투영부의 면적보다 더 작다. 이러한 구성 하에서, 발광 메사들(20)에 의해 방출된 광은 전도층(30)에 의해 더 제한되고, 광은 디스플레이 서브-픽셀들(PX) 사이의 크로스토크를 회피하는 더 집중된 방향으로 진행한다. 바람직하게는, 서브-영역들(102S)의 연결층(10) 상으로의 수직 투영부들과 대응하는 발광 메사들(20)의 연결층(10) 상으로의 수직 투영부들 사이의 비율은 0.5 내지 1이고, 이 비율이 0.5 미만이면, 광 추출율은 불충분할 수 있다.
또한, 전도층(30)은 불투명한 고전도성 물질이므로, 전도층(30)에 의해 흡수되는 광의 양을 감소시키기 위해, 그 두께는 에피택시 구조체(ES)의 두께보다 작거나 같도록 구성된다. 또한, 디스플레이 영역(A1)의 전도층(30)에서 전류가 보다 균일하게 전달될 수 있도록, 디스플레이 영역(A1)에 배치된 전도층(30)의 총 면적이 비-디스플레이 영역(A2)에 배치된 전도층(30)의 총 면적보다 더 크다는 것을 유의해야 한다.
본 실시예에서, 마이크로 발광 다이오드 디스플레이 장치(1)는 반도체 패드(40)를 더 포함하고, 반도체 패드(40) 및 공통 접지점인 접합 금속층(140, 150)은 모두 비-디스플레이 영역(A2)에 배치되고, 발광 메사(20)는 디스플레이 영역(A1)에 배치된다.
반도체 패드(40)와 발광 메사들(20)은 동일한 공정에서 제조될 수 있으며, 유사한 구조를 가질 수 있다. 또한, 발광 메사(20) 및 연결층(10)으로부터 먼 쪽의 반도체 패드(40)의 상면들이 동일 평면이기 때문에, 회로 기판(C1) 상의 접합 금속층(150) 및 접합 금속층(130)을 각각 접합 금속층(140) 및 접합 금속층(120)에 접합하는 공정의 수율을 향상시킬 수 있다. 또한, 접합 금속층(140)은 에피텍시얼 섹션(140E)을 가지므로, 접합 금속층(140)은 연결층(10)과 상기 접합 금속층(150) 사이에 전기적으로 연결될 수 있다.
본 개시내용의 다양한 실시예들을 완전히 예시하기 위해, 본 개시내용의 다른 실시예들이 아래에서 설명된다. 이하의 실시예들은 전술한 실시예들의 내용 중 일부 및 도면 부호를 사용하며, 동일하거나 유사한 구성 요소는 동일한 도면 부호를 사용하고 동일한 기술적 내용에 대한 설명은 생략한다. 생략된 부분의 설명은 앞선 실시예를 참고할 수 있고, 이하의 실시예에서는 상세한 설명을 생략한다.
도 2a 및 도 2b를 참조하면, 마이크로 발광 다이오드 디스플레이 장치(2)는 디스플레이 영역(A1) 및 비-디스플레이 영역(A2)을 가지며, 회로 기판(C1), 에피택시 구조체(ES) 및 전도층(30A)을 포함한다. 복수의 발광 메사(20)는 4개의 발광 메사(20) 단위로 다수의 발광 메사 그룹(20G)으로 그룹화되고, 전도층(30A)은 제2 표면(102)의 복수의 서브-영역(102G)을 노출시키도록 구성되며, 서브-영역(102G)은 발광 메사 그룹(20G)에 각각 대응한다. 그러나, 본 개시는 이에 한정되는 것은 아니다. 일부 실시예들에서, 마이크로 발광 다이오드 디스플레이 장치(2)의 발광 메사들(20)은 적어도 3개의 발광 메사들(20) 단위로 복수의 발광 메사 그룹들(20G)로 그룹화된다. 적어도 3개의 발광 메사들(20)에 대응하는 제2 표면(102) 상에 색 변환 요소들(도시하지 않음, 예를 들어, 양자점)이 배치될 때, 적어도 3개의 발광 메사들(20)은 각각 적색광, 녹색광 및 청색광을 방출하여 풀 컬러 디스플레이 장치를 형성할 수 있다.
마이크로 발광 다이오드 디스플레이 장치(1)와 유사하게, 마이크로 발광 다이오드 디스플레이 장치(2)의 디스플레이 영역(A1)에 배치된 전도층(30A)의 총 면적은 디스플레이 영역(A1)의 전도층(30A)에서 전류가 보다 균일하게 전달될 수 있도록 비-디스플레이 영역(A2)에 배치된 전도층(30A)의 총 면적보다 더 크다. 동일한 전위차가 인가될 때 발광 메사들(20) 각각은 동일한 휘도를 갖는다.
도 3을 참조하면, 마이크로 발광 다이오드 디스플레이 장치(3)는 디스플레이 영역과 비-디스플레이 영역을 가지며, 회로 기판(C1), 에피택시 구조체(ES), 전도층(30B), 전도층(50) 및 절연층(220)을 포함하고, 전도층(30B)은 디스플레이 영역에 배치되는 전도층(30B1) 및 비-디스플레이 영역에 배치되는 전도층(30B2)을 포함한다.
전도층(30B1)의 폭은 제2 표면(102)으로부터 멀어지는 방향(즉, 제3 방향(D3)의 양의 방향을 따라)으로 감소하며, 전도층(30B1)은 하측에서 넓고 상측에서 좁은 뷰를 나타낸다. 도 3에 도시된 전도층(30B1)의 단면도는 대응하는 발광 메사들(20)에 의해 방출된 광이 반사되어 중심으로 더 집중될 수 있도록 원뿔 형상을 갖는다. 발광 메사들(20)에 대응하는 제2 표면(102) 상에 색 변환 요소들(도시하지 않음, 예를 들어, 양자점)이 이어서 배치될 때, 전도층(30B1)에 형성된 홈들(G)은 그 안에 배치된 색 변환 요소들에 대한 더 큰 가공 허용치(machining allowance)를 갖는 수용 공간들을 제공한다. 다른 실시예에서, 전도층(30B1)의 폭은 제2 표면(102)으로부터 멀어지는 방향으로 감소하고, 전도층(30B1)은 단면도에서 사다리꼴 형상(trapezoidal shape)을 갖는다.
비-디스플레이 영역의 전도층(30B2)도 연결층(10)을 관통하는 관통홀(10H) 내에 배치되어 접합 금속층(140), 접합 금속층(150) 및 회로 기판(C1)과 전기적으로 연결된다. 회로 기판(C1)으로부터의 전류는 관통홀(10H) 내에서 상기 접합 금속층(150), 접합 금속층(140) 및 전도층(30B2)으로 순차적으로 전달되어, 저항이 더 높은 연결층(10)을 거치지 않고 상기 제2 표면(102) 상의 전도층(30B2) 및 전도층(30B1)에 도달한다. 디스플레이 영역에 배치되는 전도층(30B1)의 총 면적은 비-디스플레이 영역에 배치되는 전도층(30B2)의 총 면적보다 커서, 전도층(30B1)에서 전류가 균일하게 전달될 수 있다. 동일한 전위차가 인가될 때 발광 메사들(20) 각각은 동일한 휘도를 갖는다.
본 실시예에 따른 마이크로 발광 다이오드 디스플레이 장치(3)는 연결층(10)의 제1 표면(101) 상에 배치된 다른 전도층(50)을 더 포함한다. 즉 전도층(50)은 발광 메사들(20) 사이에 배치된다. 전도층(50)은 회로 기판(C1)으로부터의 전류를 전송하도록 구성되고, 절연층(220)은 전도층(50)과 발광 메사들(20) 사이에 배치된다.
도 4를 참조하면, 마이크로 발광 다이오드 디스플레이 장치(4)는 회로 기판(C1), 에피택시 구조체(ES1) 및 전도층(30C)을 포함한다.
에피택시 구조체(ES1)는 연결층(10A) 및 복수의 발광 메사들(20)을 포함한다. 연결층(10A)은 패터닝된 에피택셜 기판 상에 에피택셜 성장에 의해 형성될 수 있고, 복수의 3차원 패턴들(102P)을 포함하고, 여기서 3차원 패턴들(102P)은 제2 표면(102A) 상에 배치된다. 즉, 연결층(10)의 제2 표면(102)은 편평하고 연결층(10A)의 제2 표면(102A)은 복수의 3차원 패턴들(102P)을 가진다는 점에서 연결층(10A)은 도 1b에 도시된 연결층(10)과 상이하다. 전도층(30C)은 3차원 패턴들(102P)의 복수의 홈들(G') 내에 배치된다. 이 경우, 3차원 패턴들(102P) 상에 배치된 전도층들(30C)과 제2 표면(102A) 사이의 접촉 면적이 도 1b에 도시된 전도층(30)과 제2 표면(102) 사이의 접촉 면적보다 더 크고, 연결층(10A) 및 전도층(30C) 사이의 접촉 수율(bonding yield)을 향상시키고 회로 기판(C1)으로부터 전류의 전달 효율을 향상시킬 수 있다.
상술한 전도층(30), 전도층(30A), 전도층(30B) 및 전도층(30C)은 불투명 전도층이다. 그러나, 본 개시가 이에 한정되는 것은 아니다. 일부 실시예에서, 전도층(30), 전도층(30A), 전도층(30B), 및 전도층(30C)은 투명 전도층이다.
도 5를 참조하면, 마이크로 발광 다이오드 디스플레이 장치(5)는 회로 기판(C1), 에피택시 구조체(ES) 및 투명 전도층(30T)을 포함한다. 투명 전도층(30T)은 연결층(10)의 제2 표면(102) 상에 배치되며 제2 표면(102)을 완전히 덮는다. 투명 전도층(30T)의 물질은 산화된 금속 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 ZnO(Zinc Oxide)일 수 있다. 광이 투명 전도층(30T)를 관통할 수 있기 때문에, 투명 전도층(30T) 및 제2 표면(102) 사이의 접촉 면적이 최대가 되도록 앞선 실시예에서 다양한 불투명 전도층이 그런 것과 같이 제2 표면의 복수의 서브-영역을 노출시킬 필요는 없고, 회로 기판(C1)으로부터의 전류의 전송 효율이 크게 증가된다.
요약하면, 본 개시내용의 실시예들에 의해 제공되는 마이크로 발광 다이오드 디스플레이 장치에서, 전도층은 에피택시 구조체의 연결층 상에 배치된다. 전도층의 저항값이 연결층의 저항값보다 작으므로, 회로 기판으로부터의 전류가 전도층 내로 전달될 수 있다. 이 경우, 발광 메사들이 공통 접지점으로부터의 거리가 서로 다르더라도, 동일한 전위차는 동일한 수의 전자-정공 쌍들이 그 발광 메사들에서 재결합되도록 하여, 마이크로 발광 다이오드 디스플레이 장치들의 불균일한 휘도를 회피할 수 있다. 또한, 전도층이 연결층의 제1 표면 상에 배치되는 경우와 비교하여, 연결층의 제2 표면 상에 전도층을 배치하는 제조 공정은 수율이 현저히 더 높다.

Claims (8)

  1. 마이크로 발광 다이오드 디스플레이 장치로서,
    회로 기판;
    상기 회로 기판에 전기적으로 연결되는 에피택시 구조체로서, 상기 에피택시 구조체는
    연결층; 및
    상기 연결층 상에 배치된 복수의 발광 메사들 - 상기 연결층의 두께는 상기 발광 메사들의 두께보다 작고, 상기 연결층은 상기 발광 메사들에 의해 노출된 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 가짐 -; 을 포함함; 및
    상기 연결층의 상기 제2 표면 상에 배치된 제1 전도층을 포함하고, 상기 제1 전도층의 상기 연결층 상으로의 수직 투영부는 상기 제1 표면의 상기 연결층 상으로의 수직 투영부와 중첩하는,
    마이크로 발광 다이오드 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 전도층의 상기 연결층 상으로의 수직 투영부는 제1 투영부이고, 상기 제1 표면의 상기 연결층 상으로의 수직 투영부는 제2 투영부이며, 상기 제1 투영부와 상기 제2 투영부가 중첩되는 부분의 면적은 상기 제2 투영부의 면적의 0.5배 이상인, 마이크로 발광 다이오드 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 전도층의 두께는 상기 에피택시 구조체의 두께 이하인, 마이크로 발광 다이오드 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 전도층은 상기 제2 표면의 복수의 서브 영역들을 노출시키며, 상기 서브 영역들은 상기 발광 메사들에 각각 대응하는, 마이크로 발광 다이오드 디스플레이 장치.
  5. 제1항에 있어서,
    상기 발광 메사들은 복수의 발광 메사 그룹들로 그룹화되고, 상기 제1 전도층은 상기 제2 표면의 복수의 서브 영역들을 노출시키며, 상기 서브 영역들은 상기 발광 메사 그룹들에 각각 대응하는, 마이크로 발광 다이오드 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1 전도층은 상기 연결층을 관통하는 관통홀에 배치되어 상기 회로 기판과 전기적으로 연결되는, 마이크로 발광 다이오드 디스플레이 장치.
  7. 제1항에 있어서, 상기 연결층의 제1 표면 상에 배치되는 제2 전도층을 더 포함하는, 마이크로 발광 다이오드 디스플레이 장치.
  8. 마이크로 발광 다이오드 디스플레이 장치로서,
    회로 기판;
    상기 회로 기판에 전기적으로 연결되는 에피택시 구조체로서, 상기 에피택시 구조체는,
    연결층; 및
    상기 연결층 상에 배치된 복수의 발광 메사들 - 상기 연결층은 상기 발광 메사들에 의해 노출된 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 가짐 - 을 포함함; 및
    상기 연결층의 상기 제2 표면 상에 배치된 투명 전도층을 포함하고, 상기 투명 전도층은 상기 제2 표면을 완전히 덮는,
    마이크로 발광 다이오드 디스플레이 장치.
KR1020220104123A 2021-08-20 2022-08-19 마이크로 발광 다이오드 디스플레이 장치 KR20230028180A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW110130934A TWI784681B (zh) 2021-08-20 2021-08-20 微型發光二極體顯示裝置
TW110130934 2021-08-20
TW111124466A TWI833265B (zh) 2021-08-20 2022-06-30 微型發光二極體顯示裝置
TW111124466 2022-06-30

Publications (1)

Publication Number Publication Date
KR20230028180A true KR20230028180A (ko) 2023-02-28

Family

ID=85326809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220104123A KR20230028180A (ko) 2021-08-20 2022-08-19 마이크로 발광 다이오드 디스플레이 장치

Country Status (2)

Country Link
JP (1) JP7423706B2 (ko)
KR (1) KR20230028180A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302842B2 (en) 2017-08-08 2022-04-12 PlayNitride Inc. Micro light emitting diode device and manufacturing method thereof
TWI707491B (zh) 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
US20210408341A1 (en) 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and production method therefor
KR20210073955A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
TWI775194B (zh) 2020-10-26 2022-08-21 錼創顯示科技股份有限公司 微型發光二極體顯示器
CN113299803B (zh) 2021-06-11 2024-05-03 苏州大学 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置

Also Published As

Publication number Publication date
JP2023029246A (ja) 2023-03-03
JP7423706B2 (ja) 2024-01-29

Similar Documents

Publication Publication Date Title
TWI707491B (zh) 微型發光二極體顯示面板
CN108922899B (zh) 像素阵列基板及其驱动方法
US11798974B2 (en) Light emitting device for display and display apparatus having the same
KR20150066186A (ko) 발광 디바이스 및 이를 구비한 백라이트 유닛
US11417703B2 (en) Double color micro LED display panel
TW201514591A (zh) 光源模組、其製造方法以及包含上述的背光單元
US11646300B2 (en) Double color micro LED display panel
US11387387B2 (en) Micro light emitting device display apparatus
US11935911B2 (en) Double color micro LED display panel
CN113299679A (zh) 发光二极管微型显示装置
TWI833265B (zh) 微型發光二極體顯示裝置
US11476296B2 (en) Double color micro LED display panel
KR20230028180A (ko) 마이크로 발광 다이오드 디스플레이 장치
US20220216183A1 (en) Display substrate and display device
TWI811680B (zh) 發光二極體微型顯示裝置
US20230055323A1 (en) Micro light-emitting diode display device
CN114975721A (zh) 显示面板及其制作方法、以及显示装置
CN113224104A (zh) 微型发光二极管显示装置
US20220406839A1 (en) Micro light-emitting diode display device
US11545605B2 (en) Display panel and method of fabricating same
US20240170462A1 (en) Micro light-emitting diode display device and micro light-emitting diode structure
CN115732487A (zh) 一种显示基板及其制备方法、显示装置
CN114093906A (zh) 微型发光二极体显示装置
CN115548046A (zh) 一种显示装置
CN117995071A (zh) 显示屏及其制备方法、电子设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal