KR20230027184A - 열-광학 컴포넌트의 제조 프로세스 - Google Patents
열-광학 컴포넌트의 제조 프로세스 Download PDFInfo
- Publication number
- KR20230027184A KR20230027184A KR1020237001771A KR20237001771A KR20230027184A KR 20230027184 A KR20230027184 A KR 20230027184A KR 1020237001771 A KR1020237001771 A KR 1020237001771A KR 20237001771 A KR20237001771 A KR 20237001771A KR 20230027184 A KR20230027184 A KR 20230027184A
- Authority
- KR
- South Korea
- Prior art keywords
- thermo
- optical
- manufacturing process
- cavity
- optical component
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 41
- 230000003287 optical effect Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 239000002344 surface layer Substances 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 239000003570 air Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on thermo-optic effects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/011—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour in optical waveguides, not otherwise provided for in this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
본 발명은 열-광학 컴포넌트의 제조 프로세스에 관한 것으로, 열-광학 컴포넌트의 제조 프로세스는:
a) SOI 기판을 제공하는 단계로서, SOI 기판은:
- 실리콘으로 이루어진 캐리어 상에 배치된 유전체층 상에 배치되고, 주 평면에서 연장되는, 단결정 실리콘으로 이루어진 표면층, 및
- 캐리어에 형성되고 유전체층 아래에서 개방되는 적어도 하나의 매립된 캐비티를 포함하는, 제공하는 단계,
b) 주 평면에서 연장되고 표면층에 형성되고 유전체층을 포함하는 광학 제한층에 의해 둘러싸이는 코어를 포함하는 광학 도파관을 형성하는 단계, 및
c) 광학 도파관 상에 적어도 하나의 가열 요소를 생성하는 단계로서, 상기 가열 요소는 주 평면에서 도파관의 세그먼트 바로 위에 위치되거나, 상기 세그먼트의 어느 한 측면 상에 위치되고, 도파관의 세그먼트 및 가열 요소는 - 적어도 하나의 - 매립된 캐비티 바로 위에 위치되는, 생성하는 단계를 포함한다.
a) SOI 기판을 제공하는 단계로서, SOI 기판은:
- 실리콘으로 이루어진 캐리어 상에 배치된 유전체층 상에 배치되고, 주 평면에서 연장되는, 단결정 실리콘으로 이루어진 표면층, 및
- 캐리어에 형성되고 유전체층 아래에서 개방되는 적어도 하나의 매립된 캐비티를 포함하는, 제공하는 단계,
b) 주 평면에서 연장되고 표면층에 형성되고 유전체층을 포함하는 광학 제한층에 의해 둘러싸이는 코어를 포함하는 광학 도파관을 형성하는 단계, 및
c) 광학 도파관 상에 적어도 하나의 가열 요소를 생성하는 단계로서, 상기 가열 요소는 주 평면에서 도파관의 세그먼트 바로 위에 위치되거나, 상기 세그먼트의 어느 한 측면 상에 위치되고, 도파관의 세그먼트 및 가열 요소는 - 적어도 하나의 - 매립된 캐비티 바로 위에 위치되는, 생성하는 단계를 포함한다.
Description
본 발명은 포토닉스(photonics) 분야에 관한 것이다. 이는 특히 열-광학 컴포넌트(thermo-optic component), 즉 컴포넌트 내부 또는 외부의 열원에 의해 생성된 국부적 또는 전체적인 온도 변화를 통해 광학적 특성(1차 굴절률)이 수정되는 컴포넌트의 제조 프로세스에 관한 것이다.
실리콘 포토닉스는 이러한 기술이 스위치 및 광학 위상-시프터, 변조기, 필터, 레이저 등과 같은 많은 통합 기능을 제공하여 광 통신 링크가 개선될 수 있기 때문에 점점 더 관심을 받고 있다.
특히 스위치와 광학 위상-시프터는 소형화, 저전력 소비 및 높은 스위칭 속도와 관련된 사양을 충족하면서 많은 수의 신호를 효율적으로 전달할 수 있어야 한다. 실리콘은 높은 열-광학 효과를 갖기 때문에, 작고 빠른 열-광학 스위치가 절연체 상의 실리콘(SOI: silicon-on-insulator) 기판 상에서 개발될 수 있었으며, 특히 링 공진기 또는 Mach-Zehnder 간섭계와 같은 컴포넌트를 언급할 수 있다.
문헌 US2015253510호는 스위칭 달성에 필요한 전력을 크게 최소화하는 작은 열-광학 스위치를 제공하는데, 그 광학 도파관이 주로 공기에 의해 둘러싸이고 열 흐름을 제한하는 기둥에 의해 캐리어 기판에 부착된 캐리어 기판 위에 매달려 형성되기 때문이며: 열 제한은 스위치의 효율을 개선한다(전력 소비를 제한함). 이러한 열-광학 스위치의 아키텍처는 SOI 기판을 사용하여 획득되며; 실리콘 표면층 및 매립 산화물은 각각 광학 도파관의 코어 및 코어 주위의 광학 제한층의 한 부분을 형성하고, 가열 요소는 도파관 상에 배치된다. 전면측으로부터 SOI 기판을 구조화 및 에칭하는 단계는 도파관과 캐리어 기판 사이에 깊은 트렌치와 공기 갭이 형성될 수 있게 한다.
이러한 아키텍처의 하나의 단점은 열-광학 컴포넌트의 복수의 주변 영역이 공기와 접촉한다는 사실에서 기인할 수 있으며: 따라서 가열 요소에 의해 생성된 온도 변화에 대한 천이 응답이 저하될 것이다. 특히, 가열 요소의 정지 시 도파관이 더 높은 온도 T1으로부터 온도 T0로 복귀하는 데 필요한 시간, 즉, 하강 시간이 주변 공기에 의해 생성된 열 관성으로 인해 증가한다.
본 발명은 종래 기술에 알려진 것에 대한 대안적인 해결책에 관한 것이다. 본 발명은 열-광학 효과의 효율에 유리한 우수한 열 절연을 허용하면서 매우 우수한 천이 동적 컴포넌트 응답을 보존하는 열-광학 컴포넌트의 제조 프로세스에 관한 것이다. 또한, 제조 프로세스는 컴포넌트에 높은 집적 밀도와 뛰어난 기계적 안정성을 부여하면서 제조 프로세스를 단순화할 수 있다.
본 발명은 열-광학 컴포넌트의 제조 프로세스에 관한 것으로, 열-광학 컴포넌트의 제조 프로세스는:
a) 절연체 상의 실리콘(SOI: silicon-on-insulator) 기판을 제공하는 단계로서, SOI 기판은:
- 실리콘으로 이루어진 캐리어 상에 배치된 유전체층 상에 배치되고, 주 평면에서 연장되는, 단결정 실리콘으로 이루어진 표면층, 및
- 캐리어 내에 형성되고 유전체층 아래에서 개방되는 적어도 하나의 매립된 캐비티를 포함하는, 제공하는 단계,
b) 주 평면에서 연장되고 표면층에 형성되고 유전체층을 포함하는 광학 제한층에 의해 둘러싸이는 코어를 포함하는 광학 도파관(optical waveguide)을 형성하는 단계,
c) 광학 도파관 상에 적어도 하나의 가열 요소를 생성하는 단계로서, 상기 가열 요소는 주 평면에서 도파관의 세그먼트 바로 위에 위치되거나, 상기 세그먼트의 어느 한 측면 상에 위치되고, 도파관의 세그먼트 및 가열 요소는 - 적어도 하나의 - 매립된 캐비티 바로 위에 위치되는, 생성하는 단계를 포함한다.
단독으로 또는 임의의 달성 가능한 조합으로 구현될 수 있는 본 발명의 일부 유리한 특징에 따르면:
· 단계 b)에서, 외부 압력 하에서 - 적어도 하나의 - 캐비티를 배치하기 위해 개구가 광학 도파관을 통해 생성된다.
· 상기 개구는 - 적어도 하나의 - 캐비티를 기밀하게 시일링(sealing)하기 위해 유지되거나 막힌다.
· - 적어도 하나의 - 캐비티(2)는 단계 a), b) 및 c) 전체에 걸쳐 기밀하게 시일링되어 유지된다.
· 유전체층은 산화규소로 이루어지고 100 nm 내지 3 마이크론의 두께를 갖는다.
· 표면층은 100 nm 내지 500 nm의 두께를 갖는다.
· 광학 제한층은 0.5 내지 1.5 마이크론의 두께를 갖는 추가 유전체층을 포함한다.
· - 적어도 하나의 - 캐비티는 주 평면에서 10 마이크론 내지 수 밀리미터의 횡방향 치수, 및 주 평면에 수직인 축을 따라 수 마이크론 내지 100 마이크론, 유리하게는 5 내지 10 마이크론의 깊이를 갖는다.
본 발명은 또한 스위치, 위상-시프터, 변조기, 레이저 방출기, 증폭기, 방향성 커플러, 필터 및/또는 멀티플렉서를 형성하는 위와 같은 제조 프로세스를 사용하여 생성된 열-광학 컴포넌트에 관한 것이다.
본 발명의 다른 특징 및 이점은 첨부된 도면을 참조하여 이하의 상세한 설명으로부터 명백해질 것이다.
- 도 1a 내지 도 1d는 본 발명에 따른 제조 프로세스의 단계 a)의 SOI 기판을 제공하기 위한 프로세스 시퀀스를 도시한다.
- 도 2는 본 발명에 따른 제조 프로세스의 단계 b)를 도시한다.
- 도 3은 본 발명에 따른 제조 프로세스의 단계 c)를 도시한다.
- 도 4a 및 도 4b는 본 발명에 따른 제조 프로세스로 생성된 열-광학 컴포넌트의 위에서 본 2개의 아키텍처를 도시한다.
도면은 가독성을 위해 반드시 축척대로일 필요가 없는 개략적 표현이다. 특히, z-축을 따른 층의 두께는 x-축 및 y-축을 따른 횡방향 치수에 대해 축적대로가 아니다.
도면에서, 동일한 참조가 동일한 특성의 요소에 대해 사용될 수 있다.
다양한 가능성(이하의 설명에서 예시 및/또는 상세히 설명되는 변형 및 실시예)은 서로 배타적이지 않고 함께 조합될 수 있는 것으로 이해되어야 한다.
- 도 1a 내지 도 1d는 본 발명에 따른 제조 프로세스의 단계 a)의 SOI 기판을 제공하기 위한 프로세스 시퀀스를 도시한다.
- 도 2는 본 발명에 따른 제조 프로세스의 단계 b)를 도시한다.
- 도 3은 본 발명에 따른 제조 프로세스의 단계 c)를 도시한다.
- 도 4a 및 도 4b는 본 발명에 따른 제조 프로세스로 생성된 열-광학 컴포넌트의 위에서 본 2개의 아키텍처를 도시한다.
도면은 가독성을 위해 반드시 축척대로일 필요가 없는 개략적 표현이다. 특히, z-축을 따른 층의 두께는 x-축 및 y-축을 따른 횡방향 치수에 대해 축적대로가 아니다.
도면에서, 동일한 참조가 동일한 특성의 요소에 대해 사용될 수 있다.
다양한 가능성(이하의 설명에서 예시 및/또는 상세히 설명되는 변형 및 실시예)은 서로 배타적이지 않고 함께 조합될 수 있는 것으로 이해되어야 한다.
본 발명은 열-광학 컴포넌트의 제조 프로세스에 관한 것이다. 열-광학 컴포넌트는 스위치, 위상-시프터, 변조기, 방향성 커플러, 필터 및 광학 멀티플렉서, 레이저 방출기, 증폭기 등과 같은 임의의 유형의 광전자 디바이스를 의미하며, 그 광학 특성(특히, 그 1차 굴절률)은 디바이스 내부 또는 외부의 열원에 의해 생성된 국부적(또는 전체적) 온도 변화에 의해 수정된다.
제조 프로세스는 도파관(50)의 세그먼트에 가까운 단결정 실리콘 및 가열 요소(60)에 기초한 광학 도파관(50)의 생성을 제공한다: 도파관(50)의 실리콘 코어의 세그먼트(52')에서 가열 요소(60)에 의해 생성된 온도 변화는 실리콘의 굴절률을 수정하는 효과를 가질 것이며, 그에 따라 상기 도파관(50)에서 광학 모드의 유효 지수를 변경한다.
제조 프로세스는 단결정 실리콘으로 이루어지고 주 평면(x, y)에서 연장되고 유전체층(3) 상에 배치된 표면층(4)을 포함하는 절연체 상의 실리콘(SOI: silicon-on-insulator) 기판(10)을 제공하는 단계 a)를 포함하며, 유전체층(3)은 실리콘 캐리어(1)(도 1d) 상에 배치된다. SOI 기판(10)은 바람직하게는 150 mm 내지 450 mm의 직경을 갖는 원형 웨이퍼의 형태를 취하고, 캐리어(1)의 두께는 통상적으로 300 마이크론 내지 1000 마이크론에서 변한다.
유리하게는, 광자 애플리케이션의 요건을 충족시키기 위해, 표면층(4)은 100 nm 내지 500 nm의 두께를 갖는다. 이러한 표면층(4)은 광학 도파관(50)의 코어를 형성하도록 의도된 것이다.
다시 유리하지만 비제한적으로, 유전체층(3)은 산화규소로 이루어지고 100 nm와 3 마이크론의 두께를 갖는다.
SOI 기판(10)은 캐리어(1)에 형성되고 유전체층(3) 아래에서 개방되는 적어도 하나의 매립된 캐비티(2)를 추가로 포함한다. 이하, 간결화를 위해, 하나의 매립된 캐비티(2)를 참조하지만, SOI 기판(10)은 상기 SOI 기판(10) 상에 제공되도록 의도된 열-광학 컴포넌트(100)의 아키텍처, 유형 및 수에 따라 주 평면(x, y)에 분포될 복수의 캐비티(2)를 유리하게 포함한다는 것을 이해할 것이다. 또한, 모든 매립 캐비티(2)는 컴포넌트의 다양한 아키텍처 또는 유형과 연관될 수 있기 때문에 반드시 동일한 치수(주 평면(x, y)에서의 길이 및 폭, 그리고 주 평면에 수직인 z-축을 따른 깊이)를 가질 필요는 없음에 유의할 것이다.
매립된 캐비티(2)는 주 평면(x, y)에서 10 마이크론 내지 수 밀리미터의 횡방향 치수와 수 마이크론 내지 100 마이크론, 유리하게는 5 내지 10 마이크론의 깊이를 가질 수 있다. 이는 주 평면(x, y)에서 예를 들어, 정사각형, 직사각형, 다각형, 원형, 환형 등의 임의의 형상을 가질 수 있다.
SOI 기판(10)의 매립된 캐비티(2)는 희생 고체 재료(sacrificial solid material)로 채워질 수 있거나, 비어 있을 수 있다. 비어 있는 경우, 대기압 또는 결정된 제어된 압력에서 공기 또는 가스로 채워질 수 있다.
예를 들어, 희생 재료는 가능하게는 예를 들어, 저밀도 또는 도핑된 산화규소, 도핑된 폴리실리콘, 다공성 실리콘 등과 같은 산화규소로부터 선택될 수 있다. 희생 재료는 SOI 기판(10)의 다른 재료에 대해, 즉, 이러한 희생 재료가 프로세스에서 후속적으로 제거될 때 기판(10)의 상당한 에칭을 피하기에 충분히 높은 열 산화규소 및 단결정 실리콘에 대한 에칭 레이트를 선택적으로 가질 것이다.
매립된 캐비티(2)를 갖는 이러한 SOI 기판(10)의 생성은 바람직하게는 Smart CutTM 프로세스로서 알려진 박층-전달 프로세스(thin-layer-transfer process)에 기초한다.
표면층(4)의 전달 이전에, 사용된 캐리어(1)는 단결정 실리콘 기판이며, 그 전방 측면(1a)은 - 적어도 하나의 - 캐비티(2)를 형성하도록 에칭되었다(도 1a). 캐비티(2)가 희생 재료로 채워지는 변형예에서, 상기 재료는 그 후 전방 측면(1a)의 실리콘 표면과 같은 높이로 놓이도록 캐비티(2)에 피착된다.
여기에서는 설명하지 않을 통상의 포토리소그래피, 마스킹, 에칭, 피착 및 연마 단계를 사용하여 캐비티를 형성하고 필요한 경우 이를 채운다.
단결정 실리콘으로 이루어진 도너 기판(40)은 전방 측면(40a)을 통해 주입되어 매립된 취약 평면(41)을 규정하는데, 여기서 매립된 취약 평면(41)은 전방 측면(40a)에 실질적으로 평행하고 전방 측면(40a)과 함께, 전달될 얇은 층(3, 4)을 경계짓는다(도 1b). 주입은 일반적으로 수소 또는 헬륨 이온 또는 이러한 2개의 종의 조합과 같은 경량 종들(light species)로 수행된다. 취약 평면(41)은 주입된 경량 종에 의해 생성된 렌티큘러(lenticular) 형태의 나노-크랙을 포함하기 때문에 그렇게 명명된다.
하나의 바람직한 옵션에 따르면, 전달될 얇은 층(3, 4)은, 도너 기판(40)의 전방 측면(40a)에서부터 매립된 취약 평면(41)까지, SOI 기판(10)의 매립된 유전체층(3) 및 실리콘 표면층(4)을 각각 형성할 유전체층(3)과 실리콘층(4)을 포함한다. 따라서, 경량 종에 대한 주입 에너지는 상기 층(4)의 일부 재료를 소비하는 마감 단계(후술함)를 고려하여, 표면층(4)의 원하는 두께에 대응하는 깊이에서 매립된 취약 평면(상대적으로 주입 피크에 국한됨)을 형성하기 위해 선택되고 조정된다는 것을 이해할 것이다.
그 후, 도너 기판(40)과 캐리어(1)는 상기 기판들(40, 1)의 전방 측면들(40a, 1a) 사이의 직접 본딩에 의해 결합되어 본딩된 구조체를 형성한다(도 1c). 직접 본딩 분야에서 공지된 바와 같이, 전방 측면들(40a, 1a)의 표면의 세정 및/또는 활성화는 가능하게는 우수한 품질의 본딩을 얻기 위해 수행될 것이다. 제어된 분위기에서 기판이 결합될 수 있으며; 이는 상기 캐비티에 희생 재료가 없을 때 특히 캐비티(상기 결합 동작 후에 매립됨)의 압력이 제어될 수 있게 한다.
매립된 취약 평면(41)의 쪼개짐은 바람직하게는 가스 종의 융합 및 가압을 통한 미세 균열의 성장으로 인해, 중간 온도, 통상적으로 350℃ 내지 500℃의 열처리의 적용에 기인한다(도 1d). 대안적으로 또는 공동으로, 쪼개짐은 본딩된 구조체에 기계적 응력을 적용한 결과일 수 있다.
이러한 쪼개짐의 끝에서, 한편으로는 중간 SOI 기판 및 다른 한편으로는 도너 기판의 나머지(40')가 얻어진다. 세정, 표면 처리(에칭, 연마 등) 및/또는 열 처리를 포함하는 마감 시퀀스는 실리콘 표면층(4)이 다시 우수한 표면 마감(거칠기 및 결함 수) 및 우수한 결정 품질을 갖도록 보장하기 위해 중간 SOI 기판에 통상적으로 적용된다.
매립된 캐비티(2)를 갖는 SOI 기판(10)의 생성이 Smart-Cut 프로세스를 참조하여 여기에서 설명되었지만, 이러한 SOI 기판(10)은 또한 본 기술 분야에 알려진 다른 얇은-층-전달 프로세스를 사용하여 생성될 수 있다.
그 후, 본 발명에 따른 제조 프로세스는 주 평면(x, y)에서 연장되고 표면층(4)에 형성되고 유전체층(3)을 포함하는 광학 제한층(53)에 의해 둘러싸이는 코어(52, 52')를 포함하는 광학 도파관(50)을 형성하는 단계 b)를 포함한다(도 2).
광학 도파관(50)의 형성은 주 평면(x, y)에서 도파관의 치수 및 형상을 규정하기 위해 표면층(4)이 국부적으로 에칭될 것을 요구한다.
도 4a 및 도 4b는 도파관(50)의 2개의 상이한 아키텍처를 예시하는 것으로서, Mach-Zehnder 간섭계의 경우와 링 공진기의 경우를 위에서 보았을 때, 즉, 주 평면 (x, y)에서의 모습을 나타낸 것이다. 도파관(50)의 코어(52, 52')를 볼 수 있고, 그것의 하나 이상의 세그먼트(52')는 하나 이상의 캐비티(2)(도 4a 및 도 4b에서 파선) 바로 위에 위치한다. 주 평면(x, y)에서 코어(52)의 길이는 타깃으로 된 아키텍처에 기초하여 변할 수 있으며; 그 폭은 통상적으로 0.2 내지 1 마이크론, 바람직하게는 0.3 내지 0.6 마이크론이다.
광학 도파관(50)의 형성은 또한 SOI 기판(10)의 유전체층(3)을 포함하는, 여기에서 광학 제한층(53)으로 칭해지는 클래딩에 코어를 캡슐화하기 위해 코어(52, 52') 상에 추가적인 유전체층(3')이 증착될 것을 필요로 한다. 추가 유전체층(3')은 바람직하게 산화규소로 이루어진다. 그 두께는 통상적으로 0.5 내지 1.5 마이크론이다.
단계 b)에서, 유리하게는 도파관(50)이 형성된 후에, 광학 도파관(50)을 통해 개구(미도시)가 생성되어 - 적어도 하나의 - 캐비티(2)를 외부 압력 하에 놓을 수 있다. 개구는 통상적으로 실리콘 코어(52, 52')를 포함하는 영역 외부에서 제한층(53)을 통해 생성된다. 이러한 개구는 외부 압력 하에서의 이러한 배치 후에 공동(2)을 밀봉하기 위해 유지되거나 막힐 수 있다.
매립된 캐비티(2)가 희생 재료로 채워진 경우, 상기 재료에 접근할 수 있고, 재료를 제거하고 그 고체 재료의 매립된 캐비티(2)를 비우는 것을 목적으로 하는 습식 또는 건식 에칭이 수행될 수 있도록 (적어도) 하나의 개구가 형성된다. 여기에서도, 캐비티(2)가 비워진 후에 개구는 유지되거나 막힐 수 있다.
캐비티(2)는 단계 a)의 끝에서 기밀하게 시일링되고 특정 실시예에서, 단계 b) 및/또는 c)에서 또는 심지어 열-광학 컴포넌트의 제조 후에도, 그 사용 동안 이러한 상태로 유지될 수 있음을 상기할 것이다. 캐비티(2)의 기밀 특성은 제조 프로세스 동안 이러한 캐비티(2)로 가스 또는 액체 종의 원하지 않는 침투로 인한 효과를 피할 수 있게 하며, 이러한 효과는 건조, 상부 멤브레인의 본딩, 다양한 유형의 오염, 상부 멤브레인의 열화 등의 문제를 잠재적으로 발생시킨다. 컴포넌트의 사용 중에 캐비티(2)를 기밀하게 유지하는 것은 또한 동작 지점의 재현성(특히 열 환경 및 기계적 변형 측면에서)이 보장되게 할 수 있다.
그 후 제조 프로세스는 광학 도파관(50) 상에 적어도 하나의 가열 요소(60)를 생성하는 단계 c)를 포함한다(도 3). 이러한 가열 요소(60)는 매립된 캐비티(2)를 갖는 주 평면(x, y)에 수직으로 배치된다. 유리하게는, 가열 요소(60)의 이러한 평면에서의 치수는 도 3, 도 4a 및 도 4b에 예시된 바와 같이 캐비티(2)의 치수보다 작다.
따라서, 다시 주 평면(x, y)에서, 가열 요소(60)는 광학 도파관(50)의 코어 세그먼트(52') 바로 위에 또는 상기 세그먼트(52')의 어느 한 측면 상에 위치된다(도 4a, 도 4b). 이러한 세그먼트(52')는 가열 요소(60)에 의해 적용되는 온도 변화를 겪고 그에 따라 컴포넌트(100)에 열-광학 특성을 부여할 도파관(50)의 부분에 대응한다.
하나의 특정한 예시적인 실시예에 따르면, 가열 요소(60)는 Ti/TiN 스택을 도파관의 세그먼트(52')와 수직으로 제한층(53) 상에 직접 증착함으로써 형성된다. 스택은 약 100 nm의 두께를 가질 수 있다.
가열 요소(60)는 전류원에 연결되도록 의도된 2개의 금속 접촉 패드를 추가로 포함한다. 전류가 인가될 때, 가열 요소(60)는 주울(Joule) 가열을 통해 열을 소산하고 따라서 도파관(50)의 코어 세그먼트(52')에 의해 경험되는 온도를 증가시킨다.
본 발명에 따른 제조 프로세스는 간단하고 효과적이며: 이는 열-광학 컴포넌트(100)를 규정하고 절연하는데 요구되는 기술적 단계를 제한하며, 이러한 단계는 특히 종종 제어하기 어려운 화학적 에칭에 기초하며; 이는 또한 높은 집적 밀도를 달성될 수 있게 한다. SOI 기판(10)에 (적어도) 하나의 매립된 캐비티(2)의 존재는 열-광학 효과를 생성하도록 의도된 도파관 세그먼트(52')의 열 절연을 용이하게 하며, 이는 전도를 통한 열 손실이 제한되게 하고, 캐비티의 공기 또는 가스가 우수한 절연체를 형성할 수 있게 한다. 병렬적으로, 광학 도파관(50)의 코어(52) 주위의 광학 제한층(53)의 열적 연속성은 가열 요소(60)의 온도 변화 동안 낮은 천이 응답 시간을 보장하여, 컴포넌트(100)에 매우 우수한 응답성을 부여한다. 광학 도파관의 코어(52') 아래의 유전체층(3)의 존재는 컴포넌트 응답 속도와 그 제어의 에너지 효율 사이에서 양호한 절충안을 얻을 수 있게 한다.
본 발명에 따른 제조 프로세스는 절연을 형성하기 위해 SOI 기판(10)의 전방 측면 또는 후방 측면을 통한 복잡한 에칭이 필요하지 않기 때문에 견고한 열-광학 컴포넌트(100)를 추가로 획득하며, 이러한 에칭은 컴포넌트의 기계적 강도를 감소시키기 쉽다.
물론, 본 발명은 설명된 실시예로 한정되지 않으며 청구항에 의해 정의된 바와 같은 본 발명의 범위를 벗어나지 않고 다양한 실시예가 채용될 수 있다.
Claims (9)
- 열-광학 컴포넌트(100)의 제조 프로세스로서,
a) SOI 기판(10)을 제공하는 단계로서, 상기 SOI 기판(10)은:
실리콘으로 이루어진 캐리어(1) 상에 배치된 유전체층(3) 상에 배치되고, 주 평면(x, y)에서 연장되는, 단결정 실리콘으로 이루어진 표면층(4), 및
상기 캐리어(1) 내에 형성되고 상기 유전체층(3) 아래에서 개방되는 적어도 하나의 매립된 캐비티(2)를 포함하는,
제공하는 단계,
b) 상기 주 평면(x, y)에서 연장되고 코어(52, 52')를 포함하는 광학 도파관(50)을 형성하는 단계로서, 상기 코어(52, 52')는 상기 표면층(4)에 형성되고 상기 유전체층(3)을 포함하는 광학 제한층(53)에 의해 둘러싸이는, 형성하는 단계, 및
c) 상기 광학 도파관(50) 상에 적어도 하나의 가열 요소(60)를 생성하는 단계로서, 상기 가열 요소(60)는 상기 주 평면(x, y)에서 상기 광학 도파관(50)의 세그먼트(52') 바로 위에 위치되거나 상기 세그먼트(52')의 어느 한 측면 상에 위치하고, 상기 가열 요소(60)와 상기 도파관의 상기 세그먼트(52')는 -적어도 하나의- 상기 매립된 캐비티(2) 바로 위에 위치되는, 생성하는 단계
를 포함하는 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항에 있어서,
단계 b)에서, 외부 압력 하에서 상기 - 적어도 하나의 - 캐비티(2)를 배치하기 위해 개구가 상기 광학 도파관(50)을 통해 생성되는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제2항에 있어서,
상기 개구는 상기 - 적어도 하나의 - 캐비티(2)를 기밀하게 시일링(sealing)하기 위해 막히는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항에 있어서,
상기 - 적어도 하나의 - 캐비티(2)는 단계들 a), b) 및 c) 전체에 걸쳐 기밀하게 시일링되어 유지되는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 유전체층(3)은 산화규소로 이루어지고 100 nm 내지 3 마이크론의 두께를 갖는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 표면층(4)은 100 nm 내지 500 nm의 두께를 갖는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 광학 제한층(53)은 0.5 내지 1.5 마이크론의 두께를 갖는 추가 유전체층(3')을 포함하는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 - 적어도 하나의 - 캐비티(2)는 상기 주 평면(x, y)에서 10 마이크론 내지 수 밀리미터의 횡방향 치수, 및 상기 주 평면(x, y)에 수직인 축(z)을 따라 수 마이크론 내지 100 마이크론, 유리하게는 5 내지 10 마이크론의 깊이를 갖는, 열-광학 컴포넌트(100)의 제조 프로세스. - 제1항 내지 제8항 중 어느 한 항에 따른 제조 프로세스를 사용하여 생성된 열-광학 컴포넌트(100)로서,
스위치, 위상-시프터, 변조기, 레이저 방출기, 증폭기, 방향성 커플러, 필터 및/또는 멀티플렉서를 형성하는, 열-광학 컴포넌트(100).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2006801A FR3111997B1 (fr) | 2020-06-29 | 2020-06-29 | Procede de fabrication d’un composant thermo-optique |
| FRFR2006801 | 2020-06-29 | ||
| PCT/FR2021/051128 WO2022003270A1 (fr) | 2020-06-29 | 2021-06-22 | Procede de fabrication d'un composant thermo-optique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230027184A true KR20230027184A (ko) | 2023-02-27 |
Family
ID=72709562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237001771A KR20230027184A (ko) | 2020-06-29 | 2021-06-22 | 열-광학 컴포넌트의 제조 프로세스 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20230244095A1 (ko) |
| EP (1) | EP4172690A1 (ko) |
| JP (1) | JP2023531747A (ko) |
| KR (1) | KR20230027184A (ko) |
| CN (1) | CN115777080A (ko) |
| FR (1) | FR3111997B1 (ko) |
| TW (1) | TW202217378A (ko) |
| WO (1) | WO2022003270A1 (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152182B2 (ja) * | 1997-10-07 | 2001-04-03 | 日立電線株式会社 | ガラス導波路素子及びその製造方法 |
| AUPR174300A0 (en) * | 2000-11-28 | 2000-12-21 | Redfern Integrated Optics Pty Ltd | Thermo optical phase shifter with reduced power consumption |
| US8027554B2 (en) * | 2006-10-20 | 2011-09-27 | Nec Corporation | Thermo-optic phase shifter and method for manufacturing same |
| US9448422B2 (en) | 2014-03-05 | 2016-09-20 | Huawei Technologies Co., Ltd. | Integrated thermo-optic switch with thermally isolated and heat restricting pillars |
| GB2554460A (en) * | 2016-09-29 | 2018-04-04 | Oclaro Tech Ltd | Waveguide structure |
| US10768365B2 (en) * | 2018-03-21 | 2020-09-08 | Futurewei Technologies, Inc. | Enabling thermal efficiency on a silicon-on-insulator (SOI) platform |
-
2020
- 2020-06-29 FR FR2006801A patent/FR3111997B1/fr active Active
-
2021
- 2021-06-22 CN CN202180045734.XA patent/CN115777080A/zh active Pending
- 2021-06-22 US US18/003,387 patent/US20230244095A1/en active Pending
- 2021-06-22 KR KR1020237001771A patent/KR20230027184A/ko active Search and Examination
- 2021-06-22 JP JP2022580331A patent/JP2023531747A/ja active Pending
- 2021-06-22 WO PCT/FR2021/051128 patent/WO2022003270A1/fr unknown
- 2021-06-22 EP EP21740151.2A patent/EP4172690A1/fr active Pending
- 2021-06-25 TW TW110123448A patent/TW202217378A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022003270A1 (fr) | 2022-01-06 |
| TW202217378A (zh) | 2022-05-01 |
| EP4172690A1 (fr) | 2023-05-03 |
| FR3111997A1 (fr) | 2021-12-31 |
| US20230244095A1 (en) | 2023-08-03 |
| FR3111997B1 (fr) | 2022-09-23 |
| JP2023531747A (ja) | 2023-07-25 |
| CN115777080A (zh) | 2023-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chong et al. | Tuning of photonic crystal waveguide microcavity by thermooptic effect | |
| US7528403B1 (en) | Hybrid silicon-on-insulator waveguide devices | |
| US9207469B2 (en) | Athermal optical modulator and method of manufacturing the same | |
| US6847750B1 (en) | Thermo-optical waveguide switch | |
| WO2009115859A1 (en) | Substrates for monolithic optical circuits and electronic circuits | |
| US20130156364A1 (en) | Electronic/photonic integrated circuit architecture and method of manufacture thereof | |
| TW200533966A (en) | Method and apparatus for modulating an optical beam in an optical device with a photonic crystal lattice | |
| US9791621B2 (en) | Integrated semiconductor optical coupler | |
| KR20090006808A (ko) | 실리콘 구조 및 그 제조 방법 | |
| CN109003935A (zh) | 半导体器件及其制造方法 | |
| CN109690374B (zh) | 在基底边缘处具有波导和波导折射率匹配材料的光耦合器 | |
| US6312581B1 (en) | Process for fabricating an optical device | |
| JP4653391B2 (ja) | 光制御素子の製造方法 | |
| KR20230027184A (ko) | 열-광학 컴포넌트의 제조 프로세스 | |
| WO2007065447A1 (en) | Phase modulator and interferometer based on electro-optic effects in assymetrically strained group-iv material | |
| US10288813B2 (en) | Construction of integrated mode transformers | |
| KR101787209B1 (ko) | 포화 흡수체 및 그 제조 방법, 그리고 이를 이용한 펄스 레이저 장치 | |
| US20040091225A1 (en) | Optically active waveguide device comprising a channel on an optical substrate | |
| Veldhuis et al. | Electrostatically actuated mechanooptical waveguide ON-OFF switch showing high extinction at a low actuation-voltage | |
| Jalali | Silicon-on-insulator photonic integrated circuit (SOI-PIC) technology | |
| JP3573332B2 (ja) | 干渉型熱光学光部品 | |
| Huang et al. | Microring resonator-based diamond optothermal switch: a building block for a quantum computing network | |
| JP2004037587A (ja) | 光変調器およびその製造方法 | |
| Sasaki et al. | Polymer bonding of GaN crystal layer on silicon substrate for micro mechanical resonator applications | |
| Heimala et al. | Power-efficient thermo-optic phase shifters with cavity-SOI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |