KR20230026858A - 열박리 테이프를 이용한 태양전지 제조 방법 - Google Patents

열박리 테이프를 이용한 태양전지 제조 방법 Download PDF

Info

Publication number
KR20230026858A
KR20230026858A KR1020210108990A KR20210108990A KR20230026858A KR 20230026858 A KR20230026858 A KR 20230026858A KR 1020210108990 A KR1020210108990 A KR 1020210108990A KR 20210108990 A KR20210108990 A KR 20210108990A KR 20230026858 A KR20230026858 A KR 20230026858A
Authority
KR
South Korea
Prior art keywords
solar cell
dimensional material
manufacturing
thermal release
silicon substrate
Prior art date
Application number
KR1020210108990A
Other languages
English (en)
Other versions
KR102584852B1 (ko
Inventor
전성찬
박세원
하지상
임채광
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210108990A priority Critical patent/KR102584852B1/ko
Publication of KR20230026858A publication Critical patent/KR20230026858A/ko
Application granted granted Critical
Publication of KR102584852B1 publication Critical patent/KR102584852B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 실리콘 기판을 제공하는 단계; 상기 기판 상에 이차원 소재를 적층하는 단계; 상기 이차원 소재를 건조하는 단계; 상기 적층된 이차원 소재의 경계에 열박리 부재를 부착하는 단계; 상기 이차원 소재 상에 전극을 부착하는 단계; 및 열을 가하여 열박리 부재를 제거하는 단계를 포함하는 태양전지 제조 방법을 제공할 수 있다.

Description

열박리 테이프를 이용한 태양전지 제조 방법{Solar Cell Manufacturing Method Using Thermal Release Tape}
본 발명은 열박리 테이프를 이용한 태양전지 제조 방법에 관한 것이다.
태양 전지(太陽電池) 또는 광전지는 태양 에너지를 전기 에너지로 변환할 수 있는 장치를 말한다. P-N 접합면을 가지는 반도체 접합 영역에 금지대폭보다 큰 에너지의 빛이 조사되면 전자와 양공이 발생하여 접합영역에 형성된 내부전기장이 전자는 N형 반도체로, 양공은 P형 반도체로 이동시켜 기전력이 발생한다. N형 반도체, P형 반도체 각각 부착된 전극이 부극과 정극이 되어 직류전류를 취하는 것이 가능해진다. 태양 전지 반도체의 재료로서는 실리콘뿐만이 아니라 갈륨비소, 카드뮴텔루르, 황화카드뮴, 인듐인 또는 이 재료들 사이의 복합체를 사용하고 있으나, 일반적으로 실리콘을 사용한다.
기존의 태양전지 제조방법은 포토리소그래피 공정을 거치므로 공정이 복잡하고 많은 시간을 소요할 수 밖에 없다는 문제가 있다
이에, 본 발명은 포토리소그래피 공정없이 열박리 테이프를 사용하여 간단하면서 효율이 향상된 태양전지를 제조하기 위한 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위해, 본 발명은 실리콘 기판을 제공하는 단계; 상기 기판 상에 이차원 소재를 적층하는 단계; 상기 이차원 소재를 건조하는 단계; 상기 적층된 이차원 소재의 경계에 열박리 부재를 부착하는 단계; 상기 이차원 소재 상에 전극을 부착하는 단계; 및 열을 가하여 열박리 부재를 제거하는 단계를 포함하는 태양전지 제조 방법을 제공한다.
또한, 상기 실리콘 기판을 제공하는 단계에는 상기 실리콘 기판에 부착된 실리콘 다이옥사이드를 제거하는 단계를 포함하는 태양전지 제조 방법을 제공한다.
또한, 실리콘 다이옥사이드는 BOE(Buffered Oxide Etch) 용액으로 제거하는 태양전지 제조 방법을 제공한다.
또한, 상기 이차원 소재의 수분을 제거하는 단계에는 진공 환경에서 제거하는 태양전지 제조 방법을 제공한다.
또한, 상기 열박리 부재는 열박리 테이프인 태양전지 제조 방법.
또한, 열박리 부재를 제거하는 단계는 핫플레이트로 열을 가하여 열박리 부재를 제거하는 태양전지 제조 방법
본 발명에 따른 태양전지 제조방법은 포토리소그래피 공정 없이 열박리 테이프를 사용하여 간단하면서 효율이 향상된 태양전지를 제조할 수 있다.
도 1은 본 발명에 따른 태양전지 제조 방법을 단계적으로 나타낸 것이다.
도 2는 본 발명에 따른 태양전지 제조 방법을 개략적으로 나타낸 것이다.
도 3은 본 발명의 태양전지 제조 방법에 따라 제조된 태양전지의 전류-전압 그래프를 빛의 유무에 따라 나타낸 것이다.
도 4는 본 발명의 태양전지 제조 방법에 따라 제조된 태양전지의 실험 결과 값을 나타낸 것이다.
이하 설명하는 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 이하 설명하는 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 이하 설명하는 기술의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1는 본 발명의 하나의 실시 예에 따른 열박리 테이프를 이용한 태양전지 제조 방법(10)의 구성을 도시한 것이다. 도 1을 참조하여 설명하면, 태양전지 제조 방법(10)에는 실리콘 기판을 제공하는 단계(S1), 상기 기판 상에 이차원 소재를 적층하는 단계(S2), 상기 이차원 소재의 수분을 제거하는 단계(S3), 상기 적층된 이차원 소재의 미리 정해진 범위의 경계에 열박리 부재를 부착하는 단계(S4) 및 전극을 증착하는 단계(S5)를 포함될 수 있다.
본 발명에 따른 태양전지 제조 방법은 포토리소그래피 단계를 포함하지 않는 경우에도 더 쉽고 간단하면서 효율적으로 태양전지를 제작할 수 있다. 기존의 포토리소그래피 단계는 빛의 투과성, 열팽창, 표면의 평탄도 및 내구성 등과 같은 다양한 요소들을 고려해야 하므로 제조 공정이 복잡하고 생산 효율이 떨어지는 문제가 있었다. 본 발명에 따른 ㅌ양전지 제조 방법은 포토리소그래피 단계가 불필요 하므로 제조 공정이 단순화되며 큰 폭의 수율이 향상되어 생산단가가 감소될 수 있다.
먼저, 태양전지 제조 방법(10)에는 실리콘 기판을 제공하는 단계를 포함할 수 있다. 실리콘 기판을 제공하는 단계에는 실리콘 기판을 RCA 클리닝 후 실리콘 기판에 부착된 실리콘 다이옥사이드를 제거하는 단계를 포함할 수 있다. 실리콘 다이옥사이드는 실리콘 기판상에 부착된 산화막으로써 통전을 방해하므로 제거가 필요하다. 여기서 실리콘 기판은 SiO2 층을 포함하는 n-형 실리콘 웨이퍼로 형성될 수 있다.
RCA 클리닝 단계는 SC1 단계, SC2 단계 및 초음파 세척 단계를 포함할 수 있다.
SC1 단계는 수산화암모늄:과산화수소수:초순수 = 1:1:5의 비로 염기성 혼합용액을 제조하고, 실리콘 기판을 혼합용액에 넣어 70℃ 내지 80℃로 5분 내지 20분 가열하는 단계일 수 있다. SC1 단계는 실리콘 기판에 부착된 유기물과 금속이온을 제거할 수 있고, 표면에 산화막을 형성시킬 수 있다.
SC2 단계는 염산:과산화수소수:초순수=1:1:6의 비율로 혼합용액에 넣어 70℃ 내지 80℃로 5분 내지 20분 가열하는 단계일 수 있다. SC2 단계는 알칼리 금속 이온(Al, Fe, Mg 등) 제거할 수 있고, 실리콘 기판 표면에 산화막 형성하여 실리콘 기판의 표면을 보호하도록 할 수 있다.
초음파 세척(Ultrasonic agitation) 단계는 실리콘 기판에 고주파의 진동을 인가하여 실리콘 기판상에 흡착된 오염물질과 실리콘 기판 사이에 공간 생성하여 오염물질을 쉽게 제거할 수 있도록 하는 단계일 수 있다.
RCA 클리닝 단계를 거치며 클리닝된 실리콘 기판에는 실리콘 산화막인 실리콘 다이옥사이드가 형성될 수 있고, 형성된 실리콘 실리콘 다이옥사이드는 에칭(Etching)용액을 이용하여 제거할 수 있다. 에칭용액은 이에 제한되는 것은 아니나 예를 들어, BOE(Buffered Oxide Etch), HF 등 일 수 있다.
실리콘 기판 상에 이차원 소재를 적층하는 단계는 실리콘 다이옥사이드가 제거된 실리콘 기판상에 이차원 소재를 적층하기 위한 단계일 수 있다.
이차원 소재는 이에 제한되는 것은 아니나, 예를 들어, 그래핀, 플루오르그래핀(fluorographene), 산화그래핀(graphene oxide), 흑린(BP), 전이금속 이칼코겐화합물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), metal monochalcogenide (MMC), 육방정계 질화붕소(hexagonal boron nitride, h-BN), 이황화 몰리브덴(MoS-2), 이황화 텅스텐(WS2), 보론나이트라이드(BN), 보로카노나이트, 맥센 등일 수 있다.
이차원 소재를 단계는 이차원 소재를 진공 챔버에 넣어 제거하는 단계일 수 있다. 이차원 소재는 물이 포함된 용액에서 생성되므로 생성된 이차원 소재에 계속적으로 수분이 남아 있는 경우 제조된 태양 전지에 쇼트가 발생되어 태양 전지에 손상을 가할 수 있으므로 이차원 소재의 수분을 제거할 필요가 있다.
이차원 소재는 화학적 기상 증착(chemical vapor deposition, CVD) 방법을 이용하여 성장시킬 수 있다. 기체상태의 화합물을 가열된 고체표면에서 반응 시켜고 생성물을 고체표면에 증착시키는 방법이다.
이차원 소재 층의 제조 방법은 이차원 소재의 핵생성 자리를 제공하는 금속 기판이 준비되는 단계, 상기 금속 기판의 상기 표면에 처리 용액을 제공하여 상기 핵 생성 자리를 개질하는 단계 및 화학 기상 증착법을 통해 상기 금속 기판의 상기 표면 상에 이차원 소재를 증착하는 단계를 포함할 수 있다.
그래핀 층은 메탄 분해 반응(CH4 → C+2H2)으로 생성된 탄소 원자가 상기 금속 기판의 표면 상에 흡착된 뒤 탄소 간 재결합하면서 그래핀이 생성 및 성장하면서 형성될 수 있다. 상기 금속 기판은 상기 그래핀의 성장을 위한 반응의 촉매 역할을 한다. 상기 금속 기판에서 표면 에너지가 높은 영역일수록 상기 그래핀이 성장하기 위한 핵이 생성될 확률이 크다. 상기 핵이 생성되는 영역인 핵생성 자리(nucleation site)를 중심으로 그래핀 결정이 빠르게 성장하고, 상기 핵생성 자리가 많을수록 그래핀 층은 각각의 핵을 중심으로 한 더 작은 결정립(grain)을 갖고, 다결정(polycrystalline) 그래핀 층이 될 수 있다. 반대로 금속 기판의 표면이 갖는 표면 에너지가 낮다면, 상기 핵생성 자리가 감소되고 더 큰 결정립을 갖는 대면적 단결정 그래핀 층이 생성된다.
상기 금속 기판의 표면이 갖는 표면 에너지의 제어를 위하여, 금속 기판의 상기 표면에 처리 용액을 제공하여 상기 표면 특성이 개질될 수 있다(S102). 상기 처리 용액은, 유기 용매, 산성 용액 또는 이의 혼합 용액을 포함할 수 있다. 일 실시예에서, 상기 산성 용매는 질산 용액, 황산 용액 또는 이들의 혼합물을 포함할 수 있다.
상기 유기 용매는 친수성 유기물 및 소수성 유기물과 모두 결합할 수 있어 양자를 모두 용해할 수 있는, 극성을 가진 것으로 선택함이 바람직하다. 발명의 일 실시예에서, 상기 유기 용매는 메탄올, 에탄올, 이소프로필(isopropyl) 알코올, 아세톤 또는 이들 중 2 이상의 혼합물을 포함할 수 있다. 상기 처리 용액은, 상기 기판에 침지법(dip coating), 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 플로우 코팅(flow coating), 롤러 코팅(roller coating) 및 페인트 브러싱(paint brushing) 중에서 선택된 적어도 하나의 방법에 의해 상기 표면에 제공될 수 있다.
상기 처리 용액을 상기 금속 기판의 표면에 제공함으로써, 상기 표면의 거칠기가 제어되거나 이물질 제거가 수행될 수 있다. 상기 산성 용액을 사용할 경우, 산염기 반응에 의해 금속 원자가 금속 양이온이 되어 상기 산성용액에 용해된다. 이 때, 상기 금속 기판의 상기 표면에 요철이 있는 경우, 요부의 저부보다 철부의 상부의 용해 속도가 더 크기 때문에, 금속 원자가 철부의 상부에서 더 빨리 제거되어 산염기 반응이 진행될수록 상기 금속 기판의 상기 표면의 단차가 감소될 수 있다. 따라서 산성 용액을 처리하는 시간을 조절함으로써 상기 표면의 거칠기가 용이하게 제어될 수 있다. 일 실시예에서는, 상기 처리 용액에 의해 상기 거칠기의 제어와 함께 이물질의 제거가 동시에 일어날 수도 있다.
상기 금속 기판은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 로듐(Rh), 규소(Si),탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr)로 구성된 군으로부터 선택되는 1종 또는 선택되는 1종 또는 2종 이상의 합금 또는 혼합물을 포함할 수 있고, 바람직하게 구리로 형성될 수 있다. 상기 금속 기판은 금속 판재 또는 다결정성 금속 박막일 수 있다.
상기 금속 기판의 상기 표면이 개질된 뒤, 화학 기상 증착법(Chemical Vapor Deposition)을 사용하여 상기 금속기판의 상기 표면 상에 그래핀 층이 증착될 수 있다. 화학 기상 증착법은 AP(Atmospheric Pressure)CVD, LP(Low Pressure)CVD, PE(Plasma Enhanced) CVD, P(Photon)CVD, Laser CVD 중에서 하나 이상의 방법으로, 메탄 분해 반응(CH4 → C+2H2)으로 생성된 탄소 원자를 금속 기판의 표면상에 흡착시킨 뒤 탄소간 재결합을 유도하여 그래핀을 생성 및 성장시킨다.
금속 기판 상면에 그래핀을 형성한 후 그래핀의 상면에는 고분자 층을 증착할 수 있다.
그래핀의 상면에 증착된 고분자층은 폴리메틸실록산(Polydimethylsiloxane, PDMS), 폴리메틸 메타크릴레이트(Poly(methyl methacrylate), PMMA), 폴리비닐알코올(poly(vinyl alcohol), PVA) 또는 로진(Rosin) 등의 고분자로 이루어질 수 있으며, 증착된 고분자층은 구리 기판의 상면에 형성된 그래핀을 지지할 수 있다.
구리 기판, 그래핀 및 고분자층을 포함하는 스택은 과황산암모늄((NH4)2S2O8, APS) 용액으로 에칭될 수 있다. 구리 기판, 그래핀 및 고분자층을 포함하는 스택을 APS 용액에 침지시킴으로써 아래 화학식에 의하여 구리 기판이 제거될 수 있다.
S2O8 2- + Cu → 2SO4 2- + Cu2+
구리 기판이 제거되고, 그래핀 및 고분자층이 포함되는 스택은 실리콘 기판 상면에 배치하여 적층될 수 있다.
고분자층은 아세톤을 이용한 에칭 공정 단계를 통해 제거될 수 있다.
상기의 단계를 통해 얻어진 실리콘 기판과 실리콘 기판 상면에 적층된 그래핀에는 ASP용액 및 아세톤 용액의 수분이 잔존하게되고, 잔존하는 수분은 태양전지에 전류가 흐르는 경우 쇼트를 발생시킬 수 있으므로 이를 방지할 수 있도록 수분을 건조할 필요가 있다. 수분의 건조는 구리 기판과 구리 기판에 적층된 스택을 진공 챔버에 넣어 행할 수 있다.
수분이 제거된 실리콘 기판 및 그래핀에 전극을 증착하기위한 단계는 이차원 소재인 그래핀의 경계를 따라 열박리 부재를 부착하는 단계, 전극을 증착하는 단계, 열박리 부재를 제거하는 단계를 포함할 수 있다.
기존의 태양전지 제조 방법에는 포토리소그래피라는 복잡한 공정을 포함하였으나 본 발명의 태양전지 제조 방법에는 포토리소그래피 공정 대신 열박리 부재를 활용하여 태양전지 제조 공정을 신속하고 간편하게 진행할 수 있다.
열박리 부재는 실리콘 기판 상에 적층된 그래핀의 경계를 따라서 부착될 수 있다. 열박리 부재를 그래핀의 경계를 따라 부착하면 폴리머 소재의 열박리 부재에는 전류가 통하지 않으므로 그래핀의 상면과 실리콘 기판의 하면에 전극이 증착되는 경우 쇼트의 발생을 방지할 수 있다.
열박리 부재는 열박리 테이프(themal release tape)일 수 있다.
열박리 부재가 부착된 후 Au/Cr과 같은 금속 전극을 그래핀의 상면에 증착하고, Ti/Pd/Ag과 같은 금속을 실리콘 기판 하면에 증착할 수 있다.
부착된 열박리 부재는 핫플레이트를 통해 열을 가하여 제거할 수 있고, 이를 통해 그래핀 상면에 증착된 금속 전극이 실리콘 기판과 접하며 쇼트가 발생되는 문제를 해결할 수 있다.
도 3은 빛의 유무에 따른 태양전지의 전류-전압 그래프를 나타내며, 도 3을 참조하여 설명하면, 빛이 있는 경우 태양전지의 충진율(fill factor) 및 개방전압(Voc)가 증가하는 것을 알 수 있다.
도 4는 본 발명에 따른 태양전지 제조 방법으로 제조한 3개의 태양전지 샘플에 대한 빛의 유무에 따른 실험 결과 값을 나타낸 것이다. 각각의 결과값은 각각의 태양전지 샘플이 태양전지로써 작동하며, 고효율의 태양전지를 제조 가능성을 확인할 수 있다.
이상 실시예를 통해 본 기술을 설명하였으나, 본 기술은 이에 제한되는 것은 아니다. 상기 실시예는 본 기술의 취지 및 범위를 벗어나지 않고 수정되거나 변경될 수 있으며, 본 기술분야의 통상의 기술자는 이러한 수정과 변경도 본 기술에 속하는 것임을 알 수 있을 것이다.

Claims (7)

  1. 실리콘 기판을 제공하는 단계;
    상기 기판 상에 이차원 소재를 적층하는 단계;
    상기 이차원 소재를 건조하는 단계;
    상기 적층된 이차원 소재의 경계를 따라 열박리 부재를 부착하는 단계;
    상기 이차원 소재 상에 전극을 부착하는 단계; 및
    열을 가하여 열박리 부재를 제거하는 단계를 포함하는 태양전지 제조 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 기판을 제공하는 단계에는 상기 실리콘 기판에 부착된 실리콘 다이옥사이드를 제거하는 단계를 포함하는 태양 전지 제조 방법.
  3. 제 1 항에 있어서,
    실리콘 다이옥사이드는 BOE(Buffered Oxide Etch) 용액으로 제거하는 태양전지 제조 방법.
  4. 제 1 항에 있어서,
    상기 이차원 소재는 그래핀, 플루오르그래핀(fluorographene), 산화그래핀(graphene oxide), 흑린(BP), 전이금속 이칼코겐화합물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), metal monochalcogenide (MMC), 육방정계 질화붕소(hexagonal boron nitride, h-BN), 이황화 몰리브덴(MoS-2), 이황화 텅스텐(WS2), 보론나이트라이드(BN), 보로카노나이트, 맥센 중 어느 하나 이상의 소재로 형성된 태양전지 제조 방법.
  5. 제 1 항에 있어서,
    상기 이차원 소재의 수분을 제거하는 단계에는 진공 환경에서 제거하는 태양전지 제조 방법.
  6. 제 1 항에 있어서,
    상기 열박리 부재는 열박리 테이프인 태양전지 제조 방법.
  7. 제 1 항에 있어서,
    상기 열박리 부재를 제거하는 단계는 핫플레이트로 열을 가하여 열박리 부재를 제거하는 태양전지 제조 방법.
KR1020210108990A 2021-08-18 2021-08-18 열박리 테이프를 이용한 태양전지 제조 방법 KR102584852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210108990A KR102584852B1 (ko) 2021-08-18 2021-08-18 열박리 테이프를 이용한 태양전지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210108990A KR102584852B1 (ko) 2021-08-18 2021-08-18 열박리 테이프를 이용한 태양전지 제조 방법

Publications (2)

Publication Number Publication Date
KR20230026858A true KR20230026858A (ko) 2023-02-27
KR102584852B1 KR102584852B1 (ko) 2023-10-05

Family

ID=85329452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210108990A KR102584852B1 (ko) 2021-08-18 2021-08-18 열박리 테이프를 이용한 태양전지 제조 방법

Country Status (1)

Country Link
KR (1) KR102584852B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221149A (ja) * 2003-01-10 2004-08-05 Hitachi Ltd 太陽電池の製造方法
KR20130016846A (ko) * 2011-08-09 2013-02-19 에스케이이노베이션 주식회사 우수한 면저항을 갖는 그래핀 투명 전극 및 이를 제조하는 방법
KR20150092047A (ko) * 2015-07-16 2015-08-12 광주과학기술원 그래핀 박막 이송 방법 및 이를 이용한 소자
KR20170059308A (ko) * 2015-11-20 2017-05-30 부산대학교 산학협력단 부착식 유기 태양전지 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221149A (ja) * 2003-01-10 2004-08-05 Hitachi Ltd 太陽電池の製造方法
KR20130016846A (ko) * 2011-08-09 2013-02-19 에스케이이노베이션 주식회사 우수한 면저항을 갖는 그래핀 투명 전극 및 이를 제조하는 방법
KR20150092047A (ko) * 2015-07-16 2015-08-12 광주과학기술원 그래핀 박막 이송 방법 및 이를 이용한 소자
KR20170059308A (ko) * 2015-11-20 2017-05-30 부산대학교 산학협력단 부착식 유기 태양전지 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Adam J Watson et al., 2021 2D Mater. 8 032001 (2021.05.03.)공개 *

Also Published As

Publication number Publication date
KR102584852B1 (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
Ye et al. Synthesis of large-scale atomic-layer SnS 2 through chemical vapor deposition
Ma et al. High efficiency graphene/MoS2/Si Schottky barrier solar cells using layer-controlled MoS2 films
Wang et al. Two-dimensional wide band-gap nitride semiconductor GaN and AlN materials: properties, fabrication and applications
US9991017B2 (en) Method of forming amorphous carbon monolayer and electronic device including amorphous carbon monolayer
US8927318B2 (en) Spalling methods to form multi-junction photovoltaic structure
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
CN1122317C (zh) 用于生产半导体衬底的方法
CN102326262B (zh) 太阳能电池及其制造方法
Kim et al. Plasma-induced phase transformation of SnS2 to SnS
CN1784789A (zh) 太阳能电池及其制造方法
CN111146079B (zh) 一种二维金属-半导体范德华异质结阵列的合成及其应用
JP2007281156A (ja) 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置
Lee et al. Graphene on Group‐IV Elementary Semiconductors: The Direct Growth Approach and Its Applications
JP4949540B2 (ja) 太陽電池及びその製造法
Mbeunmi et al. Direct growth of GaAs solar cells on Si substrate via mesoporous Si buffer
CN109161850B (zh) 一种生长在Si衬底上的(In)GaN纳米管及其制备方法与应用
US20160211431A1 (en) Heat radiation sheet, light emitting device, and heat radiation back sheet for photovoltaic module, each including boron nitride heat dissipation layer
WO2015141620A1 (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
Taherkhani et al. Development and optical properties of ZnO nanoflowers on porous silicon for photovoltaic applications
WO2011109702A2 (en) Monocrystalline epitaxially aligned nanostructures and related methods
Cheliotis et al. A review on transfer methods of two-dimensional materials
KR102584852B1 (ko) 열박리 테이프를 이용한 태양전지 제조 방법
Lee et al. Epitaxial lift-off of GaAs thin-film solar cells followed by substrate reuse
KR20170056388A (ko) 육방정계 질화붕소 및 그래핀의 이종접합구조 제조방법 및 이를 이용한 박막 트랜지스터
US20140065752A1 (en) Uniformly distributed self-assembled solder dot formation for high efficiency solar cells

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant