KR20230022953A - 디스플레이 구동 회로 및 방법, led 표시패널 및 표시장치 - Google Patents
디스플레이 구동 회로 및 방법, led 표시패널 및 표시장치 Download PDFInfo
- Publication number
- KR20230022953A KR20230022953A KR1020237000268A KR20237000268A KR20230022953A KR 20230022953 A KR20230022953 A KR 20230022953A KR 1020237000268 A KR1020237000268 A KR 1020237000268A KR 20237000268 A KR20237000268 A KR 20237000268A KR 20230022953 A KR20230022953 A KR 20230022953A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- circuit
- grayscale
- channel
- current
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000012545 processing Methods 0.000 claims abstract description 66
- 238000013500 data storage Methods 0.000 claims description 20
- 239000003086 colorant Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 abstract description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 25
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/121—Frame memory handling using a cache memory
Abstract
본 발명은 디스플레이 구동 회로 및 방법, LED 표시패널 및 표시장치를 개시한다. 상기 디스플레이 구동 회로는: 다수 계조 데이터 및 다수 전류 게인 데이터를 획득하는 데 사용되는 인터페이스 회로와; 인터페이스 회로를 전기적으로 커플링 접속하는 명령처리회로와; 인터페이스 회로와 전기적으로 커플링 접속되어, 상기 다수 계조 데이터 및 상기 다수 전류 게인 데이터를 캐싱하는 데 사용되는 캐시 회로와; 다수의 채널 전류원을 포함하며, 명령처리회로에 전기적으로 커플링 접속되는 전류원 회로와; 명령 처리 회로, 캐시회로 및 전류원 회로를 전기적으로 커플링 접속하여, 상기 다수 계조 데이터에 기반하여 상기 다수 채널 전유원의 온 시간 길이를 각각 제어하는 데 사용되는 채널 계조 제어 회로와; 및 캐시회로, 전류원 회로를 전기적으로 커플링 접속하여, 상기 다수의 전류 게인 데이터에 기반하여 상기 다수 채널 전류원이 출력하는 전류의 크기를 제어하는 데 사용되는 채널 전류 제어 회로를 포함한다. 따라서, 디스플레이 비트 깊이를 향상시키기 위한 채널 전류의 정적 조절을 구현할 수 있다.
Description
본 발명은 디스플레이 제어 기술 분야에 관한 것으로, 특히，디스플레이 구동 회로，LED 표시패널，표시장치 및 디스플레이 구동방법에 관한 것이다.
현재，LED(Light Emitting Diode, 발광다이오드) 표시장치는 저비용, 저전력소모, 고가시성, 자유로운 조립 등의 장점을 갖추고 있어 다양한 분야에 활용되고 있다. 동시에, LED 표시장치의 응용이 보급되면서 사용자가 디스플레이 품질에 대한 요구사항도 점점 더 높아지고 있어, LED 표시장치의 디스플레이 품질을 향상시키는 방법은 해당 분야의 연구 화제으로 주목받고 있다.
LED의 응용 시나리오가 날로 다양해짐에 따라, LED의 밝기 조절성과 보편 적용성에 대한 관심도 날로 높아지고 있다. LED는 야외의 하이라이트 스크린이나 실내의 로우라이트 회의용 스크린에 적용할 수 있으며; 날로 많은 사용자들이 자체의 사용 필요성에 따라 LED 표시장치 밝기를 조정할 수 있도록 요구를 제출하고 있다. 종래의 계조 클럭 신호 GCLK 기반의 16출력채널 PWM(Pulse Width Modulation, 펄스폭 변조)형 LED 디스플레이 구동칩에 있어서, 채널제어 회로는 대표적으로 16개의 출력채널에 각각 대응하는 다수 비교기, 상기 16개의 출력채널에 각각 대응하는 다수 전류원, 상기 다수 비교기와 상기 다수 전류원 사이에 전기적으로 커플링 접속된 출력버퍼 및 상기 다수 전류원과 전기적으로 커플링 접속하는 전역 전류 게인 조절기를 포함한다. PWM 구동 제어 방식을 채택하고, 적용된 LED 표시장치의 밝기는 1000-20000nit 사이이며, 16bit의 계조 데이터는 10-14bit만 표시할 수 있기 때문에 PWM 구동 제어 방식만으로는 디스플레이 비트 깊이를 유효하게 향상시키는 효과를 달성하기 어렵다. 또한, 소간격 LED 표시장치가 점차 보급되면서, 실내 소간격 표시장치의 밝기는 일반적으로 100~1000nit 사이로 제어되고 있으며, 기존의 PWM형 LED 디스플레이 구동칩은 LED 밝기를 어둡게 조절해야 하는 일부 장면에서 내장된 계조 분산 알고리즘의 저계조 데이터는 비교적 짧은 표시 시간이 1회만 나타나기 때문에, 저휘도, 저계조 여건에서 계조 과도가 원활하지 않거나 저계조 리프레시율이 낮은 등의 문제가 자주 발생한다.
따라서, 본 발명은 종래 기술 중의 적어도 부분적인 부족점 및 결함을 극복하기 위해 실시예를 통해 디스플레이 구동 회로, LED 표시패널, 표시장치 및 디스플레이 구동방법을 제공한다.
구체적으로, 본 발명의 일 실시예를 통해 제공하는 디스플레이 구동 회로는: 다수 계조 데이터 및 다수 전류 게인 데이터를 획득하는 데 사용되는 인터페이스 회로와; 상기 인터페이스 회로를 전기적으로 커플링 접속하는 명령처리회로와; 상기 인터페이스 회로와 전기적으로 커플링 접속되어, 상기 다수 계조 데이터 및 상기 다수 전류 게인 데이터를 캐싱하는 데 사용되는 캐시 회로와; 다수의 채널 전류원을 포함하며, 상기 명령처리회로에 전기적으로 커플링 접속되는 전류원 회로와; 상기 명령 처리 회로, 상기 캐시회로 및 상기 전류원 회로를 전기적으로 커플링 접속하여, 상기 다수 계조 데이터에 기반하여 상기 다수 채널 전유원의 온 시간 길이를 각각 제어하는 채널 계조 제어 회로와; 및 상기 캐시회로 및 상기 전류원 회로를 전기적으로 커플링 접속하여, 상기 다수의 전류 게인 데이터에 기반하여 상기 다수 채널 전류원이 출력하는 전류의 크기를 제어하는 데 사용되는 채널 전류 제어 회로;를 포함한다.
본 발명의 실시예는 계조 데이터와 전류 게인 데이터를 얻을 수 있도록 디스플레이 구동회로를 설계하고, 상기 계조 데이터에 기반하여 각 채널 전류원의 온 시간 길이를 제어할 수 있으며, 상기 전류 게인 데이터에 기반하여 각 채널 전류원의 출력전류크기를 제어하여, 채널 전류에 대한 동적 조절을 구현할 수 있으며; 이와 같은 과정을 통해 출력전류의 크기(디스플레이 도트에 대응되는 구동전류)를 감소시켜 계조 데이터를 향상시킬 수 있으며, 즉, 디스플레이 비트 깊이를 향상시킬 수 있다. 또한, LED 표시장치의 표시효과는 리프레시율 및 각 계조의 구동전류와 관련이 있기 때문에, 저계조의 경우에 LED 램프 도트와 같은 디스플레이 도트의 구동전류를 낮추고 계조 데이터를 높여주어 저휘도, 저계조 여건에서의 계조 리프레시율을 효과적으로 향상시킬 수 있다. 또한, 출력전류의 크기를 줄이고 계조 데이터를 증대시켜, 원하는 휘도값을 정확하게 얻을 수 있으며, 진일보로, LED 표시장치 전체의 저계도 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서 계조 과도가 원활하지 못한 문제점을 해결할 수 있다.
본 발명의 일 실시예에서, 상기 인터페이스 회로는 데이터 클럭신호, 래치신호 및 시리얼 데이터에 접속하는 데 사용되는 시프트 레지스터 회로를 포함하며; 상기 시프트 레지스터 회로는 상기 시리얼 데이터를 수신하여 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭신호 및 상기 래치신호의 제어를 받으며; 상기 명령처리회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되어, 상기 데이터클럭신호 및 상기 래치신호의 제어를 받으며; 상기 캐시 회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되어 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 얻으며; 및, 상기 채널 계조 제어 회로는 상기 데이터클럭신호의 제어를 받는다. 본 실시예의 인터페이스 회로는 계조 데이터 및 전류 게인 데이터의 직렬 입출력을 구현할 수 있으며, 이는 다수의 디스플레이 구동회로간의 캐스케이드에 유리하고; 상기 채널 계조 제어 회로는 상기 데이터 클럭신호의 제어를 받아, 인터페이스 회로의 입력포트수를 줄이는 데 유리하다.
본 발명의 일 실시예에서, 상기 채널 계조 제어 회로는: 상기 명령처리회로를 전기적으로 커플링 접속하여 계조 클럭 신호를 수신하여 상기 계조 클럭 신호의 제어하에 계조 클럭 카운트값을 생성하는 데 사용되는 카운터; 및 상기 명령처리회로 및 상기 카운터를 전기적으로 커플링 접속하여, 상기 명령 제어 회로의 제어를 받아 상기 카운터의 카운트 동작을 제어하고 계조 패킷 제어신호를 생성하는 계조분산처리회로와; 상기 전류원 회로 상의 상기 다수 채널 전류원과 전기적으로 커플링 접속되는 출력버퍼와; 및 상기 캐시 회로, 상기 카운터, 상기 계조분산처리회로 및 상기 출력버퍼를 전기적으로 커플링 접속하여, 상기 캐시 회로로부터 상기 다수의 계조 데이터를 각각 획득하고, 상기 계조 클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 표시 제어신호를 생성하여 상기 출력버퍼를 통해 상기 다수의 채널 전류원으로 각각 전송하는 데 사용되는 다수 비교기;를 포함한다. 본 실시예에서 계조 분산 처리 회로의 채택은 고계조 부분과 저계조 부분에 대한 균일한 분산 분포에 유리하여, 일부 계조 구현이 불완전한 시나리오에서 대부분의 계조 구현이 가능한 보장될 수 있다.
본 발명의 일 실시예에서, 상기 채널 계조 제어 회로는: 상기 카운터와 전기적으로 커플링 접속되어 상기 계조 클럭 신호를 생성하여 상기 카운터로 전송하는 데 사용되는 주파수 체배 회로를 더 포함한다. 본 실시예에서 주파수 체배 회로의 채택은 계조 클럭 신호에 의해 발생하는 원활성을 증가시키는 데 유리하다.
본 발명의 일 실시예에서, 상기 전류원 회로는 다수의 색 성분 전역 전류 게인 조절기를 더 포함하며, 상기 각 색 성분 전역 전류 게인 조절기는 상기 다수의 채널 전류원 중에서 동일한 색 서브픽셀을 로딩하는 다수 채널 전류원에 전기적으로 커플링 접속하며; 상기 채널전류 제어 회로는 다수의 채널 전류 게인 조절기를 포함하며, 상기 다수의 채널 전류 게인 조절기는 각각 상기 다수의 채널 전류원을 전기적으로 커플링 접속하고, 상기 다수의 전류 게인 데이터의 제어를 받는다. 본 실시예에서, 색성분 전역 전류 게인 조절기의 설정은 동일한 색 서브픽셀의 채널 전류원의 전역 조절에 유리하다.
본 발명의 일 실시예에 있어서, 상기 인터페이스 회로는 데이터 클럭신호, 래치신호, 시리얼 데이터 및 상기 데이터 클럭신호와 다른 제2 클럭신호를 접속하는 데 사용되는 시프트 레지스터 회로를 포함하며; 상기 시프트 레지스터 회로는 상기 시리얼 데이터를 수신하여, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭신호 및 상기 래치신호의 제어를 받는 데 사용되며; 상기 명령처리 회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되고, 상기 데이터 클럭 신호 및 상기 래치신호의 제어를 받으며; 상기 캐시 회로는 상기 시프트 레지스터 회로와 전기적으로 커플링 접속되어, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하며; 및 상기 채널 계조 제어 회로는 상기 제2 클럭 신호의 제어를 받는다. 본 실시예의 인터페이스 회로는 다수의 디스플레이 구동회로간의 캐스케이드에 유리한 계조 데이터 및 전류 게인 데이터의 직렬 입출력을 구현할 수 있으며; 채널 계조 제어 회로는 데이터 클럭신호와 다른 제2 클럭신호의 제어를 받아, 계조 클럭 신호의 생성이 더 이상 데이터클럭신호에 제한되지 않도록 하여 계조 클럭 신호 생성의 원활성을 향상시킨다.
본 발명의 일 실시예에서, 상기 디스플레이 구동 회로는: 다수의 행 스캔 신호를 순차적으로 생성하기 위해 상기 채널 계조 제어 회로를 전기적으로 커플링 접속하는 스캔 제어 회로를 더 포함한다. 본 실시예에서, 스캔 제어 회로를 정합하여, 디스플레이 구동회로의 집적도를 효과적으로 향상시킬 수 있고, LED 표시패널 설계 시 PCB(Printed Circuit Board) 설계의 복잡도를 줄일 수 있다.
본 발명의 일 실시예에서, 상기 캐시회로는 상기 다수의 계조 데이터를 캐싱하는 데 사용되는 계조 데이터 저장영역과 상기 다수의 전류 게인 데이터를 캐싱하는 데 사용되는 전류 게인 데이터 저장영역을 포함한다. 본 실시예에서는 계조 데이터와 전류 게인 데이터를 별도로 저장하여 데이터 읽기 및 쓰기 작업을 단순화하는 데 유리하다.
본 발명의 일 실시예에서, 상기 계조 데이터 저장 영역은 핑퐁 저장 방식을 채택하여 프레임별로 계조 데이터를 캐싱하는 데 사용되는 2개의 저장 서브 영역을 포함하며, 상기 전류 게인 데이터 저장 영역은 핑퐁 저장 방식을 채택하여 프레임별로 전류 게인 데이터를 캐싱하는 데 사용되는 2개의 저장 서브 영역을 포함한다. 본 실시예의 계조 데이터 및 전류 게인 데이터는 핑퐁 저장 방식을 채택하여 디스플레이 구동 회로의 처리 속도 및 성능을 향상시키는 데 유리하다.
본 발명의 일 실시예에서, 상기 인터페이스 회로, 상기 명령 처리 회로, 상기 캐시 회로, 상기 전류원 회로, 상기 채널 계조 제어 회로 및 상기 채널 전류 제어 회로는 동일한 칩 내에 정합된다. 본 실시예는 각 회로를 동일한 칩에 정합하고, 즉, 디스플레이 구동 회로를 칩화하여 디스플레이 구동 회로의 집적도를 향상시키는 데 유리하다.
본 발명의 일 실시예에서, 상기 다수의 전류 게인 데이터는 상기 다수의 채널 전류원 중 동일한 상기 채널 전류원이 서로 다른 디스플레이 도트를 구동할 때 상기 서로 다른 디스플레이 도트에 각각 대응하는 전류 게인 데이터를 채용하도록 하는 도트별 전류 게인 데이터이다. 본 실시예의 도트별 전류 게인 데이터는 전류의 동적 조절의 정밀도를 향상시키는 데 유리하다.
본 발명의 일 실시예에서, 상기 다수의 전류 게인 데이터는 상기 다수의 채널 전류원 중 동일한 상기 채널 전류원이 서로 다른 표시 프레임에서 채용되는 전류 게인 데이터를 다르게 하는 채널별 전류 게인 데이터이다. 본 실시예에서 채널별 회로 게인 데이터의 채택은 적어도 프레임별 전류의 동적 조절을 구현할 수 있다.
또한, 본 발명의 실시예에서 제공하는 LED 표시패널에 있어서: 다수의 픽셀 도트를 가지며, 각각의 픽셀 도트는 다수의 다른 색상의 LED를 구비하는 픽셀 어레이와; 및, 상기 임의 1개의 실시예에 기재된 적어도 하나의 상기 디스플레이 표시 구동회로;를 포함하며, 이 중, 상기 디스플레이 구동회로의 상기 다수의 채널 전류원은 상기 픽셀 어레이에 전기적으로 커플링 접속된다.
본 실시예의 LED 표시패널은 채널 전류의 동적 조절을 구현할 수 있으며, 이는 디스플레이 비트의 깊이를 향상시키고, 저휘도, 저계조 여건에서의 계조 리프레시율을 향상시키며, 전체 LED 표시장치의 저계조 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서 계조 과도가 원활하지 못한 문제를 해결하는 데 유리하다.
또한, 본 발명의 실시예는 표시장치를 제공하며, 상기 표시장치는: 다수의 계조 데이터 및 다수의 전류 게인 데이터를 출력하는 데 사용되는 프런트 디스플레이 제어카드; 및 전술한 바와 같은 상기 LED 표시패널;을 포함하며, 이 중, 상기 LED 표시패널의 상기 디스플레이 구동회로는 상기 프런트 디스플레이 제어카드에 전기적으로 커플링 접속되어 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 수신한다.
본 실시예의 표시장치는 채널 상의 전류에 대한 동적 조절을 구현할 수 있어, 디스플레이 비트 깊이를 향상시키고, 저휘도, 저계조 여건에서의 계조 리프레시율을 향상시키며, 전체 LED 표시장치의 저계조 여건에서의 표시정밀도를 향상시켜, 저휘도, 저계조 여건에서의 계조 과도가 원활하지 못한 문제를 해결하는 데 유리하다.
또한, 본 발명의 실시예는 디스플레이 구동방법을 제공하며, 상기 디스플레이 구동방법은: 다수의 계조 데이터 및 다수의 전류 게인 데이터를 획득하는 단계와; 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 캐싱하는 단계와; 상기 다수의 계조 데이터에 따라 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 단계; 및 상기 다수의 전류 게인 데이터에 따라 상기 다수의 채널 전류원의 출력전류 크기를 각각 제어하는 단계를 포함한다.
본 실시예의 디스플레이 구동방법은 채널 전류의 동적 조절을 구현할 수 있으며, 이는 디스플레이 비트 깊이를 향상시키고, 저휘도, 저계조 여건에서의 계조 리프레시율을 향상, 및 전체 LED 표시장치의 저계조 여건에서의 표시정밀도를 향상시켜, 저휘도, 저계조 여건에서의 계조 과도가 원활하지 못한 문제를 해결하는데 유리하다.
본 발명의 일 실시예에서, 상기 다수의 계조 데이터에 따라 상기 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 단계는: 계조 클럭 신호를 수신하여 상기 계조 클럭 신호의 제어하에 계조 클럭 카운트값을 생성하는 단계와; 상기 계조 분산 알고리즘에 기반하여 상기 카운터의 카운트동작 및 상기 계조 패킷 제어신호를 생성하는 단계와; 상기 다수의 계조 데이터를 각각 획득하고, 상기 계조 클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 표시 제어신호를 각각 상기 다수의 채널 전류원으로 전송하여, 상기 다수의 채널 전류원의 온 시간 길이를 제어하는 단계를 포함한다. 본 실시예는 계조 분산 알고리즘에 기반하여 고계조와 저계조 부분을 균일하게 분산 및 분포시켜, 계조 구현이 불완전한 일부 시나리오에서도 대부분의 계조를 가능한 구현할 수 있도록 한다.
본 발명의 일 실시예에서, 상기 다수의 채널 전류원의 온 시간 길이는 상기 다수의 계조 데이터에 따라 각각 제어되는 단계는: 상기 계조 클럭 신호를 생성하기 위해 입력 클럭 신호에 대해 주파수 체배 처리를 수행하는 단계를 더 포함한다. 본 실시예에서 주파수 체배 처리는 계조 클럭 신호의 생성 원활성을 증가시키는데 유리하다.
본 발명의 일 실시예에서, 상기 다수의 전류 게인 데이터에 따라 상기 다수의 채널 전류원의 출력 전류 크기를 각각 제어하는 단계는: 상기 다수의 도트별 전류 게인 데이터에 따라 상기 다수 채널 전류원의 출력 전류 크기를 각각 제어하는 단계를 포함한다. 본 실시예에서 도트별 전류 게인 데이터를 채택하면, 동일한 상기 채널 전류원이 서로 다른 디스플레이 도트(예를 들어 LED 램프 도트)를 구동할 때 서로 다른 디스플레이 도트에 각각 대응되는 전류 게인 데이터를 채택할 수 있어 전류의 동적 조절의 정밀도를 높이는 데에도 유리하다.
본 발명의 일 실시예에서, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 캐싱하는 단계는: 핑퐁 저장 방식을 채택하여 도트별 계조 데이터를 프레임별로 캐싱하는 단계; 및 핑퐁 저장 방식을 채택하여 도트별 전류 게인 데이터를 프레임별로 캐싱하는 단계를 포함한다. 본 실시예의 계조 데이터 및 전류 게인 데이터는 모두 핑퐁 저장 방식을 채택하여 처리 속도와 성능을 향상시키는 데 유리하다.
본 발명의 일 실시예에서, 상기 다수의 채널 전류원의 출력 전류 크기가 상기 다수의 전류 게인 데이터에 따라 각각 제어되는 단계는: 상기 다수의 채널 전류원의 출력 전류 크기가 상기 다수의 채널별 전류 게인 데이터에 기반하여 각각 제어되는 단계를 포함한다. 본 실시예의 채널별 전류 게인 데이터의 채택은 동일한 채널 전류원이 서로 다른 디스플레이 프레임에서 사용되는 전류 게인 데이터를 다르게 할 수 있으며 적어도 프레임별 전류의 동적 조절을 구현할 있다.
상기와 같은 기술방안은: 계조 데이터와 전류 게인 데이터를 얻을 수 있도록 디스플레이 구동회로를 설계하여, 상기 계조 데이터에 기반하여 각 채널 전류원의 온시간을 제어할 수 있고, 상기 계조 데이터에 기반하여 각 채널 전류원의 온 시간 길이를 제어할 수 있고, 상기 전류 게인 데이터에 기반하여 각 채널 전류원의 출력 전류 크기를 제어하여 채널 전류의 동적 조절이 가능하며; 이와 같이, 출력전류의 크기(디스플레이 도트에 대응하는 구동전류)를 감소시켜 계조 데이터를 향상시킬 수 있어 디스플레이 비트의 깊이를 향상시킬 수 있는 이점 또는 유익한 효과가 있다. 또한, LED 표시장치의 표시효과는 리프레시율 및 각 계조의 구동전류와 관련이 있기 때문에, 저계조의 경우에 LED 램프 도트와 같은 디스플레이 도트의 구동전류를 낮추고 계조 데이터를 높여주어 저휘도, 저계조 여건에서의 계조 리프레시율을 효과적으로 향상시킬 수 있다. 또한, 출력전류의 크기를 줄이고 계조 데이터를 증대시킴으로써 원하는 휘도값을 정확하게 얻을 수 있으며, 진일보로, 저계조 여건에서 LED 표시장치 전체의 표시정밀도를 향상시켜 저휘도, 저계조 여건에서의 계조 과도가 원활하지 못한 문제를 해결할 수 있다.
본 발명의 실시예에 기재된 기술방안을 보다 분명하게 설명하기 위해, 다음과 같이 실시예에 적용되는 필요한 도면에 대하여 간단하게 설명하며, 하기 도면은 본 발명의 일부 실시예를 설명하기 위해 명시되며, 본 발명이 속하는 분야의 일반 기술자에 의해 창조적인 과정을 투입하지 않는 전제하에서 이와 같은 도면을 통해 기타 관련 도면을 도출할 수도 있음은 자명하다.
도 1a는 본 발명의 실시예에 따른 디스플레이 구동 회로 구조 개략도;
도 1b는 도 1a에 도시된 디스플레이 구동 회로의 구체적인 구조 개략도;
도 1c는 도 1a에 도시된 디스플레이 구동 회로의 전류원 회로, 채널 계조 제어 회로 및 채널 전류 제어 회로의 구체적인 구조 개략도;
도 2는 본 발명의 실시예에 따른 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 3은 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 4는 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 5는 본 발명 실시예에 따른 LED 표시패널의 일부 구조 개략도;
도 6은 본 발명의 실시예에 따른 다른 LED 표시패널의 일부 구조 개략도;
도 7은 본 발명의 실시예에 따른 또 다른 LED 표시패널의 일부 구조 개략도;
도 8은 본 발명의 실시예에 따른 또 다른 LED 표시패널의 일부 구조 개략도;
도 9은 본 발명의 실시예에 따른 표시장치 구조 개략도;
도 10은 본 발명의 실시예에 따른 디스플레이 구동방법의 프로세스 개략도.
도 1a는 본 발명의 실시예에 따른 디스플레이 구동 회로 구조 개략도;
도 1b는 도 1a에 도시된 디스플레이 구동 회로의 구체적인 구조 개략도;
도 1c는 도 1a에 도시된 디스플레이 구동 회로의 전류원 회로, 채널 계조 제어 회로 및 채널 전류 제어 회로의 구체적인 구조 개략도;
도 2는 본 발명의 실시예에 따른 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 3은 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 4는 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로의 구체적인 구조 개략도;
도 5는 본 발명 실시예에 따른 LED 표시패널의 일부 구조 개략도;
도 6은 본 발명의 실시예에 따른 다른 LED 표시패널의 일부 구조 개략도;
도 7은 본 발명의 실시예에 따른 또 다른 LED 표시패널의 일부 구조 개략도;
도 8은 본 발명의 실시예에 따른 또 다른 LED 표시패널의 일부 구조 개략도;
도 9은 본 발명의 실시예에 따른 표시장치 구조 개략도;
도 10은 본 발명의 실시예에 따른 디스플레이 구동방법의 프로세스 개략도.
이하에서는 본 발명의 실시예의 도면을 참조하여 본 발명의 실시예에 명시된 기술방안을 명확하고 완전하게 설명하고자 하며, 설명된 실시예는 본 발명의 전부의 실시예가 아닌 일부 실시예일 뿐임은 자명하다. 본 발명의 실시예에 기반하여, 창조적인 노력이 없이 당업자에 의해 획득된 다른 모든 실시예는 전부 본 발명의 보호 범위에 속한다.
도 1a는 본 발명의 실시예에 따른 디스프레이 구동 장치(10) 구조 개략도를 나타낸다. 도 1a에 도시된바와 같이, 상기 도시된 구동 회로(10)는 인터페이스 회로(11), 명령 처리 회로(12), 캐시회로(13), 전류원 회로(15), 채널 계조 제어 회로(17) 및 채널 전류 제어 회로(19)를 포함한다.
이 중, 상기 인터페이스 회로(11)은 다수의 계조 데이터 및 다수의 전류 게인 데이터를 획득하기 위해 사용된다.
상기 명령 처리 회로(12)는 상기 인터페이스 회로(11)에 전기적으로 커플링 접속되며, 예를 들어, 레지스터의 설정 및 명령어에 응답하는 데 사용되는 회로 로직을 포함한다.
상기 캐시 회로(13)는 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 캐싱하기 위해 상기 인터페이스 회로(11)와 전기적으로 커플링 접속된다.
상기 전류원 회로(15)는 상기 명령 처리 회로(12)에 전기적으로 커플링 접속되며, 다수의 채널 전류원을 포함한다.
상기 채널 계조 제어 회로(17)은 상기 명령 처리 회로(12), 상기 캐시 회로(13) 및 상기 전류원 회로(15)에 전기적으로 커플링 접속되어, 상기 다수의 계조 데이터에 기반하여 상기 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 데 사용된다.
상기 채널 전류 제어 회로(19)는 상기 캐시 회로(13) 및 상기 전류원 회로(15)와 전기적으로 커플링 접속하여, 상기 다수의 전류 게인 데이터에 기반하여 상기 다수의 채널 전류원의 출력 전류 크기를 각각 제어하는 데 사용된다.
본 발명의 실시예는 계조 데이터와 전류 게인 데이터를 얻을 수 있도록 디스플레이 구동회로(10)를 설계하고, 상기 계조 데이터에 기반하여 각 채널 전류원의 온 시간 길이를 제어할 수 있으며, 상기 전류 게인 데이터에 기반하여 각 채널 전류원이 출력하는 전류크기를 제어하여, 채널 전류에 대한 동적 조절을 구현할 수 있으며; 이런 과정을 통해 출력전류의 크기를 감소시켜 계조 데이터를 향상시킬 수 있으며, 즉, 디스플레이 비트 깊이를 향상시킬 수 있다. 또한, LED 표시장치의 표시효과는 리프레시율 및 각 계조의 구동전류와 관련이 있기 때문에, 저계조의 경우에 LED 램프 도트와 같은 디스플레이 도트의 구동전류를 낮추고 계조 데이터를 높여주어 저휘도, 저계조 여건에서의 계조 리프레시율을 효과적으로 향상시킬 수 있다. 또한, 출력전류의 크기를 줄이고 계조 데이터를 증대시켜, 원하는 휘도값을 정확하게 얻을 수 있으며, 진일보로, LED 표시장치 전체의 저계도 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서 계조 과도가 원활하지 못한 문제점을 해결할 수 있다. 또한, 본 실시예에서, 상기 인터페이스회로(11), 상기 명령 처리 회로(12), 상기 캐시 회로(13), 상기 전류원 회로(15), 상기 채널 계조 제어 회로(17) 및 상기 채널 전류 제어 회로(19)를 동일한 칩내에 정합하여, 디스플레이 구동 회로(10) 전체의 집적도를 향상시킬 수 있으며, 단, 본 발명은 이에 한정되지 않는다.
보다 구체적으로, 도 1b 및 도 1c를 참조하면, 상기 인터페이스 회로(11)는 예를 들어 시프트 레지스터 회로(111)을 포함하며, 데이터 클럭 신호 DCLK, 래치 신호 LE 및 시리얼 데이터 DIN[2:0]에 접속하기 위해 사용된다. 상기 시프트 레지스터 회로(111)은 상기 시리얼 데이터를 수신하여 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받는 데 사용된다. 예를 들어, 본 실시예의 시프트 레지스터 회로(111)는 시프트 레지스터(Shift Register)와 명령 응답 및 DMA 전송과 같은 데이터 전송용 회로 로직을 포함한다. 여기서 DMA는 Direct Memory Access의 약어로 중국어 명칭 상, “직접 메모리 액세스”를 의미한다.
상기 명령 처리 회로(12)는 상기 시프트 레지스터 회로(111)에 전기적으로 커플링 접속되어, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받는다.
상기 캐시 회로(13)은 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하기 위해 시프트 레지스터 회로(111)에 전기적으로 커플링 접속된다. 예를 들어, 본 실시예의 캐시 회로(13)는 SRAM(Static Random Access Memory,정적 랜덤 액세스 메모리) 캐시 메모리 및 RAM 컨트롤러(RAM Controller)를 포함한다. 바람직하게는, 상기 캐시 회로(13)은 다수의 계조 데이터와 상기 다수의 전류 게인 데이터를 각각 저장하는 데 사용되는 계조 데이터 저장 영역(131)과 전류 게인 데이터 저장 영역(133)과 같은 2개의 독립된 저장 영역을 구비하며, 여기서, 계조 데이터와 전류 게인 데이터를 별도로 저장하고 있어 데이터의 읽기 및 쓰기동작의 간소화에 유리하다. 진일보로, 계조 데이터 저장 영역(131)과 전류 게인 데이터 저장 영역(133)은 각각 2개의 저장 하위 영역으로 구분되며, 이와 같은 2개의 저장 하위 영역은 계조 데이터 또는 전류 게인 데이터를 핑퐁 저장 방식으로 프레임별로 캐싱하는 데 사용되며; 이와 같은 계조 데이터와 전류 게인 데이터는 전부 핑퐁 저장 방식을 채택하여, 디스플레이 구동 회로(10)의 처리 속도와 성능을 향상시키는 데 유리하며, 물론, 본 분야의 기술자라면 계조 데이터와 전류 게인 데이터는 다른 저장 방식을 채택하여 데이터에 액세스할 수 있으며, 이 부분에서 핑퐁 저장으로 한정하지 아니함은 자명한다.
상기 채널 계조 제어 회로(17)은 데이터 클럭 신호 DCLK의 제어를 받으며, 예를 들어: 주파수 체배 회로(171), 카운터(172), 계조 분산 처리 회로(173), 출력 버퍼(Output Buffer)(174) 및 다수의 비교기(Comparator)(175)를 포함한다.
상기 주파수 체배 회로(171)은 계조 클럭 신호 GCLK를 얻기 위해 데이터 클럭 신호 DCLK를 체배 처리하는 데 사용된다. 예를 들어, 본 실시예의 주파수 체배 회로(171)는 PLL(Phase Locked Loop, 위상 고정 루프) 회로 또는 PLL 유사 회로를 포함하며, 예를 들어, 주파수 체배 처리를 통해 160MHz의 계조 클럭 신호 GCLK를 생성할 수 있으며, 단, 본 실시예는 이에 한정되지 아니한다. 본 실시예의 주파수 체배 회로(171)는 계조 클럭 신호 GCLK를 생성하는 입력 클럭 신호로, 데이터 클럭신호 DCLK를 채택하여 상기 디스플레이 구동회로(10)의 입력포트수를 줄일 수 있다.
상기 카운터(172)는 계조 클럭 신호 GCLK를 수신하고, 상기 계조 클럭 신호 GCLK의 제어하에 계조 클럭 카운트 값을 생성하기 위해, 상기 명령 처리 회로(12) 및 상기 주파수 체배 회로(171)와 전기적으로 커플링 접속된다. 본 실시예의 카운터(172)는 주로 계조 클럭 신호 GCLK를 펄스 계수하는 데 사용되며, 16bit 카운터(16-bit Counter)일 수 있지만, 본 실시예는 이에 한정되지 아니한다. 또한, 상기 카운터(172)는 상기 명령어 처리 회로(12)를 통해 구성되는데, 예를 들어, 계조 클럭 카운트 클리어 값이 1024이고, 상기 카운터(172)의 계조 클리어 값이 1024에 도달하면, 카운트를 클리어하고 다시 카운트를 시작하거나, 또는, 계조 클리어 값이 256이고, 상기 카운터(172)의 계조 클리어 값이 256에 도달하면, 카운트를 클리어하고 다시 카운트를 시작하게 되며, 물론, 본 실시예의 계조 클리어 값은 위에 나열된 값으로 한정되지 아니한다.
상기 계조 분산 처리 회로(173)은 상기 명령처리회로(12) 및 상기 카운터(172)에 전기적으로 커플링 접속되어 상기 명령처리회로(12)의 제어를 받아, 진일보로, 상기 카운터(172)의 카운트 동작을 제어하고 계조 패킷 제어신호를 생성하는 데 사용된다. 본 실시예에서, 상기 계조 분산 처리회로(173)는 예를 들어, 계조분산 알고리즘을 실행할 수 있는 처리회로로서, 대표적인 경우, 계조 분산 알고리즘 코드를 저장하는 저장장치 및 상기 저장장치와 전기적으로 커플링 접속되어, 상기 계조 분산 알고리즘 코드를 실행하는 데 사용되는 프로세서를 포함하며; 상기 계조 분산 처리회로(173)는 상기 명령처리회로(12)에 구성된 계조 데이터분산 모드 및 구현해야 할 계조 깊이에 따라 계조 패킷 표시 제어 신호를 생성할 수 있으며; 계조 분산 처리 알고리즘은 기존의 성숙된 알고리즘을 채택할 수 있으며, 여기서 관련 설명을 생략한다. 또한, 상기 디스플레이 구동회로(10)는 적, 녹, 청색(RGB)의 풀컬러 LED픽셀를 구동 제어하는데 적용되는 경우를 예를 들어, 단일 LED 픽셀의 디스플레이 제어 데이터는 적색(R) 성분 디스플레이 제어 데이터, 녹색(G)성분 디스플레이 제어 데이터, 청색(B) 성분 디스플레이 제어 데이터를 포함하며, 단색 성분 디스플레이 제어 데이터는 예를 들어 16bit 계조 데이터 및 8bit 전류 게인 데이터를 포함하며; 16bit 계조 데이터의 경우, 계조 분산 알고리즘에 따라 64개의 계조 그룹으로 나눌 수 있으며, 각 계조 그룹의 계조 레벨은 1024이며, 이와 같이, 64개의 계조 그룹을 통해 1024*64=65536=216개의 계조 레벨을 구현할 수 있으며; 또는, 만약 단일 계조 그룹의 계조 레벨을 256으로 설정하면, 16bit 계조 데이터의 표시는 256개의 계조 그룹으로 구분되어야 하며; 물론, 본 실시예의 계조 그룹 수량 및 단일 계조 그룹의 계조 레벨은 위에 나열된 값으로 한정되지 아니한다.
상기 출력 버퍼(174)는 상기 전류원 회로(15)의 다수 채널 전류원(151)에 전기적으로 커플링 접속된다.
상기 다수의 비교기(175)는 상기 캐시 회로(13), 상기 카운터(172), 상기 계조 분산 처리 회로(173), 및 상기 출력버퍼(174)를 전기적으로 커플링 접속하여, 상기 캐시 회로(13)로부터 상기 다수의 계조 데이터를 각각 획득하고, 상기 계조클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 표시 제어신호를 생성하여 상기 출력버퍼(174)를 통해 상기 다수의 채널 전류원(151)로 각각 전송하여, 각 채널 전류원(151)의 온 시간 길이를 제어하는 데 사용된다. 상기 디스플레이 구동 회로(10)는 예를 들어 96개의 출력 채널 DOUT[95:0]를 갖는 LED 디스플레이 구동 칩으로 96열의 LED 램프 도트(디스플레이 도트)를 로딩/구동할 수 있으며; RGB의 3개의 LED램프 도트로 하나의 LED 픽셀을 구성하는 경우, 32열의 RGB 풀컬러 LED 픽셀을 로딩, 즉, 96개의 출력 채널 DOUT[95:0]을 32개의 적색(R) 성분의 출력 채널, 32개의 녹색(G) 성분 출력 채널 및 32개의 청색(B) 성분 출력 채널로 구분할 수 있다.
또한, 도 1c에 도시된 바와 같이, 상기 전류원 회로(15)는 다수의 채널 전류원(151) 외에도 예를 들어 R성분 전역 전류 게인 조절기 15R, G성분 전역 전류 게인 조절기 15G 및 B성분 전역 전류 게인 조절기 15B를 더 포함한다. 여기서, 상기 R성분 전역 전류 게인 조절기 15R은 상기 다수의 채널 전류원(151) 중 적색(R성분) 서브픽셀(또는 LED램프 도트 등의 디스플레이 도트라 칭함)을 로딩하는 데 사용되는 다수의 채널 전류원에 전기적으로 커플링 접속되고, 상기 G성분 전역 전류 게인 조절기 15G는 상기 다수의 채널 전류원(151) 중 녹색(G성분) 서브픽셀을 로딩하는 데 사용되는 다수의 채널 전류원에 전기적으로 커플링 접속되며, 상기 B성분 전역 전류 게인 조절기 15B는 상기 다수의 채널 전류원(151) 중 청색(B성분) 서브픽셀을 로딩하는 데 사용되는 다수의 채널 전류원에 전기적으로 커플링 접속된다.
상기 채널 전류 제어 회로(19)는 다수의 채널 전류 게인 조절기(191)를 포함하며, 상기 다수의 채널 전류 게인 조절기(191)는 각각 상기 다수의 채널 전류원(151)과 전기적으로 커플링 접속되어 각각 상기 다수의 전류 게인 데이터의 제어를 받는다.
도 1c에 도시된 구동 회로(10)에 96개의 출력 채널 DOUT[95:0]를 구성하는 것을 예로 들면, 상기 R 성분 전역 전류 게인 조절기 15R은 상기 96개의 출력 채널 DOUT[95:0] 중 32개의 적색 출력 채널, 예를 들면, DOUT2, ..., DOUT95와 전기적으로 커플링 접속되며, 상기 G성분 전역 전류 게인 조절기 15G는 상기 96개의 출력 채널 DOUT[95:0] 중 32개의 녹색 출력 채널, 예를 들면 DOUT1, ..., DOUT94와 전기적으로 커플링 접속되며, 상기 B성분 전역 전류 게인 조절기 15G는 상기 96개의 출력 채널 DOUT[95:0] 중 DOUT0, ..., DOUT93과 같은 32개의 청색 출력 채널을 전기적으로 커플링 접속한다. 상기 R성분 전역 전류 게인 조절기 15R, G성분 전역 전류 게인 조절기 15G 및 B성분 전역 전류 게인 조절기 15B와 같은 3개의 색 성분 전역 전류 게인 조절기는 각각 저항을 외장할 수 있다. 상기 다수의 채널 전류 게인 조절기(191)는 96개의 출력 채널 DOUT[95:0]의 단일 채널 전류 게인 조절을 각각 담당하도록 대응되는 전류 게인 데이터의 제어를 받는 96개 채널의 전류 게인 조절기이며, 또한, 예를 들어, 전류 게인 데이터에 제어되고 대응된 채널 전류원(151)에 전기적으로 커플링 접속된 저항 네트워크 하나씩 각각 포함한다. 물론, 실제 응용에 있어서, R 성분 전역 전류 게인 조절기 15R, G 성분 전역 전류 게인 조절기 15G, B 성분 전역 전류 게인 조절기 15B 등과 같은 3개 성분의 전역 전류 게인 조절기를 하나의 전역 전류 게인 조절기로 정합하여, 단일 전역 전류 게인 조절기를 통해 96개의 출력 채널 DOUT[95:0]의 전역 전류 게인 조절을 담당하는 것도 고려할 수 있으며, 즉, 전역 전류 게인 조절은 R, G, B 성분으로 구분하지 아니한다. 특히, 일부 설계 방식 상, 상기 전류원 회로(15)는 이러한 전역 전류 게인 조절기 15R, 15G 및 15B를 생략할 수도 있다.
본 실시예의 디스플레이 구동회로(10)을 보다 명확하게 이해하기 위해 도 1a-1c를 참조하여 관련 동작 원리를 다음과 같이 예시적으로 설명한다.
상기 디스플레이 구동회로(10)에 정상적으로 전원이 인가되면, 데이터 클럭 입력단의 데이터 클럭신호 DCLK는 시리얼 데이터 입력단에 입력된 시리얼 데이터 DIN[2:0] 중의 R, G, B 성분 디스플레이 제어 데이터를 상기 시프트 레지스터 회로(111)로 전송하며, 상기 디스플레이 구동회로(10)는 각 데이터 클럭신호 DCLK의 상승 에지에서 3bit의 디스플레이 제어 데이터를 수집하며, 이 중 R, G, B 성분은 각각 1bit이며, 72bit의 디스플레이 제어 데이터(R, G, B 성분은 각각 24bit, 이 중 16bit는 계조 데이터, 8bit는 전류 게인 데이터이며, 즉, 계조 데이터의 비트(bit)수는 전류 게인 데이터의 비트 수보다 큼)를 수집하고, 이어서 데이터 클럭 신호 DCLK와 래치 신호 LE가 조합 명령(일반적으로 래치 신호에 데이터 클럭 신호 DCLK의 상승 에지 1개가 포함됨)을 통해 상기 시프트 레지스터 회로(111) 중의 72bit의 디스플레이 제어 데이터에 포함된 3*16bit 계조 데이터 + 3*8bit 전류 게인 데이터를 각각 상기 캐시 회로(13) 중의 상기 계조 데이터 저장 영역(131) 및 상기 전류 게인 데이터 저장 영역(133)으로 전송한다.
상기 계조 데이터 기억 영역(131) 및 상기 전류 게인 데이터 저장 영역(133)의 크기는 상기 디스플레이 구동회로(10)가 지원하는 출력 채널 수 및 스캔 행 수에 대응한다. 예를 들어, 96개의 출력채널(R, G, B 각각 32개의 출력채널)과 64개의 스캔 행 수를 지원하는 디스플레이 구동회로에 있어서, 계조 데이터 저장영역(131)의 크기는 96*16bit*64=96Kb, 전류 게인 데이터 저장영역(133)의 크기는 96*8bit*64=48Kb이며, 동시에, 디스플레이 구동회로(10)의 캐시회로(13)는 핑퐁 동작 방식을 채택하여, 즉, 계조 데이터 표시 시, 이전 프레임의 완전한 계조 데이터를 사용하게 되며, 본 프레임은 데이터의 완충 입력을 하기 때문에, 이 경우, 계조 데이터 저장영역(131)과 전류 게인 데이터 저장영역(133)의 크기는 각각 192Kb와 96Kb이 되어, 2개 프레임의 완전한 계조 데이터 및 전류 게인 데이터를 저장하는 데 적용된다.
프런트 비디오 소스 디스플레이 데이터와 동기화하기 위해, 디스플레이 구동 회로(10) 내부에도 상응하는 동기화 디스플레이 처리 단계를 구비하며, 명령 처리 회로(12)가 Vsync 명령을 수신할 때(역시 래치 신호 LE는 데이터 클럭 신호 DCLK의 상승 에지 개수의 조합 명령을 포함하며, 일반적으로 2~3개임),
상기 디스플레이 구동회로(10)는 캐시 회로(13) 상의 핑퐁데이터를 전환하고, 전 프레임이 캐시 완성한 디스플레이 제어 데이터(계조 데이터와 전류 게인 데이터 포함)를 판독출력으로 전환하여 수행하며, 이미 표시된 디스플레이 제어데이터의 저장 하위 영역을 커플링 시프트 레지스터 회로(111)로 전환하여, 새로운 디스플레이 제어 데이터를 수신하며, 동시에 Vsync 명령은 상기 주파수 체배 회로(171)에 의해 생성된 계조 클럭 신호 GCLK를 펄스 카운트하는 카운터(172)의 계조 클럭 카운트 값을 클리어한다.
실제로 계조 디스플레이를 시작하기 전에, 상기 디스플레이 구동회로(10)는 명령 처리 회로(12)가 수신한 레지스터 데이터(예를 들어 시프트 레지스터 회로(111)를 통해 설정 레지스터에 써넣기)에 따라 동작모드 및 전역 전류 게인 등과 같은 일부 동작 상태에 대한 설정을 진행해야 하며; 이 경우, 구성 내용은 계조 데이터의 분산모드, 구현해야 할 계조 깊이, 전역 전류 게인 등을 포함하며, 레지스터에 대한 설정도 서로 다른 데이터 클럭 신호 DCLK와 래치신호 LE의 조합명령을 통해 구분한다.
설정이 완료된 후, 디스플레이 구동 회로(10)은 계조 구현을 시작한다. LED 램프 도트를 점등해야 하며, 주변에는 이미 배합된 행 구동 전류가 인가되어 있고, 디스플레이 구동 회로(10)는 상이한 행 디스플레이 제어 데이터에 따라 출력 채널 DOUT[95:0]의 온/오프를 제어해야 LED 램프 도트의 점등을 완료할 수 있지만, 계조 데이터에 대한 구분을 실현하기 위하여, 2개 부분이 관련되어 있는데, 하나는 출력 채널의 출력 전류 크기이고, 다른 하나는 출력 채널의 온 시간 길이이다. 예를 들어, 1000계조값과 2000계조값의 적색 성분 계조 데이터를 구현하기 위해서는 양자의 전류 크기가 동일해야 하며, 예를 들어, 전류가 모두 10mA일 경우, 1000계조값의 계조 데이터를 구현하기 위해서는 PWM을 이용한 구현방식 즉 1000개의 계조 클럭 신호 주기가 필요하며, 여기서, 계조 클럭 신호는 즉, 도 1b 중의 GCLK이며, 마찬가지로, 2000 계조 값의 계조 데이터를 구현하려면 2000개의 계조 클럭 신호 주기가 필요하게 되며, 이와 같이, 서로 다른 계조 데이터는 서로 다른 시간 길이를 나타내는 점등 시간으로 전환되며; 본 실시예는 전류 게인 데이터와 계조 데이터의 공동 제어 방식을 통해, 디스플레이 구동 회로(10)의 출력채널 DOUT[95:0]의 스위칭 상태는 계조 데이터와 계조 클럭의 카운트 값에 의해 제어되고, 실제 LED램프 도트의 점등 최대 휘도는 전류 게인 데이터에 의해 제어되며, 디스플레이 구동회로(10)의 각 채널 전류원(151)의 제어는 외장 저항과 내장 저항에 의해 함께 작용하게 되며, 외장 저항은 LED 표시패널이 확정된 후 이미 고정되어 있기에, 전역 전류 게인과 전류 게인 데이터 방식을 통해 LED 램프 도트의 점등 밝기를 제어할 수 있으며, 위의 예에 기재된 바와 같이, 1000계조값을 가진 계조 데이터를 구현하려면, 10mA의 전류를 사용하여 1000개의 계조 클럭 신호 주기를 점등하는 시간을 선택할 수 있으며, 본 실시예에서 제안한 전류 게인 데이터 시너지 제어 방법을 통해 새로운 점등 방식을 제공하고 있으며, 또한, 1000계조값을 가진 계조 데이터 표시 효과를 구현하기 위한 기준으로서 전류를 낮추고, 계조 데이터를 높이는 방식으로 기존의 10mA및 1000개의 계조 클럭 신호 주기와 같은 효과를 얻을 수 있으며, 예를 들어, 전류를 5mA로 낮추고, 동시에 계조 클럭 신호의 주기를 2000개의 계조 클럭 신호 주기로 늘릴 수 있으며,
이러한 효과는 전자의 구현 효과에 가깝고, 역시 전류 데이터를 8mA로 낮추고, 점등된 계조 클럭 신호의 주기를 1200으로 늘릴 수 있어, 효과 측면에서도 일치할 수 있으며, 구체적으로, 전류 게인 데이터의 점등 효과와 계조 데이터의 구현 관계를 수집하여 정확한 구현 방식으로의 전환을 구현할 수 있다.
또한, 계조 구현에서 PWM 방식을 사용할 경우, 계조 분산 알고리즘을 사용하여 계조 데이터를 그룹화하여 표시하면, 계조 구현 시의 리프레시율을 향상시킬 수 있으며, 동시에 리프레시율이 계조 클럭 신호 주기의 정수 배율이 아닌 데 따른 저계조를 구현할 수 없는 등의 문제점을 방지할 수 있다.
상기 설명을 취합해 보면, 본 발명의 실시예를 통해 계조 데이터와 전류 게인 데이터를 포함하는 디스플레이 제어 데이터를 얻을 수 있도록 디스플레이 구동회로(10)를 설계하고, 상기 계조 데이터에 기반하여 각 채널 전류원(151)의 온 시간 길이를 제어할 수 있으며, 상기 전류 게인 데이터에 기반하여 각 채널 전류원(151)이 출력하는 전류크기를 제어하여, 채널 전류에 대한 동적 조절을 구현할 수 있으며; 이와 같은 과정을 통해 출력전류의 크기(디스플레이 도트에 대응되는 구동전류)를 감소시켜 계조 데이터를 향상시킬 수 있으며, 즉, 디스플레이 비트 깊이를 향상시킬 수 있다. 또한, LED 표시장치의 표시효과는 리프레시율 및 각 계조의 구동전류와 관련이 있기 때문에, 저계조 경우에 LED 램프 도트와 같은 디스플레이 도트의 구동전류를 낮추고 계조 데이터를 높여주어 저휘도, 저계조 여건에서의 계조 리프레시율을 효과적으로 향상시킬 수 있다. 또한, 출력전류의 크기를 줄이고 계조 데이터를 증대시켜, 원하는 휘도값을 정확하게 얻을 수 있으며, 진일보로, LED 표시장치 전체의 저계도 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서 계조 과도가 원활하지 못한 문제점을 해결할 수 있다.
도 2는 본 발명의 실시예에 따른 다른 디스플레이 구동 회로(30)의 구체적인 구조 개략도를 나타낸다. 도 2에 도시된 바와 같이, 디스플레이 구동회로(30)의 회로구성은 도 1a 및 도 1b에 도시된 디스플레이 구동회로(10)의 회로구성과 기본적으로 동일하여: 인터페이스 회로(11), 명령 처리 회로(12), 캐시회로(13), 전류원 회로(15), 채널 계조 제어 회로(17) 및 채널 전류 제어 회로(19)를 포함하며; 및 상기 채널 계조 제어 회로(17)는 주파수 체배회로(171), 카운터(172), 계조 분산 처리 회로(173), 출력버퍼(174) 및 다수의 비교기(175)를 포함한다. 이러한 회로 간의 연결 관계, 각각의 구조 및 기능에 대해서는 앞에서 언급한 실시예 1의 관련 설명을 참조할 수 있으며, 여기서 관련 설명을 생략한다.
차이점이라면, 본 실시예에서 디스플레이 구동회로(30)에서의 인터페이스 회로(11)은 시프트 레지스터 회로(111)를 구비하여 데이터 클럭신호 DCLK, 래치신호 LE, 시리얼 데이터 DIN[2:0] 및 데이터 클럭신호 DCLK와는 다른 제2 클럭신호 CLK를 접속하는 데 사용되며; 상기 시프트 레지스터 회로(111)는 상기 시리얼 데이터 DIN[2:0]을 수신하여 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받는 데 사용되며;
상기 명령어 처리 회로(12)는 상기 시프트 레지스터 회로(111)에 전기적으로 커플링 접속하며, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받으며; 상기 캐시 회로(13)은 상기 시프트 레지스터 회로(111)에 전기적으로 커플링 접속되어 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하며; 및, 상기 채널 계조 제어 회로(17)는 상기 제2 클럭신호 CLK의 제어를 받는다. 본 실시예의 주파수 체배회로(171)은 데이터클럭신호 DCLK에 사용되지 않는 다른 클럭신호 CLK를 계조 클럭 신호 GCLK를 생성하는 입력 클럭 신호로 채택하여, 계조 클럭 신호 GCLK의 생성이 더 이상 데이터 클럭 신호 DCLK에 한정되지 않도록 하여, 계조 클럭 신호 GCLK의 생성 원활성을 향상시킨다. 또한, 상기 클럭 CLK는 외부 수정 발진 회로에 의해 생성될 수 있다는 점을 언급할 필요가 있다.
도 3은 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로(50)의 구체적인 구조 개략도를 나타낸다. 도 3에 도시된 바와 같이, 디스플레이 구동회로(50)의 회로구성은 도 1a 및 도 1b에 도시된 디스플레이 구동회로(10)의 회로구성과 기본적으로 동일하여: 인터페이스 회로(11), 명령 처리 회로(12), 캐시회로(13), 전류원 회로(15), 채널 계조 제어 회로(17), 채널 전류 제어 회로(19)를 포함하며; 이러한 회로 간의 연결 관계, 각각의 구조 및 기능에 대해서는 앞에서 언급한 실시예 1의 관련 설명을 참조할 수 있으며, 여기서 관련 설명을 생략한다.
차이점이라면, 본 실시예의 디스플레이 구동 회로(50)에서 채널 계조 제어 회로(17)는 카운터(172), 계조 분산 처리 회로(173), 출력 버퍼(174) 및 다수의 비교기(175) 포함, 즉, 주파수 체배 회로(171)을 생략한 데 있다. 또한, 본 실시예에서 디스플레이 구동회로(50)에서의 인터페이스 회로(11)은 시프트 레지스터 회로(111)를 구비하여 데이터 클럭신호 DCLK, 래치신호 LE, 시리얼 데이터 DIN[2:0] 및 상기 데이터 클럭신호 DCLK와는 다른 제2 클럭신호 CLK를 접속하는 데 사용되며;
상기 시프트 레지스터 회로(111)는 상기 시리얼 데이터 DIN[2:0]을 수신하여 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받는 데 사용되며;
상기 명령어 처리 회로(12)는 상기 시프트 레지스터 회로(111)에 전기적으로 커플링 접속하며, 상기 데이터 클럭 신호 DCLK 및 상기 래치 신호 LE의 제어를 받으며;
상기 캐시 회로(13)은 상기 시프트 레지스터 회로(111)에 전기적으로 커플링 접속되어 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하며; 및, 상기 채널 계조 제어 회로(17)는 상기 제2 클럭신호 CLK의 제어를 받는다. 본 실시예의 채널 계조 제어 회로(17)는 외부 계조 클럭 신호 GCLK를 채택하고 있어, 주파수 체배 회로(171)를 생략할 수 있다.
도 4는 본 발명의 실시예에 따른 또 다른 디스플레이 구동 회로(70)의 구체적인 구조 개략도를 나타낸다. 도 4에 도시된 바와 같이, 디스플레이 구동회로(70)의 회로구성은 도 1a 및 도 1b에 도시된 디스플레이 구동회로(10)의 회로구성과 기본적으로 동일하여: 인터페이스 회로(11), 명령 처리 회로(12), 캐시회로(13), 전류원 회로(15), 채널 계조 제어 회로(17) 및 채널 전류 제어 회로(19)를 포함하며; 및 상기 채널 계조 제어 회로(17)는 주파수 체배회로(171), 카운터(172), 계조 분산 처리 회로(173), 출력버퍼(174) 및 다수의 비교기(175)를 포함한다. 이러한 회로 간의 연결 관계, 각각의 구조 및 기능에 대해서는 앞에서 언급한 실시예 1의 관련 설명을 참조할 수 있으며, 여기서 관련 설명을 생략한다.
차이점이라면, 본 실시예의 디스플레이 구동회로(70)는 스캔 제어 회로(59)를 더 포함하여, 상기 채널 계조 제어 회로(17)의 계조 분산 처리회로(173)에 전기적으로 커플링 접속되어, 다수의 행 스캔 신호를 순차적으로 생성하는 데 사용되며, 예를 들어, 64개의 출력 채널 LINE[63:0]를 구비하여, 64개의 행 스캔 신호를 순차적으로 출력한다. 본 실시예는 스캔 제어 회로(59)를 디스플레이 구동회로(70)에 정합하여 디스플레이 구동회로(70)의 집적도를 효과적으로 향상시키고, LED 표시패널 설계 시, PCB 설계의 복잡성을 줄일 수 있다. 상기 스캔 제어 회로(59)의 동작원리는 예를 들어: 디스플레이 구동회로(70)의 계조 구현은 계조 분산 처리회로(173)와 카운터(172)에 의해 협동 제어되기 때문에, 예를 들어, 계조 분산 알고리즘이 온 되면, 매번 설정된 수량, 예를 들어 256개의 계조 클럭신호주기는 행 전환을 시작해야 하며, 이때 스캔 제어 회로(59)에 행 전환 동작을 하도록 통지해야 하며, 물론 디스플레이 구동회로(70) 내부에서 계조 데이터는 순차적으로 저장되기 때문에, 구현 시에도 스캔 순서에 따라 구현되며, 이때, 스캔 제어 회로(59)(예를 들어, 계조분산처리회로(173)로부터)는 1개의 단순 로직을 수신하면 누적동작과 클리어 동작을 수행하면서 스캔 신호의 출력을 완성하게 된다.
도 5는 본 발명 실시예에 따른 LED 표시패널의 일부 구조 개략도를 나타낸다. 도 5에 도시된 바와 같이, LED 표시패널(400)은: 픽셀 어레이 PA, 디스플레이 구동 회로(10) 및 스캔 제어 칩(420)을 포함한다.
이 중, 상기 픽셀 어레이 PA는 32열의 픽셀 P를 포함하고, 각 픽셀 P는 R, G, B의 3원색 LED 램프 도트와 같은 다수의 상이한 색상의 LED를 포함하고 있어, 픽셀 어레이 PA는 96열의 LED 램프 도트를 갖게 된다. 이와 같은 96열의 LED 램프 도트는 각각 상기 디스플레이 구동 회로(10)의 96개의 출력 채널 DOUT0~DOUT95에 전기적으로 커플링 접속되고, 각 열의 픽셀 P는 상기 디스플레이 구동 회로(10)의 인접한 3개의 출력 채널에 전기적으로 커플링 접속된다. 또한, 상기 픽셀 어레이 PA는 64행의 픽셀 P를 포함하고, 이와 같은 64행의 픽셀 P는 상기 스캔 제어 칩(420)의 64개의 출력 채널 LINE0~LINE63에 각각 전기적으로 커플링 접속된다.
본 실시예의 스캔 제어 칩(420)은 예를 들어 행 디코딩 칩을 포함하며, 이를 통해 디스플레이 구동 회로(10)와 협력하여 라운드별 64회의 스캔 과정에서 64개의 행 스캔 신호(또는 스캔 구동 신호라 칭함)를 순차적으로 생성할 수 있다. 여기서 설명해야 할 부분이라면, 본 실시예의 스캔 제어 칩(420)의 출력 채널은 64개로 한정되지 않으며, 32개와 같은 기타 수량이 될 수 있으며, 구체적인 수량은 실제 응용 요구 사항에 따라 결정할 수 있다.
또한, 본 실시예의 디스플레이 구동 회로(10)는 데이터 클럭 신호 DCLK, 시리얼 데이터 DIN[2:0] 및 래치 신호 LE의 입력을 수신한다.
도 6은 본 발명의 실시예에 따른 다른 LED 표시패널의 일부 구조 개략도를 나타낸다. 도 6에 도시된 바와 같이, LED 표시패널(600)은: 픽셀 어레이 PA, 디스플레이 구동 회로(30) 및 스캔 제어 칩(420)을 포함한다.
이 중, 상기 픽셀 어레이 PA는 32열의 픽셀 P를 포함하고, 각 픽셀 P는 R, G, B의 3원색 LED 램프 도트와 같은 다수의 상이한 색상의 LED를 포함하고 있어, 픽셀 어레이 PA는 96열의 LED 램프 도트를 갖게 된다. 이와 같은 96열의 LED 램프 도트는 각각 상기 디스플레이 구동 회로(30)의 96개의 출력 채널 DOUT0~DOUT95에 전기적으로 커플링 접속되고, 각 열의 픽셀 P는 상기 디스플레이 구동 회로(30)의 인접한 3개의 출력 채널에 전기적으로 커플링 접속된다. 또한, 상기 픽셀 어레이 PA는 64행의 픽셀 P를 포함하고, 이와 같은 64행의 픽셀 P는 상기 스캔 제어 칩(420)의 64개의 출력 채널 LINE0~LINE63에 각각 전기적으로 커플링 접속된다.
본 실시예의 스캔 제어 칩(420)은 예를 들어 행 디코딩 칩을 포함하며, 이를 통해 디스플레이 구동 회로(30)를 협력하여 라운드별 64회의 스캔 과정에서 64개의 행 스캔 신호(또는 스캔 구동 신호라 칭함)를 순차적으로 생성할 수 있다. 여기서 설명해야 할 부분이라면, 본 실시예의 스캔 제어 칩(420)의 출력 채널은 64개로 한정되지 않으며, 32개와 같은 기타 수량이 될 수 있으며, 구체적인 수량은 실제 응용 요구 사항에 따라 결정할 수 있다.
또한, 본 실시예의 디스플레이 구동 회로(30)는 데이터 클럭 신호 DCLK, 시리얼 데이터 DIN[2:0], 래치 신호 LE 및 계조 클럭 신호 GCLK를 생성하기 위한 제2 클럭 신호 CLK의 입력을 수신한다.
도 7은 본 발명의 실시예에 따른 또 다른 LED 표시패널의 일부 구조 개략도를 나타낸다. 도 7에 도시된 바와 같이, LED 표시패널(800)은: 픽셀 어레이 PA, 디스플레이 구동 회로(50) 및 스캔 제어 칩(420)을 포함한다.
이 중, 상기 픽셀 어레이 PA는 32열의 픽셀 P를 포함하고, 각 픽셀 P는 R, G, B의 3원색 LED 램프 도트와 같은 다수의 상이한 색상의 LED를 포함하고 있어, 픽셀 어레이 PA는 96열의 LED 램프 도트를 갖게 된다. 이와 같은 96열의 LED 램프 도트는 각각 상기 디스플레이 구동 회로(50)의 96개의 출력 채널 DOUT0~DOUT95에 전기적으로 커플링 접속되고, 각 열의 픽셀 P는 상기 디스플레이 구동 회로(50)의 인접한 3개의 출력 채널에 전기적으로 커플링 접속된다. 또한, 상기 픽셀 어레이 PA는 64행의 픽셀 P를 포함하고, 이와 같은 64행의 픽셀 P는 스캔 제어 칩(420)의 64개의 출력 채널 LINE0~LINE63에 각각 전기적으로 커플링 접속된다.
본 실시예의 스캔 제어 칩(420)은 예를 들어 행 디코딩 칩을 포함하며, 이를 통해 디스플레이 구동 회로(50)를 협력하여 라운드별 64회의 스캔 과정에서 64개의 행 스캔 신호(또는 스캔 구동 신호라 칭함)를 순차적으로 생성할 수 있다. 여기서 설명해야 할 부분이라면, 본 실시예의 스캔 제어 칩(420)의 출력 채널은 64개로 한정되지 않으며, 32개와 같은 기타 수량이 될 수 있으며, 구체적인 수량은 실제 응용 요구 사항에 따라 결정할 수 있다.
또한, 본 실시예의 디스플레이 구동 회로(30)는 데이터 클럭 신호 DCLK, 시리얼 데이터 DIN[2:0], 래치 신호 LE 및 계조 클럭 신호 GCLK의 입력을 수신한다.
도 8는 본 발명 실시예에 따른 LED 표시패널의 일부 구조 개략도를 나타낸다. 도 8에 도시된 바와 같이, LED 표시패널(1000)은: 픽셀 어레이 Pa와 디스플레이 구동 회로(70)를 포함한다.
이 중, 상기 픽셀 어레이 PA는 32열의 픽셀 P를 포함하고, 각 픽셀 P는 R, G, B의 3원색 LED 램프 도트와 같은 다수의 상이한 색상의 LED를 포함하고 있어, 픽셀 어레이 PA는 96열의 LED 램프 도트를 갖게 된다. 이와 같은 96열의 LED 램프 도트는 각각 상기 디스플레이 구동 회로(70)의 96개의 출력 채널 DOUT0~DOUT95에 전기적으로 커플링 접속되고, 각 열의 픽셀 P는 상기 디스플레이 구동 회로(70)의 인접한 3개의 출력 채널에 전기적으로 커플링 접속된다. 또한, 상기 픽셀 어레이 PA는 64행의 픽셀 P를 포함하고, 이와 같은 64행의 픽셀 P는 상기 디스플레이 구동 회로(70)의 64개의 출력 채널 LINE0~LINE63에 각각 전기적으로 커플링 접속된다.
본 실시예의 디스플레이 제어 회로(70)는 스캔 제어 회로(59)(도 4에 도시된 바와 같이)가 정합되어 있어, 라운드별 64회의 스캔 과정에서 64개의 행 스캔 신호(또는 스캔 구동 신호라 칭함)를 순차적으로 생성할 수 있다. 여기서 설명해야 할 부분이라면, 본 실시예의 디스플레이 구동 회로(70)의 행 스캔 신호의 출력 채널은 64개로 한정되지 않으며, 32개와 같은 기타 수량이 될 수 있으며, 구체적인 수량은 실제 응용 요구 사항에 따라 결정할 수 있다.
도 9은 본 발명의 실시예에 따른 표시장치 구조 개략도를 나타낸다. 도 9에 도시된 바와 같이, 표시장치(900)는: 프런트 디스플레이 제어카드(901)와 LED 표시패널(903)을 포함한다.
이 중, 프런트 디스플레이 제어카드(901)는 계조 데이터와 전류 게인 데이터를 포함하는 디스플레이 제어 데이터를 출력하는데 사용되며, 예를 들어 LED 디스플레이 제어 기술분야의 성숙된 수신카드, 스캔카드 또는 모듈 컨트롤러와 유사한 하드웨어구조, 즉, FPGA(Field Programmable Gate Array,현장 프로그래머블 게이트 어레이)소자와 같은 프로그래머블 로직소자를 영상 프로세서로 사용하며; 단, 본 실시예의 영상 프로세서는 계조 데이터 및 전류 게인 데이터를 포함하는 상기 디스플레이 제어 데이터를 직접 출력하거나, 상기 영상 프로세서의 후단에 FPGA소자 또는 ASIC(Application Specific Integrated Circuit, 전용 집적 회로)소자를 추가하여, 상기 영상 프로세서가 출력하는 계조 데이터를 계조 데이터 및 전류 게인 데이터를 포함하는 상기 디스플레이 제어 데이터로 전환한다.
상기 LED 표시패널(903)은 전술한 실시예 5, 실시예 6, 실시예 7 또는 실시예 8에 기재된 LED 표시패널(400), LED 표시패널(600), LED 표시패널(800) 또는 LED 표시패널(1000)을 채택할 수 있으며, 이에 포함되는 디스플레이 구동 회로를 상기 프런트 디스플레이 제어카드(901)에 전기적으로 커플링 접속하여 상기 디스플레이 제어 데이터를 수신하여 영상 디스플레이를 구현한다.
여기서 설명해야 할 부분이라면, 본 실시예의 표시장치(900)는 프런트 디스플레이 제어카드(901) 및 하나 또는 다수의 LED 표시패널(903)을 포함하는 LED 디스플레이 박스일 수 있으나, 이는 예시에 불과하며, 본 발명의 실시예를 한정하기 위함이 아니다.
본 실시예의 표시장치(900)는 채널 전류의 동적 조절을 구현할 수 있으며, 이는 디스플레이 비트 깊이를 향상시키고, 저휘도, 저계조 여건에서 계조 리프레시율을 향상시키며, 전체 LED 표시장치의 저계조 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서 계조 과도가 원활하지 못한 문제를 해결하는 데 유리하다.
도 10은 본 발명의 실시예에 따른 디스플레이 구동방법의 프로세스 개략도를 나타낸다. 도 10에 도시된 바와 같이, 본 실시예의 디스플레이 구동방법은 예를 들어 다음과 같은 단계를 포함한다.
S110: 다수의 계조 데이터와 다수의 전류 게인 데이터를 획득하는 단계;
S130: 상기 다수의 계조 데이터와 상기 다수의 전류 게인 데이터를 캐싱하는 단계;
S150: 상기 다수의 계조 데이터에 기반하여 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 단계;
S170: 상기 다수의 채널 전류원의 출력 전류 크기는 상기 다수의 전류 게인 데이터에 따라 각각 제어되는 단계.
상기 단계 S110~S170의 구체적인 내용은 전술한 실시예 1의 디스플레이 구동회로(10)의 관련 설명을 참조할 수 있으며, 이 부분에서는 관련 설명을 생략한다. 또한, 본 실시예의 디스플레이 구동방법은 채널 전류의 동적 조절을 구현할 수 있으며, 이는 디스플레이 비트 깊이를 향상시키고, 저휘도, 저계조 여건에서의 계조 리프레시율을 향상시키며, 전체 LED 표시 장치의 저계조 여건에서의 표시 정밀도를 향상시켜 저휘도, 저계조 여건에서의 계조 과도가 원활하지 못한 문제를 해결하는 데 유리하다.
본 발명의 일 실시방식에 있어서 상기 단계 S150은: (i)계조 클럭 신호를 수신하여 계조 클럭 신호의 제어하에 계조 클럭 카운트값을 생성하는 단계와; (ii)계조 분산 알고리즘에 기반하여 상기 카운터의 카운트 동작을 제어하고 계조 패킷 제어신호를 생성하는 단계와; 및 (iii)상기 다수의 계조 데이터를 각각 획득하고, 상기 계조 클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 디스플레이 제어신호를 각각 생성하여 상기 다수의 채널 전류원으로 전송하여, 상기 다수의 채널 전류원의 온 시간 길이를 제어하는 단계;를 포함한다. 보 실시방식은 계조 분산 알고리즘을 기반으로 고계조 부분과 저계조 부분을 균일하게 분산 및 분포시킬 수 있어, 일부 계조가 불완전한 시나리오를 구현하면서, 대부분의 계조가 구현될 수 있도록 보장할 수 있다.
본 발명의 일 실시방식에 있어서, 상기 단계 S150은: 상기 계조 클럭 신호를 생성하기 위해 입력 클럭 신호에 대해 주파수 체배 처리를 수행하는 단계를 더 포함한다. 본 실시방식에 있어서, 주파수 체배 처리는 계조 클럭 신호의 생성 원활성을 증대시키는데 유리하다.
본 발명의 일 실시방식에 있어서, 상기 단계 S170은: 상기 다수의 채널 전류원의 출력 전류 크기를 다수의 도트별 전류 게인 데이터에 따라 각각 제어하는 단계를 포함한다. 본 실시방식에 있어서, 도트별 전류 게인 데이터를 채택하면, 동일한 채널 전류원이 서로 다른 디스플레이 도트(예를 들어 LED 램프 도트)를 구동할 때 서로 다른 디스플레이 도트에 각각 대응되는 전류 게인 데이터를 채택할 수 있어 전류의 동적 조절의 정밀도를 높이는 데에도 유리하다.
본 발명의 일 실시방식에 있어서, 상기 단계 S130은: 핑퐁 저장 방식을 채택하여 도트별 계조 데이터를 프레임별로 캐싱하는 단계; 및 핑퐁 저장 방식을 채택하여 도트별 전류 게인 데이터를 프레임별로 캐싱하는 단계;를 포함한다. 본 실시방식의 계조 데이터 및 전류 게인 데이터는 모두 핑퐁 저장 방식을 채택하여, 처리 속도와 성능을 향상시키는 데 유리하다.
본 발명의 일 실시방식에 있어서, 상기 단계 S170은: 다수의 채널별 전류 게인 데이터에 기반하여, 상기 다수의 채널 전류원의 출력 전류 크기를 각각 제어하는 단계를 포함한다. 본 실시방식에서 채널별 전류 게인 데이터의 채택은 동일한 채널 전류원이 서로 다른 디스플레이 프레임에서 사용되는 전류 게인 데이터를 다르게 할 수 있으며 적어도 프레임별 전류의 동적 조절을 구현할 있다.
또한, 상기 각 실시예는 본 발명의 예시적인 설명일 뿐이며, 기술적 특징이 상충되지 않고 구조가 모순되지 않으며, 본 발명의 발명창조의 목적에 위배되지 않는다는 전제하에 각 실시예의 기술방안은 임의로 조합하여 사용할 수 있음을 이해할 수 있다.
또한, 본 발명의 상기 각 실시예는 단일 디스플레이 구동회로가 다색성분의 계조 구현을 완성할 수 있는 것을 예로 들어 설명하였으나, 본 발명의 실시예는 이에 한정되지 않으며, 단일 디스플레이 구동회로를 단일 색상 성분의 계조 구현만을 완성하도록 설계할 수도 있어, R, G, B의 3종 색 성분의 계조 데이터에 대해 각각 3개의 디스플레이 구동회로를 사용하여 구현할 수 있다.
또한, 여기서 설명해야 할 부분이라면, 본 발명에서 제공하는 여러 실시예에서 공개된 시스템, 장치 및 방법은 다른 방식을 통해 구현될 수 있음을 이해해야 한다. 예를 들어, 이상과 같이 기재된 장치 관련 실시예는 예시적인 것에 불과하며, 예를 들어 유닛에 대한 구분은 로직 기능에 대한 구분에 불과하며, 실제 구현에서 별도의 구분 방법을 적용할 수 있으며, 예를 들어, 다수의 유닛 또는 컴포넌트를 다른 시스템에 결합 또는 통합하거나 일부 특징을 무시하거나 실행하지 않을 수 있다. 별도로, 도시되거나 논의되는 상호 결합 또는 직접 결합 또는 통신 연결은 일부 인터페이스, 장치 또는 유닛을 통한 간접 결합 또는 통신 연결일 수 있으며, 전기적, 기계적 또는 다른 형태일 수 있다.
분리 가능한 부재로 설명된 유닛은 물리적인 분리거나 또는 물리적인 분리가 아닐 수 있으며, 유닛으로 표시된 부재는 물리적인 유닛이거나 또는 아닐 수 있도 있으며, 즉, 한 위치에 구성되거나 또는 다수 네트워크 유닛 상에 분포될 수도 있다. 실제 필요성에 따라 이 중 일부 또는 전부의 유닛을 선택하여 본 실시예가 안출한 솔루션의 목적을 달성할 수 있다.
또한, 본 발명의 각 실시예에서 각 기능 유닛은 하나의 처리 유닛에 통합될 수 있고, 각 유닛별로 물리적으로 독립 존재할 수도 있고, 2개 또는 그 이상의 유닛이 1개의 유닛 상에 통합될 수도 있다. 상기 통합된 유닛은 하드웨어의 형식으로 구현하거나 또는 하드웨어에 소프트웨어 기능을 추가하는 유닛의 형식으로 구현될 수 있다.
상기 소프트웨어 기능 유닛의 형식으로 구현된 통합 유닛은 하나의 컴퓨터 판독 가능한 저장 매체에 저장될 수 있다. 상기 소프트웨어 기능 유닛은 하나의 저장 매체에 저장되며, 1대의 컴퓨터 장치(퍼스널 컴퓨터, 서버 또는 네트워크 장치 등일 수 있음)가 본 발명의 각 실시예에 기재된 방법 중의 일부 단계를 수행하도록 하는 약간의 명령을 포함한다. 전술한 저장매체는: U디스크, 외장하드디스크, 읽기 전용 기억장치(Read-Only Memory,약칭 ROM), 랜덤 액세스 메모리(Random Access Memory, 약칭 RAM), 디스크 또는 광디스크 등 프로그램 코드를 저장할 수 있는 다양한 매체를 포함한다.
마지막으로 설명할 부분이라면, 상기 실시예는 단지 본 발명의 기술 방안을 설명하기 위함이고, 이를 한정하려는 의도가 아님에 유의해야 하며; 전술한 실시예를 참조하여 본 발명을 상세히 설명하였지만, 본 분야의 통상의 지식을 가진 기술자라면: 전술한 각 실시예에 기재된 기술방안은 수정하거나 이 중에 있는 기술적 특징 중 일부에 대해 동등한 교체를 수행할 수 있으며; 이와 같은 수정 또는 교체에 따른 해당 기술 방안은 본 발명의 각 실시예에 기재된 기술방안의 요지와 범위를 본질적으로 초과하지 아니함은 자명하다.
본 발명의 실시예는 계조 데이터와 전류 게인 데이터를 얻을 수 있도록 디스플레이 구동회로를 설계하고, 상기 계조 데이터에 기반하여 각 채널 전류원의 온 시간 길이를 제어할 수 있으며, 상기 전류 게인 데이터에 기반하여 각 채널 전류원이 출력하는 전류크기를 제어하여, 채널 전류에 대한 동적 조절을 구현할 수 있으며; 이와 같은 과정을 통해 출력전류의 크기(디스플레이 도트에 대응되는 구동전류)를 감소시켜 계조 데이터를 향상시킬 수 있으며, 즉, 디스플레이 비트 깊이를 향상시킬 수 있다. 또한, LED 표시장치의 표시효과는 리프레시율 및 각 계조의 구동전류와 관련이 있기 때문에, 저계조의 경우에 LED 램프 도트와 같은 디스플레이 도트의 구동전류를 낮추고 계조 데이터를 높여주어 저휘도, 저계조 여건에서의 계조 리프레시율을 효과적으로 향상시킬 수 있다. 또한, 출력전류의 크기를 줄이고 계조 데이터를 증대시킴으로써 원하는 휘도값을 정확하게 얻을 수 있으며, 진일보로, 저계조 여건에서 LED 표시장치 전체의 표시정밀도를 향상시켜 저휘도, 저계조 여건에서의 계조 과도가 원활하지 못한 문제를 해결할 수 있다.
Claims (20)
- 디스플레이 구동 회로에 있어서, 상기 디스플레이 구동 회로는:
다수의 계조 데이터 및 다수의 전류 게인 데이터를 획득하기 위해 사용되는 인터페이스 회로;
상기 인터페이스 회로에 전기적으로 커플링 접속되는 명령 처리 회로;
상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 캐싱하기 위해 상기 인터페이스 회로와 전기적으로 커플링 접속되는 캐시 회로;
명령 처리 회로에 전기적으로 커플링 접속되며, 다수의 채널 전류원을 포함하는 전류원 회로;
상기 명령 처리 회로, 상기 캐시 회로 및 상기 전류원 회로에 전기적으로 커플링 접속되어, 상기 다수의 계조 데이터에 기반하여 상기 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 채널 계조 제어 회로;
상기 캐시 회로 및 상기 전류원 회로와 전기적으로 커플링 접속하여, 상기 다수의 전류 게인 데이터에 기반하여 상기 다수의 채널 전류원의 출력 전류 크기를 각각 제어하는 데 사용되는 채널 전류 제어 회로;를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 인터페이스 회로는 데이터 클럭신호, 래치신호 및 시리얼 데이터에 접속하는 데 사용되는 시프트 레지스터 회로를 포함하며; 상기 시프트 레지스터 회로는 상기 시리얼 데이터를 수신하여 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭신호 및 상기 래치신호의 제어를 받는 데 사용되며; 상기 명령처리회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되어, 상기 데이터 클럭신호 및 상기 래치신호의 제어를 받으며; 상기 캐시 회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되어 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 얻으며; 및, 상기 채널 계조 제어 회로는 상기 데이터클럭신호의 제어를 받는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 채널 계조 제어 회로는:
상기 명령 처리 회로와 전기적으로 커플링 접속되어, 계조 클럭 신호를 수신하고, 상기 계조 클럭 신호의 제어하에 계조 클럭 카운트 값을 생성하는 데 사용되는 카운터;
상기 명령처리회로 및 상기 카운터에 전기적으로 커플링 접속되어 상기 명령처리회로의 제어를 받아, 상기 카운터의 카운트 동작을 제어하고 계조 패킷 제어신호를 생성하는 데 사용되는 계조 분산 처리 회로;
상기 전류원 회로의 상기 다수 채널 전류원에 전기적으로 커플링 접속되는 출력 버퍼;
상기 캐시 회로, 상기 카운터, 상기 계조 분산 처리 회로, 및 상기 출력버퍼를 전기적으로 커플링 접속하여, 상기 캐시 회로로부터 상기 다수의 계조 데이터를 각각 획득하고, 상기 계조클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 표시 제어신호를 생성하여 상기 출력버퍼를 통해 상기 다수의 채널 전류원로 각각 전송하는 데 사용되는 다수 비교기;를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제3항에 있어서,
상기 채널 계조 제어 회로는: 상기 카운터와 전기적으로 커플링 접속되어 상기 계조 클럭 신호를 생성하여 상기 카운터로 전송하는 데 사용되는 주파수 체배 회로를 더 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 전류원 회로는 다수의 색 성분 전역 전류 게인 조절기를 더 포함하며, 상기 각 색 성분 전역 전류 게인 조절기는 상기 다수의 채널 전류원 중에서 동일한 색 서브픽셀을 로딩하는 다수 채널 전류원에 전기적으로 커플링 접속하며; 상기 채널전류 제어 회로는 다수의 채널 전류 게인 조절기를 포함하며, 상기 다수의 채널 전류 게인 조절기는 각각 상기 다수의 채널 전류원을 전기적으로 커플링 접속하고, 상기 다수의 전류 게인 데이터의 제어를 각각 받는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 인터페이스 회로는 데이터 클럭신호, 래치신호, 시리얼 데이터 및 상기 데이터 클럭신호와 다른 제2 클럭신호를 접속하는 데 사용되는 시프트 레지스터 회로를 포함하며; 상기 시프트 레지스터 회로는 상기 시리얼 데이터를 수신하여, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하고, 상기 데이터 클럭신호 및 상기 래치신호의 제어를 받는 데 사용되며; 상기 명령처리 회로는 상기 시프트 레지스터 회로에 전기적으로 커플링 접속되고, 상기 데이터 클럭 신호 및 상기 래치신호의 제어를 받으며; 상기 캐시 회로는 상기 시프트 레지스터 회로와 전기적으로 커플링 접속되어, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 획득하며; 및 상기 채널 계조 제어 회로는 상기 제2 클럭 신호의 제어를 받는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 디스플레이 구동 회로는: 상기 채널 계조 제어 회로를 전기적으로 커플링 접속하여 다수의 행 스캔 신호를 순차적으로 생성하는 데 사용되는 스캔 제어 회로를 더 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 캐시회로는 상기 다수의 계조 데이터를 캐싱하는 데 사용되는 계조 데이터 저장영역과 상기 다수의 전류 게인 데이터를 캐싱하는 데 사용되는 전류 게인 데이터 저장영역을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제8항에 있어서,
상기 계조 데이터 저장 영역은 핑퐁 저장 방식을 채택하여 프레임별로 계조 데이터를 캐싱하는 데 사용되는 2개의 저장 서브 영역을 포함하며, 상기 전류 게인 데이터 저장 영역은 핑퐁 저장 방식을 채택하여 프레임별로 전류 게인 데이터를 캐싱하는 데 사용되는 2개의 저장 서브 영역을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 인터페이스 회로, 상기 명령 처리 회로, 상기 캐시 회로, 상기 전류원 회로, 상기 채널 계조 제어 회로 및 상기 채널 전류 제어 회로는 동일한 칩 내에 정합되는 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 다수의 전류 게인 데이터는 상기 다수의 채널 전류원 중 동일한 상기 채널 전류원이 서로 다른 디스플레이 도트를 구동할 때 상기 서로 다른 디스플레이 도트에 각각 대응하는 전류 게인 데이터를 채용하도록 하는 도트별 전류 게인 데이터인 것을 특징으로 하는 디스플레이 구동 회로.
- 제1항에 있어서,
상기 다수의 전류 게인 데이터는 상기 다수의 채널 전류원 중 동일한 상기 채널 전류원이 서로 다른 표시 프레임에서 채용되는 전류 게인 데이터를 다르게 하는 채널별 전류 게인 데이터인 것을 특징으로 하는 디스플레이 구동 회로.
- LED 표시패널에 있어서, 상기 표시패널은:
다수의 픽셀 도트를 포함하며 상기 픽셀 도트마다 다수의 다른 색상의 LED를 포함하는 픽셀 어레이와; 및
청구항 제1항 내지 제12항 중 임의 항에 기재된 적어도 하나의 상기 표시 구동 회로;를 포함하며, 이 중, 상기 디스플레이 구동 회로의 상기 다수의 채널 전류원은 상기 픽셀 어레이에 전기적으로 커플링 접속되는 것을 특징으로 하는 LED 표시패널.
- 표시장치에 있어서, 상기 표시장치는:
다수의 계조 데이터 및 다수의 전류 게인 데이터를 출력하는 데 사용되는 프런트 디스플레이 제어 카드; 및
제13항에 기재된 바와 같은 상기 LED 표시패널;을 포함하며, 이 중, 상기 LED 표시패널의 상기 디스플레이 구동회로는 상기 프런트 디스플레이 제어 카드에 전기적으로 커플링 접속되어, 상기 다수의 계조 데이터 및 상기 다수의 전류 게인 데이터를 수신하는 것을 특징으로 하는 표시장치.
- 디스플레이 구동 방법에 있어서, 상기 디스플레이 구동 방법은:
다수 계조 데이터 및 다수 전류 게인 데이터를 획득하는 단계;
상기 다수 계조 데이터 및 상기 다수 전류 게인 데이터를 캐싱하는 단계;
상기 다수 계조 데이터에 기반하여, 다수 채널 전류원의 온 시간 길이를 각각 제어하는 단계; 및
상기 다수 전류 게인 데이터에 기반하여 상기 다수 채널 전류원의 출력 전류 크기를 제어하는 단계;를 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
- 제15항에 있어서,
상기 다수의 계조 데이터에 기반하여 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 단계는:
계조 클럭 신호를 수신하며, 상기 계조 클럭 신호의 제어에 의해 계조 클럭 카운트 값을 생성하는 단계;
상기 계조 분산 알고리즘에 기반하여 상기 카운터의 카운트 동작을 제어하고, 상기 계조 패킷 제어 신호를 생성하는 단계;
상기 다수의 계조 데이터를 각각 획득하고, 상기 계조 클럭 카운트값 및 상기 계조 패킷 제어신호의 제어하에 다수의 계조 표시제어 신호를 생성하여 각각 상기 다수의 채널 전류원으로 전송하여, 상기 다수의 채널 전류원의 온 시간 길이를 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
- 제16항에 있어서,
상기 다수의 계조 데이터에 기반하여 다수의 채널 전류원의 온 시간 길이를 각각 제어하는 단계는:
입력 클럭 신호에 대해 주파수 체배 처리를 수행하여 상기 계조 클럭 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
- 제15항에 있어서,
상기 다수의 채널 전류원의 출력 전류 크기는 상기 다수의 전류 게인 데이터에 따라 각각 제어되는 단계는:
다수의 도트별 전류 게인 데이터에 기반하여 상기 다수 채널 전류원의 출력 전류의 크기를 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
- 제18항에 있어서,
상기 다수의 계조 데이터와 상기 다수의 전류 게인 데이터를 캐싱하는 단계는:
핑퐁 저장 방식을 채택하여, 도트별 계조 데이터를 프레임별로 캐싱하는 단계;
핑퐁 저장 방식을 채택하여 도트별 전류 게인 데이터를 프레임별로 캐싱하는 단계;를 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
- 제15항에 있어서,
상기 다수의 채널 전류원의 출력 전류 크기가 상기 다수의 전류 게인 데이터에 따라 각각 제어되는 단계는:
상기 다수의 채널별 전류원의 출력 전류의 크기가 다수의 채널별 전류 게인 데이터에 따라 각각 제어되는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/105425 WO2022021123A1 (zh) | 2020-07-29 | 2020-07-29 | 显示驱动电路及方法、led显示板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230022953A true KR20230022953A (ko) | 2023-02-16 |
Family
ID=80037019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237000268A KR20230022953A (ko) | 2020-07-29 | 2020-07-29 | 디스플레이 구동 회로 및 방법, led 표시패널 및 표시장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230267875A1 (ko) |
| KR (1) | KR20230022953A (ko) |
| CN (1) | CN115968492A (ko) |
| WO (1) | WO2022021123A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114582275A (zh) * | 2022-03-10 | 2022-06-03 | 中科芯集成电路有限公司 | 一种led显示驱动芯片的任意正整数组的均匀打散算法 |
| CN115083339B (zh) * | 2022-07-26 | 2023-01-03 | 惠科股份有限公司 | 一种显示面板的驱动方法及驱动装置 |
| CN116403517B (zh) * | 2023-06-09 | 2023-08-29 | 中科(深圳)无线半导体有限公司 | 一种led显示系统电源自适应控制方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344080B2 (ja) * | 1994-05-20 | 2002-11-11 | 日亜化学工業株式会社 | マルチカラーのｌｅｄディスプレイユニット |
| KR20100005023A (ko) * | 2007-02-15 | 2010-01-13 | 엑셈피디스플레이 주식회사 | Ｌｅｄ 디스플레이 패널을 구동하기 위한 장치 |
| TWI359317B (en) * | 2007-10-30 | 2012-03-01 | Au Optronics Corp | Backlight control device and method for controllin |
| CN101930349B (zh) * | 2010-08-16 | 2012-01-11 | 深圳市洲明科技股份有限公司 | Led扫描控制芯片 |
| CN102708803B (zh) * | 2012-06-27 | 2015-11-04 | 重庆邮电大学 | 实现led恒流驱动器灰度等级可控的方法及恒流驱动器 |
| CN102779480B (zh) * | 2012-08-17 | 2015-04-15 | 深圳市易事达电子股份有限公司 | 显示屏驱动电路及发光二极管显示装置 |
| CN208580563U (zh) * | 2018-08-13 | 2019-03-05 | 深圳市奥拓电子股份有限公司 | Led驱动芯片及led显示屏 |
| CN109147653B (zh) * | 2018-10-09 | 2020-04-10 | 中国电子科技集团公司第五十八研究所 | 一种led驱动芯片显示控制os-pwm方法 |
| TWI697883B (zh) * | 2019-03-28 | 2020-07-01 | 聚積科技股份有限公司 | 顯示系統及其驅動電路 |
| CN110191536B (zh) * | 2019-05-24 | 2021-11-12 | 亿信科技发展有限公司 | 驱动控制电路、驱动控制芯片、集成封装器件、显示系统和稀疏驱动的方法 |
| CN110277052B (zh) * | 2019-06-13 | 2020-08-04 | 华中科技大学 | 多行扫高刷新率的全彩led驱动芯片及驱动方法 |
-
2020
- 2020-07-29 CN CN202080102691.XA patent/CN115968492A/zh active Pending
- 2020-07-29 WO PCT/CN2020/105425 patent/WO2022021123A1/zh active Application Filing
- 2020-07-29 KR KR1020237000268A patent/KR20230022953A/ko not_active Application Discontinuation
- 2020-07-29 US US18/015,845 patent/US20230267875A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115968492A (zh) | 2023-04-14 |
| US20230267875A1 (en) | 2023-08-24 |
| WO2022021123A1 (zh) | 2022-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20230022953A (ko) | 디스플레이 구동 회로 및 방법, led 표시패널 및 표시장치 | |
| US7161571B2 (en) | TFT display controller | |
| EP2889860B1 (en) | Organic light emitting diode display device and method of driving the same | |
| US8193734B2 (en) | Control circuit and method for backlight sources, and image display apparatus and lighting apparatus using the same | |
| JPWO2010098020A1 (ja) | バックライト装置およびこれを用いた映像表示装置 | |
| US11348511B2 (en) | Enabling a chipset that supports a single display to support dual display | |
| CN102006696B (zh) | 发光二极管背光驱动电路、方法及其恒流源 | |
| CN114067724B (zh) | 灰度数据处理方法、装置及系统和显示装置 | |
| US20120182329A1 (en) | Low grey enhancement in the field emission display (FED) based on sub-Row driving (SRD) technology | |
| KR101460696B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| CN109637438B (zh) | 一种显示控制参数的更新方法、驱动芯片 | |
| CN112397003A (zh) | 显示装置及其驱动方法 | |
| CN103903545A (zh) | 显示装置的驱动电路及其驱动方法 | |
| KR20110001902A (ko) | 표시장치 | |
| CN105405398B (zh) | 一种白平衡可调的amoled显示驱动 | |
| WO2021080395A1 (ko) | Dict(dynamic image correction technology)에 gsp(gray scale pixel)가 적용된 4 way 듀얼스캐닝 제어 전광판 | |
| KR101482197B1 (ko) | 광원 구동방법, 이를 수행하기 위한 광원 구동회로 및 이를갖는 표시장치 | |
| KR101686119B1 (ko) | 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판 | |
| JP2004245896A (ja) | 映像表示装置 | |
| CN109413343B (zh) | 一种led视频显示系统 | |
| CN103943068A (zh) | 用于led高密度显示屏的行扫描恒流驱动芯片 | |
| CN100535983C (zh) | 可适应的伽马转换装置与相关方法 | |
| KR20220158151A (ko) | 디스플레이 시스템 및 그 구동 방법 | |
| JP2001282190A (ja) | 液晶表示装置、媒体および情報集合体 | |
| CN203760051U (zh) | 用于led高密度显示屏的行扫描恒流驱动控制芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |