KR20230018430A - 울트라커패시터 어셈블리 - Google Patents

울트라커패시터 어셈블리 Download PDF

Info

Publication number
KR20230018430A
KR20230018430A KR1020227045441A KR20227045441A KR20230018430A KR 20230018430 A KR20230018430 A KR 20230018430A KR 1020227045441 A KR1020227045441 A KR 1020227045441A KR 20227045441 A KR20227045441 A KR 20227045441A KR 20230018430 A KR20230018430 A KR 20230018430A
Authority
KR
South Korea
Prior art keywords
bus bar
ultracapacitor
ultracapacitors
switching devices
discharge resistor
Prior art date
Application number
KR1020227045441A
Other languages
English (en)
Inventor
조셉 엠. 혹
Original Assignee
교세라 에이브이엑스 컴포넌츠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 에이브이엑스 컴포넌츠 코포레이션 filed Critical 교세라 에이브이엑스 컴포넌츠 코포레이션
Publication of KR20230018430A publication Critical patent/KR20230018430A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • H01G11/16—Arrangements or processes for adjusting or protecting hybrid or EDL capacitors against electric overloads, e.g. including fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/68—Current collectors characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

울트라커패시터 어셈블리가 제공된다. 울트라커패시터 어셈블리는 복수의 울트라커패시터를 포함한다. 울트라커패시터 어셈블리는 제 1 버스 바 및 제 2 버스 바를 더 포함한다. 제 2 버스 바는 제 1 버스 바로부터 이격되어 있다. 울트라커패시터 어셈블리는 제 1 버스 바와 제 2 버스 바 사이에 결합된 방전 저항기를 포함한다. 울트라커패시터 어셈블리는 제 1 복수의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스를 더 포함한다. 제 1 복수의 스위칭 디바이스의 각각의 스위칭 디바이스는 제 1 버스 바 및 복수의 울트라커패시터 중 대응하는 울트라커패시터 사이에 결합되어 대응하는 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 선택적으로 결합한다. 제 2 복수의 스위칭 디바이스의 각각의 스위칭 디바이스는 제 2 버스 바와 대응하는 울트라커패시터 사이에 결합되어 대응하는 울트라커패시터를 제 2 버스 바를 통해 방전 저항기에 선택적으로 결합한다.

Description

울트라커패시터 어셈블리
본 출원은 2020년 6월 2일자로 출원된 "Ultracapacitor Assembly"라는 제목의 미국 가출원(출원번호 63/033,400)의 우선권을 주장하며, 상기 미국 가출원은 본 명세서에 참조로서 포함된다.
본 발명은 울트라커패시터 어셈블리에 관한 발명이다.
전기 에너지 저장 셀은 전자, 전기 기계, 전기 화학 및 기타 유용한 디바이스에 전력을 공급하는 데 널리 사용된다. 예를 들어, 이중층 울트라커패시터는 액체 전해질에 함침된 탄소 입자(예: 활성 탄소)를 포함하는 한 쌍의 분극성 전극들을 사용할 수 있다. 입자드의 유효 표면적과 전극들 사이의 작은 간격으로 인해, 매우 큰 캐패시턴스 값이 획득될 수 있다. 개별 이중층 커패시터들은 함께 결합되어, 상승된 출력 전압 또는 증가된 에너지 용량을 갖는 모듈을 형성할 수 있다.
본 발명의 일 측면은 울트라커패시터에 관한 것이다. 울트라커패시터 어셈블리는 복수의 울트라커패시터들을 포함한다. 울트라커패시터 어셈블리는 제 1 버스 바 및 제 2 버스 바를 더 포함한다. 제 2 버스 바는 제 1 버스 바로부터 이격되어 있다. 울트라커패시터 어셈블리는 제 1 버스 바와 제 2 버스 바 사이에 결합된 방전 저항기를 포함한다. 울트라커패시터 어셈블리는 제 1 복수의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스를 더 포함한다. 제 1 복수의 스위칭 디바이스의 각각의 스위칭 디바이스는 제 1 버스 바와 복수의 울트라커패시터 중 대응하는 울트라커패시터 사이에 결합되어 대응하는 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 선택적으로 결합한다. 제 2 복수의 스위칭 디바이스의 각각의 스위칭 디바이스는 제 2 버스 바와 대응하는 울트라커패시터 사이에 결합되어 대응하는 울트라커패시터를 제 2 버스 바를 통해 방전 저항기에 선택적으로 결합한다.
본 발명의 다른 측면은 하나 이상의 울트라커패시터를 방전하는 방법에 관한 것이다. 상기방법은 하나 이상의 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 연결하기 위해 제 1 스위칭 디바이스의 동작을 제어하는 단계를 포함한다. 사기 방법은 제 1 버스 바로부터 이격된 제 2 버스 바를 통해 하나 이상의 울트라커패시터를 방전 저항기에 연결하기 위해 제 2 스위칭 디바이스의 동작을 제어하는 단계를 더 포함한다. 상기 방법은 하나 이상의 울트라커패시터가 제 1 버스 바 및 제 2 버스 바를 통해 방전 저항기에 결합될 때 하나 이상의 울트라커패시터로부터 방전 저항기로 전류를 제공하는 단계를 더 포함한다.
본 개시내용의 다른 특징 및 양상은 아래에서 보다 상세히 설명된다.
당업자에게 지시되는 본 발명의 최선의 형태를 포함하는 본 발명의 완전하고 가능하게 하는 개시는 특히 첨부된 도면을 참조 하는 명세서의 나머지 부분에서 설명된다.
도 1은 본 발명의 예시적인 실시예에 따른 울트라커패시터 어셈블리를 도시한다.
도 2는 본 발명의 예시적인 실시예에 따라른 울트라커패시터 어셈블리의 방전 저항기에 결합된 단일 울트라커패시터를 도시한다.
도 3은 본 발명의 예시적인 실시예에 따른 울트라커패시터 어셈블리의 방전 저항기에 결합된 복수의 울트라커패시터들을 도시한다.
도 4는 본 발명의 예시적인 실시예에 따라 울트라커패시터 어셈블리의 하나 이상의 울트라커패시터들을 밸런싱하기 위한 예시적인 방법의 순서도이다.
도 5는 본 발명의 예시적인 실시예에 따른 울트라커패시터 어셈블리의 컴포넌트들의 공간적 배열을 도시한다.
본 명세서 및 도면에서 참조 문자의 반복 사용은 본 개시의 동일하거나 유사한 특징 또는 요소를 나타내기 위한 것이다.
대표적인 실시예의 상세한 설명
해당 기술분야의 당업자라면, 본 논의가 예시적인 실시예에 대한 설명일 뿐이며, 본 발명의 더 넓은 양상들을 제한하는 것으로 의도되지 않는다는 것을 이해할 것이며, 더 넓은 양상들은 예시적인 구성에서 구현된다.
본 발명의 예시적인 양상은 울트라커패시터 어셈블리에 관한 것이다. 울트라커패시터 어셈블리는 복수의 울트라커패시터를 포함할 수 있다. 울트라커패시터 어셈블리는 제 1 버스 바(bus bar) 및 제 2 버스 바를 더 포함할 수 있다. 제 2 버스 바는 제 1 버스 바로부터 이격될 수 있다. 보다 구체적으로, 복수의 울트라커패시터들이 제 1 버스 바와 제 2 버스 바 사이에 위치할 수 있도록, 제 2 버스 바는 제 1 버스 바로부터 이격될 수 있다. 울트라커패시터 어셈블리는 제 1 버스 바와 제 2 버스 바 사이에 결합된 방전 저항기를 포함할 수 있다. 예를 들어, 일부 구현에서, 방전 저항기는 하나 이상의 전도체(예를 들어, 와이어)를 통해 제 1 버스 바 및 제 2 버스 바에 연결될 수 있다.
울트라커패시터 어셈블리는 제 1 복수의 스위칭 디바이스들 및 제 2 복수의 스위칭 디바이스들을 포함할 수 있다. 제 1 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 대응하는 울트라커패시터를 방전 저항기에 선택적으로 결합하기 위해 제 1 버스 바와 복수의 울트라커패시터들 중 대응하는 울트라커패시터 사이에 결합될 수 있다. 또한, 제 2 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 대응하는 울트라커패시터를 방전 저항기에 선택적으로 결합하기 위해 제 2 버스 바와 복수의 울트라커패시터들 중 대응하는 울트라커패시터 사이에 결합될 수 있다. 복수의 울트라커패시터들 중 하나 이상의 울트라커패시터가 제 1 버스 바 및 제 2 버스 바에 결합되는 경우, 하나 이상의 울트라커패시터가 방전 저항에 결합될 수 있다. 이러한 방식으로, 하나 이상의 울트라커패시터들이 제 1 복수의 스위칭 디바이스들 중 하나의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스들 하나의 스위칭 디바이스 각각을 통해 제 1 버스 바 및 제 2 버스 바에 결합될 때, 하나 이상의 울트라커패시터들은 방전 저항기에 방전 전류를 제공할 수 있다.
제 1 복수의 스위칭 디바이스들 및 제 2 복수의 스위칭 디바이스들 중에서 스위칭 디바이스들의 결합된 총 개수는 울트라커패시터들의 총 개수보다 클 수 있다. 또한, 제 1 복수의 스위칭 디바이스들의 전체 스위칭 디바이스들의 개수는 제 2 복수의 스위칭 디바이스들의 전체 스위칭 디바이스들의 개수와 동일할 수 있다. 일부 구현예에서, 제 1 복수의 스위칭 디바이스의 각각의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스의 각각의 스위칭 디바이스는 전계 효과 트랜지스터(FET) 또는 다른 적합한 스위칭 디바이스(예를 들어, 반도체 스위칭 디바이스)를 포함할 수 있다. 하지만, 임의의 적절한 유형의 스위칭 디바이스들이 울트라커패시터를 제 1 버스 바 및 제 2 버스 바에 선택적으로 결합하는데 사용될 수 있음을 이해해야 한다.
본 발명에 따른 울트라커패시터 어셈블리는 많은 기술적 효과들 및 장점들을 제공한다. 예를 들어, 제 1 복수의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스는 하나 이상의 울트라커패시터가 공통 방전 저항기에 연결되게 할 수 있다. 이러한 방식으로, 울트라커패시터 어셈블리의 2 이상의 울트라커패시터는 다수의 방전 저항기를 필요로 함이 없이, 한 번에 밸런싱 및/또는 선택적으로 방전될 수 있다. 또한, 복수의 울트라커패시터들 중 2 이상의 울트라커패시터가 공통 방전 저항기를 사용하여 밸런싱 및/또는 방전될 수 있기 때문에, 울트라커패시터 어셈블리와 관련된 배선이 감소될 수 있다.
이제 도면들을 참조하면, 도 1 내지 도 3은 본 발명의 예시적인 실시예에 따른 울트라커패시터 어셈블리(100)를 도시한다. 도시된 바와 같이, 울트라커패시터 어셈블리(100)는 복수의 울트라커패시터(110)를 포함할 수 있다. 또한, 울트라커패시터 어셈블리(100)는 제 1 버스 바(120) 및 제 2 버스 바(130)를 포함할 수 있다. 제 2 버스 바(130)는 제 1 버스 바(120)로부터 이격될 수 있다. 보다 구체적으로, 복수의 울트라 커패시터들(110)이 제 1 버스 바(120)와 제 2 버스 바(130) 사이에 위치하도록, 제 2 버스 바(130)는 제 1 버스 바(120)로부터 이격될 수 있다. 또한, 울트라 커패시터 어셈블리(100)는 제 1 버스 바(120)와 제 2 버스 바(130) 사이에 연결된 방전 저항기(140)를 포함한다. 예를 들어, 일부 구현에서, 방전 저항기(140)는 하나 이상의 전도체(142)(예를 들어, 와이어)를 통해 제 1 버스 바(120) 및 제 2 버스 바(130)에 결합될 수 있다.
울트라커패시터 어셈블리(100)는 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)을 포함할 수 있다. 제 1 복수(150)의 스위칭 디바이스들(152)의 각각의 스위칭 디바이스는, 제 1 버스 바(120)와 복수의 울트라커패시터들(112) 중 대응하는 울트라커패시터 사이에 연결되어, 상기 대응하는 울트라커패시터를 제 1 버스 바(120)를 통해 방전 저항기(140)에 선택적으로 연결할 수 있다. 또한, 제 2 복수(160)의 스위칭 디바이스들(162)의 각각의 스위칭 디바이스는, 제 2 버스 바(130)와 복수의 울트라커패시터들(112) 중 대응하는 울트라커패시터 사이에 연결되어, 상기 대응하는 울트라커패시터를 제 2 버스 바(130)를 통해 방전 저항기(140)에 선택적으로 연결할 수 있다. 복수의 울트라커패시터들(112) 중 하나 이상이 제 1 복수(150)의 스위칭 디바이스(152)의 스위칭 디바이스(152) 및 제 2 복수(160)의 스위칭 디바이스(162)의 스위칭 디바이스(162)를 통해 방전 저항기(140)에 연결되는 경우, 상기 하나 이상의 울트라커패시터는 방전 전류를 방전 저항기(140)에 제공할 수 있다.
도시된 바와 같이, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)에서의 스위칭 디바이스들(152, 162)의 결합된 총 수는 울트라커패시터들(112)의 총 수보다 클 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 울트라커패시터 어셈블리(100)의 스위칭 디바이스들(152, 162)의 결합된 총 개수는 6개인 반면, 울트라커패시터(112)의 총 개수는 5개이다. 또한, 제 1 복수(150)의 스위칭 디바이스들에 있는 스위칭 디바이스들(152))의 총 개수는 제 2 복수(160)의 스위칭 디바이스들에 있는 스위칭 디바이스들(162)의 총 개수와 동일할 수 있다. 일부 구현에서, 제 1 복수의 스위칭 디바이스(152) 및 제 2 복수의 스위칭 디바이스(162)의 각각의 스위칭 디바이스는 전계 효과 트랜지스터를 포함할 수 있다. 그러나 스위칭 디바이스(152, 162)는 복수의 울트라커패시터(112) 중 하나 이상을 제 1 버스 바(120) 및 제 2 버스 바(130)를 통해 방전 저항(140)에 선택적으로 연결하도록 구성된 임의의 적합한 유형의 스위칭 디바이스를 포함할 수 있음을 이해해야 한다.
도시된 바와 같이, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)은 제 1 상태 또는 제 1 구성(도 1) 및 제 2 상태 또는 제 2 구성(도 2 및 도 3)으로 구성될 수 있다(제 1 구성과는 다름). 제 1 복수(150)의 스위칭 디바이스(152)가 제 1 구성인 경우, 복수의 울트라커패시터들(112)은 제 1 버스 바(120)로부터 분리된다. 마찬가지로, 복수의 울트라커패시터(112)은 제 2 버스 바(130)로부터 분리된다. 제 1 복수(150)의 스위칭 디바이스(152)가 제 1 구성인 경우, 복수의 울트라커패시터들(112)은 제 1 버스 바(120)로부터 분리된다. 마찬가지로, 제 2 복수(150)의 스위칭 디바이스(162)가 제 1 구성인 경우, 복수의 울트라커패시터들(112)은 제 2 버스 바(130)로부터 분리된다. 이러한 방식으로, 복수의 울트라커패시터(112)는, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162) 모두가 제 1 구성에 있을 때 방전 저항기(140)로부터 분리될 수 있다.
반대로, 제 1 복수(150)의 스위칭 디바이스들(152)이 제 2 구성(도 2 및 도 3)에 있고 제 2 복수(160)의 스위칭 디바이스들(162)이 제 2 구성에 있는 경우, 복수의 울트라커패시터들(112) 중 하나 이상은 방전 저항기(140)에 결합될 수 있다. 보다 구체적으로, 제 1 복수(150)의 스위칭 디바이스들 중 스위칭 디바이스(152)와 제 2 복수(160)의 스위칭 디바이스들 중 스위칭 디바이스(162)가 모두 제 2 구성인 경우(도 2 및 3), 하나 이상의 울트라커패시터는 직렬 구성으로 방전 저항기(140)에 결합될 수 있다. 이러한 방식으로, 하나 이상의 울트라커패시터는 방전 저항기(140)를 통해 밸런싱(예를 들어, 선택적으로 방전)될 수 있다. 보다 구체적으로, 하나 이상의 울트라커패시터는 방전 저항기(140)에 전류를 제공할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 임의의 적절한 수의 울트라커패시터들이 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)을 통해 방전 저항기(140)에 결합될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 복수의 울트라커패시터들(112) 중 하나만이 한 번에 방전 저항(140)에 결합되도록, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)이 제어될 수 있다. 대안적으로는, 도 3에 도시된 바와 같이, 다수의 울트라커패시터들(152)이 동시에 방전 저항기(140)에 결합될 수 있도록, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)이 제어될 수 있다. 예를 들어, 일부 구현에서, 복수의 울트라커패시터들(112) 각각이 방전 저항기(140)에 동시에 결합될 수 있도록, 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160)의 스위칭 디바이스들(162)이 제어될 수 있다. 이러한 구현에서, 복수의 울트라커패시터들(112) 각각은 복수의 울트라커패시터(112) 각각에 대해 별도의 방전 저항기를 필요로 함이 없이, 동시에 밸런싱(예를 들어, 방전)될 수 있다.
도 4는 본 발명의 예시적인 실시예에 따른 방법(300)의 흐름도를 도시한다. 방법(300)은 예를 들어 도면들에 도시된 울트라커패시터 어셈블리를 사용하여 구현될 수 있다. 도 4는 예시 및 설명을 위해 특정 순서로 수행되는 단계를 도시한다. 본 명세서에 제공된 개시 내용을 이용하는 당업자는 본 명세서에 개시된 임의의 방법의 다양한 단계가 생략, 재배열, 동시 수행, 확장, 수정 및/또는 본 발명의 범위를 벗어나지 않고 다양한 방식으로 적응될 수 있음을 이해할 것이다.
단계(302)에서, 방법(300)은 하나 이상의 울트라커패시터들을 제 1 버스 바를 통해 방전 저항기에 연결하기 위해 제 1 스위칭 디바이스의 동작을 제어하는 것을 포함할 수 있다. 예를 들어, 제 1 스위칭 디바이스의 동작을 제어하는 것은 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 결합하는 것과 관련된 하나 이상의 제어 신호를 제공하는 것을 포함할 수 있다.
단계(304)에서, 방법(300)은 제 1 버스 바로부터 이격된 제 2 버스 바를 통해 하나 이상의 울트라커패시터들을 방전 저항기에 연결하기 위해 제 2 스위칭 디바이스의 동작을 제어하는 것을 포함할 수 있다. 예를 들어, 제 2 스위칭 디바이스의 동작을 제어하는 것은 울트라커패시터를 제 2 버스 바를 통해 방전 저항기에 결합하는 것과 관련된 하나 이상의 제어 신호를 제공하는 것을 포함할 수 있다. 일부 구현에서, 제 2 버스 바를 통해 방전 저항기에 결합된 울트라커패시터는 단계(302)에서 제 1 버스 바를 통해 방전 저항기에 결합된 울트라커패시터와 동일할 수 있다. 대안적인 구현에서, 제 2 버스 바를 통해 방전 저항기에 결합된 울트라커패시터는 제 1 버스 바를 통해 방전 저항기에 결합된 울트라커패시터와 상이할 수 있다. 그러한 구현에서, 2개의 상이한 울트라커패시터들(예를 들어, 제 1 울트라커패시터 및 제 2 울트라커패시터)는 직렬 구성으로 서로 결합될 수 있다. 이러한 방식으로 2개의 울트라커패시터들 모두가 방전 저항기에 결합될 수 있다.
단계(306)에서, 방법(300)은 하나 이상의 울트라커패시터들이 제 1 버스 바 및 제 2 버스 바를 통해 방전 저항기에 결합될 때, 하나 이상의 울트라커패시터들로부터 방전 저항기로 전류를 제공하는 단계를 포함할 수 있다. 일부 구현에서 울트라커패시터들은 직렬 구성으로 서로 결합될 수 있다. 그러한 구현에서, 다수의 울트라커패시터들이 한 번에 방전 저항기에 결합될 수 있다. 이러한 방식으로, 제 1 버스 바 및 제 2 버스를 통해 방전 저항기에 결합된 각각의 울트라커패시터는 방전 저항기에 전류를 제공할 수 있다. 이와 같이, 각각의 울트라커패시터에 대한 별도의 방전 저항기를 필요로 함이 없이, 여러 울트라커패시터들을 한 번에 밸런싱(예: 방전)할 수 있다.
이제 도 5를 참조하면, 울트라커패시터 어셈블리(400)의 컴포넌트들의 공간적 배열이 본 발명의 예시적인 실시예에 따라 제공된다. 도시된 바와 같이, 울트라커패시터 어셈블리(400)는 도 1을 참조하여 상술한 복수의 울트라커패시터(110)를 포함할 수 있다. 또한, 울트라커패시터 어셈블리(400)는 제 1 버스 바(120) 및 제 2 버스 바(130)를 포함할 수 있다. 도시된 바와 같이, 제 2 버스 바(130)는 울트라커패시터 어셈블리(400)의 축 방향 A를 따라 제 1 버스 바(120)로부터 이격될 수 있다. 보다 구체적으로, 복수의 울트라커패시터들(110)이 축 방향 A를 따라 제 1 버스 바(120)와 제 2 버스 바(130) 사이에 위치하도록, 제 2 버스 바(130)는 축 방향 A를 따라 제 1 버스 바(120)로부터 이격될 수 있다. 일부 구현예에서, 복수의 울트라커패시터들(110)은 울트라커패시터 어셈블리(400)의 반경 방향 (R)을 따라 서로 이격될 수 있다.
울트라커패시터 어셈블리(400)는 도 1을 참조하여 전술한 방전 저항기(140)를 포함할 수 있다. 도시된 바와 같이, 방전 저항기(140)는 제 1 버스 바(120)와 제 2 버스 바(130) 사이에 결합될 수 있다. 이러한 방식으로, 방전 저항기(140)는 복수의 울트라커패시터(110)와 마찬가지로, 제 1 버스 바 (120)와 제 2 버스 바(130) 사이에서 축 방향(A)을 따라 위치한다.
울트라커패시터 어셈블리(400)는 도 1 내지 3을 참조하여 앞서 논의된 제 1 복수(150)의 스위칭 디바이스들(152) 및 제 2 복수(160) 스위칭 디바이스들(162)을 포함할 수 있다. 도시된 바와 같이, 제 1 복수(150)의 스위칭 디바이스들의 각각의 스위칭 디바이스(152)는 제 1 버스 바(120)와 복수의 울트라커패시터들(110) 중 대응하는 울트라커패시터 사이에 결합될 수 있다. 이러한 방식으로, 제 1 복수(150)의 스위칭 디바이스들의 각각의 스위칭 디바이스(152)는 축 방향(A)을 따라 제 1 버스 바(120)와 복수의 울트라커패시터(110) 사이에 위치할 수 있다. 또한, 제 2 복수(160)의 스위칭 디바이스들의 각각의 스위칭 디바이스(162)는 제 2 버스 바(130)와 복수의 울트라커패시터(110)의 대응하는 울트라커패시터 사이에 결합될 수 있다. 이러한 방식으로, 제 2 복수(160)의 스위칭 디바이스들의 각각의 스위칭 디바이스(162)는 축 방향(A)을 따라 제 2 버스 바(130)와 복수의 울트라커패시터들(110) 사이에 위치될 수 있다.
일반적으로, 임의의 다양한 개별 울트라커패시터들이 본 발명의 예시적인 양상들에 따른 모듈에서 사용될 수 있다. 그러나, 일부 실시예에서, 울트라커패시터는 전극 어셈블리 및 하우징 내에 포함되고 선택적으로는 밀폐 밀봉된(hermetically sealed) 전해질을 포함한다. 예를 들어, 전극 어셈블리는 제 1 전류 컬렉터에 전기적으로 결합된 제 1 탄소질 코팅(carbonaceous coating)(예를 들어, 활성 탄소 입자)을 포함하는 제 1 전극, 및 제 2 전류 컬렉터에 전기적으로 결합된 제 2 탄소질 코팅(예를 들어, 활성 탄소 입자)을 포함하는 제 2 전극을 포함할 수 있다. 다음을 유의해야 하는바, 필요하다면, 추가 전류 컬렉터가 이용될 수 있으며, 특히 울트라커패시터가 다수의 에너지 저장 셀들을 포함하는 경우 추가 전류 컬렉터가 사용될 수 있다. 전류 컬렉터는 동일하거나 상이한 재료로 형성될 수 있다. 그럼에도 불구하고, 각각의 컬렉터는 일반적으로 알루미늄, 스테인리스 스틸, 니켈, 은, 팔라듐 등과 같은 전도성 금속 및 이들의 합금을 포함하는 기판(substrate)으로부터 형성된다. 알루미늄 및 알루미늄 합금이 본 발명에 사용하기에 특히 적합하다. 기판은 호일, 시트, 플레이트, 메쉬 등의 형태일 수 있다. 기판은 또한 상대적으로 작은 두께를 갖는바, 가령 약 200 마이크로미터 이하, 일부 실시예에서는 약 1 내지 약 100 마이크로미터, 일부 실시예에서는 약 5 내지 약 80 마이크로미터, 일부 실시예에서는 약 10 내지 약 50 마이크로미터의 두께를 갖는다. 반드시 요구되는 것은 아니지만, 기판의 표면은 세척, 에칭, 블라스팅 등과 같이 선택적으로 거칠게 될 수 있다.
일부 실시예에서, 제 1 및 제 2 전류 콜렉터 중 적어도 하나, 바람직하게는 둘 모두는 또한 기판으로부터 외부로 돌출하는 복수의 섬유형 위스커(fiber-like whiskers)를 포함할 수 있다. 이론에 구애됨이 없이, 이러한 위스커는 전류 컬렉터의 표면적을 효과적으로 증가시킬 수 있고 또한 대응하는 전극에 대한 전류 컬렉터의 접착력을 향상시킬 수 있다고 여겨진다. 이것은 또한 제 1 전극 및/또는 제 2 전극에서 상대적으로 낮은 바인더 함량의 사용을 허용할 수 있으며, 이는 전하 이동을 개선하고 계면 저항을 감소시킬 수 있으며 결과적으로 매우 낮은 ESR 값을 초래할 수 있다. 위스커는 전형적으로 탄소 및/또는 탄소와 전도성 금속의 반응 생성물을 함유하는 물질로부터 형성된다. 일 실시예에서, 예를 들어, 상기 물질은 알루미늄 카바이드(Al4C3)와 같은 전도성 금속의 카바이드를 포함할 수 있다. 일반적으로, 복수의 위스커들이 기판으로부터 바깥쪽으로 돌출한다. 원하는 경우 위스커는 기판 내에 내장된 시드 부분으로부터 선택적으로 돌출될 수 있다. 위스커와 유사하게, 시드 부분은 또한 탄소 및/또는 전도성 금속의 카바이드(예를 들어, 알루미늄 카바이드)와 같은 전도성 금속과 탄소의 반응 생성물을 함유하는 물질로부터 형성될 수 있다.
이러한 위스커가 기판 상에 형성되는 방식은 원하는 대로 변할 수 있다. 일 실시예에서, 예를 들어, 기판의 전도성 금속은 탄화수소 화합물(hydrocarbon compound)과 반응한다. 이러한 탄화수소 화합물의 일례는 예를 들어 메탄, 에탄, 프로판, n-부탄, 이소부탄, 펜탄 등과 같은 파라핀 탄화수소 화합물; 에틸렌, 프로필렌, 부텐, 부타디엔 등의 올레핀 탄화수소 화합물; 아세틸렌 등의 아세틸렌 탄화수소 화합물; 뿐만 아니라 전술한 것들의 유도체들 또는 조합들을 포함할 수 있다. 일반적으로 탄화수소 화합물은 반응 동안 기체 형태인 것이 바람직하다. 따라서, 가열될 때 기체 형태인 메탄, 에탄 및 프로판과 같은 탄화수소 화합물을 사용하는 것이 바람직할 수 있다. 반드시 요구되는 것은 아니지만, 탄화수소 화합물은 일반적으로 기판 100 중량부를 기준으로 약 0.1 내지 약 50 중량부, 일부 실시예에서는 약 0.5 내지 약 30 중량부의 범위로 사용된다. 탄화수소 및 전도성 금속과의 반응을 개시하기 위해, 기판은 일반적으로 약 300℃ 이상, 일부 실시예에서는 약 400℃ 이상, 일부 실시예에서는 약 500℃ 내지 약 650℃의 분위기에서 가열된다. 가열 시간은 선택된 정확한 온도에 따라 다르지만, 전형적으로 약 1 시간 내지 약 100 시간 범위이다. 분위기는 일반적으로 기판 표면에 유전체 필름의 형성을 최소화하기 위해 상대적으로 적은 양의 산소를 포함한다. 예를 들어, 분위기 중의 산소 함량은 약 1 부피% (1% by volume) 또는 그 이하일 수 있다.
제 1 및 제 2 탄소질 코팅은 또한 제 1 및 제 2 전류 컬렉터에 각각 전기적으로 결합된다. 이들은 동일하거나 상이한 유형의 물질로부터 형성될 수 있고 그리고 하나 이상의 층들을 포함할 수 있지만, 각각의 탄소질 코팅은 일반적으로 활성화된 입자를 포함하는 하나 이상의 층을 포함한다. 특정 실시예에서, 예를 들어, 활성화된 탄소층이 전류 컬렉터 위에 직접 위치할 수 있고 그리고 선택적으로는 탄소질 코팅의 유일한 층일 수도 있다. 적절한 활성화된 탄소 입자의 일례는, 예를 들어, 코코넛 껍질 기반 활성 탄소, 석유 코크스 기반 활성 탄소, 피치 기반 활성 탄소, 폴리염화비닐리덴 기반 활성 탄소(polyvinylidene chloride-based activated carbon), 페놀 수지 기반 활성 탄소, 폴리아크릴로니트릴 기반 활성 탄소, 및 석탄, 목탄 또는 기타 천연 유기 공급원과 같은 천연 공급 소스로부터의 활성 탄소를 포함할 수 있다.
특정 실시예에서, 하나 이상의 충전-방전 주기를 적용한 이후에 특정 유형의 전해질들에 대한 이온 이동성을 개선하는데 도움을 주기 위해, 예를 들어, 입자 크기 분포, 표면적 및 기공 크기 분포 등과 같은 활성 탄소 입자의 소정 특징들을 선택적으로 제어하는 것이 바람직할 수 있다. 예를 들어, 입자들의 적어도 50 부피%(D50 사이즈)는 약 0.01 내지 약 30 마이크로미터, 일부 실시예에서는 약 0.1 내지 약 20 마이크로미터, 일부 실시예에서는 약 0.5 내지 약 10 마이크로미터 범위의 사이즈를 가질 수 있다. 마찬가지로, 입자들의 적어도 90 부피%(D90 사이즈)는 약 2 내지 약 40 마이크로미터, 일부 실시예에서는 약 5 내지 약 30 마이크로미터, 일부 실시예에서는 약 6 내지 약 15 마이크로미터 범위의 사이즈를 가질 수 있다. BET 표면은 또한 약 900 m2/g 내지 약 3,000 m2/g, 일부 실시예에서는 약 1,000 m2/g 내지 약 2,500 m2/g, 일부 실시예에서는 약 1,100 m2/g 내지 약 1,800 m2/g 의 범위일 수 있다.
소정 사이즈 및 표면적을 갖는 것 이외에도, 활성 탄소 입자들은 또한 특정 사이즈 분포를 갖는 기공들을 포함할 수 있다. 예를 들어, 사이즈가 약 2 나노미터 이하인 기공들(즉, "마이크로기공")의 양은 약 50 부피% 이하의 기공 부피를 제공할 수 있으며, 일부 실시예에서는 약 30 부피% 이하, 일부 실시예에서는 0.1 부피% 에서 15 부피% 까지의 전체 기공 부피를 제공할 수 있다. 사이즈가 약 2 나노미터 내지 약 50 나노미터인 기공들(즉, "메조기공(mesopores)")의 양은 마찬가지로 약 20 부피% 내지 약 80 부피%, 일부 실시예에서는 약 25 부피% 내지 약 75 부피%, 일부 실시예에서는 약 35 부피% 내지 약 65 부피% 이다. 마지막으로, 사이즈가 약 50 나노미터를 초과하는 기공(즉, "거대기공(macropores)")은 약 1 부피% 내지 약 50 부피%, 일부 실시예에서는 약 5 부피% 내지 약 40 부피%일 수 있고, 일부 실시예에서는 약 10 부피% 내지 약 35 부피% 일 수 있다. 탄소 입자들의 전체 기공 부피는 약 0.2 cm3/g 내지 약 1.5 cm3/g, 일부 실시예에서는 약 0.4 cm3/g 내지 약 1.0 cm3/g 범위일 수 있고, 중앙 기공 폭(median pore width)은 약 8 나노미터 이하, 일부 실시예에서는 약 1 내지 약 5 나노미터, 일부 실시예에서는 약 2 내지 약 4 나노미터일 수 있다. 기공 사이즈 및 전체 기공 부피는 질소 흡착을 사용하여 측정될 수 있으며 그리고 Barrett-Joyner-Halenda ("BJH") 기술에 의해서 분석될 수 있다.
원하는 경우, 바인더는 제 1 및/또는 제 2 탄소질 코딩에서 탄소 100부당 약 60부 이하, 일부 실시예에서는 40부 이하, 일부 실시예에서는 약 1 내지 약 25부의 양으로 존재할 수 있다. 바인더는 예를 들어, 탄소질 코팅의 총 중량의 약 15 중량% 이하, 일부 실시 형태에서는 약 10 중량% 이하, 일부 실시 형태에서는 약 0.5 중량% 내지 약 5 중량%를 구성할 수 있다. 다양한 적합한 바인더들 중 임의의 것이 전극에 사용될 수 있다. 예를 들어, 불수용성 유기 바인더가 일부 실시예에서 이용될 수 있는바, 가령, 스티렌-부타디엔 코폴리머(styrene-butadiene copolymers), 폴리비닐 아세테이트 호모폴리머(homopolymers), 비닐-아세테이트 에틸렌 코폴리머, 비닐-아세테이트 아크릴 코폴리머, 에틸렌-비닐 클로라이드 코폴리머, 에틸렌-비닐 클로라이드-비닐 아세테이트 터폴리머(terpolymers), 아크릴 폴리비닐 클로라이드 폴리머, 아크릴 폴리머, 니트릴 폴리머, 플루오로폴리머, 예컨대 폴리테트라플루오로에틸렌 또는 폴리비닐리덴 플루오라이드, 폴리올레핀 등 및 이들의 혼합물이 이용될 수 있다. 또한, 다당류(polysaccharides) 및 이의 유도체와 같은 수용성 유기 바인더가 사용될 수 있다. 일부 특정 구현예에서, 다당류는 비이온성 셀룰로스 에테르, 예컨대 알킬 셀룰로스 에테르(예를 들어, 메틸 셀룰로스 및 에틸 셀룰로스); 하이드록시알킬 셀룰로오스 에테르(예: 하이드록시에틸 셀룰로오스, 하이드록시프로필 셀룰로오스, 하이드록시프로필 하이드록시부틸 셀룰로오스, 하이드록시에틸 하이드록시프로필 셀룰로오스, 하이드록시에틸 하이드록시부틸 셀룰로오스, 하이드록시에틸 하아드록시프로필 하이드록시부틸 셀룰로오스 등); 알킬 히드록시알킬 셀룰로오스 에테르(예를 들어, 메틸 히드록시에틸 셀룰로오스, 메틸 히드록시프로필 셀룰로오스, 에틸 히드록시에틸 셀룰로오스, 에틸 히드록시프로필 셀룰로오스, 메틸 에틸 히드록시에틸 셀룰로오스 및 메틸 에틸 히드록시프로필 셀룰로오스); 카르복시알킬 셀룰로스 에테르(예를 들어, 카르복시메틸 셀룰로스); 등 뿐만 아니라 나트륨 카르복시메틸 셀룰로오스와 같은 전술한 것의 양성자화된 염(protonated salts)을 포함할 수 있다.
다른 물질들이 또한 제 1 및/또는 제 2 탄소질 코팅의 활성 탄소층 내에 및/또는 제 1 및/또는 제 2 탄소질 코팅의 다른 층 내에서 사용될 수 있다. 예를 들어, 특정 실시예에서, 전기 전도도를 추가로 증가시키기 위해 전도도 촉진제(conductivity promoter)가 사용될 수 있다. 예시적인 전도도 촉진제는 예를 들어, 카본 블랙, 흑연(천연 또는 인공), 흑연, 탄소 나노튜브, 나노와이어 또는 나노튜브, 금속 섬유, 그래핀 등 뿐만 아니라 이들의 혼합물을 포함할 수 있다. 카본 블랙이 특히 적합하다. 사용되는 경우, 전도성 촉진제는 전형적으로 탄소질 코팅에서 활성 탄소 입자 100부당 약 60부 이하, 일부 실시예에서는 40부 이하, 일부 실시예에서는 약 1 내지 약 25부를 구성한다. 전도도 촉진제는 예를 들어, 탄소질 코팅의 전체 중량의 약 15 중량% 이하, 일부 실시예에서는 약 10 중량% 이하, 일부 실시예에서는 약 0.5 중량% 내지 약 5 중량%를 구성할 수 있다. 활성 탄소 입자들은 마찬가지로 전형적으로 탄소질 코팅의 85 중량% 이상, 일부 실시예에서는 약 90 중량% 이상, 일부 실시예에서는 약 95 중량% 내지 약 99.5 중량%를 구성한다.
탄소질 코팅이 전류 컬렉터에 적용되는 특정 방식은 가령, 프린팅(예를 들어, rotogravure), 스프레이, 슬롯-다이 코팅, 드롭 코팅, 침지 코팅 등과 같이 다양할 수 있다. 적용되는 방식에 상관없이, 결과적인 전극은 코팅으로부터 수분을 제거하기 위해 건조되는 것이 일반적인데, 가령, 약 100℃ 이상, 일부 실시예에서는 약 200℃ 이상, 일부 실시예에서는 약 300℃ 내지 약 500℃ 의 온도에서 건조된다. 전극은 또한 울트라커패시터의 체적 효율을 최적화하기 위해 압축될 수 있다(예를 들어, 캘린더링됨). 임의의 선택적인 압축 후, 각 탄소질 코팅의 두께는 일반적으로 울트라커패시터의 원하는 전기적 성능 및 작동 범위에 따라 달라질 수 있다. 하지만, 전형적으로 코팅의 두께는 약 20 내지 약 200 마이크로미터, 30 내지 약 150 마이크로미터, 일부 실시예에서는 약 40 내지 약 100 마이크로미터이다. 코팅은 전류 컬렉터의 일면 또는 양면에 존재할 수 있다. 여하튼, 전체 전극의 두께(임의의 압축 후 전류 컬렉터 및 탄소질 코팅(들)을 포함)는 일반적으로 약 20 내지 약 350 마이크로미터, 일부 실시예에서는 약 30 내지 약 300 마이크로미터, 일부 실시예에서는 약 50 내지 약 250 마이크로미터의 범위이다.
전극 어셈블리는 또한 전형적으로 제 1 전극과 제 2 전극 사이에 위치하는 분리막(separator)을 포함한다. 원하는 경우, 다른 분리막도 전극 어셈블리에 사용될 수 있다. 예를 들어, 하나 이상의 분리막이 제 1 전극, 제 2 전극, 또는 둘 다의 위에 위치될 수 있다. 분리막은 한 전극을 다른 전극과 전기적으로 분리하여 전기적 단락을 방지하는데 도움이 되지만 여전히 2개의 전극 사이에서 이온 수송을 허용한다. 특정 실시예에서, 예를 들어, 셀룰로오스 섬유질 물질(예를 들어, 에어레이드 페이퍼 웹(airlaid paper web), 습식 페이퍼 웹(wet-laid paper web) 등), 부직포 섬유질 물질(nonwoven fibrous material)(예를 들어, 폴리올레핀 부직포 웹), 직물(woven fabrics), 필름(예: 폴리올레핀 필름) 등을 포함하는 분리막이 사용될 수 있다. 천연 섬유, 합성 섬유 등을 포함하는 셀룰로오스 섬유질 물질이 울트라커패시터에 사용하기에 특히 적합하다. 분리막에서 이용되기에 적합한 셀룰로오스 섬유질의 특정 일례들은 예를 들어, 견목 펄프 섬유(hardwood pulp fibers), 연목 펄프 섬유(softwood pulp fibers), 레이온 섬유(rayon fibers), 재생 셀룰로오스 섬유 등을 포함할 수 있다. 사용되는 특정 물질에 관계없이, 분리막은 전형적으로 약 5 내지 약 150 마이크로미터, 일부 실시예에서는 약 10 내지 약 100 마이크로미터, 일부 실시예에서는 약 20 내지 약 80 마이크로미터의 두께를 갖는다.
전극 어셈블리의 컴포넌트들이 함께 결합되는 방식은 다양할 수 있다. 예를 들어, 전극 및 분리막은 초기에는 접히거나, 감기거나, 적층되거나, 또는 달리 함께 접촉되어 전극 어셈블리를 형성할 수 있다. 하나의 특정 실시예에서, 전극, 분리막 및 선택적인 전해질은 "젤리-롤" 구성을 갖는 전극 어셈블리 내에 감겨있을 수도 있다.
울트라커패시터를 형성하기 위해, 전극들과 분리막이 함께 결합되어 전극 어셈블리를 형성하기 전에, 동안에 및/또는 후에, 전해질이 제 1 전극 및 제 2 전극과 이온 콘택하도록 배치된다. 일반적으로, 전해질은 본질적으로 비수성(nonaqueous)이므로 적어도 하나의 비수성 용매를 함유한다. 울트라커패시터의 작동 온도 범위를 확장하는 것을 돕기 위해, 일반적으로 비수성 용매는 약 150℃ 이상, 일부 실시예에서는 약 200℃ 이상, 일부 실시예에서는 약 220℃ 내지 약 300℃ 등과 같은 상대적으로 높은 끓는 온도를 갖는다. 특히 적절한 높은 끓는점(boiling point) 용매는 예를 들어, 에틸렌 카보네이트, 프로필렌 카보네이트, 부틸렌 카보네이트, 비닐렌 카보네이트 등과 같은 사이클릭 카보네이트 용매를 포함할 수 있다. 물론, 다른 비수성 용매도 단독으로 또는 사이클릭 카보네이트 용매와 조합되어 사용될 수 있다. 이러한 용매의 일례는 예를 들어, 개방-사슬 카보네이트(open-chain carbonates)(예: 디메틸 카보네이트, 에틸 메틸 카보네이트, 디에틸 카보네이트 등), 지방족 모노카복실레이트(예: 메틸 아세테이트, 메틸 프로피오네이트 등), 락톤 용매(예컨대, 부티로락톤 발레로락톤 등), 니트릴(예: 아세토니트릴, 글루타로니트릴, 아디포니트릴, 메톡시아세토니트릴, 3-메톡시프로피오니트릴 등), 아미드류(예: N,N-디메틸포름아미드, N,N- 디에틸아세트아미드 , N-메틸피롤리디논 ), 알칸류(예: 니트로메탄, 니트로에탄 등), 황화합물(예: 술포란 , 디메틸 설폭사이드 등); 기타 등등을 포함할 수 있다.
전해질은 또한 비수성 용매에 용해되는 적어도 하나의 이온성 액체를 함유할 수 있다. 이온성 액체의 농도는 변할 수 있지만, 전형적으로는 이온성 액체가 비교적 높은 농도로 존재하는 것이 바람직하다. 예를 들어, 이온성 액체는 전해질의 리터당 약 0.8 몰(M) 이상, 일부 실시예에서는 약 1.0 M 이상, 일부 실시예에서는 약 1.2 M 이상, 일부 실시예에서는, 약 1.3에서 약 1.8 M 만큼 존재할 수 있다.
이온성 액체는 일반적으로 약 400℃ 이하, 일부 실시예에서는 약 350℃ 이하, 일부 실시예에서는 약 1℃ 내지 약 100℃, 및 일부 실시예에서는 약 5℃ 내지 약 50℃의 상대적으로 낮은 녹는 온도를 갖는 염(salt)이다. 이러한 염은 양이온 종(cationic species)과 반대이온(counterion)을 포함한다. 양이온 종은 "양이온 중심(cationic center)"으로서 적어도 하나의 헤테로원자(예를 들어, 질소 또는 인)를 갖는 화합물을 포함한다. 이러한 헤테로원자 화합물의 일례는 예를 들어, 비치환 또는 치환된 유기4급 암모늄 화합물(unsubstituted or substituted organoquaternary ammonium compounds), 예컨대 암모늄(예를 들어, 트리메틸암모늄, 테트라에틸암모늄 등), 피리디늄, 피리다지늄 , 피라미디늄, 피라지늄, 이미다졸륨, 피라졸륨, 옥사졸륨, 트리아졸륨, 티아졸륨, 퀴놀리늄, 피페리디늄, 피롤리디늄(pyrrolidinium), 스피로 원자(예: 탄소, 헤테로원자 등)에 의해서 2개 이상의 고리가 함께 연결된 4차 암모늄 스피로 화합물(quaternary ammonium spiro compounds), 4차 암모늄 융합 고리 구조(예: 퀴놀리늄, 이소 퀴놀리늄 등) 등을 포함할 수 있다. 하나의 특정 구현예에서, 예를 들어, 양이온성 종은 N-스피로바이사이클릭 화합물(N-spirobicyclic compound), 예컨대 사이클릭 고리를 갖는 대칭형 또는 비대칭형 N-스피로바이사이클릭 화합물일 수 있다. 이러한 화합물의 일례는 다음과 같은 구조를 갖는다.
Figure pct00001
여기서 m 및 n은 독립적으로 3 내지 7의 수이며, 일부 실시예에서는 4 내지 5의 수이다(예를 들어, 피롤리디늄 또는 피페리디늄).
양이온 종에 적합한 반대이온은 마찬가지로 할로겐(예를 들어, 클로라이드, 브로마이드, 요오다이드 등); 설페이트 또는 설포네이트(예를 들어, 메틸 설페이트, 에틸 설페이트, 부틸 설페이트, 헥실 설페이트, 옥틸 설페이트, 수소 설페이트, 메탄 설포네이트, 도데실벤젠 설포네이트, 도데실 설페이트, 트리플루오로메탄 설포네이트, 헵타데카플루오로옥탄설포네이트, 나트륨 도데실에톡시 설페이트 등); 설포석시네이트; 아미드(예를 들어, 디시안아미드); 이미드(예를 들어, 비스(펜타플루오로에틸-술포닐 )이미드, 비스(트리플루오로메틸 술포닐)이미드, 비스(트리플루오로메틸)이미드 등); 보레이트(예: 테트라플루오로보레이트, 테트라시아노보레이트, 비스[옥살라토]보레이트, 비스[살리실라토]보레이트 등); 포스페이트 또는 포스피네이트 (예를 들어, 헥사플루오로포스페이트, 디에틸 포스페이트, 비스(펜타플루오로에틸)포스피네이트, 트리스(펜타플루오로에틸)- 트리플루오 로포스페이트, 트리스(노나플루오로부틸) 트리플루오 로포스페이트 등); 안티모네이트(예를 들어, 헥사플루오로 안티모네이트); 알루미네이트(예를 들어, 테트라클로로 알루미네이트); 지방산 카르복실레이트(예를 들어, 올레이트, 이소스테아레이트, 펜타데카플루오로옥타노에이트 등); 시안산염; 아세테이트; 등등 뿐만 아니라 전술한 것들의 조합을 포함할 수 있다.
적합한 이온성 액체의 여러 일례는 예를 들어, 스피로-(1,1')- 비피롤리디늄 테트라플루오로보레이트, 트리에틸메틸 암모늄 테트라플루오로보레이트, 테트라에틸 암모늄 테트라플루오로보레이트, 스피로-(1,1')-비피롤리디늄 요오다이드, 트리에틸메틸 암모늄 요오다이드, 테트라에틸 암모늄 요오다이드, 메틸트리 에틸암모늄 테트라플루오로보레이트, 테트라부틸암모늄 테트라플루오로보레이트, 테트라에틸암모늄 헥사플루오로포스페이트 등을 포함할 수 있다.
위에서 언급한 바와 같이, 울트라커패시터는 또한 전극 어셈블리와 전해질이 포함되고 선택적으로 밀봉되는 하우징을 포함한다. 하우징의 특성은 원하는 대로 변경될 수 있다. 일 실시예에서, 예를 들어 하우징은 탄탈륨, 니오븀, 알루미늄, 니켈, 하프늄, 티타늄, 구리, 은, 강철(예: 스테인리스), 이들의 합금, 이들의 복합물(예를 들어, 전기 전도성 산화물로 코팅된 금속) 등으로 형성된 것과 같은 금속 용기("캔")를 포함할 수 있다. 알루미늄은 본 발명에 사용하기에 특히 적합하다. 금속 용기는 원통형, D자형 등과 같은 임의의 다양한 상이한 형상을 가질 수 있다. 원통형 용기가 특히 적합하다.
다른 실시예에서, 예를 들어 하우징은 울트라커패시터의 컴포넌트들을 둘러싸는 유연한 패키지 형태일 수 있다. 패키지는 일반적으로 2개의 단부들 사이에서 연장되고 에지를 갖는 기판을 포함하고, 여기서 중첩되는 양 측면들의 부분들 뿐만 아니라 상기 단부들은 서로에 대해 고정적으로 그리고 밀봉적으로 인접한다(예를 들어, 열 용접에 의해). 이러한 방식으로 전해질을 패키지 내에 보관할 수 있다. 기판은 전형적으로 약 20 마이크로미터 내지 약 1,000 마이크로미터, 일부 실시예에서는 약 50 마이크로미터 내지 약 800 마이크로미터, 일부 실시예에서는 약 100 마이크로미터 내지 약 600 마이크로미터 범위 내의 두께를 갖는다.
기판은 1개 이상, 일부 실시예에서는 2개 이상, 일부 실시예에서는 2 내지 4개와 같이 원하는 수준의 배리어 특성을 달성하기 위해 원하는 개수의 임의의 층들을 포함할 수 있다. 전형적으로, 기판는 알루미늄, 니켈, 탄탈륨, 티타늄, 스테인리스 스틸 등과 같은 금속을 포함할 수 있는 배리어 층을 포함한다. 이러한 배리어 층은 일반적으로 전해질에 대해 불침투성이므로 전해질의 누출을 억제할 수 있고 또한 일반적으로 물 및 기타 오염 물질에 대해 불침투성이다. 원한다면, 기판은 또한 패키지를 위한 보호층 역할을 하는 외부층을 포함할 수 있다. 이와 같이 배리어층은 외부층과 전극 어셈블리 사이에 위치한다. 외부층은 예를 들어, 폴리올레핀(예를 들어, 에틸렌 코폴리머, 프로필렌 코폴리머, 프로필렌 호모코폴리머 등), 폴리에스테르 등으로 형성된 것과 같은 폴리머 필름으로 형성될 수 있다. 특히, 적합한 폴리에스테르 필름은 예를 들어, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트 등을 포함할 수 있다.
원한다면, 기판은 또한 전극 어셈블리와 배리어층 사이에 위치하는 내부층을 포함할 수 있다. 특정 실시예에서, 내부층은 열-밀봉성 폴리머를 포함할 수 있다. 적합한 열-밀봉성 폴리머는 예를 들어, 비닐 클로라이드 폴리머, 비닐 클로라이딘 폴리머(vinyl chloridine polymers), 이오노머(ionomers) 등 뿐만 아니라 이들의 조합을 포함할 수 있다. 이오노머가 특히 적합하다. 일 실시예에서, 예를 들어, 이오노머는 α-올레핀 및 (메트)아크릴산 반복 단위를 포함하는 코폴리머일 수 있다. 특정 α-올레핀은 에틸렌, 프로필렌, 1-부텐; 3-메틸-1-부텐; 3,3-디메틸-1-부텐; 1-펜텐; 하나 이상의 메틸, 에틸 또는 프로필 치환기를 갖는 1-펜텐; 하나 이상의 메틸, 에틸 또는 프로필 치환기를 갖는 1-헥센; 하나 이상의 메틸, 에틸 또는 프로필 치환기를 갖는 1-헵텐; 하나 이상의 메틸, 에틸 또는 프로필 치환기를 갖는 1-옥텐; 하나 이상의 메틸, 에틸 또는 프로필 치환기를 갖는 1-노넨; 에틸, 메틸 또는 디메틸-치환된 1-데센; 1-도데센; 및 스티렌을 포함할 수 있다. 에틸렌이 특히 적합하다. 언급된 바와 같이, 코폴리머는 또한 (메트)아크릴산 반복 단위((meth)acrylic acid repeating unit)일 수 있다. 본 명세서에서 사용되는 용어 "(메트)아크릴"은 아크릴 및 메타크릴 모노머 뿐만 아니라 아크릴레이트 및 메타크릴레이트 모노머와 같은 이의 염 또는 에스테르를 포함한다. 이러한 (메트)아크릴 모노머의 예는 메틸 아크릴레이트, 에틸 아크릴레이트, n-프로필 아크릴레이트, i- 프로필 아크릴레이트, n-부틸 아크릴레이트, s-부틸 아크릴레이트, i- 부틸 아크릴레이트, t-부틸 아크릴레이트, n-아밀 아크릴레이트, i- 아밀 아크릴레이트, 이소보르닐 아크릴레이트, n-헥실 아크릴레이트, 2-에틸부틸 아크릴레이트, 2-에틸헥실 아크릴레이트, n-옥틸 아크릴레이트, n-데실 아크릴레이트, 메틸사이클로헥실 아크릴레이트, 사이클로펜틸 아크릴레이트, 사이클로헥실 아크릴레이트, 메틸 메타크릴레이트, 에틸 메타크릴레이트, 2 -히드록시에틸 메타크릴레이트, n-프로필 메타크릴레이트, n-부틸 메타크릴레이트, i- 프로필 메타크릴레이트, i-부틸 메타크릴레이트, n-아밀 메타크릴레이트, n-헥실 메타크릴레이트, 아밀 메타크릴레이트, s-부틸-메타크릴레이트, t-부틸 메타크릴레이트, 2-에틸부틸 메타크릴레이트, 메틸사이클로헥실 메타크릴레이트, 신나밀 메타크릴레이트, 크로틸 메타크릴레이트, 사이클로헥실 메타크릴레이트, 사이클로펜틸 메타크릴레이트, 2-에톡시에틸 메타크릴레이트, 이소보르닐 메타크릴레이트 등 및 이들의 조합을 포함할 수 있다. 전형적으로, α-올레핀/(메트)아크릴산 코폴리머는 금속 이온으로 적어도 부분적으로 중화되어 이오노머를 형성한다. 적합한 금속 이온은 예를 들어, 알칼리 금속(예: 리튬, 나트륨, 칼륨 등), 알칼리 토금속(예: 칼슘, 마그네슘 등), 전이 금속(예: 망간, 아연 등) 등 및 이들의 조합을 포함할 수 있다. 금속 이온은 금속 포르메이트, 아세테이트, 니트레이트, 카보네이트, 하이드로겐 카보네이트, 옥사이드, 하이드록사이드, 알콕사이드 등과 같은 이온성 화합물에 의해 제공될 수 있다.
모듈 내에서 울트라커패시터들이 연결되는 방식은 다를 수 있다. 예를 들어, 울트라커패시터들은 울트라커패시터들의 각각의 단자에 부착되거나 연결되는 인터커넥트를 사용하여 연결될 수 있다. 인터커넥트는 전도성 금속과 같은 전도성 재료로 만들어질 수 있다. 일 실시예에서, 인터커넥트는 상대적으로 편평할 수 있거나 증가된 표면적을 갖는 것일 수 있다. 후자와 관련하여, 인터커넥트는 프로젝션들/돌출부(protrusions)를 가질 수 있거나 와이어, 브레이드, 코일 등으로부터 형성될 수도 있다. 이와 관련하여, 인터커넥트의 특정 치수 및 구성은 반드시 제한되지 않는다. 그 형태에 관계없이 구리, 주석, 니켈, 알루미늄 등과 같은 다양한 전도성 재료와 합금 및/또는 코팅된 금속이 사용될 수 있다. 원하는 경우, 전도성 재료는 외장 재료(sheath material)로 선택적으로 절연될 수 있다.
울트라커패시터는 원하는 특정 특성에 따라 직렬 또는 병렬로 함께 전기적으로 연결될 수 있다. 예를 들어, 하나의 특정 실시예에서, 울트라커패시터는 하나의 울트라커패시터의 특정 극성(예를 들어, 양극)의 단자가 다른 울트라커패시터의 반대 극성(예를 들어, 음극)의 단자에 연결되도록 전기적으로 직렬로 연결될 수 있다. 예를 들어, 양극 단자는 제 1 울트라 커패시터의 상부로부터 연장될 수 있고, 음극 단자는 제 2 울트라 커패시터의 하부로부터 연장될 수 있다.
울트라커패시터와 이를 포함하는 모듈을 사용하여 많은 양의 전하를 저장할 수 있다. 그 결과, 본 발명의 모듈들 및 울트라커패시터들은 다양한 어플리케이션에 사용될 수 있다. 본 발명의 모듈들 및 울트라커패시터들은, 예를 들어, 풍력 터빈, 태양열 터빈, 태양열 패널 및 연료 전지를 포함하되 이에 국한되지 않는 다양한 에너지 어플리케이션들에서 사용될 수 있다. 또한, 본 발명의 모듈들 및 울트라커패시터들은, 차량(예: 배터리 추진 전기 자동차, 버스를 포함한 하이브리드 전기 자동차, 엔진 시동, 동력 및 제동 회복 시스템 등), 기차 및 트램(예: 자기부상열차, 트랙 전환, 스타터 시스템 등) 및 항공우주(예: 도어 액추에이터, 대피 슬라이드 등)를 포함하지만 이에 국한되지 않는 다양한 운송 어플리케이션들에서도 사용될 수 있다. 또한 자동화(예: 로보틱스 등), 차량(예: 지게차, 크레인, 전기 카트 등)을 비롯한 다양한 산업 어플리케이션들에서 이들이 이용될 수 있다. 이들은 또한 가전제품(예: 휴대용 미디어 플레이어, 핸드헬드 디바이스, GPS, 디지털 카메라 등), 컴퓨터(예: 랩톱 컴퓨터, PDA 등) 및 통신 시스템에서 다양한 응용 분야를 가지고 있다. 본 발명의 모듈 및 울트라커패시터는 또한 다양한 군용 어플리케이션(예: 탱크 및 잠수함용 모터 스타트업, 위상 배열 레이더 안테나, 레이저 전원 공급 디바이스, 무선 통신, 항공 전자 디스플레이 및 계측, GPS 유도 등) 및 의료 어플리케이션(예: 제세동기 등)에서 이용될 수 있다.
본 발명의 이들 및 다른 수정예들 및 변형예들은 본 발명의 사상 및 범위를 벗어나지 않고 당업자에 의해 실시될 수 있다. 또한, 다양한 실시예의 양상들은 전체적으로 또는 부분적으로 호환될 수 있음을 이해해야 한다. 또한, 당업자는 전술한 설명이 단지 예일 뿐이며, 첨부된 청구범위에서 추가로 설명되는 본 발명을 제한하려는 의도가 아님을 이해할 것이다.

Claims (19)

  1. 울트라커패시터 어셈블리로서,
    복수의 울트라커패시터들;
    제 1 버스 바;
    상기 제 1 버스 바로부터 이격된 제 2 버스 바;
    상기 제 1 버스 바와 상기 제 2 버스 바 사이에 결합되는 방전 저항기;
    제 1 복수의 스위칭 디바이스들 -상기 제 1 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 상기 제 1 버스 바와 상기 복수의 울트라커패시터 중 대응하는 울트라커패시터 사이에 결합되어 상기 대응하는 울트라커패시터를 상기 제 1 버스 바를 통해 상기 방전 저항기에 선택적으로 결합함- ; 그리고
    제 2 복수의 스위칭 디바이스 -상기 제 2 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 상기 제 2 버스 바와 상기 대응하는 울트라커패시터 사이에 결합되어 상기 대응하는 울트라커패시터를 상기 제 2 버스 바를 통해 상기 방전 저항기에 선택적으로 결합함-
    를 포함하는 것을 특징으로 하는 울트라커패시터 어셈블리.
  2. 제1항에 있어서,
    상기 복수의 울트라커패시터들 중 하나의 울트라커패시터가 제 1 복수의 스위칭 디바이스들의 스위칭 디바이스를 통해 상기 제 1 버스 바에 결합될 때 및 상기 울트라커패시터가 제 2 복수의 스위칭 디바이스들의 스위칭 디바이스를 통해 제 2 버스 바에 또한 결합될 때, 상기 울트라커패시터는 방전 저항기에 전류를 제공하는 것을 특징으로 하는 울트라커패시터 어셈블리.
  3. 제1항에 있어서,
    복수의 울트라커패시터들 중 제 1 울트라커패시터가 제 1 복수의 스위칭 디바이스들의 스위칭 디바이스를 통해 제 1 버스 바에 결합되고 상기 복수의 울트라커패시터들 중 제 2 울트라커패시터가 제 2 복수의 스위칭 디바이스들의 스위칭 디바이스를 통해 제 2 버스 바에 결합될 때, 적어도 제 1 울트라커패시터 및 제 2 울트라커패시터가 방전 저항기에 결합되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  4. 제3 항에 있어서,
    복수의 울트라커패시터들 각각은 제 1 버스 바 및 제 2 버스 바를 통해 방전 저항기에 결합되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  5. 제1항에 있어서,
    제 1 복수의 스위칭 디바이스들 및 제 2 복수의 스위칭 디바이스들에서 스위칭 디바이스들의 결합된 총 개수는 울트라커패시터들의 총 개수보다 큰 것을 특징으로 하는 울트라커패시터 어셈블리.
  6. 제1항에 있어서,
    상기 복수의 제 1 스위칭 디바이스들에 있는 스위칭 디바이스들의 총 개수는 상기 제 2 복수의 스위칭 디바이스들에 있는 스위칭 디바이스들의 총 개수와 동일한 것을 특징으로 하는 울트라커패시터 어셈블리.
  7. 제1항에 있어서,
    제 1 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스 및 제 2 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 울트라커패시터 어셈블리.
  8. 제1항에 있어서,
    상기 방전 저항기는 하나 이상의 전도체를 통해 상기 제 1 버스 바와 상기 제 2 버스 바 사이에 결합되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  9. 제1항에 있어서,
    상기 제 2 버스 바는 축 방향을 따라 상기 제 1 버스 바로부터 이격되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  10. 제9항에 있어서,
    상기 복수의 울트라커패시터들은 축 방향을 따라 제 1 버스 바와 제 2 버스 바 사이에 위치하는 것을 특징으로 하는 울트라커패시터 어셈블리. .
  11. 제10항에 있어서,
    상기 복수의 울트라커패시터들은 반경 방향을 따라 서로 이격되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  12. 제10항에 있어서,
    제 1 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 축 방향을 따라 제 1 버스 바와 복수의 울트라커패시터들 사이에 위치되고; 그리고
    제 2 복수의 스위칭 디바이스들의 각각의 스위칭 디바이스는 축 방향을 따라 제 2 버스 바와 복수의 울트라커패시터들 사이에 위치되는 것을 특징으로 하는 울트라커패시터 어셈블리.
  13. 하나 이상의 울트라커패시터를 방전하는 방법으로서,
    하나 이상의 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 연결하기 위해 제 1 스위칭 디바이스의 동작을 제어하는 단계;
    상기 제 1 버스 바와 이격된 제 2 버스 바를 통해 상기 하나 이상의 울트라커패시터를 상기 방전 저항기에 연결하기 위해 제 2 스위칭 소자의 동작을 제어하는 단계; 및
    하나 이상의 울트라커패시터가 제 1 버스 바 및 제 2 버스 바를 통해 방전 저항기에 결합될 때 하나 이상의 울트라커패시터로부터 방전 저항기로 전류를 제공하는 단계
    를 포함하는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  14. 제13항에 있어서,
    제 1 스위칭 디바이스의 동작을 제어하는 단계는 울트라커패시터를 제 1 버스 바를 통해 방전 저항기에 연결하는 것과 관련된 하나 이상의 제어 신호를 제공하는 단계를 포함하고; 그리고
    제 2 스위칭 디바이스의 동작을 제어하는 단계는 울트라커패시터를 제 2 버스 바를 통해 방전 저항기에 연결하는 것과 관련된 하나 이상의 제어 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  15. 제13항에 있어서,
    제 1 스위칭 디바이스의 동작을 제어하는 단계는 제 1 버스 바를 통해 방전 저항기에 제 1 울트라커패시터를 연결하기 위해 하나 이상의 제어 신호를 제공하는 단계를 포함하고; 그리고
    제 2 스위칭 디바이스의 동작을 제어하는 단계는 제 2 버스 바를 통해 방전 저항기에 제 2 울트라커패시터를 연결하기 위해 하나 이상의 제어 신호를 제공하는 단계를 포함하며,
    제 2 울트라커패시터는 직렬 구성으로 제 1 울트라커패시터에 연결되는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  16. 제15항에 있어서,
    하나 이상의 울트라커패시터로부터 방전 저항기로 전류를 제공하는 단계는,
    제 1 울트라커패시터로부터 방전 저항기로 제 1 전류를 제공하는 단계; 및
    제 2 울트라커패시터로부터 방전 저항기로 제 2 전류를 제공하는 단계를 포함하는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  17. 제13항에 있어서,
    상기 제 1 스위칭 디바이스 및 상기 제 2 스위칭 디바이스는 각각 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  18. 제13항에 있어서,
    상기 제 1 버스 바와 상기 제 2 버스 바는 축 방향을 따라 이격되어 있는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
  19. 제18항에 있어서,
    상기 하나 이상의 울트라커패시터는 축 방향을 따라 상기 제 1 버스 바와 상기 제 2 버스 바 사이에 위치하는 것을 특징으로 하는 울트라커패시터를 방전하는 방법.
KR1020227045441A 2020-06-02 2021-05-26 울트라커패시터 어셈블리 KR20230018430A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063033400P 2020-06-02 2020-06-02
US63/033,400 2020-06-02
PCT/US2021/034193 WO2021247315A1 (en) 2020-06-02 2021-05-26 Ultracapacitor assembly

Publications (1)

Publication Number Publication Date
KR20230018430A true KR20230018430A (ko) 2023-02-07

Family

ID=78705436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045441A KR20230018430A (ko) 2020-06-02 2021-05-26 울트라커패시터 어셈블리

Country Status (6)

Country Link
US (1) US20210375557A1 (ko)
EP (1) EP4143863A1 (ko)
JP (1) JP2023528438A (ko)
KR (1) KR20230018430A (ko)
CN (1) CN115699235A (ko)
WO (1) WO2021247315A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210408807A1 (en) * 2020-06-30 2021-12-30 Avx Corporation System and Method for Balancing Ultracapacitors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269469B2 (en) * 2008-08-12 2012-09-18 Ivus Industries, Llc Equalizing method and circuit for ultracapacitors
KR101450717B1 (ko) * 2013-01-18 2014-10-16 포항공과대학교 산학협력단 엘씨 직렬공진을 이용한 배터리셀 밸런싱 회로
US10063071B2 (en) * 2013-03-15 2018-08-28 Atieva, Inc. Balance resistor and low pass filter
JP2015186331A (ja) * 2014-03-24 2015-10-22 Ｆｄｋリチウムイオンキャパシタ株式会社 バランス補正回路、蓄電モジュール及びバランス補正方法
JP6584798B2 (ja) * 2015-03-12 2019-10-02 株式会社日立製作所 蓄電システム及び蓄電池電車
US11381092B2 (en) * 2016-08-31 2022-07-05 General Electric Company Systems and methods for charging and discharging active power link modules in direct current power systems
US10374440B2 (en) * 2017-06-22 2019-08-06 Rockwell Collins, Inc. System and method for supercapacitor charging and balancing
KR102236384B1 (ko) * 2017-10-27 2021-04-05 주식회사 엘지화학 배터리 밸런싱을 위한 장치 및 그것을 포함하는 배터리팩

Also Published As

Publication number Publication date
CN115699235A (zh) 2023-02-03
WO2021247315A1 (en) 2021-12-09
EP4143863A1 (en) 2023-03-08
US20210375557A1 (en) 2021-12-02
JP2023528438A (ja) 2023-07-04

Similar Documents

Publication Publication Date Title
US10840031B2 (en) Ultracapacitor for use at high temperatures
JP7441249B2 (ja) マルチセル・ウルトラキャパシタ
US10454293B2 (en) System and method for charging a capacitor
US10903663B2 (en) Balancing circuit for an ultracapacitor module
US20210408807A1 (en) System and Method for Balancing Ultracapacitors
WO2019018487A1 (en) BALANCING CIRCUIT FOR ELECTRIC POWER STORAGE DEVICE
US20210375557A1 (en) Ultracapacitor Assembly
US11592497B2 (en) System and method for monitoring one or more characteristics of an ultracapacitor
US20190006126A1 (en) Interconnect Strip for an Ultracapacitor Module

Legal Events

Date Code Title Description
A201 Request for examination