KR20230007348A - 언더 디스플레이 구성요소와 교환되는 신호를 수용하기 위해 블라인드 홀이 있는 디스플레이 패널 - Google Patents

언더 디스플레이 구성요소와 교환되는 신호를 수용하기 위해 블라인드 홀이 있는 디스플레이 패널 Download PDF

Info

Publication number
KR20230007348A
KR20230007348A KR1020227037670A KR20227037670A KR20230007348A KR 20230007348 A KR20230007348 A KR 20230007348A KR 1020227037670 A KR1020227037670 A KR 1020227037670A KR 20227037670 A KR20227037670 A KR 20227037670A KR 20230007348 A KR20230007348 A KR 20230007348A
Authority
KR
South Korea
Prior art keywords
limiting examples
panel
coating
layer
nic
Prior art date
Application number
KR1020227037670A
Other languages
English (en)
Inventor
지빈 왕
마이클 헬랜더
기 왕
이루 창
Original Assignee
오티아이 루미오닉스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오티아이 루미오닉스 인크. filed Critical 오티아이 루미오닉스 인크.
Publication of KR20230007348A publication Critical patent/KR20230007348A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • H01L27/3225
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • H01L51/001
    • H01L51/5253
    • H01L51/5281
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

적층형 패널은 제2 부분을 통해 전자기 신호(들)를 수용하는 측방향 측면의 제1 및 제2 부분에서 연장된다. 제 2 부분이 아닌 제 1 부분은 증착 물질의 폐쇄 코팅을 갖는다. 제2 부분은 핵생성-억제 코팅(NIC) 및/또는 저굴절률 코팅을 포함할 수 있다. 제1 부분에서 NIC의 증착 물질에 대한 초기 고착 확률은 0.3 및/또는 하부 표면 상의 증착 물질에 대한 초기 고착 확률 미만일 수 있다. 더 높은 굴절률 매체는 저굴절률 코팅에 놓일 수 있다. 제2 부분은 증착 물질 및/또는 UVA 흡수 층으로 구성된 적어도 하나의 입자 구조를 포함할 수 있다. 제1 부분은 전자기 신호(들)를 방출하기 위한 방출 영역(들)을 포함할 수 있다. 패널은 기판 및 반도체 층(들)을 포함할 수 있다. 각 방출 영역은 제1 및 제2 전극을 포함할 수 있고, 제1 전극은 기판과 반도체 층(들) 사이에 있고 반도체 층(들)은 제1 전극과 제2 전극 사이에 있다.

Description

디스플레이 아래의 컴포넌트와 교환되는 신호를 수용하기 위한 블라인드 홀을 가진 디스플레이 패널
관련 출원
본 출원은 2020년 4월 9일자에 출원된 미국 가특허 출원 제63/007,851호, 2020년 10월 29일자에 출원된 미국 가특허 출원 제63/107,393호, 2021년 2월 25일자에 출원된 미국 가특허 출원 제63/153,834호, 및 2021년 3월 19일자에 출원된 미국 가특허 출원 제63/163,453호에 대한 우선권의 이익을 주장하며, 이들 각각의 내용은 그 전체가 본원에 참조로서 원용된다.
기술분야
본 개시내용은 디스플레이 패널에 관한 것으로, 특히 그 내부의 블라인드 홀을 통해 전자기 신호(들)를 수용하는 적층형 디스플레이 패널에 관한 것이다.
유기 발광 다이오드(OLED)와 같은 광전자 디바이스에서, 적어도 하나의 반도체 층은 애노드 및 캐소드와 같은 한 쌍의 전극 사이에 배치된다. 애노드 및 캐소드는 전원에 전기적으로 결합되고 적어도 하나의 반도체 층을 통해 서로를 향해 이동하는 정공 및 전자를 각각 생성한다. 한 쌍의 정공과 전자가 조합되면, 광자가 방출될 수 있다.
OLED 디스플레이 패널은 복수의 (서브) 픽셀을 포함할 수 있으며, 그 각각은 연관된 전극 쌍을 갖는다. 이러한 패널의 다양한 층 및 코팅은 통상적으로 진공 기반 증착 기술에 의해 형성된다.
이러한 디스플레이 패널은 비제한적인 예로서 휴대폰과 같은 전자 장치에 사용될 수 있다.
일부 비제한적인 적용 분야에서, 디스플레이 패널 내에 개구 또는 블라인드 홀을 생성하여, 전자 및/또는 광학 신호를 포함하나 이에 제한되지 않는 전자기 신호의 수신기 또는 센서 및/또는 송신기일 수 있는 언더 디스플레이 구성요소가 위치될 수 있고, 이에 따라 광 및/또는 광자를 포함하나 이에 제한되지 않는 전자 및/또는 광학 신호가 디바이스를 넘어 블라인드 홀을 통해 언더 디스플레이 구성요소와 교환될 수 있는 것이 바람직할 수 있다.
일부 비제한적인 적용 분야에서, 디스플레이 패널을 통한 이러한 블라인드 홀은 형성 후 디스플레이 패널을 형성 및/또는 수정함으로써 달성될 수 있고, 이에 따라 블라인드 홀의 영역에는 전자기(EM) 신호를 실질적으로 투과하지 않는 디스플레이 패널의 구성요소가 실질적으로 없다.
일부 비제한적인 예에서, 박막 트랜지스터(TFT) 구조(들) 및 이에 전기적으로 결합되어 (서브) 픽셀을 선택적으로 구동하기 위한 관련된 전도성 금속 라인과 같은 구성요소 중 일부는 블라인드 홀의 영역 내에 있지 않도록 제조 공정 중에 배치될 수 있다.
애노드 및 캐소드를 포함하나 이에 제한되지 않는 전극을 포함하나 이에 제한되지 않는 다른 구성요소는 블라인드 홀의 영역 외부에 있도록 제공될 수 있다.
일부 적용 분야에서, 전도성 코팅은 OLED 제조 공정 동안 전도성 코팅의 선택적 증착에 의해 전극 및/또는 이에 전기적으로 결합되는 전도성 소자와 같은 그러나 이에 제한되지 않는 디바이스 특징을 형성함으로써 이의 측방향 또는 측면에 걸친 패널의 각 (서브) 픽셀에 대한 패턴으로 전도성 코팅을 패턴화하는 것이 바람직할 수 있다.
일부 비제한적인 적용 분야에서 이렇게 하기 위한 한 가지 방법은, 일부 비제한적인 예로서 및/또는 일부 비제한적인 예에서 캐소드 및/또는 애노드를 포함하나 이에 제한되지 않는 전극에 전기적으로 결합되는 전도성 전극 물질의 증착 동안 미세 금속 마스크(FMM)의 개재를 포함한다. 그러나, 통상적으로 전극으로 사용되는 물질은 상대적으로 높은 증발 온도를 가지므로, FMM을 재사용하는 능력 및/또는 달성될 수 있는 패턴의 정밀도에 영향을 미치고 이에 따른 비용, 노력 및 복잡성을 증가시킨다.
일부 비제한적인 예에서 이렇게 하기 위한 한 가지 방법은 전극 물질을 증착하여 전극을 형성한 후 레이저 드릴링 공정으로 이의 원하지 않는 영역을 제거하여 패턴을 형성하는 단계를 포함한다. 그러나, 이러한 제거 공정은 종종 제조 공정의 수율에 영향을 미칠 수 있는 파편의 생성 및/또는 존재를 포함한다. 일부 비제한적인 예에서, 전극의 제거는 디스플레이 패널의 구조적 무결성에 불리한 영향을 미칠 수도 있다.
더 나아가, 이러한 방법은 일부 적용 분야에서 및/또는 특정 지형적 특징을 가진 일부 디바이스 패널에서 사용하기에 적합하지 않을 수 있다.
더 나아가, 드릴링 공정의 범위를 제어하는 것은 종종 어려운데, 그 결과 일부 비제한적인 예에서 전극뿐만 아니라 전극 아래의 하나 이상의 디바이스 층도 제거된다.
일부 비제한적인 예에서, 이러한 제거 공정이 블라인드 홀의 영역 내에서 애노드 및 캐소드 둘 모두를 제거하는 데 사용되기 때문에, 이러한 공정의 결과로 애노드와 캐소드 사이에 위치된 적어도 하나의 반도체 층이 또한 제거된다. 일부 비제한적인 예에서, 구멍이 드릴링 공정에 의해 형성될 수 있도록 기판도 제거될 수 있다. 이러한 활성 영역 내 홀(HIAA) 구조는 디바이스의 구조적 무결성의 감소 및 하나 이상 층의 산화 가능성을 포함하나 이에 제한되지 않는 많은 문제를 유발할 수 있다. 일부 비제한적인 예에서, 이러한 문제는 추가 처리 단계의 도입을 비롯해서 상당한 노력과 비용의 지출에 의해서만 완화될 수 있다.
적어도 하나의 반도체 층을 제거하면 추가적인 복잡성이 유발된다. 이러한 반도체 층(들)은 산화를 포함하나 이에 제한되지 않는 오염에 취약하여, 성능, 수명 및/또는 수율의 저하를 초래한다. 그 결과, 이러한 반도체 층(들)의 증착은 통상적으로 고진공 조건 하에서 수행되어 이러한 오염 가능성을 최소화한다.
따라서, 이러한 제거 공정이 실질적으로 파편의 유입 없이 달성되더라도, 다시 고진공 조건 하에서 그 후 일부 비제한적인 예에서 애노드 및 캐소드의 적어도 하나의 반도체 층의 노출 에지를 밀봉하기 위해 추가 공정 단계가 요구될 수 있어, 디스플레이 패널이 고진공 환경에서 제거되면 블라인드 홀 영역을 통한 추가적인 오염을 방지한다.
이러한 추가 처리 단계는 블라인드 홀 영역과의 경계를 따라 적어도 하나의 반도체 층 및/또는 애노드 및/또는 캐소드의 노출 에지를 둘러싸도록 물질 층을 추가하는 단계를 포함할 수 있지만 이에 제한되지 않는다. 일부 비제한적인 예에서, 물질은 프릿 유리 및/또는 박막 캡슐화(TFE) 코팅의 층을 포함할 수 있다.
2019년 5월 24일자에 CHUNG, Jin Koo 등에 의해 "Display Device"라는 명칭으로 출원되고 2020년 11월 12일자에 공개된 미국 특허 공개 제2020/0357871호는 디스플레이 패널 및 광학 부재를 포함하는 디스플레이 장치를 개시하고 있다. 디스플레이 패널은 하부 기판 및 상부 기판을 포함한다. 디스플레이 패널은 투광 영역 및 투광 영역 근처에 디스플레이 영역을 형성한다. 광학 부재는 디스플레이 패널의 후면에 인접하고 투광 영역에 대응하는 부분과 중첩된다. 디스플레이 영역은 박막 트랜지스터 및 박막 트랜지스터로부터 전류를 공급받도록 구성된 유기 발광 소자를 포함한다. 투광 영역은 디스플레이 영역에 배치된 금속 층을 포함하지 않는다. 상부 기판과 하부 기판은 투광 영역에 관통홀 구조를 갖지 않는다.
2019년 4월 8일자에 YAZDANDOOST, Mohammad Yeke 등에 의해 "Electronic Device Display for Through-Display Imaging"이라는 명칭으로 출원되고 2019년 10월 17일자에 공개된 PCT 국제 특허 공개 WO 2019/199693호는 디스플레이를 통한 이미징에 대한 시스템 및 방법을 개시하고 있다. 디스플레이는 불투명 배킹을 통해 형성된 이미징 구멍을 포함한다. 광학 이미징 어레이는 구멍과 정렬된다. 구멍 위에, 디스플레이는 증가된 광학 투과율을 위해 마련 및/또는 구성된다. 예를 들어, 이미징 구멍 위 또는 이에 인접한 디스플레이의 영역은 디스플레이의 다른 영역보다 낮은 픽셀 밀도로 형성될 수 있어, 픽셀 간 거리(예를 들어, 피치)를 증가시키고 광이 디스플레이에 걸쳐 광학 이미징 어레이에 도달할 수 있는 영역을 증가시킨다.
2020년 10월 10일자에 "Display and Electronics"라는 명칭으로 출원 및 Guangdong Oppo Mobile Telecomm Corp에 양도되고 2021년 1월 15일자에 공개된 CN 특허 공개 제CN 112234082호는 디스플레이 화면 및 전자 장치를 개시하고 있다. 디스플레이 화면은 디스플레이 층, 구동 층, 및 기판을 포함한다. 구동 층은 디스플레이 층 아래에 마련된다. 기판은 구동 층 아래에 마련된다. 제1 필름 층, 제2 필름 층 및 제3 필름 층이 차례로 적층된다. 제2 필름 층의 표면은 요철 미세구조로 형성된다. 미세구조는 디스플레이 층과 구동 층을 통과한 후 광의 전파를 변경하는 데 사용된다. 디스플레이를 통과하는 광의 회절을 줄이거나 제거하는 경로이다. 구동 층 아래의 기판의 제2 필름 층에 요철 미세구조가 형성된다. 미세구조는 디스플레이 층과 구동 층을 통과하는 광의 전파 경로를 변경시킬 수 있다, 즉 구동 층에서 방출되는 회절 광에 반응할 수 있다. 전파 경로를 간섭하고 방해하면, 전체적으로 디스플레이 화면을 통과하는 광의 회절을 줄이거나 제거하여 디스플레이 화면 아래에 배치된 카메라의 이미징 품질을 향상시킨다.
디스플레이 패널에 블라인드 홀 영역을 제공하기 위해 개선된 메커니즘을 제공하는 것이 유리할 것이다.
[도면의 간단한 설명]
이제 본 개시내용의 예시를 하기 도면을 참조하여 설명할 것이고, 상이한 도면에서 동일한 참조 번호는 동일하고 및/또는 일부 비제한적인 예에서 유사 및/또는 대응하는 요소를 나타낸다.
도 1은 본 개시내용의 일례에 따른 표면에 흡수된 흡착원자(adatom)의 상대적 에너지 상태를 나타내는 예시적인 에너지 프로파일이고;
도 2는 본 개시내용의 일례에 따른 필름 핵의 형성을 나타낸 개략도이고;
도 3a는 본 개시내용의 일례에 따른, 제1 부분 및 측방향의 제2 부분에서 블라인드 홀 영역을 포함하는 복수의 층을 갖는 예시적인 디스플레이 패널의 단면 측면으로부터의 단순화된 블록도이고;
도 3b는 본 개시내용의 일례에 따른 디스플레이 및 그 내부의 블라인드 홀 영역의 예시적인 위치로서 도 3a의 디바이스를 포함하는 예시적인 사용자 디바이스의 면을 나타내는 개략도이고;
도 3c는 본 개시내용의 일례에 따른 사용자 디바이스의 예시적인 버전의 단면 측면으로부터의 단순화된 블록도이고;
도 4는 방출 영역 및 주변 비방출 영역을 나타낸 도 3a의 디바이스의 일부의 단면 측면으로부터의 단순화된 블록도이고;
도 5는 본 개시내용의 일례에 따른 블라인드 홀 영역을 포함하는 디스플레이의 다양한 층을 나타낸 도 3a의 디바이스의 일부의 예의 단면 측면으로부터의 단순화된 블록도이다.
본 개시내용에서, 하나 이상의 숫자 값(아래 첨자를 포함하나 이에 제한되지 않음) 및/또는 이에 첨부된 소문자 알파벳 문자(들)를 갖는 참조 번호는 참조 번호에 의해 설명된 요소 또는 특징의 특정 인스턴스 및/또는 그 서브셋을 나타내는 것으로 간주될 수 있다. 첨부된 값(들) 및/또는 문자(들)에 대한 참조 없이 참조 번호에 대한 참조는 문맥이 지시하는 바와 같이 일반적으로 참조 번호 및/또는 이에 따라 설명된 모든 인스턴스 세트에 의해 설명된 요소(들) 또는 특징(들)을 나타낸다.
본 개시내용에서, 제한이 아닌 설명의 목적으로, 특정 아키텍처, 인터페이스 및/또는 기술을 포함하나 이에 제한되지 않는 본 개시내용의 완전한 이해를 제공하기 위해 특정 세부사항이 제시된다. 일부 경우에, 주지 시스템, 기술, 구성요소, 디바이스, 회로, 방법 및 적용 분야에 대한 상세한 설명은 불필요한 세부사항으로 인해 본 개시내용의 설명이 모호하게 되지 않도록 생략된다.
더 나아가, 본원에 재현된 블록도가 기술의 원리를 구현하는 예시적인 구성요소의 개념적인 견해를 나타낼 수 있음을 이해할 것이다.
따라서, 시스템 및 방법 구성요소는 본 개시내용이 본원의 설명에 이점을 가진 당업자가 용이하게 이해할 수 있는 세부사항으로 모호하게 되지 않도록 본 개시내용의 예시를 이해하는 데 적절한 특정 세부사항만을 나타내는 도면에서 적절한 경우에 관습적인 부호로 표현되었다.
본원에 제공된 모든 도면은 축척에 맞게 도시되지 않을 수 있으며 어떠한 방식으로든 본 개시내용을 제한하는 것으로 간주되지 않을 수 있다.
파선으로 도시된 특징 또는 기능은 일부 예에서 선택 사항으로 간주될 수 있다.
본 개시내용의 목적은 종래 기술의 적어도 하나의 단점을 제거하거나 완화하는 것이다.
본 개시내용은 적어도 하나의 측방향 측면의 제1 및 제2 부분에서 연장되고 제2 부분을 통해 전자기(EM) 신호(들)를 수용하는 적층형 디스플레이 패널을 개시하고 있다. 증착 물질의 폐쇄 코팅은 제1 부분의 층 표면에 있다. 제2 부분에는 이러한 폐쇄 코팅(들)이 없다. 제2 부분은 핵생성-억제 코팅(NIC)을 포함할 수 있다. 제1 부분에서 NIC 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률은 0.3 및/또는 층 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률보다 실질적으로 작을 수 있다. 제2 부분은 증착 물질로 구성된 적어도 하나의 입자 구조를 포함할 수 있다. 제2 부분은 UVA 흡수 층을 포함할 수 있다. 제2 부분은 저지수 코팅 및 그의 표면을 따라 연장되는 고지수 매체를 포함할 수 있고, 저지수 코팅의 굴절률은 고지수 매체의 굴절률보다 작을 수 있다. 제1 부분은 EM 신호(들)를 방출하기 위한 방출 영역(들)을 포함할 수 있다. 패널은 기판 및 반도체 층(들)을 포함할 수 있다. 각 방출 영역은 제1 및 제2 전극을 포함할 수 있다. 제1 전극은 기판과 반도체 층(들) 사이에 있고 반도체 층(들)은 제1 전극과 제2 전극 사이에 있다.
본 개시내용의 넓은 양태에 따르면, 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널이 개시되고, 패널은 적어도 하나의 언더 디스플레이 구성요소와 교환하기 위해 층에 대해 비스듬히 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 패널은 제1 부분에서 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고, 제2 부분에는 증착 물질의 폐쇄 코팅이 실질적으로 없다.
일부 비제한적인 예에서, 적어도 하나의 언더 디스플레이 구성요소는 수신하도록 구성된 수신기; 및 방출하도록 구성된 송신기 중 적어도 하나를 포함할 수 있고; 적어도 하나의 EM 신호는 사용자 디바이스를 넘어 패널을 통과한다.
본 개시내용의 넓은 양태에 따르면, 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널이 개시되고, 패널은 층에 대해 비스듬히 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 제1 부분에서 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고, 제2 부분에는 증착 물질의 폐쇄 코팅이 실질적으로 없다.
일부 비제한적인 예에서, 패널은 제2 부분에서 그의 노출 층 표면 상에 핵생성-억제 코팅(NIC)을 더 포함할 수 있고, 제1 부분에서 NIC의 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률은 0.3; 및 노출 층 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률 중 적어도 하나보다 실질적으로 작을 수 있다.
일부 비제한적인 예에서, 제2 부분은 증착 물질로 구성된 적어도 하나의 입자 구조를 포함할 수 있다.
일부 비제한적인 예에서, 제2 부분은 UVA 흡수 층을 포함할 수 있다.
일부 비제한적인 예에서, 패널은 제2 부분에서 패널의 노출 층 표면 상에 배치된 저지수 코팅 및 저지수 코팅의 표면을 따라 연장되는 고지수 매체를 더 포함할 수 있고, 저지수 코팅의 굴절률은 고지수 매체의 굴절률보다 작다.
일부 비제한적인 예에서, 증착 물질은 은(Ag) 및 이테르븀(Yb) 중 적어도 하나를 포함할 수 있다.
일부 비제한적인 예에서, 적어도 하나의 폐쇄 코팅의 평균 필름 두께는 약 5-80 nm 사이일 수 있다.
일부 비제한적인 예에서, 제1 부분은 층에 대해 비스듬히 EM 신호를 방출하기 위한 적어도 하나의 방출 영역을 포함할 수 있다.
일부 비제한적인 예에서, 패널은 기판; 및 그 상에 배치된 적어도 하나의 반도체 층을 더 포함할 수 있고, 각 방출 영역은 제1 전극 및 제2 전극을 포함하고, 제1 전극은 기판과 적어도 하나의 반도체 층 사이에 배치되고, 적어도 하나의 반도체 층은 제1 전극과 제2 전극 사이에 배치된다.
일부 비제한적인 예에서, 제2 전극은 증착 물질의 적어도 하나의 폐쇄 코팅을 포함할 수 있다.
일부 비제한적인 예에서, 패널의 노출 층 표면은 적어도 하나의 반도체 층의 노출 층 표면일 수 있다. 일부 비제한적인 예에서, 기판은 제1 부분과 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장될 수 있다. 일부 비제한적인 예에서, 적어도 하나의 반도체 층은 제1 부분과 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장될 수 있다.
일부 비제한적인 예에서, 제1 부분은 복수의 방출 영역을 포함할 수 있다. 일부 비제한적인 예에서, 제1 부분은 인접한 방출 영역 사이에 적어도 하나의 비방출 영역을 포함할 수 있다. 일부 비제한적인 예에서, 제2 부분에는 임의의 방출 영역이 실질적으로 없을 수 있다.
일부 비제한적인 예에서, 패널은 제1 부분에서 적어도 하나의 폐쇄 코팅의 노출 층 표면 상에 그리고 제2 부분에서 패널의 노출 층 표면 상에 배치된 적어도 하나의 커버링 층을 더 포함할 수 있다.
본 개시내용의 넓은 양태에 따르면, 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널; 및 층에 대해 비스듬히 패널의 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 교환하도록 구성된 적어도 하나의 언더 디스플레이 구성요소를 포함하는 사용자 디바이스가 개시되고, 패널은 제1 부분에서 패널의 노출 층 표면 상에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고, 제2 부분에는 증착 코팅의 폐쇄 코팅이 실질적으로 없다.
예시는 이들을 구현할 수 있는 본 개시내용의 양태와 함께 위에서 설명되었다. 당업자는 이러한 예시가 이들을 설명하는 양태와 함께 구현될 수 있지만, 이의 다른 예 또는 다른 양태와 함께 구현될 수도 있음을 이해할 것이다. 이러한 예시가 상호간에 서로 배타적이거나 이와 달리 서로 양립할 수 없는 경우, 이는 당업자에게 자명할 것이다. 일부 예는 하나의 양태와 관련하여 설명될 수 있지만, 당업자에게 자명한 바와 같이 다른 양태에도 또한 적용될 수 있다.
본 개시내용의 일부 양태는 적어도 하나의 측방향 측면의 제1 및 제2 부분에서 연장되고 제2 부분을 통해 EM 신호(들)를 수용하는 적층형 디스플레이 패널을 제공할 수 있다. 증착 물질의 폐쇄 코팅은 제1 부분의 층 표면에 있다. 제2 부분에는 이러한 폐쇄 코팅(들)이 없다.
본 개시내용은 일반적으로 전자 디바이스, 보다 구체적으로 광전자 디바이스를 포함할 수 있는 디스플레이 패널에 관한 것이다. 광전자 디바이스는 일반적으로 전기 신호를 광자로 또는 그 반대로 변환하는 임의의 디바이스를 포함한다.
본 개시내용이 광전자 디바이스에 관한 것이지만, 그 원리는 전자기(EM) 신호가 복수의 층 중 적어도 하나의 평면에 대해 비스듬히 전체적으로 또는 부분적으로 통과할 수 있는 층을 갖는 임의의 패널에 적용 가능할 수 있음을 당업자는 이해할 것이다.
박막 형성
하부 물질의 노출 층 표면(11)에 기상 증착 동안 박막을 형성하는 단계는 핵생성 및 성장 과정을 포함한다.
필름 형성의 초기 단계 동안, 충분한 수의 증기 단량체(일부 비제한적인 예에서 증기 형태의 증착 물질의 분자 및/또는 원자일 수 있음)는 통상적으로 증기 상으로부터 응축되어 하부 층의 노출 층 표면(11)에 초기 핵을 형성할 수 있다. 증기 단량체가 이러한 표면에 계속 충돌함에 따라, 이러한 초기 핵의 특성 크기 S1 및/또는 증착 밀도가 증가하여 작은 입자를 형성할 수 있다. 이러한 특성 크기 S1이 나타내는 치수의 비제한적인 예로는 이러한 입자의 높이, 폭, 길이, 및/또는 직경을 포함할 수 있다.
포화 섬 밀도에 도달한 후, 인접한 입자는 통상적으로 유착되기 시작하여, 이러한 입자의 평균 특성 크기 S1을 증가시키는 반면 증착 밀도를 감소시킬 것이다.
단량체의 지속적인 기상 증착으로, 실질적으로 폐쇄 코팅이 결과적으로 하부 물질의 노출 층 표면(11)에 증착될 수 있을 때까지 인접한 입자의 유착이 계속될 수 있다. 이로 인해 야기되는 광학 효과를 포함하는 이러한 폐쇄 코팅의 거동은 일반적으로 상대적으로 균일하고 일관되며 놀랍지 않을 수 있다.
일부 비제한적인 예에서 폐쇄 코팅이 되는, 박막 형성을 위한 적어도 3가지 기본 성장 모드가 있을 수 있다: 1) 섬(Volmer-Weber), 2) 계층별(Frank-van der Merwe), 3) Stranski-Krastanov.
섬 성장은 통상적으로 오래된 단량체 클러스터가 노출 층 표면(11) 상에 핵을 형성하고 성장하여 별개의 섬을 형성할 때 발생할 수 있다. 이러한 성장 모드는 단량체 간의 상호 작용이 단량체와 표면 간의 상호 작용보다 강할 때 발생할 수 있다.
핵생성 속도는 단위 시간당 표면에 주어진 크기(자유 에너지가 이러한 핵의 클러스터를 밀어서 성장하거나 축소하지 않는 경우)("임계 핵")의 핵이 몇 개나 형성되는지를 설명할 수 있다. 필름 형성의 초기 단계 동안, 핵의 증착 밀도가 낮아 핵이 표면의 비교적 작은 분획을 커버할 수 있으므로(예를 들어, 인접한 핵 사이에 큰 갭 I 공간이 있음) 표면에 단량체가 직접 충돌하여 핵이 성장할 가능성은 희박할 수 있다. 그러므로, 임계 핵이 성장할 수 있는 속도는 통상적으로 표면 상의 흡착원자(예를 들어, 흡착된 단량체)가 이동하여 인근의 핵에 부착되는 속도에 따라 좌우될 수 있다.
하부 물질의 노출 층 표면(11)에 흡착된 흡착원자의 에너지 프로파일의 예가 도 1에 도시되어 있다. 구체적으로, 도 1은 국소 저에너지 부위로부터 탈출하는 흡착원자(110); 노출 층 표면(11) 상의 흡착원자의 확산(120); 및 흡착원자의 탈착(130)에 대응하는 예시적인 정성적 에너지 프로파일을 도시하고 있다.
110에서, 국소 저에너지 부위는 흡착원자가 더 낮은 에너지에 있을 하부 층의 노출 층 표면(11) 상의 임의의 부위일 수 있다. 통상적으로, 핵생성 부위는 레지, 단차 에지, 화학적 불순물, 결합 부위, 및/또는 킹크("이질성")를 포함하나 이에 제한되지 않는 노출 층 표면(11) 상의 결함 및/또는 이상(anomaly)을 포함할 수 있다.
기판 이질성 부위는 E des 를 증가시켜, 이러한 부위에서 관찰되는 핵의 더 높은 증착 밀도를 초래할 수 있다. 또한, 표면 상의 불순물이나 오염은 또한 E des 를 증가시켜, 핵의 더 높은 증착 밀도를 초래할 수 있다. 고진공 조건 하에 수행되는 기상 증착 공정의 경우, 표면 상의 오염물의 유형과 증착 밀도는 진공 압력과 해당 압력을 구성하는 잔류 가스의 조성에 의해 영향을 받을 수 있다.
흡착원자가 국소 저에너지 부위에 갇히면, 통상적으로, 일부 비제한적인 예에서, 표면 확산이 일어나기 전에 에너지 장벽이 있을 수 있다. 이러한 에너지 장벽은 도 1에서 ΔE로 표현될 수 있다. 일부 비제한적인 예에서, 국소 저에너지 부위를 탈출하기 위한 에너지 장벽 ΔE가 충분히 크면, 그 부위는 핵생성 부위로 작용할 수 있다.
120에서, 흡착원자는 노출 층 표면(11) 상에서 확산될 수 있다. 비제한적인 예로서, 국소화된 흡수물의 경우, 흡착원자는 최소 표면 전위 근처에서 진동하고 흡착원자가 탈착되고 및/또는 흡착원자의 클러스터 및/또는 성장 필름에 의해 형성된 성장 섬에 통합될 때까지 다양한 인접 부위로 이동하는 경향이 있을 수 있다. 도 1에서, 흡착원자의 표면 확산과 연관된 활성화 에너지는 E s 로 표현될 수 있다.
130에서, 표면으로부터 흡착원자의 탈착과 연관된 활성화 에너지는 E des 로 표현될 수 있다. 당업자는 탈착되지 않은 임의의 흡착원자가 노출 층 표면(11)에 잔류할 수 있음을 이해할 것이다. 비제한적인 예로서, 이러한 흡착원자는 노출 층 표면(11) 상에서 확산될 수 있고, 노출 층 표면(11) 상에 섬을 형성하는 흡착원자의 클러스터의 일부가 될 수 있고, 및/또는 성장 필름 및/또는 코팅의 일부로서 통합될 수 있다.
표면에 흡착원자의 흡착 후, 흡착원자는 표면으로부터 탈착될 수 있거나, 또는 탈착되거나 다른 흡착원자와 상호 작용하여 작은 클러스터를 형성하거나 또는 성장 핵에 부착되기 전에 표면 상에서 일정 거리를 이동할 수 있다. 초기 흡착 후에 흡착원자가 표면에 잔류하는 평균 시간은 다음과 같이 주어질 수 있다:
Figure pct00001
위 방정식에서, v는 표면 상의 흡착원자의 진동 주파수이고, k는 볼츠만 상수이고, T는 온도이고, E des 는 표면으로부터 흡착원자를 탈착시키는 데 관련된 에너지이다. 이 방정식으로부터, E des 의 값이 낮을수록 흡착원자가 표면으로부터 탈착되기가 더 쉬울 수 있어, 흡착원자가 표면에 잔류할 수 있는 시간이 더 짧아짐에 유의할 수 있다. 흡착원자가 확산될 수 있는 평균 거리는 다음과 주어질 수 있다:
Figure pct00002
여기서, α 0 는 격자 상수이고, E s 는 표면 확산을 위한 활성화 에너지이다. 낮은 값의 E des 및/또는 높은 값의 E s 의 경우, 흡착원자는 탈착 전에 더 짧은 거리를 확산할 수 있어 성장 핵에 부착되거나 또는 다른 흡착원자 또는 흡착원자의 클러스터와 상호 작용할 가능성이 적을 수 있다.
증착된 입자 층 형성의 초기 단계 동안, 흡착된 흡착원자는 상호 작용하여 입자를 형성할 수 있으며 단위 면적당 입자의 임계 농도는 다음과 같이 주어진다:
Figure pct00003
여기서, E i i개의 흡착원자를 함유하는 임계 클러스터를 별도 흡착원자로 해리하는 데 관련된 에너지이고, n 0 는 흡착 부위의 총 증착 밀도이고, N i 는 다음과 주어진 단량체 증착 밀도이다:
Figure pct00004
여기서,
Figure pct00005
은 증기 충돌 속도이다. 통상적으로, I는 증착되는 물질의 결정 구조에 따라 좌우될 수 있고, 안정적인 핵을 형성하기 위해 임계 입자 크기를 결정할 수 있다.
성장 입자에 대한 임계 단량체 공급 속도는 증기 충돌 속도 및 탈착 전에 흡착원자가 확산될 수 있는 평균 영역에 의해 제공될 수 있다:
Figure pct00006
따라서, 임계 핵생성 속도는 위 방정식의 조합에 의해 주어질 수 있다:
Figure pct00007
위 방정식으로부터, 흡착된 흡착원자를 위한 낮은 탈착 에너지를 갖고, 흡착원자의 확산을 위한 높은 활성화 에너지를 갖고, 고온에 있고, 및/또는 증기 충돌 속도에 적용된 표면에 대해 임계 핵생성 속도가 억제될 수 있음을 유의할 수 있다.
고진공 조건 하에서, 표면에 충돌하는 분자의 플럭스(cm2-sec당)는 다음과 같이 주어질 수 있다:
Figure pct00008
여기서, P는 압력이고, M은 분자량이다. 그러므로, H2O와 같은 반응성 가스의 더 높은 분압은 기상 증착 동안 표면에 더 높은 오염 증착 밀도를 유발하여, E des 의 증가 및 이에 따른 핵의 더 높은 증착 밀도를 초래할 수 있다.
본 개시내용에서, "핵생성-억제"는 약 0.3 미만을 포함하나 이에 제한되지 않는 0에 가까운 그 상의 (일부 비제한적인 예에서 형성될 수 있는 증착 코팅(325)을 포함하나 이에 제한되지 않는) 증착 물질(426)의 증착에 대한 초기 고착 확률 S 0 를 나타내는 표면을 갖는 코팅, 물질, 및/또는 층을 나타낼 수 있고, 이에 따라 이러한 표면 상의 증착 물질(426)(및/또는 증착 코팅(325))의 증착이 억제될 수 있다.
본 개시내용에서, "핵생성-촉진"은 약 0.7 초과를 포함하나 이에 제한되지 않는 1에 가까운 그 상의 (일부 비제한적인 예에서 형성될 수 있는 증착 코팅(325)을 포함하나 이에 제한되지 않는) 증착 물질(426)의 증착에 대한 초기 고착 확률 S 0 를 나타내는 표면을 갖는 코팅, 물질, 및/또는 층을 나타낼 수 있고, 이에 따라 이러한 표면 상의 증착 물질(426)(및/또는 증착 코팅(325))의 증착이 용이하게 이루어질 수 있다.
특정 이론에 구속되지 않고, 이러한 핵의 형상과 크기, 및 이러한 핵의 입자로 이 후 박막으로의 순차적 성장은 증기, 표면, 및/또는 응축된 필름 핵 사이의 계면 장력을 포함하나 이에 제한되지 않는 다수의 요인에 따라 좌우될 수 있다고 상정될 수 있다.
표면의 핵생성 억제 및/또는 핵생성 촉진 특성의 한 가지 척도는 (전도성) 증착 코팅(325)이 포함되는 주어진 증착 물질(426)에 대한 표면의 초기 고착 확률 S 0 일 수 있다.
일부 비제한적인 예에서, 고착 확률 S는 다음과 같이 주어질 수 있다:
Figure pct00009
여기서, N ads 는 노출 층 표면(11)에 잔류하는(즉, 필름에 통합된) 흡착원자의 수이며, N total 은 표면 상의 충돌 단량체의 총 수이다. 1과 같은 고착 확률 S는 표면에 충돌하는 모든 단량체가 흡착된 후 성장 필름에 통합됨을 나타낼 수 있다. 0과 같은 고착 확률 S는 표면에 충돌하는 모든 단량체가 탈착된 후 어떠한 필름도 표면에 형성되지 않음을 나타낼 수 있다.
다양한 표면 상의 증착 물질의 고착 확률 S는 문헌[Walker et al., J. Phys. Chem. C 2007, 111, 765 (2006)]에 기재된 바와 같은 이중 수정 결정 마이크로밸런스(QCM) 기술을 포함하나 이에 제한되지 않는 고착 확률 S를 측정하는 다양한 기술을 사용하여 평가될 수 있다.
증착 물질(426)(이에 의해 형성된 증착 코팅(325)을 포함하나 이에 제한되지 않음)의 증착 밀도가 증가함에 따라(예를 들어, 평균 필름 두께 d의 증가), 고착 확률 S가 변할 수 있다.
그러므로, 초기 고착 확률 S 0 는 임의의 상당한 수의 임계 핵의 형성 전에 표면의 고착 확률 S로 지정될 수 있다. 초기 고착 확률 S 0 의 한 가지 척도는 초기 증착 단계 동안 증착 물질(426)에 대한 표면의 고착 확률 S를 포함할 수 있으며, 표면에 걸친 증착 물질(426)의 평균 필름 두께 d는 임계값 이하이다. 일부 비제한적인 예의 설명에서, 초기 고착 확률 S 0 에 대한 임계값은, 비제한적인 예로서, 1 nm로 지정될 수 있다. 이어서, 평균 고착 확률
Figure pct00010
는 다음과 같이 주어질 수 있다:
Figure pct00011
여기서, S nuc 는 입자에 의해 커버된 영역의 고착 확률 S이며, A nuc 는 입자에 의해 커버된 기판 표면 영역의 백분율이다.
비제한적인 예로서, 낮은 초기 고착 확률 S 0 는 평균 필름 두께 d가 증가함에 따라 증가할 수 있다. 이는 입자가 없는 표면의 영역과, 비제한적인 예로서 베어 기판(10)과, 높은 증착 밀도를 갖는 영역 간의 고착 확률 S의 차이에 기초하여 이해될 수 있다. 비제한적인 예로서, 입자의 표면에 충돌하는 단량체는 1에 근접하는 고착 확률 S를 가질 수 있다.
도 1에 도시된 에너지 프로파일(110, 120, 130)에 기초하여, 탈착을 위한 상대적으로 낮은 활성화 에너지 E des 및/또는 표면 확산을 위한 상대적으로 높은 활성화 에너지 E s 를 나타내는 물질이 NIC 물질(416)로 증착될 수 있고 다양한 적용 분야에서 사용하기에 적합할 수 있는 것으로 상정될 수 있다.
특정 이론에 구속되지 않고, 일부 비제한적인 예에서 핵생성 및 성장 동안 존재하는 다양한 계면 장력 사이의 관계는 모세관 이론에서 Young의 방정식에 따라 지시될 수 있는 것으로 상정될 수 있다:
Figure pct00012
여기서, γ sv 는 기판(10)과 증기 사이의 계면 장력에 해당하고, γ fs 는 증착 물질(426)과, 및/또는 이에 의해 형성된 박막 증착 코팅(325)과, 기판(10) 사이의 계면 장력에 해당하고, γ vf 는 증기와 필름 사이의 계면 장력에 해당하고, θ는 필름 핵 접촉각이다. 도 2는 이러한 방정식에서 제시된 다양한 파라미터 사이의 관계를 도시하고 있다.
Young의 방정식에 기초하여, 섬 성장의 경우, 필름 핵 접촉각 θ가 0보다 클 수 있고, 이에 따라 γ < γ fs + γ Vf 가 도출될 수 있다.
증착 물질(426)이 기판(10)을 "습윤"시키는 층 성장의 경우, 핵 접촉각 θ는 0과 동일할 수 있고, 이에 따라 γ = γ fs + y vf 이다.
필름 과성장의 단위 면적당 변형 에너지가 증기와 증착 물질(426) 사이의 계면 장력에 대해 큰 Stranski-Krastanov(S-K) 성장의 경우, γ > γ fs + γ vf 이다.
임의의 특정 이론에 구속되지 않고, NIC 물질(416)과 기판(10)의 노출 층 표면(11) 사이의 계면에서 증착 물질(426)(이에 의해 형성된 증착 코팅(325)을 포함하나 이에 제한되지 않음)의 핵생성 및 성장 모드가 θ> 0인 섬 성장 모델을 따를 수 있는 것으로 상정될 수 있다.
특히, NIC 물질(416)이 증착 물질(426)을 향해 (일부 비제한적인 예에서, Walker 등에 의해 설명된 이중 QCM 기술에서 식별된 조건 하에서) 상대적으로 낮은 초기 고착 확률 S 0 를 나타내는 경우, 증착 물질(426)의 상대적으로 높은 박막 접촉각 θ가 있을 수 있다.
반대로, 증착 물질(426)이 NIC 물질(416)을 사용하지 않고 비제한적인 예로서 섀도우 마스크를 이용하여 표면에 선택적으로 증착될 수 있는 경우, 이러한 증착 물질(426)의 핵생성 및 성장 모드는 다를 수 있다. 특히, 섀도우 마스크 패터닝 공정을 사용하여 형성된 코팅이 적어도 일부 비제한적인 예에서 약 10° 미만의 상대적으로 낮은 박막 접촉각 θ를 나타낼 수 있는 것으로 관찰되었다.
다소 놀랍게도, 일부 비제한적인 예에서 (핵생성-억제) NIC(410)(및/또는 포함되는 NIC 물질(416))가 상대적으로 낮은 임계 표면 장력을 나타낼 수 있음을 이제 밝혔다.
당업자는 코팅, 층, 및/또는 이러한 코팅 및/또는 층을 구성하는 물질의 "표면 에너지"가 일반적으로 코팅, 층, 및/또는 물질의 임계 표면 장력에 대응할 수 있음을 이해할 것이다. 표면 에너지의 일부 모델에 따르면, 표면의 임계 표면 장력은 이러한 표면의 표면 에너지에 실질적으로 대응할 수 있다.
일반적으로, 표면 에너지가 낮은 물질은 분자간 힘이 낮을 수 있다. 일반적으로, 분자간 힘이 낮은 물질은 분자간 힘이 큰 다른 물질에 비해 낮은 온도에서 쉽게 결정화되거나 다른 상 변형을 겪을 수 있다. 적어도 일부 적용 분야에서, 비교적 낮은 온도에서 쉽게 결정화되거나 다른 상 변형을 겪는 물질은 디바이스의 장기적인 성능, 안정성, 신뢰성, 및/또는 수명에 해로울 수 있다.
특정 이론에 구속되지 않고, 특정 저에너지 표면은 상대적으로 낮은 초기 고착 확률 S 0 를 나타낼 수 있고 이에 따라 NIC 물질(416)을 형성하는 데 적합할 수 있는 것으로 상정될 수 있다.
임의의 특정 이론에 구속되지 않고, 특히 낮은 표면 에너지 표면의 경우, 임계 표면 장력이 표면 에너지와 양의 상관관계가 있을 수 있는 것으로 상정될 수 있다. 예를 들어, 상대적으로 낮은 임계 표면 장력을 나타내는 표면도 상대적으로 낮은 표면 에너지를 나타낼 수 있고, 상대적으로 높은 임계 표면 장력을 나타내는 표면도 상대적으로 높은 표면 에너지를 나타낼 수 있다.
위에서 설명된 Young의 방정식을 참조하면, 더 낮은 표면 에너지는 더 큰 접촉각 θ를 초래하면서 γ sv 도 낮추므로, 이러한 표면이 증착 물질(426)에 대해 낮은 습윤성 및 낮은 초기 고착 확률 S 0 를 가질 가능성을 높일 수 있다.
다양한 비제한적인 예에서, 본원에서 임계 표면 장력 값은 약 상온 및 압력(NTP)에서 측정된 값에 해당할 수 있으며, 이는 일부 비제한적인 예에서 20℃의 온도 및 1 atm의 절대 압력에 해당할 수 있다. 일부 비제한적인 예에서, 표면의 임계 표면 장력은 문헌[Zisman, W.A,. "Advances in Chemistry" 43(1964), p. 1-51]에 더 상세히 설명된 바와 같이 Zisman 방법에 따라 결정될 수 있다.
일부 비제한적인 예에서, NIC 물질(416)의 노출 층 표면(11)은 약 20 dyne/cm, 약 19 dyne/cm, 약 18 dyne/cm, 약 17 dyne/cm, 약 16 dyne/cm, 약 15 dyne/cm, 약 13 dyne/cm, 약 12 dyne/cm, 또는 약 11 dyne/cm 미만의 임계 표면 장력을 나타낼 수 있다.
일부 비제한적인 예에서, NIC 물질(416)의 노출 층 표면(11)은 약 6 dyne/cm, 약 7 dyne/cm, 약 8 dyne/cm, 약 9 dyne/cm, 또는 약 10 dyne/cm 초과의 임계 표면 장력을 나타낼 수 있다.
당업자는 고체의 표면 에너지를 결정하기 위한 다양한 방법 및 이론이 알려져 있음을 이해할 것이다. 비제한적인 예로서, 표면 에너지는 접촉각 θ의 일련의 측정치에 기초하여 계산 및/또는 유도될 수 있으며, 여기서 다양한 액체는 고체의 표면과 접촉하여 액체-증기 계면과 표면 사이의 접촉각 θ를 측정한다. 일부 비제한적인 예에서, 고체 표면의 표면 에너지는 표면을 완전히 습윤하는 가장 높은 표면 장력을 갖는 액체의 표면 장력과 동일할 수 있다. 비제한적인 예로서, Zisman 플롯은 표면의 0°의 접촉각 θ를 초래하는 가장 높은 표면 장력 값을 결정하는 데 사용될 수 있다.
특정 이론에 구속되지 않고, 일부 비제한적인 예에서 증착 코팅(325)의 접촉각 θ는 증착 물질(426)이 증착되는 NIC 물질(416)의 특성(초기 고착 확률 S 0 를 포함하나 이에 제한되지 않음)에 적어도 부분적으로 기초하여 결정될 수 있는 것으로 상정될 수 있다. 따라서, 상대적으로 높은 접촉각 θ를 나타내는 증착 물질(426)의 선택적 증착을 가능하게 하는 물질(316)을 패터닝하면 일부 이점을 제공할 수 있다.
당업자라면 이해할 수 있는 바와 같이, (i) 예를 들어 약 19 dynes/cm 또는 약 15 dynes/cm 이하의 상대적으로 낮은 임계 표면 장력; (ii) 예를 들어 약 1.45 또는 약 1.35 이하의 가시 파장 범위에서 상대적으로 낮은 굴절률 n; 및 (iii) 예를 들어 약 0.05 또는 약 0.01 이하의 가시 파장 범위에서 상대적으로 낮은 감쇠 계수의 조합을 나타내는 NIC 물질(416)이 금속 증착된 물질(426)을 패터닝하면서, 특히 예를 들어 약 30 dyne/cm 또는 약 300 dyne/cm 초과의 높은 임계 표면 장력을 갖는 층으로 계면을 형성하는 경우에, 상당한 정도의 광 투과도를 가능하게 하는 데 적합할 수 있다.
당업자는 접촉각 θ를 측정하기 위해 정적 및/또는 동적 세실 드롭 방법 및 펜던트 드롭 방법을 포함하나 이에 제한되지 않는 다양한 방법을 사용할 수 있음을 이해할 것이다.
일부 비제한적인 예에서, (일부 비제한적인 예에서, 약 300K의 온도 T에서) 탈착을 위한 활성화 에너지(E des )는 열 에너지(k B T)의 약 2배, 약 1.5배, 약 1.3배, 약 1.2배, 약 1.0배, 약 0.8배, 또는 약 0.5배 미만일 수 있다. 일부 비제한적인 예에서, (일부 비제한적인 예에서, 약 300K의 온도 T에서) 표면 확산을 위한 활성화 에너지(E s )는 열 에너지(k B T)의 약 1.0배, 약 1.5배, 약 1.8배, 약 2배, 약 3배, 약 5배, 약 7배, 또는 약 10배 초과일 수 있다.
특정 이론에 구속되지 않고, 하부 층의 노출 층 표면(11)과 NIC 물질(416) 사이의 계면에서 및/또는 그 근처에서 박막 핵생성 및 증착 물질(426)의 성장 동안, NIC(410)에 의한 증착 물질(426)의 고체 표면의 핵생성 억제로 인해 증착 물질(426)의 에지와 하부 층 사이의 상대적으로 높은 접촉각 θ가 관찰될 수 있는 것으로 상정될 수 있다. 이러한 핵생성-억제 특성은 하부 층, 박막 증기 및 NIC(410) 사이의 표면 에너지 최소화에 의해 구동될 수 있다.
표면의 핵생성-억제 및/또는 핵생성-촉진 특성의 한 가지 척도는 기준 표면 상의 동일한 전도성 증착 물질(426)의 초기 증착 속도에 대한 표면 상의 주어진 (전기적으로 전도성인) 증착 물질(426)의 초기 증착 속도일 수 있으며, 둘 모두의 표면은 (전도성) 증착 물질(426)의 증발 플럭스에 적용 및/또는 노출된다.
디스플레이 패널
이제 도 3a를 참조하면, 디스플레이 패널(310)과 같은 예시적인 적층형 디바이스의 단면도가 도시되어 있다. 일부 비제한적인 예에서, 도 4에 더 상세히 도시된 바와 같이, 디스플레이 패널(310)은 기판(10) 상에 증착된 복수의 층을 포함할 수 있고, 이는 디스플레이 패널(310)의 면(301)을 형성하는 최외곽 층으로 정점을 이룰 수 있다.
X-축으로 식별되는 횡축이 Z-축으로 식별되는 종축과 함께 도시되어 있다. Y-축으로 식별되는 제2 횡축은 X-축과 Z-축 둘 모두에 대해 실질적으로 횡방향인 것으로 도시되어 있다. 횡축 중 적어도 하나는 디스플레이 패널(310)의 측방향 측면을 정의할 수 있다. 종축은 디스플레이 패널(310)의 횡방향 측면을 정의할 수 있다.
디스플레이 패널(310)의 층은 횡축에 의해 정의된 평면에 실질적으로 평행한 측방향 측면으로 연장될 수 있다. 당업자는 이러한 실질적인 평면 표현이 일부 비제한적인 예에서 예시를 위한 추상일 수 있음을 이해할 것이다. 일부 비제한적인 예에서, 디스플레이 패널(310)의 측방향 범위에 걸쳐, 일부 비제한적인 예에서 비평면 전이 영역(측방향 갭 및 불연속 포함)에 의해 분리된 층 및/또는 층(들)의 실질적으로 완전한 부재를 포함하여, 상이한 두께 및 치수의 국소화된 실질적으로 평면인 지층이 있을 수 있다.
따라서, 예시의 목적을 위해, 디스플레이 패널(310)은 실질적으로 평행한 평면 층의 실질적으로 계층화된 구조로서 그 단면 측면으로 도시되어 있지만, 이러한 디스플레이 패널은 국소적으로 특징부를 형성하기 위한 다양한 지형을 예시할 수 있고, 그 각각은 단면 측면으로 논의된 계층화된 프로파일을 실질적으로 나타낼 수 있다.
디스플레이 패널(310)의 면(301)은 횡축에 의해 정의된 평면을 따라 실질적으로 측방향 측면에 걸쳐 연장된다.
디스플레이 패널(310)의 측방향 측면은 적어도 하나의 제1 부분(311) 및 적어도 하나의 제2 부분(312)을 포함하는 것으로 이해될 수 있다. 각각의 적어도 하나의 제2 부분(312)은 블라인드 홀 영역(313)에 대응한다.
일부 비제한적인 예에서, 디스플레이 패널(310)은 면(301)의 층에 대해 비스듬히 면(301)을 통해 적어도 하나의 EM 신호(331)를 교환하기 위해 그 내부에 적어도 하나의 언더 디스플레이 구성요소(330)를 수용하는 사용자 디바이스(400)의 면(301)으로서 작용할 수 있다.
일부 비제한적인 예에서, 디스플레이 패널(310)에 적어도 하나의 블라인드 홀 영역(313)이 있을 수 있다. 도면의 다양한 예에 도시된 바와 같이, 일부 비제한적인 예에서, 적어도 하나의 블라인드 홀 영역(313)은 디스플레이 패널(310)의 에지에 근접하게 위치될 수 있다.
이제 도 3b를 참조하면, 예시적인 사용자 디바이스(300)의 예시적인 면을 나타낸 개략도가 도시되어 있다. 도 3b의 평면도에서, 일부 비제한적인 예에서 실질적으로 서로 횡방향일 수 있는 X-축 및 Y-축으로 각각 식별되는 한 쌍의 횡축이 도시되어 있다.
이러한 사용자 디바이스(400)의 이러한 면(300) 중 적어도 하나에 디스플레이가 있으며, 이는 일부 비제한적인 예에서 도 3a의 디스플레이 패널(310)일 수 있다. 이러한 면(300) 중 적어도 하나에 적어도 하나의 블라인드 홀 영역(313)이 있을 수 있다. 도면의 다양한 예에 도시된 바와 같이, 일부 비제한적인 예에서, 적어도 하나의 블라인드 홀 영역(313)은 면(301)의 에지에 위치될 수 있다.
일부 비제한적인 예에서, 도면의 처음 두 예시에 도시된 바와 같이, 블라인드 홀 영역(313a, 313b)은 단면에서 실질적으로 원형의 원통형 블라인드 홀 영역(313)에 대응하여 평면에서 볼 때 실질적으로 원형일 수 있다. 일부 비제한적인 예에서, 도면의 제3 예시에 도시된 바와 같이, 블라인드 홀 영역(313C)은 평면에서 볼 때 긴 타원형 구성을 포함하나 이에 제한되지 않는 다른 구성을 가질 수 있다.
일부 비제한적인 예에서, 블라인드 홀 영역(313)의 단면 치수는 관련 언더 디스플레이 구성요소(330)의 능동 센서 및/또는 이미터 영역의 단면 크기에 대응하는 수 mm 정도일 수 있다.
일부 비제한적인 예에서, 사용자 디바이스(400)는 스마트폰, 태블릿, 랩탑, 및/또는 e-리더와 같지만 이에 제한되지 않는 컴퓨팅 디바이스, 및/또는 모니터, 텔레비전 세트, 및/또는 자동차 디스플레이 및/또는 윈드쉴드, 가전 제품, 및/또는 의료, 상업, 및/또는 산업용 디바이스를 포함하나 이에 제한되지 않는 스마트 디바이스와 같은 일부 다른 전자 디바이스일 수 있다.
일부 비제한적인 예에서, 면(301)은 바디(320), 및/또는 그 내부의 개구(321)에 대응 및/또는 이와 교합할 수 있으며, 그 내부에 적어도 하나의 언더 디스플레이 구성요소(330)가 수용될 수 있다.
일부 비제한적인 예에서, 적어도 하나의 언더 디스플레이 구성요소(330)는 면(301)에 대향하는 표면 상에 디스플레이 패널(310)과 일체로 또는 조립된 모듈로서 형성될 수 있다. 일부 비제한적인 예에서, 적어도 하나의 언더 디스플레이 구성요소(330)는 면(301)에 대향하는 디스플레이 패널(310)의 기판(10)의 표면에 형성될 수 있다.
디스플레이 패널(310)의 적어도 하나의 제2 부분(312)에 의해 형성된 블라인드 홀 영역(313)은 횡축에 의해 정의된 평면에 대해 비스듬히 디스플레이 패널(310)의 면(301)을 통해 또는 동시에 디스플레이 패널(310)의 면(301)을 포함하나 이에 제한되지 않는 디스플레이 패널(310)의 층을 통해 적어도 하나의 EM 신호(331)의 교환을 가능하게 한다.
다시 말해서, 적어도 하나의 EM 신호(331)는 제2 부분(312)의 블라인드 홀 영역(313)을 통과하여 면(301)을 통과한다. 그 결과, 적어도 하나의 EM 신호(331)는, 디스플레이 패널(310)을 측방향으로 가로질러 전도성 코팅을 따라 전도되는 임의의 전류를 포함하나 이에 제한되지 않는, 측방향 측면을 따라 제2 부분(312)으로부터 제1 부분(311)으로(또는 그 반대로) 연장될 수 있는 임의의 EM 복사를 배제한다.
더 나아가, 당업자는 적어도 하나의 EM 신호(331)가 단독으로 또는 다른 EM 신호(331)와 함께 적어도 하나의 EM 신호(331)가 다른 EM 신호(331)와 구별될 수 있는 식별자를 포함하나 이에 제한되지 않는 일부 정보 콘텐츠를 전달하는 점에서, 적어도 하나의 EM 신호(331)가 전류 및/또는 이에 의해 생성된 전기장을 포함하나 이에 제한되지 않는 EM 복사 자체와 구별될 수 있음을 이해할 것이다. 일부 비제한적인 예에서, 정보 콘텐츠는 파장, 주파수, 위상, 타이밍, 대역폭, 저항, 커패시턴스, 임피던스, 컨덕턴스, 및/또는 적어도 하나의 EM 신호(331)의 다른 특성 중 적어도 하나를 지정, 변경 및/또는 변조함으로써 전달될 수 있다.
일부 비제한적인 예에서, 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하는 적어도 하나의 EM 신호(331)는 적어도 하나의 광자를 포함할 수 있고, 일부 비제한적인 예에서 가시 스펙트럼, IR 스펙트럼, 및/또는 NIR 스펙트럼 내에 있지만 이에 제한되지 않는 파장 스펙트럼을 가질 수 있다.
일부 비제한적인 예에서, 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하는 광자는 이에 입사하는 주변 광을 포함할 수 있다.
일부 비제한적인 예에서, 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통해 교환되는 적어도 하나의 EM 신호(331)는 적어도 하나의 언더 디스플레이 구성요소(331)에 의해 송신 및/또는 수신될 수 있다.
일부 비제한적인 예에서, 도 3c에 비제한적인 예로서 도시된 바와 같이, 적어도 하나의 언더 디스플레이 구성요소(330)는 사용자 디바이스(400)를 넘어 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하는 광자(331r, 332r, 333r, 334r)를 포함하나 이에 제한되지 않는 적어도 하나의 EM 신호(331)를 수신 및 처리하도록 구성된 수신기(330r)를 포함할 수 있다. 이러한 수신기(330r)의 비제한적인 예로는 언더 디스플레이 카메라(UDC), 및/또는 IR 센서, NIR 센서, LIDAR 센서, 지문 센서, 광학 센서, 적외선 근접 센서, 홍채 인식 센서, 및/또는 얼굴 인식 센서를 포함하나 이에 제한되지 않는 센서를 포함한다.
일부 비제한적인 예에서, 도 3c에 비제한적인 예로서 도시된 바와 같이, 적어도 하나의 언더 디스플레이 구성요소(330)는 사용자 디바이스(400)를 넘어 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하는 광자(3311, 332t)를 포함하나 이에 제한되지 않는 적어도 하나의 EM 신호(331)를 방출하도록 구성된 송신기(330t)를 포함할 수 있다. 이러한 송신기(330t)의 비제한적인 예로는 내장 플래시, 손전등, IR 이미터, 및/또는 NIR 이미터를 포함하나 이에 제한되지 않는 광원, 및/또는 LIDAR 감지 모듈, 지문 감지 모듈, 광학 센서, IR 센서, 홍채 인식 모듈, 및/또는 얼굴 인식 모듈을 포함한다.
일부 비제한적인 예에서, 도 3c에 비제한적인 예로서 도시된 바와 같이, 송신기(330t)를 포함하는 적어도 하나의 언더 디스플레이 구성요소(330)에 의해 방출된 것을 포함하나 이에 제한되지 않는 사용자 디바이스(400)를 넘어 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하는 광자(331r, 332r, 333e, 334e)를 포함하나 이에 제한되지 않는 적어도 하나의 EM 신호(331)는 디스플레이 패널(310)로부터 방출될 수 있고, 사용자 디바이스(400) 외부의 표면(340)에서 반사되어 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통해 수신기(330r)를 포함하는 적어도 하나의 언더 디스플레이 구성요소(330)로 다시 통과할 수 있다.
일부 비제한적인 예에서, 도 3c에 비제한적인 예로서 도시된 바와 같이, 사용자 디바이스(400) 내에 복수의 언더 디스플레이 구성요소(330)가 있을 수 있으며, 이 중에서 제1 언더 디스플레이 구성요소는 사용자 디바이스(400)를 넘어 디스플레이 패널(310)의 제2 부분(312)의 블라인드 홀 영역(313)을 통과하기 위한 광자를 포함하나 이에 제한되지 않는 적어도 하나의 EM 신호(331)를 방출하기 위한 송신기(330t)를 포함하고, 제2 언더 디스플레이 구성요소는 광자를 포함하나 이에 제한되지 않는 적어도 하나의 EM 신호(331)를 수신하기 위한 수신기(330r)를 포함한다.
도시되지는 않았지만, 일부 비제한적인 예에서, 이러한 송신기(330t) 및 수신기(330r)는 적어도 하나의 언더 디스플레이 구성요소(330) 중 단일의 공통된 것으로 구현될 수 있다.
일부 비제한적인 예에서, 도 3c에 비제한적인 예로서 도시된 바와 같이, 적어도 하나의 언더 디스플레이 구성요소(530)는 광자를 포함하나 이에 제한되지 않는 EM 신호(331)를 방출하지 않을 수 있지만, 오히려 면(301)을 형성하는 디스플레이 패널(310)은 광자(333e, 334e)를 방출하는 유기 발광 다이오드(OLED) 디바이스를 포함하나 이에 제한되지 않는 광발광 디바이스를 포함하나 이에 제한되지 않는 광전자 디바이스를 포함할 수 있다.
일부 비제한적인 예에서, 방출된 광자(333e, 334e)는 실질적으로 종방향 측면을 포함하나 이에 제한되지 않는 디스플레이 패널(310)의 층에 대해 비스듬히 이의 측방향 측면의 제1 부분(311)에 의해 방출될 수 있다.
일부 비제한적인 예에서, 방출된 광자(333e, 334e)는 표면(340)에서 반사되고 디스플레이 패널(310)을 통해 반환되어 적어도 하나의 언더 디스플레이 구성요소(330r)에 의해 수신될 수 있다.
이제 도 4를 참조하면, 본 개시내용에 따른 예시적인 광전자 디바이스(400)의 일부의 단면 측면으로부터의 단순화된 블록도가 도시되어 있다. 도시된 디바이스(400)의 일부는 디스플레이 패널(310)의 적어도 하나의 제1 부분(311) 중 하나 및 적어도 하나의 제2 부분(312) 중 하나(의 일부)에 대체로 대응하는 것으로 이해될 것이다.
디바이스(400)는 기판(10)을 포함할 수 있으며, 그 위에 각각 제1 전극(404), 적어도 하나의 반도체 층(405), 및 제2 전극(406)을 포함하는 복수의 층을 포함하는 프런트플레인이 적어도 제1 부분(311)에서 전원에 결합될 때 광자 방출 및/또는 방출된 광자의 조작을 위해 메커니즘을 제공하도록 배치될 수 있다.
일부 비제한적인 예에서, 기판(10)은 유리, 사파이어, 및/또는 다른 적절한 무기 재료를 포함하나 이에 제한되지 않는 무기 재료, 및/또는 폴리이미드 및 Si계 폴리머를 포함하나 이에 제한되지 않는 폴리머를 포함하나 이에 제한되지 않는 유기 재료를 포함하나 이에 제한되지 않는 사용하기에 적합한 재료로 형성될 수 있다.
일부 비제한적인 예에서, 일부 비제한적인 예에서 백플레인 층을 포함 및/또는 이로 및/또는 이로서 형성될 수 있는 추가 층은 기판(10)과 제1 전극(404) 사이에 제공될 수 있다. 일부 비제한적인 예에서, 백플레인 층은 일부 비제한적인 예에서 포토리소그래피 공정에 의해 형성될 수 있는 박막 트랜지스터(TFT) 트랜지스터, 레지스터, 및/또는 커패시터(총체적으로 TFT 구조(401))를 포함하나 이에 제한되지 않는 하나 이상의 전자 및/또는 광전자 구성요소를 포함하나 이에 제한되지 않는 디바이스(400)를 구동하기 위한 전력 회로 및/또는 스위칭 소자를 포함할 수 있다. 일부 비제한적인 예에서, 이러한 TFT 구조(401)는 버퍼 층의 일부 위에 형성된 반도체 활성 영역을 포함할 수 있으며, 게이트 절연 층은 실질적으로 커버하도록 그 상에 증착된다. 일부 비제한적인 예에서, 게이트 전극은 게이트 절연 층의 상단에 형성될 수 있고 층간 절연 층은 그 상에 증착될 수 있다.
일부 비제한적인 예에서, 디스플레이 패널(310)의 측방향 측면의 제1 부분(311) 내에 디바이스(400)의 적어도 하나의 방출 영역(407)이 있을 수 있다. 일부 비제한적인 예에서, 제1 부분(311) 내에 복수의 방출 영역(407)이 있을 수 있다.
대조적으로, 제2 부분(312)은 적어도 하나의 EM 신호(331)가 교환될 수 있는 블라인드 홀 영역(313)을 제공하기 위해 임의의 방출 영역(407)이 실질적으로 없다.
각 방출 영역(407)은 제1 전극(404) 및 제2 전극(406)을 포함한다. 적어도 하나의 반도체 층(405)은 제1 전극(404)과 제2 전극(406) 사이에 놓여 있다.
일부 비제한적인 예에서, 제1 전극(404) 및/또는 제2 전극(406)은 각각 애노드 및 캐소드에 대응하거나 그 반대일 수 있다. 일부 비제한적인 예에서, 제1 전극(404) 및/또는 제2 전극(406)은, 일부 비제한적인 예에서 백플레인 층에 적어도 하나의 TFT 구조(401)를 통합할 수 있는, 일부 비제한적인 예에서 적어도 하나의 구동 회로를 통해 전원의 단자 및/또는 접지에 전기적으로 결합될 수 있다. 일부 비제한적인 예에서, 제1 전극(404)은 애노드를 포함할 수 있다. 일부 비제한적인 예에서, 제2 전극(406)은 캐소드를 포함할 수 있다.
일부 비제한적인 예에서, 디바이스(400)의 각 방출 영역(407)은 단일 디스플레이 픽셀(408P)에 대응한다. 일부 비제한적인 예에서, 각 픽셀(408P)은 주어진 파장 스펙트럼에서 광을 방출할 수 있다. 일부 비제한적인 예에서, 파장 스펙트럼은 가시 스펙트럼의 색상에 대응할 수 있지만, 이에 제한되지 않는다.
일부 비제한적인 예에서, 디바이스(400)의 각 방출 영역(407)은 디스플레이 픽셀(408p)의 서브 픽셀(408s)에 대응할 수 있다. 일부 비제한적인 예에서, 복수의 서브 픽셀(408s)을 조합하여 단일 디스플레이 픽셀(408P)을 형성하거나 또는 표현할 수 있다. 일부 비제한적인 예에서, 단일 디스플레이 픽셀(408p)은 일부 비제한적인 예에서 R(ed), G(reen), 및/또는 B(lue) 서브 픽셀(408s)에 해당할 수 있는 3개 이상의 서브 픽셀(408s)로 표현될 수 있다.
일부 비제한적인 예에서, 주어진 서브 픽셀(408s)에 의해 방출된 광의 방출 스펙트럼은 서브 픽셀(408s)이 표시되는 색상에 대응할 수 있다.
일부 비제한적인 예에서, 디바이스(400)의 개별 방출 영역(407)은 제1 부분(311)에서 측방향 패턴으로 배치될 수 있다. 일부 비제한적인 예에서, 패턴은 일부 비제한적인 예에서 제1 횡축을 따라 연장될 수 있는 제1 측방향을 따라 연장될 수 있다. 일부 비제한적인 예에서, 패턴은 일부 비제한적인 예에서 제2 횡축을 따라 연장될 수 있는 제2 측방향을 따라 연장될 수도 있다.
이러한 패턴의 비제한적인 예는 도 5에 개략적으로 도시되어 있다. 그러나, 예시의 단순함을 위해, 서브 픽셀(408s)에 대응하는 방출 영역(407) 각각을 나타내기 보다, 서브 픽셀(408s)의 패턴은 대응하는 TFT 구조(401)에 의해 표현되고, 그 각각은 R(ed)408R, G(reen) 408G 및 B(lue) 408B 서브 픽셀에 해당하는 관련된 서브 픽셀(408s)로 라벨링된다.
다시 도 4를 참조하면, 일부 비제한적인 예에서, 적어도 하나의 반도체 층(405)은 정공 주입 층(HIL), 정공 수송 층(HTL), 방출 층(EML), 전자 수송 층(ETL), 및/또는 전자 주입 층(EIL) 중 임의의 하나 이상을 포함하나 이에 제한되지 않는 복수의 층을 포함할 수 있다.
제1 전극(404) 및 제2 전극(406)을 통해 적어도 하나의 반도체 층(405)에 걸쳐 전위차가 인가되면, 애노드를 통해 정공이 주입될 수 있고, 전자는 조합하여 결합 상태의 전자-정공 쌍(엑시톤)을 형성할 수 있을 때까지 캐소드를 통해 적어도 하나의 반도체 층(405)으로 주입될 수 있다. 특히, 엑시톤이 EML에 형성되는 경우, 엑시톤은 광자가 방출되는 복사 재결합 과정을 통해 붕괴될 수 있다.
일부 비제한적인 예에서, 디바이스(400)의 다양한 방출 영역(407)은 적어도 하나의 측방향으로 하나 이상의 비방출 영역(409)에 의해 실질적으로 둘러싸이고 분리될 수 있으며, 여기서 디바이스(400)의 종방향 측면을 따른 구조 및/또는 구성은 광자가 그로부터 방출되는 것을 실질적으로 억제하기 위해 제1 전극(404), 제2 전극(406), 및/또는 그 사이의 적어도 하나의 반도체 층(405) 중 적어도 하나의 제거를 포함하여 가변될 수 있지만, 이에 제한되지 않는다.
일부 비제한적인 예에서, 비방출 영역(409)은 방출 영역(407)이 실질적으로 없는 측방향 측면의 해당 영역을 포함할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 비방출 영역(409)의 적어도 일부는 측방향 측면의 제2 부분(312)에 대응할 수 있다.
일부 비제한적인 예에서, 관련된 (서브) 픽셀(408)에 대한 TFT 소스 전극 및 TFT 드레인 전극이 형성될 수 있어, 이들은 일부 비제한적인 예에서 실질적으로 이에 대응하는 방출 영역(407)의 측방향 측면 내에서, 즉 제1 부분(311)에서, 반도체 활성 영역에 전기적으로 결합되도록 층간 절연 층과 게이트 절연 층 둘 모두를 통해 형성된 개구를 통해 연장된다. 일부 비제한적인 예에서, TFT 절연 층(402)은 TFT 구조(401) 위에 형성될 수 있다.
따라서, 일부 비제한적인 예에서, 제1 전극(404)은 일부 비제한적인 예에서 방출 영역(407)의 측방향 측면의 적어도 일부 내에서, 즉 제1 부분(311)에서, 디바이스(400)의 노출 층 표면(11) 위에 배치될 수 있다.
일부 비제한적인 예에서, 적어도 (서브) 픽셀(408)의 방출 영역(407)의 측방향 측면 내에서, 노출 층 표면(11)은 단일 디스플레이 (서브) 픽셀(408)에 대응하는 방출 영역(407)을 위한 구동 회로를 구성하는 다양한 TFT 구조(401)의 TFT 절연 층(402)을 포함할 수 있다. 일부 비제한적인 예에서, 제1 전극(404)은 적어도 하나의 TFT 구조(401)를 통합하는 적어도 하나의 구동 회로를 통해 전원의 단자 및/또는 접지에 전기적으로 결합되도록 TFT 절연 층(402)을 통해 연장될 수 있다.
종방향 측면에서, 각 방출 영역(407)의 구성은 일부 비제한적인 예에서 실질적으로 주변 비방출 영역(들)(409)의 측방향 측면의 적어도 일부에 걸쳐 적어도 하나의 픽셀 정의 층(PDL)(403)을 도입함으로써 정의될 수 있다. 일부 비제한적인 예에서, PDL(403)의 단면 두께 및/또는 프로파일은 둘러싸인 방출 영역(407)의 측방향 측면과 주변 비방출 영역(409)의 측방향 측면의 경계를 따라 증가된 두께의 영역에 의해 각 서브 픽셀(408)의 방출 영역(407)에 실질적으로 밸리 형상의 구성을 부여할 수 있다.
일부 비제한적인 예에서, 이러한 방출 영역(407)의 측방향 측면의 적어도 일부에서, 적어도 하나의 반도체 층(405)은 디바이스(400)의 노출 층 표면(11) 위에 증착될 수 있고, 이는 일부 비제한적인 예에서 적어도 제1 부분(311) 내에 제1 전극(404)을 포함한다.
적어도 하나의 반도체 층(405)은 이에 대응하는 방출 영역(407)의 적어도 측방향 측면에서 제1 전극(404) 위에 증착될 수 있다.
블라인드 홀 영역(313)은 제2 부분(들)(312)을 디스플레이 패널(310)의 층에 대해 비스듬히 통과하고 면(301)을 통과하는 EM 신호(331)에 대해 실질적으로 투과성으로 하여 제2 부분(312)에 형성된다. 일부 비제한적인 예에서, 이러한 제2 부분(들)(312)은 적어도 하나의 비방출 영역(409)의 적어도 일부에 대응할 수 있다.
도시되지는 않았지만, 일부 비제한적인 예에서 제2 부분(들)(312)에서, 일부 비제한적인 예에서 적어도 제1 부분(들)(311)에서 인접한 방출 영역(들)(407)으로부터 측방향으로 이격된 영역에서, PDL(403)의 두께, 및 일부 비제한적인 예에서 TFT 절연 층(402)은 투과율을 향상시키기 위해 감소될 수 있다.
도시된 바와 같이, 적어도 하나의 블라인드 홀 영역(313)의 측방향 측면에는 TFT 구조(401)가 실질적으로 없다.
일부 비제한적인 예에서, 적어도 하나의 반도체 층(405) 중 하나 이상은 제2 부분(312)의 적어도 하나의 블라인드 홀 영역(313) 내에서 선택적으로 생략되어, 섀도우 마스크의 사용을 포함하나 이에 제한되지 않는 EM 신호(331)의 투과율에 대한 간섭 가능성을 줄일 수 있다.
핵생성-억제 코팅(NIC)
일부 비제한적인 예에서, 핵생성 억제 코팅(NIC)(410)은 제2 부분(312)의 노출 층 표면(11)에 형성된다. 일부 비제한적인 예에서, NIC는 폐쇄 코팅으로 형성된다.
섀도우 마스크가 이용되는지 여부에 관계없이, NIC(410)는 제2 부분(312) 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)에 대해 실질적으로 측방향 측면에서 제한된다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은 실질적으로 투과성일 수 있다.
NIC(410)가 제2 부분(312)의 전체에 걸쳐 연장되는 동안, 일부 비제한적인 예에서, NIC 물질(416)은 섀도우 마스크의 사용을 포함하나 이에 제한되지 않는 제1 부분(311)의 일부에 걸쳐 선택적으로 증착되어, 방출 영역(407)을 둘러싸는 하나 이상의 비방출 영역(409)의 정의를 포함하나 이에 제한되지 않는 제1 부분(311) 내의 특징을 정의할 수 있다. 일부 비제한적인 예에서, 방출 영역(407)의 측방향 범위에는 NIC 물질(416)이 실질적으로 없을 것이다. 일부 비제한적인 예에서, 비방출 영역의 측방향 범위의 적어도 일부는 그 상에 선택적으로 증착된 NIC 물질(416)을 가질 수 있다.
일부 비제한적인 예에서, NIC(410)는 증착 물질(426)의 증착에 대해 상대적으로 낮은 초기 고착 확률 S 0 를 갖는 표면을 제공할 수 있으며, 이는 일부 비제한적인 예에서 NIC(410)가 증착된 디바이스(400)의 하부 층의 노출 층 표면(11)의 (증착 물질(426)의 증착에 대한) 초기 고착 확률 S 0 보다 실질적으로 더 작을 수 있다.
NIC(410) 및/또는 NIC 물질(416)의 낮은 초기 고착 확률 S 0 때문에, 일부 비제한적인 예에서, 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 증착 물질(426)의 증착에 대해, NIC(410)에는 증착 물질(426)의 폐쇄 코팅이 실질적으로 없을 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 0.9, 0.3, 0.2, 0.15, 0.1, 0.08, 0.05, 0.03, 0.02, 0.01, 0.008, 0.005, 0.003, 0.001, 0.0008, 0.0005, 0.0003 또는 0.0001 미만의 증착 물질(426)의 증착에 대한 (일부 비제한적인 예에서, Walker 등에 의해 기재된 이중 QCM 기술에서 식별된 조건 하에서) 초기 고착 확률 S 0 를 가질 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 0.9, 0.3, 0.2, 0.15, 0.1, 0.08, 0.05, 0.03, 0.02, 0.01, 0.008, 0.005, 0.003, 0.001, 0.0008, 0.0005, 0.0003 또는 0.0001 미만의 Ag 및/또는 Mg의 증착에 대한 (일부 비제한적인 예에서, Walker 등에 의해 기재된 이중 QCM 기술에서 식별된 조건 하에서) 초기 고착 확률 S 0 를 가질 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 0.15-0.0001, 0.1-0.0003, 0.08-0.0005, 0.08-0.0008, 0.05-0.001, 0.03-0.0001, 0.03-0.0003, 0.03-0.0005, 0.03-0.0008, 0.03-0.001, 0.03-0.005, 0.03-0.008, 0.03-0.01, 0.02-0.0001, 0.02-0.0003, 0.02-0.0005, 0.02-0.0008, 0.02-0.001, 0.02-0.005, 0.02-0.008, 0.02-0.01, 0.01-0.0001, 0.01-0.0003, 0.01-0.0005, 0.01-0.0008, 0.01-0.001, 0.01-0.005, 0.01-0.008, 0.008-0.0001, 약 0.008-0.0003, 0.008-0.0005, 0.008-0.0008, 0.008-0.001, 0.008-0.005, 0.005-0.0001, 0.005-0.0003, 0.005-0.0005, 0.005-0.0008, 또는 0.005-0.001 사이의 증착 물질(426)의 증착에 대한 (일부 비제한적인 예에서, Walker 등에 의해 기재된 이중 QCM 기술에서 식별된 조건 하에서) 초기 고착 확률 S 0 를 가질 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag일 수 있거나 이를 함유할 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 복수의 증착 물질(426)의 증착에 대한 임계값보다 작은 (일부 비제한적인 예에서, Walker 등에 의해 기재된 이중 QCM 기술에서 식별된 조건 하에서) 초기 고착 확률 S 0 를 가질 수 있다. 일부 비제한적인 예에서, 임계값은 약 0.3, 0.2, 0.18, 0.15, 0.13, 0.1, 0.08, 0.05, 0.03, 0.02, 0.01,0.08, 0.005, 0.003, 또는 0.001일 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, Ag, Mg, Yb, Cd, 및 Zn으로부터 선택된 둘 이상의 증착 물질(426)의 증착에 대한 임계값보다 작은 (일부 비제한적인 예에서, Walker 등에 의해 기재된 이중 QCM 기술에서 식별된 조건 하에서) 초기 고착 확률 S 0 를 가질 수 있다. 일부 추가의 비제한적인 예에서, NIC(410)는 Ag, Mg, 및 Yb로부터 선택되는 둘 이상의 증착 물질(426)에 대한 임계값 이하의 S 0 를 나타낼 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 제1 증착 물질(426)의 증착에 대한 제1 임계값 이하의 초기 고착 확률 S 0 , 및 제2 증착 물질(426)의 증착에 대한 제2 임계값 이하의 초기 고착 확률 S 0 를 나타낼 수 있다. 일부 비제한적인 예에서, 제1 증착 물질(426)은 Ag일 수 있고 제2 증착 물질(426)은 Mg일 수 있다. 일부 다른 비제한적인 예에서, 제1 증착 물질(426)은 Ag일 수 있고 제2 증착 물질(426)은 Yb일 수 있다. 일부 다른 비제한적인 예에서, 제1 증착 물질(426)은 Yb일 수 있고 제2 증착 물질(426)은 Mg일 수 있다. 일부 비제한적인 예에서, 제1 임계값은 제2 임계값보다 클 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, Ag의 증기 플럭스에 적용된 후 임계 투과율 값 이상의 (광) 투과율을 가질 수 있다.
일부 비제한적인 예에서, 투과율은 박막으로 형성된 NIC(410) 및/또는 NIC 물질(416)의 표면을 비제한적인 예로서 OLED 디바이스의 캐소드일 수 있는 광전자 디바이스의 전극을 증착하기 위해 사용되는 통상적인 조건 하에서 Ag의 증기 플럭스에 노출시킨 후 측정될 수 있다.
일부 비제한적인 예에서, Ag의 증기 플럭스에 표면을 적용하기 위한 조건은 다음과 같을 수 있다: (i) 약 10-4 Torr 또는 10-5 Torr의 진공 압력; (ii) 비제한적인 예로서 QCM을 사용하여 모니터링 또는 측정될 수 있는 약 1 옹스트롬 (Å)/sec의 기준 증착 속도와 실질적으로 일치하는 Ag의 증기 플럭스; 및 (iii) 15 nm의 기준 두께에 도달할 때까지 표면에 Ag의 증기 플럭스가 적용되고, 이러한 기준 두께에 도달하면 표면에 Ag의 증기 플럭스가 더 이상 적용되지 않음.
일부 비제한적인 예에서, Ag의 증기 플럭스에 적용되는 표면은 실질적으로 실온(예를 들어, 약 25℃)일 수 있다. 일부 비제한적인 예에서, Ag의 증기 플럭스에 적용되는 표면은 Ag가 증발되는 증발원으로부터 약 65 cm 떨어져 위치될 수 있다.
일부 비제한적인 예에서, 임계 투과율 값은 가시 스펙트럼에 대응하는 파장에서 측정될 수 있다. 비제한적인 예로서, 임계 투과율 값은 약 460 nm의 파장에서 측정될 수 있다. 일부 비제한적인 예에서, 임계 투과율 값은 샘플을 통해 투과되는 입사 전자기 전력의 백분율로 표현될 수 있다. 일부 비제한적인 예에서, 임계 투과율 값은 적어도 약 60%, 약 65%, 약 70%, 약 75%, 약 80%, 약 85%, 또는 약 90%일 수 있다.
일부 비제한적인 예에서, 일부 비제한적인 예에서 증착 물질(426)의 증착 및 그 상의 증착 물질(426)의 두께에 대해, 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, NIC(410) 및/또는 NIC 물질(416)의 초기 고착 확률 S 0 사이에 양의 상관 관계가 있을 수 있다.
높은 투과율이 일반적으로 비제한적인 예로서 Ag일 수 있는 증착 물질(426)의 폐쇄 코팅의 부재를 나타낼 수 있음을 당업자는 이해할 것이다. 반면에, 낮은 투과율은 일반적으로 Ag, Mg, 및/또는 Yb를 포함하나 이에 제한되지 않는 증착 물질(426)의 폐쇄 코팅의 존재를 나타낼 수 있는 데, 이는 금속 박막이 특히 폐쇄 코팅으로 형성될 때 높은 수준의 광 흡수를 나타낼 수 있기 때문이다.
Ag, Mg, 및/또는 Yb를 포함하나 이에 제한되지 않는 증착 물질(426)에 대해 낮은 초기 고착 확률 S 0 를 나타내는 표면이 높은 투과율을 나타낼 수 있다고 추가로 상정된다. 반면에, Ag, Mg, 및/또는 Yb를 포함하나 이에 제한되지 않는 증착 물질(426)에 대해 높은 고착 확률 S 0 를 나타내는 표면이 낮은 투과율을 나타낼 수 있다.
일련의 샘플을 제작하여 투과율을 측정하고, Ag의 폐쇄 코팅이 형성되었는지 여부를 시각적으로 관찰하였다. 각 샘플은 유리 기판에 약 50 nm 두께의 물질 코팅을 증착한 다음 15 nm의 기준 층 두께에 도달할 때까지 코팅 표면에 약 1 A/sec의 속도로 Ag의 증기 플럭스를 적용하여 준비했다. 그 후, 각 샘플을 시각적으로 분석하고 각 샘플을 통한 투과율을 측정했다.
본원의 일부 비제한적인 예에서 사용된 물질의 분자 구조는 하기에 제시되어 있다.
Figure pct00013
Figure pct00014
Figure pct00015
Figure pct00016
실질적으로 Ag의 폐쇄 코팅이 형성된 샘플을 시각적으로 식별하고, 이러한 샘플에서 이러한 코팅의 존재는 460 nm의 파장에서 50% 이하의 투과율을 나타내는 투과율 측정에 의해 추가로 확인되었다.
어떠한 Ag의 폐쇄 코팅도 형성되지 않은 샘플을 또한 시각적으로 식별하고, 이러한 샘플에서 이러한 코팅의 부재는 460 nm의 파장에서 70% 초과의 투과율을 나타내는 투과율 측정에 의해 추가로 확인되었다.
결과는 아래 표에 요약되어 있다.
Figure pct00017
전술한 내용에 기초하여, 표에서 처음 7개 샘플에 사용된 물질(HT211 내지 예시 물질 2)은 Ag 및/또는 Ag 함유 물질을 포함하나 이에 제한되지 않는 그 상의 증착 물질(426)의 증착을 억제하는 데 특히 적합하지 않을 수 있음을 발견했다.
반면에, 예시 물질 3 내지 예시 물질 9는 Ag 및/또는 Ag 함유 물질을 포함하나 이에 제한되지 않는 그 상의 증착 물질(426)의 증착을 억제하기 위한 NIC(410)로서 적어도 일부 적용 분야에서 적합할 수 있음을 발견했다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 24 dynes/cm, 22 dynes/cm, 20 dynes/cm, 18 dynes/cm, 16 dynes/cm, 15 dynes/cm, 13 dynes/cm, 12 dynes/cm 또는 11 dynes/cm 미만의 표면 에너지 Y1을 가질 수 있다. 일부 비제한적인 예에서, 표면 에너지 Y1은 약 6 dynes/cm, 7 dynes/cm, 또는 8 dynes/cm를 초과할 수 있다. 일부 비제한적인 예에서, 표면 에너지 Y1은 약 10-20 dynes/cm, 또는 13-19 dynes/cm 사이일 수 있다. 일부 비제한적인 예에서, 표면의 임계 표면 장력은 문헌[W. A. Zisman, Advances in Chemistry 43 (1964), P. 1-51]에 더 상세히 설명된 바와 같이 Zisman 방법에 따라 결정될 수 있다.
비제한적인 예로서, 다양한 물질에 의해 형성된 표면의 임계 표면 장력을 측정하기 위해 일련의 샘플을 제작하였다. 측정 결과는 아래에 요약되어 있다.
Figure pct00018
임계 표면 장력의 전술한 측정 및 Ag의 실질적으로 폐쇄 코팅의 존재 여부에 관한 이전 관찰에 기초하여, 비제한적인 예로서 약 13-20 dynes/cm, 또는 13-19 dynes/cm 사이의 임계 표면 장력을 갖는 것일 수 있는 코팅으로서 증착될 때 낮은 표면 에너지 표면을 형성하는 물질이 Ag 및/또는 Ag 함유 물질을 포함하나 이에 제한되지 않는 증착 물질(426)의 증착을 억제하기 위해 NIC(410)를 형성하는 데 특히 유용할 수 있음을 발견했다.
임의의 특정 이론에 구속되지 않고, 비제한적인 예로서 약 13 dynes/cm보다 낮은 표면 에너지를 갖는 표면을 형성하는 물질이 특정 적용 분야에서 NIC 물질(410)로 적합하지 않을 수 있는 데, 이는 이러한 물질이 이러한 물질을 둘러싸는 층(들)에 대한 불량 접착력을 나타내고, 낮은 융점을 나타내고, 및/또는 낮은 승화 온도를 나타낼 수 있기 때문인 것으로 상정될 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 낮은 굴절률 n을 가질 수 있다. 일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 1.55, 1.5, 1.45, 1.43, 1.4, 1.39, 1.37, 1.35, 1.32 또는 1.3 미만일 수 있는 550 nm의 파장에서 광자에 대한 굴절률 n을 가질 수 있다. 임의의 특정 이론에 구속되지 않고, 낮은 굴절률 n을 갖는 NIC(410)를 제공하면 적어도 일부 디바이스(400)에서 제2 부분(312)을 통한 외부 광의 투과를 향상시킬 수 있는 것으로 관찰되었다. 비제한적인 예로서, NIC(410) 근처에 또는 인접하게 배열될 수 있는 내부에 에어 갭을 포함하는 디바이스(400)는 저굴절률 NIC(410)가 제공되지 않는 유사하게 구성된 디바이스(400)와 비교하여 NIC(410)가 낮은 굴절률 n을 가질 때 더 높은 투과율을 나타낼 수 있다.
비제한적인 예로서, 다양한 물질 중 일부에 의해 형성된 코팅에 대해 550 nm의 파장에서 굴절률을 측정하기 위해 일련의 샘플을 제작하였다. 측정 결과는 아래에 요약되어 있다.
Figure pct00019
굴절률 n의 전술한 측정 및 Ag의 실질적으로 폐쇄 코팅의 존재 여부에 관한 이전 관찰에 기초하여, 비제한적인 예로서 1.4 또는 1.38 이하의 굴절률 n을 갖는 것일 수 있는 저굴절률 n 코팅을 형성하는 물질이 Ag 및/또는 Ag 함유 물질을 포함하나 이에 제한되지 않는 증착 물질(426)의 증착을 억제하기 위해 NIC(410)를 형성하는 데 적합할 수 있음을 발견했다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 600 nm, 500 nm, 460 nm, 약 420 nm, 또는 410 nm 중 적어도 하나를 초과하는 파장에서 광자에 대해 약 0.01 미만일 수 있는 소광 계수 k를 가질 수 있다. 일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 적어도 가시 스펙트럼에서 통과하는 광을 실질적으로 감쇠시키지 않을 수 있다. 일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 적어도 IR 스펙트럼 및/또는 NIR 스펙트럼에서 통과하는 광을 실질적으로 감쇠시키지 않을 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 적어도 약 400 nm, 390 nm, 380 nm, 또는 370 nm보다 짧은 파장에서 광자에 대해 약 0.05, 0.1, 0.2, 또는 0.5보다 클 수 있는 소광 계수 k를 가질 수 있다. 이러한 방식으로, NIC(410) 및/또는 NIC 물질(416)은, 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 디바이스에 입사하는 UVA 스펙트럼 광에서 광을 흡수하여 디바이스 성능, 디바이스 안정성, 디바이스 신뢰성 및/또는 디바이스 수명 측면에서 바람직하지 않은 영향을 부여하는 UVA 스펙트럼의 광의 가능성을 감소시킬 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 약 300℃, 150℃, 130℃, 30℃, 0℃, -30℃, 또는 -50℃ 미만인 유리 전이 온도 T g 를 가질 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 약 100-320℃, 120-300℃, 140-280℃, 또는 150-250℃ 사이의 승화 온도를 가질 수 있다. 일부 비제한적인 예에서, 이러한 승화 온도를 통해 NIC 물질(416)은 물리적 기상 증착(PVD)을 사용하여 코팅으로서 용이하게 증착될 수 있다.
물질의 승화 온도는 도가니에서 고진공 하에 물질을 가열하고 다음과 같이 도달될 수 있는 온도를 결정하는 것을 포함하나 이에 제한되지 않는 당업자에게 명백한 다양한 방법을 사용하여 결정될 수 있다:
· 도가니로부터 고정 거리에 장착된 QCM 상의 표면에 물질 증착의 시작을 관찰하고;
· 도가니로부터 고정 거리에 장착된 QCM 상의 표면에 비제한적인 예로서 0.1 Å/sec의 특정 증착 속도를 관찰하고; 및/또는
· 비제한적인 예로서, 약 10-4 또는 10-5 Torr의 물질의 임계 증기압에 도달한다.
일부 비제한적인 예에서, 물질의 승화 온도는 비제한적인 예로서 약 10-4 Torr의 고진공 환경 하에서 증발원에서 물질을 가열하고 물질을 증발시키기 위해 도달될 수 있는 온도를 결정함으로써 결정되고, 이에 따라 비제한적인 예로서 소스로부터 고정 거리에 장착된 QCM 상의 표면에 약 0.1 A/sec의 증착 속도로 물질의 증착을 야기하기에 충분한 증기 플럭스를 생성할 수 있다.
일부 비제한적인 예에서, QCM은 승화 온도를 결정할 목적으로 도가니로부터 약 65 cm 떨어진 곳에 장착될 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 패터닝 물질(316)은 불소(F) 원자 및/또는 실리콘(Si) 원자를 함유할 수 있다. 비제한적인 예로서, NIC(410)를 형성하기 위한 NIC 물질(416)은 F 및/또는 Si를 포함하는 화합물일 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 F를 포함하는 화합물일 수 있다. 일부 비제한적인 예에서, NIC 물질(416)은 F 및 탄소(C) 원자를 포함하는 화합물일 수 있다. 일부 비제한적인 예에서, NIC 물질(416)은 적어도 약 1, 1.5, 또는 2의 F/C 몫에 상응하는 원자비로 F 및 C를 포함하는 화합물일 수 있다. 일부 비제한적인 예에서, F 대 C의 원자비는 화합물 구조에 존재하는 모든 F 원자를 계수하고, C 원자에 대해서는 화합물 구조에 존재하는 sp3 혼성화된 C 원자만을 계수함으로써 결정될 수 있다. 일부 비제한적인 예에서, NIC 물질(416)은, 분자 하위 구조의 일부로, 적어도 약 1, 1.5, 또는 2의 F/C 몫에 상응하는 원자비로 F 및 C를 함유하는 모이어티를 포함하는 화합물일 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 올리고머일 수 있거나 이를 함유할 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 백본 및 백본에 결합된 적어도 하나의 작용기를 함유하는 분자 구조를 갖는 화합물일 수 있거나 이를 함유할 수 있다.
일부 비제한적인 예에서, 이러한 화합물은 실록산기를 함유하는 분자 구조를 가질 수 있다. 일부 비제한적인 예에서, 실록산기는 선형, 분지형 또는 환형 실록산기일 수 있다. 일부 비제한적인 예에서, 백본은 실록산기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 백본은 실록산기 및 적어도 하나의 불소 함유 작용기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 불소 함유 작용기는 플루오로알킬기일 수 있다. 이러한 화합물의 비제한적인 예는 플루오로-실록산을 포함한다. 이러한 화합물의 비제한적인 예는 예시 물질 6 및 예시 물질 9이다.
일부 비제한적인 예에서, 화합물은 실세스퀴옥산기를 함유하는 분자 구조를 가질 수 있다. 일부 비제한적인 예에서, 실세스퀴옥산기는 다면체 올리고머 실세스퀴옥산(POSS)일 수 있다. 일부 비제한적인 예에서, 백본은 실세스퀴옥산기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 백본은 실세스퀴옥산기 및 적어도 하나의 불소 함유 작용기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 불소 함유 작용기는 플루오로알킬기일 수 있다. 이러한 화합물의 비제한적인 예는 플루오로-실세스퀴옥산 및/또는 플루오로-POSS를 포함한다. 이러한 화합물의 비제한적인 예는 예시 물질 8이다.
일부 비제한적인 예에서, 화합물은 치환 또는 비치환 아릴기 및/또는 치환 또는 비치환 헤테로아릴기를 함유하는 분자 구조를 가질 수 있다. 일부 비제한적인 예에서, 아릴기는 페닐 또는 나프틸일 수 있다. 일부 비제한적인 예에서, 아릴기의 하나 이상의 C 원자는 비제한적인 예로서 산소(O), 질소(N), 및/또는 황(S)일 수 있는 헤테로원자로 치환되어 헤테로아릴기를 유도할 수 있다. 일부 비제한적인 예에서, 백본은 치환 또는 비치환 아릴기 및/또는 치환 또는 비치환 헤테로아릴기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 백본은 치환 또는 비치환 아릴기 및/또는 치환 또는 비치환 헤테로아릴기 및 적어도 하나의 불소 함유 작용기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 불소 함유 작용기는 플루오로알킬기일 수 있다.
일부 비제한적인 예에서, 화합물은 치환 또는 비치, 선형, 분지형 또는 환형 탄화수소기를 함유하는 분자 구조를 가질 수 있다. 일부 비제한적인 예에서, 탄화수소기의 하나 이상의 C 원자는 비제한적인 예로서 O, N, 및/또는 S일 수 있는 헤테로원자로 치환될 수 있다.
일부 비제한적인 예에서, 화합물은 포스파젠기를 함유하는 분자 구조를 가질 수 있다. 일부 비제한적인 예에서, 포스파젠기는 선형, 분지형 또는 환형 포스파젠기일 수 있다. 일부 비제한적인 예에서, 백본은 포스파젠기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 백본은 포스파젠기 및 적어도 하나의 불소 함유 작용기일 수 있거나 이를 함유할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 불소 함유 작용기는 플루오로알킬기일 수 있다. 이러한 화합물의 비제한적인 예는 플루오로-포스파젠을 포함한다. 이러한 화합물의 비제한적인 예는 예시 물질 4이다.
일부 비제한적인 예에서, 화합물은 플루오로폴리머일 수 있다. 일부 비제한적인 예에서, 화합물은 F 함유 블록 코폴리머일 수 있다. 일부 비제한적인 예에서, 화합물은 올리고머일 수 있다. 일부 비제한적인 예에서, 올리고머는 플루오로올리고머일 수 있다. 일부 비제한적인 예에서, 화합물은 F 함유 블록 올리고머일 수 있다. 플루오로폴리머 및/또는 플루오로올리고머의 비제한적인 예는 예시 물질 3, 예시 물질 5 및/또는 예시 물질 7의 분자 구조를 갖는 것이다.
일부 비제한적인 예에서, 화합물은 금속 착물일 수 있다. 일부 비제한적인 예에서, 금속 착물은 유기-금속 착물일 수 있다. 일부 비제한적인 예에서, 유기-금속 착물은 F를 함유할 수 있다. 일부 비제한적인 예에서, 유기-금속 착물은 적어도 하나의 F 함유 리간드를 포함할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 F 함유 리간드는 플루오로알킬기일 수 있거나 이를 함유할 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 유기-무기 하이브리드 물질일 수 있거나 이를 함유할 수 있다. 이러한 물질은 일반적으로 유기인 부분 또는 모이어티, 및 무기인 다른 부분 또는 다른 모이어티를 포함할 수 있다. 이러한 물질의 비제한적인 예는 실록산기, 실세스퀴옥산기, POSS기, 포스파젠기, 및/또는 금속 착물을 함유하는 물질이다.
일부 비제한적인 예에서, NIC 물질(416)은 복수의 상이한 물질을 포함할 수 있다.
일부 비제한적인 예에서, NIC 물질(416)은 증착 물질(426)에 대한 핵생성 부위로 작용하도록 레지, 단차 에지, 화학적 불순물, 결합 부위, 및/또는 킹크("이질성")를 포함하나 이에 제한되지 않는 노출 층 표면(11) 상의 시드 또는 결함 및/또는 이상으로서 작용할 수 있는 다른 물질로 도핑, 커버, 및/또는 보충될 수 있다. 일부 비제한적인 예에서, 이러한 다른 물질은 핵생성-촉진 코팅(NPC) 물질을 포함할 수 있다. 일부 비제한적인 예에서, 이러한 다른 물질은 비제한적인 예로서 다환식 방향족 화합물과 같은 유기 물질, 및/또는 이와 달리 소스 물질, 증착에 사용되는 장비, 및/또는 진공 챔버 환경에서 오염 물질로 간주될 수 있는 제한 없이 O, S, N 또는 C와 같은 비금속 요소를 함유하는 물질을 포함할 수 있다. 일부 비제한적인 예에서, 이러한 다른 물질은 연속 코팅(30)의 형성을 피하기 위해 단층의 분획인 층 두께로 증착될 수 있다. 오히려, 이러한 다른 물질의 단량체는 증착 물질(426)에 대한 별개의 핵생성 부위를 형성하기 위해 측방향 측면에서 이격되는 경향이 있을 것이다.
일부 비제한적인 예에서, NIC(410)는 NIC 코팅의 폐쇄 코팅이 실질적으로 없는 내부의 적어도 하나의 영역에 의해 형성될 수 있는 패턴으로 배치될 수 있다. 일부 비제한적인 예에서, 적어도 하나의 영역은 NIC(410)를 그의 복수의 개별 단편으로 분리할 수 있다. 일부 비제한적인 예에서, NIC(410)의 복수의 개별 단편은 그의 측방향 측면에서 서로 물리적으로 이격될 수 있다. 일부 비제한적인 예에서, NIC(410)의 복수의 개별 단편은 어레이 또는 매트릭스를 포함하나 이에 제한되지 않는 규칙적인 구조로 배열될 수 있고, 이에 따라 일부 비제한적인 예에서 NIC(410)의 개별 단편은 반복 패턴으로 구성된다.
일부 비제한적인 예에서, NIC(410)의 복수의 개별 단편 중 적어도 하나 각각은 방출 영역(407)에 대응할 수 있다. 일부 비제한적인 예에서, 방출 영역(407)의 구멍 비율은 약 50%, 40%, 30%, 또는 20% 이하일 수 있다.
일부 비제한적인 예에서, NIC(410)의 평균 필름 두께는 약 1-100 nm 사이일 수 있다. 일부 비제한적인 예에서, NIC(410)의 평균 필름 두께는 약 80 nm, 60 nm, 50 nm, 40 nm, 30 nm, 20 nm, 15 nm, 또는 10 nm 미만일 수 있다. 일부 비제한적인 예에서, 패터닝 층의 평균 필름 두께는 약 3 nm, 5 nm 또는 8 nm를 초과할 수 있다.
일부 비제한적인 예에서, NIC(410)의 평균 필름 두께는 약 10 nm 미만일 수 있다. 임의의 특정 이론에 구속되지 않고, 다소 놀랍게도, 0보다 크고 약 10 nm보다 작은 NIC(410)의 평균 필름 두께가 적어도 일부 비제한적인 예에서 비제한적인 예로서 10 nm를 초과하는 평균 필름 두께를 갖는 NIC(410)에 비해 증착 물질(426)의 향상된 패터닝 콘트라스트를 달성하기 위한 특정 이점을 제공할 수 있음을 발견했다.
일부 비제한적인 예에서, NIC(410)는 단일 모놀리식 코팅으로서 형성될 수 있다.
일부 비제한적인 예에서, NIC(410)는 광학 코팅으로 작용할 수 있다. 일부 비제한적인 예에서, NIC(410)는 디바이스(400)의 적어도 하나의 방출 영역(407)으로부터 방출된 광의 적어도 하나의 속성 및/또는 특성을 수정할 수 있다. 일부 비제한적인 예에서, NIC(410)는 방출 광의 산란을 야기하는 헤이즈 정도를 나타낼 수 있다. 일부 비제한적인 예에서, NIC(410)는 이를 통해 투과된 광의 산란을 야기하는 결정질 물질을 포함할 수 있다. 이러한 광의 산란은 일부 비제한적인 예에서 디바이스(400)로부터의 광의 아웃-커플링의 향상을 촉진할 수 있다. 일부 비제한적인 예에서, NIC(410)는 실질적으로 비정질 코팅을 포함하나 이에 제한되지 않는 실질적으로 비결정질로서 초기에 증착될 수 있고, 이에 따라 증착 후에 NIC(410)는 결정화된 후 광학 커플링의 역할을 할 수 있다.
일부 비제한적인 예에서, NIC(410)는 구체적으로 이와 같이 작용하도록 증착될 수 있다. 일부 비제한적인 예에서, NIC(410)는 제조 공정의 일부로서 증착될 수 있지만 또한 NIC(410)의 역할도 할 수 있다.
증착 물질
적어도 제2 부분(312)에 걸친 NIC(410)의 선택적 증착 후, 디바이스(400)의 노출 층 표면(11)은 개방 마스크 및/또는 마스크 없는 증착 공정을 포함하나 이에 제한되지 않는 증착 물질(426)의 증기 플럭스에 노출될 수 있다.
일부 비제한적인 예에서, 제2 부분(312)의 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)의 측방향 측면 내의 디바이스(400)의 노출 층 표면(11)은 NIC(410)를 포함할 수 있다. 따라서, 이러한 영역(들)에서, 증착 물질(426)은 폐쇄 코팅으로서 형성되지 않는 경향이 있을 수 있다.
일부 비제한적인 예에서, 이러한 영역에는 증착 물질(426)의 폐쇄 코팅이 실질적으로 없을 수 있다.
따라서, 디바이스(400)의 제2 부분(312)의 적어도 하나의 블라인드 홀 영역(313)에 TFT 구조(401), 관련된 전도성 금속 라인, 제1 전극(404) 또는 제2 전극(406)과 같은 임의의 비투과성 소자가 실질적으로 없을 수 있음을 알 수 있다.
입자 구조
임의의 특정 이론에 제한되지 않고, 그 상에 증착 물질(426)의 폐쇄 코팅의 형성이 NIC(410)의 폐쇄 코팅 상에서 실질적으로 억제될 수 있는 동안, 일부 비제한적인 예에서 NIC(410)가 그 상의 증착 물질(426)의 증착에 노출되면, 증착 물질(426)의 일부 증기 단량체는 궁극적으로 그 상에 나노입자(NP) 및/또는 네트워크(총체적으로 입자 구조(61))를 포함하나 이에 제한되지 않는 적어도 하나의 입자를 형성할 수 있다.
따라서, 제2 부분(312)의 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)의 측방향 측면 내의 디바이스(400)의 노출 층 표면(11)은 일부 비제한적인 예에서, 중간 단계 층 및/또는 불연속 코팅을 포함할 수 있다. 본 개시내용에서, 설명의 편의상, "불연속 층"이란 용어는 중간 단계 층 및 불연속 코팅 중 어느 하나 또는 둘 모두를 포함하는 것으로 이해될 것이다.
따라서, 이러한 영역은 증착 물질(426)의 적어도 하나의 입자 구조(61)를 포함하는 불연속 층을 포함할 수 있다. 일부 비제한적인 예에서, 입자 구조(61)의 적어도 일부는 서로 분리되어 있다. 다시 말해서, 일부 비제한적인 예에서, 불연속 층은 폐쇄 코팅이 그 상에 형성되지 않도록 서로 물리적으로 분리된 입자 구조(61)를 포함하는 특징부를 포함할 수 있다.
이러한 영역은 일부 비제한적인 예에서 입자 구조(61)로서 형성된 증착 물질(426)의 얇은 분산 층을 포함할 수 있다.
일부 비제한적인 예에서, 증착 물질(426)의 입자 구조(61) 중 적어도 하나는 NIC(410)의 노출 층 표면(11)과 물리적으로 접촉할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)의 실질적으로 모든 입자 구조(61)는 NIC(410)의 노출 층 표면(11)과 물리적으로 접촉할 수 있다.
임의의 특정 이론에 구속되지 않고, 다소 놀랍게도, 그 상의 커버링 층과의 계면을 포함하나 이에 제한되지 않는 NIC(410)의 노출 층 표면(11)에서 및/또는 이에 근접한 불연속 층에서(이에 제한되지 않음) 금속 입자 구조(61)를 포함하나 이에 제한되지 않는 적어도 하나의 입자 구조(61)를 포함하나 이에 제한되지 않는 증착 물질(426)의 얇은 분산층의 존재는 본원에서 논의된 바와 같이 디바이스(400)에 의해 방출되고 및/또는 면(301)의 제2 부분(312)을 통해 교환되는 광자 및/또는 EM 신호에 대한 디바이스(400)의 광학적 효과 및 특성을 포함하나 이제 제한되지 않는 하나 이상의 다양한 특성 및 동시에 다양한 거동을 나타낼 수 있다. 일부 비제한적인 예에서, 이러한 효과 및 특성은 NIC(410) 상의 이러한 입자 구조(61)의 특성 크기, 크기 분포, 형상, 커버리지, 구성, 증착 밀도, 및/또는 분산도를 신중하게 선택함으로써 어느 정도 제어될 수 있다.
일부 비제한적인 예에서, NIC(410) 상의 이러한 입자 구조(61)의 특성 크기, 크기 분포, 형상, 커버리지, 구성, 증착 밀도, 및/또는 분산도 중 적어도 하나의 형성은 일부 비제한적인 예에서 NIC 물질(416)의 특성, NIC(410)의 평균 필름 두께, NIC(410)의 이질성 도입, 및/또는 NIC(410)에 대한 온도, 압력, 지속 시간, 증착 속도, 및/또는 증착 방법을 포함하나 이에 제한되지 않는 증착 환경 중 적어도 하나를 신중하게 선택함으로써 제어될 수 있다.
일부 비제한적인 예에서, 이러한 입자 구조(61)의 특성 크기, 크기 분포, 형상, 커버리지, 구성, 증착 밀도, 및/또는 분산도의 형성은 일부 비제한적인 예에서 증착 물질(426)의 적어도 하나의 특성, NIC(410)가 증착 물질(426)의 증착에 노출될 수 있는 정도(일부 비제한적인 예에서, 증착 물질(426)의 기준 층 두께의 측면에서 지정될 수 있음), 및/또는 입자 구조(61)에 대한 온도, 압력, 지속 시간, 증착 속도, 및/또는 증착 방법을 포함하나 이에 제한되지 않는 증착 환경 중 적어도 하나를 신중하게 선택함으로써 제어될 수 있다.
당업자는 특정 금속 NP가 표면 플라즈몬(SP) 여기 및/또는 자유 전자의 간섭성 진동을 나타낼 수 있고, 그 결과 이러한 NP가 가시 스펙트럼 및/또는 이의 하위 범위를 포함하나 이에 제한되지 않는 EM 스펙트럼 범위의 광을 흡수 및/또는 산란할 수 있음을 이해할 것이다. 흡수가 집중될 수 있는 EM 스펙트럼의 (하위) 범위(흡수 스펙트럼), 굴절률 n, 및/또는 이러한 국소화된 SP(LSP) 여기 및/또는 간섭성 진동의 소광 계수 k를 포함하나 이에 제한되지 않는 광학 응답은 특성 크기, 크기 분포, 형상, 커버리지, 구성, 증착 밀도, 분산도, 및/또는 나노구조 및/또는 이에 근접한 매체의 물질 및/또는 응집 정도를 포함하나 이에 제한되지 않는 특성을 포함하나 이에 제한되지 않는 이러한 NP의 다양한 특성에 의해 조정될 수 있다.
일부 비제한적인 예에서, 증착 물질(426)의 적어도 하나의 입자 구조(61)의 존재는 디바이스(400)의 향상된 광 추출, 성능, 안정성, 신뢰성, 및/또는 수명에 기여할 수 있다.
당업자는 광학 효과의 단순화된 모델이 본원에 제시되지만 다른 모델 및/또는 설명이 적용될 수 있음을 이해할 것이다.
일부 비제한적인 예에서, 증착 물질(426)의 적어도 하나의 입자 구조(61)의 존재는 NIC(410) 및/또는 임의의 커버링 층을 포함하나 이에 제한되지 않는 종방향 측면에서 박막 층 및/또는 이에 인접하게 배치된 코팅의 결정화를 감소 및/또는 완화하여, 이에 인접하게 배치된 박막(들)의 특성을 안정화시키고, 일부 비제한적인 예에서 광 산란을 감소시킬 수 있다.
일부 비제한적인 예에서, 증착 물질의 적어도 하나의 입자 구조(61)의 존재는 UV 스펙트럼의 적어도 일부에서 향상된 흡수를 제공할 수 있다. 일부 비제한적인 예에서, 입자 구조(61)의 특성 크기, 크기 분포, 형상, 커버리지, 구성, 증착 밀도, 분산도, 증착 물질(426), 및 굴절률 n을 포함하나 이에 제한되지 않는 이러한 입자 구조(61)의 특성을 제어하면 UV 스펙트럼을 포함하여 흡수 스펙트럼의 흡수 정도, 파장 범위 및 피크 파장 λmax의 제어를 용이하게 할 수 있다. UV 스펙트럼의 적어도 일부에서 광의 향상된 흡수는 예를 들어 디바이스 성능, 안정성, 신뢰성, 및/또는 수명을 개선하는 데 유리할 수 있다. 일부 비제한적인 예에서, 입자 구조(61)의 다양한 특성은 주변 매체, 코팅, 및/또는 층의 특성에 의해 조절될 수 있다. 일부 비제한적인 예에서, 입자 구조(61)는 NIC(410) 및/또는 저지수 코팅과 접촉하게 배치되어 입자 구조(61)의 흡수 특성 및/또는 굴절률 n을 조절한다.
일부 비제한적인 예에서, 광학 효과는 파장 범위 및/또는 이의 피크 강도를 포함하는 투과 및/또는 흡수 파장 스펙트럼에 미치는 영향의 관점에서 설명될 수 있다.
추가적으로, 제시된 모델은 이러한 입자 구조(61)를 통과하는 광자의 투과 및/또는 흡수에 부여된 특정 효과를 제안할 수 있지만, 일부 비제한적인 예에서 이러한 효과는 광범위하고 관찰 가능한 기준에 반영되지 않을 수 있는 국소 효과를 반영할 수 있다.
통상적으로, 제2 부분(312)의 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)의 측방향 측면(의 관찰 창)에서 입자 구조(61)의 크기는 통계적 분포를 반영할 수 있다.
일부 비제한적인 예에서, 흡수 스펙트럼 강도는 입자 구조(61)의 특성 크기 S1의 특정 분포에 대해 이러한 영역의 증착 밀도에 비례하는 경향이 있을 수 있다.
전술한 내용은 또한 단순화된 가정으로서 각 입자 구조(61)를 모델링하는 NP가 완전한 구형 형상을 가질 수 있다고 가정한다. 통상적으로, 이러한 영역(관찰 창)에서 입자 구조(61)의 형상은 증착 공정에 따라 크게 좌우될 수 있다. 일부 비제한적인 예에서, 입자 구조(61)의 형상은 공명 대역 및 동시에 흡수 대역의 폭, 파장 범위, 및/또는 강도를 포함하나 이에 제한되지 않는 것에 의해 나타나는 SP 여기에 상당한 영향을 미칠 수 있다.
일부 비제한적인 예에서, 이러한 영역을 둘러싸는 물질은, (입자 구조(61)가 그의 노출 층 표면(11)에 증착될 수 있도록) 그 아래에 있든 또는 후속적으로 그의 노출 층 표면(11)에 배치되는지 여부에 관계없이, 입자 구조(61)가 영역을 통한 광자 및/또는 신호의 투과에 영향을 미치는 광학 효과에 영향을 미칠 수 있다.
저굴절률 n 물질로 구성될 수 있는 NIC(410)의 노출 층 표면(11)에, 및/또는 이와 물리적으로 접촉하게, 및/또는 이에 근접하여 입자 구조(61)를 배치하면 일부 비제한적인 예에서 입자 구조(61)의 흡수 스펙트럼을 이동시킬 수 있는 것으로 상정될 수 있다.
적어도 하나의 입자 구조(61)는 NIC(410)에 및/또는 이와 물리적으로 접촉하게 및/또는 이에 근접하도록 마련될 수 있으므로, 디바이스(400)는 NIC(410)의 존재로 인해 입자 구조(61)의 흡수 스펙트럼이 조정 및/또는 수정될 수 있도록 구성될 수 있다. 일부 비제한적인 예에서, 디바이스(400)는 이러한 흡수 스펙트럼이 NIC(410)의 존재로 인해 조정 및/또는 수정될 수 있도록 구성될 수 있으므로, 이러한 흡수 스펙트럼은 가시 스펙트럼, UV 스펙트럼, 및/또는 IR 스펙트럼을 포함하나 이에 제한되지 않는 EM 스펙트럼의 적어도 일부와 실질적으로 중첩할 수 있고 및/또는 중첩하지 않을 수 있다. 일부 비제한적인 예에서, 디바이스(400)는 이러한 흡수 스펙트럼이 NIC(410) 또는 저지수 층의 존재로 인해 조정 및/또는 수정될 수 있도록 구성될 수 있으므로, 이러한 흡수 스펙트럼은 UVA 스펙트럼의 적어도 일부와 실질적으로 중첩하여, 이를 통한 UVA 광 또는 신호의 투과를 감쇠시킬 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 약 300 kJ/mol, 200 kJ/mol, 165 kJ/mol, 150 kJ/mol, 50 kJ/mol 또는 20 kJ/mol 미만의 결합 해리 에너지를 갖는 금속을 포함할 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 약 1.4, 1.3, 또는 1.2 미만인 전기음성도를 갖는 금속을 포함할 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 칼륨(K), 나트륨(Na), 리튬(Li), 바륨(Ba), 세슘(Cs), 이테르븀(Yb), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 주석(Sn), 또는 이트륨(Y)으로부터 선택된 원소를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 K, Na, Li, Ba, Cs, Yb, Ag, Au, Cu, Al, 및/또는 Mg를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Cu, Ag, 및/또는 Au를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Cu일 수 있다. 일부 비제한적인 예에서, 원소는 Al일 수 있다. 일부 비제한적인 예에서, 원소는 Mg, Zn, Cd, 및/또는 Yb를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Mg, Ag, Al, Yb, 및/또는 Li를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Mg, Ag, 및/또는 Yb를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Mg, 및/또는 Ag를 포함할 수 있다. 일부 비제한적인 예에서, 원소는 Ag일 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 순수한 금속일 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 순수한 Ag 또는 실질적으로 순수한 Ag일 수 있다. 일부 비제한적인 예에서, 실질적으로 순수한 Ag는 적어도 약 95%, 약 99%, 약 99.9%, 약 99.99%, 약 99.999%, 또는 약 99.9995%의 순도를 가질 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 순수한 Mg 또는 실질적으로 순수한 Mg일 수 있다. 일부 비제한적인 예에서, 실질적으로 순수한 Mg는 적어도 약 95%, 약 99%, 약 99.9%, 약 99.99%, 약 99.999%, 또는 약 99.9995%의 순도를 가질 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 합금을 포함할 수 있다. 일부 비제한적인 예에서, 합금은 Ag 함유 합금, Mg 함유 합금, 또는 AgMg 함유 합금일 수 있다. 일부 비제한적인 예에서, AgMg 함유 합금은 부피 기준으로 1:10(Ag:Mg) 내지 약 10:1의 범위일 수 있는 합금 조성을 가질 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 Ag 대신에 및/또는 이와 조합하여 다른 금속을 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag와 적어도 하나의 다른 금속과의 합금을 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag와 Mg, 및/또는 Yb와의 합금을 포함할 수 있다. 일부 비제한적인 예에서, 이러한 합금은 약 5 부피% Ag 내지 약 95 부피% Ag의 조성을 갖고, 나머지는 다른 금속인 이원 합금일 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag 및 Mg를 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 부피 기준으로 약 1:10 내지 약 10:1의 조성을 갖는 Ag:Mg 합금을 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag 및 Yb를 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 부피 기준으로 약 1:20 내지 약 10:1의 조성을 갖는 Yb:Ag 합금을 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Mg 및 Yb를 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Mg:Yb 합금을 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag, Mg, 및 Yb를 포함할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 Ag:Mg:Yb 합금을 포함할 수 있다.
일부 비제한적인 예에서, 증착 물질(426)은 적어도 하나의 추가 원소를 포함할 수 있다. 일부 비제한적인 예에서, 이러한 추가 원소는 비금속 원소일 수 있다. 일부 비제한적인 예에서, 비금속 원소는 O, S, N, 또는 C일 수 있다. 당업자는 일부 비제한적인 예에서 이러한 추가 원소(들)가 소스 물질, 증착에 사용되는 장비, 및/또는 진공 챔버 환경에서 이러한 추가 원소(들)의 존재로 인한 오염물로서 증착 물질(426)의 표면에 통합될 수 있음을 이해할 것이다. 일부 비제한적인 예에서, 이러한 추가 원소(들)의 농도는 임계 농도 미만으로 제한될 수 있다. 일부 비제한적인 예에서, 이러한 추가 원소(들)는 증착 물질(426)의 다른 원소(들)과 함께 화합물을 형성할 수 있다. 일부 비제한적인 예에서, 증착 물질(426) 중의 비금속 원소의 농도는 약 1%, 0.1%, 0.01%, 0.001%, 0.0001%, 0.00001%, 0.000001%, 또는 0.0000001% 미만일 수 있다. 일부 비제한적인 예에서, 증착 물질(426)은 O 및 C의 조합량이 약 10%, 5%, 1%, 0.1%, 0.01%, 0.001%, 0.0001%, 0.00001%, 0.00001%, 또는 0.0000001% 미만인 조성을 가질 수 있다.
다소 놀랍게도, 특히 증착 물질(426)이 실질적으로 금속(들) 및/또는 금속 합금(들)으로 구성된 경우에 증착 물질(426)에서 특정 비금속 원소의 농도를 감소시키면 적어도 하나의 입자 구조(61)의 선택적 증착을 용이하게 할 수 있음을 이제 발견했다. 임의의 특정 이론에 구속되지 않고, 비제한적인 예로서 O 및/또는 C와 같은 특정 비금속 원소는, 증착 물질(426)의 증기 플럭스에 및/또는 증착 챔버에 및/또는 환경에 존재하는 경우, 증착 물질(426)의 금속 요소(들)에 대한 핵생성 부위로서 작용하기 위해 NIC(410)의 표면에 증착될 수 있는 것으로 상정될 수 있다. 핵생성 부위로서 작용할 수 있는 이러한 비금속 원소의 농도를 감소시키면 NIC(410)의 노출 층 표면(11)에 증착된 증착 물질(426)의 양을 줄이는 것을 용이하게 할 수 있는 것으로 상정될 수 있다.
일부 비제한적인 예에서, 증착 물질(426) 및 하부 층은 공통 금속을 포함할 수 있다.
일부 비제한적인 예에서, NIC(410) 및/또는 NIC 물질(416)은, 일부 비제한적인 예에서 필름 및/또는 코팅 형태로 증착될 때, 디바이스(400) 내의 NIC(410)의 증착과 유사한 상황 하에서, 일부 비제한적인 예에서 디바이스(400) 내에서 하나 이상의 입자 구조(61)의 증착과 유사한 환경 하에서, 형태로 증착될 때, 증착 물질(426)의 표면 에너지 Y2보다 작을 수 있는 표면 에너지 Y1을 가질 수 있다.
일부 비제한적인 예에서, Y2I Y1의 몫은 적어도 약 1.5, 10, 또는 20일 수 있다.
일부 비제한적인 예에서, 그 상의 적어도 하나의 입자 구조(61)에 의한 NIC(410)의 영역의 표면 커버리지 C1은 최대 임계 백분율 커버리지 이하일 수 있다.
일부 비제한적인 예에서, 표면 커버리지의 평가는 투과 전자 현미경법(TEM), 원자력 현미경법(AFM) 및/또는 주사 전자 현미경법(SEM)을 포함하나 이에 제한되지 않는 다양한 이미징 기술을 사용하여 적어도 하나의 입자 구조(61)의 존재를 측정 및/또는 계산함으로써(이에 제한되지 않음) 수행될 수 있다.
일부 비제한적인 예에서, 표면 커버리지의 평가는 TEM, AFM 및/또는 SEM을 포함하나 이에 제한되지 않는 다양한 이미징 기술을 사용하여 적어도 하나의 입자 구조(61)의 존재를 측정 및/또는 계산함으로써(이에 제한되지 않음) 수행될 수 있다.
일부 비제한적인 예에서, 이러한 기준 중 적어도 하나는 수치적 메트릭에 의해 정량화될 수 있다. 일부 비제한적인 예에서, 이러한 메트릭은 이러한 영역에서 적어도 하나의 입자 구조(61)의 입자 (영역) 크기의 분포를 설명하는 분산도 D의 계산일 수 있다:
Figure pct00020
여기서
Figure pct00021
S i i번째 입자의 (영역) 크기이고,
Figure pct00022
은 입자 (영역) 크기의 수 평균이고,
Figure pct00023
는 입자 (영역) 크기의 (영역) 크기 평균이다.
당업자는 분산도 D가 다분산도 지수(PDI)와 대략 유사하고 이러한 평균이 유기 화학에서 익숙한 수 평균 분자량 및 중량 평균 분자량의 개념과 대략 유사하지만, 샘플 입자 구조(61)의 분자량과 반대로 (영역) 크기에 적용됨을 이해할 것이다.
당업자는 또한 분산도 D의 계산과 관련하여 (영역) 크기의 개념이 각 입자 구조(61)가 3개의 축, 즉 종축 및 한 쌍 또는 횡축을 따라 3차원 체적 개념을 나타내는 것을 반영하기 위해 사용될 수 있음을 이해할 것이다.
일부 비제한적인 예에서, 분산도 D 및/또는 입자 (영역) 크기의 수 평균 및 입자 (영역) 크기의 (영역) 크기 평균은 입자 직경의 수 평균 및 입자 직경의 (영역) 크기 평균 중 적어도 하나의 계산을 포함할 수 있다:
Figure pct00024
일부 비제한적인 예에서, 입자 구조(61)를 포함하나 이에 제한되지 않는 증착 물질(426)은 마스크가 없는 및/또는 개방 마스크 증착 공정에 의해 증착될 수 있다.
일부 비제한적인 예에서, 적어도 하나의 입자 구조(61) 및 하부 층은 함께 OLED를 포함하나 이에 제한되지 않는 발광 디바이스의 방출 전극(404, 406)의 적어도 일부를 형성할 수 있다. 일부 비제한적인 예에서, 적어도 하나의 입자 구조(61) 및 하부 층은 함께 그의 캐소드의 적어도 일부를 형성할 수 있다.
일부 비제한적인 예에서, 적어도 하나의 입자 구조(61)는 미세 금속 마스크(FMM)를 사용하여 NIC(410)의 측방향 범위에 걸쳐 패턴으로 증착될 수 있다.
일부 비제한적인 예에서, 적어도 하나의 입자 구조(61)는 증착 물질(426)의 폐쇄 코팅이 실질적으로 없는 내부의 적어도 하나의 영역에 의해 형성될 수 있는 패턴으로 배치될 수 있다. 일부 비제한적인 예에서, 적어도 하나의 영역은 증착 물질(426)를 그의 복수의 개별 단편으로 분리할 수 있다. 일부 비제한적인 예에서, 증착 물질(426)의 복수의 개별 단편은 그의 측방향 측면에서 서로 물리적으로 이격될 수 있다. 일부 비제한적인 예에서, 증착 물질(426)의 이러한 복수의 개별 단편 중 적어도 2개는 전기적으로 결합될 수 있다. 일부 비제한적인 예에서, 증착 물질(426)의 이러한 복수의 개별 단편 중 적어도 2개 각각은 하부 층을 포함하나 이에 제한되지 않는 공통 전도성 층 또는 코팅에 전기적으로 결합되어 그들 사이에서 전류가 흐를 수 있다. 일부 비제한적인 예에서, 증착 물질(426)의 이러한 복수의 개별 단편 중 적어도 2개는 서로 전기적으로 절연될 수 있다.
일부 비제한적인 예에서, 이러한 적어도 하나의 입자 구조(61)의 특성은 일부 비제한적인 예에서 하부 층의 노출 층 표면(11)의 일부에 형성된 특성 크기, 크기 분포, 형상, 구성, 커버리지, 증착 분포, 분산도, 및/또는 증착 물질(426)의 응집 인스턴스의 존재 및/또는 정도를 포함하나 이에 제한되지 않는 여러 기준 중 적어도 하나에 따라 다소 임의적으로 평가될 수 있다.
일부 비제한적인 예에서, 이러한 적어도 하나의 기준에 따른 적어도 하나의 입자 구조(61)의 평가는 TEM, AFM 및/또는 SEM을 포함하나 이에 제한되지 않는 다양한 이미징 기술을 사용하여 적어도 하나의 속성을 측정 및/또는 계산함으로써(이에 제한되지 않음) 수행될 수 있다.
당업자는 이러한 평가가 일부 비제한적인 예에서 면적 및/또는 영역을 포함할 수 있는 고려 중인 노출 층 표면(11)의 정도에 따라 더 크거나 더 작은 정도로 의존할 수 있음을 이해할 것이다. 일부 비제한적인 예에서, 적어도 하나의 입자 구조(61)는 노출 층 표면(11)의 제1 측방향 측면 및/또는 이에 대해 실질적으로 횡방향인 제2 측방향 측면의 전체 범위에 걸쳐 평가될 수 있다. 일부 비제한적인 예에서, 적어도 하나의 입자 구조(61)는 적어도 하나의 적용된 관찰 창을 포함하는 범위에 걸쳐 평가될 수 있다.
일부 비제한적인 예에서, 적어도 하나의 관찰 창은 노출 층 표면(11)의 측방향 측면의 둘레, 내부 위치, 및/또는 격자 좌표에 위치될 수 있다. 일부 비제한적인 예에서, 복수의 적어도 하나의 관찰 창은 적어도 하나의 입자 구조(61)를 평가하는 데 사용될 수 있다.
일부 비제한적인 예에서, 관찰 창은 TEM, AFM 및/또는 SEM을 포함하나 이에 제한되지 않는 적어도 하나의 입자 구조(61)를 평가하기 위해 적용된 이미징 기술의 시야에 해당할 수 있다. 일부 비제한적인 예에서, 관찰 창은 2.00 μm, 1.00 μm, 500 nm, 또는 200 nm를 포함하나 이에 제한되지 않는 주어진 배율 수준에 대응할 수 있다.
일부 비제한적인 예에서, 그의 노출 층 표면(11)의 사용된 적어도 하나의 관찰 창을 포함하나 이에 제한되지 않는 적어도 하나의 입자 구조(61)의 평가는 일부 비제한적인 예에서 곡선, 다각형 및/또는 형상 맞춤 기술을 포함할 수 있는 수동 계수 및/또는 주지의 추정 기술을 포함하나 이에 제한되지 않는 여러 메커니즘에 의한 계산 및/또는 측정을 포함할 수 있다.
일부 비제한적인 예에서, 그의 노출 층 표면(11)의 사용된 적어도 하나의 관찰 창을 포함하나 이에 제한되지 않는 적어도 하나의 입자 구조(61)의 평가는 계산 및/또는 측정 값의 평균, 중간값, 모드, 최대값, 최소값 및/또는 다른 확률론적, 통계적 및/또는 데이터 조작을 계산 및/또는 측정하는 것을 포함할 수 있다.
일부 비제한적인 예에서, 이러한 적어도 하나의 입자 구조(61)가 평가될 수 있는 적어도 하나의 기준 중 하나는 제2 부분(312)의 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)의 측방향 측면에서 증착 물질(426)의 표면 커버리지일 수 있다. 일부 비제한적인 예에서, 표면 커버리지는 이러한 영역의 증착 물질(426)에 의한 (제로가 아닌) 백분율 커버리지로 표현될 수 있다. 일부 비제한적인 예에서, 백분율 커버리지는 최대 임계 백분율 커버리지와 비교될 수 있다.
일부 비제한적인 예에서, 실질적으로 최대 임계 백분율 커버리지 이하일 수 있는 표면 커버리지를 갖는 증착 층(320)(의 일부)은 최대 임계 백분율 커버리지를 실질적으로 초과하는 표면 커버리지를 갖는 이러한 영역의 일부를 통과하는 광자에 비해 디바이스(400)를 통해 완전히 투과되고 및/또는 이에 의해 방출되는지 여부에 관계없이 이러한 영역의 일부에 의해 이를 통과하는 광자에 부여될 될 수 있는 상이한 광학 특성의 징후를 초래할 수 있다.
일부 비제한적인 예에서, 표면 상의 전기 전도성 물질의 양에 대한 표면 커버리지의 한 가지 척도는 (광) 투과율일 수 있는 데, 이는 일부 비제한적인 예에서 Ag, Mg 및/또는 Yb를 포함하나 이에 제한되지 않는 금속을 포함하는 전기 전도성 물질이 광자를 감쇠 및/또는 흡수하기 때문이다.
당업자는 일부 비제한적인 예에서 표면 커버리지가 입자 크기 및 증착 밀도 중 하나 또는 둘 모두를 포함하는 것으로 이해될 수 있음을 이해할 것이다. 따라서, 일부 비제한적인 예에서, 이러한 3개의 기준 중 2개 이상이 양의 상관관계가 있을 수 있다. 실제로, 일부 비제한적인 예에서, 낮은 표면 커버리지의 기준은 낮은 증착 밀도의 기준과 낮은 입자 크기의 기준의 일부 조합을 포함할 수 있다.
일부 비제한적인 예에서, 이러한 영역이 평가될 수 있는 적어도 하나의 기준 중 하나는 구성 입자 구조(61)의 특성 크기일 수 있다.
일부 비제한적인 예에서, 적어도 하나의 입자 구조(61)는 최대 임계 크기 이하인 특성 크기 S1을 가질 수 있다. 특성 크기 S1의 비제한적인 예로는 높이, 폭, 길이, 및/또는 직경을 포함할 수 있다.
일부 비제한적인 예에서, 실질적으로 모든 입자 구조(61)는 특정 범위 내에 있는 특성 크기 S1을 가질 수 있다.
일부 비제한적인 예에서, 이러한 특성 크기 S1은 일부 비제한적인 예에서 특성 크기의 최대값으로 간주될 수 있는 특성 길이를 특징으로 할 수 있다. 일부 비제한적인 예에서, 이러한 최대값은 입자 구조(61)의 장축을 따라 연장될 수 있다. 일부 비제한적인 예에서, 장축은 복수의 횡축에 의해 정의된 평면에서 연장되는 제1 치수인 것으로 이해될 수 있다. 일부 비제한적인 예에서, 특성 폭은 입자 구조(61)의 단축을 따라 연장되는 입자 구조(61)의 특성 크기의 값으로서 식별될 수 있다. 일부 비제한적인 예에서, 단축은 동일한 평면에서 연장되지만 실질적으로 장축을 가로지르는 제2 치수인 것으로 이해될 수 있다.
일부 비제한적인 예에서, 제1 차원을 따른 적어도 하나의 입자 구조(61)의 특성 길이는 최대 임계 크기보다 작을 수 있다.
일부 비제한적인 예에서, 제2 차원을 따른 적어도 하나의 입자 구조(61)의 특성 폭은 최대 임계 크기보다 작을 수 있다.
일부 비제한적인 예에서, 입자 구조(61)의 크기는 질량, 부피, 직경의 길이, 둘레, 장축 및/또는 단축을 포함하나 이에 제한되지 않는 이러한 적어도 하나의 입자 구조(61)의 특성 크기를 계산 및/또는 측정함으로써 평가될 수 있다.
일부 비제한적인 예에서, 이러한 증착 층(320)이 평가될 수 있는 적어도 하나의 기준 중 하나는 그의 증착 밀도일 수 있다.
일부 비제한적인 예에서, 입자 구조(61)의 특성 크기는 최대 임계 크기와 비교될 수 있다.
일부 비제한적인 예에서, 입자 구조(61)의 증착 밀도는 최대 임계 증착 밀도와 비교될 수 있다.
일부 비제한적인 예에서, 입자 구조(61)는 실질적으로 둥근 형상을 가질 수 있다. 일부 비제한적인 예에서, 입자 구조(61)는 실질적으로 구형 형상을 가질 수 있다.
일부 비제한적인 예에서, 입자 구조(61)는 약 200 nm 미만의 최대 임계 크기를 가질 수 있다. 비제한적인 예로서, 이러한 치수는 개별 입자의 폭, 길이, 직경 및/또는 높이에 해당할 수 있다. 일부 비제한적인 예에서, 입자 구조(61)의 입자는 약 1-200 nm, 약 1-160 nm, 약 1-100 nm, 약 1-50 nm, 약 1-30 nm, 또는 약 1-20 nm의 직경을 갖는다.
일부 비제한적인 예에서, 입자 구조(61)의 입자는 약 1-200 nm, 약 1-150 nm, 약 1-100 nm, 약 1-50 nm, 약 1-30 nm, 약 1-20 nm, 약 5-18 nm, 또는 약 8-15 nm의 평균 및/또는 중간 치수를 갖는다. 비제한적인 예로서, 이러한 평균 및/또는 중간 치수는 입자의 평균 직경 및/또는 중간 직경에 해당할 수 있다.
일부 비제한적인 예에서, 비제한적인 예로서 주어진 영역에서 입자 구조(61) 아래에 있는 노출 층 표면의 백분율은 약 35%, 약 30%, 약 25%, 약 20%, 약 18%, 약 15%, 약 13%, 또는 약 10% 미만일 수 있다. 일부 비제한적인 예에서, 비제한적인 예로서 주어진 영역에서 입자 구조(61) 아래에 있는 노출 층 표면의 백분율은 약 10-35%, 약 10-30%, 약 15%-25%, 또는 약 18-25%일 수 있다.
단순화를 위해, 일부 비제한적인 예에서, 각 입자 구조(61)의 종방향 범위가 실질적으로 동일할 수 있다고 가정될 수 있으면(어떠한 경우에도 평면도 SEM 이미지에서 직접 측정할 수 없음), 입자 구조(61)의 (영역) 크기는 한 쌍의 횡축을 따라 2차원 영역 커버리지로 표현될 수 있다. 본 개시내용에서, (영역) 크기에 대한 언급은 이러한 2차원 개념을 지칭하는 것으로 이해될 수 있고, 선형 차원과 같은 1차원 개념을 지칭하는 것으로 이해될 수 있는 크기(접두사 "영역" 없음)와 구별되는 것으로 이해될 수 있다.
실제로, 일부 초기 조사에서, 일부 비제한적인 예에서 이러한 입자 구조(61)의 종축을 따른 종방향 범위가 (횡축 중 적어도 하나를 따라) 횡방향 범위에 비해 작은 경향이 있을 수 있어, 종방향 범위의 체적 기여도는 이러한 횡방향 범위의 체적 기여도보다 훨씬 작을 수 있음이 명백하다. 일부 비제한적인 예에서, 이는 1 미만일 수 있는 종횡비(종방향 범위 대 횡방향 범위의 비율)로 표현될 수 있다. 일부 비제한적인 예에서, 이러한 종횡비는 약 1:10, 1:20, 1:50, 1:75, 및 1:300일 수 있다.
이와 관련하여, 종방향 범위가 실질적으로 동일하고 무시될 수 있다는 전술한 가정이 2차원 영역 커버리지로서 입자 구조(61)를 나타내기 위해 적절할 수 있다.
당업자는, 특히 단차 에지, 화학적 불순물, 결합 부위, 킹크 및/또는 그 상의 오염물을 포함하나 이에 제한되지 않는 이질성을 포함하나 이에 제한되지 않는 하부 물질의 노출 층 표면(11) 상의 결함 및/또는 이상이 존재하는 경우에, 결과적으로 크기, 간격, 증착 밀도, 응집 정도 등의 계산 및/또는 측정에 내재된 복잡성 및 가변성뿐만 아니라 그 상에 입자 구조(61)의 형성, 증착 공정이 계속됨에 따라 그 유착의 불균일한 특성, 관찰 창의 크기 및/또는 위치의 불확실성의 관점에서, 증착 공정의 비결정적 특성을 고려하여, 관찰 창 내에서 기능 및/또는 토폴로지 측면에서 상당한 변동이 있을 수 있음을 이해할 것이다.
본 개시내용에서, 예시의 단순함을 위해, 층(들)의 두께 프로파일 및/또는 에지 프로파일을 포함하나 이에 제한되지 않는 증착 물질의 특정 세부사항은 생략되었다.
일부 비제한적인 예에서, 제2 부분(312)의 전체를 포함하나 이에 제한되지 않는 비방출 영역(들)(409)의 측방향 측면 내의 디바이스(400)의 노출 층 표면(11)에는 증착 물질(426)의 임의의 입자 구조(61)가 실질적으로 없을 수 있다.
제2 전극
동시에, NIC(410)가 제2 부분(312)의 전체로 및/또는 제1 부분(311)의 비방출 영역(들)(409)의 측방향 측면 내로 제한되었기 때문에, 일부 비제한적인 예에서, 제1 부분(311)의 방출 영역(들)(407)의 측방향 측면 내의 디바이스(400)의 노출 층 표면(11)은 적어도 하나의 반도체 층(405)을 포함할 수 있다. 따라서, 제1 부분(311)의 방출 영역(407)의 이러한 측방향 측면 내에서, 노출 층 표면(11)에 입사하는 증착 물질(426)의 증기 플럭스는 증착 물질(426)의 폐쇄 코팅을 형성할 수 있으며, 이는 제2 전극(406)으로서 역할을 할 수 있고 및/또는 이의 일부를 형성할 수 있다.
일부 비제한적인 예에서, 제2 전극(406)은 전이 영역(417)에서 NIC(410) 위로 부분적으로 연장될 수 있다.
따라서, 일부 비제한적인 예에서, NIC(410)는 하나 이상의 목적을, 즉 제2 부분(312)에서 제2 전극(406)(의 일부)으로서 증착 물질(426)의 증착을 실질적으로 배제하고; 제1 부분(311)의 (일부 비제한적인 예에서, 방출 영역(들)(407)의 측방향 측면에 대응하는) 부분에서 제2 전극(406)(의 일부)으로서 증착 물질(426)의 (선택적 및/또는 패턴화된) 증착을 가능하게 하고; 및/또는 일부 비제한적인 예에서, 증착 물질(426)의 증착 동안 마스크를 사용하지 않고 모두 NIC(410)가 증착된 적어도 하나의 입자 구조(61)의 증착을 위한 베이스를 제공하도록, 수행할 수 있다.
저지수 코팅
일부 비제한적인 예에서, 적어도 하나의 저지수 코팅이 적어도 하나의 블라인드 홀 영역(313)에 배치된다. 일부 비제한적인 예에서, 적어도 하나의 저지수 코팅은 적어도 하나의 언더 디스플레이 구성요소(330)에 대향하는 기판(10)의 측면에 마련된다. 일부 비제한적인 예에서, 적어도 하나의 저지수 코팅은 적어도 하나의 반도체 층(405) 상에 또는 이에 인접하게 배치된다.
적어도 하나의 저지수 코팅은 일반적으로 가시 스펙트럼의 적어도 일부에서 비교적 낮은 굴절률 n을 나타낸다. 비제한적인 예로서, 저지수 코팅의 굴절률은 약 1.55, 1.5, 1.45, 1.43, 1.4, 1.39, 1.37, 1.35, 1.32, 1.3, 또는 1.25 이하일 수 있다. 일부 비제한적인 예에서, 저지수 코팅의 굴절률 n은 약 1.2-1.55, 1.2-1.5, 1.25-1.45, 또는 1.25-1.4 사이이다. 일부 비제한적인 예에서, 저지수 코팅이 약 550 nm의 파장에서 약 1.4, 1.37, 또는 1.35 미만의 굴절률 n을 가질 수 있는 경우, 적어도 하나의 블라인드 홀 영역(313)을 통한 광 투과율을 향상시키는 데 특히 유리할 수 있다.
임의의 특정 이론에 구속되지 않고, 저지수 코팅을 제공하면 적어도 일부 디바이스(400)에서 그 적어도 하나의 블라인드 홀 영역(313)을 통한 외부 광의 투과를 향상시킬 수 있음을 발견했다. 비제한적인 예로서, 다소 놀랍게도, 비제한적인 예로서 OLED에 사용되는 통상적인 캡핑 층(CPL)보다 낮은 굴절률 n을 갖는 저지수 코팅을 갖는 디스플레이 패널(310) 이러한 저지수 코팅이 없는 등가 디스플레이 패널에 비해 향상된 광 투과를 나타낼 수 있음을 이제 발견했다. 이는 당업자가 저지수 코팅을 포함하는 것이 저지수 코팅과 인접한 더 높은 굴절률 n 층 사이에 계면을 생성하여 광을 반사시킬 수 있다고 합리적으로 예상할 수 있다는 점에서 특히 놀라운 것으로, 이에 따라 이러한 디바이스를 통해 투과된 광의 양을 감소시킨다. 적어도 하나의 비제한적인 예에서, 이러한 저지수 코팅이 제공되지 않은 다른 디바이스에 비해 15 nm 두께의 저지수 코팅이 CPL과 반도체 층(405) 사이에 배치된 디바이스는 500 nm의 파장에서 측정했을 때 약 5% 더 높은 광 투과율을 나타냈음을 발견했다.
일부 비제한적인 예에서, 저지수 층은 적어도 약 600 nm, 500 nm, 460 nm, 420 nm, 또는 410 nm를 초과하는 파장에서 광자에 대해 약 0.01 미만일 수 있는 소광 계수 k를 가질 수 있다. 이러한 방식으로, 예를 들어, 저지수 층은 디스플레이 패널(310)을 통해 투과되는 광을 실질적으로 감쇠 및/또는 흡수하지 않을 수 있다.
일부 비제한적인 예에서, 저지수 층은 NIC 층(310)일 수 있고 및/또는 이의 역할을 할 수 있다.
적어도 하나의 저지수률 코팅 중 최상부(마지막으로 증착된) 코팅의 노출 층 표면(11)은 계면 표면으로서 정의될 수 있다. 일부 비제한적인 예에서, 고지수 매체는 계면 표면에 배치될 수 있다.
일부 비제한적인 예에서, 고지수 매체는 물리적 고지수 코팅의 형태로 제공될 수 있으며, 이는 제조 공정의 일부로서 디바이스(400)에 증착될 수 있는 커버링 층을 포함하나 이에 제한되지 않는다. 일부 비제한적인 예에서, 고지수 코팅은 불화 리튬(LiF)을 포함할 수 있다.
적어도 하나의 저지수 코팅의 굴절률 n은 일부 비제한적인 예에서 가시 스펙트럼의 적어도 일부에서 고지수 코팅을 포함하나 이에 제한되지 않는 고지수 매체의 굴절률 n보다 낮을 수 있다.
일부 비제한적인 예에서 적어도 하나의 저지수 코팅의 굴절률 n은 통상적인 광전자 디바이스에 사용되는 통상적인 재료와 비교하여 낮은 것으로 간주될 수 있지만, 당업자는 본 개시내용의 목적을 위해 적어도 하나의 저지수 코팅의 굴절률 n이 고지수 매체의 굴절률 n보다 작다면 적어도 하나의 저지수 코팅의 굴절률 n이 반드시 그렇게 제한되지는 않음을 이해할 것이다.
더 나아가, 일부 비제한적인 예에서, 디바이스(400)는, 적어도 하나의 저지수 코팅이 통상적으로 1.0보다 약간 높은 굴절률을 갖는 것으로 간주되는 공기보다 낮은 굴절률 n을 가질 수 있는 제조 중 또는 그 이후에 및/또는 작동 중에 계면 표면에 에어 갭 및/또는 에어 인터페이스가 제공될 수 있다.
UVA 흡수 코팅
일부 비제한적인 예에서, UVA 흡수 코팅은 적어도 하나의 블라인드 홀 영역(313)에 배치될 수 있다. 이러한 UVA 흡수 코팅은 일반적으로 UVA 스펙트럼의 광을 흡수할 수 있다.
적어도 일부 적용 분야에서, 언더 디스플레이 구성요소(330)로 UVA 광의 투과를 감소 또는 완화하기 위해 이러한 UVA 흡수 코팅을 제공하는 것이 특히 유리할 수 있다. 비제한적인 예로서, 이러한 UVA 흡수 코팅의 존재는 UVA 광에 의해 야기되는 간섭을 감소시킴으로써 언더 디스플레이 구성요소(330)를 사용하여 캡처된 이미지 품질을 향상시킬 수 있다.
일부 비제한적인 예에서, 이러한 UVA 흡수 코팅은 적어도 하나의 언더 디스플레이 구성요소(330)에 대향하는 기판(10)의 측면에 마련될 수 있다.
일부 비제한적인 예에서, 이러한 UVA 흡수 코팅은 적어도 하나의 반도체 층(405) 상에 및/또는 이에 인접하게 배치될 수 있다.
일부 비제한적인 예에서, 이러한 UVA 흡수 코팅은 적어도 하나의 저지수 코팅 상에, 및/또는 이와 직접 접촉하게 배치될 수 있다.
일부 비제한적인 예에서, UVA 흡수 코팅은 적어도 하나의 입자 구조(61)를 포함할 수 있다.
커버링 층
일부 비제한적인 예에서, 제2 전극(40) 및 NIC(410)의 노출 층 표면(11)은 배리어 코팅(520), 유리 캡 및/또는 박막 캡슐화(TFE) 층, 편광자(530), 광학적으로 투명한 접착제(OCA) 및/또는 터치스크린 재료를 포함하나 이에 제한되지 않는 다른 층(540) 및/또는 유리 커버링(550)(일부 비제한적인 예에서, 총체적으로 "커버링 층")을 포함하나 이에 제한되지 않는 하나 이상의 층 및/또는 코팅으로 오버레이되어 디스플레이 패널(310)의 적어도 하나의 면(301)을 형성할 수 있다.
문헌[Fusella et al., "Plasmonic enhancement of stability and brightness in organic light-emitting devices", Nature 2020, 585, at 379-382 ("Fusella et al")]에 보고된 바에 따르면, OLED 디바이스의 안정성은 플라즈몬 모드로부터 에너지를 추출하기 위해 캐소드 층 위에 NP 기반 아웃-커플링 층을 통합함으로써 향상될 수 있다. NP 기반 아웃-커플링 층은 캐소드의 상단에 있는 유기 층의 상단에 20 nm 입방체 Ag NP를 스핀 캐스팅하여 제작했다.
그러나, 대부분의 상용 OLED 디바이스는 진공 기반 공정을 사용하여 제작되기 때문에, 용액으로부터의 스핀 캐스팅은 캐소드 위에 이러한 NP 기반 아웃-커플링 층을 형성하기 위한 적절한 메커니즘을 구성하지 않을 수 있다.
본 발명자들은 캐소드 위의 이러한 NP 기반 아웃-커플링 층(예를 들어, 배리어 코팅(520), 유리 캡 및/또는 TFE 층, 편광자(530), 다른 층(540), 및/또는 유리 커버링 중 적어도 하나이나 이에 제한되지 않음)이 일부 비제한적인 예에서 캐소드일 수 있고 및/또는 그 상에 증착될 수 있는 금속 증착 물질(426)을 NIC(410)에 증착함으로써 진공에서 제작될 수 있음(이에 따라 상업용 OLED 제작 공정에서 우리에게 적합할 수 있음)을 발견했다. 이러한 공정은 OLED 디바이스에 손상을 줄 수 있고 및/또는 디바이스 신뢰성에 부정적인 영향을 줄 수 있는 용매 또는 다른 습식 화학물의 사용을 피할 수 있다.
일부 비제한적인 예에서, 적어도 하나의 블라인드 홀 영역(313)을 통한 투과율을 실질적으로 증가시키기 위해, 편광자(530)는 이에 대응하는 내부에 구멍을 갖는(이에 제한되지 않음) 디바이스(400)의 제2 부분(312)의 적어도 하나의 블라인드 홀 영역(313)의 측방향 측면에 걸쳐 편광을 실질적으로 제공하지 않도록 형성될 수 있다.
일부 비제한적인 예에서, 광자 흡수 코팅과 관련하여 이전에 논의된 광학 응답은 그 상에 입사하는 광자의 흡수를 포함하여 반사를 감소시킬 수 있다. 일부 비제한적인 예에서, 흡수는 가시 스펙트럼 및/또는 이의 하위 범위를 포함하나 이에 제한되지 않는 EM 스펙트럼 범위에 집중될 수 있다. 일부 비제한적인 예에서, 광전자 디바이스의 일부로서 광자 흡수 층을 사용하면 그 내부의 편광자(530)에 대한 의존도를 감소시킬 수 있다.
당업자는, 도시되지 않았지만, 디바이스(400)의 제2 부분(312)의 적어도 하나의 블라인드 홀 영역(313)의 측방향 측면 내에서 제1 전극(401)의 부재로 인해 적어도 하나의 반도체 층(405) 및/또는 NIC(410)가 도시된 것보다 더 낮은 레벨에서 증착될 수 있고, 그 결과 유리 커버링 아래의 일부 층(들)에서 디바이스의 제2 부분(312)의 적어도 하나의 블라인드 홀 영역(313)의 측방향 측면 내에 갭이 형성될 수 있음을 이해할 것이다.
이에 의해 생성된 임의의 바람직하지 않은 광학 효과를 감소시키기 위해, 일부 비제한적인 예에서, 지수 정합 충전제 물질(미도시)은 기판(10)과 유리 커버링 사이의 일부 층(들)에 증착되어 이러한 갭을 충전할 수 있다. 일부 비제한적인 예에서 이러한 충전제 물질은 커버 유리 및/또는 프릿 유리를 포함하나 이에 제한되지 않는 디스플레이 내 EM 신호의 내부 반사에 의해 야기되는 것을 포함하나 이에 제한되지 않는 광학 간섭을 감소시키기 위한 광학 매체를 포함할 수 있다. 일부 비제한적인 예에서, 광학 매체는 적어도 하나의 반도체 층(405), 기판(10) 및/또는 유리 중 적어도 하나의 굴절률과 실질적으로 정합하는 굴절률을 가질 수 있다.
기술
유기 광전자 디바이스는 그의 하나 이상의 활성 층 및/또는 지층이 주로 유기(탄소 함유) 물질, 보다 구체적으로 유기 반도체 물질로 형성되는 임의의 광전자 디바이스를 포함할 수 있다.
광전자 디바이스가 발광 공정을 통해 광자를 방출하는 경우, 디바이스는 전자 발광 디바이스로 간주될 수 있다. 일부 비제한적인 예에서, 전자 발광 디바이스는 유기 발광 다이오드(OLED) 디바이스일 수 있다. 일부 비제한적인 예에서, 전자 발광 디바이스는 전자 디바이스의 일부일 수 있다. 비제한적인 예로서, 전자 발광 디바이스는 OLED 조명 패널 또는 모듈, 및/또는 스마트폰, 태블릿, 랩탑, e-리더와 같은 컴퓨팅 디바이스, 및/또는 모니터 및/또는 텔레비전 세트와 같은 일부 다른 전자 디바이스의 OLED 디스플레이 또는 모듈일 수 있다.
일부 비제한적인 예에서, 광전자 디바이스는 광자를 전기로 변환하는 유기 PD(OPV) 디바이스일 수 있다. 일부 비제한적인 예에서, 광전자 디바이스는 전자 발광 QD 디바이스일 수 있다.
본 개시내용에서, 특별히 달리 명시되지 않는 한, 이러한 개시내용을, 일부 예에서는, 당업자에게 명백한 방식으로 OPV 및/또는 QD 디바이스를 포함하나 이에 제한되지 않는 다른 광전자 디바이스에 동등하게 적용할 수 있다는 이해 하에 OLED 디바이스에 대해 언급될 것이다.
이러한 디바이스의 구조는 두 가지 측면 각각에서, 즉 단면 측면 및/또는 측방향(평면도) 측면에서 설명될 것이다.
본 개시내용에서, 기판이 디바이스의 "하단"으로 간주될 수 있고, 층은 기판의 "상단"에 배치될 수 있는 위에서 설명된 측방향 측면으로 실질적으로 정상적으로 확장되는 방향성 규약을 따를 수 있다. 이러한 규약에 따라, 제2 전극은 도시된 디바이스의 상단에 위치될 수 있고, 비록 (제조 공정 동안을 포함하나 이에 제한되지 않는 일부 예에서는 하나 이상의 층이 기상 증착 공정에 의해 도입될 수 있는) 경우에 조차도, 기판은 층 중 하나, 예를 들어, 이에 제한되는 것은 아니지만, 제1 전극이 배치될 상단 표면이 물리적으로 기판 아래에 놓이도록 물리적으로 반전되어, 증착 물질(미도시)이 상향으로 이동하여 그의 상단 표면에 박막으로 증착될 수 있다.
본원에 단면 측면을 도입하는 맥락에서, 이러한 디바이스의 구성요소는 실질적으로 평면의 측방향 지층으로 도시될 수 있다. 당업자는 이러한 실질적으로 평면적인 표현이 단지 예시를 위한 것이며, 이러한 디바이스의 측방향 범위를 가로질러, 일부에서 비제한적인 예에서는, 층, 및/또는 비평면 전이 영역(측방향 갭 및 불연속면 포함)에 의해 분리된 층(들)의 실질적으로 완전한 부재를 포함하여 상이한 두께 및 치수를 갖는 국소화된 실질적으로 평면의 지층이 있을 수 있다는 것을 이해할 것이다. 따라서, 예시적인 목적을 위해, 디바이스가 실질적으로 계층화된 구조로서 그의 단면 측면에서 아래에서 도시되지만, 아래에서 논의되는 평면도 측면에서, 이러한 장치는 특징을 정의하기 위해 다양한 지형을 예시할 수 있으며, 각각의 특징은 단면 측면에서 논의된 계층화된 프로파일을 실질적으로 나타낼 수 있다.
본 개시내용에서, "층(layer)" 및 "지층(strata)"이란 용어는 유사한 개념을 지칭하기 위해 상호 교환적으로 사용될 수 있다.
도면에 도시된 각 층의 두께는 예시일 뿐이며 반드시 다른 층에 대한 두께를 나타내는 것은 아니다.
설명의 단순성을 위해, 본 개시내용에서, 단일 층에서 복수의 요소의 조합은 2개의 이러한 요소를 콜론 ":"으로 표시할 수 있는 반면, 다층 코팅에서 복수의 층을 포함하는 복수의 요소(의 조합(들))는 2개의 이러한 층을 슬래시 "/"에 의해 분리하여 표시할 수 있다. 일부 비제한적인 예에서, 슬래시 이후의 층은 슬래시 이전의 층 및/또는 이후에 증착될 수 있다.
설명을 위해, 코팅, 층 및/또는 물질이 증착되는 하부 물질의 노출 층 표면은 증착 시에 코팅, 층 및/또는 그 상의 물질의 증착을 위해 제공되는 이러한 하부 물질의 표면으로 이해될 수 있다.
당업자는, 구성요소, 층, 영역 및/또는 이들의 일부분이 또 다른 하부 물질, 구성요소, 층, 영역 및/또는 부분 상에 또는 위에 "형성", "배치" 및/또는 "증착"되는 것으로 언급되는 경우, 이러한 형성, 배치 및/또는 증착은 이러한 하부 물질, 구성요소, 층, 영역 및/또는 부분, 및 그들 사이에 개재될 가능성이 있는 물질(들), 구성요소(들), 층(들), 영역(들) 및/또는 부분(들)의 노출 층 표면(이러한 형성, 배치 및/또는 증착 시에) 상에서 직접적으로 및/또는 간접적으로 수행될 수 있다는 것을 이해할 것이다.
본 개시내용은, 적어도 하나의 층 또는 코팅과 관련하여, 기상 증착의 관점에서 박막 형성을 논의하지만, 당업자는, 일부 비제한적인 예에서, 디바이스의 다양한 구성요소는, 이에 제한되는 것은 아니지만, 증발(열 증발 및/또는 전자빔 증발을 포함하지만 이에 제한되지 않음), 포토리소그래피, 프린팅(잉크젯 및/또는 증기젯 프린팅, 릴-투-릴 프린팅 및/또는 마이크로-접촉 전사 프린팅을 포함하지만 이에 제한되지 않음), PVD(스퍼터링을 포함하지만 이에 제한되지 않음), 화학적 기상 증착(CVD)(플라즈마 강화 CVD(PECVD) 및/또는 유기 기상 증착(OVPD)을 포함하지만 이에 제한되지 않음), 레이저 어닐링, 레이저 유도 열화상(LITI) 패터닝, 원자층 증착(ALD), 코팅(스핀 코팅, 딥 코팅, 라인 코팅 및/또는 스프레이 코팅을 포함하지만 이에 제한되지 않음), 및/또는 이들의 조합을 포함하는 매우 다양한 기술을 사용하여 선택적으로 증착시킬 수 있다는 것을 이해할 수 있을 것이다.
일부 공정은, 일부 비제한적인 예에서는, 노출된 하부 물질의 표면의 특정 부분 상에 증착되는 물질의 증착을 마스킹 및/또는 방지함으로써 다양한 패턴을 달성하기 위해 임의의 다양한 층 및/또는 코팅을 증착하는 동안 개방 마스크 및/또는 미세 금속 마스크(FMM)일 수 있는 섀도우 마스크와 함께 사용될 수 있다.
본 개시내용에서, "증발" 및/또는 "승화"란 용어는 일반적으로 소스 물질을, 이에 제한되는 것은 아니지만, 가열에 의해 증기로 전환시켜 타겟 표면 상에, 이에 제한되는 것은 아니지만, 고체 상태로 증착시키는 증착 공정을 지칭하는 데 상호 교환적으로 사용될 수 있다. 이해하고 있는 바와 같이, 증발 공정은 하나 이상의 소스 물질을 저압(진공을 포함하지만 이에 제한되지 않음) 환경 하에 증발 및/또는 승화시켜 증기상 단량체를 형성하고 하나 이상의 증발된 소스 물질의 탈승화 작용(de-sublimation)을 통해 타겟 표면 상에 증착시키는 PVD 공정의 한 유형일 수 있다. 다양한 종류의 상이한 증발 소스가 소스 물질을 가열하는 데 사용될 수 있으며, 그 자체로 소스 물질이 다양한 방식으로 가열될 수 있다는 것을 당업자는 이해할 것이다. 비제한적인 예로서, 소스 물질은 전기 필라멘트, 전자 빔, 유도 가열, 및/또는 저항 가열에 의해 가열될 수 있다. 일부 비제한적인 예에서, 소스 물질은 가열된 도가니, 가열된 보트, 크누센 셀(유출 증발기 소스일 수 있음) 및/또는 임의의 다른 유형의 증발 소스에 로딩될 수 있다.
일부 비제한적인 예에서, 증착 소스 물질은 혼합물일 수 있다. 일부 비제한적인 예에서, 증착 소스 물질의 혼합물의 적어도 하나의 성분은 증착 공정 동안 증착되지 않을 수 있다(또는, 일부 비제한적인 예에서, 증착 소스 물질의 혼합물의 적어도 하나의 성분은 이러한 혼합물의 다른 성분들에 비해 비교적 소량으로 증착될 수 있다).
본 개시내용에서, 물질의 층 두께, 필름 두께 및/또는 평균 층 및/또는 필름 두께에 대한 언급은, 그의 증착 메커니즘과는 관계없이, 타겟 노출 층 표면 상에 증착되는 물질의 양을 지칭할 수 있으며, 이는 언급된 층 두께를 갖는 물질의 균일한 두께의 층으로 타겟 표면을 커버하기 위한 물질의 양에 해당한다. 비제한적인 예로서, 10 nm의 물질의 층 두께를 증착하는 것은 표면 상에 증착된 물질의 양이 10 nm 두께인 물질의 균일한 두께의 층을 형성하기 위한 물질의 양에 상응할 수 있음을 나타낼 수 있다. 위에서 논의된 박막이 형성되는 메커니즘과 관련하여, 비제한적인 예로서, 단량체의 가능한 적층 또는 클러스터링으로 인하여 증착된 물질의 실제 두께가 불균일할 수 있다는 것이 이해될 것이다. 비제한적인 예로서, 10 nm의 층 두께를 증착하는 것은 10 nm 초과의 실제 두께를 갖는 증착된 물질의 일부 부분, 또는 10 nm 미만의 실제 두께를 갖는 증착된 물질의 다른 부분을 생성할 수 있다. 따라서, 표면 상에 증착된 물질의 특정의 층 두께는, 일부 비제한적인 예에서, 타겟 표면 전체에 걸쳐 증착된 물질의 평균 두께에 대응할 수 있다.
본 개시내용에서, 기준 층 두께에 대한 언급은 높은 초기 고착 확률 또는 초기 고착 계수 S 0 를 나타내는 기준 표면(즉, 1.0 및/또는 이에 근접한 초기 고착 확률 S 0 를 갖는 표면) 상에 증착된, 본원에서는 또한 전도성 코팅 물질로도 지칭되는 증착 물질의 층 두께를 지칭할 수 있다. 기준 층 두께는 타겟 표면(예를 들어, 이에 제한되는 것은 아니지만, NIC의 표면) 상에 증착된 증착 물질의 실제 두께를 나타내지 않을 수 있다. 오히려, 기준 층 두께는 동일한 증착 기간 동안 증착 물질의 동일한 증기 플럭스를 타겟 표면 및 기준 표면에 적용할 때 기준 표면, 일부 비제한적인 예에서는, 증착 속도 및 기준 층 두께를 모니터링하기 위해 증착 챔버 내측에 위치되는 석영 결정의 표면 상에 증착되는 증착 물질의 층 두께를 지칭할 수 있다. 당업자는 타겟 표면 및 기준 표면이 증착 동안 동일한 증기 플럭스로 동시에 처리되지 않는 경우, 적절한 툴링 인자를 사용하여 기준 층 두께를 결정 및/또는 모니터링할 수 있다는 것을 이해할 것이다.
본 개시내용에서, 기준 증착 속도는 증착 챔버 내에서 샘플 표면과 동일하게 위치 및 구성되는 경우, 증착 물질의 층이 기준 표면 상에서 성장하는 속도를 지칭할 수 있다.
본 개시내용에서, 다수의 X개의 물질의 단층을 증착하는 것에 대한 언급은 물질의 구성 단량체의 X개의 단일 층(들)으로 노출 층 표면의 원하는 영역을 커버하는 양의 물질을 폐쇄 코팅에서와 같이 제한 없이 증착하는 것을 지칭할 수 있다.
본 개시내용에서, 물질의 1/X 분율의 단층을 증착하는 것에 대한 언급은 물질의 구성 단량체의 단일 층으로 표면의 0.X 분율의 원하는 영역을 커버하는 양의 물질을 증착하는 것을 지칭할 수 있다. 당업자는, 비제한적인 예로서, 단량체의 가능한 적층 및/또는 클러스터링으로 인하여 표면의 원하는 영역 전체에 걸쳐 증착 물질의 실제 국부 두께가 불균일할 수 있다는 것을 이해할 것이다. 비제한적인 예로서, 물질의 1개의 단층을 증착하면 표면의 원하는 영역의 일부 국부 영역은 물질에 의해 커버되지 않을 수 있는 반면, 표면의 원하는 영역의 다른 국부 영역은 그 위에 증착된 다중 원자 및/또는 분자 층을 가질 수 있다.
본 개시내용에서, 타겟 표면(및/또는 그의 타겟 영역(들))은 임의의 적절한 측정 메커니즘으로 측정하였을 때 타겟 표면 상에 실질적으로 물질이 부재하는 경우에 물질이 "실질적으로 결여된", "실질적으로 없는" 및/또는 "실질적으로 커버되지 않은" 것으로 간주될 수 있다.
본 개시내용에서, "고착 확률" 및 "고착 계수"란 용어는 상호 교환적으로 사용될 수 있다.
본 개시내용에서, "핵생성"이란 용어는 기상의 단량체가 표면 상에 응축되어 핵을 형성하는 박막 형성 공정의 핵생성 단계를 나타낼 수 있다.
본 개시내용에서, 일부 비제한적인 예에서는 문맥이 지시하는 바와 같이, "패터닝 코팅" 및 "패터닝 물질"이란 용어는 유사한 개념을 지칭하기 위해 상호 교환적으로 사용될 수 있으며, 본원에서 패터닝 코팅에 대한 언급은, 전도성 코팅을 패턴화하는 데 선택적으로 증착되는 맥락에서, 일부 비제한적인 예에서는, 증착 물질 및/또는 전극 코팅 물질을 패턴화하기 위한 그의 선택적 증착의 맥락에서 NIC 물질에 적용할 수 있다.
유사하게, 일부 비제한적인 예에서 문맥이 지시하는 바와 같이, "패터닝 코팅" 및 "패터닝 물질"이란 용어는 유사한 개념을 지칭하기 위해 상호 교환적으로 사용될 수 있으며, 본원에서 NPC에 대한 언급은, 전도성 코팅을 패턴화하는 데 선택적으로 증착되는 맥락에서, 일부 비제한적인 예에서는, 전극 코팅을 패턴화하기 위한 그의 선택적 증착의 맥락에서 NPC 물질에 적용할 수 있다.
패터닝 물질은 핵생성을 억제하거나 핵생성을 촉진할 수 있지만, 문맥이 달리 지시하지 않는 한, 본 개시내용에서, 패터닝 물질에 대한 본원의 언급은 NIC에 대한 언급으로 의도된다.
일부 비제한적인 예에서, 패터닝 물질에 대한 언급은 본원에서 설명되는 바와 같은 특정 조성을 갖는 코팅을 의미할 수 있다.
본 개시내용에서, "전도성 코팅" 및 "전극 코팅"이란 용어는 유사한 개념을 지칭하기 위해 상호 교환적으로 사용될 수 있으며, 본원에서 전도성 코팅에 대한 언급은, NIC 및/또는 NPC의 선택적 증착에 의해 패턴화되는 맥락에서, 일부 비제한적인 예에서는, 패터닝 물질의 선택적 증착에 의해 패턴화되는 맥락에서 전극 코팅에 적용할 수 있다. 일부 비제한적인 예에서, 전극 코팅에 대한 언급은 본원에서 설명되는 바와 같은 특정 조성을 갖는 코팅을 의미할 수 있다. 유사하게, 본 개시내용에서, "증착 물질", "전도성 코팅 물질" 및 "전극 코팅 물질"이란 용어는 본원에서 전도성 코팅 물질에 대한 유사한 개념 및 참조를 지칭하기 위해 상호 교환적으로 사용될 수 있다.
본 개시내용에서, 당업자는 유기 물질이 광범위한 유기 분자, 및/또는 유기 폴리머를 제한 없이 포함할 수 있다는 것을 이해할 것이다. 더 나아가, 당업자는 원소 및/또는 무기 화합물을 제한 없이 포함하는 다양한 무기 물질로 도핑된 유기 물질이 여전히 유기 물질로 간주될 수 있다는 것을 이해할 것이다. 또한, 당업자는 다양한 유기 물질이 사용될 수 있고, 본원에서 설명되는 공정이 일반적으로 이러한 유기 물질의 전체 범위에 적용될 수 있다는 것을 이해할 것이다. 또한, 당업자는 금속 및/또는 다른 유기 원소를 함유하는 유기 물질이 여전히 유기 물질로 간주될 수 있다는 것을 이해할 것이다. 또한, 당업자는 다양한 유기 물질이 분자, 올리고머, 및/또는 폴리머일 수 있다는 것을 이해할 것이다.
본원에 사용된 바와 같이, 올리고머는 일반적으로 2개 이상의 단량체 단위 또는 단량체를 포함하는 물질을 지칭한다. 당업자에 의해 이해될 바와 같이, 올리고머는 적어도 일 측면에서 (1) 그 내부에 함유된 단량체 단위의 수; (2) 분자량; 및 (3) 다른 물질 속성 및/또는 특성을 포함하나 이에 제한되지 않는 폴리머와 상이할 수 있다. 비제한적인 예로서, 폴리머 및 올리고머에 대한 추가 설명은 문헌[Naka K. (2014) Monomers, Oligomers, Polymers, and Macromolecules (Overview)], 및 문헌[Kobayashi S., Mullen K. (eds.) Encyclopedia of Polymeric Nanomaterials, Springer, Berlin, Heidelberg]에서 찾을 수 있다.
올리고머 또는 폴리머는 일반적으로 함께 화학적으로 결합되어 분자를 형성하는 단량체 단위를 포함한다. 이러한 단량체 단위는 분자가 주로 반복되는 단량체 단위에 의해 형성되도록 서로 실질적으로 동일할 수 있거나, 분자가 2개 이상의 상이한 단량체 단위를 포함할 수 있다. 추가적으로, 분자는 분자의 단량체 단위와 상이할 수 있는 하나 이상의 말단 단위를 포함할 수 있다. 올리고머 또는 폴리머는 선형, 분지형, 환형, 환형-선형 및/또는 가교형일 수 있다. 올리고머 또는 폴리머는 반복 패턴으로 및/또는 상이한 단량체 단위의 교대 블록으로 배열된 2개 이상의 상이한 단량체 단위를 포함할 수 있다.
본 개시내용에서, "반도체 층(들)"이란 용어는 OLED 디바이스의 층이 일부 비제한적인 예에서 유기 반도체 물질을 포함할 수 있기 때문에 "유기 층(들)"과 상호 교환적으로 사용될 수 있다.
본 개시내용에서, 무기물은 무기 물질을 주로 포함하는 물질을 의미할 수 있다. 본 개시내용에서, 무기 물질은 금속, 유리 및/또는 미네랄을 제한 없이 포함하는, 유기 물질로 간주되지 않는 임의의 물질을 포함할 수 있다.
본 개시내용에서, "광자" 및 "광"이란 용어는 유사한 개념을 지칭하기 위해 상호 교환적으로 사용될 수 있다. 본 개시내용에서, 광자는 가시 스펙트럼, 적외선(IR) 영역(IR 스펙트럼), 근적외선 영역(NIR 스펙트럼), 자외선(UV) 영역(UV 스펙트럼) 및/또는 UVA 영역(UVA 스펙트럼)(약 315-400 nm 사이의 파장 범위에 해당할 수 있음)에 있는 파장을 가질 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "가시 스펙트럼"이란 용어는 일반적으로 EM 스펙트럼의 가시 부분 내의 적어도 하나의 파장을 지칭한다.
본 개시내용에서, 본원에 사용된 바와 같이 "방출 스펙트럼"이란 용어는 일반적으로 광전자 디바이스에 의해 방출되는 광의 전자 발광 스펙트럼을 지칭한다. 비제한적인 예로서, 방출 스펙트럼은 광학 기기, 예를 들어, 비제한적인 예로서, 파장 범위에 걸쳐 EM 복사의 강도를 측정하는 분광 광도계를 사용하여 검출될 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "개시 파장"(λ onset )이란 용어는 일반적으로 방출 스펙트럼 내에서 방출이 검출되는 최저 파장을 지칭한다.
본 개시내용에서, 본원에 사용된 바와 같이 "피크 파장"(λ max )이란 용어는 일반적으로 방출 스펙트럼 내에서 최대 광도가 검출되는 파장을 지칭한다.
일부 비제한적인 예에서, 개시 파장 λ onset 은 피크 파장 λ max 보다 작을 수 있다. 일부 비제한적인 예에서, 개시 파장 λ onset 은 광도가 피크 파장 λ max 에서의 광도의 약 10%, 5%, 3%, 1%, 0.5%, 0.1%, 또는 0.01% 이하인 파장에 해당할 수 있다.
당업자에 의해 이해될 바와 같이, 이러한 가시 부분은 약 380-740 nm 사이의 임의의 파장에 대응할 수 있다. 일반적으로, 전자 발광 디바이스는 약 425-725 nm 사이 범위의 파장을 갖는 광을, 보다 구체적으로 일부 비제한적인 예에서 각각 B(lue), G(reen), 및 R(ed) 서브 픽셀에 대응하는 456 nm, 528 nm, 및 624 nm의 피크 방출 파장 λ e max를 갖는 광을 방출 및/또는 투과하도록 구성될 수 있다. 따라서, 이러한 전자 발광 디바이스의 맥락에서, 가시 부분은 약 425-725 nm, 또는 약 456-624 nm 사이의 임의의 파장을 나타낼 수 있다. 가시 스펙트럼 내의 파장을 갖는 광자는, 일부 비제한적인 예에서, 본원에서 "가시 광선"으로도 지칭될 수 있다.
일부 비제한적인 예에서, 가시 스펙트럼의 R(ed) 부분에 있는 방출 스펙트럼은 약 600-640 nm의 파장 범위에 있을 수 있으며 일부 비제한적인 예에서 실질적으로 약 620 nm일 수 있는 피크 파장 λ max 를 특징으로 할 수 있다.
일부 비제한적인 예에서, 가시 스펙트럼의 G(reen) 부분에 있는 방출 스펙트럼은 약 510-540 nm의 파장 범위에 있을 수 있고 일부 비제한적인 예에서 실질적으로 약 530 nm일 수 있는 피크 파장 λ max 를 특징으로 할 수 있다.
일부 비제한적인 예에서, 가시 스펙트럼의 B(lue) 부분에 있는 방출 스펙트럼은 약 450-460 nm의 파장 범위에 있을 수 있고 일부 비제한적인 예에서 실질적으로 약 455 nm일 수 있는 피크 파장 λ max 를 특징으로 할 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "IR 신호"란 용어는 일반적으로 EM 스펙트럼의 IR 서브셋(IR 스펙트럼) 내의 파장을 갖는 EM 복사를 지칭할 수 있다. 일부 비제한적인 예에서, IR 신호는 그의 근적외선(NIR) 서브셋(NIR 스펙트럼)에 대응하는 파장을 가질 수 있다. 비제한적인 예로서, NIR 신호는 약 750-1400 nm, 750-1300 nm, 800-1300 nm, 800-1200 nm, 850-1300 nm, 또는 900-1300 nm 사이의 파장을 가질 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "흡수 스펙트럼"이란 용어는 일반적으로 흡수가 집중될 수 있는 EM 스펙트럼의 파장 (하위) 범위를 지칭할 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "흡수 에지", "흡수 불연속" 및/또는 "흡수 한계"란 용어는 일반적으로 물질의 흡수 스펙트럼에서 급격한 불연속을 지칭할 수 있다. 일부 비제한적인 예에서, 흡수 에지는 흡수된 광자의 에너지가 전자 전이 및/또는 이온화 전위에 해당할 수 있는 파장에서 발생하는 경향이 있을 수 있다.
본 개시내용에서, 본원에 사용된 바와 같이 "소광 계수"란 용어는 일반적으로 물질을 통해 전파될 때 EM 계수가 감쇠되는 정도를 지칭할 수 있다. 일부 비제한적인 예에서, 소광 계수는 복소 굴절률 N의 허수 성분 k에 대응하는 것으로 이해될 수 있다. 일부 비제한적인 예에서, 물질의 소광 계수 k는 타원 측정법을 포함하는 다양한 방법으로 측정될 수 있지만, 이에 제한되지 않는다.
본 개시내용에서, 매체를 설명하기 위해 본원에 사용된 바와 같이 "굴절률" 및/또는 "지수"란 용어는 진공에서의 광선의 속도에 대한 이러한 매체에서의 광선의 속도의 비로부터 계산되는 값을 지칭할 수 있다. 본 개시내용에서, 특히 박막 층 및/또는 코팅을 포함하나 이에 제한되지 않는 실질적으로 투명한 물질의 특성을 설명하기 위해 사용되는 경우, 그 용어는 식 N= n +ik에서 실수부 n에 대응할 수 있으며, 여기에서 N은 복소 굴절률을 나타내고 k는 소광 계수를 나타낸다.
당업자에 의해 이해될 바와 같이, 박막 층 및/또는 코팅을 포함하나 이에 제한되지 않는 실질적으로 투명한 물질은 일반적으로 가시 스펙트럼에서 상대적으로 낮은 k 값을 나타날 수 있고, 이에 따라 식의 허수 성분의 복소 굴절률 N에 대한 기여는 무시할 수 있다. 반면에, 예를 들어 금속 박막으로 형성된 투광성 전극은 가시 스펙트럼에서 상대적으로 낮은 n값 및 상대적으로 높은 k값을 나타낼 수 있다. 따라서, 이러한 박막의 복소 굴절률 N은 주로 그의 허수 성분 k에 의해 결정될 수 있다.
본 개시내용에서, 문맥상 달리 지시하지 않는 한, 굴절률에 대한 특이성이 없는 언급은 복소 굴절률 N의 실수부 n에 대한 언급으로 의도될 수 있다.
일부 비제한적인 예에서, 굴절률 n과 투과율 사이에 일반적으로 양의 상관관계가 있을 수 있거나, 또는 다시 말해 굴절률 n과 흡광도 사이에 일반적으로 음의 상관관계가 있을 수 있다. 일부 비제한적인 예에서, 물질의 흡수 에지는 소광 계수 k가 0에 접근하는 파장에 대응할 수 있다.
본원에 기재된 굴절률 n 및/또는 소광 계수 k 값은 EM 스펙트럼의 가시 범위의 파장에서 측정된 이러한 값(들)에 대응할 수 있음이 이해될 것이다. 일부 비제한적인 예에서, 굴절률 n 및/또는 소광 계수 k 값은 B(lue) 서브 픽셀의 피크 방출 파장에 해당할 수 있는 약 456 nm, G(reen) 서브 픽셀의 피크 방출 파장에 해당할 수 있는 약 528 nm, 및/또는 R(ed) 서브픽셀의 피크 방출 파장에 해당할 수 있는 약 624 nm의 파장에서 측정되는 값에 해당할 수 있다. 일부 비제한적인 예에서, 본원에 기재된 굴절률 n 및/또는 소광 계수 k 값은 대략 Fraunhofer D-라인에 상응하는 약 589 nm의 파장에서 측정된 값에 해당할 수 있다.
본 개시내용에서, 픽셀의 개념은 그의 적어도 하나의 서브 픽셀의 개념과 함께 논의될 수 있다. 설명의 단순성을 위해, 이러한 복합 개념은, 문맥상 달리 지시하지 않는 한, 본원에서는 "(서브) 픽셀"로서 지칭될 수 있으며 이러한 용어는 픽셀 및/또는 그의 적어도 하나의 서브 픽셀 중 어느 하나 또는 둘 모두를 제안하는 것으로 이해될 수 있다.
일부 비제한적인 예에서, 표면 상의 물질의 양에 대한 한 가지 척도는 이러한 물질에 의한 표면의 백분율 커버리지일 수 있다. 일부 비제한적인 예에서, 표면 커버리지는 TEM, AFM, 및/또는 SEM을 포함하나 이에 제한되지 않는 다양한 이미징 기술을 사용하여 평가될 수 있다.
본 개시내용에서, "입자", "섬" 및 "클러스터"란 용어는 상호 교환적으로 사용되어 유사한 개념을 지칭할 수 있다.
본 개시내용에서, 설명의 단순성을 위해, 본원에 사용된 바와 같이 "코팅 필름", "폐쇄 코팅", 및/또는 "폐쇄 코팅"이란 용어는 전도성 코팅에 사용되는 전도성 코팅 물질의 박막 구조 및/또는 코팅을 지칭할 수 있고, 여기서 표면의 관련 부분은 그에 의해 실질적으로 코팅될 수 있어, 이러한 표면은 그 상에 증착된 코팅 필름에 의해 또는 이를 통해 실질적으로 노출되지 않을 수 있다.
본 개시내용에서, 문맥상 달리 지시하지 않는 한, 박막에 대한 특이성이 없는 언급은 실질적으로 폐쇄 코팅에 대한 언급으로 의도될 수 있다.
일부 비제한적인 예에서, 전도성 코팅 및/또는 전도성 코팅 물질의 비제한적인 예에서의 폐쇄 코팅은 하부 표면의 일부를 커버하도록 배치될 수 있어, 이러한 부분 내에서 그 내부의 하부 표면의 약 40%, 30%, 25%, 20%, 15%, 10%, 5%, 3% 또는 1% 미만이 폐쇄 코팅에 의해 또는 폐쇄 코팅을 통해 노출된다.
당업자는 폐쇄 코팅이 본원에서 설명되는 것을 포함하나 이에 제한되지 않는 다양한 기술 및 공정을 이용하여 패턴화되어, 폐쇄 코팅의 증착 후에 노출될 하부 표면의 노출 층 표면의 일부를 의도적으로 남겨둘 수 있음을 이해할 것이다. 본 개시내용에서, 이러한 패턴화된 필름은 그럼에도 불구하고, 비제한적인 예로서, 증착되는 박막 및/또는 코팅이, 이러한 패터닝의 맥락 내에서, 그리고 하부 표면의 노출 층 표면의 이러한 의도적으로 노출된 부분 사이에서 그 자체가 실질적으로 폐쇄 코팅을 포함하는 경우에 폐쇄 코팅을 구성하는 것으로 간주될 수 있다.
당업자는, 증착 공정에서의 고유한 가변성 및, 일부 비제한적인 예에서, 증착 물질, 일부 비제한적인 예에서, 전도성 코팅 물질, 및 하부 물질의 노출 층 표면 중 어느 하나 또는 둘 모두에서의 불순물의 존재로 인하여, 본원에서 설명되는 것을 포함하나 이에 제한되지 않는 다양한 기술 및 공정을 이용하여 박막을 증착하는 것은 그럼에도 불구하고 그 안에서 핀-홀, 인열, 및/또는 균열을 포함하나 이에 제한되지 않는 작은 구멍의 형성을 초래할 수 있음을 이해할 것이다. 본 개시내용에서, 이러한 박막은 그럼에도 불구하고, 비제한적인 예로서, 증착되는 박막 및/또는 코팅이 이러한 구멍의 존재에도 불구하고 실질적으로 폐쇄 코팅을 포함하고 명시된 구체적인 백분율 커버리지를 충족하는 경우에 폐쇄 코팅을 구성하는 것으로 간주될 수 있다.
본 개시내용에서, 설명의 단순성을 위해, 본원에 사용된 바와 같이 "불연속 코팅"이란 용어는 전도성 코팅에 사용되는 물질의 박막 구조 및/또는 코팅을 지칭할 수 있으며, 여기서 표면의 관련 부분이 이에 의해 코팅되고, 따라서 이러한 물질이 실질적으로 결여되지 않거나 그의 폐쇄 코팅을 실질적으로 형성하지 않을 수 있다. 일부 비제한적인 예에서, 전도성 코팅 물질의 불연속 코팅은 이러한 표면 상에 증착된 복수의 개별 섬으로 나타날 수 있다.
본 개시내용에서, 설명의 단순화를 위해, (아직) 폐쇄 코팅이 형성되는 단계에 도달하지 않은 하부 물질의 노출 층 표면 상에 증기상 단량체를 증착한 결과는 "중간 단계 층"으로 지칭될 수 있다. 일부 비제한적인 예에서, 이러한 중간 단계 층은 증착 공정이 완결되지 않았음을 반영할 수 있으며, 여기서 이러한 중간 단계 층은 폐쇄 코팅 형성의 중간 단계로 간주될 수 있다. 일부 비제한적인 예에서, 중간 단계 층은 완결된 증착 공정의 결과일 수 있으며, 이에 따라 그 자체로 최종 형성 단계를 구성할 수 있다.
일부 비제한적인 예에서, 중간 단계 층은 불연속 코팅보다 박막과 더 유사할 수 있지만 하나 이상의 수지상 돌출부 및/또는 하나 이상의 수지상 오목부를 포함하나 이에 제한되지 않는 표면 커버리지에 구멍 및/또는 갭을 가질 수 있다. 일부 비제한적인 예에서, 이러한 중간 단계 층은 폐쇄 코팅을 형성하지 않도록 증착 물질의 단일 단층의 1/X 분획을 포함할 수 있다.
본 개시내용에서, 설명의 단순성을 위해, 전도성 코팅을 포함하나 이에 제한되지 않는 코팅과 관련하여 "수지상"이란 용어는 측방향 측면에서 볼 때 분지형 구조와 유사한 특징(들)을 지칭할 수 있다. 일부 비제한적인 예에서, 전도성 코팅은 수지상 돌출부 및/또는 수지상 오목부를 포함할 수 있다. 일부 비제한적인 예에서, 수지상 돌출부는 물리적으로 연결되고 실질적으로 외측 방향으로 연장하는 복수의 짧은 돌출부를 포함하는 분지형 구조를 나타내는 전도성 코팅의 일부에 대응할 수 있다. 일부 비제한적인 예에서, 수지상 오목부는 물리적으로 연결되고 실질적으로 외측 방향으로 연장하는 전도성 코팅의 갭, 개구, 및/또는 커버되지 않은 부분의 분지형 구조에 대응할 수 있다. 일부 비제한적인 예에서, 수지상 오목부는 거울상 및/또는 역 패턴을 포함하나 이에 제한되지 않는 수지상 돌출부의 패턴에 대응할 수 있다. 일부 비제한적인 예에서, 수지상 돌출부 및/또는 수지상 오목부는 프랙탈 패턴, 메쉬 구조, 웹 구조 및/또는 인터디지테이티드 구조를 나타내고 및/또는 모사하는 구성을 가질 수 있다.
일부 비제한적인 예에서, 시트 저항은 구성요소, 층 및/또는 부품을 관통하는 전류의 특성을 변경할 수 있는 이러한 구성요소, 층 및/또는 부품의 특성일 수 있다. 일부 비제한적인 예에서, 코팅의 시트 저항은 일반적으로 디바이스의 다른 구성요소, 층 및/또는 부품과 분리하여 측정 및/또는 결정된 코팅의 특징적인 시트 저항에 해당할 수 있다.
본 개시내용에서, 증착 밀도는 일부 비제한적인 예에서 그 내부에 증착 물질의 면적 및/또는 부피를 포함할 수 있는 영역 내의 분포를 지칭할 수 있다. 당업자는 이러한 증착 밀도가 이러한 증착 물질을 포함할 수 있는 입자 자체 내의 물질 또는 질량의 밀도와 관련이 없을 수 있음을 이해할 것이다. 본 개시내용에서, 문맥이 달리 지시하지 않는 한, 증착 밀도 및/또는 밀도에 대한 언급은, 제한 없이, 영역 내에서 적어도 하나의 입자로서 포함하는 이러한 증착 물질의 분포에 대한 언급으로 의도될 수 있다.
일부 비제한적인 예에서, 금속의 결합 해리 에너지는 금속의 2개의 동일한 원자에 의해 형성된 이원자 분자의 결합의 절단으로부터 298 K에서 측정된 표준 상태 엔탈피 변화에 대응할 수 있다. 결합 해리 에너지는, 비제한적인 예로서, 문헌[Luo, Yu-Ran, "Bond Dissociation Energies" (2010)]을 포함하나 이에 제한되지 않는 공지된 문헌에 기초하여 결정될 수 있다.
본 개시내용의 특징 또는 양태가 Markush 그룹의 측면에서 설명되는 경우, 당업자는 본 개시내용이 Markush 그룹의 서브 그룹 부재 중 임의의 개별 부재의 측면에서도 설명됨을 이해할 것이다.
단수 형태의 참조는 달리 명시되지 않는 한 복수를 포함할 수 있으며 그 반대의 경우도 마찬가지이다.
본원에 사용된 바와 같이, "제1" 및 "제2"와 같은 관계 용어, 및 "a", "b" 등과 같은 넘버링 디바이스는, 엔티티 또는 요소 간의 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 암시하지 않고, 하나의 엔티티 또는 요소를 다른 엔티티 또는 요소와 구별하는 데만 사용될 수 있다.
"포함하는" 및 "구성하는"이란 용어는 광범위하고 개방적인 방식으로 사용될 수 있고, 이에 따라 "포함하지만 이에 제한되지 않는"을 의미하는 것으로 해석되어야 한다. "예시" 및 "예시적"이란 용어는 단순히 예시적 목적을 위한 경우를 식별하기 위해 사용될 수 있고 본 발명의 범위를 명시된 경우로 제한하는 것으로 해석되어서는 안 된다. 특히, "예시적"이란 용어는 디자인, 성능 또는 이와 다른 측면에서 사용되는 표현에 어떤 찬사, 유익성 또는 다른 품질을 나타내거나 부여하는 의미로 해석되어서는 안 된다.
더 나아가, 특히 "임계 핵", "임계 핵생성 속도", "임계 농도", "임계 클러스터", "임계 단량체", "임계 입자 크기", 및/또는 "임계 표면 장력"이란 표현으로 사용될 때의 "임계"란 용어는 일부 품질, 특성 또는 현상이 명확한 변화를 겪는 측정 또는 지점과 관련되거나 그러한 상태에 있는 것을 포함하여 당업자에게 친숙한 용어일 수 있다. 이와 같이, "임계"란 용어는 디자인, 성능 또는 이와 다른 측면에서 사용되는 표현에 어떤 의미나 중요성을 나타내거나 부여하는 의미로 해석되어서는 안 된다.
어떤 형태로든 "결합하다" 및 "통신하다"란 용어는 광학적, 전기적, 기계적, 화학적, 또는 이와 다른 방식으로 일부 인터페이스, 디바이스, 중간 구성요소 또는 연결부를 통한 직접적인 연결 또는 간접적인 연결을 의미하도록 의도될 수 있다.
다른 구성요소에 대한 제1 구성요소와 관련하여 사용될 때 "~상에" 또는 "~위에"라는 용어, 및/또는 다른 구성요소를 "커버하고 있는" 또는 "커버하는"이란 용어는 제1 구성요소가 다른 구성요소 상에 직접적으로 있는(물리적 접촉을 포함하지만 이에 제한되지는 않음) 상황뿐만 아니라 하나 이상의 개재 구성요소가 제1 구성요소와 다른 구성요소 사이에 위치되는 경우를 포함할 수 있다.
"상향", "하향", "좌측" 및 "우측"과 같은 방향 용어는 달리 언급되지 않는 한 참조되는 도면에서의 방향을 나타내는 데 사용될 수 있다. 유사하게, "내향" 및 "외향"과 같은 용어는 디바이스의 기하학적 중심, 이의 영역 또는 부피 또는 지정된 부분을 각각 향하거나 이로부터 멀어지는 방향을 나타내는 데 사용될 수 있다. 게다가, 본원에 설명된 모든 치수는 특정 실시예를 설명하기 위한 목적의 예로서만 의도될 수 있고, 본 개시내용의 범위를 이러한 치수로부터 벗어날 수 있는 임의의 실시예로 제한하도록 의도되지 않을 수 있다.
본원에 사용된 바와 같이, "실질적으로", "실질적인", "대략" 및/또는 "약"이란 용어는 작은 변화를 나타내고 설명하는 데 사용될 수 있다. 이벤트나 상황과 함께 사용되는 경우, 이러한 용어는 이벤트 또는 상황이 정확하게 발생하는 경우뿐만 아니라 이벤트 또는 상황이 거의 근사적으로 발생하는 경우를 나타낼 수 있다. 비제한적인 예로서, 수치와 함께 사용되는 경우, 이러한 용어는 ±5%, ±4%, ±3%, ±2%, ±1%, ±0.5%, ±0.1%, 또는 ±0.05% 이하와 같은 해당 수치의 약 ±10% 이하의 변동 범위를 나타낼 수 있다.
본원에 사용된 바와 같이, "~로 실질적으로 이루어지는"이란 어구는 구체적으로 언급된 요소 및 기재된 기술의 기본 및 신규 특성에 실질적으로 영향을 미치지 않는 임의의 추가 요소를 포함하는 것으로 이해될 수 있는 반면, 수식어의 사용 없이 "~로 이루어지는"이란 어구는 구체적으로 언급되지 않은 요소를 배제할 수 있다.
당업자에 의해 이해될 바와 같이, 임의의 및 모든 목적을 위해, 특히 서면 설명을 제공하는 관점에서, 본원에 개시된 모든 범위는 임의의 및 모든 가능한 하위 범위 및 이의 하위 범위의 조합을 포함할 수도 있다. 나열된 임의의 범위는 절반, 1/3, 1/4, 1/5, 1/10 등을 포함하지만 이에 제한되지 않는 동일한 범위를 적어도 동일한 분율로 분류할 수 있도록 충분히 설명 및/또는 가능하게 하는 것으로 쉽게 인식될 수 있다. 비제한적인 예로서, 본원에 논의된 각 범위는 하위 1/3, 중간 1/3, 및/또는 상위 1/3 등으로 쉽게 분류될 수 있다.
또한, 당업자에 의해 이해될 바와 같이, "최대", "적어도", "초과", "미만"등과 같은 모든 언어 및/또는 용어는 언급된 범위(들)를 포함 및/또는 참조할 수 있고, 본원에 논의된 바와 같이 후속적으로 하위 범위로 분류될 수 있는 범위를 나타낼 수도 있다.
당업자에 의해 이해될 바와 같이, 범위는 언급된 범위의 각 개별적인 부재를 포함한다.
일반 사항
요약서의 목적은 관련 특허청 또는 일반 대중, 특히 특허나 법률 용어 또는 어법에 익숙하지 않은 당업자가 피상적인 조사로부터 기술적 개시내용의 성격을 신속하게 결정할 수 있게 하는 것이다. 요약서는 본 개시내용의 범위를 정의하려는 것이 아니며, 어떤 식으로든 본 개시내용의 범위를 제한하려는 의도도 아니다.
현재 개시된 예시의 구조, 제조 및 사용은 위에서 논의되었다. 논의된 특정 예시는 단지 본원에 개시된 개념을 구성하고 사용하는 특정 방식을 예시하는 것으로, 본 개시내용의 범위를 제한하지 않는다. 오히려, 본원에 설명된 일반적인 원리는 단지 본 개시내용의 범위를 예시하는 것으로 간주된다.
제공된 구현 세부사항이 아니라 청구범위에 의해 설명되고, 본원에 구체적으로 개시되었는지 여부에 관계없이 변경, 생략, 추가 또는 대체에 의해 및/또는 임의의 요소(들) 및/또는 대안 및/또는 동등한 기능 요소에 대한 제한(들)이 없는 경우에 수정될 수 있는 은 본 개시내용은 당업자에게 자명할 것이고, 본원에서 개시된 예시에 대해 이루어질 수 있으며, 본 개시내용을 벗어나지 않으면서 매우 다양한 특정 맥락에서 구현될 수 있는 여러 적용 가능한 발명 개념을 제공할 수 있는 것으로 이해되어야 한다.
특히, 하나 이상의 전술한 예시에서 설명되고 예시된 특징, 기술, 시스템, 서브 시스템 및 방법은, 이산적이거나 분리된 것으로 예시되어 설명되었는지 여부에 상관없이, 위에서 명시적으로 설명되지 않은 기능의 조합 또는 하위 조합으로 구성된 대안적인 예를 생성하기 위해 본 개시내용의 범위를 벗어나지 않고 다른 시스템에 결합 또는 통합될 수 있거나 특정 기능이 생략되거나 구현되지 않을 수 있다. 이러한 조합 및 하위 조합에 적합한 특징은 본 출원을 전체적으로 검토할 때 당업자에게 용이하게 명백할 것이다. 변화, 대체 및 변경에 대한 다른 예시는 쉽게 확인할 수 있으며 본원에서 개시된 사상 및 범위를 벗어나지 않고 이루어질 수 있다.
본 개시내용의 원리, 양태 및 예시뿐만 아니라 이의 특정 예를 언급하는 본원의 모든 진술은 그의 구조적 및 기능적 등가물을 모두 포함하고 기술의 모든 적합한 변경을 포괄하고 포함하도록 의도된다. 또한, 이러한 등가물은 현재 알려진 등가물뿐만 아니라 미래에 개발될 등가물, 즉 구조에 관계없이 동일한 기능을 수행하는 개발된 모든 요소를 모두 포함하는 것으로 의도된다.
본 개시내용은 다음 항목을 포함하지만, 이에 제한되지 않는다.
1. 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널로서, 패널은 적어도 하나의 언더 디스플레이 구성요소와 교환하기 위해 층에 대해 비스듬히 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 패널은 제1 부분에서 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
제2 부분에는 증착 물질의 폐쇄 코팅이 실질적으로 결여된, 디스플레이 패널.
2. 항목 1에 있어서, 패널은 바디와 교합하여 적어도 하나의 언더 디스플레이 구성요소를 그 내부에 수용하기 위한 사용자 디바이스를 형성하고, 제1 부분은 적어도 하나의 EM 신호를 바디로부터 멀리 방출하기 위한 적어도 하나의 방출 영역을 포함하는, 패널.
3. 항목 1 또는 항목 2에 있어서, 적어도 하나의 언더 디스플레이 구성요소는,
수신하도록 구성된 수신기; 및
방출하도록 구성된 송신기 중 적어도 하나를 포함하고,
적어도 하나의 EM 신호는 사용자 디바이스를 넘어 패널을 통과하는, 패널.
4. 항목 1 내지 항목 3 중 어느 한 항목에 있어서, 적어도 하나의 언더 디스플레이 구성요소는 사용자 디바이스를 넘어 패널을 통과하는 적어도 하나의 EM 신호를 수신하기 위한 수신기를 포함하는, 패널.
5. 항목 4에 있어서, 사용자 디바이스를 넘어 패널을 통과하는 적어도 하나의 EM 신호는 패널로부터 발신되고 이를 통해 다시 표면에 의해 반사되는, 패널.
6. 항목 5에 있어서, 패널로부터 발신되는 적어도 하나의 EM 신호는,
패널의 비방출 영역을 통과하는 적어도 하나의 언더 디스플레이 구성요소; 및
패널의 방출 영역 중 적어도 하나에 의해 방출되는, 패널.
7. 항목 1 내지 항목 6 중 어느 한 항목에 있어서, 적어도 하나의 언더 디스플레이 구성요소는 사용자 디바이스를 넘어 패널을 통과하는 적어도 하나의 EM 신호를 방출하도록 구성된 송신기를 포함하는, 패널.
8. 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널로서, 패널은 층에 대해 비스듬히 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 제1 부분에서 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
제2 부분에는 증착 물질의 폐쇄 코팅이 실질적으로 결여된, 디스플레이 패널.
9. 항목 8에 있어서, 제2 부분에서 패널의 노출 층 표면 상에 핵생성-억제 코팅(NIC)을 더 포함하고, 제1 부분에서 NIC의 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률은,
0.3; 및
노출 층 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률 중 적어도 하나보다 실질적으로 작은, 패널.
10. 항목 9에 있어서, NIC는 NIC 물질을 포함하는, 패널.
11. 항목 9 또는 항목 10에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 0.9, 0.3, 0.2, 0.15, 0.1, 0.08, 0.05, 0.03, 0.02, 0.01, 0.008, 0.005, 0.003, 0.001, 0.0008, 0.0005, 0.0003, 및 0.0001 중 적어도 하나보다 작은 증착 물질에 대한 초기 고착 확률 S0를 갖는, 패널.
12. 항목 9 또는 항목 10에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 0.9, 0.3, 0.2, 0.15, 0.1, 0.08, 0.05, 0.03, 0.02, 0.01,0.008, 0.005, 0.003, 0.001, 0.0008, 0.0005, 0.0003, 및 0.0001 중 적어도 하나보다 작은 은(Ag) 및 마그네슘(Mg) 중 적어도 하나에 대한 초기 고착 확률 S0를 갖는, 패널.
13. 항목 9 내지 항목 11 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 0.15-0.0001, 0.1-0.0003, 0.08-0.0005, 0.08-0.0008, 0.05-0.001, 0.03-0.0001, 0.03-0.0003, 0.03-0.0005, 0.03-0.0008., 0.03-0.001, 0.03-0.005, 0.03-0.008, 0.03-0.01,0.02-0.0001, 0.02-0.0003, 0.02-0.0005, 0.02-0.0008, 0.02-0.001, 0.02-0.005, 0.02-0.008, 0.02-0.01, 0.01-0.0001, 0.01-0.0003, 0.01-0.0005, 0.01-0.0008, 0.01-0.001.0.01-0.005, 0.01-0.008, 0.008-0.0001, 0.008-0.0003, 0.008-0.0005, 0.008-0.0008, 0.008-0.001, 0.008-0.005, 0.005-0.0001, 0.005-0.0003, 0.005-0.0005, 0.005-0.0008, 및 0.005-0.001 사이인 증착 물질에 대한 초기 고착 확률 S0를 갖는, 패널.
14. 항목 9 내지 항목 12 중 어느 한 항목에 있어서, NIC 물질은 복수의 상이한 증착 물질에 대한 적어도 하나의 임계값보다 작은 초기 고착 확률 S0를 갖는, 패널.
15. 항목 14에 있어서, 복수의 물질은 은(Ag), 마그네슘(Mg), 이테르븀(Yb), 카드뮴(Cd) 및 아연(Zn) 중 적어도 하나로부터 선택되는, 패널.
16. 항목 14 또는 항목 15에 있어서, NIC 물질은 복수의 증착 물질 중 제1 물질에 대한 제1 임계값 미만의 초기 고착 확률 S0 및 복수의 증착 물질 중 제2 물질에 대한 초기 고착 확률 S0를 갖는, 패널.
17. 항목 16에 있어서, 제1 임계값은 제2 임계값보다 큰, 패널.
18. 항목 9 내지 항목 16 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 은(Ag)의 증기 플럭스에 적용된 후 적어도 임계 투과율 값의 광 투과율을 갖는, 패널.
19. 항목 18에 있어서, 증기 플럭스는 적어도 약 10-4 Torr 및 10-5 Torr의 진공 압력에 있는, 패널.
20. 항목 18 또는 항목 19에 있어서, 증기 플럭스는 약 1 옹스트롬 (A)/sec의 증착 속도를 갖는, 패널.
21. 항목 18 내지 항목 20 중 어느 한 항목에 있어서, 증기 플럭스는 15 nm의 기준 두께에 도달할 때까지 적용되는, 패널.
22. 항목 18 내지 항목 21 중 어느 한 항목에 있어서, 증기 플럭스가 적용되는 표면은 약 25℃의 온도에 있는, 패널.
23. 항목 18 내지 항목 22 중 어느 한 항목에 있어서, 증기 플럭스가 적용되는 표면은 Ag의 증발원에서 약 65 cm 떨어져 있는, 패널.
24. 항목 18 내지 항목 23 중 어느 한 항목에 있어서, 임계 투과율 값은 약 60%, 65%, 70%, 75%, 80%, 85%, 및 90% 중 적어도 하나로부터 선택되는, 패널.
25. 항목 18 내지 항목 24 중 어느 한 항목에 있어서, 임계 투과율 값은 약 460 nm의 파장에서 측정되는, 패널.
26. 항목 9 내지 항목 25 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 24 dynes/cm, 20 dynes/cm, 19 dynes/cm, 18 dynes/cm, 17 dynes/cm, 16 dynes/cm, 15 dynes/cm, 14 dynes/cm, 12 dynes/cm, 11 dynes/cm, 10 dynes/cm, 9 dynes/cm, 및 8 dynes/cm 중 적어도 하나보다 작은 표면 에너지(Y1)를 갖는, 패널.
27. 항목 9 내지 항목 26 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 13-20 dynes/cm, 및 13-19 dynes/cm 사이인 표면 에너지(Y1)를 갖는, 패널.
28. 항목 9 내지 항목 27 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 1.55, 1.5, 1.45, 1.43, 1.4, 1.39, 1.38, 1.37, 1.35, 1.32, 및 1.3 중 적어도 하나보다 작은 550 nm의 파장에서 광자에 대한 굴절률 n을 갖는, 패널.
29. 항목 9 내지 항목 28 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 600 nm, 500 nm, 460 nm, 420 nm 및 410 nm 중 적어도 하나를 초과하는 파장에서 광자에 대해 0.01 미만인 소광 계수 k를 갖는, 패널.
30. 항목 9 내지 항목 29 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 400 nm, 390 nm, 380 nm 및 370 nm 중 적어도 하나보다 짧은 파장에서 광자에 대해 약 0.05, 0.1, 0.2 및 0.5보다 클 수 있는 소광 계수 k를 갖는, 패널.
31. 항목 9 내지 항목 30 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 약 300℃, 150℃, 130℃, 30℃, 0℃, -30℃, 및 -50℃ 미만인 유리 전이 온도 T g 를 갖는, 패널.
32. 항목 9 내지 항목 31 중 어느 한 항목에 있어서, NIC 물질은 약 100-320°C, 120-300°C, 140-280°C 및 150-250°C 사이의 승화 온도를 갖는, 패널.
33. 항목 9 내지 항목 32 중 어느 한 항목에 있어서, NIC 및 NIC 물질 중 적어도 하나는 불소(F)와 실리콘(Si) 중 적어도 하나를 함유하는, 패널.
34. 항목 33에 있어서, NIC 물질은 F를 포함하는 화합물인, 패널.
35. 항목 34에 있어서, NIC 물질은 F 및 탄소(C)를 포함하는 화합물인, 패널.
36. 항목 35에 있어서, NIC 물질은 적어도 약 1, 1.5, 및 2 중 적어도 하나의 F/C 몫에 상응하는 원자비로 F 및 C를 포함하는, 패널.
37. 항목 33 내지 항목 36 중 어느 한 항목에 있어서, NIC 물질은 올리고머를 포함하는, 패널.
38. 항목 33 내지 항목 37 중 어느 한 항목에 있어서, NIC 물질은 백본 및 백본에 결합된 적어도 하나의 작용기를 포함하는 분자 구조를 갖는, 패널.
39. 항목 38에 있어서, NIC 물질은 실록산기를 포함하는, 패널.
40. 항목 38 또는 항목 39에 있어서, 백본은 실록산기를 포함하는, 패널.
41. 항목 38 내지 항목 40 중 어느 한 항목에 있어서, 적어도 하나의 작용기는 F를 포함하는, 패널.
42. 항목 41에 있어서, 적어도 하나의 작용기는 플루오로알킬기를 포함하는, 패널.
43. 항목 38 내지 항목 42 중 어느 한 항목에 있어서, NIC 물질은 실세스퀴옥산기를 포함하는, 패널.
44. 항목 38 내지 항목 43 중 어느 한 항목에 있어서, NIC 물질은 아릴기를 포함하는, 패널.
45. 항목 38 내지 항목 44 중 어느 한 항목에 있어서, NIC 물질은 탄화수소기를 포함하는, 패널.
46. 항목 38 내지 항목 45 중 어느 한 항목에 있어서, NIC 물질은 포스파젠기를 포함하는, 패널.
47. 항목 38 내지 항목 46 중 어느 한 항목에 있어서, NIC 물질은 치환 또는 비치환, 선형, 분지형 또는 환형 탄화수소기를 포함하는, 패널.
48. 항목 47에 있어서, 치환기 내의 적어도 하나의 C 원자는 산소(O), 질소(N) 및 황(S) 중 적어도 하나로부터 선택된 헤테로원자로 치환되는, 패널.
49. 항목 38 내지 항목 48 중 어느 한 항목에 있어서, NIC 물질은 플루오로폴리머를 포함하는, 패널.
50. 항목 38 내지 항목 49 중 어느 한 항목에 있어서, NIC 물질은 금속 착물을 포함하는, 패널.
51. 항목 38 내지 항목 50 중 어느 한 항목에 있어서, NIC 물질은 유기-무기 하이브리드 물질을 포함하는, 패널.
52. 항목 10 내지 항목 51 중 어느 한 항목에 있어서, NIC 물질은 그 상에서 핵생성 부위로서 작용하도록 다른 물질로 도핑되는, 패널.
53. 항목 9 내지 항목 52 중 어느 한 항목에 있어서, NIC의 표면을 따라 연장되는 고지수 매체를 더 포함하고, NIC는 고지수 매체의 굴절률보다 작은 굴절률을 갖는 저지수 코팅을 포함하는, 패널.
54. 항목 53에 있어서, 고지수 매체는 고지수 코팅을 포함하는, 패널.
54. 항목 53 또는 항목 54에 있어서, 고지수 매체는 커버링 층을 포함하는, 패널.
55. 항목 53 또는 항목 54에 있어서, 고지수 매체는 불화 리튬(LiF)을 포함하는, 패널.
56. 항목 53에 있어서, 고지수 매체는 에어 갭을 포함하는, 패널.
57. 항목 8 내지 항목 56 중 어느 한 항목에 있어서, 제2 부분은 증착 물질로 구성된 적어도 하나의 입자 구조를 포함하는, 패널.
58. 항목 57에 있어서, 적어도 하나의 입자 구조는 NIC의 노출 층 표면 상에 배치된 불연속 층을 형성하는, 패널.
59. 항목 57 또는 항목 58에 있어서, 제2 부분은 UVA 흡수 층을 포함하는, 패널.
60. 항목 59에 있어서, UVA 흡수 층은 적어도 하나의 입자 구조를 포함하는, 패널.
61. 항목 8 내지 항목 60 중 어느 한 항목에 있어서, 제2 부분은 UVA 흡수 층을 포함하는, 패널.
62. 항목 61에 있어서, UVA 흡수 층은 증착 물질로 구성된 적어도 하나의 입자 구조를 포함하는, 패널.
63. 항목 8 내지 항목 62 중 어느 한 항목에 있어서, 제2 부분에서 패널의 노출 층 표면 상에 배치된 저지수 코팅 및 저지수 코팅의 표면을 따라 연장되는 고지수 매체를 더 포함하고, 저지수 코팅의 굴절률은 고지수 매체의 굴절률보다 작은, 패널.
64. 항목 63에 있어서, 저지수 코팅은 핵생성-억제 코팅(NIC)을 포함하고, 제1 부분에서 NIC의 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률은,
0.3; 및
노출 층 표면 상에 증착 물질을 증착하기 위한 초기 고착 확률 중 적어도 하나보다 실질적으로 작은, 패널.
65. 항목 63 또는 항목 64에 있어서, 고지수 매체는 고지수 코팅을 포함하는, 패널.
66. 항목 63 내지 항목 65 중 어느 한 항목에 있어서, 고지수 매체는 커버링 층을 포함하는, 패널.
67. 항목 63 내지 항목 66 중 어느 한 항목에 있어서, 고지수 매체는 불화 리튬(LiF)을 포함하는, 패널.
68. 항목 63 또는 항목 64에 있어서, 고지수 매체는 에어 갭을 포함하는, 패널.
69. 항목 8 내지 항목 68 중 어느 한 항목에 있어서, 제1 부분에서 패널의 노출 층 표면은 제1 부분과 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장되는 하부 코팅을 갖는, 패널.
70. 항목 8 내지 항목 69 중 어느 한 항목에 있어서, 패널의 노출 층 표면은 실질적으로 동일 평면이고 제2 부분에서 EM 패널의 노출 층 표면과 공존하는, 패널.
71. 항목 8 내지 항목 70 중 어느 한 항목에 있어서, 적어도 하나의 폐쇄 코팅은 층에 대한 각도를 통한 EM 신호의 투과를 실질적으로 억제하는, 패널.
72. 항목 8 내지 항목 71 중 어느 한 항목에 있어서, 제2 부분은 층에 대해 비스듬히 이를 통한 EM 신호의 투과를 실질적으로 억제하는 임의의 특징이 실질적으로 없는, 패널.
73. 항목 8 내지 항목 72 중 어느 한 항목에 있어서, 증착 물질은 실질적으로 전도성인, 패널.
74. 항목 8 내지 항목 73 중 어느 한 항목에 있어서, 적어도 하나의 폐쇄 코팅의 평균 필름 두께는 약 5-80 nm 사이인, 패널.
75. 항목 8 내지 항목 74 중 어느 한 항목에 있어서, 제1 부분은 층에 대해 비스듬히 EM 신호를 방출하기 위한 적어도 하나의 방출 영역을 포함하는, 패널.
76. 항목 75에 있어서,
기판; 및
그 상에 배치된 적어도 하나의 반도체 층을 더 포함하고,
여기서:
각 방출 영역은 제1 전극 및 제2 전극을 포함하고,
제1 전극은 기판과 적어도 하나의 반도체 층 사이에 배치되고,
적어도 하나의 반도체 층은 제1 전극과 제2 전극 사이에 배치되는, 패널.
77. 항목 76에 있어서, 제2 전극은 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하는, 패널.
78. 항목 76 또는 항목 77에 있어서, 패널의 노출 층 표면은 적어도 하나의 반도체 층의 노출 층 표면인, 패널.
79. 항목 76 내지 항목 78 중 어느 한 항목에 있어서, 기판은 제1 부분과 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장되는, 패널.
80. 항목 79에 있어서, 적어도 하나의 반도체 층은 제1 부분과 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장되는, 패널.
81. 항목 76 내지 항목 80 중 어느 한 항목에 있어서, 제1 부분은 복수의 방출 영역을 포함하는, 패널.
82. 항목 81에 있어서, 제1 부분은 인접한 방출 영역 사이에 적어도 하나의 비방출 영역을 포함하는, 패널.
83. 항목 876 내지 항목 82 중 어느 한 항목에 있어서, 제2 부분에는 임의의 방출 영역이 실질적으로 결여된, 패널.
84. 항목 8 내지 항목 83 중 어느 한 항목에 있어서, 제1 부분에서 적어도 하나의 폐쇄 코팅의 노출 층 표면 상에 그리고 제2 부분에서 패널의 노출 층 표면 상에 배치된 적어도 하나의 커버링 층을 더 포함하는, 패널.
85. 항목 84에 있어서, 적어도 하나의 커버링 층은 배리어 코팅, 유리 캡, 박막 캡슐화(TFE) 층, 편광자, 광학적으로 투명한 접착제(OCA), 터치스크린 물질, 유리 커버링, 이들 중 임의의 조합 중 적어도 하나로부터 선택되는, 패널.
86. 사용자 디바이스로서,
복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널; 및
층에 대해 비스듬히 패널의 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 교환하도록 구성된 적어도 하나의 언더 디스플레이 구성요소를 포함하고,
패널은 제1 부분에서 패널의 노출 층 표면 상에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
제2 부분에는 증착 코팅의 폐쇄 코팅이 실질적으로 결여된, 사용자 디바이스.
따라서, 본 명세서 및 본원에 개시된 예시는 단지 예시적인 것으로 간주되어야 하며, 본 개시내용의 진정한 범위는 하기의 청구범위에 의해 개시되어야 한다.

Claims (20)

  1. 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널로서, 상기 패널은 적어도 하나의 언더 디스플레이 구성요소와 교환하기 위해 상기 층에 대해 비스듬히 상기 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 상기 패널은 상기 제1 부분에서 상기 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
    상기 제2 부분에는 상기 증착 물질의 폐쇄 코팅이 실질적으로 결여된, 디스플레이 패널.
  2. 제1항에 있어서, 상기 적어도 하나의 언더 디스플레이 구성요소는,
    수신하도록 구성된 수신기; 및
    방출하도록 구성된 송신기 중 적어도 하나를 포함하고,
    상기 적어도 하나의 EM 신호는 사용자 디바이스를 넘어 상기 패널을 통과하는, 패널.
  3. 복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널로서, 상기 패널은 상기 층에 대해 비스듬히 상기 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 수용하도록 구성되고, 상기 제1 부분에서 상기 패널의 노출 층 표면에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
    상기 제2 부분에는 상기 증착 물질의 폐쇄 코팅이 실질적으로 결여된, 디스플레이 패널.
  4. 제3항에 있어서, 상기 제2 부분에서 상기 패널의 노출 층 표면 상에 핵생성-억제 코팅(NIC)을 더 포함하고, 상기 제1 부분에서 상기 NIC의 표면 상에 상기 증착 물질을 증착하기 위한 초기 고착 확률은,
    0.3; 및
    상기 노출 층 표면 상에 상기 증착 물질을 증착하기 위한 초기 고착 확률 중 적어도 하나보다 실질적으로 작은, 패널.
  5. 제3항 또는 제4항에 있어서, 상기 제2 부분은 상기 증착 물질로 구성된 적어도 하나의 입자 구조를 포함하는, 패널.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 부분은 UVA 흡수 층을 포함하는, 패널.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 제2 부분에서 상기 패널의 노출 층 표면 상에 배치된 저지수 코팅 및 상기 저지수 코팅의 표면을 따라 연장되는 고지수 매체를 더 포함하고, 상기 저지수 코팅의 굴절률은 상기 고지수 매체의 굴절률보다 작은, 패널.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서, 상기 증착 물질은 은(Ag) 및 이테르븀(Yb) 중 적어도 하나를 포함하는, 패널.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서, 상기 적어도 하나의 폐쇄 코팅의 평균 필름 두께는 약 5-80 nm 사이인, 패널.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 부분은 상기 층에 대해 비스듬히 EM 신호를 방출하기 위한 적어도 하나의 방출 영역을 포함하는, 패널.
  11. 제10항에 있어서,
    기판; 및
    그 상에 배치된 적어도 하나의 반도체 층을 더 포함하고,
    여기서:
    각 방출 영역은 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극은 상기 기판과 상기 적어도 하나의 반도체 층 사이에 배치되고,
    상기 적어도 하나의 반도체 층은 상기 제1 전극과 상기 제2 전극 사이에 배치되는, 패널.
  12. 제11항에 있어서, 상기 제2 전극은 상기 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하는, 패널.
  13. 제11항 또는 제12항에 있어서, 상기 패널의 노출 층 표면은 상기 적어도 하나의 반도체 층의 노출 층 표면인, 패널.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 기판은 상기 제1 부분과 상기 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장되는, 패널.
  15. 제14항에 있어서, 상기 적어도 하나의 반도체 층은 상기 제1 부분과 상기 제2 부분 둘 모두에 걸쳐 실질적으로 연속적으로 연장되는, 패널.
  16. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 제1 부분은 복수의 방출 영역을 포함하는, 패널.
  17. 제16항에 있어서, 상기 제1 부분은 인접한 방출 영역 사이에 적어도 하나의 비방출 영역을 포함하는, 패널.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서, 상기 제2 부분에는 임의의 방출 영역이 실질적으로 결여된, 패널.
  19. 제4항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 부분에서 상기 적어도 하나의 폐쇄 코팅의 노출 층 표면 상에 그리고 상기 제2 부분에서 상기 패널의 노출 층 표면 상에 배치된 적어도 하나의 커버링 층을 더 포함하는, 패널.
  20. 사용자 디바이스로서,
    복수의 층을 갖고 횡축에 의해 정의된 적어도 하나의 측방향 측면의 제1 부분 및 제2 부분에서 연장되는 디스플레이 패널; 및
    상기 층에 대해 비스듬히 상기 패널의 제2 부분을 통해 적어도 하나의 전자기(EM) 신호를 교환하도록 구성된 적어도 하나의 언더 디스플레이 구성요소를 포함하고,
    상기 패널은 상기 제1 부분에서 상기 패널의 노출 층 표면 상에 배치된 증착 물질의 적어도 하나의 폐쇄 코팅을 포함하고,
    상기 제2 부분에는 상기 증착 코팅의 폐쇄 코팅이 실질적으로 결여된, 사용자 디바이스.
KR1020227037670A 2020-04-09 2021-04-09 언더 디스플레이 구성요소와 교환되는 신호를 수용하기 위해 블라인드 홀이 있는 디스플레이 패널 KR20230007348A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US202063007851P 2020-04-09 2020-04-09
US63/007,851 2020-04-09
US202063107393P 2020-10-29 2020-10-29
US63/107,393 2020-10-29
US202163153834P 2021-02-25 2021-02-25
US63/153,834 2021-02-25
US202163163453P 2021-03-19 2021-03-19
US63/163,453 2021-03-19
PCT/IB2021/052980 WO2021205410A1 (en) 2020-04-09 2021-04-09 Display panel having blind hole to accommodate signals exchanged with under-display component

Publications (1)

Publication Number Publication Date
KR20230007348A true KR20230007348A (ko) 2023-01-12

Family

ID=78024003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227037670A KR20230007348A (ko) 2020-04-09 2021-04-09 언더 디스플레이 구성요소와 교환되는 신호를 수용하기 위해 블라인드 홀이 있는 디스플레이 패널

Country Status (5)

Country Link
US (1) US20230141768A1 (ko)
JP (1) JP2023515698A (ko)
KR (1) KR20230007348A (ko)
CN (1) CN115702451A (ko)
WO (1) WO2021205410A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785908A (zh) * 2022-04-20 2022-07-22 Oppo广东移动通信有限公司 电子设备、电子设备的图像获取方法及计算机可读存储介质
WO2024018386A1 (en) * 2022-07-18 2024-01-25 Oti Lumionics Inc. Opto-electronic device with transmissive regions between emissive regions having uniform (sub-) pixel aperture layout

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628101A (zh) * 2015-10-26 2020-09-04 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
WO2017100944A1 (en) * 2015-12-16 2017-06-22 Oti Lumionics Inc. Barrier coating for opto-electronic devices
JP7056964B2 (ja) * 2016-12-02 2022-04-19 オーティーアイ ルミオニクス インコーポレーテッド 放射領域上に配置された導電性コーティングを含むデバイスおよびそのための方法
WO2018198052A1 (en) * 2017-04-26 2018-11-01 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11043636B2 (en) * 2017-05-17 2021-06-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
CN107273826B (zh) * 2017-05-31 2021-10-26 北京小米移动软件有限公司 Oled面板
US11751415B2 (en) * 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
CN209087844U (zh) * 2018-12-29 2019-07-09 Oppo广东移动通信有限公司 Oled像素结构、oled显示屏及电子设备

Also Published As

Publication number Publication date
CN115702451A (zh) 2023-02-14
WO2021205410A1 (en) 2021-10-14
US20230141768A1 (en) 2023-05-11
JP2023515698A (ja) 2023-04-13

Similar Documents

Publication Publication Date Title
KR20230007348A (ko) 언더 디스플레이 구성요소와 교환되는 신호를 수용하기 위해 블라인드 홀이 있는 디스플레이 패널
US20240065082A1 (en) Opto-electronic device including patterned em radiation-absorbing layer
US20230216209A1 (en) Device incorporating an ir signal transmissive region
KR20230037561A (ko) 패턴화 코팅을 형성하기 위한 화합물 및 이를 포함하는 디바이스
US11985841B2 (en) Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
US20230413649A1 (en) Device including a low-index coating and a radiation-modifying layer
US20230301160A1 (en) Opto-electronic device including a low-index layer
US20230413603A1 (en) Opto-electronic device with nanoparticle deposited layers
US20240237461A1 (en) Opto-electronic device including em radiation transmissive regions between emissive regions
JP7403883B2 (ja) キャッピング層を含む発光デバイスおよびそれを製造するための方法
KR20230098834A (ko) 패턴화 코팅을 형성하기 위한 규소-함유 화합물 및 이를 포함하는 디바이스
KR20230127202A (ko) Ir 신호 투과 영역을 포함하는 디바이스
KR20230138025A (ko) 호스트 및 도펀트를 포함하는 패턴화 코팅
WO2023187690A1 (en) Nitrogen-containing heterocyclic compounds for forming a patterning coating and devices incorporating same
CN116583479A (zh) 具有纳米颗粒沉积层的光电子器件
JPWO2022091041A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination