KR20230002152A

KR20230002152A - Film device for driving display device and the display device using the same

Info

Publication number: KR20230002152A
Application number: KR1020220169539A
Authority: KR
Inventors: 천대웅; 이현행
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-10-27
Filing date: 2022-12-07
Publication date: 2023-01-05
Also published as: KR20190047264A; KR102657304B1

Abstract

The present invention relates to a film element for driving a display device and a display device using the same. The film element comprises: an integrated circuit chip mounted on a flexible film; a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film. The first output wire comprises: a plurality of first metal patterns separated and spaced apart from each other on a flexible film substrate; an insulating layer disposed on the flexible film substrate to cover the first metal patterns and including contact holes exposing a portion of the metal patterns; a plurality of second metal patterns electrically connecting the adjacent first metal patterns through the contact holes; and a solder resist covering the first metal patterns and second metal patterns in the contact holes. The solder resist exposes pad areas of each of the first output wire and second output wire. Accordingly, a narrow bezel of the display device can be implemented.

Description

Film element for driving display device and display device using the same {FILM DEVICE FOR DRIVING DISPLAY DEVICE AND THE DISPLAY DEVICE USING THE SAME}

본 발명은 표시장치 구동용 필름 소자와 이를 이용한 표시장치에 관한 것이다.The present invention relates to a film element for driving a display device and a display device using the same.

평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등이 있다. 전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.The flat panel display device includes a liquid crystal display (LCD), an electroluminescence display (ELD), a field emission display (FED), a plasma display panel (PDP), and the like. The electroluminescent display device is roughly divided into an inorganic light emitting display device and an organic light emitting display device according to the material of the light emitting layer. An active matrix type organic light emitting display includes an organic light emitting diode (OLED) that emits light by itself, and has a fast response speed, high luminous efficiency, luminance, and viewing angle. There are advantages.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 교차하고, 픽셀들이 매트릭스 형태로 배치된 표시패널의 화면 상에 영상을 표시한다. 평판 표시장치의 구동 회로는 IC(integrated circuit) 칩(chip)로 구현될 수 있다. IC 칩이 실장된 필름 소자가 ACF(Anisotropic Conductive Film)로 표시패널에 접착될 수 있다. IC 칩이 실장된 필름 소자는 COF(Chip on film) 또는 TCP(Tape Carrier Package) 등이 있다. Such a display device displays an image on a screen of a display panel in which data lines and gate lines intersect and pixels are arranged in a matrix form. A driving circuit of a flat panel display device may be implemented as an integrated circuit (IC) chip. A film element on which an IC chip is mounted may be adhered to a display panel using ACF (Anisotropic Conductive Film). A film element on which an IC chip is mounted includes a chip on film (COF) or a tape carrier package (TCP).

표시패널의 기판에 형성된 데이터 라인들과 연결된 데이터 패드들에 필름 소자의 패드들이 접착된다. 표시패널에서 좁은 피치(pitch)의 데이터 패드들을 넓은 피치의 데이터 라인들에 1:1로 연결하는 링크(link) 배선들이 형성된다. 이러한 링크 배선들은 그 위치에 따라 길이가 달라지기 때문에 데이터 라인들의 저항 차이를 초래할 수 있다. 이러한 저항 차이를 보상하기 위하여, 저항이 큰 링크 배선의 저항 만큼 상대적으로 저항이 작은 링크 배선들의 저항을 증가시키는 방법이 적용되고 있다. Pads of the film element are bonded to data pads connected to data lines formed on a substrate of the display panel. In the display panel, link wires are formed to connect narrow-pitch data pads to wide-pitch data lines in a 1:1 ratio. Since the lengths of these link wires vary according to their positions, a resistance difference between data lines may occur. In order to compensate for this difference in resistance, a method of increasing the resistance of link wires having relatively low resistance as much as the resistance of link wires having high resistance has been applied.

링크 배선들의 저항을 증가시키기 위하여 링크 배선들의 길이를 길게 하면, 링크 배선들이 차지하는 링크 영역이 커지기 때문에 표시패널의 베젤(bezel)이 커져 네로우 베젤(narrow bezel) 설계를 어렵게 한다. 표시패널의 베젤은 영상이 표시되지 않는 화면 외곽 부분이다. 네로우 베젤 설계는 표시패널 상에서 화면이 꽉 차게 보일 수 있도록 베젤을 줄임으로써 사용자의 몰입도를 높이고 디자인 자유도를 높이는 기술이다.If the length of the link wires is increased in order to increase the resistance of the link wires, the link area occupied by the link wires increases, and thus the bezel of the display panel becomes large, making it difficult to design a narrow bezel. The bezel of the display panel is an outer portion of the screen on which an image is not displayed. The narrow bezel design is a technology that enhances user immersion and increases design freedom by reducing the bezel to make the screen appear full on the display panel.

본 발명은 표시패널의 베젤을 최소화하고, 필름 소자와 전기적으로 연결되는 표시패널의 배선들 간의 저항을 균일하게 할 수 있는 표시장치 구동용 필름 소자와 이를 이용한 표시장치를 제공한다.The present invention provides a film element for driving a display device capable of minimizing a bezel of a display panel and uniformizing resistance between wires of a display panel electrically connected to the film element, and a display device using the same.

본 발명의 일 실시예에 따른 표시장치 구동용 필름 소자는 가요성 필름 상에 실장된 집적회로 칩; 상기 가요성 필름 상에서 상기 집적 회로 칩의 제1 출력 단자에 연결된 제1 출력 배선; 및 상기 가요성 필름 상에서 상기 집적 회로 칩의 제2 출력 단자에 연결된 제2 출력 배선을 포함한다. 상기 제1 출력 배선은 상기 가요성 필름 기판 상에서 서로 분리되어 이격된 다수의 제1 금속 패턴들; 상기 제1 금속 패턴들을 덮도록 상기 가요성 필름 기판 상에 배치되고, 상기 금속 패턴들의 일부를 노출하는 콘택홀들을 포함하는 절연층; 상기 콘택홀을 통해 이웃한 상기 제1 금속 패턴들을 전기적으로 연결하는 다수의 제2 금속 패턴들; 및 상기 콘택홀들 내의 제1 금속 패턴들과 상기 제2 금속 패턴들을 덮는 솔더 레지스트를 포함한다. 상기 솔더 레지스트가 상기 제1 및 제2 출력 배선들 각각의 패드 영역을 노출한다. A film element for driving a display device according to an embodiment of the present invention includes an integrated circuit chip mounted on a flexible film; a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film. The first output wire may include a plurality of first metal patterns spaced apart from each other on the flexible film substrate; an insulating layer disposed on the flexible film substrate to cover the first metal patterns and including contact holes exposing portions of the metal patterns; a plurality of second metal patterns electrically connecting the adjacent first metal patterns through the contact hole; and a solder resist covering the first metal patterns and the second metal patterns in the contact holes. The solder resist exposes pad regions of each of the first and second output wires.

본 발명의 다른 실시예에 따른 표시장치 구동용 필름 소자는 가요성 필름 상에 실장된 집적회로 칩; 상기 가요성 필름 상에서 상기 집적 회로 칩의 제1 출력 단자에 연결된 제1 출력 배선; 및 상기 가요성 필름 상에서 상기 집적 회로 칩의 제2 출력 단자에 연결된 제2 출력 배선을 포함한다. 상기 제1 출력 배선은 상기 가요성 필름 기판 상에 배치된 제1 금속 배선을 포함한다. 상기 제1 출력 배선은 상기 가요성 필름 기판 상에 배치된 상기 제2 금속 배선을 포함한다. 솔더 레지스트가 상기 제1 및 제2 출력 배선들 각각의 패드 영역을 제외한 상기 제1 및 제2 금속 배선의 나머지 부분을 덮는다. 상기 제1 금속 배선의 금속과 상기 제2 금속 배선의 금속이 서로 다른 비저항을 갖는다. A film element for driving a display device according to another embodiment of the present invention includes an integrated circuit chip mounted on a flexible film; a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film. The first output wire includes a first metal wire disposed on the flexible film substrate. The first output wire includes the second metal wire disposed on the flexible film substrate. A solder resist covers remaining portions of the first and second metal wires except for pad regions of the first and second output wires, respectively. A metal of the first metal wire and a metal of the second metal wire have different specific resistances.

본 발명의 또 다른 실시예에 따른 표시장치 구동용 필름 소자는 가요성 필름 상에 실장된 집적회로 칩; 상기 가요성 필름 상에서 상기 집적 회로 칩의 제1 출력 단자에 연결된 제1 출력 배선; 및 상기 가요성 필름 상에서 상기 집적 회로 칩의 제2 출력 단자에 연결된 제2 출력 배선을 포함한다. 상기 제1 및 제2 출력 배선들 각각은 상기 가요성 필름 기판 상에 배치되는 금속 배선을 포함한다. 상기 제1 및 제2 출력 배선들 각각은 솔더 레지스트에 의해 상기 금속 배선의 일부가 노출되는 패드 영역을 포함한다. 상기 솔더 레지스트에 의해 노출된 상기 제1 출력 배선의 패드 영역이 상기 솔더 레지스트에 의해 노출된 상기 제2 출력 배선의 패드 영역 보다 작다. A film element for driving a display device according to another embodiment of the present invention includes an integrated circuit chip mounted on a flexible film; a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film. Each of the first and second output wires includes a metal wire disposed on the flexible film substrate. Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by solder resist. A pad area of the first output wire exposed by the solder resist is smaller than a pad area of the second output wire exposed by the solder resist.

본 발명의 또 다른 실시예에 따른 표시장치 구동용 필름 소자는 가요성 필름 상에 실장된 집적회로 칩; 상기 가요성 필름 상에서 상기 집적 회로 칩의 제1 출력 단자에 연결된 제1 출력 배선; 및 상기 가요성 필름 상에서 상기 집적 회로 칩의 제2 출력 단자에 연결된 제2 출력 배선을 포함한다. 상기 제1 및 제2 출력 배선들 각각은 상기 가요성 필름 기판 상에 배치된 금속 배선을 포함한다. 상기 제1 및 제2 출력 배선들 중 하나의 금속 배선이 상기 가요성 필름 기판 상에서 분리되어 서로 이격된 절연 패턴들을 넘어 간다. 상기 제1 및 제2 출력 배선들 각각은 솔더 레지스트에 의해 상기 금속 배선의 일부가 노출되는 패드 영역을 포함한다. A film element for driving a display device according to another embodiment of the present invention includes an integrated circuit chip mounted on a flexible film; a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film. Each of the first and second output wires includes a metal wire disposed on the flexible film substrate. One metal wire of the first and second output wires is separated from the flexible film substrate and passes over insulating patterns spaced apart from each other. Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by a solder resist.

본 발명의 일 실시예에 따른 표시장치는 입력 영상이 표시되고 복수의 패널 배선들이 배치된 픽셀 어레이; 복수의 패널 패드들이 배치된 복수의 패드 영역; 및 상기 패널 배선들과 상기 패널 패드들을 1:1로 연결하는 복수의 링크 배선들을 포함한다. 상기 필름 소자의 상기 패드 영역이 상기 패드 영역 내의 접착 영역에 접착된다. 상기 표시패널의 링크 패선들이 상기 필름 소자의 제1 출력 배선에 전기적으로 연결된 제1 링크 배선; 및 상기 필름 소자의 제2 출력 배선에 전기적으로 연결된 제2 링크 배선을 포함한다. 상기 복수의 링크 배선들 각각이 상기 패널 배선들과 상기 패널 패드들 사이에서 직선 배선이다. A display device according to an exemplary embodiment of the present invention includes a pixel array displaying an input image and having a plurality of panel wires arranged thereon; a plurality of pad areas where a plurality of panel pads are disposed; and a plurality of link wires connecting the panel wires and the panel pads in a 1:1 ratio. The pad area of the film element is bonded to an adhesive area within the pad area. a first link wire electrically connected to a first output wire of the film element; and a second link wire electrically connected to the second output wire of the film element. Each of the plurality of link wires is a straight wire between the panel wires and the panel pads.

본 발명의 다른 실시예에 따른 표시장치는 입력 영상이 표시되고 복수의 패널 배선들이 배치된 픽셀 어레이, 복수의 패널 패드들이 배치된 복수의 패드 영역, 및 상기 패널 배선들과 상기 패널 패드들을 1:1로 연결하는 복수의 링크 배선들을 포함한 표시패널을 포함한다. 상기 필름 소자가 상기 패드 영역 내의 접착 영역에 접착된다. 상기 표시패널의 링크 패선들이 상기 필름 소자의 제1 출력 배선에 전기적으로 연결된 제1 링크 배선; 및 상기 필름 소자의 제2 출력 배선에 전기적으로 연결된 제2 링크 배선을 포함한다. 상기 복수의 링크 배선들 각각이 상기 패널 배선들과 상기 패널 패드들 사이에서 직선 배선이다. A display device according to another embodiment of the present invention displays an input image and includes a pixel array in which a plurality of panel wires are disposed, a plurality of pad areas in which a plurality of panel pads are disposed, and the panel wires and the panel pads are defined as 1: A display panel including a plurality of link wires connected to 1 is included. The film element is adhered to an adhesive area in the pad area. a first link wire electrically connected to a first output wire of the film element; and a second link wire electrically connected to the second output wire of the film element. Each of the plurality of link wires is a straight wire between the panel wires and the panel pads.

본 발명의 또 다른 실시예에 따른 표시장치는 입력 영상이 표시되고 복수의 패널 배선들이 배치된 픽셀 어레이, 복수의 패널 패드들이 배치된 복수의 패드 영역, 및 상기 패널 배선들과 상기 패널 패드들을 1:1로 연결하는 복수의 링크 배선들을 포함한 표시패널; 및 상기 표시패널의 패드 영역에 접착되어 상기 링크 배선들에 전기적으로 연결되는 복수의 출력 배선들을 포함한 필름 소자를 구비한다. 상기 표시패널의 링크 배선들 각각은 직선 배선이다. 상기 필름 소자는 가요성 필름 상에 실장된 집적회로 칩; 상기 가요성 필름 상에 배치되어 상기 집적 회로 칩의 제1 출력 단자에 연결된 제1 출력 배선; 및 상기 가요성 필름 상에 배치되어 상기 집적 회로 칩의 제2 출력 단자에 연결된 제2 출력 배선을 포함한다. 상기 집적회로 칩이 제1 출력 단자를 통해 출력되는 신호를 상기 제2 출력 단자를 통해 출력되는 신호 보다 지연시킨다. A display device according to another embodiment of the present invention displays an input image and includes a pixel array in which a plurality of panel wires are disposed, a plurality of pad areas in which a plurality of panel pads are disposed, and the panel wires and the panel pads are formed by 1 : Display panel including a plurality of link wires connected to 1; and a film element including a plurality of output wires attached to a pad area of the display panel and electrically connected to the link wires. Each of the link wires of the display panel is a straight wire. The film element may include an integrated circuit chip mounted on a flexible film; a first output wire disposed on the flexible film and connected to a first output terminal of the integrated circuit chip; and a second output wire disposed on the flexible film and connected to a second output terminal of the integrated circuit chip. The integrated circuit chip delays a signal output through the first output terminal than a signal output through the second output terminal.

본 발명은 링크 배선들의 저항 차이를 보상하기 위하여 필름 소자의 배선들 간에 저항 차이를 설정한다. 그 결과, 본 발명은 표시패널 상에서 베젤 영역 내의 링크 영역 크기를 줄일 수 있기 때문에 표시장치의 네로우 베젤을 구현할 수 있다. In the present invention, a resistance difference is set between wirings of a film element in order to compensate for a resistance difference between link wirings. As a result, since the size of the link area in the bezel area of the display panel of the present invention can be reduced, a narrow bezel of the display device can be implemented.

도 1은 본 발명의 실시예에 따른 표시장치 구동용 필름 소자와 표시패널의 배선들을 보여 주는 도면이다.
도 2는 표시패널 상에서 링크 배선의 저항을 크게 하는 일 예를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 표시패널의 링크 배선 저항과 필름 소자의 배선 저항을 보여 주는 그래프이다.
도 4 및 도 5는 본 발명의 실시예에 따른 표시패널의 링크 배선들과 필름 소자의 COF 배선들을 보여 주는 그래프이다.
도 6a 내지 도 11b는 필름 소자의 배선 저항을 조정하는 다양하는 예를 보여 주는 도면들이다.
도 12 및 도 13은 필름 소자가 표시패널에 접착된 예를 보여 주는 단면도들이다.
도 14는 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 15는 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 16은 표시패널 구동회로가 필름 소자 상에 실장되는 IC 칩으로 구현된 예를 보여 주는 도면이다.
도 17은 패널 배선들 간의 저항 차이로 인한 신호 지연을 보상하도록 신호를 지연한 예를 보여 주는 파형도이다. 1 is a diagram showing wirings of a film element for driving a display device and a display panel according to an embodiment of the present invention.
2 is a diagram showing an example of increasing the resistance of a link wire on a display panel.
3 is a graph showing link wiring resistance of a display panel and wiring resistance of a film device according to an exemplary embodiment of the present invention.
4 and 5 are graphs showing link wires of a display panel and COF wires of a film element according to an embodiment of the present invention.
6A to 11B are diagrams showing various examples of adjusting wiring resistance of a film device.
12 and 13 are cross-sectional views illustrating an example in which a film element is attached to a display panel.
14 is a block diagram showing a display device according to an exemplary embodiment of the present invention.
15 is a circuit diagram showing an example of a pixel circuit.
16 is a diagram showing an example in which a display panel driving circuit is implemented as an IC chip mounted on a film device.
17 is a waveform diagram showing an example in which a signal is delayed to compensate for a signal delay due to a resistance difference between panel wires.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only the embodiments will make the disclosure of the present invention complete, and those of ordinary skill in the art to which the present invention belongs It is provided to fully inform the scope of the invention, the invention is defined only by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. Since the shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, the present invention is not limited to those shown in the drawings. Like reference numbers designate substantially like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다. When “has”, “includes”, “has”, “is made of”, etc. mentioned in this specification is used, other parts may be added unless 'only' is used. When a component is expressed in the singular, it may be interpreted in the plural unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. In the case of a description of a positional relationship, for example, when a positional relationship between two components is described as 'on ~', 'on top of ~', 'on the bottom of ~', 'next to', etc., ' One or more other components may be interposed between those components where 'immediately' or 'directly' is not used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. 예컨대, 도 4의 픽셀 회로에서 구성 요소들 앞에 붙여진 제1, 제2, 제3 및 제4와 같은 서수는 스위치 소자들(S1~S4)을 통해 데이터 라인들에 순차적으로 충전되는 순서를 기준으로 붙여진 것이다. Although first, second, etc. may be used to distinguish the components, the function or structure of these components is not limited to the ordinal number or component name attached to the front of the component. For example, in the pixel circuit of FIG. 4, ordinal numbers such as 1st, 2nd, 3rd, and 4th attached before the components are based on the order in which the data lines are sequentially charged through the switch elements S1 to S4. it is pasted

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다. 예를 들어, 이하의 실시예들에서 설명되는 도 6a 내지 도 11b에 도시된 링크 배선의 저항 편차 보상 방법들이 조합될 수 있고 이와 함께, 도 17에 도시된 저항 편차 보상 방법이 조합될 수 있다. The following embodiments may be partially or wholly combined or combined with each other, and technically various interlocking and driving operations are possible. Each of the embodiments may be implemented independently of each other or together in an association relationship. For example, methods for compensating for link wiring resistance deviations shown in FIGS. 6A to 11B described in the following embodiments may be combined, and the method for compensating for resistance deviations shown in FIG. 17 may be combined together.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기 발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display device will be mainly described as an organic light emitting display device including an organic light emitting material. The technical concept of the present invention is not limited to an organic light emitting display device and may be applied to an inorganic light emitting display device including an inorganic light emitting material.

도 1은 본 발명의 실시예에 따른 표시장치 구동용 필름 소자와 표시패널의 배선들을 보여 주는 도면이다. 1 is a diagram showing wirings of a film element for driving a display device and a display panel according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 필름 소자(COF)는 가요성 필름(Flexible film) 기판(200) 상에 실장된 IC 칩(210), 및 입력 배선군(201), 출력 배선군(202)을 포함한다. 입력 및 출력 배선군(201, 202) 각각은 다수의 배선들(이하, “COF 배선”이라 함)을 포함한다. 입력 배선군(201)의 COF 배선들은 IC 칩의 입력 단자들을 도면에서 생략된 PCB(Printed Circuit Board)의 출력 패드들에 연결된다. 출력 배선군(202)의 COF 배선들은 IC 칩(210)의 출력 단자들을 표시패널(PNL)의 패드들(이하, “패널 패드”라 함, 101)에 연결하고, 그 배선들의 끝단에는 금속면이 노출된 패드들(이하, “COF 패드”라 함)이 형성된다. COF 패드들은 접착 영역(DA)에서 표시패널(PNL)의 패드들(101)에 접착된다. Referring to FIG. 1, the film device (COF) of the present invention includes an IC chip 210 mounted on a flexible film substrate 200, an input wiring group 201, and an output wiring group 202. includes Each of the input and output wiring groups 201 and 202 includes a plurality of wirings (hereinafter referred to as “COF wirings”). The COF wires of the input wire group 201 connect input terminals of the IC chip to output pads of a printed circuit board (PCB) omitted from the drawing. The COF wires of the output wire group 202 connect the output terminals of the IC chip 210 to the pads (hereinafter referred to as “panel pads” 101) of the display panel PNL, and the ends of the wires have metal surfaces. These exposed pads (hereinafter referred to as “COF pads”) are formed. The COF pads are bonded to the pads 101 of the display panel PNL in the bonding area DA.

표시패널(PNL)의 배선들 각각은 표시패널(PNL)의 픽셀 어레이(Pixel array, AA)에 연결된 패널 배선들(103), 표시패널(PNL)의 패드 영역(PA) 영역 상에 형성된 패널 패드들(101), 표시패널(PNL)의 링크 영역(LA) 상에 형성되어 패널 배선들(103)과 패널 패드들(101)을 1:1로 연결하는 링크 배선들(102)을 포함한다. 패드 영역(PA)과 링크 영역(LA)은 표시패널(PNL)의 베젤 내에 있다.Each of the wires of the display panel PNL includes panel wires 103 connected to a pixel array (AA) of the display panel PNL, and a panel pad formed on the pad area PA of the display panel PNL. 101 and link wires 102 formed on the link area LA of the display panel PNL to connect the panel wires 103 and the panel pads 101 in a 1:1 ratio. The pad area PA and link area LA are within the bezel of the display panel PNL.

링크 배선들(102)은 표시패널의 위치에 따라 길이가 다르고 이로 인하여, 저항값이 다를 수 있다. 예를 들어, 도 4에서 제1 링크 배선(102a)에 비하여 제2 링크 배선(102b)이 더 길다. 제1 링크 배선(102a)이 짧기 때문에 제1 링크 배선(102a)의 저항값이 제2 링크 배선(102b) 보다 작다. The link wires 102 may have different lengths depending on the location of the display panel, and thus may have different resistance values. For example, in FIG. 4 , the second link wire 102b is longer than the first link wire 102a. Since the first link wire 102a is short, the resistance value of the first link wire 102a is smaller than that of the second link wire 102b.

본 발명은 패널 배선들 간의 저항 차이를 보상하기 위하여 필름 소자(COF)의 배선들(202) 간에 저항 차이를 설정함으로써 표시패널(PNL) 상에서 베젤 영역 내의 링크 영역 크기를 줄여 표시장치의 네로우 베젤을 구현할 수 있다.In the present invention, a narrow bezel of a display device is reduced by reducing the size of a link area in a bezel area on a display panel (PNL) by setting a resistance difference between lines 202 of a film device (COF) in order to compensate for a resistance difference between panel lines. can be implemented.

필름 소자(COF)에서 COF 배선들(202)의 COF 패드들이 표시패널(PNL)의 접착 영역(DA) 내의 패널 패드들(101) 상에 ACF로 접착된다. 필름 소자의 본딩(Bonding) 공정은 접착 영역(DA) 상에 ACF를 정렬하고, ACF 상에 필름 소자(COF)를 가압함과 동시에 열을 가하여 필름 소자(COF)를 접착 영역(DA)에 접착한다. In the film element COF, the COF pads of the COF lines 202 are adhered to the panel pads 101 in the bonding area DA of the display panel PNL by ACF. The bonding process of the film element aligns the ACF on the adhesion area DA, presses the film element COF on the ACF and simultaneously applies heat to adhere the film element COF to the adhesion area DA. do.

패널 배선들(103)은 데이터 신호가 공급되는 데이터 라인, 게이트 신호가 공급되는 게이트 라인, 픽셀 구동 전압이 공급되는 전원 배선 중 하나 이상을 포함할 수 있다. 이하에서 패널 배선들(103)을 데이터 라인들을 중심으로 설명하지만 이에 한정되지 않는다. 일반적으로, 필름 소자(COF)와 접착되는 패널 패드들(101) 간의 피치(pitch)는 패널 배선들(103) 간의 피치 보다 작다. 따라서, 링크 배선들(102)은 표시패널(PNL) 상의 위치에 따라 그 길이가 달라진다. The panel wires 103 may include one or more of a data line supplied with a data signal, a gate line supplied with a gate signal, and a power supply wire supplied with a pixel driving voltage. Hereinafter, the panel wirings 103 will be described based on the data lines, but are not limited thereto. In general, a pitch between the film element COF and the panel pads 101 to which they are bonded is smaller than a pitch between the panel wires 103 . Accordingly, the lengths of the link wires 102 vary according to positions on the display panel PNL.

링크 배선들의 길이가 다르게 되면, 도 2에 도시된 바와 같이 표시패널 상의 위치에 따라 링크 배선들의 저항이 다르게 된다. 링크 영역(LA)을 줄이면, 링크 배선들(102)의 저항 차이가 더 커진다. 링크 배선들(102)의 저항 차이를 줄이기 위하여, 도 2에 도시된 바와 같이 저항이 상대적으로 작은 배선(102)의 일부에 지그재그(zigzag) 형태로 구부러진 저항 추가부 패턴을 추가하여 이 배선(102)의 저항값을 가장 긴 배선(102b)의 저항 만큼 높임으로써 링크 배선들(102) 간의 저항 차를 줄일 수 있다. 본 발명은 링크 영역(LA)을 줄이기 위하여, 도 3과 같이 표시패널(PNL) 상에서 링크 배선들(102)의 저항 차이를 필름 소자(COF)의 배선 저항 차이를 이용하여 보상한다. When the lengths of the link wires are different, the resistance of the link wires is different depending on the position on the display panel as shown in FIG. 2 . When the link area LA is reduced, the resistance difference between the link wires 102 increases. In order to reduce the resistance difference between the link wires 102, as shown in FIG. The resistance difference between the link wires 102 can be reduced by increasing the resistance value of ) by the resistance of the longest wire 102b. In order to reduce the link area LA, the present invention compensates the resistance difference of the link wires 102 on the display panel PNL by using the wire resistance difference of the film element COF, as shown in FIG. 3 .

도 3은 본 발명의 실시예에 따른 표시패널의 링크 배선 저항과 필름 소자의 배선 저항을 보여 주는 그래프이다. 3 is a graph showing link wiring resistance of a display panel and wiring resistance of a film device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 접착 영역(DA)의 중앙 부분에서 링크 배선들(102)의 길이가 짧고 접착 영역(DA)의 양 끝단으로 갈수록 링크 배선들(102)의 길이가 길다. 이로 인하여, 링크 배선들(102)의 길이 차이로 인하여 링크 배선들의 저항이 접착 영역(DA)의 양측 가장자리로 갈수록 커질 수 있다. Referring to FIG. 3 , the length of the link wires 102 is short at the center of the bonding area DA and the length of the link wires 102 is long toward both ends of the bonding area DA. For this reason, due to the difference in length of the link wires 102 , the resistance of the link wires may increase toward both edges of the bonding area DA.

본 발명은 링크 배선들(102) 간의 저항 차이를 보상하기 위하여, 링크 배선 저항 차이에 대하여 상보적인 관계로 필름 소자(COF)에 형성된 배선들의 저항값에 차이를 설정한다. 본 발명은 저항이 큰 링크 배선에 연결되는 필름 소자의 배선 저항을 낮은 값으로 설정하고, 저항이 상대적으로 작은 링크 배선에 연결되는 필름 소자의 배선 저항을 상대적으로 높은 값으로 설정함으로써 링크 배선들(102) 간의 저항 차이를 최소화한다. In order to compensate for the difference in resistance between the link wires 102 , the resistance values of the wires formed in the film element COF are set in a complementary relationship to the difference in resistance of the link wires 102 . The present invention sets the wiring resistance of a film element connected to a link wiring having a high resistance to a low value and sets the wiring resistance of a film element connected to a link wiring having a relatively low resistance to a relatively high value, thereby link wiring ( 102) to minimize the resistance difference between them.

도 4 및 도 5는 본 발명의 실시예에 따른 표시패널(PNL)의 링크 배선들(102)과 필름 소자(COF)의 COF 배선들(202)을 보여 주는 그래프이다. 4 and 5 are graphs showing the link wires 102 of the display panel PNL and the COF wires 202 of the film element COF according to an embodiment of the present invention.

도 4를 참조하면, 표시패널(PNL) 상에서 링크 배선들(102a, 102b)은 구부러지는 부분 없이 직선 형태를 갖는다. 제1 링크 배선(102a)은 접착 영역(DA)의 중앙에 위치한 패널 패드에 연결되어 그 길이가 상대적으로 짧다. 이에 비하여, 제2 링크 배선(102b)은 접착 영역(DA)의 가장자리에 위치한 패널 패드에 연결되고 그 길이가 상대적으로 길다. 따라서, 제1 링크 배선(102a)에 비하여 제2 링크 배선(102b)의 저항값이 크다. Referring to FIG. 4 , the link wires 102a and 102b on the display panel PNL have a straight shape without bending. The first link wire 102a is connected to the panel pad located in the center of the adhesive area DA and has a relatively short length. In comparison, the second link line 102b is connected to the panel pad located at the edge of the adhesive area DA and has a relatively long length. Therefore, the resistance value of the second link wire 102b is greater than that of the first link wire 102a.

링크 배선들(102a, 102b)과 COF 배선들(202a, 202b)은 ACF를 통해 접착되어 전기적으로 연결된다. 제1 링크 배선(102a)는 제1 COF 배선(202a)에 연결되고, 제2 링크 배선(102b)은 제2 COF 배선(202b)에 연결된다. The link wires 102a and 102b and the COF wires 202a and 202b are bonded and electrically connected through the ACF. The first link wire 102a is connected to the first COF wire 202a, and the second link wire 102b is connected to the second COF wire 202b.

링크 배선들(102a, 102b) 간의 저항값 차이를 보상하기 위하여, 본 발명은 링크 배선들(102a, 102b)의 저항값 차이와 상보적인 관계로 필름 소자(COF)의 COF 배선들(202a, 202b)에 저항값 차이를 설정한다. 일 예로, 도 4에 도시된 바와 같이, 제1 링크 배선(102a)에 연결되는 제1 COF 배선(202a)은 도 6a 내지 도 11b와 같은 저항 추가부를 포함한다. 저항 추가부는 배선의 길이를 길게 하여 배선의 저항값을 크게 한다. 저항값이 상대적으로 큰 제2 링크 배선(102b)에 연결되는 제2 COF 배선(202b)은 작은 길이로 형성되어 그 저항값이 작다. 제2 링크 배선(102b)은 구부러지는 부분 없이 직선 배선으로 형성될 수 있다. In order to compensate for the difference in resistance value between the link wires 102a and 102b, the present invention is complementary to the difference in resistance value between the link wires 102a and 102b, and the COF wires 202a and 202b of the film element COF ) to set the resistance value difference. For example, as shown in FIG. 4 , the first COF wire 202a connected to the first link wire 102a includes a resistor addition unit as shown in FIGS. 6A to 11B. The resistance adding unit increases the resistance value of the wire by increasing the length of the wire. The second COF wire 202b connected to the second link wire 102b having a relatively high resistance value is formed to a small length and has a low resistance value. The second link wire 102b may be formed as a straight wire without a bent portion.

도 3에서 점선으로 도시된 바와 같이 링크 배선들(102a, 102b)의 저항값 차이를 줄이고 또한, COF 배선들(202a, 202b)의 저항값 차이를 줄일 수 있다. 예를 들어, 도 5의 예와 같이 링크 배선들(102a)과 COF 배선들(202a)에 구부러진 저항 추가부가 적용될 수 있다. As shown by a dotted line in FIG. 3 , the resistance difference between the link wires 102a and 102b may be reduced, and also the resistance difference between the COF wires 202a and 202b may be reduced. For example, as shown in the example of FIG. 5 , bent resistance addition units may be applied to the link wires 102a and the COF wires 202a.

본 발명의 실시예에서, COF 배선들(202a, 202b)의 저항값은 도 6a 내지 다양한 방법으로 조정될 수 있다. In an embodiment of the present invention, the resistance values of the COF wires 202a and 202b may be adjusted in various ways from FIG. 6A.

도 6a 내지 도 11b는 필름 소자(COF)의 배선 저항을 조정하는 다양한 예를 보여 주는 도면들이다. 6A to 11B are diagrams illustrating various examples of adjusting the wiring resistance of the film element COF.

도 6b는 도 6a에서 선 “Ⅰ-Ⅰ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.FIG. 6B is a cross-sectional view showing a cross-sectional structure of the film element COF taken along the line “I-I'” in FIG. 6A.

도 6b를 참조하면, 필름 소자(COF)는 COF 배선들(202a, 202b)이 형성된 가요성 필름 기판(203), 및 COF 배선들(202a, 202b)을 덮는 솔더 레지스터(solder resist, 204)를 포함한다. 가요성 필름 기판(203)은 polyimide(PI)　일 수 있다. COF 배선들(202a, 202b) 각각의 끝단은 솔더 레지스터(204)에 의해 덮여지지 않고 노출된 COF 패드(205)이다. 필름 소자(202)가 표시패널(PNL)의 접착 영역(DA)에 ACF로 접착되면, COF 패드(205)가 표시패널(PNL) 상의 패널 패드들(101)에 전기적으로 연결된다. Referring to FIG. 6B , the film element COF includes a flexible film substrate 203 on which COF lines 202a and 202b are formed and a solder resist 204 covering the COF lines 202a and 202b. include The flexible film substrate 203 may be polyimide (PI). An end of each of the COF wires 202a and 202b is an exposed COF pad 205 that is not covered by the solder resistor 204 . When the film element 202 is attached to the adhesive area DA of the display panel PNL by ACF, the COF pad 205 is electrically connected to the panel pads 101 on the display panel PNL.

COF 배선들(202a, 202b)의 패드(205)가 패널 패드들(101)에 전기적으로 연결된다. Pads 205 of COF wires 202a and 202b are electrically connected to panel pads 101 .

COF 배선들(202a, 202b)은 가요성 필름 기판(203) 상에 형성되는 구리(Cu) 배선으로 형성될 수 있다. 제1 COF 배선(202a)의 저항값을 크게 하기 위하여, 제1 COF 배선(202a)에 지그재그 형태로 구부러진 저항 추가부가 추가된다. 저항 추가부로 인하여 제1 COF 배선(202a)의 길이가 증가되어 저항값이 증가된다. 제2 COF 배선(202b)는 배선이 구부러지는 저항 추가부 없이 직선 형태로 필름 기판(203) 상에 형성된다. 제1 COF 배선(202a)과 제2 COF 배선(202b)은 저항값 차이는 링크 배선들(102a, 101b)의 저항과 상보적인 관계로 설정되기 때문에 링크 배선들(102a, 101b)의 저항값 차이를 최소화한다. The COF wires 202a and 202b may be formed of copper (Cu) wires formed on the flexible film substrate 203 . In order to increase the resistance value of the first COF wire 202a, a resistance adding portion bent in a zigzag shape is added to the first COF wire 202a. Due to the resistor addition unit, the length of the first COF wire 202a is increased, and thus the resistance value is increased. The second COF wire 202b is formed on the film substrate 203 in a straight shape without an additional resistance portion in which the wire is bent. Since the difference in resistance between the first COF wire 202a and the second COF wire 202b is set in a complementary relationship with the resistance of the link wires 102a and 101b, the difference in resistance between the link wires 102a and 101b to minimize

도 7a 내지 도 11b에서, 도 6에 도시된 필름 소자와 실질적으로 동일한 구성에 대하여는 동일한 도면 부호를 붙이고 이에 대한 상세한 설명을 생략한다. In FIGS. 7A to 11B , the same reference numerals are given to components substantially the same as those of the film elements shown in FIG. 6 , and detailed descriptions thereof are omitted.

도 7b는 도 7a에서 선 “Ⅱ-Ⅱ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.FIG. 7B is a cross-sectional view showing a cross-sectional structure of the film element COF taken along the line “II-II'” in FIG. 7A.

도 7b를 참조하면, 제1 COF 배선(202a)의 저항값을 크게 하기 위하여, 제1 COF 배선(202a)에 콘택 저항(contact resistance)을 추가한다. 콘택 저항은 절연층을 관통하는 콘택홀(contact hole)을 통해 금속이 다른 금속과 접촉할 때 발생될 수 있다. 제1 COF 배선(202a) 상에 콘택 저항 개수가 많은 반면, 제2 COF 배선(202b) 상에 콘택 저항 개수가 없도록 COF 배선들(202a, 202b)에 콘택 저항이 설정될 수 있다. Referring to FIG. 7B , in order to increase the resistance of the first COF wire 202a, contact resistance is added to the first COF wire 202a. Contact resistance may be generated when a metal contacts another metal through a contact hole penetrating the insulating layer. The contact resistance of the COF wires 202a and 202b may be set such that the number of contact resistances on the first COF wire 202a is large, whereas the number of contact resistances on the second COF wire 202b is zero.

제1 COF 배선(202a)은 가요성 필름 기판(203) 상에 형성되고 서로 분리된 다수의 제1 금속 패턴들(206a~206c)과, 절연층(208)을 관통하는 콘택홀을 통해 제1 금속 패턴들(206a~206c)에 접촉된 제2 금속 패턴들(207a~207c)을 포함한다. 절연층(208)은 제1 금속 패턴들(206a~206c)을 덮도록 가요성 필름 기판(203) 상에 형성된다. 절연층(208)에 형성된 콘택홀들은 제1 금속 패턴들(206a~206c)의 일부를 노출한다. 제2 금속 패턴들(207a~207c)은 콘택홀들을 통해 제1 금속 패턴들(206a~206c)을 직렬로 연결한다. The first COF wiring 202a is formed on the flexible film substrate 203 and is separated from each other through a plurality of first metal patterns 206a to 206c and a contact hole penetrating the insulating layer 208 to and second metal patterns 207a to 207c contacting the metal patterns 206a to 206c. An insulating layer 208 is formed on the flexible film substrate 203 to cover the first metal patterns 206a to 206c. Contact holes formed in the insulating layer 208 expose portions of the first metal patterns 206a to 206c. The second metal patterns 207a to 207c connect the first metal patterns 206a to 206c in series through contact holes.

솔더 레지스트(204)는 COF 배선들(202a, 202b)을 덮는다. 제1 금속 패턴들(206a~206c) 중 일부(206c)가 패널 패드(101)에 접착될 COF 패드이다. The solder resist 204 covers the COF wires 202a and 202b. A portion 206c of the first metal patterns 206a to 206c is a COF pad to be adhered to the panel pad 101 .

도 8b는 도 8a에서 선 “Ⅲ-Ⅲ'"와 "Ⅳ-Ⅳ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.FIG. 8B is a cross-sectional view showing a cross-sectional structure of the film element COF taken along lines “III-III'” and “IV-IV'” in FIG. 8A.

도 8b를 참조하면, 본 발명은 금속들 간의 비저항 차이를 이용하여 COF 배선들(202a, 202b) 간의 저항 차이를 설정할 수 있다. 제1 COF 배선(202a)의 저항값을 크게 하기 위하여, 제1 COF 배선(202a)이 비저항이 큰 금속 예를 들어, 몰리티탄(MoTi)으로 형성될 수 있다. 제2 COF 배선(202b)은 상대적으로 비저항이 작은 금속 예를 들어, 구리(Cu)로 형성될 수 있다. Referring to FIG. 8B , in the present invention, a resistance difference between COF lines 202a and 202b may be set using a resistivity difference between metals. In order to increase the resistance value of the first COF wire 202a, the first COF wire 202a may be formed of a metal having a high resistivity, for example, moti-titanium (MoTi). The second COF wire 202b may be formed of a metal having a relatively low specific resistance, for example, copper (Cu).

도 9b 및 도 9c는 도 9a에서 선 “Ⅴ-Ⅴ'"와 "Ⅵ-Ⅵ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.9B and 9C are cross-sectional views showing the cross-sectional structure of the film device COF taken along lines “V-V'” and “VI-VI'” in FIG. 9A.

도 9b 및 도 9c를 참조하면, 본 발명은 COF 배선들(202a, 202b)에서 노출된 COF 패드(205)의 크기를 조정하여 COF 배선들(202a, 202b)과 패널 패드들(101) 간의 콘택 저항 차이를 설정할 수 있다. COF 패드(205)의 노출 부분이 크면 패널 패드와의 콘택 면적이 커지기 때문에 콘택 저항이 작은 반면, COF 패드(205)의 노출 부분이 작으면 콘택 저항이 커지게 된다. Referring to FIGS. 9B and 9C , the present invention adjusts the size of the COF pad 205 exposed from the COF wires 202a and 202b to make contact between the COF wires 202a and 202b and the panel pads 101. Resistance difference can be set. If the exposed portion of the COF pad 205 is large, the contact area with the panel pad is large, so the contact resistance is small. On the other hand, if the exposed portion of the COF pad 205 is small, the contact resistance is increased.

본 발명은 제1 COF 배선(202a)에 연결된 COF 배선(205)의 콘택 저항을 크게 하여 작은 저항값을 갖는 제1 링크 배선(102a)의 저항을 크게 한다. 제2 COF 배선(202b)에 연결된 COF 배선(205)의 콘택 저항은 작게 되어 상대적으로 큰 저항값을 갖는 제2 링크 배선(102b)에 연결된다. According to the present invention, the contact resistance of the COF wire 205 connected to the first COF wire 202a is increased to increase the resistance of the first link wire 102a having a small resistance value. The contact resistance of the COF wire 205 connected to the second COF wire 202b is reduced and connected to the second link wire 102b having a relatively large resistance value.

COF 패드(205)의 콘택 저항을 조절하는 방법은 도 9b에 도시된 바와 같이 COF 패드 위치와 관계 없이 솔더 레지스트(204)를 고정하고 COF 패드(205)의 노출 부분 크기를 조정하거나, 도 9c와 같이 COF 패드(205)를 덮는 솔더 레지스트(204)의 크기를 COF 패드 위치별로 다르게 설정하여 COF 패드(205)의 노출면 크기를 조정할 수 있다. A method of adjusting the contact resistance of the COF pad 205 is to fix the solder resist 204 and adjust the size of the exposed portion of the COF pad 205 regardless of the position of the COF pad, as shown in FIG. Likewise, the size of the exposed surface of the COF pad 205 may be adjusted by setting the size of the solder resist 204 covering the COF pad 205 differently for each COF pad position.

도 10b는 도 10a에서 선 “Ⅶ-Ⅶ'"와 "Ⅷ-Ⅷ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.10B is a cross-sectional view showing the cross-sectional structure of the film element COF taken along lines “VII-VII'” and “VIII-VIII'” in FIG. 10A.

도 10b를 참조하면, 본 발명은 COF 배선들(202a, 202b)의 두께를 조정하여 COF 배선들(202a, 202b) 간의 저항 차이를 설정할 수 있다. COF 배선의 두께가 얇으면 저항이 커진다. Referring to FIG. 10B , the resistance difference between the COF wires 202a and 202b may be set by adjusting the thickness of the COF wires 202a and 202b. If the thickness of the COF wiring is thin, the resistance increases.

본 발명은 제1 COF 배선(202a)을 1000Å 정도의 얇은 두께로 형성하고, 제2 COF 배선(202b)을 5000Å 정도로 두껍게 형성할 수 있다. COF 배선의 두께는 링크 배선들 간의 저항을 고려하여 설정되기 때문에 1000Å 와 5000Å 에 한정되지 않는다. According to the present invention, the first COF wire 202a may be formed to a thickness of about 1000 Å and the second COF wire 202b may be formed to a thickness of about 5000 Å. The thickness of the COF wire is not limited to 1000 Å and 5000 Å because it is set in consideration of resistance between link wires.

도 11b는 도 11a에서 선 “Ⅸ-Ⅸ'"와 "Ⅹ-Ⅹ'"를 따라 절취하여 필름 소자(COF)의 단면 구조를 보여 주는 단면도이다.11B is a cross-sectional view showing a cross-sectional structure of the film element COF taken along lines “IX-IX'” and “X-X'” in FIG. 11A.

도 11b를 참조하면, 본 발명은 COF 배선들(202a, 202b)의 길이를 조정하여 COF 배선들(202a, 202b) 간의 저항 차이를 설정할 수 있다. Referring to FIG. 11B , the resistance difference between the COF wires 202a and 202b may be set by adjusting the lengths of the COF wires 202a and 202b.

투명 가요성 필름(203)에 서로 분리된 다수의 절연 패턴(209)이 형성된다. 제1 COF 배선(202a)이 절연층 패턴(209)을 덮도록 COF 배선이 형성되면 COF 배선이 길어져 저항이 커진다. 한편, 제2 COF 배선(202b) 아래에 절연 패턴(209)이 없다. 제1 COF 배선(202a)이 절연 패턴들(209)을 넘어 가기 때문에 제2 COF 배선(202b) 보다 길다. 제1 COF 배선(202a)이 평면 상에서 지그재그 형태로 구부러지면 COF 배선의 저항이 더 커질 수 있다. A plurality of insulating patterns 209 separated from each other are formed on the transparent flexible film 203 . When the COF wiring is formed such that the first COF wiring 202a covers the insulating layer pattern 209, the COF wiring becomes long and resistance increases. On the other hand, there is no insulating pattern 209 under the second COF wiring 202b. Since the first COF wire 202a goes beyond the insulating patterns 209, it is longer than the second COF wire 202b. When the first COF wire 202a is bent in a zigzag shape on a plane, resistance of the COF wire may increase.

도 12 및 도 13은 필름 소자(200)가 표시패널에 접착된 예를 보여 주는 단면도들이다. 12 and 13 are cross-sectional views illustrating an example in which the film element 200 is attached to a display panel.

도 12 및 도 13을 참조하면, 표시패널(PNL)은 기판(10) 상에 픽셀 어레이와, 픽셀 어레이를 덮는 봉지층(encapsulation layer, 14)을 포함한다. 픽셀 어레이에 연결된 패널 배선(12)은 필름 소자(200)의 COF 배선에 연결된다. 패널 배선은 도 14 및 도 15에 도시된 데이터 라인(302), 게이트 라인(303) 또는, 전원 라인(304)일 수 있다. 전원 라인은 도 4 및 도 5에 도시된 VDD와 같은 픽셀 구동 전압이 공급될 수 있다. 표시패널(PNL)의 전면에 편광판(18)이 접착된다. 봉지층(14) 위에 PCB(16)가 배치된다. Referring to FIGS. 12 and 13 , the display panel PNL includes a pixel array on a substrate 10 and an encapsulation layer 14 covering the pixel array. The panel wiring 12 connected to the pixel array is connected to the COF wiring of the film device 200 . The panel wiring may be the data line 302, the gate line 303, or the power line 304 shown in FIGS. 14 and 15 . A pixel driving voltage such as VDD shown in FIGS. 4 and 5 may be supplied to the power line. A polarizer 18 is attached to the front surface of the display panel PNL. A PCB 16 is disposed over the encapsulation layer 14 .

필름 소자(200)는 도 12에 도시된 바와 같은 IC 칩 실장면과 같은 면에서 표시패널(PNL)의 기판(10)에 접착되고, 180°구부러져 PCB(16)에 연결될 수 있다. 또한, 필름 소자(200)는 도 13에 도시된 바와 같은 IC 칩 실장면의 반대면에서 표시패널(PNL)의 기판(10)에 접착되고, 거의 구부러지지 않고 PCB(16)에 연결될 수 있다.The film element 200 may be attached to the substrate 10 of the display panel PNL on the same surface as the IC chip mounting surface shown in FIG. 12 and bent 180° to be connected to the PCB 16 . In addition, the film element 200 may be bonded to the substrate 10 of the display panel PNL on the surface opposite to the IC chip mounting surface as shown in FIG. 13 and connected to the PCB 16 without bending.

편광판(18)에 3D 입력 영상의 좌안 영상과 우안 영상의 편광 특성을 다르게 변환하는 필름 패턴 리타더(Film pattern retarder)가 일체화되거나 편광판(18) 위에 별도의 필름 패턴 리타더가 접착될 수 있다. 표시패널(10)의 측면에 측면 봉지제(side sealing, 21)이 형성될 수 있다. 측면 봉지제(21)는 픽셀 어레이로 향하는 수분을 차단한다. 필름 소자(200)와 기판(10)이 접착되는 부분에 수분 침투를 방지하기 위한 방습 수지(22)가 도포될 수 있다. 방습 수지(22)와 측면 봉지제(21)는 "터피(Tuffy)"로 알려져 있는 에폭시 계열의 수지일 수 있다. A film pattern retarder for differently converting the polarization characteristics of the left eye image and the right eye image of the 3D input image may be integrated with the polarizing plate 18 or a separate film pattern retarder may be attached to the polarizing plate 18 . A side sealing agent 21 may be formed on the side of the display panel 10 . The side encapsulant 21 blocks moisture toward the pixel array. A moisture-proof resin 22 may be applied to a portion where the film element 200 and the substrate 10 are bonded to prevent penetration of moisture. The moisture-proof resin 22 and the side sealant 21 may be an epoxy-based resin known as “Tuffy”.

도 14는 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 15는 픽셀 회로의 일 예를 보여 주는 회로도이다. 14 is a block diagram showing a display device according to an exemplary embodiment of the present invention. 15 is a circuit diagram showing an example of a pixel circuit.

도 14 및 도 15를 참조하면, 본 발명의 표시장치는 표시패널(PNL)과, 표시패널 구동회로를 포함한다. 14 and 15, the display device of the present invention includes a display panel PNL and a display panel driving circuit.

표시패널(PNL)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이(AA)을 포함한다. 픽셀 어레이(AA)는 다수의 데이터 라인들(302), 데이터 라인들(302)과 교차되는 다수의 게이트 라인들(303), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 픽셀 어레이(AA)는 VDD 라인(304), Vref/Vini 라인, VSS 라인 등 도시하지 않은 전원 라인들을 더 포함할 수 있다. VDD 라인(304)은 도 4 및 도 5에 도시된 바와 같이 전압 강하(IR Drop)을 줄이기 위하여 다른 배선들에 비하여 배선폭이 더 두껍게 형성될 수 있다. The display panel PNL includes a pixel array AA displaying an input image on a screen. The pixel array AA includes a plurality of data lines 302, a plurality of gate lines 303 crossing the data lines 302, and pixels arranged in a matrix form. The pixel array AA may further include power lines (not shown) such as a VDD line 304, a Vref/Vini line, and a VSS line. As shown in FIGS. 4 and 5 , the VDD line 304 may have a larger wiring width than other wiring lines in order to reduce an IR drop.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(301) 각각은 픽셀 회로를 포함한다. 픽셀 회로는 내부 보상 회로를 포함할 수 있다. 일 예로, 픽셀 회로는 도 15의 예와 같은 회로로 구현될 수 있으나 이에 한정되지 않는다. Each of the pixels may be divided into a red sub-pixel, a green sub-pixel, and a blue sub-pixel for color implementation. Each of the pixels may further include a white sub-pixel. Each of the sub-pixels 301 includes a pixel circuit. The pixel circuit may include an internal compensation circuit. For example, the pixel circuit may be implemented as the circuit of FIG. 15 , but is not limited thereto.

표시패널(PNL) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다. Touch sensors may be disposed on the display panel PNL. A touch input may be sensed using separate touch sensors or sensed through pixels. Touch sensors are implemented as on-cell type or add-on type touch sensors disposed on the screen of a display panel or embedded in a pixel array. can

표시패널 구동회로는 데이터 구동부(310)와 게이트 구동부(320)를 구비한다. 표시패널 구동회로는 데이터 구동부(310)와 데이터 라인들(302) 사이에 배치된 디멀티플렉서(312)를 더 구비할 수 있다. 도 16에 도시된 바와 같이 데이터 구동부(310)와 게이트 구동부(320) 중 하나 이상의 필름 소자(200)에 실장되는 IC 칩(210)으로 구현될 수 있다. The display panel driving circuit includes a data driver 310 and a gate driver 320 . The display panel driving circuit may further include a demultiplexer 312 disposed between the data driver 310 and the data lines 302 . As shown in FIG. 16 , one or more of the data driver 310 and the gate driver 320 may be implemented as an IC chip 210 mounted on the film element 200 .

표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(330)의 제어 하에 표시패널(PNL)의 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 14에서 생략되어 있다. 모바일 기기에서 표시패널 구동회로, 타이밍 콘트롤러(330) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다. The display panel driving circuit writes data of an input image into pixels of the display panel PNL under the control of a timing controller (TCON) 330 . The display panel driving circuit may further include a touch sensor driver for driving the touch sensors. The touch sensor driver is omitted in FIG. 14 . In a mobile device, the display panel driving circuit, the timing controller 330 and the power supply circuit may be integrated into one integrated circuit.

데이터 구동부(310)는 매 프레임 기간마다 타이밍 콘트롤러(330)로부터 수신되는 입력 영상의 디지털 데이터를 감마 보상 전압으로 변환하여 데이터 신호를 발생한다. 디멀티플렉서(312)는 다수의 스위치 소자들을 이용하여 데이터 구동부(310)와 데이터 라인들(302) 사이에 배치되어 데이터 구동부(310)로부터 출력되는 데이터 전압을 데이터 라인들(302)로 시분할 방법으로 분배한다. The data driver 310 generates a data signal by converting digital data of an input image received from the timing controller 330 into a gamma compensation voltage for each frame period. The demultiplexer 312 is disposed between the data driver 310 and the data lines 302 using a plurality of switch elements to distribute the data voltage output from the data driver 310 to the data lines 302 in a time division manner. do.

게이트 구동부(320)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(PNL) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현되거나 도 16에 도시된 바와 같이 필름 소자(200) 상에 실장되는 IC 칩을 구현될 수 있다. 게이트 구동부(320)는 타이밍 콘트롤러(330)의 제어 하에 게이트 신호(GATE)를 게이트 라인들(303)로 출력한다. 게이트 구동부(320)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호(GATE)를 시프트시킴으로써 그 신호들을 게이트 라인들(303)에 순차적으로 공급할 수 있다. 게이트 신호(GATE)는 데이터가 기입될 라인의 픽셀들을 선택하기 위한 스캔 신호와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 발광 신호(또는 EM 신호)를 포함할 수 있으나 이에 한정되지 않는다. The gate driver 320 is implemented as a gate in panel (GIP) circuit formed directly on the display panel PNL together with the TFT array of the pixel array AA, or on the film element 200 as shown in FIG. 16 . A mounted IC chip may be implemented. The gate driver 320 outputs the gate signal GATE to the gate lines 303 under the control of the timing controller 330 . The gate driver 320 may sequentially supply the signals to the gate lines 303 by shifting the gate signal GATE using a shift register. The gate signal GATE may include, but is not limited to, a scan signal for selecting pixels of a line on which data is to be written and a light emitting signal (or EM signal) that defines light emitting time of pixels charged with data voltage.

타이밍 콘트롤러(330)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기의 시스템 중 어느 하나일 수 있다.The timing controller 330 receives digital video data (DATA) of an input image and a timing signal synchronized therewith from a host system (not shown). The timing signal includes a vertical synchronizing signal Vsync, a horizontal synchronizing signal Hsync, a clock signal DCLK, and a data enable signal DE. The host system may be any one of a TV (Television) system, a set-top box, a navigation system, a personal computer (PC), a home theater system, and a mobile device system.

타이밍 콘트롤러(330)는 입력 프레임 주파수를 i(i는 0 보다 큰 양의 정수) 배 체배하여 입력 프레임 주파수×i Hz의 프레임 주파수로 표시패널 구동회로의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. The timing controller 330 multiplies the input frame frequency by i (i is a positive integer greater than 0) to control the operation timing of the display panel driving circuit at the frame frequency of the input frame frequency x i Hz. The input frame frequency is 60 Hz in the National Television Standards Committee (NTSC) method and 50 Hz in the Phase-Alternating Line (PAL) method.

타이밍 콘트롤러(330)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(310)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서(312)의 동작 타이밍을 제어하기 위한 스위치 제어신호, 게이트 구동부(320)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(330)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(320)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다.The timing controller 330 controls the operation timing of the demultiplexer 312 and the data timing control signal for controlling the operation timing of the data driver 310 based on the timing signals Vsync, Hsync, and DE received from the host system. and a gate timing control signal for controlling the operation timing of the gate driver 320 are generated. A voltage level of the gate timing control signal output from the timing controller 330 may be converted into a gate-on voltage and a gate-off voltage through a level shifter (not shown) and then supplied to the gate driver 320 . The level shifter converts a low level voltage of the gate timing control signal into a gate low voltage (VGL) and converts a high level voltage of the gate timing control signal into a gate high voltage (VGH). .

서브 픽셀들 각각은 도 15와 같은 픽셀 회로를 포함할 수 있다. 픽셀 회로는 스위치 TFT(Thin Film Transistor, ST), 스위치 회로(301a), 구동 TFT(DT), 및 유기 발광 다이오드(Organic Light Emitting Diode, OLED) 등을 포함할 수 있다. Each of the subpixels may include a pixel circuit as shown in FIG. 15 . The pixel circuit may include a switch TFT (Thin Film Transistor, ST), a switch circuit 301a, a driving TFT (DT), and an Organic Light Emitting Diode (OLED).

스위치 TFT(ST)는 게이트 라인(303)으로부터의 게이트 신호(GATE)에 응답하여 데이터 라인(302)과 스위치 회로(301a) 사이의 전류패스를 도통하여 데이터 신호를 보상 회로(301a)에 공급한다. 스위치 회로(301a)는 하나 이상의 스위치 TFT들과 하나 이상의 커패시터를 포함하여 구동 TFT(DT)의 게이트를 초기화한 후에 구동 TFT(DT)의 문턱 전압을 센싱하고 데이터 신호 전압에 문턱 전압을 가산하여 데이터 신호를 보상하는 내부 보상 회로를 포함할 수 있다. 이러한 스위치 회로(301a)는 공지된 유기발광 표시장치의 픽셀 보상회로라면 어느 것이든 적용 가능하다. 구동 TFT(DT)는 픽셀 구동 전압(VDD)이 공급되는 VDD 라인과, 유기 발광 다이오드(OLED) 사이에 접속되어 자신의 게이트에 인가되는 데이터 신호의 전압에 따라 유기 발광 다이오드(OLED)에 흐르는 전류를 조절한다. 픽셀 구동 전압(VDD)은 서브 픽셀들에 공통으로 공급된다.The switch TFT (ST) supplies a data signal to the compensation circuit 301a by conducting a current path between the data line 302 and the switch circuit 301a in response to the gate signal GATE from the gate line 303. . The switch circuit 301a includes one or more switch TFTs and one or more capacitors to initialize the gate of the driving TFT (DT), then senses the threshold voltage of the driving TFT (DT), adds the threshold voltage to the data signal voltage, and An internal compensation circuit for compensating the signal may be included. Any known pixel compensation circuit of an organic light emitting display device can be applied to the switch circuit 301a. The driving TFT (DT) is connected between the VDD line supplied with the pixel driving voltage (VDD) and the organic light emitting diode (OLED), and the current flowing through the organic light emitting diode (OLED) according to the voltage of the data signal applied to its gate. to adjust The pixel driving voltage VDD is commonly supplied to subpixels.

유기 발광 다이오드(OLED)는 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL) 등이 적층된 유기 화합물을 포함한다. An organic light emitting diode (OLED) includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer ( It includes an organic compound in which an Electron Injection layer (EIL) and the like are stacked.

도 16은 표시패널 구동회로가 필름 소자 상에 실장되는 IC 칩으로 구현된 예를 보여 주는 도면이다. 16 is a diagram showing an example in which a display panel driving circuit is implemented as an IC chip mounted on a film device.

도 16을 참조하면, 표시패널(PNL)의 기판(10) 상에 소스 필름 소자(200S)와, 게이트 필름 소자(200G)가 접착될 수 있다. 소스 필름 소자(200S)는 데이터 구동부(310)를 포함한 IC 칩(210S)이 실장된다. 게이트 필름 소자(200G)는 게이트 구동부(320)를 포함한 IC 칩(210G)이 실장된다.Referring to FIG. 16 , a source film element 200S and a gate film element 200G may be bonded to the substrate 10 of the display panel PNL. In the source film device 200S, an IC chip 210S including a data driver 310 is mounted. The gate film element 200G is mounted with an IC chip 210G including the gate driver 320 .

도 17은 패널 배선들 간의 저항 차이로 인한 신호 지연을 보상하도록 신호를 지연한 예를 보여 주는 파형도이다. 17 is a waveform diagram showing an example in which a signal is delayed to compensate for a signal delay due to a resistance difference between panel wires.

도 17을 참조하면, 소스 필름 소자(200S)의 IC 칩(210S)은 타이밍 콘트롤러(330)의 제어 하에 저항값이 큰 링크 배선을 통해 서브 픽셀에 공급될 제1 데이터 신호(Sa)를 제2 데이터 신호(Sb) 보다 앞서 출력할 수 있다. 제1 데이터 신호(Sa)는 저항값이 큰 제2 링크 배선(102b)을 통해 패널 배선에 공급될 수 있고, 제2 데이터 신호(Sa)는 저항값이 작은 제1 링크 배선(102a)을 통해 패널 배선에 공급될 수 있다. Referring to FIG. 17 , the IC chip 210S of the source film element 200S transmits the first data signal Sa to be supplied to the sub-pixel through the link wire having a high resistance value under the control of the timing controller 330, and the second data signal Sa to be supplied to the sub-pixel. It can be output before the data signal Sb. The first data signal Sa may be supplied to the panel wiring through the second link wire 102b having a high resistance value, and the second data signal Sa may be supplied through the first link wire 102a having a low resistance value. Can be supplied for panel wiring.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will understand that various changes and modifications are possible without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the claims.

PNL : 표시패널 COF, 200 : 필름 소자;
101 : 패널 패드 102, 102a, 102b : 링크 배선
103 : 패널 배선 202, 202a, 202b : 필름 소자의 배선
205 : 필름 소자의 패드 Sa, Sb : 데이터 신호PNL: display panel COF, 200: film element;
101: panel pad 102, 102a, 102b: link wiring
103: panel wiring 202, 202a, 202b: film element wiring
205: pad of film element Sa, Sb: data signal

Claims

In the film element for driving the display device adhered to the display panel,
an integrated circuit chip mounted on a flexible film;
a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and
a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film;
The first output wire,
a plurality of first metal patterns spaced apart from each other on the flexible film substrate;
an insulating layer disposed on the flexible film substrate to cover the first metal patterns and including contact holes exposing portions of the metal patterns;
a plurality of second metal patterns electrically connecting the adjacent first metal patterns through the contact hole; and
a solder resist covering the first metal patterns and the second metal patterns in the contact holes;
A film device for driving a display device in which the solder resist exposes a pad region of each of the first and second output wires.

In the film element for driving the display device adhered to the display panel,
an integrated circuit chip mounted on a flexible film;
a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and
a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film;
The first output wire,
A first metal wiring disposed on the flexible film substrate;
The first output wire,
and the second metal wiring disposed on the flexible film substrate;
A solder resist covers remaining portions of the first and second metal wires except for pad regions of the first and second output wires, respectively;
A film element for driving a display device, wherein a metal of the first metal wire and a metal of the second metal wire have different resistivities.

In the film element for driving the display device adhered to the display panel,
an integrated circuit chip mounted on a flexible film;
a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and
a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film;
Each of the first and second output wires,
A metal wiring disposed on the flexible film substrate;
Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by a solder resist;
A film element for driving a display device wherein a pad area of the first output wire exposed by the solder resist is smaller than a pad area of the second output wire exposed by the solder resist.

In the film element for driving the display device adhered to the display panel,
an integrated circuit chip mounted on a flexible film;
a first output wire connected to a first output terminal of the integrated circuit chip on the flexible film; and
a second output wire connected to a second output terminal of the integrated circuit chip on the flexible film;
Each of the first and second output wires,
A metal wiring disposed on the flexible film substrate;
one of the first and second output wires is separated from the flexible film substrate and passes over insulating patterns spaced apart from each other;
Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by solder resist.

a pixel array in which an input image is displayed and a plurality of panel wires are disposed;
a plurality of pad areas where a plurality of panel pads are disposed; and
a plurality of link wires connecting the panel wires and the panel pads in a 1:1 ratio;
The pad region of the film element according to any one of claims 1 to 4 is adhered to an adhesive region in the pad region,
The link strips of the display panel,
a first link wire electrically connected to a first output wire of the film element; and
And a second link wire electrically connected to the second output wire of the film element,
Each of the plurality of link wires is a straight wire between the panel wires and the panel pads.

A display including a pixel array on which an input image is displayed and a plurality of panel wires disposed thereon, a plurality of pad areas where a plurality of panel pads are disposed, and a plurality of link wires connecting the panel wires and the panel pads in a 1:1 ratio. panel; and
A film element adhered to an adhesive region in the pad region;
The film element is the film element according to any one of claims 1 to 4,
The link strips of the display panel,
a first link wire electrically connected to a first output wire of the film element; and
And a second link wire electrically connected to the second output wire of the film element,
Each of the plurality of link wires is a straight wire between the panel wires and the panel pads.

A display including a pixel array on which an input image is displayed and a plurality of panel wires disposed thereon, a plurality of pad areas where a plurality of panel pads are disposed, and a plurality of link wires connecting the panel wires and the panel pads in a 1:1 ratio. panel; and
a film element including a plurality of output wires bonded to a pad area of the display panel and electrically connected to the link wires;
Each of the link wires of the display panel is a straight wire,
The film element,
an integrated circuit chip mounted on a flexible film;
a first output wire disposed on the flexible film and connected to a first output terminal of the integrated circuit chip; and
a second output wire disposed on the flexible film and connected to a second output terminal of the integrated circuit chip;
A display device in which the integrated circuit chip delays a signal output through the first output terminal from a signal output through the second output terminal.

According to claim 7,
The first output wire,
a plurality of first metal patterns spaced apart from each other on the flexible film substrate;
an insulating layer disposed on the flexible film substrate to cover the first metal patterns and including contact holes exposing portions of the metal patterns;
a plurality of second metal patterns electrically connecting the adjacent first metal patterns through the contact hole; and
a solder resist covering the first metal patterns and the second metal patterns in the contact holes;
The display device in which the solder resist exposes a pad region of each of the first and second output wires.

According to claim 7,
The first output wire,
A first metal wiring disposed on the flexible film substrate;
The first output wire,
and the second metal wiring disposed on the flexible film substrate;
A solder resist covers remaining portions of the first and second metal wires except for pad regions of the first and second output wires, respectively;
A display device wherein a metal of the first metal wire and a metal of the second metal wire have different specific resistances.

According to claim 7,
Each of the first and second output wires,
A metal wiring disposed on the flexible film substrate;
Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by a solder resist;
The display device of claim 1 , wherein a pad area of the first output wire exposed by the solder resist is smaller than a pad area of the second output wire exposed by the solder resist.

According to claim 7,
Each of the first and second output wires,
A metal wiring disposed on the flexible film substrate;
one of the first and second output wires is separated from the flexible film substrate and passes over insulating patterns spaced apart from each other;
Each of the first and second output wires includes a pad region in which a portion of the metal wire is exposed by a solder resist.

According to any one of claims 7 to 11,
The plurality of link wires,
a first link wire electrically connected to the first output wire of the film element for driving the display device; and
A second link wire electrically connected to the second output wire of the film element for driving the display device;
Each of the plurality of link wires is a straight wire between the panel wires and the panel pads.