KR20230000984A - 파워모듈 - Google Patents

파워모듈 Download PDF

Info

Publication number
KR20230000984A
KR20230000984A KR1020220077223A KR20220077223A KR20230000984A KR 20230000984 A KR20230000984 A KR 20230000984A KR 1020220077223 A KR1020220077223 A KR 1020220077223A KR 20220077223 A KR20220077223 A KR 20220077223A KR 20230000984 A KR20230000984 A KR 20230000984A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
semiconductor chip
power module
spacer
lead wire
Prior art date
Application number
KR1020220077223A
Other languages
English (en)
Other versions
KR102617224B1 (ko
Inventor
빈진혁
조현춘
조태호
여인태
박익성
박승곤
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Publication of KR20230000984A publication Critical patent/KR20230000984A/ko
Application granted granted Critical
Publication of KR102617224B1 publication Critical patent/KR102617224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워모듈에 관한 것으로, 베이스 플레이트와, 베이스 플레이트의 상면에 접합된 세라믹기판과, 세라믹기판의 상면에 접합된 반도체 칩과, 반도체 칩과 이격되게 세라믹기판의 상면에 접합된 스페이서와, 스페이서의 상면에 형성된 전극층에 설치된 연결핀과, 반도체 칩의 단자와 스페이서의 전극층을 연결하는 와이어 본딩을 포함한다.

Description

파워모듈{POWER MODULE}
본 발명은 파워모듈에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩이 사용되는 파워모듈에 관한 것이다.
파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.
파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상부와 하부에 각각 PCB 기판을 설치하고 그 PCB 기판의 외측면에 각각 베이스 플레이트를 구비한다. 양면 냉각 파워모듈은 단면에 베이스 플레이트를 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.
전기차 등에 사용되는 양면 냉각 파워모듈은 두 PCB 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.
등록특허공보 10-1692490(2016.12.28 등록)
본 발명의 목적은 구조 단순화를 통해 공정을 단순화하고, 사용되는 부자재(소재)를 줄여 제조비용을 절감하며, 신뢰성을 향상시키고 제품 수율을 향상시킬 수 있는 파워모듈을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 파워모듈은 베이스 플레이트와, 베이스 플레이트의 상면에 접합된 세라믹기판과, 세라믹기판의 상면에 접합된 반도체 칩과, 반도체 칩과 이격되게 세라믹기판의 상면에 접합된 스페이서와, 스페이서의 상면에 형성된 전극층에 설치된 연결핀과, 반도체 칩의 단자와 스페이서의 전극층을 연결하는 와이어 본딩을 포함할 수 있다.
본 발명의 파워모듈은 세라믹기판의 상부에 배치되고, 연결핀과 연결된 PCB 기판을 더 포함하고, 반도체 칩은 와이어 본딩, 전극층 및 연결핀을 통해 PCB 기판과 전기적 경로가 연결될 수 있다.
반도체 칩은 스페이서보다 높이가 더 낮게 구비될 수 있다.
본 발명의 파워모듈은 전극층을 스페이서의 상면에 고정하는 접합층을 더 포함하고, 접합층은 솔더 또는 Ag 페이스트로 이루어질 수 있다.
반도체 칩은 GaN 칩일 수 있고, 세라믹기판은 AMB 기판일 수 있다.
본 발명의 다른 실시예에 따른 파워모듈은, 내부에 빈 공간이 형성된 하우징과, 하우징에 가장자리가 고정되고 하면이 하우징의 하부로 노출되는 하부 세라믹기판과, 하부 세라믹기판의 상부에 이격되게 배치된 상부 세라믹기판과, 하부 세라믹기판의 상면에 실장된 반도체 칩과, 일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되며 반도체 칩과 근접한 위치에 하나 이상이 배치된 스페이서를 포함할 수 있다.
여기서, 하우징 및 하부 세라믹기판은 각각의 하면이 서로 동일 평면을 형성할 수 있다.
또한, 반도체 칩은 GaN 칩일 수 있고, 상부 세라믹기판 및 하부 세라믹기판은 AMB 기판일 수 있다.
본 발명의 또 다른 실시예에 따른 파워모듈은, 베이스 플레이트와, 베이스 플레이트의 상면에 접합된 세라믹기판과, 세라믹기판의 상면에 접합된 반도체 칩과, 반도체 칩과 이격되게 세라믹기판의 상면에 접합된 스페이서와, 세라믹기판의 상부에 배치되고, 구동소자를 구비한 PCB 기판과, 반도체 칩의 단자를 구동소자와 연결하는 리드선을 포함할 수 있다.
여기서, 반도체 칩은 스페이서보다 높이가 더 낮게 구비될 수 있다.
또한, 리드선은 스페이서의 상부에 고정된 수평 리드선과, 수평 리드선과 직교하는 수직 리드선과, 수평 리드선의 일측 또는 양측으로 돌출되어 반도체 칩의 단자에 접합된 연결 리드선을 포함할 수 있다.
또한, 스페이서는 수평 리드선을 포함하도록 인서트 몰딩된 블록 형태이고, 수직 리드선과 연결 리드선은 스페이서의 외부로 노출될 수 있다.
한편, 리드선은 반도체 칩의 단자와 연결되고, 스페이서의 상면에 의해 지지되면서 외부를 향해 연장된 제1 리드선과, 반도체 칩의 단자와 연결되고, 스페이서의 상면에 의해 지지되면서 구동소자와 연결되는 제2 리드선을 포함할 수 있다.
여기서, 제2 리드선은 PCB 기판의 비아홀에 형성된 전극과 접하고, 전극은 구동소자와 제어선을 통해 연결될 수 있다.
본 발명은 구조 단순화를 통해 공정을 단순화할 수 있고, 사용되는 부자재(소재)를 줄여 제조비용을 절감할 수 있으며, 공정 중 열충격을 줄임으로써 제품 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 반도체 칩과 PCB 기판 사이의 신호 전달 경로를 최소화하여 인덕턴스 값을 줄일 수 있고, 이를 통해 패키지의 구동 효율을 증가시키고 제품 수율을 향상시키는 효과가 있다.
도 1은 기본 구조의 파워모듈을 도시한 단면도이다.
도 2는 도 1의 파워모듈이 하우징에 설치된 형태를 도시한 단면도이다.
도 3은 도 2의 하우징에 설치된 파워모듈의 변형예를 도시한 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 파워모듈을 도시한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 파워모듈을 도시한 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 파워모듈을 도시한 단면도이다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 참고로, 도 1 내지 도 6의 단면도는 설명의 편의 및 명확성을 위해 상대적인 두께, 길이나 상대적인 크기를 과장하여 도시하였다.
도 1은 기본 구조의 파워모듈을 도시한 단면도이다.
도 1에 도시된 바에 의하면, 기본 구조의 파워모듈(10')은 베이스 플레이트(100')의 상면에 하부 세라믹기판(200')이 접합되고, 하부 세라믹기판(200')의 상부에 상부 세라믹기판(300')이 이격되게 배치되며, 상부 세라믹기판(300')의 상부에 PCB 기판(P')이 배치될 수 있다.
반도체 칩(c')은 하부 세라믹기판(200')의 상면에 실장될 수 있다. 또한, 반도체 칩(c')은 제1 스페이서(510')를 매개로 상부 세라믹기판(300')에 접합될 수 있다. 반도체 칩(c')은 GaN(Gallium Nitride) 칩일 수 있다. GaN 칩은 대전력 스위치 및 고속 스위치로 기능하는 칩이다. 반도체 칩(c')은 제1 스페이서(510')를 매개로 상부 세라믹기판(300')에 연결되므로, 상부 세라믹기판(300')은 대전류가 이동하는 메인 세라믹기판이 될 수 있다.
하부 세라믹기판(200')은 반도체 칩(c')의 하면과 본딩층(b')을 매개로 접합될 수 있다. 여기서, 본딩층(b')은 솔더, Ag 페이스트, Ag 소결 페이스트 중 하나일 수 있다. 또한, 본딩층(b')은 Ti, Ag, Cu 및 AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 브레이징 접합층일 수도 있다. 이와 같이, 반도체 칩(c')은 두 세라믹기판(200',300') 사이에 안정적으로 고정될 수 있고, 반도체 칩(c')으로부터 발생하는 열이 빠르게 베이스 플레이트(100')로 전달될 수 있다.
하부 세라믹기판(200')과 상부 세라믹기판(300')은 반도체 칩(c')으로부터 발생하는 열의 방열 효율을 높일 수 있도록 AMB 기판으로 된다. AMB 기판은 세라믹기재(210',310')와 세라믹기재(210',310')의 상면과 하면에 브레이징 접합된 금속층(220',320')을 포함하는 세라믹기판이다.
베이스 플레이트(100')는 하부 세라믹기판(200')의 하면에 접합층(110')을 매개로 접합되어 반도체 칩(c')에서 발생되는 열을 빠르게 외부로 배출하는 방열판으로 기능할 수 있다. 베이스 플레이트(100')는 Cu로 이루어질 수 있다.
전도성 스페이서(510')는 반도체 칩(c')과 상부 세라믹기판(300')의 금속층(320') 사이에 배치되어 반도체 칩(c')의 단자(t1',t2')와 상부 세라믹기판(300')의 금속층(320')을 연결할 수 있다. 여기서, 반도체 칩(c')의 단자(t1',t2')는 각각 Drain 단자, Source 단자 및 Gate 단자 중 어느 하나일 수 있다.
전도성 스페이서(510')는 반도체 칩(c')의 단자(t1',t2')와 제1 접합층(410')으로 연결될 수 있다. 또한, 전도성 스페이서(510')는 상부 세라믹기판(300')의 금속층(320')과 제2 접합층(420')으로 연결될 수 있다. 제1 접합층(410')과 제2 접합층(420')은 솔더로 이루어질 수 있다. 또는 제1 접합층(410')과 제2 접합층(420')은 접합 강도를 높이고 전기적 특성을 확보하기 위해 Ag 페이스트 또는 Ag 소결 페이스트로 이루어질 수 있다. 전도성 스페이서(510')는 Cu 또는 Cu+CuMo 합금으로 이루어질 수 있다.
절연 스페이서(520')는 하부 세라믹기판(200')과 상부 세라믹기판(300')의 사이에 배치되어 전기적 절연과 방열 효율을 높일 수 있다. 절연 스페이서(520')는 하부 세라믹기판(200')과 상부 세라믹기판(300')의 절연을 위한 절연층(521')과, 강도 보강을 위한 금속 재질의 스터드층(522')을 포함하는 구조로 될 수 있다. 절연 스페이서(520')는 일단이 하부 세라믹기판(200')에 브레이징 접합되고 반대되는 타단이 상부 세라믹기판(300')에 부착층(530')으로 접합될 수 있다. 부착층(530')은 솔더, Ag 페이스트 및 g 소결 페이스트 중 어느 하나로 이루어질 수 있다.
상부 세라믹기판(300')은 연결핀(600')이 설치될 수 있다. 연결핀(600')은 상부 세라믹기판(300')에 형성된 쓰루홀(미도시)에 끼움 결합하는 방식으로 설치될 수 있고, 솔더층(610')을 매개로 쓰루홀에 고정될 수 있다. 연결핀(600')은 상부 세라믹기판(300')의 상하면에 위치한 금속층(320')과 접하며, 이를 통해 반도체 칩(c')과 연결될 수 있다. 연결핀(600')은 Cu로 될 수 있다. 상부 세라믹기판(300')의 상하면에 위치한 금속층(320')은 전극 패턴이 형성되어 고전류가 흐르는 경로가 될 수 있다. 파워모듈(10')은 연결핀(600')을 통해서 별도의 기판이 연결될 수 있다. 일 예로, 연결핀(600')은 PCB 기판(P')이 연결될 수 있다. 참고로, 도 1 내지 도 3은 연결핀(600')과 연결되는 PCB 기판(P')을 개략적으로 나타낸 것으로, PCB 기판(P')은 연결핀(600')과 다양한 방식으로 연결될 수 있다. 또한, 비록 도시되지는 않았으나, 연결핀(600')은 전선(미도시) 또는 케이블(미도시)과 연결될 수도 있다.
한편, 비록 도시되지는 않았으나, 상부 세라믹기판(300')은 복수 개의 비아홀(미도시)이 형성될 수 있다. 여기서, 비아홀은 내부에 전도성 물질이 채워져 상부 세라믹기판(300')의 상면에 위치한 금속층(320')과 하면에 위치한 금속층(320')을 도통시킬 수 있고, 이를 통해 고전류가 한쪽으로만 흘러 쇼트, 과열 등의 문제가 발생하는 것을 방지할 수 있다.
도 1에 도시된 기본 구조의 파워모듈(10')에서, 반도체 칩(c')의 동작신호를 PCB 기판(P')에 전달하거나 반도체 칩(c')을 스위칭하기 위한 PCB 기판(P')의 구동신호를 반도체 칩(c')에 전달하는 경로는, 반도체 칩(c')-제1 접합층(410')-전도성 스페이서(510')-제2 접합층(420')-상부 세라믹기판(300')의 하면에 위치한 금속층(320')-쓰루홀(미도시)-상부 세라믹기판(300')의 상면에 위치한 금속층(320')-솔더층(610')-연결핀(600')-PCB 기판(P')이 된다.
즉, 도 1에 도시된 기본 구조의 파워모듈(10')은 베이스 플레이트(100'), 하부 세라믹기판(200'), 반도체 칩(c')/절연층(521'), 전도성 스페이서(510')/스터드층(522'), 상부 세라믹기판(300')의 5층 구조이다.
도 2는 도 1의 파워모듈이 하우징에 설치된 형태를 도시한 단면도이고, 도 3은 도 2의 하우징에 설치된 파워모듈의 변형예를 도시한 단면도이다.
도 2에 도시된 바에 의하면, 파워모듈(10')은 내부에 빈 공간이 형성된 하우징(50)에 설치될 수 있다. 도 2 및 도 3에서 하우징(50)은 상하로 개구된 형태로 도시되었으나, 하우징(50)의 상측 개구부는 최종적으로 커버(미도시) 등에 의해 덮일 수 있다.
하우징(50)은 파워모듈(10')을 이루는 각종 구성품을 수용하여 패키지화할 수 있다. 하우징(50)은 내부에 배치된 베이스 플레이트(100'), 하부 세라믹기판(200'), 상부 세라믹기판(300'), PCB 기판(P') 및 반도체 칩(c') 등을 보호할 수 있는 형태이며, 외부와의 절연을 위해 절연 재질로 형성될 수 있다. 하우징(50)의 내부에 배치된 파워모듈(10')에서, 상부 세라믹기판(300')은 하부 세라믹기판(200')의 상부에 이격되게 배치될 수 있고, 하부 세라믹기판(200')의 상면에 반도체 칩(c')이 실장될 수 있다.
절연 스페이서(520')는 일단이 하부 세라믹기판(200')에 접합되고, 반대되는 타단이 상부 세라믹기판(300')에 접합되며, 반도체 칩(c')과 근접한 위치에 하나 이상이 배치될 수 있고, 바람직하게는 복수 개가 배치될 수 있다. 이러한 절연 스페이서(520')는 하부 세라믹기판(200')과 상부 세라믹기판(300')을 지지하여 하부 세라믹기판(200')과 상부 세라믹기판(300')의 휨을 방지하고 그 사이에 배치된 반도체 칩(c')을 보호하는 역할을 할 수 있다.
도 2에 도시된 바와 같이, 파워모듈(10')의 베이스 플레이트(100')가 하우징(50)의 가장자리에 고정되면, 베이스 플레이트(100')의 하면이 하우징(50)의 하부로 노출된다. 이 상태에서 열수축 및 팽창이 발생하면, 베이스 플레이트(100')의 변형에 의해 구성품의 깨짐이 발생할 수 있다. 이를 방지하기 위해, 도 3의 변형예에 따른 파워모듈(10")은 도 2의 베이스 플레이트(100')가 제거된 구조를 가질 수 있다. 도 3의 변형예에 따른 파워모듈(10")은 하우징(50)에 하부 세라믹기판(200")의 가장자리가 고정되고, 하부 세라믹기판(200")의 하면이 하우징(50)의 하부로 노출되어 도 2의 베이스 플레이트(100') 대신 방열 기능을 수행할 수 있다. 여기서, 하우징(50) 및 하부 세라믹기판(200")은 각각의 하면이 서로 동일 평면을 형성할 수 있다.
도 3의 변형예에 따른 파워모듈(10")은 도 2에 도시된 파워모듈(10')과 대비할 때 베이스 플레이트(100')가 제거된 구성이기 때문에 구조가 단순화되어 공정 및 소재가 줄어들고, 이에 따라 제조 비용이 절감될 수 있다. 또한, 열수축 및 팽창 시 베이스 플레이트(100')의 변형에 의한 구성품의 깨짐이 최소화되어 신뢰성을 향상시킬 수 있다.
이하에서는 상기한 파워모듈의 기본 구조를 변경하여 반도체 칩(c)과 PCB 기판(P) 사이의 신호 전달 경로를 최소화하는 실시예들에 대해 설명한다.
도 4는 본 발명의 제1 실시예에 따른 파워모듈을 도시한 단면도이다.
도 4에 도시된 바에 의하면, 본 발명의 제1 실시예에 따른 파워모듈(10-1)은, 베이스 플레이트(100), 세라믹기판(200), 반도체 칩(c), 연결핀(600), 스페이서(700) 및 와이어 본딩(800)을 포함하여 구성될 수 있다.
본 발명의 제1 실시예에 따른 파워모듈(10-1)은, 도 1에 도시된 기본 구조의 파워모듈(10')과 대비할 때, 상부 세라믹기판(300')을 제거하고, 반도체 칩(c)을 PCB 기판(P)과 연결하는 구조일 수 있다. 즉, 제1 실시예에 따른 파워모듈(10-1)은 대전류가 반도체 칩(c)을 통과하는 구조를 부품화하여 신호 전달 경로를 최소화하고 단가를 절감할 수 있다.
본 발명의 제1 실시예에 따른 파워모듈(10-1)은 베이스 플레이트(100'), 하부 세라믹기판(200'), 상부 세라믹기판(300') 및 PCB 기판(P')으로 이루어진 기본 구조의 파워모듈(10') 중 일부인 상부 세라믹기판(300')를 제거한 것으로, 파워모듈 제조 공정 중 열 충격을 줄일 수 있다.
도 1에 도시된 기본 구조의 파워모듈(10')은 상하 복층 구조의 세라믹기판(200',300')이 사용되기 때문에, 하부 세라믹기판(200')과 상부 세라믹기판(300')을 결합하는 공정에서 세라믹기판(200',300')과 구성품 간의 각기 다른 열팽창계수로 인해 열변형이 발생하고, 하부 세라믹기판(200')과 상부 세라믹기판(300')에 접합된 구성품들이 깨지는 문제가 발생할 수 있다. 따라서, 본 발명의 제1 실시예에 따른 파워모듈(10-1)은 상부 세라믹기판(300')이 제거되고, 반도체 칩(c)의 설치에 필요한 부분이 부품화되게 하여 열팽창계수에 따른 불량율을 낮출 수 있다.
도 4를 참조하면, 제1 실시예에 따른 파워모듈(10-1)은 베이스 플레이트(100)의 상면에 세라믹기판(200)이 접합되고, 세라믹기판(200)의 상면에 반도체 칩(c)이 접합되며, 세라믹기판(200)의 상면에 반도체 칩(c)과 이격되게 스페이서(700)가 접합될 수 있다. 파워모듈(10-1)은 스페이서(700)의 상면에 전극층(710)이 형성되고, 전극층(710)에 연결핀(600)이 설치되며, 반도체 칩(c)의 단자(t1,t2)와 스페이서(700)의 전극층(710)이 와이어 본딩(800)으로 연결될 수 있다. 참고로, 도 4는 연결핀(600)과 연결되는 PCB 기판(P)을 개략적으로 나타낸 것으로, PCB 기판(P)은 연결핀(600)과 다양한 방식으로 연결될 수 있다.
베이스 플레이트(100)는 Cu로 이루어져 방열판으로 기능할 수 있다. 베이스 플레이트(100)는 소정의 두께를 가지는 사각 플레이트 형상으로 형성될 수 있다.
세라믹기판(200)은 AMB 기판일 수 있다. AMB 기판은 세라믹기재(210)와 세라믹기재(210)의 상면과 하면에 브레이징 접합된 금속층(220)을 포함하는 세라믹기판이다.
세라믹기판(200)은 반도체 칩(c)에서 발생하는 열을 베이스 플레이트(100)로 전달할 수 있고, 반도체 칩(c)과 베이스 플레이트(100)의 사이를 절연하여 쇼트를 방지할 수 있다. 세라믹기판(200)은 베이스 플레이트(100)의 상면에 접합층(110)을 매개로 솔더링 접합될 수 있다.
반도체 칩(c)은 GaN 칩일 수 있다. 스페이서(700)는 절연 스페이서일 수 있다. 스페이서(700)는 반도체 칩(c)과 근접한 위치에 하나 이상이 배치될 수 있고, 바람직하게는 복수 개가 배치될 수 있다. 또한, 반도체 칩(c)은 스페이서(700)보다 높이가 더 낮게 구비될 수 있다.
연결핀(600)은 스페이서(700)의 전극층(710)에 솔더층(610)을 매개로 솔더링 접합될 수 있다. 연결핀(600)은 세라믹기판(200)에 실장되는 반도체 칩(c)을, PCB 기판(P)에 실장되는 구동소자(미도시)와 최단거리로 연결할 수 있다. 이와 같이, 반도체 칩(c)과 PCB 기판(P)을 최단 거리로 연결하는 구조는 다양한 출력 손실을 제거하여 파워모듈의 크기에 따른 제약을 개선하는데 기여할 수 있다.
비록 자세히 도시되지는 않았으나, 연결핀(600)은 복수 개를 서로 연결한 묶음 형태의 연결핀으로 제작될 수 있고, 이러한 묶음 형태의 연결핀이 스페이서(700)의 전극층(710)에 설치될 수 있다.
와이어 본딩(800)은 반도체 칩(c)의 단자(t1,t2)와 연결핀(600)이 설치된 전극층(710)을 전기적으로 연결한다. 반도체 칩(c)의 단자(t1,t2)는 각각 드레인(Drain) 단자, 소스(Source) 단자 및 게이트(Gate) 단자 중 어느 하나일 수 있다. 여기서, 게이트 단자는 연결핀(600)과 연결되어 반도체 칩(c)을 온오프시키는 단자로 기능할 수 있다. 또한, 드레인 단자 및 소스 단자는 와이어 본딩(800)을 통해 반도체 칩(c)과 전원단자를 연결하여 전류의 입출력을 담당할 수 있다. 와이어 본딩(800)의 형상 및 길이는 도 4에 도시된 것으로 한정되지 않으며, 필요에 따라 다양한 형상의 와이어 본딩이 적용될 수 있다.
전극층(710)은 Cu층으로 이루어질 수 있다. 전극층(710)은 스페이서(700)의 상면에 접합층(720)으로 고정될 수 있다. 접합층(720)은 솔더 또는 Ag 페이스트로 이루어질 수 있다. 접합층(720)은 전극층(710)을 스페이서(700)의 상면에 견고하게 고정하기 위해 Ag 소결 페이스트가 사용될 수 있다.
스페이서(700)의 상면에 접합된 전극층(710)은, 연결핀(600)과 연결된 PCB 기판(P)을 반도체 칩(c)과 연결하는데 사용될 수 있다. 즉, 반도체 칩(c)은 와이어 본딩(800), 전극층(710) 및 연결핀(600)을 통해, 세라믹기판(200)의 상부에 배치되는 PCB 기판(P)과 전기적 경로가 연결될 수 있다.
반도체 칩(c)과 스페이서(700)는 세라믹기판(200)에 본딩층(b)을 매개로 접합될 수 있다. 본딩층(b)은 솔더, Ag 페이스트, Ag 소결 페이스트 중 하나일 수 있다. 또한, 본딩층(b)은 Ti, Ag, Cu 및 AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 브레이징 접합층일 수도 있다.
제1 실시예에 따른 파워모듈(10-1)에서, 반도체 칩(c)의 동작신호를 PCB 기판(P)에 전달하거나 반도체 칩(c)을 스위칭하기 위한 PCB 기판(P)의 구동신호를 반도체 칩(c)에 전달하는 경로는, 반도체 칩(c)-와이어 본딩(800)-전극층(710)-솔더층(610)-연결핀(600)-PCB 기판(P)이 될 수 있다.
즉, 제1 실시예에 따른 파워모듈(10-1)은 베이스 플레이트(100), 세라믹기판(200), 반도체 칩(c)/스페이서(700)의 3층 구조가 되고, 반도체 칩(c)은 와이어 본딩(800), 전극층(710) 및 연결핀(600)을 통해 세라믹기판(200)의 상부에 배치되는 PCB 기판(P)과 전기적 경로가 연결될 수 있다.
이와 같이, 제1 실시예에 따른 파워모듈(10-1)은, 신호 전달 경로를 최소화하여 인덕턴스 값을 줄일 수 있으므로 패키지의 구동 효율이 증가하고, 구성품이 줄어들기 때문에 단가를 절감할 수 있다. 또한, 공정 중 열 충격을 줄임으로써 열 수축 팽창 시 세라믹기판의 변형에 의한 구성품의 깨짐이 최소화되며, 이로 인해 제조 공정 상의 불량이 개선되고 제품 신뢰성이 향상될 수 있다.
도 5는 본 발명의 제2 실시예에 따른 파워모듈을 도시한 단면도이다.
도 5에 도시된 바에 의하면, 본 발명의 제2 실시예에 따른 파워모듈(10-2)은, Cu로 이루어져 방열판으로 기능할 수 있는 베이스 플레이트(100)와, 베이스 플레이트(100)의 상면에 접합된 세라믹기판(200)과, 세라믹기판(200)의 상면에 접합된 반도체 칩(c)과, 반도체 칩(c)과 이격되게 세라믹기판(200)의 상면에 접합된 스페이서(700a)와, 세라믹기판(200)의 상부에 배치되고, 구동소자(도 6의 도면부호 20)를 구비한 PCB 기판(P)과, 반도체 칩(c)의 단자(t1,t2)를 상기 구동소자(20)와 연결하는 리드선(730)을 포함하여 구성될 수 있다. 여기서, 세라믹기판(200)은 AMB 기판일 수 있고, 반도체 칩(c)은 GaN 칩일 수 있으며. 스페이서(700a)는 절연 스페이서일 수 있다. 여기서, 스페이서(700a)는 반도체 칩(c)과 근접한 위치에 하나 이상이 배치될 수 있고, 바람직하게는 복수 개가 배치될 수 있다. 반도체 칩(c)은 스페이서(700a)보다 높이가 더 낮게 구비될 수 있다. 스페이서(700a)는 세라믹기판(200)에 본딩층(b)을 매개로 접합될 수 있다. 본딩층(b)은 솔더, Ag 페이스트, Ag 소결 페이스트 중 하나일 수 있다. 또한, 본딩층(b)은 Ti, Ag, Cu 및 AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 브레이징 접합층일 수도 있다.
본 발명의 제2 실시예에 따른 파워모듈(10-2)은, 도 4에 도시된 제1 실시예에 따른 파워모듈(10-1)과 대비할 때, 인서트 몰딩을 통해 스페이서(700a)와 일체로 성형된 리드선(730)을 포함하는 것을 특징으로 한다.
리드선(730)은 스페이서(700a)의 상부에 고정된 수평 리드선(731)과, 수평 리드선(731)과 직교하는 수직 리드선(732)과, 수평 리드선(731)의 일측 또는 양측으로 돌출되어 반도체 칩(c)의 단자(t1,t2)에 솔더 접합층(740)을 매개로 접합되는 연결 리드선(733)을 포함하여 구성될 수 있다.
리드선(730)은 프레임 형태일 수 있고, 단단한 구리 재료로 형성될 수 있다. 프레임 형태의 리드선(730)은 반도체 칩(c)의 단자(t1,t2)와 연결 시 접촉 면적을 넓혀 전기적 접속을 안정적으로 유지할 수 있고, 동작 신뢰성을 높일 수 있다.
스페이서(700a)는 수평 리드선(731)을 포함하도록 인서트 몰딩된 블록 형태일 수 있다. 여기서, 수평 리드선(731)과 연결된 수직 리드선(732)과 연결 리드선(733)은 스페이서(700a)의 외부를 향해 연장되어 스페이서(700a)의 외부로 노출될 수 있다. 또한, 수직 리드선(732)은 PCB 기판(P)이 연결될 수 있다. 참고로, 도 5는 수직 리드선(732)과 연결되는 PCB 기판(P)을 개략적으로 나타낸 것으로, PCB 기판(P)은 수직 리드선(732)과 다양한 방식으로 연결될 수 있다.
제2 실시예에 따른 파워모듈(10-2)은, 스페이서(700a)에 리드선(730)을 포함하도록 인서트 몰딩된 블록 형태이기 때문에 리드선(730)을 스페이서에 납땜 공정으로 고정할 필요가 없어 공정 및 소재가 줄어들고, 제조 비용이 절감되며, 생산성이 향상될 수 있다.
또한, 제2 실시예에 따른 파워모듈(10-2)은, 반도체 칩(c)을 PCB 기판(P)과 연결하는 구조와, 대전류가 반도체 칩(c)을 통과하는 구조를 부품화하여 신호 전달 경로를 최소화하고 단가를 절감할 수 있다.
아울러, 제2 실시예에 따른 파워모듈(10-2)은, 도 1에 도시된 기본 구조의 파워모듈(10')의 다층 구조 중에서 상부 세라믹기판(300')을 제거한 것이므로, 제1 실시예에 따른 파워모듈(10-1)과 마찬가지로 파워모듈 제조 공정 중 열 충격을 줄일 수 있다.
제2 실시예에 따른 파워모듈(10-2)에서, 반도체 칩(c)의 동작신호를 PCB 기판(P)에 전달하거나 반도체 칩(c)을 스위칭하기 위한 PCB 기판(P)의 구동신호를 반도체 칩(c)에 전달하는 경로는, 반도체 칩(c)-솔더 접합층(740)-리드선(730)-PCB 기판(P)이 될 수 있다.
이와 같이, 제2 실시예에 따른 파워모듈(10-2)은 전기적 경로가 최소화하여 인덕턴스 값을 줄일 수 있고, 패키지의 구동 효율을 증가시킬 수 있다. 또한, 제2 실시예에 따른 파워모듈(10-2)은 세라믹기판과, 세라믹기판에 실장되는 각 부품의 열팽창 계수에 따른 유동이 발생했을 때 부품 간의 충격 완화가 가능하다.
도 6은 본 발명의 제3 실시예에 따른 파워모듈을 도시한 단면도이다.
도 6에 도시된 바에 의하면, 본 발명의 제3 실시예에 따른 파워모듈(10-3)은, 베이스 플레이트(100), 세라믹기판(200), 반도체 칩(c), 스페이서(700) 및 리드선(731a,732a)을 포함하여 구성될 수 있다.
본 발명의 제3 실시예에 따른 파워모듈(10-3)은, 도 1에 도시된 기본 구조의 파워모듈(10')과 대비할 때, 상부 세라믹기판(300')을 제거하고, 반도체 칩(c)을 PCB 기판(P)과 연결하는 구조를 변경한 것으로, 공정 불량을 개선하고 수율을 향상시킬 수 있다는 장점이 있다.
도 1에 도시된 기본 구조의 파워모듈(10')은 베이스 플레이트(100'), 하부 세라믹기판(200') 및 상부 세라믹기판(300')으로 이루어진 3층 구조로서, PCB 기판(P')과는 다른 열팽창계수(CTE mismatch)로 인해 공정 불량이 발생할 확률이 높다. 또한, 기본 구조의 파워모듈(10')은 반도체 칩(c)의 단자(t1',t2')와 상부 세라믹기판(300')을 연결할 때 발생하는 공정 불량에 의해 수율 문제가 발생할 수 있다. 예로서, 상부 세라믹기판(300')에 형성된 비아홀(미도시)에 전극물질을 충진하는 공정을 진행할 때 충진 불량이 발생할 수 있다. 또한, 상부 세라믹기판(300')에 형성된 쓰루홀(미도시)에 연결핀(600')을 고정하고, 연결핀(600')을 통해 PCB 기판(P')을 연결하는 공정은 제조 공정이 복잡하여 제조 원가가 높아질 수 있다. 따라서, 제3 실시예에 따른 파워모듈(10-3)은 상부 세라믹기판(300')을 제거하고, 반도체 칩(c)의 설치에 필요한 부분을 단순하게 구성함으로써 열팽창계수 차이에 따른 불량율을 낮출 수 있다.
구체적으로, 제3 실시예에 따른 파워모듈(10-3)은, Cu로 이루어져 방열판으로 기능할 수 있는 베이스 플레이트(100)와, 베이스 플레이트(100)의 상면에 접합된 세라믹기판(200)과, 세라믹기판(200)의 상면에 접합된 반도체 칩(c)과, 반도체 칩(c)과 이격되게 세라믹기판(200)의 상면에 접합된 스페이서(700)와, 세라믹기판(200)의 상부에 배치되고, 구동소자(20)를 구비한 구동회로 기판인 PCB 기판(P)과, 반도체 칩(c)의 단자(t1,t2)를 구동소자(20)와 연결하는 리드선(731a,732a)을 포함하여 구성될 수 있다.
여기서, PCB 기판(P)은 리드선(731a,732a)과 연결되는 내부 전극을 구비한 FR4 기판일 수 있다. 세라믹기판(200)은 AMB 기판일 수 있다. 세라믹기판(200)은 반도체 칩(c)에서 발생하는 열을 베이스 플레이트(100)로 전달하고 반도체 칩(c)과 베이스 플레이트(100)의 사이를 절연하여 쇼트를 방지할 수 있다. 세라믹기판(200)은 베이스 플레이트(100)의 상면에 접합층(110)을 매개로 솔더링 접합될 수 있다. 반도체 칩(c)은 GaN 칩일 수 있다. 스페이서(700)는 절연 스페이서일 수 있다. 스페이서(700)는 세라믹기판(200)의 상면에 견고한 고정을 위해 브레이징 접합될 수 있다. 스페이서(700)는 반도체 칩(c)과 근접한 위치에 하나 이상이 배치될 수 있고, 바람직하게는 복수 개가 배치될 수 있다. 또한, 반도체 칩(c)은 스페이서(700)보다 높이가 더 낮게 구비될 수 있다. 스페이서(700)는 세라믹기판(200)에 본딩층(b)을 매개로 접합될 수 있다. 본딩층(b)은 솔더, Ag 페이스트, Ag 소결 페이스트 중 하나일 수 있다. 또한, 본딩층(b)은 Ti, Ag, Cu 및 AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 브레이징 접합층일 수도 있다.
리드선(731a,732a)은 Cu로 이루어질 수 있다. 여기서, 제1 리드선(731a)은 반도체 칩(c)의 단자(t1,t2)와 연결되고, 구체적으로 제1 리드선(731a)의 일단은 반도체 칩(c)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 제1 리드선(731a)은 스페이서(700)의 상면에 의해 지지되면서 외부를 향해 연장되어 전원단자와 연결될 수 있다. 여기서, 제1 리드선(731a)의 하면은 스페이서(700)의 상면에 접합층(720)을 매개로 접합될 수 있고, 제1 리드선(731a)의 상면은 PCB 기판(P)에 접할 수 있다.
제2 리드선(732a)은 반도체 칩(c)의 단자(t1,t2)와 연결되고, 구체적으로 제2 리드선(732a)의 일단은 반도체 칩(c)의 게이트 단자와 연결될 수 있다. 제2 리드선(732a)은 스페이서(700)의 상면에 의해 지지되면서 PCB 기판(P)의 구동소자(20)와 연결될 수 있다. 여기서, 제2 리드선(732a)의 하면은 스페이서(700)의 상면에 접합층(720)을 매개로 접합될 수 있고, 제2 리드선(732a)의 상면은 PCB 기판(P)의 비아홀에 형성된 전극(30)에 접할 수 있다. 이때, PCB 기판(P)의 비아홀에 형성된 전극(30)은 구동소자(20)와 제어선(40)을 통해 연결될 수 있다. 따라서, 제2 리드선(732a)은 전극(30) 및 제어선(40)을 통해 PCB 기판(P)의 구동소자(20)와 전기적으로 연결될 수 있다.
이와 같이, 제3 실시예에 따른 파워모듈(10-3)은, 비아홀 및 쓰루홀이 형성된 상부 세라믹기판을 통한 전기적 연결을 대신하여 리드선(731a,732a)을 이용한 전기적 연결을 채용한다. 따라서, 상부 세라믹기판에 비아 필링(Via filling)을 하는 것에 따른 불량이 개선될 수 있고, 반도체 칩과 상부 세라믹기판의 연결 시 발생하는 불량 문제가 제거되므로 수율 문제도 개선될 수 있다. 아울러, 제3 실시예에 따른 파워모듈(10-3)은 비아홀 및 쓰루홀이 형성된 고가의 상부 세라믹기판이 제거된 구조이므로 원가가 크게 절감될 수 있다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10',10",10-1,10-2,10-3: 파워모듈
20: 구동소자 30: 전극
40: 제어선 c',c: 반도체 칩
t1',t1: 제1 단자 t2',t2: 제2 단자
b',b: 본딩층 P',P: PCB 기판
50: 하우징 100',100: 베이스플레이트
200: 세라믹기판 200',200": 하부 세라믹기판
300': 상부 세라믹기판 210',310',210",210: 세라믹 기재
220',320',220",220: 금속층 410',410: 제1 접합층
420',420: 제2 접합층 510',510: 전도성 스페이서
520',520: 절연 스페이서 521',521: 절연층
522',522: 스터드층 530',530: 부착층
600',600: 연결핀 610',610: 솔더층
700,700a: 스페이서 710: 전극층
720: 접합층 730: 리드선
731a: 제1 리드선 732a: 제2 리드선
731: 수평 리드선 732: 수직 리드선
733: 연결 리드선 740: 솔더 접합층
800: 와이어 본딩

Claims (16)

  1. 베이스 플레이트;
    상기 베이스 플레이트의 상면에 접합된 세라믹기판;
    상기 세라믹기판의 상면에 접합된 반도체 칩;
    상기 반도체 칩과 이격되게 상기 세라믹기판의 상면에 접합된 스페이서;
    상기 스페이서의 상면에 형성된 전극층에 설치된 연결핀; 및
    상기 반도체 칩의 단자와 상기 스페이서의 전극층을 연결하는 와이어 본딩;
    을 포함하는 파워모듈.
  2. 제1항에 있어서,
    상기 세라믹기판의 상부에 배치되고, 상기 연결핀과 연결된 PCB 기판을 더 포함하고,
    상기 반도체 칩은 상기 와이어 본딩, 상기 전극층 및 상기 연결핀을 통해 상기 PCB 기판과 전기적 경로가 연결되는 파워모듈.
  3. 제1항에 있어서,
    상기 반도체 칩은 상기 스페이서보다 높이가 더 낮은 파워모듈.
  4. 제1항에 있어서,
    상기 전극층을 상기 스페이서의 상면에 고정하는 접합층을 더 포함하고,
    상기 접합층은 솔더 또는 Ag 페이스트로 이루어지는 파워모듈.
  5. 제1항에 있어서,
    상기 반도체 칩은 GaN 칩인 파워모듈.
  6. 제1항에 있어서,
    상기 세라믹기판은 AMB 기판인 파워모듈.
  7. 내부에 빈 공간이 형성된 하우징;
    상기 하우징에 가장자리가 고정되고 하면이 상기 하우징의 하부로 노출되는 하부 세라믹기판;
    상기 하부 세라믹기판의 상부에 이격되게 배치된 상부 세라믹기판;
    상기 하부 세라믹기판의 상면에 실장된 반도체 칩; 및
    일단이 상기 하부 세라믹기판에 접합되고 반대되는 타단이 상기 상부 세라믹기판에 접합되며 상기 반도체 칩과 근접한 위치에 하나 이상이 배치된 스페이서;
    를 포함하는 파워모듈.
  8. 제7항에 있어서,
    상기 하우징 및 상기 하부 세라믹기판은 각각의 하면이 서로 동일 평면을 형성하는 파워모듈.
  9. 제7항에 있어서,
    상기 반도체 칩은 GaN 칩인 파워모듈.
  10. 제7항에 있어서,
    상기 상부 세라믹기판 및 상기 하부 세라믹기판은 AMB 기판인 파워모듈.
  11. 베이스 플레이트;
    상기 베이스 플레이트의 상면에 접합된 세라믹기판;
    상기 세라믹기판의 상면에 접합된 반도체 칩;
    상기 반도체 칩과 이격되게 상기 세라믹기판의 상면에 접합된 스페이서;
    상기 세라믹기판의 상부에 배치되고, 구동소자를 구비한 PCB 기판; 및
    상기 반도체 칩의 단자를 상기 구동소자와 연결하는 리드선;
    을 포함하는 파워모듈.
  12. 제11항에 있어서,
    상기 반도체 칩은 상기 스페이서보다 높이가 더 낮은 파워모듈.
  13. 제11항에 있어서,
    상기 리드선은,
    상기 스페이서의 상부에 고정된 수평 리드선;
    상기 수평 리드선과 직교하는 수직 리드선; 및
    상기 수평 리드선의 일측 또는 양측으로 돌출되어 상기 반도체 칩의 단자에 접합된 연결 리드선을 포함하는 파워모듈.
  14. 제13항에 있어서,
    상기 스페이서는 상기 수평 리드선을 포함하도록 인서트 몰딩된 블록 형태이고,
    상기 수직 리드선과 상기 연결 리드선은 상기 스페이서의 외부로 노출된 파워모듈.
  15. 제11항에 있어서,
    상기 리드선은,
    상기 반도체 칩의 단자와 연결되고, 상기 스페이서의 상면에 의해 지지되면서 외부를 향해 연장된 제1 리드선; 및
    상기 반도체 칩의 단자와 연결되고, 상기 스페이서의 상면에 의해 지지되면서 상기 구동소자와 연결되는 제2 리드선을 포함하는 파워모듈.
  16. 제15항에 있어서,
    상기 제2 리드선은 상기 PCB 기판의 비아홀에 형성된 전극과 접하고,
    상기 전극은 상기 구동소자와 제어선을 통해 연결된 파워모듈.
KR1020220077223A 2021-06-25 2022-06-24 파워모듈 KR102617224B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210083038 2021-06-25
KR1020210083038 2021-06-25

Publications (2)

Publication Number Publication Date
KR20230000984A true KR20230000984A (ko) 2023-01-03
KR102617224B1 KR102617224B1 (ko) 2023-12-27

Family

ID=84544647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220077223A KR102617224B1 (ko) 2021-06-25 2022-06-24 파워모듈

Country Status (4)

Country Link
EP (1) EP4362088A1 (ko)
KR (1) KR102617224B1 (ko)
CN (1) CN117546286A (ko)
WO (1) WO2022270960A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140446A (ja) * 1992-07-21 1994-05-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
KR20010023983A (ko) * 1997-10-20 2001-03-26 가나이 쓰토무 반도체 모듈 및 이를 이용한 전력 변환 장치
JP2007287833A (ja) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp 電力用半導体装置
KR101692490B1 (ko) 2015-08-11 2017-01-04 주식회사 세미파워렉스 액체냉각구조를 갖는 전력반도체 모듈
KR20210070928A (ko) * 2019-12-05 2021-06-15 주식회사 아모센스 전력반도체 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
EP2503595A1 (en) * 2011-02-18 2012-09-26 ABB Research Ltd. Power semiconductor module and method of manufacturing a power semiconductor module
US8519532B2 (en) * 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140446A (ja) * 1992-07-21 1994-05-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
KR20010023983A (ko) * 1997-10-20 2001-03-26 가나이 쓰토무 반도체 모듈 및 이를 이용한 전력 변환 장치
JP2007287833A (ja) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp 電力用半導体装置
KR101692490B1 (ko) 2015-08-11 2017-01-04 주식회사 세미파워렉스 액체냉각구조를 갖는 전력반도체 모듈
KR20210070928A (ko) * 2019-12-05 2021-06-15 주식회사 아모센스 전력반도체 모듈

Also Published As

Publication number Publication date
KR102617224B1 (ko) 2023-12-27
EP4362088A1 (en) 2024-05-01
WO2022270960A1 (ko) 2022-12-29
CN117546286A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
KR100566046B1 (ko) 파워 반도체장치
US20200294893A1 (en) Component structure, power module and power module assembly structure
US6570774B1 (en) Capacitor module for use in inverter, inverter, and capacitor module
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP5260246B2 (ja) 電力用半導体装置
JP2010129867A (ja) 電力用半導体装置
CN100562999C (zh) 电路模块
WO2013141013A1 (ja) 素子収納用パッケージ
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
CN116613156A (zh) 一种碳化硅功率模块的封装结构
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
KR102617224B1 (ko) 파워모듈
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
KR20220004440A (ko) 파워모듈
KR20220004437A (ko) 파워모듈
KR102611687B1 (ko) 파워모듈
JP7269400B2 (ja) キャリア基板及びその適用可能なパワーモジュール
KR102645308B1 (ko) 파워 모듈
CN116053254B (zh) 功率模块和具有其的电子设备
CN216749891U (zh) 功率模块
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
KR20210141903A (ko) 파워모듈
KR20210141370A (ko) 파워모듈 및 그 제조방법
JP2016225365A (ja) パワー半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant