KR20220162248A - Three dimensional flash memory based on ferroelectric and operation method thereof - Google Patents

Three dimensional flash memory based on ferroelectric and operation method thereof Download PDF

Info

Publication number
KR20220162248A
KR20220162248A KR1020210070493A KR20210070493A KR20220162248A KR 20220162248 A KR20220162248 A KR 20220162248A KR 1020210070493 A KR1020210070493 A KR 1020210070493A KR 20210070493 A KR20210070493 A KR 20210070493A KR 20220162248 A KR20220162248 A KR 20220162248A
Authority
KR
South Korea
Prior art keywords
word lines
adjacent
flash memory
memory cells
strings
Prior art date
Application number
KR1020210070493A
Other languages
Korean (ko)
Other versions
KR102565862B1 (en
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020210070493A priority Critical patent/KR102565862B1/en
Priority to PCT/KR2021/007027 priority patent/WO2021246825A1/en
Publication of KR20220162248A publication Critical patent/KR20220162248A/en
Application granted granted Critical
Publication of KR102565862B1 publication Critical patent/KR102565862B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H01L27/11585—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A three-dimensional flash memory based on a ferroelectric material and an operating method thereof are disclosed. The three-dimensional flash memory according to one embodiment comprises: a plurality of strings extending in one direction on a substrate, wherein each of the plurality of strings includes a channel layer extending in the one direction and a charge storage layer extending in the one direction so as to surround the channel layer and constitutes a plurality of memory cells respectively corresponding to a plurality of word lines; and the plurality of word lines vertically connected to each of the plurality of strings, wherein the three-dimensional flash memory performs a program operation in response to a negative program voltage being applied to a selected word line, the selected word line corresponding to a target memory cell to be programmed from among the plurality of word lines.

Description

강유전체 물질 기반의 3차원 플래시 메모리 및 그 동작 방법{THREE DIMENSIONAL FLASH MEMORY BASED ON FERROELECTRIC AND OPERATION METHOD THEREOF}Three-dimensional flash memory based on ferroelectric materials and its operation method

아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 강유전체 물질 기반의 3차원 플래시 메모리 및 그 프로그램 동작 방법에 대한 기술이다.The following embodiments relate to a 3D flash memory, and more specifically, a technology for a 3D flash memory based on a ferroelectric material and a program operation method thereof.

플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.A flash memory device is an electrically erasable programmable read only memory (EEPROM), and the memory is, for example, a computer, digital camera, MP3 player, game system, memory stick (Memory stick). ) can be commonly used. Such a flash memory device electrically controls input/output of data by Fowler-Nordheimtunneling or hot electron injection.

구체적으로, 기존의 3차원 플래시 메모리의 어레이를 나타낸 도 1을 참조하면, 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 비트 라인(BL) 및 공통 소스 라인(CSL)과 비트 라인(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.Specifically, referring to FIG. 1 showing a conventional 3D flash memory array, the 3D flash memory array includes a common source line (CSL), a bit line (BL), and a common source line (CSL) and a bit line (BL). ) may include a plurality of cell strings (CSTR) disposed between.

비트 라인들은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들과 하나의 공통 소스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 이 때, 공통 소스 라인들(CSL)은 복수 개일 수 있으며, 복수 개의 공통 소스 라인들(CSL)이 2차원적으로 배열될 수 있다. 여기서, 복수 개의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 복수 개의 공통 소스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.The bit lines are two-dimensionally arranged, and a plurality of cell strings CSTR are connected in parallel to each of the bit lines. The cell strings CSTR may be commonly connected to the common source line CSL. That is, a plurality of cell strings CSTR may be disposed between a plurality of bit lines and one common source line CSL. In this case, the number of common source lines CSL may be plural, and the plurality of common source lines CSL may be two-dimensionally arranged. Here, electrically the same voltage may be applied to the plurality of common source lines CSL, or each of the plurality of common source lines CSL may be electrically controlled.

셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.Each of the cell strings CSTR includes a ground select transistor GST connected to the common source line CSL, a string select transistor SST connected to the bit line BL, and ground and string select transistors GST and SST. ) may be composed of a plurality of memory cell transistors MCT disposed between. Also, the ground select transistor GST, the string select transistor SST, and the memory cell transistors MCT may be connected in series.

공통 소스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소스 라인(CSL)과 비트 라인(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3) 및 복수개의 스트링 선택 라인들(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터들(SST)의 전극층들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 메모리 요소(memory element)를 포함한다. 이하, 스트링 선택 라인(SSL)은 상부 선택 라인(Upper Selection Line; USL)으로 표현될 수 있으며, 접지 선택 라인(GSL)은 하부 선택 라인(Lower Selection Line; LSL)으로 표현될 수 있다.The common source line CSL may be commonly connected to sources of the ground select transistors GST. In addition, a ground select line GSL, a plurality of word lines WL0 to WL3, and a plurality of string select lines SSL disposed between the common source line CSL and the bit line BL are used to select ground. They may be used as electrode layers of the transistor GST, memory cell transistors MCT, and string select transistors SST, respectively. Also, each of the memory cell transistors MCT includes a memory element. Hereinafter, the string selection line SSL may be expressed as an upper selection line (USL), and the ground selection line (GSL) may be expressed as a lower selection line (LSL).

한편, 기존의 3차원 플래시 메모리는 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 수직적으로 셀을 적층함으로써, 집적도를 증가시키고 있다.On the other hand, the existing 3D flash memory is increasing the degree of integration by vertically stacking cells in order to meet the excellent performance and low price required by consumers.

예를 들어, 기존의 3차원 플래시 메모리의 구조를 나타낸 도 2를 참조하면, 기존의 3차원 플래시 메모리는 기판(200) 상에 층간 절연층들(211) 및 수평 구조체들(250)이 교대로 반복적으로 형성된 전극 구조체(215)가 배치되어 제조된다. 층간 절연층들(211) 및 수평 구조체들(250)은 제1 방향으로 연장될 수 있다. 층간 절연층들(211)은 일례로 실리콘 산화막일 수 있으며, 층간 절연층들(211) 중 최하부의 층간 절연층(211a)은 나머지 층간 절연층들(211)보다 얇은 두께를 가질 수 있다. 수평 구조체들(250) 각각은 제1 및 제2 블로킹 절연막들(242, 243) 및 전극층(245)을 포함할 수 있다. 전극 구조체(215)는 복수 개로 제공되며, 복수 개의 전극 구조체들(215)은 제1 방향에 교차하는 제2 방향으로 서로 마주보며 배치될 수 있다. 제1 및 제2 방향은 각각 도 2의 x축 및 y축에 해당할 수 있다. 복수 개의 전극 구조체들(215) 사이에는 이들을 이격시키는 트렌치들(240)이 제1 방향으로 연장될 수 있다. 트렌치들(240)에 의해 노출된 기판(200) 내에는 고농도로 도핑된 불순물 영역들이 형성되어 공통 소스 라인(CSL)이 배치될 수 있다. 도시하지 않았으나, 트렌치들(240)을 채우는 분리 절연막들이 더 배치될 수 있다.For example, referring to FIG. 2 showing the structure of a conventional 3D flash memory, in the conventional 3D flash memory, interlayer insulating layers 211 and horizontal structures 250 are alternately formed on a substrate 200. Repeatedly formed electrode structures 215 are arranged and manufactured. The interlayer insulating layers 211 and the horizontal structures 250 may extend in the first direction. The interlayer insulating layers 211 may be, for example, a silicon oxide film, and the lowermost interlayer insulating layer 211a among the interlayer insulating layers 211 may have a smaller thickness than the remaining interlayer insulating layers 211 . Each of the horizontal structures 250 may include first and second blocking insulating films 242 and 243 and an electrode layer 245 . A plurality of electrode structures 215 are provided, and the plurality of electrode structures 215 may be disposed facing each other in a second direction crossing the first direction. The first and second directions may correspond to the x-axis and the y-axis of FIG. 2 , respectively. Trenches 240 spaced apart from each other may extend in a first direction between the plurality of electrode structures 215 . Highly doped impurity regions may be formed in the substrate 200 exposed by the trenches 240 and the common source line CSL may be disposed. Although not shown, isolation insulating layers filling the trenches 240 may be further disposed.

전극 구조체(215)를 관통하는 수직 구조체들(230)이 배치될 수 있다. 일례로, 수직 구조체들(230)은 평면적 관점에서, 제1 및 제2 방향을 따라 정렬되어 매트릭스 형태로 배치될 수 있다. 다른 예로, 수직 구조체들(230)은 제2 방향으로 정렬되되, 제1 방향으로 지그재그 형태로 배치될 수도 있다. 수직 구조체들(230) 각각은 보호막(224), 전하 저장막(225), 터널 절연막(226), 및 채널층(227)을 포함할 수 있다. 일례로, 채널층(227)은 그 내부의 속이 빈 튜브형으로 배치될 수 있으며, 이 경우 채널층(227)의 내부를 채우는 매립막(228)이 더 배치될 수 있다. 채널층(227)의 상부에는 드레인 영역(D)이 배치되고, 드레인 영역(D) 상에 도전 패턴(229)이 형성되어, 비트 라인(BL)과 연결될 수 있다. 비트 라인(BL)은 수평 전극들(250)과 교차하는 방향, 예를 들어 제2 방향으로 연장될 수 있다. 일례로, 제2 방향으로 정렬된 수직 구조체들(230)은 하나의 비트 라인(BL)에 연결될 수 있다.Vertical structures 230 passing through the electrode structure 215 may be disposed. For example, the vertical structures 230 may be arranged in a matrix form by being aligned along the first and second directions when viewed from a plan view. As another example, the vertical structures 230 may be aligned in the second direction and may be arranged in a zigzag pattern in the first direction. Each of the vertical structures 230 may include a passivation layer 224 , a charge storage layer 225 , a tunnel insulating layer 226 , and a channel layer 227 . For example, the channel layer 227 may be disposed in a hollow tube shape therein, and in this case, a filling film 228 filling the inside of the channel layer 227 may be further disposed. A drain region D is disposed on the channel layer 227 , and a conductive pattern 229 is formed on the drain region D to be connected to the bit line BL. The bit line BL may extend in a direction crossing the horizontal electrodes 250, for example, in a second direction. For example, the vertical structures 230 aligned in the second direction may be connected to one bit line BL.

수평 구조체들(250)에 포함된 제1 및 제2 블로킹 절연막들(242, 243) 및 수직 구조체들(230)에 포함된 전하 저장막(225) 및 터널 절연막(226)은 3차원 플래시 메모리의 정보 저장 요소인 ONO(Oxide-Nitride-Oxide)층으로 정의될 수 있다. 즉, 정보 저장 요소 중 일부는 수직 구조체들(230)에 포함되고, 나머지 일부는 수평 구조체들(250)에 포함될 수 있다. 일례로, 정보 저장 요소 중 전하 저장막(225) 및 터널 절연막(226)은 수직 구조체들(230)에 포함되고, 제1 및 제2 블로킹 절연막들(242, 243)은 수평 구조체들(250)에 포함될 수 있다.The first and second blocking insulating layers 242 and 243 included in the horizontal structures 250 and the charge storage layer 225 and the tunnel insulating layer 226 included in the vertical structures 230 are of a 3D flash memory. It can be defined as an Oxide-Nitride-Oxide (ONO) layer, which is an information storage element. That is, some of the information storage elements may be included in the vertical structures 230 and other parts may be included in the horizontal structures 250 . For example, among the information storage elements, the charge storage layer 225 and the tunnel insulating layer 226 are included in the vertical structures 230, and the first and second blocking insulating layers 242 and 243 are included in the horizontal structures 250 can be included in

기판(200) 및 수직 구조체들(230) 사이에 에피택시얼 패턴들(222)이 배치될 수 있다. 에피택시얼 패턴들(222)은 기판(200)과 수직 구조체들(230)을 연결한다. 에피택시얼 패턴들(222)은 적어도 한 층의 수평 구조체들(250)과 접할 수 있다. 즉, 에피택시얼 패턴들(222)은 최하부의 수평 구조체(250a)와 접하도록 배치될 수 있다. 다른 실시예에 따르면, 에피택시얼 패턴들(222)은 복수 개의 층, 예를 들어 두 개의 층의 수평 구조체들(250)과 접하도록 배치될 수도 있다. 한편, 에피택시얼 패턴들(222)이 최하부의 수평 구조체(250a)와 접하도록 배치되는 경우, 최하부의 수평 구조체(250a)는 나머지 수평 구조체들(250)보다 두껍게 배치될 수 있다. 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 도 1을 참조하여 기재한 3차원 플래시 메모리의 어레이의 접지 선택 라인(GSL)에 해당할 수 있으며, 수직 구조체들(230)에 접하는 나머지 수평 구조체들(250)은 복수 개의 워드 라인들(WL0-WL3)에 해당할 수 있다.Epitaxial patterns 222 may be disposed between the substrate 200 and the vertical structures 230 . Epitaxial patterns 222 connect the substrate 200 and the vertical structures 230 . The epitaxial patterns 222 may contact at least one layer of horizontal structures 250 . That is, the epitaxial patterns 222 may be disposed to contact the lowermost horizontal structure 250a. According to another embodiment, the epitaxial patterns 222 may be disposed to contact the horizontal structures 250 of a plurality of layers, for example, two layers. Meanwhile, when the epitaxial patterns 222 are arranged to contact the lowermost horizontal structure 250a, the lowermost horizontal structure 250a may be thicker than the rest of the horizontal structures 250. The lowermost horizontal structure 250a in contact with the epitaxial patterns 222 may correspond to the ground selection line GSL of the 3D flash memory array described with reference to FIG. 1, and the vertical structures 230 The remaining horizontal structures 250 contacting may correspond to a plurality of word lines WL0 - WL3 .

에피택시얼 패턴들(222) 각각은 리세스된 측벽(222a)을 갖는다. 그에 따라, 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 리세스된 측벽(222a)의 프로파일을 따라 배치된다. 즉, 최하부의 수평 구조체(250a)는 에피택시얼 패턴들(222)의 리세스된 측벽(222a)을 따라 안쪽으로 볼록한 형태로 배치될 수 있다.Each of the epitaxial patterns 222 has a recessed sidewall 222a. Accordingly, the lowermost horizontal structure 250a in contact with the epitaxial patterns 222 is disposed along the profile of the recessed sidewall 222a. That is, the lowermost horizontal structure 250a may be disposed in an inwardly convex shape along the recessed sidewall 222a of the epitaxial patterns 222 .

이와 같은 구조를 갖는 기존의 3차원 플래시 메모리는, 설명된 바와 같이 통상 정보 저장 요소(전하 저장층)로서 ONO층을 사용하는 바, 수직 메모리 셀의 증가에 따라 수직 셀 전류가 감소하는 등의 셀 특성 열화의 문제점을 갖게 된다.Conventional three-dimensional flash memory having such a structure, as described above, usually uses an ONO layer as an information storage element (charge storage layer), such that the vertical cell current decreases as the number of vertical memory cells increases. There is a problem of deterioration of characteristics.

이에, 정보 저장 요소(전하 저장층)로서 ONO층을 대체하여 강유전체 물질을 사용하는 기술이 제안되었으나, 전하 저장층으로 강유전체 물질이 사용될 경우의 프로그램 동작에 대한 연구 개발은 아직 미진한 상태이다.Accordingly, a technology of using a ferroelectric material to replace the ONO layer as an information storage element (charge storage layer) has been proposed, but research and development on program operation when a ferroelectric material is used as a charge storage layer has not yet been completed.

이에, 강유전체 물질을 정보 저장 요소로 사용하는 3차원 플래시 메모리에서의 프로그램 동작에 대한 기술이 제안될 필요가 있다.Accordingly, it is necessary to propose a technology for a program operation in a 3D flash memory using a ferroelectric material as an information storage element.

일 실시예들은 강유전체 물질을 정보 저장 요소로 사용하는 3차원 플래시 메모리에서의 프로그램 동작에 대한 기술을 제안한다.Embodiments propose a technique for a program operation in a 3D flash memory using a ferroelectric material as an information storage element.

보다 상세하게, 일 실시예들은 대상 메모리 셀의 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage)이 인가됨에 응답하여 프로그램 동작을 수행하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.More specifically, one embodiment proposes a 3D flash memory that performs a program operation in response to application of a negative program voltage to a selected word line of a target memory cell and an operating method thereof.

일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함하고, 복수의 워드 라인들에 각각 대응하는 복수의 메모리 셀들을 구성함-; 및 상기 복수의 스트링들 각각에 수직으로 연결되는 상기 복수의 워드 라인들을 포함하고, 상기 복수의 워드 라인들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage)이 인가됨에 응답하여 상기 프로그램 동작을 수행하는 것을 특징으로 할 수 있다.According to one embodiment, a three-dimensional flash memory includes a plurality of strings extending in one direction on a substrate - each of the plurality of strings extends in the one direction and surrounds the channel layer and the one including a charge storage layer extending in the direction and constituting a plurality of memory cells respectively corresponding to a plurality of word lines; and the plurality of word lines vertically connected to each of the plurality of strings, wherein a negative program voltage (Negative The program operation may be performed in response to application of a program voltage.

일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 선택된 워드 라인에 인가되는 상기 음의 프로그램 전압 및 상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압 사이의 전위차를 통해 상기 선택된 스트링에 채널을 형성하여 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 것을 특징으로 할 수 있다.According to an aspect of the 3D flash memory, the voltage between the negative program voltage applied to the selected word line and the ground voltage applied to a bit line of a selected string including the target memory cell among the plurality of strings. It may be characterized in that the programming operation for the target memory cell is performed by forming a channel in the selected string through a potential difference.

다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 인접하는 인접 메모리 셀들에 대응하는 비선택된 인접 워드 라인들 각각이 플로팅되거나 상기 비선택된 인접 워드 라인들 각각에 제1 패스 전압-상기 제1 패스 전압은 상기 복수의 워드 라인들 중 상기 대상 워드 라인 및 상기 비선택된 인접 워드 라인들을 제외한 비선택된 워드 라인들 각각에 인가되는 전압임-보다 작은 값의 제2 패스 전압이 인가됨에 응답하여, 상기 선택된 워드 라인과 상기 비선택된 인접 워드 라인들 사이의 브레이크다운(Breakdown)을 개선하는 것을 특징으로 할 수 있다.According to another aspect, in the 3D flash memory, each of unselected adjacent word lines corresponding to adjacent memory cells adjacent to the target memory cell among the plurality of word lines is floated, or each of the unselected adjacent word lines is floated. a first pass voltage to each of the plurality of word lines, wherein the first pass voltage is a voltage applied to each of non-selected word lines excluding the target word line and the non-selected adjacent word lines among the plurality of word lines; Breakdown between the selected word line and the non-selected adjacent word lines may be improved in response to application of a 2-pass voltage.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 비선택된 워드 라인들 중 상기 인접 메모리 셀들에 이웃하는 이웃 메모리 셀들-상기 이웃 메모리 셀들은 상기 인접 메모리 셀들 각각에서 상기 대상 메모리 셀을 제외하고 인접한 메모리 셀을 포함함-에 대응하는 비선택된 이웃 워드 라인들에 인가되는 상기 제1 패스 전압에 의한 프린징 필드(Fringing field)로 상기 인접 메모리 셀들을 턴 온(Turn on) 시켜 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the 3D flash memory includes neighboring memory cells neighboring the adjacent memory cells among the non-selected word lines—the neighboring memory cells are each of the adjacent memory cells except for the target memory cell. The target memory cell by turning on the adjacent memory cells with a fringing field by the first pass voltage applied to non-selected neighboring word lines corresponding to the adjacent memory cell. It may be characterized in that the above program operation is performed for.

또 다른 일 측면에 따르면, 상기 전하 저장층은, 강유전체 물질로 형성되는 것을 특징으로 할 수 있다.According to another aspect, the charge storage layer may be formed of a ferroelectric material.

또 다른 일 측면에 따르면, 상기 강유전체 물질은, 사방정계(Orthorhombic) 결정 구조를 갖는 HfOx, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the ferroelectric material is HfO x having an orthorhombic crystal structure, HfO x doped with at least one of Al, Zr or Si, PZT (Pb(Zr, Ti)O 3 ), PTO (PbTiO 3 ), SBT (SrBi 2 Ti 2 O 3 ), BLT (Bi(La, Ti)O 3 ), PLZT (Pb(La, Zr)TiO 3 ), BST (Bi(Sr, Ti) O 3 ), barium titanate (BaTiO 3 ), P (VDF-TrFE), PVDF, AlO x , ZnO x , TiO x , TaO x or InO x It may be characterized by including at least one of.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하지 않는 비선택된 스트링들 각각에 채널을 형성하지 않음으로써, 상기 비선택된 스트링들 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지하는 것을 특징으로 할 수 있다.According to another aspect, the 3D flash memory is included in each of the non-selected strings by not forming a channel in each of the non-selected strings that do not include the target memory cell among the plurality of strings. It may be characterized in that the memory cells are prevented from being programmed.

일 실시예에 따르면, 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함하고, 복수의 워드 라인들에 각각 대응하는 복수의 메모리 셀들을 구성함-; 상기 복수의 스트링들 각각에 수직으로 연결되는 복수의 워드 라인들을 포함하는 3차원 플래시 메모리의 동작 방법은, 상기 복수의 스트링들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 스트링의 비트 라인에 접지 전압을 인가하는 단계; 상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage)을 인가하는 단계; 및 상기 선택된 스트링의 비트 라인에 접지 전압이 인가되고 상기 선택된 워드 라인에 음의 프로그램 전압이 인가됨에 응답하여 상기 프로그램 동작을 수행하는 단계를 포함할 수 있다.According to one embodiment, a plurality of strings extending in one direction on a substrate-each of the plurality of strings is formed extending in the one direction to surround the channel layer and the channel layer extending in the one direction, the charge formed including a storage layer and configuring a plurality of memory cells respectively corresponding to a plurality of word lines; A method of operating a three-dimensional flash memory including a plurality of word lines vertically connected to each of the plurality of strings includes a bit line of a selected string corresponding to a target memory cell to be programmed from among the plurality of strings applying a ground voltage to; applying a negative program voltage to a selected word line corresponding to the target memory cell among the plurality of word lines; and performing the program operation in response to a ground voltage being applied to the bit line of the selected string and a negative program voltage being applied to the selected word line.

일 측면에 따르면, 상기 수행하는 단계는, 상기 선택된 워드 라인에 인가되는 상기 음의 프로그램 전압 및 상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압 사이의 전위차를 통해 상기 선택된 스트링에 채널을 형성하여 전하 또는 홀을 상기 대상 메모리 셀의 전하 저장층으로 전달함으로써 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계인 것을 특징으로 할 수 있다.According to one aspect, the performing may include a potential difference between the negative program voltage applied to the selected word line and a ground voltage applied to a bit line of a selected string including the target memory cell among the plurality of strings. It may be characterized in that the step of performing the program operation on the target memory cell by forming a channel in the selected string through and transferring charges or holes to the charge storage layer of the target memory cell.

다른 일 측면에 따르면, 상기 음의 프로그램 전압을 인가하는 단계는, 상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 인접하는 인접 메모리 셀들에 대응하는 비선택된 인접 워드 라인들 각각을 플로팅시키거나 상기 비선택된 인접 워드 라인들 각각에 제1 패스 전압-상기 제1 패스 전압은 상기 복수의 워드 라인들 중 상기 대상 워드 라인 및 상기 비선택된 인접 워드 라인들을 제외한 비선택된 워드 라인들 각각에 인가되는 전압임-보다 작은 값의 제2 패스 전압을 인가함에 응답하여, 상기 선택된 워드 라인과 상기 비선택된 인접 워드 라인들 사이의 브레이크다운(Breakdown)을 개선하는 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the applying of the negative program voltage may include floating each of unselected adjacent word lines corresponding to adjacent memory cells adjacent to the target memory cell among the plurality of word lines, or floating the non-selected adjacent word lines corresponding to the target memory cell. A first pass voltage to each of selected adjacent word lines, wherein the first pass voltage is a voltage applied to each of non-selected word lines excluding the target word line and the unselected adjacent word lines among the plurality of word lines- and improving breakdown between the selected word line and the non-selected adjacent word lines in response to applying a second pass voltage having a smaller value.

또 다른 일 측면에 따르면, 상기 음의 프로그램 전압을 인가하는 단계는, 상기 비선택된 워드 라인들 중 상기 인접 메모리 셀들에 이웃하는 이웃 메모리 셀들-상기 이웃 메모리 셀들은 상기 인접 메모리 셀들 각각에서 상기 대상 메모리 셀을 제외하고 인접한 메모리 셀을 포함함-에 대응하는 비선택된 이웃 워드 라인들에 인가되는 상기 제1 패스 전압에 의한 프린징 필드(Fringing field)로 상기 인접 메모리 셀들을 턴 온(Turn on) 시키는 단계를 포함하고, 상기 수행하는 단계는, 상기 인접 메모리 셀들이 턴 온 됨에 응답하여 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계인 것을 특징으로 할 수 있다.According to another aspect, the applying of the negative program voltage may include neighboring memory cells adjacent to the adjacent memory cells among the unselected word lines, wherein the neighboring memory cells are connected to the target memory cells in each of the adjacent memory cells. Turning on the adjacent memory cells to a fringing field by the first pass voltage applied to unselected neighboring word lines corresponding to adjacent memory cells except for the cell. and performing the program operation on the target memory cell in response to turning on the adjacent memory cells.

또 다른 일 측면에 따르면, 상기 수행하는 단계는, 상기 비선택된 스트링들 각각에 채널을 형성하지 않음으로써, 상기 비선택된 스트링들 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지하는 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the performing may include preventing memory cells included in each of the unselected strings from being programmed by not forming a channel in each of the unselected strings. can be done with

일 실시예들은 강유전체 물질을 정보 저장 요소로 사용하는 3차원 플래시 메모리에서의 프로그램 동작에 대한 기술을 제안할 수 있다.Embodiments may propose a technique for a program operation in a 3D flash memory using a ferroelectric material as an information storage element.

보다 상세하게, 일 실시예들은 대상 메모리 셀의 선택된 워드 라인에 음의 프로그램 전압이 인가됨에 응답하여 프로그램 동작을 수행하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.More specifically, embodiments may propose a 3D flash memory and an operating method thereof that perform a program operation in response to application of a negative program voltage to a selected word line of a target memory cell.

도 1은 기존의 3차원 플래시 메모리의 어레이를 나타낸 간략 회로도이다.
도 2는 기존의 3차원 플래시 메모리의 구조를 나타낸 사시도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 음의 프로그램 전압 기반 프로그램 동작을 설명하기 위한 간략 회로도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리에서 비선택된 스트링들에서의 프로그램을 방지하는 선택적인 프로그램 동작을 설명하기 위한 간략 회로도이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다.1 is a simplified circuit diagram showing an array of a conventional three-dimensional flash memory.
2 is a perspective view showing the structure of a conventional three-dimensional flash memory.
3 is a YZ cross-sectional view illustrating a 3D flash memory according to an exemplary embodiment.
4 is a simplified circuit diagram illustrating a program operation based on a negative program voltage of a 3D flash memory according to an exemplary embodiment.
5 is a simplified circuit diagram for explaining a selective program operation for preventing programming in unselected strings in a 3D flash memory according to an exemplary embodiment.
6 is a flowchart illustrating a method of operating a 3D flash memory according to an exemplary embodiment.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification (terminology) are terms used to appropriately express preferred embodiments of the present invention, which may vary according to the intention of a user or operator or customs in the field to which the present invention belongs. Therefore, definitions of these terms will have to be made based on the content throughout this specification.

도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다. 이하, 일 실시예에 따른 3차원 플래시 메모리(300)는 설명의 편의를 위해 기판, 복수의 스트링들 각각의 상부에 위치하는 비트 라인, 복수의 스트링들 각각의 하부에 위치하는 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 일 실시예에 따른 3차원 플래시 메모리(300)는 이에 제한되거나 한정되지 않고, 도 2를 참조하여 도시된 기존의 3차원 플래시 메모리의 구조에 기초하여 추가적인 구성요소를 더 포함할 수 있다. 또한, 이하 일 실시예에 따른 3차원 플래시 메모리(300)는 두 개의 스트링들을 포함하는 것으로 도시되나, 이에 제한되거나 한정되지 않고 세 개 이상의 스트링들을 포함할 수 있다.3 is a Y-Z cross-sectional view illustrating a 3D flash memory according to an exemplary embodiment. Hereinafter, for convenience of description, the 3D flash memory 300 according to an embodiment includes a substrate, a bit line positioned above each of a plurality of strings, and a source line positioned below each of a plurality of strings. Elements may be shown and described with omission. However, the 3D flash memory 300 according to an embodiment is not limited or limited thereto, and may further include additional elements based on the structure of the existing 3D flash memory illustrated with reference to FIG. 2 . In addition, although the 3D flash memory 300 according to an exemplary embodiment is illustrated as including two strings, it is not limited thereto or may include three or more strings.

도 3을 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는 복수의 스트링들(310) 및 복수의 워드 라인들(320)을 포함할 수 있다. 이하, 3차원 플래시 메모리(300)는 복수의 워드 라인들(320) 사이에 개재되는 복수의 절연층들(미도시), 복수의 워드 라인들(320)의 상단에 위치하는 적어도 하나의 드레인 선택 라인(Drain Selection Line; DSL)(적어도 하나의 드레인 선택 라인은 복수의 스트링들(310) 각각의 상부에 위치하는 비트 라인(미도시)과 연결됨), 복수의 워드 라인들(320)의 하단에 위치하는 적어도 하나의 소스 선택 라인(Source Selection Line; SSL)(적어도 하나의 소스 선택 라인은 복수의 스트링들(310) 각각의 하부에 위치하는 소스 라인(미도시)과 연결됨), 복수의 스트링들(310) 각각의 상부에 배치되는 비트 라인 및 하부에 배치되는 소스 라인 등을 더 포함할 수 있다.Referring to FIG. 3 , a 3D flash memory 300 according to an embodiment may include a plurality of strings 310 and a plurality of word lines 320 . Hereinafter, the 3D flash memory 300 includes a plurality of insulating layers (not shown) interposed between a plurality of word lines 320 and at least one drain selection positioned on top of the plurality of word lines 320 . Line (Drain Selection Line; DSL) (at least one drain selection line is connected to a bit line (not shown) located on each of the plurality of strings 310), at the bottom of the plurality of word lines 320 At least one source selection line (SSL) located (at least one source selection line is connected to a source line (not shown) located below each of the plurality of strings 310), a plurality of strings 310 may further include a bit line disposed above each bit line and a source line disposed below each other.

복수의 스트링들(310) 각각은 기판 상 일 방향(예컨대, z 방향)으로 연장 형성되는 가운데, 각각이 채널층(311) 및 전하 저장층(312)을 포함함으로써, 수직 방향으로 연결되는 복수의 워드 라인들(320)에 각각 대응하는 메모리 셀들을 구성할 수 있다.While each of the plurality of strings 310 extends in one direction (eg, z direction) on the substrate, each includes a channel layer 311 and a charge storage layer 312, thereby connecting a plurality of strings connected in the vertical direction. Memory cells respectively corresponding to the word lines 320 may be formed.

전하 저장층(312)은 채널층(311)을 감싸도록 연장 형성된 채, 복수의 워드 라인들(320)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하거나, 전하들의 상태(예컨대, 전하들의 분극 상태)를 유지하는 구성요소로서, 3차원 플래시 메모리(300)에서 데이터 저장소의 역할을 하며, 강유전체 물질로 형성되는 것을 특징으로 할 수 있다. 여기서, 강유전체 물질은 사방정계(Orthorhombic) 결정 구조를 갖는 HfOx, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함함으로써 분극 현상에 의한 전압 변화로 이진 데이터 값을 나타낼 수 있기에, 전하 저장층으로 사용될 수 있다.The charge storage layer 312 is extended to surround the channel layer 311 and traps charges or holes by a voltage applied through the plurality of word lines 320, or traps a state of charges (eg, polarization of charges). state), and serves as a data storage in the 3D flash memory 300, and may be characterized in that it is formed of a ferroelectric material. Here, the ferroelectric material is HfO x having an orthorhombic crystal structure, HfO x doped with at least one of Al, Zr or Si, PZT (Pb(Zr, Ti)O 3 ), PTO (PbTiO 3 ) , SBT (SrBi 2 Ti 2 O 3 ), BLT (Bi(La, Ti)O 3 ), PLZT (Pb(La, Zr)TiO 3 ), BST (Bi(Sr, Ti)O 3 ), barium titanate ( By including at least one of barium titanate, BaTiO 3 ), P(VDF-TrFE), PVDF, AlO x , ZnO x , TiO x , TaO x or InO x , binary data values can be represented by voltage changes caused by polarization. , can be used as a charge storage layer.

채널층(311)은 단결정질의 실리콘 또는 폴리 실리콘으로 형성될 수 있으며, 그 내부를 채우는 매립막(미도시)이 더 배치될 수 있다.The channel layer 311 may be formed of monocrystalline silicon or polysilicon, and a filling film (not shown) filling the inside may be further disposed.

복수의 워드 라인들(320)은 복수의 스트링들(310) 각각에 수직으로 연결된 채, W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성되어, 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)을 수행할 수 있다.The plurality of word lines 320 are connected vertically to each of the plurality of strings 310, and a conductive material such as W (tungsten), Ti (titanium), Ta (tantalum), Au (copper), or Au (gold) It is formed of a material, and a memory operation (read operation, program operation, erase operation, etc.) may be performed by applying a voltage to memory cells corresponding to each.

이와 같은 구조의 3차원 플래시 메모리(300)는, 전하 저장층(312)을 강유전체 물질로 형성함에 따라, 복수의 워드 라인들(320) 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage; -Vpgm)을 인가하여 프로그램 동작을 수행함을 특징으로 특징으로 한다. 보다 상세하게, 3차원 플래시 메모리(300)는, 선택된 워드 라인에 인가되는 음의 프로그램 전압 및 복수의 스트링들(310) 중 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압(GND; 0V) 사이의 전위차를 통해, 선택된 스트링에 채널을 형성하여(보다 정확하게 선택된 스트링에 포함되는 채널층(311) 상에 채널을 형성하여) 대상 메모리 셀에 대한 프로그램 동작을 수행할 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.In the 3D flash memory 300 having such a structure, as the charge storage layer 312 is formed of a ferroelectric material, a selected word corresponding to a target memory cell to be programmed from among a plurality of word lines 320 It is characterized in that a program operation is performed by applying a negative program voltage (-Vpgm) to the line. More specifically, the 3D flash memory 300 uses a negative program voltage applied to a selected word line and a ground voltage (GND) applied to a bit line of a selected string including a target memory cell among a plurality of strings 310 ; A detailed description of this will be described below.

도 4는 일 실시예에 따른 3차원 플래시 메모리의 음의 프로그램 전압 기반 프로그램 동작을 설명하기 위한 간략 회로도이고, 도 5는 일 실시예에 따른 3차원 플래시 메모리에서 비선택된 스트링들에서의 프로그램을 방지하는 선택적인 프로그램 동작을 설명하기 위한 간략 회로도이다. 이하, 도 4 내지 5를 참조하여 설명되는 프로그램 동작은 도 3에 도시된 3차원 플래시 메모리(300)가 주체로서 수행될 수 있다.4 is a simplified circuit diagram illustrating a program operation based on a negative program voltage of a 3D flash memory according to an exemplary embodiment, and FIG. 5 is a circuit diagram for preventing programming of unselected strings in a 3D flash memory according to an exemplary embodiment. This is a simplified circuit diagram to explain the selective program operation. Hereinafter, the program operation described with reference to FIGS. 4 and 5 may be performed by the 3D flash memory 300 shown in FIG. 3 as a main body.

도 4를 참조하면, 일 실시예에 따른 3차원 플래시 메모리는, 선택된 워드 라인(410)에 인가되는 음의 프로그램 전압(-Vpgm; 예컨대 -10V) 및 복수의 스트링들 중 대상 메모리 셀(430)을 포함하는 선택된 스트링(420)의 비트 라인에 인가되는 접지 전압(GND; 0V) 사이의 전위차를 통해, 선택된 스트링(420)에 채널을 형성하여(보다 정확하게 선택된 스트링(420)에 포함되는 채널층 상에 채널을 형성하여) 전하 또는 홀을 대상 메모리 셀(430)의 전하 저장층으로 전달함으로써 대상 메모리 셀(430)에 대한 프로그램 동작을 수행할 수 있다Referring to FIG. 4 , a 3D flash memory according to an exemplary embodiment uses a negative program voltage (-Vpgm; for example, -10V) applied to a selected word line 410 and a target memory cell 430 among a plurality of strings. A channel is formed in the selected string 420 through a potential difference between the ground voltage (GND; 0V) applied to the bit line of the selected string 420 including A program operation may be performed on the target memory cell 430 by transferring charges or holes to the charge storage layer of the target memory cell 430 by forming a channel thereon.

이하 복수의 스트링들 중 프로그램 동작이 수행되는 대상인 대상 메모리 셀(430)을 포함하는 스트링을 선택된 스트링(420)으로 지칭하고 선택된 스트링(420)을 제외한 스트링들을 비선택된 스트링들(421)으로 지칭하며, 복수의 메모리 셀들 중 대상 메모리 셀(430)에 가장 가까이 인접하는 메모리 셀들을 인접 메모리 셀들(431)로 지칭하고 복수의 메모리 셀들 중 인접 메모리 셀들(431)에 가장 가까이 이웃하는 메모리 셀들(대상 메모리 셀(430)을 제외한 메모리 셀들)을 이웃 메모리 셀들(432)로 지칭하며, 복수의 워드 라인들 중 대상 메모리 셀(430)에 대응하는 워드 라인을 선택된 워드 라인(410)으로 지칭하고 인접 메모리 셀들(431)에 대응하는 비선택된 워드 라인들을 비선택된 인접 워드 라인들(411)으로 지칭하며 이웃 메모리 셀들(432)에 대응하는 비선택된 워드 라인들을 비선택된 이웃 워드 라인들(412)으로 지칭한다.Hereinafter, among a plurality of strings, a string including a target memory cell 430 to which a program operation is performed is referred to as a selected string 420, and strings excluding the selected string 420 are referred to as non-selected strings 421. , Among the plurality of memory cells, memory cells closest to the target memory cell 430 are referred to as adjacent memory cells 431, and memory cells closest to the adjacent memory cells 431 among the plurality of memory cells (target memory cells) Memory cells other than the cell 430) are referred to as neighboring memory cells 432, and a word line corresponding to the target memory cell 430 among a plurality of word lines is referred to as a selected word line 410, and the adjacent memory cells Unselected word lines corresponding to 431 are referred to as unselected adjacent word lines 411, and unselected word lines corresponding to neighboring memory cells 432 are referred to as unselected neighboring word lines 412.

보다 상세하게, 3차원 플래시 메모리는 대상 메모리 셀(430)을 포함하는 선택된 스트링(420)의 비트 라인에 접지 전압(GND; 0V)을 인가하고 선택된 스트링(420)과 연결되는 적어도 하나의 드레인 선택 라인(DSL)에 전원 전압(Vcc)을 인가하며 선택된 스트링(420)의 소스 라인 및 선택된 스트링(420)과 연결되는 적어도 하나의 소스 선택 라인(SSL)을 플로팅시키고, 선택된 워드 라인(410)에 음의 프로그램 전압(-Vpgm; 예컨대 -10V)을 인가함으로써 선택된 워드 라인(410)에 인가되는 음의 프로그램 전압 및 복수의 스트링들 중 대상 메모리 셀(430)을 포함하는 선택된 스트링(420)의 비트 라인에 인가되는 접지 전압(GND; 0V) 사이의 전위차를 형성할 수 있다. 이에, 3차원 플래시 메모리는 선택된 워드 라인(410)에 인가되는 음의 프로그램 전압 및 복수의 스트링들 중 대상 메모리 셀(430)을 포함하는 선택된 스트링(420)의 비트 라인에 인가되는 접지 전압(GND; 0V) 사이의 전위차를 통해 선택된 스트링(420)에 채널을 형성하여(보다 정확하게 선택된 스트링(420)에 포함되는 채널층 상에 채널을 형성하여) 전하 또는 홀을 대상 메모리 셀(430)의 전하 저장층으로 전달함으로써 대상 메모리 셀(430)에 대한 프로그램 동작을 수행할 수 있다More specifically, in the 3D flash memory, a ground voltage (GND; 0V) is applied to a bit line of a selected string 420 including a target memory cell 430, and at least one drain connected to the selected string 420 is selected. The power supply voltage Vcc is applied to the line DSL, the source line of the selected string 420 and at least one source selection line SSL connected to the selected string 420 are floated, and the selected word line 410 is A negative program voltage applied to the selected word line 410 by applying a negative program voltage (-Vpgm; for example, -10V) and a bit of the selected string 420 including the target memory cell 430 among the plurality of strings A potential difference between the ground voltage (GND; 0V) applied to the line may be formed. Accordingly, the 3D flash memory has a negative program voltage applied to the selected word line 410 and a ground voltage (GND) applied to the bit line of the selected string 420 including the target memory cell 430 among a plurality of strings. ; 0V) to form a channel in the selected string 420 (more precisely, to form a channel on the channel layer included in the selected string 420) through the potential difference between the A program operation on the target memory cell 430 may be performed by transferring the data to the storage layer.

이 때, 3차원 플래시 메모리는 선택된 스트링(420)에 포함되는 메모리 셀들 중 대상 메모리 셀(430)을 제외한 비선택된 메모리 셀들(431, 432)이 프로그램되는 것을 방지하기 위해 선택된 스트링(420)의 비선택된 메모리 셀들(431, 432)을 턴 온(Turn on) 시킬 수 있다.At this time, the 3D flash memory uses a ratio of the selected string 420 to prevent non-selected memory cells 431 and 432, excluding the target memory cell 430, from being programmed among the memory cells included in the selected string 420. The selected memory cells 431 and 432 may be turned on.

다만, 대상 메모리 셀(430)에 가장 가까이에 인접하는 메모리 셀들인 인접 메모리 셀들(431)의 비선택된 인접 워드 라인들(411)에 이웃 메모리 셀들(432)의 비선택된 이웃 워드 라인들(412)에 인가되는 높은 제1 패스 전압(Vpass1; 예컨대 9V)이 인가될 경우, 음의 프로그램 전압이 인가되는 선택된 워드 라인(410)과 높은 제1 패스 전압이 인가되는 비선택된 인접 워드 라인들(411) 사이의 브레이크다운(Breakdown)이 발생될 수 있다. 이에, 3차원 플래시 메모리는 선택된 워드 라인(410)과 비선택된 인접 워드 라인들(411) 사이의 브레이크다운을 방지 및 개선하고자, 프로그램 동작 시 비선택된 인접 워드 라인들(411) 각각을 플로팅시키거나 비선택된 인접 워드 라인들(411) 각각에 제1 패스 전압보다 작은 값의 제2 패스 전압(Vpass2; 예컨대 2V)을 인가할 수 있다.However, non-selected neighboring word lines 412 of neighboring memory cells 432 are connected to unselected adjacent word lines 411 of adjacent memory cells 431, which are memory cells closest to the target memory cell 430. When a high first pass voltage Vpass1 (for example, 9V) is applied to the selected word line 410 to which a negative program voltage is applied and unselected adjacent word lines 411 to which a high first pass voltage is applied A breakdown may occur between Accordingly, in order to prevent and improve breakdown between the selected word line 410 and the unselected adjacent word lines 411, the 3D flash memory causes each of the unselected adjacent word lines 411 to float during a program operation, or A second pass voltage Vpass2 (eg, 2V) having a lower value than the first pass voltage may be applied to each of the unselected adjacent word lines 411 .

이러한 경우, 3차원 플래시 메모리는 이웃 메모리 셀들(432)의 비선택된 이웃 워드 라인들(412)에 인가되는 제1 패스 전압에 의한 프린징 필드(Fringing field)로 인접 메모리 셀들(431)을 턴 온 시켜 대상 메모리 셀(430)만이 프로그램되도록 할 수 있다.In this case, the 3D flash memory turns on the adjacent memory cells 431 with a fringing field by the first pass voltage applied to the non-selected neighboring word lines 412 of the neighboring memory cells 432. Thus, only the target memory cell 430 can be programmed.

또한, 3차원 플래시 메모리는 복수의 스트링들 중 대상 메모리 셀(430)을 포함하지 않은 비선택된 스트링들(421) 각각에 채널을 형성하지 않음으로써 비선택된 스트링들(421) 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지할 수 있다.In addition, the 3D flash memory does not form a channel in each of the non-selected strings 421 that do not include the target memory cell 430 among the plurality of strings, so that the memory cell included in each of the non-selected strings 421 can be prevented from being programmed.

예를 들어, 도 5를 참조하면 3차원 플래시 메모리는 선택된 스트링(420)과 적어도 하나의 드레인 선택 라인(DSL)을 공유하는 비선택된 스트링(421)에 대해, 비선택된 스트링(421)과 연결되는 비트 라인에 음의 전압(일례로, -5V)을 인가하여 비선택된 스트링(421)에 채널을 형성하지 않을 수 있다.For example, referring to FIG. 5 , the 3D flash memory is connected to the non-selected string 421 for an unselected string 421 sharing at least one drain select line DSL with the selected string 420. A channel may not be formed in the unselected string 421 by applying a negative voltage (eg, -5V) to the bit line.

이상, 음의 프로그램 전압이 인가되는 프로그램 동작에 대해서만 설명되었으나, 동일한 원리로 판독 동작 및 소거 동작 역시 수행될 수 있다.In the above, only a program operation in which a negative program voltage is applied has been described, but a read operation and an erase operation may also be performed using the same principle.

도 6은 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다. 이하, 3차원 플래시 메모리의 동작 방법은 도 3을 참조하여 설명된 3차원 플래시 메모리(300)가 주체로서, 도 4 내지 5를 참조하여 설명된 내용들에 기초하여 수행될 수 있다.6 is a flowchart illustrating a method of operating a 3D flash memory according to an exemplary embodiment. Hereinafter, a method of operating a 3D flash memory, with the 3D flash memory 300 described with reference to FIG. 3 as a subject, may be performed based on the contents described with reference to FIGS. 4 and 5 .

도 6을 참조하면, 단계(S610)에서, 일 실시예에 따른 3차원 플래시 메모리는 복수의 스트링들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 스트링의 비트 라인에 접지 전압을 인가할 수 있다.Referring to FIG. 6 , in step S610, the 3D flash memory according to an embodiment applies a ground voltage to a bit line of a selected string corresponding to a target memory cell to be programmed from among a plurality of strings. can

이어서 단계(S620)에서, 3차원 플래시 메모리는 복수의 워드 라인들 중 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압을 인가할 수 있다.Subsequently, in step S620, the 3D flash memory may apply a negative program voltage to a selected word line corresponding to a target memory cell among a plurality of word lines.

이 때, 단계(S620)에서 3차원 플래시 메모리는, 복수의 워드 라인들 중 대상 메모리 셀에 인접하는 인접 메모리 셀들에 대응하는 비선택된 인접 워드 라인들 각각을 플로팅시키거나 비선택된 인접 워드 라인들 각각에 제1 패스 전압-제1 패스 전압은 복수의 워드 라인들 중 대상 워드 라인 및 비선택된 인접 워드 라인들을 제외한 비선택된 워드 라인들 각각에 인가되는 전압임-보다 작은 값의 제2 패스 전압을 인가함으로써, 선택된 워드 라인과 비선택된 인접 워드 라인들 사이의 브레이크다운(Breakdown)을 개선할 수 있다.At this time, in step S620, the 3D flash memory floats each of the unselected adjacent word lines corresponding to the adjacent memory cells of the target memory cell among the plurality of word lines, or each of the unselected adjacent word lines. Apply a second pass voltage of a value smaller than the first pass voltage—the first pass voltage being the voltage applied to each of the non-selected word lines excluding the target word line and non-selected adjacent word lines among the plurality of word lines—to By doing so, breakdown between the selected word line and non-selected adjacent word lines can be improved.

또한, 단계(S620)에서 3차원 플래시 메모리는, 비선택된 워드 라인들 중 인접 메모리 셀들에 이웃하는 이웃 메모리 셀들-이웃 메모리 셀들은 인접 메모리 셀들 각각에서 대상 메모리 셀을 제외하고 인접한 메모리 셀을 포함함-에 대응하는 비선택된 이웃 워드 라인들에 제1 패스 전압을 인가함으로써, 비선택된 이웃 워드 라인들에 인가되는 제1 패스 전압에 의한 프린징 필드(Fringing field)로 인접 메모리 셀들을 턴 온(Turn on) 시킬 수 있다. 이는 후술되는 단계(S630)에서 인접 메모리 셀들이 턴 온 됨에 응답하여, 다른 메모리 셀들에서의 프로그램이 방지되며 대상 메모리 셀에 대한 프로그램 동작이 수행될 수 있다.In addition, in step S620, the 3D flash memory includes neighboring memory cells adjacent to adjacent memory cells among non-selected word lines - the neighboring memory cells include adjacent memory cells except for the target memory cell among the adjacent memory cells. By applying the first pass voltage to the unselected neighboring word lines corresponding to -, the adjacent memory cells are turned on with a fringing field by the first pass voltage applied to the unselected neighboring word lines. on) can be made. In response to turning on adjacent memory cells in step S630 described later, programming in other memory cells is prevented and a program operation on the target memory cell can be performed.

따라서 단계(S630)에서, 3차원 플래시 메모리는 선택된 스트링의 비트 라인에 접지 전압이 인가되고 선택된 워드 라인에 음의 프로그램 전압이 인가됨에 응답하여 프로그램 동작을 수행할 수 있다.Accordingly, in step S630, the 3D flash memory may perform a program operation in response to a ground voltage being applied to the bit line of the selected string and a negative program voltage being applied to the selected word line.

보다 상세하게, 단계(S630)에서 3차원 플래시 메모리는, 선택된 워드 라인에 인가되는 음의 프로그램 전압 및 복수의 스트링들 중 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압 사이의 전위차를 통해 선택된 스트링에 채널을 형성하여 전하 또는 홀을 대상 메모리 셀의 전하 저장층으로 전달함으로써 대상 메모리 셀에 대한 프로그램 동작을 수행할 수 있다.More specifically, in step S630, the 3D flash memory generates a potential difference between a negative program voltage applied to the selected word line and a ground voltage applied to a bit line of a selected string including a target memory cell among a plurality of strings. A program operation may be performed on the target memory cell by forming a channel in the selected string and transferring charges or holes to the charge storage layer of the target memory cell.

여기서 단계(S630)에서 3차원 플래시 메모리는, 복수의 스트링들 중 대상 메모리 셀을 포함하지 않은 비선택된 스트링들 각각에 채널을 형성하지 않음으로써 비선택된 스트링들 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지할 수 있다.Here, in step S630, the 3D flash memory does not form a channel in each of the non-selected strings that do not include the target memory cell among the plurality of strings, so that the memory cells included in each of the non-selected strings are programmed. It can be prevented.

예를 들어, 3차원 플래시 메모리는 선택된 스트링과 적어도 하나의 드레인 선택 라인(DSL)을 공유하는 비선택된 스트링에 대해, 비선택된 스트링과 연결되는 비트 라인에 음의 전압(일례로, -5V)을 인가하여 비선택된 스트링에 채널을 형성하지 않을 수 있다.For example, a 3D flash memory applies a negative voltage (eg, -5V) to a bit line connected to a non-selected string for an unselected string that shares at least one drain select line (DSL) with a selected string. When applied, a channel may not be formed in a non-selected string.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.

Claims (12)

3차원 플래시 메모리에 있어서,
기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함하고, 복수의 워드 라인들에 각각 대응하는 복수의 메모리 셀들을 구성함-; 및
상기 복수의 스트링들 각각에 수직으로 연결되는 상기 복수의 워드 라인들
을 포함하고,
상기 3차원 플래시 메모리는,
상기 복수의 워드 라인들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage)이 인가됨에 응답하여 상기 프로그램 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.In a three-dimensional flash memory,
A plurality of strings extending in one direction on a substrate-each of the plurality of strings includes a channel layer extending in the one direction and a charge storage layer extending in the one direction so as to surround the channel layer, configuring a plurality of memory cells respectively corresponding to a plurality of word lines; and
The plurality of word lines vertically connected to each of the plurality of strings
including,
The three-dimensional flash memory,
and performing the program operation in response to a negative program voltage being applied to a selected word line corresponding to a target memory cell to be programmed, among the plurality of word lines. Memory. 제1항에 있어서,
상기 3차원 플래시 메모리는,
상기 선택된 워드 라인에 인가되는 상기 음의 프로그램 전압 및 상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압 사이의 전위차를 통해 상기 선택된 스트링에 채널을 형성하여 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The three-dimensional flash memory,
A channel is formed in the selected string through a potential difference between the negative program voltage applied to the selected word line and a ground voltage applied to a bit line of a selected string including the target memory cell among the plurality of strings. A three-dimensional flash memory characterized by performing the program operation on a target memory cell. 제1항에 있어서,
상기 3차원 플래시 메모리는,
상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 인접하는 인접 메모리 셀들에 대응하는 비선택된 인접 워드 라인들 각각이 플로팅되거나 상기 비선택된 인접 워드 라인들 각각에 제1 패스 전압-상기 제1 패스 전압은 상기 복수의 워드 라인들 중 상기 대상 워드 라인 및 상기 비선택된 인접 워드 라인들을 제외한 비선택된 워드 라인들 각각에 인가되는 전압임-보다 작은 값의 제2 패스 전압이 인가됨에 응답하여, 상기 선택된 워드 라인과 상기 비선택된 인접 워드 라인들 사이의 브레이크다운(Breakdown)을 개선하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The three-dimensional flash memory,
Among the plurality of word lines, each of unselected adjacent word lines corresponding to adjacent memory cells adjacent to the target memory cell is floated, or a first pass voltage of each of the unselected adjacent word lines-the first pass voltage is In response to the application of a second pass voltage having a value smaller than the voltage applied to each of the unselected word lines excluding the target word line and the adjacent unselected word lines among the plurality of word lines, the selected word line The three-dimensional flash memory characterized in that to improve the breakdown between the non-selected adjacent word lines (Breakdown). 제3항에 있어서,
상기 3차원 플래시 메모리는,
상기 비선택된 워드 라인들 중 상기 인접 메모리 셀들에 이웃하는 이웃 메모리 셀들-상기 이웃 메모리 셀들은 상기 인접 메모리 셀들 각각에서 상기 대상 메모리 셀을 제외하고 인접한 메모리 셀을 포함함-에 대응하는 비선택된 이웃 워드 라인들에 인가되는 상기 제1 패스 전압에 의한 프린징 필드(Fringing field)로 상기 인접 메모리 셀들을 턴 온(Turn on) 시켜 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 3,
The three-dimensional flash memory,
An unselected neighboring word corresponding to neighboring memory cells adjacent to the adjacent memory cells among the unselected word lines, wherein the neighboring memory cells include adjacent memory cells excluding the target memory cell in each of the adjacent memory cells. 3D flash memory. 제1항에 있어서,
상기 전하 저장층은,
강유전체 물질로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The charge storage layer,
A three-dimensional flash memory characterized in that it is formed of a ferroelectric material. 제5항에 있어서,
상기 강유전체 물질은,
사방정계(Orthorhombic) 결정 구조를 갖는 HfOx, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 5,
The ferroelectric material,
HfO x having an orthorhombic crystal structure, HfO x doped with at least one of Al, Zr or Si, PZT (Pb(Zr, Ti)O 3 ), PTO (PbTiO 3 ), SBT (SrBi 2 Ti 2 O 3 ), BLT (Bi(La, Ti)O 3 ), PLZT (Pb(La, Zr)TiO 3 ), BST (Bi(Sr, Ti)O 3 ), barium titanate, BaTiO 3 ), P(VDF-TrFE), PVDF, AlO x , ZnO x , TiO x , TaO x or InO x A three-dimensional flash memory comprising at least one of. 제1항에 있어서,
상기 3차원 플래시 메모리는,
상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하지 않는 비선택된 스트링들 각각에 채널을 형성하지 않음으로써, 상기 비선택된 스트링들 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The three-dimensional flash memory,
3D flash memory. 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함하고, 복수의 워드 라인들에 각각 대응하는 복수의 메모리 셀들을 구성함-; 상기 복수의 스트링들 각각에 수직으로 연결되는 복수의 워드 라인들을 포함하는 3차원 플래시 메모리의 동작 방법에 있어서,
상기 복수의 스트링들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 스트링의 비트 라인에 접지 전압을 인가하는 단계;
상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 대응하는 선택된 워드 라인에 음의 프로그램 전압(Negative program voltage)을 인가하는 단계; 및
상기 선택된 스트링의 비트 라인에 접지 전압이 인가되고 상기 선택된 워드 라인에 음의 프로그램 전압이 인가됨에 응답하여 상기 프로그램 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 동작 방법.A plurality of strings extending in one direction on a substrate-each of the plurality of strings includes a channel layer extending in the one direction and a charge storage layer extending in the one direction so as to surround the channel layer, configuring a plurality of memory cells respectively corresponding to a plurality of word lines; In the method of operating a three-dimensional flash memory including a plurality of word lines vertically connected to each of the plurality of strings,
applying a ground voltage to a bit line of a selected string corresponding to a target memory cell to be programmed from among the plurality of strings;
applying a negative program voltage to a selected word line corresponding to the target memory cell among the plurality of word lines; and
performing the program operation in response to a ground voltage being applied to the bit line of the selected string and a negative program voltage being applied to the selected word line;
Method of operating a three-dimensional flash memory comprising a. 제8항에 있어서,
상기 수행하는 단계는,
상기 선택된 워드 라인에 인가되는 상기 음의 프로그램 전압 및 상기 복수의 스트링들 중 상기 대상 메모리 셀을 포함하는 선택된 스트링의 비트 라인에 인가되는 접지 전압 사이의 전위차를 통해 상기 선택된 스트링에 채널을 형성하여 전하 또는 홀을 상기 대상 메모리 셀의 전하 저장층으로 전달함으로써 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.According to claim 8,
The above steps are
forming a channel in the selected string through a potential difference between the negative program voltage applied to the selected word line and a ground voltage applied to a bit line of a selected string including the target memory cell among the plurality of strings; or performing the program operation on the target memory cell by transferring holes to the charge storage layer of the target memory cell. 제8항에 있어서,
상기 음의 프로그램 전압을 인가하는 단계는,
상기 복수의 워드 라인들 중 상기 대상 메모리 셀에 인접하는 인접 메모리 셀들에 대응하는 비선택된 인접 워드 라인들 각각을 플로팅시키거나 상기 비선택된 인접 워드 라인들 각각에 제1 패스 전압-상기 제1 패스 전압은 상기 복수의 워드 라인들 중 상기 대상 워드 라인 및 상기 비선택된 인접 워드 라인들을 제외한 비선택된 워드 라인들 각각에 인가되는 전압임-보다 작은 값의 제2 패스 전압을 인가함에 응답하여, 상기 선택된 워드 라인과 상기 비선택된 인접 워드 라인들 사이의 브레이크다운(Breakdown)을 개선하는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.According to claim 8,
In the step of applying the negative program voltage,
Floating each of unselected adjacent word lines corresponding to adjacent memory cells adjacent to the target memory cell among the plurality of word lines, or a first pass voltage to each of the unselected adjacent word lines - the first pass voltage is a voltage applied to each of the unselected word lines excluding the target word line and the unselected adjacent word lines among the plurality of word lines, in response to applying a second pass voltage having a value smaller than -, the selected word Improving breakdown between a line and the unselected adjacent word lines
A method of operating a three-dimensional flash memory comprising: 제10항에 있어서,
상기 음의 프로그램 전압을 인가하는 단계는,
상기 비선택된 워드 라인들 중 상기 인접 메모리 셀들에 이웃하는 이웃 메모리 셀들-상기 이웃 메모리 셀들은 상기 인접 메모리 셀들 각각에서 상기 대상 메모리 셀을 제외하고 인접한 메모리 셀을 포함함-에 대응하는 비선택된 이웃 워드 라인들에 인가되는 상기 제1 패스 전압에 의한 프린징 필드(Fringing field)로 상기 인접 메모리 셀들을 턴 온(Turn on) 시키는 단계
를 포함하고,
상기 수행하는 단계는,
상기 인접 메모리 셀들이 턴 온 됨에 응답하여 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.According to claim 10,
In the step of applying the negative program voltage,
An unselected neighboring word corresponding to neighboring memory cells adjacent to the adjacent memory cells among the unselected word lines, wherein the neighboring memory cells include adjacent memory cells excluding the target memory cell in each of the adjacent memory cells. Turning on the adjacent memory cells with a fringing field by the first pass voltage applied to the lines.
including,
The above steps are
and performing the program operation on the target memory cell in response to turning on the adjacent memory cells. 제8항에 있어서,
상기 수행하는 단계는,
상기 비선택된 스트링들 각각에 채널을 형성하지 않음으로써, 상기 비선택된 스트링들 각각에 포함되는 메모리 셀들이 프로그램되는 것을 방지하는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.According to claim 8,
The above steps are
preventing memory cells included in each of the unselected strings from being programmed by not forming a channel in each of the unselected strings;
A method of operating a three-dimensional flash memory comprising:
KR1020210070493A 2020-06-05 2021-06-01 Three dimensional flash memory based on ferroelectric and operation method thereof KR102565862B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210070493A KR102565862B1 (en) 2021-06-01 2021-06-01 Three dimensional flash memory based on ferroelectric and operation method thereof
PCT/KR2021/007027 WO2021246825A1 (en) 2020-06-05 2021-06-04 Three-dimensional flash memory based on ferroelectric material and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210070493A KR102565862B1 (en) 2021-06-01 2021-06-01 Three dimensional flash memory based on ferroelectric and operation method thereof

Publications (2)

Publication Number Publication Date
KR20220162248A true KR20220162248A (en) 2022-12-08
KR102565862B1 KR102565862B1 (en) 2023-08-10

Family

ID=84436975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210070493A KR102565862B1 (en) 2020-06-05 2021-06-01 Three dimensional flash memory based on ferroelectric and operation method thereof

Country Status (1)

Country Link
KR (1) KR102565862B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069141A1 (en) * 2011-01-31 2013-03-21 Liyang Pan Vertically foldable memory array structure
KR20190040880A (en) * 2017-10-11 2019-04-19 한양대학교 산학협력단 Three dimensional flash memory element with middle source-drain line and manufacturing method thereof
KR20210030306A (en) * 2021-02-25 2021-03-17 삼성전자주식회사 Semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069141A1 (en) * 2011-01-31 2013-03-21 Liyang Pan Vertically foldable memory array structure
KR20190040880A (en) * 2017-10-11 2019-04-19 한양대학교 산학협력단 Three dimensional flash memory element with middle source-drain line and manufacturing method thereof
KR20210030306A (en) * 2021-02-25 2021-03-17 삼성전자주식회사 Semiconductor memory device

Also Published As

Publication number Publication date
KR102565862B1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US8792280B2 (en) Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
WO2012096841A2 (en) Memory devices incorporating strings of memory cells having string select gates, and methods of forming the same
US10971238B2 (en) Three-dimensional semiconductor memory devices and methods of operating the same
US20230292523A1 (en) Three-dimensional flash memory using ferroelectric layer on basis of back gate structure
US11515333B2 (en) Ferroelectric material-based three-dimensional flash memory, and manufacture thereof
KR102219753B1 (en) Three dimensional flash memory based on ferro dielectric material for implementing multi-level and operation method thereof
KR102373845B1 (en) Three dimensional flash memory for performing memory operation based on hole injection by gidl
KR102565862B1 (en) Three dimensional flash memory based on ferroelectric and operation method thereof
KR102210330B1 (en) Three dimensional flash memory based on ferro dielectric material for using multi step program operation and operation method thereof
KR102509658B1 (en) Three dimensional flash memory with back gate
KR102506204B1 (en) 3d flash memory, operating method of the same and manufacturing method of the same
KR102201016B1 (en) Three dimensional flash memory based on ferro dielectric material and manufacturing method thereof
KR102494930B1 (en) Three dimensional flash memory for improving program and operation method thereof
KR102497881B1 (en) Three dimensional flash memory for improving integration and operation method thereof
KR102649118B1 (en) 3d flash memory for high-speed operation based on ferroelectric
KR102633429B1 (en) 3d flash memory with extended memory window
US20230410919A1 (en) Three-dimensional flash memory for improving integration and operation method thereof
TWI828214B (en) memory device
KR102628179B1 (en) 3d memory, operating method of the same and manufacturing method of the same
US20240130136A1 (en) Semiconductor memory device and method for fabricating the same
KR102493067B1 (en) 3d flash memory for preventing interference between memory cell during program operation and operating method thereof
KR102556380B1 (en) 3d flash memory with wider memory cell area
KR102396928B1 (en) Three dimensional flash memory based on oxide semiconductor channel materials
KR20230121270A (en) Operation method of 3d flash memory including ferroelectric-based data storage pattern and back gate
CN116530229A (en) Three-dimensional flash memory capable of improving integration level and working method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant