KR20220159235A - Stacked patch antenna, antenna array, and antenna package - Google Patents
Stacked patch antenna, antenna array, and antenna package Download PDFInfo
- Publication number
- KR20220159235A KR20220159235A KR1020210113399A KR20210113399A KR20220159235A KR 20220159235 A KR20220159235 A KR 20220159235A KR 1020210113399 A KR1020210113399 A KR 1020210113399A KR 20210113399 A KR20210113399 A KR 20210113399A KR 20220159235 A KR20220159235 A KR 20220159235A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- stub
- antenna
- ground plate
- patch
- Prior art date
Links
- 239000010949 copper Substances 0.000 description 52
- 239000010931 gold Substances 0.000 description 52
- 239000003990 capacitor Substances 0.000 description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 229910052782 aluminium Inorganic materials 0.000 description 26
- 239000004020 conductor Substances 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 26
- 229910052737 gold Inorganic materials 0.000 description 26
- 229910052709 silver Inorganic materials 0.000 description 26
- 239000004332 silver Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
- H01Q5/50—Feeding or matching arrangements for broad-band or multi-band operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
- H01Q1/46—Electric supply lines or communication lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
Landscapes
- Waveguide Aerials (AREA)
Abstract
Description
본 개시는 적층형 패치 안테나, 안테나 어레이, 및 안테나 패키지에 관한 것이다. The present disclosure relates to a stacked patch antenna, an antenna array, and an antenna package.
적층형 패치 안테나는 서로 이격되어 적층된 하부 안테나 패치 및 상부 안테나 패치를 포함하는 패치 안테나이다. 적층형 패치 안테나는 직접 급전 구조 또는 간접 근접 구조를 가질 수 있다. 직접 급전 구조의 경우, 하부 안테나 패치에 비아(Via)가 직접 연결되어 하부 안테나 패치를 급전한다. 간접 급전 구조의 경우, 하부 안테나 패치 아래에 하부 안테나 패치와 이격되어 제공되는 급전 라인에 의해 하부 안테나 패치를 급전한다. A stacked patch antenna is a patch antenna including a lower antenna patch and an upper antenna patch stacked apart from each other. The stacked patch antenna may have a direct feeding structure or an indirect proximity structure. In the case of the direct power supply structure, vias are directly connected to the lower antenna patch to supply power to the lower antenna patch. In the case of the indirect feeding structure, the lower antenna patch is fed by a feeding line spaced apart from the lower antenna patch provided under the lower antenna patch.
복수의 안테나들을 포함하는 안테나 어레이의 경우, 안테나들 사이의 간격을 좁혀서 넓은 조향 범위를 확보한다. 안테나들 사이의 간격이 좁은 경우 안테나들 간의 커플링이 발생하여 임피던스 매칭의 열화가 발생되어, 안테나 어레이의 동작 대역폭이 개별 안테나의 대역폭보다 작아진다. 따라서, 개별 안테나의 동작 대역폭은 안테나 어레이에 요구되는 동작 대역폭보다 넓을 것이 요구된다. In the case of an antenna array including a plurality of antennas, a wide steering range is secured by narrowing the distance between the antennas. When the spacing between the antennas is narrow, coupling between the antennas occurs and impedance matching is deteriorated, so that the operating bandwidth of the antenna array is smaller than that of individual antennas. Therefore, the operating bandwidth of individual antennas is required to be wider than the operating bandwidth required for the antenna array.
적층형 패치 안테나의 동작 대역폭은 상부 안테나 패치와 하부 안테나 패치 사이의 크기 편차에 따라 달라진다. 상부 안테나 패치와 하부 안테나 패치 사이의 크기 편차가 클수록 적층형 패치 안테나의 동작 대역폭은 넓어지지만, 적층형 패치 안테나의 임피던스와 외부의 임피던스 사이에 임피던스 부정합이 발생할 가능성도 높아진다. The operating bandwidth of the stacked patch antenna varies depending on the size difference between the upper and lower antenna patches. As the size difference between the upper and lower antenna patches increases, the operating bandwidth of the stacked patch antenna widens, but the possibility of impedance mismatch between the impedance of the stacked patch antenna and the external impedance increases.
해결하고자 하는 과제는 광대역 특성을 갖는 적층형 패치 안테나를 제공하는 것에 있다. A problem to be solved is to provide a stacked patch antenna having broadband characteristics.
해결하고자 하는 과제는 광대역 특성을 갖는 적층형 패치 안테나를 포함하는 안테나 어레이 및 안테나 패키지를 제공하는 것에 있다.An object to be solved is to provide an antenna array and an antenna package including a stacked patch antenna having broadband characteristics.
해결하고자 하는 과제는 상부 안테나 패치와 하부 안테나 패치가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 적층형 패치 안테나를 제공하는 것에 있다. An object to be solved is to provide a stacked patch antenna capable of impedance matching even if the upper antenna patch and the lower antenna patch have a large size difference.
해결하고자 하는 과제는 상부 안테나 패치와 하부 안테나 패치가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 광대역 매칭 회로를 구현하는 적층형 패치 안테나를 포함하는 안테나 어레이 및 안테나 패키지를 제공하는 것에 있다.An object to be solved is to provide an antenna array and an antenna package including a stacked patch antenna that implements a broadband matching circuit capable of impedance matching even if an upper antenna patch and a lower antenna patch have a large size difference.
다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.However, the problem to be solved is not limited to the above disclosure.
일 측면에 있어서, 제1 상부 홀을 가지는 상부 접지 플레이트; 상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드; 상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인; 상기 제1 급전 패드 상에 제공되는 하부 안테나 패치; 상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치; 상기 제1 상부 홀 내에 제공되는 제1 상부 패드; 및 상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 적층형 패치 안테나가 제공될 수 있다.In one aspect, the upper ground plate having a first upper hole; a first feeding pad provided on the upper ground plate; a first feed line extending from the first feed pad along a first direction; a lower antenna patch provided on the first feeding pad; an upper antenna patch provided on the lower antenna patch; a first upper pad provided in the first upper hole; and a first upper stub protruding from a side surface of the first upper pad.
상기 제1 방향을 따르는 상기 상부 안테나 패치의 크기는 상기 제1 방향을 따르는 상기 하부 안테나 패치의 크기보다 15 % 이상 클 수 있다.A size of the upper antenna patch along the first direction may be 15% or more larger than a size of the lower antenna patch along the first direction.
상기 상부 접지 플레이트 상에 제공되는 제2 급전 패드; 및 상기 제2 급전 패드로부터 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 제2 급전 라인;을 더 포함하되, 상기 제2 방향을 따르는 상기 상부 안테나 패치의 크기는 상기 제2 방향을 따르는 상기 하부 안테나 패치의 크기보다 15 % 이상 클 수 있다.a second feeding pad provided on the upper ground plate; and a second feed line extending from the second feed pad along a second direction intersecting the first direction, wherein the size of the upper antenna patch along the second direction is It may be 15% or more larger than the size of the lower antenna patch.
상기 제2 급전 패드와 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 중첩되는 제2 상부 패드; 및 상기 제2 상부 패드의 측면으로부터 돌출되는 제2 상부 스터브;를 더 포함할 수 있다. a second upper pad overlapping the second feeding pad along a third direction perpendicular to the first and second directions; and a second upper stub protruding from a side surface of the second upper pad.
상기 제1 급전 라인은 상기 하부 안테나 패치 및 상기 상부 접지 플레이트 사이에 제공될 수 있다.The first feed line may be provided between the lower antenna patch and the upper ground plate.
상기 상부 접지 플레이트에 대해 상기 하부 안테나 패치의 반대편에 제공되는 하부 접지 플레이트; 상기 제1 하부 홀 내에 제공되는 제1 하부 패드; 및 상기 하부 패드의 측면으로부터 돌출되는 제1 하부 스터브;를 더 포함하되, 상기 제1 하부 스터브는 상기 하부 접지 플레이트로부터 이격될 수 있다.a lower ground plate provided on an opposite side of the lower antenna patch to the upper ground plate; a first lower pad provided in the first lower hole; and a first lower stub protruding from a side surface of the lower pad, wherein the first lower stub may be spaced apart from the lower ground plate.
상기 하부 패드의 측면으로부터 돌출되는 제2 하부 스터브;를 더 포함하되, 상기 제2 하부 스터브는 상기 하부 접지 플레이트로부터 이격될 수 있다.The device may further include a second lower stub protruding from a side surface of the lower pad, wherein the second lower stub may be spaced apart from the lower ground plate.
상기 하부 패드의 측면으로부터 돌출되는 제2 하부 스터브;를 더 포함하되, 상기 제2 하부 스터브는 상기 하부 접지 플레이트에 접할 수 있다.The device may further include a second lower stub protruding from a side surface of the lower pad, wherein the second lower stub may come into contact with the lower ground plate.
상기 제1 하부 스터브는 상기 하부 패드의 일측으로부터 돌출되어, 상기 하부 패드의 타측에 연결될 수 있다.The first lower stub may protrude from one side of the lower pad and be connected to the other side of the lower pad.
상기 제1 상부 스터브는 상기 상부 접지 플레이트로부터 이격될 수 있다.The first upper stub may be spaced apart from the upper ground plate.
상기 상부 접지 플레이트로부터 돌출되는 제2 상부 스터브;를 더 포함하되, 상기 제2 상부 스터브는 상기 상부 접지 플레이트에 접할 수 있다.A second upper stub protruding from the upper ground plate may be further included, wherein the second upper stub may come into contact with the upper ground plate.
상기 제1 상부 스터브에 대해 상기 제1 상부 패드의 반대편에 배치되는 제3 상부 스터브;를 더 포함하되, 상기 제3 상부 스터브는 고리 형상을 갖고, 상기 상부 접지 플레이트로부터 이격될 수 있다.The apparatus may further include a third upper stub disposed opposite the first upper pad to the first upper stub, wherein the third upper stub has a ring shape and may be spaced apart from the upper ground plate.
상기 제3 상부 스터브와 상기 상부 접지 플레이트 사이에 제공되는 제4 상부 스터브;를 더 포함하되, 상기 제4 상부 스터브는 상기 제3 상부 스터브와 상기 상부 접지 플레이트에 접할 수 있다.The apparatus may further include a fourth upper stub provided between the third upper stub and the upper ground plate, wherein the fourth upper stub may come into contact with the third upper stub and the upper ground plate.
상기 제1 급전 패드로부터 돌출되는 급전 스터브;를 더 포함할 수 있다.A power supply stub protruding from the first power supply pad may be further included.
상기 급전 스터브는 상기 제1 급전 패드의 일측으로부터 돌출되어, 상기 제1 급전 패드의 타측에 연결될 수 있다.The feed stub may protrude from one side of the first feed pad and be connected to the other side of the first feed pad.
상기 급전 스터브 및 상기 제1 급전 패드에 의해 둘러싸이는 영역에 제공되는 보조 패드;를 더 포함하되, 상기 보조 패드는 상기 급전 스터브 및 상기 제1 급전 패드로부터 이격될 수 있다. An auxiliary pad provided in an area surrounded by the power supply stub and the first power supply pad, wherein the auxiliary pad may be spaced apart from the power supply stub and the first power supply pad.
상기 제1 급전 라인에 대해 상기 제1 급전 패드의 반대편에 배치되는 연결 패드; 및 상기 연결 패드 및 상기 하부 안테나 패치 사이에 제공되는 연결 비아;를 더 포함하되, 상기 연결 비아는 상기 연결 패드 및 상기 하부 안테나 패치에 접할 수 있다. a connection pad disposed opposite to the first feed pad with respect to the first feed line; and a connection via provided between the connection pad and the lower antenna patch, wherein the connection via may contact the connection pad and the lower antenna patch.
상기 하부 안테나 패치의 측면으로부터 돌출되는 돌출 패드;를 더 포함하되, 상기 돌출 패드 및 상기 연결 패드는 서로 마주할 수 있다.A protruding pad protrudes from a side surface of the lower antenna patch, wherein the protruding pad and the connection pad may face each other.
일 측면에 있어서, 복수의 적층형 패치 안테나들을 포함하되, 상기 복수의 적층형 패치 안테나들의 각각은, 제1 상부 홀을 가지는 상부 접지 플레이트, 상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드, 상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인, 상기 제1 급전 패드 상에 제공되는 하부 안테나 패치, 상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치, 상기 제1 상부 홀 내에 제공되는 제1 상부 패드, 및 상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 안테나 어레이가 제공될 수 있다.In one aspect, a plurality of stacked patch antennas are included, wherein each of the plurality of stacked patch antennas includes: an upper ground plate having a first upper hole; a first feeding pad provided on the upper ground plate; A first feed line extending from a feed pad along a first direction, a lower antenna patch provided on the first feed pad, an upper antenna patch provided on the lower antenna patch, and a first feed line provided in the first upper hole. An antenna array including an upper pad and a first upper stub protruding from a side surface of the first upper pad may be provided.
일 측면에 있어서, 복수의 적층형 패치 안테나들; 및 상기 복수의 적층형 패치 안테나들에 고주파 전기 신호(또는 고주파 급전 신호)를 제공하는 제어 칩;을 포함하되, 상기 복수의 적층형 패치 안테나들의 각각은, 제1 상부 홀을 가지는 상부 접지 플레이트, 상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드, 상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인, 상기 제1 급전 패드 상에 제공되는 하부 안테나 패치, 상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치, 상기 제1 상부 홀 내에 제공되는 제1 상부 패드, 및 상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 안테나 패키지가 제공될 수 있다.In one aspect, a plurality of stacked patch antennas; and a control chip providing a high-frequency electrical signal (or a high-frequency feed signal) to the plurality of stacked patch antennas, wherein each of the plurality of stacked patch antennas includes an upper ground plate having a first upper hole, the upper A first feed pad provided on a ground plate, a first feed line extending from the first feed pad along a first direction, a lower antenna patch provided on the first feed pad, and a lower antenna patch provided on the lower antenna patch An antenna package including an upper antenna patch, a first upper pad provided in the first upper hole, and a first upper stub protruding from a side surface of the first upper pad may be provided.
본 개시는 광대역 특성을 갖는 적층형 패치 안테나를 제공할 수 있다.The present disclosure may provide a stacked patch antenna having broadband characteristics.
본 개시는 광대역 특성을 갖는 적층형 패치 안테나를 포함하는 안테나 어레이 및 안테나 패키지를 제공할 수 있다.The present disclosure may provide an antenna array and an antenna package including a stacked patch antenna having broadband characteristics.
본 개시는 상부 안테나 패치와 하부 안테나 패치가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 적층형 패치 안테나를 제공할 수 있다.The present disclosure can provide a stacked patch antenna capable of impedance matching even if the upper antenna patch and the lower antenna patch have a large size difference.
본 개시는 상부 안테나 패치와 하부 안테나 패치가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 광대역 매칭 회로를 구현하는 적층형 패치 안테나를 포함하는 안테나 어레이 및 안테나 패키지를 제공할 수 있다.The present disclosure may provide an antenna array including a stacked patch antenna and an antenna package implementing a broadband matching circuit capable of impedance matching even when an upper antenna patch and a lower antenna patch have a large size difference.
다만, 발명의 효과는 상기 개시에 한정되지 않는다.However, the effect of the invention is not limited to the above disclosure.
도 1은 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다.
도 2는 도 1의 적층형 패치 안테나의 분해 사시도이다.
도 3은 도 2의 AA’ 부분의 확대도이다.
도 4는 도 1의 적층형 패치 안테나의 I-I’선을 따르는 단면도이다.
도 5는 도 1의 적층형 패치 안테나의 II-II’선을 따르는 단면도이다.
도 6은 도 1 내지 도 5를 참조하여 설명되는 적층형 패치 안테나에 고주파 급전 신호가 인가되는 경우, 적층형 패치 안테나의 일 부분에 대한 등가 회로도이다.
도 7은 상부 안테나 패치 및 하부 안테나 패치의 크기에 따른 적층형 패치 안테나의 반사 특성을 나타내는 그래프이다.
도 8은 예시적인 실시예에 따른 적층형 패치 안테나의 도 1의 I-I'선에 대응하는 단면도이다.
도 9는 도 8의 적층형 패치 안테나의 도 1의 II-II'선에 대응하는 단면도이다.
도 10은 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다.
도 11은 도 10의 적층형 패치 안테나의 분해 사시도이다.
도 12는 도 10의 적층형 패치 안테나의 III-III'선을 따르는 단면도이다.
도 13은 도 10의 적층형 패치 안테나의 IV-IV'선을 따르는 단면도이다.
도 14는 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다.
도 15 내지 도 17은 예시적인 실시예에 따른 급전 스터브들을 설명하기 위한 도면들이다.
도 18 내지 도 20은 예시적인 실시예에 따른 상부 스터브를 설명하기 위한 도면들이다.
도 21 및 도 22는 예시적인 실시예에 따른 하부 스터브를 설명하기 위한 도면들이다.
도 23은 예시적인 실시예에 따른 안테나 어레이의 평면도이다.
도 24는 예시적인 실시예에 따른 안테나 패키지의 단면도이다. 1 is a perspective view of a stacked patch antenna according to an exemplary embodiment.
FIG. 2 is an exploded perspective view of the stacked patch antenna of FIG. 1 .
FIG. 3 is an enlarged view of portion AA′ of FIG. 2 .
FIG. 4 is a cross-sectional view of the stacked patch antenna of FIG. 1 taken along the line II'.
FIG. 5 is a cross-sectional view of the stacked patch antenna of FIG. 1 taken along line II-II'.
FIG. 6 is an equivalent circuit diagram of a portion of the stacked patch antenna when a high-frequency feed signal is applied to the stacked patch antenna described with reference to FIGS. 1 to 5 .
7 is a graph showing reflection characteristics of a stacked patch antenna according to sizes of an upper antenna patch and a lower antenna patch.
8 is a cross-sectional view corresponding to the line II′ of FIG. 1 of a stacked patch antenna according to an exemplary embodiment.
FIG. 9 is a cross-sectional view of the stacked patch antenna of FIG. 8 corresponding to line II-II' in FIG. 1 .
Fig. 10 is a perspective view of a stacked patch antenna according to an exemplary embodiment.
11 is an exploded perspective view of the stacked patch antenna of FIG. 10;
FIG. 12 is a cross-sectional view of the stacked patch antenna of FIG. 10 taken along line III-III'.
FIG. 13 is a cross-sectional view of the stacked patch antenna of FIG. 10 taken along line IV-IV'.
Fig. 14 is a perspective view of a stacked patch antenna according to an exemplary embodiment.
15 to 17 are diagrams for explaining power supply stubs according to exemplary embodiments.
18 to 20 are views for explaining an upper stub according to an exemplary embodiment.
21 and 22 are views for explaining a lower stub according to an exemplary embodiment.
23 is a plan view of an antenna array according to an exemplary embodiment.
24 is a cross-sectional view of an antenna package according to an exemplary embodiment.
이하, 첨부된 도면을 참조하여 본 개시의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. Hereinafter, embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. In the following drawings, the same reference numerals denote the same components, and the size of each component in the drawings may be exaggerated for clarity and convenience of description. On the other hand, the embodiments described below are merely illustrative, and various modifications are possible from these embodiments.
이하에서, "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.Hereinafter, what is described as "on" may include not only being directly on contact but also being on non-contact.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Singular expressions include plural expressions unless the context clearly dictates otherwise. In addition, when a certain component is said to "include", this means that it may further include other components without excluding other components unless otherwise stated.
도 1은 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다. 도 2는 도 1의 적층형 패치 안테나의 분해 사시도이다. 도 3은 도 2의 AA’ 부분의 확대도이다. 도 4는 도 1의 적층형 패치 안테나의 I-I’선을 따르는 단면도이다. 도 5는 도 1의 적층형 패치 안테나의 II-II’선을 따르는 단면도이다.1 is a perspective view of a stacked patch antenna according to an exemplary embodiment. FIG. 2 is an exploded perspective view of the stacked patch antenna of FIG. 1 . FIG. 3 is an enlarged view of part AA′ of FIG. 2 . FIG. 4 is a cross-sectional view of the stacked patch antenna of FIG. 1 taken along the line II'. 5 is a cross-sectional view of the stacked patch antenna of FIG. 1 taken along line II-II'.
도 1 내지 도 5를 참조하면, 하부 안테나 패치(110) 및 상부 안테나 패치(120)가 제공될 수 있다. 하부 안테나 패치(110) 및 상부 안테나 패치(120)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 연장하는 판 형상을 가질 수 있다. 하부 안테나 패치(110)와 상부 안테나 패치(120)는 실질적으로 동일한 형상을 가질 수 있다. 예를 들어, 하부 안테나 패치(110) 및 상부 안테나 패치(120)는 정사각 형상을 가질 수 있다. 다만, 하부 안테나 패치(110) 및 상부 안테나 패치(120)의 형상은 한정적인 것이 아니며, 필요에 따른 형상을 가질 수 있다. 하부 안테나 패치(110)는 상부 안테나 패치(120)로부터 제3 방향(DR3)을 따라 이격될 수 있다. 예를 들어, 제1 내지 제3 방향들(DR1, DR2, DR3)은 서로 수직할 수 있다. 상부 안테나 패치(120)와 하부 안테나 패치(110)는 제3 방향(DR3)을 따라 서로 마주할 수 있다. 예를 들어, 상부 안테나 패치(120)의 중심과 하부 안테나 패치(110)의 중심은 제3 방향(DR3)을 따라 배열될 수 있다. 하부 안테나 패치(110) 및 상부 안테나 패치(120)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, 하부 안테나 패치(110) 및 상부 안테나 패치(120)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Referring to FIGS. 1 to 5 , a
상부 안테나 패치(120)의 크기는 하부 안테나 패치(110)의 크기보다 클 수 있다. 이하에서, 상부 안테나 패치(120)의 크기와 하부 안테나 패치(110)의 크기는 후술되는 X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따르는 크기일 수 있다. 예를 들어, 상부 안테나 패치(120)의 제1 방향(DR1)을 따르는 크기는 하부 안테나 패치(110)의 제1 방향(DR1)을 따르는 크기보다 15 % 이상 클 수 있다. 예를 들어, 상부 안테나 패치(120)의 제2 방향(DR2)을 따르는 크기는 하부 안테나 패치(110)의 제2 방향(DR2)을 따르는 크기보다 15 % 이상 클 수 있다. The size of the
제3 방향(DR3)을 따라 배열되는 제1 유전층(IL1), 제2 유전층(IL2), 제3 유전층(IL3), 및 제4 유전층(IL4)이 제공될 수 있다. 제1 유전층(IL1)은 상부 안테나 패치(120)와 하부 안테나 패치(110) 사이에 제공될 수 있다. 하부 안테나 패치(110)는 제1 유전층(IL1) 및 제2 유전층(IL2) 사이에 제공될 수 있다. 제1 내지 제4 유전층들(IL1, IL2, IL3, IL4)은 유전 물질(Dielectric material)을 포함할 수 있다. 예를 들어, 제1 내지 제4 유전층들(IL1, IL2, IL3, IL4)은 고유전율 및 낮은 열팽창계수의 특성을 갖는 세라믹 계열이 유전 물질을 포함할 수 있다. A first dielectric layer IL1 , a second dielectric layer IL2 , a third dielectric layer IL3 , and a fourth dielectric layer IL4 may be provided along the third direction DR3 . The first dielectric layer IL1 may be provided between the
제2 유전층(IL2)과 제3 유전층(IL3) 사이에 X 급전 패드(211), X 급전 라인(221), Y 급전 패드(212), 및 Y 급전 라인(222)이 제공될 수 있다. X 급전 패드(211), X 급전 라인(221), Y 급전 패드(212), 및 Y 급전 라인(222)은 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 급전 패드(211), X 급전 라인(221), Y 급전 패드(212), 및 Y 급전 라인(222)은 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, X 급전 패드(211), X 급전 라인(221), Y 급전 패드(212), 및 Y 급전 라인(222)은 실질적으로 서로 동일한 물질을 포함할 수 있다. X 급전 패드(211) 및 Y 급전 패드(212)가 대체적으로 원 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. X 급전 패드(211) 및 Y 급전 패드(212)의 형상을 필요에 따라 정해질 수 있다.An
제3 방향(DR3)을 따르는 관점에서, X 급전 패드(211)는 하부 안테나 패치(110) 및 상부 안테나 패치(120)로부터 제1 방향(DR1)의 반대 방향을 따라 이격될 수 있다. 다시 말해, X 급전 패드(211)는 하부 안테나 패치(110) 및 상부 안테나 패치(120)와 제3 방향(DR3)을 따라 중첩하지 않을 수 있다. 예를 들어, 제3 방향(DR3)을 따르는 관점에서, X 급전 패드(211)와 하부 안테나 패치(110)의 중심은 제1 방향(DR1)을 따라 서로 이격될 수 있다. From a viewpoint along the third direction DR3 , the
X 급전 라인(221)은 X 급전 패드(211)로부터 제1 방향(DR1)을 따라 연장할 수 있다. 예를 들어, X 급전 라인(221)은 마이크로스트립 라인(Microstrip Line)일 수 있다. X 급전 라인(221)은 하부 안테나 패치(110)와 제3 방향(DR3)을 따라 중첩할 수 있다. X 급전 라인(221)은 하부 안테나 패치(110)에 고주파 급전 신호를 전송하거나, 하부 안테나 패치(110)로부터 신호를 수신할 수 있다. The
Y 급전 패드(212)는 X 급전 패드(211)로부터 제4 방향(DR4)을 따라 이격될 수 있다. 예를 들어, 제4 방향(DR4)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하고, 제3 방향(DR3)과 수직할 수 있다. 제3 방향(DR3)을 따르는 관점에서, Y 급전 패드(212)는 하부 안테나 패치(110) 및 상부 안테나 패치(120)로부터 제2 방향(DR2)의 반대 방향을 따라 이격될 수 있다. 다시 말해, Y 급전 패드(212)는 하부 안테나 패치(110) 및 상부 안테나 패치(120)와 제3 방향(DR3)을 따라 중첩하지 않을 수 있다. 예를 들어, 제3 방향(DR3)을 따르는 관점에서, Y 급전 패드(212)와 하부 안테나 패치(110)의 중심은 제2 방향(DR2)을 따라 서로 이격될 수 있다. The
Y 급전 라인(222)은 Y 급전 패드(212)로부터 제2 방향(DR2)을 따라 연장할 수 있다. 예를 들어, Y 급전 라인(222)은 마이크로스트립 라인일 수 있다. Y 급전 라인(222)은 하부 안테나 패치(110)와 제3 방향(DR3)을 따라 중첩할 수 있다. Y 급전 라인(222)은 하부 안테나 패치(110)에 고주파 급전 신호를 송신하거나, 하부 안테나 패치(110)로부터 신호를 수신할 수 있다. 따라서, 적층형 패치 안테나(10)는 X 급전 라인(221) 및 Y 급전 라인(222)에 의해 간접적으로 급전되는 간접 급전 구조를 가질 수 있다.The
제2 유전층(IL2)과 제3 유전층(IL3) 사이에 상부 접지 플레이트(GL1)가 제공될 수 있다. 상부 접지 플레이트(GL1)은 하부 안테나 패치(110) 및 상부 안테나 패치(120)에 대한 안테나 접지 층일 수 있다. 상부 접지 플레이트(GL1)에 접지 전압이 인가될 수 있다. 상부 접지 플레이트(GL1)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, 상부 접지 플레이트(GL1)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. An upper ground plate GL1 may be provided between the second dielectric layer IL2 and the third dielectric layer IL3. The upper ground plate GL1 may be an antenna ground layer for the
상부 접지 플레이트(GL1)는 X 상부 홀(301) 및 Y 상부 홀(302)을 포함할 수 있다. X 상부 홀(301)은 X 상부 패드 홀(301a) 및 X 상부 스터브 홀(301b)을 포함할 수 있다. X 상부 패드 홀(301a)은 X 급전 패드(211)로부터 제3 방향(DR3)을 따라 이격될 수 있다. X 상부 패드 홀(301a)은 원 형상을 가질 수 있다. 다만, X 상부 패드 홀(301a)의 형상은 한정적인 것이 아니다. X 상부 패드 홀(301a)의 형상은 필요에 따라 정해질 수 있다. X 상부 스터브 홀(301b)은 X 상부 패드 홀(301a)로부터 돌출될 수 있다. 예를 들어, X 상부 스터브 홀(301b)은 X 상부 패드 홀(301a)로부터 제5 방향(DR5)을 따라 연장할 수 있다. 예를 들어, 제5 방향(DR5)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하되, 제3 방향(DR3)과 수직할 수 있다. The upper ground plate GL1 may include an X
Y 상부 홀(302)은 Y 상부 패드 홀(302a) 및 Y 상부 스터브 홀(302b)을 포함할 수 있다. Y 상부 패드 홀(302a)은 Y 급전 패드(212)로부터 제3 방향(DR3)을 따라 이격될 수 있다. Y 상부 패드 홀(302a)은 원 형상을 가질 수 있다. 다만, Y 상부 패드 홀(302a)의 형상은 한정적인 것이 아니다. Y 상부 패드 홀(302a)의 형상은 필요에 따라 정해질 수 있다. Y 상부 스터브 홀(302b)은 Y 상부 패드 홀(302a)로부터 돌출될 수 있다. 예를 들어, Y 상부 스터브 홀(302b)은 Y 상부 패드 홀(302a)로부터 제5 방향(DR5)을 따라 연장할 수 있다. The
X 상부 홀(301) 내에 X 상부 패드(311) 및 X 상부 스터브(321)가 제공될 수 있다. X 상부 패드(311) 및 X 상부 스터브(321)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 상부 패드(311) 및 X 상부 스터브(321)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 상부 패드(311) 및 X 상부 스터브(321)가 제공되지 않은 X 상부 홀(301)의 나머지 부분은 제3 유전층(IL3)으로 채워질 수 있다. X 상부 패드(311)는 X 상부 패드 홀(301a) 내에 제공될 수 있다. X 상부 패드(311)는 X 급전 패드(211)로부터 제3 방향(DR3)을 따라 이격될 수 있다. X 상부 패드(311)는 X 상부 패드 홀(301a) 보다 작은 원 형상을 가질 수 있다. 다만, X 상부 패드(311)의 형상은 한정적인 것이 아니다. X 상부 패드(311)의 형상은 필요에 따라 정해질 수 있다. X 상부 패드(311)는 상부 접지 플레이트(GL1)로부터 이격될 수 있다. An
X 상부 스터브(321)는 X 상부 패드(311)로부터 돌출될 수 있다. X 상부 스터브(321)는 X 상부 스터브 홀(301b)에 제공될 수 있다. 예를 들어, X 상부 스터브(321)는 X 상부 패드(311)로부터 제5 방향(DR5)을 따라 연장하여, 상부 접지 플레이트(GL1)에 직접 접할 수 있다. 다시 말해, X 상부 스터브(321)의 제5 방향(DR5)을 따라 배열되는 양 단부들 중 일 단부는 X 상부 패드(311)에 접하고, 다른 단부는 상부 접지 플레이트(GL1)에 접할 수 있다. X 상부 스터브(321)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, X 상부 스터브(321)는 X 상부 패드(311)와 상부 접지 플레이트(GL1)를 연결하는 인덕터일 수 있다.The
X 상부 패드(311) 및 X 급전 패드(211) 사이에 X 상부 비아(331)가 제공될 수 있다. X 상부 비아(331)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 상부 비아(331)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 상부 비아(331)는 제3 유전층(IL3)을 관통할 수 있다. X 상부 비아(331)는 제3 방향(DR3)을 따라 연장할 수 있다. X 상부 비아(331)는 X 상부 패드(311) 및 X 급전 패드(211)와 전기적으로 연결될 수 있다. 예를 들어, X 상부 비아(331)의 제3 방향(DR3)을 따라 배열되는 양 단부들 중 일 단부는 X 급전 패드(211)에 접하고, 다른 단부는 X 상부 패드(311)에 접할 수 있다. An X upper via 331 may be provided between the X
Y 상부 홀(302) 내에 Y 상부 패드(312) 및 Y 상부 스터브(322)가 제공될 수 있다. Y 상부 패드(312) 및 Y 상부 스터브(322)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 상부 패드(312) 및 Y 상부 스터브(322)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Y 상부 패드(312) 및 Y 상부 스터브(322)가 제공되지 않은 Y 상부 홀(302)의 나머지 부분은 제3 유전층(IL3)으로 채워질 수 있다. Y 상부 패드(312)는 Y 상부 패드 홀(302a) 내에 제공될 수 있다. Y 상부 패드(312)는 Y 급전 패드(212)로부터 제3 방향(DR3)을 따라 이격될 수 있다. Y 상부 패드(312)는 X 상부 패드(311)로부터 제4 방향(DR4)을 따라 이격될 수 있다. Y 상부 패드(312)는 Y 상부 패드 홀(302a) 보다 작은 원 형상을 가질 수 있다. 다만, Y 상부 패드(312)의 형상은 한정적인 것이 아니다. Y 상부 패드(312)의 형상은 필요에 따라 정해질 수 있다. Y 상부 패드(312)는 상부 접지 플레이트(GL1)로부터 이격될 수 있다. An
Y 상부 스터브(322)는 Y 상부 패드(312)로부터 돌출될 수 있다. Y 상부 스터브(322)는 Y 상부 스터브 홀(302b)에 제공될 수 있다. 예를 들어, Y 상부 스터브(322)는 Y 상부 패드(312)로부터 제5 방향(DR5)을 따라 연장하여, 상부 접지 플레이트(GL1)에 직접 접할 수 있다. 다시 말해, Y 상부 스터브(322)의 제5 방향(DR5)을 따라 배열되는 양 단부들 중 일 단부는 Y 상부 패드(312)에 접하고, 다른 단부는 상부 접지 플레이트(GL1)에 접할 수 있다. Y 상부 스터브(322)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, Y 상부 스터브(322)는 Y 상부 패드(312)와 상부 접지 플레이트(GL1)를 연결하는 인덕터일 수 있다.The
Y 상부 패드(312) 및 Y 급전 패드(212) 사이에 Y 상부 비아(332)가 제공될 수 있다. Y 상부 비아(332)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 상부 비아(332)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Y 상부 비아(332)는 제3 유전층(IL3)을 관통할 수 있다. Y 상부 비아(332)는 제3 방향(DR3)을 따라 연장할 수 있다. Y 상부 비아(332)는 Y 상부 패드(312) 및 Y 급전 패드(212)와 전기적으로 연결될 수 있다. 예를 들어, Y 상부 비아(332)의 제3 방향(DR3)을 따라 배열되는 양 단부들 중 일 단부는 Y 급전 패드(212)에 접하고, 다른 단부는 Y 상부 패드(312)에 접할 수 있다. Y 상부 비아(332)는 X 상부 비아(331)로부터 제4 방향(DR4)을 따라 이격될 수 있다. An upper Y via 332 may be provided between the
제3 유전층(IL3)과 제4 유전층(IL4) 사이에 하부 접지 플레이트(GL2)가 제공될 수 있다. 하부 접지 플레이트(GL2)는 적층형 패치 안테나들이 복수 개로 제공될 때, 인접한 적층형 패치 안테나들 사이의 라우팅을 위한 마이크로스트립 라인(미도시) 주변에 배치되는 접지층일 수 있다. 하부 접지 플레이트(GL2)에 접지 전압이 인가될 수 있다. 하부 접지 플레이트(GL2)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, 하부 접지 플레이트(GL2)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. A lower ground plate GL2 may be provided between the third dielectric layer IL3 and the fourth dielectric layer IL4. The lower ground plate GL2 may be a ground layer disposed around a microstrip line (not shown) for routing between adjacent stacked patch antennas when a plurality of stacked patch antennas are provided. A ground voltage may be applied to the lower ground plate GL2. The lower ground plate GL2 may include an electrically conductive material. For example, the lower ground plate GL2 may include copper (Cu), aluminum (Al), gold (Au), or silver (Ag).
하부 접지 플레이트(GL2)는 X 하부 홀(401) 및 Y 하부 홀(402)을 포함할 수 있다. X 하부 홀(401)은 X 하부 패드 홀(401a), 제1 X 하부 스터브 홀(401b1), 및 제2 X 하부 스터브 홀(401b2)을 포함할 수 있다. X 하부 패드 홀(401a)은 X 상부 패드 홀(301a)로부터 제3 방향(DR3)을 따라 이격될 수 있다. X 하부 패드 홀(401a)은 원 형상을 가질 수 있다. 다만, X 하부 패드 홀(401a)의 형상은 한정적인 것이 아니다. X 하부 패드 홀(401a)의 형상은 필요에 따라 정해질 수 있다. The lower ground plate GL2 may include a
제1 X 하부 스터브 홀(401b1)은 X 하부 패드 홀(401a)의 일측으로부터 돌출될 수 있다. 예를 들어, 제1 X 하부 스터브 홀(401b1)은 X 하부 패드 홀(401a)로부터 제5 방향(DR5)을 따라 연장할 수 있다. 제2 X 하부 스터브 홀(401b2)은 X 하부 패드 홀(401a)의 다른 측으로부터 돌출될 수 있다. 예를 들어, 제2 X 하부 스터브 홀(401b2)은 X 하부 패드 홀(401a)로부터 제5 방향(DR5)의 반대 방향을 따라 연장할 수 있다. The first X lower stub hole 401b1 may protrude from one side of the X
Y 하부 홀(402)은 Y 하부 패드 홀(402a), 제1 Y 하부 스터브 홀(402b1), 및 제2 Y 하부 스터브 홀(402b2)을 포함할 수 있다. Y 하부 패드 홀(402a)은 Y 상부 패드 홀(302a)로부터 제3 방향(DR3)을 따라 이격될 수 있다. Y 하부 패드 홀(402a)은 원 형상을 가질 수 있다. 다만, Y 하부 패드 홀(402a)의 형상은 한정적인 것이 아니다. Y 하부 패드 홀(402a)의 형상은 필요에 따라 정해질 수 있다. The Y
제1 Y 하부 스터브 홀(402b1)은 Y 하부 패드 홀(402a)의 일측으로부터 돌출될 수 있다. 예를 들어, 제1 Y 하부 스터브 홀(402b1)은 Y 하부 패드 홀(402a)로부터 제5 방향(DR5)을 따라 연장할 수 있다. 제2 Y 하부 스터브 홀(402b2)은 Y 하부 패드 홀(402a)의 다른 측으로부터 돌출될 수 있다. 예를 들어, 제2 Y 하부 스터브 홀(402b2)은 Y 하부 패드 홀(402a)로부터 제5 방향(DR5)의 반대 방향을 따라 연장할 수 있다. The first Y lower stub hole 402b1 may protrude from one side of the Y
X 하부 홀(401) 내에 X 하부 패드(411), 제1 X 하부 스터브(421a), 및 제2 X 하부 스터브(421b)가 제공될 수 있다. X 하부 패드(411), 제1 X 하부 스터브(421a), 및 제2 X 하부 스터브(421b)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 하부 패드(411), 제1 X 하부 스터브(421a), 및 제2 X 하부 스터브(421b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 하부 패드(411), 제1 X 하부 스터브(421a), 및 제2 X 하부 스터브(421b)가 제공되지 않은 X 하부 홀(401)의 나머지 부분은 제4 유전층(IL4)으로 채워질 수 있다. An X
X 하부 패드(411)는 X 하부 패드 홀(401a) 내에 제공될 수 있다. X 하부 패드(411)는 X 급전 패드(211)로부터 제3 방향(DR3)을 따라 이격될 수 있다. X 하부 패드(411)는 X 하부 패드 홀(401a) 보다 작은 원 형상을 가질 수 있다. 다만, X 하부 패드(411)의 형상은 한정적인 것이 아니다. X 하부 패드(411)의 형상은 필요에 따라 정해질 수 있다. X 하부 패드(411)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. The X
제1 X 하부 스터브(421a)는 X 하부 패드(411)의 일측으로부터 돌출될 수 있다. 제1 X 하부 스터브(421a)는 제1 X 하부 스터브 홀(401b1)에 제공될 수 있다. 예를 들어, 제1 X 하부 스터브(421a)는 X 하부 패드(411)로부터 제5 방향(DR5)을 따라 연장할 수 있다. 제1 X 하부 스터브(421a)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. 제1 X 하부 스터브(421a)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 X 하부 스터브(421a)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. The first X
제2 X 하부 스터브(421b)는 X 하부 패드(411)의 다른 측으로부터 돌출될 수 있다. 제2 X 하부 스터브(421b)는 제2 X 하부 스터브 홀(401b2)에 제공될 수 있다. 예를 들어, 제2 X 하부 스터브(421b)는 X 하부 패드(411)로부터 제5 방향(DR5)의 반대 방향을 따라 연장할 수 있다. 제2 X 하부 스터브(421b)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. 제2 X 하부 스터브(421b)는 제1 X 하부 스터브(421a)와 다른 길이를 가질 수 있다. 예를 들어, 제2 X 하부 스터브(421b)는 제1 X 하부 스터브(421a)보다 짧을 수 있다. 다만, 이는 한정적인 것이 아니다. 다른 예에서, 제2 X 하부 스터브(421b)의 길이는 제1 X 하부 스터브(421a)의 길이와 실질적으로 동일하거나 더 길 수 있다. 제2 X 하부 스터브(421b)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 X 하부 스터브(421b)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. The second X
X 하부 패드(411) 및 X 상부 패드(311) 사이에 X 하부 비아(431)가 제공될 수 있다. X 하부 비아(431)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 하부 비아(431)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 하부 비아(431)는 제4 유전층(IL4)을 관통할 수 있다. X 하부 비아(431)는 제3 방향(DR3)을 따라 연장할 수 있다. X 하부 비아(431)는 X 하부 패드(411) 및 X 상부 패드(311)와 전기적으로 연결될 수 있다. 예를 들어, X 하부 비아(431)의 제3 방향(DR3)을 따라 배열되는 양 단부들 중 일 단부는 X 상부 패드(311)에 접하고, 다른 단부는 X 하부 패드(411)에 접할 수 있다. An X lower via 431 may be provided between the X
Y 하부 홀(402) 내에 Y 하부 패드(412), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b)가 제공될 수 있다. Y 하부 패드(412), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 하부 패드(412), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Y 하부 패드(412), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b)가 제공되지 않은 Y 하부 홀(402)의 나머지 부분은 제4 유전층(IL4)으로 채워질 수 있다. A Y
Y 하부 패드(412)는 Y 하부 패드 홀(402a) 내에 제공될 수 있다. Y 하부 패드(412)는 Y 급전 패드(212)로부터 제3 방향(DR3)을 따라 이격될 수 있다. Y 하부 패드(412)는 X 하부 패드(411)로부터 제4 방향(DR4)을 따라 이격될 수 있다. Y 하부 패드 홀(402a) 보다 작은 원 형상을 가질 수 있다. 다만, Y 하부 패드(412)의 형상은 한정적인 것이 아니다. Y 하부 패드(412)의 형상은 필요에 따라 정해질 수 있다. Y 하부 패드(412)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. The Y
제1 Y 하부 스터브(422a)는 Y 하부 패드(412)의 일측으로부터 돌출될 수 있다. 제1 Y 하부 스터브(422a)는 제1 Y 하부 스터브 홀(402b1)에 제공될 수 있다. 예를 들어, 제1 Y 하부 스터브(422a)는 Y 하부 패드(412)로부터 제5 방향(DR5)을 따라 연장할 수 있다. 제1 Y 하부 스터브(422a)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. 제1 Y 하부 스터브(422a)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 Y 하부 스터브(422a)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. The first Y
제2 Y 하부 스터브(422b)는 Y 하부 패드(412)의 다른 측으로부터 돌출될 수 있다. 제2 Y 하부 스터브(422b)는 제2 Y 하부 스터브 홀(402b2)에 제공될 수 있다. 예를 들어, 제2 Y 하부 스터브(422b)는 Y 하부 패드(412)로부터 제5 방향(DR5)의 반대 방향을 따라 연장할 수 있다. 제2 Y 하부 스터브(422b)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. 제2 Y 하부 스터브(422b)는 제1 Y 하부 스터브(422a)와 다른 길이를 가질 수 있다. 예를 들어, 제2 Y 하부 스터브(422b)는 제1 Y 하부 스터브(422a)보다 짧을 수 있다. 다만, 이는 한정적인 것이 아니다. 다른 예에서, 제2 Y 하부 스터브(422b)의 길이는 제1 Y 하부 스터브(422a)의 길이와 실질적으로 동일하거나 더 길 수 있다. 제2 Y 하부 스터브(422b)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 Y 하부 스터브(422b)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. The second Y
Y 하부 패드(412) 및 Y 상부 패드(312) 사이에 Y 하부 비아(432)가 제공될 수 있다. Y 하부 비아(432)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 하부 비아(432)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Y 하부 비아(432)는 제4 유전층(IL4)을 관통할 수 있다. Y 하부 비아(432)는 제3 방향(DR3)을 따라 연장할 수 있다. Y 하부 비아(432)는 Y 하부 패드(412) 및 Y 상부 패드(312)와 전기적으로 연결될 수 있다. 예를 들어, Y 하부 비아(432)의 제3 방향(DR3)을 따라 배열되는 양 단부들 중 일 단부는 Y 상부 패드(312)에 접하고, 다른 단부는 Y 하부 패드(412)에 접할 수 있다. Y 하부 비아(432)는 X 하부 비아(431)로부터 제4 방향(DR4)을 따라 이격될 수 있다. A Y lower via 432 may be provided between the Y
적층형 패치 안테나에 있어서, 상부 안테나 패치의 크기와 하부 안테나 패치의 크기 차이가 클수록 적층형 패치 안테나의 대역폭이 커질 수 있다. 하지만 동시에 급전 구조에서 발생하는 주파수 선택 특성(frequency selectivity) 및 기생 성분들로 인한 임피던스 부정합이 발생할 가능성도 높아질 수 있다. 따라서, 상부 안테나 패치의 크기는 하부 안테나 패치의 크기보다 15 % 이상 클 수 없었다. In the stacked patch antenna, the larger the difference between the size of the upper antenna patch and the lower antenna patch, the larger the bandwidth of the stacked patch antenna. However, at the same time, the possibility of occurrence of impedance mismatch due to frequency selectivity and parasitic components generated in the feed structure may also increase. Therefore, the size of the upper antenna patch could not be more than 15% larger than that of the lower antenna patch.
본 개시의 적층형 패치 안테나(10)는 임피던스 매칭을 위해, X 상부 스터브(321), Y 상부 스터브(322), 제1 X 하부 스터브(421a), 제2 X 하부 스터브(421b), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b) 중 적어도 하나를 포함할 수 있다. X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따라서 상부 안테나 패치(120)의 크기가 하부 안테나 패치(110)의 크기보다 15 % 이상 크더라도 임피던스 매칭이 수행될 수 있다. 예를 들어, 상부 안테나 패치(120)의 크기가 및 하부 안테나 패치(110)의 크기보다 20 % 이상 클 수 있다. 따라서, 광 대역폭을 갖는 적층형 패치 안테나(10)가 제공될 수 있다. The stacked
도 6은 도 1 내지 도 5를 참조하여 설명되는 적층형 패치 안테나에 고주파 급전 신호가 인가되는 경우, 적층형 패치 안테나의 일 부분에 대한 등가 회로도이다. 구체적으로, 도 6은 상부 안테나 패치(120), 하부 안테나 패치(110), X 급전 라인(221), X 급전 패드(211), 상부 접지 플레이트(GL1), X 상부 패드(311), X 상부 스터브(321), 하부 접지 플레이트(GL2), X 하부 패드(411), 제1 X 하부 스터브(421a), 및 제2 X 하부 스터브(421b)에 관한 등가 회로도 또는 상부 안테나 패치(120), 하부 안테나 패치(110), Y 급전 라인(222), Y 급전 패드(212), 상부 접지 플레이트(GL1), Y 상부 패드(312), Y 상부 스터브(322), 하부 접지 플레이트(GL2), Y 하부 패드(412), 제1 Y 하부 스터브(422a), 및 제2 Y 하부 스터브(422b)에 관한 등가 회로도이다. FIG. 6 is an equivalent circuit diagram of a portion of the stacked patch antenna when a high-frequency feed signal is applied to the stacked patch antenna described with reference to FIGS. 1 to 5 . Specifically, FIG. 6 shows the
도 6을 참조하면, 적층형 패치 안테나(10)는 안테나 패치 영역(1100) 및 급전 영역(1200)을 포함할 수 있다. 안테나 패치 영역(1100)은 하부 안테나 패치(110) 및 상부 안테나 패치(120)에 대응하는 등가회로일 수 있다. 적층형 패치 안테나(10)는 적층형 패치 안테나(10) 외부의 부하 임피던스(Z0)와 전기적으로 연결될 수 있다. Referring to FIG. 6 , the stacked
X 급전 라인(221) 및 Y 급전 라인(222)은 인덕터일 수 있다. LF는 X 급전 라인(221) 또는 Y 급전 라인(222)에 의해 구성되는 인덕터를 나타낼 수 있다. The
X 급전 패드(211) 및 상부 접지 플레이트(GL1)는 커패시터를 구성할 수 있다. Y 급전 패드(212) 및 상부 접지 플레이트(GL1)는 커패시터를 구성할 수 있다. CF는 X 급전 패드(211) 및 상부 접지 플레이트(GL1)에 의해 구성되는 커패시터 또는 Y 급전 패드(212) 및 상부 접지 플레이트(GL1)는 커패시터를 나타낼 수 있다.The X
X 상부 비아(331) 및 Y 상부 비아(332)는 인덕터일 수 있다. LV2는 X 상부 비아(331) 또는 Y 상부 비아(332)에 의해 구성되는 인덕터를 나타낼 수 있다. The X top via 331 and the Y top via 332 may be inductors. L V2 may indicate an inductor formed by the X top via 331 or the Y top via 332 .
X 상부 패드(311) 및 상부 접지 플레이트(GL1)는 커패시터를 구성할 수 있다. Y 상부 패드(312) 및 상부 접지 플레이트(GL1)는 커패시터를 구성할 수 있다. CVP2는 X 상부 패드(311) 및 상부 접지 플레이트(GL1)에 의해 구성되는 커패시터 또는 Y 상부 패드(312) 및 상부 접지 플레이트(GL1)는 커패시터를 나타낼 수 있다. The
X 하부 비아(431) 및 Y 하부 비아(432)는 인덕터일 수 있다. LV1는 X 하부 비아(431) 또는 Y 하부 비아(432)로 구성되는 인덕터를 나타낼 수 있다. The X lower via 431 and the Y lower via 432 may be inductors. L V1 may indicate an inductor composed of the X lower via 431 or the Y lower via 432 .
X 하부 패드(411) 및 하부 접지 플레이트(GL2)는 커패시터를 구성할 수 있다. Y 하부 패드(412) 및 하부 접지 플레이트(GL2)는 커패시터를 구성할 수 있다. CVP1은 X 하부 패드(411) 및 하부 접지 플레이트(GL2)에 의해 구성되는 커패시터 또는 Y 하부 패드(412) 및 하부 접지 플레이트(GL2)로 구성되는 커패시터를 나타낼 수 있다. The X
X 상부 스터브(321) 및 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. Y 상부 스터브(322) 및 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. CSS는 X 상부 스터브(321) 및 상부 접지 플레이트(GL1)로 구성되는 커패시터 또는 Y 상부 스터브(322) 및 상부 접지 플레이트(GL1)로 구성되는 커패시터를 나타낼 수 있다.The X
LF, LV1, CVP2, LV2, 및 CVP1는 적층형 패치 안테나 설계시 의도되지 않은 요소들로, 임피던스 부정합의 원인이 될 수 있다. L F , L V1 , C VP2 , L V2 , and C VP1 are unintended factors in designing a stacked patch antenna, and may cause impedance mismatch.
X 상부 스터브(321) 및 Y 상부 스터브(322)는 인덕터일 수 있다. LSS는 X 상부 스터브(321) 및 Y 상부 스터브(322)에 의해 구성되는 인덕터를 나타낼 수 있다. LSS 및 CSS는 병렬로 연결될 수 있다. The X
제1 X 하부 스터브(421a) 및 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. 제1 Y 하부 스터브(422a) 및 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. COS1은 제1 X 하부 스터브(421a) 및 하부 접지 플레이트(GL2)로 구성되는 커패시터 또는 제1 Y 하부 스터브(422a) 및 하부 접지 플레이트(GL2)로 구성되는 커패시터를 나타낼 수 있다. The first X
제1 X 하부 스터브(421a) 및 제1 Y 하부 스터브(422a)는 임피던스 매칭에 이용되는 인덕터를 구성할 수 있다. LOS1은 제1 X 하부 스터브(421a) 또는 제1 Y 하부 스터브(422a)로 구성되는 인덕터를 나타낼 수 있다. LOS1와 COS1는 직렬로 연결될 수 있다.The first X
제2 X 하부 스터브(421b) 및 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. 제2 Y 하부 스터브(422b) 및 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. COS2는 제2 X 하부 스터브(421b) 및 하부 접지 플레이트(GL2)로 구성되는 커패시터 또는 제2 Y 하부 스터브(422b) 및 하부 접지 플레이트(GL2)로 구성되는 커패시터를 나타낼 수 있다. The second X
제2 X 하부 스터브(421b) 및 제2 Y 하부 스터브(422b)는 임피던스 매칭에 이용되는 인덕터를 구성할 수 있다. LOS2는 제2 X 하부 스터브(421b) 또는 제2 Y 하부 스터브(422b)로 구성되는 인덕터를 나타낼 수 있다. LOS2와 COS2는 직렬로 연결될 수 있다. LOS1, COS1, LOS2, 및 COS2는 제1 매칭 요소(MC1)일 수 있다. LSS와 CSS는 제2 매칭 요소(MC2)일 수 있다. The second X
제1 매칭 요소(MC1) 및 제2 매칭 요소(MC2)는 부하 임피던스(Z0)와 적층형 패치 안테나(10)의 임피던스를 임피던스 매칭시킬 수 있다. X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따르는 상부 안테나 패치(120)와 하부 안테나 패치(110)의 크기 차이가 크더라도, 제1 매칭 요소(MC1)와 제2 매칭 요소(MC2)를 이용하여 임피던스 매칭이 수행될 수 있다. 따라서, 광 대역폭 특성을 갖는 적층형 패치 안테나(10)가 제공될 수 있다. The first matching element MC1 and the second matching element MC2 may impedance match the load impedance Z 0 and the impedance of the stacked
도 7은 상부 안테나 패치 및 하부 안테나 패치의 크기에 따른 적층형 패치 안테나의 반사 특성을 나타내는 그래프이다. 7 is a graph showing reflection characteristics of a stacked patch antenna according to sizes of an upper antenna patch and a lower antenna patch.
도 7에 제1 반사 특성 그래프(G1) 및 제2 반사 특성 그래프(G2)가 도시된다. 제1 반사 특성 그래프(G1) 및 제2 반사 특성 그래프(G2)에서 S 파라미터(S11)가 -12 데시벨(dB)인 두 주파수 사이의 거리가 대역폭일 수 있다.7 shows a first reflection characteristic graph G1 and a second reflection characteristic graph G2. In the first reflection characteristic graph G1 and the second reflection characteristic graph G2, a distance between two frequencies at which the S parameter S 11 is -12 decibels (dB) may be a bandwidth.
제1 반사 특성 그래프(G1)는 도 1 내지 도 5를 참조하여 설명된 것과 달리, 스터브들(321, 322, 421a, 421b, 422a, 422b)을 포함하지 않는 적층형 패치 안테나의 반사 특성 그래프이다. 상부 안테나 패치의 크기는 하부 안테나 패치의 크기보다 2 % 컸다. 제1 반사 특성 그래프(G1)에 따른 제1 대역폭(BW1)은 약 15.9 GHz였다. Unlike those described with reference to FIGS. 1 to 5 , the first reflection characteristic graph G1 is a reflection characteristic graph of a stacked patch antenna that does not include
제2 반사 특성 그래프(G2)는 도 1 내지 도 5를 참조하여 설명된 적층형 패치 안테나(10)의 반사 특성 그래프이다. 상부 안테나 패치의 크기는 하부 안테나 패치의 크기보다 25 % 컸다. 제2 반사 특성 그래프(G2)에 따른 제2 대역폭(BW2)은 약 22.74 GHz였다.The second reflection characteristic graph G2 is a reflection characteristic graph of the stacked
본 개시는 상부 안테나 패치(120)와 하부 안테나 패치(110)가 X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따라 큰 크기 차이를 가지더라도 임피던스 매칭이 가능하여, 증가된 대역폭을 갖는 적층형 패치 안테나(10)를 제공할 수 있다.According to the present disclosure, the
도 8은 예시적인 실시예에 따른 적층형 패치 안테나의 도 1의 I-I'선에 대응하는 단면도이다. 도 9는 도 8의 적층형 패치 안테나의 도 1의 II-II'선에 대응하는 단면도이다. 설명의 간결함을 위해, 본 개시는 도 1 내지 도 5를 참조하여 설명된 것과의 차이점을 중심으로 설명될 수 있다.8 is a cross-sectional view corresponding to the line II′ of FIG. 1 of a stacked patch antenna according to an exemplary embodiment. FIG. 9 is a cross-sectional view of the stacked patch antenna of FIG. 8 corresponding to line II-II' in FIG. 1 . For conciseness of description, the present disclosure may be described focusing on differences from those described with reference to FIGS. 1 to 5 .
도 8 및 도 9를 참조하면, X 급전 라인(221) 및 Y 급전 라인(222)은 하부 안테나 패치(110)와 상부 안테나 패치(120) 사이에 제공될 수 있다. 하부 안테나 패치(110)는 제3 유전층(IL3)과 제2 유전층(IL2) 사이에 제공될 수 있다. X 급전 라인(221) 및 Y 급전 라인(222)은 제2 유전층(IL2)과 제1 유전층(IL1) 사이에 제공될 수 있다. X 급전 패드(211)는 제2 유전층(IL2)과 제1 유전층(IL1) 사이에 제공되어, X 급전 라인(221)과 전기적으로 연결될 수 있다. Y 급전 패드(212)는 제2 유전층(IL2)과 제1 유전층(IL1) 사이에 제공되어, Y 급전 라인(222)과 전기적으로 연결될 수 있다.Referring to FIGS. 8 and 9 , the
X 상부 비아(331)는 X 상부 패드(311)로부터 제3 방향(DR3)을 따라 연장되어, 제3 유전층(IL3) 및 제2 유전층(IL2)을 관통하고 X 급전 패드(211)에 접할 수 있다. Y 상부 비아(332)는 Y 상부 패드(312)로부터 제3 방향(DR3)을 따라 연장되어, 제3 유전층(IL3) 및 제2 유전층(IL2)을 관통하고 Y 급전 패드(212)에 접할 수 있다.The X upper via 331 may extend from the X
본 개시는 X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따라서 상부 안테나 패치(120)의 크기가 및 하부 안테나 패치(110)의 크기보다 15 % 이상 크더라도 임피던스 매칭이 수행되고, 광 대역폭을 갖는 적층형 패치 안테나(11)를 제공할 수 있다.According to the present disclosure, the size of the
도 10은 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다. 도 11은 도 10의 적층형 패치 안테나의 분해 사시도이다. 도 12는 도 10의 적층형 패치 안테나의 III-III'선을 따르는 단면도이다. 도 13은 도 10의 적층형 패치 안테나의 IV-IV'선을 따르는 단면도이다. 설명의 간결함을 위해, 본 개시는 도 1 내지 도 5를 참조하여 설명된 것과의 차이점을 중심으로 설명된다.Fig. 10 is a perspective view of a stacked patch antenna according to an exemplary embodiment. 11 is an exploded perspective view of the stacked patch antenna of FIG. 10; FIG. 12 is a cross-sectional view of the stacked patch antenna of FIG. 10 taken along line III-III'. FIG. 13 is a cross-sectional view of the stacked patch antenna of FIG. 10 taken along line IV-IV'. For brevity of description, the present disclosure will be described focusing on differences from those described with reference to FIGS. 1 to 5 .
도 10 내지 도 13을 참조하면, 적층형 패치 안테나(12)가 제공될 수 있다. 적층형 패치 안테나(12)는 하부 안테나 패치(110)가 직접적으로 급전되는 직접 급전 구조를 가질 수 있다. Referring to FIGS. 10 to 13 , a stacked
하부 안테나 패치(110)의 제1 측면 상에 X 돌출 패드(111)가 제공될 수 있다. 제1 측면은 제2 방향(DR2)을 따라 연장하고, 제1 방향(DR1)의 반대 방향을 향할 수 있다. X 돌출 패드(111)는 제1 측면으로부터 제1 방향(DR1)의 반대 방향을 따라 돌출될 수 있다. X 돌출 패드(111)가 반원 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. X 돌출 패드(111)의 형상은 필요에 따라 정해질 수 있다. X 돌출 패드(111)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 돌출 패드(111)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, X 돌출 패드(111)는 하부 안테나 패치(110)와 실질적으로 동일한 물질을 포함할 수 있다. X 돌출 패드(111)와 하부 안테나 패치(110)는 서로 접할 수 있다. 일 예에서, X 돌출 패드(111)와 하부 안테나 패치(110)는 단일 구조체를 형성할 수 있다. 예를 들어, X 돌출 패드(111)와 하부 안테나 패치(110)는 그 사이의 경계없이 서로 연결될 수 있다.An
하부 안테나 패치(110)의 제2 측면 상에 Y 돌출 패드(112)가 제공될 수 있다. 제2 측면은 제2 방향(DR2)을 따라 연장하고, 제2 방향(DR2)의 반대 방향을 향할 수 있다. Y 돌출 패드(112)는 제2 측면으로부터 제1 방향(DR1)의 반대 방향을 따라 돌출될 수 있다. Y 돌출 패드(112)가 반원 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. Y 돌출 패드(112)의 형상은 필요에 따라 정해질 수 있다. Y 돌출 패드(112)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 돌출 패드(112)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, Y 돌출 패드(112)는 하부 안테나 패치(110)와 실질적으로 동일한 물질을 포함할 수 있다. Y 돌출 패드(112)와 하부 안테나 패치(110)는 서로 접할 수 있다. 일 예에서, Y 돌출 패드(112)와 하부 안테나 패치(110)는 단일 구조체를 형성할 수 있다. 예를 들어, Y 돌출 패드(112)와 하부 안테나 패치(110)는 그 사이의 경계없이 서로 연결될 수 있다.
제2 유전층(IL2)과 제3 유전층(IL3) 사이에 X 연결 패드(241) 및 Y 연결 패드(242)가 제공될 수 있다. X 연결 패드(241) 및 Y 연결 패드(242)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 연결 패드(241) 및 Y 연결 패드(242)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, X 연결 패드(241) 및 Y 연결 패드(242)는 X 급전 패드(211), X 급전 라인(221), Y 급전 패드(212), 및 Y 급전 라인(222)과 실질적으로 동일한 물질을 포함할 수 있다. X 연결 패드(241) 및 Y 연결 패드(242)가 대체적으로 원 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. X 연결 패드(241) 및 Y 연결 패드(242)의 형상은 필요에 따라 정해질 수 있다.An
X 급전 패드(211), X 급전 라인(221), 및 X 연결 패드(241)는 제1 방향(DR1)을 따라 배열될 수 있다. X 연결 패드(241)는 X 급전 라인(221)에 전기적으로 연결될 수 있다. X 급전 라인(221)의 제1 방향(DR1)을 따르는 일단에 X 급전 패드(211)가 접하고, 제1 방향(DR1)을 따르는 타단에 X 연결 패드(241)가 접할 수 있다. 일 예에서, X 급전 패드(211), X 급전 라인(221), 및 X 연결 패드(241)는 단일 구조체를 형성할 수 있다. 예를 들어, X 급전 패드(211), X 급전 라인(221), 및 X 연결 패드(241)는 그 사이의 경계없이 서로 연결될 수 있다. X 연결 패드(241)는 하부 안테나 패치(110) 및 X 돌출 패드(111)와 제3 방향(DR3)을 따라 중첩할 수 있다. The
X 연결 패드(241)와 하부 안테나 패치(110) 사이에 X 연결 비아(231)가 제공될 수 있다. X 연결 비아(231)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, X 연결 비아(231)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 연결 비아(231)는 제2 유전층(IL2)을 관통할 수 있다. X 연결 비아(231)는 X 연결 패드(241)로부터 제3 방향(DR3)을 따라 연장할 수 있다. X 연결 비아(231)는 X 연결 패드(241) 및 하부 안테나 패치(110)와 전기적으로 연결될 수 있다. X 연결 비아(231)의 제3 방향(DR3)을 따르는 일단은 X 연결 패드(241)에 접할 수 있다. X 연결 비아(231)의 제3 방향(DR3)을 따르는 타단은 하부 안테나 패치(110) 및 X 돌출 패드(111) 중 적어도 하나에 접할 수 있다. An X connection via 231 may be provided between the
Y 급전 패드(212), Y 급전 라인(222), 및 Y 연결 패드(242)는 제2 방향(DR2)을 따라 배열될 수 있다. Y 연결 패드(242)는 Y 급전 라인(222)에 전기적으로 연결될 수 있다. Y 급전 라인(222)의 제2 방향(DR2)을 따르는 일단에 Y 급전 패드(212)가 접하고, 제2 방향(DR2)을 따르는 타단에 Y 연결 패드(242)가 접할 수 있다. 일 예에서, Y 급전 패드(212), Y 급전 라인(222), 및 Y 연결 패드(242)는 단일 구조체를 형성할 수 있다. 예를 들어, Y 급전 패드(212), Y 급전 라인(222), 및 Y 연결 패드(242)는 그 사이의 경계없이 서로 연결될 수 있다. Y 연결 패드(242)는 하부 안테나 패치(110) 및 Y 돌출 패드(112)와 제3 방향(DR3)을 따라 중첩할 수 있다. The
Y 연결 패드(242)와 하부 안테나 패치(110) 사이에 Y 연결 비아(232)가 제공될 수 있다. Y 연결 비아(232)는 전기 전도성 물질을 포함할 수 있다. 예를 들어, Y 연결 비아(232)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. Y 연결 비아(232)는 제2 유전층(IL2)을 관통할 수 있다. Y 연결 비아(232)는 Y 연결 패드(242)로부터 제3 방향(DR3)을 따라 연장할 수 있다. Y 연결 비아(232)는 Y 연결 패드(242) 및 하부 안테나 패치(110)와 전기적으로 연결될 수 있다. Y 연결 비아(232)의 제3 방향(DR3)을 따르는 일단은 Y 연결 패드(242)에 접할 수 있다. Y 연결 비아(232)의 제3 방향(DR3)을 따르는 타단은 하부 안테나 패치(110) 및 Y 돌출 패드(112) 중 적어도 하나에 접할 수 있다. A Y connection via 232 may be provided between the
상부 접지 플레이트(GL1)는 X 상부 홀(301) 및 Y 상부 홀(302)을 포함할 수 있다. X 상부 홀(301)은 X 상부 패드 홀(301a) 및 X 상부 스터브 홀(301b)을 포함할 수 있다. X 상부 스터브 홀(301b)은 X 상부 패드 홀(301a)로부터 제1 방향(DR1)의 반대 방향으로 돌출될 수 있다. Y 상부 홀(302)은 Y 상부 패드 홀(302a) 및 Y 상부 스터브 홀(302b)을 포함할 수 있다. Y 상부 스터브 홀(302b)은 Y 상부 패드 홀(302a)로부터 제2 방향(DR2)의 반대 방향으로 돌출될 수 있다.The upper ground plate GL1 may include an X
X 상부 스터브 홀(301b) 내에 X 상부 스터브(321)가 제공될 수 있다. 도 1 내지 도 5를 참조하여 설명된 것과 달리, X 상부 스터브(321)는 X 상부 패드(311)로부터 제1 방향(DR1)의 반대 방향을 따라 연장하여, 상부 접지 플레이트(GL1)에 직접 접할 수 있다. 다시 말해, X 상부 스터브(321)의 제1 방향(DR1)을 따르는 양 단부들 중 일 단부는 X 상부 패드(311)에 접하고, 다른 단부는 상부 접지 플레이트(GL1)에 접할 수 있다. X 상부 스터브(321)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, X 상부 스터브(321)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. An X
Y 상부 스터브 홀(302b) 내에 Y 상부 스터브(322)가 제공될 수 있다. 도 1 내지 도 5를 참조하여 설명된 것과 달리, Y 상부 스터브(322)는 Y 상부 패드(312)로부터 제2 방향(DR2)의 반대 방향을 따라 연장하여, 상부 접지 플레이트(GL1)에 직접 접할 수 있다. 다시 말해, Y 상부 스터브(322)의 제2 방향(DR2)을 따르는 양 단부들 중 일 단부는 Y 상부 패드(312)에 접하고, 다른 단부는 상부 접지 플레이트(GL1)에 접할 수 있다. Y 상부 스터브(322)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, Y 상부 스터브(322)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다.An
하부 접지 플레이트(GL2)는 X 하부 홀(401) 및 Y 하부 홀(402)을 포함할 수 있다. X 하부 홀(401)은 X 하부 패드 홀(401a) 및 X 하부 스터브 홀(401b)을 포함할 수 있다. X 하부 스터브 홀(401b)은 X 하부 패드 홀(401a)로부터 제1 방향(DR1)의 반대 방향으로 돌출될 수 있다. Y 하부 홀(402)은 Y 하부 패드 홀(402a) 및 Y 하부 스터브 홀(402b)을 포함할 수 있다. Y 하부 스터브 홀(402b)은 Y 하부 패드 홀(402a)로부터 제2 방향(DR2)의 반대 방향으로 돌출될 수 있다.The lower ground plate GL2 may include a
X 하부 스터브 홀(401b) 내에 X 하부 스터브(421)가 제공될 수 있다. X 하부 패드(411)로부터 제1 방향(DR1)의 반대 방향을 따라 연장하여, 하부 접지 플레이트(GL2)에 직접 접할 수 있다. 다시 말해, X 하부 스터브(421)의 제1 방향(DR1)을 따르는 양 단부들 중 일 단부는 X 하부 패드(411)에 접하고, 다른 단부는 하부 접지 플레이트(GL2)에 접할 수 있다. X 하부 스터브(421)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, X 하부 스터브(421)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다.An X
Y 하부 스터브 홀(402b) 내에 Y 하부 스터브(422)가 제공될 수 있다. Y 하부 패드(412)로부터 제2 방향(DR2)의 반대 방향을 따라 연장하여, 하부 접지 플레이트(GL2)에 직접 접할 수 있다. 다시 말해, Y 하부 스터브(422)의 제2 방향(DR2)을 따르는 양 단부들 중 일 단부는 Y 하부 패드(412)에 접하고, 다른 단부는 하부 접지 플레이트(GL2)에 접할 수 있다. Y 하부 스터브(422)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, Y 하부 스터브(422)와 상부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다.A Y
본 개시의 적층형 패치 안테나(12)는 임피던스 매칭을 위해, X 상부 스터브(321), Y 상부 스터브(322), X 하부 스터브(421), Y 하부 스터브(422) 중 적어도 하나를 포함할 수 있다. 이에 따라, X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따라서 상부 안테나 패치(120)의 크기가 및 하부 안테나 패치(110)의 크기보다 15 % 이상 크더라도 임피던스 매칭이 수행되고, 광 대역폭을 갖는 적층형 패치 안테나(12)가 제공될 수 있다. The stacked
도 14는 예시적인 실시예에 따른 적층형 패치 안테나의 사시도이다. 설명의 간결함을 위해, 본 개시는 도 10 내지 도 13을 참조하여 설명된 것과의 차이점을 중심으로 설명된다.Fig. 14 is a perspective view of a stacked patch antenna according to an exemplary embodiment. For brevity of description, the present disclosure will be described focusing on differences from those described with reference to FIGS. 10 to 13 .
도 14를 참조하면, X 돌출 패든 및 Y 돌출 패드가 제공되지 않을 수 있다. X 연결 비아(231)의 제3 방향(DR3)을 따르는 일단 및 타단은 각각 X 연결 패드(241) 및 하부 안테나 패치(110)에 접할 수 있다. Y 연결 비아(232)의 제3 방향(DR3)을 따르는 일단 및 타단은 각각 Y 연결 패드(242) 및 하부 안테나 패치(110)에 접할 수 있다.Referring to FIG. 14 , an X protruding paddle and a Y protruding pad may not be provided. One end and the other end of the X connection via 231 along the third direction DR3 may contact the
본 개시는 X 급전 라인(221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(222)의 길이 방향(제2 방향(DR2))을 따라서 상부 안테나 패치(120)의 크기가 및 하부 안테나 패치(110)의 크기보다 15 % 이상 크더라도 임피던스 매칭이 수행되고, 광 대역폭을 갖는 적층형 패치 안테나(13)를 제공할 수 있다.According to the present disclosure, the size of the
도 15 내지 도 17은 예시적인 실시예에 따른 급전 스터브들을 설명하기 위한 도면들이다. 설명의 간결함을 위해, 도 1 내지 도 5를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다. 15 to 17 are diagrams for explaining power supply stubs according to exemplary embodiments. For conciseness of description, content substantially the same as that described with reference to FIGS. 1 to 5 may not be described.
도 15를 참조하면, 제1 급전 스터브(251)가 제공될 수 있다. 제1 급전 스터브(251)는 제3 유전층(IL3) 상에 제공될 수 있다. 제1 급전 스터브(251)는 X 급전 패드(211)에 대해 X 급전 라인(221)의 반대편에 제공될 수 있다. 제1 급전 스터브(251)는 X 급전 패드(211)로부터 돌출될 수 있다. 제1 급전 스터브(251)는 X 급전 라인(221)의 연장 방향과 평행한 방향을 따라 연장할 수 있다. 제1 급전 스터브(251)는 전도성 물질을 포함할 수 있다. 예를 들어, 제1 급전 스터브(251)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 제1 급전 스터브(251)는 X 급전 패드(211), X 급전 라인(221), 및 제1 급전 스터브(251)는 단일 구조체를 구성할 수 있다. 예를 들어, X 급전 패드(211), X 급전 라인(221), 및 제1 급전 스터브(251)는 이들 사이의 경계없이 서로 연결될 수 있다. 제1 급전 스터브(251)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 급전 스터브(251)는 임피던스 매칭에 이용되는 인덕터를 구성할 수 있다.Referring to FIG. 15 , a
도 15를 참조하여 설명된 내용은 Y 급전 패드 및 Y 급전 라인에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 15의 X 급전 패드(211), X 급전 라인(221)은 도 1 내지 도 5를 참조하여 설명되는 Y 급전 패드(212) 및 Y 급전 라인(222)으로 대체될 수 있다.The contents described with reference to FIG. 15 may be substantially equally applied to the Y feeding pad and the Y feeding line. For example, the
도 16을 참조하면, 제2 급전 스터브(252)가 제공될 수 있다. 제2 급전 스터브(252)는 X 급전 패드(211)의 일측으로부터 타측으로 연장될 수 있다. 제2 급전 스터브(252)는 고리 형상을 가질 수 있다. 제2 급전 스터브(252)가 사각 고리 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. 제2 급전 스터브(252)의 형상은 필요에 따라 정해질 수 있다. 제2 급전 스터브(252)는 전도성 물질을 포함할 수 있다. 예를 들어, 제2 급전 스터브(252)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 급전 패드(211), X 급전 라인(221), 및 제2 급전 스터브(252)는 단일 구조체를 구성할 수 있다. 예를 들어, X 급전 패드(211), X 급전 라인(221), 및 제2 급전 스터브(252)는 이들 사이의 경계없이 서로 연결될 수 있다. 제2 급전 스터브(252)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 급전 스터브(252)는 임피던스 매칭에 이용되는 인덕터를 구성할 수 있다.Referring to FIG. 16 , a
도 16을 참조하여 설명된 내용은 Y 급전 패드 및 Y 급전 라인에 동일하게 적용될 수 있다. 예를 들어, 도 16의 X 급전 패드(211), X 급전 라인(221)은 도 1 내지 도 5를 참조하여 설명되는 Y 급전 패드(212) 및 Y 급전 라인(222)으로 대체될 수 있다.The contents described with reference to FIG. 16 may be equally applied to the Y feeding pad and the Y feeding line. For example, the
도 17을 참조하면, 제3 급전 스터브(253a) 및 보조 패드(253b)가 제공될 수 있다. 제3 급전 스터브(253a)는 X 급전 패드(211)의 일측으로부터 타측으로 연장될 수 있다. 제3 급전 스터브(253a)는 고리 형상을 가질 수 있다. 제3 급전 스터브(253a)가 사각 고리 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. 제3 급전 스터브(253a)의 형상은 필요에 따라 정해질 수 있다. 제3 급전 스터브(253a)는 전도성 물질을 포함할 수 있다. 예를 들어, 제3 급전 스터브(253a)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 급전 패드(211), X 급전 라인(221), 및 제3 급전 스터브(253a)는 단일 구조체를 구성할 수 있다. 예를 들어, X 급전 패드(211), X 급전 라인(221), 및 제3 급전 스터브(253a)는 이들 사이의 경계없이 서로 연결될 수 있다.Referring to FIG. 17 , a third
보조 패드(253b)는 제3 급전 스터브(253a)에 의해 둘러싸일 수 있다. 보조 패드(253b)는 X 급전 패드(211)와 제3 급전 스터브(253a)로부터 이격될 수 있다. 보조 패드(253b)가 원 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. 보조 패드(253b)의 형상은 필요에 따라 정해질 수 있다. 보조 패드(253b)는 전도성 물질을 포함할 수 있다. 예를 들어, 보조 패드(253b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. The
제3 급전 스터브(253a)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제3 급전 스터브(253a)와 보조 패드(253b)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. When a high frequency electric signal (or high frequency power supply signal) is applied to the third
도 17을 참조하여 설명된 내용은 Y 급전 패드 및 Y 급전 라인에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 17의 X 급전 패드(211), X 급전 라인(221)은 도 1 내지 도 5를 참조하여 설명되는 Y 급전 패드(212) 및 Y 급전 라인(222)으로 대체될 수 있다.The contents described with reference to FIG. 17 may be substantially equally applied to the Y feeding pad and the Y feeding line. For example, the
도 18 내지 도 20은 예시적인 실시예에 따른 상부 스터브를 설명하기 위한 도면들이다. 설명의 간결함을 위해, 본 개시는 도 1 내지 도 5를 참조하여 설명된 것과의 차이점을 중심으로 설명된다.18 to 20 are views for explaining an upper stub according to an exemplary embodiment. For brevity of description, the present disclosure will be described focusing on differences from those described with reference to FIGS. 1 to 5 .
도 18을 참조하면, 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)가 제공될 수 있다. 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 X 상부 패드(311)를 사이에 두고 서로 반대편에 제공될 수 있다. 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 X 상부 패드(311)로부터 서로 반대 방향으로 연장될 수 있다. 제1 A 상부 스터브(323a)는 상부 접지 플레이트(GL1)로부터 이격될 수 있다. 제2 A 상부 스터브(323b)는 상부 접지 플레이트(GL1)에 접할 수 있다. 제2 A 상부 스터브(323b)의 연장 방향을 따르는 일단은 X 상부 패드(311)에 접하고, 타단은 상부 접지 플레이트(GL1)에 접할 수 있다. 제2 A 상부 스터브(323b)의 연장 방향을 따르는 측면들은 상부 접지 플레이트(GL1)로부터 이격될 수 있다.Referring to FIG. 18 , a first A
제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 전도성 물질을 포함할 수 있다. 예를 들어, 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 X 상부 패드(311)는 단일 구조체를 구성할 수 있다. 예를 들어, 제1 A 상부 스터브(323a) 및 제2 A 상부 스터브(323b)는 X 상부 패드(311)는 이들 사이의 경계없이 서로 연결될 수 있다. The first A
제1 A 상부 스터브(323a)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 A 상부 스터브(323a)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. 제2 A 상부 스터브(323b)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 A 상부 스터브(323b)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터 및 인덕터를 구성할 수 있다. When a high frequency electrical signal (or high frequency power supply signal) is applied to the 1st A
도 18을 참조하여 설명된 내용은 Y 상부 패드에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 18의 X 상부 패드(311)는 도 1 내지 도 5를 참조하여 설명되는 Y 상부 패드(312)로 대체될 수 있다. The contents described with reference to FIG. 18 may be substantially equally applied to the Y upper pad. For example, the X
도 19를 참조하면, 제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)가 제공될 수 있다. 제1 B 상부 스터브(324a)는 제2 B 상부 스터브(324b)와 X 상부 패드(311) 사이에 제공될 수 있다. X 상부 패드(311), 제1 B 상부 스터브(324a), 및 제2 B 상부 스터브(324b)는 일 방향을 따라 배열될 수 있다. 제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)는 전도성 물질을 포함할 수 있다. 예를 들어, 제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, 제1 B 상부 스터브(324a), 제2 B 상부 스터브(324b), 및 X 상부 패드(311)는 단일 구조체를 구성할 수 있다. 예를 들어, 제1 B 상부 스터브(324a), 제2 B 상부 스터브(324b), 및 X 상부 패드(311)는 이들 사이의 경계없이 서로 연결될 수 있다. Referring to FIG. 19 , a first B
제1 B 상부 스터브(324a)는 일 방향으로 연장할 수 있다. 제1 B 상부 스터브(324a)의 연장 방향을 따르는 일단은 X 상부 패드(311)에 접하고, 타단은 제2 B 상부 스터브(324b)에 접할 수 있다. 제1 B 상부 스터브(324a)는 상부 접지 플레이트(GL1)로부터 이격될 수 있다.The first B
제2 B 상부 스터브(324b)는 고리 형상을 가질 수 있다. 제2 B 상부 스터브(324b)가 사각 고리 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예에서, 제2 B 상부 스터브(324b)는 원형 고리 또는 사각형이 아닌 다각형 고리 형상을 가질 수 있다. 제2 B 상부 스터브(324b)는 상부 접지 플레이트(GL1)로부터 이격될 수 있다. 제1 B 상부 스터브(324a)의 내측에 제4 유전층(IL4)이 노출될 수 있다. The second B
제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. When a high frequency electrical signal (or high frequency feed signal) is applied to the first B
도 19를 참조하여 설명된 내용은 Y 상부 패드에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 19의 X 상부 패드(311)는 도 1 내지 도 5를 참조하여 설명되는 Y 상부 패드(312)로 대체될 수 있다. The contents described with reference to FIG. 19 may be substantially equally applied to the Y upper pad. For example, the
도 20을 참조하면, 제3 B 상부 스터브(324c)가 제공될 수 있다. 제3 B 상부 스터브(324c)는 제2 B 상부 스터브(324b)와 상부 접지 플레이트(GL1) 사이에 제공될 수 있다. 제3 B 상부 스터브(324c)는 제1 B 상부 스터브(324a)의 연장 방향과 평행한 방향을 따라 연장할 수 있다. 제1 B 상부 스터브(324a)의 연장 방향을 따르는 일단은 제2 B 상부 스터브(324b)에 접하고, 타단은 상부 접지 플레이트(GL1)에 접할 수 있다. 제3 B 상부 스터브(324c)는 전도성 물질을 포함할 수 있다. 예를 들어, 제3 B 상부 스터브(324c)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, 제3 B 상부 스터브(324c) 및 제2 B 상부 스터브(324b)는 단일 구조체를 구성할 수 있다. 예를 들어, 제3 B 상부 스터브(324c) 및 제2 B 상부 스터브(324b)는 이들 사이의 경계없이 서로 연결될 수 있다.Referring to FIG. 20 , a third B
X 상부 패드(311)를 통해 제1 B 상부 스터브(324a), 제2 B 상부 스터브(324b), 및 제3 B 상부 스터브(324c)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 B 상부 스터브(324a) 및 제2 B 상부 스터브(324b)와 상부 접지 플레이트(GL1)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있고, 제3 B 상부 스터브(324c)는 임피던스 매칭에 이용되는 인덕터를 구성할 수 있다. When a high-frequency electrical signal (or high-frequency power supply signal) is applied to the first B
도 20을 참조하여 설명된 내용은 Y 상부 패드에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 20의 X 상부 패드(311)는 도 1 내지 도 5를 참조하여 설명되는 Y 상부 패드(312)로 대체될 수 있다. The contents described with reference to FIG. 20 may be substantially equally applied to the Y upper pad. For example, the
도 21 및 도 22는 예시적인 실시예에 따른 하부 스터브를 설명하기 위한 도면들이다. 설명의 간결함을 위해, 본 개시는 도 1 내지 도 5를 참조하여 설명된 것과의 차이점을 중심으로 설명된다. 21 and 22 are views for explaining a lower stub according to an exemplary embodiment. For brevity of description, the present disclosure will be described focusing on differences from those described with reference to FIGS. 1 to 5 .
도 21을 참조하면, 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)가 제공될 수 있다. 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 X 하부 패드(411)를 사이에 두고 서로 반대편에 제공될 수 있다. 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 X 하부 패드(411)로부터 서로 반대 방향으로 연장될 수 있다. 제1 A 하부 스터브(423a)는 하부 접지 플레이트(GL2)로부터 이격될 수 있다. 제2 A 하부 스터브(423b)는 하부 접지 플레이트(GL2)에 접할 수 있다. 제2 A 하부 스터브(423b)의 연장 방향을 따르는 일단은 X 하부 패드(411)에 접하고, 타단은 하부 접지 플레이트(GL2)에 접할 수 있다. 제2 A 하부 스터브(423b)의 연장 방향을 따르는 측면들은 하부 접지 플레이트(GL2)로부터 이격될 수 있다.Referring to FIG. 21 , a first A
제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 전도성 물질을 포함할 수 있다. 예를 들어, 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. 일 예에서, 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 X 하부 패드(411)는 단일 구조체를 구성할 수 있다. 예를 들어, 제1 A 하부 스터브(423a) 및 제2 A 하부 스터브(423b)는 X 하부 패드(411)는 이들 사이의 경계없이 서로 연결될 수 있다. The first A
제1 A 하부 스터브(423a)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제1 A 하부 스터브(423a)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다. 제2 A 하부 스터브(423b)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 A 하부 스터브(423b)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터 및 인덕터를 구성할 수 있다. When a high frequency electric signal (or high frequency power supply signal) is applied to the 1st A
도 21을 참조하여 설명된 내용은 Y 하부 패드에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 21의 X 하부 패드(411)는 도 1 내지 도 5를 참조하여 설명되는 Y 상부 패드(412)로 대체될 수 있다. The contents described with reference to FIG. 21 may be substantially equally applied to the Y lower pad. For example, the X
도 22를 참조하면, 제2 하부 스터브(424)가 제공될 수 있다. 제2 하부 스터브(424)는 X 하부 패드(411)의 일측으로부터 타측으로 연장될 수 있다. 제2 하부 스터브(424)는 고리 형상을 가질 수 있다. 제2 하부 스터브(424)가 원형 고리 형상을 갖는 것으로 도시되었으나, 이는 예시적인 것이다. 제2 하부 스터브(424)의 형상은 필요에 따라 정해질 수 있다. 제2 하부 스터브(424)는 전도성 물질을 포함할 수 있다. 예를 들어, 제2 하부 스터브(424)는 구리(Cu), 알루미늄(Al), 금(Au), 또는 은(Ag)을 포함할 수 있다. X 하부 패드(411) 및 제2 하부 스터브(424)는 단일 구조체를 구성할 수 있다. 예를 들어, X 하부 패드(411) 및 제2 하부 스터브(424)는 이들 사이의 경계없이 서로 연결될 수 있다. 제2 하부 스터브(424)에 고주파 전기 신호(또는 고주파 급전 신호)가 인가될 때, 제2 하부 스터브(424)와 하부 접지 플레이트(GL2)는 임피던스 매칭에 이용되는 커패시터를 구성할 수 있다.Referring to FIG. 22 , a second
도 22를 참조하여 설명된 내용은 Y 하부 패드에 대해 실질적으로 동일하게 적용될 수 있다. 예를 들어, 도 22의 X 하부 패드(411)는 도 1 내지 도 5를 참조하여 설명되는 Y 상부 패드(412)로 대체될 수 있다. The contents described with reference to FIG. 22 may be substantially equally applied to the Y lower pad. For example, the X
도 23은 예시적인 실시예에 따른 안테나 어레이의 평면도이다. 23 is a plan view of an antenna array according to an exemplary embodiment.
도 23을 참조하면, 안테나 어레이(2000)가 제공될 수 있다. 안테나 어레이(2000)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열되는 복수의 적층형 패치 안테나들(PA)을 포함할 수 있다. 복수의 적층형 패치 안테나들(PA)의 각각은 앞에서 설명된 적층형 패치 안테나들(10, 11, 12, 13) 중 하나일 수 있다. Referring to FIG. 23 , an
상부 안테나 패치(120)는 제1 유전층(IL1) 상에 제공될 수 있다. 상부 안테나 패치(120)를 제외한 나머지 구성 요소들은 제1 유전층(IL1) 아래에 제공될 수 있다. 복수의 적층형 패치 안테나들(PA) 각각 독립적으로 작동하거나, 인접한 몇몇 적층형 패치 안테나들(PA)끼리 동일하게 작동될 수 있다. The
본 개시는 X 급전 라인(도 1의 221)의 길이 방향(제1 방향(DR1)) 또는 Y 급전 라인(도 1의 222)의 길이 방향(제2 방향(DR2))을 따라서 상부 안테나 패치(120)와 하부 안테나 패치(도 1의 110)가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 광대역 매칭 회로를 구현하는 적층형 패치 안테나(PA)를 포함하는 안테나 어레이(2000)를 제공할 수 있다.The present disclosure relates to an upper antenna patch along the longitudinal direction (first direction DR1) of an X feed line (221 in FIG. 1) or the longitudinal direction (second direction DR2) of a Y feed line (222 in FIG. 1) ( 120) and a lower antenna patch (110 in FIG. 1) having a large size deviation, it is possible to provide an
도 24는 예시적인 실시예에 따른 안테나 패키지의 단면도이다. Fig. 24 is a cross-sectional view of an antenna package according to an exemplary embodiment.
도 24를 참조하면, 안테나 패키지(3000)가 제공될 수 있다. 안테나 패키지(3000)는 안테나 어레이(3100) 및 제어 칩(3200)을 포함할 수 있다. 안테나 어레이(3100)는 도 23을 참조하여 설명된 안테나 어레이(2000)와 실질적으로 동일할 수 있다. 안테나 어레이(3100)는 복수의 상부 안테나 패치들(110) 및 복수의 하부 안테나 패치들(120)을 포함할 수 있다. 안테나 어레이(3100)의 하부면 상에 복수의 외부 솔더들(3320)이 제공되어, 복수의 적층형 패치 안테나들(PA)과 외부 장치를 전기적으로 연결할 수 있다. Referring to FIG. 24 , an
제어 칩(3200)은 안테나 어레이(3100)에 인접하게 제공될 수 있다. 제어 칩(3200)이 안테나 어레이의 아래 쪽에 배치되는 것으로 도시되었으나, 이는 예시적인 것이다. 제어 칩(3200)의 위치는 필요에 따라 정해질 수 있다. 제어 칩(3200)은 안테나 어레이(3100)를 제어할 수 있다. 예를 들어, 제어 칩(3200)은 복수의 상부 안테나 패치들(110) 및 복수의 하부 안테나 패치들(120)에 고주파 전기 신호(또는 고주파 급전 신호)를 제공할 수 있다. 제어 칩(3200)과 안테나 어레이(3100) 사이에 복수의 내부 솔더들(3310)이 제공되어, 전기 신호들을 전송할 수 있다. The
본 개시는 X 급전 라인(도 1의 221)의 길이 방향(도 1의 제1 방향(DR1)) 또는 Y 급전 라인(도 1의 222)의 길이 방향(도 1의 제2 방향(DR2))을 따라서 상부 안테나 패치(120)와 하부 안테나 패치(110)가 큰 크기 편차를 가지더라도 임피던스 매칭이 될 수 있는 광대역 매칭 회로를 구현하는 적층형 패치 안테나를 포함하는 안테나 패키지(3000)를 제공할 수 있다.The present disclosure is in the longitudinal direction of the X feed line (221 in FIG. 1) (the first direction DR1 in FIG. 1) or in the longitudinal direction of the Y feed line (222 in FIG. 1) (the second direction DR2 in FIG. 1). Accordingly, it is possible to provide an
본 개시의 기술적 사상의 실시예들에 대한 이상의 설명은 본 개시의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 개시의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 개시의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The above description of embodiments of the technical idea of the present disclosure provides examples for explanation of the technical idea of the present disclosure. Therefore, the technical spirit of the present disclosure is not limited to the above embodiments, and many modifications and changes, such as performing a combination of the above embodiments by those skilled in the art within the technical spirit of the present disclosure It is clear that this is possible.
Claims (20)
상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드;
상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인;
상기 제1 급전 패드 상에 제공되는 하부 안테나 패치;
상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치;
상기 제1 상부 홀 내에 제공되는 제1 상부 패드; 및
상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 적층형 패치 안테나. an upper ground plate having a first upper hole;
a first feeding pad provided on the upper ground plate;
a first feed line extending from the first feed pad along a first direction;
a lower antenna patch provided on the first feeding pad;
an upper antenna patch provided on the lower antenna patch;
a first upper pad provided in the first upper hole; and
and a first upper stub protruding from a side surface of the first upper pad.
상기 제1 방향을 따르는 상기 상부 안테나 패치의 크기는 상기 제1 방향을 따르는 상기 하부 안테나 패치의 크기보다 15 % 이상 큰 적층형 패치 안테나.According to claim 1,
A size of the upper antenna patch along the first direction is 15% or more larger than a size of the lower antenna patch along the first direction.
상기 상부 접지 플레이트 상에 제공되는 제2 급전 패드; 및
상기 제2 급전 패드로부터 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 제2 급전 라인;을 더 포함하되,
상기 제2 방향을 따르는 상기 상부 안테나 패치의 크기는 상기 제2 방향을 따르는 상기 하부 안테나 패치의 크기보다 15 % 이상 큰 적층형 패치 안테나.According to claim 1,
a second feeding pad provided on the upper ground plate; and
A second feed line extending from the second feed pad along a second direction crossing the first direction; further comprising,
A size of the upper antenna patch along the second direction is 15% or more larger than a size of the lower antenna patch along the second direction.
상기 제2 급전 패드와 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 중첩되는 제2 상부 패드; 및
상기 제2 상부 패드의 측면으로부터 돌출되는 제2 상부 스터브;를 더 포함하는 적층형 패치 안테나. According to claim 3,
a second upper pad overlapping the second feeding pad along a third direction perpendicular to the first and second directions; and
The stacked patch antenna further comprising a second upper stub protruding from a side surface of the second upper pad.
상기 제1 급전 라인은 상기 하부 안테나 패치 및 상기 상부 접지 플레이트 사이에 제공되는 적층형 패치 안테나.According to claim 1,
The first feed line is provided between the lower antenna patch and the upper ground plate.
상기 상부 접지 플레이트에 대해 상기 하부 안테나 패치의 반대편에 제공되는 하부 접지 플레이트;
상기 제1 하부 홀 내에 제공되는 제1 하부 패드; 및
상기 하부 패드의 측면으로부터 돌출되는 제1 하부 스터브;를 더 포함하되,
상기 제1 하부 스터브는 상기 하부 접지 플레이트로부터 이격되는 적층형 패치 안테나.According to claim 1,
a lower ground plate provided on an opposite side of the lower antenna patch to the upper ground plate;
a first lower pad provided in the first lower hole; and
Further comprising a first lower stub protruding from a side surface of the lower pad,
The first lower stub is spaced apart from the lower ground plate.
상기 하부 패드의 측면으로부터 돌출되는 제2 하부 스터브;를 더 포함하되,
상기 제2 하부 스터브는 상기 하부 접지 플레이트로부터 이격되는 적층형 패치 안테나.According to claim 6,
Further comprising a second lower stub protruding from the side surface of the lower pad,
The second lower stub is spaced apart from the lower ground plate.
상기 하부 패드의 측면으로부터 돌출되는 제2 하부 스터브;를 더 포함하되,
상기 제2 하부 스터브는 상기 하부 접지 플레이트에 접하는 적층형 패치 안테나.According to claim 6,
Further comprising a second lower stub protruding from the side surface of the lower pad,
The second lower stub is in contact with the lower ground plate.
상기 제1 하부 스터브는 상기 하부 패드의 일측으로부터 돌출되어, 상기 하부 패드의 타측에 연결되는 적층형 패치 안테나.According to claim 6,
The first lower stub protrudes from one side of the lower pad and is connected to the other side of the lower pad.
상기 제1 상부 스터브는 상기 상부 접지 플레이트로부터 이격되는 적층형 패치 안테나.According to claim 1,
The first upper stub is spaced apart from the upper ground plate.
상기 상부 접지 플레이트로부터 돌출되는 제2 상부 스터브;를 더 포함하되,
상기 제2 상부 스터브는 상기 상부 접지 플레이트에 접하는 적층형 패치 안테나.According to claim 10,
A second upper stub protruding from the upper ground plate; further comprising,
The second upper stub is in contact with the upper ground plate.
상기 제1 상부 스터브에 대해 상기 제1 상부 패드의 반대편에 배치되는 제3 상부 스터브;를 더 포함하되,
상기 제3 상부 스터브는 고리 형상을 갖고, 상기 상부 접지 플레이트로부터 이격되는 적층형 패치 안테나.According to claim 10,
A third upper stub disposed opposite the first upper pad to the first upper stub;
The third upper stub has a ring shape and is spaced apart from the upper ground plate.
상기 제3 상부 스터브와 상기 상부 접지 플레이트 사이에 제공되는 제4 상부 스터브;를 더 포함하되,
상기 제4 상부 스터브는 상기 제3 상부 스터브와 상기 상부 접지 플레이트에 접하는 적층형 패치 안테나.According to claim 12,
A fourth upper stub provided between the third upper stub and the upper ground plate; further comprising,
The fourth upper stub is in contact with the third upper stub and the upper ground plate.
상기 제1 급전 패드로부터 돌출되는 급전 스터브;를 더 포함하는 적층형 패치 안테나.According to claim 1,
The stacked patch antenna further comprising a feed stub protruding from the first feed pad.
상기 급전 스터브는 상기 제1 급전 패드의 일측으로부터 돌출되어, 상기 제1 급전 패드의 타측에 연결되는 적층형 패치 안테나.15. The method of claim 14,
The feeding stub protrudes from one side of the first feeding pad and is connected to the other side of the first feeding pad.
상기 급전 스터브 및 상기 제1 급전 패드에 의해 둘러싸이는 영역에 제공되는 보조 패드;를 더 포함하되,
상기 보조 패드는 상기 급전 스터브 및 상기 제1 급전 패드로부터 이격되는 적층형 패치 안테나. According to claim 15,
An auxiliary pad provided in an area surrounded by the power supply stub and the first power supply pad,
The auxiliary pad is spaced apart from the feed stub and the first feed pad.
상기 제1 급전 라인에 대해 상기 제1 급전 패드의 반대편에 배치되는 연결 패드; 및
상기 연결 패드 및 상기 하부 안테나 패치 사이에 제공되는 연결 비아;를 더 포함하되,
상기 연결 비아는 상기 연결 패드 및 상기 하부 안테나 패치에 접하는 적층형 패치 안테나. According to claim 1,
a connection pad disposed opposite to the first feed pad with respect to the first feed line; and
Further comprising a connection via provided between the connection pad and the lower antenna patch,
The connection via contacts the connection pad and the lower antenna patch.
상기 하부 안테나 패치의 측면으로부터 돌출되는 돌출 패드;를 더 포함하되,
상기 돌출 패드 및 상기 연결 패드는 서로 마주하는 적층형 패치 안테나.18. The method of claim 17,
Further comprising a protruding pad protruding from the side of the lower antenna patch,
The multilayer patch antenna of claim 1 , wherein the protrusion pad and the connection pad face each other.
상기 복수의 적층형 패치 안테나들의 각각은, 제1 상부 홀을 가지는 상부 접지 플레이트, 상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드, 상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인, 상기 제1 급전 패드 상에 제공되는 하부 안테나 패치, 상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치, 상기 제1 상부 홀 내에 제공되는 제1 상부 패드, 및 상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 안테나 어레이.Including a plurality of stacked patch antennas,
Each of the plurality of stacked patch antennas includes an upper ground plate having a first upper hole, a first feed pad provided on the upper ground plate, and a first feed line extending from the first feed pad along a first direction. , a lower antenna patch provided on the first feeding pad, an upper antenna patch provided on the lower antenna patch, a first upper pad provided in the first upper hole, and a protrusion protruding from a side surface of the first upper pad An antenna array comprising a; first upper stub.
상기 복수의 적층형 패치 안테나들에 고주파 전기 신호(또는 고주파 급전 신호)를 제공하는 제어 칩;을 포함하되,
상기 복수의 적층형 패치 안테나들의 각각은, 제1 상부 홀을 가지는 상부 접지 플레이트, 상기 상부 접지 플레이트 상에 제공되는 제1 급전 패드, 상기 제1 급전 패드로부터 제1 방향을 따라 연장하는 제1 급전 라인, 상기 제1 급전 패드 상에 제공되는 하부 안테나 패치, 상기 하부 안테나 패치 상에 제공되는 상부 안테나 패치, 상기 제1 상부 홀 내에 제공되는 제1 상부 패드, 및 상기 제1 상부 패드의 측면으로부터 돌출되는 제1 상부 스터브;를 포함하는 안테나 패키지.
a plurality of stacked patch antennas; and
A control chip providing high-frequency electrical signals (or high-frequency feed signals) to the plurality of stacked patch antennas;
Each of the plurality of stacked patch antennas includes an upper ground plate having a first upper hole, a first feed pad provided on the upper ground plate, and a first feed line extending from the first feed pad along a first direction. , a lower antenna patch provided on the first feeding pad, an upper antenna patch provided on the lower antenna patch, a first upper pad provided in the first upper hole, and a protrusion protruding from a side surface of the first upper pad An antenna package including a; first upper stub.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202280037209.8A CN117355991A (en) | 2021-05-25 | 2022-04-19 | Stacked patch antenna, antenna array, and antenna package |
EP22811487.2A EP4290699A1 (en) | 2021-05-25 | 2022-04-19 | Laminated patch antenna, antenna array, and antenna package |
PCT/KR2022/005592 WO2022250294A1 (en) | 2021-05-25 | 2022-04-19 | Laminated patch antenna, antenna array, and antenna package |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210066697 | 2021-05-25 | ||
KR20210066697 | 2021-05-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220159235A true KR20220159235A (en) | 2022-12-02 |
Family
ID=84417996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210113399A KR20220159235A (en) | 2021-05-25 | 2021-08-26 | Stacked patch antenna, antenna array, and antenna package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220159235A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117175196A (en) * | 2023-03-16 | 2023-12-05 | 广州程星通信科技有限公司 | Common-caliber antenna array |
-
2021
- 2021-08-26 KR KR1020210113399A patent/KR20220159235A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117175196A (en) * | 2023-03-16 | 2023-12-05 | 广州程星通信科技有限公司 | Common-caliber antenna array |
CN117175196B (en) * | 2023-03-16 | 2024-04-12 | 广州程星通信科技有限公司 | Common-caliber antenna array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6129857B2 (en) | Dual-polarized antenna | |
US9711466B2 (en) | Electronic apparatus operable in high frequencies | |
JP6937387B2 (en) | Shielded microwave transmission line | |
JP2010511361A (en) | Antenna power supply module | |
US11469511B2 (en) | Waveguide microstrip line converter and antenna device | |
US11659658B2 (en) | Multilayer board | |
US20160322942A1 (en) | Improved matching techniques for wide-bandgap power transistors | |
KR20220159235A (en) | Stacked patch antenna, antenna array, and antenna package | |
US4647880A (en) | Microwave diode phase shifter | |
WO2011111130A1 (en) | Semiconductor apparatus | |
US10686423B2 (en) | Phase-shifting circuit and antenna device | |
EP4290699A1 (en) | Laminated patch antenna, antenna array, and antenna package | |
CN117355991A (en) | Stacked patch antenna, antenna array, and antenna package | |
KR860000971B1 (en) | Microwave field effect transistor | |
US6208219B1 (en) | Broadband RF circuits with microstrips laid out in randomly meandering paths | |
JP6734099B2 (en) | High frequency circuit board | |
US6459049B1 (en) | High density signal routing | |
JP7151456B2 (en) | Impedance compensation circuit | |
US20040223306A1 (en) | AC coupling circuit having a large capacitance and a good frequency response | |
US9960471B2 (en) | Transmission line | |
JP4444994B2 (en) | Multi-element planar antenna | |
US20230100141A1 (en) | Transmission line | |
US20220224006A1 (en) | Antenna device | |
JP6305066B2 (en) | Power supply circuit | |
US20240079760A1 (en) | Antenna array with replaceable antenna cell |