KR20220155591A - 고성능 코팅을 갖는 반도체 챔버 구성요소들 - Google Patents

고성능 코팅을 갖는 반도체 챔버 구성요소들 Download PDF

Info

Publication number
KR20220155591A
KR20220155591A KR1020227035840A KR20227035840A KR20220155591A KR 20220155591 A KR20220155591 A KR 20220155591A KR 1020227035840 A KR1020227035840 A KR 1020227035840A KR 20227035840 A KR20227035840 A KR 20227035840A KR 20220155591 A KR20220155591 A KR 20220155591A
Authority
KR
South Korea
Prior art keywords
platen
coating
silicon
substrate support
semiconductor processing
Prior art date
Application number
KR1020227035840A
Other languages
English (en)
Inventor
칼리타 라크쉐스와르
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220155591A publication Critical patent/KR20220155591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Combustion Methods Of Internal-Combustion Engines (AREA)

Abstract

예시적인 반도체 처리 챔버들은 챔버 몸체를 포함할 수 있다. 챔버들은 샤워헤드를 포함할 수 있다. 챔버들은 기판 지지부를 포함할 수 있다. 기판 지지부는 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼을 포함할 수 있다. 기판 지지부는 플래튼의 제1 표면에 대향하는 플래튼의 제2 표면을 따라 플래튼과 결합된 샤프트를 포함할 수 있다. 샤프트는 챔버 몸체를 적어도 부분적으로 통해 연장될 수 있다. 코팅은 플래튼의 제1 표면 주위에, 플래튼의 제2 표면 주위에, 그리고 샤프트 주위에 등각으로 연장될 수 있다.

Description

고성능 코팅을 갖는 반도체 챔버 구성요소들
관련 출원들에 대한 상호 참조
본 출원은 2020년 10월 26일자로 출원되고 발명의 명칭이 "SEMICONDUCTOR CHAMBER COMPONENTS WITH HIGH-PERFORMANCE COATING"인 미국 특허 출원 번호 17/080,560의 이익 및 우선권을 주장하며, 이로써 상기 미국 특허 출원은 그 전체가 참조로 포함된다.
본 기술은 반도체 시스템들, 프로세스들 및 장비에 관한 것이다. 더 구체적으로, 본 기술은 챔버 구성요소들 상에 코팅들을 포함하거나 형성하는 시스템들에 관한 것이다.
집적 회로들은, 복잡하게 패터닝된 물질 층들을 기판 표면들 상에 생성하는 프로세스들에 의해 가능해진다. 패터닝된 물질을 기판 상에 생성하는 것은, 노출된 물질의 제거를 위한 제어된 방법들을 필요로 한다. 포토레지스트의 패턴을 아래 놓인 층들 내에 전사하는 것, 층들을 박형화하는 것, 또는 표면 상에 이미 존재하는 피처들의 측방향 치수들을 박형화하는 것을 포함하는 다양한 목적들을 위해 화학적 식각이 사용된다. 종종, 하나의 물질을 다른 물질보다 더 빠르게 식각하여, 예를 들어, 패턴 전사 프로세스를 용이하게 하는 식각 프로세스를 갖는 것이 바람직하다. 그러한 식각 프로세스를 제1 물질에 대해 선택적이라고 한다. 물질들, 회로들, 및 프로세스들의 다양성의 결과로서, 다양한 물질들에 대하여 선택도를 갖는 식각 프로세스들이 개발되었다.
식각 프로세스들은 프로세스에 사용되는 물질들에 기초하여 습식 또는 건식으로 칭해질 수 있다. 습식 HF 식각은 다른 유전체들 및 물질들에 비해 산화규소를 우선적으로 제거한다. 그러나, 습식 프로세스들은 일부 제약된 트렌치들에 침투하는데 어려움을 가질 수 있고, 또한, 때로는 나머지 물질을 변형시킬 수 있다. 습식 프로세스들은 또한, 챔버 구성요소들을 손상시킬 수 있다. 예를 들어, HF 식각제들은 금속들, 예컨대, 알루미늄 합금들로 만들어진 챔버 구성요소들을 화학적으로 공격할 수 있다. 기판 처리 영역 내에 형성된 국부 플라즈마들에서 야기되는 건식 식각들은, 더 제약된 트렌치들을 관통할 수 있고 섬세한 나머지 구조들의 더 적은 변형을 보여줄 수 있다. 그러나, 국부 플라즈마들은 방전 시에 전기 아크들의 생성을 통해 기판을 손상시킬 수 있다. 국부 플라즈마들뿐만 아니라 플라즈마 유출물들이 또한, 챔버 구성요소들을 손상시킬 수 있다.
따라서, 고품질 디바이스들 및 구조들을 생성하기 위해 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이러한 그리고 다른 필요들이 본 기술에 의해 해결된다.
예시적인 반도체 처리 챔버들은 챔버 몸체를 포함할 수 있다. 챔버들은 샤워헤드를 포함할 수 있다. 챔버들은 기판 지지부를 포함할 수 있다. 기판 지지부는 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼을 포함할 수 있다. 기판 지지부는 플래튼의 제1 표면에 대향하는 플래튼의 제2 표면을 따라 플래튼과 결합된 샤프트를 포함할 수 있다. 샤프트는 챔버 몸체를 적어도 부분적으로 통해 연장될 수 있다. 코팅은 플래튼의 제1 표면 주위에, 플래튼의 제2 표면 주위에, 그리고 샤프트 주위에 등각으로 연장될 수 있다.
일부 실시예들에서, 코팅은 규소 함유 코팅일 수 있거나 이를 포함할 수 있다. 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소일 수 있거나 이를 포함할 수 있다. 플래튼은 플래튼의 제1 표면으로부터 연장되는 복수의 돌출부들을 한정할 수 있다. 코팅은, 복수의 돌출부들의 각각의 돌출부 주위에 연장될 수 있다. 코팅은, 모든 코팅된 표면들 상의 약 1 ㎛ 이상의 두께를 특징으로 할 수 있다. 기판 지지부의 제1 표면에 걸친 코팅은 약 10% 이하의 두께 변동을 특징으로 할 수 있다. 제1 표면으로부터 연장되는, 플래튼의 코너 피처는 플래튼의 제1 표면을 따른 코팅 두께보다 적어도 10% 더 큰 코팅 두께를 특징으로 할 수 있다. 기판 지지부의 샤프트는 반도체 처리 챔버 외부의 허브와 결합될 수 있다. 코팅은 샤프트를 따라 허브까지 연장될 수 있다. 플래튼은 질화알루미늄일 수 있거나 이를 포함할 수 있다. 샤워헤드는 제1 판 및 제2 판을 포함할 수 있고, 제1 판 및 제2 판은 이들 사이에 체적을 한정하기 위해 함께 결합된다. 샤워헤드의 제1 판 및 제2 판의 외부 표면들은 기판 지지부와 유사한 물질로 코팅될 수 있다.
본 기술의 일부 실시예들은 반도체 처리 방법들을 포함할 수 있다. 방법들은 할로겐 함유 전구체의 플라즈마 유출물들을 반도체 처리 챔버의 처리 영역 내로 전달하는 단계를 포함할 수 있다. 반도체 처리 챔버는 챔버 몸체를 포함할 수 있다. 챔버는 샤워헤드를 포함할 수 있다. 챔버는 기판 지지부를 포함할 수 있다. 기판 지지부는 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼을 포함할 수 있다. 기판 지지부는 플래튼의 제1 표면에 대향하는 플래튼의 제2 표면을 따라 플래튼과 결합된 샤프트를 포함할 수 있다. 샤프트는 챔버 몸체를 적어도 부분적으로 통해 연장될 수 있다. 코팅은 플래튼의 제1 표면 주위에, 플래튼의 제2 표면 주위에, 그리고 샤프트 주위에 연장될 수 있다.
일부 실시예들에서, 방법들은 반도체 처리 챔버로부터 분리된 코팅 챔버에서 기판 지지부를 코팅하는 단계를 포함할 수 있다. 방법들은 반도체 처리 챔버 내에 기판 지지부를 설치하는 단계를 포함할 수 있다. 방법들은 반도체 처리 챔버 내에서 적어도 10개의 기판들을 처리하는 단계, 또는 기판 지지부를 제거하기 전에 반도체 처리 챔버의 처리 영역을 할로겐 함유 전구체로 적어도 10회 세정하는 단계를 포함할 수 있다. 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소일 수 있거나 이를 포함할 수 있다. 코팅은, 모든 코팅된 표면들 상의 약 1 ㎛ 이상의 두께를 특징으로 할 수 있다. 기판 지지부의 제1 표면에 걸친 코팅은 약 10% 이하의 두께 변동을 특징으로 할 수 있다. 제1 표면으로부터 연장되는, 플래튼의 코너 피처는 플래튼의 제1 표면을 따른 코팅 두께보다 적어도 10% 더 큰 코팅 두께를 특징으로 할 수 있다.
본 기술의 일부 실시예들은 반도체 처리 챔버들을 포함할 수 있다. 챔버들은 챔버 몸체를 포함할 수 있다. 챔버들은 샤워헤드를 포함할 수 있다. 챔버들은 기판 지지부를 포함할 수 있다. 기판 지지부는 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼을 포함할 수 있다. 기판 지지부는 플래튼의 제1 표면에 대향하는 플래튼의 제2 표면을 따라 플래튼과 결합된 샤프트를 포함할 수 있다. 샤프트는 챔버 몸체를 적어도 부분적으로 통해 연장될 수 있다. 코팅은 플래튼의 제1 표면 주위에, 플래튼의 제2 표면 주위에, 그리고 샤프트 주위에 연장될 수 있다. 코팅은, 모든 코팅된 표면들 상의 약 5 ㎛ 이상의 두께를 특징으로 할 수 있다. 일부 실시예들에서, 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소일 수 있거나 이를 포함할 수 있다.
그러한 기술은 종래의 시스템들 및 기법들에 비해 많은 이익들을 제공할 수 있다. 예를 들어, 본 기술의 실시예들은 임의의 개수의 부식성 프로세스들로부터 보호될 수 있는 기판 지지부들을 제공할 수 있다. 추가적으로, 기판 지지부들 및/또는 다른 구성요소들 상에 형성되는 보호 코팅들은 수백 또는 수천 개의 웨이퍼들에 대해 유지될 수 있고, 이는 처리량을 증가시킬 수 있다. 이러한 실시예들 및 다른 실시예들은, 자신들의 많은 장점들 및 피처들과 함께, 이하의 설명 및 첨부 도면들과 함께 더 상세히 설명된다.
개시된 기술의 속성 및 장점들의 추가적인 이해는, 본 명세서의 나머지 부분들 및 도면들을 참조하여 실현될 수 있다.
도 1은 본 기술의 일부 실시예들에 따른 예시적인 처리 시스템의 상면도를 도시한다.
도 2a는 본 기술의 실시예들에 따른 예시적인 처리 챔버의 개략적인 단면도를 도시한다.
도 2b는, 본 기술의 실시예들에 따른, 도 2a에 예시된 처리 챔버의 일부의 상세도를 도시한다.
도 3은 본 기술의 실시예들에 따른 예시적인 샤워헤드의 저면도를 도시한다.
도 4는 본 기술의 일부 실시예들에 따른 예시적인 반도체 처리 챔버의 개략적인 부분 단면도를 도시한다.
도 5는 본 기술의 일부 실시예들에 따른 예시적인 기판 지지 조립체의 개략적인 부분 단면도를 도시한다.
도 6은 본 기술의 일부 실시예들에 따른 방법의 예시적인 작동들을 도시한다.
도면들 중 몇몇은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 축척을 고려했다고 구체적으로 언급되지 않는 한, 축척을 고려하지 않은 것임을 이해해야 한다. 추가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있고, 예시의 목적들을 위해 과장된 성분을 포함할 수 있다.
첨부 도면들에서, 유사한 구성요소들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성요소들은, 유사한 구성요소들을 구별하는 문자를 참조 라벨 뒤에 둠으로써 구별될 수 있다. 제1 참조 라벨만이 본 명세서에 사용되는 경우, 본 설명은, 문자에 관계없이, 동일한 제1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 구성요소에 적용가능하다.
반도체 처리는 복잡하게 패터닝된 물질을 기판 상에 생성하는 다수의 작동들을 포함할 수 있다. 작동들은, 원격으로 또는 기판 수준에 형성된 플라즈마 강화 물질들을 포함하는 부식성 또는 침식성 물질들을 활용할 수 있는 다수의 형성 및 제거 프로세스들을 포함할 수 있다. 예를 들어, 할로겐 함유 가스는 처리 영역 내로 유동될 수 있고, 처리 영역에서 물질의 플라즈마 유출물들 또는 가스는 영역 내에 위치된 기판과 접촉한다. 식각제가 기판 물질을 우선적으로 식각할 수 있지만, 화학적 식각제는 또한, 챔버 내의 다른 구성요소들과 접촉할 수 있다. 식각제는 구성요소들을 화학적으로 공격할 수 있고, 수행되는 프로세스에 따라, 구성요소들 중 하나 이상은 플라즈마 유출물들로 충격을 받을 수 있고, 이는 또한 물질들을 침식시킬 수 있다. 식각제에 의해 야기되는, 챔버 구성요소들에 대한 화학적 및 물리적 손상은 시간에 따른 마모를 야기할 수 있고, 이는 챔버에 대한 교체 비용들 및 비가동시간을 증가시킬 수 있다. 유사하게, 퇴적 프로세스들은 물질들을 기판들 상에 형성하거나 퇴적시키기 위해 플라즈마 강화 프로세스들을 사용할 수 있는데, 물질들은 챔버 구성요소들 상에 또한 퇴적될 수 있다. 이는, 기판이 챔버로부터 제거되고 나면 세정 작동들을 요구할 수 있다. 세정 프로세스들은 처리 챔버의 표면들 상에 퇴적된 물질을 제거하기 위해 하나 이상의 할로겐 함유 전구체 또는 이러한 전구체들의 플라즈마 유출물들을 활용하는 단계를 포함할 수 있다. 세정은 퇴적된 물질을 목표로 할 수 있지만, 많은 노출된 챔버 구성요소 표면들이 유사하게 공격될 수 있다. 예를 들어, 기판이 처리 챔버로부터 제거되고 나면, 기판 지지부의 중심 영역은 잔류 물질 없이 노출될 것이다. 세정 프로세스는 기판 지지부의 피팅(pitting) 또는 다른 제거를 형성하기 시작할 수 있고, 이는 척에 대한 무결성뿐만 아니라 평탄성을 감소시킬 수 있다.
종래의 기술들은 챔버 구성요소들에 대한 부식 및 침식 둘 모두를 제한하려고 노력해왔고, 이러한 메커니즘들 중 하나 또는 둘 모두에 의해 야기되는 손상으로 인해 구성요소들을 정기적으로 교체하는 경향이 있다. 일부 프로세스들은 반도체 기판 처리 전에 시즈닝 프로세스(seasoning process)를 포함할 수 있지만, 이는 추가적인 난제들을 야기할 수 있다. 예를 들어, 시즈닝 프로세스들은 기판 지지부의 부분들을 커버할 수 있지만, 프로세스 및 세정 물질들에 여전히 노출될 수 있는 후면 또는 스템을 완전히 커버하지는 않을 수 있다. 추가적으로, 시즈닝 프로세스들은 전형적으로, 100 나노미터 이하의 코팅을 퇴적시킨다. 이는, 처리되고 있는 각각의 기판에 대해 시즈닝이 교체될 것을 요구할 수 있고, 이는, 큐 시간들을 증가시킬 수 있고, 또한, 균일하거나 완전한 적용범위의 가능성을 감소시킬 수 있다. 본 기술은 기판 처리 이전에 챔버 구성요소들을 코팅함으로써 이러한 문제들을 극복한다. 예를 들어, 구성요소들은 반도체 처리 챔버 내에서 노출되는 표면들 상에 완전히 코팅될 수 있다. 추가적으로, 코팅들은 증가된 두께들을 특징으로 할 수 있고, 이는, 완전한 적용범위를 개선할 수 있을뿐만 아니라 코팅이 재도포되기 전에 구성요소가 다수의 웨이퍼들을 처리하는 데 사용는 것을 허용할 수 있다.
나머지 개시내용은 개시된 기술을 활용하는 특정 식각 프로세스들을 일상적으로 식별할 것이지만, 시스템들 및 방법들이, 설명된 챔버들에서 발생할 수 있는 프로세스들뿐만 아니라 다른 퇴적 및 세정 챔버들에 동등하게 적용가능하다는 것을 쉽게 이해할 것이다. 이에 따라, 본 기술은 오직 이러한 특정 식각 프로세스들 또는 챔버들과만 사용하기 위한 것으로 제한되는 것으로 간주되어서는 안 된다. 본 개시내용은, 본 기술의 실시예들에 따른 이 시스템에 대한 추가적인 변형들 및 조정들이 설명되기 전에, 본 기술의 실시예들에 따른 페디스털들을 포함할 수 있는 하나의 가능한 시스템 및 챔버를 논의할 것이다.
도 1은, 실시예들에 따른 퇴적, 식각, 베이킹, 및 경화 챔버들의 처리 시스템(100)의 일 실시예의 상면도를 도시한다. 이 도면에서, 한 쌍의 전방 개구부 통합 포드들(102)이, 다양한 크기들의 기판들을 공급하고, 이 기판들은, 탠덤 섹션들(tandem sections)(109a-c)에 위치된 기판 처리 챔버들(108a-f) 중 하나 내에 배치되기 전에, 로봇 암들(104)에 의해 수용되고 저압 유지 영역(106) 내에 배치된다. 제2 로봇 암(110)은, 기판 웨이퍼들을 유지 영역(106)으로부터 기판 처리 챔버들(108a-f)로 그리고 되돌려 운송하는 데에 사용될 수 있다. 각각의 기판 처리 챔버(108a-f)는, 플라즈마 강화 화학 기상 퇴적, 원자 층 퇴적, 물리 기상 퇴적, 식각, 사전 세정, 탈기, 배향, 및 어닐링, 애싱 등을 포함하는 다른 기판 프로세스들에 추가하여, 본원에 설명된 반도체 물질들의 스택들의 형성을 포함하는 다수의 기판 처리 작동들을 수행하도록 구비될 수 있다.
기판 처리 챔버들(108a-f)은 유전체 또는 다른 막을 기판 상에 퇴적, 어닐링, 경화 및/또는 식각하기 위한 하나 이상의 시스템 구성요소를 포함할 수 있다. 일 구성에서, 2쌍의 처리 챔버들(예를 들어, 108c-d 및 108e-f)은 기판 상에 유전체 물질을 퇴적시키는 데에 사용될 수 있고, 제3 쌍의 처리 챔버들(예를 들어, 108a-b)은 퇴적된 유전체를 식각하는 데에 사용될 수 있다. 다른 구성에서, 3쌍의 챔버들 전부(예를 들어, 108a-f)가, 교번하는 유전체 막들의 스택들을 기판 상에 퇴적시키도록 구성될 수 있다. 설명되는 프로세스들 중 임의의 하나 이상의 프로세스는 상이한 실시예들에 도시된 제조 시스템으로부터 분리된 챔버들에서 수행될 수 있다. 유전체 막들을 위한 퇴적, 식각, 어닐링, 및 경화 챔버들의 추가적인 구성들이 시스템(100)에 의해 고려될 수 있음을 이해할 것이다.
도 2a는 구획된 플라즈마 생성 영역들을 처리 챔버 내에 갖는 예시적인 프로세스 챔버 시스템(200)의 단면도를 도시한다. 막, 예를 들어, 질화티타늄, 질화탄탈럼, 텅스텐, 규소, 폴리실리콘, 산화규소, 질화규소, 산질화규소, 산탄화규소 등의 식각 동안, 프로세스 가스는 가스 유입구 조립체(205)를 통해 제1 플라즈마 영역(215) 내로 유동될 수 있다. 원격 플라즈마 시스템(RPS)(201)이 시스템에 선택적으로 포함될 수 있고, 제1 가스를 처리할 수 있으며, 이 가스는 그 후 가스 유입구 조립체(205)를 통해 이동한다. 유입구 조립체(205)는 2개 이상의 별개의 가스 공급 채널들을 포함할 수 있고, 가스 공급 채널들에서 제2 채널(도시되지 않음)은, 포함된 경우, RPS(201)를 우회할 수 있다.
냉각 판(203), 면판(217), 이온 억제기(223), 샤워헤드(225), 및 페디스털(265) 또는 기판 지지부 - 기판 지지부는 기판 지지부 상에 배치된 기판(255)을 가짐 - 가 도시되며, 실시예들에 따라 각각 포함될 수 있다. 페디스털(265)은 열 교환 채널을 가질 수 있으며, 기판의 온도를 제어하기 위해 열 교환 채널을 통해 열 교환 유체가 유동하고, 열 교환 채널은 처리 작동들 동안 기판 또는 웨이퍼를 가열하고/거나 냉각하도록 작동될 수 있다. 알루미늄, 세라믹, 또는 이들의 조합을 포함할 수 있는, 페디스털(265)의 웨이퍼 지지 플래터는 또한, 비교적 높은 온도들, 예컨대, 약 100 ℃까지 또는 약 100 ℃ 내지 약 1100 ℃ 이상을 달성하기 위해, 내장된 저항성 가열기 요소를 사용하여 저항성 가열될 수 있다.
면판(217)은 피라미드형, 원뿔형, 또는 좁은 최상부 부분이 넓은 바닥 부분으로 확장되는 다른 유사한 구조일 수 있다. 면판(217)은 추가적으로, 도시된 바와 같이 평평할 수 있고, 프로세스 가스들을 분배하는 데에 사용되는 복수의 관통 채널들을 포함할 수 있다. RPS(201)의 사용에 따라, 플라즈마 생성 가스들 및/또는 플라즈마 여기된 종들은, 제1 플라즈마 영역(215) 내로의 더 균일한 전달을 위해 면판(217)의, 도 2b에 도시된 복수의 홀들을 통과할 수 있다.
예시적인 구성들은, 가스들/종들이 면판(217)의 홀들을 통해 제1 플라즈마 영역(215) 내로 유동하도록, 면판(217)에 의해 제1 플라즈마 영역(215)으로부터 구획된 가스 공급 영역(258) 내로 개방된 가스 유입구 조립체(205)를 갖는 것을 포함할 수 있다. 구조적 및 작동적 피처들은 제1 플라즈마 영역(215)으로부터 다시 공급 영역(258), 가스 유입구 조립체(205) 및 유체 공급 시스템(210) 내로의 플라즈마의 상당한 역류를 방지하도록 선택될 수 있다. 면판(217), 또는 챔버의 전도성 최상부 부분, 및 샤워헤드(225)는 피처들 사이에 위치된 절연 링(220)을 갖는 것으로 도시되며, 절연 링은 AC 전위가 샤워헤드(225) 및/또는 이온 억제기(223)에 대해서 면판(217)에 인가되는 것을 허용한다. 절연 링(220)은 면판(217)과 샤워헤드(225) 및/또는 이온 억제기(223) 사이에 위치되어, 용량성 결합된 플라즈마(CCP)가 제1 플라즈마 영역에 형성되는 것을 가능하게 할 수 있다. 가스 유입구 조립체(205)를 통하는, 영역 내로의 유체의 유동에 영향을 미치기 위해 배플(도시되지 않음)이 제1 플라즈마 영역(215)에 추가적으로 위치되거나, 다른 방식으로 가스 유입구 조립체(205)와 결합될 수 있다.
이온 억제기(223)는, 이온성 대전된 종들이 제1 플라즈마 영역(215) 밖으로 이동하는 것을 억제하는 한편, 대전되지 않은 중성 또는 라디칼 종들이 이온 억제기(223)를 통과하여 억제기와 샤워헤드 사이의 활성화된 가스 전달 영역 내로 전달되는 것을 허용하도록 구성된 구조 전반에 걸쳐 복수의 애퍼처들을 한정하는 판 또는 다른 기하형상을 포함할 수 있다. 실시예들에서, 이온 억제기(223)는 다양한 애퍼처 구성들을 갖는 천공된 판을 포함할 수 있다. 이러한 대전되지 않은 종들은, 덜 반응성인 캐리어 가스와 함께 애퍼처들을 통해 운반되는 고도의 반응성 종들을 포함할 수 있다. 위에서 언급된 바와 같이, 홀들을 통한 이온 종들의 이동이 감소될 수 있고, 일부 경우들에서는 완전히 억제될 수 있다. 이온 억제기(223)를 통과하는 이온 종들의 양을 제어하는 것은 유리하게, 아래 놓인 웨이퍼 기판과 접촉하게 되는 가스 혼합물에 대한 증가된 제어를 제공할 수 있고, 이는 차례로, 가스 혼합물의 퇴적 및/또는 식각 특성들의 제어를 증가시킬 수 있다. 예를 들어, 가스 혼합물의 이온 농도의 조정들은 가스 혼합물의 식각 선택도, 예를 들어, SiNx:SiOx 식각 비율들, Si:SiOx 식각 비율들 등을 상당히 변경할 수 있다. 퇴적이 수행되는 대안적인 실시예들에서, 또한, 유전체 물질들에 대한 등각성-대-유동성 양식의 퇴적들의 균형이 변화될 수 있다.
이온 억제기(223)의 복수의 애퍼처들은, 이온 억제기(223)를 통해, 활성화된 가스, 즉, 이온, 라디칼, 및/또는 중성 종의 통과를 제어하도록 구성될 수 있다. 예를 들어, 홀들의 종횡비, 또는 홀 직경 대 길이, 및/또는 홀들의 기하형상은, 이온 억제기(223)를 통과하는 활성화된 가스의 이온성 대전된 종들의 유동이 감소되도록 제어될 수 있다. 이온 억제기(223)의 홀들은 플라즈마 여기 영역(215)을 향하는 점감 부분, 및 샤워헤드(225)를 향하는 원통형 부분을 포함할 수 있다. 원통형 부분은 샤워헤드(225)로 전달되는 이온 종들의 유동을 제어하기 위해 형상 및 치수가 결정될 수 있다. 조정가능한 전기 바이어스가 또한, 억제기를 통해 이온 종들의 유동을 제어하기 위한 추가적인 수단으로서 이온 억제기(223)에 인가될 수 있다.
이온 억제기(223)는 플라즈마 생성 영역으로부터 기판으로 이동하는 이온성 대전된 종들의 양을 감소시키거나 제거하도록 기능할 수 있다. 대전되지 않은 중성 및 라디칼 종들은 기판과 반응하기 위해 이온 억제기의 개구부들을 여전히 통과할 수 있다. 실시예들에서, 기판을 둘러싸는 반응 영역에서의 이온성 대전된 종들의 완전한 제거가 수행되지 않을 수 있다는 점을 주목해야 한다. 특정 경우들에서, 이온 종들은 식각 및/또는 퇴적 프로세스를 수행하기 위해 기판에 도달하도록 의도된다. 이러한 경우들에서, 이온 억제기는 반응 영역에서의 이온 종들의 농도를 프로세스를 보조하는 수준으로 제어하는 것을 도울 수 있다.
이온 억제기(223)와 조합된 샤워헤드(225)는, 여기된 종들이 챔버 플라즈마 영역(215)으로부터 기판 처리 영역(233) 내로 이동하는 것을 여전히 허용하면서, 제1 플라즈마 영역(215)에 존재하는 플라즈마가 기판 처리 영역(233)의 가스들을 직접 여기시키는 것을 회피하는 것을 허용할 수 있다. 이러한 방식으로, 챔버는, 플라즈마가, 식각되는 기판(255)과 접촉하는 것을 방지하도록 구성될 수 있다. 이는 생성된 플라즈마에 의해 직접 접촉된 경우에 손상되거나, 전위되거나, 다른 방식으로 휠 수 있는, 기판 상에 패터닝된 다양한 복잡한 구조들 및 막들을 유리하게 보호할 수 있다. 추가적으로, 플라즈마가 기판과 접촉하거나 기판 수준에 접근하는 것이 허용될 때, 산화물 종들이 식각되는 속도가 증가할 수 있다. 이에 따라, 물질의 노출된 영역이 산화물인 경우, 이러한 물질은, 플라즈마를 기판으로부터 원격으로 유지함으로써 더 보호될 수 있다.
처리 시스템은 플라즈마를 제1 플라즈마 영역(215) 또는 처리 영역(233)에 생성하기 위해 면판(217), 이온 억제기(223), 샤워헤드(225), 및/또는 페디스털(265)에 전력을 제공하기 위해 처리 챔버와 전기적으로 결합된 전력 공급부(240)를 더 포함할 수 있다. 전력 공급부는, 수행되는 프로세스에 따라, 조정가능한 양의 전력을 챔버에 전달하도록 구성될 수 있다. 그러한 구성은 조정가능한 플라즈마가, 수행되는 프로세스들에 사용되는 것을 허용할 수 있다. 종종 활성 또는 비활성 기능성이 제공되는 원격 플라즈마 유닛과 달리, 조정가능한 플라즈마는 특정 양의 전력을 플라즈마 영역(215)에 전달하도록 구성될 수 있다. 이는 차례로, 이러한 전구체들에 의해 생성되는 식각 프로파일들을 향상시키기 위해 전구체들이 특정 방식들로 해리될 수 있도록, 특정 플라즈마 특성들의 발달을 허용할 수 있다.
플라즈마는 샤워헤드(225) 위의 챔버 플라즈마 영역(215)에서 또는 샤워헤드(225) 아래의 기판 처리 영역(233)에서 점화될 수 있다. 예를 들어, 플루오린 함유 전구체 또는 다른 전구체의 유입으로부터 라디칼 전구체들을 생성하기 위해, 플라즈마가 챔버 플라즈마 영역(215)에 존재할 수 있다. 퇴적 동안 챔버 플라즈마 영역(215)의 플라즈마를 점화하기 위해, 처리 챔버의 전도성 최상부 부분, 예컨대, 면판(217)과 샤워헤드(225) 및/또는 이온 억제기(223) 사이에 전형적인 무선 주파수(RF) 범위의 AC 전압이 인가될 수 있다. RF 전력 공급부는 13.56 MHz의 높은 RF 주파수를 생성할 수 있지만, 또한, 다른 주파수들을 단독으로 또는 13.56 MHz 주파수와 조합하여 생성할 수 있다.
도 2b는 면판(217)을 통한 처리 가스 분배에 영향을 미치는 피처들의 상세도(253)를 도시한다. 도 2a 및 2b에 도시된 바와 같이, 면판(217), 냉각 판(203), 및 가스 유입구 조립체(205)는 가스 공급 영역(258)을 한정하도록 교차하며, 프로세스 가스들이 가스 유입구(205)로부터 가스 공급 영역 내로 전달될 수 있다. 가스들은 가스 공급 영역(258)을 채울 수 있고, 면판(217)의 애퍼처들(259)을 통해 제1 플라즈마 영역(215)으로 유동할 수 있다. 애퍼처들(259)은, 프로세스 가스들이 처리 영역(233) 내로 유동할 수 있지만, 면판(217)을 횡단한 후에 가스 공급 영역(258) 내로의 역류가 부분적으로 또는 완전히 방지될 수 있도록, 유동을 실질적으로 단방향 방식으로 지향시키도록 구성될 수 있다.
처리 챔버 섹션(200)에서 사용하기 위한 가스 분배 조립체들, 예컨대, 샤워헤드(225)는 이중 채널 샤워헤드들로서 지칭될 수 있고, 도 3에 설명된 실시예들에서 추가적으로 상세히 설명된다. 이중 채널 샤워헤드는, 처리 영역 내에 전달되기 전에 챔버 구성요소들과의 그리고 서로 간의 제한된 상호작용을 제공하기 위해 처리 영역(233) 외부에서의 식각제들의 분리를 허용하는 식각 프로세스들을 제공할 수 있다.
샤워헤드(225)는 상부 판(214) 및 하부 판(216)을 포함할 수 있다. 판들은 판들 사이에 체적(218)을 한정하기 위해 서로 결합될 수 있다. 판들의 결합은 상부 판 및 하부 판을 통한 제1 유체 채널들(219) 및 하부 판(216)을 통한 제2 유체 채널들(221)을 제공하기 위한 것일 수 있다. 형성된 채널들은, 제2 유체 채널들(221)만을 통해 하부 판(216)을 통해 체적(218)으로부터의 유체 접근을 제공하도록 구성될 수 있고, 제1 유체 채널들(219)은 판들과 제2 유체 채널들(221) 사이의 체적(218)으로부터 유체적으로 격리될 수 있다. 체적(218)은 샤워헤드(225)의 측을 통해 유체적으로 접근가능할 수 있다.
도 3은 실시예들에 따른 처리 챔버와 사용하기 위한 샤워헤드(325)의 저면도이다. 샤워헤드(325)는 도 2a에 도시된 샤워헤드(225)에 대응할 수 있다. 제1 유체 채널들(219)의 모습을 보여주는 관통 홀들(365)은 샤워헤드(225)를 통한 전구체들의 유동을 제어하고 그에 영향을 미치기 위해 복수의 형상들 및 구성들을 가질 수 있다. 제2 유체 채널들(221)의 모습을 보여주는 작은 홀들(375)은 샤워헤드의 표면 위에, 심지어는 관통 홀들(365) 사이에도 실질적으로 균일하게 분포될 수 있고, 전구체들이 샤워헤드를 빠져나갈 때 다른 구성들보다 전구체들의 더 균일한 혼합을 제공하는 것을 도울 수 있다.
도 4는 본 기술의 일부 실시예들에 따른 예시적인 반도체 처리 챔버(400)의 개략적인 부분 단면도를 도시한다. 도 4는, 도 2a와 관련하여 위에서 논의된 하나 이상의 구성요소를 포함할 수 있고, 그 챔버와 관련된 추가의 세부사항들을 예시할 수 있다. 챔버(400)는 식각 또는 제거뿐만 아니라 퇴적 또는 세정 작동들을 포함하는 반도체 처리 작동들을 수행하는 데 사용될 수 있다. 예를 들어, 처리 챔버(400)는 플라즈마 식각기 또는 플라즈마 식각 반응기를 위한 챔버, 플라즈마 세정기, 화학 기상 퇴적 챔버, 물리 기상 퇴적 챔버, 원자 층 퇴적 챔버, 또는 임의의 다른 유형의 반도체 처리 챔버일 수 있다. 챔버(400)는, 반도체 처리 시스템의 처리 영역의 부분도를 보여줄 수 있고, 챔버(400)의 일부 실시예들에서 포함될 것으로 이해되는 구성요소들, 예컨대, 앞에서 설명된 추가적인 덮개 스택 구성요소들 모두를 포함하지 않을 수 있다.
언급된 바와 같이, 도 4는 처리 챔버(400)의 부분을 예시할 수 있다. 챔버(400)는 샤워헤드(405)뿐만 아니라 기판 지지부(410)도 포함할 수 있다. 챔버 측벽들(415)과 함께, 샤워헤드(405) 및 기판 지지부(410)는, 일부 프로세스들에서 플라즈마가 생성될 수 있는 기판 처리 영역(420)을 한정할 수 있다. 처리 영역(420)은 또한, 반도체 처리를 위해 기판이 수납될 수 있는 곳을 예시할 수 있다. 기판 지지 조립체는 플래튼(425)을 포함할 수 있고, 플래튼은, 전극들, 가열기들, 유체 채널들, 또는 다른 구성요소들을 포함하는, 몸체 내에 매립되거나 배치된 하나 이상의 구성요소를 포함할 수 있다. 일부 실시예들에서, 최상부 퍽(top puck) 내에 포함된 구성요소들은 처리 물질들에 노출되지 않을 수 있고, 플래튼(425) 내에 완전히 포함될 수 있다. 플래튼(425)은 샤워헤드(405)를 향할 수 있는 기판 지지 표면(427)을 한정할 수 있고, 플래튼의 특정 기하형상에 따른 두께 및 길이 또는 직경을 특징으로 할 수 있다. 일부 실시예들에서, 플래튼은 타원형일 수 있고, 몸체를 통하는 중심 축으로부터의 하나 이상의 방사상 치수를 특징으로 할 수 있다. 최상부 퍽은 임의의 기하형상일 수 있고, 방사상 치수들이 논의될 때, 그들이 플래튼의 중심 위치로부터 임의의 길이를 한정할 수 있다는 것이 이해되어야 한다.
플래튼(425)은 스템 또는 샤프트(430)와 결합될 수 있고, 스템 또는 샤프트(430)는 플래튼을 지지할 수 있고, 플래튼(425)의 내부 구성요소들과 결합될 수 있는 전기 및/또는 유체 라인들을 전달하고 수용하기 위한 채널들을 포함할 수 있다. 플래튼(425)은 정전 척, 진공 척, 또는 임의의 다른 유형의 척킹 시스템으로서 작동하기 위한 연관된 채널들 또는 구성요소들뿐만 아니라 비-척킹 기판 지지 표면을 포함할 수 있다. 샤프트(430)는 기판 지지 표면에 대향하는 플래튼의 제2 표면 상에서 플래튼과 결합될 수 있다. 플래튼(425)은 기판 지지 표면에 근접하여 플래튼 내에 매립된, DC 전극일 수 있는 전극(435)을 포함할 수 있다. 전극(435)은 전원(440)과 전기적으로 결합될 수 있다. 전원(440)은 전기 전도성 척 전극(435)에 에너지 또는 전압을 제공하도록 구성될 수 있다. 이는 반도체 처리 챔버(400)의 처리 영역(420) 내에 전구체의 플라즈마를 형성하도록 작동될 수 있지만, 다른 플라즈마 작동들이 유사하게 유지될 수 있다. 예를 들어, 전극(435)은 또한, 샤워헤드(405)와 전기적으로 결합된 RF 공급원(407)을 포함하는 용량성 플라즈마 시스템을 위한 전기 접지로서 작동하는 척킹 메쉬일 수 있다. 예를 들어, 전극(435)은 RF 공급원(407)으로부터의 RF 전력에 대한 접지 경로로서 작동할 수 있는 한편, 또한, 기판 지지 표면에 기판의 정전 클램핑을 제공하기 위해 기판에 대한 전기 바이어스로서 작동할 수 있다. 전원(440)은 필터, 전력 공급부, 및 척킹 전압을 제공하도록 구성된 다수의 다른 전기 구성요소들을 포함할 수 있다. 전극(435)은 또한 또는 대안적으로, 전극에 추가하여 또는 대안적으로 플래튼 내에 포함될 수 있는 가열 요소일 수 있다.
일부 실시예들에서, 플래튼(425)은 또한, 함몰된 영역(445)을 기판 지지 표면 내에 한정할 수 있고, 이는 기판이 배치될 수 있는 함몰된 포켓을 제공할 수 있다. 함몰된 영역(445)은 최상부 퍽의 내부 영역에 형성될 수 있고, 처리를 위해 기판을 수용하도록 구성될 수 있다. 함몰된 영역(445)은 예시된 바와 같이 플래튼의 중심 영역을 둘러쌀 수 있고, 임의의 다양한 기판 크기들을 수용하도록 크기가 정해질 수 있다. 기판은 함몰된 영역 내에 놓일 수 있고, 기판을 둘러쌀 수 있는 외부 영역(447)에 의해 격납될 수 있다. 일부 실시예들에서, 외부 영역(447)의 높이는 기판이 외부 영역(447)에서의 기판 지지 표면의 표면 높이와 동일 수준이거나 그 아래로 함몰되도록 할 수 있다. 함몰된 표면은 처리 동안 에지 효과들을 제어할 수 있고, 이는 일부 실시예들에서 기판에 걸친 균일성을 개선할 수 있다. 일부 실시예들에서, 에지 링은 최상부 퍽의 둘레 주위에 배치될 수 있고, 기판이 놓일 수 있는 함몰부를 적어도 부분적으로 한정할 수 있다. 일부 실시예들에서, 플래튼의 표면은 실질적으로 평면일 수 있고, 에지 링은 기판이 놓일 수 있는 함몰부를 완전히 한정할 수 있다. 추가적으로, 플래튼은 아래에 더 논의되는 바와 같은 에지 프로파일, 또는 기판 지지부 주위에 생성될 수 있는 임의의 다른 기하형상 또는 피처들을 특징으로 할 수 있다.
일부 실시예들에서, 플래튼(425) 및/또는 샤프트(430)는 절연성 또는 유전체 물질들일 수 있지만, 일부 실시예들에서, 그들은 금속들, 예컨대, 알루미늄 또는 다른 전도성 물질들일 수 있다. 예를 들어, 산화물들, 질화물들, 탄화물들, 및 다른 물질들이 구성요소들을 형성하는 데 사용될 수 있다. 예시적인 물질들은 산화알루미늄, 질화알루미늄, 탄화규소, 탄화텅스텐, 및 임의의 다른 금속 또는 전이 금속 산화물, 질화물, 탄화물, 붕화물 또는 티타네이트를 포함하는 세라믹들뿐만 아니라, 이러한 물질들과 다른 절연성 또는 유전체 물질들의 조합들을 포함할 수 있다. 상이한 등급들의 세라믹 물질들이, 특정 온도 범위들에서 작동하도록 구성된 복합체들을 제공하는 데 사용될 수 있고, 따라서 일부 실시예들에서, 상이한 세라믹 등급들의 유사한 물질들이 최상부 퍽 및 스템에 사용될 수 있다. 일부 실시예들에서, 전기적 속성들을 조정하기 위해 도펀트들이 포함될 수 있다. 예시적인 도펀트 물질들은 이트륨, 마그네슘, 규소, 철, 칼슘, 크로뮴, 나트륨, 니켈, 구리, 아연, 또는 세라믹 또는 유전체 물질 내에 포함되는 것으로 알려진 임의의 개수의 다른 원소들을 포함할 수 있다.
가열기는 플래튼(425)은 물론, 기판 지지 표면(427) 상에 존재하는 기판에 걸쳐 온도들을 조정할 수 있다. 가열기는 플래튼 및/또는 기판을 약 100 ℃ 이상으로 가열하기 위한 작동 온도들의 범위를 가질 수 있고, 가열기는 약 125 ℃ 이상, 약 150 ℃ 이상, 약 175 ℃ 이상, 약 200 ℃ 이상, 약 250 ℃ 이상, 약 300 ℃ 이상, 약 350 ℃ 이상, 약 400 ℃ 이상, 약 450 ℃ 이상, 약 500 ℃ 이상, 약 550 ℃ 이상, 약 600 ℃ 이상, 약 650 ℃ 이상, 약 700 ℃ 이상, 약 750 ℃ 이상, 약 800 ℃ 이상, 약 850 ℃ 이상, 약 900 ℃ 이상, 약 950 ℃ 이상, 약 1000 ℃ 이상, 또는 더 높게 가열하도록 구성될 수 있다. 가열기는 또한, 이러한 언급된 수들 중 임의의 2개의 수 사이에 포함되는 임의의 범위, 또는 이러한 범위들 중 임의의 범위 내에 포함되는 더 작은 범위들에서 작동하도록 구성될 수 있다.
앞에서 설명된 바와 같이, 본 기술은 코팅된 챔버 구성요소들을 포함하는 챔버들에서 처리를 수행할 수 있다. 나머지 개시내용은 기판 지지부들을 정기적으로 논의할 것이지만, 일부 실시예들에서, 챔버 벽들 또는 임의의 리드 스택 구성요소를 포함하는 임의의 구성요소는 아래에 설명되는 코팅 물질들 중 임의의 것으로 유사하게 코팅될 수 있다. 예를 들어, 함께 결합되는 2개의 판들을 포함할 수 있는 샤워헤드는 결합 전에 개별적으로 각각의 판으로서 코팅될 수 있거나, 일단 결합되면 샤워헤드는 아래에 설명되는 바와 같이 샤워헤드의 일부 또는 모든 외부 표면들 상에 코팅될 수 있다.
기판 지지부(410)는 플래튼의 제1 표면 및 제2 표면은 물론, 샤프트를 포함하는 기판 지지부(410)의 모든 노출된 표면들 주위에 연장될 수 있는 코팅(450)을 포함할 수 있다. 코팅은, 각각의 구성요소에 대해 개별적으로 또는 함께 등각으로 형성될 수 있다. 예를 들어, 코팅(450)은 플래튼과 스템의 결합에 후속하여 도포될 수 있거나, 연결 전에 각각의 구성요소에 도포될 수 있다. 샤프트(430)는 예시된 바와 같이 챔버 몸체를 통해 적어도 부분적으로 연장될 수 있고, 일부 실시예들에서, 챔버를 통하는 것을 포함하여 샤프트의 전체 길이가 코팅될 수 있다. 샤프트(430)는 예시된 바와 같이 처리 챔버의 외부에 위치될 수 있는 허브(455)와 결합될 수 있다. 코팅(450)은 샤프트 몸체를 따라 허브까지 연장될 수 있다. 일부 실시예들에서, 링 커넥터(457)가 샤프트 주위에 연장되고 샤프트를 허브와 연결할 수 있고, 코팅은 커넥터의 부분 내에 연장될 수 있다.
도 5는 본 기술의 일부 실시예들에 따른 예시적인 기판 지지 조립체(500)의 개략적인 부분 단면도를 도시하고, 앞에서 예시된 바와 같은 코팅된 플래튼(425)의 추가적인 상세들을 도시할 수 있다. 코팅이 도시되지 않았지만, 코팅은, 본원에 설명된 돌출부들 및 에지 피처들을 포함하여, 위에 설명된 바와 같이 모든 표면들 주위에 등각으로 연장될 수 있다는 것을 이해해야 한다. 기판 지지 조립체(500)는 앞에서 설명된 물질들 또는 구성요소들 중 임의의 것을 포함할 수 있고, 앞에서 논의된 기판 지지 조립체들의 추가적인 상세들을 예시할 수 있다. 예시된 바와 같이, 플래튼(505)은 기판 지지 표면(506)을 한정할 수 있다. 일부 실시예들에서, 표면은 평평할 수 있지만, 일부 실시예들에서, 피처들이 포함될 수 있고 플래튼에 의해 한정될 수 있다. 이러한 피처들은 반도체 기판을 지지하도록 구성될 수 있다. 기판 지지 표면은, 기판이 유지될 수 있는, 기판 지지 표면 내의 영역(508), 예컨대, 위에서 논의된 바와 같은 함몰된 포켓을 한정할 수 있다. 함몰된 포켓은 외부 섹션을 갖도록 형성될 수 있지만, 일부 실시예들에서는 기판 지지부의 제1 표면으로부터 연장되는 임의의 개수의 다른 에지 피처가 형성될 수 있다. 예를 들어, 함몰된 레지(510)가 또한 기판 지지 표면에 한정될 수 있다. 함몰된 레지는 함몰된 포켓의 외측 방사상 에지로부터 플래튼의 외부 에지까지 방사상 외측으로 연장될 수 있다.
추가적으로, 기판 지지 표면은 영역(508)의 지지 표면 내에서 기판 지지 표면으로부터 연장되는 다수의 돌출부들(525)을 한정할 수 있다. 돌출부들(525)에 걸친 노출된 표면은 기판이 기판 지지 표면에 접촉할 수 있는 접촉 위치들을 한정할 수 있다. 예를 들어, 본 기술은 약 1 mm, 약 2 mm, 또는 그 초과의 직경 또는 폭을 특징으로 하는 돌출부들을 형성할 수 있고, 일부 실시예들에서, 약 1 mm 이상의 직경을 특징으로 하는 돌출부들과 약 2 mm 이상의 직경을 특징으로 하는 돌출부들의 조합을 포함할 수 있다. 본 기술의 실시예들에서 돌출부들은 임의의 개수의 기하형상들 및 프로파일들을 특징으로 할 수 있다. 예시적인 기판 지지 조립체의 경우, 함몰된 포켓 내의 기판 지지 표면은 약 250개 이상의 돌출부들을 한정할 수 있고, 약 500개 이상의 돌출부들, 약 750개 이상의 돌출부들, 약 1,000개 이상의 돌출부들, 약 1,250개 이상의 돌출부들, 약 1,500개 이상의 돌출부들, 약 1,750개 이상의 돌출부들, 약 2,000개 이상의 돌출부들, 또는 그 초과를 한정할 수 있다. 돌출부들은 표면에 걸친 일반적인 분포들뿐만 아니라 균일한 패턴들을 포함하는 임의의 개수의 대형들 또는 패턴들로 한정될 수 있다.
코팅(450)은 기판 지지부의 모든 영역들 상에 형성될 수 있다. 시즈닝 프로세스들과 달리, 코팅(450)은, 플래튼의 후면을 따라 그리고 샤프트의 전체 길이를 따라서를 포함하여, 기판 지지부 주위에 일관되게 형성될 수 있다. 코팅은 규소 함유 코팅일 수 있거나 이를 포함할 수 있고, 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소뿐만 아니라 이러한 물질들의 임의의 조합일 수 있거나 이를 포함할 수 있다. 코팅은 페디스털의 모든 표면들에 걸쳐 약 1 ㎛ 이상의 두께로 형성될 수 있고, 약 2 ㎛ 이상, 약 5 ㎛ 이상, 약 10 ㎛ 이상, 약 15 ㎛ 이상, 약 20 ㎛ 이상, 약 25 ㎛ 이상, 약 30 ㎛ 이상, 또는 그 초과의 두께로 형성될 수 있다. 이는, 임의의 시즈닝보다 여러 자릿수 더 두꺼울 수 있는 코팅을 생성할 수 있고, 또한, 시즈닝과 달리, 구성요소의 모든 표면들을 커버하는 코팅을 생성할 수 있다. 추가적으로, 코팅은 약 50 ㎛ 이하, 약 45 ㎛ 이하, 약 40 ㎛ 이하, 약 35 ㎛ 이하, 또는 그 미만의 두께로 유지될 수 있고, 이는, 일부 실시예들에서, 피처들을 완전히 채우지 않으면서 돌출부들의 모든 표면들 주위에 코팅이 형성될 수 있는 것을 보장할 수 있다.
코팅은, 피처들에 대해 일관된 코팅을 형성할 수 있는 플라즈마 강화 화학 기상 퇴적을 포함하는 임의의 개수의 방법들에 의해 생성될 수 있다. 예를 들어, 일부 실시예들에서, 기판 지지 표면에 걸친 코팅의 두께는 실질적으로 일관되게 유지될 수 있고, 기판 지지 표면 상의 임의의 2개의 위치들 사이에서 표면에 걸쳐 약 10% 이하의 변동을 특징으로 할 수 있고, 표면에 걸쳐 약 9% 이하, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만의 변동을 특징으로 할 수 있다.
코팅 프로세스에 기초하여, 일부 표면들은 더 많은 양의 적용범위를 특징으로 할 수 있다. 예를 들어, 함몰된 레지(510), 또는 위에서 설명된 바와 같은 함몰된 내부 포켓을 한정하는 레지를 포함하는 임의의 다른 코너 피처는 플래튼의 제1 표면을 따른 코팅 두께보다 적어도 10% 더 큰 코팅 두께를 특징으로 할 수 있고, 플래튼의 제1 표면을 따른 코팅 두께보다 약 15% 이상, 약 20% 이상, 약 30% 이상, 약 40% 이상, 약 50% 이상, 약 60% 이상, 약 70% 이상, 약 80% 이상, 약 90% 이상, 약 100% 이상, 또는 그 초과인 코팅 두께를 특징으로 할 수 있다. 이러한 피처들, 예컨대, 코너 피처들은, 직접 유동 경로 또는 플라즈마 영역 밖에 있거나 커버될 수 있는 기판 표면 또는 후면 표면들과 달리, 플라즈마 작동들 동안 노출될 수 있으므로, 추가적인 적용범위는 처리 동안 이러한 영역들의 보호를 증가시킬 수 있고, 이는 챔버 구성요소에 대해 수행될 수 있는 재코팅 사이의 시간을 더 증가시킬 수 있다.
도 6은, 앞에서 설명된 바와 같은 코팅들을 갖는 챔버 구성요소들을 포함하는 임의의 챔버에서 수행될 수 있는, 본 기술의 일부 실시예들에 따른 방법(600)의 예시적인 작동들을 도시한다. 선택적인 작동(605)에서 코팅은, 챔버 구성요소들을 사용하여 기판들이 처리될 수 있는 반도체 처리 챔버로부터 분리될 수 있는 코팅 챔버에서 도포될 수 있다. 코팅은 구성요소의 모든 표면들 상에 도포될 수 있고, 위에서 논의된 바와 같은 물질들 중 임의의 물질을 포함할 수 있다. 코팅 또는 구성요소는, 앞에서 설명된 바와 같은 임의의 피처 또는 특징을 특징으로 할 수 있다. 예를 들어, 규소 함유 물질은, 기판 지지부의 샤프트 및 플래튼의 모든 표면들, 또는 결합된 기판 지지부의 외부 표면들, 또는 다른 챔버 구성요소 위에 코팅될 수 있다. 선택적인 작동(610)에서 챔버 구성요소는, 챔버 내에 부분적으로 또는 완전히 연장되는 구성요소를 가질 수 있는 반도체 처리 챔버에 설치될 수 있다. 예를 들어, 앞에서 설명된 바와 같은 기판 지지부들은, 이전에 도포된 코팅을 포함할 수 있는 부분들을 포함하여, 챔버로부터 적어도 부분적으로 연장될 수 있다.
작동(615)에서, 구성요소에 대해 반도체 처리가 수행될 수 있다. 예를 들어, 임의의 개수의 기판들이, 위에서 논의된 바와 같은 코팅된 구성요소를 활용하여 챔버에서 처리될 수 있거나, 임의의 개수의 세정 작동들이 처리 챔버에서 수행될 수 있다. 예를 들어, 약 5개 이상의 기판들이 처리될 수 있거나 세정 작동들이 수행될 수 있다. 코팅은 각각의 프로세스에 의해 영향을 받을 수 있지만, 코팅들은 약 10개 이상의 기판들이 처리되거나 세정 작동들이 수행되는 것을 허용할 수 있고, 약 50개 이상, 약 100개 이상, 약 500개 이상, 약 1,000개 이상, 약 5,000개 이상, 또는 그 초과를 허용할 수 있다. 시즈닝 또는 구성요소 교체를 위한 비가동시간을 제한함으로써, 본 기술의 실시예들에 따른 코팅된 구성요소들은 종래의 기술들에 비해 처리량을 개선하고 구성요소들을 보호할 수 있다.
앞의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 열거되었다. 그러나, 특정 실시예들은 이러한 세부사항들 중 일부가 없이, 또는 추가적인 세부사항들과 함께 실시될 수 있다는 것이 관련 기술분야의 통상의 기술자에게 자명할 것이다.
몇몇 실시예들을 개시하였지만, 관련 기술분야의 통상의 기술자들은, 실시예들의 사상으로부터 벗어나지 않고 다양한 수정들, 대안적인 구성들, 및 등가물들이 사용될 수 있음을 인식할 것이다. 추가적으로, 본 기술을 불필요하게 모호하게 하는 것을 회피하기 위해, 다수의 잘 알려진 프로세스들 및 요소들은 설명되지 않았다. 이에 따라, 위의 설명은 본 기술의 범위를 제한하는 것으로 간주되어서는 안 된다.
값들의 범위가 제공되는 경우, 맥락이 명백하게 다르게 지시하지 않는 한, 그 범위의 상한과 하한 사이에서 하한의 단위의 최소 분율(smallest fraction)까지, 각각의 중간 값이 또한 구체적으로 개시된다는 점을 이해해야 한다. 언급된 범위의 임의의 언급된 값들 또는 언급되지 않은 중간 값들과, 그 언급된 범위의 임의의 다른 언급된 값 또는 중간 값 사이의 임의의 더 좁은 범위가 포함된다. 그러한 더 작은 범위들의 상한 및 하한은 그 범위에 독립적으로 포함되거나 제외될 수 있고, 더 작은 범위들에 그 한계치들 중 어느 한쪽 또는 양쪽 모두가 포함되는, 또는 양쪽 모두가 포함되지 않는 각각의 범위는 또한, 언급된 범위의 임의의 구체적으로 제외된 한계치를 조건으로 하여 본 기술 내에 포함된다. 언급된 범위가 한계치들 중 어느 한쪽 또는 양쪽 모두를 포함하는 경우, 그러한 포함된 한계치들 중 어느 한쪽 또는 양쪽 모두를 제외한 범위들이 또한 포함된다.
본원 및 첨부된 청구항들에서 사용된 바와 같이, 단수 형태는 맥락이 명백하게 다르게 지시하지 않는 한, 복수 지시대상을 포함한다. 따라서, 예를 들어, "전극"에 대한 언급은 복수의 그러한 전극들을 포함하고, "돌출부"에 대한 언급은 하나 이상의 돌출부 및 관련 기술분야의 통상의 기술자에게 알려진 그의 등가물들을 포함하는 등이다.
또한, "포함"이라는 단어는, 본 명세서 및 이하의 청구항들에서 사용될 때, 언급된 특징들, 정수들, 구성요소들, 또는 작동들의 존재를 명시하도록 의도되지만, 이는 하나 이상의 다른 특징들, 정수들, 구성요소들, 작동들, 작용들, 또는 군들의 추가 또는 존재를 배제하지 않는다.

Claims (20)

  1. 반도체 처리 챔버로서,
    챔버 몸체;
    샤워헤드; 및
    기판 지지부
    를 포함하고, 상기 기판 지지부는:
    상기 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼, 및
    상기 플래튼의 제1 표면에 대향하는 상기 플래튼의 제2 표면을 따라 상기 플래튼과 결합된 샤프트
    를 포함하고, 상기 샤프트는 상기 챔버 몸체를 적어도 부분적으로 통해 연장되고, 코팅은 상기 플래튼의 제1 표면 주위에, 상기 플래튼의 제2 표면 주위에, 그리고 상기 샤프트 주위에 등각으로 연장되는, 반도체 처리 챔버.
  2. 제1항에 있어서,
    상기 코팅은 규소 함유 코팅을 포함하는, 반도체 처리 챔버.
  3. 제2항에 있어서,
    상기 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소를 포함하는, 반도체 처리 챔버.
  4. 제1항에 있어서,
    상기 플래튼은 상기 플래튼의 제1 표면으로부터 연장되는 복수의 돌출부들을 한정하는, 반도체 처리 챔버.
  5. 제4항에 있어서,
    상기 코팅은 상기 복수의 돌출부들의 각각의 돌출부 주위에 연장되는, 반도체 처리 챔버.
  6. 제1항에 있어서,
    상기 코팅은 모든 코팅된 표면들 상의 약 1 ㎛ 이상의 두께를 특징으로 하는, 반도체 처리 챔버.
  7. 제6항에 있어서,
    상기 기판 지지부의 제1 표면에 걸친 상기 코팅은 약 10% 이하의 두께 변동을 특징으로 하는, 반도체 처리 챔버.
  8. 제6항에 있어서,
    상기 제1 표면으로부터 연장되는, 상기 플래튼의 코너 피처(corner feature)는 상기 플래튼의 제1 표면을 따른 코팅 두께보다 적어도 10% 더 큰 코팅 두께를 특징으로 하는, 반도체 처리 챔버.
  9. 제1항에 있어서,
    상기 기판 지지부의 샤프트는 상기 반도체 처리 챔버 외부의 허브와 결합되고, 상기 코팅은 상기 샤프트를 따라 상기 허브까지 연장되는, 반도체 처리 챔버.
  10. 제1항에 있어서,
    상기 플래튼은 질화알루미늄을 포함하는, 반도체 처리 챔버.
  11. 제1항에 있어서,
    상기 샤워헤드는 제1 판 및 제2 판을 포함하고, 상기 제1 판 및 상기 제2 판은 상기 제1 판과 상기 제2 판 사이에 체적을 한정하기 위해 함께 결합되고, 상기 샤워헤드의 제1 판 및 제2 판의 외부 표면들은 상기 기판 지지부와 유사한 물질로 코팅되는, 반도체 처리 챔버.
  12. 반도체 처리 방법으로서,
    할로겐 함유 전구체의 플라즈마 유출물들을 반도체 처리 챔버의 처리 영역 내로 전달하는 단계
    를 포함하고, 상기 반도체 처리 챔버는:
    챔버 몸체;
    샤워헤드; 및
    기판 지지부
    를 포함하고, 상기 기판 지지부는:
    상기 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼, 및
    상기 플래튼의 제1 표면에 대향하는 상기 플래튼의 제2 표면을 따라 상기 플래튼과 결합된 샤프트
    를 포함하고, 상기 샤프트는 상기 챔버 몸체를 적어도 부분적으로 통해 연장되고, 코팅은 상기 플래튼의 제1 표면 주위에, 상기 플래튼의 제2 표면 주위에, 그리고 상기 샤프트 주위에 연장되는, 반도체 처리 방법.
  13. 제12항에 있어서,
    상기 반도체 처리 챔버로부터 분리된 코팅 챔버에서 상기 기판 지지부를 코팅하는 단계; 및
    상기 반도체 처리 챔버 내에 상기 기판 지지부를 설치하는 단계
    를 더 포함하는, 반도체 처리 방법.
  14. 제12항에 있어서,
    상기 반도체 처리 챔버 내에서 적어도 10개의 기판들을 처리하는 단계, 또는 상기 기판 지지부를 제거하기 전에 상기 반도체 처리 챔버의 처리 영역을 할로겐 함유 전구체로 적어도 10회 세정하는 단계를 더 포함하는, 반도체 처리 방법.
  15. 제12항에 있어서,
    상기 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소를 포함하는, 반도체 처리 방법.
  16. 제12항에 있어서,
    상기 코팅은 모든 코팅된 표면들 상의 약 1 ㎛ 이상의 두께를 특징으로 하는, 반도체 처리 방법.
  17. 제16항에 있어서,
    상기 기판 지지부의 제1 표면에 걸친 상기 코팅은 약 10% 이하의 두께 변동을 특징으로 하는, 반도체 처리 방법.
  18. 제16항에 있어서,
    상기 제1 표면으로부터 연장되는, 상기 플래튼의 코너 피처는 상기 플래튼의 제1 표면을 따른 코팅 두께보다 적어도 10% 더 큰 코팅 두께를 특징으로 하는, 반도체 처리 방법.
  19. 반도체 처리 챔버로서,
    챔버 몸체;
    샤워헤드; 및
    기판 지지부
    를 포함하고, 상기 기판 지지부는:
    상기 샤워헤드를 향하는 제1 표면을 특징으로 하는 플래튼, 및
    상기 플래튼의 제1 표면에 대향하는 상기 플래튼의 제2 표면을 따라 상기 플래튼과 결합된 샤프트
    를 포함하고, 상기 샤프트는 상기 챔버 몸체를 적어도 부분적으로 통해 연장되고, 코팅은 상기 플래튼의 제1 표면 주위에, 상기 플래튼의 제2 표면 주위에, 그리고 상기 샤프트 주위에 연장되고, 상기 코팅은 모든 코팅된 표면들 상의 약 5 ㎛ 이상의 두께를 특징으로 하는, 반도체 처리 챔버.
  20. 제19항에 있어서,
    상기 코팅은 탄화규소, 산화규소, 질화규소, 산탄화규소, 산질화규소, 탄질화규소, 또는 산탄질화규소를 포함하는, 반도체 처리 챔버.
KR1020227035840A 2020-10-26 2021-10-20 고성능 코팅을 갖는 반도체 챔버 구성요소들 KR20220155591A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/080,560 US11515195B2 (en) 2020-10-26 2020-10-26 Semiconductor chamber components with high-performance coating
US17/080,560 2020-10-26
PCT/US2021/055852 WO2022093597A1 (en) 2020-10-26 2021-10-20 Semiconductor chamber components with high-performance coating

Publications (1)

Publication Number Publication Date
KR20220155591A true KR20220155591A (ko) 2022-11-23

Family

ID=81257538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035840A KR20220155591A (ko) 2020-10-26 2021-10-20 고성능 코팅을 갖는 반도체 챔버 구성요소들

Country Status (6)

Country Link
US (2) US11515195B2 (ko)
JP (1) JP2023529533A (ko)
KR (1) KR20220155591A (ko)
CN (1) CN115443530A (ko)
TW (1) TWI811820B (ko)
WO (1) WO2022093597A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102632725B1 (ko) * 2016-03-17 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 지지 플레이트 및 이를 포함하는 박막 증착 장치 및 박막 증착 방법
US11515195B2 (en) * 2020-10-26 2022-11-29 Applied Materials, Inc. Semiconductor chamber components with high-performance coating

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106630A (en) * 1997-08-07 2000-08-22 Applied Materials, Inc. Ceramic-coated heating assembly for high temperature processing chamber
US6652713B2 (en) * 2001-08-09 2003-11-25 Applied Materials, Inc. Pedestal with integral shield
KR100443908B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 플라즈마 화학기상증착장치 및 이를 이용한나이트라이드막 형성방법
US6632325B2 (en) * 2002-02-07 2003-10-14 Applied Materials, Inc. Article for use in a semiconductor processing chamber and method of fabricating same
US7204913B1 (en) 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
JP2006517740A (ja) * 2003-01-17 2006-07-27 ゼネラル・エレクトリック・カンパニイ ウェーハ加工装置及びその製造方法
US10854498B2 (en) * 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
KR20140067790A (ko) 2012-11-27 2014-06-05 주식회사 티씨케이 서셉터의 코팅 지지대
ITCO20130040A1 (it) 2013-09-27 2015-03-28 Lpe Spa Suscettore ricoperto
KR101568735B1 (ko) * 2014-01-23 2015-11-12 주식회사 알지비하이텍 엘시디용 서셉터 및 섀도우프레임 기능을 구비한 히터
US9869013B2 (en) * 2014-04-25 2018-01-16 Applied Materials, Inc. Ion assisted deposition top coat of rare-earth oxide
WO2015200432A1 (en) * 2014-06-27 2015-12-30 Meacham Kirby G B Variable compression connecting rod
US10266943B2 (en) * 2014-06-27 2019-04-23 Applied Materials, Inc. Plasma corrosion resistive heater for high temperature processing
KR101465640B1 (ko) * 2014-08-08 2014-11-28 주식회사 펨빅스 불화알루미늄 생성방지막이 형성된 ｃｖｄ 공정챔버 부품
US20160258064A1 (en) * 2015-03-06 2016-09-08 Applied Materials, Inc. Barrier anodization methods to develop aluminum oxide layer for plasma equipment components
KR20150088211A (ko) * 2015-06-16 2015-07-31 주식회사 알지비하이텍 엘시디용 서셉터 및 섀도우프레임 기능을 구비한 히터
US11955362B2 (en) * 2017-09-13 2024-04-09 Applied Materials, Inc. Substrate support for reduced damage substrate backside
US11810766B2 (en) * 2018-07-05 2023-11-07 Applied Materials, Inc. Protection of aluminum process chamber components
US20200024735A1 (en) * 2018-07-18 2020-01-23 Applied Materials, Inc. Erosion resistant metal fluoride coatings deposited by atomic layer deposition
US11062887B2 (en) * 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US20200109484A1 (en) 2018-10-03 2020-04-09 Asm Ip Holding B.V. Susceptor and susceptor coating method
US11562890B2 (en) * 2018-12-06 2023-01-24 Applied Materials, Inc. Corrosion resistant ground shield of processing chamber
KR102353957B1 (ko) * 2019-07-01 2022-01-21 (주)티티에스 가이드 프레임이 일체화된 서셉터
KR102258205B1 (ko) * 2019-07-01 2021-05-28 (주)티티에스 가이드 프레임이 일체화된 서셉터
JP7503951B2 (ja) * 2020-07-17 2024-06-21 東京エレクトロン株式会社 エッチング処理装置、石英部材及びプラズマ処理方法
US11515195B2 (en) * 2020-10-26 2022-11-29 Applied Materials, Inc. Semiconductor chamber components with high-performance coating

Also Published As

Publication number Publication date
TWI811820B (zh) 2023-08-11
US20230093478A1 (en) 2023-03-23
WO2022093597A1 (en) 2022-05-05
CN115443530A (zh) 2022-12-06
US11515195B2 (en) 2022-11-29
US20220130688A1 (en) 2022-04-28
TW202236469A (zh) 2022-09-16
JP2023529533A (ja) 2023-07-11

Similar Documents

Publication Publication Date Title
US20190139743A1 (en) Insulated semiconductor faceplate designs
TWI785045B (zh) 用於改善之前驅物流動的半導體處理腔室
KR102594473B1 (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
CN108962715B (zh) 用于多前体流的半导体处理腔室
US11239061B2 (en) Methods and systems to enhance process uniformity
US11915950B2 (en) Multi-zone semiconductor substrate supports
US11834744B2 (en) Ceramic showerheads with conductive electrodes
US20230093478A1 (en) Semiconductor chamber components with high-performance coating
WO2020060724A1 (en) Multiple channel showerheads
US20230290616A1 (en) Semiconductor chamber components with multi-layer coating

Legal Events

Date Code Title Description
E902 Notification of reason for refusal