KR20220155243A

KR20220155243A - 구동칩의 수를 저감하면서도 효과적인 인터레이싱 스캔이 가능한 멀티 픽셀 어레이 타입의 디스플레이 장치

Info

Publication number: KR20220155243A
Application number: KR1020220145800A
Authority: KR
Inventors: 박주현; 조휘정
Original assignee: 주식회사 티엘아이
Priority date: 2022-11-04
Filing date: 2022-11-04
Publication date: 2022-11-22

Abstract

구동칩의 수를 저감하면서도 효과적인 인터레이싱 스캔이 가능한 멀티 픽셀 어레이 타입의 디스플레이 장치가 게시된다. 본 발명의 디스플레이 장치에서는, 본 발명의 디스플레이 장치에서는, 다수개의 픽셀 어레이들이 구동칩을 공유한다. 이에 따라, 본 발명의 디스플레이 장치에 의하면, 구동칩의 수가 저감될 수 있다. 그리고, 본 발명의 디스플레이 장치에 의하면, 전체적으로 프레임 주파수를 일정하게 유지하면서도, 인터레이싱 스캔이 가능하다. 즉, 본 발명의 디스플레이 장치에 의하면, 효과적인 인터레이싱 스캔이 가능하다.

Description

구동칩의 수를 저감하면서도 효과적인 인터레이싱 스캔이 가능한 멀티 픽셀 어레이 타입의 디스플레이 장치{MULTI PIXEL ARRAY TYPE DISPLAY DEVICE CAPABLE OF EFFECTIVE INTERLACING SCAN WHILE DECREASING THE NUMBER OF DRIVING CHIP}

본 발명은 디스플레이 장치에 관한 것으로서, 특히, 구동칩의 수를 저감하면서도 효과적인 인터레이싱 스캔이 가능한 멀티 픽셀 어레이 타입의 디스플레이 장치에 관한 것이다.

현재, 디스플레이 장치 분야의 기술은 비약적인 발전되고 있다. 이러한 디스플레이 장치는 LED(Light Emitting Device) 소자 등을 발광 픽셀로 사용하여 시인성 및 색감을 크게 향상시키고 있다. 이때, 디스플레이 장치는 복수개의 픽셀 어레이들을 포함하는 멀티 픽셀 어레이 타입으로 구현되며, 상기 복수개의 픽셀 어레이들 각각은 복수개의 어레이 스캔 라인들, 복수개의 어레이 채널 라인군들과 다수개의 발광 픽셀들을 포함한다. 이 경우, 다수개의 발광 픽셀들 각각은 복수개의 어레이 스캔 라인들 중의 대응하는 어느 하나 및 복수개의 어레이 채널 라인군들 중의 대응하는 어느 하나에 전기적으로 연결된다.

한편, 디스플레이 장치의 디스플레이 패널의 대형화가 최근의 추세이다. 이에 따라, 하나의 디스플레이 장치에 포함되는 픽셀 어레이의 갯수와 각 픽셀 어레이의 어레이 스캔 라인의 갯수가 점점 증가되고 있다.

그런데, 기존의 디스플레이 장치의 경우, 픽셀 어레이 마다 별도의 구동칩이 배치된다. 이 경우, 구동칩의 갯수가 많아진다.

그리고, 기존의 디스플레이 장치는 단위 프레임 동안에 상기 복수개의 어레이 스캔 라인들을 인접한 순서로 활성화하는 방식이다. 이 경우, 하나의 어레이 스캔 라인에 대한 활성화 이후 다음 활성화 되기까지 시간 간격 즉, 리프레쉬 레이트(Refresh Rate)에 따라 영상 화면이 물결처럼 흔들리는 현상 즉, 플리커(flicker)현상이 발생될 수도 있다.

이러한 플리커 현상을 완화하기 위하여, 일정한 간격으로 건너뛰면서 어레이 스캔 라인을 스캔하는 인터레이싱 스캔 방식이 유용한 것으로 알려져 있다.

본 발명의 목적은 구동칩의 수를 저감하면서도 효과적인 인터레이싱 스캔이 가능한 멀티 픽셀 어레이 타입의 디스플레이 장치를 제공하는 데 있다.

상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면은 디스플레이 장치에 관한 것이다. 본 발명의 디스플레이 장치는 적어도 제1 내지 제4 픽셀 어레이를 포함하는 픽셀 블락으로서, 상기 제1 내지 제4 픽셀 어레이 각각은 각자의 제1 내지 제m(여기서, m은 2 이상의 자연수) 어레이 스캔 라인과 각자의 제1 내지 제n(여기서, n은 2 이상의 자연수) 어레이 채널 라인으로 이루어지는 매트릭스 구조 상에 배열되는 다수개의 발광 픽셀들을 포함하는 상기 픽셀 블락; 자신의 제1 내지 제m 구동 스캔 라인의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인으로 대응하는 구동 데이터를 제공하도록 구동되는 제1 구동칩; 및 자신의 제1 내지 제m 구동 스캔 라인의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인으로 대응하는 구동 데이터를 제공하도록 구동되는 제2 구동칩을 구비한다. 그리고, 상기 제1 구동칩의 제1 내지 제m 구동 스캔 라인은 상기 제1 픽셀 어레이 및 상기 제2 픽셀 어레이 각각의 상기 제1 내지 제m 어레이 스캔 라인과 전기적으로 연결되며, 상기 제1 구동칩의 제1 내지 제n 구동 채널 라인은 상기 제1 픽셀 어레이 및 상기 제3 픽셀 어레이 각각의 상기 제1 내지 제n 어레이 채널 라인과 전기적으로 연결되며, 상기 제2 구동칩의 제1 내지 제m 구동 스캔 라인은 상기 제3 픽셀 어레이 및 상기 제4 픽셀 어레이 각각의 상기 제1 내지 제m 어레이 스캔 라인과 전기적으로 연결되며, 상기 제2 구동칩의 제1 내지 제n 구동 채널 라인은 상기 제3 픽셀 어레이 및 상기 제4 픽셀 어레이 각각의 상기 제1 내지 제n 어레이 채널 라인과 전기적으로 연결된다.

상기와 같은 본 발명의 디스플레이 장치에서는, 본 발명의 디스플레이 장치에서는, 다수개의 픽셀 어레이들이 구동칩을 공유한다. 이에 따라, 본 발명의 디스플레이 장치에 의하면, 구동칩의 수가 저감될 수 있으며, 또한 각 구동칩이 출력하는 스캔라인의 핀수를 줄일 수 있다.

그리고, 본 발명의 디스플레이 장치에 의하면, 전체적으로 프레임 주파수를 일정하게 유지하면서도, 인터레이싱 스캔이 가능하다. 즉, 본 발명의 디스플레이 장치에 의하면, 효과적인 인터레이싱 스캔이 가능하다.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 나타내는 도면이다.
도 2는 도 1의 픽셀 어레이들의 구성을 설명하기 위한 도면이다.
도 3은 도 1의 디스플레이 장치에서 스캔 라인들의 순번과 연결관계를 설명하기 위한 도면이다.
도 4 및 도 5는 도 1의 디스플레이 장치에서 하나의 단위 프레임에서의 보정 스캔 라인들의 활성화 순서의 예들을 설명하기 위한 도면이다.
도 6은 도 1의 제1 구동칩을 자세히 나타내는 도면이다.
도 7은 도 1의 제2 구동칩을 자세히 나타내는 도면이다.

본 발명과 본 발명의 동작상의 장점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.

그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.

한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.

본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다.

또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수개의 신호선으로 이루어진 구성일지라도 '데이터들', '신호선들'과 같이 표현할 수도 있고, '데이터', '신호선'과 같이 단수로 표현할 수도 있다. 이는 데이터가 하나의 물질적 값을 나타내기 위하여, 여러개의 데이터들로 이루어질 있으며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 디스플레이 장치는 멀티 픽셀 어레이 타입으로서, 픽셀 블락(100), 제1 구동칩(200<1>) 및 제2 구동칩(200<2>)를 구비한다.

상기 픽셀 블락(100)은 적어도 제1 내지 제4 픽셀 어레이(110<1> 내지 110<4>)를 포함한다. 이때, 상기 제1 내지 제4 픽셀 어레이(110<1> 내지 110<4>) 각각은 각자의 제1 내지 제m 어레이 스캔 라인(ASL1<1:m>, ASL2<1:m>, ASL3<1:m> 및 ASL4<1:m>)과 각자의 제1 내지 제n 어레이 채널 라인(ACL1<1:n>, ACL2<1:n>, ACL3<1:n> 및 ACL4<1:n>)으로 이루어지는 매트릭스 구조 상에 배열되는 다수개의 발광 픽셀(PIX, 도 2 참조)들을 포함한다. 여기서, m 및 n은 각각 2 이상의 자연수이다.

도 2는 도 1의 픽셀 어레이(110)들의 구성을 설명하기 위한 도면으로서, 제1 픽셀 어레이(110<1>)가 대표적으로 도시된다.

참고로, 제2 내지 제4 픽셀 어레이(110<1> 내지 110<4>)의 구성도 제1 픽셀 어레이(110<1>)와 유사하며, 다만, 연결관계만 상이할 뿐이다.

도 2를 참조하면, 상기 제1 픽셀 어레이(110<i>)는 일련의 순서로 배열되는 자신의 제1 내지 제m 어레이 스캔 라인(ASL1<1> 내지 ASL1<m>), 일련의 순서로 배열되는 자신의 제1 내지 제n 어레이 채널 라인(ACL1<1> 내지 ACL1<n>) 및 다수개의 발광 픽셀(PIX)들을 포함한다.

이때, 다수개의 발광 픽셀(PIX)들은 상기 자신의 제1 내지 제m 어레이 스캔 라인(ASL1<1> 내지 ASL1<m>)과 상기 자신의 제1 내지 제n 어레이 채널 라인(ACL1<1> 내지 ACL1<n>)으로 이루어지는 매트릭스 구조상에 배열된다.

즉, 상기 다수개의 발광 픽셀(PIX)들 각각은 상기 제1 픽셀 어레이(110<1>)의 제1 내지 제m 어레이 스캔 라인(ASL1<1> 내지 ASL1<m>) 중 어느 하나 및 제1 내지 제n 어레이 채널 라인(ACL1<1> 내지 ACL1<n>) 중 어느 하나에 대응하여 연결된다.

그리고, 상기 다수개의 발광 픽셀(PIX)들 각각은 대응하는 어레이 스캔 라인(ASL1)이 활성화될 때, 대응하는 어레이 채널 라인(ACL1)으로 제공되는 구동 데이터에 따른 발광 세기로 발광된다.

이때, 상기 다수개의 발광 픽셀(PIX)들 각각은 LED 소자등으로 구현될 수 있다. 이때, 상기 구동 데이터의 데이터값은 디지털 및/또는 아날로그 성분의 값을 가질 수 있음과 상기 다수개의 발광 픽셀(PIX)들 각각의 구현은 당업자에게는 자명하다. 그러므로, 본 명세서에서는 이에 대한 구체적인 기술은 생략된다.

또한, 상기 다수개의 발광 픽셀(PIX)들 각각은 복수개의 소자들(예를 들어, R, G, B 3개의 발광소자)로 구현될 수 있다. 이 경우, 1개로 도시된 상기 어레이 채널 라인군(ACL) 및 상기 구동 데이터은 상기 복수개의 소자들에 상응하는 갯수로 이루어짐은 당업자에게는 자명하다.

다시 도 1을 참조하면, 상기 제1 구동칩(200<1>)은 자신의 제1 내지 제m 구동 스캔 라인(DSL1<1:m>)의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인(DCL1<1:n>)으로 대응하는 구동 데이터를 제공하도록 구동된다.

그리고, 상기 제2 구동칩(200<2>)은 자신의 제1 내지 제m 구동 스캔 라인(DSL2<1:m>)의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인(DCL2<1:n>)으로 대응하는 구동 데이터를 제공하도록 구동된다.

여기서, 상기 제1 구동칩(200<1>)과 상기 제2 구동칩(200<2>)은 동기화 신호(XSYNC)에 따라 서로 동기화된다.

이때, 상기 제1 구동칩(200<1>)의 제1 내지 제n 구동 채널 라인(DCL1<1:n>)은 상기 제1 픽셀 어레이(110<1>) 및 상기 제3 픽셀 어레이(110<3>) 각각의 상기 제1 내지 제n 어레이 채널 라인(ACL1<1:n> 및 ACL3<1:n>)과 전기적으로 연결된다. 그리고, 상기 제2 구동칩(200<2>)의 제1 내지 제n 구동 채널 라인(DCL2<1:n>)은 상기 제2 픽셀 어레이(110<2>) 및 상기 제4 픽셀 어레이(110<4>) 각각의 상기 제1 내지 제n 어레이 채널 라인(ACL2<1:n> 및 ACL4<1:n>)과 전기적으로 연결된다.

계속하여, 본 발명의 디스플레이 장치에서의 스캔 라인들의 순번 및 연결관계가 자세히 기술된다.

도 3은 도 1의 디스플레이 장치에서 스캔 라인들의 순번과 연결관계를 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명의 디스플레이 장치에서, 상기 제1 구동칩(200<1>)의 상기 제1 내지 제m 구동 스캔 라인(DSL1<1:m>)은 가상의 제1 내지 제m 보정 스캔 라인(MSL<1:m>)에 상응하며, 상기 제2 구동칩(200<2>)의 상기 제1 내지 제m 구동 스캔 라인(DSL2<1:m>)은 가상의 제(m+1) 내지 제2m 보정 스캔 라인(MSL<m+1:2m>)에 상응한다.

이때, 상기 제1 내지 제2m 보정 스캔 라인(MSL<1:2m>)은 일련의 순서로 배열된다.

그리고, 상기 제1 내지 제m 보정 스캔 라인(MSL<1:m>)은 상기 제1 픽셀 어레이(110<1>) 및 상기 제2 픽셀 어레이(110<2>) 각각의 제1 내지 제m 어레이 스캔 라인(ASL1<1:m> 및 ASL2<1:m>)에 연결되며, 상기 제(m+1) 내지 제2m 보정 스캔 라인(MSL<m+1:2m>)은 상기 제3 픽셀 어레이(110<3>) 및 상기 제4 픽셀 어레이(110<4>) 각각의 제1 내지 제m 어레이 스캔 라인(ASL3<1:m> 및 ASL4<1:m>)에 연결된다.

결과적으로, 상기 제1 구동칩(200<1>)의 상기 제1 내지 제m 구동 스캔 라인(DSL1<1:m>)은 상기 제1 픽셀 어레이(110<1>) 및 상기 제2 픽셀 어레이(110<2>) 각각의 제1 내지 제m 어레이 스캔 라인(ASL1<1:m> 및 ASL2<1:m>)에 연결되며, 상기 제2 구동칩(200<2>)의 상기 제1 내지 제m 구동 스캔 라인(DSL2<1:m>)은 상기 제3 픽셀 어레이(110<3>) 및 상기 제4 픽셀 어레이(110<4>) 각각의 제1 내지 제m 어레이 스캔 라인(ASL3<1:m> 및 ASL4<1:m>)에 연결된다.

계속하여, 하나의 단위 프레임(FRM_U)에서의 보정 스캔 라인(MSL)의 활성화 에 대해 기술된다.

본 발명의 디스플레이 장치에 상기 제1 내지 제2m 보정 스캔 라인(MSL<1:2m>)은 인터레이싱값(t)에 따른 인터레이싱 간격으로 건너뛰면서 활성화된다. 이때, 상기 인터레이싱값(t)은 외부에서 조절 가능하다.

도 4는 도 1의 디스플레이 장치에서 하나의 단위 프레임(FRM_U)에서의 보정 스캔 라인(MSL)들의 활성화 순서의 일예를 설명하기 위한 도면으로서, 인터레이싱값(t)이 '2'인 경우이다. 이 경우, 상기 단위 프레임(FRM_U)은 제1 내지 제2 서브 프레임(FRM_S<11> 내지 FRM_S<12>)으로 구분된다.

도 4를 참조하면, 제1 서브 프레임(FRM_S<11>)에서는, 제1, 제3, 제5, …,제(m-1) 보정 스캔 라인(MSL)이 순서적으로 활성화된다.

그리고, 제2 서브 프레임(FRM_S<12>)에서는, 제2, 제4, 제6, …,제m 보정 스캔 라인(MSL)이 순서적으로 활성화된다.

도 5는 도 1의 디스플레이 장치에서 하나의 단위 프레임(FRM_U)에서의 보정 스캔 라인(MSL)들의 활성화 순서의 다른 일예를 설명하기 위한 도면으로서, 인터레이싱값(t)이 '3'인 경우이다. 이 경우, 상기 단위 프레임(FRM_U)은 제1 내지 제3 서브 프레임(FRM_S<21> 내지 FRM_S<23>)으로 구분된다.

도 5를 참조하면, 제1 서브 프레임(FRM_S<21>)에서는, 제1, 제4 보정 스캔 라인(MSL)이 순서적으로 활성화된다.

그리고, 제2 서브 프레임(FRM_S<22>)에서는, 제2, 제5 보정 스캔 라인(MSL)이 순서적으로 활성화된다.

그리고, 제3 서브 프레임(FRM_S<23>)에서는, 제3, 제6 보정 스캔 라인(MSL)이 순서적으로 활성화된다.

상기와 같은 본 발명의 디스플레이 장치에서는, 인터레이싱 간격으로 건너뛰면서 보정 스캔 라인 즉, 각 픽셀 어레이의 어레이 스캔 라인들이 활성화된다. 이에 따라, 각 어레이 스캔 라인은 자신이 활성화된 후에 자신과 인접한 어레이 스캔 라인이 활성화되는 시간 간격 즉, 공간 주파수가 단축된다. 그 결과, 본 발명의 디스플레이 장치에 의하면, 전체적으로 프레임 주파수를 일정하게 유지하면서도, 인터레이싱 스캔이 가능하다. 즉, 본 발명의 디스플레이 장치에 의하면, 효과적인 인터레이싱 스캔이 가능하다.

또한, 본 발명의 디스플레이 장치에서는, 인터레이싱 간격(t-1)을 결정하는 인터레이싱값(t)은 외부에서 조절가능하도록 구현됨에 따라, 인터레이싱 간격이 용이하게 조절된다.

그리고, 본 발명의 디스플레이 장치에서는, 동일한 행에 배열되는 다수개의 픽셀 어레이들이 구동칩의 구동 스캔 라인을 공유하고, 동일한 열에 배열되는 다수개의 픽셀 어레이들이 구동칩의 구동 채널 라인을 공유한다. 이에 따라, 본 발명의 디스플레이 장치에 의하면, 구동칩의 수가 저감될 수 있다.

계속하여, 본 발명의 디스플레이 장치의 각 구성 요소에 대하여 보다 자세히 기술한다.

다시 도 1을 참조하면, 상기 제1 구동칩(200<1>)은 상기 자신의 제1 내지 제m 구동 스캔 라인(DSL1<1:m>)의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인(DCL1<1:n>)으로 대응하는 구동 데이터를 제공하도록 구동됨은 전술한 바와 같다.

상기 제1 구동칩(200<1>)에는, 상기 인터레이싱값(t), 상기 총 스캔수(z), 제1 시작 스캔 넘버(SS<1>), 제1 종료 스캔 넘버(SP<1>)가 설정된다. 본 실시예에서, 상기 총 스캔수(z)는 '2m'이고, 상기 제1 시작 스캔 넘버(SS<1>)는 '1'이며, 상기 제1 종료 스캔 넘버(SP<1>)는 'm'이다.

도 6은 도 1의 제1 구동칩(200<1>)을 구체적으로 나타내는 도면이다. 도 6을 참조하면, 상기 제1 구동칩(200<1>)은 구체적으로 제1 데이터 저장부(210), 제1 스캔 어드레스 생성부(220), 제1 채널 데이터 생성부(230) 및 제1 스캔 구동부(240)를 구비한다.

상기 제1 데이터 저장부(210)는 상기 제1 픽셀 어레이(110<1>) 및 상기 제3 픽셀 어레이(110<3>)의 발광 픽셀(PIX)들 각각의 구동 데이터(DAT)를 외부 시스템으로부터 수신하여 저장한다. 즉, 상기 제1 데이터 저장부(210)에는, 2m*n개의 구동 데이터(DAT)가 저장된다.

상기 제1 스캔 어드레스 생성부(220)는 상기 총 스캔수(z)에 상응하는 제1 스캔 어드레스(SADD1) 즉, 2m개의 제1 스캔 어드레스(SADD1)를 순서적으로 생성한다. 상기 제1 스캔 어드레스(SADD1)는 상기 제1 내지 제2m 보정 스캔 라인(MSL<1:2m>) 중의 어느 하나를 특정한다.

이때, 제1 스캔 어드레스(SADD1)는 상기 인터레이싱값(t)에 상응하는 순서로 생성되며, 이는 도 4 및 도 5와 관련하여 기술된 바와 같다.

상기 제1 채널 데이터 생성부(230)는 상기 제1 데이터 저장부(210)에 저장되는 상기 제1 픽셀 어레이(110<1>) 및 상기 제3 픽셀 어레이(110<3>)의 상기 발광 픽셀(PIX)들 중에서, 상기 제1 스캔 어드레스(SADD1)에 의하여 특정되는 상기 보정 스캔 라인(MSL)에 상응하는 어레이 스캔 라인(ASL)에 전기적으로 연결되는 상기 발광 픽셀(PIX)들 각각의 상기 구동 데이터(DAT)를 자신의 상기 제1 내지 제n 구동 채널 라인(DCL1<1:n>)으로 제공한다.

상기 제1 스캔 구동부(240)는 상기 제1 스캔 어드레스(SADD1)가 특정하는 상기 보정 스캔 라인(MSC)의 순번이 상기 제1 시작 스캔 넘버(SS<1>) 및 상기 제1 종료 스캔 넘버(SP<1>)의 범위에 포함될 때, 특정되는 상기 보정 스캔 라인(MSC)에 전기적으로 연결되는 상기 자신의 구동 스캔 라인(DSL1)을 활성화하도록 구동된다.

즉, 상기 제1 스캔 어드레스(SADD1)가 제1 내지 제m 보정 스캔 라인(MSC<1:m>)을 특정할 때, 특정되는 상기 보정 스캔 라인(MSC)에 전기적으로 연결되는 상기 자신의 구동 스캔 라인(DSL1)이 활성화된다.

다시 도 1을 참조하면, 상기 제2 구동칩(200<1>)은 상기 자신의 제1 내지 제m 구동 스캔 라인(DSL2<1:m>)의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인(DCL2<1:n>)으로 대응하는 구동 데이터를 제공하도록 구동됨은 전술한 바와 같다.

상기 제2 구동칩(200<2>)에는, 상기 인터레이싱값(t), 상기 총 스캔수(z), 제2 시작 스캔 넘버(SS<2>), 제2 종료 스캔 넘버(SP<2>)가 설정된다. 본 실시예에서, 상기 제2 시작 스캔 넘버(SS<2>)는 'm+1'이며, 상기 제2 종료 스캔 넘버(SP<2>)는 '2m'이다.

도 7은 도 1의 제2 구동칩(200<2>)을 구체적으로 나타내는 도면이다. 도 7을 참조하면, 상기 제2 구동칩(200<2>)은 구체적으로 제2 데이터 저장부(260), 제2 스캔 어드레스 생성부(270), 제2 채널 데이터 생성부(280) 및 제2 스캔 구동부(290)를 구비한다.

상기 제2 데이터 저장부(260)는 상기 제2 픽셀 어레이(110<2>) 및 상기 제4 픽셀 어레이(110<4>)의 발광 픽셀(PIX)들 각각의 구동 데이터(DAT)를 외부 시스템으로부터 수신하여 저장한다. 즉, 상기 제2 데이터 저장부(260)에는, 2m*n개의 구동 데이터(DAT)가 저장된다.

상기 제2 스캔 어드레스 생성부(270)는 상기 총 스캔수(z)에 상응하는 제2 스캔 어드레스(SADD2) 즉, 2m개의 제2 스캔 어드레스(SADD1)를 순서적으로 생성한다. 상기 제2 스캔 어드레스(SADD2)는 상기 제1 내지 제2m 보정 스캔 라인(MSL<1:2m>) 중의 어느 하나를 특정한다.

이때, 제2 스캔 어드레스(SADD2)는 상기 인터레이싱값(t)에 상응하는 순서로 생성되며, 상기 제1 스캔 어드레스(SADD1)와 동일한 것이 바람직하다.

상기 제2 채널 데이터 생성부(280)는 상기 제2 데이터 저장부(260)에 저장되는 상기 제2 픽셀 어레이(110<2>) 및 상기 제4 픽셀 어레이(110<4>)의 상기 발광 픽셀(PIX)들 중에서, 상기 제2 스캔 어드레스(SADD2)에 의하여 특정되는 상기 보정 스캔 라인(MSL)에 상응하는 어레이 스캔 라인(ASL)에 전기적으로 연결되는 상기 발광 픽셀(PIX)들 각각의 상기 구동 데이터(DAT)를 자신의 상기 제1 내지 제n 구동 채널 라인(DCL2<1:n>)으로 제공한다.

상기 제2 스캔 구동부(290)는 상기 제2 스캔 어드레스(SADD2)가 특정하는 상기 보정 스캔 라인(MSC)의 순번이 상기 제2 시작 스캔 넘버(SS<2>) 및 상기 제2 종료 스캔 넘버(SP<2>)의 범위에 포함될 때, 특정되는 상기 보정 스캔 라인(MSC)에 전기적으로 연결되는 상기 자신의 구동 스캔 라인(DSL2)을 활성화하도록 구동된다.

즉, 상기 제2 스캔 어드레스(SADD2)가 제(m+1) 내지 제2m 보정 스캔 라인(MSC<m+1:2m>)을 특정할 때, 특정되는 상기 보정 스캔 라인(MSC)에 전기적으로 연결되는 상기 자신의 구동 스캔 라인(DSL2)이 활성화된다.

상기와 같은 구성의 제1 및 제2 구동칩(200<1> 및 200<2>)에 의하여, 보정 스캔 라인(MSC)이 인터레이싱값(t)에 따른 인터레이싱 간격(t-1)의 순서로 활성화되며, 활성화되는 보정 스캔 라인(MSC)에 상응하는 발광 픽셀(PIX)들이 자신의 구동 데이터에 따른 밝기로 발광된다.

또한, 본 발명의 디스플레이 장치에 의하면, 예로서, 제1 픽셀 어레이(110<1>) 및 제2 픽셀 어레이(110<2>)의 어레이 스캔 라인(ASL1 및 ASL2)의 수는 'm'이고, 제3 픽셀 어레이(110<3>) 및 제4 픽셀 어레이(110<4>)의 어레이 스캔 라인(ASL3 및 ASL4)의 수는 'm-1'인 경우 즉, 상기 총 스캔수(z)가 '2m'보다 작은 정수인 경우 또는 복수개의 구동칩이 각각 다른 개수의 스캔라인을 구동하는 경우에도, 상기 제1 시작 스캔 넘버(SS<1>)는 '1'으로, 상기 제1 종료 스캔 넘버(SP<1>)는 'm'으로, 상기 제2 시작 스캔 넘버(SS<2>)는 '(m+1)'로, 상기 제2 종료 스캔 넘버(SP<2>)는 '2m-1'로 외부에서 설정하여 효과적으로 인터레이싱할 수 있다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

디스플레이 장치에 있어서,
적어도 제1 내지 제4 픽셀 어레이를 포함하는 픽셀 블락으로서, 상기 제1 내지 제4 픽셀 어레이 각각은 각자의 제1 내지 제m(여기서, m은 2 이상의 자연수) 어레이 스캔 라인과 각자의 제1 내지 제n(여기서, n은 2 이상의 자연수) 어레이 채널 라인으로 이루어지는 매트릭스 구조 상에 배열되는 다수개의 발광 픽셀들을 포함하는 상기 픽셀 블락;
자신의 제1 내지 제m 구동 스캔 라인의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인으로 대응하는 구동 데이터를 제공하도록 구동되는 제1 구동칩; 및
자신의 제1 내지 제m 구동 스캔 라인의 활성화를 제어하며, 자신의 제1 내지 제n 구동 채널 라인으로 대응하는 구동 데이터를 제공하도록 구동되는 제2 구동칩을 구비하며,
상기 제1 구동칩의 제1 내지 제m 구동 스캔 라인은
상기 제1 픽셀 어레이 및 상기 제2 픽셀 어레이 각각의 상기 제1 내지 제m 어레이 스캔 라인과 전기적으로 연결되며,
상기 제1 구동칩의 제1 내지 제n 구동 채널 라인은
상기 제1 픽셀 어레이 및 상기 제3 픽셀 어레이 각각의 상기 제1 내지 제n 어레이 채널 라인과 전기적으로 연결되며,
상기 제2 구동칩의 제1 내지 제m 구동 스캔 라인은
상기 제3 픽셀 어레이 및 상기 제4 픽셀 어레이 각각의 상기 제1 내지 제m 어레이 스캔 라인과 전기적으로 연결되며,
상기 제2 구동칩의 제1 내지 제n 구동 채널 라인은
상기 제3 픽셀 어레이 및 상기 제4 픽셀 어레이 각각의 상기 제1 내지 제n 어레이 채널 라인과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 제1 구동칩의 상기 제1 내지 제m 구동 스캔 라인은
가상의 제1 내지 제m 보정 스캔 라인에 상응하며,
상기 제2 구동칩의 상기 제1 내지 제m 구동 스캔 라인은
가상의 제(m+1) 내지 제2m 보정 스캔 라인에 상응하되,
상기 제1 내지 제2m 보정 스캔 라인은
일련의 순서로 배열되는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서, 상기 제1 내지 제2m 보정 스캔 라인은
하나의 영상을 생성하는 단위 프레임 동안에 인터레이싱값에 상응하는 순서로 활성화되는 것을 특징으로 하는 디스플레이 장치.
제3항에 있어서, 상기 제1 구동칩에는
인터레이싱값, 제1 시작 스캔 넘버 및 제1 종료 스캔 넘버가 설정되며,
상기 제2 구동칩 각각에는
상기 인터레이싱값, 제2 시작 스캔 넘버 및 제2 종료 스캔 넘버가 설정되는 것을 특징으로 하는 디스플레이 장치.
제4항에 있어서, 상기 제1 구동칩은
상기 제1 픽셀 어레이 및 상기 제3 픽셀 어레이의 발광 픽셀들 각각의 구동 데이터를 외부로부터 수신하여 저장하는 제1 데이터 저장부;
상기 인터레이싱값에 상응하는 순서로 생성되는 제1 스캔 어드레스를 생성하는 제1 스캔 어드레스 생성부로서, 상기 제1 스캔 어드레스는 상기 제1 내지 제2m 보정 스캔 라인 중의 어느 하나를 특정하는 상기 제1 스캔 어드레스 생성부;
상기 제1 데이터 저장부에 저장되는 상기 제1 픽셀 어레이 및 상기 제3 픽셀 어레이의 상기 발광 픽셀들 중에서, 상기 제1 스캔 어드레스에 의하여 특정되는 상기 보정 스캔 라인에 상응하는 어레이 스캔 라인에 전기적으로 연결되는 상기 발광 픽셀들 각각의 상기 구동 데이터를 자신의 상기 제1 내지 제n 구동 채널 라인으로 제공하는 제1 채널 데이터 생성부; 및
상기 제1 스캔 어드레스가 특정하는 상기 보정 스캔 라인의 순번이 상기 제1 시작 스캔 넘버 및 상기 제1 종료 스캔 넘버의 범위에 포함될 때, 특정되는 상기 보정 스캔 라인에 전기적으로 연결되는 상기 자신의 구동 스캔 라인을 활성화하도록 구동되는 제1 스캔 구동부를 구비하며,
상기 제2 구동칩은
상기 제2 픽셀 어레이 및 상기 제4 픽셀 어레이의 발광 픽셀들 각각의 구동 데이터를 외부로부터 수신하여 저장하는 제2 데이터 저장부;
상기 인터레이싱값에 상응하는 순서로 생성되는 제2 스캔 어드레스를 생성하는 제2 스캔 어드레스 생성부로서, 상기 제2 스캔 어드레스는 상기 제1 내지 제2m 보정 스캔 라인 중의 어느 하나를 특정하는 상기 제2 스캔 어드레스 생성부;
상기 제2 데이터 저장부에 저장되는 상기 제2 픽셀 어레이 및 상기 제4 픽셀 어레이의 상기 발광 픽셀들 중에서, 상기 제2 스캔 어드레스에 의하여 특정되는 상기 보정 스캔 라인에 상응하는 어레이 스캔 라인에 전기적으로 연결되는 상기 발광 픽셀들 각각의 상기 구동 데이터를 자신의 상기 제1 내지 제n 구동 채널 라인으로 제공하는 제2 채널 데이터 생성부; 및
상기 제2 스캔 어드레스가 특정하는 상기 보정 스캔 라인의 순번이 상기 제2 시작 스캔 넘버 및 상기 제2 종료 스캔 넘버의 범위에 포함될 때, 특정되는 상기 보정 스캔 라인에 전기적으로 연결되는 상기 자신의 구동 스캔 라인을 활성화하도록 구동되는 제2 스캔 구동부를 구비하는 것을 특징으로 하는 디스플레이 장치.
제5항에 있어서, 상기 제1 스캔 어드레스 및 상기 제2 스캔 어드레스는
동일한 것을 특징으로 하는 디스플레이 장치.
제4항에 있어서, 상기 인터레이싱값(t)은
외부에서 조절가능한 것을 특징으로 하는 디스플레이 장치.