KR20220153193A - 전자장치 및 전원공급장치 - Google Patents

전자장치 및 전원공급장치 Download PDF

Info

Publication number
KR20220153193A
KR20220153193A KR1020210060420A KR20210060420A KR20220153193A KR 20220153193 A KR20220153193 A KR 20220153193A KR 1020210060420 A KR1020210060420 A KR 1020210060420A KR 20210060420 A KR20210060420 A KR 20210060420A KR 20220153193 A KR20220153193 A KR 20220153193A
Authority
KR
South Korea
Prior art keywords
coil
core
electronic device
inductor
wound
Prior art date
Application number
KR1020210060420A
Other languages
English (en)
Inventor
양정우
이진형
김재은
최용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210060420A priority Critical patent/KR20220153193A/ko
Priority to PCT/KR2022/006237 priority patent/WO2022240039A1/ko
Publication of KR20220153193A publication Critical patent/KR20220153193A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/38—Auxiliary core members; Auxiliary coils or windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/006—Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명 전자장치는, 디스플레이를 포함하는 동작부; 및 동작부에 전력을 공급하는 전원회로부를 포함하고, 전원회로부는, 스위칭부; 스위칭부와 연결되는 메인 인덕터; 전력을 공급하기 위하여 메인 인덕터에 흐르는 전류가 조정되도록 스위칭부를 제어하는 제어부; 및 메인 인덕터의 입력측 또는 출력측 중 적어도 하나에 배치되어 전원회로부의 전류 특성을 보정하는 보조 인덕터를 포함하고, 메인 인덕터는 한 쌍의 외족과 한 쌍의 외족 사이에 위치하는 중족을 갖는 코어에 서로 반대 방향으로 권선되는 제1코일 및 제2코일을 포함하며, 보조 인덕터는 제1코일 또는 제2코일 중 어느 하나와 같은 방향으로 코어에 권선되는 제3코일을 포함한다.

Description

전자장치 및 전원공급장치{ELECTRONIC APPARATUS AND POWER SUPPLY}
본 발명은 전자장치 및 전원공급장치에 관한 것으로서, 보다 상세하게는 복수의 인덕터를 포함하는 전자장치 및 전원공급장치에 관한 것이다.
코어와, 그 코어에 권선되는 코일로 이루어지는 인덕터는 전기/전자 회로에서 널리 사용되고 있는 소자로서, 텔레비전(TV)이나 모바일 단말장치와 같은 다양한 전자장치의 구성 부품으로의 역할을 한다.
구체적으로, 전자장치의 전원공급장치(power supply)에 마련되는 AC/DC 컨버터 또는 DC/DC 컨버터 형태의 전원회로를 구성하는 EMI(Electromagnetic interference) 필터, 스너버 등이 인덕터를 포함하여 구현될 수 있다.
예를 들면, AC 상용전원을 입력받아 DC 전원을 출력하는 전원회로에는 역률 개선 및 고조파 규제를 만족하기 위해 스위칭부와 인덕터를 포함하는 부스트 PFC 컨버터가 마련될 수 있다. 부스트 PFC 컨버터는, 입력단 또는 출력단에서 발생되는 전류 리플을 저감하기 위해 인덕터와 캐패시터로 구성된 필터를 포함할 수 있다.
전자장치의 출력 부하가 커지게 되면, 부스트 PFC 컨버터의 입력단 또는 출력단에서의 전류 리플이 증가하는 경향이 있다. 따라서, 필터를 구성하는 인덕터의 개수 또는 사이즈가 증가되게 되는데, 이는 제조비용이 상승하는 원인이 된다. 또한, 전원공급장치 내에 각각의 인덕터, 즉, 코어와 코일을 위한 설치 공간을 필요로 하므로, 전자장치의 소형화 및 슬림화에 제약으로 작용할 수 있다.
본 발명은, 복수의 인덕터가 하나의 코어에 의해 구현되도록 하여, 제조비용을 절감하고, 장치의 슬림화 및 소형화를 구현할 수 있는 전자장치 및 전원공급장치를 제공한다.
본 발명 일 실시예에 따른 전자장치는, 디스플레이를 포함하는 동작부; 및 동작부에 전력을 공급하는 전원회로부를 포함하고, 전원회로부는, 스위칭부; 스위칭부와 연결되는 메인 인덕터; 전력을 공급하기 위하여 메인 인덕터에 흐르는 전류가 조정되도록 스위칭부를 제어하는 제어부; 및 메인 인덕터의 입력측 또는 출력측 중 적어도 하나에 배치되어 전원회로부의 전류 특성을 보정하는 보조 인덕터를 포함하고, 메인 인덕터는 한 쌍의 외족과 한 쌍의 외족 사이에 위치하는 중족을 갖는 코어에 서로 반대 방향으로 권선되는 제1코일 및 제2코일을 포함하며, 보조 인덕터는 제1코일 또는 제2코일 중 어느 하나와 같은 방향으로 코어에 권선되는 제3코일을 포함한다.
제1코일 및 제2코일은, 제1코일 및 제2코일에 흐르는 전류에 의해 발생되는 자속이 중족에서 서로 상쇄되도록 한 쌍의 외족에 서로 반대 방향으로 각각 권선될 수 있다.
보조 인덕터는, 코어에 제3코일과 동일한 방향으로 권선되는 제4코일을 더 포함할 수 있다. 제3코일 및 제4코일은 메인 인덕터의 입력측 및 출력측에 각각 배치되는 한 쌍으로 마련될 수 있다.
제1코일 및 제2코일은 코어의 한 쌍의 외족에 각각 권선될 수 있다. 제3코일 및 제4코일은 코어의 중족에 권선될 수 있다.
코어는 서로 마주보도록 배치되는 한 쌍의 E형 코어를 포함할 수 있다. 한 쌍의 E형 코어는 각각의 대응되는 외족이 미리 정해진 공극을 가질 수 있다. 한 쌍의 E형 코어는 각각의 중족이 공극을 갖지 않도록 구성될 수 있다.
코어는 E형 코어와, E형 코어와 마주보게 배치되는 I형 코어를 포함할 수 있다. E형 코어의 한 쌍의 외족은 I형 코어와 미리 정해진 공극을 가질 수 있다. E형 코어의 중족은 I형 코어와 공극을 갖지 않도록 구성될 수 있다.
제1코일 및 제2코일의 턴수 및 공극을 조정하여 메인 인덕터의 인덕턴스가 제어될 수 있다.
전원회로부는, 메인 인덕터와 스위칭부를 포함하여, 입력 전압을 증가시켜 출력 전압을 발생시키는 부스트 컨버터를 포함할 수 있다. 전원회로부는, 보조 인덕터와 캐패시터로 구성되어, 부스트 컨버터의 입력 전류 리플 또는 출력 전류 리플을 저감하는 적어도 하나의 필터부를 더 포함할 수 있다.
한편, 본 발명 일 실시예에 따른, 전자장치의 동작부에 전원을 공급하는 전원공급장치는, 스위칭부; 스위칭부와 연결되는 메인 인덕터; 전력을 공급하기 위하여 메인 인덕터에 흐르는 전류가 조정되도록 스위칭부를 제어하는 제어부; 및 메인 인덕터의 입력측 또는 출력측 중 적어도 하나에 배치되어 전원회로부의 전류 특성을 보정하는 보조 인덕터를 포함하고, 메인 인덕터는 한 쌍의 외족과 한 쌍의 외족 사이에 위치하는 중족을 갖는 코어에 서로 반대 방향으로 권선되는 제1코일 및 제2코일을 포함하며, 보조 인덕터는 제1코일 또는 제2코일 중 어느 하나와 같은 방향으로 코어에 권선되는 제3코일을 포함한다.
제1코일 및 제2코일은, 제1코일 및 제2코일에 흐르는 전류에 의해 발생되는 자속이 중족에서 서로 상쇄되도록 한 쌍의 외족에 서로 반대 방향으로 각각 권선될 수 있다.
보조 인덕터는, 코어에 제3코일과 동일한 방향으로 권선되는 제4코일을 더 포함하며, 제3코일 및 제4코일은 메인 인덕터의 입력측 및 출력측에 각각 배치되는 한 쌍으로 마련될 수 있다.
제3코일 및 제4코일은 코어의 중족에 권선되며, 제1코일 및 제2코일은 코어의 한 쌍의 외족에 각각 권선될 수 있다.
상기와 같은 본 발명 일 실시예의 전자장치 및 전원공급장치에 따르면, 메인 인덕터와 보조 인덕터를 하나의 코어에 의해 구현하여, 제조비용을 절감하고, 장치의 슬림화 및 소형화를 구현할 수 있다.
상기와 같은 본 발명 일 실시예의 전자장치 및 전원공급장치에 따르면, 메인 인덕터를 구성하는 코일을 코어의 한 쌍의 외족에 나누어 서로 반대 방향으로 권선하고, 그에 따른 자속의 영향을 받지 않는 코어의 중족을 보조 인덕터의 코일이 권선되도록 활용함으로써, 자기 소자의 추가 없이 용량 증가 및 입출력 리플 특성의 개선이 용이한 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 구성을 간략하게 도시한 블록도이다.
도 2는 본 발명 일 실시예에 따라 전자장치에 마련되는 전원회로부의 일례를 도시한 회로도이고, 도 3은 본 발명 일 실시예에 따른 전원회로부의 비교 예와 관련된 회로도이다.
도 4와 도 5는 본 발명 일 실시예에 따른 전자장치의 전원회로부에서 입력 전류 리플의 저감에 관해 설명하기 위한 도면이다.
도 6과 도 7은 본 발명 일 실시예에 따른 전자장치의 전원회로부에서 출력 전류 리플의 저감에 관해 설명하기 위한 도면이다.
도 8은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선을 나타내 보인 도면이고, 도 9 내지 도 12는 도 8의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 13은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 다른 예를 나타내 보인 도면이고, 도 14는 도 13의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 15는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 16은 도 15의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 17은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 18은 도 17의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 19는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 20 내지 도 23은 도 19의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 24는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 25는 도 24의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 26은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 27은 도 26의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 28은 본 발명의 일 실시예에 따른 전자장치의 일례를 도시한 블록도이다.
이하에서는 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 구성요소를 지칭하며, 도면에서 각 구성요소의 크기는 설명의 명료성과 편의를 위해 과장되어 있을 수 있다. 다만, 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 이하의 실시예에 설명된 구성 또는 작용으로만 한정되지는 않는다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
본 발명의 실시예에서, 제1, 제2 등과 같이 서수를 포함하는 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용되며, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한, 본 발명의 실시예에서, '구성되다', '포함하다', '가지다' 등의 용어는 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 본 발명의 실시예에서, '모듈' 혹은 '부'는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있으며, 적어도 하나의 모듈로 일체화되어 구현될 수 있다. 또한, 본 발명의 실시예에서, 복수의 요소 중 적어도 하나(at least one)는, 복수의 요소 전부뿐만 아니라, 복수의 요소 중 나머지를 배제한 각 하나 혹은 이들의 조합 모두를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 구성을 간략하게 도시한 블록도이다.
본 발명 일 실시예에 따른 전자장치(10)는, 도 1에 도시된 바와 같이, 전력을 공급할 수 있는 전원회로부(100)와, 전원회로부(100)로부터 전력을 공급받아 동작을 수행할 수 있는 동작부(200)를 포함한다.
동작부(200)는, 전자장치(10)의 동작을 수행하기 위해 마련되는 구성으로서 전자소자를 포함할 수 있다. 동작부(200)는, 예를 들면, 전원회로부(100)로부터 전력을 수신하여 동작하는 디스플레이(도 28의 210), 프로세서(도 28의 240) 등을 포함할 수 있다. 본 발명에서 동작부(200)의 종류는 한정되지 않으며, 전자장치(10)에서 전력을 소모하는 부하로서 마련되는 다양한 구성들이 동작부(200)에 포함될 수 있다.
일 실시예에서 전원회로부(100)는 가정이나 사무실 등의 벽(wall)에 설치된 콘센트를 통해 상용전원 즉, 교류(alternating current, AC) 전압을 수신하여, 동작부(200)의 동작 전력으로 공급하는 전원공급부, 즉, 전원공급장치(Power Supply)에 포함될 수 있다.
일 실시예에서 전원회로부(100)는 전자장치(10)의 내부 구성으로 마련되지만, 경우에 따라 전원회로부(100)의 적어도 일부가 전자장치(10)의 외부, 예를 들면, 케이블 등을 통해 전자장치(10)에 연결될 수 있는 어댑터(adapter)에 마련될 수도 있다.
일 실시예에 따르면, 전원회로부(100)는 입력되는 교류전압을 동작부(200)의 동작 전력으로 변환할 수 있다. 전원회로부(100)에는, 예를 들면, 입력되는 교류전압을 직류(direct current, DC) 전압으로 변환할 수 있는 AC/DC 컨버터가 마련될 수 있다. AC/DC 컨버터는, 예를 들면, AC 전압의 역률(power factor)을 보정하고, 승압된 DC 전압을 출력하는 부스트 PFC (Boost Power Factor Correction) 컨버터로서 구현될 수 있다.
다만, 본 발명에서 전원회로부(100)의 구현 형태는 한정되는 것이 아니므로, 전원회로부(100)는 AC/DC 컨버터 외의 다양한 변환부, 예를 들면, DC/DC 컨버터 등을 포함하는 형태로 구현될 수도 있다.
도 2는 본 발명 일 실시예에 따라 전자장치에 마련되는 전원회로부의 일례를 도시한 회로도이고, 도 3은 본 발명 일 실시예에 따른 전원회로부의 비교 예와 관련된 회로도이다.
일 실시예에 따르면, 전원회로부(100)는, 도 2에 도시된 바와 같이, 정류부(110), 메인 인덕터(120), 스위칭부(130) 및 제어부(140)를 포함한다.
정류부(110)는 입력되는 AC 전압(Vac)을 DC 전압으로 정류하여 출력한다. 일 실시예에 따르면, 정류부(110)는 복수의 다이오드로 구성된 브리지 정류부로 구현될 수 있다.
메인 인덕터(120)는 정류부(110)의 출력단에 직렬 연결되어, 정류부(110)를 통해 전달되는 전력, 즉, 에너지를 저장할 수 있다. 메인 인덕터(120)의 일단에는 정류부(110)가 연결되어 전류(iin)가 입력되고, 타단으로는 다이오드(Dout)와 스위칭부(130)가 연결될 수 있다.
도 2를 참조하면, 일 실시예에서, 메인 인덕터(120)는 직렬 연결된 2개의 인덕터(L1, L2)를 포함할 수 있으며, 2개의 인덕터(L1, L2)는 자기적 결합(커플링)에 의해 하나의 인덕터로 동작한다.
메인 인덕터(L1, L2)(120)에는 스위칭부(130)의 스위칭 동작에 기초한 전류가 흐른다. 일 실시예에 따르면, 메인 인덕터(L1, L2)(120)는 부스트 인덕터로서, 스위칭부(130)가 온(ON) 상태이면 메인 인덕터(L1, L2)(120)에 전류에 의한 에너지가 충전되고, 스위칭부(130)가 오프(OFF) 상태가 되면 메인 인덕터(L1, L2)(120)에 충전되어 있던 에너지가 방전되면서 입력 전압보다 큰 전압이 생성되도록 한다.
스위칭부(130)는 메인 인덕터(L1, L2)(120)와 다이오드(Dout) 사이에 연결되며, 제어부(140)의 제어에 기초한 스위칭 동작을 수행한다. 일 실시예에 따르면 스위칭부(130)는 제어부(140)로부터 입력되는 제어신호에 따라 소정 비율로 온 또는 오프되는 스위칭 소자(M)을 포함할 수 있다.
제어부(140)는 스위칭부(130)의 스위칭 동작을 제어하기 위한 제어신호를 출력한다. 일 실시예에 따르면, 제어부(140)는, 동작부(200)에 전력을 공급하기 위하여 메인 인덕터(L1, L2)(120)에 흐르는 전류가 조정되도록 스위칭부(130)를 제어할 수 있다.
일 실시예에 따르면, 전원회로부(100)는, 제어부(140)의 제어에 따라 입력 AC 전압(Vac)과 동일한 주파수 및 위상의 정현파 전류가 흐르도록 함으로써, 역률 보상(power factor correction; PFC)을 수행할 수 있다. 본 실시예의 전원회로부(100)의 구성 중에서, 역률 보상을 수행하는 메인 인덕터(120), 스위칭부(130), 제어부(140), 다이오드(Dout) 등의 회로 구성을 '부스트 PFC 컨버터'라고도 한다.
일 실시예에 따르면, 전원회로부(100)는 메인 인덕터(L1, L2)(120)의 입력측 또는 출력측 중 적어도 하나에 배치되어, 전원회로부(100)의 전류 특성을 보정하는 보조 인덕터(L3, L4)를 더 포함할 수 있다.
도 2를 참조하면, 본 발명 일 실시예에 따른 전원회로부(100)는, 보조 인덕터(L3)와 캐패시터(Cπ1)로 구성된 입력 필터부(150)와, 보조 인덕터(L4)와 캐패시터(Cπ2)로 구성된 출력 필터부(160) 중 적어도 하나를 포함할 수 있다. 여기서, 도 2에는 전원회로부(100)에 입력 필터부(150)와 출력 필터부(160)가 모두 마련된 경우를 예로 들어 도시하였으나, 전원회로부(100)가 입력 필터부(150)와 출력 필터부(160) 중 어느 하나를 포함하는 경우도 본 발명에 포함된다. 즉, 본 발명 일 실시예에 따른 전원회로부(100)는, 도 3에 도시된 비교 예와 대비하여, 적어도 하나의 필터부(150, 160)를 더 포함하도록 구현된다.
도 3을 참조하면, 비교 예와 관련된 회로도(300)는, AC 전압을 DC 전압으로 정류하는 정류부(310), 정류부(110)를 통해 전달되는 전력을 저장할 있는 메인 인덕터(320), 스위칭 동작을 수행하는 스위칭부(130) 및 스위칭부(130)의 스위칭을 제어하기 위한 제어부(340)를 포함한다. 도 3에 도시된 비교 예의 회로도(300)의 각 구성들(310, 320, 330, 340)에 관하여, 도 2에 도시된 전원회로부(100)의 구성들(110, 120, 130, 140)과 동일 내지 유사한 구성의 설명은 생략한다.
일 실시예에 따르면, 입력 필터부(150)는, 보조 인덕터(L3), 캐패시터(Cπ1) 및 입력 캐패시터(Cin)로 구성된 파이필터(π-필터)로서, 부스트 PFC 컨버터의 입력단에 마련되어, 입력 전류 리플을 저감할 수 있다.
일 실시예에 따르면, 출력 필터부(160)는, 보조 인덕터(L4), 캐패시터(Cπ2) 및 출력 캐패시터(Cout)로 구성된 파이필터로서, 부스트 PFC 컨버터의 출력단에 마련되어, 출력 전류 리플을 저감할 수 있다.
일 실시예에 따르면, 부스트 PFC 컨버터의 동작모드는 CCM(Continuous Conduction Mode) 모드, CrM (Critical conduction Mode) 모드 및 DCM(Discontinuous Conduction Mode) 모드로 구분되며, 예컨대, 250W 미만의 소/중용량의 출력을 가지는 전자장치에서는 스위치 손실 및 발열을 고려하여 주로 CrM 모드로 구동될 수 있다.
그런데, CrM 모드를 대용량의 출력을 가지는 전자장치, 예를 들면, TV 파워에 적용하는 경우, 부하의 증가에 따라 입력 및 출력 전류 리플이 증가하는 경향을 보인다.
도 4와 도 5는 본 발명 일 실시예에 따른 전자장치의 전원회로부에서 입력 전류 리플의 저감에 관해 설명하기 위한 도면으로, 도 4는 입력 필터부가 없는 도 3에 도시된 비교 예의 회로도에서 입력 전류의 파형의 일례를 도시하며, 도 5는 입력 필터부가 마련된 도 2의 전원회로부에서 입력 전류의 파형의 일례를 도시한다.
도 4를 참조하면, 입력 AC 전압 Vac=90V, 출력 전압 Po=250W 조건에서의 입력 전류 파형(Iin)(401)과 대비하여, 출력 부하가 증가된 입력 AC 전압 Vac=90V, 출력 전압 Po=350W 조건에서의 입력 전류 파형(Iin)(402)은 입력 전류 리플이 13.0A로 증가되는 것을 확인할 수 있다. 이렇게 출력 부하의 증가에 따라 입력 전류 리플이 증가하면, EMI(Electro Magnetic Interference) 개선을 위한 입력 필터부의 사이즈도 증가될 필요가 있다.
도 5를 참조하면, 일 실시예에 따라 입력 필터부(150)가 마련된 전원회로부(100)의 경우, 입력 AC 전압 Vac=90V, 출력 전압 Po=350W 조건에서의 입력 전류 파형(501)은 동일 조건에서의 비교 예의 입력 전류 파형(402) 대비 입력 전류 리플이 13.0A에서 2.2A로 저감되는 것을 확인할 수 있다.
도 6과 도 7은 본 발명 일 실시예에 따른 전자장치의 전원회로부에서 출력 전류 리플의 저감에 관해 설명하기 위한 도면으로, 도 6은 출력 필터부가 없는 도 3에 도시된 비교 예의 회로도에서 출력 전류의 파형의 일례를 도시하며, 도 7은 출력 필터부가 마련된 도 2의 전원회로부에서 출력 전류의 파형의 일례를 도시한다.
도 6을 참조하면, 입력 AC 전압 Vac=90V, 출력 전압 Po=250W 조건에서의 출력 전류 파형(출력 캐패시터 Cout의 전류 ICout의 파형)(601)과 대비하여, 출력 부하가 증가된 입력 AC 전압 Vac=90V, 출력 전압 Po=350W 조건에서의 출력 전류 파형(602)은 출력 전류 리플이 13.0A로 증가되는 것을 확인할 수 있다. 이렇게 출력 부하의 증가에 따라 출력 전류 리플, 즉, 출력 캐패시터 Cout의 전류 리플이 증가하면, 출력 필터부의 출력 캐패시턴스가 증가될 필요가 있다.
도 7을 참조하면, 일 실시예에 따라 출력 필터부(160)가 마련된 전원회로부(100)의 경우, 입력 AC 전압 Vac=90V, 출력 전압 Po=350W 조건에서의 출력 전류 파형(701)(출력 캐패시터 Cout의 전류 iCout)은 동일 조건에서의 비교 예의 출력 전류 파형(602) 대비 출력 전류 리플이 13.0A에서 2.2A로 저감되는 것을 확인할 수 있다.
즉, 본 발명 일 실시예에 따르면, 도 2에 도시된 바와 같이, 전원회로부(100)에 입력 필터부(150) 또는 출력 필터부(160)를 마련함으로써 입력 전류 리플 또는 출력 전류 리플을 효율적으로 저감할 수 있다. 다만, 부하의 증가에 따라 입력 필터부(150) 또는 출력 필터부(160)를 구성하는 인덕터(보조 인덕터)와 캐패시터의 사이즈 증가 또는 소자의 개수 추가가 요구될 수 있다.
그에 따라, 본 발명 일 실시예에 따른 전원회로부(100)에서는, 입력 전류 리플을 저감하기 위해 마련되는 입력 필터부(150)를 구성하는 보조 인덕터(L3) 또는 출력 전류 리플을 저감하기 위해 마련되는 출력 필터부(160)를 구성하는 보조 인덕터(L4) 중 적어도 하나가 메인 인덕터(L1, L2)(120)와 동일한 코어를 이용하도록 설계함으로써, 자기 소자, 즉, 코어의 추가 없이 입/출력 전류 리플의 효율적인 저감이 가능하도록 한다.
도 8은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선을 나타내 보인 도면이고, 도 9 내지 도 12는 도 8의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
본 발명 일 실시예에 따른 전원회로부(100)는, 도 2와 관련하여 설명한 바와 같이, 스위칭부(130)의 스위칭 동작에 기초하여 전류가 흐르는 메인 인덕터(L1, L2)와, 메인 인덕터(L1, L2)의 입력측 또는 출력측 중 적어도 하나에 배치되어 전원회로부(100)의 전류 특성을 보정하는 하나 이상의 보조 인덕터(L3, L4)를 포함한다.
도 8을 참조하면, 본 발명의 일 실시예에 따르면, 메인 인덕터(L1, L2)를 이루는 코일(911, 912) 및 보조 인덕터(L3, L4)를 이루는 코일(913, 915)은 하나의 코어(800)에 권선(winding)되는 형태로 구현될 수 있다. 즉, 보조 인덕터(L3, L4)의 코일(913, 915)이, 메인 인덕터(L1, L2)의 코일(911, 912)이 권선된 코어(800)에 함께 권선되도록 함으로써, 전원회로부(100)에 보조 인덕터(L3, L4)를 위한 별도의 코어를 추가할 필요 없이, 보조 인덕터(L3, L4)를 포함하는 입력 필터부(150) 또는 출력 필터부(160)를 마련할 수 있다.
일 실시예에 따르면, 코어(800)는 3개의 다리(足), 다시 말해, 레그(leg)를 포함하는 형태를 가질 수 있다. 예를 들면, 코어(800)는, 도 8에 도시된 바와 같이, 각각이 한 쌍의 외족(사이드 레그) 및 외족 사이에 위치하는 중족(중앙 레그)을 가지는 한 쌍의 E형 코어(810, 820)가 서로 마주보게 배치되는 EE 코어의 형태로 구현될 수 있다. 다른 예로서, 코어는 E형 코어 및 E형 코어와 마주보게 배치되는 I형 코어를 포함하는 EI 코어의 형태로 구현될 수 있으며, EI 형 코어로 구현된 예에 대하여는 후술하는 도 19 등과 관련하여 보다 구체적으로 설명하기로 한다.
일 실시예에 따르면, 코어(800)는 한 쌍의 E형 코어, 다시 말해, 상부코어(810)와 하부코어(820)가 서로 마주보는 형태로 배치될 있다. 여기서, 상부코어(810)와 하부코어(820)는 동일한 형상 및 크기를 가질 수 있다.
상부코어(810)는 한 쌍의 외족(811, 812)과 외족(811, 812) 사이에 위치하는 중족(813)을 가진다. 하부코어(820)는 한 쌍의 외족(821, 822)과 그 외족(821, 822) 사이에 위치하는 중족(823)을 가진다.
일 실시예에 따르면, 상부코어(810)와 하부코어(820)는, 도 8에 도시된 바와 같이, 상부코어(810)의 외족(811, 812)이 하부코어(820)의 대응되는 외족(821, 822)과 미리 정해진 공극(air gap)(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다. 즉, 상부코어(810)의 제1외족(811)과 하부코어(820)의 제1외족(821) 간의 공극(g) 및 상부코어(810)의 제2외족(812)과 하부코어(820)의 제2외족(822) 간의 공극(g)은 서로 동일하게 형성될 수 있다.
코어(800)는 페라이트 등의 철 화합물로 이루어져 자성(자기)을 지닌 물질인 자성체인 자기 소자로서 제작될 수 있으나, 이에 한정되는 것은 아니며 다양한 재료로 제작될 수 있다.
일 실시예에서 코어(800)는 코일(911, 9121, 913, 915)에서 흐르는 전류로 인해 발생하는 자속(magnetic flux, MF), 다시 말해, 자속선이 통과하는 경로(path)를 제공할 수 있다.
코일(911, 912, 913, 915)은 구리 등의 도체의 재질로 마련되나, 이에 한정되지 않으며 다양한 재료가 사용될 수 있다.
코일(911, 9121, 913, 915)은 전자장치(10)에 마련된 전원회로부(100)의 전원선 및 접지선에 전기적으로 연결될 수 있다.
코일(911, 9121, 913, 915)은 소정의 인덕턴스를 가지도록 코어(800)의 일 영역에 일정 피치를 가지도록 권선되어, 전원선으로부터 공급되는 전류의 변화량에 기초하여 유도기전력을 발생시킬 수 있다.
본 발명 일 실시예에 따른 전원공급회로(100)에서, 메인 인덕터(L1, L2)는 코어(800)에 서로 반대방향으로 권선되는 제1코일(911) 및 제2코일(912)을 포함하며, 보조 인덕터(L3, L4)는 제1코일(911) 또는 제2코일(912) 중 어느 하나와 같은 방향으로 코어(800)에 권선되는 제3코일(913) 및 제4코일(915)를 포함한다.
도 8을 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(911)은 상부코어(810)의 제1외족(811) 및 하부 코어(820)의 제1외족(821)에 제1방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(912)은 상부코어(810)의 제2외족(812) 및 하부 코어(820)의 제2외족(821)에 제1방향과 반대인 제2방향으로 권선될 수 있다. 즉, 일 실시예에서, 제1코일(911) 및 제2코일(912)은, 제1코일(911) 및 제2코일(912)에 흐르는 전류에 의해 발생되는 자속이 중족(813, 823)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(811, 821)과 제2외족(812, 822)에 서로 반대 방향으로 각각 권선된다.
이하의 본 명세서에서는, 편의 상 도 8에서 제1코일(911)의 감긴 방향을 제1방향으로, 제2코일(912)의 감긴 방향을 제2방향으로 각각 정의하기로 한다.
제1코일(911)과 제2코일(912)은 서로 연결된 상태로 권선되어, 도 2에 도시된 바와 같이, 스위칭부(130)의 스위칭 동작에 기초하여 전류가 흐르는 메인 인덕터(L1, L2)(120)로서 동작하게 된다.
일 실시예에 따르면, 전원회로부(100)는, 제1 및 제2 코일(911, 912)의 턴수(와인딩 수)(NL1, NL2)과, 상부코어(810)의 외족(811, 812) 및 하부코어(820)의 대응되는 외족(821, 822) 간의 공극(g)을 조정하여, 메인 인덕터(L1, L2)(120)의 인덕턴스를 제어할 수 있다.
본 발명 일 실시예에 따르면, 메인 인덕터(L1, L2)(120)를 구성하는 코일(911, 912)이 제1 및 제2 코어(810, 820) 각각의 제1외족(811, 821)과 제2외족(812, 822)에 나누어 서로 반대 방향으로 권선된다. 이렇게 메인 인덕터(L1, L2)의 코일(911, 912)을 복수의 외족(811, 812, 821, 822)에 서로 나누어 권선함으로써, 코어(810, 820)의 사이즈를 유지하면서 코일 턴수의 증가가 가능하므로, 메인 인덕터(L1, L2)(120)가 충분히 높은 인덕턴스를 확보할 수 있도록 한다.
도 8을 참조하면, 서로 반대방향으로 권선된 제1코일(911) 및 제2코일(912)에 전류가 흐르도록 하면, 전자기유도에 의해, 도 9에 도시된 바와 같이, 코어(810, 820)에 중족(813, 823)에서 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(921, 922)이 발생할 수 있다.
구체적으로, 코어(810, 820)에는, 도 9에 도시된 바와 같이, 제1코일(911)에 흐르는 전류(iL1)에 기초하여 상부코어(810)의 제1외족(811)으로부터 상부코어(810)의 중족(813)과 하부코어(820)의 중족(823)을 순차적으로 통과하여 하부코어(820)의 제1외족(821)을 통해 상부코어(810)의 제1외족(811)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(921)이 형성된다, 또한, 코어(810, 820)에는, 제2코일(912)에 흐르는 전류(iL2)에 기초하여 하부코어(820)의 제2외족(822)으로부터 하부코어(820)의 중족(823)과 상부코어(810)의 중족(813)을 순차적으로 통과하여 상부코어(810)의 제1외족(822)을 통해 하부코어(820)의 제2외족(822)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(922)이 형성될 수 있다.
여기서, 제1코일(911)에 흐르는 전류(iL1)에 의해 발생되어, 상부코어(810)의 제1외족(811)을 통해 상부코어(810)를 따라 흐르는 자속의 일부는 제2외족(812) 측으로 흘러, 제2코일(912)에 흐르는 전류(iL2)에 의해 발생된 자속과 제2외족(812, 822)에서 서로 중첩될 수 있다. 같은 방식으로, 제1외족(821, 811)에서도 자속이 서로 중첩될 수 있다.
또한, 제2코일(911)에 흐르는 전류(iL2)에 의해 발생되어 하부코어(820)의 제2외족(822)을 통해 하부코어(820)를 따라 흐르는 자속의 일부는 제1외족(821) 측으로 흘러, 제1코일(912)에 흐르는 전류(iL1)에 의해 발생된 자속과 제1외족(821, 811)에서 서로 중첩될 수 있다. 같은 방식으로, 제2외족(812, 822)에서도 자속이 서로 중첩될 수 있다.
일 실시예에서, 메인 인덕터(L1, L2)의 코일(911, 912)에 의해 발생되는 자속은, 도 9에 도시된 바와 같이, 중족(813, 823)을 통해 서로 상쇄되는 자속(921, 922)(ΦL1, ΦL2)과, 외족(811, 812, 821, 822)에서 서로 중첩되는 자속(921-1, 922-1)(ΦL1-1, ΦL2 - 1)으로 구분하여 나타낼 수 있다.
즉, 자속(921, 922)(ΦL1, ΦL2)은 중족(813, 823)에서 각각 반대방향으로 흐름에 따라 서로 상쇄되고, 자속(921-1, 922-1)(ΦL1, ΦL2)은 외족(811, 812, 821, 823)에서 동일 방향으로 흐름에 따라 서로 중첩될 수 있다.
위와 같이, 메인 인덕터(L1, L2)의 코일(911, 912)에 의해 발생되는 자속(921, 922)은, 상쇄 작용(자속 제거 작용)을 통해 중족(813, 823)에 영향을 미치지 않게 되고, 외족(811, 812, 821, 822)에서 중첩되므로, 메인 인덕터(L1, L2)는, 도 10에 도시된 바와 같이, 한 쌍의 U형 코어가 마주보는, UU 코어 형태의 인덕터로 등가화하여 나타낼 수 있다.
본 발명 일 실시예에 따른 전원회로부(100)는, 이렇게 메인 인덕터(L1, L2)의 코일(911, 912)에 의한 자속의 영향을 받지 않는 중족(813, 823)을 활용하여, 전원회로부(100)의 전류특성을 보정하기 위한 적어도 하나의 보조 인덕터(L3, L4)를 구현하도록 한다.
일 실시예에 따르면, 보조 인덕터(L3)를 구성하는 제3코일(913)은 상부코어(810)의 중족(813)에 일 방향으로 권선되고, 보조 인덕터(L4)를 구성하는 제4코일(915)은 하부코어(820)의 중족(823)에 제3코일(913)과 동일한 일 방향으로 권선될 수 있다.
즉, 제3코일(913) 및 제4코일(915)은, 제1코일(911)과 제2코일(912) 중 어느 하나와 동일 방향으로 권선될 수 있다. 예를 들면, 도 8에 도시된 바와 같이, 제3코일(913)과 제4코일(915)은 제2코일(912)의 제2방향과 같은 방향으로 중족(813, 823)에 권선될 수 있다. 다른 예로서, 제3코일(913)과 제4코일(915)은 제1코일(911)의 제1방향과 같은 방향으로 중족(813, 823)에 권선될 수도 있다.
한편, 본 발명 일 실시예에 따른 전원회로부(100)에서, 보조 인덕터는 메인 인덕터의 입력측 또는 출력측 중 어느 하나에만 구비되는 구현예도 가능하므로, 일례로 입력측에 마련된 보조 인덕터(L3)의 제3코일(913)이 상부코어(810)의 중족(813)과 하부코어(820)의 중족(823)에 권선될 수 있다. 이 경우, 보조 인덕터(L3)의 인덕턴스 확보가 용이하여, 입력 리플 전압이 보다 효율적으로 저감될 수 있다.
다른 예로서, 메인 인덕터의 출력측에 마련된 제4코일(915)이 상부코어(810)의 중족(813)과 하부코어(820)의 중족(823)에 권선될 수 있다. 이 경우, 보조 인덕터(L4)의 인덕턴스 확보가 용이하여, 출력 리플 전압이 보다 효율적으로 저감될 수 있다.
일 실시예에 따르면, 전원회로부(100)는 회로적인 특성에 따라 선택적으로 하나 또는 두 개, 경우에 따라 세 개 이상의 보조 인덕터를 포함할 수 있으며, 그 보조 인덕터를 구성하는 코일이 메인 인덕터와 동일한 코어를 활용하는 형태로 구현될 수 있다.
도 8을 참조하면, 서로 동일한 방향으로 권선된 제3코일(913) 및 제4코일(915)에 전류가 흐르도록 하면, 전자기유도에 의해, 도 11에 도시된 바와 같이, 코어(810, 820)에는 중족(813, 823)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(923, 925)이 발생할 수 있다.
일례로, 코어(810, 820)에는, 제3코일(913)에 흐르는 전류(IL3)에 기초하여, 도 12에 도시된 바와 같이, 상부코어(810)의 중족(813)으로부터 하부코어(810)의 중족(823)을 통해 제1외족(821) 및 제2외족(822)의 양측으로 분기하여, 분기된 각 자속이 상부코어(810)의 제1외족(811) 및 제2외족(812)을 각각 통과하여 상부코어(810)의 중족(813)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL3)(923)이 형성될 수 있다. 또한, 코어(810, 820)에는, 제4코일(915)에 흐르는 전류(IL4)에 기초하여, 도 12에 도시된 바와 같이, 하부코어(820)의 중족(823)으로부터 제1외족(821) 및 제2외족(822)의 양측으로 분기하여, 분기된 각 자속이 상부코어(810)의 제1외족(811) 및 제2외족(812)을 각각 통과하여 상부코어(810)의 중족(813)을 통해 합쳐져 하부코어(810)의 중족(823)으로 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL4)(925)이 형성될 수 있다. 즉, 자속(ΦL3)(923)과 자속(ΦL4)(925)는 동일한 경로를 가지고, 서로 중첩될 수 있다.
보조 인덕터(L3, L4)의 코일(913, 915)에 의해 발생되는 자속(923, 925)는, 도 11 및 도 12에 도시된 바와 같이, 코어(810, 820)의 중족(813, 823)에서 서로 중첩된다. 여기서, 메인 인덕터(L1, L2)에 의해 발생되는 자속(921, 922)은 중족(813, 823)에서 서로 상쇄됨에 따라, 중족(813, 823)에서 그 영향을 미치지 않을 수 있게 되므로, 보조 인덕터(L3, L4)가 메인 인덕터(L1, L2)과 관계없이 개별적 또는 독립적으로 동작 가능하다.
결과적으로, 도 12를 참조하면, 일 실시예에 따른 전원회로부(100)에서, 메인 인덕터(L1, L2)를 구성하는 제1코일(911) 및 제2코일(912)에 흐르는 전류에 의해 발생되어 중족(813, 823)에서 서로 상쇄되는 자속(921, 922)의 경로와, 보조 인덕터(L3, L4)를 구성하는 제3코일(913) 및 제4코일(915)에 흐르는 전류에 의해 발생되어 중족(813, 823)에서 서로 중첩되는 자속(923, 925)의 경로가 코어(810, 820)를 통해 각각 형성될 수 있다.
일 실시예에 따르면, 메인 인덕터(L1, L2)와 보조 인덕터(L3, L4)는, 상기와 같은 자속 경로를 형성하여 동작함에 따라, 전원회로부(100)가 PFC 부스트 컨버터로서의 기능을 수행하면서, 입력 전류 리플 또는 출력 전류 리플을 효율적으로 저감할 수 있게 된다.
도 13은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 다른 예를 나타내 보인 도면이고, 도 14는 도 13의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 13에 도시된 코어(1300) 및 코어(1300)에 권선된 코일에 관하여, 도 8에 도시된 코어(800) 및 코어(800)에 권선된 코일과 동일 내지 유사한 구성의 설명은 생략한다.
도 13을 참조하면, 본 발명의 일 실시예에 따르면, 메인 인덕터(L1, L2)를 이루는 코일(1411, 1412) 및 보조 인덕터(L3, L4)를 이루는 코일(1413, 1414)은 하나의 코어(1300)에 권선되는 형태로 구현될 수 있다.
코어(1300)는 한 쌍의 코어, 다시 말해, 상부코어(1310)와 하부코어(1320)를 포함하며, 상부코어(1310)와 하부코어(1320)는, 도 13에 도시된 바와 같이, 상부코어(1310)의 외족(1311, 1312)이 하부코어(1320)의 대응되는 외족(1321, 1322)과 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다.
도 13을 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(1411)은 상부코어(1310)의 제1외족(1311) 및 하부 코어(1320)의 제1외족(1321)에 제2방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(1412)은 상부코어(1310)의 제2외족(1312) 및 하부 코어(1320)의 제2외족(1321)에 제2방향과 반대인 제1방향으로 권선될 수 있다. 즉, 제1코일(1411) 및 제2코일(1412)은, 제1코일(1411) 및 제2코일(1412)에 흐르는 전류에 의해 발생되는 자속이 중족(1313, 1323)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(1311, 1321)과 제2외족(1312, 1322)에 서로 반대 방향으로 각각 권선된다.
보조 인덕터(L3)를 구성하는 제3코일(1413)은 상부코어(1310)의 중족(1313)에 일 방향으로 권선되고, 보조 인덕터(L4)를 구성하는 제4코일(1415)은 하부코어(1320)의 중족(1323)에 제3코일(1413)과 동일한 일 방향으로 권선될 수 있다. 즉, 제3코일(1413) 및 제4코일(1415)은, 제1코일(1411)과 제2코일(1412) 중 어느 하나와 동일 방향으로 권선될 수 있으며. 예를 들면, 도 13에 도시된 바와 같이, 제1코일(1411)의 제2방향과 같은 방향으로 중족(1313, 1323)에 권선될 수 있다.
도 13을 참조하면, 서로 반대방향으로 권선된 제1코일(1411) 및 제2코일(1412)에 전류가 흐르도록 하면, 도 14에 도시된 바와 같이, 코어(1310, 1320)에 중족(1313, 1323)에서 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(1421, 1422)이 발생할 수 있다.
구체적으로, 도 14를 참조하면, 코어(1310, 1320)에는, 제1코일(1411)에 흐르는 전류(iL1)에 기초하여 하부코어(1320)의 제1외족(1321)으로부터 하부코어(1320)의 중족(1323)과 상부코어(1310)의 중족(1313)을 순차적으로 통과하여 상부코어(1310)의 제1외족(1311)을 통해 하부코어(1320)의 제1외족(1321)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(1421)이 형성되고, 제2코일(1412)에 흐르는 전류(iL2)에 기초하여 상부코어(1310)의 제2외족(1312)으로부터 상부코어(1310)의 중족(813)과 하부코어(820)의 중족(823)을 순차적으로 통과하여 하부코어(1320)의 제2외족(1322)을 통해 상부코어(1310)의 제2외족(1312)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(1422)이 형성될 수 있다.
그에 따라, 일 실시예에 따른 전원회로부(100)에서, 메인 인덕터(L1, L2)를 구성하는 제1코일(1411) 및 제2코일(1412)에 흐르는 전류에 의해 발생되는 자속(1421, 1422)은 중족(1313, 1323)에서 상쇄 작용(자속 제거 작용)을 통해 영향을 미치지 않을 수 있게 되므로, 이를 보조 인덕터(L3, L4)의 제3코일(1413)과 제4코일(1415)의 권선에 활용할 수 있다.
서로 동일한 방향으로 권선된 제3코일(1413) 및 제4코일(1415)에 전류가 흐르도록 하면, 도 14에 도시된 바와 같이, 코어(1310, 1320)에 중족(1313, 1323)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(1423, 1425)이 발생할 수 있다.
일례로, 코어(1310, 1320)에는, 제3코일(1413)에 흐르는 전류(IL3)에 기초하여, 도 14에 도시된 바와 같이, 상부코어(1310)의 중족(1313)으로부터 하부코어(1320)의 중족(1323)을 통해 제1외족(1321) 및 제2외족(1322)의 양측으로 분기하여, 분기된 각 자속이 상부코어(1310)의 제1외족(1311) 및 제2외족(1312)을 각각 통과하여 상부코어(1310)의 중족(1313)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL3)(1423)이 형성될 수 있다. 또한, 코어(1310, 1320)에는, 제4코일(1413)에 흐르는 전류(IL4)에 기초하여, 도 14에 도시된 바와 같이, 하부코어(1320)의 중족(1323)으로부터 제1외족(1321) 및 제2외족(1522)의 양측으로 분기하여, 분기된 각 자속이 상부코어(1310)의 제1외족(1311) 및 제2외족(1321)을 각각 통과하여 상부코어(1310)의 중족(1313)을 통해 합쳐져 하부코어(1320)의 중족(1323)으로 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL4)(1425)이 형성될 수 있다.
이에, 보조 인덕터(L3, L4)를 구성하는 제3코일(1413) 및 제4코일(1415)에 흐르는 전류에 의해 발생되는 자속(1423, 1425)은 중족(1313, 1323)에서 서로 중첩되는 자속의 경로가 코어(1300)를 통해 형성될 수 있다.
도 15는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 16은 도 15의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 15에 도시된 코어(1500) 및 코어(1500)에 권선된 코일에 관하여, 도 8에 도시된 코어(800) 및 코어(800)에 권선된 코일과 동일 내지 유사한 구성의 설명은 생략한다.
도 15를 참조하면, 본 발명의 일 실시예에 따르면, 메인 인덕터(L1, L2)를 이루는 코일(1611, 1612) 및 보조 인덕터(L3, L4)를 이루는 코일(1613, 1614)은 하나의 코어(1500)에 권선되는 형태로 구현될 수 있다.
코어(1500)는 한 쌍의 코어, 다시 말해, 상부코어(1510)와 하부코어(1520)를 포함하며, 상부코어(1510)와 하부코어(1520)는, 도 15에 도시된 바와 같이, 상부코어(1510)의 외족(1511, 1512)이 하부코어(1520)의 대응되는 외족(1521, 1522)과 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다.
도 15를 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(1611)은 상부코어(1510)의 제1외족(1511) 및 하부 코어(1520)의 제1외족(1521)에 제1방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(1612)은 상부코어(1510)의 제2외족(1512) 및 하부 코어(1520)의 제2외족(1521)에 제1방향과 반대인 제2방향으로 권선될 수 있다. 즉, 제1코일(1611) 및 제2코일(1612)은, 제1코일(1611) 및 제2코일(1612)에 흐르는 전류에 의해 발생되는 자속이 중족(1513, 1523)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(1511, 1521)과 제2외족(1512, 1522)에 서로 반대 방향으로 각각 권선된다.
보조 인덕터(L3)를 구성하는 제3코일(1613)은 상부코어(1510)의 중족(1513)에 일 방향으로 권선되고, 보조 인덕터(L4)를 구성하는 제4코일(1615)은 하부코어(1520)의 중족(1523)에 제3코일(1613)과 동일한 일 방향으로 권선될 수 있다. 즉, 제3코일(1613) 및 제4코일(1615)은, 제1코일(1611)과 제2코일(1612) 중 어느 하나와 동일 방향으로 권선될 수 있으며. 예를 들면, 도 15에 도시된 바와 같이, 제1코일(1611)의 제1방향과 같은 방향으로 중족(1513, 1523)에 권선될 수 있다.
도 15를 참조하면, 서로 반대방향으로 권선된 제1코일(1611) 및 제2코일(1612)에 전류가 흐르도록 하면, 도 16에 도시된 바와 같이, 코어(1510, 1520)에 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(1621, 1622)이 발생할 수 있다.
구체적으로, 도 16을 참조하면, 코어(1510, 1520)에는, 제1코일(1611)에 흐르는 전류(iL1)에 기초하여 상부코어(1510)의 제1외족(1511)으로부터 상부코어(1510)의 중족(1513)과 하부코어(1520)의 중족(1523)을 순차적으로 통과하여 하부코어(1520)의 제1외족(1521)을 통해 상부코어(1510)의 제1외족(1511)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(1621)이 형성되고, 제2코일(1612)에 흐르는 전류(iL2)에 기초하여 하부코어(1520)의 제2외족(1522)으로부터 하부코어(1520)의 중족(1523)과 상부코어(1510)의 중족(1513)을 순차적으로 통과하여 상부코어(1510)의 제2외족(1512)을 통해 하부코어(1520)의 제2외족(1522)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(1622)이 형성될 수 있다.
그에 따라, 일 실시예에 따른 전원회로부(100)에서, 메인 인덕터(L1, L2)를 구성하는 제1코일(1611) 및 제2코일(1612)에 흐르는 전류에 의해 발생되는 자속(1621, 1622)은 중족(1513, 1523)에서 상쇄 작용(자속 제거 작용)을 통해 영향을 미치지 않을 수 있게 되므로, 이를 보조 인덕터(L3, L4)의 제3코일(1613)과 제4코일(1615)의 권선에 활용할 수 있다.
서로 동일한 방향으로 권선된 제3코일(1613) 및 제4코일(1615)에 전류가 흐르도록 하면, 도 16에 도시된 바와 같이, 코어(1510, 1520)에 중족(1513, 1523)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(1623, 1625)이 발생할 수 있다.
일례로, 코어(1510, 1520)에는, 제3코일(1613)에 흐르는 전류(IL3)에 기초하여, 도 16에 도시된 바와 같이, 상부코어(1510)의 중족(1513)으로부터 제1외족(1511) 및 제2외족(1512)의 양측으로 분기하여, 분기된 각 자속이 하부코어(1520)의 제1외족(1521) 및 제2외족(1522)을 각각 통과하여 하부코어(1520)의 중족(1523)을 통해 합쳐져 상부코어(1510)의 중족(1513)으로 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL3)(1623)이 형성될 수 있다. 또한, 코어(1510, 1320)에는, 제4코일(1613)에 흐르는 전류(IL4)에 기초하여, 도 16에 도시된 바와 같이, 하부코어(1520)의 중족(1523)으로부터 상부코어(1510)의 중족(1513)통해 제1외족(1511) 및 제2외족(1512)의 양측으로 분기하여, 분기된 각 자속이 하부코어(1520)의 제1외족(1521) 및 제2외족(1522)을 각각 통과하여 하부코어(1520)의 중족(1523)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL4)(1625)이 형성될 수 있다.
이에, 보조 인덕터(L3, L4)를 구성하는 제3코일(1613) 및 제4코일(1615)에 흐르는 전류에 의해 발생되는 자속(1623, 1625)는 중족(1513, 1523)에서 서로 중첩되는 자속의 경로가 코어(1500)를 통해 형성될 수 있다.
도 17은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 18은 도 17의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 17에 도시된 코어(1700) 및 코어(1700)에 권선된 코일에 관하여, 도 17에 도시된 코어(800) 및 코어(800)에 권선된 코일과 동일 내지 유사한 구성의 설명은 생략한다.
도 17을 참조하면, 본 발명의 일 실시예에 따르면, 메인 인덕터(L1, L2)를 이루는 코일(1811, 1812) 및 보조 인덕터(L3, L4)를 이루는 코일(1813, 1814)은 하나의 코어(1700)에 권선되는 형태로 구현될 수 있다.
코어(1700)는 한 쌍의 코어, 다시 말해, 상부코어(1710)와 하부코어(1720)를 포함하며, 상부코어(1710)와 하부코어(1720)는, 도 17에 도시된 바와 같이, 상부코어(1710)의 외족(1711, 1712)이 하부코어(1720)의 대응되는 외족(1721, 1722)과 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다.
도 17을 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(1811)은 상부코어(1710)의 제1외족(1711) 및 하부 코어(1720)의 제1외족(1721)에 제2방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(1812)은 상부코어(1710)의 제2외족(1712) 및 하부 코어(1720)의 제2외족(1721)에 제2방향과 반대인 제1방향으로 권선될 수 있다. 즉, 제1코일(1811) 및 제2코일(1812)은, 제1코일(1811) 및 제2코일(1812)에 흐르는 전류에 의해 발생되는 자속이 중족(1713, 1723)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(1711, 1721)과 제2외족(1712, 1722)에 서로 반대 방향으로 각각 권선된다.
보조 인덕터(L3)를 구성하는 제3코일(1813)은 상부코어(1710)의 중족(1713)에 일 방향으로 권선되고, 보조 인덕터(L4)를 구성하는 제4코일(1815)은 하부코어(1720)의 중족(1723)에 제3코일(1813)과 동일한 일 방향으로 권선될 수 있다. 즉, 제3코일(1813) 및 제4코일(1815)은, 제1코일(1811)과 제2코일(1812) 중 어느 하나와 동일 방향으로 권선될 수 있으며. 예를 들면, 도 17에 도시된 바와 같이, 제3코일(1813)과 제4코일(1815)은 제2코일(1812)의 제1방향과 같은 방향으로 중족(1713, 1723)에 권선될 수 있다.
도 17을 참조하면, 서로 반대방향으로 권선된 제1코일(1811) 및 제2코일(1812)에 전류가 흐르도록 하면, 도 18에 도시된 바와 같이, 코어(1710, 1720)에 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(1821, 1822)이 발생할 수 있다.
구체적으로, 도 18을 참조하면, 코어(1710, 1720)에는, 제1코일(1811)에 흐르는 전류(iL1)에 기초하여 하부코어(1710)의 제1외족(1711)으로부터 하부코어(1710)의 중족(1713)과 상부코어(1720)의 중족(1723)을 순차적으로 통과하여 상부코어(1710)의 제1외족(1711)을 통해 하부코어(1720)의 제1외족(1721)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(1821)이 형성되고, 제2코일(1812)에 흐르는 전류(iL2)에 기초하여 상부코어(1710)의 제2외족(1712)으로부터 상부코어(1710)의 중족(1713)과 하부코어(1720)의 중족(1723)을 순차적으로 통과하여 하부코어(1720)의 제2외족(1722)을 통해 상부코어(1710)의 제2외족(1712)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(1822)이 형성될 수 있다.
그에 따라, 일 실시예에 따른 전원회로부(100)에서, 메인 인덕터(L1, L2)를 구성하는 제1코일(1811) 및 제2코일(1812)에 흐르는 전류에 의해 발생되는 자속(1821, 1822)은 중족(1713, 1723)에서 상쇄 작용(자속 제거 작용)을 통해 영향을 미치지 않을 수 있게 되므로, 이를 보조 인덕터(L3, L4)의 제3코일(1813)과 제4코일(1815)의 권선에 활용할 수 있다.
서로 동일한 방향으로 권선된 제3코일(1813) 및 제4코일(1815)에 전류가 흐르도록 하면, 도 18에 도시된 바와 같이, 코어(1710, 1720)에 중족(1713, 1723)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(1823, 1825)이 발생할 수 있다.
일례로, 코어(1710, 1720)에는, 제3코일(1813)에 흐르는 전류(IL3)에 기초하여, 도 18에 도시된 바와 같이, 상부코어(1710)의 중족(1713)으로부터 제1외족(1711) 및 제2외족(1712)의 양측으로 분기하여, 분기된 각 자속이 하부코어(1720)의 제1외족(1721) 및 제2외족(1722)을 각각 통과하여 하부코어(1720)의 중족(1723)을 통해 합쳐져 상부코어(1710)의 중족(1713)으로 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL3)(1823)이 형성될 수 있다. 또한, 코어(1710, 1320)에는, 제4코일(1813)에 흐르는 전류(IL4)에 기초하여, 도 16에 도시된 바와 같이, 하부코어(1720)의 중족(1723)으로부터 상부코어(1710)의 중족(1713)통해 제1외족(1711) 및 제2외족(1712)의 양측으로 분기하여, 분기된 각 자속이 하부코어(1720)의 제1외족(1721) 및 제2외족(1722)을 각각 통과하여 하부코어(1720)의 중족(1723)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL4)(1825)이 형성될 수 있다.
도 19는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 20 내지 도 23은 도 19의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 19를 참조하면, 본 발명의 일 실시예에 따라, 메인 인덕터(L1, L2)를 이루는 코일(2011, 2012) 및 보조 인덕터(L3, L4)를 이루는 코일(2013, 2015)은 하나의 코어(1900)에 권선(winding)되는 형태로 구현될 수 있다. 즉, 보조 인덕터(L3, L4)의 코일(2013, 2015)이, 메인 인덕터(L1, L2)의 코일(2011, 2012)이 권선된 코어(1900)에 함께 권선되도록 함으로써, 전원회로부(100)에 보조 인덕터(L3, L4)를 위한 별도의 코어를 추가할 필요 없이, 보조 인덕터(L3, L4)를 포함하는 입력 필터부(150) 또는 출력 필터부(160)를 마련할 수 있다.
일 실시예에 따르면, 코어(1900)는 E형 코어 및 E형 코어와 마주보게 배치되는 I형 코어를 포함하는 EI 코어의 형태로 구현될 수 있다. 코어(1900)가 EI 코어의 형태로 구현되는 경우, 어느 하나의 코어, 예를 들면, E형 코어인 상부코어(1910)에 코일이 권선되는 점에서, 상부 및 하부 코어에 모두 코일이 권선되는 도 8 등의 EE 코어의 경우와 구분된다. EI 코어는 EE 코어와 대비하여 전체 코어의 크기를 줄일 있는 점에서, 소형 전자장치에 적용이 용이할 수 있다.
일 실시예에 따르면, 코어(1900)는 E형 코어인 상부코어(1910)와 I형 코어인 하부코어(1920)가 서로 마주보는 형태로 배치될 수 있다. 상부코어(1910)는 한 쌍의 외족(1911, 1912)과 외족(1911, 812) 사이에 위치하는 중족(1913)을 가진다.
일 실시예에 따르면, 상부코어(1910)와 하부코어(1920)는, 도 19에 도시된 바와 같이, 상부코어(1910)의 외족(1911, 1912)이 하부코어(1920)와 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다. 여기서, 상부코어(1910)의 제1외족(1911)과 하부코어(1920) 간의 공극(g) 및 상부코어(1910)의 제2외족(1912)과 하부코어(1920) 간의 공극(g)은 서로 동일할 수 있다.
본 발명 일 실시예에 따른 전원공급회로(100)에서, 메인 인덕터(L1, L2)는 코어(1900)에 서로 반대방향으로 권선되는 제1코일(2011) 및 제2코일(2012)을 포함한다. 보조 인덕터(L3, L4)는 제1코일(2011) 또는 제2코일(2012) 중 어느 하나와 같은 방향으로 코어(1900)에 권선되는 제3코일(2013) 또는 제4코일(2015)을 포함한다.
도 19를 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(2011)은 상부코어(1910)의 제1외족(1911)에 제2방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2012)은 상부코어(1910)의 제2외족(1912)에 제2방향과 반대인 제1방향으로 권선될 수 있다. 다른 예로서, 제1코일(2011)은 상부코어(1910)의 제1외족(1911)에 제1방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2012)은 상부코어(1910)의 제2외족(1912)에 제2방향으로 권선될 수 있다.
즉, 본 발명 일 실시예에 따르면, 제1코일(2011) 및 제2코일(2012)은, 제1코일(2011) 및 제2코일(2012)에 흐르는 전류에 의해 발생되는 자속이 중족(1913)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(1911)과 제2외족(1912)에 서로 반대 방향으로 각각 권선된다.
제1코일(2011)과 제2코일(2012)은 서로 연결된 상태로 권선되어, 도 2에 도시된 바와 같이, 스위칭부(130)의 스위칭 동작에 기초하여 전류가 흐르는 메인 인덕터(L1, L2)(120)로서 동작하게 된다.
일 실시예에 따르면, 전원회로부(100)는, 제1 및 제2 코일(2011, 2012)의 턴수(와인딩 수)(NL1, NL2)과, 상부코어(1910)의 외족(1911, 812) 및 하부코어(1920) 간의 공극(g)을 조정하여, 메인 인덕터(L1, L2)(120)의 인덕턴스를 제어할 수 있다.
일 실시예에 따르면, 메인 인덕터(L1, L2)를 구성하는 코일(2011, 2012)이 제1코어(1910)의 제1외족(1911)과 제2외족(1912)에 나누어 서로 반대 방향으로 권선된다. 이렇게 메인 인덕터(L1, L2)의 코일(2011, 2012)을 복수의 외족(1911, 9112)에 서로 나누어 권선함으로써, 코어(1910, 1920)의 사이즈를 유지하면서 코일 턴수의 증가가 가능하므로, 메인 인덕터(L1, L2)(120)가 충분히 높은 인덕턴스를 확보할 수 있도록 한다.
도 19를 참조하면, 서로 반대방향으로 권선된 제1코일(2011) 및 제2코일(2012)에 전류가 흐르도록 하면, 전자기유도에 의해, 도 20에 도시된 바와 같이, 코어(1910, 1920)에는 중족(1913)에서 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(2021, 2022)이 발생할 수 있다.
구체적으로, 코어(1910, 1920)에는, 도 20에 도시된 바와 같이, 제1코일(2011)에 흐르는 전류(iL1)에 기초하여 상부코어(1910)의 제1외족(1911)으로부터 상부코어(1910)의 중족(1913)과 하부코어(1920)를 순차적으로 통과하여 상부코어(1910)의 제1외족(1911)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(2021)이 형성된다, 또한, 코어(1910, 1920)에는, 제2코일(2012)에 흐르는 전류(iL2)에 기초하여 상부코어(1910)의 제2외족(1912)으로부터 하부코어(1920)와 상부코어(1910)의 중족(1913)을 순차적으로 통과하여 상부코어(1910)의 제2외족(1912)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(2022)이 형성될 수 있다.
여기서, 제1코일(2011)에 흐르는 전류(iL1)에 의해 발생되어, 상부코어(1910)의 제1외족(1911)을 통해 상부코어(1910)를 따라 흐르는 자속의 일부는 제2외족(1912) 측으로 분기되어, 제2코일(2012)에 흐르는 전류(iL2)에 의해 발생된 자속과 제2외족(1912)에서 서로 중첩될 수 있다. 분기된 자속은 하부코어(1920)를 통과하여, 같은 방식으로 제1외족(1921)에서 자속이 서로 중첩될 수 있다.
또한, 제2코일(2011)에 흐르는 전류(iL2)에 의해 발생되어 상부코어(1910)의 제2외족(1912)을 통해 하부코어(1920)를 따라 흐르는 자속의 일부는 제1외족(1911) 측으로 분기되어, 제1코일(2012)에 흐르는 전류(iL1)에 의해 발생된 자속과 제1외족(1921)에서 서로 중첩될 수 있다. 분기된 자속은 상부코어(1910)를 통과하여 같은 방식으로, 제2외족(1912)에서도 자속이 서로 중첩될 수 있다.
일 실시예에서, 메인 인덕터(L1, L2)의 코일(2011, 2012)에 의해 발생되는 자속은, 도 20에 도시된 바와 같이, 중족(1913)을 통해 서로 상쇄되는 자속(2021, 2022)(ΦL1, ΦL2)과, 외족(1911, 1912)에서 서로 중첩되는 자속(2021-1, 2022-1)(ΦL1 -1, ΦL2 - 1)으로 구분하여 나타낼 수 있다. 즉, 자속(2021, 2022)(ΦL1, ΦL2)은 중족(1913)에서 각각 반대방향으로 흐름에 따라 서로 상쇄되고, 자속(2021-1, 2022-1)(ΦL1, ΦL2)은 외족(1911, 1912)에서 동일 방향으로 흐름에 따라 서로 중첩될 수 있다.
위와 같이, 메인 인덕터(L1, L2)의 코일(2011, 2012)에 의해 발생되는 자속(2021, 2022)은, 상쇄 작용(자속 제거 작용)을 통해 중족(1913)에 영향을 미치지 않게 되고, 외족(1911, 1912)에서 중첩되므로, 메인 인덕터(L1, L2)는, 도 21에 도시된 바와 같이, U형 코어가 I형 코어와 마주보는, UI 코어 형태의 인덕터로 등가화하여 나타낼 수 있다.
본 발명 일 실시예에 따른 전원회로부(100)는, 이렇게 메인 인덕터(L1, L2)의 코일(2011, 2012)에 의한 자속의 영향을 받지 않는 중족(1913)을 활용하여, 전원회로부(100)의 전류특성을 보정하기 위한 적어도 하나의 보조 인덕터(L3, L4)를 구현하도록 한다.
일 실시예에 따르면, 보조 인덕터(L3)를 구성하는 제3코일(2013)과 보조 인덕터(L4)를 구성하는 제4코일(2015)은 상부코어(1910)의 중족(1913)에 동일한 일 방향으로 나란하게 권선될 수 있다.
즉, 제3코일(2013) 및 제4코일(2015)은, 제1코일(2011)과 제2코일(2012) 중 어느 하나와 동일 방향으로 권선될 수 있다. 예를 들면, 도 19에 도시된 바와 같이, 제3코일(2013)과 제4코일(2015)은 제1코일(2012)의 제2방향으로 중족(1913)에 권선될 수 있다. 다른 예로서, 제3코일(2013)과 제4코일(2015)은 제2코일(2011)의 제1방향으로 중족(1913)에 권선될 수도 있다.
한편, 본 발명 일 실시예에 따른 전원회로부(100)에서, 보조 인덕터는 메인 인덕터의 입력측 또는 출력측 중 어느 하나에만 구비될 수 있으므로, 일례로 입력측에 마련된 보조 인덕터(L3)의 제3코일(2013)이 상부코어(1910)의 중족(1913)에 권선될 수 있다. 이 경우, 보조 인덕터(L3)의 인덕턴스 확보가 용이하여, 입력 리플 전압이 보다 효율적으로 저감될 수 있다.
다른 예로서, 메인 인덕터의 출력측에 마련된 제4코일(2015)이 상부코어(1910)의 중족(1913)에 권선될 수 있다. 이 경우, 보조 인덕터(L4)의 인덕턴스 확보가 용이하여, 출력 리플 전압이 보다 효율적으로 저감될 수 있다.
도 19를 참조하면, 서로 동일한 방향으로 권선된 제3코일(2013) 및 제4코일(2015)에 전류가 흐르도록 하면, 전자기유도에 의해, 도 22에 도시된 바와 같이, 코어(1910)에는 중족(1913)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(2023, 2025)이 발생할 수 있다.
예를 들면, 코어(1910, 1920)에는, 제3코일(2013)에 흐르는 전류(IL3)에 기초하여, 도 23에 도시된 바와 같이, 상부코어(1910)의 중족(1913)으로부터 제1외족(1921) 및 제2외족(1922)의 양측으로 분기하여, 분기된 각 자속이 제1외족(1911) 및 제2외족(1912)을 각각 통과하여 하부코어(1920)를 통해 상부코어(1910)의 중족(1913)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL3)(2023)이 형성될 수 있다. 또한, 코어(1910, 1920)에는, 제4코일(2013)에 흐르는 전류(IL4)에 기초하여, 도 23에 도시된 바와 같이, 상부코어(1910)의 중족(1913)으로부터 제1외족(1921) 및 제2외족(1922)의 양측으로 분기하여, 분기된 각 자속이 제1외족(1911) 및 제2외족(1912)을 각각 통과하여 하부코어(1920)를 통해 상부코어(1910)의 중족(1913)으로 합쳐져 돌아오는 순환 형태의 루프를 이루는 한 쌍의 자속(ΦL4)(2025)이 형성될 수 있다. 즉, 자속(ΦL3)(2023)과 자속(ΦL4)(2025)는 동일한 경로를 가지고, 서로 중첩될 수 있다.
보조 인덕터(L3, L4)의 코일(2013, 2015)에 의해 발생되는 자속(2023, 2025)는, 도 22 및 도 23에 도시된 바와 같이, 코어(1910)의 중족(1913)에서 서로 중첩된다. 여기서, 메인 인덕터(L1, L2)에 의해 발생되는 자속(2021, 2022)은 중족(1913)에서 서로 상쇄됨에 따라 그 영향을 미치지 않을 수 있게 되므로, 보조 인덕터(L3, L4)는 메인 인덕터(L1, L2)과 관계없이 개별적 또는 독립적으로 동작 가능하다.
결과적으로, 도 23을 참조하면, 일 실시예에 따른 전원회로부(100)에서, 메인 인덕터(L1, L2)를 구성하는 제1코일(2011) 및 제2코일(2012)에 흐르는 전류에 의해 발생되어 중족(1913, 1923)에서 서로 상쇄되는 자속(2021, 2022)의 경로와, 보조 인덕터(L3, L4)를 구성하는 제3코일(2013) 및 제4코일(2015)에 흐르는 전류에 의해 발생되어 중족(1913, 1923)에서 서로 중첩되는 자속(2023, 2025)의 경로가 코어(1910, 1920)를 통해 각각 형성될 수 있다.
일 실시예에 따르면, 메인 인덕터(L1, L2)와 보조 인덕터(L3, L4)는, 상기와 같은 자속 경로를 형성하여 동작함에 따라, 전원회로부(100)가 PFC 부스트 컨버터로서의 기능을 수행하면서, 입력 전류 리플 또는 출력 전류 리플을 효율적으로 저감할 수 있게 된다.
도 24는 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 25는 도 24의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 24에 도시된 코어(2400) 및 코어(2400)에 권선된 코일에 관하여, 도 19에 도시된 코어(1900) 및 코어(1900)에 권선된 코일과 동일 내지 유사한 구성의 설명은 생략한다.
도 24를 참조하면, 본 발명의 일 실시예에 따라, 메인 인덕터(L1, L2)를 이루는 코일(2511, 2512) 및 보조 인덕터(L3, L4)를 이루는 코일(2513, 2515)은 하나의 코어(2400)에 권선(winding)되는 형태로 구현될 수 있다.
코어(2400)는 E형 코어인 상부코어(2410)와 I형 코어인 하부코어(2420)를 포함하며, 상부코어(2410)와 하부코어(2420)는, 도 24에 도시된 바와 같이, 상부코어(2410)의 외족(2411, 2312)이 하부코어(2420)와 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다.
도 24를 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(2511)은 상부코어(2410)의 제1외족(2411)에 제1방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2512)은 상부코어(2410)의 제2외족(2412)에 제1방향과 반대인 제2방향으로 권선될 수 있다. 다른 예로서, 제1코일(2511)은 상부코어(2410)의 제1외족(2411)에 제2방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2512)은 상부코어(2410)의 제2외족(2412)에 제1방향으로 권선될 수 있다.
즉, 본 발명 일 실시예에 따르면, 제1코일(2511) 및 제2코일(2512)은, 제1코일(2511) 및 제2코일(2512)에 흐르는 전류에 의해 발생되는 자속이 중족(2413)에서 서로 상쇄되도록 한 쌍의 외족, 다시 말해, 제1외족(2411)과 제2외족(2412)에 서로 반대 방향으로 각각 권선된다.
도 24를 참조하면, 일 실시예에서, 보조 인덕터(L3)를 구성하는 제3코일(2513, 2514)은 상부코어(2410)의 제1외족(2411)과 제2외족(2412)에 나누어 동일한 방향으로 권선될 수 있다. 보조 인덕터(L3)를 구성하는 제4코일(2515, 2516)은 상부코어(2410)의 제1외족(2411)과 제2외족(2412)에 나누어 제3코일(2513, 2514)과 동일한 방향으로 권선될 수 있다. 즉, 도 24의 실시예에서는, 보조 인덕터(L3, L4)를 구성하는 제3코일(2513, 2514) 또는 제4코일(2515, 2516)을 코어(2400)의 외족(2411, 2413)을 사용하여 구현하도록 한다.
일 실시예에 따르면, 전원회로부(100)에서, 보조 인덕터는 메인 인덕터의 입력측 또는 출력측 중 어느 하나에만 구비되는 구현예도 가능하므로, 일례로 입력측에 마련된 보조 인덕터(L3)의 제3코일(2513, 2514)이 상부코어(2410)의 제1외족(2411)과 제2외족(2412)에 나누어 권선될 수 있다. 이 경우, 보조 인덕터(L3)의 인덕턴스 확보가 용이하여, 입력 리플 전압이 보다 효율적으로 저감될 수 있다.
다른 예로서, 메인 인덕터의 출력측에 마련된 제4코일(2515, 2516)이 상부코어(2410)의 제1외족(2411)과 제2외족(2412)에 나누어 권선될 수 있다. 이 경우, 보조 인덕터(L4)의 인덕턴스 확보가 용이하여, 출력 리플 전압이 보다 효율적으로 저감될 수 있다.
제3코일(2513, 2514)과 제4코일(2515, 2516)은, 제1코일(2511)과 제2코일(2512) 중 어느 하나와 동일 방향으로 권선될 수 있다. 예를 들면, 도 24에 도시된 바와 같이, 제3코일(2513, 2514)과 제4코일(2515, 2516)은 제1코일(2511)의 제1방향과 같은 방향으로 제1외족(2411)과 제2외족(2412)에 권선될 수 있다. 다른 예로서, 제3코일(2513)과 제4코일(2515)은 제2코일(2512)의 제2방향과 같은 방향으로 제1외족(2411)과 제2외족(2412)에 권선될 수도 있다.
도 24를 참조하면, 서로 반대방향으로 권선된 제1코일(2511) 및 제2코일(2512)에 전류가 흐르도록 하면, 도 25에 도시된 바와 같이, 코어(2410, 2420)에는 중족(2413)에서 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(2521, 2522)이 발생할 수 있다.
구체적으로, 도 25를 참조하면, 코어(2410, 2420)에는, 제1코일(2511)에 흐르는 전류(iL1)에 기초하여 상부코어(2410)의 제1외족(2411)으로부터 상부코어(2410)의 중족(2413)과 하부코어(2420)를 순차적으로 통과하여 상부코어(2410)의 제1외족(2411)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL1)(2521)이 형성된다, 또한, 코어(2410, 2420)에는, 제2코일(2512)에 흐르는 전류(iL2)에 기초하여 상부코어(2410)의 제2외족(2412)으로부터 하부코어(2420)와 상부코어(2410)의 중족(2413)을 순차적으로 통과하여 상부코어(2410)의 제2외족(2412)으로 돌아오는 순환 형태의 루프를 이루는 자속(ΦL2)(2522)이 형성될 수 있다.
도 24를 참조하면, 서로 동일한 방향으로 권선된 제3코일(2513)과 제4코일(2515)에 전류가 흐르도록 하면, 도 25에 도시된 바와 같이, 코어(2410)에는 중족(2413)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(2523, 2525)이 발생할 수 있다.
예를 들면, 코어(2410, 2420)에는, 제3코일(2513)에 흐르는 전류(IL3)에 기초하여, 도 25에 도시된 바와 같이, 상부코어(2410)의 제1외족(2411)으로부터 중족(2413)과 제2외족(2412)으로 분기하여 하부코어(2420)를 통해 제1외족(2421)으로 합쳐져 돌아오는 자속과, 상부코어(2410)의 제2외족(2412)으로부터 중족(2413)과 제1외족(2411)으로 분기하여 하부코어(2420)를 통해 제2외족(2421)으로 합쳐져 돌아오는 자속으로 이루어진 자속(ΦL3)(2523)이 형성될 수 있다. 또한, 코어(2410, 2420)에는, 제4코일(2513)에 흐르는 전류(IL4)에 기초하여, 도 25에 도시된 바와 같이, 상부코어(2410)의 제1외족(2411)으로부터 중족(2413)과 제2외족(2412)으로 분기하여 하부코어(2420)를 통해 제1외족(2421)으로 돌아오는 자속과, 상부코어(2410)의 제2외족(2412)으로부터 중족(2413)과 제1외족(2411)으로 분기하여 하부코어(2420)를 통해 제2외족(2421)으로 돌아오는 자속으로 이루어진 자속(ΦL3)(2523)이 형성될 수 있다. 즉, 자속(ΦL3)(2523)과 자속(ΦL4)(2525)는 동일한 경로를 가지고, 서로 중첩될 수 있다.
도 26은 본 발명 일 실시예에 따른 인덕터의 구조 및 권선의 또 다른 예를 나타내 보인 도면이고, 도 27은 도 26의 권선에 따른 자속의 흐름을 설명하기 위한 도면이다.
도 26에 도시된 코어(2600) 및 코어(2600)에 권선된 코일에 관하여, 도 19에 도시된 코어(1900) 및 코어(1900)에 권선된 코일과 동일 내지 유사한 구성의 설명은 생략한다.
도 26을 참조하면, 본 발명의 일 실시예에 따라, 메인 인덕터(L1, L2)를 이루는 코일(2711, 2712) 및 보조 인덕터(L3, L4)를 이루는 코일(2713, 2714, 2715, 2716)은 하나의 코어(2600)에 권선(winding)되는 형태로 구현될 수 있다.
코어(2600)는 E형 코어인 상부코어(2610)와 I형 코어인 하부코어(2620)를 포함하며, 상부코어(2610)와 하부코어(2620)는, 도 26에 도시된 바와 같이, 상부코어(2610)의 외족(2611, 2312)이 하부코어(2620)와 미리 정해진 공극(g)을 가지는 비접촉 상태로 서로 마주보게 배치될 수 있다.
도 26을 참조하면, 일 실시예에서, 메인 인덕터(L1)를 구성하는 제1코일(2711)은 상부코어(2610)의 중족(2613)에 제2방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2712)은 상부코어(2610)의 중족(2613)에 제2방향과 반대인 제1방향으로 권선될 수 있다. 다른 예로서, 제1코일(2711)은 상부코어(2610)의 중족(2613)에 제1방향으로 권선되고, 메인 인덕터(L2)를 구성하는 제2코일(2712)은 상부코어(2610)의 중족(2613)에 제2방향으로 권선될 수 있다.
즉, 본 발명 일 실시예에 따르면, 제1코일(2711) 및 제2코일(2712)은, 제1코일(2711) 및 제2코일(2712)에 흐르는 전류에 의해 발생되는 자속이 중족(2613)에서 서로 상쇄되도록 중족(2613)에 서로 반대 방향으로 각각 권선된다.
도 26을 참조하면, 일 실시예에서, 보조 인덕터(L3)를 구성하는 제3코일(2713, 2714)은 상부코어(2610)의 제1외족(2611)과 제2외족(2612)에 나누어 동일한 방향으로 권선될 수 있다. 보조 인덕터(L4)를 구성하는 제4코일(2715, 2716)은 상부코어(2610)의 제1외족(2611)과 제2외족(2612)에 나누어 제3코일(2713, 2714)과 동일한 방향으로 권선될 수 있다.
즉, 도 26의 실시예에서는, 메인 인덕터(L1)를 구성하는 제1코일(2711)과 제2코일(2712)가 코어(2600)의 중족(2613)을 사용하고, 보조 인덕터(L3, L4)를 구성하는 제3코일(2713, 2714) 또는 제4코일(2715, 2716)이 코어(2600)의 외족(2611, 2613)을 사용하여 구현하도록 한다.
일 실시예에 따르면, 전원회로부(100)에서, 보조 인덕터는 메인 인덕터의 입력측 또는 출력측 중 어느 하나에만 구비되는 구현예도 가능하므로, 일례로 입력측에 마련된 보조 인덕터(L3)의 제3코일(2713, 2714)이 상부코어(2610)의 제1외족(2611)과 제2외족(2612)에 나누어 권선될 수 있다. 이 경우, 보조 인덕터(L3)의 인덕턴스 확보가 용이하여, 입력 리플 전압이 보다 효율적으로 저감될 수 있다.
다른 예로서, 메인 인덕터의 출력측에 마련된 제4코일(2715, 2716)이 상부코어(2610)의 제1외족(2611)과 제2외족(2612)에 나누어 권선될 수 있다. 이 경우, 보조 인덕터(L4)의 인덕턴스 확보가 용이하여, 출력 리플 전압이 보다 효율적으로 저감될 수 있다.
제3코일(2713, 2714)과 제4코일(2715, 2716)은, 제1코일(2711)과 제2코일(2712) 중 어느 하나와 동일 방향으로 권선될 수 있다. 예를 들면, 도 26에 도시된 바와 같이, 제3코일(2713, 2514)과 제4코일(2715, 2516)은 제1코일(2711)의 제2방향으로 제1외족(2611)과 제2외족(2612)에 권선될 수 있다. 다른 예로서, 제3코일(2713)과 제4코일(2715)은 제2코일(2712)의 제1방향으로 제1외족(2611)과 제2외족(2612)에 권선될 수도 있다.
도 26을 참조하면, 서로 반대방향으로 권선된 제1코일(2711) 및 제2코일(2712)에 전류가 흐르도록 하면, 도 27에 도시된 바와 같이, 코어(2610, 2420)에는 중족(2613)에서 서로 반대 방향의 경로를 가지는 자속(ΦL1, ΦL2)(2721, 2722)이 발생할 수 있다.
구체적으로, 도 26을 참조하면, 코어(2610, 2620)에는, 제1코일(2711)에 흐르는 전류(iL1)에 기초하여 상부코어(2610)의 중족(2613)으로부터 하부코어(2620)의 양측으로 분기하여 각각 상부코어(2610)의 제1외족(2611)과 제2외족(2612)을 순차적으로 통과하여 상부코어(2610)의 중족(2613)으로 합쳐져 돌아오는 순환 형태의 한 쌍의 루프를 이루는 자속(ΦL1)(2721)이 형성될 수 있다. 또한, 코어(2610, 2420)에는, 제2코일(2712)에 흐르는 전류(iL2)에 기초하여 상부코어(2610)의 중족(2613)으로부터 제1외족(2611)과 제2외족(2612)의 양측으로 분기하여 중족(2613)을 통해 상부코어(2610)의 중족(2613)으로 합쳐져 돌아오는 순환 형태의 한 쌍의 루프를 이루는 자속(ΦL2)(2722)이 형성될 수 있다.
도 26을 참조하면, 서로 동일한 방향으로 권선된 제3코일(2713)과 제4코일(2715)에 전류가 흐르도록 하면, 도 27에 도시된 바와 같이, 코어(2610)에는 중족(2613)에서 서로 동일 방향의 경로를 가지는 자속(ΦL3, ΦL4)(2723, 2725)이 발생할 수 있다.
예를 들면, 코어(2610, 2620)에는, 제3코일(2713)에 흐르는 전류(IL3)에 기초하여, 도 27에 도시된 바와 같이, 상부코어(2610)의 제1외족(2611)으로부터 중족(2613)과 제2외족(2612)으로 분기하여 하부코어(2620)를 통해 제1외족(2621)으로 합쳐져 돌아오는 자속(ΦL3)(2723)과, 상부코어(2610)의 제2외족(2612)으로부터 중족(2613)과 제1외족(2611)으로 분기하여 하부코어(2620)를 통해 제2외족(2621)으로 합쳐져 돌아오는 자속(ΦL3)(2723)이 형성될 수 있다. 또한, 코어(2610, 2620)에는, 제4코일(2713)에 흐르는 전류(IL4)에 기초하여, 도 27에 도시된 바와 같이, 상부코어(2610)의 제1외족(2611)으로부터 중족(2613)과 제2외족(2612)으로 분기하여 하부코어(2620)를 통해 제1외족(2621)으로 돌아오는 자속(ΦL4)(2724)과, 상부코어(2610)의 제2외족(2612)으로부터 중족(2613)과 제1외족(2611)으로 분기하여 하부코어(2620)를 통해 제2외족(2621)으로 돌아오는 자속(ΦL4)(2724)이 형성될 수 있다. 즉, 자속(ΦL3)(2723)과 자속(ΦL4)(2725)는 동일한 경로를 가지고, 서로 중첩될 수 있다.
본 발명 일 실시예에 따르면, 위와 같이, 메인 인덕터(L1, L2)를 구성하는 코일을 중족(2513)에 권선하고, 보조 인덕터(L3, L4)를 구성하는 코일을 외족(2411, 2412)에 권선하는 방식으로, 필요에 따라 복수의 코일을 다양하게 권선하여 메인 인덕터 및 보조 인덕터를 구현할 수 있다.
도 28은 본 발명의 일 실시예에 따른 전자장치의 일례를 도시한 블록도이다.
일 실시예에 따르면, 전자장치(10)는 전력을 공급할 수 있는 전원회로부(100)를 포함한다. 도 28에 도시된 전원회로부(100)에 관하여, 도 1 및 도 2에 도시된 전원회로부(100)와 동일 내지 유사한 구성의 설명은 생략한다.
도 28을 참조하면, 전자장치(10)는 디스플레이(210)를 포함할 수 있다.
일 실시예에서, 디스플레이(210)는 전원을 입력받아 동작 또는 기능을 수행할 수 있는 부하로서 마련되는 동작부(도 1의 200)에 포함된다.
본 발명 일 실시예에 따른 전자장치(10)는 외부의 신호공급원, 즉, 소스로부터 수신되거나, 내부에 저장된 컨텐트의 데이터를 처리하여 디스플레이(210)에 영상으로 표시되도록 할 수 있다.
일 실시예에서 디스플레이장치로 구현된 전자장치(10)는 방송국의 송출장비로부터 수신되는 방송신호, 방송정보, 또는 방송데이터 중 적어도 하나에 기초한 방송 영상을 처리할 수 있는 텔레비전(TV)으로 구현될 수 있다. 이 경우, 전자장치(10)에는 방송신호를 채널 별로 튜닝하기 위한 수신부로서 튜너가 마련될 수 있다.
그러나, 본 발명의 사상이 상기와 같은 구현 예시에 한정되지 않는 바, 다른 실시예로서, 전자장치(10)는, 유선 또는 무선 연결된 외부의 디스플레이로 신호를 전송하는 셋탑박스와 같은 영상처리장치로서 구현될 수도 있다. 또 다른 실시예로서, 전자장치(10)는 스마트폰(smart phone), 태블릿(tablet)과 같은 스마트패드(smart pad) 등의 디스플레이가 마련된 단말장치(terminal apparatus)(이하, 사용자 단말(user terminal 또는 user device)이라고도 한다)로서 구현될 수도 있다. 또 다른 실시예로서, 전자장치(10)는 데스크탑(desktop) 또는 랩탑(laptop)과 같은 컴퓨터(personal computer, PC)의 모니터에도 적용될 수 있다.
전자장치(10)가 텔레비전인 경우, 전자장치(10)는 직접 또는 전자장치(10)와 케이블 등에 의해 연결될 수 있는 부가기기, 예를 들면, 셋탑박스(set-top box, STB), OC 박스(one-connect box), 미디어박스 등을 통해 방송국의 송출장비로부터 수신되는 방송신호, 방송정보, 또는 방송데이터 중 적어도 하나에 기초한 방송 컨텐트를 수신할 수 있다. 여기서, 전자장치(10)와 부가기기의 연결 방식은 케이블에 한정되는 것은 아니며, 다양한 유무선 인터페이스가 적용될 수 있다.
전자장치(10)는, 예를 들면 방송국으로부터 송출되는 RF(radio frequency) 신호 즉, 방송 컨텐트를 무선으로 수신할 수 있으며, 이를 위해 전자장치(10)에는 방송신호를 수신할 수 있는 안테나가 마련될 수 있다.
전자장치(10)에서, 방송 컨텐트는 지상파, 케이블, 위성 등을 통해서 수신 가능하며, 신호공급원, 즉, 소스는 방송국에 한정되지 않는다. 다시 말해, 데이터의 송수신이 가능한 장치 또는 스테이션이라면 본 발명의 소스에 포함될 수 있다.
전자장치(10)에서 수신되는 신호의 규격은 장치의 구현 형태에 대응하여 다양한 방식으로 구성될 수 있으며, 전자장치(10)는 후술하는 인터페이스부(220)의 구현 형태에 대응하여, HDMI(High Definition Multimedia Interface), HDMI-CFC(Consumer Electronics Control), 디스플레이 포트(display port, DP), DVI, 컴포지트(composite) 비디오, 컴포넌트(component) 비디오, 슈퍼 비디오(super video), DVI(Digital Visual Interface), 썬더볼트(Thunderbolt), RGB 케이블, SCART(Syndicat des Constructeurs d'Appareils Radiorιcepteurs et Tιlιviseurs), USB(universal serial bus) 등의 규격에 대응하는 신호를 영상 컨텐트로서 유선으로 수신할 수 있다.
전자장치(10)는 내부/외부의 저장매체에 저장된 신호/데이터에 기초한 동영상, 정지영상, 어플리케이션(application), OSD(on-screen display), 다양한 동작 제어를 위한 유저 인터페이스(user interface, UI) 등을 화면에 표시하도록 신호를 처리할 수 있다.
전자장치(10)는 컨텐트 제공을 위한 소스로서, 서버, 단말장치를 포함한 다양한 외부장치들로부터 유선 또는 무선 네트워크 통신에 의해 컨텐트를 제공받을 수 있으며, 통신의 종류는 한정되지 않는다.
구체적으로, 전자장치(10)는 후술하는 인터페이스부(220)의 구현 형태에 대응하여 와이파이(Wi-Fi), 와이파이 다이렉트(Wi-Fi Direct), 블루투스(bluetooth), 블루투스 저에너지(bluetooth low energy), 지그비(Zigbee), UWB(Ultra-Wideband), NFC(Near Field Communication) 등의 규격에 대응하는 신호를 영상 컨텐트로서 무선 네트워크 통신을 통해 수신할 수 있다. 또한, 전자장치(10)는 이더넷(Ethernet) 등과 같은 유선 네트워크 통신을 통해 컨텐트 신호를 수신할 수 있다.
일 실시예에서, 전자장치(10)는 스마트 TV 또는 IP TV(Internet Protocol TV)로 구현될 수 있다. 스마트 TV는 실시간으로 방송신호를 수신하여 표시할 수 있고, 웹 브라우징 기능을 가지고 있어 실시간 방송신호의 표시와 동시에 인터넷을 통하여 다양한 컨텐트 검색 및 소비가 가능하고 이를 위하여 편리한 사용자 환경을 제공할 수 있는 TV이다. 또한, 스마트 TV는 개방형 소프트웨어 플랫폼을 포함하고 있어 사용자에게 양방향 서비스를 제공할 수 있다. 따라서, 스마트 TV는 개방형 소프트웨어 플랫폼을 통하여 다양한 컨텐트, 예를 들어 소정의 서비스를 제공하는 어플리케이션의 컨텐트를 사용자에게 제공할 수 있다. 이러한 어플리케이션은 다양한 종류의 서비스를 제공할 수 있는 응용 프로그램으로서, 예를 들어 SNS, 금융, 뉴스, 날씨, 지도, 음악, 영화, 게임, 전자 책 등의 서비스를 제공하는 어플리케이션을 포함한다.
디스플레이(210)의 구현 방식은 한정되지 않으며, 예를 들면 액정(liquid crystal), 플라즈마(plasma), 발광 다이오드(light-emitting diode), 유기발광 다이오드(organic light-emitting diode), 면전도 전자총(surface-conduction electron-emitter), 탄소 나노 튜브(carbon nano-tube), 나노 크리스탈(nano-crystal) 등의 다양한 디스플레이 방식으로 구현될 수 있다.
일 실시예에서, 디스플레이(210)는 영상을 표시하는 디스플레이 패널을 포함하며, 그 구현 방식에 따라서 부가적인 구성, 예를 들면 구동부(driver)를 더 포함할 수 있다.
전자장치(10)는 인터페이스부(220)를 포함할 수 있다.
인터페이스부(220)는, 전자장치(10)가 서버를 포함하는 다양한 외부의 장치와 통신할 수 있도록 한다.
인터페이스부(220)는 유선 인터페이스부(221)를 포함할 수 있다. 유선 인터페이스부(221)는 HDMI, HDMI-CFC, USB, 컴포넌트(Component), 디스플레이 포트(DP), DVI, 썬더볼트, RGB 케이블 등의 규격에 따른 신호/데이터를 송/수신하는 연결부를 포함할 수 있다. 여기서, 유선 인터페이스부(221)는 이들 각각의 규격에 대응하는 적어도 하나 이상의 커넥터, 단자 또는 포트를 포함할 수 있다.
유선 인터페이스부(221)는 소스 등으로부터 신호를 입력받는 입력 포트를 포함하는 형태로 구현되며, 경우에 따라 출력 포트를 더 포함하여 양방향으로 신호를 송수신 가능하게 마련될 수 있다.
유선 인터페이스부(221)는 지상파/위성방송 등 방송규격에 따른 방송신호를 수신할 수 있는 안테나가 연결되거나, 케이블 방송 규격에 따른 방송신호를 수신할 수 있는 케이블이 연결될 수 있도록, HDMI 포트, DisplayPort, DVI 포트, 썬더볼트, 컴포지트(composite) 비디오, 컴포넌트(component) 비디오, 슈퍼 비디오(super video), SCART 등과 같이, 비디오 및/또는 오디오 전송규격에 따른 커넥터 또는 포트 등을 포함할 수 있다. 다른 예로서, 전자장치(10)는 방송신호를 수신할 수 있는 안테나를 내장할 수도 있다.
전자장치(10)는 인터페이스부(220)를 통해 수신하는 비디오/오디오신호가 방송신호인 경우, 수신된 방송신호를 채널 별로 튜닝하는 튜너(tuner)를 더 포함할 수 있다. 튜너는 튜닝된 특정 채널의 방송신호를 복조하여 트랜포트스트림(transport stream, TS) 형태의 신호로 출력하는 디모듈레이터를 포함할 수 있다. 다시 말해, 튜너와 디모듈레이터는 통합된 형태의 단일 칩으로 설계되거나, 상호 분리된 2개의 칩으로 각각 구현될 수 있다.
유선 인터페이스부(221)는 USB 포트 등과 같은 범용 데이터 전송규격에 따른 커넥터 또는 포트 등을 포함할 수 있다. 유선 인터페이스부(221)는 광 전송규격에 따라 광케이블이 연결될 수 있는 커넥터 또는 포트 등을 포함할 수 있다. 유선 인터페이스부(221)는 외부 마이크 또는 마이크를 구비한 외부 오디오기기가 연결되며, 마이크 또는 오디오기기로부터 오디오 신호를 수신 또는 입력할 수 있는 커넥터 또는 포트 등을 포함할 수 있다. 유선 인터페이스부(221)는 헤드셋, 이어폰, 외부 스피커 등과 같은 오디오기기가 연결되며, 오디오기기로 오디오 신호를 전송 또는 출력할 수 있는 커넥터 또는 포트 등을 포함할 수 있다. 유선 인터페이스부(221)는 이더넷(Ethernet) 등과 같은 네트워크 전송규격에 따른 커넥터 또는 포트를 포함할 수 있다. 예컨대, 유선 인터페이스부(221)는 라우터 또는 게이트웨이에 유선 접속된 랜카드 등으로 구현될 수 있다.
유선 인터페이스부(221)는 커넥터 또는 포트를 통해 셋탑박스, 광학미디어 재생장치와 같은 외부기기, 또는 외부 디스플레이장치나, 스피커, 서버 등과 1:1 또는 1:N (N은 자연수) 방식으로 유선 접속됨으로써, 해당 외부기기로부터 비디오/오디오 신호를 수신하거나 또는 해당 외부기기에 비디오/오디오 신호를 송신한다. 유선 인터페이스부(221)는, 비디오/오디오 신호를 각각 별개로 전송하는 커넥터 또는 포트를 포함할 수도 있다.
유선 인터페이스부(221)는 다양한 종류의 통신 프로토콜에 대응하는 무선 통신모듈(S/W module, chip 등)을 포함하는 통신회로(communication circuitry)로서 구현될 수 있다.
일 실시예에서 유선 인터페이스부(221)는 전자장치(10)에 내장되나, 동글(dongle) 또는 모듈(module) 형태로 구현되어 전자장치(10)의 커넥터에 착탈될 수도 있다.
인터페이스부(220)는 무선 인터페이스부(222)를 포함할 수 있다.
무선 인터페이스부(222)는 무선 인터페이스부(222)는 전자장치(10)의 구현 형태에 대응하여 다양한 방식으로 구현될 수 있다. 예를 들면, 무선 인터페이스부(222)는 통신방식으로 RF(radio frequency), 지그비(Zigbee), 블루투스(bluetooth), 와이파이(Wi-Fi), UWB(Ultra WideBand) 및 NFC(Near Field Communication) 등 무선통신을 사용할 수 있다.
무선 인터페이스부(222)는 다양한 종류의 통신 프로토콜에 대응하는 무선 통신모듈(S/W module, chip 등)을 포함하는 통신회로(communication circuitry)로서 구현될 수 있다.
일 실시예에서 무선 인터페이스부(222)는 무선랜유닛을 포함한다. 무선랜유닛은 프로세서(240)의 제어에 따라 억세스 포인트(access point, AP)를 통해 무선으로 외부장치와 연결될 수 있다. 무선랜유닛은 와이파이 모듈을 포함한다.
일 실시예에서 무선 인터페이스부(222)는 억세스 포인트 없이 무선으로 전자장치(10)와 외부장치 사이에 1 대 1 다이렉트 통신을 지원하는 무선통신모듈을 포함한다. 무선통신모듈은 와이파이 다이렉트, 블루투스, 블루투스 저에너지 등의 통신방식을 지원하도록 구현될 수 있다. 전자장치(10)가 외부장치와 다이렉트로 통신을 수행하는 경우, 저장부(230)에는 통신 대상 기기인 외부장치에 대한 식별정보(예를 들어, MAC address 또는 IP address)가 저장될 수 있다.
본 발명 일 실시예에 따른 전자장치(10)에서, 무선 인터페이스부(222)는 성능에 따라 무선랜유닛과 무선통신모듈 중 적어도 하나에 의해 외부장치와 무선 통신을 수행하도록 마련된다.
다른 실시예에서 무선 인터페이스부(222)는 LTE와 같은 이동통신, 자기장을 포함하는 EM 통신, 가시광통신 등의 다양한 통신방식에 의한 통신모듈을 더 포함할 수 있다.
무선 인터페이스부(222)는 네트워크 상의 서버(20) 등의 외부장치와 무선 통신함으로써, 외부장치와 데이터 패킷을 송수신할 수 있다.
무선 인터페이스부(222)는 적외선 통신규격에 따라 IR(Infrared) 신호를 송신 및/또는 수신할 수 있는 IR송신부 및/또는 IR수신부를 포함할 수 있다. 무선 인터페이스부(222)는 IR송신부 및/또는 IR수신부를 통해 리모컨 또는 다른 외부장치로부터 리모컨신호를 수신 또는 입력하거나, 다른 외부장치로 리모컨신호를 전송 또는 출력할 수 있다. 다른 예로서, 전자장치(10)는 와이파이(Wi-Fi), 블루투스(bluetooth) 등 다른 방식의 무선 인터페이스부(222)를 통해 리모컨 또는 다른 외부장치와 리모컨신호를 송수신할 수 있다.
일 실시예에서 무선 인터페이스부(222)는 마이크(microphone)와 같은 음성입력부를 통해 수신된 사용자음성의 정보로서 소정 데이터를 서버와 같은 외부장치로 전송할 수 있다. 여기서, 전송되는 데이터의 형태/종류는 한정되지 않으며, 예를 들면, 사용자로부터 발화된 음성에 대응하는 오디오신호나, 오디오신호로부터 추출된 음성특징 등을 포함할 수 있다.
또한, 무선 인터페이스부(222)는 서버와 같은 외부장치로부터 해당 사용자음성의 처리 결과의 데이터를 수신할 수 있다. 전자장치(10)는 수신된 데이터에 기초하여, 음성 처리결과에 대응하는 사운드를 내부 또는 외부의 스피커(loudspeaker)를 통해 출력할 수 있다. 다만, 상기한 실시예는 예시로서, 사용자음성을 서버로 전송하지 않고, 전자장치(10) 내에서 자체적으로 처리할 수도 있다. 즉, 다른 실시예에서 전자장치(10)가 STT(speech to text) 서버의 역할을 수행하도록 구현 가능하다.
전자장치(10)는 무선 인터페이스부(222)를 통해 리모컨과 같은 입력장치와 통신을 수행하여, 입력장치로부터 사용자음성에 대응하는 소리 신호를 수신할 수 있다.
일 실시예의 전자장치(10)에서, 서버(20) 등의 외부장치의 통신하는 통신모듈과 리모컨과 통신하는 통신모듈은 서로 다를 수 있다. 예를 들어, 전자장치(10)는, 외부장치와 이더넷 모뎀 또는 와이파이 모듈을 통해 통신을 수행하고, 리모컨과 블루투스 모듈을 통해 통신을 수행할 수 있다.
다른 실시예의 전자장치(10)에서, 서버(20) 등의 외부장치와 통신하는 통신모듈과 리모컨과 통신하는 통신모듈은 같을 수 있다. 예를 들어, 전자장치(10)는 블루투스 모듈을 통해 외부장치 및 리모컨과 통신을 수행할 수 있다.
일 실시예에서 무선 인터페이스부(222)는 전자장치(10)에 내장되나, 동글(dongle) 또는 모듈(module) 형태로 구현되어 전자장치(10)의 커넥터에 착탈될 수도 있다.
전자장치(10)는 저장부(230)를 포함할 수 있다.
저장부(230)는 전자장치(10)의 다양한 데이터를 저장하도록 구성된다.
저장부(230)는 전자장치(10)에 공급되는 전원이 차단되더라도 데이터들이 남아있을 수 있으며, 변동사항을 반영할 수 있도록 쓰기 가능한 비휘발성 메모리(writable ROM)로 구비될 수 있다. 즉, 저장부(230)는 플래쉬 메모리(flash memory), EPROM 또는 EEPROM 중 어느 하나로 구비될 수 있다. 저장부(230)는 전자장치(10)의 읽기 또는 쓰기 속도가 비휘발성 메모리에 비해 빠른 DRAM 또는 SRAM과 같은 휘발성 메모리(volatile memory)를 더 구비할 수 있다.
저장부(230)에 저장되는 데이터는, 예를 들면 전자장치(10)의 구동을 위한 운영체제를 비롯하여, 이 운영체제 상에서 실행 가능한 다양한 프로그램, 어플리케이션, 영상데이터, 부가데이터 등을 포함한다.
구체적으로, 저장부(230)는 프로세서(240)의 제어에 따라 각 구성요소들의 동작에 대응되게 입/출력되는 신호 또는 데이터를 저장할 수 있다. 저장부(230)는 전자장치(10)의 제어를 위한 제어 프로그램, 제조사에서 제공되거나 외부로부터 다운로드 받은 어플리케이션과 관련된 UI, UI를 제공하기 위한 그래픽 또는 이미지, 사용자 정보, 문서, 데이터베이스들 또는 관련 데이터들을 저장할 수 있다.
본 발명의 실시예에서 저장부 라는 용어는 저장부(230), 프로세서(240) 내 롬(ROM)(도시되지 아니함), 램(RAM)(도시되지 아니함) 또는 전자장치(10)에 장착 가능한 메모리 카드(도시되지 아니함)(예를 들어, micro SD 카드, 메모리 스틱)를 포함하는 것으로서 정의된다.
전자장치(10)는 프로세서(240)를 포함할 수 있다.
프로세서(240)는 전자장치(10)의 제반 구성들이 동작하기 위한 제어를 수행한다. 프로세서(240)는 이러한 제어 동작을 수행할 수 있도록 하는 제어프로그램(혹은 인스트럭션)과, 제어프로그램이 설치되는 비휘발성의 메모리, 설치된 제어프로그램의 적어도 일부가 로드되는 휘발성의 메모리 및 로드된 제어프로그램을 실행하는 적어도 하나의 범용 프로세서, 예를 들면 마이크로 프로세서(microprocessor), 응용 프로세서(application processor) 혹은 CPU(central processing unit)를 포함할 수 있다.
프로세서(240)는 싱글 코어, 듀얼 코어, 트리플 코어, 쿼드 코어 및 그 배수의 코어를 포함할 수 있다. 프로세서(240)는 복수의 프로세서, 예를 들어, 메인 프로세서(main processor) 및 슬립 모드(sleep mode, 예를 들어, 대기 전원만 공급되고 디스플레이장치로서 동작하지 않는)에서 동작하는 서브 프로세서(sub processor)를 포함할 수 있다. 또한, 프로세서, 롬 및 램은 내부 버스(bus)를 통해 상호 연결될 수 있다.
일 실시예에서 프로세서(240)는 전자장치(10)에 내장되는 PCB 상에 실장되는 메인 SoC(Main SoC)에 포함되는 형태로서 구현 가능하다.
제어프로그램은, BIOS, 디바이스드라이버, 운영체계, 펌웨어, 플랫폼 및 어플리케이션 중 적어도 하나의 형태로 구현되는 프로그램(들)을 포함할 수 있다. 일 실시예로서, 어플리케이션은, 전자장치(10)의 제조 시에 전자장치(10)에 미리 설치 또는 저장되거나, 혹은 추후 사용 시에 외부로부터 어플리케이션의 데이터를 수신하여 수신된 데이터에 기초하여 전자장치(10)에 설치될 수 있다. 어플리케이션의 데이터는, 예컨대, 어플리케이션 마켓과 같은 외부 서버로부터 전자장치(10)로 다운로드될 수도 있다. 이와 같은 외부 서버는, 본 발명의 컴퓨터프로그램제품의 일례이나, 이에 한정되는 것은 아니다.
제어프로그램은 컴퓨터와 같은 기기로 읽을 수 있는 저장매체에 기록될 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체 또는 비휘발성(non-volatile) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일례로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
이상, 바람직한 실시예들을 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
10: 전자장치
100: 전원회로부
120: 메인 인덕터
130: 스위칭부
140: 제어부
150: 입력 필터부
160: 출력 필터부
800: 코어

Claims (20)

  1. 전자장치에 있어서,
    디스플레이를 포함하는 동작부; 및
    상기 동작부에 전력을 공급하는 전원회로부를 포함하고,
    상기 전원회로부는,
    스위칭부;
    상기 스위칭부와 연결되는 메인 인덕터;
    상기 전력을 공급하기 위하여 상기 메인 인덕터에 흐르는 전류가 조정되도록 상기 스위칭부를 제어하는 제어부; 및
    상기 메인 인덕터의 입력측 또는 출력측 중 적어도 하나에 배치되어 상기 전원회로부의 전류 특성을 보정하는 보조 인덕터를 포함하고,
    상기 메인 인덕터는 한 쌍의 외족과 상기 한 쌍의 외족 사이에 위치하는 중족을 갖는 코어에 서로 반대 방향으로 권선되는 제1코일 및 제2코일을 포함하며, 상기 보조 인덕터는 상기 제1코일 또는 상기 제2코일 중 어느 하나와 같은 방향으로 상기 코어에 권선되는 제3코일을 포함하는 전자장치.
  2. 제1항에 있어서,
    상기 제1코일 및 제2코일은, 상기 제1코일 및 제2코일에 흐르는 전류에 의해 발생되는 자속이 상기 중족에서 서로 상쇄되도록 상기 한 쌍의 외족에 서로 반대 방향으로 각각 권선되는 전자장치.
  3. 제1항에 있어서,
    상기 보조 인덕터는, 상기 코어에 상기 제3코일과 동일한 방향으로 권선되는 제4코일을 더 포함하는 전자장치.
  4. 제3항에 있어서,
    상기 제3코일 및 제4코일은 상기 메인 인덕터의 입력측 및 출력측에 각각 배치되는 한 쌍으로 마련되는 전자장치.
  5. 제3항에 있어서,
    상기 제3코일 및 제4코일은 상기 코어의 중족에 권선되는 전자장치.
  6. 제1항에 있어서,
    상기 제1코일 및 제2코일은 상기 코어의 한 쌍의 외족에 각각 권선되는 전자장치.
  7. 제1항에 있어서,
    상기 코어는 서로 마주보도록 배치되는 한 쌍의 E형 코어를 포함하는 전자장치.
  8. 제7항에 있어서,
    상기 한 쌍의 E형 코어는 각각의 대응되는 외족이 미리 정해진 공극을 가지는 전자장치.
  9. 제8항에 있어서,
    상기 제1코일 및 제2코일의 턴수 및 상기 공극을 조정하여 상기 메인 인덕터의 인덕턴스가 제어되는 전자장치.
  10. 제7항에 있어서,
    상기 한 쌍의 E형 코어는 각각의 중족이 공극을 갖지 않도록 구성되는 전자장치.
  11. 제1항에 있어서,
    상기 코어는 E형 코어와, 상기 E형 코어와 마주보게 배치되는 I형 코어를 포함하는 전자장치.
  12. 제11항에 있어서,
    상기 E형 코어의 상기 한 쌍의 외족은 상기 I형 코어와 미리 정해진 공극을 가지는 전자장치.
  13. 제12항에 있어서,
    상기 제1코일 및 제2코일의 턴수 및 상기 공극을 조정하여 상기 메인 인덕터의 인덕턴스가 제어되는 전자장치.
  14. 제11항에 있어서,
    상기 E형 코어의 중족은 상기 I형 코어와 공극을 갖지 않도록 구성되는 전자장치.
  15. 제1항에 있어서,
    상기 전원회로부는,
    상기 메인 인덕터와 상기 스위칭부를 포함하여, 입력 전압을 증가시켜 출력 전압을 발생시키는 부스트 컨버터를 포함하는 전자장치.
  16. 제15항에 있어서,
    상기 전원회로부는,
    상기 보조 인덕터와 캐패시터로 구성되어, 상기 부스트 컨버터의 입력 전류 리플 또는 출력 전류 리플을 저감하는 적어도 하나의 필터부를 더 포함하는 전자장치.
  17. 전자장치의 동작부에 전원을 공급하는 전원공급장치에 있어서,
    스위칭부;
    상기 스위칭부와 연결되는 메인 인덕터;
    상기 전력을 공급하기 위하여 상기 메인 인덕터에 흐르는 전류가 조정되도록 상기 스위칭부를 제어하는 제어부; 및
    상기 메인 인덕터의 입력측 또는 출력측 중 적어도 하나에 배치되어 상기 전원회로부의 전류 특성을 보정하는 보조 인덕터를 포함하고,
    상기 메인 인덕터는 한 쌍의 외족과 상기 한 쌍의 외족 사이에 위치하는 중족을 갖는 코어에 서로 반대 방향으로 권선되는 제1코일 및 제2코일을 포함하며, 상기 보조 인덕터는 상기 제1코일 또는 상기 제2코일 중 어느 하나와 같은 방향으로 상기 코어에 권선되는 제3코일을 포함하는 전원공급장치.
  18. 제17항에 있어서,
    상기 제1코일 및 제2코일은, 상기 제1코일 및 제2코일에 흐르는 전류에 의해 발생되는 자속이 상기 중족에서 서로 상쇄되도록 상기 한 쌍의 외족에 서로 반대 방향으로 각각 권선되는 전원공급장치.
  19. 제17항에 있어서,
    상기 보조 인덕터는, 상기 코어에 상기 제3코일과 동일한 방향으로 권선되는 제4코일을 더 포함하며,
    상기 제3코일 및 제4코일은 상기 메인 인덕터의 입력측 및 출력측에 각각 배치되는 한 쌍으로 마련되는 전원공급장치.
  20. 제19항에 있어서,
    상기 제3코일 및 제4코일은 상기 코어의 중족에 권선되며, 상기 제1코일 및 제2코일은 상기 코어의 한 쌍의 외족에 각각 권선되는 전원공급장치.
KR1020210060420A 2021-05-11 2021-05-11 전자장치 및 전원공급장치 KR20220153193A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210060420A KR20220153193A (ko) 2021-05-11 2021-05-11 전자장치 및 전원공급장치
PCT/KR2022/006237 WO2022240039A1 (ko) 2021-05-11 2022-05-02 전자장치 및 전원공급장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060420A KR20220153193A (ko) 2021-05-11 2021-05-11 전자장치 및 전원공급장치

Publications (1)

Publication Number Publication Date
KR20220153193A true KR20220153193A (ko) 2022-11-18

Family

ID=84029273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060420A KR20220153193A (ko) 2021-05-11 2021-05-11 전자장치 및 전원공급장치

Country Status (2)

Country Link
KR (1) KR20220153193A (ko)
WO (1) WO2022240039A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020325A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 역률 개선 회로용 인덕터 코어
KR101241564B1 (ko) * 2011-08-04 2013-03-11 전주대학교 산학협력단 커플 인덕터, 커플 변압기 및 이를 이용한 커플 인덕터-변압기
KR101728938B1 (ko) * 2014-10-27 2017-05-02 엘지전자 주식회사 전원 회로의 역률 보정 회로
CN107633935A (zh) * 2016-07-18 2018-01-26 中兴通讯股份有限公司 一种磁集成电感及其制作方法和无桥pfc电路
KR101974810B1 (ko) * 2017-07-25 2019-05-03 청주대학교 산학협력단 고전력밀도의 스위칭 정류기

Also Published As

Publication number Publication date
WO2022240039A1 (ko) 2022-11-17

Similar Documents

Publication Publication Date Title
US20180219425A1 (en) Display system, wireless power transmission apparatus, and wireless power reception apparatus
US10708670B2 (en) Image display apparatus and method of operating the same
KR20180024808A (ko) 영상 표시 장치 및 그 동작 방법
US8799526B2 (en) Media player device and method for wake-up thereof
US11606026B2 (en) Display apparatus and electronic apparatus
US11108272B2 (en) Electronic apparatus
KR20240033690A (ko) 디스플레이장치
US20170038823A1 (en) Display apparatus, power supply, and power control method thereof
KR102609536B1 (ko) 전자장치
US10644602B2 (en) Adaptor, power supply system and power supply method thereof
KR20220153193A (ko) 전자장치 및 전원공급장치
EP3699902A1 (en) Display device and image display method of the same
KR20210017289A (ko) 디스플레이장치 및 그 제어방법
US10141100B2 (en) Common-mode noise reduction
US20160036334A1 (en) Electronic apparatus, power supply and power control method thereof
US7589793B2 (en) Television receiver that can receive both regular broadcast-satellite television and digital terrestrial broadcast
KR20220067706A (ko) 전자장치 및 디스플레이장치
KR20220052084A (ko) 전자장치 및 그에 포함되는 노이즈 필터
KR20230033516A (ko) 전자장치 및 전원공급장치
CN218352551U (zh) 分体电视的供电电路及分体电视
US11900855B2 (en) Display apparatus
KR20210136576A (ko) 전자장치 및 그 제어방법
KR20220006190A (ko) 전자장치 및 전원공급장치
KR101942523B1 (ko) 집적회로패키지 및 이를 구비하는 미디어 장치
CN204350211U (zh) 一种智能电视机的遥控装置

Legal Events

Date Code Title Description
A201 Request for examination