KR20220151188A - 디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들 - Google Patents

디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들 Download PDF

Info

Publication number
KR20220151188A
KR20220151188A KR1020227034579A KR20227034579A KR20220151188A KR 20220151188 A KR20220151188 A KR 20220151188A KR 1020227034579 A KR1020227034579 A KR 1020227034579A KR 20227034579 A KR20227034579 A KR 20227034579A KR 20220151188 A KR20220151188 A KR 20220151188A
Authority
KR
South Korea
Prior art keywords
film
scaln
substrate
forming
single crystal
Prior art date
Application number
KR1020227034579A
Other languages
English (en)
Inventor
크레이그 모
제프리 엠. 레더시치
Original Assignee
어쿠스티스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어쿠스티스, 인크. filed Critical 어쿠스티스, 인크.
Publication of KR20220151188A publication Critical patent/KR20220151188A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H01L41/316—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H01L41/0815—
    • H01L41/187—
    • H01L41/319—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

필름을 형성하는 방법은, 기판을 포함하는 CVD 반응기 챔버를 섭씨 약 750도 내지 섭씨 약 950도의 온도 범위로 가열하는 단계, Al을 포함하는 제1 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, Sc를 포함하는 제2 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, 질소를 포함하는 제3 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, 및 ScAlN을 포함하는 필름을 기판 상에 형성하는 단계를 포함할 수 있다.

Description

디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들
본 출원은, 그 전체 개시내용이 참조에 의해 본 명세서에 포함되는 2020년 3월 5일 미국 특허청에 출원된 발명의 명칭이 "Methods of Forming Crystal Piezoelectric Layers Including Low Carbon and/or Oxygen Concentrations Using Metalorganic Precursors in CVD Systems and Related Crystal Piezoelectric Layers"인 미국 가출원 번호 제62/985,572호의 우선권을 주장한다.
본 발명은 대체로 전자 디바이스들에 관한 것이다. 더 구체적으로, 본 발명은, 예를 들어 벌크 탄성파 공진기 디바이스들 및 (HEMT들 등의) RF 디바이스들에서 압전 층들로서 이용하기 위한 ScxAl1-xN 필름들을 형성하는 방법들을 제공한다.
도 1은 본 발명에 따른 일부 실시예에서 ScxAl1-xN 필름들을 형성하는데 이용될 수 있는 금속 유기 화학 기상 퇴적(MOCVD; Metal Organic Chemical Vapor Deposition) 시스템의 개략도이다.
도 2a 내지 도 2d는, 각각 섭씨 약 1150도의 비교적 고온에서 CVD를 이용하여 형성된 합성 EELS 이미지, Sc EELS 이미지, N EELS 이미지, 및 Al EELS 이미지를 포함하는 ScxAl1-xN 필름의 EELS 이미지들이다.
도 2e는 섭씨 약 750도 미만의 온도에서 형성된 ScxAl1-xN 필름의 TEM 이미지이다.
도 3a 내지 도 3d는, 본 발명에 따른 일부 실시예에서 섭씨 약 850도의 온도에서 CVD를 이용하여 형성된, 각각, 합성 EELS 이미지, Sc EELS 이미지, N EELS 이미지, 및 Al EELS 이미지를 포함하는 ScxAl1-xN 필름의 EELS 이미지들이다.
도 4a는 본 발명에 따른 일부 실시예에서 약 (a) 섭씨 1030도, (b) 섭씨 940도, 및 (c) 섭씨 850도의 온도에서 CVD를 이용하여 형성된 ScxAl1-xN 필름의 XRD 스캔들을 도시한다.
도 4b는 본 발명의 실시예에 따른 MOCVD 프로세스를 이용하여 AlGaN/AlN 층들의 시퀀스 상에 성장된 ScxAl1-xN 필름의 EELS 이미지이다.
도 5는 Scarlet™을 전구체로서 이용하여 형성된 20% ScxAl1-xN의 SEM 이미지이다.
도 6은 본 발명에 따른 일부 실시예에서 관심대상 ScxAl1-xN 층이 샘플에서 약 0.1 마이크론 내지 약 0.4 마이크론 깊이에 위치하는 ScxAl1-xN(14.3% Sc)의 SIMS 분석을 보여주는 그래프이다.
도 7 내지 도 9는 본 발명에 따른 일부 실시예에서 기판 상에 형성된 ScxAl1-xN 필름의 단면도 예시들이다.
도 10은 본 발명에 따른 일부 실시예에서 하단 전극과 상단 전극 사이에 샌드위치된 단결정 압전 공진기 층을 제공하는 ScxAl1-xN 필름의 단면도이다.
도 11은 본 발명의 실시예들에 따라 형성되고 일부 실시예에서 RF 동작을 위해 구성된 HEMT 디바이스의 재료 스택에 장벽 층으로서 포함되는 ScxAl1-xN 필름의 단면도이다.
도 12는 본 발명의 실시예들에 따라 형성된 ScxAl1-xN 층을 포함하는 HEMT 디바이스의 개략도이다.
도 13은 HEMT 디바이스와 통합된 모놀리식 RF 벌크 탄성파(BAW; Bulk Acoustic Wave) 압전 공진기 디바이스의 단면 개략도이며, 여기서 ScxAl1-xN 층은, 본 발명에 따른 일부 실시예에서 HEMT 디바이스에서의 버퍼 층과 압전 공진기 디바이스에서의 압전 층을 제공하는 공유된 ScxAl1-xN 층이다.
도 14 내지 도 19는, 일부 실시예에서, 공진기 디바이스의 압전 층, HEMT 디바이스의 버퍼 층, 및 HEMT 디바이스의 장벽 층 중 임의의 것으로서 ScxAl1-xN 층을 포함할 수 있는 다양한 RF 디바이스를 나타낸다.
도 20은, 본 발명에 따른 일부 실시예에서 MOCVD 시스템(100)의 (본 명세서에서 설명된 CVD 반응기의 온도를 유지하는 것을 포함한) 동작들을 모니터링 및 제어하는데 이용될 수 있는 컴퓨팅 시스템의 한 예를 나타내는 블록도이다.
본 발명에 따른 실시예들은, 압전 공진기 디바이스들 및/또는 높은 전자 이동도 트랜지스터 디바이스들을 제공하기 위해 화학적 기상 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들을 제공할 수 있다. 이들 실시예들에 따르면, 필름을 형성하는 방법은, 기판을 포함하는 CVD 반응기 챔버를 섭씨 약 750도 내지 섭씨 약 950도 온도 범위로 가열하는 단계, Al을 포함하는 제1 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, Sc를 포함하는 제2 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, 질소를 포함하는 제3 전구체를 상기 온도 범위에서 CVD 반응기 챔버에 제공하는 단계, 및 ScxAl1-xN을 포함하는 필름을 기판 상에 형성하는 단계를 포함할 수 있다.
본 발명자들이 이해하는 바와 같이, ScxAl1-xN 필름들은 비교적 저온에서 화학적 기상 퇴적(CVD)을 이용하여 형성될 수 있으므로 결과적인 필름들은 실질적으로 편석(segregation)이 없을 수 있어서, 예를 들어 ScxAl1-xN 필름들은 균일한 섬유아연석 결정 구조(wurtzite crystal structure)를 가질 수 있다. 본 발명의 실시예들에 따른 이러한 필름들에서, CVD 프로세스는 비교적 저온에서 수행될 수 있고, 이것은 ScxAl1-xN 필름의 표면 형태를 개선할 수 있다. 예를 들어, 일부 실시예에서 ScxAl1-xN을 형성하기 위한 CVD 성장 프로세스는 섭씨 약 750도 내지 섭씨 약 950도의 온도 범위에서 수행될 수 있다. 본 발명자들이 추가로 이해하는 바와 같이, 더 높은 온도들에서 형성된 ScxAl1-xN 필름은, 일부 부분들이 Sc가 풍부하고 다른 부분들은 Al이 풍부할 수 있도록 필름의 조성이 변할 수 있는 편석을 나타낼 수 있다. 반면, CVD 성장 프로세스가 너무 낮은 온도에서 수행되면, 섬유아연석 결정 구조를 유지하기 어려워 Al 및 Sc가 전체에 균등하게 분포된 비정질 ScxAl1-xN 필름이 생성될 수 있다.
본 발명에 따른 추가 실시예들에서, ScxAl1-xN 필름의 형태(morphology)는 시클로펜타디에닐 리간드(cyclopentadienyl ligand)들 및 아미디네이트 리간드(amidinate ligand)들 양쪽 모두를 함유하는 것을 특징으로 할 수 있는 Sc 전구체의 이용에 의해 개선될 수 있다. 본 발명자들이 추가로 이해하는 바와 같이, 아미디네이트 리간드들의 존재는 성장 표면의 더 큰 흡착원자 이동성(adatom mobility) 및 분자의 더 완전한 해리를 허용할 수 있으며, 이것은 다른 전구체들보다 더 낮은 성장 온도에서 더 매끄러운 표면들을 갖는 필름들을 생성할 수 있다. 본 발명에 따른 일부 실시예에서, Sc 전구체는 Sc의 각각의 외측 쉘 전자(shell electron)에 대해 하나의 N 원자가 있는 아미디네이트 리간드들을 함유하는 것을 특징으로 할 수 있다. 본 발명에 따른 일부 실시예에서, Al 전구체는 트리메틸알루미늄 또는 트리에틸알루미늄 등의 Al을 한 성분으로서 함유하는 금속유기물일 수 있다. Al을 함유하는 다른 금속유기 전구체들도 역시 본 발명에 따른 일부 실시예에서 이용될 수 있다.
본 발명에 의해 추가로 이해하는 바와 같이, 필름 형태는 또한, CVD 성장 프로세스 동안 이용된 III족 전구체들(예를 들어, Sc 및 Al 전구체들)에 대한 V족(예를 들어, NH3 등의, 질소를 포함하는 전구체들) 전구체들의 비율을 제어함으로써 개선될 수 있다. 비율은 성장 표면 상의 III족 종들의 흡착원자 이동성에 영향을 줄 수 있다. 특히, 비율이 너무 높으면 필름이 거칠어질 수 있는 반면, 비율이 너무 낮으면 Sc 흡착원자들이 축적되어 필름에서 Sc/Al 편석이 야기할 수 있다. 일부 실시예에서, 기저 핵형성 층도 역시 ScxAl1-xN 필름의 형태를 개선하는 것을 도울 수 있다.
본 발명자들이 추가로 이해하는 바와 같이, 여기서 설명된 바와 같이 ScxAl1-xN 필름은 또한 저탄소 함량을 갖도록 형성될 수 있다. 예를 들어, 일부 실시예에서 CVD 프로세스는 재료의 약 1019/cm3 미만 또는 약 0.001% 미만의 불순물 혼입을 갖는 ScxAl1-xN 필름을 형성하는데 이용될 수 있다. 본 발명에 따른 역시 다른 실시예들에서, ScxAl1-xN 필름은 또한 저농도들의 산소 및/또는 실리콘을 가질 수 있다.
본 발명에 따른 일부 실시예에서, 본 명세서에 설명된 CVD 성장된 ScxAl1-xN 필름은, 예를 들어 BAW(Bulk Acoustic Wave) 기반의 공진기들 또는 필터 회로들에서 압전 공진기 층들로서 이용될 수 있다. 본 발명에 따른 일부 실시예에서, 본 명세서에 설명된 CVD 성장된 ScxAl1-xN 필름은, 예를 들어 RF 주파수들에서 동작하는 고 전자 이동도 트랜지스터(HEMT) 디바이스에서 장벽 층으로서 이용될 수 있다. 본 발명에 따른 일부 실시예에서, 여기서 설명된 CVD 성장된 ScxAl1-xN 필름은 HEMT 디바이스의 압전 공진기 층 및 버퍼 층 양쪽 모두를 제공하는 공유된 층일 수 있다.
도 1은 본 발명에 따른 일부 실시예에서 ScxAl1-xN 필름들을 형성하는데 이용될 수 있는 금속 유기 화학 기상 퇴적(MOCVD; Metal Organic Chemical Vapor Deposition)(100) 시스템의 개략도이다. 도 1에 따르면, MOCVD 시스템(100)은 본 발명에 따른 일부 실시예에서 용기(125)로부터 CVD 반응기(105)로 라우팅되는 저증기압 MO 전구체 증기(109)를 공급받는 수평 흐름 CVD 반응기(105)를 포함할 수 있다. CVD 반응기(105)는, 이동가능하게 함께 결합된 상위 부분(150) 및 하위 부분(155)을 포함할 수 있다. 동작시, 상위 부분(150)은 하위 부분(155)으로부터 분리되어 유성 웨이퍼 이송 시스템을 노출시킴으로써 웨이퍼들이 복수의 웨이퍼 스테이션 내에 로딩될 수 있게 할 수 있다. 용기(125)는 ScxAl1-xN 필름의 형성을 위한 저증기압 MO 전구체 증기(109)를 생성하는데 이용되는 Sc 전구체 재료를 포함한다. 수평 흐름 CVD 반응기(105) 대신에 다른 유형들의 CVD 반응기들이 이용될 수 있다는 것을 이해할 것이다.
중앙 주입기 컬럼(145)은 반응기(105)의 상위 부분(150)을 관통하고 상이한 전구체들을 CVD 반응기(105)로 운반하도록 구성된 별개의 라인들에 결합된다. 특히, 중앙 주입기 컬럼(145)은 저증기압 MO 전구체 증기(109)를 운반하는 저증기압 MO 전구체 라인(115)에 결합된다. 본 발명에 따른 일부 실시예에서, 저증기압 MO 전구체 증기(109)는 프로세서 회로(101)의 제어 하에 반응기(105)에 제공될 수 있다. 예를 들어, 본 발명에 따른 일부 실시예에서, MOCVD 시스템(100)은, 반응기(105) 내부의 온도를 ScxAl1-xN 필름이 기판 상에 형성되는 온도에 유지하도록 프로세서 회로(101)의 제어 하에 동작한다. 본 발명에 따른 일부 실시예에서, 반응기(105)의 내부는, ScxAl1-xN 필름의 형성 동안, 예를 들어 섭씨 약 750도 내지 섭씨 약 950도 범위의 온도에 유지될 수 있다. 역시 추가의 실시예들에서, 프로세서 회로(101)는 또한 라인(115)을 가열하여, 전구체 증기(109)가 예를 들어 섭씨 70도 초과 내지 섭씨 약 200도 범위의 온도에서 반응기(105)에 제공될 수 있게 할 수 있다.
도 1에 추가로 도시된 바와 같이, Al 및 N의 전구체 등의 다른 전구체들(120)도 라인(115)으로부터 분리될 수 있는 경로(160)를 통해 중앙 주입기 컬럼(145)에 제공될 수 있다. 일부 실시예에서, 다른 전구체들은 수소화물 뿐만 아니라 다른 금속 유기 전구체들을 포함할 수 있다. 경로(160) 및 라인(115)은, Sc 전구체 증기(109)가 다른 전구체들(120)의 온도에 실질적으로 영향을 미치지 않고 중앙 주입기 컬럼(145)에 전달될 수 있도록 서로 열적으로 격리되도록 위치할 수 있다는 것을 이해할 것이다. 다시 말해서, 본 발명에 따른 일부 실시예에서, 라인(115)은 증기(109)가 다른 전구체들(120)을 실질적으로 가열하지 않고 가열될 수 있도록 위치할 수 있다. 본 명세서에 설명된 ScAlN 필름들은, 본 양수인에게 공동으로 양도되고 그 전체 내용이 참조에 의해 본 명세서에 포함되는, 02/07/2020에 미국 특허청에 출원된 발명의 명칭이 "Apparatus For Forming Single Crystal Piezoelectric Layers Using Low-Vapor Pressure Metalorganic Precursors in CVD Systems And Methods of Forming Single Crystal Piezoelectric Layers Using The Same"인 미국 출원 번호 제16/784,843호에 설명된 바와 같이 MOCVD 시스템을 이용하여 ScxAl1-xN로부터 형성될 수 있다는 것이 이해될 것이다.
동작시에, MOCVD 시스템(100)은 기판 상에 비교적 저온에서 ScxAl1-xN 필름들을 형성하는데 이용될 수 있다. 본 발명에 따른 일부 실시예에서, CVD 반응기(105)의 내부는 섭씨 약 750도 내지 섭씨 약 950도 범위의 온도에서 유지될 수 있다. 대조적으로, 본 발명자들이 이해하는 바와 같이, 더 높은 온도들에서 형성된 ScxAl1-xN 필름은, 일부 부분들은 Sc가 풍부할 수 있고 다른 부분들은 Al이 풍부하다는 점에서 필름의 조성이 달라지는 편석을 나타낼 수 있다.
예를 들어, 도 2a 내지 도 2d는 섭씨 약 1150도의 온도에서 CVD를 이용하여 형성된 ScxAl1-xN 필름의 EELS 이미지들이다. 도 2b 및 2d에 도시된 바와 같이, 섭씨 950도 초과의 온도에서 CVD를 이용하여 성장된 ScxAl1-xN 필름들은 각각 Si-풍부 조성 및 Al-풍부 조성을 나타내기 시작한다. 더욱이, 본 발명자들이 이해하는 바와 같이, ScxAl1-xN의 원하는 섬유아연석 결정 구조는, 도 2e에 도시된 바와, 같이 섭씨 약 750도 미만의 온도들에서 CVD를 이용하여 성장된 필름들에서 유지하기 어려운 것으로 판명되었다.
도 2e는 섭씨 약 750도 미만의 온도에서 형성된 ScxAl1-xN(또는 Al1-xScxN) 필름의 TEM 이미지이다. 도 2e에 도시된 바와 같이, AlGaN 층 상의 ScAlN 필름은 비정질이며, 이것은, 본 발명자들이 이해하는 바와 같이, 약 750도 미만의 온도에서 MOCVD를 통해 형성된 ScxAl1-xN (또는 Al1-xScxN) 필름에 대한 섬유아연석 결정 구조를 제공하는 것이 어렵다는 것을 입증한다.
대조적으로, 도 3a 내지 도 3d는, 본 발명에 따른 일부 실시예들에서 섭씨 약 850도의 온도에서 CVD를 이용하여 형성된, 각각, 합성 EELS 이미지, Sc EELS 이미지, N EELS 이미지, 및 Al EELS 이미지를 포함하는 ScxAl1-xN 필름의 EELS 이미지들이다. 도 3b 및 도 3d에 도시된 바와 같이, 섭씨 약 850도의 온도에서 CVD를 이용하여 성장된 ScxAl1-xN 필름은 Si-풍부 또는 Al-풍부 조성을 나타내지 않는다. 대신에, ScxAl1-xN 필름은 도 2a 내지 도 2d에 도시된 Sc-풍부 및 Al-풍부 부분들이 실질적으로 제거되도록 실질적으로 균일한 조성을 나타낸다.
본 발명자들이 추가로 이해하는 바와 같이, 본 발명에 따른 일부 실시예에서 본 명세서에서 설명된 바와 같이 형성된 ScxAl1-xN 필름 샘플의 XRD 스캔은, 도 3a 내지 도 3d에 도시된 ScxAl1-xN 필름에서 섬유아연석 결정 구조의 실질적으로 균일한 조성을 입증한다. 도 4a는, 본 발명에 따른 일부 실시예에서, 약 (a) 섭씨 1030도, (b) 섭씨 940도, (c) 섭씨 850도의 온도들에서 CVD를 이용하여 형성된 ScxAl1-xN 필름들의 X선 회절계(XRD)에서의 2theta-omega 스캔을 보여준다. 본 발명자들이 이해하는 바와 같이, 스캔 (a)에 도시된 섭씨 약 1030도에서 형성된 필름에서 약 34.5에서의 피크는 편석된 Sc를 나타내는 반면, 스캔 (b) 및 (c)에 도시된 섭씨 약 940도 및 섭씨 약 850도에서 형성된 ScxAl1-xN 필름들은, XRD 2Theta 스캔에서 110 결정 평면에 관해 취해진 약 36도에서의 Sc 피크 카운트의 5% 미만인 약 34.5도에서의 Sc 피크 카운트로 표시된 바와 같이, 각각, (스캔 (a)에 비해) 대응하는 ScxAl1-xN 필름의 실질적으로 균일한 조성을 나타내는 더 적은 수의 피크들을 가지므로, 필름 (b) 및 (c)가 편석된 ScN 결정 구조들(예를 들어, 암염 결정 구조)을 실질적으로 갖지 않는다.
도 4b는 본 발명의 실시예들에 따른 MOCVD 프로세스를 이용하여 AlGaN/AlN 층들의 시퀀스 상에 성장된 ScAlN(또는 AlScN) 층의 EELS 이미지이다. 도 4b에 따르면, ScAlN 층은 섭씨 약 800도의 온도에서 MOCVD 프로세스를 이용하여 성장되었다. (A 방향에서 취한) 스캔은, ScAlN 층 및 AlGaN 층의 대응하는 부분들이 섬유아연석 결정 구조들의 실질적으로 균일한 조성을 갖는다는 것을 보여준다.
본 발명자들이 추가로 이해하는 바와 같이, 본 발명에 따른 추가 실시예들에서, ScxAl1-xN 필름의 형태는 시클로펜타디에닐 리간드들 및 아미디네이트 리간드들 양쪽 모두를 함유하는 것을 특징으로 할 수 있는 Sc 전구체의 이용에 의해 개선될 수 있다. 본 발명자들이 추가로 이해하는 바와 같이, 아미디네이트 리간드들의 존재는 성장 표면의 더 큰 흡착원자 이동성 및 분자의 더 완전한 해리를 허용할 수 있으며, 이것은 다른 전구체들보다 더 낮은 성장 온도에서 더 매끄러운 필름들을 생성할 수 있다. 본 발명에 따른 일부 실시예에서, Sc 전구체는 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자가 있는 아미디네이트 리간드들을 함유하는 것을 특징으로 할 수 있다.
예를 들어, 본 발명에 따른 일부 실시예에서, 도 1의 용기(125)에 의해 제공되는 전구체는 하기 일반 화학식 (1)을 특징으로 하는 전구체에 의해 제공될 수 있다:
Sc(MeCp) x (iPr-N-CH=N-iPr) y (1),
여기서 x는 0, 1 또는 2이고, y는 1, 2 또는 3이며, 단, x + y = 3이고, x = 0일 때 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자가 있다. 따라서, 본 발명에 따른 일부 실시예에서, 전구체는, 메틸 시클로펜타디에닐 리간드들 없이 디이소프로필포름아미디네이트 리간드(diisopropylformamidinate ligand)들을 갖는 스칸듐-함유 전구체일 수 있다. 대안으로서, 본 발명에 따른 일부 실시예에서, 전구체는, 디이소프로필포라미디네이트 리간드(diisopropylforamidinate ligand)들 및 메틸 시클로펜타디에닐 리간드(methyl cyclopentadienyl)들을 갖는 스칸듐-함유 전구체일 수 있다. 예를 들어, 디이소프로필포라미디네이트 리간드들 및 메틸 시클로펜타디에닐 리간드들을 갖는 란타나이드-함유 전구체들은, 그 전체 내용이 참조에 의해 본 명세서에 포함되는, 미국 특허 번호 U.S. 제8,283,201호에 설명되어 있다. 디이소프로필포라미디네이트 리간드들 및 메틸 시클로펜타디에닐 리간드들을 갖는 스칸듐-함유 전구체의 또 다른 예는, 상표명 Scarlet™의 프랑스 파리에 본사를 둔 Air Liquide S.A.에 의해 판매된다. 예를 들어, 도 5는 Scarlet™을 전구체로서 이용하여 형성된 20% ScAlN 필름의 SEM 이미지이다.
본 발명에 따른 추가 실시예들에서, 도 1의 용기(125)에 의해 제공되는 전구체는 하기의 일반 화학식 (2)를 특징으로 하는 전구체에 의해 제공될 수 있다:
Sc(R1Cp) x (R2-NC-C(R3)=N-R2) y (2)
여기서 R1은 H 또는 C1-C5 알킬 사슬이고, R2는 H 또는 C1-C5 알킬 사슬이고, R3은 H 또는 Me이고, x는 0, 1 또는 2이고, y는 1, 2 또는 3이며, 단 x + y = 3이고, x = 0일 때 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자가 있다. 일부 실시예에서, 전구체의 R1은 Me, Et, 또는 iPr이다. 일부 실시예에서, 전구체의 R2는 iPr 또는 tBu이다. 따라서, 본 발명에 따른 일부 실시예에서, 전구체는, 디알킬포름아미디네이트 리간드들 또는 디알킬아세트아미디네이트 리간드들, 및 알킬 시클로펜타디에닐 리간드들을 갖는 스칸듐-함유 전구체, 및/또는 알킬 시클로펜타디에닐 리간드들이 없이 디알킬포름아미디네이트 리간드들 또는 아세트아미디네이트 리간드들을 갖는 스칸듐-함유 전구체일 수 있다. 예를 들어, 디알킬포아미디네이트 리간드들 및 알킬 시클로펜타디에닐 리간드들을 갖는 란타나이드-함유 전구체들은, 그 전체 내용이 참조에 의해 본 명세서에 포함되는, 미국 특허 번호 U.S. 제8,283,201호에 설명되어 있다.
본 발명자들이 추가로 이해하는 바와 같이, 본 발명에 따른 ScAlN 필름들은 섭씨 약 750도 내지 섭씨 약 950도의 CVD 반응기 온도에서 일반 화학식 (1)을 특징으로 하는 Sc 전구체와 함께 MOCVD를 이용하여 형성될 수 있다. 대안으로서, 본 발명에 따른 ScAlN 필름들은 섭씨 약 750도 내지 섭씨 약 950도의 온도 범위 밖의 CVD 반응기 온도에서 일반 화학식 (1)을 특징으로 하는 Sc 전구체와 함께 MOCVD를 이용하여 형성될 수 있다.
본 발명자들이 추가로 이해하는 바와 같이, 비교적 저온에서 MOCVD를 이용하여 형성된 ScxAl1-xN 필름은 또한 낮은 탄소 함량을 나타낼 수 있다. 예를 들어, 일부 실시예에서, ScxAl1-xN 필름은 반응기가 재료의 약 1019/cm3 미만 또는 약 0.001% 미만의 불순물 혼입을 갖는 ScxAl1-xN 필름들을 형성하기 위해 섭씨 약 750도 내지 섭씨 약 950도 범위의 온도에서 유지되는 동안 MOCVD 프로세스를 통해 기판 상에 형성될 수 있다. 본 발명에 따른 역시 다른 실시예들에서, ScAlN 필름은 또한 낮은 농도들의 산소 및/또는 실리콘을 가질 수 있다.
도 6은 본 발명에 따른 일부 실시예에 따른 그래프의 x축에 표시된 바와 같이 분석된 샘플에서 관심대상 ScxAl1-xN 층이 약 0.1 마이크론 내지 약 0.4 마이크론 깊이에 위치해 있는 ScxAl1-xN (14.3% Sc)의 SIMS 분석을 보여주는 그래프이다. 도 6에 따르면, 적절한 깊이에서 본 발명에 따라 형성된 ScAlN 필름에서의 탄소 농도는 1019/cm3 미만이다. 따라서, 본 발명에 따른 실시예들은 1019/cm3 미만의 탄소 농도들을 갖는 ScAlN 필름들을 형성하는데 이용될 수 있다. 도 6에 추가로 도시된 바와 같이, 적절한 깊이에서 본 발명에 따라 형성된 ScxAl1-xN 필름에서의 산소 및 Si 농도들도 비교적 낮을 수 있다.
본 발명에 따른 일부 실시예에서, 약 1019/cm3 미만의 탄소 농도를 갖는 ScxAl1-xN 필름들은 일반 화학식 (1) 또는 (2)과 전술된 다른 실시예들을 특징으로 하는 Sc 전구체와 함께 MOCVD를 이용하여 형성될 수 있다. 본 발명에 따른 일부 실시예에서, 약 1019/cm3 미만의 탄소 농도를 갖는 ScAlN 필름들은 (DIPA)3Sc를 포함하는 Sc 전구체를 이용하여 형성될 수 있다. 약 1019/cm3 미만의 탄소 농도를 갖는 역시 추가적인 ScxAl1-xN 필름들은, 기판 상에서의 ScAlN의 형성 동안 CVD 반응기 온도가 섭씨 약 750도 내지 섭씨 약 950도로 유지되는 동안 전술된 Sc 전구체들 중 임의의 것과 함께 MOCVD를 이용하여 형성될 수 있다. 대안으로서, 본 발명에 따른 ScAlN 필름들은, 기판 상에서 ScAlN의 형성 동안 CVD 반응기 온도가 섭씨 약 750도 내지 섭씨 약 950도의 온도 범위 바깥에서 유지되는 동안 전술된 Sc 전구체들 중 임의의 것과 함께 MOCVD를 이용하여 형성될 수 있다.
본 발명에 의해 추가로 이해하는 바와 같이, ScxAl1-xN 필름 형태는 또한, CVD 성장 프로세스 동안 이용된 III족 전구체들(예를 들어, Sc 및 Al 전구체들)에 대한 V족(예를 들어, NH3 등의, 질소를 포함하는 전구체들) 전구체의 비율을 제어함으로써 개선될 수 있다. 본 발명에 따른 일부 실시예에서, Al 전구체와 결합된 (일반 화학식 (1) 또는 관련 실시예, (DIPA)3Sc 등을 특징으로 하는 전구체 등의) Sc 전구체의 결합된 양에 대한, 질소를 포함하는 전구체의 양의 비율은 예를 들어 약 20,000 내지 약 500의 범위에 있다. 일부 실시예에서, 범위는 약 10,000 내지 약 500이다. 일부 실시예에서, 범위는 약 3000 내지 약 500이다.
도 7은 본 발명에 따른 일부 실시예에서 기판(705) 상에 형성된 ScxAl1-xN 필름(710)의 단면도이다. 도 7에 따르면, 기판(705)은 (Si<111> 등의) Si, SiC, Al2O3, AlN, 또는 GaN일 수 있다. ScAlN 필름(710)은 약 10% 내지 약 42% 농도 범위의 Sc를 포함하도록 MOCVD 프로세스를 이용하여 형성될 수 있으며, 여기서 Sc의 농도는 본 발명에 따른 일부 실시예에서 ScxAl1-xN에서의 x로서 주어진다. 본 발명에 따른 일부 실시예에서, ScxAl1-xN 필름(710)에서 Sc의 농도는, 기판(705) 상에 형성될 때 약 200MPa 압축 응력 내지 약 200MPa 인장 응력 범위의 응력을 ScxAl1-xN 층에 유도하기에 충분한 수준으로 형성될 수 있다. ScxAl1-xN 필름(710)은 여기서 설명된 온도 범위들 내에서 MOCVD 프로세스의 일부로서 이용하기 위해 여기서 설명된 상이한 실시예들의 전구체들, 재료들 등의 임의의 조합을 이용하여 기판(705) 상에 형성될 수 있다는 것을 이해할 것이다.
도 8은 본 발명에 따른 일부 실시예에서 기판(705) 상에 형성된 ScxAl1-xN 필름(810)의 단면도이다. 도 8에 따르면, 핵형성 층(815)이 먼저 기판(705) 상에 형성될 수 있다. ScxAl1-xN 필름(810)은 약 10% 내지 약 42%의 농도 범위로 Sc를 포함하도록 MOCVD 프로세스를 이용하여 핵형성 층(815) 상에 형성될 수 있고, 여기서 Sc의 농도는 본 발명에 따른 일부 실시예에서 ScxAl1-xN에서의 x로서 주어진다. 핵형성 층(815)은, 핵형성 층 상에 형성되는 ScxAl1-xN 필름(810)에 원하는 격자 구조 또는 변형을 제공하기 위해 층이 형성될 때 그 성분들이 변경되도록 형성될 수 있다. 예를 들어, 핵형성 층(815)이 AlGaN인 경우, 핵형성 층(815)이 초기에는 본질적으로 AlN이고 ScxAl1-xN 필름(810)이 형성되는 핵형성 층(815)의 상위 부분들에서 GaN으로 천이될 수 있도록, 핵형성 층(815)이 퇴적됨에 따라 Al의 양이 감소될 수 있다. 따라서, 그렇게 형성된 핵형성 층은 Sc.18Al.82N (Sc 18%)에 대한 격자 정합을 생성하거나 Sc에 대한 ScxAl1-xN 필름(여기서 x는 18%보다 큼)에 압축 변형을 가할 수 있다.
본 발명에 따른 일부 실시예에서, ScxAl1-xN 필름(810)에서 Sc의 농도는, 기판(705) 상에 형성될 때 약 200MPa 압축 응력 내지 약 200MPa 인장 응력 범위의 응력을 ScxAl1-xN 층에 유도하기에 충분한 수준으로, 핵형성 층(815)과 조합하여, 형성될 수 있다. ScxAl1-xN 필름(810)은 여기서 설명된 온도 범위들 내에서 MOCVD 프로세스의 일부로서 이용하기 위해 여기서 설명된 상이한 실시예들의 전구체들, 재료들 등의 임의의 조합을 이용하여 핵형성 층(815) 상에 형성될 수 있다는 것을 이해할 것이다.
도 9는 본 발명에 따른 일부 실시예에서 기판(705) 상에 형성된 ScAlN 필름(910)의 단면도이다. 도 9에 따르면, ScAlN 필름(910)은 복수의 컴포넌트 ScAlN 필름들(915-1 내지 N)을 포함할 수 있으며, 여기서 컴포넌트 ScxAl1-xN 필름들 각각은 약 10% 내지 약 42%의 농도 범위에서 Sc를 포함하도록 MOCVD 프로세스를 이용하여 형성될 수 있고, 여기서 Sc의 농도는 본 발명에 따른 일부 실시예에서 ScxAl1-xN에서의 x로서 주어진다. 본 발명에 따른 일부 실시예에서, ScxAl1-xN 필름(910)에서 Sc의 농도는, 기판(705) 상에 형성될 때 약 200MPa 압축 응력 내지 약 200MPa 인장 응력 범위의 응력을 ScxAl1-xN 층에 유도하기에 충분한 수준으로 형성될 수 있다. ScAlN 필름(910)은 여기서 설명된 온도 범위들 내에서 MOCVD 프로세스의 일부로서 이용하기 위해 여기서 설명된 상이한 실시예들의 전구체들, 재료들 등의 임의의 조합을 이용하여 기판(705) 상에 형성될 수 있다는 것을 이해할 것이다.
본 발명자들이 추가로 이해하는 바와 같이, 본 발명의 실시예들에 따라 형성된 ScxAl1-xN 필름들은 공진기 또는 필터 회로들에서 단결정 압전 필름들로서 포함될 수 있다. 예를 들어, 여기서 설명된 ScxAl1-xN 필름은 하단 전극(135)과 상단 전극(140) 사이에 샌드위치된 단결정 공진기 ScxAl1-xN 층(110)을 제공하기 위해 도 10에 도시된 것 등의 디바이스들에 포함될 수 있다. 하단 전극(135)은, 상단 전극(135)과 하단 전극(140) 사이에 위치한 ScxAl1-xN 층(110)의 부분이 ScxAl1-xN 층(110)의 그 부분에 충돌하는 전자기 에너지에 응답해 공진하여 상단 및 하단 전극들(135 및 140)에서 전기적 응답을 생성하는 것을 허용하는 공진기 캐버티(145)에 의해 기판으로부터 분리된다. 공진기 캐버티(145)는 또한, 상단 및 하단 전극들(135 및 140) 사이에 위치한 ScxAl1-xN 층(110)의 부분이 상단 및 하단 전극들(135 및 140) 양단에 인가된 전기 신호에 응답하여 공진하는 것을 허용한다. 또한, ScxAl1-xN 층(110)의 공진은, 공유된 ScxAl1-xN 층(110)에 포함된 Sc의 레벨에 의해 영향을 받을 수 있다.
여기서 설명된 MOCVD 프로세스들은, ScxAl1-xN 층(110)의 조성이 실질적으로 균일한 섬유아연석 결정 구조를 갖도록 편석된 ScN 결정 구조들이 없는 조성을 갖게끔, ScxAl1-xN 층(110)이 여기서 설명된 단결정 구조를 갖도록 형성되는 것을 허용할 수 있다. 예를 들어, 본 발명에 따른 일부 실시예에서, ScxAl1-xN 층(110)은 x-선 회절에 의해 약 1.5도 FWHM(Full Width Half Maximum) 미만의 결정도(crystallinity)로 제작될 수 있다. 본 발명에 따른 일부 실시예에서, 공동-도핑된 III-N족 압전 재료는 X선 회절(XRD)을 이용하여 측정된 FWHM(Full Width Half Maximum)에서 약 1.0도 미만 내지 FWHM에서 약 10 arcseconds의 결정도로 제작될 수 있다. 본 발명에 따른 일부 실시예에서, ScxAl1-xN 층(110)은 XRD를 이용하여 002 방향으로 측정된 FWHM(Full Width Half Maximum)에서 약 1.0도 내지 FWHM에서 약 0.05도 범위의 결정도로 제작될 수 있다. 본 발명에 따른 일부 실시예에서, ScxAl1-xN 층(110)은 약 200nm 내지 약 1.3 마이크론의 두께를 가질 수 있다.
여기서 설명된 MOCVD 프로세스들을 이용하여 본 발명에 따른 실시예들에 따른 압전 공진기 디바이스를 형성하는 방법들은, 성장 기판 상에 ScxAl1-xN 층(및 ScxAl1-xN 층 아래에 놓인 부분들)을 형성함으로써 전사 프로세스(transfer process)를 이용할 수 있다. 그 다음, 전체 구조가 (Si<100> 등의) 캐리어 기판으로 전사되어 (압전 층이 성장된) 성장 기판이 제거될 수 있다. 일단 성장 기판이 제거되고 나면, 예를 들어 상단 전극(공진기용)을 형성하고 비아들 및 컨택트들을 형성하도록 압전 층의 노출된 배면이 처리될 수 있다. 따라서, 전사 프로세스는 공진기 디바이스의 양면이 이용되는 것을 허용할 수 있다.
본 발명자들이 추가로 이해하는 바와 같이, 여기서 설명된 MOCVD 프로세스들을 이용하여 본 발명의 실시예들에 따른 압전 공진기 디바이스를 형성하는 방법들은, 전사 프로세스를 이용하지 않을 수도 있는, 본 발명에 따른 일부 실시예에서 표면 탄성파 공진기 디바이스들을 형성하는데 이용될 수 있다.
본 발명자들이 추가로 이해하는 바와 같이, ScxAl1-xN 필름(110)은, 도 11에 나타낸 바와 같이 일부 실시예에서 RF 동작을 위해 구성될 수 있는 HEMT 디바이스에의 장벽 층으로서 포함시키기 위해 본 발명의 실시예들에 따라 형성될 수 있다. 도 11에 따르면, ScxAl1-xN 필름(110)은, III-N 채널 층(120), 버퍼 층(111) 및 선택사항적인 캡 층을 포함한, HEMT 디바이스의 활성 층들을 형성할 수 있는 재료 스택의 일부로서 HEMT 디바이스의 장벽 층(125)으로서 포함된다.
일부 실시예에서, HEMT 재료 스택 및 ScxAl1-xN 층(125)은 (여기서 설명된 양태들의 임의의 조합의 이용을 포함한) 여기서 설명된 MOCVD 프로세스들을 이용하여 기판 상에서 성장될 수 있다는 것을 이해할 것이다. HEMT 스택의 재료는 HEMT 재료 스택 및 ScxAl1-xN 층(125)의 형성 동안 진공 파괴의 도입없이 MOCVD를 통해 형성될 수 있다. 다시 말해서, 일단 CVD 반응기가 본 발명에 따른 일부 실시예에서의 온도 범위에 도달하면, 온도가 냉각되도록 허용되기 전에 HEMT 재료 스택의 형성이 완료될 때까지 프로세스가 계속될 수 있다. HEMT 디바이스의 장벽 층(125)을 제공하도록 형성된 ScxAl1-xN 층은, 본 발명에 따른 일부 실시예에서 약 5nm 내지 약 20nm 범위의 두께로 형성될 수 있다는 것을 이해할 것이다.
도 12는 도 11에서 설명되고 본 발명의 실시예들에 따라 형성된 ScxAl1-xN 층(125)을 포함하는 HEMT 디바이스의 개략도이다. 도 12에 따르면, HEMT 디바이스는, 소스 영역(175), 드레인 영역(180), 및 게이트(185)를 포함한다. 각각의 금속화부(190 및 195)는, 소스 영역(175) 및 드레인 영역(180)으로부터 HEMT 스택의 소스 및 드레인 영역들에서 떨어져 각각의 컨택트들까지 연장된다.
도 13은, 본 발명에 따른 일부 실시예에서 압전 공진기 디바이스(105)에서의 압전 층 및 HEMT 디바이스(103)에서의 버퍼 층을 제공하는 공유된 ScxAl1-xN 층(110)을 포함하는 HEMT 디바이스(103)(반전되어 도시됨)와 통합된 모놀리식 RF BAW(Bulk Acoustic Wave) 압전 공진기 디바이스(105)의 개략적인 단면도이다. 도 13에 따르면, 공유된 ScxAl1-xN 층(110)은 공진기 디바이스(105)의 압전 층 및 HEMT 디바이스(103)의 버퍼 층을 제공하기 위해 모놀리식 캐리어 기판을 가로질러 연장된다. HEMT 디바이스(103)는, III-N 채널 층, 장벽 층(버퍼 층과 동일하거나 상이한 조성의 ScxAl1-xN로 또한 형성될 수 있음), 및 선택사항적인 캡 층을 포함한, 도 11에 설명된 바와 같이 HEMT 디바이스(103)의 활성 층들을 형성하는 HEMT 재료 스택을 포함한다.
일부 실시예에서, HEMT 재료 스택 및 공유된 ScxAl1-xN 층(110)은, HEMT 재료 스택 및 공유된 ScxAl1-xN 층(110)의 형성 동안에 진공 파괴의 도입없이, 설명된 MOCVD 프로세스들을 이용하여(및 여기서 설명된 양태들의 임의의 조합을 이용하여) 캐리어 기판 상에서 성장될 수 있다는 것을 이해할 것이다. 공유된 ScxAl1-xN 층(110)의 상이한 부분들(HEMT 부분 및 공진기 부분) 각각은 본 발명에 따른 일부 실시예에서 각각의 부분에 대해 여기서 설명된 각각의 두께로 각각 형성될 수 있다는 것을 이해할 것이다.
도 14 내지 도 19는, 일부 실시예에서 공진기 디바이스의 압전 층 및/또는 HEMT 디바이스의 버퍼 층 양쪽 모두, HEMT 디바이스의 장벽 층만, 또는 공진기 디바이스의 압전 층만 제공하기 위해, ScxAl1-xN 층들을 포함할 수 있는 다양한 RF 디바이스를 나타낸다. 다른 조합들도 본 발명의 범위 내에서 가능하다. 도 14는, BAW 필터(4910), 적어도 하나의 HEMT 디바이스를 이용하여 구현된 증폭기(4915), 및 적어도 하나의 HEMT 디바이스를 이용하여 구현된 스위치(4805)를 포함하고, 본 발명에 따른 일부 실시예에서 설명된 바와 같이 통합된 폼 팩터로 조립된, 전송 모듈(4900)의 개략도이다.
도 15는, BAW 필터(5010), 적어도 하나의 HEMT 디바이스를 이용하여 구현된 증폭기(5015), 및 적어도 하나의 HEMT 디바이스를 이용하여 구현된 스위치(5005)를 포함하고, 본 발명에 따른 일부 실시예에서 설명된 바와 같이 통합된 폼 팩터로 조립된, 부분적으로 완료된 프론트 엔드 모듈(CFE) 고대역 디바이스(5000)의 개략도이다.
도 16은, 적어도 하나의 BAW 필터(5110), 및 바이패스 스위치 또는 멀티-스로(multi-throw) 스위치 등의, (적어도 하나의 HEMT 디바이스를 이용하여 구현된) 적어도 하나의 스위치(5105)를 포함하고, 본 발명에 따른 일부 실시예에서 통합된 폼 팩터로 조립된, 스위칭형 듀플렉서 뱅크(5100)의 개략도이다.
도 17은, 적어도 하나의 BAW 필터(5210), 및 바이패스 스위치 또는 멀티-스로 스위치 등의, (적어도 하나의 HEMT 디바이스를 이용하여 구현된) 적어도 하나의 스위치(5205)를 포함하고, 본 발명에 따른 일부 실시예에서 통합된 폼 팩터로 조립된, 안테나 스위치 모듈(5200)의 개략도이다.
도 18은, 적어도 하나의 HEMT 디바이스를 이용하여 구현된 적어도 하나의 저잡음 증폭기(5315), 적어도 하나의 BAW 필터(5310), 및 적어도 하나의 HEMT 디바이스를 이용하여 구현된 적어도 하나의 스위치(5305)를 포함하고, 본 발명에 따른 일부 실시예에서 통합된 폼 팩터로 조립된, 다이버시티 수신 FEM(5300)의 개략도이다.
도 19는, 적어도 하나의 HEMT 디바이스를 이용하여 구현된 적어도 하나의 전력 증폭기(5415), 및 적어도 하나의 BAW 필터(5410)를 포함하고, 본 발명에 따른 일부 실시예에서 통합된 폼 팩터로 조립된, 전력 증폭기(PA) 듀플렉서(5400)의 개략도이다.
도 14 내지 도 19에 나타낸 실시예들은 여기서 설명된 바와 같이 HEMT 디바이스의 장벽 층으로서 ScAlN을, 공진기 디바이스의 압전 층으로서 ScAlN을, 또는 공유된 버퍼/압전 층으로서 ScAlN을 포함할 수 있다는 것을 이해할 것이다.
도 20은, 호스트 또는 마스터 컴퓨터와 하나 이상의 원격 컴퓨터를 갖는 프로세서 회로(101)를 이용하여 본 발명에 따른 일부 실시예에서의 MOCVD 시스템(100)의 (본 명세서에서 설명된 CVD 반응기의 온도를 유지하는 것을 포함한) 동작들을 모니터링 및 제어하는데 이용될 수 있는 컴퓨팅 시스템의 한 예를 나타내는 블록도이다. 그러나, 이 동작 환경은 적합한 동작 환경의 한 예일 뿐이며, 개시된 기술의 이용 또는 기능의 범위에 대한 임의의 제한을 암시하려는 의도는 아니다.
도 20에서, 프로세서 회로(101)는 마스터 컴퓨터(103)를 포함한다. 도시된 예에서, 마스터 컴퓨터(103)는 복수의 입력 및 출력 디바이스(105)와 메모리(107)를 포함하는 멀티프로세서 컴퓨터이다. 입력 및 출력 디바이스들(105)은 사용자로부터 입력 데이터를 수신하거나 사용자에게 출력 데이터를 제공하기 위한 임의의 디바이스를 포함할 수 있다. 입력 디바이스는, 예를 들어, 키보드, 마이크로폰, 스캐너 또는 사용자로부터 입력을 수신하기 위한 포인팅 디바이스를 포함할 수 있다. 출력 디바이스는, 디스플레이 모니터, 스피커, 프린터 또는 촉각 피드백 디바이스를 포함할 수 있다. 이들 디바이스 및 이들의 접속은 본 기술분야에 널리 알려져 있으므로, 여기서는 길게 논의되지 않을 것이다.
메모리(107)는, 마스터 컴퓨터(103)에 의해 액세스될 수 있는 컴퓨터 판독가능한 매체의 임의의 조합을 이용하여 유사하게 구현될 수 있다. 컴퓨터 판독가능한 매체는, 예를 들어, 판독-기입 메모리(RAM), 판독 전용 메모리(ROM), 전자적으로 소거가능하고 프로그래밍가능한 판독 전용 메모리(EEPROM) 또는 플래시 메모리 마이크로회로 디바이스들, CD-ROM 디스크들, 디지털 비디오 디스크들(DVD), 또는 기타의 광학 저장 디바이스들 등의, 마이크로회로 메모리 디바이스들을 포함할 수 있다. 컴퓨터 판독가능한 매체는 또한, 자기 카세트들, 자기 테이프들, 자기 디스크들 또는 기타의 자기 저장 디바이스들, 천공된 매체, 홀로그래픽 저장 디바이스들, 또는 원하는 정보를 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다.
아래에서 상세히 논의되는 바와 같이, 마스터 컴퓨터(103)는 개시된 기술의 다양한 예에 따른 동작들을 수행하기 위한 소프트웨어 애플리케이션을 실행한다. 따라서, 메모리(107)는, 실행될 때 하나 이상의 동작을 수행하기 위한 소프트웨어 애플리케이션을 구현할 소프트웨어 명령어들(109A)을 저장한다. 메모리(107)는 또한, 소프트웨어 애플리케이션에서 이용될 데이터(109B)를 저장한다. 예시된 실시예에서, 데이터(109B)는, 적어도 일부가 병렬일 수 있는 동작들을 소프트웨어 애플리케이션이 수행하기 위해 이용하는 프로세스 데이터를 포함한다.
마스터 컴퓨터(103)는 또한, 복수의 프로세서 유닛(111) 및 인터페이스 디바이스(113)를 포함한다. 프로세서 유닛들(111)은 소프트웨어 명령어들(109A)을 실행하도록 프로그래밍될 수 있는 임의의 유형의 프로세서 디바이스일 수 있지만, 통상적으로는 마이크로프로세서 디바이스일 것이다. 예를 들어, 프로세서 유닛들(111) 중 하나 이상은, Intel. Pentium. 또는 Xeon 마이크로프로세서들, Advanced Micro Devices Athlon.TM. 마이크로프로세서들 또는 Motorola 68K/Coldfire. 마이크로프로세서들 등의 상업적으로 범용의 프로그래밍가능한 마이크로프로세서일 수 있다. 대안으로서 또는 추가적으로, 프로세서 유닛들(111) 중 하나 이상은, 특정한 유형들의 수학적 연산들을 최적으로 수행하도록 설계된 마이크로프로세서 등의, 맞춤형-제조된 프로세서일 수 있다. 인터페이스 디바이스(113), 프로세서 유닛들(111), 메모리(107) 및 입력/출력 디바이스들(105)은 버스(115)에 의해 함께 접속된다.
개시된 기술의 일부 구현들에서, 마스터 컴퓨팅 디바이스(103)는 하나보다 많은 프로세서 코어를 갖는 하나 이상의 처리 유닛(111)을 채용할 수 있다. 도 20은 개시된 기술의 다양한 실시예에서 채용될 수 있는 멀티코어 프로세서 유닛(111)의 한 예를 나타낸다. 도 20에 도시된 바와 같이, 프로세서 유닛(111)은 복수의 프로세서 코어(201)를 포함한다. 각각의 프로세서 코어(201)는 컴퓨팅 엔진(203) 및 메모리 캐시(205)를 포함한다.
각각의 프로세서 코어(201)는 인터커넥트(207)에 접속된다. 인터커넥트(207)의 특정한 구성은 프로세서 유닛(111)의 아키텍쳐에 따라 달라질 수 있다. Sony Corporation, Toshiba Corporation 및 IBM Corporation에 의해 생성된 Cell 마이크로프로세서 등의 일부 프로세서 코어(201)에서, 인터커넥트(207)는 인터커넥트 버스로서 구현될 수 있다. 그러나, Sunnyvale, Calif의 Advanced Micro Devices로부터 입수가능한 Opteron.TM. 및 Athlon.TM. 듀얼-코어 프로세서들 등의, 다른 프로세서 유닛들(111)에서, 인터커넥트(207)는 시스템 요청 인터페이스 디바이스로서 구현될 수 있다. 어쨌든, 프로세서 코어들(201)은 인터커넥트(207)를 통해 입력/출력 인터페이스(209) 및 메모리 제어기(210)와 통신한다. 입력/출력 인터페이스(209)는 프로세서 유닛(111)과 버스(115) 사이에 통신 인터페이스를 제공한다. 유사하게, 메모리 제어기(210)는 프로세서 유닛(111)과 시스템 메모리(107) 사이의 정보 교환을 제어한다. 개시된 기술의 일부 구현에서, 프로세서 유닛들(111)은 프로세서 코어들(201)에 의해 공유되는 액세스가능한 고수준 캐시 메모리 등의 추가적인 컴포넌트들을 포함할 수 있다.
인터페이스 디바이스(113)는 마스터 컴퓨터(103)가 통신 인터페이스를 통해 서번트 컴퓨터들(117A, 117B, 117C... 117x)과 통신하는 것을 허용한다. 통신 인터페이스는, 예를 들어, 종래의 유선 네트워크 접속 또는 광학적 투과성의 유선 네트워크 접속을 포함한 임의의 적합한 유형의 인터페이스일 수 있다. 통신 인터페이스는 또한, 무선 광학 접속, 무선 주파수 접속, 적외선 접속, 또는 심지어 음향 접속 등의, 무선 접속일 수 있다. 인터페이스 디바이스(113)는, 전송 제어 프로토콜(TCP), 사용자 데이터그램 프로토콜(UDP), 및 인터넷 프로토콜(IP) 등의 하나 이상의 통신 프로토콜에 따라, 마스터 컴퓨터(103) 및 각각의 서번트 컴퓨터(117)로부터의 데이터 및 제어 신호들을 네트워크 메시지들로 변환한다. 이들 및 다른 종래의 통신 프로토콜들은 본 기술분야에 널리 공지되어 있으므로, 여기서는 더 상세히 논의되지 않을 것이다.
각각의 컴퓨터(117)는, 메모리(119), 프로세서 유닛(121), 인터페이스 디바이스(123), 및 선택사항으로서 시스템 버스(127)에 의해 함께 접속된 하나 이상의 입력/출력 디바이스(125)를 포함할 수 있다. 마스터 컴퓨터(103)에서와 같이, 컴퓨터들(117)을 위한 선택사항적인 입력/출력 디바이스들(125)은, 키보드들, 포인팅 디바이스들, 마이크로폰들, 디스플레이 모니터들, 스피커들, 및 프린터들 등의, 임의의 종래의 입력 또는 출력 디바이스들을 포함할 수 있다. 유사하게, 프로세서 유닛들(121)은, 임의의 유형의 종래 또는 맞춤형-제조된 프로그래밍가능한 프로세서 디바이스일 수 있다. 예를 들어, 프로세서 유닛들(121) 중 하나 이상은, Intel.RTM. Pentium.RTM. 또는 Xeon.TM. 마이크로프로세서들, Advanced Micro Devices Athlon.TM. 마이크로프로세서들 또는 Motorola 68K/Coldfire.RTM. 마이크로프로세서들 등의, 상업적으로 범용의 프로그래밍가능한 마이크로프로세서들일 수 있다. 대안으로서, 프로세서 유닛들(121) 중 하나 이상은 특정한 유형들의 수학적 연산들을 최적으로 수행하도록 설계된 마이크로프로세서들 등의 맞춤형-제조된 프로세서들일 수 있다. 그 다음, 메모리(119)는 위에서 논의된 컴퓨터 판독가능한 매체의 임의의 조합을 이용하여 구현될 수 있다. 인터페이스 디바이스(113)처럼, 인터페이스 디바이스(123)는 컴퓨터들(117)이 통신 인터페이스를 통해 마스터 컴퓨터(103)와 통신하는 것을 허용한다.
예시된 예에서, 마스터 컴퓨터(103)는 복수의 프로세서 유닛(111)을 갖는 멀티프로세서 유닛 컴퓨터인 반면, 각각의 컴퓨터(117)는 단일 프로세서 유닛(121)을 갖는다. 그러나, 개시된 기술의 대안적인 구현들은 단일 프로세서 유닛(111)을 갖는 마스터 컴퓨터를 채용할 수 있다는 점에 유의해야 한다. 또한, 컴퓨터들(117) 중 하나 이상은, 이전에 논의된 바와 같이, 그들의 의도된 용도에 따라, 복수의 프로세서 유닛(121)을 가질 수 있다. 또한, 단일 인터페이스 디바이스(113 또는 123)가 마스터 컴퓨터(103)와 컴퓨터들 양쪽 모두에 대해 도시되어 있지만, 개시된 기술의 대안적인 실시예들에서, 컴퓨터(103), 컴퓨터들(117) 중 하나 이상, 또는 양쪽 모두의 일부 조합은, 복수의 통신 인터페이스를 통해 통신하기 위해 둘 이상의 상이한 인터페이스 디바이스들(113 또는 123)을 이용할 수 있다는 것을 유의해야 한다.
개시된 기술의 다양한 예에서, 마스터 컴퓨터(103)는 하나 이상의 외부 데이터 저장 디바이스에 접속될 수 있다. 이들 외부 데이터 저장 디바이스들은 마스터 컴퓨터(103)에 의해 액세스될 수 있는 컴퓨터 판독가능한 매체의 임의의 조합을 이용하여 구현될 수 있다. 컴퓨터 판독가능한 매체는, 예를 들어, 판독-기입 메모리(RAM), 판독 전용 메모리(ROM), 전자적으로 소거가능하고 프로그래밍가능한 판독 전용 메모리(EEPROM) 또는 플래시 메모리 마이크로회로 디바이스들, CD-ROM 디스크들, 디지털 비디오 디스크들(DVD), 또는 기타의 광학 저장 디바이스들 등의, 마이크로회로 메모리 디바이스들을 포함할 수 있다. 컴퓨터 판독가능한 매체는 또한, 자기 카세트들, 자기 테이프들, 자기 디스크들 또는 기타의 자기 저장 디바이스들, 천공된 매체, 홀로그래픽 저장 디바이스들, 또는 원하는 정보를 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 개시된 기술의 일부 구현에 따르면, 컴퓨터들(117) 중 하나 이상은, 대안으로서 또는 추가적으로, 하나 이상의 외부 데이터 저장 디바이스에 접속될 수 있다. 전형적으로, 이들 외부 데이터 저장 디바이스들은, 마스터 컴퓨터(103)에도 접속된 데이터 저장 디바이스를 포함하지만, 이들은 마스터 컴퓨터(103)에 의해 액세스가능한 임의의 데이터 저장 디바이스와는 상이할 수도 있다.
용어, 제1, 제2 등이 다양한 요소들을 설명하기 위해 사용될 수도 있지만, 이들 요소들은 이들 용어에 의해 제한되어서는 안 된다는 것을 이해할 것이다. 이들 용어는 한 요소를 또 다른 요소로부터 구분하기 위해서만 사용된다. 여기서 설명된 다양한 실시예들의 범위로부터 벗어나지 않고, 예를 들어, 제1 요소는 제2 요소라고 명명될 수 있고, 마찬가지로 제2 요소는 제1 요소라고 명명될 수 있다. 본 명세서에서 사용될 때, 용어 "및/또는"은 연관된 나열 항목들 중 하나 이상의 임의의 조합 및 모든 조합을 포함한다.
여기서 사용되는 용어는 특정한 실시예들을 설명하기 위한 목적일 뿐이며, 다른 실시예들에 대해 제한하고자 함이 아니다. 여기서 사용될 때, 단수 형태, "한(a)", "하나의(an)", "그 하나(the)"는, 문맥상 명확하게 달리 표시하지 않는 한, 복수 형태도 역시 포함하는 것을 의도한다. 용어 "포함한다(comprises, includes)" 및/또는 "포함하는(comprising, including)", "갖는다" 및/또는 "갖는"은, 본 명세서에서 사용될 때, 진술된 피처들, 완전체들, 단계들, 동작들, 요소들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 이상의 다른 피처, 완전체, 단계, 동작, 요소, 컴포넌트, 및/또는 이들의 그룹의 존재나 추가를 배제하는 것은 아님을 추가로 이해할 것이다. 기능들, 액션들 및/또는 동작들을 "수행하는" 것으로 설명된 요소들은 그렇게 하도록 구성되거나 기타의 방식으로 구조화될 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 (기술적 및 과학적 용어들을 포함한) 모든 용어는, 여기서 설명된 다양한 실시예들이 속하는 기술분야의 통상의 기술자가 통상적으로 이해하는 바와 동일한 의미를 가진다. 본 명세서에서 사용되는 용어들은, 본 명세서 및 관련 기술의 정황에서의 그들의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명시적으로 특별히 정의하지 않는 한, 이상적이거나 과도하게 형식적 의미로 해석되어서는 안 된다는 점을 추가로 이해할 것이다.
본 기술분야의 통상의 기술자라면 이해하겠지만, 여기서 설명된 다양한 실시예는, 방법, 데이터 처리 시스템, 및/또는 컴퓨터 프로그램 제품으로서 구현될 수 있다. 또한, 실시예들은 컴퓨터에 의해 실행될 수 있는 매체에 구현된 컴퓨터 프로그램 코드를 갖는 유형의 컴퓨터 판독가능한 저장 매체 상의 컴퓨터 프로그램 제품의 형태를 취할 수 있다.
하나 이상의 컴퓨터 판독가능한 매체의 임의의 조합이 이용될 수 있다. 컴퓨터 판독가능한 매체는 컴퓨터 판독가능한 신호 매체 또는 컴퓨터 판독가능한 저장 매체일 수 있다. 컴퓨터-판독가능한 저장 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선, 또는 반도체 시스템, 장치, 또는 디바이스, 또는 이들의 임의의 적절한 조합일 수 있지만, 이것으로 제한되는 것은 아니다. 컴퓨터-판독가능한 저장 매체의 더 구체적인 예들(빠짐없는 열거된 목록은 아님)은 : 휴대형 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 소거가능하고 프로그램가능한 판독 전용 메모리(EPROM 또는 플래시 메모리), 휴대형 컴팩트 디스크 판독-전용 메모리(CD-ROM), 광학 저장 디바이스, 자기 저장 디바이스, 또는 이들의 임의의 적절한 조합을 포함할 것이다. 본 명세서의 정황에서, 컴퓨터-판독가능한 저장 매체는, 명령어 실행 시스템, 장치, 또는 디바이스에 의해 이용되거나 이와 연계하여 이용되는 프로그램을 포함하거나 저장할 수 있는 임의의 유형 매체(tangible medium)일 수 있다.
컴퓨터 판독가능한 신호 매체는, 예를 들어 기저대역에서 또는 캐리어파의 일부로서, 컴퓨터 판독가능한 프로그램 코드가 내부에 구현되어 있는 전파된 데이터 신호를 포함할 수 있다. 이러한 전파된 신호는, 전자기, 광학 또는 이들의 임의의 적절한 조합을 포함한 그러나 이것으로 제한되지 않는 임의의 다양한 형태를 취할 수 있다. 컴퓨터 판독가능한 신호 매체는, 컴퓨터 판독가능한 저장 매체가 아니고 명령어 실행 시스템, 장치 또는 디바이스에 의해 또는 이와 관련하여 이용하기 위한 프로그램을 전달, 전파 또는 전송할 수 있는 임의의 컴퓨터 판독가능한 매체일 수 있다. 컴퓨터 판독가능한 신호 매체 상에 구현된 프로그램 코드는, 무선, 유선, 광섬유 케이블, RF 등, 또는 이들의 임의의 적절한 조합을 포함한 그러나 이것으로 제한되지 않는 임의의 적절한 매체를 이용하여 전송될 수 있다.
본 개시내용의 양태들에 대한 동작들을 실행하기 위한 컴퓨터 프로그램 코드는, Java, Scala, Smalltalk, Eiffel, JADE, Emerald, C++, C#, VB.NET, Python 등의 객체 지향형 프로그래밍 언어, "C" 프로그래밍 언어, Visual Basic, Fortran 2003, Perl, COBOL 2002, PHP, ABAP 등의 종래의 절차적 프로그래밍 언어들, Python, Ruby 및 Groovy 등의 동적 프로그래밍 언어들, 또는 FPGA, Verilog, System Verilog, Hardware Description language (HDL), 및 VHDL용 프로그래밍 언어 등의 기타의 프로그래밍 언어들을 포함한, 하나 이상의 프로그래밍 언어의 임의의 조합으로 작성될 수 있다. 프로그램 코드는, 완전히 사용자의 컴퓨터 상에서, 부분적으로 사용자의 컴퓨터 상에서, 독립형 소프트웨어 팩키지로서, 부분적으로는 사용자의 컴퓨터 상에서 및 부분적으로는 원격 컴퓨터 상에서, 또는 완전히 원격 컴퓨터나 서버 상에서 실행될 수 있다. 후자의 시나리오에서, 원격 컴퓨터는 근거리 네트워크(LAN) 또는 광역 네트워크(WAN)를 포함한 임의의 유형의 네트워크를 통해 사용자의 컴퓨터에 접속될 수 있거나, 그 접속이 (예를 들어, 인터넷 서비스 제공자를 이용하여 인터넷을 통해) 외부 컴퓨터에 대해 또는 클라우드 컴퓨터 환경에서 이루어지거나 SaaS(Software as a Service) 등의 서비스로서 제공될 수도 있다.
일부 실시예가, 실시예들에 따른 방법들, 시스템들 및 컴퓨터 프로그램 제품들의 플로차트 예시들 및/또는 블록도들을 참조하여 본 명세서에서 설명되었다. 플로차트 예시 및/또는 블록도의 각각의 블록, 및 플로차트 예시 및/또는 블록도 내의 블록들의 조합은 컴퓨터 프로그램 명령어들에 의해 구현될 수 있다는 것을 이해할 것이다. 이들 컴퓨터 프로그램 명령어는, 범용 컴퓨터, 특별 목적 컴퓨터, 또는 기타의 프로그램가능한 데이터 처리 장치의 프로세서에 제공되어, 컴퓨터 또는 기타의 프로그램가능한 데이터 처리 장치의 프로세서를 이용하여 실행되는 명령어들이 플로차트 및/또는 블록도의 블록이나 블록들에 명시된 기능/작용을 구현하기 위한 메커니즘을 생성하게 하는 머신을 생성할 수 있다.
이들 컴퓨터 프로그램 명령어는 또한, 실행될 때, 컴퓨터, 기타의 프로그램가능한 데이터 처리 장치, 또는 기타의 디바이스에게 특별한 방식으로 기능하도록 지시할 수 있는 컴퓨터 판독가능한 매체에 저장되어, 컴퓨터 판독가능한 매체에 저장된 명령어들이, 실행될 때 컴퓨터로 하여금 플로차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능/작용을 구현하게 하는 명령어들을 포함하는 제품을 생성할 수 있다. 컴퓨터 프로그램 명령어들은 또한, 컴퓨터, 기타의 프로그램가능한 명령어 실행 장치, 또는 기타의 디바이스에 로딩되어, 일련의 동작 단계들이, 컴퓨터, 기타의 프로그램가능한 장치 또는 기타의 디바이스 상에서 수행되게 하여, 컴퓨터 또는 기타의 프로그램가능한 장치 상에서 실행되는 명령어들이 플로차트 및/또는 블록도의 블록이나 블록들에 명시된 기능/작용을 구현하기 위한 프로세스를 제공하게 하는 컴퓨터로 구현된 프로세스를 생성할 수 있다.
블록들 내에 표기된 기능들/액션들은 동작 예시들에 표기된 순서와는 다른 순서로 발생할 수 있다는 것을 이해해야 한다. 예를 들어, 연속 도시된 2개의 블록은 사실상, 포함된 기능/액션들에 따라, 실질적으로 동시에 실행되거나, 블록들은 때때로 역순으로 실행될 수도 있다. 도면들 중 일부는 통신의 주요 방향을 보여주기 위해 통신 경로에 화살표를 포함하지만, 통신은 도시된 화살표와 반대 방향으로 발생할 수 있다는 것을 이해해야 한다.
전술된 설명 및 도면과 연계하여, 많은 상이한 실시예들이 본 명세서에 개시되었다. 이들 실시예들의 모든 조합 및 하위조합들을 빠짐없이 설명하고 예시하는 것은, 과도하게 반복적이고 혼란스러운 것임을 이해할 것이다. 따라서, 모든 실시예는 임의의 방식 및/또는 조합으로 결합될 수 있고, 도면들을 포함한 본 명세서는 임의의 이러한 조합 또는 하위조합에 대한 청구항들을 뒷받침할 것이다.

Claims (47)

  1. 필름을 형성하는 방법으로서,
    기판을 포함하는 CVD 반응기 챔버를 온도 범위로 가열하는 단계;
    Al을 포함하는 제1 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계;
    일반 화학식 (2)의 제2 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계:
    Sc(R1Cp) x (R2-NC-C(R3)=N-R2) y (2),
    ― R1은 H 또는 C1-C5 알킬 사슬이고, R2는 H 또는 C1-C5 알킬 사슬이고, R3은 H 또는 Me이고, x는 0, 1 또는 2이고, y는 1, 2 또는 3이며, 단, x + y = 3이고, x = 0일 때 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자가 있음―;
    질소를 포함하는 제3 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계; 및
    ScAlN을 포함하는 상기 필름을 상기 기판 상에 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 온도 범위는 섭씨 약 750도 내지 섭씨 약 950도인, 방법.
  3. 제1항에 있어서, 각각 상기 제1 및 제2 전구체들에서의 Al 및 Sc의 양에 대한 상기 제3 전구체에 포함된 N의 양의 비율은 약 500 내지 약 20,000 범위인, 방법.
  4. 제1항에 있어서, 각각 상기 제1 및 제2 전구체들에서의 Al 및 Sc의 양에 대한 상기 제3 전구체에 포함된 N의 양의 비율은 약 500 내지 약 3000 범위인, 방법.
  5. 제1항에 있어서, 상기 기판은, Si, SiC, Al2O3, AlN, 또는 GaN을 포함하는, 방법.
  6. 제1항에 있어서, 상기 필름을 형성하는 단계는 조성적으로 균일한 단결정 압전 ScAlN 음향 공진기 필름을 형성하는 단계를 포함하는, 방법.
  7. 제1항에 있어서,
    ScAlN을 포함하는 상기 필름을 형성하기 전에, 상기 기판 상에 AlN 핵형성 층을 형성하는 단계를 더 포함하는 방법.
  8. 제7항에 있어서,
    ScAlN을 포함하는 상기 필름을 형성하기 전에, 약 18% 내지 약 42% 범위의 Sc의 백분률을 갖는 ScAlN을 포함하는 상기 필름을 제공하기 위해, AlN을 포함하는 버퍼 층을, 상기 버퍼 층의 두께의 함수로서 등급화된 양의 Sc를 내부에 포함하는 상기 기판 상에 형성하는 단계를 더 포함하는 방법.
  9. 제8항에 있어서, ScAlN을 포함하는 상기 필름은 약 +200MPa 내지 약 -200MPa 범위의 상기 기판에 대한 응력을 갖는, 방법.
  10. 제7항에 있어서,
    ScAlN을 포함하는 상기 필름을 형성하기 전에, AlN을 포함하는 복수의 버퍼 층을 상기 기판 상에 형성하는 단계를 더 포함하고, 상기 복수의 버퍼 층의 각각의 연속적인 버퍼 층은 약 18% 내지 약 42% 범위의 Sc의 백분률을 갖는 ScAlN을 포함하는 상기 필름을 제공하도록 Sc의 증가된 백분률을 갖는, 방법.
  11. 제10항에 있어서, ScAlN을 포함하는 상기 필름은 약 +200MPa 내지 약 -200MPa 범위의 상기 기판에 대한 응력을 갖는, 방법.
  12. 제7항에 있어서,
    ScAlN을 포함하는 상기 필름을 형성하기 전에, 약 18% 내지 약 42% 범위의 Sc의 백분률을 갖는 ScAlN을 포함하는 상기 필름을 제공하기 위해, AlxGa1-xN을 포함하는 버퍼 층을, 상기 버퍼 층의 두께의 함수로서 등급화된 감소된 양의 Al을 포함하는 상기 기판 상에 형성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, ScAlN을 포함하는 상기 필름은 약 +200MPa 내지 약 -200MPa 범위의 상기 기판에 대한 응력을 갖는, 방법.
  14. 제7항에 있어서,
    ScAlN을 포함하는 상기 필름을 형성하기 전에, AlxGa1-xN을 포함하는 복수의 버퍼 층을 상기 기판 상에 형성하는 단계를 더 포함하고, 상기 복수의 버퍼 층의 각각의 연속적인 버퍼 층은 약 18% 내지 약 42% 범위의 Sc의 백분률을 갖는 ScAlN을 포함하는 상기 필름을 제공하도록 감소된 양의 Al을 갖는, 방법.
  15. 제13항에 있어서, ScAlN을 포함하는 상기 필름은 약 +200MPa 내지 약 -200MPa 범위의 상기 기판에 대한 응력을 갖는, 방법.
  16. 제1항에 있어서, ScAlN을 포함하는 상기 필름은 HEMT 디바이스의 2DEG 채널 영역의 형성을 국한하도록 구성된 상기 HEMT(High Electron Mobility Transistor) 디바이스의 장벽 층을 제공하는, 방법.
  17. 제16항에 있어서, 상기 ScAlN을 포함하는 필름을 형성하는 단계 이전에,
    GaN 채널 영역을 포함하는 GaN 채널 층을 버퍼 층 상에 형성하는 단계를 포함하는 방법.
  18. 제17항에 있어서,
    상기 2DEG 채널 영역의 제1 단부에서 상기 GaN 채널 층 내로 오목화된 GaN 드레인 영역을 형성하는 단계;
    상기 2DEG 채널 영역의 제1 단부 반대편에 있는 상기 2DEG 채널 영역의 제2 단부에서 상기 GaN 채널 층 내로 오목화된 GaN 소스 영역을 형성하는 단계; 및
    상기 장벽 층 반대편의 상기 GaN 드레인 영역과 상기 GaN 소스 영역 사이에, 상기 GaN 채널 층의 2DEG 채널 영역을 변조하도록 구성된 게이트 전극을 형성하는 단계
    를 더 포함하는 방법.
  19. 제16항에 있어서, ScAlN 장벽 층은 Sc0.18Al0.82N인, 방법.
  20. 제1항에 있어서, 상기 필름은 1019/cm3 미만인 C의 농도를 포함하는, 방법.
  21. 제1항에 있어서, ScAlN을 포함하는 상기 필름은, 50 nm의 스캔 거리에 걸쳐 ±0.5 atomic% 미만의 변화로 측정되는, 섬유아연석 결정 구조(wurtzite crystalline structure) ScAlN의 실질적으로 균일한 조성을 형성하는, 방법.
  22. 제21항에 있어서, 상기 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성은 편석된 ScN 결정 구조들이 실질적으로 없는, 방법.
  23. 제21항에 있어서, 실질적으로 편석된 ScN 결정 구조가 없음은, XRD 2Theta 스캔에서 110 결정 평면에 관하여 취해진 약 36도에서의 Sc 피크 카운트의 5% 미만인, 약 34.5도에서의 Sc 피크 카운트에 의해 표시되는, 방법.
  24. 제21항에 있어서, 상기 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성은 도 4에 예시된 편석된 ScN 결정 구조들이 실질적으로 없는, 방법.
  25. 제19항에 있어서, ScAlN 장벽 층은 약 5nm 내지 약 20nm 범위의 두께를 갖는, 방법.
  26. 제1항에 있어서, ScAlN을 포함하는 필름은 약 200nm 내지 약 1.3 마이크론 범위의 두께를 갖는, 방법.
  27. 제1항에 있어서, 상기 ScAlN을 포함하는 필름은 상기 필름의 상위 표면 및 상기 필름의 상위 표면 반대편에 있는 상기 필름의 하위 표면을 포함하고, 상기 방법은,
    상기 ScAlN을 포함하는 필름의 상위 표면 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 희생 층을 형성하는 단계;
    상기 희생 층, 상기 제1 전극, 및 상기 ScAlN을 포함하는 필름의 상위 표면 상에 지지 층을 형성하는 단계;
    상기 지지 층의 상위 표면을 전사 기판에 결합하는 단계;
    상기 ScAlN을 포함하는 필름의 하위 표면을 노출시키도록 상기 기판을 처리하는 단계;
    상기 ScAlN을 포함하는 필름의 하위 표면 상에 제2 전극을 형성하는 단계; 및
    상기 전사 기판과 상기 제1 전극 사이에 공진기 캐버티를 형성하여 압전 공진기를 제공하기 위해 상기 희생 층을 제거하는 단계
    를 더 포함하는 방법.
  28. 필름을 형성하는 방법으로서,
    기판을 포함하는 CVD 반응기 챔버를 섭씨 약 750도 내지 섭씨 약 950도의 온도 범위로 가열하는 단계;
    Al을 포함하는 제1 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계;
    Sc를 포함하는 제2 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계;
    N을 포함하는 제3 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계; 및
    ScAlN을 포함하는 상기 필름을 상기 기판 상에 형성하는 단계
    를 포함하는 방법.
  29. 제28항에 있어서,
    1019/cm3 미만의 C 농도를 갖는 ScAlN을 포함하는 상기 필름을 상기 기판 상에 형성하는 단계를 더 포함하는 방법.
  30. 제28항에 있어서, 상기 결정질 압전 필름은 1019/cm3 미만의 C 농도를 포함하는, 방법.
  31. 제28항에 있어서, 상기 제2 전구체는, Sc, 아미디네이트 리간드들 및 상기 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자를 포함하는, 방법.
  32. 필름을 형성하는 방법으로서,
    기판을 포함하는 CVD 반응기 챔버를 온도 범위로 가열하는 단계;
    Al을 포함하는 제1 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계;
    Sc를 포함하는 제2 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계;
    질소를 포함하는 제3 전구체를 상기 온도 범위에서 상기 CVD 반응기 챔버에 제공하는 단계; 및
    1019/cm3 미만의 C 농도를 갖는 ScAlN을 포함하는 상기 필름을 상기 기판 상에 형성하는 단계
    를 포함하는 방법.
  33. 제32항에 있어서, 상기 온도 범위는 섭씨 약 750도 내지 섭씨 약 950도인, 방법.
  34. 제32항에 있어서, 상기 제2 전구체는 하기의 일반 화학식 (2)의 것이고:
    Sc(R1Cp) x (R2-NC-C(R3)=N-R2) y (2),
    R1은 H 또는 C1-C5 알킬 사슬이고, R2는 H 또는 C1-C5 알킬 사슬이고, R3은 H 또는 Me이고, x는 0, 1 또는 2이고, y는 1, 2 또는 3이며, 단 x + y = 3이고, x = 0일 때 Sc의 각각의 외측 쉘 전자에 대해 하나의 N 원자가 있는, 방법.
  35. RF 집적 회로 디바이스로서,
    기판; 및
    1019/cm3 미만의 C 농도를 포함하고 HEMT(High Electron Mobility Transistor) 디바이스의 2DEG 채널 영역의 형성을 국한하는 상기 HEMT 디바이스의 장벽 층을 제공하도록 구성된 ScAlN 층을 포함하는 상기 기판 상의 HEMT 디바이스
    를 포함하는 RF 집적 회로 디바이스.
  36. 제35항에 있어서,
    상기 기판 상의 RF 압전 필름을 더 포함하고, 상기 RF 압전 필름은 ScAlN을 포함하고 상기 RF 압전 공진기 필름의 상단 전극과 하단 전극 사이에 샌드위치되어 압전 공진기 디바이스를 제공하는, RF 집적 회로 디바이스.
  37. 제35항에 있어서, 상기 ScAlN 층은 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성을 형성하는, RF 집적 회로 디바이스.
  38. 제37항에 있어서, 상기 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성은 편석된 ScN 결정 구조들이 실질적으로 없는, RF 집적 회로 디바이스.
  39. 제37항에 있어서, 실질적으로 편석된 ScN 결정 구조가 없음은, XRD 2Theta 스캔에서 110 결정 평면에 관하여 취해진 약 36도에서의 Sc 피크 카운트의 5% 미만인, 약 34.5도에서의 Sc 피크 카운트에 의해 표시되는, RF 집적 회로 디바이스.
  40. 제37항에 있어서, 상기 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성은 도 4에 나타낸 편석된 ScN 결정 구조들이 실질적으로 없는, RF 집적 회로 디바이스.
  41. 제37항에 있어서, 상기 RF 압전 필름은 약 200nm 내지 약 1.3 마이크론 범위의 두께를 갖는, RF 집적 회로 디바이스.
  42. 제35항에 있어서, 상기 ScAlN 층은 약 5nm 내지 약 20nm 범위의 두께를 갖는, 방법.
  43. 단결정 압전 공진기 디바이스로서,
    기판 상의 단결정 압전 필름, ―상기 단결정 압전 필름은 ScAlN을 포함하고 1019/cm3 미만의 C 농도를 포함하며, 상기 단결정 압전 필름은, 상기 필름의 상위 표면 및 상기 필름의 상위 표면의 반대편에 있는 상기 필름의 하위 표면을 포함함―;
    상기 단결정 압전 필름의 상위 표면 상의 제1 전극;
    상기 단결정 압전 필름의 하위 표면 상의 제2 전극; 및
    상기 기판과 상기 제1 전극 사이의 공진기 캐버티
    를 포함하는 단결정 압전 공진기 디바이스.
  44. 단결정 압전 공진기 디바이스로서,
    기판 상의 단결정 압전 필름, ―상기 단결정 압전 필름은 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성을 갖는 ScAlN을 포함하고, 상기 단결정 압전 필름은, 상기 필름의 상위 표면 및 상기 필름의 상위 표면의 반대편에 있는 상기 필름의 하위 표면을 포함함―;
    상기 단결정 압전 필름의 상위 표면 상의 제1 전극;
    상기 단결정 압전 필름의 하위 표면 상의 제2 전극; 및
    상기 기판과 상기 제1 전극 사이의 공진기 캐버티
    를 포함하는 단결정 압전 공진기 디바이스.
  45. 단결정 압전 공진기 디바이스로서,
    기판 상의 단결정 압전 필름, ―상기 단결정 압전 필름은 편석된 ScN 결정 구조들이 실질적으로 없는 섬유아연석 결정 구조의 실질적으로 균일한 조성을 갖는 ScAlN을 포함하고, 상기 단결정 압전 필름은, 상기 필름의 상위 표면 및 상기 필름의 상위 표면의 반대편에 있는 상기 필름의 하위 표면을 포함함―;
    상기 단결정 압전 필름의 상위 표면 상의 제1 전극;
    상기 단결정 압전 필름의 하위 표면 상의 제2 전극; 및
    상기 기판과 상기 제1 전극 사이의 공진기 캐버티
    를 포함하는 단결정 압전 공진기 디바이스.
  46. 제45항에 있어서, 실질적으로 편석된 ScN 결정 구조가 없음은, XRD 2Theta 스캔에서 110 결정 평면에 관하여 취해진 약 36도에서의 Sc 피크 카운트의 5% 미만인, 약 34.5도에서의 Sc 피크 카운트에 의해 표시되는, 단결정 압전 공진기 디바이스.
  47. 제45항에 있어서, 상기 섬유아연석 결정 구조 ScAlN의 실질적으로 균일한 조성은 도 4에 나타낸 편석된 ScN 결정 구조들이 실질적으로 없는, 단결정 압전 공진기 디바이스.
KR1020227034579A 2020-03-05 2021-03-05 디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들 KR20220151188A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062985572P 2020-03-05 2020-03-05
US62/985,572 2020-03-05
PCT/US2021/021160 WO2021178854A1 (en) 2020-03-05 2021-03-05 Methods of forming films including scandium at low temperatures using chemical vapor deposition to provide devices

Publications (1)

Publication Number Publication Date
KR20220151188A true KR20220151188A (ko) 2022-11-14

Family

ID=77613830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034579A KR20220151188A (ko) 2020-03-05 2021-03-05 디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들

Country Status (4)

Country Link
KR (1) KR20220151188A (ko)
CN (1) CN115398659A (ko)
DE (1) DE112021001474T5 (ko)
WO (1) WO2021178854A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220182034A1 (en) * 2020-12-04 2022-06-09 Akoustis, Inc. Doped crystalline piezoelectric resonator films and methods of forming doped single crystalline piezoelectric resonator layers on substrates via epitaxy

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5666433B2 (ja) 2008-06-05 2015-02-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ランタニド含有前駆体の調製およびランタニド含有膜の堆積

Also Published As

Publication number Publication date
DE112021001474T5 (de) 2023-01-19
CN115398659A (zh) 2022-11-25
WO2021178854A1 (en) 2021-09-10

Similar Documents

Publication Publication Date Title
Reiner et al. Crystalline oxides on silicon
JP7217781B2 (ja) 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造
TWI728130B (zh) 用於射頻濾波器應用的磊晶 AlN/cREO 結構
Estandía et al. Domain-matching epitaxy of ferroelectric Hf0. 5Zr0. 5O2 (111) on La2/3Sr1/3MnO3 (001)
Choi et al. Strain relaxation in single crystal SrTiO3 grown on Si (001) by molecular beam epitaxy
Deak et al. Optimized hybrid functionals for defect calculations in semiconductors
Jin et al. Band Alignment of Sc x Al1–x N/GaN Heterojunctions
Skibitzki et al. Reduction of threading dislocation density beyond the saturation limit by optimized reverse grading
Talley et al. Review of high-throughput approaches to search for piezoelectric nitrides
KR20220151188A (ko) 디바이스들을 제공하기 위해 화학적 증기 퇴적을 이용하여 저온들에서 스칸듐을 포함하는 필름들을 형성하는 방법들
TWI822908B (zh) 半導體結構中iii-n到稀土的過渡層
Vuong et al. Control of the mechanical adhesion of III–V materials grown on layered h-BN
Kim et al. Atomic layer-by-layer etching of graphene directly grown on SrTiO3 substrates for high-yield remote epitaxy and lift-off
Kangawa et al. Progress in modeling compound semiconductor epitaxy: Unintentional doping in GaN MOVPE
Feng et al. Strain Release in GaN Epitaxy on 4° Off‐Axis 4H‐SiC
Streicher et al. Effect of AlN and AlGaN interlayers on AlScN/GaN heterostructures grown by metal–organic chemical vapor deposition
Spindlberger et al. Cross-plane thermal conductivity of GaN/AlN superlattices
US20210280634A1 (en) Methods of forming films including scandium at low temperatures using chemical vapor deposition to provide piezoelectric resonator devices and/or high electron mobility transistor devices
Fiedler et al. Enhancing the piezoelectric modulus of wurtzite AlN by ion beam strain engineering
Zhang et al. The melt-back etching effect of the residual Ga in the reactor for GaN grown on (111) Si
Guziewicz et al. Zinc oxide grown by atomic layer deposition–a material for novel 3D electronics
Yong et al. Thermal stability of SrTiO3/SiO2/Si interfaces at intermediate oxygen pressures
Lin et al. Ferroelectric AlN ultrathin films prepared by atomic layer epitaxy
Kim et al. Linearly polarized photoluminescence of anisotropically strained c-plane GaN layers on stripe-shaped cavity-engineered sapphire substrate
Srinivasan et al. Diffusion-driven exfoliation of magneto-optical garnet nanosheets: implications for low thermal budget integration in Si photonics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal