KR20220149878A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220149878A
KR20220149878A KR1020210056850A KR20210056850A KR20220149878A KR 20220149878 A KR20220149878 A KR 20220149878A KR 1020210056850 A KR1020210056850 A KR 1020210056850A KR 20210056850 A KR20210056850 A KR 20210056850A KR 20220149878 A KR20220149878 A KR 20220149878A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
meta
electrode
pattern
Prior art date
Application number
KR1020210056850A
Other languages
English (en)
Inventor
양병춘
박성국
송대호
전형일
조주완
최진우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210056850A priority Critical patent/KR20220149878A/ko
Priority to US17/559,443 priority patent/US20220352419A1/en
Priority to CN202210493435.9A priority patent/CN115274781A/zh
Publication of KR20220149878A publication Critical patent/KR20220149878A/ko

Links

Images

Classifications

    • H01L51/5281—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/322—
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H01L51/5253—
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 기판 상에 제공되는 제1 전극; 제1 전극 상에 제공되고, 제1 전극과 전기적을 연결되는 발광 소자; 발광 소자 상에 제공되고, 발광 소자와 전기적으로 연결되는 제2 전극; 제2 전극 상에 발광 소자와 중첩하여 제공되는 메타(meta) 구조물; 및 기판 상에 발광 소자와 이격하여 배치되는 뱅크 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 발광 소자에 중첩하는 메타 구조물을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 기판 상에 제공되는 제1 전극; 상기 제1 전극 상에 제공되고, 상기 제1 전극과 전기적을 연결되는 발광 소자; 상기 발광 소자 상에 제공되고, 상기 발광 소자와 전기적으로 연결되는 제2 전극; 상기 제2 전극 상에 상기 발광 소자와 중첩하여 제공되는 메타(meta) 구조물; 및 상기 기판 상에 상기 발광 소자와 이격하여 배치되는 뱅크 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 뱅크 패턴의 측면 및 상기 발광 소자 상에 제공되는 컬러 변환층; 상기 제2 전극 및 상기 뱅크 패턴을 커버하는 봉지층; 및 상기 봉지층 상에 제공되는 컬러 필터층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 컬러 변환층은 상기 뱅크 패턴과 상기 발광 소자 사이의 공간을 채우도록 제공될 수 있다.
일 실시예에 의하면, 상기 메타 구조물은, 상기 컬러 필터층 상에 제공되는 투명 베이스층; 및 상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 메타 구조물은, 상기 봉지층 상에 일체로 제공되는 투명 베이스층; 및 상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 컬러 필터층은 상기 메타 구조물 상에 제공될 수 있다.
일 실시예에 의하면, 상기 발광 소자 및 상기 뱅크 패턴은 동일한 층 상에 형성되며, 동일한 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 발광 소자 및 상기 뱅크 패턴은 각각, 제1 반도체층; 상기 제1 반도체층 상에 제공되는 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 제공되는 활성층을 포함할 수 있다.
일 실시예에 의하면, 상기 뱅크 패턴은, 상기 제2 반도체층 상에 순차 적층되는 제1 마스크층 및 제2 마스크층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 뱅크 패턴의 측면에 위치하고, 상기 발광 소자로부터 발산된 광을 표시 방향으로 반사하는 있는 반사 부재를 더 포함할 수 있다.
일 실시예에 의하면, 상기 메타 구조물은, 상기 발광 소자의 상면에 위치하는 상기 제2 전극 상에 직접 제공되는 투명 베이스층; 및 상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 메타 구조물은 상기 컬러 변환층에 접촉할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 뱅크 패턴의 적어도 일부과 중첩하여 상기 봉지층 상에 배치되는 차광 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 컬러 필터는 상기 차광 패턴의 상면에 접촉할 수 있다.
일 실시예에 의하면, 상기 차광 패턴은 상기 컬러 필터의 측면 및 상기 메타 구조물의 측면에 접촉하고, 상기 메타 구조물의 상면의 일부 상에 제공될 수 있다.
일 실시예에 의하면, 상기 제2 전극은 상기 발광 소자 및 상기 뱅크 패턴 상에 일체로 형성될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 기판 상에 제공되며, 제1 화소, 제2 화소, 및 제3 화소에 각각 포함되는 발광 소자들; 상기 발광 소자들과 이격하여 제공되고, 상기 제1 내지 제3 화소들을 구획하는 뱅크 패턴들; 상기 발광 소자들과 중첩하여 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 메타 표면들을 포함하는 메타 구조물; 및 상기 뱅크 패턴들 사이의 공간을 채우며, 상기 발광 소자들을 커버하는 컬러 변환층을 포함할 수 있다. 상기 제1 내지 제3 메타 표면들 각각의 패턴은 상이할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및 상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함할 수 있다. 상기 메타 구조물은 상기 컬러 필터층 상에 제공될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및 상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함할 수 있다. 상기 메타 구조물은 상기 봉지층과 상기 컬러 필터층 사이에 제공될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및 상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함할 수 있다. 상기 메타 구조물은 상기 발광 소자들 상에 배치되며, 상기 컬러 변환층에 의해 커버될 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 이의 제조 방법은 컬러 필터층 상에 제공되는 메타 구조물층을 포함함으로써 화소들로부터 출사되는 광의 광추출 효율(광의 세기)가 개선되거나, 출사되는 광을 목적에 부합하도록 수렴, 편광, 발산 및/또는 확산 제어함으로써 출사되는 광의 광 분포를 적응적으로 제어할 수 있다. 이에 따라, 표시 장치의 영상 품질이 개선될 수 있다. 또한, 발광 소자와 뱅크 패턴이 동시에 형성되고, 뱅크 패턴들 사이에 광 변환층이 채워짐으로써, 제조 공정이 간소화되고, 표시 장치의 두께가 감소될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치의 단면도의 일 예를 나타내는 도면이다.
도 3은 도 2의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 표시 패널에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 5는 화소에 포함되는 발광 소자의 일 예를 나타내는 사시도이다.
도 6은 도 5의 발광 소자의 일 예를 나타내는 단면도이다.
도 7은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 8은 도 7의 표시 장치에 포함되는 메타 구조물의 일 예를 나타내는 단면도이다.
도 9a 내지 도 9c는 도 8의 메타 구조물에 포함되는 나노 광학 패턴의 일 예들을 나타내는 도면들이다.
도 10은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 11은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 12는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 13은 도 12의 표시 장치에 포함되는 메타 구조물의 일 예를 나타내는 도면이다.
도 14는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 15a 내지 도 15i는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 16 및 도 17은 도 1의 표시 장치의 컬러 필터의 제조 방법의 일 예들을 나타내는 단면도들이다.
도 18 내지 도 21은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기의 일 예들을 나타내는 도면들이다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다. 도 2는 도 1의 표시 장치의 단면도의 일 예를 나타내는 도면이다. 도 3은 도 2의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 평면도이다.
도 1, 도 2, 및 도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 윈도우(WD)를 포함할 수 있다.
표시 장치(DD)가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 오토모티브(또는, 차량용 디스플레이), 투명 디스플레이, 또는 웨어러블(예를 들어, 글래스 안경, 스마트 와치) 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
표시 패널(DP)은 다양한 형상을 가질 수 있다. 일 예로, 표시 패널(DP)은 직사각형의 판상으로 제공될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 표시 패널(DP)은 원형 또는 타원형 등의 형상을 가질 수도 있다. 또한, 표시 패널(DP)은 각진 모서리 및/또는 곡선형의 모서리를 포함할 수 있다.
일 실시예서, 표시 장치(DD)는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다.
표시 장치(DD)는 영상을 표시하는 표시 영역(DD_DA)과 상기 표시 영역(DD_DA)의 적어도 일측에 제공되는 비표시 영역(DD_NDA)을 포함할 수 있다. 비표시 영역(DD_NDA)은 영상이 표시되지 않는 영역이다. 다만, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 형상과 비표시 영역(DD_NDA)의 형상은 상대적으로 설계될 수 있다.
실시예에 따라, 표시 장치(DD)는 감지 영역 및 비감지 영역을 포함할 수 있다. 표시 장치(DD)는 감지 영역을 통해 영상을 표시할 뿐만 아니라, 표시 면(또는 입력 면)에서 이루어진 터치 입력을 감지하거나 전방에서 입사되는 광을 감지할 수도 있다. 비감지 영역은 감지 영역을 둘러쌀 수 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 일부 영역이 감지 영역에 대응될 수도 있다.
표시 패널(DP)은 영상을 표시할 수 있다. 표시 패널(DP)로는 무기 발광 다이오드를 발광 소자로 이용하는 무기 발광 표시 패널(inorganic Light Emitting display panel), 마이크로 스케일(또는, 나노 스케일) 정도로 작은 소형 발광 다이오드를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널(micro-scale LED Display panel 또는 nano-scale LED Display panel), 양자점(quantum dot)과 무기 발광 다이오드를 이용하는 양자점 발광 표시 패널(quantum dot light emitting display panel, QD LED panel) 등과 같은 자발광이 가능한 표시 패널이 사용될 수 있다. 또한, 표시 패널(DP)로는 유기 발광 다이오드를 발광 소자로 이용하는 유기 발광 표시 패널(organic Light Emitting display panel, OLED panel) 등이 사용될 수 있다.
도 3에 도시된 바와 같이, 표시 패널(DP)은 기판(SUB) 및 기판(SUB) 상에 제공된 복수의 화소(PXL)들을 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 형상에 대응하여 다양한 형상으로 제공될 수 있으며, 예를 들어, 기판(SUB)은 대략적으로 직사각 형상을 갖는 하나의 영역으로 이루어질 수 있다. 그러나, 기판(SUB)에 제공되는 영역의 개수는 이와 다들 수 있으며, 기판(SUB)의 형상은 기판(SUB)에 제공되는 영역에 따라 다른 형상을 가질 수 있다.
기판(SUB)은 유리, 수지(resin)와 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 가요성을 갖는 재료로는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료가 상술한 실시예들에 한정되는 것은 아니다.
기판(SUB)(또는 표시 패널(DP))은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화소(PXL)들이 제공되어 영상을 표시하는 영역이고, 비표시 영역(NDA)은 화소(PXL)가 제공되지 않는 영역으로 영상이 표시되지 않는 영역일 수 있다.
표시 영역(DA)은 표시 장치(DD)의 표시 영역(DD_DA)에 대응되고, 비표시 영역(NDA)은 표시 장치(DD)의 비표시 영역(DD_NDA)에 대응될 수 있다.
비표시 영역(NDA)에는 화소(PXL)를 구동하기 위한 구동부 및 상기 화소(PXL)와 구동부를 연결하는 배선(미도시)의 일부가 제공될 수 있다. 비표시 영역(NDA)은 표시 장치(DD)의 베젤(bezel) 영역에 대응할 수 있다.
화소(PXL)는 기판(SUB)의 표시 영역(DA)에 제공될 수 있다. 화소(PXL)는 영상을 표시하는 최소 단위일 수 있다. 화소(PXL)는 백색광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소(PXL)들은 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된 열을 따라 배열될 수 있다. 그러나, 화소(PXL)의 배열 형태는 특별히 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다.
또한, 화소(PXL)들이 복수 개로 제공될 때 서로 다른 면적(또는 크기)을 갖도록 제공될 수 있다. 예를 들어, 방출하는 광의 색상이 다른 화소(PXL)들의 경우, 각 색상 별로 화소(PXL)들이 다른 면적(또는 크기)이나 다른 형상으로 제공될 수도 있다.
도 4a 및 도 4b는 도 3의 표시 패널에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 4a 및 도 4b를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU) 및/또는 발광 소자(LD)를 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 도 발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원선(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원선(PL2) 사이에 연결된 발광 소자(LD)를 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원선(PL1)을 경유하여 제1 구동 전원(VDD)에 전기적으로 연결된 제1 전극(ET1), 제2 전원선(PL2)을 통해 제2 구동 전원(VSS)에 전기적으로 연결된 제2 전극(ET2), 및 제1 및 제2 전극들(ET1, ET2) 사이에 연결된 발광 소자(LD)를 포함할 수 있다. 일 실시예에서, 제1 전극(ET1)과 제2 전극(ET2) 사이에는 동일 방향으로 복수의 발광 소자(LD)들이 병렬 연결될 수 있다.
일 실시예에서, 제1 전극(ET1)은 애노드 전극일 수 있고, 제2 전극(ET2)은 캐소드 전극일 수 있다.
제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 제1 전극(ET1)과 제2 전극(ET2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 소자(LD)는 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 양의 정수)번째 행 및 j(j는 양의 정수)번째 열에 배치되는 경우, 화소 회로(PXC)는 i번째 주사선(Si, 이하, 주사선(Si)이라 함) 및 j번째 데이터선(Dj, 이하, 데이터선(Dj)이라 함)에 접속될 수 있다.
일 실시예에서, 도 4a에 도시된 바와 같이, 화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자(LD)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 데이터선(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속될 수 있다.
제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)과 제1 노드(N1)가 전기적으로 연결될 수 있다. 이때, 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전할 수 있다.
한편, 본 발명의 화소 회로(PXC)가 이에 한정되는 것은 아니며 화소 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다.
일 실시예에서, 도 4b에 도시된 바와 같이, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)는 제1 구동 전원(VDD)과 발광 소자(LD) 사이에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 제1 전극(예를 들어, 소스 전극) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 주사선(S1i)에 접속될 수 있다. 예를 들어, 제1 주사선(S1i)은 i번째 주사선(Si)에 대응할 수 있다. 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)과 제1 노드(N1) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제1 주사선(S1i)에 접속될 수 있다. 제3 트랜지스터(T3)가 턴-온되면, 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)가 전기적으로 연결될 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원선 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제2 주사선(S2i)에 접속될 수 있다. 예를 들어, 제2 주사선(S2i)은 i-1번째 주사선(Si-1)에 대응할 수 있다. 제4 트랜지스터(T4)가 턴-온되면, 초기화 전원(Vint)의 전압이 제1 노드(N1)로 전달될 수 있다. 일 실시예에서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 레벨보다 낮은 전압 레벨을 가질 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선이라 함)에 접속될 수 있다. 제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자(LD)의 일 단부(또는, 제2 노드(N2)) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(Ei)에 접속될 수 있다. 제5 및 제6 트랜지스터들(T5, T6)은 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 발광 소자(LD)의 일 단부와 초기화 전원선 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제3 주사선(S3i)에 접속될 수 있다. 예를 들어, 제3 주사선(S3i)은 i-1번째 주사선(S1-1), i번째 주사선(Si), 및 i+1번째 주사선(Si+1) 중 하나에 대응할 수 있다. 제7 트랜지스터(T7)가 턴-온되면, 초기화 전원(Vint)의 전압이 발광 소자(LD)의 일 단부로 공급될 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 저장할 수 있다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 4a 및 도 4b에 도시된 실시예들에 한정되지는 않으며, 해당 화소는 다양한 구조를 가질 수 있다. 또한, 본 발명의 다른 실시예에서, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자(LD)의 양 단부는, 각각의 주사선(S1i, S2i, S3i), 데이터선(Dj), 제1 전원선(PL1), 제2 전원선(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
또한, 도 4a 및 도 4b에서는 화소 회로(PXC)에 포함되는 트랜지스터들을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 회로(PXC)에 포함된 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 화소에 포함되는 발광 소자의 일 예를 나타내는 사시도이고, 도 6은 도 5의 발광 소자의 일 예를 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체(10)로 구성될 수 있다. 실시예에 따라, 발광 소자(LD)는 결합 전극층(미도시)을 더 포함할 수 있으며, 결합 전극층은 제1 반도체층(11)의 일면 또는 제2 반도체층(13)의 일면에 제공될 수 있다.
발광 소자(LD)의 높이(h) 방향을 따라 상부면은 제2 단부(EP2)라 할 수 있고, 하부면은 제1 단부(EP1)라 할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 단부(EP1)의 직경(DD1)과 제2 단부(EP2)의 직경(DD2)이 서로 상이한 기둥 형상일 수 있다. 일 예로, 발광 소자(LD)는 제1 단부(EP1)의 직경(DD1)이 제2 단부(EP2)의 직경(DD2)보다 작은 기둥 형상을 가질 수 있다. 구체적으로, 발광 소자(LD)는 높이(h) 방향을 따라 상부로 향할수록 직경이 증가하는 타원형의 기둥 형상을 가질 수 있다.
본 발명은 이에 한정되는 것은 아니고, 실시예에 따라, 발광 소자(LD)는 제1 단부(EP1)의 직경(DD1)이 제2 단부(EP2)의 직경(DD2)보다 큰 기둥 형상을 가질 수 있다. 예를 들어, 발광 소자(LD)는 높이(h) 방향을 따라 상부로 향할수록 직경이 감소하는 타원형의 기둥 형상을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 단부(EP1)의 직경(DD1)과 제2 단부(EP2)의 직경(DD2)이 실질적으로 동일할 수도 있다.
또한, 실시예에 따라, 발광 소자(LD)는 제1 단부(EP1) 및 제2 단부(EP2)의 형상이 직사각형, 정사각형, 삼각형, 오각형 등의 다각형으로 구현될 수 있다. 즉, 실시예에 따라, 발광 소자(LD)는 상부면의 면적과 하부면의 면적이 서로 다른 각뿔대(truncated pyramid) 형상일 수 있다.
발광 소자(LD)는 나노 스케일 내지 마이크로 스케일의 크기를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치(일 예로, 표시 장치 등)의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 GaN, InAlGaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치되며, 단일 또는 다중 양자 우물(quantum well) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer, 미도시), 및 웰층(well layer, 미도시)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 상기 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층(clad layer, 미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 실시예에서, 제2 반도체층(13)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 GaN, InAlGaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 일 예로, 제2 반도체층(13)은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)은 각각 하나의 층으로 구성된 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로, 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 전술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 제1 반도체층(11)의 하부 및/또는 제2 반도체층(13)의 상부에 배치되는 전극(미도시)을 더 포함할 수도 있다. 여기서, 전극은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 전극은 쇼트키(schottky) 컨택 전극일 수도 있다. 전극은 도전성 물질을 포함할 수 있다. 예를 들어, 전극은 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라, 전극은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다. 또한, 전극은 애노드 또는 캐소드에 직접 접촉하는 부분일 수 있다.
일 실시예에서, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 발광 적층체(10)의 일부만을 덮도록 제공될 수도 있다.
절연막(14)은 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자(LD)들 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 도전성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
발광 소자(LD)는 절연막(14)의 외주면을 둘러싸는 반사 부재(미도시)를 더 포함할 수 있다. 반사 부재는 발광 소자(LD)에서 방출된 광을 화상 표시 방향으로 진행되게 하면서 특정 영역으로 집중되게 하기 위하여 소정의 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 반사 부재는 소정의 반사율을 갖는 도전성 물질(또는 재료)로 구성될 수 있다.
도 7은 도 1의 표시 장치의 일 예를 나타내는 단면도이고, 도 8은 도 7의 표시 장치에 포함되는 메타 구조물의 일 예를 나타내는 단면도이며, 도 9a 내지 도 9c는 도 8의 메타 구조물에 포함되는 나노 광학 패턴의 일 예들을 나타내는 도면들이다.
도 7에서는 서로 인접한 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)의 단면 구조를 개략적으로 도시한다.
도 7, 도 8, 도 9a, 도 9b, 및 도 9c를 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 뱅크 패턴(BNP), 발광 소자(LD), 컬러 변환층(CCL), 컬러 필터층(CFL), 및 메타(meta) 구조물층(MSL)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 적색 광, 녹색 광, 및 청색 광을 방출할 수 있다.
기판(SUB)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 화소 회로(도 4a 또는 도 4b의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다. 예를 들어, 기판(SUB)은 경성(Rigid) 또는 가요성(Flexible)의 베이스층을 포함할 수 있다. 예를 들면, 베이스층은 유리 기판, 석영 기판, 유리 세라믹 기판, 결정질 유리 기판 등으로 구현될 수 있다. 또는, 베이스층은 폴리이미드(polyimide), 폴리아마이드(polyamide) 등을 포함하는 고분자 유기물 기판, 플라스틱 기판 등으로 구현될 수 있다. 이러한 베이스층 상에 트랜지스터들 및 회로 소자 등을 포함하는 백플레인 구조물이 형성될 수 있다. 본원에서는 설명의 편의를 위해 상술한 베이스층 및 백플레인 구조물을 포함하는 구성을 기판(SUB)인 것으로 설명하기로 한다.
뱅크 패턴(BNP)은 기판(SUB) 상에서 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에 배치될 수 있다. 예를 들어, 뱅크 패턴(BNP)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각을 둘러싸도록 배치될 수 있다. 뱅크 패턴(BNP)에 의해 제1 내지 제3 화소들(PXL1, PXL2, PXL3)이 각각 구획될 수 있다. 뱅크 패턴(BNP)은 제3 방향(DR3)으로 돌출되도록 제공될 수 있다.
뱅크 패턴(BNP)은 제1 반도체층(B1), 제2 반도체층(B3), 및 제1 및 제2 반도체층들(B1, B3) 사이에 개재된 활성층(B2)을 포함할 수 있다. 일 예로, 뱅크 패턴(BNP)의 제1 반도체층(B1), 활성층(B2), 및 제2 반도체층(B3)은 기판(SUB) 상에서 제3 방향(DR3)을 따라 순차적으로 적층될 수 있다.
뱅크 패턴(BNP)의 제1 반도체층(B1)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(B1)은 도 5 및 도 6을 참조하여 설명된 발광 소자(LD)의 제1 반도체층(11)과 동일한 구성을 가질 수 있다.
뱅크 패턴들(BNP)의 활성층(B2)은 제1 반도체층(B1)과 제2 반도체층(B3) 사이에 배치되며, 단일 또는 다중 양자 우물(quantum well) 구조로 형성될 수 있다. 예를 들어, 활성층(B2)은 도 5 및 도 6을 참조하여 설명된 발광 소자(LD)의 활성층(12)과 동일한 구성을 가질 수 있다.
뱅크 패턴들(BNP)의 제2 반도체층(B3)은 활성층(B2) 상에 배치되며, 제1 반도체층(B1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(B3)은 도 5 및 도 6을 참조하여 설명된 발광 소자(LD)의 제2 반도체층(13)과 동일한 구성을 가질 수 있다.
실시예에 따라, 뱅크 패턴(BNP)은 제2 반도체층(B3) 상에 배치된 마스크층(MK1, MK2)을 더 포함할 수 있다. 마스크층(MK1, MK2)은 제2 반도체층(B3) 상에 배치된 제1 마스크층(MK1) 및 제1 마스크층(MK1) 상에 배치된 제2 마스크층(MK2)을 포함할 수 있다. 제1 마스크층(MK1)과 제2 마스크층(MK2)은 서로 다른 물질로 구성될 수 있다. 일 예로, 제1 마스크층(MK1)은 실리콘 산화물(SiOx)을 포함하고, 제2 마스크층(MK2)은 니켈(Ni)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자(LD)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 내에 각각 배치될 수 있다. 발광 소자(LD)는 기판(SUB) 상에서 뱅크 패턴(BNP)의 측면 사이에 배치될 수 있다. 예를 들어, 발광 소자(LD)는 뱅크 패턴(BNP)에 의해 둘러싸일 수 있다.
발광 소자(LD)는 각각 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 제3 방향(DR3)으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 발광 소자들(LD)은 각각 일 단부의 직경과 타 단부의 직경이 서로 다른 기둥 형상을 가질 수도 있다. 또한, 발광 소자들(LD)은 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도의 직경 및/또는 길이를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 소자(LD)의 크기는 발광 소자(LD)가 적용되는 조명 장치 또는 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 다양하게 변경될 수 있다.
발광 소자(LD)는 제1 반도체층(L1), 제2 반도체층(L3), 및 제1 및 제2 반도체층들(L1, L3) 사이에 개재된 활성층(L2)을 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 반도체층(L1), 활성층(L2), 및 제2 반도체층(L3)은 기판(SUB) 상에서 제3 방향(DR3)을 따라 순차적으로 적층될 수 있다.
발광 소자(LD)의 제1 반도체층(L1)은 일 예로 적어도 하나의 P형 반도체층을 포함할 수 있다. 발광 소자(LD)의 활성층(L2)은 제1 반도체층(L1)과 제2 반도체층(L3) 사이에 배치되며, 단일 또는 다중 양자 우물(quantum well) 구조로 형성될 수 있다. 발광 소자(LD)의 제2 반도체층(L3)은 활성층(L2) 상에 배치되며, 제1 반도체층(L1)과 상이한 타입의 반도체층을 포함할 수 있다.
발광 소자(LD)의 각 단부에 소정의 신호(또는 전압)이 인가되면, 발광 소자(LD)의 활성층(L2)에서 전자-정공 쌍이 결합하면서 각 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 각 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 광원(또는 발광원)으로 이용할 수 있다.
제1 반도체층(L1), 활성층(L2), 및 제2 반도체층(L3)은 도 5 및 도 6을 참조하여 자세히 설명하였으므로, 이와 중복되는 설명은 생략하기로 한다.
일 실시예에서, 발광 소자(LD)와 뱅크 패턴(BNP)은 동일한 물질을 포함할 수 있다. 예를 들어, 발광 소자(LD)의 제1 반도체층(L1), 활성층(L2), 및/또는 제2 반도체층(L3)은 각각 뱅크 패턴(BNP)의 제1 반도체층(B1), 활성층(B2), 및/또는 제2 반도체층(B3)과 동일한 물질을 포함할 수 있다. 이 경우, 발광 소자(LD)의 제1 반도체층(L1), 활성층(L2), 및/또는 제2 반도체층(L3)은 각각 뱅크 패턴(BNP)의 제1 반도체층(B1), 활성층(B2), 및/또는 제2 반도체층(B3)과 동일한 공정에서 동시에 형성될 수 있다. 이에 따라, 표시 장치(DD)의 제조 공정이 간소화될 수 있다.
발광 소자(LD)는 기판(SUB) 상에 제공된 제1 전극(ET1) 상에 배치될 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(L1)은 제1 전극(ET1) 상에 배치되어, 제1 전극(ET1)과 전기적으로 연결될 수 있다. 일 실시예에서, 기판(SUB) 상의 발광 소자(LD)가 배치될 영역에 대응하여 제1 전극(ET1)이 제공될 수 있다. 제1 전극(ET1)은 금속 또는 금속 산화물을 포함할 수 있다. 예를 들어, 제1 전극(ET1)은 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에서, 기판(SUB)과 발광 소자(LD) 및/또는 뱅크 패턴(BNP) 사이에는 연결 전극들(CE1, CE2)이 더 제공될 수 있다. 연결 전극들(CE1, CE2)은 발광 소자(LD)와 기판(SUB) 사이에 제공되는 제1 연결 전극(CE1) 및 뱅크 패턴(BNP)과 기판(SUB) 사이에 제공되는 제2 연결 전극(CE2)을 포함할 수 있다.
제1 연결 전극(CE1)은 발광 소자(LD)의 제1 반도체층(L1)과 제1 전극(ET1) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 연결 전극(CE1)을 통해 기판(SUB) 상에 제공된 제1 전극(ET1)과 전기적으로 연결될 수 있다.
제2 연결 전극(CE2)은 제1 연결 전극(CE1)과 동일한 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 연결 전극들(CE1, CE2)은 각각 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 제1 및 제2 연결 전극들(CE1, CE2)은 각각 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제2 연결 전극(CE2)은 제1 연결 전극(CE1)과 동일한 공정에서 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에서, 뱅크 패턴(BNP)과 제2 연결 전극(CE2) 사이에는 하드 마스크층(HM)이 더 배치될 수 있다. 하드 마스크층(HM)은 뱅크 패턴(BNP)의 제1 반도체층(B1)과 제2 연결 전극(CE2) 사이에 배치될 수 있다. 하드 마스크층(HM)은 실시예에 따라 생략될 수 있다.
일 실시예에서, 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 표면의 적어도 일부를 커버하는 절연막(INS)이 제공될 수 있다. 절연막(INS)은 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 측면을 둘러싸도록 제공될 수 있다. 절연막(INS)은 발광 소자(LD)의 활성층(L2)이 제1 및 제2 반도체층들(L1, L3) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INS)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(INS)은 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 측면을 커버하되, 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 상면을 노출하도록 부분적으로 제거될 수 있다. 예를 들어, 발광 소자(LD)의 제2 반도체층(L3)은 절연막(INS)로부터 노출될 수 있다.
절연막(INS)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(LD) 상에는 제2 전극(ET2)이 배치될 수 있다. 제2 전극(ET2)은 절연막(INS)에 의해 노출된 발광 소자들(LD)의 상면 상에 직접 배치되어, 발광 소자들(LD)의 제2 반도체층(L3)과 접할 수 있다. 제2 전극(ET2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다. 예를 들어, 제2 전극(ET2)은 발광 소자(LD) 및 뱅크 패턴(BNP)을 모두 커버하도록 기판(SUB) 상에 일체로 형성될 수 있다.
제2 전극(ET2)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제2 전극(ET2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO)을 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 광은 제2 전극(ET2)을 통과하여 표시 패널의 외부로 방출될 수 있다.
발광 소자(LD) 상에는 컬러 변환층(CCL)이 배치될 수 있다. 컬러 변환층(CCL)은 뱅크 패턴(BNP)들의 사이에 배치될 수 있다. 컬러 변환층(CCL)은 뱅크 패턴들(BNP)의 측면 및 발광 소자(LD) 상에 제공될 수 있다. 즉, 컬러 변환층(CCL)은 뱅크 패턴(BNP)에 의해 정의된 공간 내에 제공될 수 있다. 예를 들어, 컬러 변환층(CCL)은 뱅크 패턴(BNP)과 발광 소자(LD) 사이의 공간을 채우도록 제공될 수 있다.
컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 컬러 변환 물질로서 퀀텀 닷을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 퀀텀 닷을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 청색을 방출하는 발광 소자(LD)들을 포함할 수 있다. 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 청색의 광을 다른 색의 광(예를 들어, 백색의 광)으로 변환하는 퀀텀 닷을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷과 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 컬러 변환 물질로서 퀀텀 닷을 이용하는 경우, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 퀀텀 닷에 입사시킴으로써, 퀀텀 닷의 흡수 계수를 증가시킬 수 있다.
이에 따라, 최종적으로 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에서 방출되는 광 효율을 향상시킴과 동시에 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자(LD)들(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구현함으로써, 표시 장치의 제조 효율을 높일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수 있다. 예를 들어, 제1 화소(PXL1)는 제1 색(또는, 적색) 발광 소자(LD)를 포함하고, 제2 화소(PXL2)는 제2 색(또는, 녹색) 발광 소자(LD)를 포함하고, 제3 화소(PXL3)는 제3 색(또는, 청색) 발광 소자(LD)를 포함할 수 있다.
일 실시예에서, 뱅크 패턴(BNP)과 컬러 변환층(CCL) 사이에는 반사 부재(RF)가 배치될 수 있다. 반사 부재(RF)는 발광 소자(LD)로부터 방출되는 광을 반사하여 표시 패널의 출광 효율을 향상시킬 수 있다. 또한, 반사 부재(RF)는 뱅크 패턴(BNP)의 측면의 적어도 일부를 커버하도록 배치되어, 인접한 화소들 간의 혼색을 방지할 수 있다. 반사 부재(RF)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 구성될 수 있다.
컬러 변환층(CCL) 상에는 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 컬러 변환층(CCL)을 직접 커버할 수 있다. 봉지층(TFE)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다. 봉지층(TFE)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL) 및 하부의 발광 소자(LD)를 손상시키거나 오염시키는 것을 방지할 수 있다. 일 실시예에서, 봉지층(TFE)의 일면은 컬러 변환층(CCL)과 접촉할 수 있다.
일 실시예에서, 봉지층(TFE)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
일 실시예에서, 봉지층(TFE)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등의 무기 물질을 포함할 수도 있다.
일 실시예에서, 봉지층(TFE)은 다중층으로 이루어질 수 있다. 예를 들어, 봉지층(TFE)은 무기 물질, 유기 물질, 및 무기 물질 순으로 증착된 적층 구조를 가질 수 있다.
봉지층(TFE) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다. 일 실시예예서, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 각각 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 대응하고, 뱅크 패턴(BNP)을 기준으로 상호 이격하여 제공될 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 색에 각각 부합할 수 있다. 제1 컬러 필터(CF1)는 제1 화소(PXL1, 예를 들어, 제1 화소(PXL1)의 발광 소자(LD))에서 방출되는 광을 선택적으로 투과시킬 수 있다. 제2 컬러 필터(CF2)는 제2 화소(PXL2)에서 방출되는 광을 선택적으로 투과시킬 수 있다. 제3 컬러 필터(CF3)는 제3 화소(PXL3)에서 방출되는 광을 선택적으로 투과시킬 수 있다.
일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는 각각 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 적색 화소일 때, 제1 컬러 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(DR3)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(DR3)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 청색 화소일 때, 제3 컬러 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
일 실시예에서, 컬러필터층(CFL)과 봉지층(TFE) 사이에 터치 센서층이 더 제공될 수 있다. 터치 센서층은 터치 감지를 위한 도전 패턴 및 절연층을 포함할 수 있다. 터치 센서층의 도전 패턴은 단일층 또는 절연층을 사이에 두고 형성되는 이중층으로 구성될 수 있다.
일 실시예에서, 컬러 필터층(CFL) 상에는 메타 구조물층(MSL)이 제공될 수 있다. 메타 구조물층(MSL)은 제1 메타 구조물(MS1), 제2 메타 구조물(MS2), 및 제3 메타 구조물(MS3)을 포함할 수 있다. 일 실시예예서, 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)은 각각 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 대응하고, 뱅크 패턴(BNP)을 기준으로 상호 이격하여 제공될 수 있다. 예를 들어, 제1 메타 구조물(MS1)은 제1 컬러 필터(CF1) 상에 제공되고, 제2 메타 구조물(MS2)은 제2 컬러 필터(CF2) 상에 제공되며, 제3 메타 구조물(MS3)은 제3 컬러 필터(CF3) 상에 제공될 수 있다.
메타 구조물층(MSL)은 메타 물질로 구성되는 메타 표면을 포함할 수 있다. 메타 물질의 특성(광학적 특성)은 이를 구성하는 물질의 특성이 아닌 이의 구조에 의해 발생된다. 즉, 메타 물질의 기하학적 구조, 크기, 방향, 및 배열이 메타 물질의 광학적 특성을 결정한다. 적절히 디자인된 메타 구조물층(MSL)은 음굴절, 고해상도 이미징, 완전 흡수체 및 클로킹(clocking) 등 기존 자연계 물질로는 구연하기 어려운 물질적 특성을 가질 수 있다.
메타 구조물층(MSL)의 메타 표면 구조는 메타원자(meta-atom)로 구성된 물질로 구현될 수 있다. 예를 들어, 메타 원자의 크기는 파장보다 상당히 작으며, 단순한 굴절률보다는 유전율과 투자율과 같은 근본적인 물성을 제어하기 위해 설계될 수 있다. 이러한 메타 표면은 광 경로를 변경하는 메타 렌즈로서의 기능을 수행할 수도 있다.
일 실시예에서, 도 8, 도 9a, 도 9b, 및 도 9c에 도시된 바와 같이, 메타 구조물층(MSL)은 투명 베이스층(BL) 및 투명 베이스층(BL) 상에 직접 제공되는 나노 광학 패턴(NS)을 포함할 수 있다.
투명 베이스층(BL)은 컬러 필터층(CFL) 상에 제공될 수 있다. 투명 베이스층(BL)은 유리 기판, 석영 기판, 유리 세라믹 기판, 결정질 유리 기판 등으로 구현될 수 있다. 또는, 투명 베이스층(BL)은 폴리이미드(polyimide), 폴리아마이드(polyamide) 등을 포함하는 고분자 유기물 기판, 플라스틱 기판 등으로 구현될 수 있다. 일 실시예에서, 투명 베이스층(BL)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)에 대응하여 복수의 섬들을 포함하는 패턴으로 제공될 수 있다.
나노 광학 패턴(NS)은 투명 베이스층(BL) 상에 직접 제공될 수 있다. 나노 광학 패턴(NS)은 메타 표면 구조를 갖도록 형성될 수 있다. 예를 들어, 나노 광학 패턴(NS)은 나노 사이즈의 폭(width), 두께(thickness), 간격(interval) 및 피치(pitch)의 미세 크기로 형성되어 메타 물질로 구성된 메타 표면을 형성할 수 있다.
실시예에 따라, 나노 광학 패턴(NS)는 화소의 발광면(발광 영역)의 평면 형태와 유사하게 배열될 수 있다. 예를 들어, 도 9a에 도시된 바와 같이, 나노 광학 패턴(NS)는 원형 베이스층(BL) 상에 배열될 수 있다. 예를 들어, 나노 광학 패턴(NS)에 의한 메타 표면은 메타 렌즈 기능을 할 수 있다. 또는, 도 9b 및 도 9c에 도시된 바와 같이, 나노 광학 패턴(NS)는 사각형 베이스층(BL) 상에 배열될 수 있다.
일 실시예에서, 도 9a 및 도 9b에 도시된 바와 같이, 나노 광학 패턴(NS)은 소정의 중심을 기준으로 방사형으로 형성될 수 있다. 또는, 도 9c에 도시된 바와 같이, 나노 광학 패턴(NS)은 소정의 행 및/또는 열을 형성하며 배열될 수 있다.
다만, 이는 예시적인 것으로서, 나노 광학 패턴(NS)의 배열 형태 등은 메타 표면의 목적, 기능 등에 따라 다양하게 설계될 수 있다.
일 실시예에서, 나노 광학 패턴(NS)은 투명 도전 물질을 포함할 수 있다. 예를 들어, 나노 광학 패턴(NS)은 투명한 도전성 산화물인 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), GIZO(Ga-In-Zn-Oxide), AZO(Al-Zn-Oxide), GZO(Ga-Zn-Oxide) 및 ZnO 중 적어도 하나를 포함할 수 있다. 다만, 이는 예시적인 것으로서, 나노 광학 패턴(NS)은 c-Si, p-Si, a-Si 및 III-V 화합물 반도체(GaAs, GaP, GaN, GaAs 등), SiC, SiN 중 적어도 하나를 포함할 수도 있다.
나노 광학 패턴(NS)은 제1 메타 표면(NS1), 제2 메타 표면(NS2), 및 제3 메타 표면(NS3)을 포함할 수 있다. 제1 메타 표면(NS1)을 포함하는 제1 메타 구조물(MS1)은 제1 화소(PXL1)에 중첩하고, 제2 메타 표면(NS2)을 포함하는 제2 메타 구조물(MS2)은 제2 화소(PXL2)에 중첩하며, 제3 메타 표면(NS3)을 포함하는 제3 메타 구조물(MS3)은 제3 화소(PXL3)에 중첩할 수 있다.
일 실시예에서, 제1 메타 표면(NS1), 제2 메타 표면(NS2), 및 제3 메타 표면(NS3)은 각각 적색 파장 대역, 녹색 파장 대역, 및 청색 파장 대역에 부합하게 형상과 배열이 설정될 수 있다. 예를 들어, 제1 메타 표면(NS1), 제2 메타 표면(NS2), 및 제3 메타 표면(NS3)의 적어도 하나는 컬러 필터층(CFL)으로부터 제공(출사)되는 광의 아웃-커플링(또는, 아웃-커플링 효율)을 향상시켜 광추출 효율(또는, 광의 세기)를 증가시킬 수 있다.
또는, 제1 메타 표면(NS1), 제2 메타 표면(NS2), 및 제3 메타 표면(NS3)의 적어도 하나는 메타 렌즈로서 기능하여 컬러 필터층(CFL)으로부터 제공되는 출사되는 광의 방향을 설정된 방향으로 수렴 또는 편향시키거나, 표시 장치의 목적에 따라 발산/확산할 수 있다. 이에 따라, 광의 혼색 불량 등이 개선되고, 영상 품질이 향상될 수 있다.
일 실시예에서, 컬러 필터층(CFL) 및 메타 구조물(MSL) 상에는 추가적인 보호층이 더 제공될 수 있다. 보호층은 컬러 필터층(CFL) 및 메타 구조물(MSL)을 비롯한 하부 부재를 커버할 수 있다. 보호층은 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 보호층은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(DD)는 컬러 필터층(CFL) 상에 제공되는 메타 구조물층(MSL)을 포함함으로써 화소들(PXL1, PXL2, PXL3)로부터 출사되는 광의 광추출 효율(광의 세기)이 개선되거나, 출사되는 광을 목적에 부합하도록 수렴, 편광, 발산 및/또는 확산 제어함으로써 출사되는 광의 광 분포를 적응적으로 제어할 수 있다. 이에 따라, 표시 장치(DD)의 영상 품질이 개선될 수 있다. 또한, 발광 소자(LD)와 뱅크 패턴(BNP)이 동시에 형성되고, 뱅크 패턴(BNP)들 사이에 컬러 변환층(CCL)이 채워짐으로써, 제조 공정이 간소화되고, 표시　장치(DD)의 두께가 얇아질 수 있다.
도 10은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 10에서는 도 7을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 10의 표시 장치는 차광 패턴(BM)을 제외하면, 도 7의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 10을 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 뱅크 패턴(BNP), 발광 소자(LD), 컬러 변환층(CCL), 컬러 필터층(CFL), 메타 구조물층(MSL), 및 차광 패턴(BM)을 포함할 수 있다.
차광 패턴(BM)은 뱅크 패턴(BNP)의 상부에 제공되어, 뱅크 패턴들(BNP)과 제3 방향(DR3)으로 중첩할 수 있다. 또한, 차광 패턴(BM)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각의 사이에 제공될 수 있다.
일 실시예에서, 차광 패턴(BM)은 봉지층(TFE) 상에 패터닝되어 형성될 수 있다. 컬러 필터층(CFL) 및 메타 구조물층(MSL)은 차광 패턴(BM)의 상면의 일부를 커버하도록 배치될 수 있다. 예를 들어, 컬러 필터층(CFL)은 차광 패턴(BM)의 상면에 접촉할 수 있다.
차광 패턴(BM)은 외부로부터 유입되는 광 및/또는 하부로부터 방출되는 광을 흡수 또는 차단할 수 있다. 이와 같이, 차광 패턴(BM)이 컬러 필터들(CF1, CF2, CF3) 사이에 각각 형성되는 경우, 표시 장치(DD)의 정면 또는 측면에서 시인되는 혼색 불량이 더욱 효과적으로 개선할 수 있다.
도 11은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 11에서는 도 10을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 11의 표시 장치는 차광 패턴(BM)의 배치를 제외하면, 도 10의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 11을 참조하면, 1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 뱅크 패턴(BNP), 발광 소자(LD), 컬러 변환층(CCL), 컬러 필터층(CFL), 메타 구조물층(MSL), 및 차광 패턴(BM)을 포함할 수 있다.
일 실시예에서, 차광 패턴(BM)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에 배치될 수 있다. 예를 들어, 차광 패턴(BM)은 뱅크 패턴(BNP)의 상부에 제공되어, 뱅크 패턴들(BNP)과 제3 방향(DR3)으로 중첩할 수 있다. 또한, 차광 패턴(BM)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각의 사이에 제공될 수 있다.
일 실시예에서, 차광 패턴(BM)은 컬러 필터층(CFL) 및 메타 구조물층(MSL) 상에 패터닝되어 형성될 수 있다. 차광 패턴(BM)은 컬러 필터층(CFL) 및 메타 구조물층(MSL)의 측면에 접촉할 수 있다. 또한, 차광 패턴(BM)은 메타 구조물층(MSL)의 상면의 일부 상에 제공될 수 있다. 차광 패턴(BM)은 외부로부터 유입되는 광 및/또는 하부로부터 방출되는 광을 흡수 또는 차단할 수 있다.
도 12는 도 1의 표시 장치의 일 예를 나타내는 단면도이고, 도 13은 도 12의 표시 장치에 포함되는 메타 구조물의 일 예를 나타내는 도면이다.
도 12 및 도 13에서는 도 7 및 도 8을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 12 및 도 13의 표시 장치는 메타 구조물층(MSL)의 위치 및 구성을 제외하면, 도 7 및 도 8의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 12 및 도 13을 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 뱅크 패턴(BNP), 발광 소자(LD), 컬러 변환층(CCL), 컬러 필터층(CFL), 메타 구조물층(MSL), 및 차광 패턴(BM)을 포함할 수 있다.
일 실시예에서, 메타 구조물층(MSL)은 봉지층(TFE) 상에 제공되는 투명 베이스층(BL) 및 투명 베이스층(BL) 상에 제공되는 나노 광학 패턴(NS)을 포함할 수 있다.
투명 베이스층(BL)은 봉지층(TFE) 상에서 일체로 형성될 수 있다. 나노 광학 패턴(NS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 각각 대응하는 제1 내지 제3 메타 표면들(NS1, NS2, NS3)을 포함할 수 있다. 제1 내지 제3 메타 표면들(NS1, NS2, NS3)에 의해 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)이 각각 정의될 수 있다.
일 실시예에서, 도 13에 도시된 바와 같이, 제1 내지 제3 메타 표면들(NS1, NS2, NS3) 및 투명 베이스층(BL) 상에는 보호층(PSV)이 제공될 수 있다. 보호층(PSV)은 제1 내지 제3 메타 표면들(NS1, NS2, NS3)을 손상 및 오염으로부터 보호할 수 있다. 보호층(PSV)은 투명한 무기 절연 물질 또는 투명한 유기 절연 물질을 포함할 수 있다.
컬러 필터층(CFL)은 보호층(PSV) 상에 제공될 수 있다. 제1 컬러 필터(CF1)는 제1 메타 구조물(MS1)을 정의하는 제1 메타 표면(NS1)에 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 메타 구조물(MS2)을 정의하는 제2 메타 표면(NS2)에 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 메타 구조물(MS3)을 정의하는 제3 메타 표면(NS3)에 중첩할 수 있다.
한편, 도 12에는 도시되지 않았으나, 표시 장치는 도 10 및 도 11을 참조하여 설명된 차광 패턴(BM)을 더 포함할 수 있다.
이와 같이, 메타 구조물층(MSL)은 광원(발광 소자(LD))에 더 가까이 배치되어 광 추출 효율이 더욱 개선될 수 있으며, 광 분포 제어가 더욱 용이할 수 있다.
도 14는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 14에서는 도 7 및 도 8을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 14의 표시 장치는 메타 구조물층(MSL)의 위치를 제외하면, 도 7 및 도 8의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 8 및 도 14를 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 뱅크 패턴(BNP), 발광 소자(LD), 컬러 변환층(CCL), 컬러 필터층(CFL), 및 메타 구조물층(MSL)을 포함할 수 있다.
메타 구조물층(MSL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 각각 대응하는 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 메타 구조물들(MS1, MS2, MS3) 각각은 제2 전극(ET2) 상에 직접 제공되는 투명 베이스층 및 투명 베이스층 상에 제공되는 나노 광학 패턴을 포함할 수 있다.
일 실시예에서, 나노 광학 패턴 상에는 메타 표면들을 보호하기 위한 보호층이 더 제공될 수 있다.
컬러 변환층(CCL)은 제1 내지 제3 메타 구조물들(MS1, MS2, MS3) 각각을 커버하며 제공될 수 있다.
이와 같이, 메타 구조물층(MSL)이 컬러 변환층(CCL) 내에 제공됨으로써, 표시 장치의 두께가 더욱 감소될 수 있다.
한편, 도 14에는 도시되지 않았으나, 표시 장치는 도 10 및 도 11을 참조하여 설명된 차광 패턴(BM)을 더 포함할 수 있다.
도 15a 내지 도 15i는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 15a 내지 도 15i에서는 도 7 내지 도 14를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 15a 내지 도 15i를 참조하면, 표시 장치의 제조 방법은 기판(SUB) 상에 발광 소자(LD), 및 뱅크 패턴(BNP)을 동일 공정으로 형성하고, 그 이후에 봉지층(TFE) 및 컬러 ??터층(CFL)들으로 순차적으로 형성할 수 있다.
기판(SUB)은 화소들(PXL1, PXL2, PXL3) 각각의 화소 회로(도 4a 및 도 4b의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다.
도 15a에 도시된 바와 같이, 기판(SUB) 상에 제1 전극(ET1), 연결 전극층(CEL), 및/또는 하드 마스크층(HM)이 패터닝되어 제공될 수 있다. 또한, 제1 전극(ET1), 연결 전극층(CEL), 및/또는 하드 마스크층(HM)이 형성된 기판(SUB) 상에 발광 적층체(11, 12, 13)가 제공될 수 있다.
제1 전극(ET1)은 발광 소자(LD)들이 제공될 위치에 형성될 수 있다. 연결 전극층(CEL)은 기판(SUB) 전면에 걸쳐 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 하드 마스크층(HM)은 뱅크 패턴(BNP)들의 하단을 이루도록 뱅크 패턴(BNP)이 제공될 위치에 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 하드 마스크층(HM)은 실시예에 따라 생략될 수도 있다.
발광 적층체(11, 12, 13)는 제1 전극(ET1), 연결 전극층(CEL), 및/또는 하드 마스크층(HM)이 형성된 기판(SUB) 상에 제공될 수 있다. 발광 적층체(11, 12, 13)는 에피택셜법에 의해 시드 결정을 성장시켜 형성될 수 있다.
일 실시예에서, 발광 적층체(11, 12, 13)는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD)에 의해 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 적층체(11, 12, 13)는 전자빔 증착법, 물리적 기상 증착법(physical vapor deposition, PVD), 화학적 기상 증착법(chemical vapor deposition, CVD), 플라즈마 레이저 증착법(plasma laser deposition, PLD), 이중형 열증착법(dual-type thermal evaporation), 스퍼터링(sputtering), 또는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD) 등 다양한 방식에 의해 형성될 수 있다.
발광 적층체(11, 12, 13)는 에피 성장된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 기판(SUB) 상에서 제3 방향(DR3)을 따라 순차적으로 제공될 수 있다.
제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)의 구성은 도 5 및 도 6을 참조하여 상술하였으므로, 중복되는 설명은 생략하기로 한다.
도 15b에 도시된 바와 같이, 발광 적층체(11, 12, 13) 상에 제1 및 제2 마스크층(MK1, MK2)이 형성될 수 있다.
제1 마스크층(MK1)은 발광 소자(LD)와 뱅크 패턴(BNP)이 제공될 위치에 부분적으로 형성될 수 있다. 제2 마스크층(MK2)은 제1 마스크층(MK1) 상에 형성될 수 있다. 제2 마스크층(MK2)은 뱅크 패턴(BNP)이 제공될 위치에 형성될 수 있다.
제1 마스크층(MK1)과 제2 마스크층(MK2)은 서로 다른 물질로 구성될 수 있다. 일 예로, 제1 마스크층(MK1)은 실리콘 산화물(SiOx)을 포함하고, 제2 마스크층(MK2)은 니켈(Ni)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 15c에 도시된 바와 같이, 발광 적층체(11, 12, 13)를 식각하여 발광 소자(LD)와 뱅크 패턴(BNP)이 형성될 수 있다. 뱅크 패턴(BNP)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에 형성될 수 있다. 발광 소자(LD)는 뱅크 패턴(BNP)들 사이에서 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 내에 각각 형성될 수 있다.
발광 적층체(11, 12, 13)를 식각하는 과정에서 제1 마스크층(MK1)과 제2 마스크층(MK2)의 식각 선택비 차이를 이용하여 서로 다른 두께를 갖는 발광 소자(LD)와 뱅크 패턴(BNP)이 실질적으로 동시에 형성될 수 있다.
일 실시예에서, 발광 적층체(11, 12, 13)를 식각하는 과정에서 연결 전극층(CEL)이 제1 연결 전극(CE1)과 제2 연결 전극(CE2)으로 분리될 수 있다. 일 예로, 연결 전극층(CEL)은 발광 소자(LD) 하부의 제1 연결 전극(CE1)과 하드 마스크층(HM) 하부의 제2 연결 전극(CE2)으로 분리될 수 있다.
도 15d에 도시된 바와 같이, 이어서 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 적어도 일부를 커버하는 절연막(INS)이 형성될 수 있다. 예를 들어, 절연막(INS)은 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 측면에 부분적으로 형성될 수 있다.
절연막(INS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 일체로 형성된 후 발광 소자(LD) 및/또는 뱅크 패턴(BNP)의 상면이 노출되도록 부분적으로 제거될 수 있다. 일 실시예에서, 발광 소자(LD) 및/또는 뱅크 패턴(BNP)이 기판(SUB)에 대해 제3 방향(DR3)으로 형성되는 경우, 절연막(INS) 식각 시 별도의 마스크 없이 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 상면 상에 제공된 절연막(INS)이 제거될 수 있다.
도 15e에 도시된 바와 같이, 발광 소자(LD) 상에 제2 전극(ET2)이 형성될 수 있다. 제2 전극(ET2)은 절연막(INS)에 의해 노출된 발광 소자(LD)의 상면 상에 직접 형성되어, 발광 소자들(LD)의 제2 반도체층(L3)과 접할 수 있다.
제2 전극(ET2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 일체로 형성될 수 있다. 즉, 제2 전극(ET2)은 뱅크 패턴(BNP)을 적어도 부분적으로 커버할 수 있다. 다만, 반드시 이에 제한되는 것은 아니다.
제2 전극(ET2)은 다양한 투명 도전 물질로 형설될 수 있다. 일 예로, 제2 전극(ET2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO)을 비롯한 다양한 투명 도전 물질 중 적어도 하나로 형성하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자(LD)로부터 방출된 광은 제2 전극(ET2)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
일 실시예에서, 도 14에 도시된 바와 같이, 발광 소자(LD) 상에 형성된 제2 전극(ET2) 상에 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에 대응하는 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)이 형성될 수 있다. 제1 내지 제3 메타 구조물들을 형성하는 방법은 도 7 내지 도 9c를 참조하여 상술하였으므로, 이에 중복하는 내용의 설명은 생략하기로 한다.
도 15f에 도시된 바와 같이, 뱅크 패턴(BNP)의 일부를 커버하는 반사층(RF)이 형성될 수 있다. 일 실시예에서, 반사층(RF)은 뱅크 패턴(BNP)의 측면을 둘러싸도록 부분적으로 형성될 수 있다.
반사층(RF)은 발광 소자(LD)로부터 방출되는 광을 반사하여 표시 패널의 출광 효율을 향상시킬 수 있다. 또한, 반사층(RF)은 뱅크 패턴(BNP)의 측면에 배치되어, 인접한 화소들 간의 혼색을 방지할 수 있다. 반사층(RF)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 형성될 수 있다.
도 15g에 도시된 바와 같이, 발광 소자(LD)들 상에 컬러 변환층(CCL)이 형성될 수 있다. 컬러 변환층(CCL)은 뱅크 패턴(BNP)들 사이에 형성될 수 있다. 컬러 변환층(CCL)은 뱅크 패턴(BNP)들에 의해 정의된 공간 또는 개구부 내에 형성될 수 있다.
컬러 변환층(CCL)은 화소들(PXL1, PXL2, PXL3) 각각의 발광 소자(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 컬러 변환 물질로서 퀀텀 닷을 포함할 수 있다. 컬러 변환층(CCL)은 도 7 등을 참조하여 상세히 설명한 바 있으므로, 중복되는 내용은 생략한다.
도 15h에 도시된 바와 같이, 컬러 변환층(CCL) 및 뱅크 패턴(BNP 상에 봉지층(TFE)이 형성될 수 있다. 봉지층(TFE)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다.
봉지층(TFE)은 공지된 다양한 방식의 무기 절연층 형성 공정 또는 유기 절연층 형성 공정에 의해 형성될 수 있다.
일 실시예에서, 봉지층(TFE)은 다중층으로 이루어질 수 있다. 예를 들어, 봉지층(TFE)은 무기 물질, 유기 물질, 및 무기 물질 순으로 증착된 적층 구조를 가질 수 있다.
도 15i에 도시된 바와 같이, 봉지층(TFE) 상에 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)를 포함하는 컬러 필터층(CFL)이 형성될 수 있다. 일 실시예예서, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 각각 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 대응하고, 뱅크 패턴(BNP)을 기준으로 상호 이격하여 제공될 수 있다. 예를 들어, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)이 각각 봉지층(TFE) 상에 순차적으로 패터닝될 수 있다.
일 실시예에서, 도 12에 도시된 바와 같이, 컬러 필터층(CFL)의 형성 전에 봉지층(TFE) 상에 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에 대응하는 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)이 형성될 수 있다.
또는, 일 실시예에서, 도 7, 도 10, 및 도 11에 도시된 바와 같이, 컬러 필터층(CFL) 상에 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에 대응하는 제1 내지 제3 메타 구조물들(MS1, MS2, MS3)이 형성될 수 있다.
제1 내지 제3 메타 구조물들을 형성하는 방법은 도 7 내지 도 9c 및 도 13을 참조하여 상술하였으므로, 이에 중복하는 내용의 설명은 생략하기로 한다.
도 16 및 도 17은 도 1의 표시 장치의 컬러 필터의 제조 방법의 일 예들을 나타내는 단면도들이다.
도 16 및 도 17을 참조하면, 봉지층(TFE) 상에 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 포함하는 컬러 필터층(CFL)이 형성될 수 있다.
일 실시예에서, 상호 인접한 컬러 필터들은 일부 영역이 접촉 및 혼합될 수 있다. 예를 들어, 제1 컬러 필터(CF1)와 제2 컬러 필터(CF2)는 일부 영역이 접촉 내지 혼합되도록 형성될 수 있다. 마찬가치로, 제2 컬러 필터(CF2)와 제3 컬러 필터(CF3)는 일부 영역이 접촉 내지 혼합되도록 형성될 수 있다.
도 17에 도시된 바와 같이, 컬러 필터층(CFL)의 형성 전에 봉지층(TFE) 상에 차광 패턴(BM)이 형성될 수 있다. 차광 패턴(BM)은 뱅크 패턴(BNP)의 상부에 중첩할 수 있다. 컬러 필터층(CFL)은 차광 패턴(BM)을 커버하도록 형성될 수 있다.
다만, 이는 예시적인 것으로서, 도 11과 유사하게, 차광 패턴(BM)은 컬러 필터층(CFL)이 형성된 후에 형성될 수도 있다.
이후, 컬러 필터층(CFL) 상에 메타 구조물층이 형성될 수 있다.
도 18 내지 도 21은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기의 일 예들을 나타내는 도면들이다.
도 1, 도 18, 도 19, 도 20, 및 도 21을 참조하면, 표시 장치(DD)는 다양한 유형의 전자 기기들에 적용될 수 있다.
도 18에 도시된 바와 같이, 표시 장치(DD)는 스마트 글라스(110, smart glass)에 적용될 수 있다. 스마트 글라스(110)는 프레임(111) 및 렌즈부(112)를 포함할 수 있다. 스마트 글라스(110)는 사용자의 얼굴에 착용 가능한 웨어러블 전자 기기로서, 프레임(111)의 일부가 폴딩되거나 언폴딩되는 구조일 수 있다. 예를 들어, 스마트 글라스(110)는 증강 현실(augmented reality, AR)용 웨어러블 장치일 수 있다.
프레임(111)은 렌즈부(112)를 지지하는 하우징(111b) 및 사용자의 착용을 위한 다리부(111a)를 포함할 수 있다. 다리부(111a)는 힌지에 의해 하우징(111b)에 연결되어 폴딩되거나 언폴딩될 수 있다.
프레임(111)에는 배터리, 터치 패드, 마이크, 및/또는 카메라 등이 내장될 수 있다. 또한, 프레임(111)에는 광을 출력하는 프로젝터 및/또는 광 신호 등을 제어하는 프로세서 등이 내장될 수 있다.
렌즈부(112)는 광을 투과시키거나 광을 반사시키는 광학 부재일 수 있다. 렌즈부(112)는 유리 및/또는 투명한 합성 수지 등을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)는 렌즈부(112)에 적용될 수 있다. 일 예로, 사용자는 렌즈부(112)를 통해 프레임(111)의 프로젝터에서 송출된 광 신호에 의해 표시되는 영상을 인식할 수 있다. 예를 들어, 사용자는 렌즈부(112)에 표시된 시간, 날짜 등의 정보를 인식할 수 있다. 실시예에 따라, 표시 장치(100)는 렌즈부(112)의 양 면에서 영상 시인이 가능하고, 렌즈부(112) 너머의 물체 인식이 가능한 투명 표시 장치로 구현될 수 있다.
일 실시예에서, 도 19에 도시된 바와 같이, 본 발명의 실시예들에 따른 표시 장치(DD)는 헤드 작창형 디스플레이(120, head mounted display, HMD)에 적용될 수 있다. 헤드 장착형 디스플레이(120)는 헤드 장착 밴드(121) 및 디스플레이 수납 케이스(122)를 포함할 수 있다. 예를 들어, 헤드 장착형 디스플레이(120)는 사용자의 머리에 착용가능한 웨어러블 전자 기기일 수 있다.
헤드 장착 밴드(121)는 디스플레이 수납 케이스(122)에 연결되어, 디스플레이 수납 케이스(122)를 고정시킬 수 있다. 헤드 장착 밴드(121)는 도 19에 도시된 바와 같이, 헤드 장착형 디스플레이를 사용자 머리에 고정하기 위해 수평 밴드와 수직 밴드를 포함하며, 상기 수평 밴드는 사용자 머리의 측부를 둘러싸고, 상기 수직 밴드는 사용자 머리의 상부를 둘러싸도록 제공될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 헤드 장착 밴드(121)는 헤드 장착 밴드(121) 안경테 형태 또는 헬멧 형태로 구현될 수도 있다.
디스플레이 수납 케이스(122)는 표시 장치를 수납하며, 적어도 하나의 렌즈를 포함할 수 있다. 적어도 하나의 렌즈는 사용자에게 영상을 제공할 수 있다. 예를 들어, 표시 장치(DD)는 디스플레이 수납 케이스(122)에 구현되는 좌안 렌즈 및 우안 렌즈에 적용될 수 있다.
일 실시예에서, 도 20에 도시된 바와 같이, 표시 장치(DD)는 스마트 워치(130)에 적용될 수 있다. 스마트 워치(130)는 표시부(131) 및 스트랩부(132)를 포함할 수 있다. 스마트 워치(130)는 웨어러블 전자 기기로서, 스트랩부(132)가 사용자의 손목에 장착될 수 있다. 본 발명의 실시예들에 따른 표시 장치(DD)는 표시부(131)에 적용될 수 있다. 예를 들어, 표시부(131)는 시간, 날짜 등의 정보를 포함한 이미지 데이터를 제공할 수 있다.
일 실시예에서, 도 21에 도시된 바와 같이, 표시 장치(DD)는 차량용 디스플레이(140)에 적용될 수 있다. 일 예로, 상기 차량용 디스플레이(140)는 차량 내부 및/또는 외부에 구비되어 이미지 데이터를 제공하는 전자 기기를 의미할 수 있다.
예를 들어, 표시 장치(DD)는 차량에 구비된, 인포테인먼트 패널(141, infortainment panel), 클러스터(142, cluster), 코-드라이버 디스플레이(143, co-driver display), 헤드-업 디스플레이(144, head-up display), 사이드 미러 디스플레이(145, side mirror display), 리어-시트 디스플레이(146, rear seat display), 리어-뷰 미러 디스플레이(147, rear-view mirror display) 중 적어도 하나에 적용될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 컬러 필터층 상에 제공되는 메타 구조물층을 포함함으로써 화소들로부터 출사되는 광의 광추출 효율(광의 세기)가 개선되거나, 출사되는 광을 목적에 부합하도록 수렴, 편광, 발산 및/또는 확산 제어함으로써 출사되는 광의 광 분포를 적응적으로 제어할 수 있다. 이에 따라, 표시 장치의 영상 품질이 개선될 수 있다. 또한, 발광 소자와 뱅크 패턴이 동시에 형성되고, 뱅크 패턴들 사이에 광 변환층이 채워짐으로써, 제조 공정이 간소화되고, 표시 장치의 두께가 감소될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DD: 표시 장치 ET1: 제1 전극
LD: 발광 소자 ET2: 제2 전극
MS1, MS2, MS3: 메타 구조물 BNP: 뱅크 패턴
PXL: 화소 CCL: 컬러 변환층
TFE: 봉지층 CFL: 컬러 필터층
BL: 투명 베이스층 NS: 나노 광학 패턴
NS1, NS2, NS3: 메타 표면 B1, L1: 제1 반도체층
B2, L2: 활성층 B3, L3: 제2 반도체층
MK1, MK2: 마스크층 RF: 반사 부재
BM: 차광 패턴

Claims (20)

  1. 기판 상에 제공되는 제1 전극;
    상기 제1 전극 상에 제공되고, 상기 제1 전극과 전기적을 연결되는 발광 소자;
    상기 발광 소자 상에 제공되고, 상기 발광 소자와 전기적으로 연결되는 제2 전극;
    상기 제2 전극 상에 상기 발광 소자와 중첩하여 제공되는 메타(meta) 구조물; 및
    상기 기판 상에 상기 발광 소자와 이격하여 배치되는 뱅크 패턴을 포함하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 뱅크 패턴의 측면 및 상기 발광 소자 상에 제공되는 컬러 변환층;
    상기 제2 전극 및 상기 뱅크 패턴을 커버하는 봉지층; 및
    상기 봉지층 상에 제공되는 컬러 필터층을 더 포함하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 컬러 변환층은 상기 뱅크 패턴과 상기 발광 소자 사이의 공간을 채우도록 제공되는, 표시 장치.
  4. 제 2 항에 있어서, 상기 메타 구조물은,
    상기 컬러 필터층 상에 제공되는 투명 베이스층; 및
    상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함하는, 표시 장치.
  5. 제 2 항에 있어서, 상기 메타 구조물은,
    상기 봉지층 상에 일체로 제공되는 투명 베이스층; 및
    상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함하는, 표시 장치.
  6. 제 5 항에 있어서, 상기 컬러 필터층은 상기 메타 구조물 상에 제공되는, 표시 장치.
  7. 제 2 항에 있어서, 상기 발광 소자 및 상기 뱅크 패턴은 동일한 층 상에 형성되며, 동일한 물질을 포함하는, 표시 장치.
  8. 제 7 항에 있어서, 상기 발광 소자 및 상기 뱅크 패턴은 각각,
    제1 반도체층;
    상기 제1 반도체층 상에 제공되는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 제공되는 활성층을 포함하는, 표시 장치.
  9. 제 8 항에 있어서, 상기 뱅크 패턴은,
    상기 제2 반도체층 상에 순차 적층되는 제1 마스크층 및 제2 마스크층을 더 포함하는, 표시 장치.
  10. 제 8 항에 있어서,
    상기 뱅크 패턴의 측면에 위치하고, 상기 발광 소자로부터 발산된 광을 표시 방향으로 반사하는 있는 반사 부재를 더 포함하는, 표시 장치.
  11. 제 2 항에 있어서, 상기 메타 구조물은,
    상기 발광 소자의 상면에 위치하는 상기 제2 전극 상에 직접 제공되는 투명 베이스층; 및
    상기 투명 베이스층 상에 직접 제공되는 나노 광학 패턴을 포함하는, 표시 장치.
  12. 제 11 항에 있어서, 상기 메타 구조물은 상기 컬러 변환층에 접촉하는, 표시 장치.
  13. 제 2 항에 있어서,
    상기 뱅크 패턴의 적어도 일부과 중첩하여 상기 봉지층 상에 배치되는 차광 패턴을 더 포함하는, 표시 장치.
  14. 제 13 항에 있어서, 상기 컬러 필터는 상기 차광 패턴의 상면에 접촉하는, 표시 장치.
  15. 제 13 항에 있어서, 상기 차광 패턴은 상기 컬러 필터의 측면 및 상기 메타 구조물의 측면에 접촉하고, 상기 메타 구조물의 상면의 일부 상에 제공되는, 표시 장치.
  16. 제 2 항에 있어서, 상기 제2 전극은 상기 발광 소자 및 상기 뱅크 패턴 상에 일체로 형성되는, 표시 장치.
  17. 기판 상에 제공되며, 제1 화소, 제2 화소, 및 제3 화소에 각각 포함되는 발광 소자들;
    상기 발광 소자들과 이격하여 제공되고, 상기 제1 내지 제3 화소들을 구획하는 뱅크 패턴들;
    상기 발광 소자들과 중첩하여 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 메타 표면들을 포함하는 메타 구조물; 및
    상기 뱅크 패턴들 사이의 공간을 채우며, 상기 발광 소자들을 커버하는 컬러 변환층을 포함하고,
    상기 제1 내지 제3 메타 표면들 각각의 패턴은 상이한, 표시 장치.
  18. 제 17 항에 있어서,
    상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및
    상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함하고,
    상기 메타 구조물은 상기 컬러 필터층 상에 제공되는, 표시 장치.
  19. 제 17 항에 있어서,
    상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및
    상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함하고,
    상기 메타 구조물은 상기 봉지층과 상기 컬러 필터층 사이에 제공되는, 표시 장치.
  20. 제 17 항에 있어서,
    상기 컬러 변환층 및 상기 뱅크 패턴들을 커버하는 봉지층; 및
    상기 봉지층 상에 제공되며, 상기 제1 내지 제3 화소들 각각에 대응하는 제1 내지 제3 컬러 필터들을 포함하는 컬러 필터층을 더 포함하고,
    상기 메타 구조물은 상기 발광 소자들 상에 배치되며, 상기 컬러 변환층에 의해 커버되는, 표시 장치.
KR1020210056850A 2021-04-30 2021-04-30 표시 장치 KR20220149878A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210056850A KR20220149878A (ko) 2021-04-30 2021-04-30 표시 장치
US17/559,443 US20220352419A1 (en) 2021-04-30 2021-12-22 Display device
CN202210493435.9A CN115274781A (zh) 2021-04-30 2022-04-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056850A KR20220149878A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220149878A true KR20220149878A (ko) 2022-11-09

Family

ID=83760654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056850A KR20220149878A (ko) 2021-04-30 2021-04-30 표시 장치

Country Status (3)

Country Link
US (1) US20220352419A1 (ko)
KR (1) KR20220149878A (ko)
CN (1) CN115274781A (ko)

Also Published As

Publication number Publication date
CN115274781A (zh) 2022-11-01
US20220352419A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR102356841B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP3944352A1 (en) Electronic device and method for manufacturing the same
KR20210065239A (ko) 표시 장치
US20230135600A1 (en) Light emitting element, display device including the same, and method of fabricating the display device
US20220352238A1 (en) Display device and manufacturing method thereof
KR20220149878A (ko) 표시 장치
US11482576B2 (en) Display device
CN115274747A (zh) 显示装置和制造该显示装置的方法
CN115274772A (zh) 显示装置
JP5334813B2 (ja) 発光素子アレイ及び画像表示装置
US20230122324A1 (en) Display device and method of manufacturing the display device
US20220352248A1 (en) Display device and method of manufacturing the same
US20220352239A1 (en) Display device and method of manufacturing the same
CN219555561U (zh) 显示装置
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
US20220352442A1 (en) Display device and manufacturing method thereof
US20230170441A1 (en) Light emitting device and display apparatus comprising same
US20220352444A1 (en) Display device
KR20230030124A (ko) 표시 장치
KR20230058233A (ko) 표시 장치 및 그 제조 방법
KR20230055412A (ko) 표시 장치 및 이의 제조 방법
KR20220149893A (ko) 표시 장치 및 그 제조 방법
KR20220149874A (ko) 표시 장치 및 그의 제조 방법
KR20240046383A (ko) 표시 장치
KR20220149891A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination