KR20220146568A

KR20220146568A - Msga pusch 검증

Info

Publication number: KR20220146568A
Application number: KR1020227033167A
Authority: KR
Inventors: 춘하이 야오; 춘수안 여; 다웨이 장; 하이통 순; 홍 허; 오그헤네코메 오테리; 웨이동 양; 웨이 정; 위수 장
Original assignee: 애플 인크.
Priority date: 2020-04-08
Filing date: 2020-04-08
Publication date: 2022-11-01
Also published as: EP4111806A4; CN115336371A; US20220304045A1; EP4111806A1; WO2021203330A1

Abstract

실시예들은 MsgA PO 검증 제공에 관한 것이다. 사용자 장비(UE)의 실시예. 사용자 장비(UE)로서, UE와의 통신을 위한 초기 업링크/다운링크(UL/DL) 슬롯 구성을 결정하고, 기지국으로부터, UE와의 통신을 위한 셀-특정 업링크/다운링크 구성 슬롯을 수신하고, MsgA 물리적 업링크 공유 채널(PUSCH) 어케이전(PO)을 생성하고, MsgA PO가 송신 프레임 구조 내의 허용되는 슬롯 상에서 구성되는지 여부를 결정하기 위한 검증 검사를 구현하는 프로세서를 포함한다.

Description

MSGA PUSCH 검증

본 개시내용은 일반적으로, 일반적으로 통신 네트워크에서의 MsgA PUSCH 검증을 위한 방법에 관련된 양태들을 포함하는, 전기장 통신에 관한 것이다.

일부 무선 네트워크 아키텍처들, 예컨대, 제5 세대(5G) 무선 네트워크 프로토콜에 따라 동작하는 무선 액세스 기술들(RAT)에서, 사용자 장비(UE)는 랜덤 액세스 채널(RACH) 메시지를 이용하여, 통상적으로 진화된 노드 B(eNB) 또는 기가비트 노드B(gNB)로도 지칭되는 무선 기지국(BS)과의 무선 연결을 개시한다.

무선 액세스 프로토콜들의 일부 실체화들은 UE 먼저 일반적으로 Msg1으로 지칭되는 물리적 랜덤 액세스 채널(PRACH) 프리앰블을 BS로 전송하는 4-단계 RACH 절차를 활용하였다. BS는, 물리적 업링크 공유 채널(PUSCH)에 대한 업링크 허가를 포함하는, 일반적으로 Msg2로 지칭되는 랜덤 액세스 응답(RAR)을 UE에 송신함으로써 응답하였다. UE는 경합 해결 식별자(contention resolution identifier)를 포함하는, 일반적으로 Msg3으로 지칭되는 스케줄링된 송신을 BS에 송신하였다. 이에 응답하여, 기지국은 일반적으로 Msg4로 지칭되는 경합 해결 메시지를 기지국에 송신하였다.

이 4 단계 랜덤 액세스 절차는 UE와 BS 사이에서 2번의 왕복 사이클을 필요로 하며, 이는 레이턴시를 유발하고 추가적인 제어-시그널링 오버헤드를 요구한다. 이들 및 다른 이슈들을 해결하기 위해, 4-단계 랜덤 액세스 절차를 2 단계 랜덤 액세스 절차로 교체하는 노력들이 수행되고 있다.

상세한 설명은 첨부 도면들을 참조하여 제공된다. 상이한 도면들에서 동일한 참조 번호들의 사용은 유사하거나 동일한 항목들을 나타낸다.
도 1a는 본 명세서에 논의된 다양한 예들에 따른 3GPP LTE(예컨대, 4G) 네트워크에서의 컴포넌트들의 개략적 블록도 도시이며, 이는 통신 네트워크에서 MsgA PUSCH 검증을 구현하는 데 사용될 수 있다.
도 1b는 본 명세서에 논의된 다양한 예들에 따른 3GPP NR(예컨대, 5G) 네트워크에서의 컴포넌트들의 개략적 블록도 도시이며, 이는 통신 네트워크에서 MsgA PUSCH 검증을 구현하는 데 사용될 수 있다.
도 2는 본 명세서에 논의된 다양한 예들에 따른 통신 네트워크에서 MsgA PUSCH 검증을 구현하기 위한 방법에서의 동작들을 도시하는 흐름도이다.
도 3은 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램이다.
도 4는 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램이다.
도 5는 본 명세서에 논의된 다양한 예들에 따른 통신 시스템에서 MsgA PUSCH 검증을 구현하기 위한 방법에서의 동작들을 도시하는 흐름도이다.
도 6은 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램이다.
도 7은 본 명세서에 논의된 다양한 예들에 따른 통신 시스템에서 MsgA PUSCH 검증을 구현하기 위한 방법에서의 동작들을 도시하는 흐름도이다.
도 8a, 도 8b 및 도 8c는 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램들이다.
도 9는 본 명세서에 개시된 예시적인 실시예들에 따른 정보 처리 시스템의 개략적 블록도 도시이다.
도 10은 본 명세서에 개시된 하나 이상의 예시적인 실시예들에 따른 대표적인 UE의 컴포넌트들의 개략적 블록도 도시이다.
예시의 단순화 및 명료성을 위하여, 도면들에 예시된 요소들은 반드시 축척대로 도시되지는 않았다는 것이 인식될 것이다. 예를 들어, 요소들 중 일부의 치수들은 명확성을 위해 다른 요소들에 비해 과장되었을 수 있다. 또한, 적절한 것으로 간주된다면, 대응하는 및/또는 유사한 요소들을 나타내기 위해 도면들 사이에서 참조 부호들이 반복되었다.

하기의 설명에서, 다양한 예들의 완전한 이해를 제공하기 위해 다양한 특정 상세 사항이 기재된다. 그러나, 다양한 예들은 이러한 구체적인 세부사항들 없이 실시될 수 있다. 다른 경우들에서, 잘 알려진 방법들, 절차들, 컴포넌트들, 및 회로들은 특정 예들을 모호하게 하지 않게 하기 위해 상세히 설명되지 않았다. 또한, 예들의 다양한 양태들은 다양한 수단, 예컨대 집적 반도체 회로들("하드웨어"), 하나 이상의 프로그램들로 조직화된 컴퓨터-판독가능 명령어들("소프트웨어"), 또는 하드웨어 및 소프트웨어의 일부 조합을 이용하여 수행될 수 있다. 본 개시내용의 목적을 위해 "로직"에 대한 언급은 하드웨어, 소프트웨어, 또는 이들의 일부 조합을 의미할 것이다.

본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"에 대한 언급은 그 실시예와 관련되어 기술되는 특정 특징부, 구조 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 어구 "일 실시예에서" 또는 "실시예에서"의 출현은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징부들, 구조들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다. 추가적으로, 본 명세서에서 단어 "예시적인"은 "일 예, 예시, 또는 예증의 역할을 하는 것"을 의미하기 위해 사용된다. 본 명세서에서 "예시적인" 것으로 설명된 임의의 실시예는 반드시 다른 실시예들에 비해 바람직하거나 유리한 것으로 해석되어야 하는 것은 아니다.

다양한 동작들은 다수의 개별 동작들로서 차례대로 그리고 청구되는 본 발명을 이해하는 데 가장 도움이 되는 방식으로 기술될 수 있다. 그러나, 설명의 순서는 이러한 동작들이 반드시 순서 의존적이라는 것을 암시하는 것으로 해석되어서는 안 된다. 특히, 이러한 동작들이 제시 순서로 수행될 필요는 없다. 기술되는 동작들은 기술되는 실시예와는 상이한 순서로 수행될 수 있다. 다양한 추가적인 동작들이 수행될 수 있고/있거나, 기술되는 동작들이 추가적인 실시예들에서 생략될 수 있다.

위에서 간략하게 기술된 바와 같이, 일부 네트워킹 프로토콜들에서 구현된 4 단계 랜덤 액세스 절차는 UE와 BS 사이에서 2번의 왕복 사이클을 필요로 하며, 이는 레이턴시를 유발하고 추가적인 제어-시그널링 오버헤드를 요구한다. 이들 및 다른 이슈들을 해결하기 위해, 4-단계 랜덤 액세스 절차를, 예컨대, UE와 기지국 사이에서 단일 왕복 사이클을 가짐으로써 레이턴시 및 제어-시그널링 오버헤드를 감소시키도록 설계된 2 단계 랜덤 액세스 절차로 교체하는 노력들이 수행되고 있다. 이는, 프리앰블 및 스케줄링된 PUSCH 송신(예컨대, Msg1 및 Msg3)을 MsgA로 지칭되는 UE로부터의 단일 메시지로 조합함으로써, 그리고 랜덤-액세스 응답 및 경합 해결 메시지(예컨대, Msg2 및 Msg4)를 BS로부터 UE로의 MsgB로 지칭되는 단일 메시지로 조합함으로써 달성된다.

일부 예들에서, MsgA는 MsgA PRACH 및 연관된 MsgA PUSCH를 포함한다. MsgA 송신 전에, UE는 MsgA PUSCH 어케이전(PO) 및 MsgA PRACH 어케이전(RO)이 유효한지 여부를 식별할 수 있다. MsgA PUSCH 구성은 RRC_CONNECTED 상태 및 RRC_IDLE/INACTIVE 상태에 있는 UE에 독립적으로 구성된다.

일부 예들에서, UE는 MsgA가 송신되기 전에 MsgA RO 및 PO를 검증할 수 있다. 일부 기존 구현예들에서 유형-1 랜덤 액세스 절차(RACH) 또는 유형-2 랜덤 액세스 절차(RACH)와 연관된 임의의 PRACH 어케이전과 시간 및 주파수에서 중첩되지 않는 경우 PUSCH 어케이전(PO)은 유효하다고 간주될 수 있다는 것에 따라 규칙이 적용될 수 있다. 추가적으로, UE에 TDD-UL-DL-ConfigurationCommon이 제공되는 경우, PUSCH 어케이전(PO)은 다음의 경우에 유효하다고 간주될 수 있다: (1) 업링크(UL) 심볼들 내에 있거나, 또는 (2) PUSCH 슬롯에서 서브캐리어 간격 물리적 브로드캐스트 채널(subcarrier spacing Physical Broadcast Channel, SS/PBCH) 블록에 선행하지 않고, 마지막 다운링크 심볼 후에 적어도 사전결정된 갭 길이(Ngap) 심볼들을 시작하고 마지막 SS/PBCH 블록 심볼 후에 사전결정된 갭 길이(Ngap) 심볼들을 시작됨

일부 예들에서, 유형-1 랜덤 액세스 절차 또는 유형-2 랜덤 액세스 절차와 연관된 임의의 PRACH 어케이전과 시간 및 주파수에서 중첩되지 않는 경우, PUSCH 어케이전은 유효하다는 것에 따라 검증 규칙이 적용될 수 있다. 추가적으로, UE에 TDD-UL-DL-ConfigurationCommon이 제공되는 경우, PUSCH 어케이전은 다음의 경우에 유효하다: (1) UL 심볼들 내에 있거나, 또는(2) PUSCH 슬롯에서 SS/PBCH 블록에 선행하지 않고 마지막 다운링크 심볼 후에 적어도 Ngap 심볼들을 시작하고, 마지막 SS/PBCH 블록 심볼 후에 적어도 Ngap 심볼들을 시작함.

이러한 검증 규칙들은 UE가 유연한 심볼들 및/또는 UL 슬롯 상에서 PO를 전송할 수 있게 한다. 일부 뉴 라디오(NR) 시분할 듀플렉스(TDD) 알고리즘은 동적 TDD를 지원한다. 더 구체적으로는 반-정적 업링크/다운링크(UL/DL) 구성에 의해 표시된 유연한 심볼들은 동적 슬롯 포맷 표시(SFI) 또는 다운링크 제어 정보(DCI)에 의한 DL 또는 UL로서 구성될 수 있다.

일부 예들에서, UE에 의해 송신된 MsgA는 MsgA PRACH로 지칭되는 PRACH 프리앰블, 및 일반적으로 MsgA PUSCH로 지칭되는 PUSCH 송신을 포함한다. MsgA PRACH 프리앰블들은 하나 이상의 PRACH 어케이전들(RO들)에서 송신될 수 있다. PUSCH 송신들은 다수의 심볼들 및 물리적 리소스 블록들(PRB들)에 걸칠 수 있는 PUSCH 어케이전들(PO들)로, 연속적인 PO들 사이에 옵션적인 가드 기간들 및 가드 대역들과 함께 조직화된다.

MsgA PUSCH에 대한 이러한 검증 규칙들은 동적 TDD가 표시되는 경우 적절하지 않다. MsgA PUSCH에 의해 사용되는 유연한 심볼들은 UE-특정 RRC 시그널링 또는 DCI에 의해 송신 방향을 변경할 수 있다. MsgA PUSCH 구성은 RRC_CONNECTED 상태, 및 RRC_IDLE/INACTIVE 상태에 있는 UE에 독립적으로 구성될 수 있다. RRC_CONNECTED UE의 경우, UE는 동적 TDD 시그널링으로 PO가 여전히 유효한지 여부를 결정하기 위해 추가 액션을 요구할 것이다. RRC_IDLE UE의 경우, MsgA PUSCH는 여전히 유연한 심볼들 상에서 송신되지만, 기지국(예컨대, eNB, gNB)은 이러한 심볼들에서 DL 신호를 송신할 것이고, 이는 UE들 사이의 간섭을 야기할 수 있고, MsgA PUSCH는 기지국에 의해 수신되지 않을 수 있다.

이들 및 다른 이슈들을 해결하기 위해, 통신 네트워크에서, 특히 동적 TDD가 UE에 대해 표시되는 상황들에서, 유용성을 찾을 수 있는 MsgA PUSCH를 검증하는 다양한 기술들이 본 명세서에 설명된다. 개괄하여, 제1 예시적인 기술에서, 동일한 PO 검증 규칙이 RRC_IDLE/INACTIVE 상태에 있는 UE 및 RRC_CONNECTED 상태에 있는 UE에 적용될 수 있다. RRC_IDLE/INACTIVE 상태에 있는 UE의 경우, PO가 반-정적 UL/DL 구성에 의해 DL 슬롯 상에 구성되지 않는 경우, UE는 구성된 PO들이 항상 유효하다고 가정할 수 있다. RRC_CONNECTED 상태에 있는 UE의 경우, MsgA PUSCH에 대한 유연한 심볼들의 송신 방향은 동적 시그널링에 의해 DL으로 뒤집힐 수 없다. 따라서, UE는 이것이 에러 케이스라고 가정할 것이다. UE는 MsgA PUSCH 심볼들과 중첩되는 슬롯 내의 DL 채널/신호를 수신하지 않고, MsgA PUSCH 송신에 대한 심볼들은 슬롯 포맷 표시(SFI) DCI에 의한 DL로서 설정될 수 없다.

제2 예시적인 기술에서, MsgA PUSCH는 UL 슬롯 상에서만 전송되도록 허용되고, 반-정적 UL/DL 구성에 의해, 예컨대, 파라미터 TDD-UL-DL-ConfigurationCommon에 의해 구성된 유연한 심볼들 상에서는 허용되지 않는다. PO가 유연한 심볼들 및/또는 DL 슬롯 상에서 송신되도록 구성되는 경우, 그것은 유효하지 않은 것으로 간주된다.

제3 예시적인 기술에서, PO 검증 규칙들은 RRC_IDLE/INACTIVE 상태에 있는 UE 및 RRC_CONNECTED 상태에 있는 UE에 대해 별도로 정의된다. RRC_IDLE/INACTIVE 상태에 있는 UE의 경우, PUSCH 어케이전(PO)은 UL 슬롯에만 구성되고, 그렇지 않으면 PO는 유효하지 않다. RRC_CONNECTED 상태에 있는 UE에 대해, PO는 유연한 심볼들 상에서 구성될 수 있는데, 유연한 심볼들이 DL 심볼들로서 표시되는 경우, 관련된 PO는 무효화된다.

이러한 기술들의 추가적인 상세사항들이 도 1 내지 도 10을 참조하여 아래 설명된 네트워크 아키텍처들, 디바이스들, 및 방법을 참조하여 설명될 것이다. 도 1은 본 명세서에 논의된 다양한 예들에 따른 3GPP NR(또는 5G) 네트워크(100A)에서의 컴포넌트들의 개략적 블록도 도시이며, 이는 통신 네트워크에서 MsgA PUSCH 검증을 구현하는 데 사용될 수 있다. 도 1은 또한 일반적으로 예시적인 네트워크 요소들 및 예시적인 표준화된 인터페이스들을 도시한다. 높은 레벨에서, 네트워크(100A)는 코어 네트워크(CN)(101)(진화된 패킷 시스템(EPC)으로도 지칭됨), 및 E-UTRAN(102)으로도 지칭되는 무선-인터페이스 액세스 네트워크(air-interface access network)를 포함한다. CN(101)은 네트워크에 연결된 다양한 사용자 장비(UE)의 전체 제어 및 베어러들의 구축을 담당한다. CN(101)은 홈 에이전트 및/또는 ANDSF 서버 또는 엔티티와 같은 기능적 엔티티들을 포함할 수 있지만, 명시적으로 도시되지 않는다. E UTRAN(102)은 모든 무선 관련 기능들을 담당한다.

CN(101)의 주요 예시적인 로직 노드들은 서빙 GPRS 지원 노드(103), 이동성 관리 엔티티(104), 홈 구독자 서버(HSS)(105), 서빙 게이트(SGW)(106), PDN 게이트웨이(107) 및 정책 및 과금 규칙 기능(PCRF) 관리자(108)를 포함하지만 이에 한정되지 않는다. CN(101)의 네트워크 요소들 각각의 기능은 공지되어 있어서 본 명세서에서 설명되지 않는다. CN(101)의 네트워크 요소들의 각각은 공지된 예시적인 표준화된 인터페이스들에 의해 상호연결되며, 이들 중 일부, 예컨대, 인터페이스들(S3, S4, S5 등)이 도 1에 나타나 있지만, 본 명세서에서 기술되지 않는다.

CN(101)은 많은 로직 노드들을 포함하지만, E-UTRAN 액세스 네트워크(102)는, 하나 이상의 사용자 장비(UE)(111)에 연결되는, 적어도 하나의 노드, 예컨대, 진화된 노드B(기지국(BS), e노드B(eNB) 또는 차세대 노드B(gNB))(110)에 의해 형성되며, 이들 중 하나만이 도 1에 도시되어 있다. UE(111)는 또한 본 명세서에서 무선 디바이스(WD) 및/또는 가입자국(subscriber station, SS)으로 지칭될 수 있고, M2M-유형 디바이스를 포함할 수 있다. 일 예에서, UE(111)는 LTE-Uu 인터페이스에 의해 eNB에 결합될 수 있다. 일 예시적인 구성에서, E UTRAN 액세스 네트워크(102)의 단일 셀은 하나 이상의 UE들에 대한 액세스를 제공하는 하나의 실질적으로 국소화된 지리적 송신 지점(다중 안테나 디바이스들을 가짐)을 제공한다. 다른 예시적인 구성에서, E UTRAN 액세스 네트워크(102)의 단일 셀은 다수의 지리적으로 실질적으로 고립된 송신 지점들(각각 하나 이상의 안테나 디바이스들을 가짐)을 제공하는데, 각각의 송신 지점은 동시에 하나 이상의 UE들에 대한 액세스를 제공하고, 시그널링 비트들은 모든 UE들이 동일한 공간적 시그널링 치수화를 공유하도록 하나의 셀에 대해 정의된다. 일반적인 사용자 트래픽의 경우 (브로드캐스트와 대조적으로), E-UTRAN에 중앙집권적 제어기가 없어서; E-UTRAN 아키텍처는 편평하다고 한다. eNB들은 일반적으로 "X2"로 알려진 인터페이스에 의해 서로 상호연결되고 S1 인터페이스에 의해 EPC에 연결된다. 더 구체적으로는, eNB는 S1 MME 인터페이스에 의해 MME(104)에 연결되고 S1 U 인터페이스에 의해 SGW(106)에 연결된다. eNB와 UE 사이에서 실행되는 프로토콜은 일반적으로 "AS 프로토콜"이라고 지칭된다. 다양한 인터페이스들의 상세사항은 공지되어 있어서 본 명세서에서 설명되지 않는다.

eNB(110)는, 사용자-평면 헤더-압축 및 암호화의 기능을 포함하는, 물리(PHY), 매체 액세스 제어(MAC), 무선 링크 제어(RLC), 및 패킷 데이터 제어 프로토콜(PDCP) 계층들을 호스팅한다. eNB(110)는 또한 제어 평면에 대응하는 무선 리소스 제어(RRC) 기능을 제공하고, 무선 리소스 관리, 승인 제어, 스케줄링, 협상 업 링크(UL) QoS의 강화, 셀 정보 브로드캐스트, 사용자 및 제어 평면 데이터의 암호화/암호해독, 및 DL/UL 사용자 평면 패킷 헤더들의 압축/압축해제를 포하하는 많은 기능들을 수행한다.

eNB(110) 내의 RRC 계층은 무선 베어러들에 관련된 모든 기능들, 예컨대, 무선 베어러 제어, 무선 승인 제어, 무선 이동성 제어, 업링크 및 다운링크 둘 모두에서의 리소스들의 UE들로의 스케줄링 및 동적 할당, 무선 인터페이스의 효율적인 사용을 위한 헤더 압축, 무선 인터페이스를 통해 송신된 모든 데이터의 보안, 및 EPC에 대한 연결성을 커버한다. RRC 계층은 UE(111)에 의해 송신된 이웃 셀 측정들에 기초하여 핸드오버 결정을 내리고, 공중을 통해 UE들(111)에 대한 페이지들을 생성하고, 시스템 정보를 브로드캐스팅하고, UE 측정 리포팅, 예컨대, 주기적인 채널 품질 정보(CQI) 리포트들을 제어하고, 셀-레벨 임시 식별자들을 활성 UE들(111)에 할당한다.

RRC 계층은 또한 핸드오버 동안 소스 eNB에서 타겟 eNB로 UE 콘텍스트의 전송을 실행하고, RRC 메시지들에 대한 무결성 보호를 제공한다. 추가적으로, RRC 계층은 무선 베어러들의 설정 및 유지를 담당한다.

일부 예들에서, 네트워크(100A)와 같은 네트워크를 통한 통신은 디지털화되어 개별 프레임들에 할당될 수 있으며, 이들은 각각 서브프레임들을 포함할 수 있다. 프레임의 각각의 서브프레임은 결국, 다수의 슬롯들을 포함할 수 있다. 일부 예들에서 eNB는 다양한 주파수 대역들을 통한 업링크 및 다운링크 송신을 스케줄링할 수 있다. 하나의 주파수 대역에서 사용되는 서브프레임들에서의 리소스의 할당은 다른 주파수 대역에서의 것들과는 상이할 수 있다. 서브프레임의 각각의 슬롯은 사용되는 시스템에 따라, 사전결정된 수의 심볼들을 포함할 수 있다. 일부 실시예들에서, 서브프레임은 12개 또는 24개의 서브캐리어를 포함할 수 있다.

리소스 그리드는 eNB와 UE 사이의 다운링크 및 업링크 송신에 사용될 수 있다. 리소스 그리드는 시간-주파수 그리드일 수 있고, 이는 각각의 슬롯 내의 물리적 리소스이다. 리소스 그리드에서의 최소 시간-주파수 단위는 리소스 요소(RE)로 나타낼 수 있다.

자원 그리드의 각각의 컬럼(column) 및 각각의 로우(row)는 하나의 OFDM 심볼 및 하나의 OFDM 서브캐리어에 각각 대응할 수 있다. 리소스 그리드는 물리적 채널을 리소스 요소 및 물리적 RB(PRB)에 맵핑하는 것을 기술하는 리소스 블록(RB)을 포함할 수 있다. 일부 네트워킹 프로토콜들에서 PRB는 UE에 할당될 수 있는 리소스들의 최소 단위일 수 있다. 일부 예들에서 리소스 블록의 폭은 주파수 상으로 180 ㎑이고 길이는 시간 상으로 1 슬롯일 수 있다. 주파수에서, 리소스 블록들의 폭은 12x15 ㎑ 서브캐리어 또는 12x30 ㎑ 서브캐리어일 수 있다. 대부분의 채널들 및 신호들에서, 시스템 대역폭에 따라, 리소스 블록당 12개의 서브캐리어가 사용될 수 있다. 일부 예들에서 시간 도메인에서의 리소스 그리드의 듀레이션은 1개의 서브프레임 또는 2개의 리소스 블록에 대응한다. 예를 들어, 각각의 리소스 그리드는 정상 사이클 프리픽스(CP) 경우에 대해 12(서브캐리어)*14(심볼)=168 리소스 요소들을 포함할 수 있다. 여러 상이한 물리적 채널들이 이러한 리소스 블록들을 이용하여 전달될 수 있다. 5G 네트워크에서, 다른 것들 중에서, 리소스 블록, 리소스 요소, 및 심볼의 크기들은 달라질 수 있다.

물리적 다운링크 제어 채널(PDCCH) 및 물리적 다운링크 공유 채널(PDSCH)을 포함하는, 이러한 리소스 블록들을 이용하여 전달되는 여러 상이한 물리적 다운링크 채널들이 있을 수 있다. 각각의 서브프레임은 PDCCH, 및 PDSCH를 포함할 수 있다. PDCCH는 일반적으로 각각의 서브프레임의 최대 3개의 제1 심볼들(1.4 ㎒의 좁은 대역폭의 경우에 4개)을 점유하고, 다른 것들 중에서, PDSCH 채널에 관련된 전송 포맷 및 리소스 할당에 관한 정보 및 물리적 업링크 공유 채널(PUSCH) 송신을 위한 업링크 스케줄링 허가들을 전달할 수 있다.

PDSCH는 사용자 데이터 및 더 높은 계층 시그널링을 특정 UE에 전달하고 다운링크 서브프레임의 나머지를 점유하여 다운링크 제어 채널들(PDCCH)이 송신되는 리소스들을 회피할 수 있다. 통상적으로, 다운링크 스케줄링(제어 및 공유 채널 리소스 블록들을 셀 내의 UE들에 할당)은 UE들에 의해 제공되는 채널 품질 정보에 기초하여 eNB에서 수행될 수 있고, 이어서 다운링크 리소스 할당 정보는 UE의 PDSCH 수신에 사용(할당)되는 PDCCH 상에서 스케줄링된 UE로 송신될 수 있다.

PDCCH는 리소스 그리드로부터 동일한 서브프레임 내의 PDSCH 상에서 송신되는, UE에게 데이터를 어디에서 찾는지 그리고 어떻게 디코딩하는지 알려주는 다운링크 제어 정보(DCI)를, 다수의 포맷들 중 하나로 포함할 수 있다. DCI는 리소스 블록들의 수, 리소스 할당 유형, 변조 방식, 전송 블록, 중복 버전, 코딩 레이트 등과 같은 상세사항들을 제공할 수 있다. 각각의 DCI 포맷은 순환 중복 코드(CRC)를 가질 수 있고, PDSCH가 의도되는 타겟 UE를 식별하는 무선 네트워크 임시 식별자(Radio Network Temporary Identifier, RNTI)와 스크램블될 수 있다. UE-특정적일 수 있는 RNTI의 사용은, DCI 정보(및 그로 인해 대응하는 PDSCH)의 디코딩을 의도된 UE에만 제한할 수 있다.

PDCCH는, 집합 레벨뿐만 아니라, PDCCH가 UE-특정인지 아니면 공통인지에 따라, 다수의 주파수/시간적 영역들 중 임의의 것에 위치될 수 있다. PDCCH에 대한 가능한 후보 위치들의 세트는 검색 공간의 관점에서 정의된다. 검색 공간은 다수의 집합 레벨

과 함께 제어 채널 요소(Control Channel Element, CCE) 후보들의 세트에 의해 정의되며, UE는 그것의 PDCCH들을 찾기위해 모니터할 수 있다. 공통 검색 공간은 모든 UE들에 대해 공통인 DCI들; 예를 들어, 시스템 정보(SI-RNTI을 이용), 페이징(P-RNTI), PRACH 응답(RA-RNTI), 또는 UL TPC 커맨드들(TPC- PUCCH/PUSCH-RNTI)을 전달할 수 있다.

UE-특정 검색 공간은 UE에 할당된 셀 무선-네트워크 임시 식별자(C-RNTI), 반-지속적 스케줄링(SPS C-RNTI), 또는 초기 할당(임시 C-RNTI)을 이용하여 UE-특정 할당을 위한 DCI들을 전달할 수 있다. SPS(업링크 또는 다운링크)를 구성할 때, SPS C-RNTI는 eNB에 의해 제공되고, UE는 더 높은 계층들에 의해 SPS C-RNTI에 의해 스크램블링된 CRC를 이용하여 PDCCH를 디코딩하도록 구성된다. UE는 SPS C-RNTI에 의해 스크램블된 CRC를 갖는 PDCCH를 모든 서브프레임에서 모니터링할 수 있는데, 그 이유는 eNB가 SPS C-RNTI에 의해 스크램블된 CRC를 갖는 DCI 포맷을 이용하여 임의의 시간에 SPS를 활성화/재활성화/해제할 수 있기 때문이다. SPS C-RNTI에 의해 스크램블된 CRC를 갖는 수신된 DCI 포맷은 재송신 또는 SPS의 활성화/재활성화/해제에 대한 허가/할당일 수 있다.

PDCCH에 더하여, 향상된 PDCCH(EPDCCH)가 eNB 및 UE에 의해 사용될 수 있다. 따라서 PDSCH는 리소스 블록들(RB들) 중 일부에 데이터를 포함할 수 있고 이어서 EPDCCH는 UE에 의해 지원되는 대역폭의 RB들 중 다른 것들에 다운링크 제어 신호들를 포함한다. 상이한 UE들은 상이한 EPDCCH 구성들을 가질 수 있다. EPDCCH에 대응하는 RB들의 세트들은, 예를 들어, EPDCCH 모니터링을 위한 무선 리소스 제어(RRC) 시그널링과 같은 더 높은 계층 시그널링에 의해 구성될 수 있다.

물리적 업링크 제어 채널(PUCCH)은 UE에 의해 업링크 제어 정보(UCI)를 eNB로 송신하는 데 사용될 수 있다. PUCCH는, 인접한 슬롯들 사이의 경계에서 잠재적으로 홉핑하면서, 직교 커버 코드 및 시간적으로 연속하는 2개의 리소스 블록(RB)에 의해 정의되는 UL 제어 채널 리소스로 맵핑될 수 있다. PUCCH는 여러 상이한 포맷들을 취할 수 있고, UCI는 그 포맷에 따라 달라지는 정보를 포함한다. 구체적으로, PUCCH는 스케줄링 요청(scheduling request, SR), 확인응답 응답들/재송신 요청들(ACK/NACK) 또는 채널 품질 표시(CQI)/채널 상태 정보(CSI)를 포함할 수 있다. CQI/CSI는 eNB에게 현재 다운링크 채널 상태들의 추정치를 UE에 의해 보이는 바와 같이 나타내어 채널-의존적 스케줄링을 보조할 수 있고, 하나의 MIMO 송신 모드가 UE에 대해 구성되는 경우, MIMO-관련 피드백(예컨대 Precoder matrix indication, PMI)을 포함할 수 있다.

도 1b는 본 명세서에 논의된 다양한 예들에 따른 3GPP NR 네트워크(예컨대, 5G 네트워크)에서의 컴포넌트들의 개략적 블록도 도시이며, 이는 통신 네트워크에서 MsgA PUSCH 검증을 구현하는 데 사용될 수 있다. 도 1b를 참조하면, 일부 예들에서 네트워크(100B)는 하나 이상의 액세스 및 이동성 관리 기능/사용자 평면 기능(AMF/UMF) 디바이스들(150A, 150B), 하나 이상의 gNB들(160A, 160B), 및 하나 이상의 ng-eNB들(160C, 160D)을 포함한다. AMF/UFP 디바이스들은 NG 인터페이스들을 통해 gNB들(160A, 160B) 및 gn-eNB들(160C, 160D)에 통신가능하게 결합된다. gNB들(160A, 160B) 및 gn- eNB들(160C, 160D)은 인터페이스들을 통해 통신가능하게 서로 결합된다.

도 2는 본 명세서에 논의된 다양한 예들에 따른 통신 네트워크에서 MsgA PUSCH 검증을 구현하기 위한 방법에서의 동작들을 도시하는 흐름도이다. 도 2에 도시된 동작들은 전술한 제1 솔루션에 대응할 수 있다. 일부 예들에서 도 2에 도시된 동작들은 도 1에 도시된 UE(111)와 같은 UE 상의 프로세싱 리소스에 의해 구현될 수 있다.

도 2를 참조하면, 동작(210)에서 UE는 먼저 PUSCH 어케이전(PO)에 대한 반-정적 UL/DL 구성 확인을 수행한다. 일부 예들에서 유효한 PO는 반-정적 UL/DL 구성, 예컨대, 파라미터 TDD-UL-DL-ConfigurationCommon에 의해 표시된 바와 같이, UL 슬롯 및/또는 유연한 심볼들 상에서만 구성된다. 따라서, 동작(215)에서 PO가 다운링크 슬롯 상에서 구성되어 있는지 여부를 결정한다. 만약, 동작(215)에서, PO가 다운링크 슬롯 상에서 구성되어 있는 경우, 제어는 동작(220)으로 넘어가고 PO는 유효하지 않은 것으로 결정된다. 대조적으로, 만약 동작(215)에서 PO가 다운링크 슬롯 상에서 구성되어 있지 않은 경우, 제어는 동작(225)으로 넘어간다.

PO가 유효하지 않은 경우, UE는 PO에 대한 동적 TDD 확인을 수행한다. 동작(225)에서 UE가 RRC_CONNECTED 상태에 있는지 여부가 결정된다. 만약, 동작(225)에서, UE가 RRC_CONNECTED 상태에 있지 않고, UE가 RRC_IDLE 상태에 있는 것을 암시하는 경우, 제어는 동작(230)으로 넘어가고 PO는 유효하다고 간주된다. 대조적으로, 만약 동작(225)에서 UE가 RRC_CONNECTED 상태에 있는 경우, 제어는 동작(235)으로 넘어간다.

동작(235)에서 PO가 무선 프레임 슬롯 구조에서 유연한 심볼에 할당되었는지 여부가 결정된다. 만약, 동작(235)에서, PO가 유연한 심볼에 할당되지 않은 경우(예컨대, UL 심볼에 할당됨) 제어는 동작(230)으로 넘어가고 PO는 유효한 것으로 간주된다. 대조적으로, 동작(235)에서 PO는 유연한 심볼에 할당된 경우, 제어는 동작(240)으로 넘어간다.

동작(240)에서 PO가 할당된 유연한 심볼이 무선 프레임 슬롯 구조에서 DL 심볼로서 표시되는지 여부가 결정된다. 만약, 동작(240)에서, 유연한 심볼이 DL 심볼로서 표시되지 않는 경우(예컨대, UL 심볼) 제어는 동작(230)으로 넘어가고 PO는 유효한 것으로 간주된다. 대조적으로, 동작(240)에서 유연한 심볼이 DL 심볼로서 표시되는 경우, 제어는 동작(520)으로 넘어가고 PO는 에러 케이스로 간주된다.

도 3 및 도 4는 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램이다. 먼저 도 3을 참조하면, 일부 예들에서 프레임은 하나 이상의 다운링크 슬롯들(310), 하나 이상의 유연한 슬롯들(315), 및 하나 이상의 업링크 슬롯들(320)로 구성될 수 있다. 일 예에서, 하나 이상의 PO들(325A, 325B, 325C)은, 예컨대, 반-정적 UL/DL 구성에 의해, 유연한 심볼(315) 및/또는 UL 슬롯(320) 상에서 구성될 수 있다. PO에 대한 동적 TDD 확인 후에, UE 거동은 다음과 같이 정의된다: 유효한 PO에 대응하는 슬롯의 심볼들 및 유효한 PO 전의 심볼들의 세트에 대해, 리소스 그리드는, 수신이 심볼들의 세트로부터의 임의의 심볼과 중첩되는 경우, UE가 슬롯 내의 PDCCH, PDSCH, 또는 CSI-RS를 수신하지 않도록 구성될 수 있다.

도 4를 참조하면, 리소스 그리드는 UE가 슬롯의 심볼들의 세트가 TDD-UL-DL- ConfigurationCommon 또는 TDD-UL-DL-ConfigurationDedicated에 의해 다운링크로서 표시될 것으로 예상하지 않도록 구성될 수 있다.

유효한 PUSCH 어케이전에 대응하는 슬롯의 심볼들 및 유효한 PUSCH 어케이전 이전의 Ngap 심볼들의 세트에 대해, UE는 슬롯의 심볼들의 세트를 다운링크로서 나타내는 SFI-인덱스 필드 값으로 DCI 포맷 2_0을 검출하는 것을 예상하지 않는다.

도 5는 본 명세서에 논의된 다양한 예들에 따른 통신 시스템의 MsgA PUSCH 검증을 위한 방법에서의 동작들을 도시하는 흐름도이다. 일부 구현예들에서, 도 5에 도시된 동작들은 전술한 제2 솔루션에 대응할 수 있다. 일부 예들에서 도 5에 도시된 동작들은 도 1에 도시된 UE(111)와 같은 UE 상의 프로세싱 리소스에 의해 구현될 수 있다.

도 5를 참조하면, 동작(510)에서 UE는 먼저 PUSCH 어케이전(PO)에 대한 반-정적 UL/DL 구성 확인을 수행한다. 일부 예들에서 유효한 PO는 반-정적 UL/DL 구성, 예컨대, 파라미터 TDD-UL-DL-ConfigurationCommon에 의해 표시된 바와 같이, UL 슬롯 상에서만 구성된다. 따라서, 동작(515)에서 PO가 다운링크 슬롯 상에서 구성되어 있는지 여부를 결정한다. 만약, 동작(515)에서, PO가 다운링크 슬롯 상에서 구성되어 있는 경우, 제어는 동작(520)으로 넘어가고 PO는 유효하지 않은 것으로 결정된다. 대조적으로, 만약 동작(515)에서 PO가 다운링크 슬롯 상에서 구성되어 있지 않은 경우, 제어는 동작(525)으로 넘어간다.

동작(525)에서 PO가 무선 프레임 슬롯 구조에서 유연한 심볼에 할당되었는지 여부가 결정된다. 만약, 동작(525)에서, PO가 유연한 심볼에 할당되지 않은 경우(예컨대, UL 심볼에 할당됨) 제어는 동작(530)으로 넘어가고 PO는 유효한 것으로 간주되고, 검증은 종료된다. 대조적으로, 동작(525)에서 PO는 유연한 심볼에 할당된 경우, 제어는 동작(520)으로 넘어가고 PO는 유효하지 않은 것으로 간주된다.

도 6은 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램이다. 도 6을 참조하면, PO 리소스(325C)는 반-정적 UL/DL 구성에 의해 UL 슬롯(320) 상에서만 구성된다. 유연한 심볼들(315) 상에서 구성되는 PO들(325A, 325B)은 유효하지 않은 PO들로 간주된다. 도 6을 참조하면, 일부 예들에서 UE는 PO에 대하여 반-정적 UL/DL 구성 확인만을 수행한다. 유연한 심볼들은 다른 사용자 사용을 위한 gNB 스케줄링에 따라 UL 또는 DL로서 표시할 수 있다.

도 7은 본 명세서에 논의된 다양한 예들에 따른 통신 시스템의 MsgA PUSCH 검증을 위한 방법에서의 동작들을 도시하는 흐름도이다. 일부 구현예들에서, 도 7에 도시된 동작들은 전술한 제3 솔루션에 대응할 수 있다. 일부 예들에서 도 7에 도시된 동작들은 도 1에 도시된 UE(111)와 같은 UE 상의 프로세싱 리소스에 의해 구현될 수 있다.

도 7를 참조하면, 동작(710)에서 UE는 먼저 PUSCH 어케이전(PO)에 대한 반-정적 UL/DL 구성 확인을 수행한다. 일부 예들에서, RRC_IDLE/INACTIVE 상태에 있는 UE를 위한 PUSCH 리소스는 반-정적 UL/DL 구성에 의해 UL 슬롯 상에서만 구성된다. 따라서, 유연한 심볼들 및/또는 DL 슬롯 상에 구성된 PO 리소스는 유효하지 않다.

동작(715)에서 UE가 RRC_CONNECTED 상태에 있는지 여부가 결정된다. 만약 동작(715)에서 UE가 RRC_CONNECTED 상태에 있는 경우, 제어는 동작(720)으로 넘어간다. 대조적으로, 만약 동작(715)에서 UE가 RRC_CONNECTED 상태에 있지 않은 경우, 제어는 동작(750)으로 넘어간다.

동작(720)에서 PO가 다운링크 슬롯 상에서 구성되어 있는지 여부를 결정한다. 만약, 동작(720)에서, PO가 다운링크 슬롯 상에서 구성되어 있는 경우, 제어는 동작(740)으로 넘어가고 PO는 유효하지 않은 것으로 결정된다. 대조적으로, 만약 동작(720)에서 PO가 다운링크 슬롯 상에서 구성되어 있지 않은 경우, 제어는 동작(725)으로 넘어간다.

동작(725)에서 PO가 무선 프레임 슬롯 구조에서 유연한 심볼에 할당되었는지 여부가 결정된다. 만약, 동작(725)에서, PO가 유연한 심볼에 할당되지 않은 경우(예컨대, UL 심볼에 할당됨) 제어는 동작(730)으로 넘어가고 PO는 유효한 것으로 간주된다. 대조적으로, 동작(725)에서 PO는 유연한 심볼에 할당된 경우, 제어는 동작(735)으로 넘어간다.

동작(735)에서 PO가 할당된 유연한 심볼이 무선 프레임 슬롯 구조에서 DL 심볼로서 표시되는지 여부가 결정된다. 만약, 동작(735)에서, 유연한 심볼이 DL 심볼로서 표시되지 않는 경우(예컨대, UL 심볼) 제어는 동작(730)으로 넘어가고 PO는 유효한 것으로 간주된다. 대조적으로, 동작(735)에서 유연한 심볼이 DL 심볼로서 표시되고, 제어는 동작(740)으로 넘어가고 PO는 유효하지 않은 것로 간주된다.

동작(715)을 다시 참조하면, 만약 동작(715)에서 UE가 RRC_CONNECTED 상태에 있지 않은 경우, 제어는 동작(750)으로 넘어간다. 동작(750)에서 PO가 다운링크 슬롯 상에서 구성되어 있는지 여부를 결정한다. 만약, 동작(750)에서, PO가 다운링크 슬롯 상에서 구성되어 있는 경우, 제어는 동작(760)으로 넘어가고 PO는 유효하지 않은 것으로 결정된다. 대조적으로, 만약 동작(750)에서 PO가 다운링크 슬롯 상에서 구성되어 있지 않은 경우, 제어는 동작(755)으로 넘어간다.

동작(755)에서 PO가 무선 프레임 슬롯 구조에서 유연한 심볼에 할당되었는지 여부가 결정된다. 만약, 동작(755)에서, PO가 유연한 심볼에 할당되지 않은 경우(예컨대, UL 심볼에 할당됨) 제어는 동작(760)으로 넘어가고 PO는 유효한 것으로 간주된다. 대조적으로, 동작(755)에서 PO는 유연한 심볼에 할당된 경우, 제어는 동작(765)으로 넘어가고 PO는 유효한 것으로 간주되고 검증은 완료된다.

도 8a, 도 8b 및 도 8c는 본 명세서에 논의된 다양한 예들에 따른 MsgA PUSCH 구성을 도시하는 다이어그램들이다. 먼저 도 8a을 참조하면, MsgA PUSCH 리소스가 RRC_CONNECTED UE에 대해 구성되는 경우, PO들(325A, 325B)은 유효한데, 그 이유는 PO들이 유연한 슬롯(315) 상의 유연한 UL 심볼(317) 상에서 구성되기 때문이고, PO(325C)는 유효한데, 그 이유는 반-정적 UL/DL 구성 시그널링에 의해 UL 슬롯(320) 상에서 구성되기 때문이다. 따라서, PO들(325A, 325B, 325C)은 모두 유효하다. 도 8b를 참조하면, 유연한 슬롯들(315) 중 하나가 유연한 DL 슬롯(318)으로서 구성되는 경우, 유효한 PO(325A)는 동적 시그널링 표시로 유효하지 않게 될 수 있다. 더 구체적으로는, 유연한 심볼들(315)은 gNB 스케줄링에 따라 UL 또는 DL로서 표시될 수 있고, UE는 동적 TDD 시그널링에 따라 다시 PO를 검증할 것이다. 유연한 심볼이 유연한 DL(318)로서 표시되는 경우, 대응하는 PO는 유효하지 않게 된다.

도 8c를 참조하면, 일부 예들에서 RRC_IDLE/INACTIVE UE에 있는 UE에 대한 PUSCH 리소스의 경우, 반-정적 UL/DL 구성에 의해 UL 슬롯(320) 상에서만 구성된다. 따라서, PO들(325A, 325B, 315C)은 도 8c에 도시된 바와 같이 유효하다. 대조적으로, DL 슬롯(310) 또는 유연한 슬롯(315) 상에서 구성된 PO는 유효하지 않을 것이다.

도 9는 실시예들에 따른 정보-처리 시스템(900)의 예시적인 기능 블록도를 도시한다. 도 9의 정보 처리 시스템(900)은 예시적인 디바이스들, 예시적인 네트워크 요소들 및/또는 네트워크의 기능적 엔티티들 중 하나 이상의 임의의 것을 본 명세서에 도시되고 기재된 바와 같이 유형적으로 구현할 수 있다. 일 예에서, 정보-처리 시스템(900)은 eNB(110), 및/또는 UE(111)를 나타낼 수 있는데, 특정 디바이스 또는 네트워크 요소의 하드웨어 사양들에 따라 더 많거나 또는 더 적은 컴포넌트들을 가질 수 있다. 다른 예에서, 정보-처리 시스템은 M2M-유형 디바이스 능력을 제공할 수 있다. 정보-처리 시스템(900)은 여러 유형들의 컴퓨팅 플랫폼들 중 일 예를 나타내지만, 정보-처리 시스템(900)은 도 11에 도시된 것보다 더 많거나 또는 더 적은 구성요소들 및/또는 도 11에 도시된 것과는 상이한 배열들을 포함할 수 있고, 청구된 본 발명의 범주는 이러한 측면들에서 제한되지 않는다.

하나 이상의 예들에서, 정보-처리 시스템(900)은 애플리케이션 회로부(910) 및 기저대역 프로세서(912)를 포함할 수 있다. 애플리케이션 회로부(910)는 애플리케이션들 및 정보 처리 시스템(900)을 위한 다양한 서브시스템들들을 실행시키고, 본 명세서에 개시된 본 발명에 따라 다른 무선 디바이스들에서 겪게 되는 간섭을 감소시키는 업링크-송신-전력 제어 기술을 제공할 수 있는 범용 프로세서로서 활용될 수 있다. 애플리케이션 회로부(910)는 단일 코어를 포함할 수 있거나 또는 다중 프로세싱 코어들을 대안적으로 포함할 수 있는데, 코어들 중 하나 이상은 디지털 신호 프로세서 또는 디지털 신호 프로세싱 코어를 포함할 수 있다. 또한, 애플리케이션 회로부(910)는 동일 칩 상에 배치된 그래픽 프로세서 또는 코프로세서를 포함할 수 있거나, 또는 대안적으로 애플리케이션 회로부(910)에 결합된 그래픽 프로세서는 별개의, 개별 그래픽 칩을 포함할 수 있다. 애플리케이션 회로부(910)는 캐시 메모리와 같은 온-보드 메모리를 포함할 수 있고, 본 명세서에 개시된 본 발명에 따라 다른 무선 디바이스들에서 겪는 간섭을 감소시키는 업링크-송신-전력 제어 기술을 제공할 수 있는 것과 같은, 애플리케이션들을 저장 및/또는 실행시키기 위한 동기화 동적 랜덤 액세스 메모리(SDRAM)(914)와 같은 외부 메모리 디바이스들에 추가로 결합될 수 있다. 동작 동안, 그리고 정보 처리 시스템(900)의 전원이 꺼져있을 때에도 NAND 플래시(916)는 애플리케이션들 및/또는 데이터를 저장한다.

일 예에서, 후보 노드들의 목록이 SDRAM(914) 및/또는 NAND 플래시(916)에 저장될 수 있다. 또한, 애플리케이션 회로부(910)는 SDRAM(914) 및/또는 NAND 플래시(916)에 저장된 컴퓨터-판독가능 명령어들을 실행하여 본 명세서에 개시된 본 발명에 따라 다른 무선 디바이스들에서 겪는 간섭을 감소시키는 업링크-송신-전력 제어 기술을 구현할 수 있다.

일 예에서, 기저대역 프로세서(912)는 정보-처리 시스템(900)을 위한 광대역 무선 기능들을 제어할 수 있다. 기저대역 프로세서(912)는 이러한 광대역 무선 기능들을 제어하기 위한 코드를 NOR 플래시(918)에 저장할 수 있다. 기저대역 프로세서(912)는 무선 광역 네트워크(WWAN) 송수신기(920)를 제어하는데, 이는, 예를 들어, 도 1에 관련하여 본 명세서에 논의되는 바와 같이 3GPP NR 네트워크 등을 통해 통신하기 위한 광대역 네트워크 신호들을 변조 및/또는 복조하는 데 사용된다. WWAN 송수신기(920)는 WWAN 광대역 네트워크를 통해 무선-주파수 신호들을 송신 및 수신하기 위한 하나 이상의 안테나들(924)에 각각 결합되는 하나 이상의 전력 증폭기들(922)에 결합된다. 기저대역 프로세서(912)는 또한 하나 이상의 적합한 안테나들(928)에 결합된 무선 로컬 영역 네트워크(WLAN) 송수신기(926)를 제어할 수 있고, 블루투스-기반 표준, IEEE 802.11-기반 표준, IEEE 802.16-기반 표준, IEEE 802.18-기반 무선 네트워크 표준, 3GPP-기반 프로토콜 무선 네트워크, 세대 파트너쉽 프로젝트 롱 텀 이볼루션(Third Generation Partnership Project Long Term Evolution, 3GPP NR) 기반 무선 네트워크 표준, 3GPP2 공중 인터페이스 이볼루션(3GPP2 AIE) 기반 무선 네트워크 표준, 3GPP-NR-어드밴스-기반 무선 네트워크, UMTS-기반 프로토콜 무선 네트워크, CDMA2000-기반 프로토콜 무선 네트워크, GSM-기반 프로토콜 무선 네트워크, 셀룰러-디지털-패킷-데이터-기반(CDPD-기반) 프로토콜 무선 네트워크, 모비텍스-기반 프로토콜 무선 네트워크, 근거리-통신-기반(NFC-기반) 링크, WiGig-기반 네트워크, 지그비(ZigBee)-기반 네트워크 등을 통해 통신가능할 수 있다. 유의할 점은 이들은 단지 애플리케이션 회로부(910) 및 기저대역 프로세서(912)에 대한 예시적인 구현예들일 뿐이며, 청구된 본 발명의 범주는 이러한 측면들에서 제한되지 않는다는 것이다. 예를 들어, SDRAM(914), NAND 플래시(916) 및/또는 NOR 플래시(918) 중 어느 하나 또는 그 이상은 자기-기반 메모리 칼코겐 화합물-기반 메모리, 위상-변화-기반 메모리, 광학-기반 메모리, 또는 오보닉-기반 메모리와 같은 다른 유형들의 메모리 기술을 포함할 수 있고, 청구된 본 발명의 범주는 이러한 측면에서 제한되지 않는다.

하나 이상의 실시예들에서, 애플리케이션 회로부(910)는 다양한 정보 또는 데이터를 디스플레이하기 위해 디스플레이(930)를 구동할 수 있고, 터치 스크린(932)을 통해 사용자로부터, 예를 들어, 손가락 또는 스타일러스를 통해 터치 입력을 추가로 수신할 수 있다. 일 예시적인 실시예에서, 스크린(932)은 정보-처리 시스템(900)에 정보를 입력하기 위해 손가락 및/또는 스타일러스를 통해 선택가능한 메뉴 및/또는 옵션들을 사용자에게 디스플레이한다.

주변광 센서(934)는 정보-처리 시스템(900)이 동작하는 주변광의 양을 검출하여, 예를 들어, 주변광 센서(934)에 의해 검출된 주변광의 세기의 함수로서, 디스플레이(930)의 밝기 또는 콘트라스트 값을 제어하는 데 활용될 수 있다. 하나 이상의 카메라들(936)은 애플리케이션 회로부(910)에 의해 프로세싱되고/되거나 NAND 플래시(916)에 적어도 일시적으로 저장되는 이미지들을 캡처하는 데 활용될 수 있다. 또한, 애플리케이션 회로부는 정보-처리 시스템(900)의 위치, 이동, 및/또는 배향을 포함하는 다양한 환경 속성들을 검출하기 위해, 자이로스코프(938), 가속도계(940), 자력계(942), 오디오 코더/디코더(코덱)(944), 및/또는 적절한 GPS 안테나(948)에 결합된 글로벌 포지셔닝 시스템(GPS) 제어기(946)에 결합될 수 있다. 대안적으로, 제어기(946)는 글로벌 내비게이션 위성 시스템(GNSS) 제어기를 포함할 수 있다. 오디오 코덱(944)은 하나 이상의 오디오 포트들(950)에 결합되어, 내부 디바이스들을 통해/통하거나, 오디오 포트들(950)을 통해 정보-처리 시스템에 결합되는 외부 디바이스들을 통해, 예를 들어, 헤드폰 및 마이크로폰 잭을 통해 마이크로폰 입력 및 스피커 출력들을 제공할 수 있다. 또한, 애플리케이션 회로부(910)는 범용 직렬 버스(USB) 포트, 고화질 멀티미디어 인터페이스(HDMI) 포트, 시리얼 포트 등과 같은 하나 이상의 I/O 포트들(954)에 결합되는 하나 이상의 입력/출력(I/O) 송수신기들(952)에 결합될 수 있다. 또한, I/O 송수신기들(952) 중 하나 이상은 SD(secure digital) 카드 또는 SIM(subscriber identity module) 카드와 같은 옵션적인 제거가능 메모리를 위한 하나 이상의 메모리 슬롯들(956)에 결합될 수 있지만, 청구된 본 발명의 범주는 이러한 측면들에서 제한되지 않는다.

본 명세서에 사용되는 바와 같이, 용어 "회로부"는, 하나 이상의 소프트웨어 또는 펌웨어 프로그램들, 조합 로직 회로, 및/또는 기술된 기능성을 제공하는 다른 적합한 하드웨어 컴포넌트들을 실행하는, 주문형 집적 회로(ASIC), 전자 회로, 프로세서(공유, 전용, 또는 그룹), 및/또는 메모리(공유, 전용, 또는 그룹)를 지칭하거나, 이들의 일부이거나, 이들을 포함할 수 있다. 일부 실시예들에서, 회로부는 하나 이상의 소프트웨어 또는 펌웨어 모듈들에서 구현될 수 있거나, 회로부와 연관된 기능들이 그에 의해 구현될 수 있다. 일부 실시예들에서, 회로부는 하드웨어에서 적어도 부분적으로 동작가능한 로직을 포함할 수 있다.

본 명세서에 기술된 실시예들은 임의의 적합하게 구성된 하드웨어 및/또는 소프트웨어를 사용하여 시스템 내로 구현될 수 있다. 도 10은, 일 실시예에 대한, 사용자 장비(UE) 디바이스(1000)의 예시적인 컴포넌트들을 도시한다. 일부 실시예들에서, UE 디바이스(1000)는 적어도 도시된 바와 같이 함께 결합되는 애플리케이션 회로부(1002), 기저대역 회로부(1004), 무선 주파수(RF) 회로부(1006), 프론트 엔드 모듈(FEM) 회로부(1008), 및 하나 이상의 안테나들(1010)을 포함할 수 있다.

애플리케이션 회로부(1002)는 애플리케이션 회로부를 포함할 수 있다. 예를 들어, 애플리케이션 회로부(1002)는 하나 이상의 단일-코어 또는 멀티-코어 프로세서들과 같은, 그러나 이들로 제한되지 않는 회로부를 포함할 수 있다. 프로세서(들)는 범용 프로세서들 및 전용 프로세서들(예를 들어, 그래픽 프로세서들, 애플리케이션 프로세서들 등)의 임의의 조합을 포함할 수 있다. 프로세서들은 메모리/저장소와 결합되고/되거나 이를 포함할 수 있고, 메모리/저장소에 저장된 명령어들을 실행시켜서 다양한 애플리케이션들 및/또는 운영 체제들이 시스템 상에서 실행될 수 있게 하도록 구성될 수 있다.

기저대역 회로부(1004)는 하나 이상의 단일-코어 또는 다중-코어 프로세서와 같은, 그러나 이들로 제한되지 않는 회로부를 포함할 수 있다. 기저대역 회로부(1004)는 RF 회로부(1006)의 수신 신호 경로로부터 수신되는 기저대역 신호들을 프로세싱하기 위해 그리고 RF 회로부(1006)의 송신 신호 경로에 대한 기저대역 신호들을 생성하기 위해 하나 이상의 기저대역 프로세서 및/또는 제어 로직을 포함할 수 있다. 기저대역 프로세싱 회로부(1004)는 기저대역 신호들의 생성 및 프로세싱을 위해 그리고 RF 회로부(1006)의 동작들을 제어하기 위해 애플리케이션 회로부(1002)와 인터페이싱할 수 있다. 예를 들어, 일부 실시예들에서, 기저대역 회로부(1004)는 제2 세대(2G) 기저대역 프로세서(1004a), 제3 세대(3G) 기저대역 프로세서(1004b), 제4 세대(4G) 기저대역 프로세서(1004c), 및/또는 제5 세대(5G) 기저대역 프로세서(1004d).를 포함할 수 있다. 기저대역 회로부(1004)는 다른 기존 세대들, 개발중이거나 향후 개발될 세대들(예컨대, 제5 세대(5G), 6G 등)을 위한 하나 이상의 추가 기저대역 프로세서들을 포함할 수 있음이 이해될 것이다. 기저대역 회로부(1004)(예컨대, 기저대역 프로세서들(1004a 내지 1004d) 중 하나 이상)는 RF 회로부(1006)를 통해 하나 이상의 라디오 네트워크와의 통신을 가능하게 해주는 다양한 라디오 제어 기능들을 처리할 수 있다. 라디오 제어 기능들은 신호 변조/복조, 인코딩/디코딩, 라디오 주파수 시프팅 등을 포함할 수 있지만, 이들로 제한되지 않는다. 일부 실시예들에서, 기저대역 회로부(1004)의 변조/복조 회로부는 고속 푸리에 변환(Fast-Fourier Transform, FFT), 프리코딩, 또는 성상도(constellation) 맵핑/디맵핑 기능을 포함할 수 있다. 일부 실시예들에서, 기저대역 회로부(1004)의 인코딩/디코딩 회로부는 콘볼루션, 테일바이팅 콘볼루션, 터보, 비터비(Viterbi), 및/또는 저밀도 패리티 검사(LDPC) 인코더/디코더 기능을 포함할 수 있다. 변조/복조 및 인코더/디코더 기능의 실시예들은 이러한 예들로 제한되지 않고, 다른 실시예들에서는, 다른 적합한 기능을 포함할 수 있다.

일부 실시예들에서, 기저대역 회로부(1004)는, 예를 들어, 물리적(PHY), 매체 액세스 제어(MAC), 무선 링크 제어(RLC), 패킷 데이터 수렴 프로토콜(PDCP), 및/또는 무선 리소스 제어(RRC) 요소들을 포함하는, 예를 들어, EUTRAN(evolved universal terrestrial radio access network) 프로토콜의 요소들과 같은 프로토콜 스택의 요소들을 포함할 수 있다. 기저대역 회로부(1004)의 중앙 프로세싱 유닛("CPU")(1004e)은 PHY, MAC, RLC, PDCP 및/또는 RRC 계층들의 시그널링을 위해 프로토콜 스택의 요소들을 실행하도록 구성될 수 있다. 일부 실시예들에서, 기저대역 회로부는 하나 이상의 오디오 디지털 신호 프로세서(들)(DSP)(1004f)를 포함할 수 있다. 오디오 DSP(들)(1004f)는 압축/압축해제 및 에코 제거를 위한 요소들을 포함할 수 있고, 다른 실시예들에서 다른 적합한 프로세싱 요소들을 포함할 수 있다. 기저대역 회로부의 컴포넌트들은 단일 칩, 단일 칩셋에서 적합하게 조합되거나, 또는 일부 실시예들에서 동일한 회로 보드 상에 배치될 수 있다. 일부 실시예들에서, 기저대역 회로부(1004) 및 애플리케이션 회로부(1002)의 구성 컴포넌트들 중 일부 또는 전부는, 예를 들어, SOC(system on a chip) 상에서와 같이, 함께 구현될 수 있다.

일부 실시예들에서, 기저대역 회로부(1004)는 하나 이상의 무선 기술과 호환가능한 통신을 제공할 수 있다. 예를 들어, 일부 실시예들에서, 기저대역 회로부(1004)는 EUTRAN(evolved universal terrestrial radio access network) 및/또는 다른 WMAN(wireless metropolitan area networks), WLAN(wireless local area network), WPAN(wireless personal area network)과의 통신을 지원할 수 있다. 기저대역 회로부(1004)가 하나 초과의 무선 프로토콜의 무선 통신을 지원하도록 구성되는 실시예들은 다중 모드 기저대역 회로부라고 지칭될 수 있다.

RF 회로부(1006)는 비고체 매체(non-solid medium)를 통한 변조된 전자기 방사를 사용하는 무선 네트워크들과의 통신을 가능하게 할 수 있다. 다양한 실시예들에서, RF 회로부(1006)는 무선 네트워크와의 통신을 용이하게 하기 위해 스위치들, 필터들, 증폭기들 등을 포함할 수 있다. RF 회로부(1006)는 FEM 회로부(1008)로부터 수신되는 RF 신호들을 하향 변환(down-convert)하고 기저대역 신호들을 기저대역 회로부(1004)에 제공하기 위한 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. RF 회로부(1006)는 기저대역 회로부(1004)에 의해 제공되는 기저대역 신호들을 상향 변환(up-convert)하고 RF 출력 신호들을 송신을 위해 FEM 회로부(1008)에 제공하기 위한 회로부를 포함할 수 있는 송신 신호 경로를 또한 포함할 수 있다.

일부 실시예들에서, RF 회로부(1006)는 수신 신호 경로 및 송신 신호 경로를 포함할 수 있다. RF 회로부(1006)의 수신 신호 경로는 믹서 회로부(1006a), 증폭기 회로부(1006b), 및 필터 회로부(1006c)를 포함할 수 있다. RF 회로부(1006)의 송신 신호 경로는 필터 회로부(1006c) 및 믹서 회로부(1006a)를 포함할 수 있다. RF 회로부(1006)는 또한, 수신 신호 경로 및 송신 신호 경로의 믹서 회로부(1006a)에 의한 사용을 위해 주파수를 합성하기 위한 합성기 회로부(1006d)를 포함할 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a)는 합성기 회로부(1006d)에 의해 제공되는 합성된 주파수에 기초하여 FEM 회로부(1008)로부터 수신되는 RF 신호들을 하향 변환하도록 구성될 수 있다. 증폭기 회로부(1006b)는 하향 변환된 신호들을 증폭시키도록 구성될 수 있고, 필터 회로부(1006c)는 출력 기저대역 신호들을 생성하기 위해 하향 변환된 신호들로부터 원하지 않는 신호들을 제거하도록 구성된 LPF(low-pass filter) 또는 BPF(band-pass filter)일 수 있다. 출력 기저대역 신호들은 추가적인 프로세싱을 위해 기저대역 회로부(1004)에 제공될 수 있다. 일부 실시예들에서, 출력 기저대역 신호들은 제로-주파수 기저대역 신호들일 수 있지만, 이것은 요건이 아니다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a)는 수동 믹서(passive mixer)들을 포함할 수 있지만, 실시예들의 범위가 이러한 점에서 제한되지 않는다.

일부 실시예들에서, 송신 신호 경로의 믹서 회로부(1006a)는 FEM 회로부(1008)에 대한 RF 출력 신호들을 생성하기 위해 합성기 회로부(1006d)에 의해 제공되는 합성된 주파수에 기초하여 입력 기저대역 신호들을 상향 변환하도록 구성될 수 있다. 기저대역 신호들은 기저대역 회로부(1004)에 의해 제공될 수 있고, 필터 회로부(1006c)에 의해 필터링될 수 있다. 필터 회로부(1006c)는 저대역 통과 필터(LPF)를 포함할 수 있지만, 실시예들의 범주는 이러한 측면에서 제한되지 않는다.

일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a) 및 송신 신호 경로의 믹서 회로부(1006a)는, 각각, 2개 이상의 믹서들을 포함할 수 있고, 직교 하향 변환 및 상향 변환을 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a) 및 송신 신호 경로의 믹서 회로부(1006a)는 2개 이상의 믹서들을 포함할 수 있고 이미지 제거(image rejection)(예를 들어, 하틀리 이미지 제거(Hartley image rejection))를 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a) 및 믹서 회로부(1006a)는, 제각기, 직접 하향변환 및/또는 직접 상향변환을 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(1006a) 및 송신 신호 경로의 믹서 회로부(1006a)는 슈퍼-헤테로다인(super-heterodyne) 동작을 위해 구성될 수 있다.

일부 실시예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 아날로그 기저대역 신호들일 수 있지만, 실시예들의 범위는 이러한 점에서 제한되지 않는다. 일부 대안적인 실시예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 디지털 기저대역 신호들일 수 있다. 이러한 대안적인 실시예들에서, RF 회로부(1006)는 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC) 회로부를 포함할 수 있고, 기저대역 회로부(1004)는 RF 회로부(1006)와 통신하기 위한 디지털 기저대역 인터페이스를 포함할 수 있다.

일부 듀얼 모드 실시예들에서, 각각의 스펙트럼에 대한 신호들을 프로세싱하기 위해 개별 무선 IC 회로부가 제공될 수 있지만, 실시예들의 범주는 이러한 점에서 제한되지 않는다.

일부 실시예들에서, 합성기 회로부(1006d)는 프랙셔널-N 합성기(fractional-N synthesizer) 또는 프랙셔널 N/N+1 합성기일 수 있지만, 다른 유형들의 주파수 합성기들이 적합할 수 있으므로 실시예들의 범주가 이러한 점에서 제한되지 않는다. 예를 들어, 합성기 회로부(1006d)는 델타-시그마 합성기, 주파수 체배기(frequency multiplier), 또는 주파수 분주기(frequency divider)를 갖는 위상 고정 루프를 포함하는 합성기일 수 있다.

합성기 회로부(1006d)는 주파수 입력 및 분주기 제어 입력에 기초하여 RF 회로부(1006)의 믹서 회로부(1006a)에 의한 사용을 위해 출력 주파수를 합성하도록 구성될 수 있다. 일부 실시예들에서, 합성기 회로부(1006d)는 프랙셔널 N/N+1 합성기일 수 있다.

일부 실시예들에서, 주파수 입력은 VCO(voltage controlled oscillator)에 의해 제공될 수 있지만, 그것은 요건이 아니다. 분주기 제어 입력은 원하는 출력 주파수에 따라 기저대역 회로부(1004) 또는 애플리케이션 회로부(1002) 중 어느 하나에 의해 제공될 수 있다. 일부 실시예들에서, 분주기 제어 입력(예를 들어, N)은 애플리케이션 회로부(1002)에 의해 표시되는 채널에 기초하여 룩업 테이블로부터 결정될 수 있다.

RF 회로부(1006)의 합성기 회로부(1006d)는 분주기, DLL(delay-locked loop), 멀티플렉서 및 위상 누산기(phase accumulator)를 포함할 수 있다. 일부 실시예들에서, 분주기는 DMD(dual modulus divider)일 수 있고, 위상 누산기는 DPA(digital phase accumulator)일 수 있다. 일부 실시예들에서, DMD는 프랙셔널 분주비를 제공하기 위해 (예를 들어, 캐리아웃(carry out)에 기초하여) N 또는 N+1 중 어느 하나에 의해 입력 신호를 분주하도록 구성될 수 있다. 일부 예시적인 실시예들에서, DLL은 캐스케이딩되고(cascaded) 튜닝가능한 지연 요소들의 세트, 위상 검출기, 전하 펌프, 및 D형 플립 플롭을 포함할 수 있다. 이러한 실시예들에서, 지연 요소들은 VCO 주기를 Nd개의 동등한 위상 패킷들로 나누도록 구성될 수 있고, 여기서 Nd는 지연 라인에 있는 지연 요소들의 수이다. 이러한 방식으로, DLL은 지연 라인을 통한 총 지연이 하나의 VCO 사이클이라는 점을 보장하는 것을 돕기 위해 네거티브 피드백을 제공한다.

일부 실시예들에서, 합성기 회로부(1006d)는 출력 주파수로서 캐리어 주파수를 생성하도록 구성될 수 있는 반면, 다른 실시예들에서, 출력 주파수는 캐리어 주파수의 배수(예를 들어, 캐리어 주파수의 2배, 캐리어 주파수의 4배)일 수 있고, 서로에 대해 다수의 상이한 위상들을 갖는 캐리어 주파수에서 다수의 신호들을 생성하기 위해 직교 생성기 및 분주기 회로부와 함께 사용될 수 있다. 일부 실시예들에서, 출력 주파수는 LO 주파수(fLO)일 수 있다. 일부 실시예들에서, RF 회로부(1006)는 IQ/폴라 변환기(IQ/polar converter)를 포함할 수 있다.

FEM 회로부(1008)는 하나 이상의 안테나(1010)로부터 수신되는 RF 신호들에 대해 동작하고, 수신된 신호들을 증폭하며 수신된 신호들의 증폭된 버전들을 추가 프로세싱을 위해 RF 회로부(1006)에 제공하도록 구성된 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. FEM 회로부(1008)는 하나 이상의 안테나(1010) 중 하나 이상에 의한 전송을 위해 RF 회로부(1006)에 의해 제공되는 전송을 위한 신호들을 증폭하도록 구성된 회로부를 포함할 수 있는 송신 신호 경로를 또한 포함할 수 있다.

일부 실시예들에서, FEM 회로부(1008)는 송신 모드와 수신 모드 동작 사이에서 스위칭하기 위한 TX/RX 스위치를 포함할 수 있다. FEM 회로부는 수신 신호 경로 및 송신 신호 경로를 포함할 수 있다. FEM 회로부의 수신 신호 경로는 수신된 RF 신호들을 증폭시키고 증폭된 수신된 RF 신호들을 출력으로서 (예를 들어, RF 회로부(1006)에) 제공하기 위한 저잡음 증폭기(LNA)를 포함할 수 있다. FEM 회로부(1008)의 송신 신호 경로는 (예를 들어, RF 회로부(1006)에 의해 제공되는) 입력 RF 신호들을 증폭시키기 위한 PA(전력 증폭기), 및 (예를 들어, 하나 이상의 안테나들(1010) 중 하나 이상에 의한) 후속 송신을 위해 RF 신호들을 생성하기 위한 하나 이상의 필터들을 포함할 수 있다.

일부 실시예들에서, UE 디바이스(1000)는, 예를 들어, 메모리/저장소, 디스플레이, 카메라, 센서, 및/또는 입/출력(I/O) 인터페이스와 같은 추가적인 요소들을 포함할 수 있다.

다양한 예들에서, 본 명세서에 논의된 동작들은 하드웨어(예컨대, 회로부), 소프트웨어, 펌웨어, 마이크로코드, 또는 이들의 조합으로서 구현될 수 있는데, 이들은, 예컨대, 본 명세서에서 논의된 프로세스를 수행하기 위해 컴퓨터을 프로그래밍하는 데 사용되는 명령어들(또는 소프트웨어 절차들)이 저장된 유형의 (예컨대, 비일시적) 기계-판독가능 또는 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 또한, 용어 "로직"은, 예를 들어, 소프트웨어, 하드웨어, 또는 소프트웨어 및 하드웨어의 조합을 포함할 수 있다. 기계- 판독가능 매체는 본 명세서에 논의된 것들과 같은 저장 디바이스를 포함할 수 있다.

명세서 내에서 "일 예" 또는 "예"에 대한 언급은 그 예와 연관되어 기재된 특정 특징부, 구조, 또는 특성이 적어도 일 구현예에 포함될 수 있음을 의미한다. 명세서 내의 다양한 곳들에서 나타나는 문구 "일 예에서"는 모두 동일한 예를 지칭하거나 지칭하지 않을 수 있다.

또한, 다음의 설명 및 청구범위에서, 용어들 "결합된(coupled)" 및 "연결된(connected)", 그와 함께 그들의 파생어들이 사용될 수 있다. 일부 예들에서, 접속됨은 둘 이상의 요소들이 서로 직접적인 물리적 또는 전기적 접촉 상태에 있음을 나타내는 데 사용될 수 있다. "결합됨"은 둘 이상의 요소들이 직접적인 물리적 또는 전기적 접촉 상태에 있음을 의미할 수 있다. 그러나, "결합됨"은 또한 둘 이상의 요소들이 서로 직접 접촉하지 않을 수 있지만, 여전히 서로 협력하거나 상호작용할 수 있음을 의미할 수 있다.

따라서, 예들이 구조적 특징들 및/또는 방법론적 행동들에 대해 특정한 표현으로 기술되었지만, 청구된 본 발명은 기술된 그 특정 특징들 또는 행동들에 제한되지 않을 수 있음이 이해되어야 한다. 오히려, 특정 특징들 및 행동들은 청구된 본 발명을 구현하는 샘플 형태로서 개시된다.

Claims

프로세서를 포함하는 사용자 장비(UE)로서, 상기 프로세서는,
기지국으로부터, 상기 UE와 통신하기 위한 셀-특정 업링크/다운링크 구성 슬롯을 수신하고;
상기 UE와 통신하기 위한 초기 업링크/다운링크(UL/DL) 슬롯 구성을 결정하고;
MsgA 물리적 업링크 공유 채널(physical uplink shared channel, PUSCH) 어케이전(occasion)(PO)을 생성하고;
상기 MsgA PO가 송신 프레임 구조 내의 허용되는 슬롯 상에서 구성되는지 여부를 결정하기 위한 검증 동작을 구현하는, 사용자 장비(UE).
제1항에 있어서, 상기 프로세서는,
사전결정된 수의 업링크/다운링크(UL/DL) 슬롯 구성 패턴들 중 하나를 구현하는, 사용자 장비.
제1항에 있어서, 상기 프로세서는,
상기 프로세서에 통신가능하게 결합된 컴퓨터 판독가능 메모리에 저장된 업링크/다운링크(UL/DL) 구성 패턴들의 세트에 적어도 기초하여 유연한 업링크/다운링크(UL/DL) 구성을 구현하는, 사용자 장비.
제1항에 있어서, 상기 프로세서는,
상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하고;
상기 UE가 하나 이상의 MsgA PUSCH 심볼들과 중첩되는 슬롯 내의 DL 채널을 수신하지 못하도록 리소스 그리드를 구성하고;
상기 UE가 상기 MsgA PUSCH에 의해 다운링크로서 사용되는 심볼들의 세트를 나타내는 DCI를 검출하지 못하도록 리소스 그리드를 구성하는, 사용자 장비.
제1항에 있어서, 상기 프로세서는,
상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯 상에서 구성될 때 상기 MsgA PO를 폐기하는, 사용자 장비.
제1항에 있어서, 상기 프로세서는,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하고;
상기 UE가 하나 이상의 MsgA PUSCH 심볼들과 중첩되는 슬롯 내의 DL 채널을 수신하지 못하도록 리소스 그리드를 구성하고;
상기 UE가 상기 MsgA PUSCH에 의해 다운링크로서 사용되는 심볼들의 세트를 나타내는 DCI를 검출하지 못하도록 리소스 그리드를 구성하는, 사용자 장비.
제6항에 있어서, 상기 프로세서는,
상기 UE가 RRC_CONNECTED 상태에 있고 상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯으로서 구성될 때 상기 MsgA PO를 폐기하는, 사용자 장비.
제6항에 있어서, 상기 프로세서는,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하는, 사용자 장비.
제6항에 있어서, 상기 프로세서는,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 다운링크 슬롯 및/또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 폐기하는, 사용자 장비.
제1항에 있어서, 상기 프로세서는,
상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하는, 사용자 장비.
제10항에 있어서, 상기 프로세서는,
상기 MsgPO가 다운링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgPO를 폐기하는, 사용자 장비.
컴퓨터 구현 방법으로서,
기지국으로부터, 상기 UE와 통신하기 위한 셀-특정 업링크/다운링크 구성 슬롯을 수신하는 단계;
상기 UE와 통신하기 위한 초기 업링크/다운링크(UL/DL) 슬롯 구성을 결정하는 단계;
MsgA 물리적 업링크 공유 채널(PUSCH) 어케이전(PO)을 생성하는 단계; 및
상기 MsgA PO가 송신 프레임 구조 내의 허용되는 슬롯 상에서 구성되는지 여부를 결정하기 위한 검증 동작을 구현하는 단계를 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
사전결정된 수의 업링크/다운링크(UL/DL) 슬롯 구성 패턴들 중 하나를 구현하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 프로세서에 통신가능하게 결합된 컴퓨터 판독가능 메모리에 저장된 업링크/다운링크(UL/DL) 구성 패턴들의 세트에 적어도 기초하여 유연한 업링크/다운링크(UL/DL) 구성을 구현하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯 상에서 구성될 때 상기 MsgA PO를 폐기하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 UE가 RRC_CONNECTED 상태에 있고 상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하는 단계;
상기 UE가 하나 이상의 MsgA PUSCH 심볼들과 중첩되는 슬롯 내의 DL 채널을 수신하지 못하도록 리소스 그리드를 구성하는 단계; 및
상기 UE가 상기 MsgA PUSCH에 의해 다운링크로서 사용되는 심볼들의 세트를 나타내는 DCI를 검출하지 못하도록 리소스 그리드를 구성하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제17항에 있어서,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯으로서 구성될 때 상기 MsgA PO를 폐기하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제17항에 있어서,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제17항에 있어서,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 다운링크 슬롯 및/또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 폐기하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
제12항에 있어서,
상기 MsgPO가 다운링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgPO를 폐기하는 단계를 추가로 포함하는, 컴퓨터 구현 방법.
명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어들은, 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
기지국으로부터, 상기 UE와 통신하기 위한 셀-특정 업링크/다운링크 구성 슬롯을 수신하고;
상기 UE와 통신하기 위한 초기 업링크/다운링크(UL/DL) 슬롯 구성을 결정하고;
MsgA 물리적 업링크 공유 채널(PUSCH) 어케이전(PO)을 생성하고;
상기 MsgA PO가 송신 프레임 구조 내의 허용되는 슬롯 상에서 구성되는지 여부를 결정하기 위한 검증 절차를 구현하도록 구성하는, 비일시적 컴퓨터 판독가능 매체.
제23항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금, 사전결정된 수의 업링크/다운링크(UL/DL) 슬롯 구성 패턴들 중 하나를 구현하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제23항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 프로세서에 통신가능하게 결합된 컴퓨터 판독가능 메모리에 저장된 업링크/다운링크(UL/DL) 구성 패턴들의 세트에 적어도 기초하여 유연한 업링크/다운링크(UL/DL) 구성을 구현하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제23항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 UE가 RRC_CONNECTED 상태에 있고 상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제18항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯 상에서 구성될 때 상기 MsgA PO를 폐기하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제23항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 업링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 송신하고;
상기 UE가 하나 이상의 MsgA PUSCH 심볼들과 중첩되는 슬롯 내의 DL 채널을 수신하지 못하도록 리소스 그리드를 구성하고;
상기 UE가 상기 MsgA PUSCH에 의해 다운링크로서 사용되는 심볼들의 세트를 나타내는 DCI를 검출하지 못하도록 리소스 그리드를 구성하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제28항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 UE가 RRC_CONNECTED 상태에 있고 상기 MsgA PO에 대한 하나 이상의 유연한 심볼들이 다운링크 슬롯으로서 구성될 때 상기 MsgA PO를 폐기하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제28항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제28항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 UE가 RRC_CONNECTED 상태에 있지 않고 상기 MsgA PO가 다운링크 슬롯 및/또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgA PO를 폐기하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제23항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 MsgA PO가 업링크 슬롯 상에서 구성될 때 상기 MsgA PO를 송신하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.
제32항에 있어서, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
상기 MsgPO가 다운링크 슬롯 또는 유연한 심볼 중 하나 상에서 구성될 때 상기 MsgPO를 폐기하도록 구성하는 명령어들을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.