KR20220137741A - 방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법 - Google Patents

방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법 Download PDF

Info

Publication number
KR20220137741A
KR20220137741A KR1020227030956A KR20227030956A KR20220137741A KR 20220137741 A KR20220137741 A KR 20220137741A KR 1020227030956 A KR1020227030956 A KR 1020227030956A KR 20227030956 A KR20227030956 A KR 20227030956A KR 20220137741 A KR20220137741 A KR 20220137741A
Authority
KR
South Korea
Prior art keywords
region
semiconductor
dopant
radiation
active region
Prior art date
Application number
KR1020227030956A
Other languages
English (en)
Inventor
옌스 에베케
Original Assignee
에이엠에스-오스람 인터내셔널 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스-오스람 인터내셔널 게엠베하 filed Critical 에이엠에스-오스람 인터내셔널 게엠베하
Publication of KR20220137741A publication Critical patent/KR20220137741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 방사선 방출 반도체 몸체(1)에 관한 것으로,
- 제1 전도 타입(conductivity type)의 제1 반도체 영역(2),
- 제2 전도 타입의 제2 반도체 영역(3) 및
- 상기 제1 반도체 영역(2)과 상기 제2 반도체 영역(3) 사이의 활성 영역(4)을 포함하고,
- 상기 활성 영역(4)은 상기 반도체 몸체(1)의 중앙 영역(6) 내에서보다 상기 반도체 몸체(1)의 가장자리 영역(5) 내에서 더 큰 밴드 갭(band gap)을 갖고,
- 상기 제2 반도체 영역(3)의 밴드 갭은 상기 가장자리 영역(5) 내에서와 상기 중앙 영역(6) 내에서 동일하다.
더 나아가 본 발명은 방사선 방출 반도체 칩(radiation-emitting semiconductor chip)(14) 및 방사선 방출 반도체 몸체(1)의 제조 방법에 관한 것이다.

Description

방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법
본 발명은 방사선 방출 반도체 몸체에 관한 것이다. 더 나아가 본 발명은 방사선 방출 반도체 칩(radiation-emitting semiconductor chip) 및 방사선 방출 반도체 몸체의 제조 방법에 관한 것이다.
본 발명의 과제는 특히 높은 효율을 갖는 방사선 방출 반도체 몸체를 제시하는 것이다. 그뿐 아니라 방사선 방출 반도체 칩 및 이와 같은 방사선 방출 반도체 몸체의 제조 방법이 제시되어야 한다.
방사선 방출 반도체 몸체는 예를 들어 Ⅲ-Ⅴ-화합물 반도체 재료를 기초로 한다. 상기 화합물 반도체 재료로 바람직하게 인화물-화합물 반도체 재료가 고려된다.
방사선 방출 반도체 몸체는 전자기 방사선을 방출하도록 형성되어 있다. 반도체 몸체로부터 방출된 전자기 방사선은 예를 들어 가시광선, 특히 적색 광이다, 이와 같은 경우에 방출된 전자기 방사선의 피크 파장(peak wavelength)은 적색 파장 범위 내에 놓인다. 다시 말해, 방사선 방출 반도체 몸체로부터 방출된 전자기 방사선의 피크 파장은 예를 들어 630㎚ 내지(경계 포함) 750㎚에 놓인다.
반도체 몸체는 주 연장 평면을 갖는다. 수직 방향은 상기 주 연장 평면에 대해 수직으로 뻗고 측면 방향들은 상기 주 연장 평면에 대해 평행하게 뻗는다.
방사선 방출 반도체 몸체는, 측면 방향들로 예를 들어 최대 500㎛, 특히 최대 10㎛인 연장부를 갖는다.
하나 이상의 실시 형태에 따르면, 반도체 몸체는 제1 전도 타입(conductivity type)의 제1 반도체 영역을 포함한다. 제1 반도체 영역은 하나 이상의 제1 반도체 층을 포함한다. 계속해서 제1 반도체 영역은 제1 반도체 층 시퀀스(semiconductor layer sequence)를 포함할 수 있다. 제1 반도체 영역은 예를 들어 n-도핑 되었고(n-doped), 그에 따라 n-전도성을 갖도록(n-conductive) 형성되어 있다. 그에 따라 이와 같은 경우에 제1 전도 타입으로 n-전도 타입이 고려된다.
하나 이상의 실시 형태에 따르면, 방사선 방출 반도체 몸체는 제2 전도 타입의 제2 반도체 영역을 포함한다. 제2 반도체 영역은 수직 방향으로 예를 들어 제1 반도체 영역 위에 배치되어 있다.
제2 반도체 영역은 하나 이상의 제2 반도체 층을 포함한다. 계속해서 제2 반도체 영역은 제2 반도체 층 시퀀스를 포함할 수 있다. 제2 반도체 영역은 예를 들어 p-도핑 되었고(p-doped), 그에 따라 p-전도성을 갖도록(p-conductive) 형성되어 있다. 그에 따라 이와 같은 경우에 제1 전도 타입으로 p-전도 타입이 고려된다.
제1 반도체 영역 및/또는 제2 반도체 영역은 예를 들어 InxAl1-xP를 포함하고, 이때 0 ≤ x ≤ 1이다. 다시 말해, 제1 반도체 영역 및/또는 제2 반도체 영역은 예를 들어 인듐 알루미늄 인화물을 포함한다.
제2 반도체 영역은 수직 방향으로 예를 들어 최소 10㎚ 및 최대 5㎛, 특히 대략 200㎚의 두께를 갖는다.
하나 이상의 실시 형태에 따르면, 방사선 방출 반도체 몸체는 제1 반도체 영역과 제2 반도체 영역 사이에 활성 영역을 포함한다. 다시 말해, 제1 반도체 영역과 제2 반도체 영역 사이에 활성 영역이 배치되어 있다. 활성 영역은 작동 중에 전자기 방사선을 발생시키도록 형성되어 있다.
활성 영역은 예를 들어 제1 반도체 영역 및/또는 제2 반도체 영역과 직접 접촉한다. 대안적으로 활성 영역 상에 장벽층이 배치될 수 있다. 장벽층은 예를 들어 활성 영역과 제2 반도체 영역 사이에 배치되어 있다. 이와 같은 경우에 장벽층은 활성 영역 및 제2 반도체 영역과 직접 접촉한다. 장벽층은 수직 방향으로 예를 들어 최소 5㎚ 및 최대 200㎚, 특히 최소 10㎚ 및 최대 100㎚의 두께를 갖는다.
활성 영역은 수직 방향으로 예를 들어 최소 2㎚ 및 최대 500㎚, 특히 최소 5㎚ 및 최대 100㎚의 두께를 갖는다.
활성 영역은, 예를 들어 이중 헤테로 구조(double heterostructure), 단일 양자 우물 구조(single quantum well(SQW) structure) 또는 다중 양자 우물 구조(multiple quantum well(MQW) structure)와 같이, 전자기 방사선을 발생시키기 위한 pn-전이부를 포함한다.
계속해서 활성 영역은 예를 들어 InxGayAl1-xP를 포함하고, 이때 0 ≤ x ≤ 1 및 0 ≤ y ≤ 1이다. 다시 말해, 활성 영역은 예를 들어 인듐 갈륨 알루미늄 인화물을 포함한다. 반도체 몸체가 장벽층을 포함하면, 상기 장벽층은 예를 들어 도핑 되지 않은 InxGayAl1-xP를 포함하고, 이때 0 ≤ x ≤ 1 및 0 ≤ y ≤ 1이다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 활성 영역은 반도체 몸체의 중앙 영역 내에서보다 반도체 몸체의 가장자리 영역 내에서 더 큰 밴드 갭(band gap)을 갖는다. 예를 들어 활성 영역은 중앙 영역 내에서 제1 밴드 갭을 갖는다. 계속해서 활성 영역은 예를 들어 가장자리 영역 내에서 제2 밴드 갭을 갖는다. 이와 같은 경우에 제1 밴드 갭은 제2 밴드 갭보다 더 작다. 특히 제1 밴드 갭은 중심에서, 그리고/또는 모든 위치에서 제2 밴드 갭보다 더 작다.
제1 밴드 갭은 예를 들어 중앙 영역 내에서 활성 영역 내 가전자대(valence band)에 대한 전도대(conduction band)의 제1 간격에 의해 규정된다. 제2 밴드 갭은 예를 들어 가장자리 영역 내에서 활성 영역 내 가전자대에 대한 전도대의 제2 간격에 의해 규정된다. 중앙 영역 내에서 활성 영역의 가전자대는 특히 가장자리 영역 내에서 활성 영역의 가전자대와 연속적으로 연결되어 있다. 계속해서 중앙 영역 내에서 활성 영역의 전도대는 가장자리 영역 내에서 활성 영역의 전도대와 특히 연속적으로 연결되어 있다. 그에 따라 활성 영역의 밴드 갭은 특히 중앙 영역으로부터 가장자리 영역 쪽으로 연속적으로 증가한다.
가장자리 영역은, 제2 밴드 갭이 제1 밴드 갭과 제2 밴드 갭의 차이의 예를 들어 10％, 특히 15％만큼 감소한 곳에서 종료한다. 중앙 영역은, 제1 밴드 갭이 상기 차이의 예를 들어 10％, 특히 15％만큼 증가한 곳에서 종료한다. 다시 말해, 가장자리 영역과 중앙 영역은 측면 방향들로 서로 떨어져서 배치되어 있다.
반도체 몸체의 가장자리 영역은 반도체 몸체의 중앙 영역을 측면 방향으로 예를 들어 완전히 둘러싼다. 가장자리 영역은 측면 방향으로 예를 들어 연속하도록 형성되어 있다. 가장자리 영역은 중앙 영역을 예를 들어 프레임 형태로(frame-like), 또는 링 형태로(ring-like) 둘러싼다. 예를 들어 가장자리 영역은 반도체 몸체의 하나 이상의 측면 표면으로부터 측면 방향으로 상기 반도체 몸체 내부로 뻗는다.
반도체 몸체의 가장자리 영역은 폭을 갖는다. 가장자리 영역의 폭은 반도체 몸체의 측면 표면으로부터, 제2 밴드 갭이 제1 밴드 갭과 제2 밴드 갭의 차이의 예를 들어 10％, 특히 15％만큼 감소한, 상기 가장자리 영역의 단부 쪽으로 뻗는 측면 방향들에서 최소 연장부이다. 가장자리 영역의 폭은 예를 들어 최소 50㎚ 및 최대 10㎛이다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제2 반도체 영역의 밴드 갭은 가장자리 영역 내에서와 중앙 영역 내에서 동일하다. 제2 반도체 영역은 특히 중앙 영역 내에서, 그리고 가장자리 영역 내에서 제3 밴드 갭을 갖는다. 제2 반도체 영역의 제3 밴드 갭은 특히 측면 방향들로, 그리고/또는 수직 방향으로 동일하다. 다시 말해, 제2 반도체 영역의 밴드 갭, 특히 제3 밴드 갭은 중앙 영역 내에서, 그리고 가장자리 영역 내에서 측면 방향들로, 그리고/또는 수직 방향으로 상기 제3 밴드 갭의 평균값으로부터 5％ 이하만큼, 특히 1％ 이하만큼 차이 난다.
또한, 제1 반도체 영역의 밴드 갭은 가장자리 영역 내에서와 중앙 영역 내에서 동일하다. 제1 반도체 영역은 특히 중앙 영역 내에서, 그리고 가장자리 영역 내에서 제4 밴드 갭을 갖는다. 제1 반도체 영역의 제4 밴드 갭은 특히 측면 방향들로, 그리고/또는 수직 방향으로 동일하다. 다시 말해, 제1 반도체 영역의 밴드 갭, 특히 제4 밴드 갭은 중앙 영역 내에서, 그리고 가장자리 영역 내에서 측면 방향들로, 그리고/또는 수직 방향으로 상기 제4 밴드 갭의 평균값으로부터 5％ 이하만큼, 특히 1％ 이하만큼 차이 난다.
하나 이상의 실시 형태에서 방사선 방출 반도체 몸체는 제1 전도 타입의 제1 반도체 영역, 제2 전도 타입의 제2 반도체 영역 및 상기 제1 반도체 영역과 상기 제2 반도체 영역 사이의 활성 영역을 포함한다. 활성 영역은 반도체 몸체의 중앙 영역 내에서보다 반도체 몸체의 가장자리 영역 내에서 더 큰 밴드 갭을 갖는다. 계속해서 제2 반도체 영역의 밴드 갭은 가장자리 영역 내에서와 중앙 영역 내에서 동일하다.
본 출원서에 기술된 방사선 방출 반도체 몸체의 한 가지 구상은 특히, 활성 영역이 중앙 영역 내에서보다 가장자리 영역 내에서 더 큰 밴드 갭을 갖도록 상기 활성 영역을 형성하는 것이다. 그에 따라 가장자리 영역들로부터 전자기 방사선의 방출이 억제된다. 바람직하게 이와 같은 방식으로 특히 균일한 방사 특성, 그리고 그에 따라 특히 높은 효율이 달성 가능하다. 특히 바람직하게 더 큰 밴드 갭에 의해 가장자리 영역들 내에서 비방사 재결합(non-radiative radiation, NRR)이 억제된다.
계속해서 제2 반도체 영역은 대체로 등방성(isotropic)의 밴드 갭을 갖는다. 이 경우, 활성 영역 내에서와 제2 반도체 영역 내에서 밴드 갭들의 진행이 분리되어 있다. 바람직하게 제2 반도체 영역은 이와 같은 방식으로 특히 얇게 구현될 수 있다. 제2 반도체 영역의 비교적 특히 얇은 구현에 의해 퍼셀 팩터(Purcell factor)가 비교적 특히 클 수 있다. 퍼셀 팩터가 반도체 몸체의 방출률과 비례하기 때문에, 그에 따라 효율도 높을 수 있다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 활성 영역은 가장자리 영역 내에서 제1 도펀트(dopant)를 포함한다. 가장자리 영역 내에서 활성 영역 내 제1 도펀트의 밀도는 예를 들어 대체로 일정하다. 여기서 대체로 일정하다는 것은, 상기 밀도가 제조에 기인하여 변동할 수 있다는 사실을 의미한다. 가장자리 영역 내에서 활성 영역 내 제1 도펀트의 밀도는 예를 들어 ㎤당 최소 1015, 특히 ㎤당 최소 1016이다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제1 도펀트의 밀도는 가장자리 영역과 중앙 영역 사이의 반도체 몸체의 전이 영역 내에서 측면 방향으로 연속적으로 감소한다. 이와 같은 경우에 전이 영역은 측면 방향들로 특히 가장자리 영역과 중앙 영역 사이에 배치되어 있다.
가장자리 영역 내에서 활성 영역 내 제1 도펀트 이외에 상기 활성 영역은 가장자리 영역 내에서 빈 공간들을 포함한다. 이 경우, 빈 공간들의 밀도는 제1 도펀트의 밀도와 스케일링 된다(scaled). 특히 빈 공간들의 밀도는 제1 도펀트의 밀도에 대해 정비례한다. 특히 제1 도펀트의 밀도는 예를 들어 가장자리 영역 내에서 활성 영역 내 빈 공간들의 밀도를 규정한다. 계속해서 빈 공간들의 밀도는 가장자리 영역 내에서 활성 영역 내 밴드 갭, 특히 제2 밴드 갭을 규정한다. 다시 말해, 활성 영역 내에서 제1 도펀트의 밀도가 높으면 높을수록, 제2 밴드 갭이 더 크다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 전이 영역의 폭은 최대 활성 영역의 두께만큼이다. 전이 영역의 폭은 예를 들어 가장자리 영역으로부터 중앙 영역 쪽으로 뻗는 측면 방향에서 최소 간격이다. 전이 영역은 예를 들어 최소 2㎚ 및 최대 500㎚의 폭을 갖는다.
반도체 몸체가 장벽층을 포함하면, 전이 영역의 폭은 예를 들어 최대 활성 영역 및 장벽층의 두께만큼이다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 활성 영역은 중앙 영역 내에서 제1 도펀트를 포함하지 않는다. 특히 활성 영역은 중앙 영역 내에서 대체로 제1 도펀트를 포함하지 않는다. 여기서 대체로 제1 도펀트를 포함하지 않는다는 것은, 중앙 영역 내에서 활성 영역 내 제1 도펀트의 밀도가 가장자리 영역 내에서 활성 영역 내 제1 도펀트의 밀도의 최대 5％, 특히 최대 1％에 상응한다는 사실을 의미한다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제1 도펀트는 p-도핑 재료(p-doping material)를 포함한다. 예를 들어 제1 도펀트는 Zn 또는 Si를 포함하거나, 또는 Zn 또는 Si로 구성된다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제2 반도체 영역은 제2 도펀트를 포함한다. 제2 도펀트의 밀도는 예를 들어 가장자리 영역 내에서, 그리고 중앙 영역 내에서 제2 반도체 영역 내 밴드 갭, 특히 제3 밴드 갭을 규정한다.
제2 반도체 영역 내 제2 도펀트의 밀도는 예를 들어 ㎤당 최소 1016, 특히 ㎤당 최소 1017이다. 특히 제2 반도체 영역 내 제2 도펀트의 밀도는 가장자리 영역 내에서와 중앙 영역 내에서 대체로 동일하다. 여기서 대체로 동일하다는 것은, 제2 도펀트의 밀도가 제2 반도체 영역 내에서 측면 방향들로, 그리고/또는 수직 방향으로 상기 제2 반도체 영역 내 제2 도펀트의 밀도의 평균값으로부터 5％ 이하만큼, 특히 1％ 이하만큼 차이 난다는 사실을 의미한다.
제2 도펀트는 예를 들어 p-도핑 재료를 포함한다. 이와 같은 경우에 제2 도펀트는 Mg 또는 Zn을 포함하거나, 또는 Mg 또는 Zn으로 구성된다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제1 도펀트와 제2 도펀트는 동일하다. 특히 제1 도펀트 및 제2 도펀트로 Zn이 고려된다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 제2 반도체 영역은 제1 도펀트를 포함하지 않는다. 특히 제2 반도체 영역은 대체로 제1 도펀트를 포함하지 않는다. 여기서 대체로 제1 도펀트를 포함하지 않는다는 것은, 제2 반도체 영역 내 제1 도펀트의 밀도가 가장자리 영역 내에서 활성 영역 내 제1 도펀트의 밀도의 최대 5％, 특히 최대 1％에 상응한다는 사실을 의미한다.
대안적으로 또는 추가적으로 제1 반도체 영역은 제1 도펀트를 포함하지 않는다. 특히 제1 반도체 영역은 대체로 제1 도펀트를 포함하지 않는다. 여기서 대체로 제1 도펀트를 포함하지 않는다는 것은, 제1 반도체 영역 내 제1 도펀트의 밀도가 가장자리 영역 내에서 활성 영역 내 제1 도펀트의 밀도의 0.1％ 미만에 상응한다는 사실을 의미한다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 활성 영역은 제2 도펀트를 포함하지 않는다. 여기서 대체로 제2 도펀트를 포함하지 않는다는 것은, 활성 영역 내 제2 도펀트의 밀도가 제2 반도체 영역 내 제2 도펀트의 밀도의 최대 5％, 특히 최대 1％에 상응한다는 사실을 의미한다.
방사선 방출 반도체 몸체의 하나 이상의 실시 형태에 따르면, 활성 영역의 밴드 갭은 가장자리 영역 내에서 중앙 영역 내에서보다 최소 50meV만큼, 최대 150meV만큼 더 크다. 다시 말해, 제1 밴드 갭은 제2 밴드 갭보다 최소 50meV 내지 최대 150meV만큼 더 크다. 예를 들어 제1 밴드 갭은 제2 밴드 갭보다 대략 80meV 더 크다.
계속해서 본 발명은 방사선 방출 반도체 칩에 관한 것이다. 따라서 방사선 방출 반도체 칩과 관련하여 공개된 모든 특징들 및 실시 형태들은 방사선 방출 반도체와 관련해서도 공개되어 있고, 역으로 방사선 방출 반도체와 관련하여 공개된 모든 특징들 및 실시 형태들은 방사선 방출 반도체 칩과 관련해서도 공개되어 있다.
하나 이상의 실시 형태에 따르면, 방사선 방출 반도체 칩은 본 출원서에 기술된 방사선 방출 반도체 몸체를 포함한다. 방사선 방출 반도체 칩으로는 예를 들어 발광 다이오드(light emitting diode, LED)가 고려된다.
특히 방사선 방출 반도체 칩으로 마이크로-LED(micro-LED)가 고려된다. 방사선 방출 반도체 칩으로 마이크로-LED가 고려되면, 상기 방사선 방출 반도체 칩은 측면 방향들로 최대 100㎛, 특히 최대 50㎛ 또는 10㎛의 연장부를 갖는다.
하나 이상의 실시 형태에 따르면, 방사선 방출 반도체 칩은 제1 반도체 영역 상에 배치되어 있는 제1 접촉층을 포함한다. 제1 접촉층은 전하 캐리어(charge carrier)를 예를 들어 제1 반도체 영역 내로 삽입하도록 형성되어 있다.
하나 이상의 실시 형태에 따르면, 방사선 방출 반도체 칩은 제2 반도체 영역 상에 배치되어 있는 제2 접촉층을 포함한다. 제2 접촉층은 전하 캐리어를 예를 들어 제2 반도체 영역 내로 삽입하도록 형성되어 있다.
제1 접촉층 및/또는 제2 접촉층은 예를 들어 투명 전도성 금속 또는 투명 전도성 산화물(transparent conductive oxide, TCO)를 포함한다. TCO들은 투명한 전도성 재료들이고, 예를 들어 산화아연, 산화주석, 산화카드뮴, 산화티탄, 산화인듐 및/또는 산화인듐주석(ITO)을 포함한다.
대안적으로, 제2 접촉층이 예를 들어 반사성의 전기 전도성 금속을 포함하는 것도 가능하다. 이와 같은 경우에 제2 접촉층은 예를 들어 다음 재료들 중 하나 또는 복수의 재료를 포함하거나, 또는 이와 같은 재료들 중 하나 또는 복수의 재료로 구성된다: Au, Ag, Al, Cu, Rh, Pd, Pt.
계속해서 제2 접촉층 상에 거울층이 배치되어 있는 것도 가능하다. 특히 제2 접촉층 및/또는 거울층은 방출된 전자기 방사선에 대해 최소 90％, 특히 최소 95％의 반사율을 갖는다.
방사선 방출 반도체 칩의 하나 이상의 실시 형태에 따르면, 제2 접촉층은 캐리어(carrier) 상에 배치되어 있다. 제2 접촉층은 캐리어와 예를 들어 전기 전도성 접촉한다.
캐리어는 예를 들어 플라스틱, 금속 및/또는 세라믹 금속(metal-ceramic)으로 형성되어 있거나, 또는 플라스틱, 금속 및/또는 세라믹 금속으로 구성되어 있다. 캐리어는 예를 들어 회로 기판, 인쇄 회로 기판(printed circuit board, PCB) 또는 리드프레임(leadframe)이거나, 또는 회로 기판, 인쇄 회로 기판 또는 리드프레임을 포함한다.
더 나아가 본 발명은, 특히 본 출원서에 기술된 방사선 방출 반도체 몸체를 제조할 수 있는, 방사선 방출 반도체 몸체의 제조 방법에 관한 것이다. 따라서 방사선 방출 반도체 몸체와 관련하여 공개된 모든 특징들 및 실시 형태들은 제조 방법과 관련해서도 공개되어 있고, 역으로 제조 방법과 관련하여 공개된 모든 특징들 및 실시 형태들은 방사선 방출 반도체 몸체와 관련해서도 공개되어 있다.
방법의 하나 이상의 실시 형태에 따르면, 제1 전도 타입을 갖는 제1 반도체 영역이 준비된다.
방법의 하나 이상의 실시 형태에 따르면, 제1 반도체 영역 상으로 활성 영역이 제공된다. 특히 활성 영역은 제1 반도체 영역 상으로 에피택셜 방식으로(epitaxially) 제공된다.
방법의 하나 이상의 실시 형태에 따르면, 활성 영역의 밴드 갭은 제조될 반도체 몸체의 가장자리 영역 내에서 확대된다. 예를 들어 활성 영역은 밴드 갭의 확대를 위해 가장자리 영역 내에서 도핑 된다. 도핑에 의해 예를 들어 가장자리 영역 내에서 활성 영역 내 빈 공간들이 생성된다. 빈 공간들은 예를 들어 가장자리 영역 내에서 활성 영역의 밴드 갭을 규정하도록 형성되어 있다.
방법의 하나 이상의 실시 형태에 따르면, 제2 전도 타입을 갖는 제2 반도체 영역이 제공된다. 특히 제2 반도체 영역은 활성 영역 상에 에피택셜 성장한다. 예를 들어 제2 반도체 영역은 활성 영역의 도핑 이후에 제공된다.
활성 영역의 도핑 이후에 제2 영역이 성장함으로써, 측면 방향들로 활성층 내 도핑 된 가장자리 영역의 폭은 특히 작게 구현될 수 있다. 그에 따라 바람직하게 특히 작은 측면 연장부를 갖는 반도체 몸체들이 제조될 수 있다. 상기 유형의 반도체 몸체는 100㎚ 내지(경계 포함) 10㎛의 최대 측면 연장부를 가질 수 있다.
특히 본 출원서에 기술된 방법에서는 우선 제1 반도체 영역이 준비된다. 예를 들어 상기 준비 이후에 활성 영역이 제공된다. 활성 영역의 밴드 갭이 가장자리 영역 내에서 확대된 이후에, 특히 제2 반도체 영역의 제공이 이루어진다.
방법의 하나 이상의 실시 형태에 따르면, 활성 영역의 밴드 갭의 확대를 위해 도핑이 이루어지는데, 이때 상기 활성 영역의 도핑 시 제1 도펀트가 가장자리 영역 내에서 활성 영역 내로 삽입된다. 예를 들어 기체상, 액체상 또는 고체상의 p-도핑 재료가 가장자리 영역 내에서 활성 영역 내로 확산한다.
방법의 하나 이상의 실시 형태에 따르면, 활성 영역의 도핑 이전에, 가장자리 영역이 마스크(mask)를 포함하지 않도록, 상기 활성 영역 상으로 마스크가 제공된다. 마스크는 예를 들어 중앙 영역 및 상기 중앙 영역과 가장자리 영역 사이에 배치되어 있는 전이 영역을 덮는다.
마스크는 특히, 제1 도펀트가 이와 같은 마스크를 통해 활성 영역 내로 확산하지 않도록 형성되어 있다. 그에 따라 마스크는 제1 도펀트에 대해 투과성을 갖지 않는다.
예를 들어 활성 영역의 제공 이후에 중간층이 상기 활성 영역 상으로 전체 면적으로 성장한다. 중간층으로는 예를 들어 GaAs와 같은 반도체 복합재가 고려된다.
중간층은 예를 들어 활성 영역의 도핑 이전에, 활성 영역의 가장자리 영역 또는 장벽층의 가장자리 영역이 노출되도록 구조화된다. 상기 유형의 구조화는 리소그래피 공정(lithographic process)에 의해 이루어질 수 있다. 이와 같은 경우에 구조화된 중간층이 마스크를 형성한다.
대안적으로 또는 추가적으로, 또 다른 하나의 중간층이 중간층 상에 제공되는 것도 가능하다. 또 다른 중간층으로는 예를 들어 SiO2, SiN 또는 SiOn이 고려된다. 이와 같은 경우에 마스크로 또 다른 중간층이 고려된다. 이와 같은 경우에, 중간층은 활성 영역 위에 전체 면적으로 배치될 수 있고, 또 다른 중간층은 오로지 중앙 영역 내에서, 그리고 전이 영역 내에서만 완전히 배치될 수 있다.
방법의 하나 이상의 실시 형태에 따르면, 마스크는 제2 반도체 영역의 제공 이전에 제거된다. 마스크가 또 다른 중간층에 의해 형성되어 있으면, 중간층도 제2 반도체 영역의 제공 이전에 마찬가지로 제거될 수 있다. 특히 중간층 및 또 다른 중간층은 공통의 방법 단계에서 제거된다. 중간층 또는 중간층과 또 다른 중간층은 예를 들어 구연산을 이용한 습식 화학 에칭 공정(wet chemical etching process)에 의해 제거된다.
바람직하게 중간층은, 특히 도핑 시 외부 영향들로부터 활성 영역을 적어도 국부적으로 보호한다. 그에 따라 제2 반도체 영역은 마스크의 제거 이후에 활성 영역 상으로 특히 우수하게 제공될 수 있다.
방법의 하나 이상의 실시 형태에 따르면, 제2 반도체 영역은 제공 시 제2 도펀트에 의해 도핑 된다. 이와 같은 경우에 제2 반도체 영역은 활성 영역의 도핑과 무관하게 생성된다. 계속해서 제2 반도체 영역은 제1 반도체 영역의 생성과 무관하게 생성될 수 있다. 그에 따라 바람직하게 제2 반도체 영역은, 특히 제1 반도체 영역의 성장 시스템(growth system)과 다른 성장 시스템에서 생성되고, 도핑 될 수 있다. 그에 따라 도펀트 견인(dopant protraction)이 바람직하게 최소화될 수 있고, 제2 반도체 영역은 특히 얇게 구현될 수 있다.
다음에서 방사선 방출 반도체 몸체, 방사선 방출 반도체 칩 및 방사선 방출 반도체 몸체의 제조 방법이 실시예들 및 관련 도면들의 참조에 의해 더 상세하게 설명된다.
도 1 내지 도 3은 하나의 실시예에 따른 반도체 몸체의 제조 시 방법 단계들의 개략적인 단면도들이고,
도 4는 하나의 실시예에 따른 방사선 방출 반도체 칩의 개략적인 단면도이다.
도면들에서 동일한, 동일한 형태의, 또는 동일하게 작용하는 요소들에는 동일한 도면 부호들이 제공되어 있다. 도면들 및 상기 도면들에 도시된 요소들의 상호 크기 비율들은 척도에 적합한 것으로 간주하지 않는다. 오히려 개별적인 요소들은 더 나은 도해를 위해, 그리고/또는 더 나은 이해를 위해 과도하게 크게 도시될 수 있다.
도 1, 도 2 및 도 3의 실시예에 따른 방법에서는 도 1에 따라, 제1 전도 타입을 갖는 제1 반도체 영역(2)이 준비된다. 상기 제1 반도체 영역(2)은 예를 들어 n-도핑 되도록 형성되어 있다. 계속해서 상기 제1 반도체 영역(2)은 기판(12)상에 예를 들어 에피택셜 방식으로 생성된다. 상기 기판(12)으로는 특히 상기 제1 반도체 영역(2)의 성장 기판이 고려된다.
또 다른 하나의 단계에서는 활성 영역(4)이 상기 제1 반도체 영역(2) 상으로, 특히 전체 면적으로 제공된다. 또한, 장벽층(8)이 상기 활성 영역(4) 상으로, 특히 전체 면적으로 제공된다. 예를 들어 상기 활성 영역(4)은 상기 제1 반도체 영역(2) 상으로 에피택셜 방식으로 제공된다. 계속해서 상기 장벽층(8)이 상기 활성 영역(4) 상으로, 예를 들어 에피택셜 방식으로 제공된다.
또한, 상기 장벽층(8)의 제공 이후에 중간층(9)이 상기 장벽층(8) 상으로, 특히 전체 면적으로 제공된다. 예를 들어 상기 중간층(9)도 에피택셜 방식으로 제공된다.
상기 활성 영역(4) 및 상기 장벽층(8)은 특히 인듐 갈륨 알루미늄 인화물을 포함하고, 상기 중간층(9)은 특히 갈륨 비화물을 포함한다. 계속해서 상기 제1 반도체 영역(2)은 특히 인듐 알루미늄 인화물을 포함한다.
후속하여 중간층(9)은 도 2에 개략적으로 도시된 것처럼 구조화된다. 상기 중간층(9)은 예를 들어 리소그래피 공정에 의해 구조화된다. 구조화 이후에 구조화된 중간층(9)은 오로지 제조될 반도체 몸체(1)의 중앙 영역(6) 및 전이 영역(7)만을 덮는다. 다시 말해, 장벽층(8)은 상기 중간층(9)의 제거에 의해, 상기 중앙 영역(6)을 완전히 둘러싸는 가장자리 영역(5) 내에서 노출된다.
후속하여 또 다른 하나의 중간층(10)이 상기 중앙 영역(6) 내 상기 중간층(9) 상에, 특히 전체 면적으로 제공될 수 있다. 대안적으로, 또 다른 중간층(10)이 중간층(9)의 구조화 이전에 상기 중간층(9) 상으로, 특히 전체 면적으로 제공되는 것도 가능하다. 이와 같은 경우에 상기 중간층(9) 및 상기 또 다른 중간층(10)은 예를 들어 리소그래피 공정에 의해 구조화됨으로써, 결과적으로 장벽층(8)이 가장자리 영역(5) 내에서 노출된다.
상기 중간층(9) 및 상기 또 다른 중간층(10)은 마스크(11)를 형성한다. 또 다른 하나의 단계에서는 활성 영역(4)이 가장자리 영역(5) 내에서 제1 도펀트(13)에 의해 도핑 된다. 이 경우, 마스크(11)는 중앙 영역(6) 내로 상기 제1 도펀트(13)의 확산을 방지한다. 그러나 상기 제1 도펀트(13)가 이와 같은 단계에서 측면 방향들로 국부적으로 상기 마스크(11) 아래로 확산하는 것도 가능하다.
이와 같은 경우에 상기 활성 영역(4)은, 중앙 영역(6) 내 제1 도펀트(13)의 밀도보다 더 큰 가장자리 영역(5) 내 제1 도펀트(13)의 밀도를 갖는다. 그에 따라 상기 활성 영역(4)은, 중앙 영역(6) 내 밴드 갭보다 대략 80meV만큼 더 큰 가장자리 영역(5) 내 밴드 갭을 갖는다.
제1 도펀트(13)가 측면 방향들로 국부적으로 마스크(11) 아래로도 확산하기 때문에, 가장자리 영역(5)으로부터 중앙 영역(6) 쪽으로 활성 영역(4) 내 제1 도펀트(13)의 밀도가 연속적으로 감소한다. 상기 제1 도펀트(13)가 상기 마스크(11) 아래로 확산하는 영역은 전이 영역(7)에 상응한다. 상기 전이 영역(7)은 측면 방향들로 상기 가장자리 영역(5)과 상기 중앙 영역(6) 사이에 배치되어 있다.
상기 전이 영역(7)의 폭은 최대 상기 활성 영역(4)의 두께 및 상기 장벽층(8)의 두께만큼이다. 다시 말해, 상기 제1 도펀트(13)는 측면 방향들로 최대 상기 활성 영역(4) 및 상기 장벽층(8)의 두께만큼 상기 마스크(11) 아래 상기 활성 영역(4) 내로 확산할 수 있다.
또 다른 하나의 방법 단계에서는, 도 3에 개략적으로 도시된 것처럼, 마스크(11)가 에칭 공정에 의해 제거된다. 상기 마스크(11), 특히 중간층(9) 및 또 다른 중간층(10)은 장벽층(8)이 완전히 노출되도록 제거된다.
후속하여 제2 전도 타입을 갖는 제2 반도체 영역(3)이 노출된 장벽층(8) 상으로 제공된다. 상기 제2 반도체 영역(3)은 예를 들어 p-도핑 되도록 형성되어 있다. 상기 제2 반도체 영역(3)은 상기 장벽층(8) 상으로 특히 에피택셜 방식으로 제공된다. 또한, 상기 제2 반도체 영역(3)은 제공 시 제2 도펀트(14)에 의해 도핑 된다.
예를 들어 제1 도펀트(13)와 제2 도펀트(14)는 서로 다르다. 이와 같은 경우에 상기 제1 도펀트(13)는 Zn에 의해 형성될 수 있고, 상기 제2 도펀트(14)는 Mg에 의해 형성될 수 있다. 이 경우, 특히 상기 제2 반도체 영역(3)은 상기 제1 도펀트(13)를 포함하지 않는다.
대안적으로 제1 도펀트(13)와 제2 도펀트(14)는 동일하다. 이와 같은 경우에 상기 제1 도펀트(13) 및 상기 제2 도펀트(14)는 Zn에 의해 형성되어 있다.
상기 도펀트들(13, 14)이 서로 다르거나, 또는 동일한 경우를 위해, 상기 제2 반도체 영역(3)은 활성 영역(4)과 다르게, 가장자리 영역(5) 내에서, 그리고 중앙 영역(6) 내에서 측면 방향들로, 그리고/또는 수직 방향으로 동일한 밴드 갭을 갖는다.
또한, 상기 제2 반도체 영역(3)의 제공 이후에 상기 제2 반도체 영역(3)의 패시베이션(passivation)을 위한 마감층(15)이 상기 제2 반도체 영역(3) 상으로 성장한다. 상기 마감층(15)은 예를 들어 GaAs와 같은 반도체 재료를 포함한다.
후속하여 기판(12)이 제1 반도체 영역(2)으로부터 제거될 수 있다(본 도면에 도시되지 않음).
도 4의 실시예에 따른 방사선 방출 반도체 칩(16)은, 예를 들어 도 1 내지 도 3과 관련하여 도시된 방법에 의해 제조된 방사선 방출 반도체 몸체(1)를 포함한다. 상기 방사선 방출 반도체 몸체(1)는 제1 반도체 영역(2), 제2 반도체 영역(3) 및 상기 제1 반도체 영역(2)과 상기 제2 반도체 영역(3) 사이에 배치되어 있는 활성 영역(4)을 포함한다. 이와 같은 경우에, 예를 들어 도 1 내지 도 3과 관련하여 도시된 것처럼, 기판(12)은 상기 제1 반도체 영역(2)으로부터 제거되어 있다.
상기 제1 반도체 영역(2) 상에는 제1 접촉층(17)이 배치되어 있다. 계속해서 상기 제2 반도체 영역(3) 상에는 제2 접촉층(18)이 배치되어 있다.
또한, 상기 제2 접촉층(18)은 캐리어(19) 상에 배치되어 있다. 상기 제2 접촉층(18)은 상기 캐리어(19)와 전기 전도성 접촉한다.
본 특허 출원서는 독일 특허 출원서 10 2020 106 113.7의 우선권을 청구하며, 그에 따라 상기 출원서의 공개 내용은 인용의 방식으로 본 출원서에 포함된다.
모든 특징 조합들이 명시적으로 기술되어 있지 않더라도, 도면들과 관련하여 기술된 특징들 및 실시예들은 또 다른 실시예들에 따라 서로 조합될 수 있다. 계속해서 도면들과 관련하여 기술된 실시예들은 대안적으로 또는 추가적으로 일반 부분의 상세 설명에 따른 또 다른 특징들을 가질 수 있다.
본 발명은 실시예들을 참조하는 설명에 의해 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하며, 이는 비록 이와 같은 특징 또는 이와 같은 조합 자체가 명시적으로 특허청구범위 또는 실시예들에 제시되어 있지 않은 경우에도, 특히 특징들의 각각의 조합을 특허청구범위 내에 포함한다는 사실을 의미한다.
1 방사선 방출 반도체 몸체
2 제1 반도체 영역
3 제2 반도체 영역
4 활성 영역
5 가장자리 영역
6 중앙 영역
7 전이 영역
8 장벽층
9 중간층
10 또 다른 중간층
11 마스크
12 기판
13 제1 도펀트
14 제2 도펀트
15 마감층
16 방사선 방출 반도체 몸체
17 제1 접촉층
18 제2 접촉층
19 캐리어

Claims (16)

  1. 방사선 방출 반도체 몸체(1)로서,
    - 제1 전도 타입(conductivity type)의 제1 반도체 영역(2),
    - 제2 전도 타입의 제2 반도체 영역(3) 및
    - 상기 제1 반도체 영역(2)과 상기 제2 반도체 영역(3) 사이의 활성 영역(4)을 포함하고,
    - 상기 활성 영역은 InGaAlP을 포함하고,
    - 상기 제1 전도 타입은 n-전도성을 갖도록(n-conductive) 형성되어 있고, 상기 제2 전도 타입은 p-전도성을 갖도록(p-conductive) 형성되어 있으며,
    - 상기 활성 영역(4)은 상기 반도체 몸체(1)의 중앙 영역(6) 내에서보다 상기 반도체 몸체(1)의 가장자리 영역(5) 내에서 더 큰 밴드 갭(band gap)을 갖고,
    - 상기 제2 반도체 영역(3)의 밴드 갭은 상기 가장자리 영역(5) 내에서와 상기 중앙 영역(6) 내에서 동일한, 방사선 방출 반도체 몸체.
  2. 제1항에 있어서,
    - 상기 활성 영역(4)은 상기 가장자리 영역(5) 내에서 제1 도펀트(dopant)(13)를 포함하고,
    - 상기 제1 도펀트(13)의 밀도는 상기 가장자리 영역(5)과 상기 중앙 영역(6) 사이의 상기 반도체 몸체(1)의 전이 영역(7) 내에서 측면 방향들로 연속적으로 감소하며,
    - 상기 전이 영역(7)의 폭은 최대 상기 활성 영역(4)의 두께만큼인, 방사선 방출 반도체 몸체.
  3. 제2항에 있어서,
    상기 활성 영역(4)은 상기 중앙 영역(6) 내에서 상기 제1 도펀트(13)를 포함하지 않는, 방사선 방출 반도체 몸체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 도펀트(13)는 p-도핑 재료(p-doping material)를 포함하는, 방사선 방출 반도체 몸체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 반도체 영역(3)은 제2 도펀트(14)를 포함하는, 방사선 방출 반도체 몸체.
  6. 제5항에 있어서,
    상기 제1 도펀트(13)와 상기 제2 도펀트(14)는 동일한, 방사선 방출 반도체 몸체.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 반도체 영역(3)은 상기 제1 도펀트(13)를 포함하지 않는, 방사선 방출 반도체 몸체.
  8. 제7항에 있어서,
    상기 활성 영역(4)은 상기 제2 도펀트(14)를 포함하지 않는, 방사선 방출 반도체 몸체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 활성 영역의 밴드 갭은 상기 가장자리 영역(5) 내에서 상기 중앙 영역(6) 내에서보다 최소 50meV만큼 내지 최대 150meV만큼 더 큰, 방사선 방출 반도체 몸체.
  10. 방사선 방출 반도체 칩(radiation-emitting semiconductor chip)으로서,
    - 제1항 내지 제9항 중 어느 한 항에 따른 방사선 방출 반도체 몸체(1),
    - 제1 반도체 영역(2) 상에 배치되어 있는 제1 접촉층 및
    - 제2 반도체 영역(3) 상에 배치되어 있는 제2 접촉층을 포함하는, 방사선 방출 반도체 칩.
  11. 제10항에 있어서,
    상기 제2 접촉층은 캐리어(carrier) 상에 배치되어 있는, 방사선 방출 반도체 칩.
  12. 방사선 방출 반도체 몸체(1)의 제조 방법으로서,
    - 제1 전도 타입을 갖는 제1 반도체 영역(2)을 준비하는 단계(이때 상기 제1 전도 타입은 n-전도성을 갖도록 형성되어 있고, 제2 전도 타입은 p-전도성을 갖도록 형성되어 있음),
    - 상기 제1 반도체 영역(2) 상으로 활성 영역(4)을 제공하는 단계(이때 상기 활성 영역은 InGaAlP을 포함함),
    - 제조될 반도체 몸체(1)의 가장자리 영역(5) 내에서 상기 활성 영역(4)의 밴드 갭을 확대하는 단계,
    - 제2 전도 타입을 갖는 제2 반도체 영역(3)을 제공하는 단계를 포함하는, 방사선 방출 반도체 몸체의 제조 방법.
  13. 제12항에 있어서,
    상기 활성 영역의 밴드 갭의 확대를 위해 도핑이 이루어지는데, 상기 활성 영역(4)의 도핑 시 제1 도펀트(13)를 상기 가장자리 영역(5) 내에서 상기 활성 영역(4) 내로 삽입하는, 방사선 방출 반도체 몸체의 제조 방법.
  14. 제13항에 있어서,
    상기 활성 영역(4)의 도핑 이전에, 상기 가장자리 영역(5)이 마스크(mask)를 포함하지 않도록, 상기 활성 영역(4) 상으로 마스크(11)를 제공하는, 방사선 방출 반도체 몸체의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 반도체 영역(3)의 제공 이전에 상기 마스크(11)를 제거하는, 방사선 방출 반도체 몸체의 제조 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 제2 반도체 영역(3)을 제공 시 제2 도펀트(14)에 의해 도핑하는, 방사선 방출 반도체 몸체의 제조 방법.
KR1020227030956A 2020-03-06 2021-02-22 방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법 KR20220137741A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020106113.7A DE102020106113A1 (de) 2020-03-06 2020-03-06 Strahlungsemittierender halbleiterkörper, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
DE102020106113.7 2020-03-06
PCT/EP2021/054312 WO2021175635A1 (de) 2020-03-06 2021-02-22 Strahlungsemittierender halbleiterkörper und dessen verfahren zur herstellung

Publications (1)

Publication Number Publication Date
KR20220137741A true KR20220137741A (ko) 2022-10-12

Family

ID=74673244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030956A KR20220137741A (ko) 2020-03-06 2021-02-22 방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법

Country Status (5)

Country Link
US (1) US20230120369A1 (ko)
JP (1) JP2023516427A (ko)
KR (1) KR20220137741A (ko)
DE (1) DE102020106113A1 (ko)
WO (1) WO2021175635A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708674A (en) 1995-01-03 1998-01-13 Xerox Corporation Semiconductor laser or array formed by layer intermixing
DE102010026518A1 (de) * 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US20170213934A1 (en) * 2016-01-25 2017-07-27 Google Inc. High-efficiency light emitting diode
US10396241B1 (en) 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction

Also Published As

Publication number Publication date
DE102020106113A1 (de) 2021-09-09
WO2021175635A1 (de) 2021-09-10
US20230120369A1 (en) 2023-04-20
JP2023516427A (ja) 2023-04-19

Similar Documents

Publication Publication Date Title
EP1766697B1 (en) Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7274040B2 (en) Contact and omnidirectional reflective mirror for flip chipped light emitting devices
US8679869B2 (en) Contact for a semiconductor light emitting device
KR102453206B1 (ko) 발광 다이오드 및 그 제조방법
US6828596B2 (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
US9214600B2 (en) Optoelectronic semiconductor chip
US7649193B2 (en) Semiconductor body and semiconductor chip comprising a semiconductor body
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
US10615309B2 (en) Light emitting diode
CN114038969B (zh) 一种led外延结构及led芯片
KR20220137741A (ko) 방사선 방출 반도체 몸체 및 방사선 방출 반도체 몸체의 제조 방법
TW201608735A (zh) 具電流限制之發光二極體
TWI594455B (zh) Photoelectric semiconductor chip and its manufacturing method
US20220231195A1 (en) Optoelectronic semiconductor component comprising connection regions, and method for producing the optoelectronic semiconductor component
US20160276541A1 (en) Light Emitting Diodes With Current Injection Enhancement From The Periphery
TWI668882B (zh) Light-emitting diode
US20180226534A1 (en) Method for producing a nitride semiconductor component, and nitride semiconductor component
US20090121245A1 (en) Optoelectronic Semiconductor Chip
US20220123172A1 (en) Optoelectronic semiconductor device comprising first and second regions of a first semiconductor layer and method for manufacturing an optoelectronic semiconductor device
US20230110324A1 (en) Optical devices with lateral current injection
TW201145610A (en) Semiconductor diode and method for manufacturing a semiconductor diode
WO2024052295A1 (en) Optoelectronic device and method for processing the same
US20200243709A1 (en) Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip