KR20220137094A - 반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법 - Google Patents

반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법 Download PDF

Info

Publication number
KR20220137094A
KR20220137094A KR1020227030776A KR20227030776A KR20220137094A KR 20220137094 A KR20220137094 A KR 20220137094A KR 1020227030776 A KR1020227030776 A KR 1020227030776A KR 20227030776 A KR20227030776 A KR 20227030776A KR 20220137094 A KR20220137094 A KR 20220137094A
Authority
KR
South Korea
Prior art keywords
axis
layer
target
edge
pitch
Prior art date
Application number
KR1020227030776A
Other languages
English (en)
Inventor
이타이 지도르
유발 루바쉐프스키
유리 파스코버
요람 유지엘
나다브 구트만
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20220137094A publication Critical patent/KR20220137094A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

반도체 디바이스의 제조에서 웨이퍼 상에 형성된 층들 사이의 오정합의 측정에 사용하기 위한 타겟(target)이 개시되며, 타겟은, 제1 주기적 구조물 쌍(first pair of periodic structures; FPPS) 및 제2 주기적 구조물 쌍(second pair of periodic structures; SPPS)을 포함하고, FPPS와 SPPS 각각은, 제1 에지(edge), 제2 에지, 제1 층의 일부로서 제1 영역에 형성되고 제1 피치 축을 따라 제1 피치를 갖는 복수의 제1 주기적 구조물 - 제1 피치 축은 제1 에지 또는 제2 에지 중 어느 하나에도 평행하지 않음 -, 및 제2 층의 일부로서 제2 영역에 형성되고 제2 피치 축을 따라 제1 피치를 갖는 복수의 제2 주기적 구조물을 포함하며, 제2 피치 축은 제1 피치 축에 일반적으로 평행하다.

Description

반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법
2020년 2월 7일에 출원되고 발명의 명칭이 "작은 타겟 및 광학 타겟과의 SEM 타겟의 통합을 위한 피타고라스 OVL 계측 타겟 설계(PYTHAGORAS OVL METROLOGY TARGET DESIGN FOR SMALL TARGETS AND INCORPORATION OF SEM TARGET WITH OPTICAL TARGET)"인 미국 특허 가출원 제62/971,800호와, 2020년 2월 18일에 출원되고 발명의 명칭이 "작은 타겟 및 광학 타겟과의 SEM 타겟의 통합을 위한 피타고라스 OVL 계측 타겟 설계"인 미국 특허 가출원 제62/978,253호에 대한 참조가 이루어지며, 이 가출원들의 개시가 이에 따라 참조에 의해 통합되고 이에 따라 이 가출원들의 우선권이 주장된다.
본 출원의 요지와 관련된 출원인의 다음 특허 및 특허 출원도 참조하며, 그 개시는 참조로 여기에 통합된다:
"오버레이를 결정하기 위한 장치 및 방법 그리고 이 장치 및 방법의 사용(APPARATUS AND METHODS FOR DETERMINING OVERLAY AND USES OF SAME)"이라는 발명의 명칭의 미국 특허 제7,608,468호;
"2개의 층 사이의 오정렬을 제어하기 위한 주기적 패턴 및 기술(PERIODIC PATTERNS AND TECHNIQUE TO CONTROL MISALIGNMENT BETWEEN TWO LAYERS)"이라는 발명의 명칭의 미국 특허 제9,476,698호; 및
"오버레이 마크, 오버레이 마크 설계의 방법 및 오버레이 측정의 방법(OVERLAY MARKS, METHODS OF OVERLAY MARK DESIGN AND METHODS OF OVERLAY MEASUREMENTS)"이라는 발명의 명칭의 미국 특허 제8,330,281호.
본 발명은 일반적으로 반도체 디바이스의 제조에 있어서의 오정합(misregistration)의 측정에 관한 것이다.
반도체 디바이스의 제조에서 오정합을 측정하기 위한 다양한 방법 및 시스템이 알려져 있다.
본 발명은 반도체 디바이스의 제조에서 오정합의 측정을 위한 개선된 방법 및 시스템을 제공하고자 한다.
따라서, 본 발명의 바람직한 실시예에 따라, 반도체 디바이스의 제조에서 웨이퍼 상에 형성된 적어도 하나의 제1 층과 적어도 하나의 제2 층 사이의 오정합 측정에 사용하기 위한 타겟(target)이 제공되며, 이 타겟은, 제1 주기적 구조물 쌍(first pair of periodic structures; FPPS) 및 제2 주기적 구조물 쌍(second pair of periodic structures; SPPS)을 포함하고, FPPS와 SPPS 각각은, 제1 FPPS 에지(edge)에 일반적으로 평행한 제1 에지 축; 제2 FPPS 에지에 일반적으로 평행한 제2 에지 축; 적어도 하나의 제1 층의 제1 FPPS 층의 일부로서 제1 영역에 형성되고 제1 피치 축을 따라 제1 피치를 갖는 복수의 제1 주기적 구조물 - 제1 피치 축은 제1 에지 축 또는 제2 에지 축 중 어느 하나에도 평행하지 않음 -; 및 적어도 하나의 제2 층의 제2 FPPS 층의 일부로서 제2 영역에 형성되고 제2 피치 축을 따라 제1 피치를 갖는 복수의 제2 주기적 구조물을 포함하며, 제2 피치 축은 제1 피치 축에 일반적으로 평행하고, 제1 영역 및 제2 영역은 적어도 부분적으로 서로 중첩된다.
본 발명의 바람직한 실시예에 따르면, 타겟은, 제3 주기적 구조물 쌍(third pair of periodic structures; TPPS) 및 제4 주기적 구조물 쌍(fourth pair of periodic structures; FoPPS)을 또한 포함하고, TPPS 및 FoPPS 각각은, 제1 TPPS 에지에 일반적으로 평행한 제3 에지 축; 제2 TPPS 에지에 일반적으로 평행한 제4 에지 축; 적어도 하나의 제1 층의 제1 TPPS 층의 일부로서 제3 영역에 형성되고 제3 피치 축을 따라 제2 피치를 갖는 복수의 제3 주기적 구조물 - 제3 피치 축은 제3 에지 축 또는 제4 에지 축 중 어느 하나에도 평행하지 않음 -; 및 적어도 하나의 제2 층의 제2 TPPS 층의 일부로서 제4 영역에 형성되고 제4 피치 축을 따라 제2 피치를 갖는 복수의 제4 주기적 구조물을 포함하며, 제4 피치 축은 제3 피치 축 및 제3 영역에 일반적으로 평행하고, 제4 영역은 적어도 부분적으로 서로 중첩된다.
본 발명의 바람직한 실시예에 따라, 제1 FPPS 층과 제1 TPPS 층은 동일한 층이고, 제2 FPPS 층과 제2 TPPS 층은 동일한 층이다. 대안적으로, 본 발명의 바람직한 실시예에 따라, 제1 FPPS 층 및 제1 TPPS 층이 상이한 층인 구성과, 제2 FPPS 층 및 제2 TPPS 층이 상이한 층인 구성 중 적어도 하나의 구성이 이루어진다.
바람직하게, 제3 피치 축은 일반적으로 제1 피치 축에 수직이다. 바람직하게, 제1 피치 축은 제1 에지 축과 일반적으로 45° 각도를 형성한다. 바람직하게는, 제2 에지 축은 일반적으로 제1 에지 축에 수직이다.
본 발명의 바람직한 실시예에 따라, 반도체 디바이스의 부분은 일반적으로 제1 반도체 디바이스 축에 평행하고 제1 피치 축은 일반적으로 제1 반도체 디바이스 축에 수직이다. 바람직하게, 타겟은 전자빔 감지부를 또한 포함하고, 전자빔 감지부는, 웨이퍼의 적어도 하나의 제1 층의 일부로서 형성된 복수의 제1 피처(feature) 및 웨이퍼의 적어도 하나의 제2 층의 일부로서 형성된 복수의 제2 피처를 포함한다. 본 발명의 바람직한 실시예에서, FPPS, SPPS 및 전자빔 감지부는 모두 웨이퍼 상의 단일 타겟 전용 구역에 형성된다. 바람직하게, 타겟은 단일 대칭점을 중심으로 회전 대칭이다.
대안적으로, 본 발명의 바람직한 실시예에 따라, 반도체 디바이스의 부분은 일반적으로 제1 반도체 축에 평행하고, 제1 피치 축은 제1 반도체 디바이스 축에 수직이 아니다. 본 발명의 바람직한 실시예에 따라, 제1 피치 축은 제1 반도체 디바이스 축과 일반적으로 45° 각도를 형성한다. 대안적으로, 본 발명의 바람직한 실시예에 따라, 타겟은 제1 크기를 갖고 타겟 전용 구역(target-dedicated region)에 형성되고, 타겟 전용 구역은 제2 크기를 가지며, 타겟은 제1 크기 대 제2 크기의 비율이 일반적으로 최대화되도록 타겟 전용 구역 내에서 배향된다.
바람직하게, 제1 피치 축, 제1 에지 축 및 제2 에지 축은, FPPS 또는 SPPS 중 하나가 광에 의해 조명될 때, 신호 축을 따른 원하는 출력 신호 - 신호 축은 제1 에지 축 또는 제2 에지 축 중 어느 하나에도 수직이 아님 -; 및 제1 노이즈 축 및 제2 노이즈 축을 따른 노이즈 출력 신호 - 제1 노이즈 축은 제1 에지 축에 일반적으로 수직이고 제2 노이즈 축은 제2 에지 축에 일반적으로 수직임 - 를 초래하도록 배열된다. 바람직하게, 노이즈 출력 신호와 원하는 출력 신호 사이의 중첩은 일반적으로 최소화된다.
본 발명의 또 다른 바람직한 실시예에 따라, 반도체 디바이스의 제조에서 웨이퍼 상에 형성된 적어도 하나의 제1 층과 적어도 하나의 제2 층 사이의 오정합을 측정하는 방법이 또한 제공되며, 이 방법은, 타겟이 위에 형성되는 웨이퍼를 제공하는 단계 - 타겟은, 제1 주기적 구조물 쌍(FPPS) 및 제2 주기적 구조물 쌍(SPPS)을 포함하고, FPPS와 SPPS 각각은, 제1 FPPS 에지에 일반적으로 평행한 제1 에지 축; 제2 FPPS 에지에 일반적으로 평행한 제2 에지 축; 적어도 하나의 제1 층의 제1 FPPS 층의 일부로서 제1 영역에 형성되고 제1 피치 축을 따라 제1 피치를 갖는 복수의 제1 주기적 구조물 - 제1 피치 축은 제1 에지 축 또는 제2 에지 축 중 어느 하나에도 평행하지 않음 -; 및 적어도 하나의 제2 층의 제2 FPPS 층의 일부로서 제2 영역에 형성되고 제2 피치 축을 따라 제1 피치를 갖는 복수의 제2 주기적 구조물을 포함하고, 제2 피치 축은 제1 피치 축에 일반적으로 평행하고, 제1 영역과 제2 영역은 적어도 부분적으로 서로 중첩됨 -; 입사 방사선으로 타겟을 조명하여 출력 신호들을 생성하는 단계; 및 출력 신호를 분석하여, 타겟의 층들 사이의 오정합 값을 생성하는 단계를 포함한다.
바람직하게, 출력 신호는, 신호 축을 따라 원하는 출력 신호 - 신호 축은 제1 에지 축 또는 제2 에지 축 중 어느 하나에도 수직이 아님 -; 및 제1 노이즈 축 및 제2 노이즈 축을 따른 노이즈 출력 신호를 포함하고, 제1 노이즈 축은 제1 에지 축에 일반적으로 수직이고 제2 노이즈 축은 제2 에지 축에 일반적으로 수직이다. 바람직하게, 노이즈 출력 신호와 원하는 출력 신호 사이의 중첩은 일반적으로 최소화된다.
본 발명의 바람직한 실시예에서, 출력 신호를 분석하는 단계는 출력 신호의 노이즈 출력 신호를 식별하고 제거하는 단계를 포함한다. 본 발명의 바람직한 실시예에서, 출력 신호는 산란계 오정합 계측 도구에 의해 생성된다.
본 발명은 도면과 관련된 이하의 상세한 설명으로부터 보다 충분히 이해되고 인식될 것이다.
도 1a는 본 발명의 타겟의 일 실시예의 단순화된 일반적으로 상부 평면도이다.
도 1b, 1c, 1d 및 1e는 도 1a에서 각각의 라인 B-B, C-C, D-D 및 E-E를 따라 취해진 도 1a에 도시된 타겟의 단순화된 단면도이다.
도 1f 및 1g는 각각 도 1a 내지 도 1e에 도시된 타겟의 제1 층 및 제2 층의 단순화된 상부 평면도이다.
도 2a는 적절하게 조명되었을 때 도 1a 내지 도 1g에 도시된 타겟의 일부에 의해 생성된 출력 신호의 단순화된 예시이다.
도 2b는 적절하게 조명될 때 종래 기술 타겟의 일부에 의해 생성된 출력 신호의 단순화된 예시이다.
도 3a는 본 발명의 타겟의 바람직한 실시예의 단순화된 일반 상부 평면도이다.
도 3b, 3c, 3d 및 3e는 도 3a에서 각각의 라인 B-B, C-C, D-D 및 E-E를 따라 취해진 도 3a에 도시된 타겟의 단순화된 단면도이다.
도 3f 및 3g는 각각 도 3a 내지 3e에 도시된 타겟의 제1 층 및 제2 층의 단순화된 상부 평면도이다.
도 4는 적절하게 조명되었을 때 도 3a 내지 도 3g에 도시된 타겟의 일부에 의해 생성된 출력 신호의 단순화된 예시이다.
도 5는 본 발명의 타겟의 또 다른 바람직한 실시예의 단순화된 일반 상부 평면도이다.
도 1a 내지 도 5를 참조하여 이하에서 설명되는 본 발명의 타겟은 바람직하게는 웨이퍼 상에 형성된 반도체 디바이스 구조물의 적어도 제1 층과 제2 층 사이의 오정합을 측정하기 위한 시스템 및 방법에 사용되며 일반적으로 반도체 디바이스를 위한 제조 프로세스의 일부로서 형성된다. 도 1a 내지 도 5를 참조하여 후술되는 시스템 및 방법에 의해 측정된 오정합은 제조되고 있는 반도체 디바이스의 다양한 층 사이의 오정합을 개선하기 위해 예를 들어, 리소그래피와 같은 반도체 디바이스를 위한 제조 프로세스의 부분을 조정하는 데 사용될 수 있다.
도 1a 내지 도 5를 참조하여 이하에 설명되는 타겟은 바람직하게는 웨이퍼 상에 반도체 디바이스를 형성하는 동안 웨이퍼 상에 형성된 적어도 제1 층 및 제2 층의 일부로서 형성된 주기적 표시(periodic indicia)를 포함한다. 주기적 표시는 바람직하게는 70 nm 내지 2000 nm, 보다 바람직하게는 300 nm 내지 700 nm의 피치, 및 피치의 10% 내지 90%, 가장 일반적으로 피치의 50%의 선폭을 갖는다. 각각의 주기적 표시는 분할될 수 있지만 반드시 그럴 필요는 없다. 주기적 표시가 분할되는 실시예에서, 주기적 표시의 각각은 복수의 주기적 하위 표시에 의해 정의된다. 바람직하게는, 주기적인 하위 표시의 피치는 타겟이 형성되는 웨이퍼 상의 반도체 디바이스의 기능적 특징의 치수와 같거나 비슷하지만, 반드시 그럴 필요는 없다.
예를 들어, 420 nm의 폭을 갖는 주기적 표시는 각각이 14 nm의 피치를 갖는 15개의 주기적 하위 표시로 형성될 수 있다. 타겟이 형성되는 층은 서로 인접한 층일 수 있으나 반드시 그럴 필요는 없으며, 50nm 내지 10,000nm 이상의 범위의 높이로 분리될 수 있다. 제1 층이 제2 층 아래에 형성될 수 있거나, 제2 층이 제1 층 아래에 형성될 수 있다. 본 발명의 일부 실시예에서, 제1 층 및 제2 층은 동일한 층일 수 있다. 적절한 오정합 도구의 방사선 소스와 층들 각각 사이의 임의의 재료는 방사선 소스에 의해 생성된 방사선에 대해 적어도 부분적으로 투명하다.
본 발명의 타겟이 도 1a 내지 도 5에 일반적으로 정사각형인 것으로 도시되어 있지만, 타겟은 임의의 적합한 형상일 수 있다는 것이 추가로 이해된다. 또한, 본 발명의 타겟은 어레이로 형성될 수 있으며, 바람직하게는 타겟이 오정합 측정에 유용한 타겟의 형성을 위해 할당된 웨이퍼 상의 최대 공간을 채우는 방식으로 형성될 수 있다.
본 발명은 오정합 측정 출력 신호의 신호 대 노이즈비(signal-to-noise ratio; SNR)를 향상시키는 타겟 및 그 사용 방법을 제공하고자 한다. 보다 구체적으로, 후술하는 바와 같이, SNR은 오정합 측정 동안 타겟의 에지에 의해 생성된 노이즈가, 노이즈와 출력 신호의 원하는 부분 사이의 중첩이 일반적으로 최소화되는 방향으로 전파되는 방식으로 타겟을 형성함으로써 개선되도록 추구된다.
각각 웨이퍼 상에 형성된 본 발명의 타겟의 일 실시예의 단순화된 일반 평면도인 도 1a, 도 1a에 도시된 타겟의 단순화된 단면도인 도 1b 내지 1e, 및 도 1a 내지 1e에 도시된 타겟의 제1 층과 제2 층의 단순화된 평면도인 도 1f 및 1g에 대한 참조가 이제 이루어진다.
도 1a 내지 도 1g에서 볼 수 있는 바와 같이, 웨이퍼(100) 상에 형성되는 것은 적어도 제1 층(102) 및 제2 층(104)이다. 바람직하게는, 제1 층(102) 및 제2 층(104)은 특히 반도체 디바이스 축(106) 및 반도체 디바이스 축(108) 중 어느 하나에 일반적으로 평행한 부분을 갖는 반도체 디바이스 피처(도시되지 않음)를 포함한다. 도 1a에서, 반도체 디바이스 축(106) 및 반도체 디바이스 축(108)은 서로 수직인 것으로 도시되어 있지만, 반드시 그럴 필요는 없다.
이해의 편의를 위해, 도 1a 내지 도 1g는 축척으로 그려지지 않았다는 것이 이해된다. 본 발명의 바람직한 실시예에서, 도시된 적어도 일부 피처는 웨이퍼 상에 또한 형성되는 다른 구조물에 의해 덮일 수 있고 전형적으로 덮인다는 것이 추가로 이해된다.
특히 도 1a에서 볼 수 있는 바와 같이, 본 발명의 일 실시예에서, 타겟(110)은 웨이퍼(100) 상의 타겟 전용 구역(111) 내에 형성된다. 전형적으로, 타겟 전용 구역(111)의 측부는 일반적으로 반도체 디바이스 축(106 및 108) 중 하나 또는 둘 모두에 평행하다. 본 발명의 바람직한 실시예에서, 타겟(110)의 크기 및 배향은 타겟 전용 구역(111)의 크기에 대한 타겟(110)의 크기의 비율을 일반적으로 최대화하도록 선택된다. 타겟(110)은 바람직하게는 제1 쌍의 주기적 구조물(FPPS)(112), 제2 쌍의 주기적 구조물(SPPS)(114), 제3 쌍의 주기적 구조물(TPPS)(116) 및 제4 쌍의 주기적 구조물(FoPPS)(118)을 포함한다.
FPPS(112) 및 SPPS(114) 각각은 한 쌍의 제1 에지(122) 및 한 쌍의 제2 에지(124)를 포함한다. 바람직하게는, 제1 에지(122)는 일반적으로 제1 에지 축(126)에 평행하고, 제2 에지(124)는 일반적으로 제2 에지 축(128)에 평행하다. 도 1a 내지 도 1g에 도시된 실시예에서, 제1 에지 축(126) 및 제2 에지 축(128)은 일반적으로 서로 수직이고, 제1 에지 축(126)은 x축에 평행하고 제2 에지 축(128)은 y축에 평행하다. 본 발명의 다른 실시예에서, 제1 에지 축(126)과 제2 에지 축(128)은 서로 수직이 아니다. 본 발명의 일 실시예에서, 에지 축(126 및 128)은 일반적으로 대응하는 반도체 디바이스 축(106 및 108)에 각각 평행하다.
특히 도 1f 및 도 1g에서 볼 수 있는 바와 같이, FPPS(112) 및 SPPS(114) 각각의 주기적 구조물은 바람직하게는 x'축에 평행한 제1 피치 축(132)을 따라 주기적이며, FPPS(112) 및 SPPS(114)의 적절한 측정은 x' 방향에서 제1 층(102)과 제2 층(104) 사이의 오정합과 관련된 출력 신호를 제공한다. 특히 도 1a에서 볼 수 있는 바와 같이, FPPS(112) 및 SPPS(114)는 함께 x' 타겟 부분(134)을 형성한다. 제1 피치 축(132)이 제1 에지 축(126) 또는 제2 에지 축(128) 중 어느 하나와 평행하지 않다는 것이 본 발명의 특정 피처이다. 본 발명의 바람직한 실시예에서, 제1 피치 축(132)은 제1 에지 축(126) 및 제2 에지 축(128) 중 하나 또는 둘 모두와 일반적으로 45° 각도를 형성한다.
유사하게, TPPS(116) 및 FoPPS(118) 각각은 한 쌍의 제1 에지(142) 및 한 쌍의 제2 에지(144)를 포함한다. 바람직하게는, 제1 에지(142)는 일반적으로 제1 에지 축(146)에 평행하고, 제2 에지(144)는 일반적으로 제2 에지 축(148)에 평행하다. 도 1a 내지 도 1g에 도시된 실시예에서, 제1 에지 축(146) 및 제2 에지 축(148)은 일반적으로 서로 수직이고, 제1 에지 축(146)은 x축에 평행하고 제2 에지 축(148)은 y축에 평행하다. 본 발명의 다른 실시예에서, 제1 에지 축(146)과 제2 에지 축(148)은 서로 수직이 아니다. 본 발명의 일 실시예에서, 에지 축(146 및 148)은 일반적으로 대응하는 반도체 디바이스 축(106 및 108)에 각각 평행하다.
특히 도 1f 및 도 1g에서 볼 수 있는 바와 같이, TPPS(116) 및 FoPPS(118) 각각의 주기적 구조물은 바람직하게는 y'축에 평행한 제2 피치 축(152)을 따라 주기적이며, TPPS(116) 및 FoPPS(118)의 적절한 측정은 y' 방향에서 제1 층(102)과 제2 층(104) 사이의 오정합과 관련된 출력 신호를 제공한다. 특히 도 1a에서 볼 수 있는 바와 같이, TPPS(116) 및 FoPPS(118)는 함께 y' 타겟 부분(154)을 형성한다. 제2 피치 축(152)이 제1 에지 축(126) 또는 제2 에지 축(128) 중 어느 하나에도 평행하지 않다는 것이 본 발명의 특정 피처이다. 본 발명의 바람직한 실시예에서, 제2 피치 축(152)은 제1 에지 축(126) 및 제2 에지 축(128) 중 하나 또는 둘 모두와 일반적으로 45° 각도를 형성한다.
도 1b 내지 도 1g에 도시된 바와 같이, FPPS(112)는 바람직하게는 제1 층(102)의 일부로서 형성된 복수의 제1 주기적 구조물(162) 및 제2 층(104)의 일부로서 형성된 복수의 제2 주기적 구조물(164)을 포함한다. 바람직하게는, SPPS(114)는 제1 층(102)의 일부로서 형성된 복수의 제1 주기적 구조물(166) 및 제2 층(104)의 일부로서 형성된 복수의 제2 주기적 구조물(168)을 포함한다. 바람직하게는, 제1 주기적 구조물(162)이 형성되는 FPPS(112)의 영역 및 제2 주기적 구조물(164)이 형성되는 FPPS(112)의 영역은 적어도 부분적으로 서로 중첩된다. 유사하게, 제1 주기적 구조물(166)이 형성되는 SPPS(114)의 영역 및 제2 주기적 구조물(168)이 형성되는 SPPS(114)의 영역은 적어도 부분적으로 서로 중첩된다.
바람직하게는, 주기적 구조물(162 및 164)은 제1 피치 축(132)을 따른 피치(K)를 특징으로 하고, 주기적 구조물(166 및 168)은 제1 피치 축(132)을 따른 피치(L)를 특징으로 한다. 본 발명의 바람직한 실시예에서, 피치 K와 피치 L은 동일한 값을 갖는다. 바람직하게, 특히 도 1b에서 볼 수 있는 바와 같이, 제2 주기적 구조물(164)은 제1 주기적 구조물(162)에 대해 x' 방향으로 미리 결정된 거리만큼 이동(shift)된다. 제1 주기적 구조물(162)과 제2 주기적 구조물(164) 사이의 이동의 크기 및 방향은 제1 미리 결정된 오프셋(first predetermined offset; FPO), f1로서 표현된다. FPO f1은 x'축에 평행한 축을 따른 제1 방향과 제1 크기를 특징으로 한다. FPO f1은 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다.
전술한 바와 같이, FPO f1의 크기 및 방향은 타겟(110)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(162)과 제2 주기적 구조물(164) 사이의 이동을 특징화한다. 층(102)과 층(104) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(162)과 제2 주기적 구조물(164) 사이의 실제 이동은 FPO f1과 오정합의 벡터 합과 동일하다.
유사하게, 특히 도 1c에서 볼 수 있는 바와 같이, 제2 주기적 구조물(168)은 제1 주기적 구조물(166)에 대해 x' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(166)과 제2 주기적 구조물(168) 사이의 이동의 크기 및 방향은 제2 미리 결정된 오프셋(second predetermined offset; SPO), f2로서 표현된다. SPO f2는 x'축에 평행한 축을 따른 제2 방향과 제2 크기를 특징으로 한다. SPO f2는 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다. 본 발명의 바람직한 실시예에서, SPO f2의 크기는 FPO f1의 크기와 동일한 값을 가지며, SPO f2의 방향은 FPO f1의 방향과 반대이다.
전술한 바와 같이, SPO f2의 크기 및 방향은 타겟(110)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(166)과 제2 주기적 구조물(168) 사이의 이동을 특징화한다. 층(102)과 층(104) 사이의 오정렬이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(166)과 제2 주기적 구조물(168) 사이의 실제 이동은 SPO f2와 오정합의 벡터 합과 동일하다.
특히 도 1d 내지 도 1e에 도시된 바와 같이, TPPS(116)는 바람직하게는 제1 층(102)의 일부로서 형성된 복수의 제1 주기적 구조물(172) 및 제2 층(104)의 일부로서 형성된 복수의 제2 주기적 구조물(174)을 포함한다. 바람직하게는, FoPPS(118)는 제1 층(102)의 일부로서 형성된 복수의 제1 주기적 구조물(176) 및 제2 층(104)의 일부로서 형성된 복수의 제2 주기적 구조물(178)을 포함한다.
본 발명의 또 다른 실시예에서, x' 타겟 부분(134)은 웨이퍼(100) 상에 형성된 제1 층 쌍 사이의 오정합 측정에 사용될 수 있고, y' 타겟 부분(154)은 웨이퍼(100) 상에 형성된 상이한 층 쌍 사이의 오정합 측정에 사용될 수 있다. 이러한 일 실시예에서, x' 타겟 부분(134)의 주기적 구조물(162, 164, 166, 및 168)은 층(102 및 104)의 일부로서 형성되고, y' 타겟 부분(154)의 주기적 구조물(172, 174, 176, 및 178)은 층(102)과 층(104) 이외의 웨이퍼(100) 상의 층의 일부로서 형성된다. 또 다른 그러한 실시예에서, x' 타겟 부분(134)의 주기적 구조물(162, 164, 166 및 168)은 층(102 및 104)의 일부로서 형성되고, y' 타겟 부분(154)의 주기적 구조물(172, 174, 176, 및 178) 중 일부는 층(102 및 104) 중 하나의 일부로서 형성되는 한편, 나머지 주기적 구조물(172, 174, 176 및 178)은 층(102)도 아니고 층(104)도 아닌 웨이퍼(100) 상의 층의 일부로서 형성된다.
바람직하게는, 제1 주기적 구조물(172)이 형성되는 TPPS(116)의 영역 및 제2 주기적 구조물(174)이 형성되는 TPPS(116)의 영역은 적어도 부분적으로 서로 중첩된다. 유사하게, 제1 주기적 구조물(176)이 형성되는 FoPPS(118)의 영역 및 제2 주기적 구조물(178)이 형성되는 FoPPS(118)의 영역은 적어도 부분적으로 서로 중첩된다.
바람직하게는, 주기적 구조물(172 및 174)은 제2 피치 축(152)을 따른 피치 M을 특징으로 하고, 주기적 구조물(176 및 178)은 제2 피치 축(152)을 따른 피치 N을 특징으로 한다. 본 발명의 바람직한 실시예에서 피치 M과 피치 N은 동일한 값을 갖는다. 본 발명의 다른 실시예에서, 피치 K, L, M 및 N 중 임의의 또는 전부는 동일한 값을 갖는다. 바람직하게는, 특히 도 1d에서 볼 수 있는 바와 같이, 제2 주기적 구조물(174)은 제1 주기적 구조물(172)에 대해 y' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(172)과 제2 주기적 구조물(174) 사이의 이동의 크기 및 방향은 제3 미리 결정된 오프셋(third predetermined offset; TPO), f3으로서 표현된다. TPO f3은 y'축에 평행한 축을 따른 제1 방향과 제3 크기를 특징으로 한다. TPO f3은 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다.
전술한 바와 같이, TPO f3의 크기 및 방향은 타겟(110)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(172)과 제2 주기적 구조물(174) 사이의 이동을 특징화한다는 것이 이해된다. 층(102)과 층(104) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(172)과 제2 주기적 구조물(174) 사이의 실제 이동은 TPO f3과 오정합의 벡터 합과 동일하다.
유사하게, 특히 도 1e에서 볼 수 있는 바와 같이, 제2 주기적 구조물(178)은 제1 주기적 구조물(176)에 대해 y' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(176)과 제2 주기적 구조물(178) 사이의 이동의 크기 및 방향은 제4 미리 결정된 오프셋(fourth predetermined offset; FoPO), f4로서 표현된다. FoPO f4는 y'축에 평행한 축을 따른 제2 방향과 제4 크기를 특징으로 한다. FoPO f4는 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다. 본 발명의 바람직한 실시예에서, FoPO f4의 크기는 TPO f3의 크기와 동일한 값을 가지며, FoPO f4의 방향은 TPO f3의 방향과 반대이다.
전술한 바와 같이, FoPO f4의 크기 및 방향은 타겟(110)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(176)과 제2 주기적 구조물(178) 사이의 이동을 특징화한다는 것이 이해된다. 층(102)과 층(104) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(176)과 제2 주기적 구조물(178) 사이의 실제 이동은 FoPO f4와 오정합의 벡터 합과 동일하다.
도 1a 내지 도 1g에 도시된 실시예에서, 특히 도 1b에 도시된 바와 같이, 제1 주기적 구조물(162)과 제2 주기적 구조물(164)의 개별 주기적 구조물은 서로 완전히 또는 부분적으로 중첩된다. 본 발명의 또 다른 실시예에서, 제1 주기적 구조물(162)과 제2 주기적 구조물(164)이 형성되는 영역이 서로 중첩되지만, 제1 주기적 구조물(162)의 선택된 선폭, 제2 주기적 구조물(164)의 선폭, 피치 K, 피치 L, FPO f1 및 SPO f2는 제1 주기적 구조물(162)과 제2 주기적 구조물(164)의 개별 주기적 구조물이 개별 주기적 구조물들 사이에 중복되지 않고 x' 방향으로 교번하는 결과를 초래할 수 있다. 유사하게, 본 발명의 다른 실시예에서, 제1 주기적 구조물(162)의 선택된 선폭, 제2 주기적 구조물(164)의 선폭, 피치 K, 피치 L, FPO f1 및 SPO f2는 제1 주기적 구조물(162) 및 제2 주기적 구조물(164)의 개별 주기적 구조물 중 일부가 서로 완전히 또는 부분적으로 중첩되고, 제1 주기적 구조물(162)과 제2 주기적 구조물(164)의 개별 주기적 구조물 중 일부가 서로 x' 방향으로 교번하는 결과를 초래할 수 있다.
유사하게, 제1 주기적 구조물(166)과 제2 주기적 구조물(168), 제1 주기적 구조물(172)과 제2 주기적 구조물(174), 및 제1 주기적 구조물(176)과 제2 주기적 구조물(178)의 개별 주기적 구조물은 서로 중첩되거나 교번할 수 있다.
타겟(110)이 도 1a 내지 도 1g에 도시되고 위에서 설명된 실시예에서와 같이 x' 타겟 부분(134)과 y' 타겟 부분(154) 둘 다를 포함하지만, 본 발명의 또 다른 실시예에서 타겟(110)은 x' 타겟 부분(134)과 y' 타겟 부분(154) 중 단지 하나만을 포함할 수 있다는 것이 이해된다. 이러한 타겟은 각각 x' 방향 또는 y' 방향에서 층(102)과 층(104) 사이의 오정합의 측정에 유용하다.
이제, 적절하게 조명될 때 타겟(110)의 일부에 의해 생성된 출력 신호의 단순화된 예시인 도 2a 및 적절하게 조명될 때 종래 기술 타겟의 일부에 의해 생성된 출력 신호의 단순화된 예시인 도 2b에 대한 참조가 추가로 이루어진다. 도 2a 및 2b는 사실상 예시적이며 축척에 맞게 그려진 것이 아님을 이해해야 한다.
도 2a에 도시된 바와 같이, FPPS(112) 또는 SPPS(114) 중 하나인 x' 타겟 셀(202)은 산란계 오정합 계측 도구에 의한 적절한 조명 및 측정 시 출력 신호(210)를 생성한다. 타겟(110)의 측정에 유용한 산란계 오정합 계측 도구의 예는 미국 캘리포니아주 밀피타스 소재 KLA 코퍼레이션으로부터 상업적으로 입수 가능한 ATL™ 100이다.
출력 신호(210)는 일반적으로 x' 타겟 셀(202)에 의한 입사 방사선의 양의 1차 회절에 의해 생성된 원하는 신호 부분(212), 및 x' 타겟 셀(202)에 의한 입사 방사선의 음의 1차 회절에 의해 생성된 원하는 신호 부분(214)을 포함한다.
당업계에 알려져 있고 미국 특허 제9,476,698호, 미국 특허 제8,330,281호 및 문헌[M. Adel, D. Kandel, V. Levinski, J. Seligson, A. Kuniavsky, "Diffraction order control in overlay metrology: a review of the roadmap options," Proc. SPIE 6922, Metrology, Inspection, and Process Control for Microlithography XXII, 692202(14 March 2008)]에 더 자세히 설명된 바와 같이, 원하는 신호 부분(212)과 원하는 신호 부분(214) 사이의 차이는 층(102)과 층(104) 사이의 x' 방향의 오정합의 함수이고, x' 방향의 층(102)과 층(104) 사이의 오정합은 출력 신호(210)로부터 계산될 수 있다.
출력 신호(210)는 일반적으로 x' 타겟 셀(202)에 의한 입사 방사선의 0차 회절에 의해 생성된 신호 부분(216)을 더 포함한다. 신호 부분(212, 214 및 216) 각각과 연관되어 있는 것은 복수의 노이즈 부분(230)이다. 노이즈 부분(230)은 x' 타겟 셀(202)의 에지(122)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(232), 및 x' 타겟 셀(202)의 에지(124)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(234)을 포함한다.
당업계에 공지된 바와 같이, 모든 유사한 구조물에서와 같이, x' 타겟 셀(202)의 에지(122 및 124)는 각각의 에지 축(126 및 128)에 일반적으로 수직인 방향으로 입사 방사선을 회절시킨다. 따라서, 출력 신호(210)의 노이즈 부분(232)은 일반적으로 에지 축(126)에 대해 일반적으로 수직인 노이즈 축을 따라 전파되고 노이즈 부분(234)은 일반적으로 에지 축(128)에 일반적으로 수직인 노이즈 축을 따라 전파된다. 당업계에 공지된 바와 같이, 모든 유사한 주기적 구조물에서와 같이, FPPS(112) 및 SPPS(114) 각각은 피치 축(132)에 일반적으로 평행한 방향으로 입사 방사선을 회절시킨다. 따라서, 출력 신호(210)의 원하는 신호 부분(212 및 214)은 대응하는 피치 축(132)에 일반적으로 평행한 축(242)을 따라 위치한다.
피치 축(132)은 에지 축(126) 또는 에지 축(128) 중 어느 하나에도 수직이 아니므로, 본 발명의 타겟(110)의 x' 타겟 셀(202)을 적절한 입사 방사선으로 조명할 때, 에지(122 및 124)에 의한 입사 방사선의 회절에 의해 생성된 노이즈 부분(230)이 따라서 전파되는 축은 x' 타겟 셀(202)에 의해 회절되는 원하는 신호 부분(212 및 214)이 따라서 전파되는 축(242)과 평행하지 않다. 따라서, 도 2a에 도시된 바와 같이, 타겟(110)의 출력 신호(210)에 대한 노이즈 부분(230)의 원하지 않는 기여는 쉽게 식별되고 제거될 수 있고, 이에 의해 출력 신호(210)의 SNR을 개선할 수 있다.
피치 축(132)이 에지 축(126 및 128) 모두와 일반적으로 45° 각도를 형성하는 본 발명의 가장 바람직한 실시예에서, 노이즈 부분(230)이 따라서 전파되는 축은 FPPS(112) 및 SPPS(114)에 의해 회절된 원하는 신호 부분(212 및 214)이 따라서 전파되는 축(242)으로부터 최대로 가능한 평면 반경 거리(planar radial distance)에 위치한다. 따라서, 출력 신호(210)에 대한 노이즈 부분(230)의 원하지 않는 기여는 쉽게 식별되고 제거될 수 있고, 이에 의해 출력 신호(210)의 SNR을 개선할 수 있다.
대조적으로, 도 2b에 도시된 바와 같이, 반도체 디바이스의 웨이퍼 상에 형성된 층들 사이의 오정합의 측정에 유용한 종래 기술의 타겟에서, 타겟은 각각 에지(252 및 254)의 쌍으로 형성된 복수의 타겟 셀(250)을 포함한다. 타겟 셀(250)은 일반적으로 피치 축(272)을 따라 일반적으로 주기적이며, 피치 축(272)이 한 쌍의 에지(252 및 254) 중 하나에 일반적으로 수직인, 주기적 구조물(262 및 264)을 포함한다. 도 2b에 도시된 종래 기술의 타겟 셀의 실시예에서, 피치 축(272)은 일반적으로 에지(252)에 수직이다.
적절한 산란계 오정합 측정 도구에 의한 측정 시, 타겟 셀(250)은 신호(280)를 생성한다. 신호(280)는 원하는 신호 부분(282 및 284), 입사 방사선 신호 부분(286)의 0차 회절, 타겟 셀(250)의 에지(252)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(292), 및 타겟 셀(250)의 에지(254)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(294)을 전형적으로 포함한다.
피치 축(272)은 일반적으로 에지(252)에 수직이기 때문에, 노이즈 부분(292) 및 원하는 신호 부분(282) 모두는 단일 축(296)을 따라 전파되는 경향이 있다. 따라서, 출력 신호(280)에 대한 노이즈(292)의 원하지 않는 기여는 쉽게 식별 및 제거될 수 없으며, 따라서 출력 신호(280)는 본 발명의 타겟의 SNR보다 더 낮은 SNR을 갖는다.
도 2a는 FPPS(112) 또는 SPPS(114) 중 단지 하나에 대한 출력 신호(210)를 도시하지만, 일반적으로 FPPS(112) 및 SPPS(114) 모두가 측정되고, FPPS(112) 및 SPPS(114) 둘 다로부터의 출력 신호(210)는 층(102)과 층(104) 사이의 x' 방향의 오정합의 크기 및 방향을 모두 결정하기 위해 분석된다는 것이 이해된다.
산란계 오정합 측정 도구에 의한 TPPS(116) 및 FoPPS(118) 각각의 적절한 조명 및 측정 시, 도 2a를 참조하여 위에서 설명된 출력 신호(210)와 유사한 출력 신호가 생성된다는 것이 이해된다. 일반적으로, TPPS(116) 및 FoPPS(118) 각각에 의해 생성된 출력 신호는 축(242)이 피치 축(152)에 평행하도록 회전된 출력 신호(210)와 질적으로 동일하다. 따라서, 층(102)과 층(104) 사이의 y' 방향의 오정합은 TPPS(116) 및 FoPPS(118)에 의해 생성된 출력 신호로부터 계산될 수 있다.
보다 구체적으로, TPPS(116) 또는 FoPPS(118)에 의해 생성된 각각의 출력 신호는 대응하는 피치 축(152)에 일반적으로 평행한 축을 따라 위치하는 원하는 신호 부분(212 및 214)과 유사한 출력 신호의 원하는 신호 부분을 포함한다. 일반적으로, TPPS(116) 또는 FoPPS(118)에 의해 생성된 각각의 출력 신호는 축(152)의 방향과는 다른 방향으로 전파되는, 노이즈 부분(230)과 유사한 노이즈 부분을 더 포함한다.
각각 웨이퍼 상에 형성된 본 발명의 타겟의 바람직한 실시예의 단순화된 일반 평면도인 도 3a, 도 3a에 도시된 타겟의 단순화된 단면도인 도 3b 내지 3e, 및 도 3a 내지 3e에 도시된 타겟의 제1 층과 제2 층의 단순화된 평면도인 도 3f 및 3g에 대한 참조가 이제 이루어진다.
도 3a 내지 도 3g에서 볼 수 있는 바와 같이, 웨이퍼(300) 상에 형성되는 것은 적어도 제1 층(302) 및 제2 층(304)이다. 바람직하게는, 제1 층(302) 및 제2 층(304)은 특히 반도체 디바이스 축(306) 및 반도체 디바이스 축(308) 중 어느 하나에 일반적으로 평행한 부분을 갖는 반도체 디바이스 피처(도시되지 않음)를 포함한다. 도 3a에서, 반도체 디바이스 축(306) 및 반도체 디바이스 축(308)은 서로 수직인 것으로 도시되어 있지만, 반드시 그럴 필요는 없다.
이해의 편의를 위해, 도 3a 내지 도 3g는 축척대로 그려지지 않았다는 것이 이해된다. 본 발명의 바람직한 실시예에서, 도시된 적어도 일부 피처는 웨이퍼 상에 또한 형성되는 다른 구조물에 의해 덮일 수 있고 전형적으로 덮인다는 것이 추가로 이해된다.
특히 도 3a에서 볼 수 있는 바와 같이, 본 발명의 일 실시예에서, 타겟(310)은 웨이퍼(300) 상의 타겟 전용 구역(311) 내에 형성된다. 전형적으로, 타겟 전용 구역(311)의 측부는 일반적으로 반도체 디바이스 축(306 및 308) 중 하나 또는 둘 모두에 평행하다. 본 발명의 바람직한 실시예에서, 타겟(310)의 크기는 타겟 전용 구역(311)의 크기에 대한 타겟(310)의 크기의 비율을 일반적으로 최대화하도록 선택된다. 타겟(310)은 바람직하게는 제1 쌍의 주기적 구조물(FPPS)(312), 제2 쌍의 주기적 구조물(SPPS)(314), 제3 쌍의 주기적 구조물(TPPS)(316) 및 제4 쌍의 주기적 구조물(FoPPS)(318)을 포함한다.
FPPS(312) 및 SPPS(314) 각각은 한 쌍의 제1 에지(322) 및 한 쌍의 제2 에지(324)를 포함한다. 바람직하게는, 제1 에지(322)는 일반적으로 제1 에지 축(326)에 평행하고, 제2 에지(324)는 일반적으로 제2 에지 축(328)에 평행하다. 도 3a 내지 도 3g에 도시된 실시예에서, 제1 에지 축(326) 및 제2 에지 축(328)은 일반적으로 서로 수직이고, 제1 에지 축(326)은 x축에 평행하고 제2 에지 축(328)은 y축에 평행하다. 본 발명의 다른 실시예에서, 제1 에지 축(326)과 제2 에지 축(328)은 서로 수직이 아니다. 본 발명의 바람직한 실시예에서, 에지 축(326 및 328)은 각각 대응하는 반도체 디바이스 축(306 및 308)과 일반적으로 45°각도를 형성한다.
특히 도 3f 및 도 3g에서 볼 수 있는 바와 같이, FPPS(312) 및 SPPS(314) 각각의 주기적 구조물은 바람직하게는 x'축에 평행한 제1 피치 축(332)을 따라 주기적이며, FPPS(312) 및 SPPS(314)의 적절한 측정은 x' 방향에서 제1 층(302)와 제2 층(304) 사이의 오정렬과 관련된 출력 신호를 제공한다. 본 발명의 바람직한 실시예에서, x' 방향은 반도체 디바이스 축(306)의 방향과 동일하다. 특히 도 3a에서 볼 수 있는 바와 같이, FPPS(312) 및 SPPS(314)는 함께 x' 타겟 부분(334)을 형성한다. 제1 피치 축(332)이 제1 에지 축(326) 또는 제2 에지 축(328) 중 어느 하나에도 평행하지 않는다는 것이 본 발명의 특정 피처이다. 본 발명의 바람직한 실시예에서, 제1 피치 축(332)은 제1 에지 축(326) 및 제2 에지 축(328) 중 하나 또는 둘 모두와 일반적으로 45° 각도를 형성한다.
유사하게, TPPS(316) 및 FoPPS(318) 각각은 한 쌍의 제1 에지(342) 및 한 쌍의 제2 에지(344)를 포함한다. 바람직하게는, 제1 에지(342)는 일반적으로 제1 에지 축(346)에 평행하고, 제2 에지(344)는 일반적으로 제2 에지 축(348)에 평행하다. 도 3a 내지 도 3g에 도시된 실시예에서, 제1 에지 축(346)과 제2 에지 축(348)은 일반적으로 서로 수직이고, 제1 에지 축(346)은 x축에 평행하고 제2 에지 축(348)은 y축에 평행하다. 본 발명의 다른 실시예에서, 제1 에지 축(346)과 제2 에지 축(348)은 서로 수직이 아니다. 본 발명의 바람직한 실시예에서, 에지 축(346 및 348)은 각각 반도체 디바이스 축(306 및 308)에 대응하는 일반적으로 45° 각도를 형성한다.
특히 도 3f 및 도 3g에서 볼 수 있는 바와 같이, TPPS(316) 및 SPPS(318) 각각의 주기적 구조물은 바람직하게는 y'축에 평행한 제2 피치 축(352)을 따라 주기적이며, TPPS(316) 및 SPPS(318)의 적절한 측정은 y' 방향에서 제1 층(302)와 제2 층(304) 사이의 오정렬과 관련된 출력 신호를 제공한다. 본 발명의 바람직한 실시예에서, y' 방향은 반도체 디바이스 축(308)의 방향과 동일하다. 특히 도 3a에서 볼 수 있는 바와 같이, TPPS(316) 및 FoPPS(318)는 함께 y' 타겟 부분(354)을 형성한다. 제2 피치 축(352)이 제1 에지 축(326) 또는 제2 에지 축(328) 중 어느 하나에도 평행하지 않는다는 것이 본 발명의 특정 피처이다. 본 발명의 바람직한 실시예에서, 제2 피치 축(352)은 제1 에지 축(326) 및 제2 에지 축(128) 중 하나 또는 둘 모두와 일반적으로 45° 각도를 형성한다.
도 3b 내지 도 3g에 도시된 바와 같이, FPPS(312)는 바람직하게는 제1 층(302)의 일부로서 형성된 복수의 제1 주기적 구조물(362) 및 제2 층(304)의 일부로서 형성된 복수의 제2 주기적 구조물(364)을 포함한다. 바람직하게, SPPS(314)는 제1 층(302)의 일부로서 형성된 복수의 제1 주기적 구조물(366) 및 제2 층(304)의 일부로서 형성된 복수의 제2 주기적 구조물(368)을 포함한다. 바람직하게, 제1 주기적 구조물(362)이 형성되는 FPPS(312)의 영역 및 제2 주기적 구조물(364)이 형성되는 FPPS(312)의 영역은 적어도 부분적으로 서로 중첩된다. 비슷하게, 제1 주기적 구조물(366)이 형성되는 SPPS(314)의 영역 및 제2 주기적 구조물(368)이 형성되는 SPPS(314)의 영역은 적어도 부분적으로 서로 중첩된다.
바람직하게, 주기적 구조물(362 및 364)은 제1 피치 축(332)을 따른 피치 P를 특징으로 하고, 주기적 구조물(366 및 368)은 제1 피치 축(332)을 따른 피치 Q를 특징으로 한다. 본 발명의 바람직한 실시예에서, 피치 P와 피치 Q는 동일한 값을 갖는다. 바람직하게, 특히 도 3b에서 볼 수 있는 바와 같이, 제2 주기적 구조물(364)은 제1 주기적 구조물(362)에 대해 x' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(362)과 제2 주기적 구조물(364) 사이의 이동의 크기 및 방향은 제1 미리 결정된 오프셋(FPO), g1로서 표현된다. FPO g1은 x'축에 평행한 축을 따른 제1 방향과 제1 크기를 특징으로 한다. FPO g1은 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다.
전술한 바와 같이, FPO g1의 크기 및 방향은 타겟(310)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(362)과 제2 주기적 구조물(364) 사이의 이동을 특징화한다. 층(302)과 층(304) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(362)과 제2 주기적 구조물(364) 사이의 실제 이동은 FPO g1과 오정합의 벡터 합과 동일하다.
유사하게, 특히 도 3c에서 볼 수 있는 바와 같이, 제2 주기적 구조물(368)은 제1 주기적 구조물(366)에 대해 x' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(366)과 제2 주기적 구조물(368) 사이의 이동의 크기 및 방향은 제2 미리 결정된 오프셋(SPO), g2로서 표현된다. SPO g2는 x'축에 평행한 축을 따른 제2 방향과 제2 크기를 특징으로 한다. SPO g2는 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다. 본 발명의 바람직한 실시예에서, SPO g2의 크기는 FPO g1의 크기와 동일한 값을 가지며, SPO g2의 방향은 FPO g1의 방향과 반대이다.
전술한 바와 같이, SPO g2의 크기 및 방향은 타겟(310)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(366)과 제2 주기적 구조물(368) 사이의 이동을 특징화한다는 것이 이해된다. 층(302)과 층(304) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(366)과 제2 주기적 구조물(368) 사이의 실제 이동은 SPO g1과 오정합의 벡터 합과 동일하다.
특히 도 3d 및 3e에 도시된 바와 같이, TPPS(316)는 바람직하게는 제1 층(302)의 일부로서 형성된 복수의 제1 주기적 구조물(372) 및 제2 층(304)의 일부로서 형성된 복수의 제2 주기적 구조물(374)을 포함한다. 바람직하게는, FoPPS(318)는 제1 층(302)의 일부로서 형성된 복수의 제1 주기적 구조물(376) 및 제2 층(304)의 일부로서 형성된 복수의 제2 주기적 구조물(378)을 포함한다.
본 발명의 또 다른 실시예에서, x' 타겟 부분(334)은 웨이퍼(300) 상에 형성된 제1 층 쌍 사이의 오정합의 측정에 사용될 수 있고, y' 타겟 부분(354)은 웨이퍼(300) 상에 형성된 상이한 층 쌍 사이의 오정합의 측정에 사용될 수 있다. 이러한 일 실시예에서, x' 타겟 부분(334)의 주기적 구조물(362, 364, 366, 368)은 층(302 및 304)의 일부로서 형성되고, y' 타겟 부분(354)의 주기적 구조물(372, 374, 376, 및 378)은 층(302)과 층(304) 이외의 웨이퍼(300) 상의 층의 일부로서 형성된다. 또 다른 그러한 실시예에서, x' 타겟 부분(334)의 주기적 구조물(362, 364, 366 및 368)은 층(302 및 304)의 일부로서 형성되고, y' 타겟 부분(354)의 주기적 구조물(372, 374, 376, 및 378) 중 일부는 층(302 및 304) 중 하나의 일부로서 형성되는 한편, 나머지 주기적 구조물(372, 374, 376 및 378)은 층(302)도 아니고 층(304)도 아닌 웨이퍼(300) 상의 층의 일부로서 형성된다.
바람직하게는, 제1 주기적 구조물(372)이 형성되는 TPPS(316)의 영역 및 제2 주기적 구조물(374)이 형성되는 TPPS(316)의 영역은 적어도 부분적으로 서로 중첩된다. 유사하게, 제1 주기적 구조물(376)이 형성되는 FoPPS(318)의 영역 및 제2 주기적 구조물(378)이 형성되는 FoPPS(318)의 영역은 적어도 부분적으로 서로 중첩된다.
바람직하게, 주기적 구조물(372 및 374)은 제2 피치 축(352)을 따른 피치(R)를 특징으로 하고, 주기적 구조물(376 및 378)은 제2 피치 축(352)을 따른 피치(S)를 특징으로 한다. 본 발명의 바람직한 실시예에서, 피치 R과 피치 S는 동일한 값을 갖는다. 본 발명의 다른 실시예에서, 피치 P, Q, R 및 S 중 임의의 것 또는 전부는 동일한 값을 갖는다. 바람직하게, 특히 도 3d에서 볼 수 있는 바와 같이, 제2 주기적 구조물(374)은 제1 주기적 구조물(372)에 대해 y' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(372)과 제2 주기적 구조물(374) 사이의 이동의 크기 및 방향은 제3 미리 결정된 오프셋(TPO), g3으로서 표현된다. TPO g3은 y'축에 평행한 축을 따른 제1 방향과 제3 크기를 특징으로 한다. TPO g3은 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다.
전술한 바와 같이, TPO g3의 크기 및 방향은 타겟(310)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(372)과 제2 주기적 구조물(374) 사이의 이동을 특징화한다는 것이 이해된다. 층(302)과 층(304) 사이의 오정합이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(372)과 제2 주기적 구조물(374) 사이의 실제 이동은 TPO g3과 오정합의 벡터 합과 동일하다.
유사하게, 특히 도 3e에서 볼 수 있는 바와 같이, 제2 주기적 구조물(378)은 제1 주기적 구조물(376)에 대해 y' 방향으로 미리 결정된 거리만큼 이동된다. 제1 주기적 구조물(376)과 제2 주기적 구조물(378) 사이의 이동의 크기 및 방향은 제4 미리 결정된 오프셋(FoPO), g4로서 표현된다. FoPO g4는 y'축에 평행한 축을 따른 제2 방향과 제4 크기를 특징으로 한다. FoPO g4는 바람직하게는 10 nm 내지 100 nm, 더 바람직하게는 15 nm 내지 25 nm의 크기를 갖는다. 본 발명의 바람직한 실시예에서, FoPO g4의 크기는 TPO g3의 크기와 동일한 값을 가지며, FoPO g4의 방향은 TPO g3의 방향과 반대이다.
전술한 바와 같이, FoPO g4의 크기 및 방향은 타겟(310)이 완전한 정합 상태에 있을 때 제1 주기적 구조물(376)과 제2 주기적 구조물(378) 사이의 이동을 특징화한다는 것이 이해된다. 층(302)과 층(304) 사이의 오정렬이 0이 아닌 일반적인 경우에, 제1 주기적 구조물(376)과 제2 주기적 구조물(378) 사이의 실제 이동은 FoPO g4와 오정합의 벡터 합과 동일하다.
도 3a 내지 도 3g에 도시된 실시예에서, 특히 도 3b에 보여진 바와 같이, 제1 주기적 구조물(362) 및 제2 주기적 구조물(364)의 개별 주기적 구조물은 서로 완전히 또는 부분적으로 중첩된다. 본 발명의 또 다른 실시예에서, 제1 주기적 구조물(362) 및 제2 주기적 구조물(364)이 형성되는 영역이 서로 중첩되지만, 제1 주기적 구조물들(362)의 선택된 선폭, 제2 주기적 구조물(364)의 선폭, 피치 P, 피치 Q, FPO g1 및 SPO g2는 제1 주기적 구조물(362) 및 제2 주기적 구조물(364)의 개별 주기적 구조물이 개별 주기적 구조물들 사이에 중복되지 않고 x' 방향으로 교번하는 결과를 초래할 수 있다. 유사하게, 본 발명의 또 다른 실시예에서, 제1 주기적 구조물(362)의 선택된 선폭, 제2 주기적 구조물(364)의 선폭, 피치 P, 피치 Q, FPO g1 및 SPO g2는 제1 주기적 구조물(362) 및 제2 주기적 구조물(364)의 개별 주기적 구조물 중 일부가 서로 완전히 또는 부분적으로 중첩되고, 제1 주기적 구조물(362) 및 제2 주기적 구조물(364)의 개별 주기적 구조물 중 일부가 서로 x' 방향으로 교번하는 결과를 초래할 수 있다.
유사하게, 제1 주기적 구조물(366)과 제2 주기적 구조물(368), 제1 주기적 구조물(372)과 제2 주기적 구조물(374), 및 제1 주기적 구조물(376)과 제2 주기적 구조물(378)의 개별 주기적 구조물은 서로 중첩되거나 교번할 수 있다.
타겟(310)이 도 3a 내지 도 3g에 도시되고 위에서 설명된 실시예에서와 같이 x' 타겟 부분(334) 및 y' 타겟 부분(354) 둘 다를 포함하지만, 본 발명의 또 다른 실시예에서 타겟(310)은 x' 타겟 부분(334)과 y' 타겟 부분(354) 중 단지 하나만을 포함할 수 있다는 것이 이해된다. 이러한 타겟은 각각 x' 방향 또는 y' 방향에서 층(302)과 층(304) 사이의 오정합의 측정에 유용하다.
이제 적절하게 조명될 때 타겟(310)의 일부에 의해 생성된 출력 신호의 단순화된 예시인 도 4를 추가로 참조한다. 도 4는 본질적으로 예시적이며 축척에 맞게 도시된 것이 아님을 이해해야 한다.
도 4에 도시된 바와 같이, FPPS(312) 또는 SPPS(314) 중 하나인 x' 타겟 셀(402)은 산란계 오정합 계측 도구에 의한 적절한 조명 및 측정 시 출력 신호(410)를 생성한다. 타겟(310)의 측정에 유용한 산란계 오정합 계측 도구의 예는 미국 캘리포니아주 밀피타스 소재 KLA 코퍼레이션으로부터 상업적으로 입수 가능한 ATL™ 100이다.
출력 신호(410)는 일반적으로 x' 타겟 셀(402)에 의한 입사 방사선의 양의 1차 회절에 의해 생성된 원하는 신호 부분(412), 및 x' 타겟 셀402에 의한 입사 방사선의 음의 1차 회절에 의해 생성된 원하는 신호 부분(414)을 포함한다.
당업계에 알려져 있고 미국 특허 제9,476,698호, 미국 특허 제8,330,281호 및 문헌[M. Adel, D. Kandel, V. Levinski, J. Seligson, A. Kuniavsky, "Diffraction order control in overlay metrology: a review of the roadmap options," Proc. SPIE 6922, Metrology, Inspection, and Process Control for Microlithography XXII, 692202(14 March 2008)]에 더 자세히 설명된 바와 같이, 원하는 신호 부분(412)과 원하는 신호 부분(414) 사이의 차이는 층(302)와 층(304) 사이의 x' 방향의 오정합의 함수이고, x' 방향의 층(302)과 층(304) 사이의 오정합은 출력 신호(410)로부터 계산될 수 있다. 본 발명의 바람직한 실시예에서, x' 방향은 반도체 디바이스 축(306)의 방향과 동일하고, 반도체 디바이스 축(306) 방향으로 층(302)과 층(304) 사이의 오정합은 출력 신호(410)로부터 계산될 수 있다.
출력 신호(410)는 일반적으로 x' 타겟 셀(402)에 의한 입사 방사선의 0차 회절에 의해 생성된 신호 부분(416)을 더 포함한다. 신호 부분들(412, 414, 및 416) 각각과 연관되어 복수의 노이즈 부분(430)이 있다. 노이즈 부분(430)은 x' 타겟 셀(202)의 에지(322)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(432) 및 x' 타겟 셀(402)의 에지(324)에 의한 입사 방사선의 회절에 의해 생성되는 노이즈 부분(434)을 포함한다.
당업계에 공지된 바와 같이, 모든 유사한 구조에서와 같이, x' 타겟 셀(402)의 에지(322 및 324)는 각각의 에지 축(326 및 328)에 일반적으로 수직인 방향으로 입사 방사선을 회절시킨다. 따라서, 출력 신호(410)의 노이즈 부분(432)은 일반적으로 에지 축(326)에 대해 일반적으로 수직인 노이즈 축을 따라 전파되고 노이즈 부분(434)은 일반적으로 에지 축(328)에 일반적으로 수직인 노이즈 축을 따라 전파된다. 당업계에 공지된 바와 같이, 모든 유사한 주기적 구조물에서와 같이, FPPS(312) 및 SPPS(314) 각각은 피치 축(332)에 일반적으로 평행한 방향으로 입사 방사선을 회절시킨다. 따라서, 출력 신호(410)의 원하는 신호 부분(412 및 414)은 대응하는 피치 축(332)에 일반적으로 평행한 축(442)을 따라 위치한다.
피치 축(332)은 에지 축(326) 또는 에지 축(328) 중 어느 하나에도 수직이 아니므로, 본 발명의 타겟(310)의 x' 타겟 셀(402)을 적절한 입사 방사선으로 조명할 때, 에지(322 및 324)에 의한 입사 방사선의 회절에 의해 생성된 노이즈 부분(430)이 따라서 전파되는 축은 x' 타겟 셀(402)에 의해 회절되는 원하는 신호 부분(412 및 414)이 따라서 전파되는 축(442)에 평행하지 않는다. 따라서, 도 4에 도시된 바와 같이, 타겟(310)의 출력 신호(410)에 대한 노이즈 부분(430)의 원하지 않는 기여는 쉽게 식별되고 제거될 수 있고, 이에 의해 출력 신호(410)의 SNR을 개선할 수 있다.
피치 축(332)이 에지 축(326 및 328) 모두와 일반적으로 45° 각도를 형성하는 본 발명의 가장 바람직한 실시예에서, 노이즈 부분(430)이 따라서 전파되는 축은 FPPS(312) 및 SPPS(314)에 의해 회절된 원하는 신호 부분(412 및 414)이 따라서 전파되는 축(442)으로부터 최대로 가능한 평면 반경 거리에 위치한다. 따라서, 출력 신호(410)에 대한 노이즈 부분(430)의 원하지 않는 기여는 쉽게 식별되고 제거될 수 있고, 이에 의해 출력 신호(410)의 SNR을 개선할 수 있다.
도 4는 FPPS(312) 또는 SPPS(314) 중 단지 하나에 대한 출력 신호(410)를 도시하지만, 일반적으로 FPPS(312) 및 SPPS(314) 모두가 측정되고, FPPS(312) 및 SPPS(314) 둘 다로부터의 출력 신호(410)는 층(302)과 층(304) 사이의 x' 방향의 오정합의 크기 및 방향을 모두 결정하기 위해 분석된다는 것이 이해된다.
산란계 오정합 측정 도구에 의한 TPPS(316) 및 FoPPS(318) 각각의 적절한 조명 및 측정 시, 도 4를 참조하여 위에서 설명된 출력 신호(410)와 유사한 출력 신호가 생성된다는 것이 이해된다. 일반적으로, TPPS(316) 및 FoPPS(318) 각각에 의해 생성된 출력 신호는 축(442)이 피치 축(352)에 평행하도록 회전된 출력 신호(410)와 질적으로 동일하다. 따라서, 층(302)와 층(304) 사이의 y' 방향의 오정합은 TPPS(316) 및 FoPPS(318)에 의해 생성된 출력 신호로부터 계산될 수 있다.
보다 구체적으로, TPPS(316) 또는 FoPPS(318)에 의해 생성된 각각의 출력 신호는 대응하는 피치 축(352)에 일반적으로 평행한 축을 따라 위치하는 원하는 신호 부분(412 및 414)과 유사한 출력 신호의 원하는 신호 부분을 포함한다. 일반적으로, TPPS(316) 또는 FoPPS(318)에 의해 생성된 각각의 출력 신호는 축(352)의 방향과는 다른 방향으로 전파되는, 노이즈 부분(430)과 유사한 노이즈 부분을 더 포함한다.
이제 웨이퍼 상에 형성된 본 발명의 타겟의 또 다른 실시예의 간략화된 일반 평면도인 도 5를 참조한다. 이해의 편의를 위해, 도 5는 축척으로 도시되지 않았다는 것이 이해된다. 본 발명의 바람직한 실시예에서, 도시된 적어도 일부 피처는 웨이퍼 상에 또한 형성되는 다른 구조물에 의해 덮일 수 있고 전형적으로 덮인다는 것이 추가로 이해된다.
도 5에 도시된 바와 같이, 웨이퍼(500) 상에 적어도 제1 층(502) 및 제2 층(504)이 형성된다. 바람직하게는, 제1 층(502) 및 제2 층(504)은 특히 반도체 디바이스 축(506) 및 반도체 디바이스 축(508) 중 어느 하나에 일반적으로 평행한 부분을 갖는 반도체 디바이스 피처(도시되지 않음)를 포함한다. 도 5에서, 반도체 디바이스 축(506) 및 반도체 디바이스 축(508)은 서로 수직인 것으로 도시되어 있지만, 반드시 그럴 필요는 없다.
본 발명의 일 실시예에서, 타겟(510)은 웨이퍼(500) 상의 타겟 전용 구역(512) 내에 형성된다. 전형적으로, 타겟 전용 구역(512)의 측부는 일반적으로 반도체 디바이스 축(506 및 508) 중 하나 또는 둘 모두에 평행하다. 본 발명의 바람직한 실시예에서, 타겟(510)의 크기는 타겟 전용 구역(512)의 크기에 대한 타겟(510)의 크기의 비율을 일반적으로 최대화하도록 선택된다.
타겟(510)은 바람직하게는 산란계 감지부(520) 및 복수의 전자빔 감지부(530)를 포함한다. 바람직하게, 산란계 감지부(520)는 도 3a 내지 도 4를 참조하여 위에서 설명된 바와 같이 타겟(310)과 동일하다.
도 5에 도시된 바와 같이, 반도체 디바이스의 축(506 및 508)에 대한 회전으로 인해 산란계 감지부(520)가 타겟 전용 구역(512)의 외부로 연장되지 않는 최대 가능한 영역을 갖도록 형성된 경우에도 산란계 감지부(520)는 타겟 전용 구역(512) 전체를 채우지 않는다. 본 발명의 바람직한 실시예에서, 전자빔 감지부(530)는 특히 산란계 감지부(520)에 의해 채워지지 않는 타겟 전용 구역(512)의 부분에 형성된다.
전자빔 감지부(530)는 단독으로 또는 함께 바람직하게는 층(502)의 일부로서 형성된 제1 피처(532) 및 층(504)의 일부로서 형성된 제2 피처(534)의 모음(assortment)을 포함하며, 이들은 함께 전자빔 타겟을 형성한다. 그러한 타겟은 특히 도 5에 도시된 바와 같은 타겟으로서 구현될 수 있으며, 이는 "오버레이를 결정하기 위한 장치 및 방법, 그리고 그 사용"이라는 발명의 명칭의 미국 특허 제7,608,468호에 설명된 타겟과 유사하다.
바람직하게는, 산란계 감지부(520) 및 전자빔 감지부(530)가 동일한 쌍의 층(502 및 504)의 일부로서 형성된 피처를 포함하는 것이 본 발명의 특정 피처이다. 따라서, 산란계 감지부(520)는 적절한 산란계 오정합 측정 도구에 의한 이미징 시 층(502)과 층(504) 사이의 오정합의 표시를 제공하고 전자빔 감지부(530)는 적절한 전자빔 오정합 계측 도구에 의한 이미징 시 층(502)과 층(504) 사이의 오정합의 표시를 제공한다.
산란계 감지부(520)의 측정에 유용한 산란계 오정합 계측 도구의 예는 미국 캘리포니아주 밀피타스 소재 KLA 코퍼레이션으로부터 상업적으로 입수 가능한 ATL™ 100이다. 전자빔 감지부(530)의 측정에 유용한 전자빔 오정합 계측 도구의 예는 미국 캘리포니아주 밀피타스 소재 KLA 코퍼레이션으로부터 상업적으로 입수 가능한 eDR7380™이다.
본 발명의 바람직한 실시예에서, 산란계 감지부(520) 및 전자빔 감지부(530)는 단일 대칭점(550)을 중심으로 회전 대칭이다. 따라서, 산란계 감지부(520) 및 전자빔 감지부(530)는 각각 지점(550)에서 층(502)과 층(504) 사이의 오정합의 표시를 제공한다.
산란계 감지부(520)에 의해 제공되는 층(502)과 층(504) 사이의 오정합의 표시는 전자빔 감지부(530)에 의해 제공되는 층(502)과 층(504) 사이의 오정합의 표시와 비교될 수 있고, 두 표시 사이의 차이는 타겟(510)을 측정하는 데 사용되는 오정합 계측 도구 중 하나 또는 둘 다를 보정하는 데 사용될 수 있다.
당업자는 본 발명이 상기에서 구체적으로 도시되고 설명된 것에 제한되지 않는다는 것을 이해할 것이다. 본 발명의 범위는 전술한 다양한 피처의 조합 및 하위 조합뿐만 아니라 이들의 변형을 모두 포함하며, 이들 모두는 선행 기술에 없다.

Claims (29)

  1. 반도체 디바이스들의 제조에서 웨이퍼 상에 형성된 적어도 하나의 제1 층과 적어도 하나의 제2 층 사이의 오정합의 측정에 사용하기 위한 타겟(target)에 있어서,
    제1 주기적 구조물 쌍(first pair of periodic structures; FPPS) 및 제2 주기적 구조물 쌍(second pair of periodic structures; SPPS)을 포함하고, 상기 FPPS와 상기 SPPS 각각은:
    제1 FPPS 에지(edge)에 일반적으로 평행한 제1 에지 축;
    제2 FPPS 에지에 일반적으로 평행한 제2 에지 축;
    상기 적어도 하나의 제1 층의 제1 FPPS 층의 일부로서 제1 영역에 형성되고 제1 피치 축을 따라 제1 피치를 갖는 복수의 제1 주기적 구조물 ― 상기 제1 피치 축은 상기 제1 에지 축 또는 상기 제2 에지 축 중 어느 하나에도 평행하지 않음 ― ; 및
    상기 적어도 하나의 제2 층의 제2 FPPS 층의 일부로서 제2 영역에 형성되고 제2 피치 축을 따라 상기 제1 피치를 갖는 복수의 제2 주기적 구조물
    을 포함하며,
    상기 제2 피치 축은 상기 제1 피치 축에 일반적으로 평행하고,
    상기 제1 영역 및 상기 제2 영역은 적어도 부분적으로 서로 중첩되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  2. 제1항에 있어서,
    제3 주기적 구조물 쌍(third pair of periodic structures; TPPS) 및 제4 주기적 구조물 쌍(fourth pair of periodic structures; FoPPS)을 더 포함하고, 상기 TPPS 및 상기 FoPPS 각각은:
    제1 TPPS 에지에 일반적으로 평행한 제3 에지 축;
    제2 TPPS 에지에 일반적으로 평행한 제4 에지 축;
    상기 적어도 하나의 제1 층의 제1 TPPS 층의 일부로서 제3 영역에 형성되고 제3 피치 축을 따라 제2 피치를 갖는 복수의 제3 주기적 구조물 ― 상기 제3 피치 축은 상기 제3 에지 축 또는 상기 제4 에지 축 중 어느 하나에도 평행하지 않음 ― ; 및
    상기 적어도 하나의 제2 층의 제2 TPPS 층의 일부로서 제4 영역에 형성되고 제4 피치 축을 따라 상기 제2 피치를 갖는 복수의 제4 주기적 구조물
    을 포함하며,
    상기 제4 피치 축은 상기 제3 피치 축 및 상기 제3 영역에 일반적으로 평행하고,
    상기 제4 영역은 적어도 부분적으로 서로 중첩되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  3. 제2항에 있어서,
    상기 제1 FPPS 층 및 상기 제1 TPPS 층은 동일한 층이고,
    상기 제2 FPPS 층 및 상기 제2 TPPS 층은 동일한 층인 것인, 오정합의 측정에 사용하기 위한 타겟.
  4. 제2항에 있어서,
    상기 제1 FPPS 층과 상기 제1 TPPS 층이 상이한 층인 구성과,
    상기 제2 FPPS 층과 상기 제2 TPPS 층이 상이한 층인 구성
    중 적어도 하나의 구성이 이루어지는 것인, 오정합의 측정에 사용하기 위한 타겟.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 피치 축은 상기 제1 피치 축에 일반적으로 수직인 것인, 오정합의 측정에 사용하기 위한 타겟.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 피치 축은 상기 제1 에지 축과 일반적으로 45° 각도를 형성하는 것인, 오정합의 측정에 사용하기 위한 타겟.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 에지 축은 상기 제1 에지 축에 일반적으로 수직인 것인, 오정합의 측정에 사용하기 위한 타겟.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 반도체 디바이스의 부분은 일반적으로 제1 반도체 디바이스 축에 평행하고 상기 제1 피치 축은 상기 제1 반도체 디바이스 축에 일반적으로 수직인 것인, 오정합의 측정에 사용하기 위한 타겟.
  9. 제8항에 있어서,
    전자빔 감지부를 더 포함하고, 상기 전자빔 감지부는:
    상기 웨이퍼의 상기 적어도 하나의 제1 층의 일부로서 형성된 복수의 제1 피처(feature); 및
    상기 웨이퍼의 상기 적어도 하나의 제2 층의 일부로서 형성된 복수의 제2 피처
    를 포함하는 것인, 오정합의 측정에 사용하기 위한 타겟.
  10. 제9항에 있어서,
    상기 FPPS, 상기 SPPS 및 상기 전자빔 감지부는 모두 상기 웨이퍼 상의 단일 타겟 전용 구역에 형성되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  11. 제9항 또는 제10항에 있어서,
    상기 타겟은 단일 대칭점을 중심으로 회전 대칭인 것인, 오정합의 측정에 사용하기 위한 타겟.
  12. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 반도체 디바이스의 부분은 일반적으로 제1 반도체 디바이스 축에 평행하고, 상기 제1 피치 축은 상기 제1 반도체 디바이스 축에 수직이 아닌 것인, 오정합의 측정에 사용하기 위한 타겟.
  13. 제12항에 있어서,
    상기 제1 피치 축은 상기 제1 반도체 디바이스 축과 일반적으로 45° 각도를 형성하는 것인, 오정합의 측정에 사용하기 위한 타겟.
  14. 제12항에 있어서,
    상기 타겟은 제1 크기를 갖고 타겟 전용 구역(target-dedicated region)에 형성되고, 상기 타겟 전용 구역은 제2 크기를 가지며, 상기 타겟은 상기 제1 크기 대 상기 제2 크기의 비율이 일반적으로 최대화되도록 상기 타겟 전용 구역 내에서 배향되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 피치 축, 상기 제1 에지 축 및 상기 제2 에지 축은, 상기 FPPS 또는 상기 SPPS 중 하나가 광에 의해 조명될 때,
    신호 축을 따른 원하는 출력 신호 ― 상기 신호 축은 상기 제1 에지 축 또는 상기 제2 에지 축 중 어느 하나에도 수직이 아님 ― ; 및
    제1 노이즈 축과 제2 노이즈 축을 따른 노이즈 출력 신호 ― 상기 제1 노이즈 축은 상기 제1 에지 축에 일반적으로 수직이고 상기 제2 노이즈 축은 상기 제2 에지 축에 일반적으로 수직임 ―
    를 초래하도록 배열되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  16. 제15항에 있어서,
    상기 노이즈 출력 신호와 상기 원하는 출력 신호 사이의 중첩은 일반적으로 최소화되는 것인, 오정합의 측정에 사용하기 위한 타겟.
  17. 반도체 디바이스의 제조에서 웨이퍼 상에 형성된 적어도 하나의 제1 층과 적어도 하나의 제2 층 사이의 오정합을 측정하는 방법에 있어서,
    상기 웨이퍼를 제공하는 단계 ― 타겟이 상기 웨이퍼 상에 형성되고, 상기 타겟은 제1 주기적 구조물 쌍(FPPS) 및 제2 주기적 구조물 쌍(SPPS)을 포함하고, 상기 FPPS와 상기 SPPS 각각은:
    제1 FPPS 에지에 일반적으로 평행한 제1 에지 축;
    제2 FPPS 에지에 일반적으로 평행한 제2 에지 축;
    상기 적어도 하나의 제1 층의 제1 FPPS 층의 일부로서 제1 영역에 형성되고 제1 피치 축을 따라 제1 피치를 갖는 복수의 제1 주기적 구조물; 및
    상기 적어도 하나의 제2 층의 제2 FPPS 층의 일부로서 제2 영역에 형성되고 제2 피치 축을 따라 상기 제1 피치를 갖는 복수의 제2 주기적 구조물
    을 포함하고, 상기 제1 피치 축은 상기 제1 에지 축 또는 상기 제2 에지 축 중 어느 하나에도 평행하지 않고, 상기 제2 피치 축은 상기 제1 피치 축에 일반적으로 평행하고, 상기 제1 영역과 상기 제2 영역은 적어도 부분적으로 서로 중첩됨 ― ;
    입사 방사선으로 상기 타겟을 조명하여 출력 신호들을 생성하는 단계; 및
    상기 출력 신호를 분석하여, 상기 타겟의 상기 층들 사이에 오정합 값을 생성하는 단계
    를 포함하는, 오정합을 측정하는 방법.
  18. 제17항에 있어서,
    상기 출력 신호들 각각은:
    신호 축을 따른 원하는 출력 신호 ― 상기 신호 축은 상기 제1 에지 축 또는 상기 제2 에지 축 중 어느 하나에도 수직이 아님 ―; 및
    제1 노이즈 축 및 제2 노이즈 축을 따른 노이즈 출력 신호
    를 포함하고, 상기 제1 노이즈 축은 상기 제1 에지 축에 일반적으로 수직이고 상기 제2 노이즈 축은 상기 제2 에지 축에 일반적으로 수직인 것인, 오정합을 측정하는 방법.
  19. 제18항에 있어서,
    상기 노이즈 출력 신호와 상기 원하는 출력 신호 사이의 중첩은 일반적으로 최소화되는 것인, 오정합을 측정하는 방법.
  20. 제18항 또는 제19항에 있어서,
    상기 출력 신호를 분석하는 단계는:
    상기 출력 신호들 각각의 상기 노이즈 출력 신호를 식별하고 제거하는 단계
    를 포함하는 것인, 오정합을 측정하는 방법.
  21. 제17항 내지 제20항 중 어느 한 항에 있어서,
    산란계 오정합 계측 도구가 상기 출력 신호를 생성하는 것인, 오정합을 측정하는 방법.
  22. 제17항 내지 제21항 중 어느 한 항에 있어서,
    상기 제1 피치 축은 상기 제1 에지 축과 일반적으로 45° 각도를 형성하는 것인, 오정합을 측정하는 방법.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 반도체 디바이스의 부분은 일반적으로 제1 반도체 디바이스 축에 평행하고 상기 제1 피치 축은 상기 제1 반도체 디바이스 축에 일반적으로 수직인 것인, 오정합을 측정하는 방법.
  24. 제23항에 있어서,
    상기 타겟은 전자빔 감지부를 더 포함하고, 상기 전자빔 감지부는:
    상기 웨이퍼의 상기 적어도 하나의 제1 층의 일부로서 형성된 복수의 제1 피처; 및
    상기 웨이퍼의 상기 적어도 하나의 제2 층의 일부로서 형성된 복수의 제2 피처
    를 포함하는 것인, 오정합을 측정하는 방법.
  25. 제24항에 있어서,
    상기 FPPS, 상기 SPPS 및 상기 전자빔 감지부는 모두 상기 웨이퍼 상의 단일 타겟 전용 구역에 형성되는 것인, 오정합을 측정하는 방법.
  26. 제24항 또는 제25항에 있어서,
    상기 타겟은 단일 대칭점을 중심으로 회전 대칭인 것인, 오정합을 측정하는 방법.
  27. 제24항 내지 제26항 중 어느 한 항에 있어서,
    전자빔 오정합 계측 도구를 사용하여 상기 전자빔 감지부를 측정하는 단계를 더 포함하는, 오정합을 측정하는 방법.
  28. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 반도체 디바이스의 부분은 일반적으로 제1 반도체 디바이스 축에 평행하고, 상기 제1 피치 축은 상기 제1 반도체 디바이스 축에 수직이 아닌 것인, 오정합을 측정하는 방법.
  29. 제28항에 있어서,
    상기 제1 피치 축은 상기 제1 반도체 디바이스 축과 일반적으로 45° 각도를 형성하는 것인, 오정합을 측정하는 방법.
KR1020227030776A 2020-02-07 2020-06-25 반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법 KR20220137094A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062971800P 2020-02-07 2020-02-07
US62/971,800 2020-02-07
US202062978253P 2020-02-18 2020-02-18
US62/978,253 2020-02-18
PCT/US2020/039474 WO2021158255A1 (en) 2020-02-07 2020-06-25 Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20220137094A true KR20220137094A (ko) 2022-10-11

Family

ID=77199548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030776A KR20220137094A (ko) 2020-02-07 2020-06-25 반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법

Country Status (4)

Country Link
US (1) US11409205B2 (ko)
KR (1) KR20220137094A (ko)
TW (1) TW202146843A (ko)
WO (1) WO2021158255A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10705435B2 (en) 2018-01-12 2020-07-07 Globalfoundries Inc. Self-referencing and self-calibrating interference pattern overlay measurement
US11686576B2 (en) 2020-06-04 2023-06-27 Kla Corporation Metrology target for one-dimensional measurement of periodic misregistration
US11796925B2 (en) 2022-01-03 2023-10-24 Kla Corporation Scanning overlay metrology using overlay targets having multiple spatial frequencies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6699624B2 (en) * 2001-02-27 2004-03-02 Timbre Technologies, Inc. Grating test patterns and methods for overlay metrology
US20030002043A1 (en) 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US7608468B1 (en) 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7230703B2 (en) * 2003-07-17 2007-06-12 Tokyo Electron Limited Apparatus and method for measuring overlay by diffraction gratings
KR100715280B1 (ko) * 2005-10-01 2007-05-08 삼성전자주식회사 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
NL2003762A (en) 2008-11-18 2010-05-20 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
KR102640173B1 (ko) * 2016-06-14 2024-02-26 삼성전자주식회사 회절 기반 오버레이 마크 및 오버레이 계측방법
JP2021511532A (ja) * 2018-01-12 2021-05-06 ケーエルエー コーポレイション 傾斜周期構造を有する計測ターゲット及び方法
US10446367B2 (en) * 2018-03-07 2019-10-15 Kla-Tencor Corporation Scan strategies to minimize charging effects and radiation damage of charged particle beam metrology system

Also Published As

Publication number Publication date
US20210364935A1 (en) 2021-11-25
US11409205B2 (en) 2022-08-09
WO2021158255A1 (en) 2021-08-12
TW202146843A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
KR20220137094A (ko) 반도체 디바이스의 오정합 측정에서의 비직교 타겟 및 이를 사용하기 위한 방법
KR101890783B1 (ko) 리소그래피 계측을 위한 방법, 장치 및 기판
US7230705B1 (en) Alignment target with designed in offset
US9835447B2 (en) Periodic patterns and technique to control misalignment between two layers
TWI596736B (zh) 似裝置散射疊對目標
CN106462078B (zh) 衬底和量测用图案形成装置、量测方法及器件制造方法
US7046361B1 (en) Positioning two elements using an alignment target with a designed offset
KR102015934B1 (ko) 리소그래피를 위한 계측법
US6767680B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
TWI421642B (zh) 使用ｘ射線的疊對量測
KR102170137B1 (ko) 메트롤로지 타겟, 방법 및 장치, 컴퓨터 프로그램 및 리소그래피 시스템
US7236244B1 (en) Alignment target to be measured with multiple polarization states
KR102233398B1 (ko) 메트롤로지 방법, 장치 및 컴퓨터 프로그램
US7368208B1 (en) Measuring phase errors on phase shift masks
US9835956B2 (en) Apparatus and method for overlay measurement
US6765282B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
KR101071654B1 (ko) 라인 프로파일 비대칭 측정
JP2004519716A (ja) 格子テストパターン及びオーバレイ計測法
KR20190112787A (ko) 메트롤로지 방법 및 장치 및 연계된 컴퓨터 제품
KR20200074221A (ko) 측정 방법, 패터닝 디바이스 및 디바이스 제조 방법
CN107533020B (zh) 计算上高效的基于x射线的叠盖测量系统与方法
CN113130340B (zh) 叠对误差测量方法及叠对误差测量结构
JP3336357B2 (ja) 位置合わせ装置及び位置合わせ方法
US20220404143A1 (en) Methods And Systems For Measurement Of Tilt And Overlay Of A Structure
JP2002237451A (ja) 位置合わせ装置及び位置合わせ方法

Legal Events

Date Code Title Description
A201 Request for examination