KR20220135984A - 에러정정회로를 테스트하는 반도체장치 및 반도체시스템 - Google Patents

에러정정회로를 테스트하는 반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20220135984A
KR20220135984A KR1020210042383A KR20210042383A KR20220135984A KR 20220135984 A KR20220135984 A KR 20220135984A KR 1020210042383 A KR1020210042383 A KR 1020210042383A KR 20210042383 A KR20210042383 A KR 20210042383A KR 20220135984 A KR20220135984 A KR 20220135984A
Authority
KR
South Korea
Prior art keywords
latch
signal
control signal
error correction
data
Prior art date
Application number
KR1020210042383A
Other languages
English (en)
Inventor
김근국
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210042383A priority Critical patent/KR20220135984A/ko
Priority to US17/353,423 priority patent/US11475971B1/en
Priority to CN202110812506.2A priority patent/CN115148274A/zh
Priority to TW110127366A priority patent/TW202240392A/zh
Publication of KR20220135984A publication Critical patent/KR20220135984A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체장치는 에러정정테스트모드를 수행하기 위한 라이트체크커맨드, 라이트체크커맨드 및 리드체크커맨드를 토대로 입력인에이블신호, 출력인에이블신호, 래치제어신호 및 에러정정제어신호를 생성하는 제어회로, 상기 래치제어신호가 인에이블되는 구간 동안 입력데이터, 입력패리티 및 입력마스킹신호를 래치하여 래치데이터, 래치패리티 및 래치마스킹신호를 생성하고, 정정데이터를 상기 래치데이터로 재저장하는 래치회로 및 상기 에러제어신호가 인에이블되는 구간 동안 상기 래치데이터, 상기 래치패리티 및 상기 래치마스킹신호를 토대로 상기 래치데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 에러정정회로를 포함한다.

Description

에러정정회로를 테스트하는 반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM FOR TESTING ERROR CORRECTION CIRCUIT}
본 발명은 에러정정테스트모드에서 반도체장치에 포함된 에러정정회로를 테스트하는 반도체시스템에 관한 것이다.
최근 반도체장치의 동작속도를 증가시키기 위해 클럭 사이클(cycle)마다 다수 비트를 포함하는 데이터를 입/출력하는 다양한 방식 등이 사용되고 있다. 데이터의 입/출력 속도가 빨라지는 경우 데이터가 전송되는 과정 중 발생되는 오류의 발생 확률도 증가 되므로, 데이터 전송의 신뢰성을 보장하기 위한 별도의 장치와 방법이 추가적으로 요구되고 있다.
예를 들어, 데이터 전송 시마다 오류 발생 여부를 확인할 수 있는 오류코드를 생성하여 데이터와 함께 전송함으로써, 데이터 전송의 신뢰성을 보장하는 방법을 사용하고 있다. 오류코드에는 발생한 오류를 검출할 수 있는 오류검출코드(Error Detection Code, EDC)와, 오류 발생시 이를 자체적으로 정정할 수 있는 오류정정코드(Error Correction Code, ECC) 등이 있다.
본 발명은 에러정정테스트모드에서 반도체장치에 포함된 에러정정회로를 통해 에러가 포함된 외부데이터의 에러를 정정하고, 컨트롤러에서 외부데이터의 에러정정여부를 감지하여 에러정정회로를 테스트하는 반도체시스템을 제공한다.
이를 위해 본 발명은 에러정정테스트모드를 수행하기 위한 라이트제어신호, 라이트체크커맨드 및 리드체크커맨드를 토대로 입력인에이블신호, 출력인에이블신호, 래치제어신호 및 에러정정제어신호를 생성하는 제어회로, 상기 래치제어신호가 인에이블되는 구간 동안 입력데이터, 입력패리티 및 입력마스킹신호를 래치하여 래치데이터, 래치패리티 및 래치마스킹신호를 생성하고, 정정데이터를 상기 래치데이터로 재저장하는 래치회로 및 상기 에러제어신호가 인에이블되는 구간 동안 상기 래치데이터, 상기 래치패리티 및 상기 래치마스킹신호를 토대로 상기 래치데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 에러정정회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 에러정정테스트모드에 진입하기 위한 커맨드를 출력하고, 제1 외부데이터, 제1 외부패리티 및 제1 마스킹정보신호를 반도체장치로 출력하며, 상기 반도체장치로부터 출력되는 제2 외부데이터 및 제2 마스킹정보신호를 수신하여 상기 반도체장치에 포함된 에러정정회로를 테스트하는 컨트롤러 및 상기 에러정정회로를 포함하고, 상기 제1 외부데이터, 상기 제1 외부패리티 및 상기 제1 마스킹정보신호를 토대로 상기 제1 외부데이터에 포함된 에러를 정정하며, 에러가 정정된 상기 제1 외부데이터를 상기 제2 외부데이터로 출력하고, 상기 제1 외부데이터의 에러정보를 상기 제2 마스킹정보신호로 출력하는 상기 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 에러정정테스트모드에서 반도체장치에 포함된 에러정정회로를 통해 에러가 포함된 외부데이터의 에러를 정정하고, 컨트롤러에서 외부데이터의 에러정정여부를 감지하여 에러정정회로를 테스트할 수 있는 효과가 있다.
또한, 본 발명에 의하면 에러정정테스트모드에서 반도체장치에 포함된 에러정정회로를 테스트함으로써 노멀모드에서 에정정정회로를 통해 에러가 정정되는 데이터의 신뢰성을 확보할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 반도체장치의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 반도체장치에 포함된 제어회로의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 제어회로에 포함된 버퍼제어회로의 구성을 도시한 블럭도이다.
도 5는 도 4에 도시된 버퍼제어회로에 포함된 입력제어회로의 구성을 도시한 회로도이다.
도 6은 도 4에 도시된 버퍼제어회로에 포함된 출력제어회로의 구성을 도시한 회로도이다.
도 7은 도 3에 도시된 제어회로에 포함된 테스트제어회로의 구성을 도시한 회로도이다.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 반도체시스템에서 에러정정테스트모드를 수행하는 동작을 설명하기 위한 도면이다.
도 12는 도 1 내지 도 11에 도시된 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
"기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체시스템(100)은 컨트롤러(110) 및 반도체장치(120)를 포함할 수 있다. 반도체장치(120)는 제어회로(220), 래치회로(240) 및 에러정정회로(250)를 포함할 수 있다.
컨트롤러(110)는 제1 컨트롤핀(11), 제2 컨트롤핀(31), 제3 컨트롤핀(51), 제4 컨트롤핀(71) 및 제5 컨트롤핀(91)을 포함할 수 있다. 반도체장치(120)는 제1 반도체핀(21), 제2 반도체핀(41), 제3 반도체핀(61), 제4 반도체핀(81) 및 제5 반도체핀(101)을 포함할 수 있다. 제1 전송라인(L11)은 제1 컨트롤핀(11) 및 제1 반도체핀(21) 사이에 연결될 수 있다. 제2 전송라인(L31)은 제2 컨트롤핀(31) 및 제2 반도체핀(41) 사이에 연결될 수 있다. 제3 전송라인(L51)은 제3 컨트롤핀(51) 및 제3 반도체핀(61) 사이에 연결될 수 있다. 제4 전송라인(L71)은 제4 컨트롤핀(71) 및 제4 반도체핀(81) 사이에 연결될 수 있다. 제5 전송라인(L91)은 제5 컨트롤핀(91) 및 제5 반도체핀(101) 사이에 연결될 수 있다. 컨트롤러(110)는 반도체장치(120)를 제어하기 위해 클럭(CLK)을 제1 전송라인(L11)을 통해 반도체장치(120)에 전송할 수 있다. 컨트롤러(110)는 반도체장치(120)를 제어하기 위해 커맨드(CMD)를 제2 전송라인(L31)을 통해 반도체장치(120)에 전송할 수 있다. 컨트롤러(110)와 반도체장치(120)는 제3 전송라인(L51)을 통해 외부데이터(ED)를 전송 및 수신할 수 있다. 컨트롤러(110)와 반도체장치(120)는 제4 전송라인(L71)을 통해 외부패리티(EP)를 전송 및 수신할 수 있다. 컨트롤러(110)와 반도체장치(120)는 제5 전송라인(L91)을 통해 마스킹정보신호(DMI)를 전송 및 수신할 수 있다.
컨트롤러(110)는 에러정정테스트모드 동작을 수행하기 위한 클럭(CLK) 및 커맨드(CMD)를 반도체장치(120)로 출력할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 에러가 포함된 외부데이터(ED)를 반도체장치(120)로 출력할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 에러가 포함지 않는 외부데이터(ED)에 대한 에러정보를 포함하는 외부패리티(EP)를 반도체장치(120)로 출력할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 외부데이터(ED)에 포함된 일부 비트를 차단하기 위한 마스킹정보신호(DMI)를 반도체장치(120)로 출력할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 외부데이터(ED) 및 마스킹정보신호(DMI)를 수신하여 반도체장치(120)에 포함된 에러정정회로(250)를 테스트할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 반도체장치(120)로부터 출력된 외부데이터(ED)의 에러가 정정되는 경우 에러정정회로(250)가 정상동작을 수행함을 확인할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 반도체장치(120)로부터 출력된 외부데이터(ED)의 에러가 정정되지 않는 경우 에러정정회로(250)가 비정상동작을 수행함을 확인할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 반도체장치(120)로부터 출력된 마스킹정보신호(DMI)로 출력되는 패리티가 정상적으로 생성되는 경우 에러정정회로(250)가 정상동작을 수행함을 확인할 수 있다. 컨트롤러(110)는 에러정정테스트모드에서 반도체장치(120)로부터 출력된 마스킹정보신호(DMI)로 출력되는 패리티가 정상적으로 생성되지 않는 경우 에러정정회로(250)가 비정상동작을 수행함을 확인할 수 있다. 커맨드(CMD), 외부데이터(ED), 외부패리티(EP) 및 마스킹정보신호(DMI)는 클럭(CLK)에 포함된 홀수 펄스 또는 짝수 펄스에 동기 되어 연속적으로 입출력될 수 있다.
제어회로(220)는 에러정정테스트모드를 수행하기 위한 커맨드(CMD) 및 코드신호(도 2의 CODE)의 로직레벨에 따라 생성되는 라이트제어신호(도 2의 WEC), 리드제어신호(도 2의 REC), 라이트체크커맨드(도 2의 WCS) 및 리드체크커맨드(도 2의 RCS)를 토대로 래치제어신호(도 2의 LC_CTR) 및 에러정정제어신호(도 2의 ECC_CTR)를 생성할 수 있다.
래치회로(240)는 래치제어신호(도 2의 LC_CTR)가 인에이블되는 구간 동안 입력데이터(도 2의 IN_D), 입력패리티(도 2의 IN_P) 및 입력마스킹신호(도 2의 IN_DMI)를 래치하여 래치데이터(도 2의 LD), 래치패리티(도 2의 LP) 및 래치마스킹신호(도 2의 LDMI)를 생성할 수 있다. 래치회로(240)는 입력데이터(도 2의 IN_D)에 포함된 에러가 정정되어 생성되는 정정데이터(도 2의 CD)를 래치데이터(도 2의 LD)로 재저장할 수 있다. 입력데이터(도 2의 IN_D)는 외부데이터(ED)로부터 생성되고, 입력패리티(도 2의 IN_P)는 외부패리티(EP)로부터 생성되며, 입력마스킹신호(도 2의 IN_DMI)는 마스킹정보신호(DMI)로부터 생성될 수 있다.
에러정정회로(250)는 에러정정제어신호(도 2의 ECC_CTR)가 인에이블되는 구간 동안 래치데이터(도 2의 LD), 래치패리티(도 2의 LP) 및 래치마스킹신호(도 2의 LDMI)를 토대로 래치데이터(도 2의 LD)에 포함된 에러를 정정하여 정정데이터(도 2의 CD)를 생성할 수 있다. 에러정정회로(250)는 에러정정제어신호(도 2의 ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(도 2의 LD)에 포함된 에러를 정정하여 정정데이터(도 2의 CD)를 생성할 수 있다.
반도체장치(120)는 에러정정테스트모드에서 외부데이터(ED), 외부패리티(EP) 및 마스킹정보신호(DMI)를 토대로 외부데이터(ED)에 포함된 에러를 정정할 수 있다. 반도체장치(120)는 에러정정테스트모드에서 에러가 정정된 외부데이터(ED) 및 마스킹정보신호(DMI)를 컨트롤러(110)로 출력할 수 있다.
도 2는 반도체장치(120)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 반도체장치(120)는 커맨드디코더(210), 제어회로(220), 입력회로(230), 래치회로(240), 에러정정회로(250), 레지스터(260), 코어회로(270) 및 출력회로(280)를 포함할 수 있다.
커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)의 로직레벨에 따라 라이트제어신호(WEC) 및 리드제어신호(REC)를 생성할 수 있다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)를 디코딩하여 선택적으로 인에이블되는 라이트제어신호(WEC) 및 리드제어신호(REC)를 생성할 수 있다. 코드신호(CODE)는 에러정정테스트모드에 진입하기 위해 내부에서 생성되는 신호로 설정될 수 있다. 코드신호(CODE)는 하나의 신호로 도시되어 있지만 다수의 비트를 포함하는 신호로 설정될 수 있다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)의 로직레벨에 따라 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)를 생성할 수 있다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)를 디코딩하여 선택적으로 인에이블되는 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)를 생성할 수 있다. 커맨드(CMD)는 에러정정테스트모드에 진입하기 위해 컨트롤러(110)로부터 입력되는 신호로 설정될 수 있다. 커맨드(CMD)는 하나의 신호로 도시되어 있지만 다수의 비트를 포함하는 신호로 설정될 수 있다.
제어회로(220)는 라이트제어신호(WEC), 리드제어신호(REC), 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)를 토대로 입력인에이블신호(IN_EN), 출력인에이블신호(OUT_EN), 래치제어신호(LC_CTR) 및 에러정정제어신호(ECC_CTR)를 생성할 수 있다. 제어회로(220)는 라이트제어신호(WEC), 리드제어신호(REC), 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)의 로직레벨에 따라 입력인에이블신호(IN_EN), 출력인에이블신호(OUT_EN), 래치제어신호(LC_CTR) 및 에러정정제어신호(ECC_CTR)를 생성할 수 있다.
입력회로(230)는 입력인에이블신호(IN_EN)가 인에이블되는 구간 동안 내부데이터(ID), 외부데이터(ED), 외부패리티(EP) 및 마스킹정보신호(DMI)로부터 입력데이터(IN_D), 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 생성할 수 있다. 입력회로(230)는 입력인에이블신호(IN_EN)가 인에이블되는 구간 동안 마스킹정보신호(DMI)에 의해 외부데이터(ED)의 일부 비트를 차단하고, 차단된 외부데이터(ED)의 일부 비트를 내부데이터(ID)로 대체하여 입력데이터(IN_D)를 생성할 수 있다. 입력회로(230)는 입력인에이블신호(IN_EN)가 인에이블되는 구간 동안 외부패리티(EP) 및 마스킹정보신호(DMI)를 버퍼링하여 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 생성할 수 있다. 입력회로(230)는 에러정정테스트모드가 종료되고 노멀모드에 진입하는 경우 외부데이터(ED)를 버퍼링하여 내부데이터(ID)를 생성할 수있다.
래치회로(240)는 래치제어신호(LC_CTR)가 인에이블되는 구간 동안 입력데이터(IN_D), 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 래치하여 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 생성할 수 있다. 래치회로(240)는 래치제어신호(LC_CTR)가 인에이블되는 구간 동안 입력데이터(IN_D)에 포함된 에러가 정정되어 생성되는 정정데이터(CD)를 래치데이터(LD)로 재저장할 수 있다. 래치회로(240)는 래치제어신호(LC_CTR)가 인에이블되는 구간 동안 입력데이터(IN_D)의 에러정보를 포함하는 래치패리티(LP)를 재저장할 수 있다.
에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 토대로 래치데이터(LD)에 포함된 에러를 정정하여 정정데이터(CD)를 생성할 수 있다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러를 정정하여 정정데이터(CD)를 생성할 수 있다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 인코딩동작을 수행하여 래치데이터(LD)의 에러정보를 포함하는 래치패리티(LP)를 생성할 수 있다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 1비트인 경우 인에이블되는 싱글비트에러신호(SBE)를 생성할 수 있다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 2비트 이상인 경우 인에이블되는 더블비트에러신호(DBE)를 생성할 수 있다. ECC 디코딩동작은 오류정정코드(Error Correction Code, ECC)를 사용하여 래치데이터(LD)에 포함된 에러를 감지하고, 감지결과에 따라 에러가 발생한 래치데이터(LD)의 비트를 반전 하는 동작을 포함할 수 있다. ECC 디코딩동작은 오류정정코드(Error Correction Code, ECC)를 사용하여 래치데이터(LD)에 포함된 에러정보를 포함하는 패리티를 생성하는 동작을 포함할 수 있다.
레지스터(260)는 라이트제어신호(WEC) 및 리드제어신호(REC)가 입력되는 시점에 초기화될 수 있다. 레지스터(260)는 초기화된 이후 싱글비트에러신호(SBE) 및 더블비트에러신호(DBE)를 저장할 수 있다. 레지스터(260)는 에러정정테스트모드가 종료되고 모드레지스터리드동작에 진입하는 경우 저장된 싱글비트에러신호(SBE)를 싱글비트에러정보신호(SB_IF)로 출력할 수 있다. 레지스터(260)는 에러정정테스트모드가 종료되고 모드레지스터리드동작에 진입하는 경우 저장된 더블비트에러신호(DBE)를 더블비트에러정보신호(DB_IF)로 출력할 수 있다. 레지스터(260)는 반도체장치(120)의 동작 정보를 저장하는 모드레지스터셋(MRS: Mode Register Set)으로 구현될 수 있다.
코어회로(270)는 에러정정테스트모드가 수행되는 경우 내부에 저장된 내부데이터(ID)를 입력회로(230)로 출력할 수 있다. 코어회로(270)는 에러정정테스트모드가 종료되고 노멀모드가 수행되는 경우 입력회로(230)로부터 입력되는 내부데이터(ID)를 저장할 수 있다. 코어회로(270)는 에러정정테스트모드가 종료되고 노멀모드가 수행되는 경우 내부에 저장된 내부데이터(ID)를 출력회로(280)로 출력할 수 있다.
출력회로(280)는 출력인에이블신호(OUT_EN)가 인에이블되는 구간 동안 래치데이터(LD) 및 래치패리티(LP)로부터 외부데이터(ED) 및 마스킹정보신호(DMI)를 생성할 수 있다. 출력회로(280)는 출력인에이블신호(OUT_EN)가 인에이블되는 구간 동안 래치데이터(LD)를 외부데이터(ED)로 출력할 수 있다. 출력회로(280)는 출력인에이블신호(OUT_EN)가 인에이블되는 구간 동안 래치패리티(LP)를 마스킹정보신호(DMI)로 출력할 수 있다. 출력회로(280)는 출력인에이블신호(OUT_EN)가 인에이블되는 구간 동안 외부데이터(ED) 및 마스킹정보신호(DMI)를 컨트롤러(110)로 출력할 수 있다. 출력회로(280)는 에러정정테스트모드가 종료되고 노멀모드에 진입하는 경우 내부데이터(ID)로부터 외부데이터(ED)를 생성하여 컨트롤러(110)로 출력할 수있다. 출력회로(280)는 에러정정테스트모드가 종료되고 모드레지스터리드동작을 수행하는 경우 싱글비트에러정보신호(SB_IF) 및 더블비트에러정보신호(DB_IF)로부터 외부데이터(ED)를 생성하여 컨트롤러(110)로 출력할 수 있다.
도 3은 제어회로(220)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 3에 도시된 바와 같이, 제어회로(220)는 버퍼제어회로(221) 및 테스트제어회로(222)를 포함할 수 있다.
버퍼제어회로(221)는 라이트제어신호(WEC), 리드제어신호(REC), 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)를 토대로 제1 래치인에이블신호(LCEN1), 제2 래치인에이블신호(LCEN2), 에러정정인에이블신호(ECCEN), 입력인에이블신호(IN_EN) 및 출력인에이블신호(OUT_EN)를 생성할 수 있다. 버퍼제어회로(221)는 라이트제어신호(WEC), 리드제어신호(REC), 라이트체크커맨드(WCS) 및 리드체크커맨드(RCS)의 로직레벨에 따라 제1 래치인에이블신호(LCEN1), 제2 래치인에이블신호(LCEN2), 에러정정인에이블신호(ECCEN), 입력인에이블신호(IN_EN) 및 출력인에이블신호(OUT_EN)를 생성할 수 있다.
테스트제어회로(222)는 제1 래치인에이블신호(LCEN1), 제2 래치인에이블신호(LCEN2) 및 에러정정인에이블신호(ECCEN)를 토대로 래치제어신호(LC_CTR) 및 에러정정제어신호(ECC_CTR)를 생성할 수 있다. 테스트제어회로(222)는 제1 래치인에이블신호(LCEN1), 제2 래치인에이블신호(LCEN2) 및 에러정정인에이블신호(ECCEN)의 로직레벨에 따라 래치제어신호(LC_CTR) 및 에러정정제어신호(ECC_CTR)를 생성할 수 있다.
도 4는 버퍼제어회로(221)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 4에 도시된 바와 같이, 버퍼제어회로(221)는 입력제어회로(221_1) 및 출력제어회로(221_2)를 포함할 수 있다.
입력제어회로(221_1)는 라이트제어신호(WEC), 리드제어신호(REC) 및 라이트체크커맨드(WCS)를 토대로 제1 래치인에이블신호(LCEN1) 및 입력인에이블신호(IN_EN)를 생성할 수 있다. 입력제어회로(221_1)는 라이트제어신호(WEC), 리드제어신호(REC) 및 라이트체크커맨드(WCS)의 로직레벨에 따라 제1 래치인에이블신호(LCEN1) 및 입력인에이블신호(IN_EN)를 생성할 수 있다. 입력제어회로(221_1)에서 제1 래치인에이블신호(LCEN1) 및 입력인에이블신호(IN_EN)를 생성하기 위한 라이트제어신호(WEC), 리드제어신호(REC) 및 라이트체크커맨드(WCS)의 로직레벨은 후술하는 도 5에서 구체적으로 설명하도록 한다.
출력제어회로(221_2)는 라이트제어신호(WEC), 리드제어신호(REC) 및 리드체크커맨드(RCS)를 토대로 에러정정인에이블신호(ECCEN), 제2 래치인에이블신호(LCEN2) 및 출력인에이블신호(OUT_EN)를 생성할 수 있다. 출력제어회로(221_2)는 라이트제어신호(WEC), 리드제어신호(REC) 및 리드체크커맨드(RCS)의 로직레벨에 따라 에러정정인에이블신호(ECCEN), 제2 래치인에이블신호(LCEN2) 및 출력인에이블신호(OUT_EN)를 생성할 수 있다. 출력제어회로(221_2)에서 에러정정인에이블신호(ECCEN), 제2 래치인에이블신호(LCEN2) 및 출력인에이블신호(OUT_EN)를 생성하기 위한 라이트제어신호(WEC), 리드제어신호(REC) 및 리드체크커맨드(RCS)의 로직레벨은 후술하는 도 6에서 구체적으로 설명하도록 한다.
도 5는 입력제어회로(221_1)의 일 실시예에 따른 구성을 도시한 회로도이다. 도 5에 도시된 바와 같이, 입력제어회로(221_1)는 낸드게이트들(210<1>,210<3>,210<7>), 인버터들(210<2>,210<4>,210<6>) 및 노어게이트(210<5>)로 구현될 수 있다.
입력제어회로(221_1)는 라이트제어신호(WEC)가 로직하이레벨로 인에이블되고 라이트체크커맨드(WCS)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제1 래치인에이블신호(LCEN1)를 생성할 수 있다. 입력제어회로(221_1)는 리드제어신호(REC)가 로직하이레벨로 인에이블되고 라이트체크커맨드(WCS)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제1 래치인에이블신호(LCEN1)를 생성할 수 있다.
입력제어회로(221_1)는 라이트제어신호(WEC)가 로직하이레벨로 인에이블되고 라이트체크커맨드(WCS)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 입력인에이블신호(IN_EN)를 생성할 수 있다. 입력제어회로(221_1)는 리드제어신호(REC)가 로직하이레벨로 인에이블되고 라이트체크커맨드(WCS)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 입력인에이블신호(IN_EN)를 생성할 수 있다.
입력제어회로(221_1)는 에러정정테스트모드가 종료되고 노멀모드에 진입하는 경우 로직하이레벨로 인에이블되는 버퍼인에이블신호(BUF_EN)에 의해 로직하이레벨로 인에이블되는 입력인에이블신호(IN_EN)를 생성할 수 있다.
도 6은 출력제어회로(221_2)의 일 실시예에 따른 구성을 도시한 회로도이다. 도 6에 도시된 바와 같이, 출력제어회로(221_2)는 낸드게이트들(220<1>,220<3>,220<7>), 인버터들(220<2>,220<4>,220<6>) 및 노어게이트(220<5>)로 구현될 수 있다.
출력제어회로(221_2)는 라이트제어신호(WEC)가 로직하이레벨로 인에이블되고 리드체크커맨드(RCS)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 에러정정인에이블신호(ECCEN)를 생성할 수 있다. 출력제어회로(221_2)는 라이트제어신호(WEC) 및 리드체크커맨드(RCS) 중 어느 하나가 로직로우레벨로 디스에이블되는 경우 로직로우레벨로 디스에이블되는 에러정정인에이블신호(ECCEN)를 생성할 수 있다.
출력제어회로(221_2)는 라이트제어신호(WEC)가 로직하이레벨로 인에이블되고 리드체크커맨드(RCS)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제2 래치인에이블신호(LCEN2)를 생성할 수 있다. 출력제어회로(221_2)는는 리드제어신호(REC)가 로직하이레벨로 인에이블되고 리드체크커맨드(RCS)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제2 래치인에이블신호(LCEN2)를 생성할 수 있다.
출력제어회로(221_2)는 라이트제어신호(WEC)가 로직하이레벨로 인에이블되고 리드체크커맨드(RCS)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 출력인에이블신호(OUT_EN)를 생성할 수 있다. 출력제어회로(221_2)는 리드제어신호(REC)가 로직하이레벨로 인에이블되고 리드체크커맨드(RCS)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 출력인에이블신호(OUT_EN)를 생성할 수 있다.
출력제어회로(221_2)는 에러정정테스트모드가 종료되고 노멀모드에 진입하는 경우 로직하이레벨로 인에이블되는 버퍼인에이블신호(BUF_EN)에 의해 로직하이레벨로 인에이블되는 출력인에이블신호(OUT_EN)를 생성할 수 있다.
도 7은 테스트제어회로(222)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 7에 도시된 바와 같이, 테스트제어회로(222)는 래치제어신호생성회로(222_1) 및 에러정정제어신호생성회로(222_2)를 포함할 수 있다.
래치제어신호생성회로(222_1)는 낸드게이트(230<1>)로 구현될 수 있다. 래치제어신호생성회로(222_1)는 제1 래치인에이블신호(LCEN1) 및 제2 래치인에이블신호(LCEN2)를 토대로 래치제어신호(LC_CTR)를 생성할 수 있다. 래치제어신호생성회로(222_1)는 제1 래치인에이블신호(LCEN1) 및 제2 래치인에이블신호(LCEN2) 중 어느 하나가 로직로우레벨로 생성되는 경우 로직하이레벨로 인에이블되는 래치제어신호(LC_CTR)를 생성할 수 있다. 래치제어신호생성회로(222_1)는 제1 래치인에이블신호(LCEN1) 및 제2 래치인에이블신호(LCEN2)가 모두 로직하이레벨로 생성되는 경우 로직로우레벨로 디스에이블되는 래치제어신호(LC_CTR)를 생성할 수 있다.
에러정정제어신호생성회로(222_2)는 인버터(230<2>) 및 낸드게이트(230<3>)로 구현될 수 있다. 에러정정제어신호생성회로(222_2)는 래치제어신호(LC_CTR) 및 에러정정인에이블신호(ECCEN)를 토대로 에러정정제어신호(ECC_CTR)를 생성할 수 있다. 에러정정제어신호생성회로(222_2)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 에러정정인에이블신호(ECCEN)가 로직로우레벨로 입력되는 경우 로직하이레벨로 인에이블되는 에러정정제어신호(ECC_CTR)를 생성할 수 있다. 에러정정제어신호생성회로(222_2)는 래치제어신호(LC_CTR)가 로직로우레벨로 입력되는 경우 로직로우레벨로 디스에이블되는 에러정정제어신호(ECC_CTR)를 생성할 수 있다. 에러정정제어신호생성회로(222_2)는 에러정정인에이블신호(ECCEN)가 로직하이레벨로 입력되는 경우 로직로우레벨로 디스에이블되는 에러정정제어신호(ECC_CTR)를 생성할 수 있다.
도 8 및 9를 참고하여 본 발명의 일 실시예의 반도체장치(120)의 에러정정테스트모드의 동작을 설명하되, 라이트동작 시 에러가 포함된 외부데이터(ED)를 사용하여 에러정정회로(250)를 테스트하는 동작을 예를 들어 설명하면 다음과 같다.
우선, 도 8을 참고하여 에러정정테스트모드의 동작을 설명하되, 라이트동작 시 에러가 포함된 외부데이터(ED)를 입력 받고, 외부데이터(ED)에 포함된 에러를 정정하여 래치데이터(LD)를 생성하는 동작을 설명하면 다음과 같다.
커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)를 토대로 로직하이레벨로 인에이블되는 라이트제어신호(WEC)를 생성한다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)를 토대로 로직하이레벨로 인에이블되는 라이트체크커맨드(WCS)를 생성한다.
제어회로(220)는 로직하이레벨의 라이트제어신호(WEC) 및 로직하이레벨의 라이트체크커맨드(WCS)를 토대로 로직하이레벨로 인에이블되는 입력인에이블신호(IN_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 라이트제어신호(WEC), 로직로우레벨의 리드체크커맨드(REC) 및 로직로우레벨의 리드체크커맨드(RCS)를 토대로 로직로우레벨로 디스에이블되는 출력인에이블신호(OUT_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 라이트제어신호(WEC) 및 로직하이레벨의 라이트체크커맨드(WCS)를 토대로 로직하이레벨로 인에이블되는 래치제어신호(LC_CTR)를 생성한다. 제어회로(220)는 로직하이레벨의 래치제어신호(LC_CTR), 로직하이레벨의 라이트제어신호(WEC) 및 로직로우레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 에러정정제어신호(ECC_CTR)를 생성한다.
입력회로(230)는 입력인에이블신호(IN_EN)가 로직하이레벨로 인에이블되는 구간 동안 내부데이터(ID), 외부데이터(ED), 외부패리티(EP) 및 마스킹정보신호(DMI)로부터 입력데이터(IN_D), 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 생성한다. 이때, 마스킹정보신호(DMI)에 포함된 비트는 외부데이터(ED)에 포함된 비트를 차단하지 않기 위해 모두 로직로우레벨로 입력될 수 있다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 입력데이터(IN_D), 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 래치하여 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 생성한다.
에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 토대로 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러를 정정하여 정정데이터(CD)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 인코딩동작을 수행하여 래치데이터(LD)에 포함된 에러정보를 포함하는 래치패리티(LP)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 1비트인 경우 인에이블되는 싱글비트에러신호(SBE)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 2비트 이상인 경우 인에이블되는 더블비트에러신호(DBE)를 생성한다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 정정데이터(CD)를 래치데이터(LD)로 재저장한다. 래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치패리티(LP)를 재저장한다.
레지스터(260)는 로직하이레벨의 라이트체크커맨드(WEC)에 의해 초기화되고, 초기화된 이후 싱글비트에러신호(SBE) 및 더블비트에러신호(DBE)를 저장한다.
다음으로, 도 9를 참고하여 에러정정테스트모드의 동작을 설명하되, 라이트동작 시 에러가 정정된 래치데이터(LD)로부터 외부데이터(ED)를 생성하여 컨트롤러(110)로 출력하는 동작을 설명하면 다음과 같다.
커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)를 토대로 로직하이레벨로 인에이블되는 라이트제어신호(WEC)를 생성한다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)를 토대로 로직하이레벨로 인에이블되는 리드체크커맨드(RCS)를 생성한다.
제어회로(220)는 로직하이레벨의 라이트제어신호(WEC), 로직로우레벨의 라이트체크커맨드(WCS) 및 로직로우레벨의 리드제어신호(REC)를 토대로 로직로우레벨로 디스에이블되는 입력인에이블신호(IN_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 라이트제어신호(WEC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 출력인에이블신호(OUT_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 라이트제어신호(WEC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 래치제어신호(LC_CTR)를 생성한다. 제어회로(220)는 로직하이레벨의 래치제어신호(LC_CTR), 로직하이레벨의 라이트제어신호(WEC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직로우레벨로 디스에이블되는 에러정정제어신호(ECC_CTR)를 생성한다.
입력회로(230)는 입력인에이블신호(IN_EN)가 로직로우레벨로 디스에이블되므로 구동되지 않는다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD) 및 래치패리티(LP)를 출력회로(270)로 출력한다.
에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 로직로우레벨로 디스에이블되므로 구동되지 않는다.
출력회로(280)는 출력인에이블신호(OUT_EN)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD)로부터 외부데이터(ED)를 생성하고, 래치패리티(LP)로부터 마스킹정보신호(DMI)를 생성한다. 출력회로(280)는 출력인에이블신호(OUT_EN)가 로직하이레벨로 인에이블되는 구간 동안 외부데이터(ED) 및 마스킹정보신호(DMI)를 컨트롤러(110)로 출력한다.
컨트롤러(110)는 외부데이터(ED) 및 마스킹정보신호(DMI)를 수신하여 반도체장치(120)에 포함된 에러정정회로(250)를 테스트할 수 있다. 컨트롤러(110)는 외부데이터(ED)의 에러가 정정되는 경우 에러정정회로(250)가 정상동작을 수행함을 확인할 수 있다. 컨트롤러(110)는 외부데이터(ED)의 에러가 정정되지 않는 경우 에러정정회로(250)가 비정상동작을 수행함을 확인할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템(100)은 에러정정테스트모드에서 반도체장치(120)에 포함된 에러정정회로(250)를 통해 에러가 포함된 외부데이터(ED)의 에러를 정정하고, 컨트롤러(110)에서 외부데이터(ED)의 에러정정여부를 감지하여 에러정정회로(250)를 테스트할 수 있다. 반도체시스템(100)은 에러정정테스트모드에서 반도체장치(120)에 포함된 에러정정회로(250)를 테스트함으로써 노멀모드에서 에러정정회로(250)를 통해 에러가 정정되는 데이터의 신뢰성을 확보할 수 있다.
도 10 및 11을 참고하여 본 발명의 일 실시예의 반도체장치(120)의 에러정정테스트모드의 동작을 설명하되, 데이터마스킹동작 시 에러가 포함되지 않은 내부데이터(ID) 및 외부데이터(ED)를 사용하여 에러정정회로(250)를 테스트하는 동작을 예를 들어 설명하면 다음과 같다.
우선, 도 10을 참고하여 에러정정테스트모드의 동작을 설명하되, 데이터마스킹동작 시 외부데이터(ED)를 입력 받고, 에러가 포함되지 않은 내부데이터(ID) 및 외부데이터(ED)로부터 래치데이터(LD)를 생성하며, 래치데이터(LD)의 에러를 정정하는 동작을 설명하면 다음과 같다.
커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)를 토대로 로직하이레벨로 인에이블되는 리드제어신호(REC)를 생성한다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)를 토대로 로직하이레벨로 인에이블되는 라이트체크커맨드(WCS)를 생성한다.
제어회로(220)는 로직하이레벨의 리드제어신호(REC) 및 로직하이레벨의 라이트체크커맨드(WCS)를 토대로 로직하이레벨로 인에이블되는 입력인에이블신호(IN_EN)를 생성한다. 제어회로(220)는 로직로우레벨의 라이트제어신호(WEC), 로직하이레벨의 리드제어신호(REC) 및 로직로우레벨의 리드체크커맨드(RCS)를 토대로 로직로우레벨로 디스에이블되는 출력인에이블신호(OUT_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 리드제어신호(REC) 및 로직하이레벨의 라이트체크커맨드(WCS)를 토대로 로직하이레벨로 인에이블되는 래치제어신호(LC_CTR)를 생성한다. 제어회로(220)는 로직하이레벨의 래치제어신호(LC_CTR), 로직로우레벨의 라이트제어신호(WEC) 및 로직로우레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 에러정정제어신호(ECC_CTR)를 생성한다.
코어회로(270)는 내부에 저장된 내부데이터(ID)를 입력회로(230)로 출력한다.
입력회로(230)는 입력인에이블신호(IN_EN)가 로직하이레벨로 인에이블되는 구간 동안 마스킹정보신호(DMI)에 의해 외부데이터(ED)의 일부 비트를 차단하고, 차단된 외부데이터(ED)의 일부 비트를 내부데이터(ID)로 대체하여 입력데이터(IN_D)를 생성한다. 입력회로(230)는 입력인에이블신호(IN_EN)가 인에이블되는 구간 동안 외부패리티(EP) 및 마스킹정보신호(DMI)를 버퍼링하여 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 생성한다. 이때, 마스킹정보신호(DMI)에 포함된 비트는 외부데이터(ED)에 포함된 비트를 차단하기 위해 선택적으로 로직하이레벨로 입력될 수 있다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 입력데이터(IN_D), 입력패리티(IN_P) 및 입력마스킹신호(IN_DMI)를 래치하여 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 생성한다.
에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD), 래치패리티(LP) 및 래치마스킹신호(LDMI)를 토대로 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러를 정정하여 정정데이터(CD)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 인코딩동작을 수행하여 래치데이터(LD)에 포함된 에러정보를 포함하는 래치패리티(LP)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 1비트인 경우 인에이블되는 싱글비트에러신호(SBE)를 생성한다. 에러정정회로(250)는 에러정정제어신호(ECC_CTR)가 인에이블되는 구간 동안 ECC 디코딩동작을 수행하여 래치데이터(LD)에 포함된 에러가 2비트 이상인 경우 인에이블되는 더블비트에러신호(DBE)를 생성한다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 정정데이터(CD)를 래치데이터(LD)로 재저장한다. 래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치패리티(LP)를 재저장한다.
레지스터(260)는 로직하이레벨의 리드제어신호(REC)에 의해 초기화되고, 초기화된 이후 싱글비트에러신호(SBE) 및 더블비트에러신호(DBE)를 저장한다.
다음으로, 도 11을 참고하여 에러정정테스트모드의 동작을 설명하되, 데이터마스킹동작 시 에러가 정정된 래치데이터(LD)로부터 외부데이터(ED)를 생성하여 컨트롤러(110)로 출력하는 동작을 설명하면 다음과 같다.
커맨드디코더(210)는 클럭(CLK)에 동기 되어 코드신호(CODE)를 토대로 로직하이레벨로 인에이블되는 리드제어신호(REC)를 생성한다. 커맨드디코더(210)는 클럭(CLK)에 동기 되어 커맨드(CMD)를 토대로 로직하이레벨로 인에이블되는 리드체크커맨드(RCS)를 생성한다.
제어회로(220)는 로직로우레벨의 라이트제어신호(WEC), 로직로우레벨의 라이트체크커맨드(WCS) 및 로직하이레벨의 리드제어신호(REC)를 토대로 로직로우레벨로 디스에이블되는 입력인에이블신호(IN_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 리드제어신호(REC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 출력인에이블신호(OUT_EN)를 생성한다. 제어회로(220)는 로직하이레벨의 리드제어신호(REC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 래치제어신호(LC_CTR)를 생성한다. 제어회로(220)는 로직하이레벨의 래치제어신호(LC_CTR), 로직로우레벨의 라이트제어신호(WEC) 및 로직하이레벨의 리드체크커맨드(RCS)를 토대로 로직하이레벨로 인에이블되는 에러정정제어신호(ECC_CTR)를 생성한다.
입력회로(230)는 입력인에이블신호(IN_EN)가 로직로우레벨로 디스에이블되므로 구동되지 않는다.
래치회로(240)는 래치제어신호(LC_CTR)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD) 및 래치패리티(LP)를 출력회로(270)로 출력한다.
출력회로(280)는 출력인에이블신호(OUT_EN)가 로직하이레벨로 인에이블되는 구간 동안 래치데이터(LD)로부터 외부데이터(ED)를 생성하고, 래치패리티(LP)로부터 마스킹정보신호(DMI)를 생성한다. 출력회로(280)는 출력인에이블신호(OUT_EN)가 로직하이레벨로 인에이블되는 구간 동안 외부데이터(ED) 및 마스킹정보신호(DMI)를 컨트롤러(110)로 출력한다.
컨트롤러(110)는 외부데이터(ED) 및 마스킹정보신호(DMI)를 수신하여 반도체장치(120)에 포함된 에러정정회로(250)를 테스트할 수 있다. 컨트롤러(110)는 외부데이터(ED)의 에러가 정정되는 경우 에러정정회로(250)가 정상동작을 수행함을 확인할 수 있다. 컨트롤러(110)는 외부데이터(ED)의 에러가 정정되지 않는 경우 에러정정회로(250)가 비정상동작을 수행함을 확인할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템(100)은 에러정정테스트모드에서 반도체장치(120)에 포함된 에러정정회로(250)를 통해 에러가 포함된 외부데이터(ED)의 에러를 정정하고, 컨트롤러(110)에서 외부데이터(ED)의 에러정정여부를 감지하여 에러정정회로(250)를 테스트할 수 있다. 반도체시스템(100)은 에러정정테스트모드에서 반도체장치(120)에 포함된 에러정정회로(250)를 테스트함으로써 노멀모드에서 에러정정회로(250)를 통해 에러가 정정되는 데이터의 신뢰성을 확보할 수 있다.
도 12는 본 발명의 일 실시예에 따른 전자시스템(1000)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 12에 도시된 바와 같이, 전자시스템(1000)은 호스트(1100) 및 반도체시스템(1200)을 포함할 수 있다.
호스트(1100) 및 반도체시스템(1200)은 인터페이스 프로토콜을 사용하여 상호 신호들을 전송할 수 있다. 호스트(1100) 및 반도체시스템(1200) 사이에 사용되는 인터페이스 프로토콜에는 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), USB(Universal Serial Bus) 등이 있다.
반도체시스템(1200)은 컨트롤러(1300)와 반도체장치들(1400(K:1))을 포함할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))이 에러정정테스트모드 및 노멀모드를 수행하도록 반도체장치들(1400(K:1))을 제어할 수 있다. 반도체장치들(1400(K:1)) 각각은 에러정정테스트모드에서 에러정정회로를 통해 에러가 포함된 외부데이터(ED)의 에러를 정정하고, 에러가 정정된 외부데이터(ED)를 컨트롤러(1300)로 출력할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))로부터 외부데이터(ED)를 수신하고, 외부데이터(ED)의 에러정정여부를 감지하여 에러정정회로를 테스트할 수 있다. 반도체시스템(1200)은 에러정정테스트모드에서 반도체장치들(1400(K:1))에 포함된 에러정정회로를 테스트함으로써 노멀모드에서 에러정정회로를 통해 에러가 정정되는 데이터의 신뢰성을 확보할 수 있다.
컨트롤러(1300)는 도 1에 도시된 컨트롤러(110)로 구현될 수 있다. 반도체장치들(1400(K:1)) 각각은 도 1 및 도 2에 도시된 반도체장치(120)로 구현될 수 있다. 실시예에 따라서 반도체장치들(1400(K:1))은 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 중 하나로 구현될 수 있다.
100. 반도시스템 110. 컨트롤러
120. 반도체장치 210. 커맨드디코더
220. 제어회로 221. 버퍼제어회로
221_1. 입력제어회로 221_2. 출력제어회로
222. 테스트제어회로 222_1. 래치제어신호생성회로
222_2. 에러정정제어신호생성회로 230. 입력회로
240. 래치회로 250. 에러정정회로
260. 레지스터 270. 코어회로
280. 출력회로

Claims (20)

  1. 에러정정테스트모드를 수행하기 위한 라이트제어신호, 라이트체크커맨드 및 리드체크커맨드를 토대로 입력인에이블신호, 출력인에이블신호, 래치제어신호 및 에러정정제어신호를 생성하는 제어회로;
    상기 래치제어신호가 인에이블되는 구간 동안 입력데이터, 입력패리티 및 입력마스킹신호를 래치하여 래치데이터, 래치패리티 및 래치마스킹신호를 생성하고, 정정데이터를 상기 래치데이터로 재저장하는 래치회로; 및
    상기 에러제어신호가 인에이블되는 구간 동안 상기 래치데이터, 상기 래치패리티 및 상기 래치마스킹신호를 토대로 상기 래치데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 에러정정회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제어회로는
    상기 라이트제어신호, 상기 라이트체크커맨드 및 상기 리드체크커맨드를 토대로 래치인에이블신호, 에러정정인에이블신호, 상기 입력인에이블신호 및 상기 출력인에이블신호를 생성하는 버퍼제어회로; 및
    상기 래치인에이블신호 및 상기 에러정정인에이블신호를 토대로 상기 래치제어신호 및 상기 에러정정제어신호를 생성하는 테스트제어회로를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 버퍼제어회로는
    상기 라이트제어신호 및 상기 라이트체크커맨드의 로직레벨에 따라 상기 래치인에이블신호 및 상기 입력인에이블신호를 생성하는 입력제어회로; 및
    상기 라이트제어신호 및 상기 리드체크커맨드의 로직레벨에 따라 상기 에러정정인에이블신호 및 상기 출력인에이블신호를 생성하는 출력제어회로를 포함하는 반도체장치.
  4. 제 3 항에 있어서, 상기 입력제어회로는
    상기 라이트제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 디스에이블되는 상기 래치인에이블신호를 생성하고,
    상기 라이트제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 입력인에이블신호를 생성하는 반도체장치.
  5. 제 3 항에 있어서, 상기 출력제어회로는
    상기 라이트제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 에러정정인에이블신호를 생성하고,
    상기 라이트제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 출력인에이블신호를 생성하는 반도체장치.
  6. 제 2 항에 있어서, 상기 테스트제어회로는
    상기 래치인에이블신호를 토대로 상기 래치제어신호를 생성하는 래치제어신호생성회로; 및
    상기 래치제어신호 및 상기 에러정정인에이블신호를 토대로 상기 에러정정제어신호를 생성하는 에러정정제어신호생성회로를 포함하는 반도체장치.
  7. 제 1 항에 있어서, 상기 래치회로는
    상기 에러정정테스트모드에서 에러가 포함된 상기 입력데이터로부터 상기 래치데이터를 생성하고, 상기 에러정정테스트모드에서 상기 래치데이터에 포함된 에러를 정정하여 생성되는 정정데이터를 상기 래치데이터로 재저장하는 반도체장치.
  8. 제 1 항에 있어서,
    상기 입력인에이블신호가 인에이블되는 구간 동안 외부데이터, 외부패리티 및 마스킹정보신호로부터 상기 입력데이터, 상기 입력패리티 및 상기 입력마스킹신호를 생성하는 입력회로; 및
    상기 출력인에이블신호가 인에이블되는 구간 동안 에러가 정정된 상기 래치데이터 및 상기 래치패리티를 외부로 출력하는 출력회로를 더 포함하는 반도체장치.
  9. 제 8 항에 있어서, 상기 입력회로는
    상기 에러정정테스트모드에서 에러가 포함된 상기 외부데이터로부터 상기 입력데이터를 생성하고, 에러가 포함되지 않은 상기 외부데이터에 대한 에러정보를 포함하는 상기 외부패리티로부터 상기 입력패리티를 생성하는 반도체장치.
  10. 에러정정테스트모드에 진입하기 위한 커맨드를 출력하고, 제1 외부데이터, 제1 외부패리티 및 제1 마스킹정보신호를 반도체장치로 출력하며, 상기 반도체장치로부터 출력되는 제2 외부데이터 및 제2 마스킹정보신호를 수신하여 상기 반도체장치에 포함된 에러정정회로를 테스트하는 컨트롤러; 및
    상기 에러정정회로를 포함하고, 상기 제1 외부데이터, 상기 제1 외부패리티 및 상기 제1 마스킹정보신호를 토대로 상기 제1 외부데이터에 포함된 에러를 정정하며, 에러가 정정된 상기 제1 외부데이터를 상기 제2 외부데이터로 출력하고, 상기 제1 외부데이터의 에러정보를 상기 제2 마스킹정보신호로 출력하는 상기 반도체장치를 포함하는 반도체시스템.
  11. 제 10 항에 있어서, 상기 컨트롤러는
    상기 에러정정테스트모드에서 에러가 포함된 상기 제1 외부데이터를 출력하고, 에러가 포함되지 않은 상기 제1 외부데이터에 대한 에러정보를 포함하는 상기 제1 외부패리티를 출력하는 반도체시스템.
  12. 제 10 항에 있어서, 상기 컨트롤러는
    상기 에러정정테스트모드에서 상기 제2 외부데이터에 포함된 에러 유무에 따라 상기 에러정정회로를 테스트하는 반도체시스템.
  13. 제 10 항에 있어서, 상기 반도체장치는
    상기 커맨드 및 코드신호를 토대로 생성되는 라이트제어신호, 리드제어신호, 라이트체크커맨드 및 리드체크커맨드로부터 입력인에이블신호, 출력인에이블신호, 래치제어신호 및 에러정정제어신호를 생성하는 제어회로;
    상기 입력인에이블신호가 인에이블되는 구간 동안 내부데이터, 상기 제1 외부데이터, 상기 제1 외부패리티 및 상기 제1 마스킹정보신호로부터 입력데이터, 입력패리티 및 입력마스킹신호를 생성하는 입력회로;
    상기 래치제어신호가 인에이블되는 구간 동안 상기 입력데이터, 상기 입력패리티 및 상기 입력마스킹신호를 래치하여 래치데이터, 래치패리티 및 래치마스킹신호를 생성하고, 정정데이터를 상기 래치데이터로 재저장하는 래치회로; 및
    상기 에러제어신호가 인에이블되는 구간 동안 상기 래치데이터, 상기 래치패리티 및 상기 래치마스킹신호를 토대로 상기 래치데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 상기 에러정정회로를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 제어회로는
    상기 라이트제어신호, 상기 리드제어신호, 상기 라이트체크커맨드 및 상기 리드체크커맨드를 토대로 제1 및 제2 래치인에이블신호, 에러정정인에이블신호, 상기 입력인에이블신호 및 상기 출력인에이블신호를 생성하는 버퍼제어회로; 및
    상기 제1 및 제2 래치인에이블신호 및 상기 에러정정인에이블신호를 토대로 상기 래치제어신호 및 상기 에러정정제어신호를 생성하는 테스트제어회로를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 버퍼제어회로는
    상기 라이트제어신호, 상기 리드제어신호 및 상기 라이트체크커맨드의 로직레벨에 따라 상기 제1 래치인에이블신호 및 상기 입력인에이블신호를 생성하는 입력제어회로; 및
    상기 라이트제어신호, 상기 리드제어신호 및 상기 리드체크커맨드의 로직레벨에 따라 상기 에러정정인에이블신호, 상기 제2 래치인에이블신호 및 상기 출력인에이블신호를 생성하는 출력제어회로를 포함하는 반도체시스템.
  16. 제 15 항에 있어서, 상기 입력제어회로는
    상기 라이트제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 디스에이블되는 상기 제1 래치인에이블신호를 생성하고,
    상기 리드제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 디스에이블되는 상기 제1 래치인에이블신호를 생성하며,
    상기 라이트제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 입력인에이블신호를 생성하고,
    상기 리드제어신호 및 상기 라이트체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 입력인에이블신호를 생성하는 반도체시스템.
  17. 제 15 항에 있어서, 상기 출력제어회로는
    상기 라이트제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 에러정정인에이블신호를 생성하고,
    상기 라이트제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 디스에이블되는 상기 제2 래치인에이블신호를 생성하며,
    상기 리드제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 디스에이블되는 상기 제2 래치인에이블신호를 생성하고,
    상기 라이트제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 출력인에이블신호를 생성하며,
    상기 리드제어신호 및 상기 리드체크커맨드가 모두 인에이블되는 경우 인에이블되는 상기 출력인에이블신호를 생성하는 반도체시스템.
  18. 제 14 항에 있어서, 상기 테스트제어회로는
    상기 제1 및 제2 래치인에이블신호를 토대로 상기 래치제어신호를 생성하는 래치제어신호생성회로; 및
    상기 래치제어신호 및 상기 에러정정인에이블신호를 토대로 상기 에러정정제어신호를 생성하는 에러정정제어신호생성회로를 포함하는 반도체시스템.
  19. 제 13 항에 있어서, 상기 입력회로는
    상기 제1 마스킹정보신호에 의해 상기 제1 외부데이터의 일부 비트를 차단하고, 차단된 상기 제1 외부데이터의 일부 비트를 상기 내부데이터로 대체하여 상기 입력데이터를 생성하는 반도체시스템.
  20. 제 13 항에 있어서,
    상기 출력인에이블신호가 인에이블되는 구간 동안 에러가 정정된 상기 래치데이터로부터 상기 제2 외부데이터를 생성하고, 상기 래치패리티로부터 상기 제2 마스킹정보신호를 생성하며, 상기 제2 외부데이터 및 상기 제2 마스킹정보신호를 상기 컨트롤러로 출력하는 출력회로를 더 포함하는 반도체시스템.
KR1020210042383A 2021-03-31 2021-03-31 에러정정회로를 테스트하는 반도체장치 및 반도체시스템 KR20220135984A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210042383A KR20220135984A (ko) 2021-03-31 2021-03-31 에러정정회로를 테스트하는 반도체장치 및 반도체시스템
US17/353,423 US11475971B1 (en) 2021-03-31 2021-06-21 Semiconductor device and semiconductor system for testing error correction circuit
CN202110812506.2A CN115148274A (zh) 2021-03-31 2021-07-19 用于测试错误校正电路的半导体器件和半导体系统
TW110127366A TW202240392A (zh) 2021-03-31 2021-07-26 用於測試錯誤校正電路的半導體裝置和半導體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210042383A KR20220135984A (ko) 2021-03-31 2021-03-31 에러정정회로를 테스트하는 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20220135984A true KR20220135984A (ko) 2022-10-07

Family

ID=83405463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210042383A KR20220135984A (ko) 2021-03-31 2021-03-31 에러정정회로를 테스트하는 반도체장치 및 반도체시스템

Country Status (4)

Country Link
US (1) US11475971B1 (ko)
KR (1) KR20220135984A (ko)
CN (1) CN115148274A (ko)
TW (1) TW202240392A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043043A (ko) 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 전자장치
US10706950B1 (en) * 2018-06-19 2020-07-07 Cadence Design Systems, Inc. Testing for memory error correction code logic

Also Published As

Publication number Publication date
US11475971B1 (en) 2022-10-18
TW202240392A (zh) 2022-10-16
US20220319625A1 (en) 2022-10-06
CN115148274A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
US10572341B2 (en) Semiconductor devices
US10803971B2 (en) Device for supporting error correction code and test method thereof
KR20210055865A (ko) 반도체장치 및 반도체시스템
CN107918571B (zh) 测试储存单元的方法以及使用该方法的装置
US4926426A (en) Error correction check during write cycles
KR20190074006A (ko) 반도체장치 및 반도체시스템
US20150074495A1 (en) Address error detection
US11907062B2 (en) Error check scrub operation method and semiconductor system using the same
US20170344422A1 (en) Semiconductor devices and semiconductor systems
US11342942B2 (en) Electronic device for performing error correction operation and error check operation
US11475971B1 (en) Semiconductor device and semiconductor system for testing error correction circuit
US11276451B2 (en) Error correction methods and semiconductor devices and semiconductor systems using the same
US11309046B2 (en) Semiconductor devices and semiconductor systems including the same
KR102713429B1 (ko) 반도체장치
US11514998B2 (en) Electronic device for performing data masking operation
KR20170143084A (ko) 반도체장치 및 반도체시스템
US20230282300A1 (en) Semiconductor device and semiconductor system
US11921578B2 (en) Error correction methods and semiconductor devices and semiconductor systems using the error correction methods and the semiconductor devices
US11599413B2 (en) Electronic system including error calculation circuit for performing error correction operation
US11579966B1 (en) Semiconductor system related to performing a training operation
US20230153194A1 (en) Semiconductor device
KR20170096079A (ko) 반도체장치 및 반도체시스템
KR20230131028A (ko) 에러정정동작을 수행하는 메모리컨트롤러 및 메모리시스템
JPH07160586A (ja) メモリ監視方法及びメモリ監視回路