KR20220129151A - 디스플레이 시스템 - Google Patents

디스플레이 시스템 Download PDF

Info

Publication number
KR20220129151A
KR20220129151A KR1020210033635A KR20210033635A KR20220129151A KR 20220129151 A KR20220129151 A KR 20220129151A KR 1020210033635 A KR1020210033635 A KR 1020210033635A KR 20210033635 A KR20210033635 A KR 20210033635A KR 20220129151 A KR20220129151 A KR 20220129151A
Authority
KR
South Korea
Prior art keywords
data
scan
image
periods
image data
Prior art date
Application number
KR1020210033635A
Other languages
English (en)
Inventor
박세혁
노진영
이효진
임재근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210033635A priority Critical patent/KR20220129151A/ko
Priority to US17/521,066 priority patent/US11631355B2/en
Priority to CN202210121903.XA priority patent/CN115083322A/zh
Publication of KR20220129151A publication Critical patent/KR20220129151A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Selective Calling Equipment (AREA)
  • Alarm Systems (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

디스플레이 시스템은, 영상 구동 주파수에 기초하여, 입력 영상 데이터의 출력 순서가 재배열된 제1 영상 데이터를 출력하고, 주사 주파수 정보 및 부분 주사 인에이블 신호를 출력하는 호스트 프로세서; 호스트 프로세서에 의해 제어되는 디스플레이 모듈; 및 호스트 프로세서와 디스플레이 모듈 사이의 데이터 송수신을 담당하는 인터페이스를 포함한다. 디스플레이 모듈은, 주사 주파수 정보 및 주사 인에이블 신호에 응답하여, 제1 영상 데이터에 대응하는 데이터 신호들을 생성하고, 데이터 신호들이 공급되는 화소행들의 선택을 제어하는 디스플레이 구동 회로; 및 화소들을 포함하며, 데이터 신호들에 기초하여 선택된 화소행들에 영상을 디스플레이하는 디스플레이 패널을 포함한다.
인터페이스의 비디오 모드(video mode)에서, 호스트 프로세서는 영상 구동 주파수에 기초하여 전송 기간들 동안 인터페이스를 통해 제1 영상 데이터를 분할하여 출력하고, 중단 기간들 동안 인터페이스를 통한 제1 영상 데이터의 출력을 중단한다.

Description

디스플레이 시스템{DISPLAY SYSTEM}
본 발명은 시스템을 포함하는 전자 기기에 관한 것으로서, 더욱 상세하게는 디스플레이 구동 회로 및 호스트 프로세서를 포함하는 디스플레이 시스템에 관한 것이다.
컴퓨터, 태블릿 PC, 스마트폰 및 웨어러블 전자 장치 등 이미지 표시 기능을 갖는 전자 기기는 디스플레이 시스템을 포함한다.
모바일 장치 등의 전자기기에 포함되는 디스플레이, 이미지 센서 등의 성능이 향상되고 해상도가 증가함에 따라서 전송 데이터의 양이 급격하게 증가하고 있다. nHD (360*640) 이상의 고해상도 영상을 지원하기 위해 직렬 인터페이스에 대한 연구가 활발히 진행되고 있다.
한편, 전자 기기 및 디스플레이 장치의 소비 전력을 저감하기 위해, 정지 영상 표시와 같은 낮은 전력이 요구되는 경우에는, 60Hz 미만의 저주파수 구동으로 영상이 표시될 수 있다. 이와 같이, 영상의 성질에 따라 구동 주파수를 가변하여 소비 전력을 개선함과 함께 저주파수 구동 시의 화질 저하를 최소화하기 위한 연구가 진행 중이다.
본 발명의 일 목적은 디스플레이 직렬 인터페이스의 비디오 모드에서 분할 주사 구동 시, 전송 기간들 동안 디스플레이 직렬 인터페이스로 영상 데이터를 분할 전송하고, 전송 기간들 사이의 중단 기간들 동안 디스플레이 직렬 인터페이스로의 영상 데이터 전송을 중단하는 디스플레이 시스템을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 디스플레이 시스템은, 영상 구동 주파수에 기초하여, 입력 영상 데이터의 출력 순서가 재배열된 제1 영상 데이터를 출력하고, 주사 주파수 정보 및 부분 주사 인에이블 신호를 출력하는 호스트 프로세서; 상기 호스트 프로세서에 의해 제어되는 디스플레이 모듈; 및 상기 호스트 프로세서와 상기 디스플레이 모듈 사이의 데이터 송수신을 담당하는 인터페이스를 포함할 수 있다. 상기 디스플레이 모듈은, 상기 주사 주파수 정보 및 상기 주사 인에이블 신호에 응답하여, 상기 제1 영상 데이터에 대응하는 데이터 신호들을 생성하고, 상기 데이터 신호들이 공급되는 화소행들의 선택을 제어하는 디스플레이 구동 회로; 및 화소들을 포함하며, 상기 데이터 신호들에 기초하여 상기 선택된 화소행들에 영상을 디스플레이하는 디스플레이 패널을 포함할 수 있다. 상기 인터페이스의 비디오 모드(video mode)에서, 상기 호스트 프로세서는 상기 영상 구동 주파수에 기초하여 전송 기간들 동안 상기 인터페이스를 통해 상기 제1 영상 데이터를 분할하여 출력하고, 중단 기간들 동안 상기 인터페이스를 통한 상기 제1 영상 데이터의 출력을 중단할 수 있다.
일 실시예에 의하면, 상기 디스플레이 모듈은, 상기 부분 주사 인에이블 신호에 응답하여 활성화되고, 상기 주사 주파수 정보에 기초하여 주사 제어 신호 및 데이터 제어 신호를 생성하는 부분 주사 제어부; 상기 주사 제어 신호에 기초하여, 한 프레임의 기입 기간들 동안 각각 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하고, 상기 한 프레임의 절전 기간들 동안 상기 주사 신호의 공급을 중단하는 주사 구동부; 및 상기 제1 영상 데이터를 상기 데이터 신호들로 변환하고, 상기 기입 기간들 동안 상기 데이터 신호들을 데이터선들에 공급하는 데이터 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 절전 기간들 동안 상기 데이터 신호들의 출력을 중단할 수 있다.
일 실시예에 의하면, 상기 디스플레이 모듈은, 상기 주사 구동부 및 상기 데이터 구동부를 구동하기 위한 전원들을 생성하는 전원 공급부를 더 포함할 수 있다. 상기 전원 공급부는 상기 주사 주파수 정보에 기초하여 상기 절전 기간들 동안 상기 주사 구동부로 공급되는 상기 전원들 및 상기 데이터 구동부로 공급되는 상기 전원들의 적어도 하나의 공급을 중단할 수 있다.
일 실시예에 의하면, 상기 한 프레임의 영상에 대응하여, 상기 전송 기간들은 제1 내지 제k(단, k는 1보다 큰 정수) 전송 기간들을 포함하고, 상기 중단 기간들은 상기 제1 내지 제k 전송 기간들에 각각 인접하는 제1 내지 제k 중단 기간들을 포함할 수 있다. 상기 호스트 프로세서는 상기 영상 구동 주파수에 기초하여 상기 k의 값을 결정할 수 있다.
일 실시예에 의하면, 상기 기입 기간은 상기 제1 내지 제k 전송 기간들에 각각 대응하는 제1 내지 제k 기입 기간들을 포함하고, 상기 절전 기간은 상기 제1 내지 제k 중단 기간들에 각각 대응하는 제1 내지 제k 절전 기간들을 포함할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제1 내지 제k 기입 기간들에 서로 다른 화소행들로 상기 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 영상 구동 주파수가 감소할수록 상기 한 프레임 내에서의 상기 기입 기간 및 상기 절전 기간의 반복 횟수가 증가할 수 있다.
일 실시예에 의하면, 상기 영상 구동 주파수가 감소할수록 상기 제1 내지 제k 기입 기간들 각각의 길이는 감소하고, 상기 제1 내지 제k 절전 기간들 각각의 길이는 증가할 수 있다.
일 실시예에 의하면, 상기 영상 구동 주파수가 감소할수록 상기 제1 내지 제k 전송 기간들 각각의 길이는 감소하고, 상기 제1 내지 제k 중단 기간들 각각의 길이는 증가할 수 있다.
일 실시예에 의하면, 상기 호스트 프로세서는 상기 한 프레임의 영상에 대응하는 상기 제1 영상 데이터를 k개의 데이터 그룹으로 구분하여 상기 제1 내지 제k 전송 기간들 각각에 상기 인터페이스로 출력할 수 있다.
일 실시예에 의하면, 상기 영상 구동 주파수가 기준 주파수보다 낮은 경우, 상기 호스트 프로세서는 상기 부분 주사 인에이블 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 비디오 모드에서 상기 영상 구동 주파수는 상기 기준 주파수보다 낮을 수 있다.
일 실시예에 의하면, 상기 인터페이스의 커맨드 모드(command mode)의 상기 부분 주사 인에이블 신호가 활성화된 부분 주사 활성화 기간에서, 상기 호스트 프로세서는 상기 부분 주사 활성화 기간의 진입에 따른 첫 번째 프레임의 상기 입력 영상 데이터를 상기 제1 영상 데이터로 재배열하고, 영상 구동 주파수에 기초하여 상기 첫 번째 프레임의 전송 기간들 동안 상기 인터페이스를 통해 상기 제1 영상 데이터를 분할하여 출력하고, 상기 첫 번째 프레임의 상기 중단 기간들 동안 상기 인터페이스를 통한 상기 제1 영상 데이터의 출력을 중단할 수 있다.
일 실시예에 의하면, 상기 디스플레이 모듈은, 상기 커맨드 모드에서 상기 제1 영상 데이터를 저장하는 메모리를 더 포함할 수 있다.
일 실시예에 의하면, 상기 커맨드 모드의 상기 부분 주사 활성화 기간 내에서 상기 부분 주사 제어부는 상기 첫 번째 프레임의 후행 프레임들의 기입 기간들마다 상기 메모리로부터 상기 제1 영상 데이터의 일부를 로드하여 상기 데이터 구동부에 제공할 수 있다.
일 실시예에 의하면, 상기 호스트 프로세서는 상기 부분 주사 활성화 기간 내에서 상기 후행 프레임들에 대응하는 영상 데이터의 출력을 중단할 수 있다.
일 실시예에 의하면, 상기 디스플레이 모듈은, 상기 입력 영상 데이터에 기초하여 영상 구동 주파수를 결정하고, 상기 영상 구동 주파수의 정보를 상기 인터페이스를 통해 상기 호스트 프로세서에 제공하는 주파수 결정부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 인터페이스는 디스플레이 직렬 인터페이스를 포함할 수 있다. 상기 디스플레이 직렬 인터페이스는, 상기 디스플레이 구동 회로에 상기 주사 주파수 정보를 전달하는 제1 채널; 및 상기 디스플레이 구동 회로에 상기 부분 주사 제어부를 활성화하는 상기 부분 주사 인에이블 신호를 전달하는 제2 채널을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 디스플레이 장치는, 비디오 모드(video mode)에서 영상 구동 주파수에 기초하여 외부로부터 상호 분리된 전송 기간들 동안 한 프레임의 영상 데이터를 분할하여 수신하는 인터페이스; 주사 주파수 정보 및 주사 인에이블 신호에 응답하여, 상기 영상 데이터에 대응하는 데이터 신호들을 생성하고, 상기 데이터 신호들이 공급되는 화소행들의 선택을 제어하는 디스플레이 구동 회로; 및 화소들을 포함하며, 상기 데이터 신호들에 기초하여 상기 선택된 화소행들에 영상을 디스플레이하는 디스플레이 패널을 포함할 수 있다. 상기 디스플레이 구동 회로는, 상기 부분 주사 인에이블 신호에 응답하여 활성화되고, 상기 주사 주파수 정보에 기초하여 주사 제어 신호 및 데이터 제어 신호를 생성하는 부분 주사 제어부; 상기 주사 제어 신호에 기초하여, 상기 한 프레임의 기입 기간들 동안 각각 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하고, 상기 한 프레임의 절전 기간들 동안 상기 주사 신호의 공급을 중단하는 주사 구동부; 및 상기 분할 수신된 영상 데이터를 상기 데이터 신호들로 변환하고, 상기 기입 기간들 동안 상기 데이터 신호들을 데이터선들에 공급하며, 상기 절전 기간들 동안 상기 데이터 신호들의 출력을 중단하는 데이터 구동부를 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 시스템은 부분 주사 제어부의 활성화에 따른 부분 주사 구동 시, 복수의 기입 기간들 및 절전 기간들을 이용하여 한 프레임의 영상을 표시함으로써 소비 전력이 저감되고, 저주파수 구동에 따른 영상 플리커 등의 영상 불량이 개선될 수 있다.
특히, 인터페이스의 비디오 모드에서 부분 주사 구동에 대응하여 복수의 전송 기간들 동안 인터페이스를 통해 영상 데이터가 분할 전송되고, 중단 기간들에 인터페이스를 통한 영상 데이터의 전송이 중단될 수 있다. 따라서, 중단 기간들에서의 영상 데이터의 출력 및 전달을 위한 각종 전원 및 제어 회로들의 기능이 턴-오프됨으로써, 저주파수 구동에서의 디스플레이 시스템의 소비 전력 저감 효과가 극대화될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 2는 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈의 일 예를 나타내는 블록도이다.
도 3은 도 1의 디스플레이 시스템에 포함되는 인터페이스의 일 예를 나타내는 블록도이다.
도 4는 인터페이스의 비디오 모드에서의 도 1의 디스플레이 시스템의 동작의 일 예를 나타내는 도면이다.
도 5는 도 4의 30Hz 구동 시의 휘도 변화를 개략적으로 나타내는 도면이다.
도 6은 인터페이스의 비디오 모드에서의 도 1의 디스플레이 시스템의 동작의 다른 일 예를 나타내는 도면이다.
도 7은 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈의 다른 일 예를 나타내는 블록도이다.
도 8은 인터페이스의 커맨드 모드에서의 도 1의 디스플레이 시스템의 동작의 일 예를 나타내는 도면이다.
도 9는 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈 및 인터페이스의 일 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 시스템(10)은 디스플레이 모듈(1000), 호스트 프로세서(2000), 및 디스플레이 모듈(1000)과 호스트 프로세서(2000) 사이의 데이터 송수신을 담당하는 인터페이스(IF)를 포함할 수 있다.
일 실시예에서, 디스플레이 시스템(10)은 비휘발성 메모리, 추가적인 저장 장치, 입출력 장치, 전원 관리 장치, 통신 모듈, 카메라 모듈, 및 센서 모듈 등을 더 포함한다.
일 실시예에서, 디스플레이 시스템(10)은 미피(Mobile industry processor interface; MIPI) 인터페이스를 사용 또는 지원할 수 있는 장치, 예컨대, 이동 전화기, PDA, PMP, 또는 스마트폰, 웨어러블 장치 등의 모바일 기기로 구현될 수 있다.
호스트 프로세서(2000)는 디스플레이 모듈(1000)의 전반적인 동작을 제어할 수 있다. 예를 들어, 호스트 프로세서(2000)는 시스템 온 칩으로 구현될 수 있고, 모바일 기기에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수도 있다.
호스트 프로세서(2000)는 인터페이스(IF)를 통해 디스플레이 모듈(1000), 즉, 디스플레이 모듈(1000)에 포함되는 디스플레이 구동 회로(100)와 데이터를 송수신할 수 있다. 일 실시예에서, 인터페이스(IF)는 디스플레이 직렬 인터페이스(Display Serial Interface; DSI)일 수 있다. 예를 들어, 인터페이스(IF)는 미피(MIPI) 인터페이스에 상응하고, 미피 연합의 디스플레이 직렬 인터페이스 표준(MIPI alliance specification for display serial interface) 및 미피 연합의 디-파이 표준(MIPI alliance specification for D-PHY)에 부합할 수 있다. 다만, 이는 예시적인 것으로서, 호스트 프로세서(2000)와 디스플레이 구동 회로(100) 사이의 통신 인터페이스가 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 실시예들에 따른 데이터 송수신을 수행하기 위해 미피 연합의 직렬 인터페이스 표준 등이 일부 수정될 수 있다. 또는, 인터페이스(IF)는 nHD (n- High Definition) 이상의 고화질 영상을 지원하는 다양한 직렬 고속 인터페이스들 중 하나로 구성될 수 있다.
호스트 프로세서(2000)는 외부의 입력 등에 기초하여 디스플레이 모듈(1000)에 제공되는 입력 영상 데이터를 생성할 수 있다. 호스트 프로세서(2000)는 영상 구동 주파수에 기초하여 입력 영상 데이터의 출력 순서를 재배열할 수 있다. 재배열된 입력 영상 데이터는 제1 영상 데이터(DATA1)로서 인터페이스(IF)를 통해 디스플레이 구동 회로(100)에 제공될 수 있다.
영상 구동 주파수는 1초 동안 영상 프레임의 반복 횟수일 수 있다. 영상 구동 주파수는 외부 입력에 의해 호스트 프로세서(2000) 내부에서 결정되거나, 디스플레이 구동 회로(100)에서 결정될 수 있다. 영상 구동 주파수가 디스플레이 구동 회로(100)에서 결정되는 경우, 인터페이스(IF)를 통해 영상 구동 주파수와 관련된 정보가 호스트 프로세서(2000)로 제공될 수 있다.
일 실시예에서, 영상 구동 주파수가 기 설정된 기준 주파수보다 낮은 경우, 호스트 프로세서(2000)는 입력 영상 데이터를 제1 영상 데이터(DATA1)로 재배열할 수 있다. 예를 들어, 기준 주파수는 일반적인 동영상을 표시하는 주파수인 60 헤르츠(Hertz, Hz)로 설정될 수 있다. 즉, 60Hz보다 낮은 저주파수 구동에 의해 영상이 표시되는 경우, 입력 영상 데이터는 제1 영상 데이터(DATA1)로 재배열될 수 있다. 제1 영상 데이터(DATA1)는 복수의 데이터 그룹들로 분할되며, 데이터 그룹들 각각은 소정의 시간 간격으로 순차적으로 출력될 수 있다.
실시예에 따라, 기준 주파수 미만의 저주파수 구동 시, 정지 정상 또는 AOD(Always On Display) 영상 등이 표시될 수 있다.
영상 구동 주파수가 기준 주파수 이상인 경우, 호스트 프로세서(2000)는 입력 영상 데이터를 직렬로 인터페이스(IF)를 통해 출력할 수 있다.
호스트 프로세서(2000)는 영상 구동 주파수에 기초하여 주사 주파수 정보(SF_I) 및 부분 주사 인에이블 신호(PS_EN)를 출력할 수 있다. 주사 주파수 정보(SF_I)는 영상 구동 주파수에 대응하여 각 화소행에 데이터 기입을 위한 주사 신호의 출력 주파수의 정보를 포함할 수 있다. 예를 들어, 주사 주파수 정보(SF_I)에 기초하여 기입 기간들 각각에 선택되는 화소행들(데이터 기입을 위한 주사선들)이 결정될 수 있다.
부분 주사 인에이블 신호(PS_EN)는 디스플레이 모듈(1000)의 부분 주사 구동을 활성화하는 명령을 포함할 수 있다.
부분 주사 구동은 기준 주파수보다 낮은 저주파수 구동을 위해 활성화될 수 있다. 부분 주사 구동은 한 프레임 내에서 주기적으로 서로 다른 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하는 방식으로 전체 화소행들을 주사할 수 있다. 저소비 전력을 위한 저주파수 구동에 있어서, 부분 주사 구동은 화소 내부의 구동 전류의 누설 등에 의한 영상 플리커(flicker)와 같은 부작용을 개선하기 위한 기술이다.
일 실시예에서, 영상 구동 주파수가 기준 주파수보다 작은 경우, 호스트 프로세서(2000)는 부분 주사 인에이블 신호(PS_EN)를 출력할 수 있다. 영상 구동 주파수가 기준 주파수 이상인 경우, 부분 주사 인에이블 신호(PS_EN)는 출력되지 않거나, 턴-오프 레벨을 가질 수 있다.
디스플레이 모듈(1000)은 디스플레이 구동 회로(100) 및 디스플레이 패널(200)을 포함할 수 있다.
디스플레이 구동 회로(100)는 주사 주파수 정보(SF_I) 및 부분 주사 인에이블 신호(PS_EN)에 응답하여 제1 영상 데이터(DATA1)에 대응하는 데이터 신호들을 생성할 수 있다. 데이터 신호들은 디스플레이 패널(200)에 제공될 수 있다. 또한, 디스플레이 구동 회로(100)는 주사 주파수 정보(SF_I) 및 부분 주사 인에이블 신호(PS_EN)에 응답하여 데이터 신호들이 공급되는 화소행들의 선택을 제어할 수 있다. 즉, 디스플레이 구동 회로(100)는 주파수 정보(SF_I) 및 부분 주사 인에이블 신호(PS_EN)에 응답하여 부분 주사 구동을 제어할 수 있다.
주사 인에이블 신호(PS_EN)가 활성화되지 않은 경우, 디스플레이 구동 회로(100)는 입력 영상 데이터를 적절한 형태의 데이터 신호들로 변환하여 디스플레이 패널(200)에 제공할 수 있다.
디스플레이 패널(200)은 복수의 화소들을 포함하며, 공급된 데이터 신호들에 대응하는 영상을 표시할 수 있다.
인터페이스(IF)는 비디오 모드(video mode) 및 커맨드 모드(command mode)를 포함할 수 있다.
커맨드 모드에서는 디스플레이 모듈(1000)에 포함되는 별도의 메모리(예를 들어, 프레임 메모리 등)를 이용하여 디스플레이 모듈(1000)이 자체적으로 영상을 리프레쉬할 수 있다. 예를 들어, 호스트 프로세서(2000)로부터 공급된 영상 데이터는 디스플레이 모듈(1000)의 메모리에 저장되고, 디스플레이 모듈(1000)은 메모리로부터 영상 데이터를 로드하여 영상을 표시할 수 있다.
비디오 모드에서는 호스트 프로세서(2000)가 직접적으로 디스플레이 모듈(1000)의 영상을 제어할 수 있다. 예를 들어, 비디오 모드에서, 호스트 프로세서(2000)로부터 공급되는 영상 데이터에 의해 실시간으로 디스플레이 모듈(1000)의 영상이 제어될 수 있다. 비디오 모드에서는 영상 데이터 또는 프레임 데이터를 저장하는 별도의 메모리가 불필요하다.
일 실시예에서, 인터페이스(IF)의 비디오 모드에서, 호스트 프로세서(2000)는 영상 구동 주파수에 기초하여 전송 기간들(또는, 영상 전송 기간들) 동안 제1 영상 데이터(DATA1)를 분배(또는, 분할)하여 출력하고, 중단 기간들(또는, 영상 전송 중단 기간들) 동안 제1 영상 데이터(DATA1)의 출력을 중단할 수 있다. 전송 기간들 및 중단 기간들의 개수는 한 프레임에 대응하여 설정될 수 있다. 또한, 전송 기간들 및 중단 기간들은 상호 교변하여 제공될 수 있다.
중단 기간들에는 인터페이스(IF)의 영상 데이터를 전송하는 레인들로의 데이터 전송이 중단되며, 해당 레인들로의 데이터 전송과 관련된 전원 및 신호 제공 요소가 턴-오프될 수 있다.
도 2는 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈의 일 예를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 디스플레이 모듈(1000, 또는, 디스플레이 장치)은 디스플레이 구동 회로(100) 및 디스플레이 패널(200)을 포함할 수 있다.
디스플레이 모듈(1000)은 평면 디스플레이 장치, 플렉서블(flexible) 디스플레이 장치, 커브드(curved) 디스플레이 장치, 폴더블(foldable) 디스플레이 장치, 벤더블(bendable) 디스플레이 장치, 및 스트레쳐블(stretchable) 디스플레이 장치 중 하나로 구현될 수 있다. 또한, 디스플레이 모듈(1000)은 투명 디스플레이 장치, 헤드 마운트(head-mounted) 장치, 웨어러블(wearable) 장치 등에 적용될 수도 있다.
디스플레이 패널(200)은 주사선들(S1 내지 Sn, 단, n은 1보다 큰 정수), 데이터선들(D1 내지 Dm, 단, m은 1보다 큰 정수), 및 화소(PX)들을 포함할 수 있다. 화소(PX)들은 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)에 전기적으로 연결될 수 있다. 하나의 주사선에 의해 동시에 제어되어 데이터 신호들을 실질적으로 동시에 공급받는 화소들(또는, 화소라인)은 하나의 화소행으로 이해될 수 있다. 예를 들어, 제1 주사선(S1)에 공급되는 주사 신호에 기초하여 데이터 신호를 수신하는 화소들은 제1 화소행으로 이해될 수 있다.
실시예에 따라, 화소(PX)들 각각에는 적어도 하나의 주사선이 접속될 수 있다. 도시되진 않았으나, 화소(PX)들은 추가적인 발광 제어선에도 접속될 수 있다.
화소(PX)들은 데이터선들(D1 내지 Dm)로부터 공급되는 데이터 신호에 대응하는 계조 및 휘도로 발광할 수 있다. 화소(PX)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다.
일 실시예에서, 디스플레이 모듈(1000, 또는, 디스플레이 장치)은 인터페이스(IF)의 수신 인터페이스(IF_RX)를 포함할 수 있다. 예를 들어, 수신 인터페이스(IF_RX)는 제어부(110)에 포함될 수 있다. 디스플레이 모듈(1000)은 수신 인터페이스(IF_RX)를 통해 호스트 프로세서(2000)로부터 공급되는 주사 주파수 정보(SF_I), 부분 주사 인에이블 신호(PS_EN), 및 영상 데이터(IDATA/DATA1)를 수신할 수 있다.
일 실시예에서, 디스플레이 구동 회로(100)는 부분 주사 제어부(120), 주사 구동부(140), 및 데이터 구동부(160)를 포함할 수 있다. 디스플레이 구동 회로(100)는 전원 공급부(180)를 더 포함할 수 있다.
제어부(110)는 타이밍 제어부로서 기능할 수 있다. 일 실시예에서, 제어부(110)는 외부로부터 공급되는 클럭 신호들 및 제어 신호들에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 주사 제어 신호(SCS)는 주사 구동부(140)로 공급되고, 데이터 제어 신호(DCS)는 데이터 구동부(160)로 공급될 수 있다. 그리고, 제어부(110)는 외부로부터 공급되는 영상 데이터(IDATA/DATA1)를 재정렬하여 데이터 구동부(160)에 공급할 수 있다.
주사 제어 신호(SCS)에는 주사 스타트 펄스 및 주사 클럭 신호들이 포함될 수 있다. 주사 스타트 펄스는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 주사 클럭 신호들은 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 데이터 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 재정렬된 영상 데이터의 샘플링 시작 시점을 제어한다. 데이터 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
일 실시예에서, 부분 주사 제어부(120)는 제어부(110)에 포함될 수 있다. 도 2에는 부분 주사 제어부(120)가 제어부(110) 내부의 구성인 것으로 도시되었으나, 이는 예시적인 것으로서, 부분 주사 제어부(120)의 기능 또는 물리 구성의 적어도 일부는 제어부(110)와 별도로 제공될 수도 있다.
본 발명의 실시예들에 있어서, 부분 주사 제어부(120)는 부분 주사 구동을 위해 주사 구동부(140) 및 데이터 구동부(160)의 구동을 제어할 수 있다. 예를 들어, 부분 주사 제어부(120)는 부분 주사 인에이블 신호(PS_EN)에 의해 활성화되어 제어부(110)의 다른 구성과 함께 주사 구동부(140) 및 데이터 구동부(160)의 구동을 제어할 수 있다. 부분 주사 인에이블 신호(PS_EN)가 공급되지 않는 경우, 부분 주사 제어부(120)를 제외한 제어부(110)의 다른 구성이 주사 구동부(140) 및 데이터 구동부(160)의 구동을 제어할 수 있다.
부분 주사 제어부(120)는 주사 주파수 정보(SF_I)에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 또한, 부분 주사 제어부(120)는 제1 영상 데이터(DATA1)를 데이터 구동부(160)의 동작에 적합한 형태로 재배열하여 제2 영상 데이터(DATA2)를 생성할 수 있다.
주사 구동부(140)는 주사 제어 신호(SCS)에 기초하여 주사선들(S1 내지 Sn)에 주사 신호를 공급할 수 있다. 예를 들어, 주사 구동부(140)는 주사선들(S1 내지 Sn)로 주사 신호를 순차적으로 공급할 수 있다. 주사 신호가 순차적으로 공급되면 화소(PX)들은 수평 라인 단위(또는 화소행 단위)로 선택될 수 있다.
일 실시예에서, 부분 주사 제어부(120)에 의해 제어되는 주사 구동부(140)는 한 프레임의 기입 기간들 동안 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하고, 한 프레임 내의 절전 기간들 동안 주사 신호의 공급을 중단할 수 있다. 예를 들어, 한 프레임이 제1 기입 기간, 제1 절전 기간, 제2 기입 기간, 및 제2 절전 기간을 포함하는 경우, 주사 구동부(140)는 제1 기입 기간에 홀수 화소행들에 연결된 주사선들로 주사 신호를 순차적으로 공급하고, 제2 기입 기간에 짝수 화소행들에 연결된 주사선들로 주사 신호를 순차적으로 공급할 수 있다.
이와 같이, 각각의 기입 기간들에 서로 다른 화소행들이 선택되어 데이터 기입이 이루어질 수 있다.
일 실시예에서, 제어부(110) 및 부분 주사 제어부(120)는 절전 기간들에 주사 제어 신호(SCS)와 같은 주사 구동부(140)의 구동을 위한 신호들을 생성하지 않을 수 있다.
일 실시예에서, 비디오 모드에서, 기입 기간들은 전송 기간들에 각각 대응하고, 절전 기간들은 중단 기간들에 각각 대응할 수 있다.
데이터 구동부(160)는 데이터 제어 신호(DCS) 및 제2 영상 데이터(DATA2)를 수신할 수 있다. 데이터 구동부(160)는 데이터 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 제2 영상 데이터(DATA2)가 변환된 아날로그 데이터 신호들을 공급할 수 있다. 데이터선들(D1 내지 Dm)로 공급된 데이터 신호는 주사 신호에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(160)는 주사 신호와 동기되도록 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다.
일 실시예에서, 부분 주사 제어부(120)에 의해 제어되는 데이터 구동부(160)는 기입 기간들 동안 데이터 신호들을 데이터선들에 공급할 수 있다. 중단 기간들 동안 데이터 구동부(160)는 데이터 신호들을 출력을 중단할 수 있다.
일 실시예에서, 제어부(110) 및 부분 주사 제어부(120)는 절전 기간들에 데이터 제어 신호(DCS)와 같은 데이터 구동부(160)의 구동을 위한 신호들을 생성하지 않을 수 있다.
일 실시예에서, 데이터 구동부(160) 및 제어부(110)의 적어도 일부의 기능은 하나의 구동 회로로 통합될 수 있다. 예를 들어, 구동 회로는 데이터 구동부(160) 및 제어부(110)의 기능을 수행하는 집적 회로 형태로 제공될 수 있다.
전원 공급부(180)는 외부로부터 공급되는 입력 전원(VIN)에 기초하여 주사 구동부(140)를 구동하기 위한 제1 전원들(S_VDD) 및 데이터 구동부(160)를 구동하기 위한 제2 전원들(D_VDD)을 생성할 수 있다. 예를 들어, 제1 전원들(S_VDD)은 주사 신호를 생성하는 고전위 전원 및 저전위 전원을 포함할 수 있다. 제2 전원들(D_VDD)은 데이터 신호 생성을 위한 전원, 계조 전압들을 생성하기 위한 기준 전원 등을 포함할 수 있다.
일 실시예에서, 전원 공급부(180)는 주사 주파수 정보(SF_I)에 기초하여 절전 기간들 동안 제1 전원들(S_VDD) 및 제2 전원들(D_VDD)의 적어도 하나의 공급을 중단할 수 있다. 이에 따라, 절전 기간들에서 주사 구동부(140) 및 데이터 구동부(160)의 구동이 중단될 수 있다.
전원 공급부(180)의 화소(PX)의 구동을 위한 전원들을 더 생성하여 디스플레이 패널(200)에 제공할 수 있다.
도 3은 도 1의 디스플레이 시스템에 포함되는 인터페이스의 일 예를 나타내는 블록도이다.
도 1, 도 2, 및 도 3을 참조하면, 인터페이스(IF)를 통해 호스트 프로세서(2000)과 디스플레이 모듈(1000) 사이의 데이터 전송이 이루어질 수 있다.
일 실시예에서, 인터페이스(IF)는 영상 신호 전송을 위한 디스플레이 직렬 인터페이스(DSI)를 포함할 수 있다. 예를 들어, 인터페이스(IF)는 미피 인터페이스일 수 있다. 인터페이스(IF)는 미피 연합의 디스플레이 직렬 인터페이스 표준(MIPI alliance specification for display serial interface) 및 미피 연합의 디-파이 표준(MIPI alliance specification for D-PHY)에 부합할 수 있다.
인터페이스(IF)는 호스트 프로세서(2000)에 포함되는 송신 인터페이스(IF_TX) 및 디스플레이 모듈(1000)에 포함되는 수신 인터페이스(IF_RX)를 포함할 수 있다. 송신 인터페이스(IF_TX) 및 수신 인터페이스(IF_RX)는 상호 대응하는 파이(PHY)를 포함할 수 있다. 예를 들어, 송신 인터페이스(IF_TX) 및 수신 인터페이스(IF_RX)는 하나의 클럭 레인 모듈과 적어도 하나의 데이터 레인 모듈을 포함할 수 있다.
상호 대응하는 레인 모듈들 각각은 채널들(Clkp, Clkn, D0p ~ D3p, D0n ~ D3n)을 통해 통신할 수 있다. 클럭 레인(또는, 클럭 채널)은, 동작 모드에 따라, 서로 다른 주파수와 스윙 레벨을 갖는 미피 클럭을 디스플레이 모듈(1000)로 전송할 수 있다.
각 데이터 레인(또는 데이터 채널)은, 동작 모드에 따라 서로 다른 주파수와 스윙 레벨을 갖는 미피 데이터(예를 들어, 입력 영상 데이터(IDATA) 또는 제1 영상 데이터(DATA1))를 디스플레이 모듈(1000)로 전송할 수 있다.
일 실시예에서, 인터페이스(IF)는 디스플레이 모듈(1000, 디스플레이 구동 회로(100))에 주사 주파수 정보(SF_I)를 전달하는 제1 채널(CH1) 및 디스플레이 모듈(1000, 디스플레이 구동 회로(100))에 부분 주사 인에이블 신호(PS_EN)를 전달하는 제2 채널(CH2)을 더 포함할 수 있다. 인터페이스(IF)는 제1 채널(CH1) 및 제2 채널(CH2)에 대응하는 추가적인 핀들을 더 포함할 수도 있다.
다만, 이는 예시적인 것으로서, 주사 주파수 정보(SF_I) 및 부분 주사 인에이블 신호(PS_EN) 중 적어도 하나는 영상 데이터를 포함하는 데이터 패킷에 추가되어 데이터 레인을 통해 전달될 수도 있다.
이에 따라, 비디오 모드에서, 전송 기간들 동안 제1 영상 데이터(DATA1)가 분할되어 인터페이스(IF)를 통해 전달되고, 중단 기간들 동안 제1 영상 데이터(DATA1)의 전송이 중단될 수 있다. 중단 기간들에서의 데이터 전송을 위한 전원 및 제어 회로들의 기능은 턴-오프될 수 있다. 따라서, 저주파수 구동이 수행되는 비디오 모드에서의 전력 소모가 감소될 수 있다.
도 4는 인터페이스의 비디오 모드에서의 도 1의 디스플레이 시스템의 동작의 일 예를 나타내는 도면이다.
도 1, 도 2, 및 도 4를 참조하면, 비디오 모드(VM)에서 영상 구동 주파수가 변경되고, 영상 구동 주파수에 대응하여 주사 구동 방식이 변경될 수 있다.
앞서 설명된 바와 같이, 비디오 모드(VM)에서는 호스트 프로세서(2000)로부터 공급되는 영상 데이터(DATA)에 대응하는 데이터 신호들이 실시간으로 디스플레이 패널(200)에 제공될 수 있다. 다만, 도 4에 도시된 바와 같이, 영상 데이터(DATA)가 인터페이스(IF)로 전달되는 시점과 영상 데이터(DATA)가 변환된 데이터 신호들이 디스플레이 패널(200)에 제공되는 시점 사이에는 데이터 샘플링, 래치 등에 소요되는 시간에 의한 시간 지연이 존재할 수 있다.
영상 구동 주파수가 60Hz인 경우, 부분 주사 인에이블 신호(PS_EN)는 공급되지 않거나, 턴-오프 레벨을 가질 수 있다. 따라서, 부분 주사 제어부(120)는 비활성화 상태일 수 있다. 이 때, 호스트 프로세서(2000)는 입력 영상 데이터(IDATA)를 인터페이스(IF)로 제공할 수 있다. 즉, 입력 영상 데이터(IDATA)는 제1 화소행(PR1)의 첫 번째 화소부터 제n 화소행(PRn, 즉, 마지막 화소행)의 마지막 화소까지의 전체 영상 데이터를 포함할 수 있다.
인터페이스(IF)를 통해 전달된 입력 영상 데이터(IDATA)는 제어부(110)를 통해 데이터 구동부(160)에 공급될 수 있다. 주사 구동부(140)는 일반적인 구동 방식으로 주사 신호(SCAN)를 화소행들(주사선들(S1 내지 Sn))에 공급할 수 있다. 예를 들어, 한 프레임(1F)은 60Hz로 구동되고, 한 프레임(1F) 동안 주사 신호(SCAN)가 제1 내지 제n 화소행들(PR1 내지 PRn)에 순차적으로 공급될 수 있다.
일 실시예에서, 기준 주파수(RF)는 60Hz로 설정될 수 있다. 영상 구동 주파수가 60Hz보다 낮은 경우, 부분 주사 인에이블 신호(PS_EN)가 활성화될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 영상 구동 주파수는 약 30Hz로 설정될 수 있다.
호스트 프로세서(2000)는 영상 구동 주파수 및/또는 부분 주사 인에이블 신호(PS_EN)에 응답하여 입력 영상 데이터(IDATA)의 출력 순서가 재배열된 제1 영상 데이터(DATA1)를 생성할 수 있다. 또한, 호스트 프로세서(2000)는 영상 구동 주파수에 응답하여 복수의 전송 기간들 및 복수의 중단 기간들을 결정할 수 있다.
전송 기간들 및 중단 기간들의 반복 횟수는 기준 주파수(RF)와 영상 구동 주파수와의 관계에 의해 결정될 수 있다. 도 4에서는 영상 구동 주파수가 기준 주파수의 절반에 대응하므로, 제1 전송 기간(TP1), 제2 전송 기간(TP2), 제1 중단 기간(IP1), 및 제2 중단 기간(IP2)이 설정될 수 있다. 전송 기간들(TP1, TP2) 및 중단 기간들(IP1, IP2)은 상호 교번하여 진행되도록 설정될 수 있다.
다만, 이는 예시적인 것으로서, 영상 구동 주파수가 감소될수록 전송 기간들 및 중단 기간들의 반복 횟수는 증가될 수 있다. 예를 들어, 영상 구동 주파수가 20Hz인 경우, 하나의 프레임에 대응하여 제1 내지 제3 전송 구간들 및 제1 내지 제3 중단 기간들이 설정될 수 있고, 제1 영상 데이터(DATA1)는 제1 내지 제3 전송 구간들에 걸쳐 전송될 수 있다.
제1 영상 데이터(DATA1)는 제1 전송 기간(TP1)과 제2 전송 기간(TP2)에 대응하여 분할될 수 있다. 일 실시예에서, 제1 전송 기간(TP1)에는 홀수 번째 화소행들에 대응하는 영상 데이터(DATA)인 홀수 데이터(OD_D)가 직렬로 출력될 수 있다. 제2 전송 기간(TP2)에는 짝수 번째 화소행들에 대응하는 영상 데이터(DATA)인 짝수 데이터(EV_D)가 직렬로 출력될 수 있다.
제1 및 제2 중단 기간들(IP1, IP2)에는 영상 데이터(DATA)의 출력 및 인터페이스(IF)에 의한 영상 데이터(DATA)의 전달이 중단될 수 있다. 이 경우, 제1 및 제2 중단 기간들(IP1, IP2)에서는 영상 데이터(DATA)의 출력 및 전달을 위한 전원 및 제어 회로들의 기능이 턴-오프될 수 있다. 따라서, 비디오 모드에서의 전력 소모가 감소될 수 있다.
부분 주사 제어부(120)는 제1 및 제2 전송 기간들(TP1, TP2) 및 제1 및 제2 중단 기간들(IP1, IP2)에 대응하여 데이터 기입을 제어할 수 있다. 예를 들어, 제1 및 제2 전송 기간들(TP1, TP2)에 대응하는 제1 및 제2 기입 기간들(WP1, WP2) 및 제1 및 제2 중단 기간들(IP1, IP2)에 대응하는 제1 및 제2 절전 기간들(PSP1, PSP2)이 설정될 수 있다. 기입 기간들(WP1, WP2) 및 절전 기간들(PSP1, PSP2)은 상호 교번하여 진행되도록 설정될 수 있다.
제1 기입 기간(WP1)에는 홀수 데이터(OD_D)가 변환된 데이터 신호들이 홀수 번째 화소행들에 기입될 수 있다. 즉, 제1 기입 기간(WP1)에는 홀수 번째 화소행들로 데이터 기입을 위한 주사 신호(SCAN)가 순차적으로 공급될 수 있다. 이 경우, 60Hz 구동 시와 비교하면 주사 신호(SCAN)가 공급되는 화소행들이 절반으로 감소되므로, 제1 기입 기간(WP1)의 길이는 60Hz 구동 시 전체 화소행들로 주사 신호(SCAN)가 공급되는 시간의 약 절반에 대응할 수 있다.
제2 기입 기간(WP2)에는 짝수 데이터(EV_D)가 변환된 데이터 신호들이 짝수 번째 화소행들에 기입될 수 있다. 즉, 제2 기입 기간(WP2)에는 짝수 번째 화소행들로 데이터 기입을 위한 주사 신호(SCAN)가 순차적으로 공급될 수 있다.
제1 기입 기간(WP1)과 제2 기입 기간(WP2)의 총 시간은 60Hz 구동의 주사 시간과 실질적으로 동일할 수 있다.
제1 절전 기간(PSP1)에는 홀수 번째 화소행들의 영상이 표시되고, 제2 절전 기간(PSP2)에는 짝수 번째 화소행들의 영상이 표시될 수 있다. 제1 절전 기간(PSP1) 및 제2 절전 기간(PSP2)에는 주사 신호(SCAN)의 공급 및 데이터 신호들의 공급이 중단될 수 있다. 또한, 주사 구동부(140) 및 데이터 구동부(160)의 구동을 위한 제어부(110)의 일부 기능 또한 비활성화될 수 있다.
일 실시예에서, 제1 절전 기간(PSP1) 및 제2 절전 기간(PSP2)에 주사 구동부(140) 및 데이터 구동부(160)의 구동을 위한 전원들(S_VDD, D_VDD)의 공급이 중단될 수도 있다.
한편, 영상 구동 주파수가 30Hz인 경우, 제1 기입 기간(WP1) 및 제2 기입 기간(WP2)은 각각 30Hz의 주파수로 반복될 수 있다.
상술한 바와 같이, 부분 주사 제어부(120)의 활성화에 따른 부분 주사 구동 시, 복수의 기입 기간들(WP1, WP2) 및 절전 기간들(PSP1, PS2)을 이용하여 한 프레임의 영상을 표시함으로써 소비 전력이 저감되고, 저주파수 구동에 따른 영상 플리커 등의 영상 불량이 개선될 수 있다.
나아가, 비디오 모드에서 부분 주사 구동에 대응하여 전송 기간들(TP1, TP2) 동안 인터페이스(IF)를 통해 영상 데이터(DATA)가 분할 전송되고, 중단 기간들(IP1, IP2)에 영상 데이터(DATA)의 전송이 중단될 수 있다. 따라서, 중단 기간들(IP1, IP2)에서의 영상 데이터(DATA)의 출력 및 전달을 위한 전원 및 제어 회로들의 기능이 턴-오프됨으로써, 저주파수 구동에서의 소비 전력 저감 효과가 극대화될 수 있다.
도 5는 도 4의 30Hz 구동 시의 휘도 변화를 개략적으로 나타내는 도면이다.
도 4 및 도 5를 참조하면, 부분 주사 구동에 의해 홀수 번째 화소행의 휘도인 제1 휘도(OD_L)와 짝수 번째 화소행의 휘도인 제2 휘도(EV_L)는 서로 다르게 검출될 수 있다.
화소는 구동 전류에 의해 발광하는 발광 소자를 포함할 수 있다. 화소 내부의 트랜지스터들의 고유 특성에 의해 구동 전류의 누설이 발생될 수 있다. 따라서, 데이터 기입 후 발광 소자의 발광 시, 구동 전류의 누설에 의해 시간의 흐름에 따라 휘도가 감소될 수 있다.
도 4에 도시된 바와 같이, 홀수 번째 화소행들에 대한 제1 기입 기간(WP1)과 짝수 번째 화소행들에 대한 제2 기입 기간(WP2)은 30Hz 주기로 서로 교번하여 반복될 수 있다.
따라서, 제1 휘도(OD_L) 및 제2 휘도(EV_L)는 각각 약 33.4ms 마다 리프레쉬될 수 있다. 이에 따라, 제1 휘도(OD_L)와 제2 휘도(EV_L)의 평균인 평균 휘도(AVG_L)는 60Hz 구동과 유사한 형태의 휘도 변화를 보일 수 있다.
다시 말하면, 본 발명의 실시예들에 따른 부분 주사 구동은 저주파수 구동의 부작용인 영상 플리커를 개선할 수 있다.
도 6은 인터페이스의 비디오 모드에서의 도 1의 디스플레이 시스템의 동작의 다른 일 예를 나타내는 도면이다.
도 6에서는 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 한편, 도 6에서는 기준 주파수(RF)가 60Hz로 설정된 것임을 전제로 설명하기로 한다.
도 1, 도 2, 도 4, 및 도 6을 참조하면, 비디오 모드(VM)에서 15Hz의 영상 구동 주파수에 대응하여 부분 주사 구동이 수행될 수 있다.
영상 구동 주파수가 기준 주파수의 1/4에 대응하므로, 전송 기간은 제1 내지 제4 전송 기간들(TP1 내지 TP4)로 구분되고, 중단 기간은 제1 내지 제4 중단 기간들(IP1 내지 IP4)로 구분될 수 있다. 호스트 프로세서(2000)는 영상 구동 주파수와 기준 주파수(RF)의 관계에 기초하여 전송 기간 및 중단 기간의 개수(반복 횟수)를 결정할 수 있다.
제1 내지 제4 전송 기간들(TP1 내지 TP4)에 의해 제1 영상 데이터(DATA1)는 제1 내지 제4 데이터 그룹들(D_GR1 내지 D_GR4)로 구분될 수 있다. 일 실시예에서, 영상 플리커의 최소화를 위해 제1 내지 제4 데이터 그룹들(D_GR1 내지 D_GR4)은 4개의 연속된 화소행들에 대응하는 영상 데이터는 제1 내지 제4 데이터 그룹들(D_GR1 내지 D_GR4) 각각으로 분배될 수 있다.
제1 데이터 그룹(D_GR1)은 제4i-3(단, i는 n/4 이하의 자연수) 화소행들에 대응하는 영상 데이터(DATA)를 포함할 수 있다. 제2 데이터 그룹(D_GR2)은 제4i-2 화소행들에 대응하는 영상 데이터(DATA)를 포함할 수 있다. 제3 데이터 그룹(D_GR3)은 제4i-1 화소행들에 대응하는 영상 데이터(DATA)를 포함할 수 있다. 제4 데이터 그룹(D_GR4)은 제4i 화소행에 대응하는 영상 데이터(DATA)를 포함할 수 있다.
제1 내지 제4 전송 기간들(TP1 내지 TP4) 각각에 제 내지 제4 데이터 그룹들(D_GR1 내지 D_GR4)의 영상 데이터(DATA)가 인터페이스(IF)를 통해 부분 주사 제어부(120)에 제공될 수 있다. 제1 내지 제4 중단 기간들(IP1 내지 IP4)에서는 영상 데이터(DATA)의 공급이 중단될 수 있다.
부분 주사 제어부(120)는 제1 내지 제4 전송 기간들(TP1 내지 TP4) 및 제1 내지 제4 중단 기간들(IP1 내지 IP4)에 대응하여 데이터 기입을 제어할 수 있다. 예를 들어, 제1 내지 제4 기입 기간들(WP1 내지 WP4) 및 제1 내지 제4 절전 기간들(PSP1 내지 PSP4)이 설정될 수 있다.
일 실시예에서, 제1 내지 제4 기입 기간들(WP1 내지 WP4) 각각의 길이는 60Hz 구동 시 전체 화소행들로 주사 신호(SCAN)가 공급되는 시간의 약 1/4에 대응할 수 있다. 이에 상응하여, 제1 내지 제4 절전 기간들(PSP1 내지 PSP4)의 길이는 증가될 수 있다.
이와 같이, 영상 구동 주파수가 감소할수록 한 프레임(1F) 내에서의 기입 기간 및 절전 기간의 반복 횟수가 증가할 수 있다. 또한, 영상 구동 주파수가 감소할수록 기입 기간들(WP1 내지 WP4) 및 전송 기간들(TP1 내지 TP4) 각각의 길이는 감소하고, 절전 기간들(PSP1 내지 PSP4) 및 중단 기간들(IP1 내지 IP4) 각각의 길이는 증가할 수 있다.
따라서, 저주파수 구동에서의 소비 전력 저감 효과가 극대화될 수 있다.
도 7은 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈의 다른 일 예를 나타내는 블록도이다.
도 7에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 도 7을 참조하면, 디스플레이 모듈(1000B)은 디스플레이 구동 회로(100) 및 디스플레이 패널(200)을 포함할 수 있다.
디스플레이 구동 회로(100)는 부분 주사 제어부(120), 주사 구동부(140), 데이터 구동부(160), 및 전원 공급부(180)를 포함할 수 있다. 일 실시예에서, 디스플레이 모듈(1000A)은 메모리(300)를 더 포함할 수 있다.
메모리(300)는 인터페이스(IF)의 커맨드 모드에서 제1 영상 데이터(DATA1) 또는 입력 영상 데이터(IDATA)를 저장할 수 있다. 예를 들어, 메모리(300)는 프레임 메모리를 포함하며, 기 설정된 프레임의 제1 영상 데이터(DATA1) 또는 입력 영상 데이터(IDATA)를 저장할 수 있다.
일 실시예에서, 메모리(300)는 비휘발성(non-volatile) 메모리일 수 있다. 예를 들어, 메모리(300)는 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리(flash memory) 등으로 구현될 수 있다.
일 실시예에서, 인터페이스(IF)의 커맨드 모드에서 호스트 프로세서(2000)로부터 공급되는 영상 데이터(제1 영상 데이터(DATA1) 또는 입력 영상 데이터(IDATA))는 프레임 단위로 메모리(300)에 저장될 수 있다. 또한, 커맨드 모드에서, 부분 주사 인에이블 신호(PS_EN)에 응답하여 부분 주사 제어부(120)의 동작(활성화) 여부가 결정될 수 있다.
부분 주사 제어부(120)가 활성화되는 경우, 부분 주사 제어부(120)는 주사 주파수 정보(SF_I)에 기초하여 메모리(300)로부터 제1 영상 데이터(DATA1)를 로드하여 절전 구동인 부분 주사 구동을 제어할 수 있다.
부분 주사 제어부(120)가 비활성화되는 경우, 제어부(110)는 메모리(300)로부터 입력 영상 데이터(IDATA)를 로드하고, 일반적인 주사 구동 및 영상 표시를 수행할 수 있다.
도 8은 인터페이스의 커맨드 모드에서의 도 1의 디스플레이 시스템의 동작의 일 예를 나타내는 도면이다.
도 8에서는 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 한편, 도 8에서는 기준 주파수(RF)가 60Hz로 설정된 것임을 전제로 설명하기로 한다.
도 1, 도 7, 및 도 8을 참조하면, 커맨드 모드(CM)에서 영상 구동 주파수가 변경되고, 영상 구동 주파수에 대응하여 주사 구동 방식이 변경될 수 있다.
영상 구동 주파수가 60Hz인 경우, 부분 주사 제어부(120)는 비활성화 상태일 수 있다. 이 때, 호스트 프로세서(2000)는 입력 영상 데이터(IDATA)를 인터페이스(IF)로 제공할 수 있다. 즉, 입력 영상 데이터(IDATA)는 제1 화소행(PR1)의 첫 번째 화소부터 제n 화소행(PRn, 즉, 마지막 화소행)의 마지막 화소까지의 전체 영상 데이터를 포함할 수 있다.
인터페이스(IF)를 통해 전달된 입력 영상 데이터(IDATA)는 메모리(300)에 저장될 수 있다. 제어부(110)는 메모리(300)로부터 프레임 단위로 저장된 입력 영상 데이터(IDATA)를 로드하여 데이터 구동부(160)에 제공할 수 있다. 주사 구동부(140)는 일반적인 구동 방식으로 주사 신호(SCAN)를 화소행들(주사선들(S1 내지 Sn))에 공급할 수 있다.
영상 구동 주파수가 30Hz로 설정되는 경우, 부분 주사 인에이블 신호(PS_EN)가 활성화될 수 있다. 호스트 프로세서(2000)는 영상 구동 주파수 및/또는 부분 주사 인에이블 신호(PS_EN)에 응답하여 입력 영상 데이터(IDATA)의 출력 순서가 재배열된 제1 영상 데이터(DATA1)를 생성할 수 있다. 또한, 호스트 프로세서(2000)는 영상 구동 주파수에 응답하여 복수의 전송 기간들 및 복수의 중단 기간들을 결정할 수 있다.
실시예에 따라, 부분 주사 인에이블 신호(PS_EN)가 활성화되는 기간 동안 디스플레이 모듈(1000A)은 정지 영상과 같은 저전력 영상을 표시할 수 있다.
일 실시예에서, 부분 주사 인에이블 신호(PS_EN)의 활성화에 따른 커맨드 모드의 부분 주사 활성화 기간에서, 호스트 프로세서(2000)는 부분 주사 활성화 기간의 진입에 따른 첫 번째 프레임의 입력 영상 데이터(IDATA)를 제1 영상 데이터(DATA1)로 재배열할 수 있다. 호스트 프로세서(2000)는 영상 구동 주파수에 기초하여 부분 주사 활성화 기간의 첫 번째 프레임(또는, 진입 프레임)의 전송 기간들(TP1, TP2) 동안 인터페이스(IF)를 통해 제1 영상 데이터(DATA1)를 분할(또는, 분배)하여 출력할 수 있다. 예를 들어, 제1 전송 기간(TP1)에 홀수 데이터(OD_D)가 출력되고, 제2 전송 기간(TP2)에 짝수 데이터(EV_D)가 출력될 수 있다.
호스트 프로세서(2000)는 부분 주사 활성화 기간의 첫 번째 프레임의 중단 기간들(IP1, IP2) 동안 인터페이스(IF)를 통한 제1 영상 데이터(DATA1)의 출력을 중단할 수 있다.
홀수 데이터(OD_D) 및 짝수 데이터(EV_D)는 메모리(300)에 저장될 수 있다. 부분 주사 제어부(120)는 제1 기입 기간(WP1)에 대응하여 메모리(300)로부터 홀수 데이터(OD_D)를 로드하고, 제2 기입 기간(WP2)에 대응하여 메모리(300)로부터 짝수 데이터(EV_D)를 로드할 수 있다.
제1 기입 기간(WP1)에는 홀수 데이터(OD_D)가 변환된 데이터 신호들이 홀수 번째 화소행들에 기입될 수 있다. 제2 기입 기간(WP2)에는 짝수 데이터(EV_D)가 변환된 데이터 신호들이 짝수 번째 화소행들에 기입될 수 있다.
제1 절전 기간(PSP1)에는 홀수 번째 화소행들의 영상이 표시되고, 제2 절전 기간(PSP2)에는 짝수 번째 화소행들의 영상이 표시될 수 있다. 제1 절전 기간(PSP1) 및 제2 절전 기간(PSP2)에는 주사 신호(SCAN)의 공급 및 데이터 신호들의 공급이 중단될 수 있다. 또한, 주사 구동부(140) 및 데이터 구동부(160)의 구동을 위한 제어부(110)의 일부 기능 또한 비활성화될 수 있다. 일 실시예에서, 제1 절전 기간(PSP1) 및 제2 절전 기간(PSP2)에 주사 구동부(140) 및 데이터 구동부(160)의 구동을 위한 전원들(S_VDD, D_VDD)의 공급이 중단될 수도 있다.
일 실시예에서, 호스트 프로세서(2000)는 부분 주사 활성화 기간의 첫 번째 프레임의 후행 프레임들에 대해서는 영상 데이터(DATA)의 출력을 중단할 수 있다. 예를 들어, 부분 주사 활성화 기간 동안 정지 영상이 표시되는 경우, 디스플레이 모듈(1000A)의 메모리(300)에 저장된 영상 데이터를 이용하여 영상이 표시될 수 있다. 따라서, 호스트 프로세서(2000)로부터의 영상 데이터(DATA)의 전달이 불필요할 수 있다.
이에 따라, 상기 후행 프레임들에 대응하는 기간 동안에는 영상 데이터의 전달과 관련된 호스트 프로세서(2000) 및 인터페이스(IF)의 각종 전원들 및 제어 회로들의 기능이 턴-오프되고, 소비 전력이 감소될 수 있다.
앞서 설명된 바와 같이, 디스플레이 구동 회로(100)는 주사 활성화 기간의 첫 번째 프레임과 동일하게 구동될 수 있다. 예를 들어, 부분 주사 제어부(120)는 기입 기간들(WP1, WP2)마다 메모리(300)로부터 제1 영상 데이터(DATA1)의 일부(예를 들어, 홀수 데이터(OD_D) 또는 짝수 데이터(EV_D))를 로드하여 데이터 구동부(160)에 제공할 수 있다.
상술한 바와 같이, 인터페이스(IF)의 커맨드 모드(CM)에서 동일한 정지 영상을 표시하는 첫 번째 프레임 이후의 프레임들에는 영상 데이터(DATA)의 전달과 관련된 호스트 프로세서(2000) 및 인터페이스(IF)의 각종 전원들 및 제어 회로들의 기능이 턴-오프됨으로써, 소비 전력이 더욱 감소될 수 있다.
도 9는 도 1의 디스플레이 시스템에 포함되는 디스플레이 모듈 및 인터페이스의 일 예를 나타내는 블록도이다.
도 9에서는 도 2 및 도 7을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 도 9를 참조하면, 디스플레이 모듈(1000B)은 디스플레이 구동 회로(100) 및 디스플레이 패널(200)을 포함할 수 있다.
디스플레이 구동 회로(100)는 부분 주사 제어부(120), 주사 구동부(140), 데이터 구동부(160), 및 전원 공급부(180)를 포함할 수 있다. 일 실시예에서, 디스플레이 모듈(1000B)은 메모리(300) 및 주파수 결정부(400)를 더 포함할 수 있다.
일 실시예에서, 커맨드 모드에서 주파수 결정부(400)는 입력 영상 데이터(IDATA)에 기초하여 영상 구동 주파수를 결정할 수 있다. 예를 들어, 주파수 결정부(400)는 메모리(300)에 저장된 영상 데이터를 이용하여 연속하는 프레임들의 입력 영상 데이터(IDATA)의 비교 결과를 기초로 정지 영상 여부를 판단할 수 있다. 다만, 이는 예시적인 것으로서, 정지 영상 여부를 판단하는 방식이 이에 한정되는 것은 아니다. 주파수 결정부(400)는 공지된 다양한 영상 분석 방식을 통해 현재 영상의 정지 영상 여부를 판단할 수 있다.
현재 영상이 정지 영상인 것으로 판단된 경우, 주파수 결정부(400)는 영상 구동 주파수를 기준 주파수보다 낮은 주파수(예를 들어, 30Hz 이하)로 결정할 수 있다. 주파수 결정부(400)는 결정된 영상 구동 주파수 정보(DF_I)를 제어부(110)에 제공할 수 있다. 영상 구동 주파수 정보(DF_I)는 인터페이스(IF)를 통해 호스트 프로세서(2000)에 제공될 수 있다.
인터페이스(IF)는 수신 인터페이스(IF_RX)로부터 호스트 프로세서(2000)의 송신 인터페이스(도 3의 IF_TX)로 영상 구동 주파수 정보(DF_I)를 전달하는 핀들 및 채널(CH3)을 더 포함할 수 있다.
호스트 프로세서(2000)는 인터페이스(IF)로부터 전달된 영상 구동 주파수 정보(DF_I)에 기초하여 부분 주사 인에이블 신호(PS_EN), 주사 주파수 정보(SF_I)를 생성할 수 있다. 또한, 호스트 프로세서(2000)는 주사 주파수 정보(SF_I)에 기초하여 제1 영상 데이터(DATA1)를 생성할 수 있다.
이와 같이, 커맨드 모드에서 디스플레이 모듈(1000B)이 영상 구동 주파수 정보(DF_I)를 호스트 프로세서(2000)에 제공함으로써, 호스트 프로세서(2000)는 영상 구동 주파수 정보(DF_I)에 상응하도록 영상 데이터를 재배열하여 영상 업데이트가 필요한 구간에서만 영상 데이터를 제공할 수 있다. 따라서, 호스트 프로세서(2000)에서의 소비 전력이 더욱 저감될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 디스플레이 시스템 100: 디스플레이 구동 회로
110: 제어부 120: 부분 주사 제어부
140: 주사 구동부 160: 데이터 구동부
200: 디스플레이 패널 300: 메모리
400: 주파수 결정부 1000: 디스플레이 모듈
2000: 호스트 프로세서 IF: 인터페이스

Claims (20)

  1. 영상 구동 주파수에 기초하여, 입력 영상 데이터의 출력 순서가 재배열된 제1 영상 데이터를 출력하고, 주사 주파수 정보 및 부분 주사 인에이블 신호를 출력하는 호스트 프로세서;
    상기 호스트 프로세서에 의해 제어되는 디스플레이 모듈; 및
    상기 호스트 프로세서와 상기 디스플레이 모듈 사이의 데이터 송수신을 담당하는 인터페이스를 포함하고,
    상기 디스플레이 모듈은,
    상기 주사 주파수 정보 및 상기 부분 주사 인에이블 신호에 응답하여, 상기 제1 영상 데이터에 대응하는 데이터 신호들을 생성하고, 상기 데이터 신호들이 공급되는 화소행들의 선택을 제어하는 디스플레이 구동 회로; 및
    화소들을 포함하며, 상기 데이터 신호들에 기초하여 상기 선택된 화소행들에 영상을 디스플레이하는 디스플레이 패널을 포함하며,
    상기 인터페이스의 비디오 모드(video mode)에서, 상기 호스트 프로세서는 상기 영상 구동 주파수에 기초하여 전송 기간들 동안 상기 인터페이스를 통해 상기 제1 영상 데이터를 분할하여 출력하고, 중단 기간들 동안 상기 인터페이스를 통한 상기 제1 영상 데이터의 출력을 중단하는, 디스플레이 시스템.
  2. 제 1 항에 있어서, 상기 디스플레이 구동 회로는,
    상기 부분 주사 인에이블 신호에 응답하여 활성화되고, 상기 주사 주파수 정보에 기초하여 주사 제어 신호 및 데이터 제어 신호를 생성하는 부분 주사 제어부;
    상기 주사 제어 신호에 기초하여, 한 프레임의 기입 기간들 동안 각각 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하고, 상기 한 프레임의 절전 기간들 동안 상기 주사 신호의 공급을 중단하는 주사 구동부; 및
    상기 제1 영상 데이터를 상기 데이터 신호들로 변환하고, 상기 기입 기간들 동안 상기 데이터 신호들을 데이터선들에 공급하는 데이터 구동부를 포함하는, 디스플레이 시스템.
  3. 제 2 항에 있어서, 상기 데이터 구동부는 상기 절전 기간들 동안 상기 데이터 신호들의 출력을 중단하는, 디스플레이 시스템.
  4. 제 3 항에 있어서, 상기 디스플레이 구동 회로는,
    상기 주사 구동부 및 상기 데이터 구동부를 구동하기 위한 전원들을 생성하는 전원 공급부를 더 포함하고,
    상기 전원 공급부는 상기 주사 주파수 정보에 기초하여 상기 절전 기간들 동안 상기 주사 구동부로 공급되는 상기 전원들 및 상기 데이터 구동부로 공급되는 상기 전원들의 적어도 하나의 공급을 중단하는, 디스플레이 시스템.
  5. 제 2 항에 있어서, 상기 한 프레임의 영상에 대응하여, 상기 전송 기간들은 제1 내지 제k(단, k는 1보다 큰 정수) 전송 기간들을 포함하고, 상기 중단 기간들은 상기 제1 내지 제k 전송 기간들에 각각 인접하는 제1 내지 제k 중단 기간들을 포함하며,
    상기 호스트 프로세서는 상기 영상 구동 주파수에 기초하여 상기 k의 값을 결정하는, 디스플레이 시스템.
  6. 제 5 항에 있어서, 상기 기입 기간은 상기 제1 내지 제k 전송 기간들에 각각 대응하는 제1 내지 제k 기입 기간들을 포함하고,
    상기 절전 기간은 상기 제1 내지 제k 중단 기간들에 각각 대응하는 제1 내지 제k 절전 기간들을 포함하는, 디스플레이 시스템.
  7. 제 6 항에 있어서, 상기 주사 구동부는 상기 제1 내지 제k 기입 기간들에 서로 다른 화소행들로 상기 주사 신호를 공급하는, 디스플레이 시스템.
  8. 제 7 항에 있어서, 상기 영상 구동 주파수가 감소할수록 상기 한 프레임 내에서의 상기 기입 기간 및 상기 절전 기간의 반복 횟수가 증가하는, 디스플레이 시스템.
  9. 제 7 항에 있어서, 상기 영상 구동 주파수가 감소할수록 상기 제1 내지 제k 기입 기간들 각각의 길이는 감소하고, 상기 제1 내지 제k 절전 기간들 각각의 길이는 증가하는, 디스플레이 시스템.
  10. 제 5 항에 있어서, 상기 영상 구동 주파수가 감소할수록 상기 제1 내지 제k 전송 기간들 각각의 길이는 감소하고, 상기 제1 내지 제k 중단 기간들 각각의 길이는 증가하는, 디스플레이 시스템.
  11. 제 5 항에 있어서, 상기 호스트 프로세서는 상기 한 프레임의 영상에 대응하는 상기 제1 영상 데이터를 k개의 데이터 그룹으로 구분하여 상기 제1 내지 제k 전송 기간들 각각에 상기 인터페이스로 출력하는, 디스플레이 시스템.
  12. 제 2 항에 있어서, 상기 영상 구동 주파수가 기준 주파수보다 낮은 경우, 상기 호스트 프로세서는 상기 부분 주사 인에이블 신호를 출력하는, 디스플레이 시스템.
  13. 제 12 항에 있어서, 상기 비디오 모드에서 상기 영상 구동 주파수는 상기 기준 주파수보다 낮은, 디스플레이 시스템.
  14. 제 13 항에 있어서, 상기 인터페이스의 커맨드 모드(command mode)의 상기 부분 주사 인에이블 신호가 활성화된 부분 주사 활성화 기간에서, 상기 호스트 프로세서는 상기 부분 주사 활성화 기간의 진입에 따른 첫 번째 프레임의 상기 입력 영상 데이터를 상기 제1 영상 데이터로 재배열하고, 영상 구동 주파수에 기초하여 상기 첫 번째 프레임의 전송 기간들 동안 상기 인터페이스를 통해 상기 제1 영상 데이터를 분할하여 출력하고, 상기 첫 번째 프레임의 상기 중단 기간들 동안 상기 인터페이스를 통한 상기 제1 영상 데이터의 출력을 중단하는, 디스플레이 시스템.
  15. 제 14 항에 있어서, 상기 디스플레이 모듈은,
    상기 커맨드 모드에서 상기 제1 영상 데이터를 저장하는 메모리를 더 포함하는, 디스플레이 시스템.
  16. 제 15 항에 있어서, 상기 커맨드 모드의 상기 부분 주사 활성화 기간 내에서 상기 부분 주사 제어부는 상기 첫 번째 프레임의 후행 프레임들의 기입 기간들마다 상기 메모리로부터 상기 제1 영상 데이터의 일부를 로드하여 상기 데이터 구동부에 제공하는, 디스플레이 시스템.
  17. 제 16 항에 있어서, 상기 호스트 프로세서는 상기 부분 주사 활성화 기간 내에서 상기 후행 프레임들에 대응하는 영상 데이터의 출력을 중단하는, 디스플레이 시스템.
  18. 제 16 항에 있어서, 상기 디스플레이 모듈은,
    상기 입력 영상 데이터에 기초하여 영상 구동 주파수를 결정하고, 상기 영상 구동 주파수의 정보를 상기 인터페이스를 통해 상기 호스트 프로세서에 제공하는 주파수 결정부를 더 포함하는, 디스플레이 시스템.
  19. 제 2 항에 있어서, 상기 인터페이스는 디스플레이 직렬 인터페이스를 포함하며,
    상기 디스플레이 직렬 인터페이스는,
    상기 디스플레이 구동 회로에 상기 주사 주파수 정보를 전달하는 제1 채널; 및
    상기 디스플레이 구동 회로에 상기 부분 주사 제어부를 활성화하는 상기 부분 주사 인에이블 신호를 전달하는 제2 채널을 포함하는, 디스플레이 시스템.
  20. 비디오 모드(video mode)에서 영상 구동 주파수에 기초하여 외부로부터 상호 분리된 전송 기간들 동안 한 프레임의 영상 데이터를 분할하여 수신하는 인터페이스;
    주사 주파수 정보 및 부분 주사 인에이블 신호에 응답하여, 상기 영상 데이터에 대응하는 데이터 신호들을 생성하고, 상기 데이터 신호들이 공급되는 화소행들의 선택을 제어하는 디스플레이 구동 회로; 및
    화소들을 포함하며, 상기 데이터 신호들에 기초하여 상기 선택된 화소행들에 영상을 디스플레이하는 디스플레이 패널을 포함하고,
    상기 디스플레이 구동 회로는,
    상기 부분 주사 인에이블 신호에 응답하여 활성화되고, 상기 주사 주파수 정보에 기초하여 주사 제어 신호 및 데이터 제어 신호를 생성하는 부분 주사 제어부;
    상기 주사 제어 신호에 기초하여, 상기 한 프레임의 기입 기간들 동안 각각 일부 화소행들에 데이터 기입을 위한 주사 신호를 공급하고, 상기 한 프레임의 절전 기간들 동안 상기 주사 신호의 공급을 중단하는 주사 구동부; 및
    상기 분할 수신된 영상 데이터를 상기 데이터 신호들로 변환하고, 상기 기입 기간들 동안 상기 데이터 신호들을 데이터선들에 공급하며, 상기 절전 기간들 동안 상기 데이터 신호들의 출력을 중단하는 데이터 구동부를 포함하는, 디스플레이 장치.
KR1020210033635A 2021-03-15 2021-03-15 디스플레이 시스템 KR20220129151A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210033635A KR20220129151A (ko) 2021-03-15 2021-03-15 디스플레이 시스템
US17/521,066 US11631355B2 (en) 2021-03-15 2021-11-08 Display system and display device
CN202210121903.XA CN115083322A (zh) 2021-03-15 2022-02-09 显示系统和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210033635A KR20220129151A (ko) 2021-03-15 2021-03-15 디스플레이 시스템

Publications (1)

Publication Number Publication Date
KR20220129151A true KR20220129151A (ko) 2022-09-23

Family

ID=83194347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210033635A KR20220129151A (ko) 2021-03-15 2021-03-15 디스플레이 시스템

Country Status (3)

Country Link
US (1) US11631355B2 (ko)
KR (1) KR20220129151A (ko)
CN (1) CN115083322A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166598A (ja) * 2005-11-15 2007-06-28 Seiko Epson Corp 情報記録装置及び電子機器
KR20070115371A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 표시 장치와, 이의 구동 장치 및 방법
KR101954934B1 (ko) 2011-08-08 2019-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6046413B2 (ja) 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
KR102070660B1 (ko) 2012-04-20 2020-01-30 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP6410495B2 (ja) 2014-07-07 2018-10-24 ルネサスエレクトロニクス株式会社 画像符号化装置、画像復号装置、および画像通信システム
US10916218B2 (en) 2016-06-30 2021-02-09 Lg Display Co., Ltd. Organic light emitting diode display
KR102555155B1 (ko) 2016-06-30 2023-07-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR20180025438A (ko) 2016-08-31 2018-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2017036429A2 (en) * 2016-12-01 2017-03-09 Viewtrix Technology Co., Ltd. Zone-based display data processing and transmission

Also Published As

Publication number Publication date
CN115083322A (zh) 2022-09-20
US20220293027A1 (en) 2022-09-15
US11631355B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
US10699645B2 (en) Simplified gate driver configuration and display device including the same
CN113140173B (zh) 显示驱动器及控制方法、显示控制电路系统、电子设备
US9111490B2 (en) Gate driving circuit and organic electroluminescent display apparatus using the same
KR102368079B1 (ko) 데이터 구동 장치 및 이를 이용한 표시 장치
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR102621755B1 (ko) 데이터 드라이버 및 디스플레이 구동 회로
US11158241B2 (en) Display device and a method for driving the same
KR20140025149A (ko) 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
CN113450721B (zh) 扫描式显示器及其驱动装置与驱动方法
KR20040073948A (ko) 표시 장치 구동 디바이스
US11170694B2 (en) Display apparatus and a method of driving the same
US11626054B2 (en) Display system and driving method thereof
KR101883922B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20100007198A (ko) 액정 표시 장치 및 그의 구동 방법
KR20090039506A (ko) 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
KR101878171B1 (ko) 평판 표시장치
KR20220149859A (ko) 표시 장치 및 이의 구동 방법
CN116631325A (zh) 一种显示面板及其驱动方法、显示装置
KR20220129151A (ko) 디스플레이 시스템
KR20200081975A (ko) 표시장치
KR20230102585A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
CN113129826A (zh) 有机发光二极管显示装置及其驱动方法
KR20210079789A (ko) 표시 장치
CN114424275A (zh) 用于部分区域显示的技术
CN114822377A (zh) 显示驱动电路、显示模组、显示屏的驱动方法及电子设备