KR20220127504A - 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법 - Google Patents

블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20220127504A
KR20220127504A KR1020210031857A KR20210031857A KR20220127504A KR 20220127504 A KR20220127504 A KR 20220127504A KR 1020210031857 A KR1020210031857 A KR 1020210031857A KR 20210031857 A KR20210031857 A KR 20210031857A KR 20220127504 A KR20220127504 A KR 20220127504A
Authority
KR
South Korea
Prior art keywords
block
read
hash tree
processor
data
Prior art date
Application number
KR1020210031857A
Other languages
English (en)
Inventor
이정현
김철민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210031857A priority Critical patent/KR20220127504A/ko
Priority to PCT/KR2022/002137 priority patent/WO2022191454A1/ko
Publication of KR20220127504A publication Critical patent/KR20220127504A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

프로세서, 메모리, 및 인스트럭션들을 저장하고, 복수의 데이터 블록들 및 상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들을 저장하는 스토리지를 포함하고, 상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가, 상기 스토리지에서 상기 메모리로 상기 복수의 데이터 블록들 중 제1 데이터 블록에 대한 리드를 식별하고, 상기 스토리지에서 상기 메모리로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고, 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타내는 전자 장치가 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법{ELECTRONIC DEVICE FOR PERFORMING RUNTIME CHECKSUM VERIFICATION OF BLOCK DEVICE IMAGE AND OPERATING METHOD THEREOF}
본 문서에서 개시되는 실시 예들은, 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법에 관한 것이다.
디바이스 매퍼는 커널 영역에 존재하는 프로그램일 수 있다. 디바이스 매퍼는 물리 블록 장치를 가상의 블록 장치로 맵핑할 수 있다.
디바이스 매퍼 베리티는 런타임 동안 물리 블록 장치에 저장된 데이터 블록의 무결성을 검증하기 위한 기능일 수 있다. 디바이스 매퍼 베리티는 보호하고자 하는 데이터(또는, 파티션)에 대한 해시 트리 블록에 기반하여 데이터 블록의 무결성을 검증할 수 있다.
디바이스 매퍼 베리티는 데이터 블록의 검증 결과에 따라 패닉(panic), 재부팅(rebooting), 무시(ignore)할 수 있다. 데이터 블록의 검증 결과에 따른 동작에 의해 전자 장치는 휘발성 메모리의 비트 플립(bit flip), 메모리(또는, 스토리지)의 손상, 드라이버의 문제, 및/또는 보호하려는 파티션에 대한 런타임 공격을 감지할 수 있다.
디바이스 매퍼 베리티는 한 번 검증된 데이터 블록에 대해서는 무결성을 검증하지 않을 수도 있다. 디바이스 매퍼 베리티는 한 번 검증된 데이터 블록에 대해서는 무결성을 검증하지 않는 경우, 데이터 블록이 검증 이후 손상되면 보안성이 저하될 수 있다.
디바이스 매퍼 베리티가 리드되는 모든 데이터 블록에 대해 무결성을 검증하기 위해, 해시 트리 블록에 대해 프리페치를 수행할 수 있다.
프리페치된 해시 트리 블록에 대한 캐시 미스가 발생하는 경우, 프리페치 동작은 전자 장치에게 오버헤드로 작용할 수 있다.
본 문서에서 개시되는 일 실시 예에 따른 전자 장치는, 프로세서, 메모리, 및 인스트럭션들을 저장하고, 복수의 데이터 블록들 및 상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들을 저장하는 스토리지를 포함하고, 상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가, 상기 스토리지에서 상기 메모리로 상기 복수의 데이터 블록들 중 제1 데이터 블록에 대한 리드를 식별하고, 상기 스토리지에서 상기 메모리로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고, 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
본 문서에서 개시되는 일 실시 예에 따른 전자 장치의 동작 방법은, 상기 전자 장치의 스토리지에 저장된 복수의 데이터 블록들 중 제1 데이터 블록에 대한 상기 전자 장치의 메모리로의 리드를 식별하는 동작, 상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들 중 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 상기 스토리지에서 상기 메모리로 리드하는 동작, 및 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하는 동작을 포함하고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
본 문서에서 개시되는 일 실시 예에 따른 비-일시적 컴퓨터 판독 가능 기록 매체는, 프로세서에 의해 실행 시, 상기 프로세서가, 상기 스토리지에서 상기 메모리로 상기 복수의 데이터 블록들 중 제1 데이터 블록에 대한 리드를 식별하고, 상기 스토리지에서 상기 메모리로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고, 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
본 문서의 다양한 실시 예들에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 실시 예들에 따르면, 프리페치 집합에 기반하여 해시 트리 블록을 선정함으로써, 캐시 히트 레이트를 증가시킬 수 있다.
본 개시의 다양한 실시 예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 도시한다.
도 2b는 본 개시의 일 실시 예에 따른 전자 장치가 프리페치 집합을 생성하는 동작을 예시하는 도면이다.
도 2c는 본 개시의 일 실시 예에 따른 전자 장치가 해시 트리 블록을 프리페치하는 동작을 예시하는 도면이다.
도 3은 본 개시의 일 실시 예에 따른 전자 장치가 리드한 데이터 블록들의 관계를 예시하는 도면이다.
도 4는 본 개시의 일 실시 예에 따른 전자 장치가 생성하는 블록 정보 집합과 프리페치 집합을 예시하는 도면이다.
도 5는 본 개시의 일 실시 예에 따른 전자 장치의 프리페치 동작을 나타내는 흐름도이다.
도 6은 본 개시의 일 실시 예에 따른 전자 장치의 프리페치 동작을 나타내는 흐름도이다.
도 7은 본 개시의 일 실시 예에 따른 전자 장치의 메모리 영역을 조절하는 동작을 나타내는 흐름도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들 간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104) 간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2a는 본 개시의 일 실시 예에 따른 전자 장치(101)의 구성을 도시한다. 도 2b는 본 개시의 일 실시 예에 따른 전자 장치(101)가 프리페치 집합을 생성하는 동작을 예시하는 도면이다. 도 2c는 본 개시의 일 실시 예에 따른 전자 장치(101)가 해시 트리 블록을 프리페치하는 동작을 예시하는 도면이다. 도 3은 본 개시의 일 실시 예에 따른 전자 장치(101)가 리드한 데이터 블록들의 관계를 예시하는 도면이다. 도 4는 본 개시의 일 실시 예에 따른 전자 장치(101)가 생성하는 블록 정보 집합과 프리페치 집합을 예시하는 도면이다. 도 2a, 도 2b, 도 2c, 도 3 및 도 4는 도 1의 전자 장치(101)의 구성을 참조하여 설명될 수 있다.
도 2a를 참조하면, 본 개시의 일 실시 예에 따른 전자 장치(101)는 어플리케이션(146), 커널(210), 스토리지(240), 메모리(250), 또는 이들의 조합을 포함할 수 있다. 일 실시 예에서, 도 2a의 메모리(250)는 도 1의 휘발성 메모리(132)에 대응할 수 있다. 일 실시 예에서, 도 2a의 스토리지(240)는 도 1의 비휘발성 메모리(134)에 대응할 수 있다.
일 실시 예에서, 어플리케이션(146), 및/또는 커널(210)은 프로세서(120)에 의해 실행 가능한 프로그램(140)일 수 있다. 일 실시 예에서, 커널(210)은 파일 시스템(220), 디바이스 매퍼 베리티(230), 또는 이들의 조합을 포함할 수 있다.
일 실시 예에서, 어플리케이션(146)는 파일 시스템(220)에게 데이터의 리드를 요청할 수 있다.
일 실시 예에서, 파일 시스템(220)은 어플리케이션(146)에서 사용되는 파일 또는 데이터를 조직화하는 역할을 수행할 수 있다. 일 실시 예에서, 파일 시스템(220)은 FAT(File Allocation Table), FAT32, NTFS(NT File System), HFS(Hierarchical File System), JSF2(Journaled File System2), ODS-5(On-Disk Structure-5), UFS(Unix File System), ext2, ext3, ext4, 또는 이들의 조합의 파일 시스템을 포함할 수 있다. 일 실시 예에서, 스토리지(240)는 파티션별로 서로 다른 파일 시스템(220)을 통해 관리될 수 있다.
일 실시 예에서, 파일 시스템(220)은 어플리케이션(146)의 리드 요청에 응답하여 스토리지(240)에 저장된 데이터를 리드할 수 있다.
일 실시 예에서, 파일 시스템(220)은 스토리지(240)를 데이터 블록 영역(241)과 해시 블록 영역(245)으로 구분할 수 있다. 그러나 이는 예시일 뿐, 파일 시스템(220)은 스토리지(240)를 다른 영역들로 더 구분할 수도 있다.
일 실시 예에서, 데이터 블록 영역(241)에는 시스템 데이터, 및/또는 보호하고자 하는 데이터가 저장될 수 있다. 일 실시 예에서, 데이터 블록 영역(241)에 저장되는 데이터는 리드 온리 속성을 가질 수 있다. 일 실시 예에서, 데이터 블록 영역(241)에 저장되는 데이터는 지정된 크기(예: 4 킬로 바이트)의 데이터 블록들로 구분될 수 있다.
일 실시 예에서, 해시 블록 영역(245)에는 해시 값이 저장될 수 있다. 일 실시 예에서, 해시 블록 영역(245)에는 데이터 블록 영역(241)의 데이터 블록들에 대한 해시 값이 저장될 수 있다. 일 실시 예에서, 해시 블록 영역(245)의 해시 트리 블록들에 대한 해시 값이 저장될 수 있다. 일 실시 예에서, 해시 블록 영역(245)에 저장되는 데이터는 지정된 크기(예: 4 킬로 바이트)의 해시 트리 블록들로 구분될 수 있다.
예를 들어, 해시 블록 영역(245)의 해시 트리 블록 0은 데이터 블록 영역(241)의 데이터 블록 0에 대한 해시 값 내지 데이터 블록 n에 대한 해시 값을 저장할 수 있다. 예를 들어, 해시 블록 영역(245)의 해시 트리 블록 k은 해시 블록 영역(245)의 해시 트리 블록 0에 대한 해시 값 내지 해시 트리 블록 m에 대한 해시 값을 저장할 수 있다. 여기에서, n은 0 내지 N-1 사이의 정수이고, k 및 m은 0 내지 K-1 사이의 정수일 수 있다.
일 실시 예에서, 해시 블록 영역(245)의 해시 트리 블록들 중 데이터 블록 영역(241)의 데이터 블록들에 대한 해시 값을 저장하는 해시 트리 블록들은 레이어 1의 해시 트리 블록일 수 있다. 일 실시 예에서, 해시 블록 영역(245)의 해시 트리 블록들 중 레이어 1의 해시 트리 블록들에 대한 해시 값을 저장하는 해시 트리 블록들은 레이어 2의 해시 트리 블록일 수 있다. 일 실시 예에서, 해시 블록 영역(245)의 해시 트리 블록들 중 레이어 2의 해시 트리 블록들에 대한 해시 값을 저장하는 해시 트리 블록들은 레이어 3의 해시 트리 블록일 수 있다.
예를 들어, 해시 트리 블록이 4 킬로 바이트를 가지고, SHA(secure hash algorithm)-256에 기반하여 해시 값을 생성하는 경우, 해시 트리 블록은 128개의 32 바이트의 해시 값들(4 킬로 바이트 = 128 * 32 바이트)을 포함할 수 있다. 예를 들어, 해시 트리 블록이 4 킬로 바이트를 가지고, SHA-256에 기반하여 해시 값을 생성하는 경우, 레이어 1의 해시 트리 블록은 128개의 데이터 블록에 대한 해시 값을 가질 수 있다. 예를 들어, 해시 트리 블록이 4 킬로 바이트를 가지고, SHA-256에 기반하여 해시 값을 생성하는 경우, 레이어 2의 해시 트리 블록은 128개의 레이어 1의 해시 트리 블록에 대한 해시 값을 가질 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 데이터 블록 영역(241)에 저장된 데이터의 무결성을 검증할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 데이터 블록 영역(241)의 데이터 블록과 이에 대응하는 해시 블록 영역(245)의 해시 트리 블록을 비교함으로써, 데이터 블록 영역(241)에 저장된 데이터의 무결성을 검증할 수 있다. 도 2a에서는, 디바이스 매퍼 베리티(230)가 데이터의 무결성을 검증하는 것으로 예시하였으나, 이는 예시일 뿐이다. 일 실시 예에서, 디바이스 매퍼 베리티(230)의 기능은 다른 프로그램을 통해 구현될 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 스토리지(240)의 데이터 블록 영역(241)의 데이터 블록을 리드하는 경우, 리드되는 데이터 블록에 대응하는 해시 트리 블록에 기반하여, 리드되는 데이터 블록의 무결성을 검증할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 검증을 위해, 해시 트리 블록을 스토리지(240)에서 리드할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 해시 트리 블록을 메모리(250)의 제1 메모리 영역(251), 및/또는 제2 메모리 영역(255)에 리드할 수 있다. 일 실시 예에서, 제1 메모리 영역(251) 및 제2 메모리 영역(255)은 디바이스 매퍼 베리티(230)에 할당된 메모리(250)의 영역일 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 스토리지(240)에서 리드하는 데이터 블록에 대응하는 해시 트리 블록을 메모리(250)에 리드할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 데이터 블록을 리드하는 패턴에 기반하여 해시 트리 블록을 프리페치할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 리드하는 파일에 기반하여 해시 트리 블록을 프리페치할 수 있다.
이하에서는, 도 2b, 도 2c, 도 3 및 도 4를 참조하여, 디바이스 매퍼 베리티(230)의 프리페치 동작을 설명한다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 모니터링 모듈(235)을 통해 파일 시스템(220)이 스토리지(240)에서 리드하는 데이터 블록을 식별할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 모니터링 모듈(235)을 통해 프리페치 집합(238)을 생성할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 리드하는 데이터 블록에 기반하여 프리페치 집합(238)을 생성할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 블록 리드 정보(236)에 기반하여 프리페치 집합(238)을 직접 생성할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 블록 리드 정보(236)에 기반하여 블록 정보 집합(237)을 생성하고, 블록 정보 집합(237)에 기반하여 프리페치 집합(238)을 생성할 수 있다.
일 실시 예에서, 블록 리드 정보(236)는, 파일 시스템(220)이 리드하는 데이터 블록들 간의 상관 관계를 나타낼 수 있다. 일 실시 예에서, 블록 리드 정보(236)는, 데이터 블록 영역(241) 중 리드되는 데이터 블록들을 나타낼 수 있다. 일 실시 예에서, 블록 리드 정보(236)는, 데이터 블록 영역(241) 중 파일 리드 요청에 의해 리드되는 데이터 블록들을 나타낼 수 있다. 일 실시 예에서, 블록 리드 정보(236)는, 데이터 블록들 간의 리드 순서를 나타낼 수 있다.
도 3의 표 310은 블록 리드 정보(236)의 일 예를 나타낼 수 있다. 표 310을 참조하면, 두 번째 행은 데이터 블록 10001이 리드되고, 데이터 블록 1010이 리드되었음을 나타낼 수 있다. 표 310을 참조하면, 세 번째 행은 데이터 블록 10001이 리드되고, 데이터 블록 102가 리드되었음을 나타낼 수 있다.
일 실시 예에서, 블록 정보 집합(237)은, 임의 데이터 블록에 대해 복수의 데이터 블록들 각각의 조건부 확률을 나타낼 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 0이 리드되었을 때 데이터 블록들 1 내지 N-1 각각이 리드되는 조건부 확률을 나타낼 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 1이 리드되었을 때 데이터 블록들 0 및 2 내지 N-1 각각이 리드되는 조건부 확률을 나타낼 수 있다.
일 실시 예에서, 블록 정보 집합(237)은, 임의 데이터 블록에 대해 복수의 데이터 블록들 중 기준치 이상(예: 5%)의 조건부 확률을 가지는 데이터 블록들의 조건부 확률을 나타낼 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 0이 리드되었을 때 기준치 이상(예: 5%)의 조건부 확률을 가지는 데이터 블록들 1, 5, 8 및 N-2 각각이 리드되는 조건부 확률을 나타낼 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 1이 리드되었을 때 기준치 이상(예: 5%)의 조건부 확률을 가지는 데이터 블록들 11, 35, 27 및 N-48 각각이 리드되는 조건부 확률을 나타낼 수 있다.
일 실시 예에서, 블록 정보 집합(237)은, 임의 데이터 블록에 대한 제1 뎁스의 데이터 블록들 각각의 조건부 확률 및 제1 뎁스의 데이터 블록들 각각에 대한 제2 뎁스의 데이터 블록들 각각의 조건부 확률을 나타낼 수 있다. 일 실시 예에서, 블록 정보 집합(237)은, 임의 데이터 블록에 대한 기준치 이상(예: 5%)의 조건부 확률을 가지는 제1 뎁스의 데이터 블록들 각각의 조건부 확률 및 제1 뎁스의 데이터 블록들 각각에 대한 기준치 이상(예: 5%)의 조건부 확률을 가지는 제2 뎁스의 데이터 블록들 각각의 조건부 확률을 나타낼 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 0이 리드되었을 때 기준치 이상(예: 5%)의 조건부 확률을 가지는 데이터 블록들 1, 5, 8 및 N-2 각각이 리드되는 조건부 확률을 제1 뎁스의 데이터 블록들 각각의 조건부 확률로 가질 수 있다. 예를 들어, 블록 정보 집합(237)은, 데이터 블록 0이 리드되었을 때, 제1 뎁스의 데이터 블록 1에 대한 기준치 이상(예: 5%)의 조건부 확률을 가지는 제2 뎁스의 데이터 블록들 11, 35, 27 및 N-48 각각이 리드되는 조건부 확률을 나타낼 수 있다. 마찬가지로, 블록 정보 집합(237)은, 데이터 블록 0이 리드되었을 때, 제1 뎁스의 데이터 블록들 5, 8 및 N-2 각각에 대한 기준치 이상(예: 5%)의 조건부 확률을 가지는 제2 뎁스의 데이터 블록들 각각이 리드되는 조건부 확률을 나타낼 수 있다. 일 실시 예에서, 뎁스는 2개로 제한되지 않을 수 있다.
도 4의 표 410은 데이터 블록 5가 리드되었을 때, 데이터 블록 1009, 11, 101이 리드될 확률을 나타낼 수 있다. 표 410을 참조하면, 데이터 블록 5가 리드되었을 때, 데이터 블록 1009가 리드될 확률은 96%이고, 데이터 블록 11이 리드될 확률은 49%이고, 데이터 블록 101이 리드될 확률은 47%일 수 있다.
도 4의 표 430은 데이터 블록 1009가 리드되었을 때, 데이터 블록 8070, 103, 101이 리드될 확률을 나타낼 수 있다. 표 430을 참조하면, 데이터 블록 1009가 리드되었을 때, 데이터 블록 8070가 리드될 확률은 80%이고, 데이터 블록 103이 리드될 확률은 35%이고, 데이터 블록 101이 리드될 확률은 5%일 수 있다.
일 실시 예에서, 프리페치 집합(238)은, 임의 데이터 블록이 리드되었을 때 임의 해시 트리 블록을 리드할 확률을 나타낼 수 있다. 일 실시 예에서, 프리페치 집합(238)은, 임의 데이터 블록이 리드되었을 때 해시 트리 블록들 중 지정된 확률 이상을 가지는 임의 해시 트리 블록의 리드 확률을 나타낼 수 있다. 일 실시 예에서, 프리페치 집합(238)은, 블록 리드 정보(236) 및/또는 블록 정보 집합(237)에 기반하여 가공될 수 있다.
도 4의 표 450은 데이터 블록 5가 리드되었을 때, 해시 트리 블록 10, 56, 189가 리드될 확률을 나타낼 수 있다. 표 450을 참조하면, 데이터 블록 5가 리드되었을 때, 해시 트리 블록 10이 리드될 확률은 68%이고, 해시 트리 블록 56이 리드될 확률은 15%이고, 해시 트리 블록 189가 리드될 확률은 3%일 수 있다.
일 실시 예에서, 파일 시스템(220)이 임의 파일을 리드하는 경우, 임의 파일에 대한 지정된 데이터 블록들이 메모리(250)로 리드될 수 있다. 이 경우, 모니터링 모듈(235)은 임의 파일 리드에 기반하여 리드되는 데이터 블록들을 블록 리드 정보(236)로 저장할 수 있다. 이후, 모니터링 모듈(235)은 블록 리드 정보(236)에 기반하여 임의 파일 리드 시 프리페치할 프리페치 집합(238)을 생성할 수 있다.
일 실시 예에서, 모니터링 모듈(235)은 블록 리드 정보(236), 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 스토리지(240)에 저장할 수 있다. 일 실시 예에서, 모니터링 모듈(235)은 파일 시스템(220)의 리드 동작에 기반하여 블록 리드 정보(236), 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다.
일 실시 예에서, 모니터링 모듈(235)은 파일 시스템(220)가 데이터 블록을 리드하는 동안, 블록 리드 정보(236)를 생성(또는, 갱신)할 수 있다. 일 실시 예에서, 모니터링 모듈(235)은 데이터 블록에 대해 리드를 요청하는 프로세스가 존재하는 동안, 블록 리드 정보(236)를 생성(또는, 갱신)할 수 있다.
일 실시 예에서, 모니터링 모듈(235)은 블록 리드 정보(236)가 생성(또는, 갱신)되면 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다. 다른 실시 예에서, 모니터링 모듈(235)은 블록 리드 정보(236)가 생성(또는, 갱신)되면 블록 리드 정보(236)를 스토리지(240)에 저장한 후 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다.
일 실시 예에서, 모니터링 모듈(235)은 유휴 시간(idle) 동안 스토리지(240)에 저장된 블록 리드 정보(236)에 기반하여 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다. 일 실시 예에서, 모니터링 모듈(235)은 파일 시스템(220)가 데이터 블록을 리드하지 않는 동안, 스토리지(240)에 저장된 블록 리드 정보(236)에 기반하여 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다. 일 실시 예에서, 모니터링 모듈(235)은 데이터 블록에 대해 리드를 요청하는 프로세스가 종료되면, 스토리지(240)에 저장된 블록 리드 정보(236)에 기반하여 블록 정보 집합(237), 및/또는 프리페치 집합(238)을 갱신할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 프리페치 집합(238)에 기반하여 해시 트리 블록을 프리페치할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 리드하는 파일에 대한 프리페치 집합(238)에 기반하여 해시 트리 블록을 프리페치할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)이 리드하는 데이터 블록에 대한 프리페치 집합(238)에 기반하여 해시 트리 블록을 프리페치할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 프리페치 집합(238)에 기반하여 해시 트리 블록을 메모리(250)에 프리페치할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 프리페치 집합(238)에 기반하여 해시 트리 블록을 제1 메모리 영역(251)에 프리페치할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)이 부족한 경우, 제1 메모리 영역(251)을 증가시키고 제1 메모리 영역(251)의 증가된 영역(261)에 해시 트리 블록을 프리페치할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 프리페치할 해시 트리 블록을 저장할 공간이 제1 메모리 영역(251)에 충분하지 않은 경우, 제1 메모리 영역(251)을 증가시킨 후 해시 트리 블록을 프리페치할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)이 한계 크기에 도달한 경우, 제1 메모리 영역(251)에 프리페치된 해시 트리 블록을 제2 메모리 영역(255)에 이전(migration)할 수 있다. 예를 들어, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)에 프리페치된 해시 트리 블록(265)을 제2 메모리 영역(255)에 이전할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)에 이전할 수 있다. 일 실시 예에서, 해시 트리 레이트는 프로세스가 해시 트리 블록에 대해 리드를 요청하는 경우, 해시 트리 블록이 메모리(250)에서 리드된 횟수에 기반할 수 있다. 일 실시 예에서, 해시 트리 레이트는 디바이스 매퍼 베리티(230)가 데이터 블록에 대한 검증을 수행할 때, 데이터 블록에 대응하는 해시 트리 블록이 메모리(250)에서 리드된 횟수에 기반할 수 있다. 일 실시 예에서, 프리페치 집합(238)에서의 확률과 해시 트리 레이트는 서로 다를 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 이전 후 제1 메모리 영역(251)에 해시 트리 블록을 프리페치할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251) 및 제2 메모리 영역(255)에 여유가 없는 경우, 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)에 프리페치할 해시 트리 블록의 크기 이상의 공간이 제2 메모리 영역(255)에 존재하지 않는 경우, 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 제1 메모리 영역(251)의 여유 공간 및 제2 메모리 영역(255)의 여유 공간이 합이 프리페치할 해시 트리 블록의 크기 미만인 경우, 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 캐시 히트 레이트가 낮은 순서대로 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제한 후, 제1 메모리 영역(251)에 프리페치된 해시 트리 블록을 제2 메모리 영역(255)에 이전할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 유휴 시간 동안 제1 메모리 영역(251) 및/또는 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)가 데이터 블록을 리드하지 않는 동안, 제1 메모리 영역(251) 및/또는 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 데이터 블록에 대해 리드를 요청하는 프로세스가 종료되면, 제1 메모리 영역(251) 및/또는 제2 메모리 영역(255)에 저장된 해시 트리 블록을 삭제할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 캐시 히트 레이트에 따라 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)에 이전할 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 캐시 히트 레이트에 따라 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 유휴 시간 동안 제1 메모리 영역(251)을 감소시킬 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 파일 시스템(220)가 데이터 블록을 리드하지 않는 동안, 제1 메모리 영역(251)을 감소시킬 수 있다. 일 실시 예에서, 디바이스 매퍼 베리티(230)는 데이터 블록에 대해 리드를 요청하는 프로세스가 종료되면, 제1 메모리 영역(251)을 감소시킬 수 있다.
일 실시 예에서, 디바이스 매퍼 베리티(230)는 캐시 히트 레이트에 따라 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)에 이전한 후 제1 메모리 영역(251)을 감소시킬 수 있다.
도 5는 본 개시의 일 실시 예에 따른 전자 장치(101)의 프리페치 동작을 나타내는 흐름도이다. 도 5의 동작들은 도1, 도 2a, 도 2b, 도 2c, 도 3 및 도 4를 참조하여 설명될 수 있다.
도 5를 참조하면, 동작 510에서, 전자 장치(101)의 프로세서(120)는 리드를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 파일 시스템(220)이 스토리지(240)에 저장된 데이터 블록을 리드함을 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 모니터링 모듈(235)을 통해 파일 시스템(220)의 리드 동작을 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 모니터링 모듈(235)을 통해 데이터 블록 영역(241)에 대한 리드 동작을 식별할 수 있다.
동작 520에서, 프로세서(120)는 파일에 대한 리드인지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 모니터링 모듈(235)을 통해 파일에 대한 리드에 기반하여 지정된 데이터 블록들이 리드되는지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 모니터링 모듈(235)을 통해 임의 데이터 블록들이 리드되는지를 식별할 수 있다.
동작 520에서, 파일에 대한 리드가 아닌 경우(임의 데이터 블록에 대한 리드인 경우), 프로세서(120)는 동작 530을 수행할 수 있다. 동작 520에서, 파일에 대한 리드인 경우, 프로세서(120)는 동작 540을 수행할 수 있다.
동작 530에서, 프로세서(120)는 블록 정보 집합(237)을 생성할 수 있다. 일 실시 예에서, 프로세서(120)는 파일 시스템(220)의 데이터 블록에 대한 리드 동작을 통해 식별되는 블록 리드 정보(236)에 기반하여 블록 정보 집합(237)을 생성할 수 있다. 일 실시 예에서, 블록 리드 정보(236)는 메모리(250), 또는 스토리지(240)에 저장된 상태일 수 있다.
일 실시 예에서, 프로세서(120)는 임의 데이터 블록에 대해 복수의 데이터 블록들 각각의 조건부 확률을 나타내는 블록 정보 집합(237)을 생성할 수 있다. 일 실시 예에서, 프로세서(120)는 임의 데이터 블록에 대해 복수의 데이터 블록들 중 기준치 이상(예: 5%)의 조건부 확률을 가지는 데이터 블록들의 조건부 확률을 나타내는 블록 정보 집합(237)을 생성할 수 있다. 일 실시 예에서, 블록 정보 집합(237)은, 임의 데이터 블록에 대한 지정된 개수의 뎁스의 데이터 블록들 각각의 조건부 확률을 나타내는 블록 정보 집합(237)을 생성할 수 있다.
동작 540에서, 프로세서(120)는 프리페치 집합(238)이 존재하는지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 리드된 데이터 블록에 대한 프리페치 집합(238)이 존재하는지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 리드된 파일에 대한 프리페치 집합(238)이 존재하는지를 식별할 수 있다.
동작 540에서, 프리페치 집합(238)이 존재하지 않는 경우, 프로세서(120)는 동작 550을 수행할 수 있다. 동작 540에서, 프리페치 집합(238)이 존재하는 경우, 프로세서(120)는 동작 560을 수행할 수 있다.
동작 550에서, 프로세서(120)는 프리페치 집합(238)을 생성할 수 있다.
일 실시 예에서, 파일 시스템(220)이 임의 파일을 리드하는 경우, 프로세서(120)는 임의 파일 리드에 기반하여 리드되는 데이터 블록들에 기반하여 임의 파일 리드 시 프리페치할 프리페치 집합(238)을 생성할 수 있다.
일 실시 예에서, 파일 시스템(220)이 임의 데이터 블록을 리드하는 경우, 임의 데이터 블록에 대한 블록 정보 집합(237)에 기반하여 프리페치 집합(238)을 생성할 수 있다.
동작 560에서, 프로세서(120)는 프리페치를 수행할 수 있다. 일 실시 예에서, 프로세서(120)는 프리페치 집합(238)에 기반하여 프리페치를 수행할 수 있다. 일 실시 예에서, 프로세서(120)는 파일 시스템(220)이 리드하는 파일에 대한 프리페치 집합(238)에 기반하여 해시 트리 블록을 프리페치할 수 있다. 일 실시 예에서, 프로세서(120)는 파일 시스템(220)이 리드하는 데이터 블록에 대한 프리페치 집합(238)에 기반하여 해시 트리 블록을 프리페치할 수 있다.
도 6은 본 개시의 일 실시 예에 따른 전자 장치(101)의 프리페치 동작을 나타내는 흐름도이다. 도 6의 동작들은 도 5의 동작 560에 포함될 수 있다. 도 6의 동작들은 도1, 도 2a, 도 2b, 도 2c, 도 3 및 도 4를 참조하여 설명될 수 있다.
도 6을 참조하면, 동작 610에서, 전자 장치(101)의 프로세서(120)는 제1 메모리 영역(251)이 충분한지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 프리페치할 해시 트리 블록을 저장할 공간이 존재하는지를 식별할 수 있다.
일 실시 예에서, 제1 메모리 영역(251)에 프리페치할 해시 트리 블록을 저장할 공간이 존재하는 경우, 프로세서(120)는 제1 메모리 영역(251)이 충분한 것으로 식별할 수 있다.
동작 610에서, 제1 메모리 영역(251)이 충분한 경우, 프로세서(120)는 동작 650을 수행할 수 있다. 동작 610에서, 제1 메모리 영역(251)이 충분하지 않은 경우, 프로세서(120)는 동작 620을 수행할 수 있다.
동작 620에서, 프로세서(120)는 제2 메모리 영역(255)이 충분한지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 프리페치할 해시 트리 블록의 크기 이상의 공간이 제2 메모리 영역(255)에 존재하는지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)의 여유 공간 및 제2 메모리 영역(255)의 여유 공간이 합이 프리페치할 해시 트리 블록의 크기 이상인지를 식별할 수 있다.
동작 620에서, 제2 메모리 영역(255)이 충분한 경우, 프로세서(120)는 동작 640을 수행할 수 있다. 동작 620에서, 제2 메모리 영역(255)이 충분하지 않은 경우, 프로세서(120)는 동작 630을 수행할 수 있다.
동작 630에서, 프로세서(120)는 제2 메모리 영역(255)에 저장된 데이터를 삭제할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 프리페치할 해시 트리 블록의 크기 이상의 공간이 확보되도록 제2 메모리 영역(255)에 저장된 데이터를 삭제할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)의 여유 공간 및 제2 메모리 영역(255)의 여유 공간이 합이 프리페치할 해시 트리 블록의 크기 이상의 공간이 확보되도록 제2 메모리 영역(255)에 저장된 데이터를 삭제할 수 있다. 일 실시 예에서, 프로세서(120)는 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서 프로세서(120)는 캐시 히트 레이트가 낮은 순서대로 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다.
동작 640에서, 프로세서(120)는 제1 메모리 영역(251)의 데이터를 제2 메모리 영역(255)으로 이전할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 프리페치할 해시 트리 블록의 크기 이상의 공간이 확보되도록 제1 메모리 영역(251)의 데이터를 제2 메모리 영역(255)으로 이전할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)으로 이전할 수 있다. 일 실시 예에서 프로세서(120)는 캐시 히트 레이트가 낮은 순서대로 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)으로 이전할 수 있다.
동작 650에서, 프로세서(120)는 제1 메모리 영역(251)에 프리페치할 수 있다.
도 7은 본 개시의 일 실시 예에 따른 전자 장치(101)의 메모리 영역을 조절하는 동작을 나타내는 흐름도이다. 도 7의 동작들은 도1, 도 2a, 도 2b, 도 2c, 도 3 및 도 4를 참조하여 설명될 수 있다.
도 7을 참조하면, 동작 710에서, 전자 장치(101)의 프로세서(120)는 제2 메모리 영역(255)이 충분한지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는 제2 메모리 영역(255)에 적어도 하나의 해시 트리 블록을 저장할 공간이 존재하는지를 식별할 수 있다.
일 실시 예에서, 제2 메모리 영역(255)에 적어도 하나의 해시 트리 블록을 저장할 공간이 존재하는 경우, 프로세서(120)는 제2 메모리 영역(255)이 충분한 것으로 식별할 수 있다.
동작 710에서, 제2 메모리 영역(255)이 충분한 경우, 프로세서(120)는 동작 730을 수행할 수 있다. 동작 710에서, 제2 메모리 영역(255)이 충분하지 않은 경우, 프로세서(120)는 동작 720을 수행할 수 있다.
동작 720에서, 프로세서(120)는 제2 메모리 영역(255)에 저장된 데이터를 삭제할 수 있다.
일 실시 예에서, 프로세서(120)는 적어도 하나의 해시 트리 블록의 크기 이상의 공간이 확보되도록 제2 메모리 영역(255)에 저장된 데이터를 삭제할 수 있다. 일 실시 예에서, 프로세서(120)는 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다. 일 실시 예에서 프로세서(120)는 캐시 히트 레이트가 낮은 순서대로 제2 메모리 영역(255)에 저장되어 있는 해시 트리 블록을 삭제할 수 있다.
동작 730에서, 프로세서(120)는 제1 메모리 영역(251)의 데이터를 제2 메모리 영역(255)으로 이전할 수 있다.
일 실시 예에서, 프로세서(120)는 제2 메모리 영역(255)의 여유 공간에 대응하는 개수의 해시 트리 블록들을 제1 메모리 영역(251)에서 제2 메모리 영역(255)으로 이전할 수 있다. 일 실시 예에서, 프로세서(120)는 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록의 캐시 히트 레이트에 따라 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)으로 이전할 수 있다. 일 실시 예에서 프로세서(120)는 캐시 히트 레이트가 낮은 순서대로 제1 메모리 영역(251)에 저장되어 있는 해시 트리 블록을 제2 메모리 영역(255)으로 이전할 수 있다.
동작 740에서, 프로세서(120)는 제1 메모리 영역(251)의 크기를 조정할 수 있다. 일 실시 예에서, 프로세서(120)는 이전을 통해 확보된 여유 공간만큼 제1 메모리 영역(251)의 크기를 조정할 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(101)는 프로세서(120), 메모리(250), 및 인스트럭션들을 저장하고, 복수의 데이터 블록들(241) 및 상기 복수의 데이터 블록들(241)을 검증하기 위한 복수의 해시 트리 블록들(245)을 저장하는 스토리지(240)를 포함하고, 상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서(120)가, 상기 스토리지(240)에서 상기 메모리(250)로 상기 복수의 데이터 블록들(241) 중 제1 데이터 블록에 대한 리드를 식별하고, 상기 스토리지(240)에서 상기 메모리(250)로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고, 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지(240)에서 상기 메모리(250)로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 복수의 데이터 블록들(241) 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하도록 구성될 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 복수의 데이터 블록들(241) 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하고, 상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하도록 구성될 수 있다.
일 실시 예에서, 상기 블록 정보는 상기 복수의 데이터 블록들 중 어느 한 데이터 블록이 리드되었을 때 다른 데이터 블록이 리드될 조건부 확률에 대한 정보를 포함할 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 복수의 데이터 블록들(241) 중 리드되는 데이터 블록들의 순서에 기반하여 블록 리드 정보를 생성하고, 상기 복수의 데이터 블록들 중 적어도 하나의 데이터 블록에 대한 리드를 요청하는 프로세스가 종료되면, 상기 블록 리드 정보에 기반하여 블록 정보를 저장하도록 구성될 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리(250)의 제1 메모리 영역(251)에 프리페치하고, 상기 제1 메모리 영역(251)에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리(250)의 제2 메모리 영역(255)에 이전하도록 구성될 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 제1 메모리 영역(251)이 부족한 경우, 상기 제1 메모리 영역(251)의 크기를 증가시킨 후 상기 적어도 하나의 제2 해시 트리 블록들을 상기 제1 메모리 영역(251)에 프리페치하고, 상기 제1 메모리 영역(251)이 부족하고, 상기 제1 메모리 영역(251)이 최대 크기에 도달한 경우, 상기 제1 메모리 영역(251)에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리(250)의 제2 메모리 영역(255)에 이전하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 일부 해시 트리 블록은 상기 제1 메모리 영역(251)에 저장된 상기 해시 트리 블록들 중 캐시 히트 레이트가 낮은 순서대로 선택될 수 있다.
본 개시의 일 실시 예에 따른 전자 장치(101)의 동작 방법은, 상기 전자 장치(101)의 스토리지(250)에 저장된 복수의 데이터 블록들(241) 중 제1 데이터 블록에 대한 상기 전자 장치(101)의 메모리(250)로의 리드를 식별하는 동작, 상기 복수의 데이터 블록들(241)을 검증하기 위한 복수의 해시 트리 블록들(245) 중 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 상기 스토리지(240)에서 상기 메모리(250)로 리드하는 동작, 및 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지(240)에서 상기 메모리(250)로 적어도 하나의 제2 해시 트리 블록들을 프리페치하는 동작을 포함하고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
일 실시 예에서, 본 개시의 일 실시 예에 따른 전자 장치(101)의 동작 방법은, 상기 복수의 데이터 블록들(241) 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하는 동작을 더 포함할 수 있다.
일 실시 예에서, 본 개시의 일 실시 예에 따른 전자 장치(101)의 동작 방법은, 상기 복수의 데이터 블록들(241) 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하는 동작, 및 상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하는 동작을 더 포함할 수 있다.
일 실시 예에서, 상기 블록 정보는 상기 복수의 데이터 블록들 중 어느 한 데이터 블록이 리드되었을 때 다른 데이터 블록이 리드될 조건부 확률에 대한 정보를 포함할 수 있다.
일 실시 예에서, 상기 블록 정보를 생성하는 동작은, 상기 복수의 데이터 블록들 중 리드되는 데이터 블록들의 순서에 기반하여 블록 리드 정보를 생성하는 동작, 및 상기 복수의 데이터 블록들 중 적어도 하나의 데이터 블록에 대한 리드를 요청하는 프로세스가 종료되면, 상기 블록 리드 정보에 기반하여 블록 정보를 저장하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 프리페치하는 동작은, 상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리(250)의 제1 메모리 영역(251)에 프리페치하는 동작, 및 상기 제1 메모리 영역(251)에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역(255)에 이전하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 프리페치하는 동작은, 상기 제1 메모리 영역(251)이 부족한 경우, 상기 제1 메모리 영역(251)의 크기를 증가시킨 후 상기 적어도 하나의 제2 해시 트리 블록들을 상기 제1 메모리 영역(251)에 프리페치하는 동작, 및 상기 제1 메모리 영역(251)이 부족하고, 상기 제1 메모리 영역(251)이 최대 크기에 도달한 경우, 상기 제1 메모리 영역(251)에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리(250)의 제2 메모리 영역(255)에 이전하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 적어도 일부 해시 트리 블록은 상기 제1 메모리 영역에 저장된 상기 해시 트리 블록들 중 캐시 히트 레이트가 낮은 순서대로 선택될 수 있다.
본 개시의 일 실시 예에 따른 비-일시적 컴퓨터 판독 가능 기록 매체에 있어서, 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 스토리지(240)에서 상기 메모리(250)로 상기 복수의 데이터 블록들(241) 중 제1 데이터 블록에 대한 리드를 식별하고, 상기 스토리지(240)에서 상기 메모리(250)로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고, 상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지(240)에서 상기 메모리(250)로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고, 상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타낼 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 복수의 데이터 블록들(241) 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하도록 구성될 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 복수의 데이터 블록들(241) 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하고, 상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하도록 구성될 수 있다.
일 실시 예에서, 상기 인스트럭션들은 상기 프로세서(120)에 의해 실행 시, 상기 프로세서(120)가, 상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리(250)의 제1 메모리 영역(251)에 프리페치하고, 상기 제1 메모리 영역(251)에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리(250)의 제2 메모리 영역(255)에 이전하도록 구성될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    프로세서;
    메모리; 및
    인스트럭션들을 저장하고, 복수의 데이터 블록들 및 상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들을 저장하는 스토리지;를 포함하고,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 스토리지에서 상기 메모리로 상기 복수의 데이터 블록들 중 제1 데이터 블록에 대한 리드를 식별하고,
    상기 스토리지에서 상기 메모리로 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 리드하고,
    상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 구성되고,
    상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타내는 전자 장치.
  2. 청구항 1에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 복수의 데이터 블록들 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하도록 구성되는 전자 장치.
  3. 청구항 1에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 복수의 데이터 블록들 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하고,
    상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하도록 구성되는 전자 장치.
  4. 청구항 3에 있어서,
    상기 블록 정보는 상기 복수의 데이터 블록들 중 어느 한 데이터 블록이 리드되었을 때 다른 데이터 블록이 리드될 조건부 확률에 대한 정보를 포함하는 전자 장치.
  5. 청구항 3에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 복수의 데이터 블록들 중 리드되는 데이터 블록들의 순서에 기반하여 블록 리드 정보를 생성하고,
    상기 복수의 데이터 블록들 중 적어도 하나의 데이터 블록에 대한 리드를 요청하는 프로세스가 종료되면, 상기 블록 리드 정보에 기반하여 블록 정보를 저장하도록 구성되는 전자 장치.
  6. 청구항 1에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리의 제1 메모리 영역에 프리페치하고,
    상기 제1 메모리 영역에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역에 이전하도록 구성되는 장치.
  7. 청구항 6에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 제1 메모리 영역이 부족한 경우, 상기 제1 메모리 영역의 크기를 증가시킨 후 상기 적어도 하나의 제2 해시 트리 블록들을 상기 제1 메모리 영역에 프리페치하고,
    상기 제1 메모리 영역이 부족하고, 상기 제1 메모리 영역이 최대 크기에 도달한 경우, 상기 제1 메모리 영역에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역에 이전하도록 구성되는 전자 장치.
  8. 청구항 6에 있어서,
    상기 적어도 일부 해시 트리 블록은 상기 제1 메모리 영역에 저장된 상기 해시 트리 블록들 중 캐시 히트 레이트가 낮은 순서대로 선택되는 전자 장치.
  9. 전자 장치의 동작 방법에 있어서,
    상기 전자 장치의 스토리지에 저장된 복수의 데이터 블록들 중 제1 데이터 블록에 대한 상기 전자 장치의 메모리로의 리드를 식별하는 동작,
    상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들 중 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 상기 스토리지에서 상기 메모리로 리드하는 동작, 및
    상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하는 동작을 포함하고,
    상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타내는 방법.
  10. 청구항 9에 있어서,
    상기 복수의 데이터 블록들 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하는 동작을 더 포함하는 방법.
  11. 청구항 9에 있어서,
    상기 복수의 데이터 블록들 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하는 동작, 및
    상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하는 동작을 더 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 블록 정보는 상기 복수의 데이터 블록들 중 어느 한 데이터 블록이 리드되었을 때 다른 데이터 블록이 리드될 조건부 확률에 대한 정보를 포함하는 방법.
  13. 청구항 11에 있어서,
    상기 블록 정보를 생성하는 동작은,
    상기 복수의 데이터 블록들 중 리드되는 데이터 블록들의 순서에 기반하여 블록 리드 정보를 생성하는 동작, 및
    상기 복수의 데이터 블록들 중 적어도 하나의 데이터 블록에 대한 리드를 요청하는 프로세서스 종료되면, 상기 블록 리드 정보에 기반하여 블록 정보를 저장하는 동작을 포함하는 방법.
  14. 청구항 9에 있어서,
    상기 프리페치하는 동작은,
    상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리의 제1 메모리 영역에 프리페치하는 동작, 및
    상기 제1 메모리 영역에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역에 이전하는 동작을 포함하는 방법.
  15. 청구항 14에 있어서,
    상기 프리페치하는 동작은,
    상기 제1 메모리 영역이 부족한 경우, 상기 제1 메모리 영역의 크기를 증가시킨 후 상기 적어도 하나의 제2 해시 트리 블록들을 상기 제1 메모리 영역에 프리페치하는 동작, 및
    상기 제1 메모리 영역이 부족하고, 상기 제1 메모리 영역이 최대 크기에 도달한 경우, 상기 제1 메모리 영역에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역에 이전하는 동작을 포함하는 방법.
  16. 청구항 14에 있어서,
    상기 적어도 일부 해시 트리 블록은 상기 제1 메모리 영역에 저장된 상기 해시 트리 블록들 중 캐시 히트 레이트가 낮은 순서대로 선택되는 방법.
  17. 비-일시적 컴퓨터 판독 가능 기록 매체에 있어서,
    프로세서에 의해 실행 시, 상기 프로세서가,
    스토리지에 저장된 복수의 데이터 블록들 중 제1 데이터 블록에 대한 메모리로의 리드를 식별하고,
    상기 복수의 데이터 블록들을 검증하기 위한 복수의 해시 트리 블록들 중 상기 제1 데이터 블록과 관련된 제1 해시 트리 블록을 상기 스토리지에서 상기 메모리로 리드하고,
    상기 제1 데이터 블록과 관련된 프리페치 정보에 기반하여, 상기 스토리지에서 상기 메모리로 적어도 하나의 제2 해시 트리 블록들을 프리페치하도록 하는 인스트럭션들을 포함하고,
    상기 프리페치 정보는 리드된 데이터 블록에 의해 해시 트리 블록이 리드될 가능성을 나타내는 비-일시적 컴퓨터 판독 가능 기록 매체.
  18. 청구항 17에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 복수의 데이터 블록들 중 리드 요청된 파일에 대응하는 적어도 하나의 데이터 블록에 대한 리드에 기반하여 상기 프리페치 정보를 저장하도록 구성되는 비-일시적 컴퓨터 판독 가능 기록 매체.
  19. 청구항 17에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 복수의 데이터 블록들 중 리드되는 데이터 블록들에 기반하여 블록 정보를 저장하고,
    상기 블록 정보에 기반하여 상기 프리페치 정보를 저장하도록 구성되는 비-일시적 컴퓨터 판독 가능 기록 매체.
  20. 청구항 17에 있어서,
    상기 인스트럭션들은 상기 프로세서에 의해 실행 시, 상기 프로세서가,
    상기 적어도 하나의 제2 해시 트리 블록들을 상기 메모리의 제1 메모리 영역에 프리페치하고,
    상기 제1 메모리 영역에 저장된 해시 트리 블록들 중 적어도 일부 해시 트리 블록을 상기 메모리의 제2 메모리 영역에 이전하도록 구성되는 비-일시적 컴퓨터 판독 가능 기록 매체.
KR1020210031857A 2021-03-11 2021-03-11 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법 KR20220127504A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210031857A KR20220127504A (ko) 2021-03-11 2021-03-11 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법
PCT/KR2022/002137 WO2022191454A1 (ko) 2021-03-11 2022-02-14 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210031857A KR20220127504A (ko) 2021-03-11 2021-03-11 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220127504A true KR20220127504A (ko) 2022-09-20

Family

ID=83227977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210031857A KR20220127504A (ko) 2021-03-11 2021-03-11 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법

Country Status (2)

Country Link
KR (1) KR20220127504A (ko)
WO (1) WO2022191454A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098418B2 (en) * 2012-03-20 2015-08-04 Apple Inc. Coordinated prefetching based on training in hierarchically cached processors
KR102074329B1 (ko) * 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US9792063B2 (en) * 2014-01-15 2017-10-17 Intel Corporation Deduplication-based data security
KR101940382B1 (ko) * 2016-12-21 2019-04-11 연세대학교 산학협력단 페이지의 프리페칭 방법 및 장치
US10540287B2 (en) * 2017-05-12 2020-01-21 Samsung Electronics Co., Ltd Spatial memory streaming confidence mechanism

Also Published As

Publication number Publication date
WO2022191454A1 (ko) 2022-09-15

Similar Documents

Publication Publication Date Title
EP4258125A1 (en) Electronic device and method for operation of storage of electronic device
KR20220132865A (ko) 스토리지를 포함하는 전자 장치 및 그 방법
US20230244406A1 (en) Electronic device and storage management method using same
US20230168831A1 (en) Electronic device and operation method of electronic device for managing storage space
US11875035B2 (en) Electronic device and method for managing memory using the same
KR20220127504A (ko) 블록 장치 이미지에 대한 런타임 체크섬 검증을 수행하는 전자 장치 및 이의 동작 방법
KR20220118047A (ko) 어플리케이션의 모델 파일을 초기화하는 프로세서 및 이를 포함하는 전자 장치
KR20220099322A (ko) 전자 장치 및 이를 이용한 메모리 관리 방법
US12019906B2 (en) Electronic device and method of electronic device operating file system using data compression and memory partition
US20230236744A1 (en) Electronic device and method for managing memory of electronic device
US11907166B2 (en) Electronic device and method for updating database based on reserved space
US20240211137A1 (en) Electronic device for managing memory and operating method thereof
KR20220126903A (ko) 파일 리댁션을 수행하는 전자 장치 및 이의 동작 방법
US20230409733A1 (en) Security data processing method and device
US20220308994A1 (en) Electronic device including storage and method thereof
EP4394617A1 (en) Electronic device and method for operating file system of electronic device
WO2023027371A1 (ko) 전자 장치 및 전자 장치의 파일 시스템 운영 방법
KR20220102489A (ko) 예약 공간에 기반한 데이터베이스 업데이트 방법 및 장치
KR20220117569A (ko) 전자 장치 및 전자 장치의 제어 방법
KR20240074597A (ko) 전자 장치 및 전자 장치의 파일 시스템 운영 방법
KR20210156617A (ko) 데이터 스와핑 방법 및 이를 지원하는 전자 장치
KR20230068230A (ko) 전자 장치의 초기화 상황에서 데이터 보존 방법 및 그 전자 장치
KR20230083940A (ko) 전자 장치 및 전자 장치의 파일 시스템 운영 방법
KR20220102339A (ko) 전자 장치 및 전자 장치의 커널 모듈 로딩 방법
KR20220153959A (ko) 전자 장치 및 전자 장치의 파일 관리 방법