KR20220107048A - 칩 프로세스 변화 인식 전력 효율 최적화 - Google Patents

Abstract

칩투칩 프로세스 변화 인식 전력 효율 최적화 방법은, 시스템 내 프로세싱 유닛의 적응형 전압 스케일링(AVS) 모듈을 사용하여, 칩 프로세스 변화에 기초하여 최적 전압 식별(VID)을 결정하는 것을 포함한다. 이 방법은 AVS 모듈로부터 최적 VID를 시스템의 전압 조정기에 출력한다. 이 방법은 시스템 내 프로세싱 유닛의 최적 VID에 기초하여 직류(DC) 부하 라인 세팅을 조정한다. 이 방법은, 시스템의 전압을 사용하여, DC 부하 라인 세팅에 기초하여 프로세싱 유닛에 공급되는 전압을 조정한다.

Description

칩 프로세스 변화 인식 전력 효율 최적화

본 개시는 일반적으로 전력 최적화에 관한 것으로, 보다 구체적으로는 칩-프로세스 변화 인식 전력 효율 최적화(chip-process-variation-aware power-efficiency optimization) 시스템 및 방법에 관한 것이다.

컴퓨팅 성능에 대한 수요가 계속 증가함에 따라, 전력 효율성은 대형 데이터센터 회사의 최고 기술 책임자(CTO)에게 가장 중요한 의사결정 요인 중 하나가 되었다. 이들이 관리하는 데이터센터의 규모와 서버에서 실행되는 작업 부하를 고려할 때, 각 시스템에서 전력 효율성이 1%만 향상되더라도 상당한 비용 절감 효과를 얻을 수 있다.

본 개시는 칩-프로세스 변화 인식 전력 효율 최적화 시스템 및 방법에 적용된다. 본 개시에서 제시된 실시예에 의하면, 최적 직류(DC) 부하 라인(load line)이 칩투칩 프로세스 변화(chip-to-chip process variation)에 기초하여 설정되어 시스템이 최대 전력 효율에서 동작할 수 있도록 하고, 이는 결과적으로 전력 소비 및 비용을 감소시킨다.

제1 양태는 칩투칩 프로세스 전력 효율 최적화 방법과 관련된다. 이 방법은 시스템 내 프로세싱 유닛의 적응형 전압 스케일링(adaptive voltage scaling: AVS) 모듈에 의해, 칩 프로세스 변화에 기초하여 최적 전압 식별(voltage identification: VID)을 결정하는 것을 포함한다. 이 방법은 AVS 모듈로부터 최적 VID를 시스템의 전압 조정기에 출력한다. 전압 조정기는 시스템의 프로세싱 유닛의 최적 VID에 기초하여 DC 부하 라인 세팅을 조정한다. 전압 조정기는, DC 부하 라인 세팅에 기초하여 프로세싱 유닛에 공급되는 전압을 조정한다.

제2 양태는 칩투칩 프로세스 변화에 기초하여 전력 효율을 최적화하도록 구성된 시스템과 관련된다. 이 시스템은 AVS 모듈을 갖는 프로세싱 유닛 및 전압 조정기를 포함한다. AVS 모듈은 칩 프로세스 변화에 기초하여 최적 VID를 결정하고, 전압 조정기에 최적 VID를 출력하도록 구성된다. 전압 조정기는 시스템 내의 프로세싱 유닛의 최적 VID에 기초하여 직류(DC) 부하 라인 세팅을 조정하고, DC 부하 라인 세팅에 기초하여 프로세싱 유닛에 공급되는 전압을 조정하도록 구성된다.

전술한 양태 중 어느 하나에 따른 제1 구현 형태에서, AVS 모듈은 최적 VID를 적어도 1 메가헤르츠(1 MHz) 버스 속도를 제공하는 고속 인터페이스를 통해 전압 조정기에 출력한다.

전술한 양태들 중 어느 하나에 따른 제2 구현 형태 또는 전술한 양태 중 어느 하나의 임의의 이전 구현 형태에서, AVS 모듈은 최적 VID를 AVS 버전 1.3 이상의 전력 관리 버스(PMBus), SVID, SVI 등과 같은 임의의 고속 인터페이스를 통해 전압 조정기에 출력한다.

전술한 양태들 중 어느 하나에 따른 제3 구현 형태 또는 전술한 양태 중 어느 하나의 임의의 이전 구현 형태에서, DC 부하 라인 세팅은 (VID AVS - Vmin)/(Imax-Imin)로 설정되고, 여기서 VID AVS는 AVS 모듈에 의해 결정된 프로세싱 유닛의 최적 VID이고, Vmin은 프로세싱 유닛의 최소 전압 설정치이며, Imax는 프로세싱 유닛의 최대 전류 설정치이고, Imin은 프로세싱 유닛의 최소 전류 설정치이다.

전술한 양태들 중 어느 하나에 따른 제4 구현 형태 또는 전술한 양태 중 어느 하나의 임의의 이전 구현 형태에서, 칩투칩 프로세스 변화 인식 전력 효율 최적화 방법은 프로세싱 유닛의 에이징으로 인한 DC 부하 라인 세팅을 조정하기 위해 미리 정의된 간격으로 주기적으로 수행된다.

전술한 양태들 중 어느 하나에 따른 제5 구현 형태 또는 전술한 양태 중 어느 하나의 임의의 이전 구현 형태에서, 칩투칩 프로세스 변화 인식 전력 효율 최적화는 시스템의 전원 켜기(powering up) 단계 동안 수행된다.

명확성을 위해, 전술한 구현들 중 어느 하나가 다른 구현들 중 하나 이상과 결합되어 본 개시의 범위 내에서 새로운 실시예를 생성할 수도 있다.

이들 및 다른 특징은 첨부 도면 및 청구범위와 관련하여 취해진 다음의 상세한 설명으로부터 더 명확하게 이해될 것이다.

도 1은 본 발명의 일 실시예에 따른 시스템 마더보드의 개략도이다.
도 2는 본 개시의 일 실시예에 따른 칩-프로세스 변화 인식 시스템의 전력 효율 최적화를 수행하는 프로세스를 도시한 흐름도이다.
도 3은 본 개시의 일 실시예에 따른, 절전의 일 예를 도시한 그래프이다.
도 4는 본 개시의 일 실시예에 따른 시스템의 블록도이다.
본 개시의 보다 완전한 이해를 위해, 유사한 참조 번호가 유사한 부분을 나타내는 첨부 도면 및 상세한 설명과 관련하여 취해진 다음의 간략한 설명을 이제 참조한다.

하나 이상의 실시예의 예시적인 구현이 아래에 제공되지만, 개시된 시스템 및/또는 방법은 현재 알려져 있거나 존재하는 임의의 수의 기술을 사용하여 구현될 수 있다는 것을 먼저 이해해야 한다. 본 개시는 본 명세서에 예시되고 설명된 예시적인 설계 및 구현을 포함하여 아래에 예시된 예시적인 구현, 도면 및 기술에 결코 제한되어서는 안 되며, 균등물의 전체 범위와 함께 첨부된 청구범위의 범위 내에서 수정될 수 있다.

개시내용 및 청구범위에서 사용되는 바와 같이, "포함"이라는 용어는 개방형 방식으로 사용되며, 따라서 "포함하지만 이에 제한되지 않는"을 의미하는 것으로 해석되어야 한다. 달리 명시되지 않는 한, 이 문서 전체에 사용된 "또는"은 상호 배타성을 요구하지 않으며, 단수형 표현은 문맥에서 명확하게 달리 나타내지 않는 한 복수형도 포함하고자 한다.

본 명세서에서 참조되는 모듈은, 제한적인 것은 아니지만 데이터 액세스 객체, 서비스 컴포넌트, 사용자 인터페이스 컴포넌트, 애플리케이션 프로그래밍 인터페이스(API) 컴포넌트와 같은 소프트웨어 컴포넌트; 전기 회로, 프로세서 및 메모리와 같은 하드웨어 구성 요소; 및/또는 이들의 조합으로 이루어질 수 있다. 메모리는 데이터 및 컴퓨터 실행 가능한 명령어를 저장하는 휘발성 메모리 또는 비휘발성 메모리일 수 있다. 컴퓨터 실행 가능 명령어는 머신 코드, 어셈블리 코드 및 임의의 프로그래밍 언어로 작성된 고급 프로그래밍 코드를 포함하지만 이에 제한되지 않는 임의의 형태일 수 있다. 모듈은 하나 이상의 작업을 수행하기 위해 하나 이상의 명령어를 실행하기 위해 데이터를 사용하도록 구성될 수 있다.

달리 언급되지 않는 한, 여기에 설명된 다양한 방법 또는 프로세스는 프로세스를 구현하는 명령어를 실행할 수 있는 프로세서를 갖는 임의의 유형의 시스템 또는 장치에서 수행될 수 있다. 명령어는 데이터 저장 컴포넌트 또는 시스템의 메모리 유닛에 저장될 수 있다. 명령어는 임의의 유형의 프로그래밍 언어로 작성될 수 있으며 소프트웨어 애플리케이션에 패키징되거나 시스템 기능으로 통합될 수 있다.

본 개시는 칩-프로세스 변화 인식 전력 효율 최적화 시스템 및 방법에 적용된다. 칩 프로세스 변화는 마이크로프로세서와 같은 집적 회로 제작 시에 트랜지스터의 속성(길이, 폭, 산화물 두께)에서 자연적으로 발생하는 변화이다. 이런 변화는 컴포넌트의 전체 길이 또는 폭의 더 큰 비율이 되기 때문에, 프로세스 변화의 양은 프로세서의 크기가 작아질수록 특히 두드러진다.

프로세싱 유닛이 시스템의 전력을 가장 많이 소모하는 단일 컴포넌트이기 때문에 프로세싱 유닛에 대한 전압을 동적으로 제어하는 방향으로 많은 연구 및 기술 개발이 이루어졌다. 채택된 기술 중 하나는 전압 조정기에 DC 부하 라인을 사용하는 것이다. DC 부하 라인은 프로세싱 유닛이 높은 부하 조건에서 가장 낮은 가능한 전압에서 동작할 수 있게 하여 전력 소비를 절약할 수 있게 한다. 현재, 전압 조정기 또는 전압 조정기 서브시스템은, 프로세싱 유닛이 최악의 경우의 동작 조건에서 가장 까다로운 애플리케이션 처리량 요건을 충족하도록, 워스트 케이스 코너(worst case corner)에 대해 DC 부하 라인을 설정하도록 구성된다. 이 때문에, 명목상 또는 베스트 코너 케이스 칩(best corner case chip)은 원치 않는 보호 밴드(unwanted guard band)를 갖는 경향이 있는데, 이는 전력 낭비를 초래한다.

본 개시에서 제안된 실시예에 의하면, 전압 조정기 또는 전압 조정기 서브시스템은, 시스템이 최대 전력 효율에서 동작할 수 있도록 칩투칩 프로세스 변화에 기초하여 최적 DC 부하 라인을 사용할 것이며, 이는 전력 소모가 많은 최신 전자 장치의 전력을 크게 절약할 수 있다. 예를 들어, 개시된 실시예를 사용하면, 1%의 전력 효율 개선으로도, 대형 데이터센터는 잠재적으로 전력 사용과 관련하여 수억의 비용을 절약할 수 있다.

도 1은 본 개시의 일 실시예에 따른 시스템 마더보드(102)의 개략도이다. 시스템 마더보드(102)는 중앙 프로세싱 유닛(CPU), 메모리, 데이터 스토리지, 비디오 및 네트워크 인터페이스, 기타 주변 장치용 입력/출력 커넥터와 같은 시스템의 많은 중요한 전자 부품들 사이의 통신을 가능하게 하는 대부분의 전자 장치/시스템에서 발견되는 주요 인쇄 회로 기판이다.

단지 단순화를 위해, 도 1의 시스템 마더보드(102)는 본 개시의 실시예에 따른 시스템 마더보드(102)의 전압 조정기(124)와 프로세싱 유닛(112) 사이의 상호작용만 도시한다. 프로세싱 유닛(112)은 명령어에 의해 지정된 기본 산술, 논리, 제어 및 입력/출력 동작을 수행함으로써 프로그램 가능한 명령어를 수행할 수 있는 CPU와 같은 임의의 유형의 전자 회로 또는 프로세서일 수 있다. 프로세싱 유닛(112)은 임의의 특정 제조사, 프로세싱 능력 또는 성능, 프로세싱 코어의 수, 또는 캐시 크기로 제한되지 않는다. 예를 들어, 일부 실시예에서, 프로세싱 유닛(112)은 대규모 CMOS(complementary metal-oxide-semiconductor) 주문형 집적 회로(ASIC), FPGA(field-programmable gate array), CPU(central processing unit), GPU(graphic processing unit), 네트워크 프로세싱 유닛, 신경 프로세싱 유닛 및 기타 디지털 SoC(systems on a chip)일 수 있다.

일 실시예에서, 전압 조정기(124)는 아날로그 회로를 사용하는 전통적인 전력 아키텍처이다. 대안적인 실시예에서, 전압 조정기(124)는 프로세서 기반 전압 조정기로서 설계될 수 있다. 전압 조정기(124)는 프로세싱 유닛(112)에 전력을 공급하기 위해 적절한 공급 전압을 프로세싱 유닛(112)에 제공하도록 구성된다. 일부 실시예에서, 전압 조정기(124)는 상이한 전압 요건을 갖는 다수의 프로세서에 적절한 공급 전압을 제공하도록 구성될 수 있다. 이것은 다수의 프로세서가 동일한 시스템 마더보드(102)에 장착될 수 있게 한다. 일부 실시예에서, 전압 조정기(124)는 보다 큰 전압 조정기 시스템의 전압 조정기 서브시스템이다. 단순화를 위해, 본 개시에서 사용되는 전압 조정기란 용어는 전압 조정기 또는 전압 조정기 서브시스템을 의미할 것이다.

도시된 실시예에서, 프로세싱 유닛(112)은 AVS를 수행하도록 구성된 AVS 모듈(114)을 포함한다. AVS는 프로세싱 유닛(112)의 실제 동작 조건을 기반으로 전력 소비를 최적화하는 데 사용할 수 있는 폐루프 동적 전력 제어 기술이다. AVS 모듈(114)은 프로세싱 유닛(112)의 정확한 프로세스 코너 또는 동작 조건을 결정하도록 구성된 하드웨어 성능 모니터링 회로를 포함할 수 있다. AVS 모듈(114)은 최소 에너지 요건을 유지하기 위해 실시간, 연속 폐루프 동작으로 실행되어 전체 시스템의 성능 레벨을 충족시키도록 구성될 수 있다.

일 실시예에서, AVS 모듈(114)은 최적 VID(116)를 전압 조정기(124)에 출력한다. VID는 프로세싱 유닛(112)에 대한 최대 전압을 결정하는 전압 식별이다. 프로세싱 유닛(112)의 VID(128) 및 DC 부하 라인(126)은 프로세싱 유닛(112)의 레지스터(130)에 저장될 수 있다. VID(128)는 초기에 프로세싱 유닛(112)이 최대 부하에서 실행되는 동안 프로세싱 유닛(112)의 제조자에 의해 공장 레벨로 설정된다. 공장 레벨 VID 설정은 흔히 칩의 스톡 전압(stock voltage)이라고도 한다. 그러나, 각각의 프로세싱 유닛(112)은 칩 대 칩 변화로 인해 약간 상이한 동작 전압을 갖는다. 최적 VID(116)는 프로세싱 유닛(112)의 실제 칩 변화에 기초하여 최대 전압을 설정하는 VID이다. 전압 조정기(124)는 AVS 모듈(114)로부터의 최적 VID(116)를 사용하여, VID(128) 및 DC 부하 라인(126)을 업데이트함으로써 프로세싱 유닛(112)의 공급 전압을 조정한다.

현재, 전압 조정기(124)는 프로세싱 유닛(112)이 최악 경우의 동작 조건(worst case operating condition)에서 가장 까다로운 애플리케이션 처리량 요건을 충족하도록, 워스트 케이스 코너에 대한 DC 부하 라인(126)을 설정하도록 구성된다. 이 때문에, 명목상 또는 베스트 코너 케이스 칩은 원치 않는 보호 밴드를 갖는 경향이 있다. 결과적으로, 명목상 및 베스트 코너 케이스 칩에 대해서는 원치 않은 전력 손실이 발생한다.

따라서, 일 실시예에 따르면, 프로세스 변화 인식 시스템을 위한 신규한 전력 효율 최적화 방법이 개시된다. 일 실시예에서, 전압 조정기(124)는 프로세싱 유닛(112)으로 출력되는 전압을 제어하기 위해 칩 대 칩 변화에 기초하여 DC 부하 라인(126) 설정을 조정한다. 예를 들어, AVS 모듈(114)의 모니터링 회로를 통해 칩투칩 프로세스 변화에 따라 각 시스템 상의 프로세싱 유닛(112)의 동작 조건이 결정될 수 있다. 일 실시예에서, 전압 조정기(124)는, 전력 소비를 최적화하여 시스템 전력 효율을 높이기 위해, AVS 모듈(114)로부터의 최적 VID(116)에 기초하여 DC 부하 라인(126) 설정을 조정한다.

따라서, 개시된 최적화 방법은 프로세싱 유닛(112)의 칩 전력 소모를 줄이기 위해 칩 프로세스들 간의 차이에 따라 DC 부하 라인(126)의 값을 유연하게 조정할 수 있다. 예를 들어, 먼저 프로세싱 유닛(112)은 어떤 경우에도 전압이 프로세싱 유닛(112)의 Vmin 값보다 낮지 않도록 하기 위해 워스트 케이스 프로세스에 따라 DC(128)를 설정한다. 프로세싱 유닛(112)의 프로세스 코너, DC 부하 라인(126) 및 DC 전압 사이의 매핑이 프로세싱 유닛(112)의 레지스터(130)에 저장될 수 있다. 레지스터(130)에서 프로세스 코너 값을 읽은 후, 프로세싱 유닛(112)은 새로운 DC 부하 라인 및 DC 전압 요건(즉, 최적 VID(116))을 전압 조정기(124)에 전송한다. 이들 요건을 수신한 후, 전압 조정기(124)는 전압이 프로세싱 유닛(112)의 Vmin 값보다 낮지 않도록 하기 위해 DC 전압 및 DC 부하 라인(126)의 값을 감소시킨다. 전압 조정기(124)는 새로운 VID 값(128) 및 DC 부하 라인(126)의 값을 업데이트한다.

도 2는 본 개시의 일 실시예에 따른 칩-프로세스 변화 인식 시스템의 전력 효율 최적화를 수행하는 프로세스(200)를 도시한 흐름도이다. 프로세스(200)는 프로세서, AVS 모니터링 회로 또는 모듈, 및 전압 조정기 시스템 또는 서브시스템을 포함하는 임의의 유형의 장치 또는 시스템에 의해 수행될 수 있다. 비제한적인 예로서, 프로세스(200)는 도 4의 시스템(400)에 의해 수행될 수 있다.

프로세스(200)는 시스템의 프로세싱 칩의 최적 VID를 결정함으로써 단계(202)에서 시작한다. 최적 VID는 칩 간 프로세스 변화에 따라 달라질 수 있다. 예를 들어, WCC(Worst Case Corner) 칩에 대한 최적 VID 또는 동작 전압은 최적 VID 공칭 또는 베스트 코너 케이스 칩보다 상당히 높을 수 있다. 특정 칩에 대한 최적 VID는 시스템 성능 저하 또는 컴포넌트 성능 저하로 인해 시간이 지남에 따라 변경될 수도 있다. 일 실시예에서, 최적 VID는 칩 동작 조건을 판독하도록 구성된 프로세싱 칩 내의 AVS 모니터링 회로를 사용하여 실시간으로 AVS 모듈에 의해 결정된다. 그 다음에 AVS 모듈은 칩 프로세스 변화에 기초하여 동작 전압을 출력할 수 있다.

단계(204)에서, 프로세스(200)는 최적 VID를 시스템의 전압 조정기로 전송한다. 일 실시예에서, AVS 모듈은 PMBus 버전 1.3 이상을 사용하는 고속 인터페이스를 통해 전압 조정기에 최적 VID를 출력한다. PMBus는 개방형 표준 전원 관리 프로토콜이다. 일 실시예에서, 고속 인터페이스는 적어도 1MHz 버스 속도를 제공한다.

프로세스(200)는, 단계(206)에서 시스템의 프로세싱 유닛의 최적 VID에 기초하여 DC 부하 라인 세팅을 설정한다. 예를 들어, DC 부하 라인 세팅은 VID(WCC)를 기반으로 하는 최대 프로세서 전압을 VID(AVS)를 기반으로 하는 최대 프로세서 전압으로 변경할 수 있다. 비제한적인 예로서, DC 부하 라인 세팅은 최대 프로세서 전압을 VID(WCC)를 기반으로 하는 1.2볼트(V)에서 VID(AVS)를 기반으로 하는 1.1V의 최대 프로세서 전압으로 변경할 수 있다. VID(AVS)를 기반으로 하는 최대 프로세서 전압 변화에 따른 전력 절감이 도 3에 도시되어 있다.

단계(208)에서, 프로세스(200)는 시스템 전력 효율을 최적화하기 위해, 시스템의 전압 조정기를 사용하여 DC 부하 라인 세팅에 기초하여 프로세싱 유닛에 공급되는 전압을 조정한다. 예를 들어, 전압 조정기 출력 전류(Iout)가 1A이고 전압 조정기 출력과 프로세싱 유닛 사이의 경로의 기생 저항(Rpath)이 0.1ohm인 경우, 경로의 전압 강하는 1A*0.1ohm = 0.1V이다. DC 부하 라인을 조정하기 전에, 전압 조정기 출력 전압(Vout)은 워스트 케이스 코너 칩에 대해 VID에 의해 설정된 전압(VID(WCC)) + 0.1V와 동일한다. 예를 들어, VID(WCC) = 1V이면 DC 부하 라인을 조정하기 전에 Vout = 1.1V이다. 그러나, 일 실시예에서, DC 부하 라인이 AVS에 의해 결정된 최적 VID에 기초하여 조정되면, Vout = VID(AVS) + 0.1V가 된다. 예를 들어, (VID(AVS)) = 0.9V이면, Vout = 1V이다. 따라서, 주어진 예에서 VID(WCC)와 비교하여 VID(AVS)를 사용하면 프로세싱 유닛에 공급되는 전압이 0.1V 감소한다. 비록 이러한 감소가 미미해 보일 수 있지만, 개시된 실시예가 각각이 하나 이상의 코어 프로세싱 코어를 갖는 수십만 또는 수백만 개의 프로세서에 대해 수행된다면(예컨대, 각각의 멀티코어 프로세서는 수십 개의 코어를 가질 수 있음), 전력 감소의 비용 절감 엄청날 수 있다.

또한, 프로세스(200)는 칩 전체에 걸쳐 단일 전원 전압을 사용하는 단일 전압 프로세서 또는 프로세서의 다른 부분에 다른 전압이 사용될 수 있게 하는 다중 전압 프로세서에 적용할 수 있다(예컨대, 프로세서 코어에 더 낮은 전압이 사용되는 한편 외부 입력/출력(I/O)에는 더 높은 전압이 사용될 수 있다). 다중 전압 프로세서의 경우, 프로세스(200)는 공급 전압을 필요로 하는 다중 전압 프로세서의 각 부분에 대해 수행될 수 있다. 다양한 실시예에서, 프로세스(200)는 미리 정의된 간격으로(예컨대, 90일마다) 주기적으로 프로세싱 유닛의 에이징 및/또는 시스템의 다른 컴포넌트들의 에이징으로 인한 DC 부하 라인 세팅을 조정하기 위해 시스템의 부팅 프로세스 또는 전원 켜기 단계 동안 실행되도록 호출되거나 구성될 수 있고/있거나, 또는 프로세스(200)는 시스템 동작 동안 실시간으로 지속적으로 실행되도록 구성될 수 있다.

예를 들어, 전압 조정기(124)는 전원이 켜진 후에 프로세싱 유닛(112)에 정상적으로 미리 결정된 VID(128)(예컨대, 1.0V)를 공급한다고 가정한다. 프로세싱 유닛(112)은 레지스터(130)에 저장되는 프로세스, 전압 및 온도(PVT) 데이터를 읽은 다음, 동작 전압 요건(최적 VID(116))을 전압 조정기(124)로 보낸다. 전압 조정기(124)는 프로세싱 유닛의 동작 전압 요건(0.95V)을 충족하도록 VID(128)를 조정하고, 또한 권장 VID를 기반으로 DC LL(126)(0.6mohm)을 설정한다. 이 프로세스는 실시간으로 계속될 수 있다. 예를 들어, 온도 변화가 발생함에 따라 프로세싱 유닛(112)은 레지스터(130)에 저장된 PVT 데이터를 읽은 다음 동작 전압 요건(최적 VID(116))을 전압 조정기(124)에 재전송한다. 전압 조정기(124)는 프로세싱 유닛의 다른 동작 전압 요건(112)(0.9V)을 충족하도록 VID(128)를 조정하고, 또한 권장 VID를 기반으로 DC LL(126)(0.5 mohm)을 설정한다.

도 3은 본 개시의 일 실시예에 따른, 절전의 일 예를 도시한 그래프(300)이다. 그래프(300)는 전류(I)에 대한 전압(V)을 표시한다. 그래프(300)는 개시된 실시예에 따른 VID(WCC) 설정에 기초한 DC 부하 라인(302)의 예, 및 VID(AVS) 설정에 기초한 DC 부하 라인(304)의 예를 도시한다. DC 부하 라인은 VID 설정에 의해 결정된 최대 전압 설정치(Vmax)로부터 최소 전압 설정치(Vmin)가 최대 전류(Imax) 설정치와 교차하는 지점(306)까지 그려진 라인이다. DC 부하 라인은 부하 전류를 기반으로 올바른 DC 동작 전압을 결정하는 데 사용된다.

전술한 바와 같이, 현재 DC 부하 라인(302)은 VID(WCC)에 기초하여 설정되며, 이는 공칭 또는 베스트 코너 케이스 칩에 대해서는 전력 낭비를 초래한다. DC 부하 라인(302)은, 다음 공식, 즉, DC 부하 라인(302) = (VID(WCC) - Vmin)/(Imax-Imin)을 사용하여 계산할 수 있다.

개시된 실시예를 사용하여, DC 부하 라인은 도 3의 DC 부하 라인(304)에 의해 예시된 바와 같이 VID(AVS)에 기초하여 조정되거나 설정된다. DC 부하 라인(304)은, 다음 공식, 즉, DC 부하 라인(304) = (VID(AVS) - Vmin)/(Imax-Imin)을 사용하여 계산할 수 있다. 도 3에 도시된 바와 같이, VID(AVS) 설정을 갖는 조정된 DC 부하 라인(304)을 사용하면, VID(WCC) 설정을 사용하는 DC 부하 라인(302)에 기초하는 전압 출력과 비교하여 동일한 전류 부하에 대해 더 적은 전압이 사용된다. 예를 들어, 전류 레벨(308)에서 VID(WCC) 설정을 사용하는 DC 부하 라인(302)에 대한 전압 출력은 전압(312)으로 표시되고, VID(AVS) 설정을 사용하는 DC 부하 라인(304)에 대한 전압 출력은 전압(314)으로 표시된다. 전압 차(전압(312) - 전압(314))*전류(304)는 개시된 실시예에 기초하여 절약되는 전력이다. 따라서, 개시된 실시예를 사용하여, 각각의 시스템은 전력을 절약하기 위해 AVS에 의해 결정된 최적 VID에 기초하여 가장 낮은 가능한 전압 범위에서 동작할 수 있다.

도 4는 본 개시의 일 실시예에 따른 시스템(400)의 블록도이다. 예를 들어, 시스템(400)은 도 1, 도 2 및 도 3에 따라 설명된 프로세스를 수행하는 데 사용될 수 있다.

시스템(400)은 처리 수단(402), 네트워킹 수단(404), 디스플레이 수단(406), 전력 수단(408), 전압 조정기 수단(410), 메모리 수단(412), 입/출력(I/O) 수단(416), 데이터 저장 수단(418), 및 AVS 수단(420)을 포함한다. 이들 컴포넌트 각각의 단일 유닛만이 도시되어 있지만, 시스템(400)은 각 컴포넌트의 유닛을 다수 개 포함할 수도 있다. 예를 들어, 시스템(400)은 다수의 프로세서, 다수의 처리 코어를 갖는 단일 프로세서, 다수의 마이크로프로세서, 및 본 개시의 실시예를 구현하기 위한 명령어를 실행할 수 있거나 프로그래밍될 수 있는 다른 회로와 같은 하나 이상의 처리 수단(402)을 포함할 수 있다. 예를 들어, 처리 수단(402)은 본 명세서에 설명된 바와 같이 칩투칩 프로세스 변화 인식 전력 효율 최적화 방법을 수행하기 위한 명령어를 실행할 수 있다. 추가로, 일부 실시예에서, 본 개시의 실시예를 구현하기 위한 명령어는 프로그램 명령어를 실행하는 데 협력하는 다수의 프로세싱 유닛 또는 서브유닛에 걸쳐 분산되고 실행될 수 있다. 특정 실시예에서, 범용 CPU 대신에 또는 이에 추가하여 하나 이상의 디지털 신호 프로세서(DSP)가 시스템(400)의 일부로서 포함될 수 있다. 개시된 실시예에 따르면, 처리 수단(402)은 AVS 수단(420)을 포함할 수 있다. AVS 수단(420)은 메모리, 전기 컴포넌트 및 회로, 및 칩 프로세스 변화 및/또는 동작 환경 조건에 기초하여 최적 VID를 결정하기 위한 자체 처리 컴포넌트를 포함할 수 있다. 일부 실시예에서, AVS 수단(420)은 처리 수단(402)과 별개의 컴포넌트일 수 있다.

네트워킹 수단(404)은 시스템(400)이 통신 네트워크 또는 네트워크 집합(도시되어 있지 않음)을 통해 다른 장치(도시되어 있지 않음)와 데이터를 통신할 수 있게 한다. 통신은 유선 또는 무선 통신의 형태일 수 있으며, 특정 프로토콜로 제한되지 않는다. 네트워킹 수단(404)은 네트워크 인터페이스 카드, 안테나, 전력 증폭기, 무선 주파수(RF) 회로, 트랜시버, 및 기타 통신 회로를 포함할 수 있다.

디스플레이 수단(406)은 시스템(400)의 통합 디스플레이 컴포넌트일 수 있다. 대안적으로, 디스플레이 수단(406)은 외부 모니터 또는 디스플레이가 시스템(400)에 결합될 수 있게 하는 디스플레이 포트 또는 그래픽 카드일 수 있다. 전원 수단(408)은 배터리 장치, 또는 교류(AC)를 시스템(400)의 내부 컴포넌트를 위한 저전압 조정된 DC 전력으로 변환하는 전원 장치일 수 있다.

전압 조정기 수단(410)은 처리 수단(402)에 적절한 공급 전압을 제공하도록 구성된다. 일부 실시예에서, 전압 조정기 수단(410)은 시스템(400)의 다른 컴포넌트에 대해 전압을 조정하는 역할을 할 수 있다. 예를 들어, 전압 조정기 수단(410)은 복수의 전압 조정기 서브시스템을 포함할 수도 있고, 처리 수단(402)과 같은 특정 컴포넌트에 대한 전압을 조정하는 역할을 하는 전압 조정기 서브시스템일 수 있다. 일부 실시예에서, 전압 조정기 수단(410)은 제1 전압을 제2 전압으로(예컨대, 더 높은 전압에서 더 낮은 전압으로) 변환하기 위한 전압 변환기를 포함할 수 있다.

메모리 수단(412)은 데이터 및 명령어를 일시적으로 저장하기 위한 수단을 제공한다. 예를 들어, 메모리 수단(412)은 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리일 수 있지만, 이에 제한되지는 않는다. 일 실시예에서, 메모리 수단(412)은 개시된 실시예들을 구현하기 위한 명령어를 저장하는데 사용될 수 있다. 일 실시예에서, 메모리 수단(412)은 전압 조정기 컨트롤러 내부에 위치하고, DC 부하 라인 세팅을 저장하는 데 사용된다.

I/O 인터페이스와 같은 I/O 수단(416)은 시스템(400)이 다른 장치에 통신 가능하게 결합될 수 있게 한다. 예를 들어, I/O 수단(416)은, 제한적인 것은 아니지만, 포인팅 장치 또는 키보드와 같은 입력 장치가 시스템(400)과 함께 사용되도록 할 수 있다.

데이터 저장 수단(418)은 하드 디스크 드라이브(HDD), 플래시 메모리 및 솔리드 스테이트 드라이브(SSD)와 같은 비휘발성 메모리일 수 있지만 이에 제한되지는 않는다. 일부 실시예에서, 데이터 저장 수단(418)은 착탈식일 수도 있고 외부 드라이브일 수도 있다. 데이터 저장 수단(418)은 단일 저장 장치로서 구현될 수 있지만, 또한 서로에 대해 함께 배치되거나 분산된 다수의 저장 장치 또는 서브시스템에 걸쳐 구현될 수 있다. 추가적으로, 일부 실시예에서, 데이터 저장 수단(418)은 다양한 프로세스를 수행하기 위한 명령어를 포함하는 소프트웨어를 저장할 수 있는 컴퓨터 판독가능 저장 매체(예컨대, 비일시적 매체에 저장된 컴퓨터 프로그램 제품)일 수 있다. 소프트웨어는 운영 체제 소프트웨어, 데이터베이스 관리 소프트웨어 또는 기타 애플리케이션 소프트웨어와 같은 추가 프로세스, 프로그램 또는 구성 요소를 포함할 수도 있다. 소프트웨어는 또한 처리 수단(402)에 의해 실행 가능한 펌웨어 또는 일부 다른 형태의 기계 판독 가능 처리 명령어를 포함할 수 있다.

시스템(400)의 하나 이상의 컴포넌트는 시스템 온 칩(SoC) 장치에 포함될 수 있다는 점에 유의해야 한다. 이들 컴포넌트는 처리 수단(402), 데이터 저장 수단(418)의 요소들, 및 네트워킹 수단(404)의 요소들을 포함할 수 있지만 이에 제한되지는 않는다. 당업자는 시스템(400)이 도 4에 도시되거나 설명되지 않은 다른 컴포넌트를 포함할 수도 있고, 또는 시스템(400)은 다양한 실시예의 범위에 영향을 미치지 않으면서 도 4에 도시된 특정 컴포넌트를 포함하지 않을 수도 있다.

따라서, 개시된 실시예는 다양한 신규 칩 프로세스 변화 인식 전력 효율 최적화 시스템 및 방법을 제공한다. 특히, 본 개시에서 설명된 실시예에 의하면, 최적 DC 부하 라인이 칩투칩 프로세스 변화에 기초하여 설정되어 시스템이 최대 전력 효율에서 동작할 수 있도록 하고, 이는 결과적으로 전력 소비 및 비용을 감소시킨다.

본 명세서에 개시된 실시예 이전에는, 제한적인 것은 아니지만 프로세싱 유닛의 AVS 모듈 및 전압 조정기 사이의 고속 인터페이스에 대한 필요성을 포함하는 여러 기술적 문제로 인해 개시된 실시예의 이점을 달성하는 것이 실현 가능하거나 실용적이지 않았을 것이다. 이러한 인터페이스는 최근까지(예컨대, AVS가 있는 PMBUS 1.3) 존재하지 않았다. 이러한 인터페이스가 없으면, AVS 출력을 사용하여 DC 부하 라인을 조정할 수 없다. 또한, 개시된 실시예들은 소정의 실리콘 면적 비용을 가지며, 애플리케이션에 따라 절감이 작을 수 있다. 따라서, 최근 고전력 애플리케이션에 대한 수요가 있기 전까지 그 이점은 무시할 수 있었을 것이다.

몇몇 실시예가 본 개시에서 제공되었지만, 개시된 시스템 및 방법은 본 개시의 사상 또는 범위를 벗어나지 않고 많은 다른 특정 형태로 구현될 수 있다는 것을 이해할 수 있을 것이다. 본 예들은 예시적인 것으로 간주되어야 하며 제한적이지 않으며, 그 의도는 본 명세서에 주어진 세부사항으로 제한되지 않는다. 예를 들어, 다양한 요소들 또는 구성요소가 다른 시스템에 결합 또는 통합될 수도 있고, 특정 기능이 생략되거나 구현되지 않을 수도 있다.

또한, 다양한 실시예에서 개별적 또는 별도로 설명되고 예시된 기법, 시스템, 서브시스템 및 방법은 본 개시의 범위를 벗어나지 않고 다른 시스템, 구성요소, 기법 또는 방법과 결합되거나 통합될 수 있다. 변경, 대체 및 변형의 다른 예는 당업자에 의해 확인 가능하고 본 명세서에 개시된 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다.

Claims (13)

1. 칩투칩(chip-to-chip) 프로세스 변화 인식 전력 효율 최적화 방법에 있어서,
   시스템 내 프로세싱 유닛의 적응형 전압 스케일링(AVS) 모듈에 의해, 칩 프로세스 변화에 기초하여 최적 전압 식별(VID)을 결정하는 단계와,
   상기 AVS 모듈에 의해, 상기 최적 VID를 상기 시스템의 전압 조정기에 출력하는 단계와,
   상기 시스템 내의 상기 프로세싱 유닛의 상기 최적 VID에 기초하여 직류(DC) 부하 라인 세팅을 설정하는 단계와,
   상기 시스템의 상기 전압 조정기에 의해, 상기 DC 부하 라인 세팅에 기초하여 상기 프로세싱 유닛에 공급되는 전압을 조정하는 단계를 포함하는,
   방법.
   
2. 제1항에 있어서,
   상기 AVS 모듈은 상기 최적 VID를 적어도 1 메가헤르츠(1 MHz) 버스 속도를 제공하는 고속 인터페이스를 통해 상기 전압 조정기에 출력하는,
   방법.
   
3. 제1항 또는 제2항에 있어서,
   상기 AVS 모듈은 최적 VID를 AVS 버전 1.3 이상의 전력 관리 버스(PMBus)를 사용하는 고속 인터페이스를 통해 상기 전압 조정기에 출력하는,
   방법.
   
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 DC 부하 라인 세팅은 (VID AVS - Vmin)/(Imax-Imin)로 설정되고, VID AVS는 상기 AVS 모듈에 의해 결정된 상기 프로세싱 유닛의 상기 최적 VID이고, Vmin은 상기 프로세싱 유닛의 최소 전압 설정치이며, Imax는 상기 프로세싱 유닛의 최대 전류 설정치이고, Imin은 상기 프로세싱 유닛의 최소 전류 설정치인,
   방법.
   
5. 제1항 내지 제4항 중 어느 한 항에 있어서,
   상기 칩투칩 프로세스 변화 인식 전력 효율 최적화 방법은 상기 프로세싱 유닛의 에이징(aiging)으로 인한 상기 DC 부하 라인 세팅을 조정하기 위해 미리 정의된 간격으로 주기적으로 수행되는,
   방법.
   
6. 제1항 내지 제5항 중 어느 한 항에 있어서,
   상기 칩투칩 프로세스 변화 인식 전력 효율 최적화는 상기 시스템의 전원 켜기(powering up) 단계 동안 수행되는,
   방법.
   
7. 칩투칩 프로세스 변화에 기초하여 전력 효율을 최적화하도록 구성된 시스템으로서,
   전압 조정기와,
   칩 프로세스 변화에 기초하여 최적 전압 식별(VID)을 결정하고, 상기 최적 VID를 상기 전압 조정기에 출력하도록 구성된 적응형 전압 스케일링(AVS) 모듈을 갖는 프로세싱 유닛을 포함하되,
   상기 전압 조정기는 상기 시스템 내의 상기 프로세싱 유닛의 상기 최적 VID에 기초하여 직류(DC) 부하 라인 세팅을 조정하고, 상기 DC 부하 라인 세팅에 기초하여 상기 프로세싱 유닛에 공급되는 전압을 조정하도록 구성된,
   시스템.
   
8. 제7항에 있어서,
   상기 AVS 모듈과 상기 전압 조정기 사이에 적어도 1 메가헤르츠(1 MHz) 버스 속도를 제공하는 고속 인터페이스를 더 포함하고, 상기 AVS 모듈은 상기 최적 VID를 상기 고속 인터페이스를 통해 상기 전압 조정기에 출력하는,
   시스템.
   
9. 제1항 내지 제8항 중 어느 한 항에 있어서,
   AVS 버전 1.3 이상의 전력 관리 버스(PMBus)를 구현하는 고속 인터페이스를 더 포함하고, 상기 AVS 모듈은 상기 최적 VID를 상기 고속 인터페이스를 통해 상기 전압 조정기에 출력하는,
   시스템.
   
10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 DC 부하 라인 세팅은 (VID AVS - Vmin)/(Imax-Imin)로 설정되고, VID AVS는 상기 AVS 모듈에 의해 결정된 상기 프로세싱 유닛의 상기 최적 VID이고, Vmin은 상기 프로세싱 유닛의 최소 전압 설정치이며, Imax는 상기 프로세싱 유닛의 최대 전류 설정치이고, Imin은 상기 프로세싱 유닛의 최소 전류 설정치인,
    시스템.
    
11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 시스템은 칩투칩 프로세스 변화에 기초하여 상기 프로세싱 유닛의 에이징으로 인한 상기 DC 부하 라인 세팅을 조정하기 위해 미리 정의된 간격으로 주기적으로 전력 효율을 최적화하도록 구성되는,
    시스템.
    
12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 시스템은 상기 시스템의 전원 켜기(powering up) 단계 동안 칩투칩 프로세스 변화에 기초하여 전력 효율을 최적화하도록 구성되는,
    시스템.
    
13. 칩투칩 프로세스 변화에 기초하여 시스템에 대한 전력 공급을 향상시키기 위한 컴퓨터 프로그램 제품을 포함하는 비일시적 컴퓨터 판독가능 매체로서,
    상기 컴퓨터 프로그램 제품은 상기 비일시적 컴퓨터 판독가능 매체에 저장된 컴퓨터 실행가능 명령어를 포함하여 상기 시스템의 프로세서에 의해 실행될 경우에 상기 시스템으로 하여금 제1항 내지 제12항 중 어느 한 항에 따른 방법을 수행하게 하는,
    비일시적 컴퓨터 판독가능 매체.

Images