KR20220107012A - 쓰루-레지스트 (through-resist) 도금을 위한 에지 제거 - Google Patents
쓰루-레지스트 (through-resist) 도금을 위한 에지 제거 Download PDFInfo
- Publication number
- KR20220107012A KR20220107012A KR1020227021679A KR20227021679A KR20220107012A KR 20220107012 A KR20220107012 A KR 20220107012A KR 1020227021679 A KR1020227021679 A KR 1020227021679A KR 20227021679 A KR20227021679 A KR 20227021679A KR 20220107012 A KR20220107012 A KR 20220107012A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- electroplating
- sacrificial layer
- seed layer
- seal
- Prior art date
Links
- 238000007747 plating Methods 0.000 title description 29
- 238000009713 electroplating Methods 0.000 claims abstract description 83
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 45
- 239000010949 copper Substances 0.000 claims description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 229910052802 copper Inorganic materials 0.000 claims description 34
- 230000007717 exclusion Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910007637 SnAg Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 107
- 230000008569 process Effects 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000243 solution Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000252506 Characiformes Species 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/06—Suspending or supporting devices for articles to be coated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/004—Sealing devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/005—Contacting devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0239—Material of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
전기 도금 컵 어셈블리는 컵 하단부, 립 시일, 및 전기적 콘택트 구조체를 포함한다. 컵 하단부는 컵 어셈블리 내에 포지셔닝된 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정한다. 립 시일 (lip seal) 은 컵 하단부 상에 있고, 웨이퍼의 시드 층 (seed layer) 과 콘택트하고 웨이퍼의 희생 층 (sacrificial layer) 에 인접하게 구성되는 피크 (peak) 까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함한다. 전기적 콘택트 구조체는 시일의 부분 위에 있다. 전기적 콘택트 구조체는 웨이퍼의 시드 층에 커플링되도록 구성된다.
Description
전기 도금은 전기 전도성 구조체들을 형성하기 위해 집적 회로 제작 프로세스들에서 흔히 사용된다. 예를 들어, 구리 다마신 프로세스 (damascene process) 에서, 전기 도금은 유전체 층으로 이전에 에칭된 채널들 내에 구리 라인들 및 비아들을 형성하도록 사용된다. 이러한 프로세스에서, 구리의 시드 층 (seed layer) 은 먼저 물리적 기상 증착을 통해 채널들 내로 그리고 기판 표면 상에 증착된다. 이어서, 전기 도금은 채널들이 완전히 충진되도록 시드 층 위에 보다 두꺼운 구리 층을 증착하기 위해 사용된다. 이어서 과잉 구리는 화학적 기계적 폴리싱 (polish) 에 의해 제거되어, 개별적인 구리 피처들을 형성한다.
현재 전기 도금 시스템들은 "개방형 콘택트 (open contact)" 및 "폐쇄형 콘택트 (closed contact)"로 분류될 수도 있다. 개방형 콘택트 도금 시스템들은 도금 동안 시드 층으로 전류를 전달하는 웨이퍼 콘택트들이 도금 용액에 노출되는 시스템들이다. 유사하게, 폐쇄형 콘택트 도금 시스템들은 콘택트들이 도금 용액에 노출되지 않는 시스템들이다.
집적 회로들을 제조할 때, 웨이퍼 당 디바이스들의 수량을 증가시키기 위해 디바이스들의 제조를 위해 가능한 많은 웨이퍼 표면을 활용하는 것이 일반적으로 바람직하다. 그러나, 전기 도금 시스템들은 일반적으로 증착 동안 웨이퍼와 콘택트하는 전기적 콘택트들 및 다른 구조체들을 활용한다. 그러므로, 제한된 양의 표면 영역이 도금될 수 있다. 예를 들어, 개방형 콘택트 도금 시스템들에서, 전극들이 도금 프로세스 동안 도금 용액에 노출되기 때문에, 전극들은 프로세스 동안 기판 표면에 도금된다. 전극들의 제거는 전극들이 기판과 콘택트하는 도금되지 않은 구역 (region) 들을 노출시킨다. 또한, 콘택트들의 제거는 전극들 근방 (vicinity of) 의 구리 층에 손상을 유발할 수도 있다. 예를 들어, 웨이퍼의 2 ㎜ 이상의 외측 주변부는 집적 회로 제조에 적합하지 않게 될 수도 있다.
기존 RDL 기술은 공칭 시드 (nominal seed) 두께 (1000 
내지 3000 
) 를 사용한다. 이들 두께들은 긴 공격적인 (aggressive) 시드 에칭 프로세스 동안 CD 손실, 라인 거칠기 (line roughness), 및 언더컷 (undercut) 에 취약하다. 에칭 시간을 감소시키기 위해 1000 
(예를 들어, 50, 100, 200, 400 
) 미만으로 박형-시드 도금 (thin-seed plating) 을 가능하게 하려는 시도들은 전류 분포를 제어하기 위해 애노드 튜닝 (크기, 형상, 수) 에 주로 초점을 맞추었다. 이들 변화들은 웨이퍼 표면으로부터 멀리 떨어져 있고 전역적인 보정 (global correction) 을 발생시키는 경향이 있다. 이와 같이, 이들은 말단 효과 (terminal effect) 에 필요한 국부적인 보정 (local correction) 을 달성할 수 없고, 종종 물결 모양의 불균일한 전류 (및 후속 도금 두께) 프로파일들을 발생시킨다.
도 1은 종래 기술에 따른 전기 도금 컵 어셈블리 (100) 의 단면도를 예시한다. 전기 도금 시스템의 립 시일 (lip seal) 은 웨이퍼의 주변부 (perimeter) 에 커플링되고 최 외곽 항복 피처 (outermost yielding feature) 에 인접한다. 전기 도금 컵 어셈블리 (100) 를 사용한 전기 도금은 통상적으로 "말단 효과" 때문에 웨이퍼의 표면에 대해 웨이퍼 에지에서 보다 큰 두께의 도금을 발생시킨다. 말단 효과는 시드 저항 (seed resistance) 이 도금 욕 등가 회로 (plating bath equivalent circuit) 를 지배할 때 발생하고 웨이퍼의 표면에 대해 웨이퍼 에지에서 상당한 전착 (significant electrodeposition) 을 발생시킨다.
본 출원은 2019 년 11 월 27 일에 출원된 미국 특허 가출원 번호 제 62/941,519 호의 우선권을 주장하고, 전체가 참조로서 본 명세서에 인용된다.
임의의 특정한 엘리먼트 또는 작용 (act) 의 논의를 용이하게 식별하기 위해, 참조 번호의 최상위 디지트 또는 디지트들은 그 엘리먼트가 처음 도입된 도면 번호를 지칭한다.
도 1은 종래 기술에 따른 전기 도금 컵 어셈블리 (100) 의 단면도를 예시한다.
도 2는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 의 단면도를 예시한다.
도 3은 일 실시 예에 따른 전기 도금 컵 어셈블리 (300) 의 단면도를 예시한다.
도 4는 일 실시 예에 따른 전기 도금 컵 어셈블리 (400) 의 단면도를 예시한다.
도 5는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (500) 를 예시한다.
도 6은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (600) 를 예시한다.
도 7은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (700) 를 예시한다.
도 8은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (800) 를 예시한다.
도 9는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (900) 를 예시한다.
도 1은 종래 기술에 따른 전기 도금 컵 어셈블리 (100) 의 단면도를 예시한다.
도 2는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 의 단면도를 예시한다.
도 3은 일 실시 예에 따른 전기 도금 컵 어셈블리 (300) 의 단면도를 예시한다.
도 4는 일 실시 예에 따른 전기 도금 컵 어셈블리 (400) 의 단면도를 예시한다.
도 5는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (500) 를 예시한다.
도 6은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (600) 를 예시한다.
도 7은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (700) 를 예시한다.
도 8은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (800) 를 예시한다.
도 9는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (900) 를 예시한다.
이어지는 기술 (description) 은 본 청구 대상의 예시적인 실시 예들을 예시하는 시스템들, 방법들, 기법들, 인스트럭션 시퀀스들을 기술한다. 이하의 기술에서, 설명의 목적들을 위해, 본 발명의 청구 대상의 다양한 (various) 실시 예들의 이해를 제공하기 위해 다수의 (numerous) 특정한 상세들이 제시된다. 그러나, 본 청구 대상의 실시 예들은 이들 특정한 상세들 중 일부 또는 기타 없이 실시될 수도 있다는 것이 당업자에게 자명할 것이다. 예들은 단지 가능한 변동 (variation) 들을 대표한다. 달리 명시적으로 언급되지 않는 한, 구조체들 (예를 들어, 모듈들과 같은 구조적 컴포넌트들) 은 선택 가능하고 (optional) 결합되거나 세분될 수도 있고, 동작들 (예를 들어, 절차, 알고리즘, 또는 다른 기능에서) 은 순서가 가변하거나 결합되거나 세분될 수도 있다.
용어 "웨이퍼"는 본 명세서에서 반도체 기판을 지칭하도록 사용된다. 웨이퍼의 예는 결정질 실리콘의 슬라이스를 포함한다.
용어 "전기 도금 용액"은 본 명세서에서 금속을 도금하기 위해 사용된 전해질 용액을 지칭하도록 사용된다.
용어 "립 시일 (lip seal)"은 본 명세서에서 방사상 샤프트 시일 (shaft seal) 을 지칭하도록 사용된다.
용어 "에지 베벨 제거 (edge-bevel removal; EBR) 툴"은 웨이퍼의 베벨 에지를 제거하기 위해 사용된 툴/시스템을 지칭하도록 본 명세서에서 사용된다. 웨이퍼들은 두 개의 전형적인 에지 타입들: 기울어진 베벨 형상 또는 둥근 총알 형상을 갖는다. 베벨 타입들의 에지들은 베벨 구역 (bevel region) 으로 참조된다. 일 예에서, EBR은 에지 및 배면 (back side) 금속 층을 제거하기 위해 황산 및 과산화수소를 사용하는 프로세스이다.
첨단 패키징 스킴 (packaging scheme) "고밀도 팬-아웃 (High density fan-out), 또는 HDFO"의 컴포넌트인 미세 라인 RDL (fine-line redistribution layer) 은 패키지들이 보다 작고 보다 얇은 풋 프린트 (footprint) 들을 향하는 추세에 따라 관심을 얻고 있다. 특히 SAP (semi-additive process) 에서 시드 에칭 제거 단계 동안 미세 라인 RDL과 연관된 몇몇 문제들이 있다. 즉, CD (critical dimension) 손실, 즉, 구리 에천트가 아래에 놓인 (underlying) 시드 및 라인 자체 모두를 공략 (attack) 함에 따라 라인 수축, 측벽 거칠기 발달 (roughness evolution), 및 언더컷. 이들 과제들을 해결하기 위한 일 가능한 경로 (route) 는 라인들이 도금되는 아래에 놓인 구리 시드 두께를 감소시키는 것이다. 보다 얇은 시드는 보다 적은 에칭 시간을 필요로 하고 보다 덜 공격적인 시드 에칭 화학 물질들을 활용할 수 있다.
그러나, 박형-시드 (thin-seed) 도금은 고유의 과제들, 주로 "말단 효과 (terminal effect)"라고 불리는 현상을 갖고 있다. 말단 효과는 (두꺼운 금속 시드들보다 더 저항성인) 박형 금속 시드에 걸친 전위 강하가 웨이퍼 중심에서보다 웨이퍼 에지 부근 (near) 에서 (콘택트 단자들에서) 두꺼운 도금을 야기할 때 발생한다.
CIRP (Channeled Ionic Resistive Plate) (HRVA 또는 고 저항 가상 애노드 (High Resistance Virtual Anode) 로도 알려짐) 는 말단 효과를 완화하는데 도움이 되지만, 초 박형- 시드 (ultra-thin seed) 들에는 이것만으로 충분하지 않다. 본 명세서에 기술된 본 시스템은 이들 과제들을 해결한다. 본 출원은 전기 도금 프로세스 동안 새로운 컵 + 립 시일 설계로 최적화된 CIRP와 애노드 차폐부 (anode shield) 를 커플링하는 것을 포함하는 박형-시드 도금 프로세스를 기술한다. 도금 후 EBR (Edge Bevel Removal) 프로세스는 희생적 도금된 (sacrificial plated) 링을 제거하기 위해 전기 도금 프로세스 후에 수행된다. 전통적인 컵들 및 립 시일들이 부식 및 도금을 방지하기 위해 웨이퍼 주변부에서 노출된 구리 시드를 덮도록 설계되는 반면, 일 실시 예는 의도적으로 시드의 일부를 노출한다. 이 구역이 노출되면, 구리는 웨이퍼 에지에서 환형 링 형상으로 도금될 수 있다. 이 링에 매우 근접한 피처들로부터 전류를 시프하는 (thief) 것은 도금된 두께를 감소시킨다. 이 희생적 링은 말단 효과를 보상하고 보정할 수 있다.
본 출원은 또한 도금된 구리의 희생적 링이 제거될 수 있는 도금 후 단계를 포함할 수 있다. (Lam Research Inc.의 SABRE 및 SABRE3D) 와 같은 전기 화학적 증착 툴들은 웨이퍼의 베벨 구역 상에 증착된 Cu를 제거하기 위해 선택 가능 EBR (edge-bevel removal) 모듈을 장착할 수 있다 (손상되지 않으면 다운스트림 프로세싱에 영향을 줄 수 있기 때문). 웨이퍼 레벨 패키징 (WLP) 은 통상적으로 EBR (다마신 (Damascene) 및 TSV (Thru Silicon Via) 에 의해 사용됨) 을 사용하지 않지만, 본 명세서에 기술된 본 시스템은 희생적 구리 링의 제거를 위해 이 모듈을 용도 변경할 (re-purpose) 수 있다. EBR 시간, 화학 물질, 및 에지 배제 (exclusion) 크기는 이 프로세스를 위해 최적화될 수 있다. 이 두꺼운 희생적 도금된 구리 링의 제거없이, 다운스트림 프로세스들 (예를 들어, 웨이퍼 다이싱 (wafer dicing)) 이 절충될 수 있다.
RDL 애플리케이션들을 위한 Cu의 박형-시드 도금을 목표로 하는 제 1 실시 예에서, 본 시스템은 a) 구체적으로 RDL이 아닌 모든 박형-시드 (1000 
미만) 쓰루-레지스트 (through-resist) Cu 도금 애플리케이션, 그리고 b) 대형 패턴 배제 (large pattern exclusion) 를 갖는 공칭 시드 두께 (1000 
내지 3000 
) 에 적용 가능하다. 대형 패턴 배제는 본 명세서에서 웨이퍼의 에지에서 포토레지스트는 도포되지만 패터닝되지는 않는 0.5 ㎜보다 큰 폭의 구역으로서 규정될 수 있다. 패터닝되지 않은 포토레지스트는 도금되지 않을 것이고, 따라서 비-패턴 (non-pattern) 의 대형 구역들에 인접한 패턴의 구역들은 갑작스러운 두께 스파이크 (spike) 로 도금되는 경향이 있고 따라서 에지-업틱 (edge-uptick) 이 형성된다.
제 2 실시 예에서, 구리 대신에, 희생적 도금 및 제거의 프로세스는 임의의 금속 (Ni, SnAg, Sn, Co) 으로 확장될 수 있다. EBR 프로세스는 (제 1 실시 예에서 Cu 에칭을 위해 사용되는) 피라냐 에칭 (piranha etch) 으로부터 에칭될 금속에 맞춰진 질소 에칭 또는 다른 화학적 에칭으로 수정될 수 있다.
일 예시적인 실시 예에서, 전기 도금 컵 어셈블리가 기술된다. 전기 도금 컵 어셈블리는 (개구부를 갖는) 컵 하단부, 및 개구부 둘레의 컵 하단부 상에 배치된 시일을 포함한다. 시일은 실질적으로 시일의 내측 에지에 위치된 웨이퍼-콘택트 피크를 포함한다. 전기 도금 컵 어셈블리는 또한 시일의 일부 위에 배치된 전기적 콘택트 구조체를 포함한다.
일 예시적인 실시 예에서, 전기 도금 컵 어셈블리는: 전기 도금 컵 어셈블리 내에 포지셔닝된 (positioned) 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정하는 컵 하단부; 컵 하단부에 커플링된 립 시일을 포함한다. 립 시일은 웨이퍼의 시드 층 및 웨이퍼의 희생 층 (sacrificial layer) 과 콘택트하도록 구성된 피크 (peak) 까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체; 및 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 전기적 콘택트 구조체는 웨이퍼의 주변부에서 시드 층과 커플링되도록 구성된다.
또 다른 예시적인 실시 예에서, 웨이퍼를 전기 도금하는 방법이 기술된다. 방법은, 웨이퍼의 표면을 전기 도금 용액에 노출시키는 전기 도금 컵 어셈블리 상에 웨이퍼를 배치하는 단계로서, 표면은 웨이퍼의 주변부 (perimeter) 에서 희생 층을 포함하는, 웨이퍼 배치 단계; 웨이퍼의 노출된 표면을 전기 도금하는 단계; 및 웨이퍼의 노출된 표면을 전기 도금한 후 웨이퍼의 도금된 희생 층을 제거하는 단계를 포함한다.
또 다른 예시적인 실시 예에서, 웨이퍼를 전기 도금하기 위한 시스템이 기술된다. 시스템은: 시드 층 및 희생 층을 포함하는 웨이퍼로서, 희생 층은 시드 층 상의 웨이퍼의 주변부를 따라 배치되는, 웨이퍼; 및 웨이퍼를 지지하도록 구성된 전기 도금 컵 어셈블리를 포함한다. 전기 도금 컵 어셈블리는: 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정하는 컵 하단부; 컵 하단부에 커플링된 립 시일로서, 립 시일은 웨이퍼의 시드 층 및 웨이퍼의 희생 층과 콘택트하도록 구성된 피크까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 립 시일; 및 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 전기적 콘택트 구조체는 웨이퍼의 주변부에서 시드 층과 커플링되도록 구성된다.
도 2는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 의 단면도를 예시한다. 전기 도금 컵 어셈블리 (200) 는 웨이퍼 (202), 시드 층 (예를 들어, 구리 시드 (204)), 포토레지스트 (206), 최 외곽 항복 피처 (208), 희생 층 (210) (예를 들어, 희생적 EP 막), 전기적 콘택트 구조체 (212), 컵 하단부 (214), 및 립 시일 (216) 을 포함한다. 구리의 희생적 환형 구역/링 (예를 들어, 희생 층 (210)) 을 도금하기 위해 웨이퍼 주변부에서 시드 층의 일부를 의도적으로 노출함으로써, 전류는 웨이퍼 에지에 매우 근접한 (예를 들어, 5 ㎚ 내지 10 ㎚ 내) 피처들로부터 시프될 수 있으며 (thieved from) 도금된 두께를 감소시킨다. 이 희생적 링은 말단 효과를 보상하고 보정한다.
컵 하단부 (214) 는 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼 (202) 의 표면의 일부의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정할 수 있다. 예를 들어, 웨이퍼 (202) 의 노출된 부분은 희생 층 (210), 최 외곽 항복 피처 (208), 및 포토레지스트 (206) 를 포함할 수 있다. 웨이퍼 (202) 의 노출된 부분은 전기 도금 용액에 노출된다.
립 시일 (216) 은 컵 하단부 (214) 에 커플링된다. 립 시일 (216) 은 립 시일 (216) 의 내측 에지를 따라 웨이퍼 (202) 의 구리 시드 (204) 와 콘택트하도록 구성된 피크까지 상향으로 연장하는 시일링 구조체를 포함한다. 시일링 구조체는 희생 층 (210) 에 인접한다. 예를 들어, 시일링 구조체는 웨이퍼 (202) 의 희생 층 (210) 의 수직 표면과 콘택트한다.
전기적 콘택트 구조체 (212) 는 웨이퍼 (202) 의 주변부에서 구리 시드 (204) 와 콘택트하고 립 시일 (216) 과 함께 시일을 형성한다. 예를 들어, 시일에 의해 보호된 표면 영역 (예를 들어, 웨이퍼 (202) 의 에지들 및 웨이퍼 (202) 의 배면) 은 전기 도금 용액에 노출되지 않는다.
도 3은 일 실시 예에 따른 전기 도금 컵 어셈블리 (300) 의 단면도를 예시한다. 전기적 콘택트 구조체 (212) 는 버스 링 (302) 으로부터 전류의 균일한 분배를 허용하도록 버스 링 (302) 아래에 그리고 버스 링 (302) 과 콘택트하여 포지셔닝되는 연속적인 외측 링을 포함한다. 또한, 콘택트 구조체는 콘택트 구조체의 외측 링으로부터 버스 링 (302) 내에 형성된 홈 (304) 내로 상향으로 연장하는 복수의 탭들을 포함한다. 탭은 홈 (304) 의 내측 에지와 콘택트한다. 탭들은 전기적 콘택트 구조체 (212) 상의 모든 개별 콘택트들 (이하에 기술됨) 이 컵 하단부 (214) 내에 포지셔닝된 웨이퍼 (202) 상의 도금 시드 층과 접촉하는 것을 보장하도록 립 시일 (216) 및 컵 하단부 (214) 에 대해 정확한 위치에 전기적 콘택트 구조체 (212) 를 센터링하도록 구성된다. 또한, 이 피처는 또한 웨이퍼가 전기 도금 컵 어셈블리 (300) 내로 클램핑될 때 모든 콘택트들이 립 시일 (216) 을 지나 미끄러지는 것을 방지하는 것을 돕는다. 버스 링 (302) 은 버스 링 (302) 둘레에 부분적으로 또는 완전히 연장하는 홈 (304) 을 포함할 수도 있고, 또는 각각 하나 이상의 탭들을 수용하는 2 개 이상의 개별적인 홈들을 포함할 수도 있다.
전기적 콘택트 구조체 (212) 는 외측 링으로부터 전기적 콘택트 구조체 (212) 의 중심을 향해 연장하는 복수의 콘택트들을 포함한다. 콘택트 각각은 립 시일 (216) 로부터 이격된 하향으로 연장하는 부분, 및 컵 어셈블리 내에 포지셔닝된 웨이퍼 (202) 와 콘택트하도록 구성된 상향으로 턴업된 부분 (306) 을 포함한다. 이러한 방식으로, 콘택트 각각은 콘택트들과 웨이퍼 사이의 우수한 콘택트를 보장하기 위해 약간의 스프링 힘으로 컵 내의 웨이퍼의 표면에 대해 푸시되는 (pushed against) 판 스프링 (leaf spring) 으로서 작용한다. 이는 콘택트들로 하여금 베벨 또는 웨이퍼 표면 상에서 웨이퍼와 우수한 전기적 콘택트를 하게 한다. 그러므로, 이 피처는 베벨 포지션의 정상적인 변동들을 수용한다.
도 4는 일 실시 예에 따른 전기 도금 컵 어셈블리 (400) 의 단면도를 예시한다. 전기적 콘택트 구조체 (212) 는 버스 링 (302) 으로부터 전류의 균일한 분배를 허용하도록 버스 링 (302) 아래에 그리고 버스 링 (302) 과 콘택트하여 포지셔닝되는 연속적인 외측 링을 포함한다. 또한, 콘택트 구조체는 콘택트 구조체의 외측 링으로부터 버스 링 (302) 내에 형성된 홈 (304) 내로 상향으로 연장하는 복수의 탭들을 포함한다. 탭은 홈 (304) 의 내측 에지와 콘택트한다. 탭들은 전기적 콘택트 구조체 (212) 상의 모든 개별 콘택트들 (이하에 기술됨) 이 컵 하단부 (214) 내에 포지셔닝된 웨이퍼 (202) 상의 도금 시드 층과 접촉하는 것을 보장하도록 립 시일 (216) 및 컵 하단부 (214) 에 대해 정확한 위치에 전기적 콘택트 구조체 (212) 를 센터링하도록 구성된다. 또한, 이 피처는 또한 웨이퍼가 전기 도금 컵 어셈블리 (300) 내로 클램핑될 때 모든 콘택트들이 립 시일 (216) 을 지나 미끄러지는 것을 방지하는 것을 돕는다. 버스 링 (302) 은 버스 링 (302) 둘레에 부분적으로 또는 완전히 연장하는 홈 (304) 을 포함할 수도 있고, 또는 각각 하나 이상의 탭들을 수용하는 2 개 이상의 개별적인 홈들을 포함할 수도 있다.
전기적 콘택트 구조체 (212) 는 외측 링으로부터 전기적 콘택트 구조체 (212) 의 중심을 향해 연장하는 복수의 콘택트들을 포함한다. 콘택트 각각은 립 시일 (216) 로부터 이격된 하향으로 연장하는 부분, 및 컵 어셈블리 내에 포지셔닝된 웨이퍼 (202) 와 콘택트하도록 구성된 상향으로 턴업된 부분 (306) 을 포함한다. 이러한 방식으로, 콘택트 각각은 콘택트들과 웨이퍼 사이의 우수한 콘택트를 보장하기 위해 약간의 스프링 힘으로 컵 내의 웨이퍼의 표면에 대해 푸시되는 (pushed against) 판 스프링 (leaf spring) 으로서 작용한다. 이는 콘택트들로 하여금 베벨 또는 웨이퍼 표면 상에서 웨이퍼와 우수한 전기적 콘택트를 하게 한다. 그러므로, 이 피처는 베벨 포지션의 정상적인 변동들을 수용한다.
도 5는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (500) 를 예시한다. 웨이퍼 (500) 는 PR 에지 배제 (Edge Exclusion) (502), 패터닝된 포토레지스트 (504), 패터닝되지 않은 포토레지스트 (506), 및 노출된 구리 시드 영역 (508) 을 포함한다.
제 1 실시 예에서, 현재 기술된 시스템은 RDL 애플리케이션을 위해 Cu의 박형-시드 도금을 다음과 같이 목표로 한다: (1) 구체적으로 RDL이 아닌 모든 박형-시드 (1000 
미만) 쓰루-레지스트 Cu 도금 애플리케이션, 그리고 (2) 대형 패턴 배제를 갖는 공칭 시드 두께 (1000 
내지 3000 
) (대형 패턴 배제는 웨이퍼의 에지에서 포토레지스트가 도포되었지만 패터닝되지는 않은 0.5 ㎜보다 큰 폭의 구역으로서 본 명세서에 규정된다. 패터닝되지 않은 포토레지스트는 도금되지 않을 것이고, 따라서 비-패턴의 대형 구역들에 인접한 패턴의 구역들은 갑작스러운 두께 스파이크로 도금되는 경향이 있고 따라서 에지-업틱 (edge-uptick) 이 형성된다).
제 2 실시 예에서, 본 출원은 희생적 도금을 프로세싱하고 임의의 금속 (Ni, SnAg, Sn, Co) 을 제거한다. EBR 프로세스는 (제 1 실시 예에서 Cu 에칭을 위해 사용되는) 피라냐 에칭으로부터 에칭될 금속에 맞춰진 질소 에칭 또는 다른 화학적 에칭으로 수정된다.
도 6은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (600) 를 예시한다. 웨이퍼 (600) 는 패턴 에지 배제 (602), 패터닝된 포토레지스트 영역 (604), 패터닝되지 않은 포토레지스트 영역 (606), 및 노출된 구리 시드 영역 (608) 을 포함한다. 웨이퍼 (600) 는 (도 5에 예시된 바와 같은) PR 에지 배제 구역을 포함하지 않는다.
도 7은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (700) 를 예시한다. 웨이퍼 (700) 는 시일 (702), 패터닝된 포토레지스트 영역 (704), 패터닝되지 않은 포토레지스트 영역 (706), 및 희생 층 영역 (708) 을 포함한다.
이 예시적인 실시 예에서, 시일 (702) 은 립 시일 (216) 의 콘택트와 함께 형성된다. 시일 (702) 은 희생 층 영역 (708) 이 PR 에지 배제 존 (예를 들어, PR 에지 배제 (502)) 의 전체 주위 (periphery) 둘레에 도금되는 실질적으로 동심원 시일을 형성한다.
도 8은 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (800) 를 예시한다. 웨이퍼 (800) 는 시일 (802), 패터닝된 포토레지스트 층 (804), 패터닝되지 않은 포토레지스트 영역 (806), 및 희생 층 영역 (808) 을 포함한다.
이 예시적인 실시 예에서, 시일 (802) 은 립 시일 (216) 의 콘택트와 함께 형성된다. 시일 (802) 은 희생 층 영역 (808) 이 PR 에지 배제 존 (예를 들어, PR 에지 배제 (502)) 의 전체 주위 둘레에 도금되는 실질적으로 동심원 시일을 형성한다.
게다가, 시일 (802) 은 바람직한 방위각 구역 (azimuthal region) 들에서 희생적 도금 영역을 증가시키도록 설계된다. 예를 들어, 방위각 구역들은 보다 큰 패터닝된 에지 배제 존: "미싱 다이 (missing die)" 구역들을 포함한다.
도 9는 일 실시 예에 따른 전기 도금 컵 어셈블리 (200) 와 함께 사용하기 위한 웨이퍼 (900) 를 예시한다. 웨이퍼 (900) 는 시일 (902), 희생 층 영역 (908), 패터닝된 포토레지스트 영역 (904), 및 패터닝되지 않은 포토레지스트 영역 (906) 을 포함한다.
이 예시적인 실시 예에서, 시일 (902) 은 립 시일 (216) 의 콘택트와 함께 형성된다. 시일 (902) 은 희생 층 영역 (908) 이 PR 에지 배제 존 (예를 들어, PR 에지 배제 (502)) 의 전체 주위 둘레에 도금되는 실질적으로 동심원 시일을 형성한다.
게다가, 시일 (902) 은 바람직한 방위각 구역들에서 희생적 도금 영역을 증가시키도록 설계된다. 예를 들어, 시일 (902) 은 "미싱 다이" 구역에 인접한 구역 바로 외부에 희생적 구리만 도금되는 곳에 놓인다.
상기 기술 (description) 은 개시된 청구 대상을 구현하는 예시적인 예들, 디바이스들, 시스템들 및 방법들을 포함한다. 기술에서, 설명의 목적들을 위해, 개시된 청구 대상의 다양한 실시 예들의 이해를 제공하기 위해 다수의 특정한 상세들이 제시된다. 그러나, 청구 대상의 다양한 실시 예들이 이들 특정한 상세들없이 실시될 수도 있다는 것이 당업자에게 자명할 것이다. 또한, 공지의 구조들, 재료들, 및 기법들은 다양한 예시된 실시 예들을 모호하게 하지 않도록 상세히 도시되지 않는다.
본 명세서에 사용되는 바와 같이, 용어 "또는 (or)"은 포괄적이거나 배타적인 의미로 해석될 수도 있다. 또한, 다른 실시 예들이 제공된 개시를 읽고 이해하면 당업자에 의해 이해될 것이다. 또한, 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에 제공된 기법들 및 예들의 다양한 결합들이 모두 다양한 결합들로 적용될 수도 있다는 것을 용이하게 이해할 것이다.
다양한 실시 예들이 별개로 논의되지만, 이들 별개의 실시 예들은 독립적인 기법들 또는 설계들로 간주되도록 의도되지 않는다. 상기 나타낸 바와 같이, 다양한 부분들 각각은 상호 관련될 수도 있고 각각은 본 명세서에서 논의된 다른 미립자 센서 (particulate matter sensor) 캘리브레이션 시스템 실시 예들과 별개로 또는 결합하여 사용될 수도 있다.
결과적으로, 본 명세서에 제공된 개시를 읽고 이해하면 당업자에게 자명한 바와 같은, 많은 수정들 및 변동들이 이루어질 수 있다. 본 명세서에 열거된 것들에 더하여, 본 개시의 범위 내에서 기능적으로 등가인 방법들 및 디바이스들이 전술한 기술들로부터 당업자에게 자명할 것이다. 일부 실시 예들의 부분들 및 특징들은 다른 실시 예들의 부분들 및 특징들에 포함되거나 대체될 수도 있다. 이러한 수정들 및 변동들은 첨부된 청구항들의 범위 내에 있는 것으로 의도된다. 그러므로, 본 개시는 첨부된 청구항들의 용어들에 의해서만, 이러한 청구항들에 의해 자격이 부여된 (entitled) 등가물의 전체 범위와 함께 제한된다. 본 명세서에 사용된 용어는 단지 특정한 실시 예들을 기술하기 위한 목적이고 제한하는 것으로 의도되지 않는다는 것이 또한 이해되어야 한다.
개시의 요약서 (Abstract) 는 독자로 하여금 기술적 개시의 본질을 신속하게 확인할 수 있도록 제공된다. 요약서는 청구항을 해석하거나 제한하기 위해 사용되지 않을 것이라는 이해와 함께 제출된다. 이에 더하여, 전술한 상세한 설명에서, 다양한 특징들이 본 개시를 간소화할 목적으로 단일 실시 예로 함께 그룹화될 수도 있다는 것을 알 수도 있다. 이 개시의 방법은 청구항들을 제한하는 것으로 해석되지 않는다. 따라서, 이하의 청구항들은 본 명세서에 상세한 설명에 통합되고, 청구항 각각은 별개의 실시 예로서 그 자체로 존재한다.
예들
예 1은 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 갖는 컵 하단부; 컵 하단부에 커플링된 립 시일로서, 립 시일은 웨이퍼의 시드 층 및 웨이퍼의 희생 층과 콘택트하도록 구성된 피크까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 립 시일; 및 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하는, 전기 도금 컵 어셈블리를 포함하고, 전기적 콘택트 구조체는 웨이퍼의 주변부에서 시드 층과 커플링되도록 구성된다.
예 2는 예 1을 포함하고, 여기서 피크는 웨이퍼의 환형 구역을 따라 배치되는 희생 층의 벽에 커플링된다.
예 3은 예 1을 포함하고, 여기서 시드 층 및 희생 층은 구리 시드 층을 포함한다.
예 4는 예 3을 포함하고, 여기서 희생 층의 구리 시드 층은 1000 
미만의 두께를 갖는다.
예 5는 예 3을 포함하고, 여기서 희생 층의 구리 시드 층은 적어도 0.5 ㎜의 패턴 배제와 함께 1000 
내지 3000 
의 두께를 갖는다.
예 6은 예 1을 포함하고, 여기서 컵 하단부는 윤곽을 포함하고 시일은 윤곽과 매칭하도록 구성된 하단 표면을 갖는 마운팅 구조체를 포함한다.
예 7은 예 1을 포함하고, 여기서 컵 하단부는 내측 에지를 포함하고, 컵 하단부의 내측 컵 에지 및 시일의 내측 에지는 축 방향으로 정렬된다.
예 8은 웨이퍼의 표면을 전기 도금 용액에 노출시키는 전기 도금 컵 어셈블리 상에 웨이퍼를 배치하는 단계로서, 표면은 웨이퍼의 주변부에서 희생 층을 포함하는, 웨이퍼를 배치하는 단계; 웨이퍼의 노출된 표면을 전기 도금하는 단계; 및 웨이퍼의 노출된 표면을 전기 도금한 후 웨이퍼의 도금된 희생 층을 제거하는 단계를 포함하는, 방법이다.
예 9는 예 8을 포함하고, 또한 희생 층은 시드 층의 환형 링을 포함한다.
예 10은 예 8을 포함하고, 여기서 도금된 희생 층을 제거하는 단계는 에지-베벨 제거 툴을 도금된 희생 층에 적용하는 단계를 포함한다.
예 11은 예 8을 포함하고, 여기서 도금된 희생 층을 제거하는 단계는 웨이퍼로부터 도금된 희생 층을 에칭하는 단계를 포함한다.
예 12는 예 8을 포함하고, 여기서 전기 도금 컵 어셈블리는 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼의 표면의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 갖는 컵 하단부; 컵 하단부에 커플링된 립 시일로서, 립 시일은 웨이퍼의 시드 층 및 웨이퍼의 희생 층과 콘택트하도록 구성된 피크까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 립 시일; 및 립 시일과 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 전기적 콘택트 구조체는 웨이퍼의 주변부에서 시드 층과 커플링되도록 구성된다.
예 13은 예 12를 포함하고, 여기서 시드 층은 Cu, Ni, SnAg, Sn, 또는 Co 금속 중 하나를 포함한다.
예 14는 시드 층 및 희생 층을 갖는 웨이퍼로서, 희생 층은 시드 층 상의 웨이퍼의 주변부를 따라 배치되는, 웨이퍼; 및 웨이퍼를 지지하도록 구성된 전기 도금 컵 어셈블리를 포함하는 시스템이며, 전기 도금 컵 어셈블리는, 전기 도금 용액에 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼의 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정하는 컵 하단부; 컵 하단부에 커플링된 립 시일로서, 립 시일은 웨이퍼의 시드 층 및 웨이퍼의 희생 층과 콘택트하도록 구성된 피크까지 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 립 시일; 및 립 시일과 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 전기적 콘택트 구조체는 웨이퍼의 주변부에서 시드 층과 커플링되도록 구성된다.
예 15는 예 14를 포함하고, 여기서 피크는 웨이퍼의 환형 구역을 따라 배치되는 희생 층의 벽에 커플링된다.
예 16은 예 14을 포함하고, 여기서 시드 층 및 희생 층은 구리 시드 층을 포함한다.
예 17은 예 16을 포함하고, 여기서 희생 층의 구리 시드 층은 1000 
미만의 두께를 갖는다.
예 18은 예 16을 포함하고, 여기서 희생 층의 구리 시드 층은 적어도 0.5 ㎜의 패턴 배제와 함께 1000 
내지 3000 
의 두께를 갖는다.
예 19는 예 14를 포함하고, 여기서 컵 하단부는 윤곽을 포함하고, 시일은 윤곽과 매칭하도록 구성된 하단 표면을 갖는 마운팅 구조체를 포함한다.
예 20은 예 14를 포함하고, 여기서 컵 하단부는 내측 에지를 포함하고, 컵 하단부의 내측 에지 및 시일의 내측 에지는 실질적으로 축 방향으로 정렬된다.
Claims (20)
- 전기 도금 컵 어셈블리 내에 포지셔닝된 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 갖는 컵 하단부;
상기 컵 하단부에 커플링된 립 시일 (lip seal) 로서, 상기 립 시일은 상기 웨이퍼의 시드 층 (seed layer) 및 상기 웨이퍼의 희생 층 (sacrificial layer) 과 콘택트하도록 구성된 피크 (peak) 까지 상기 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 상기 립 시일; 및
상기 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 상기 전기적 콘택트 구조체는 상기 웨이퍼의 주변부 (perimeter) 에서 상기 시드 층과 커플링되도록 구성되는, 전기 도금 컵 어셈블리. - 제 1 항에 있어서,
상기 피크는 상기 웨이퍼의 환형 구역 (annular region) 을 따라 배치되는 상기 희생 층의 벽에 커플링되는, 전기 도금 컵 어셈블리. - 제 1 항에 있어서,
상기 시드 층 및 상기 희생 층은 구리 시드 층을 포함하는, 전기 도금 컵 어셈블리. - 제 3 항에 있어서,
상기 희생 층의 상기 구리 시드 층은 1000미만의 두께를 갖는, 전기 도금 컵 어셈블리.
- 제 3 항에 있어서,
상기 희생 층의 상기 구리 시드 층은 적어도 0.5 ㎜의 패턴 배제 (pattern exclusion) 와 함께 1000내지 3000
의 두께를 갖는, 전기 도금 컵 어셈블리.
- 제 1 항에 있어서,
상기 컵 하단부는 윤곽 (contour) 을 포함하고, 상기 시일은 상기 윤곽과 매칭하도록 구성된 하단 표면을 갖는 마운팅 구조체를 포함하는, 전기 도금 컵 어셈블리. - 제 1 항에 있어서,
상기 컵 하단부는 내측 컵 에지를 포함하고, 상기 컵 하단부의 상기 내측 에지 및 상기 시일의 상기 내측 에지는 축 방향으로 정렬되는, 전기 도금 컵 어셈블리. - 웨이퍼의 표면을 전기 도금 용액에 노출시키는 전기 도금 컵 어셈블리 상에 웨이퍼를 배치하는 단계로서, 상기 표면은 상기 웨이퍼의 주변부에 희생 층을 포함하는, 상기 웨이퍼를 배치하는 단계;
상기 웨이퍼의 상기 노출된 표면을 전기 도금하는 단계; 및
상기 웨이퍼의 상기 노출된 표면을 전기 도금한 후 상기 웨이퍼의 상기 도금된 희생 층을 제거하는 단계를 포함하는, 방법. - 제 8 항에 있어서,
상기 희생 층은 시드 층의 환형 링을 포함하는, 방법. - 제 8 항에 있어서,
상기 도금된 희생 층을 제거하는 단계는,
에지-베벨 (edge-bevel) 제거 툴을 상기 도금된 희생 층에 적용하는 단계를 포함하는, 방법. - 제 8 항에 있어서,
상기 도금된 희생 층을 제거하는 단계는,
상기 웨이퍼로부터 상기 도금된 희생 층을 에칭하는 단계를 포함하는, 방법. - 제 8 항에 있어서,
상기 전기 도금 컵 어셈블리는,
상기 전기 도금 컵 어셈블리 내에 포지셔닝된 상기 웨이퍼의 상기 표면의 상기 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 갖는 컵 하단부;
상기 컵 하단부에 커플링된 립 시일로서, 상기 웨이퍼의 시드 층 및 상기 웨이퍼의 상기 희생 층과 콘택트하도록 구성된 피크까지 상기 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 상기 립 시일; 및
상기 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하고, 상기 전기적 콘택트 구조체는 상기 웨이퍼의 상기 주변부에서 상기 시드 층과 커플링되도록 구성되는, 방법. - 제 12 항에 있어서,
상기 시드 층은 Cu, Ni, SnAg, Sn, 또는 Co 금속 중 하나를 포함하는, 방법. - 시드 층 및 희생 층을 갖는 웨이퍼로서, 상기 희생 층은 상기 시드 층 상의 상기 웨이퍼의 주변부를 따라 배치되는, 상기 웨이퍼; 및
상기 웨이퍼를 지지하도록 구성된 전기 도금 컵 어셈블리로서,
상기 전기 도금 컵 어셈블리 내에 포지셔닝된 상기 웨이퍼의 전기 도금 용액에 대한 노출을 허용하도록 구성된 개구부를 적어도 부분적으로 규정하는 컵 하단부;
상기 컵 하단부에 커플링된 립 시일로서, 상기 웨이퍼의 상기 시드 층 및 상기 웨이퍼의 상기 희생 층과 콘택트하도록 구성된 피크까지 상기 립 시일의 내측 에지를 따라 상향으로 연장하는 시일링 구조체를 포함하는, 상기 립 시일; 및
상기 립 시일과 함께 시일을 형성하는 전기적 콘택트 구조체를 포함하는, 상기 전기 도금 컵 어셈블리를 포함하고, 상기 전기적 콘택트 구조체는 상기 웨이퍼의 상기 주변부에서 상기 시드 층과 커플링되도록 구성되는, 시스템. - 제 14 항에 있어서,
상기 피크는 상기 웨이퍼의 환형 구역을 따라 배치되는 상기 희생 층의 벽에 커플링되는, 시스템. - 제 14 항에 있어서,
상기 시드 층 및 상기 희생 층은 구리 시드 층을 포함하는, 시스템. - 제 16 항에 있어서,
상기 희생 층의 상기 구리 시드 층은 1000미만의 두께를 갖는, 시스템.
- 제 16 항에 있어서,
상기 희생 층의 상기 구리 시드 층은 적어도 0.5 ㎜의 패턴 배제와 함께 1000내지 3000
의 두께를 갖는, 시스템.
- 제 14 항에 있어서,
상기 컵 하단부는 윤곽을 포함하고, 상기 시일은 상기 윤곽과 매칭하도록 구성된 하단 표면을 갖는 마운팅 구조체를 포함하는, 시스템. - 제 14 항에 있어서,
상기 컵 하단부는 내측 에지를 포함하고, 상기 컵 하단부의 상기 내측 에지 및 상기 시일의 상기 내측 에지는 실질적으로 축 방향으로 정렬되는, 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962941519P | 2019-11-27 | 2019-11-27 | |
| US62/941,519 | 2019-11-27 | ||
| PCT/US2020/062111 WO2021108466A1 (en) | 2019-11-27 | 2020-11-24 | Edge removal for through-resist plating |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220107012A true KR20220107012A (ko) | 2022-08-01 |
Family
ID=76128920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227021679A KR20220107012A (ko) | 2019-11-27 | 2020-11-24 | 쓰루-레지스트 (through-resist) 도금을 위한 에지 제거 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230012414A1 (ko) |
| JP (1) | JP2023504033A (ko) |
| KR (1) | KR20220107012A (ko) |
| CN (1) | CN114729466A (ko) |
| TW (1) | TW202134484A (ko) |
| WO (1) | WO2021108466A1 (ko) |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610190B2 (en) * | 2000-11-03 | 2003-08-26 | Nutool, Inc. | Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate |
| US6579430B2 (en) * | 2001-11-02 | 2003-06-17 | Innovative Technology Licensing, Llc | Semiconductor wafer plating cathode assembly |
| US7029567B2 (en) * | 2001-12-21 | 2006-04-18 | Asm Nutool, Inc. | Electrochemical edge and bevel cleaning process and system |
| JP2004068151A (ja) * | 2002-07-25 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 基板のメッキ方法及びメッキ装置 |
| US20040055893A1 (en) * | 2002-09-23 | 2004-03-25 | Applied Materials, Inc. | Wafer backside electrical contact for electrochemical deposition and electrochemical mechanical polishing |
| TWI279895B (en) * | 2002-11-12 | 2007-04-21 | Megica Corp | Process for fabricating a wafer level chip scale package |
| US6823585B2 (en) * | 2003-03-28 | 2004-11-30 | International Business Machines Corporation | Method of selective plating on a substrate |
| KR100792338B1 (ko) * | 2003-12-11 | 2008-01-07 | 동부일렉트로닉스 주식회사 | 전기화학적 도금 셀 |
| WO2006113492A2 (en) * | 2005-04-14 | 2006-10-26 | President And Fellows Of Harvard College | Adjustable solubility in sacrificial layers for microfabrication |
| US7985325B2 (en) * | 2007-10-30 | 2011-07-26 | Novellus Systems, Inc. | Closed contact electroplating cup assembly |
| US10066311B2 (en) * | 2011-08-15 | 2018-09-04 | Lam Research Corporation | Multi-contact lipseals and associated electroplating methods |
| CN102412196A (zh) * | 2011-09-15 | 2012-04-11 | 上海华力微电子有限公司 | 金属铜大马士革互联结构的制造方法 |
| CN103350983B (zh) * | 2013-07-01 | 2015-07-15 | 广东合微集成电路技术有限公司 | 一种集成晶圆级真空封装的mems器件及其制造方法 |
| US9881788B2 (en) * | 2014-05-22 | 2018-01-30 | Lam Research Corporation | Back side deposition apparatus and applications |
| US9368340B2 (en) * | 2014-06-02 | 2016-06-14 | Lam Research Corporation | Metallization of the wafer edge for optimized electroplating performance on resistive substrates |
| JP6745103B2 (ja) * | 2014-11-26 | 2020-08-26 | ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 半導体電気メッキ装置用のリップシールおよび接触要素 |
| US9758897B2 (en) * | 2015-01-27 | 2017-09-12 | Applied Materials, Inc. | Electroplating apparatus with notch adapted contact ring seal and thief electrode |
| US9758896B2 (en) * | 2015-02-12 | 2017-09-12 | Applied Materials, Inc. | Forming cobalt interconnections on a substrate |
| US10053793B2 (en) * | 2015-07-09 | 2018-08-21 | Lam Research Corporation | Integrated elastomeric lipseal and cup bottom for reducing wafer sticking |
| US20180251907A1 (en) * | 2017-03-01 | 2018-09-06 | Lam Research Corporation | Wide lipseal for electroplating |
-
2020
- 2020-11-24 CN CN202080082283.2A patent/CN114729466A/zh active Pending
- 2020-11-24 KR KR1020227021679A patent/KR20220107012A/ko unknown
- 2020-11-24 US US17/779,828 patent/US20230012414A1/en active Pending
- 2020-11-24 WO PCT/US2020/062111 patent/WO2021108466A1/en active Application Filing
- 2020-11-24 JP JP2022530867A patent/JP2023504033A/ja active Pending
- 2020-11-26 TW TW109141550A patent/TW202134484A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN114729466A (zh) | 2022-07-08 |
| WO2021108466A1 (en) | 2021-06-03 |
| US20230012414A1 (en) | 2023-01-12 |
| JP2023504033A (ja) | 2023-02-01 |
| TW202134484A (zh) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7985325B2 (en) | Closed contact electroplating cup assembly | |
| US6402923B1 (en) | Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element | |
| JP5367930B2 (ja) | 種層の生産性を向上させると共に半導体ウェーハの銅被覆処理用の３ｍｍの縁部排除を達成するためのハードウェア設計、システム構成及び処理手順 | |
| US7915170B2 (en) | Reducing contamination of semiconductor substrates during beol processing by providing a protection layer at the substrate edge | |
| US20140231245A1 (en) | Adjustable current shield for electroplating processes | |
| CN101740490B (zh) | 半导体装置制造方法和半导体装置 | |
| CN107208299B (zh) | 具有适用于凹槽的接触环密封件及窃流电极的电镀设备 | |
| US8012875B2 (en) | Method and apparatus for workpiece surface modification for selective material deposition | |
| CN108701643B (zh) | 具有径向偏移接触指的电镀接触环 | |
| US20060182879A1 (en) | Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces | |
| KR100351696B1 (ko) | 반도체 장치 제조 방법 및 제조 장치 | |
| US20100252440A1 (en) | Electroplating on ultra-thin seed layers | |
| US20040171277A1 (en) | Method of forming a conductive metal line over a semiconductor wafer | |
| KR20220107012A (ko) | 쓰루-레지스트 (through-resist) 도금을 위한 에지 제거 | |
| US20020106905A1 (en) | Method for removing copper from a wafer edge | |
| US6638840B1 (en) | Electrode for electroplating planar structures | |
| US6589816B2 (en) | Method of forming metal connection elements in integrated circuits | |
| EP3327762B1 (en) | Interconnect structure and manufacturing method thereof | |
| US20030168345A1 (en) | In-situ monitor seed for copper plating | |
| US6693365B2 (en) | Local electrochemical deplating of alignment mark regions of semiconductor wafers | |
| US11710690B2 (en) | Package structure and manufacturing method thereof | |
| US20220396894A1 (en) | Wafer shielding for prevention of lipseal plate-out | |
| KR20240058804A (ko) | 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법 |