KR20220104860A - 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법 - Google Patents

입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법 Download PDF

Info

Publication number
KR20220104860A
KR20220104860A KR1020210007144A KR20210007144A KR20220104860A KR 20220104860 A KR20220104860 A KR 20220104860A KR 1020210007144 A KR1020210007144 A KR 1020210007144A KR 20210007144 A KR20210007144 A KR 20210007144A KR 20220104860 A KR20220104860 A KR 20220104860A
Authority
KR
South Korea
Prior art keywords
graphene
region
thin film
transition metal
metal thin
Prior art date
Application number
KR1020210007144A
Other languages
English (en)
Other versions
KR102486211B1 (ko
Inventor
김재관
산디파 위마라난다
이지면
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020210007144A priority Critical patent/KR102486211B1/ko
Publication of KR20220104860A publication Critical patent/KR20220104860A/ko
Application granted granted Critical
Publication of KR102486211B1 publication Critical patent/KR102486211B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • B01J19/087—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electric or magnetic energy
    • B01J19/088—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing electric or magnetic energy giving rise to electric discharges
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법에 관한 것으로서, 본 발명에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법은, 전이금속 박막을 준비하고, 상기 전이금속 박막에 표면에 대하여 포토(photo) 공정을 수행하여, 포토 레지스트로 커버링된 보호영역과 포토 레지스트로부터 오픈된 개방영역으로 구분되는 마스크 패턴을 형성하는 제1단계와; 상기 전이금속 박막에 대하여 식각공정을 수행하여, 상기 개방영역은 식각되고 상기 보호영역은 식각되지 않은 형태의 입체 패턴을 형성하는 제2단계와; 상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입하여, 상기 전이금속 박막의 입체패턴 상에 그래핀을 합성하는 제3단계와; 상기 보호영역과 상기 개방영역 각각에 대응되는 영역들에서 전사된 그래핀의 주름의 정도가 서로 다르도록, 합성된 그래핀을 유연(stretchable 또는 flexible)기판 상에 전사하는 제4단계를 구비한다.

Description

입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법{Method for manufacturing of graphene wrinkles using three-dimensional structure patterning process}
본 발명은 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법에 관한 것으로서, 보다 상세하게는 가혹한 변형상태에서도 전기적 특성이 유지될 수 있는 안정적 구동이 가능한 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법에 관한 것이다.
그래핀은 탄소원자들이 2차원 상에서 SP2 결합에 의한 벌집모양의 배열을 이루면서 원자 한 층의 두께를 가지는 반금속성(semi-metallic) 물질로, 구조적, 화학적으로도 매우 안정할 뿐만 아니라, 뛰어난 열전도도와 전도체로서의 특징을 갖고 있다.
기존 반도체의 경우 표면의 비결합 원자들과 결정구조의 결함은 저항을 발생시키고 이는 나노소자 크기와 효율의 한계로 이어진다. 이에 비해 그래핀은 원자 하나의 두께를 가지면서도 상대적으로 표면결함이 적고 양자역학적 구조 특성으로 인해 매우 우수한 전도성을 보인다. 뿐만 아니라 상대적으로 가벼운 원소인 탄소만으로 이루어져 1차원 혹은 2차원 나노패턴을 가공하기가 매우 용이하다.
이러한 전기적, 구조적, 화학적 특성을 가지는 그래핀은 향후 실리콘 기반 반도체 기술 및 Indium-Tin-Oxide(ITO) 기반의 투명전극을 대체할 수 있을 것으로 예측되고 있으며, 특히 우수한 기계적 물성으로 플렉서블, 스트레처블(stretchable) 전자소자 분야에 응용이 가능하여 최근 큰 주목을 받고 있다.
그러나 그래핀의 뛰어난 특성에도 불구하고 그동안 대량합성법이 개발되지 못했기 때문에 실제 적용가능한 기술에 대한 연구는 매우 제한적으로 진행되어 왔으며, 이를 개선하고자 대량 합성 그래핀 공정이 개발되어 상용화에 대한 기대가 있었다. 하지만, 그래핀 합성에 사용되는 촉매층(전이금속)과 그래핀과의 열팽창 계수의 불일치로 인하여, 냉각 중에 수축하는 전이금속과 그래핀 사이에 스트레스가 발생하게 되고, 그 영향으로 전이금속 표면이 물결 모양으로 변하고 그래핀에 나노사이즈의 제어되지 않는 주름이 형성되는 문제점이 발생된다.
이러한 나노 주름은 전이금속 기판의 그레인 바운더리(grain boundary)와 그레인-그레인 인터페이스(grain-grain interface), 그레인 바운더리(grain boundary) 내부의 본질적인(intrinsic) 특성으로 인한 주름 등으로 불규칙(random)하게 형성된다. 또한, 그래핀의 전사공정에서도 원자 단일층의 극도로 얇은 박막 특성으로 인하여 전사기판과의 격자 미스매치(mismatch)와 변형(strain) 부정합(mismatch)과 표면거칠기(요철) 등에 따라서 전사 후 그래핀의 주름은 더욱 불규칙하게 분포되어지고 심화되어지며, 심지어 그래핀 박막이 찢어지는 문제점도 발생된다.
이는 이론적으로 매우 우수한 전도특성을 가지고 있는 그래핀의 우수성에도 불구하고 실제 사용상에서의 전도도 등을 급저하시키는 악영향을 미치는 문제점이 발생시킨다. 더욱이 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자에 있어서, 그래핀을 활용하고자 할 때 상기의 그래핀 주름으로 인한 전도도 저하 문제는 더욱 크게 작용하게 된다.
따라서 그래핀의 성장 및 전사과정에서 그래핀의 주름을 고도로 제어하여 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자에 적용시에 전도도 저하 문제가 발생되지 않도록 하여 전도도 특성을 개선하고자 하는 연구가 필요한 실정에 있다.
대한민국 등록특허 제10-1884060호(2018.07.25.)
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로서, 상기한 종래의 문제점을 극복할 수 있는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 그래핀 주름을 고도로 제어하여 선택적 영역에는 주름을 형성시키고, 선택적 영역 이외의 부분은 평평하도록 그래핀을 합성할 수 있는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 그래핀의 성장 및 전사과정에서 그래핀의 주름을 고도로 제어하여 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자에 적용시에 전도도 저하 문제가 발생되지 않도록 하여 전도도 특성을 개선한 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자 등 물리적 변형이 가혹한 전자소자에 적용시, 물리적 변형 상태에서도 전기적 특성을 유지하여 전기적 내구성 및 신뢰성을 유지할 수 있는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 제공하는 데 있다.
본 발명의 목적은 상술한 것에 한정되지 않으며, 언급되지 아니한 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법은, 전이금속 박막을 준비하고, 상기 전이금속 박막 표면에 대하여 포토(photo) 공정을 수행하여, 포토 레지스트로 커버링된 보호영역과 포토 레지스트로부터 오픈된 개방영역으로 구분되는 마스크 패턴을 형성하는 제1단계와; 상기 전이금속 박막에 대하여 식각공정을 수행하여, 상기 개방영역은 식각되고 상기 보호영역은 식각되지 않은 형태의 입체 패턴을 형성하는 제2단계와; 상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입하여, 상기 전이금속 박막의 입체패턴 상에 그래핀을 합성하는 제3단계와; 상기 보호영역과 상기 개방영역 각각에 대응되는 영역들에서 전사된 그래핀의 주름의 정도가 서로 다르도록, 합성된 그래핀을 유연(stretchable 또는 flexible)기판 상에 전사하는 제4단계를 구비한다.
상기 제2단계에서 상기 입체패턴 형성시에 상기 입체패턴의 굴곡제어를 통해, 상기 제4단계의 상기 유연기판 상의 상기 개방영역과 상기 보호영역 각각에 대응되는 영역에 전사된 그래핀의 주름의 정도를 제어할 수 있다.
상기 제2단계의 상기 입체 패턴은 식각되지 않은 상기 보호영역, 일정깊이로 식각된 상기 개방영역, 및 상기 보호영역과 상기 개방영역의 경계를 구성하며 상기 보호영역의 측벽으로 기능하는 경사영역을 포함할 수 있다.
상기 입체 패턴의 굴곡 제어는, 상기 개방영역과 상기 보호영역의 단차 제어(식각깊이 제어), 상기 개방영역과 상기 보호영역 및 상기 경사영역의 면적제어, 및 상기 경사영역의 기울기 제어 중 적어도 어느 하나를 포함할 수 있다.
상기 유연기판에서 상기 개방영역에 대응되어 그래핀 주름이 형성된 부분은, 사용시에 가혹한 물리적 변형상태가 지속적으로 발생되는 부분일 수 있다.
상기 입체패턴은 사용용도에 따라 일자형, 방사형, 원형 및 사각형 중 적어도 하나의 형상을 포함할 수 있다.
상기 전이금속은 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 철(Fe), 백금(Pt), 금(Au), 알루미늄(Al), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 로지움(Rh), 실리콘(Si), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr) 중 어느 하나가 사용될 수 있다.
상기 전이금속 박막은 구리박막, 압연 구리박막, 구리 호일 및 전해 구리박막 중 어느 하나의 구리박막일 수 있다.
상기 제2단계와 상기 제3단계 사이에 상기 입체 패턴이 형성된 상기 전이금속 박막에 대하여 표면처리를 수행하는 표면처리 단계를 더 구비할 수 있다.
상기 제2단계와 상기 표면처리 단계 사이에, 상기 전이금속 박막 상의 마스크 패턴 및 불순물을 제거하는 단계와; 상기 전이금속 박막의 산화층을 제거하는 단계를 더 포함할 수 있다.
상기 표면처리단계는, 대기압 플라즈마 발생 장치, 유도결합 플라즈마(ICP), 반응성 이온 식각(RIE)장치, 화학적 이온 빔 식각(CAIBE)장치, 반응성 이온 빔 식각(RIBE)장치, 및 전자공명 플라즈마(ECR)장치 중에서 선택된 어느 하나의 장치를 이용하여 발생된 플라즈마를 이용하여 수행될 수 있다.
상기 표면처리단계는 아르곤이나 헬륨을 포함하는 불활성 단일가스 또는 이들이 혼합된 혼합가스를 이용하여 수행될 수 있다.
상기 제4단계에서 상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입한 이후, 그래핀을 합성하기 전에, 수소분위기에서 열처리를 수행하여 상기 전이금속 박막의 표면 거칠기를 평탄화하는 열처리 단계를 더 수행될 수 있다.
상기 열처리단계는, 100~200mTorr 압력에서 수소(H2)를 45sccm으로 주입하고 1000℃에서 30분 동안 수행되거나, 상기 챔버 내부 온도 600℃ 이상에서 수소를 주입하고 1000℃까지 승온시키고 30분을 유지되도록 하는 방식으로 수행될 수 있다.
상기 화학기상증착(CVD) 챔버는 열화학기상증착(Thermal Chemical Vapor Deposition: T-CVD) 챔버일 수 있다.
상기 화학기상증착(CVD) 공정은 900~1000℃ 온도 범위에서 수행될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법은, 전이금속 박막에 대하여 굴곡을 가지는 입체패턴을 형성하고, 상기 입체패턴 상에 그래핀을 합성하여 유연기판 상에 전사하되, 상기 입체패턴의 굴곡제어를 통해, 유연기판에서 가혹한 변형상태가 지속적으로 발생되는 부분에 전사되는 그래핀의 주름의 정도를 제어한다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 구체화에 따라, 본 발명에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법은, 전이금속 박막에 대하여 굴곡을 가지는 입체패턴을 형성하고, 상기 입체패턴 상에 그래핀을 합성하여 유연기판 상에 전사하되, 상기 입체패턴의 굴곡제어를 통해, 합성되는 그래핀과 상기 그래핀이 전사되는 상기 유연기판과의 면적 불일치를 증가 또는 감소시킴으로써, 유연기판에 전사되는 그래핀의 주름의 진폭을 제어한다.
본 발명에 따르면, 그래핀 주름을 고도로 제어하여 선택적 영역에는 주름을 형성시키고, 선택적 영역 이외의 부분은 평평하도록 그래핀을 합성할 수 있다는 장점이 있다.
또한, 그래핀의 성장 및 전사과정에서 그래핀의 주름을 고도로 제어하여 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자에 적용시에 전도도 저하 문제가 발생되지 않도록 하여 전도도 특성의 개선이 가능한 장점이 있으며, 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자 등 물리적 변형이 가혹한 전자소자에 적용시, 물리적 변형 상태에서도 전기적 특성을 유지하여 전기적 내구성 및 신뢰성을 유지할 수 있다는 장점이 있다.
본 발명의 효과는 상술한 것에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 나타낸 공정순서도이다.
도 2는 전이금속박막 표면에 대한 각 공정단계별 FE-SEM 이미지들이다.
도 3은 입체패턴을 위한 마스크 패턴 개략도 및 그래핀 전사후의 FE-SEM 이미지를 나타낸 것이다.
도 4는 전이금속박막에 합성된 그래핀 및 유연기판에 전사된 그래핀 형상을 나타낸 것이다.
도 5는 패터닝 영역에 따른 Raman spectroscopy 측정 결과를 나타낸 것으로,
도 6은 입체패턴의 개념도를 통해 각 영역별 그래핀의 주름변화를 나타낸 것이다.
도 7은 입체패턴의 기울기 및 전사된 그래핀 주름을 나타낸 AFM 이미지이다.
도 8은 그래핀 주름 특성을 분석하기 위한 개념도 및 AFM 이미지를 나타낸 것이다.
도 9는 상기 입체패턴의 굴곡 깊이 변화에 따른 그래핀 주름 제어과정을 나타낸 모식도이다.
도 10은 종래의 그래핀 전사방법과 본 발명에 따른 그래핀 전사방법으로 전사된 그래핀에 대하여 전사후 정상조건(normal condition)과 스트레처블 조건(asble condition) 일 때의 전기적 특성 변화를 실제 적용하여 분석한 사진 및 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들은 본 명세서 전반에 걸친 내용을 토대로 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
본 발명을 명확하게 설명하기 위하여 본 발명의 기술적 사상과 관계없는 부분의 설명은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적인 실시예에서만 설명하고, 그 외의 다른 실시예에서는 대표적인 실시예와 다른 구성에 대해서만 설명하기로 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 다른 부재를 사이에 두고 "간접적으로 연결"된 것도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하는 것을 의미할 수 있다.
본 발명은 그래핀 성장 및 전사과정에서 발생되는 그래핀의 주름을 인위적으로 제어하여, 스트레처블(stretchable) 및 웨어러블(wearable) 소자, 유연소자(flexible device) 등에 적용시, 가혹한 물리적 변형상태가 지속적으로 발생되는 부분의 전기적 내구성을 향상시켜, 전기적 구동 안정성이 유지되도록 하기 위한 것이다.
도 1은 본 발명의 일 실시예에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법을 나타낸 공정순서도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법은 다음의 단계들을 통해 수행된다.
우선, 그래핀 합성을 위해 촉매층으로 전이금속 박막을 준비하여 상기 전이금속 박막에 표면에 대하여 포토(photo) 공정을 수행하여, 포토 레지스트로 커버링된 보호영역과 포토 레지스트로부터 오픈된 개방영역으로 구분되는 마스크 패턴을 형성한다(S110).
상기 전이금속은 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 철(Fe), 백금(Pt), 금(Au), 알루미늄(Al), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 로지움(Rh), 실리콘(Si), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr) 중 어느 하나가 이용될 수 있다.
니켈(Ni)과 같이 탄소용해도가 높은 전이금속은 높은 탄소용해도로 인하여 다층 그래핀 성장에 유용하고 구리(Cu)와 같이 상대적으로 탄소용해가 낮은 전이금속은 탄소원자의 내부 확산보다 표면확산이 이루어져 고품질의 단층 그래핀 성장에 유용하다.
본 실시예에서는 전이금속으로 구리가 사용된 것으로 하여 설명한다. 또한, 상기 전이금속이 구리인 경우에, 상기 전이금속 박막은 일반적인 구리박막, 압연 구리박막, 구리 호일 및 전해 구리박막 중 어느 하나의 구리박막이 이용될 수 있다.
상기 포토공정은, 상기 전이금속 박막 표면에 포토레지스트를 도포하는 단계와, 포토 레지스트로 커버링된 보호영역과 포토 레지스트가 제거되어 오픈된 개방영역으로 패터닝하는 단계로 수행될 수 있다.
다음으로, 상기 전이금속 박막에 대하여 식각공정을 수행하여, 상기 개방영역은 식각되고 상기 보호영역은 식각되지 않은 형태의 입체 패턴을 형성한다(S120). 상기 식각공정은 통상의 기술자에게 잘 알려진 식각장비를 이용하여 수행될 수 있다.
상기 식각공정 이후에는 플라즈마 표면처리공정(S116)을 수행하기 전에, 필요에 따라 상기 전이금속 박막 상의 마스크 패턴(포토 레지스트) 및 불순물을 제거하는 단계(S114)와, 상기 전이금속 박막의 산화층을 제거하는 단계를 더 포함할 수 있다.
도 2는 상기 전이금속 박막 표면에 대한 공정별 FE-SEM 이미지를 나타낸 것으로, 도 2의 (a)는 식각공정 이후의 전이금속 박막 표면이고, 도 2의 (b)는 불순물 및 산화층 제거 이후의 전이금속 박막 표면이고, 도 2의 (c)는 플라즈마 표면처리 후 전이금속 박막 표면이고, 도 2의 (d)는 CVD 챔버 내부에서의 열처리 후 전이금속박막 표면을 나타낸 것이다.
도 2의 (a), (b)에 도시된 바와 같이, 전이금속 박막 표면의 경우, 식각공정이 수행된 이후에는 우측 반원 형상의 보호영역과 달리 좌측 개방영역의 경우 식각으로 표면이 매우 거칠어졌음을 알 수 있고, 도 2의 (c),(d)에 도시된 바와 같이, 후속공정에서 표면처리공정 및 열처리 공정을 수행함에 의해 전이금속 박막 표면이 개질되어 거칠기에 대한 평탄화가 이루어짐을 알 수 있다. 평탄화부분은 후속공정에서 자세히 설명한다.
상기 입체패턴에서 상기 개방영역과 상기 보호영역은 유연소자의 형상이나 특성에 대응하여 다양한 형상으로 구분되어 정해질 수 있다.
일반적으로, 스트레처블 및 폴더블 디스플레이 등의 유연소자의 경우 가혹한 변형상태가 지속으로 발생하는 부분은 전체 소자 또는 전체 디스플레이에서 국부적인 특정 부위에 한정된다. 따라서, 가혹한 변형상태가 지속으로 발생되는 부분을 상기 개방영역으로 정하여 본 발명에 따른 다양한 그래핀 주름 패터닝을 필요에 따라 다양한 형태로 도입하여 가혹한 변형상태에서도 크랙 및 찢어짐 등으로 인한 전기적 단락 및 저항의 급격한 상승 등을 예방하고, 나머지 부분을 상기 보호영역으로 하여 보호영역에서는 일반적인 그래핀의 전기적 특성을 유지하도록 하기 위한 것이다.
이에 따라 상기 개방영역과 보호영역을 구분하는 상기 입체패턴은 스트레처블 및 폴더블 디스플레이 등의 유연소자의 형상이나 특성에 따라 다양한 형상으로 구분 설정될 수 있다.
또한, 상기 입체패턴 형성시에 상기 입체패턴의 굴곡제어를 통해, 후속공정의 유연기판 상의 그래핀 전사시에, 상기 유연기판 상의 상기 개방영역과 상기 보호영역 각각에 대응되는 영역에 전사된 그래핀의 주름의 정도를 제어하는 것이 가능하다.
좀 더 구체적으로 설명하면, 상기 입체 패턴은 식각되지 않은 상기 보호영역, 일정깊이로 식각된 상기 개방영역 및 상기 보호영역과 상기 개방영역의 경계를 구성하며 상기 보호영역의 측벽으로 기능하는 경사영역을 포함할 수 있다. 이때 상기 입체 패턴의 굴곡 제어는, 상기 개방영역과 상기 보호영역의 단차 제어(식각깊이 제어), 상기 개방영역과 상기 보호영역 및 상기 경사영역의 면적제어 및 상기 경사영역의 기울기 제어 중 적어도 어느 하나가 수행될 수 있다. 즉 식각깊이의 제어나 각각의 영역의 기울기나 면적 등의 제어를 통해 상기 유연기판 상에 전사되는 그래핀의 주름정도의 제어가 가능하게 되는 것이다.
특히, 상기 유연기판에서 사용시에 가혹한 물리적 변형상태가 지속적으로 발생되는 부분에는 다른 부분보다 그래핀 주름이 크게 형성되도록 하여 가혹한 변형상태에서도 크랙 및 찢어짐 등으로 인한 전기적 단락 및 저항의 급격한 상승 등을 예방하는 것이 가능하다.
상기 입체패턴은 도 3에 도시된 바와 같이, 사용용도에 따라 일자형, 방사형, 원형 및 사각형 중 적어도 하나의 형상을 포함할 수 있고, 이외에도, 유연기판의 형상이나 사용용도, 특성에 따라 다양한 형상으로 입체패턴을 형성하는 것이 가능하다. 도 3의 (a) 및 (d)는 상기 입체패턴의 형성을 위한 마스크 패턴의 개략도이고, 도 3의 (b), (c), (e)는 후속공정을 통한 그래핀 합성후 유연기판에 그래핀 전사후의 FE-SEM 이미지를 도시한 것으로, 일자형, 원형, 방사형 등을 포함한 다양한 입체패턴이 가능함을 알 수 있다.
이후 상기 입체패턴이 형성된 전이금속 박막에 대한 표면처리 공정이 수행된다(S116).
상기 표면처리 공정은, 상기 전이금속 박막 표면의 불순물 제거 및 평탄화를 위한 공정으로, 대기압 플라즈마 발생 장치, 유도결합 플라즈마(ICP), 반응성 이온 식각(RIE)장치, 화학적 이온 빔 식각(CAIBE)장치, 반응성 이온 빔 식각(RIBE)장치, 및 전자공명 플라즈마(ECR)장치 중에서 선택된 어느 하나의 장치를 이용하여 발생된 플라즈마를 이용하여 수행될 수 있다.
이때, 플라즈마 가스로는 아르곤이나 헬륨을 포함하는 불활성 단일가스 또는 이들이 혼합된 혼합가스가 이용될 수 있다.
상기 표면처리 공정은 필요에 따라 수행되며, 후속공정의 열처리 공정을 통해 충분한 표면 거칠기에 대한 평탄화가 가능한 경우에는 수행되지 않는 것도 가능하다.
상기 표면처리 공정을 수행하게 되면, 도 2의 (c)에 도시된 바와 같이, 상기 전이금속 박막 표면의 불순물이 제거되고 표면 개질이 수행되어 표면이 매끄럽게 되도록 표면 거칠기에 대한 평탄화가 이루어 질 수 있다.
다음으로, 그래핀 합성 및 열처리를 위해 상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입(또는 장입)한다(S118).
상기 화학기상증착(CVD) 챔버는 열화학기상증착(Thermal Chemical Vapor Deposition: T-CVD) 챔버일 수 있다.
상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입한 이후, 그래핀을 합성하기 전에, 수소분위기에서 열처리를 수행하여 상기 전이금속 박막의 표면 거칠기를 평탄화하는 열처리 공정을 수행할 수 있다.
상기 열처리 공정은, 100~200mTorr 압력에서 수소(H2)를 45sccm로 주입하고 1000℃에서 30분 동안 수행되거나, 상기 챔버 내부 온도 600℃ 이상에서 수소를 주입하고 1000℃까지 승온시키고 30분을 유지되도록 하는 방식으로 수행될 수 있다.
상기 열처리 공정을 수행하게 되면, 도 2의 (d)에 도시된 바와 같이, 상기 전이금속 박막 표면에 대하여 표면 개질이 수행되어 표면이 매끄럽게 되는 평탄화가 수행된다. 표면거칠기가 수십nm에서~수백nm 정도로 평탄화가 수행될 수 있다. 이와 달리, 표면거칠기가 수nm 수준으로 평탄화하는 것도 가능하다.
그래핀은 상기 전이금속 박막의 표면을 따라 핵성장 및 결정 성장이 진행되므로 그래핀의 평탄도는 전이금속 박막의 평탄도와 매우 밀접한 관련을 가지는 요소이고, 구리박막의 표면 거칠기에 따라 그래핀의 전도성에도 영향을 받기 때문에, 전이금속 박막의 표면 거칠기는 최대한 평탄한 표면을 유지하는 것이 좋기 때문에, 최대한 매끄러운 표면을 가지도록 상술한 표면처리 공정 및 열처리 공정이 필요하게 된다.
상기 열처리 공정이 수행되어 전이금속 박막의 표면개질이 이루어지면, 상기 전이금속 박막의 입체패턴 상에 그래핀을 합성한다(S120).
그래핀의 합성은 통상의 기술자에게 잘 알려진 방법으로 수행되며, 그래핀 성장을 위한 화학기상증착(CVD) 공정은 900~1000℃ 온도 범위에서 수행될 수 있다.
이후, 합성된 그래핀을 유연(stretchable 또는 flexible)기판 상에 전사하게 된다(S122). 이때 상기 보호영역에서 성장된 그래핀이 전사된 부분과 상기 개방영역에서 성장된 그래핀이 전사된 부분에서, 전사된 그래핀의 주름의 정도가 달라지게 된다. 이는 입체패턴 상에 그래핀을 성장시켰기 때문에 가능한 구성이다.
도 4는 전이금속박막에 합성된 그래핀 및 유연기판에 전사된 그래핀을 도시한 것이다.
도 4의 (a)는 상기 입체패턴이 형성된 전이금속박막 상에 합성된 그래핀을 나타낸 것으로, 상기 보호영역 상에 합성된 그래핀 영역(A), 상기 경사영역 상에 합성된 그래핀 영역(B), 상기 개방영역 상에 합성된 그래핀영역(C)를 나타낸 것이다. 또한 도 4의 (b)는 상기 보호영역 상에 합성된 그래핀 영역(A), 상기 경사영역 상에 합성된 그래핀영역(B), 상기 개방영역 상에 합성된 그래핀영역(C)이 유연기판(SiO2/Si 기판)에 전사된 그래핀 시트(sheet)를 나타낸 것이고, 도 4의 (c)는 입체패턴이 정렬된 전사후 그래핀 FE-SEM 이미지를 나타낸 것으로, 전사된 그래핀 영역(B,C)에서 주름이 형성되어 있음을 알수 있다.
도 5는 패터닝 영역에 따른 Raman spectroscopy 측정 결과를 나타낸 것으로, 도 5의 (a)는 전이금속 박막 상에 그래핀을 합성한 이후의 측정결과 그래프(graphene on Cu)이고, 도 5의 (b)는 유연기판(SiO2/Si 기판)으로 전사 공정 후의 측정결과 그래프(graphene on SiO2/Si)이다.
이하에서는 상기 보호영역 상에서 합성된 그래핀 영역 및 이 부분이 유연기판에 전사된 그래핀 영역을 제1그래핀 영역(A)으로 정의하고, 상기 경사영역 상에서 합성된 그래핀 영역 및 이 부분이 유연기판에 전사된 그래핀 영역을 제2그래핀 영역(B)으로 정의하고, 상기 개방영역 상에서 합성된 그래핀 영역 및 이 부분이 유연기판에 전사된 그래핀 영역을 제3그래핀 영역(C)으로 정의하기로 한다. 또한, 상기 입체패턴을 구성하는 상기 보호영역(A), 상기 경사영역(B) 및 상기 개방영역(C)의 경우에도 혼동우려가 없는 경우에 이해의 편의를 위해 같은 기호를 사용하기로 한다.
도 5에 도시된 바와 같이, 입체패턴의 각 부분의 전사 이전 전이금속 박막 상에 합성된 그래핀과, 전사 후 유연기판(SiO2/Si 기판) 상의 그래핀의 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)에 대한 라만분광법(Raman spectroscopy 2D peak)의 분석결과를 보면, 입체 패턴이 형성된 상기 전이금속 박막 상에 그래핀을 성장시켰을때, 라만피크(Raman peak)의 위치는 거의 동일하지만 전사 후에는 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)에 따라 라만피크(Raman peak)의 위치가 변하는 것을 확인할 수 있다. 이는 전사과정에의 변형(strain 등)이 그래핀의 박막에 영향을 준다는 것을 확인시켜 준다.
이를 보다 구체적으로 설명하면 다음과 같다.
라만분광법이란 레이저광과 같은 단색광을 쬐었을 때 포논진동수만큼의 차이가 있는 산란광을 측정하여 해당물질의 광학적 특성 및 포논특성을 알아내는 방법으로, 라만분광법을 그래핀 관련물질에 적용할 경우 당김, 도핑/결손 농도, 가장자리 모양, 층 수, 열전도도 등을 측정할 수 있다.
도 5에서 2600~2700cm-1 영역대에서 검출되는 2D-peak는 포논(phonon) 두 개가 방출하면서 발생하는 이중공명 라만 산란에 의해 검출되는 신호로, 결함과는 직접 상관없이 그래핀 고유 영역 내의 이중공명 란만 산란과정에 생성되는 것이다.
이는 그래핀의 기판도핑(불순물)조건, 변형 정도 및 층수 등의 물리적 요인에 민감하게 반응하는 것으로써 전자밴드 구조가 드러나기 때문에, 2D-peak의 경우에 그래핀의 변형 정도 및 층수 등의 변화에 따라 피크(peak)의 모양과 위치가 변하게 된다. 따라서, 그래핀의 변형(stain 등)의 영향으로 인한 그래핀 격자의 변화로 인하여 2D-peak의 위치가 시프트(shift)될 수 있음을 보여준다.
상술한 분석조건으로부터 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)의 2D-peak를 비교하면, 도 5의 (a)에 도시된 바와 같이, 전이금속 박막 상에 성장된 그래핀의 경우 2D-peak의 위치가 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C) 모두 동일함을 알 수 있다. 하지만 도 5의 (b)에 도시된 바와 같이, 유연기판(SiO2/Si기판)으로 전사 후의 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)의 2D-peak 위치는 제1그래핀 영역(A)의 위치(2685.01cm- 1)과 비교하여, 제2그래핀 영역(B)의 위치(2682.76cm-1) 및 제3그래핀 영역(C)의 위치(2683.59cm-1)가 시프트 되었음을 알 수 있어 라만 피크(Raman peak)의 레드 시프트(red shift) 현상이 관측됨을 알 수 있다.
이를 통해 상기 입체패턴이 형성된 상기 전이금속 박막 상에서 합성되어지는 그래핀은, 그래핀 합성 조건에서는 큰 변화가 없지만 유연기판(SiO2/Si 기판)으로 전사되는 경우에는, 전사되어지는 기판과 그래핀과의 격자 미스매치(flattice mismatch) 등의 영향으로 인하여 전사되어지는 기판의 환경에 따라 그래핀의 변형을 초래할 수 있다는 것을 알 수 있다.
이러한 결과에 의해, 전사되는 유연기판의 영향에 따라 제2그래핀 영역(B) 및 제3그래핀 영역(C)과 비교하여 제1그래핀 영역(A)이 더 완화상태(relaxed state: 변형(strain)에 의한 부정합(mismatch)이 줄어들어 주름이 완화된 평평한 상태)인 것을 확인할 수 있다.
추가적으로, 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)에 대하여 FWHM(full-width half maxium)을 계산해 보면 제1그래핀 영역(A)은 5236cm-1, 제2그래핀 영역(B)은 4078cm-1, 제3그래핀 영역(C)는 4332cm-1이 됨을 알 수 있고, 제1그래핀 영역(A)의 FWHM(full-width half maxium)이 제2그래핀 영역(B) 및 제3그래핀 영역(C)과 비교하여 반치폭이 넓게(broden) 나타남을 알 수 있어, 제1그래핀 영역(A)이 완화상태(relaxed state)임을 확인할 수 있다.
이상의 결과를 통해, 전이금속박막의 입체패턴 상에 그래핀을 성장시키는 성장과정에서는 각 영역별 차이가 거의 없지만, 전사과정에서는 각 영역(A,B,C)에 따라 그래핀 변형이 다르게 나타남을 확인할 수 있으며, 이는 그래핀 주름 형성이 전사과정에서의 전사기판과 그래핀의 불일치(mismatch)에 따른 것임을 알 수 있고, 전사기판과 그래핀의 불일치(mismatch)가 주요 원인으로 작용함을 알 수 있다.
그리고 제1그래핀 영역(A), 제2그래핀 영역(B), 제3그래핀 영역(C)에서 그래핀의 전사특성이 서로 다름을 알 수 있다. 구체적으로, 제2그래핀 영역(B)에서 실제 영역과 전사 과정에서의 영역의 격자 부정합 차이가 가장 심하게 발생됨을 알 수 있다.
상기 전이금속 박막에 형성된 입체 패턴의 굴곡 제어, 즉 상기 개방영역과 상기 보호영역의 단차 제어(식각깊이 제어), 상기 개방영역과 상기 보호영역 및 상기 경사영역의 면적제어, 및 상기 경사영역의 기울기 제어 중 적어도 어느 하나를 통해 상기 유연기판 상에 전사되는 그래핀의 주름정도의 제어가 가능함을 이미 설명한 바 있다.
이하에서는 그래핀의 주름제어와 관련하여 자세히 설명하기로 한다.
도 6은 입체패턴의 개념도를 통해 각 영역별 그래핀의 주름변화를 나타낸 것으로, 도 6의 (a)는 전이금속 박막에 형성된 입체패턴의 구조를 단순화한 개념도이고, 도 6의 (b)와 (c)는 도 6의 (a)의 입체패턴의 각 영역에 따른 그래핀 전사 후 주름 변화를 보여주는 (b) AFM 이미지, (c) FE-SEM 이미지를 나타낸 것이다.
도 6의 (a)에 도시된 바와 같이, 입체패턴의 영역은 크게 탑층 영역의 보호영역(A), 측벽(sidewall)의 경사영역(B), 바닥층 영역의 개방영역(C)으로 단순화 시킬수 있다.
상기 보호영역(A)과 상기 경사영역(B)은 성장된 그래핀의 전사기판으로의 전사과정에서 플로팅(floating) 상태에서 아래로 서서히 가라앉으며 전사가 완료되어지는 영역이다. 상기 보호영역(A)은 상기 경사영역(B)의 영향으로 양측면의 변형(strain) 영향으로 평평하게 당겨지면서 주름을 완화시키며 아주 평평한 그래핀의 전사를 진행할 수 있다.
하지만, 상기 경사영역(B)은 아래로 가라앉으며 전사기판과의 변형 하중을 가장 강하게 받는 부분으로, 더욱이 면적 부정합이 가장 크기 때문에 주름이 물결모양(corrugation)으로 크게 발생되게 된다. 그리고 상기 개방영역(C)은 직접 맞닿으며 전사과정이 진행되어지는 영역으로 종래의 경우와 동일하게 전사과정에서 발생하는 약한 주름이 불규칙하게 산발적으로 나타날 수 있다. 이는 도 7의 (b)와 (C)의 전사후 그래핀의 주름을 분석한 AFM, FE-SEM 이미지로 확인 가능하다.
이에 따라, 상기 개방영역(C)과 상기 보호영역(A)의 단차 제어(식각깊이 제어), 상기 개방영역(C)과 상기 보호영역(A) 및 상기 경사영역(B)의 면적제어를 통해 그래핀의 주름 제어가 가능함을 알 수 있다.
도 7은 입체패턴의 기울기 및 전사된 그래핀 주름을 나타낸 AFM 이미지이다. 도 7의 (a)는 그래핀이 성장된 전이금속 박막의 경사영역 또는 제2그래핀 영역(B)의 기울기를 나타내는 AFM 이미지이고, 도 7의 (b)는 그래핀 전사 후 상기 제2그래핀 영역(B)의 각 영역에 따른 그래핀 주름을 나타내는 AFM 이미지를 나타낸 것이다.
도 7의 (a),(b)에 도시된 바와 같이, 상기 입체패턴의 경사영역(B)을 중심으로 전사 과정에서의 면적 불일치에 따른 부정합 및 변형(strain)이 가장 크게 작용하는 부분을 보다 상세하게 분석하기 위하여 경사영역(B)의 슬로프(slope) 구간을 중심으로 기울기 발생 영역을 세부 영역으로 분할하여 전사후 그래핀의 주름의 경향을 살펴보면, 입체패턴의 바닥(개방영역)에서의 슬로프(slope) 발생의 초기 영역인 'm-n' 영역과 보호영역(탑층)에서의 슬로프(slope) 발생 초기영역인 'O' 영역에서의 그래핀 주름이 상대적으로 크게 발생되는 것을 확인할 수 있다.
상대적으로 탑층영역인 보호영역과 경사영역의 중간 영역은 주름이 거의 없는 아주 평평한 전사가 가능함을 나타낸다. 종래의 전사 방법과 동일하게 수행되는 개방영역인 'l-m' 영역은 상대적으로 굴곡이 낮은 불규칙 방향의 주름이 들이 산발적으로 형성되는 것을 확인할 수 있다. 이는 마이크로미터(um) 사이즈의 입체패턴의 패터닝에 따른 나노미터(nm) 사이즈의 미세한 굴곡 변화를 나타내지만, 원자 단일층의 그래핀 박막은 이러한 미세한 굴곡과 거칠기와 격자 부정합 등의 영향으로도 변형에 충분한 압력(strain)을 받기 때문에 그 전사 후 그래핀 박막의 형태가 크게 좌우된다는 것을 알 수 있고, 이에 따라 기울기를 통해 그래핀 주름 제어가 가능함을 알 수 있다.
도 8은 그래핀 주름 특성을 분석하기 위한 개념도 및 AFM 이미지를 나타낸 것이다. 도 8의 (a)는 그래핀 주름의 굴곡을 사인(sin) 곡선화하여 단순화한 개략도이고, 도 8의 (b), (c)는 그래핀 주름의 단방향 굴곡 및 주름의 크기제어 결과 AFM 이미지를 나타낸 것이다.
이를 통해 주름의 굴곡의 높이와 길이에 따른 그래핀 주름 특성을 분석하는 것이 가능하다.
도 8에 도시된 바와 같이, 그래핀 주름의 굴곡을 사인(sin) 곡선화하여 단순화하고, 주름의 굴곡의 높이와 길이에 따른 그래핀 주름 특성을 분석하게 되면, 그래핀 주름의 방향 및 굴곡을 형태를 결정하는 하나의 일정한 비율을 도출해 내는 것이 가능하다. 즉 상기 입체 패턴의 굴곡 및 깊이 등의 특정 조건 제어를 통하여 그래핀 전사 후의 주름의 방향과 형태를 제어할 수 있음을 확인할 수 있다.
우선, 도 8의 (a)에 도시된 바와 같이, 그래핀 주름의 굴곡을 사인(sin) 곡선화하여 단순화하고, 주름 파장의 1/4을 밑변(l), 진폭을 높이(a)로 하는 직각 삼각형을 구하고 삼각함수를 통하여 빗변을 구하고 이를 통해 단순화한 그래핀의 평균 주름길이를 계산하였다.
그래핀 주름의 굴곡 관련하여 평균피크 길이(equilibrium-peak length)는, ??
Figure pat00001
?갬? 나타낼 수 있고,
Figure pat00002
일때,
Figure pat00003
로 표현될 수 있다. 여기서
Figure pat00004
일때, 즉 진폭이 매우 낮은 경우 그래핀 주름은 줄어들게 되고, 전사된 표면은 아주 평평한 그래핀 형태를 보이게 된다.
그리고
Figure pat00005
일 경우 ??
Figure pat00006
로 나타낼 수 있고, 이에 따라 n 값이 0에 근접하게 되면 그래핀의 주름은 발생되지 않는다.
하지만,
Figure pat00007
일때는
Figure pat00008
로 나타낼 수 있다.
이때, 그래핀 주름의 방향은
Figure pat00009
의 비율에 의존하게 된다. 즉, 한 방향의
Figure pat00010
의 비율이 다른 방향보다 훨씬 높게 나타날 때 그래핀 주름은 단향의 수직방향 배열이 나타날 수 있음을 나타낸다.
결과적으로 'n' 값은 크기에 따른 주름의 형태 및 단방향을 결정하고, 이는 경사영역의 기울기 즉 각도에 따라 'n' 값의 크기를 제어할 수 있다. 결국 전사된 그래핀의 주름은 상기 입체패턴의 굴곡에 대한 의존성을 나타내고, 이러한 의존성을 가진다는 것은 상기 입체패턴의 굴곡 제어, 즉 상기 개방영역과 상기 보호영역의 단차 제어(식각깊이 제어), 상기 개방영역과 상기 보호영역 및 상기 경사영역의 면적제어, 및 상기 경사영역의 기울기 제어 중 적어도 어느 하나의 제어를 통해 전사되는 그래핀의 주름의 제어가 가능함을 나타내는 것이다.
추가적으로, 도 8의 (b)를 통하여 상기 'n' 값에 의존하는 주름의 형태는 단방향을 지향하며 나타나는 것을 알 수 있다. 종래의 일반적인 전사법에 의한 그래핀의 주름(도 6의 제3그래핀 영역(C)참조)은 주름의 방향이 불규칙(random)하게 나타나는 반면에, 경사영역 또는 제2그래핀 영역(B)(도 6의 제2그래핀 영역(B)참조)은 도 7의 (a)의' m-p' 구간에서의 기울기 차이가 상기 'n' 값의 변화를 나타내며 이는 불규칙한 방향의 전사 그래핀의 주름을 단방향이 우세하게(주도적으로) 나타나게 하는 것을 알 수 있다. 이는 그래핀과 전사 기판의 면적 불일치에 따른 전사 그래핀의 입체패턴에 따른 수직방향(slope의 아래쪽)으로 압축응력(compressive strain)이 크게 작용함에 따라 그래핀 주름의 방향이 단방향으로 위치하도록 하는 것이다.
도 9는 상기 입체패턴의 굴곡 깊이에 따른 그래핀 주름 제어를 나타낸 도면이다.
도 9의 (a)는 입체패턴의 굴곡의 깊이와 기울기의 모식도이고, 도 9의 (b)는 도 9의 (a)의 입체패턴의 굴곡의 따른 그래핀 전사 후 그래핀 주름의 증폭 모식도를 나타낸 것이다.
도 9의 (a)에 도시된 바와 같이, 입체패턴의 굴곡이 마이크로미터(um) 단위의 깊이로 굴곡이 형성된 경우에, 전사기판과의 그래핀 면적 불일치 면적의 증가에 따라 그래핀 주름의 진폭이 증폭될 수 있다는 것을 나타낸다.
도 9의 (b)는 전사 전(blue line) 과 전사 후(green line) 그래핀 주름의 모식도로써 초기 전이금속 박막에 합성된 그래핀에 비해, 유연기판에 전사된 그래핀 주름의 진폭이 증폭되었음을 알 수 있으며, 본 발명에 따른 그래핀 전사방법은 스트레처블 전자소자 및 웨어러블 디바이스에서 가혹한 물리적 변형 상태에서 종래의 그래핀 전사 방법과 비교하여 더욱 우수한 특성의 그래핀 소재를 제공할 수 있음을 알 수 있다.
도 10은 종래기술의 그래핀 전사방법과 본 발명에 따른 그래핀 전사방법으로 전사된 그래핀에 대하여 전사후 정상조건(normal condition)과 스트레처블 조건(asble condition) 일 때의 전기적 특성 변화를 실제 적용하여 분석한 사진 및 그래프이다. 여기서, 종래기술은 입체 패턴을 형성함이 없이 평탄한 표면에서 그래핀을 합성 및 전사하는 기술을 의미할 수 있으며, 합성된 그래핀과 전사기판과의 면적 불일치가 일어나지 않는 종래기술을 의미할 수 있다.
도 10은 본 발명의 실험예로, 입체패턴 공정을 도입하여 합성 및 전사된 그래핀의 스트레처블 효과를 알아보기 위하여 도 10의 (a)와 같이 간단한 구조로 플라스틱 기판위에 그래핀 필름과 PDMS(PolyDiMethylSiloxane)를 위치시키고 아래쪽에 원형의 봉(직경(R):1.75mm)을 위치시켜 전사 필름의 에지(edge)를 90도로 위치 시켜며 벤딩스트레스(bending stress)를 가하여 변형에 따른 종래기술에 따른 그래핀 전사 필름과 본 발명에 따른 그래핀 전사필름(입체패턴은 도 3의 (b) 구조를 적용함)의 전기적 특성을 I-V curve로 분석 하였다.
실험예에서 실행된 그래핀 필름의 크기는 5 mm(width)x 7mm(length) 이다. 이와 같은 구조의 대략적인 변형률 값(strain value)를 계산하면 4.08%의 X축 방향의 변형이 가해지는 것으로 계산되었으며, 필름의 두께를 고려할 때 탑층의 그래핀은 실제적으로는 계산된 변형률 값(strain value)보다 큰 변형을 받을 것으로 생각할 수 있다. 이와 같은 실제 샘플링 된 실시예는 도 10의 (b), (c), (d)에 도시된다.
본 실험예의 결과로써 I-V curve 측정 결과, 도 10의 (e)에 도시된 바와 같이, 본 발명에 따른 입체패턴을 이용하여 합성 및 전사한 그래핀(free-standing, 파란색 라인)과 종래기술에 따른 일반적인 그래핀(Normal Graphene, 검은색라인)의 경우, 변형을 가하기 전 상태에서는 종래기술에 따른 일반적인 그래핀(Normal Graphene, 검은색 라인))의 전기적 특성이 양호하게 측정되었다.
하지만 변형상태(bending strss)를 통한 변형 유발에서는 본 발명에 따른 입체패턴을 이용하여 합성 및 전사한 그래핀(free-standing, 파란색 라인) 변형전 상태보다 전기적 특성이 감소하기는 하지만 I-V curve의 컨택커브(contact curve)를 유지한다. 그러나 종래기술에 따른 일반적인 그래핀(Normal Graphene, 검은색 라인)의 경우는 변형상태의 I-V curve가 측정되지 않았다. 즉, 변형상태에서 종래기술에 따른 그래핀은 변형에 의해 단락되는 것을 확인하였다.
이를 통하여 본 발명에 따라 전사된 그래핀은 주름 방향에 따른 변형이 종래의 전사 방법에 의한 그래핀 보다 더욱 잘 견딜수 있음을 확인할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 그래핀 주름을 고도로 제어하여 선택적 영역에는 주름을 형성시키고, 선택적 영역 이외의 부분은 극도로 평평하도록 그래핀을 합성할 수 있다는 장점이 있다. 또한, 그래핀의 성장 및 전사과정에서 그래핀의 주름을 고도로 제어하여 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자에 적용시에 전도도 저하 문제가 발생되지 않도록 하여 전도도 특성의 개선이 가능한 장점이 있으며, 플렉서블 또는 스트레처블 형태의 구동조건이 필요한 웨어러블 전자소자 등 물리적 변형이 가혹한 전자소자에 적용시, 물리적 변형 상태에서도 전기적 특성을 유지하여 전기적 내구성 및 신뢰성을 유지할 수 있다는 장점이 있다.
지금까지, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니며, 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 본 발명이 속하는 기술분야의 통상의 기술자들은 잘 이해할 수 있을 것이다.

Claims (17)

  1. 전이금속 박막을 준비하고, 상기 전이금속 박막 표면에 대하여 포토(photo) 공정을 수행하여, 포토 레지스트로 커버링된 보호영역과 포토 레지스트로부터 오픈된 개방영역으로 구분되는 마스크 패턴을 형성하는 제1단계와;
    상기 전이금속 박막에 대하여 식각공정을 수행하여, 상기 개방영역은 식각되고 상기 보호영역은 식각되지 않은 형태의 입체 패턴을 형성하는 제2단계와;
    상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입하여, 상기 전이금속 박막의 입체패턴 상에 그래핀을 합성하는 제3단계와;
    상기 보호영역과 상기 개방영역 각각에 대응되는 영역들에서 전사된 그래핀의 주름의 정도가 서로 다르도록, 합성된 그래핀을 유연(stretchable 또는 flexible)기판 상에 전사하는 제4단계를 구비하는 것을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  2. 제1항에 있어서,
    상기 제2단계에서 상기 입체패턴 형성시에 상기 입체패턴의 굴곡제어를 통해, 상기 제4단계의 상기 유연기판 상의 상기 개방영역과 상기 보호영역 각각에 대응되는 영역에 전사된 그래핀의 주름의 정도를 제어함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  3. 제2항에 있어서,
    상기 제2단계의 상기 입체 패턴은 식각되지 않은 상기 보호영역, 일정깊이로 식각된 상기 개방영역, 및 상기 보호영역과 상기 개방영역의 경계를 구성하며 상기 보호영역의 측벽으로 기능하는 경사영역을 포함함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  4. 제3항에 있어서,
    상기 입체 패턴의 굴곡 제어는, 상기 개방영역과 상기 보호영역의 단차 제어(식각깊이 제어), 상기 개방영역과 상기 보호영역 및 상기 경사영역의 면적제어, 및 상기 경사영역의 기울기 제어 중 적어도 어느 하나를 포함함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  5. 제4항에 있어서,
    상기 유연기판에서 상기 개방영역에 대응되어 그래핀 주름이 형성된 부분은, 사용시에 가혹한 물리적 변형상태가 지속적으로 발생되는 부분임을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  6. 제1항에 있어서,
    상기 입체패턴은 사용용도에 따라 일자형, 방사형, 원형 및 사각형 중 적어도 하나의 형상을 포함함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  7. 제1항에 있어서,
    상기 전이금속은 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 철(Fe), 백금(Pt), 금(Au), 알루미늄(Al), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 로지움(Rh), 실리콘(Si), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V) 및 지르코늄(Zr) 중 어느 하나가 사용됨을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  8. 제1항에 있어서,
    상기 전이금속 박막은 구리박막, 압연 구리박막, 구리 호일 및 전해 구리박막 중 어느 하나의 구리박막 임을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  9. 제1항에 있어서,
    상기 제2단계와 상기 제3단계 사이에 상기 입체 패턴이 형성된 상기 전이금속 박막에 대하여 표면처리를 수행하는 표면처리 단계를 더 구비함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  10. 제9항에 있어서,
    상기 제2단계와 상기 표면처리 단계 사이에, 상기 전이금속 박막 상의 마스크 패턴 및 불순물을 제거하는 단계와;
    상기 전이금속 박막의 산화층을 제거하는 단계를 더 포함함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  11. 제9항에 있어서,
    상기 표면처리단계는, 대기압 플라즈마 발생 장치, 유도결합 플라즈마(ICP), 반응성 이온 식각(RIE)장치, 화학적 이온 빔 식각(CAIBE)장치, 반응성 이온 빔 식각(RIBE)장치, 및 전자공명 플라즈마(ECR)장치 중에서 선택된 어느 하나의 장치를 이용하여 발생된 플라즈마를 이용하여 수행됨을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  12. 제11항에 있어서,
    상기 표면처리단계는 아르곤이나 헬륨을 포함하는 불활성 단일가스 또는 이들이 혼합된 혼합가스를 이용하여 수행됨을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  13. 제1항에 또는 제9항에 있어서,
    상기 제4단계에서 상기 전이금속 박막을 화학기상증착(CVD) 챔버에 삽입한 이후, 그래핀을 합성하기 전에, 수소분위기에서 열처리를 수행하여 상기 전이금속 박막의 표면 거칠기를 평탄화하는 열처리 단계를 더 수행함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  14. 제13항에 있어서,
    상기 열처리단계는, 100~200mTorr 압력에서 수소(H2)를 45sccm로 주입하고 1000℃에서 30분 동안 수행되거나, 상기 챔버 내부 온도 600℃ 이상에서 수소를 주입하고 1000℃까지 승온시키고 30분을 유지되도록 하는 방식으로 수행됨을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  15. 제14항에 있어서,
    상기 화학기상증착(CVD) 챔버는 열화학기상증착(Thermal Chemical Vapor Deposition: T-CVD) 챔버임을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  16. 제1항에 있어서,
    상기 화학기상증착(CVD) 공정은 900~1000℃ 온도 범위에서 수행됨을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
  17. 전이금속 박막에 대하여 굴곡을 가지는 입체패턴을 형성하고, 상기 입체패턴 상에 그래핀을 합성하여 유연기판 상에 전사하되,
    상기 입체패턴의 굴곡제어를 통해, 합성되는 그래핀과 상기 그래핀이 전사되는 상기 유연기판과의 면적 불일치를 증가 또는 감소시킴으로써, 유연기판에 전사되는 그래핀의 주름의 진폭을 제어함을 특징으로 하는 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법.
KR1020210007144A 2021-01-19 2021-01-19 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법 KR102486211B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210007144A KR102486211B1 (ko) 2021-01-19 2021-01-19 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210007144A KR102486211B1 (ko) 2021-01-19 2021-01-19 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법

Publications (2)

Publication Number Publication Date
KR20220104860A true KR20220104860A (ko) 2022-07-26
KR102486211B1 KR102486211B1 (ko) 2023-01-06

Family

ID=82609920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007144A KR102486211B1 (ko) 2021-01-19 2021-01-19 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법

Country Status (1)

Country Link
KR (1) KR102486211B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130050167A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 그래핀 양자점의 제조방법 및 이에 의하여 제조된 그래핀 양자점
KR101274125B1 (ko) * 2012-01-04 2013-06-13 한국과학기술원 투명 전도성 패턴 층의 형성방법 및 투명 전도성 패턴 층이 포함된 구조체의 제조 방법
KR20130136241A (ko) * 2012-06-04 2013-12-12 삼성테크윈 주식회사 표면 처리된 리드프레임 및 그 제조 방법
KR20150094284A (ko) * 2014-02-11 2015-08-19 광주과학기술원 패턴화된 그래핀의 직접 성장 방법 및 그를 이용하여 제조된 그래핀
KR101884060B1 (ko) 2016-06-10 2018-08-01 한양대학교 산학협력단 그래핀 구조체 및 그래핀 주름 패턴 형성 방법
KR101940702B1 (ko) * 2016-09-02 2019-01-21 순천대학교 산학협력단 플라즈마 표면처리 된 플렉서블 기판을 이용한 그래핀 투명전극 제조방법
KR102118777B1 (ko) * 2017-11-29 2020-06-03 순천대학교 산학협력단 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
KR20200076258A (ko) * 2018-12-19 2020-06-29 주식회사 에스앤에스텍 판면에 주름부를 구비한 펠리클 및 그의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130050167A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 그래핀 양자점의 제조방법 및 이에 의하여 제조된 그래핀 양자점
KR101274125B1 (ko) * 2012-01-04 2013-06-13 한국과학기술원 투명 전도성 패턴 층의 형성방법 및 투명 전도성 패턴 층이 포함된 구조체의 제조 방법
KR20130136241A (ko) * 2012-06-04 2013-12-12 삼성테크윈 주식회사 표면 처리된 리드프레임 및 그 제조 방법
KR20150094284A (ko) * 2014-02-11 2015-08-19 광주과학기술원 패턴화된 그래핀의 직접 성장 방법 및 그를 이용하여 제조된 그래핀
KR101884060B1 (ko) 2016-06-10 2018-08-01 한양대학교 산학협력단 그래핀 구조체 및 그래핀 주름 패턴 형성 방법
KR101940702B1 (ko) * 2016-09-02 2019-01-21 순천대학교 산학협력단 플라즈마 표면처리 된 플렉서블 기판을 이용한 그래핀 투명전극 제조방법
KR102118777B1 (ko) * 2017-11-29 2020-06-03 순천대학교 산학협력단 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
KR20200076258A (ko) * 2018-12-19 2020-06-29 주식회사 에스앤에스텍 판면에 주름부를 구비한 펠리클 및 그의 제조방법

Also Published As

Publication number Publication date
KR102486211B1 (ko) 2023-01-06

Similar Documents

Publication Publication Date Title
Sutter et al. Monolayer graphene as ultimate chemical passivation layer for arbitrarily shaped metal surfaces
Srivastava et al. Graphene formed on SiC under various environments: comparison of Si-face and C-face
Keller et al. Optical and structural properties of GaN nanopillar and nanostripe arrays with embedded InGaN∕ GaN multi-quantum wells
US8535553B2 (en) Large-area single- and few-layer graphene on arbitrary substrates
US9899117B2 (en) Metallic nanomesh
EP2778649B1 (en) Method for manufacturing a nanometer standard prototype
Chien et al. Silicon nanostructures fabricated by scanning probe oxidation and tetra-methyl ammonium hydroxide etching
JP6042405B2 (ja) 積層複合体
CN104701146B (zh) 石墨烯纳米电子器件及其制备方法
JP5454867B2 (ja) 単結晶ダイヤモンド基板
KR102486211B1 (ko) 입체구조 패터닝 공정을 이용한 그래핀 주름 제조방법
JP5071815B2 (ja) ナノメートルスケールの計測標準試料およびナノメートルスケールの計測標準試料を用いた走査型顕微鏡の校正方法
US8058086B2 (en) Self-organized pin-type nanostructures, and production thereof on silicon
Dong et al. An investigation of aluminum nitride thin films patterned by femtosecond laser
Pea et al. Focused ion beam surface treatments of single crystal zinc oxide for device fabrication
KR102265089B1 (ko) 전도성 제어가 가능한 그래핀 합성방법
Myers et al. Use of high temperature hydrogen annealing to remove sub-surface damage in bulk GaN
Alsalman et al. Synthesis of large area AB stacked bilayer graphene by SiC epitaxy and transfer
Malinin et al. Fabrication of a silicon based electroluminescent device
Wang et al. A scanning tunneling microscopy study of a new superstructure around defects created by tip–sample interaction on 2H-NbSe2
Tserepi et al. Surface roughness induced by plasma etching of Si-containing polymers
Jiang et al. Defect examination of diamond crystals by surface hydrogen-plasma etching
EP1918428B1 (en) Crystalline tantalum film and method of forming it
US11886122B2 (en) Deep etching substrates using a bi-layer etch mask
Farkas et al. High-voltage SPM oxidation of ZrN: materials for multiscale applications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant