KR20220100778A - 감마 전압 생성 회로 및 이를 포함하는 표시 장치 - Google Patents

감마 전압 생성 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220100778A
KR20220100778A KR1020210002883A KR20210002883A KR20220100778A KR 20220100778 A KR20220100778 A KR 20220100778A KR 1020210002883 A KR1020210002883 A KR 1020210002883A KR 20210002883 A KR20210002883 A KR 20210002883A KR 20220100778 A KR20220100778 A KR 20220100778A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
target
gamma
corrected
Prior art date
Application number
KR1020210002883A
Other languages
English (en)
Inventor
채세병
김수빈
전진영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210002883A priority Critical patent/KR20220100778A/ko
Priority to US17/519,921 priority patent/US11462146B2/en
Priority to CN202111521262.9A priority patent/CN114758607A/zh
Publication of KR20220100778A publication Critical patent/KR20220100778A/ko
Priority to US17/958,126 priority patent/US11763723B2/en
Priority to US18/232,573 priority patent/US20230387472A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 제1 전원 전압 및 데이터 신호에 기초하여 영상을 표시하는 화소를 포함하는 표시부; 복수의 감마 전압들을 생성하는 감마 전압 생성부; 및 화소에 데이터 신호를 제공하는 데이터 구동부를 포함한다. 감마 전압 생성부는 제1 기준 전압 및 제2 기준 전압을 생성하고, 제1 전원 전압에 대응하여 표시부로부터 제공되는 외부 전원 전압 및 목표 전압을 이용하여 제1 기준 전압 및 제2 기준 전압을 보정하여 제1 보정된 기준 전압 및 제2 보정된 기준 전압을 생성하고, 제1 및 제2 보정된 기준 전압들을 분압하여 감마 전압들을 생성한다. 감마 전압 생성부는 제1 기준 전압, 제2 기준 전압, 및 그라운드 전압 중 적어도 하나에 기초하여 목표 전압을 설정한다.

Description

감마 전압 생성 회로 및 이를 포함하는 표시 장치{GAMMA VOLTAGE GENERATING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 감마 전압 생성 회로 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 주사선들, 데이터선들 및 화소들을 포함한다. 구동부는 주사선들에 주사 신호를 순차적으로 제공하는 주사 구동부 및 데이터선들에 데이터 신호를 제공하는 데이터 구동부를 포함한다. 화소들 각각은 해당 주사선을 통해 제공되는 주사 신호에 응답하여 해당 데이터선을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광할 수 있다.
감마 전압 생성 회로는 복수의 계조들에 대응하는 감마 전압들을 생성하고, 데이터 구동부는 감마 전압들을 이용하여 영상 데이터의 계조값을 데이터 신호로 변환할 수 있다.
표시 장치에는 화소들을 구동하기 위한 전원 전압이 제공될 수 있다. 전원 전압이 전압 강하, 노이즈 등과 같은 다양한 원인에 의해 변화(또는, 변동)되는 경우 화소들에 흐르는 구동 전류가 변하며, 화소들은 원하는 휘도로 발광하지 못할 수 있다.
본 발명의 일 목적은 전원 전압의 변화(또는, 변화량)을 보상할 수 있는 감마 전압 생성 회로 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 제1 전원 전압 및 데이터 신호에 기초하여 영상을 표시하는 화소를 포함하는 표시부; 복수의 감마 전압들을 생성하는 감마 전압 생성부; 및 상기 화소에 상기 데이터 신호를 제공하는 데이터 구동부를 포함한다. 상기 감마 전압 생성부는 제1 기준 전압 및 제2 기준 전압을 생성하고, 상기 제1 전원 전압에 대응하여 상기 표시부로부터 제공되는 외부 전원 전압 및 목표 전압을 이용하여 상기 제1 기준 전압 및 제2 기준 전압을 보정하여 제1 보정된 기준 전압 및 제2 보정된 기준 전압을 생성하고, 상기 제1 및 제2 보정된 기준 전압들을 분압하여 상기 감마 전압들을 생성한다. 상기 감마 전압 생성부는 상기 제1 기준 전압, 상기 제2 기준 전압, 및 그라운드 전압 중 적어도 하나에 기초하여 상기 목표 전압을 설정한다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 제1 목표 전압을 생성하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및 상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 출력 단자를 통해 상기 제1 보정된 제1 기준 전압을 출력하는 제1 증폭기; 상기 외부 전원 전압과 상기 제1 증폭기의 제1 입력 단자 사이에 연결되는 제1 저항; 상기 제1 기준 전압과 상기 제1 증폭기의 상기 제1 입력 단자 사이에 연결되는 제2 저항; 상기 제1 디코더의 출력단 및 상기 제1 증폭기의 제2 입력 단자 사이에 연결되는 제3 저항; 및 상기 제1 증폭기의 상기 제2 입력 단자 및 상기 제1 증폭기의 상기 출력 단자 사이에 연결되는 제4 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 외부 전원 전압 및 상기 제2 기준 전압간의 전압차에 상기 제2 목표 전압을 더하여 상기 제2 보정된 기준 전압을 생성하는 제2 기준 전압 보정부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및 상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 출력 단자를 통해 상기 제2 보정된 기준 전압을 출력하는 제2 증폭기; 상기 외부 전원 전압과 상기 제2 증폭기의 제1 입력 단자 사이에 연결되는 제5 저항; 상기 제2 디코더의 출력단 및 상기 제2 증폭기의 상기 제1 입력 단자 사이에 연결되는 제6 저항; 상기 제2 기준 전압 및 상기 제2 증폭기의 제2 입력 단자 사이에 연결되는 제7 저항; 및 상기 제2 증폭기의 상기 제2 입력 단자 및 상기 제2 증폭기의 상기 출력 단자 사이에 연결되는 제8 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 상기 그라운드 전압을 제1 목표 전압으로 설정하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 제1 목표 전압을 생성하고, 상기 제1 목표 전압, 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함하며, 상기 제3 기준 전압은 상기 제1 기준 전압 및 상기 제2 기준 전압과 함께 생성되되, 상기 제1 기준 전압의 전압 레벨보다 낮고 상기 제2 기준 전압보다 큰 전압 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 제1 선택 신호에 기초하여 상기 제1 목표 전압, 상기 제3 기준 전압, 상기 그라운드 전압 중 하나를 선택하여 출력하는 멀티플렉서를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 출력 단자를 통해 상기 제1 보정된 기준 전압을 출력하는 제1 증폭기; 상기 외부 전원 전압과 상기 제1 증폭기의 제1 입력 단자 사이에 연결되는 제1 저항; 상기 제1 기준 전압과 상기 제1 증폭기의 상기 제1 입력 단자 사이에 연결되는 제2 저항; 상기 멀티플렉서의 출력단 및 상기 제1 증폭기의 제2 입력 단자 사이에 연결되는 제3 저항; 및 상기 제1 증폭기의 상기 제2 입력 단자 및 상기 제1 증폭기의 상기 출력 단자 사이에 연결되는 제4 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및 상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 더 포함할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및 상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 더 포함하고, 상기 멀티플렉서는 상기 제1 선택 신호에 기초하여 상기 제1 목표 전압, 상기 제2 목표 전압, 상기 제3 기준 전압, 상기 그라운드 전압 중 하나를 선택하여 출력할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 제2 목표 전압 및 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성하는 제2 기준 전압 보정부를 포함하며, 상기 제3 기준 전압은 상기 제1 기준 전압 및 상기 제2 기준 전압과 함께 생성되되, 상기 제1 기준 전압의 전압 레벨보다 낮고 상기 제2 기준 전압보다 큰 전압 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 제2 선택 신호에 기초하여 상기 제2 기준 전압 및 상기 제2 목표 전압 중 하나를 선택하여 출력하는 제1 멀티플렉서; 및 상기 제2 선택 신호에 기초하여 상기 제3 기준 전압 및 상기 제2 기준 전압 중 하나를 선택하여 출력하는 제2 멀티플렉서를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 출력 단자를 통해 상기 제2 보정된 기준 전압을 출력하는 제2 증폭기; 상기 외부 전원 전압과 상기 제2 증폭기의 제1 입력 단자 사이에 연결되는 제5 저항; 상기 제1 멀티플렉서의 출력단 상기 제2 증폭기의 상기 제1 입력 단자 사이에 연결되는 제6 저항; 상기 제2 멀티플렉서의 출력단 및 상기 제2 증폭기의 제2 입력 단자 사이에 연결되는 제7 저항; 및 상기 제2 증폭기의 상기 제2 입력 단자 및 상기 제2 증폭기의 상기 출력 단자 사이에 연결되는 제8 저항을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및 상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 더 포함할 수 있다.
일 실시예에 의하면, 상기 감마 전압 생성부는, 복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및 상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 더 포함하고, 상기 제2 선택 신호는 제1 서브 선택 신호 및 제2 서브 선택 신호를 포함하며, 상기 제1 멀티플렉서는 상기 제1 서브 선택 신호에 기초하여 상기 제2 기준 전압, 상기 제1 목표 전압, 및 상기 제2 목표 전압 중 하나를 선택하여 출력하고, 상기 제2 멀티플렉서는 상기 제2 서브 선택 신호에 기초하여 상기 제3 기준 전압 및 상기 제2 기준 전압 중 하나를 선택하여 출력할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 감마 전압 생성 회로는, 소스 전압에 기초하여 제1 기준 전압 및 제2 기준 전압을 생성하는 기준 전압 생성부; 제1 목표 전압 및 상기 제1 목표 전압에 대응하여 외부로부터 제공되는 외부 전원 전압을 이용하여 상기 제1 기준 전압을 보정하여 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부; 제2 목표 전압 및 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 제2 보정된 기준 전압을 생성하는 기준 전압 보정부; 및 상기 제1 및 제2 보정된 기준 전압들을 분압하여 감마 전압들을 생성하는 감마 전압 출력부를 포함한다. 상기 제1 기준 전압 보정부는 상기 제1 기준 전압, 및 그라운드 전압 중 적어도 하나에 기초하여 상기 제1 목표 전압을 설정한다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 상기 제1 목표 전압을 생성하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 외부 전원 전압 및 상기 제2 기준 전압간의 전압차에 상기 제2 목표 전압을 더하여 상기 제2 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 상기 그라운드 전압을 제1 목표 전압으로 설정하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 기준 전압 생성부는 제3 기준 전압을 더 생성하고, 상기 제1 기준 전압 보정부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 상기 제1 목표 전압을 생성하고, 상기 제1 목표 전압, 상기 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 제1 기준 전압 보정부는, 상기 제1 목표 전압, 상기 제2 목표 전압, 상기 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 기준 전압 생성부는 제3 기준 전압을 더 생성하고, 상기 제2 기준 전압 생성부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 제2 목표 전압 및 상기 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성할 수 있다.
일 실시예에 의하면, 상기 제2 기준 전압 보정부는, 상기 제1 목표 전압, 상기 제2 목표 전압 및 상기 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성할 수 있다.
본 발명의 실시예들에 따른 감마 전압 생성 회로 및 표시 장치는, 전원 전압에 대응하여 표시부에서 제공되거나 측정된 외부 전원 전압에 연동하여 제1 및 제2 기준 전압들을 보정하고, 제1 및 제2 보정된 기준 전압들에 기초하여 감마 전압들을 생성할 수 있다. 데이터 구동부에서 전원 전압의 변화가 반영된 감마 전압들에 기초하여 데이터 신호가 생성되며, 화소를 기준으로 전원 전압의 변화량은 상기 감마 전압들에 의해 보정될 수 있다. 따라서, 전원 전압의 변화에 기인한 표시 품질의 저하가 방지될 수 있다.
또한, 상기 감마 전압 생성 회로 및 상기 표시 장치는, 전원 전압의 변화량을 산출하는 기준이 되는 목표 전압을 제1 기준 전압 및 제2 기준 전압에 독립적으로 설정하는 대신에, 상기 목표 전압을 제1 기준 전압, 제2 기준 전압, 그라운드 전압 중 적어도 하나를 이용하여 설정할 수 있다. 따라서, 제1 기준 전압 및 제2 기준 전압을 생성 및 보정하는 과정에서 발생하는 노이즈가, 유사한 노이즈를 가지는 목표 전압에 의해 제거(cancellation)되고, 표시 품질의 저하가 방지될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치에 포함된 감마 전압 생성부의 일 예를 나타내는 도면이다.
도 4는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 일 예를 나타내는 도면이다.
도 5는 도 4의 제1 기준 전압 보정부에서 측정되는 신호들을 나타내는 파형도이다.
도 6은 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 다른 예를 나타내는 도면이다.
도 7은 도 6의 제1 기준 전압 보정부에서 측정되는 신호들을 나타내는 파형도이다.
도 8은 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면이다.
도 9는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면이다.
도 10은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 일 예를 나타내는 도면이다.
도 11은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 다른 일 예를 나타내는 도면이다.
도 12는 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 또 다른 일 예를 나타내는 도면이다.
도 13 및 도 14는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면들이다.
도 15 및 도 16은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 또 다른 일 예를 나타내는 도면들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시부(110)(또는, 표시 패널), 주사 구동부(120)(또는, gate driver), 데이터 구동부(130)(또는, source driver), 타이밍 제어부(140)(또는, timing controller), 감마 전압 생성부(150)(또는, 감마 전압 생성 회로), 및 전원 공급부(160)를 포함할 수 있다.
표시부(110)는 영상을 표시할 수 있다. 표시부(110)는 주사선들(SL1 내지 SLn, 단, n은 양의 정수)(또는, 게이트선들), 데이터선들(DL1 내지 DLm, 단, m은 양의 정수), 및 화소(PXL)를 포함할 수 있다. 화소(PXL)는 주사선들(SL1 내지 SLn) 및 데이터선들(DL1 내지 DLm)에 의해 구획된 영역(예를 들어, 화소 영역)에 배치될 수 있다.
화소(PXL)는 주사선들(SL1 내지 SLn) 중 적어도 하나 및 데이터선들(DL1 내지 DLm) 중 하나에 연결될 수 있다. 예를 들어, 제i 행 및 제j 행에 위치하는 화소(PXL)는 제i 주사선(SLi), 및 제j 데이터선(DLj)에 연결될 수 있다(단, i 및 j 각각은 양의 정수). 다만, 화소(PXL)가 이에 제한되는 것은 아니며, 예를 들어, 화소(PXL)는 인접한 행들에 대응하는 주사선들(예를 들어, 화소(PXL)가 포함된 행의 이전 행에 대응하는 주사선 및 이후 행에 대응하는 주사선)과 전기적으로 연결될 수 있다. 또한, 화소(PXL)는 제1 전원 전압(ELVDD)이 인가되는 제1 전원선 및 제2 전원 전압(ELVSS)이 인가되는 제 2전원선 사이에 전기적으로 연결될 수 있다. 여기서, 제1 및 제2 전원 전압들(ELVDD, ELVSS)은 화소(PXL)의 동작에 필요한 구동 전압들이며, 제1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)의 전압 레벨보다 높은 전압 레벨을 가질 수 있다. 제1 및 제2 전원 전압들(ELVDD, ELVSS)은 전원 공급부(160)로부터 표시부(110)에 제공될 수 있다.
화소(PXL)는 제i 주사선(SLi)을 통해 제공되는 주사 신호에 응답하여 제j 데이터선(DLj)을 통해 제공되는 데이터 신호(또는, 데이터 전압)를 저장하거나 기록하며, 저장된 데이터 신호에 대응하는 휘도로 발광할 수 있다. 화소(PXL)의 구체적인 구성에 대해서는 도 2를 참조하여 후술하기로 한다.
표시부(110)에는 제1 및 제2 전원 전압들(ELVDD, ELVSS)이 제공될 수 있다.
주사 구동부(120)는 주사 제어 신호(SCS)에 기초하여 주사 신호를 생성하고, 주사 신호를 주사선들(SL1 내지 SLn)에 순차적으로 제공할 수 있다. 여기서, 주사 제어 신호(SCS)는 개시 신호, 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 주사 구동부(120)에 제공될 수 있다. 예를 들어, 주사 구동부(120)는 클럭 신호들을 이용하여 펄스 형태의 개시 신호를 순차적으로 쉬프트하여 펄스 형태의 주사 신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터(shift register)로 구현될 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들(또는, 데이터 전압들)을 생성하고, 데이터 신호들을 표시부(110)(또는, 화소(PXL))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(130)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호), 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다.
데이터 구동부(130)는 영상 데이터(DATA2) 내 계조값(또는, 데이터 값)에 대응하는 감마 전압들(VGS)(또는, 계조 전압들) 중 하나의 감마 전압(또는, 계조 전압)을 선택하여, 데이터 신호로서 출력할 수 있다. 여기서, 감마 전압들(VGS)은 감마 전압 생성부(150)로부터 데이터 구동부(130)에 제공될 수 있다.
예를 들어, 데이터 구동부(130)는 데이터 클럭 신호에 동기하여 수평 신호를 쉬프트시켜 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 응답하여 영상 데이터(DATA2)를 래치하는 래치, 감마 전압들(VGS)을 이용하여 래치된 영상 데이터(예를 들어, 디지털 형태의 데이터)를 아날로그 형태의 데이터 신호들로 변환하는 디지털-아날로그 컨버터(또는, 디코더), 및 데이터 신호들을 데이터선들(DL1 내지 DLm)에 출력하는 버퍼들(또는, 증폭기들)을 포함할 수 있다.
타이밍 제어부(140)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성하며, 입력 영상 데이터(DATA1)를 변환하여 영상 데이터(DATA2)를 생성할 수 있다. 여기서, 제어 신호(CS)는 수직 동기 신호(또는, Vsync), 수평 동기 신호(또는, Hsync), 기준 클럭 신호 등을 포함할 수 있다. 수직 동기 신호는 프레임 데이터(즉, 하나의 프레임 영상이 표시되는 프레임 구간에 대응하는 데이터)의 시작을 나타내고, 수평 동기 신호는 데이터 행(즉, 프레임 데이터에 포함된 복수의 데이터 행들 중 하나의 데이터 행)의 시작을 나타낼 수 있다. 예를 들어, 타이밍 제어부(140)는 RGB 포맷의 입력 영상 데이터(DATA1)를 표시부(110) 내 화소 배열에 부합하는 RGBG 포맷의 영상 데이터(DATA2)로 변환할 수 있다.
감마 전압 생성부(150)는 감마 전압들(VGS)을 생성할 수 있다. 예를 들어, 감마 전압 생성부(150)는 제1 소스 전압(VLIN1)을 이용하여 제1 기준 전압 및 제2 기준 전압을 생성하고, 저항 스트링을 이용하여 제1 및 제2 기준 전압들을 분압하여 감마 전압들(VGS)을 생성할 수 있다. 여기서, 제1 소스 전압(VLIN1)은 전원 공급부(160)로부터 제공되며, 예를 들어, 제1 소스 전압(VLIN1)은 표시부(110)에 제공되는 제1 전원 전압(ELVDD)과 동일한 전압 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 소스 전압(VLIN1)은 데이터 구동부(130)로부터 제공되거나, 제1 전원 전압(ELVDD)과 다른 전압 레벨을 가질 수도 있다.
일 실시예에서, 감마 전압 생성부(150)는 외부 전원 전압(ELVDD_EXT)에 기초하여 감마 전압들(VGS)을 생성할 수 있다. 여기서, 외부 전원 전압(ELVDD_EXT)은 표시부(110)로부터 제공되며, 표시부(110)에 공급된 제1 전원 전압(ELVDD)을 측정한 값일 수 있다. 예를 들어, 외부 전원 전압(ELVDD_EXT)은 표시부(110)의 타 측에 연결되는 배선을 통해 감마 전압 생성부(150)에 제공될 수 있다.
감마 전압 생성부(150)의 구체적인 구성 및 동작에 대해서는 도 3을 참조하여 후술하기로 한다.
전원 공급부(160)는 표시부(110)에 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급할 수 있다. 또한, 전원 공급부(160)는 감마 전압 생성부(150)에 제1 소스 전압(VLIN1)을 공급할 수 있다. 전원 공급부(160)는 전원 관리 집적회로(Power management IC; PMIC)로 구현될 수 있다. 제1 전원 전압(ELVDD)은 표시부(110)의 일 측으로 제공될 수 있다. 표시부(110)의 일 측으로 제공된 제1 전원 전압(ELVDD)은, 표시부(110)의 내부 배선의 저항 및 배선들 간에 발생한 커패시턴스(capacitance)에 의해, 표시부(110)의 일 측에 대향하는 타 측에 인접한 영역에서는 일 측에서보다 강하된 값을 가질 수 있다.
주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 감마 전압 생성부(150) 중 적어도 하나는 표시부(110)에 형성되거나, 집적 회로로 구현되어 테이프 캐리어 패키지 형태로 표시부(110)에 연결될 수 있다. 또한, 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 감마 전압 생성부(150) 중 적어도 2개는 하나의 집적회로로 구현될 수도 있다. 예를 들어, 감마 전압 생성부(150)는 데이터 구동부(130)에 포함되거나, 감마 전압 생성부(150) 및 데이터 구동부(130)는 하나의 집적회로로 구현될 수 있다. 다른 예로, 데이터 구동부(130) 및 타이밍 제어부(140)는 하나의 집적 회로로 구현될 수도 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 화소(PXL)는 제i 주사선(SLi) 및 제j 데이터선(DLj)에 연결될 수 있다.
화소(PXL)는 발광 소자(LD), 제1 및 제2 트랜지스터들(T1, T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제1 트랜지스터(T1)를 경유하여 제1 전원선(PL1)에 연결될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 전원선(PL2)에 연결될 수 있다. 제1 전원선(PL1)에는 제1 전원 전압(ELVDD)이 인가되고, 제2 전원선(PL2)에는 제2 전원 전압(ELVSS)이 인가될 수 있다. 발광 소자(LD)는 유기 발광 다이오드로 구성되거나, 마이크로 LED(light emitting diode), 양자점 발광 다이오드와 같은 무기 발광 다이오드로 구성될 수 있다. 또한, 발광 소자는 유기물과 무기물이 복합적으로 구성된 발광 다이오드일 수도 있다.
제1 트랜지스터(T1)(또는, 구동 트랜지스터)의 제1 전극은 제1 전원선(PL1)에 연결될 수 있고, 제2 전극은 발광 소자(DL)의 제1 전극에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)의 제1 전극은 제j 데이터선(DLj)에 연결될 수 있고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제i 주사선(SLi)에 연결될 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1) 및 제1 전원선(PL1) 사이에 형성되거나 연결될 수 있다. 예를 들어, 스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결될 수 있고, 다른 전극은 제1 전원선(PL1)에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 한 프레임의 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
제2 트랜지스터(T2)의 게이트 전극에 제i 주사선(SLi)을 통해서 턴-온 레벨(로우 레벨)의 주사 신호가 공급되면, 제2 트랜지스터(T2)는 제j 데이터선(DLj)과 스토리지 커패시터(Cst)의 일 전극을 연결시킬 수 있다. 이에 따라, 스토리지 커패시터(Cst)에는 제j 데이터선(DLj)을 통해 인가된 데이터 신호(또는, 데이터 전압)와 제1 전원 전압(ELVDD) 사이의 차이에 따른 전압이 기입될 수 있다. 여기서, 데이터 신호는 감마 전압들(VGS) 중 선택된 하나에 대응할 수 있다.
제1 트랜지스터(T1)는 스토리지 커패시터(Cst)에 기입된 전압에 따라 결정된 구동 전류를 제1 전원선(PL1)으로부터 제2 전원선(PL2)으로 흐르게 할 수 있다. 발광 소자(LD)는 구동 전류의 양에 따른 휘도로 발광할 수 있다.
설명의 편의상, 도 2에서는 데이터 신호를 화소(PXL)의 내부로 전달하기 위한 제2 트랜지스터(T2)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 화소 회로를 도시하였다.
다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 보상 트랜지스터, 제1 노드(N1) 또는 발광 소자(LD)의 애노드 전극을 초기화하기 위한 초기화 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 발광 제어 트랜지스터 등과 같은 각종 트랜지스터들을 추가적으로 더 포함할 수도 있다.
또한, 도 2에서 제1 및 제2 트랜지스터들(T1, T2)은 P형 트랜지스터인 것으로 도시되었으나, 이에 한정되는 것은 아니며, 예를 들어, 화소(PXL)는 N형 트랜지스터를 포함할 수도 있다.
도 3은 도 1의 표시 장치에 포함된 감마 전압 생성부의 일 예를 나타내는 도면이다.
도 3을 참조하면, 감마 전압 생성부(150)는 기준 전압 생성부(210), 기준 전압 보정부, 및 감마 전압 출력부(240)를 포함할 수 있다.
기준 전압 생성부(210)는 제1 소스 전압(VLIN1)에 기초하여 제1 기준 전압(VREG1) 및 제2 기준 전압(VREF1)을 생성 및 출력할 수 있다. 여기서, 제1 기준 전압(VREG1)의 전압 레벨은 제1 전원 전압(ELVDD)의 전압 레벨보다 높고, 제2 기준 전압(VREF1)의 전압 레벨은 제2 전원 전압(ELVSS)의 전압 레벨보다 낮을 수 있다. 예를 들어, 제1 기준 전압(VREG1)의 전압 레벨은 약 5.7V이고, 제2 기준 전압(VREF1)의 전압 레벨은 약 0.5V일 수 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 제1 기준 전압(VREG1)의 전압 레벨은 제1 전원 전압(ELVDD)의 전압 레벨보다 낮을 수도 있다.
또한, 기준 전압 생성부(210)는 제3 기준 전압(NELVDD)(또는, 기준 목표 전압)을 출력할 수 있다. 제3 기준 전압(NELVDD)은 제1 전원 전압(ELVDD)에 대응하며, 예를 들어, 제1 전원 전압(ELVDD)의 목표 전압, 즉, 표시부(110)의 화소(PXL)를 정상적으로 구동하기 위한 제1 전원 전압(ELVDD)의 목표 전압일 수 있다. 제3 기준 전압(NELVDD)의 전압 레벨은 제1 기준 전압(VREG1)의 전압 레벨보다 낮고 제2 기준 전압(VREF1)의 전압 레벨보다 높을 수 있다. 예를 들어, 제3 기준 전압(NELVDD)의 전압 레벨은 약 2.8V일 수 있다.
제1 기준 전압(VREG1), 제2 기준 전압(VREF1), 및 제3 기준 전압(NELVDD) 각각의 전압 레벨은 제품 생산시 수행되는 감마 전압 설정 공정을 통해 기 결정될 수 있다. 감마 전압 설정 공정에서 표시 장치(100)는 전원 공급부(160)가 아닌 별도의 테스트 장치에 연결될 수 있고, 테스트 장치로부터 테스트 전원 전압(예를 들어, 제1 전원 전압(ELVDD))을 제공받을 수 있다. 제1 기준 전압(VREG1), 제2 기준 전압(VREF1), 및 제3 기준 전압(NELVDD) 각각의 전압 레벨은 테스트 전원 전압에 대응하여 설정될 수 있다.
일 실시예에서, 기준 전압 생성부(210)는 제1 기준 전압(VREG1)을 출력하는 제1 기준 전압 생성 회로(211), 제2 기준 전압(VREF1)을 출력하는 제2 기준 전압 생성 회로(212), 및 제3 기준 전압(NELVDD)을 출력하는 제3 기준 전압 생성 회로(213)(또는, 목표 전압 생성 회로)를 포함할 수 있다. 실시예에 따라, 제3 기준 전압 생성 회로(213)는 생략될 수도 있다.
일 실시예에서, 기준 전압 생성부(210)는 제1 소스 전압(VLIN1) 및 제2 소스 전압(VSSA_REF) 사이에 연결되는 저항 스트링을 이용하여 복수의 분배 전압들을 출력할 수 있다. 여기서, 제2 소스 전압(VSSA_REF)은 그라운드 전압일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 제1 기준 전압 생성 회로(211)는 디코더를 이용하여 분배 전압들 중 하나의 분배 전압을 선택하고, 버퍼를 이용하여 상기 하나의 분배 전압을 비반전 증폭하여 제1 기준 전압(VREG1)으로서 출력할 수 있다. 상기 버퍼는, 증폭기와 저항들을 포함하며, 증폭기의 비반전 단자(+)에 하나의 분배 전압이 인가되며, 저항들 중 하나는 증폭기의 반전 단자(-)와 출력 단자 사이에 연결되며, 저항들 중 다른 하나는 증폭기의 반전 단자(-)와 제2 소스 전압(VSSA_REF) 사이에 연결될 수 있다. 증폭기는 제1 소스 전압(VLIN1) 및 제3 소스 전압(VSSA)을 구동 전원들로서 공급받을 수 있으며, 예를 들어, 제3 소스 전압(VSSA)은 제2 소스 전압(VSSA_REF)과 같을 수 있으나, 이에 한정되는 것은 아니다.
유사하게, 제2 기준 전압 생성 회로(212)는 디코더를 이용하여 분배 전압들 중 다른 하나의 분배 전압을 선택하고, 버퍼를 이용하여 상기 다른 하나의 분배 전압을 비반전 증폭하여 제2 기준 전압(VREF1)으로서 출력할 수 있다. 제3 기준 전압 생성 회로(213)는 디코더를 이용하여 분배 전압들 중 또 다른 하나의 분배 전압을 선택하고, 버퍼를 이용하여 상기 또 다른 하나의 분배 전압을 비반전 증폭하여 제3 기준 전압(NELVDD)으로서 출력할 수 있다. 제2 기준 전압 생성 회로(212) 및 제3 기준 전압 생성 회로(213) 각각의 구성은, 제1 기준 전압 생성 회로(211)의 구성과 실질적으로 동일하거나 유사할 수 있다.
기준 전압 보정부는 외부 전원 전압(ELVDD_EXT) 및 이에 대응하는 목표 전압을 이용하여 제1 기준 전압(VERG1) 및 제2 기준 전압(VREF1)을 보정하여 제1 보정된 기준 전압(AVC_VREG1) 및 제2 보정된 기준 전압(AVC_VREF1)을 생성할 수 있다. 여기서, 제1 보정된 기준 전압(AVC_VREG1)은 감마 전압들(VGS) 중에서 최대 감마 전압(GAMMA_TOP)(예를 들어, 최소 계조에 대응하는 감마 전압)과 같을 수 있다. 제2 보정된 기준 전압(AVC_VREF1)은 감마 전압들(VGS) 중에서 최소 감마 전압(GAMMA_BOTTOM)(예를 들어, 최대 계조에 대응하는 감마 전압)과 같을 수 있다.
기준 전압 보정부는 기준 전압 생성부(210)에서 생성된 제3 기준 전압(NELVDD)을 목표 전압으로 이용하거나, 제1 기준 전압(VREG1), 제2 기준 전압(VREF1), 제2 소스 전압(VSSA_REF) 중 적어도 하나에 기초하여 목표 전압을 설정할 수 있다.
기준 전압 보정부는 제1 기준 전압 보정부(220)(또는, 제1 기준 전압 보정 블록) 및 제2 기준 전압 보정부(230)(또는, 제2 기준 전압 보정 블록)을 포함할 수 있다.
제1 기준 전압 보정부(220)는, 제1 기준 전압(VREG1)을 외부 전원 전압(ELVDD_EXT)에 연동시켜 제1 보정된 기준 전압(AVC_VREG1)을 출력하거나 생성할 수 있다. 달리 말해, 제1 기준 전압 보정부(220)는, 외부 전원 전압(ELVDD_EXT)에 기초하여 제1 기준 전압(VREG1)을 보정하여 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다. 예를 들어, 제1 기준 전압 보정부(220)는 제1 기준 전압(VREG1)에 외부 전원 전압(ELVDD_EXT)의 직류(DC) 오프셋과 교류 변동(AC fluctuation)를 반영하여, 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다.
실시예들에서, 제1 기준 전압 보정부(220)는, 제1 기준 전압(VREG1), 제3 기준 전압(NELVDD), 및 제2 소스 전압(VSSA_REF) 중 하나에 대응하는 목표 전압을 설정하고, 상기 목표 전압과 상기 외부 전원 전압(ELVDD_EXT) 간의 차이를 제1 기준 전압(VREG1)에 반영하여, 제1 보정된 기준 전압(AVC_VREG1)을 출력할 수 있다.
참고로, 전원 공급부(160)로부터 표시부(110)에 제공되는 제1 전원 전압(ELVDD)은, 감마 전압 설정 공정에서 이용되는 테스트 장치의 테스트 전원 전압과 편차를 가질 수 있다. 예를 들어, 감마 전압 설정 공정시 표시 장치(100)와 테스트 장치를 연결하기 위한 커넥터의 저항과, 표시부(110)와 전원 공급부(160)를 연결하기 위한 커넥터의 저항이 상호 다를 수 있다.
또한, 배선 저항 및 배선 간 커패시턴스 등 다양한 원인에 의해 화소(PXL, 도 2)에 실제 인가되는 제1 전원 전압(ELVDD)이 변하는 경우, 화소(PXL) 내 발광 소자(LD)에 원하는 구동 전류가 흐르지 않고, 표시 장치(10)의 표시 품질이 저하될 수 있다.
따라서, 제1 기준 전압 보정부(220)는 제1 전원 전압(ELVDD)의 목표 전압과 외부 전원 전압(ELVDD_EXT)에 기초하여 제1 기준 전압(VREG1)을 보정하여, 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다.
제1 기준 전압 보정부(220)는 제1 입력단(IN1), 제2 입력단(IN2), 제3 입력단(IN3), 및 제4 입력단(IN4)을 포함하고(또는, 제1 입력 노드, 제2 입력 노드, 제3 입력 노드, 및 제4 입력 노드에 연결되고), 외부 전원 전압(ELVDD_EXT)은 제1 입력단(IN1)(또는, 제1 입력 노드)에 인가되며, 제1 기준 전압(VREG1)은 제2 입력단(IN2)(또는, 제2 입력 노드)에 인가되고, 제3 기준 전압(NELVDD)은 제3 입력단(IN3)(또는, 제3 입력 노드)에 인가되며, 제2 소스 전압(VSSA_REF)은 제4 입력단(IN4)(또는, 제4 입력 노드)에 인가될 수 있다. 제1 기준 전압 보정부(220)의 출력단(OUT)(또는, 제1 출력 노드)을 통해 제1 보정된 기준 전압(AVC_VREG1)이 출력될 수 있다. 실시예에 따라, 제3 입력단(IN3) 및 제4 입력단(IN4) 중 적어도 하나는 생략될 수도 있다.
제1 기준 전압 보정부(220)의 보다 구체적인 구성 및 동작에 대해서는 도 4 내지 도 9, 도 11, 및 도 12를 참조하여 후술하기로 한다.
유사하게, 제2 기준 전압 보정부(230)는, 제2 기준 전압(VREF1)을 외부 전원 전압(ELVDD_EXT)에 연동시켜 제2 보정된 기준 전압(AVC_VREF1)을 출력할 수 있다. 달리 말해, 제2 기준 전압 보정부(230)는, 외부 전원 전압(ELVDD_EXT)에 기초하여 제2 기준 전압(VREF1)을 보정하여 제2 보정된 기준 전압(AVC_VREF1)을 출력할 수 있다.
실시예들에서, 제2 기준 전압 보정부(230)는, 제2 기준 전압(VREF1) 또는 제3 기준 전압(NELVDD)에 대응하는 목표 전압을 설정하고, 상기 목표 전압과 상기 외부 전원 전압(ELVDD_EXT) 간의 차이를 제2 기준 전압(VREF1)에 반영하여, 제2 보정된 기준 전압(AVC_VREF1)을 출력할 수 있다.
제2 기준 전압 보정부(230)는 제1 입력단(IN1), 제2 입력단(IN2), 및 제3 입력단(IN3)을 포함하고(또는, 제1 입력 노드, 제5 입력 노드, 및 제3 입력 노드에 연결되고), 외부 전원 전압(ELVDD_EXT)은 제1 입력단(IN1)(또는, 제1 입력 노드)에 인가되며, 제2 기준 전압(VREF1)은 제2 입력단(IN2)(또는, 제5 입력 노드)에 인가되고, 제3 기준 전압(NELVDD)은 제3 입력단(IN3)(또는, 제3 입력 노드)에 인가될 수 있다. 제2 기준 전압 보정부(230)의 출력단(OUT)(또는, 제2 출력 노드)을 통해 제2 보정된 기준 전압(AVC_VREF1)이 출력될 수 있다. 실시예에 따라, 제3 입력단(IN3)은 생략될 수도 있다.
제2 기준 전압 보정부(230)의 보다 구체적인 구성 및 동작에 대해서는 도 10 내지 도 12, 도 15, 및 도 16을 참조하여 후술하기로 한다.
감마 전압 출력부(240)는 제1 보정된 기준 전압(AVC_VREG1) 및 제2 보정된 기준 전압(AVC_VREF1)을 분압하여 감마 전압들(VGS)을 출력할 수 있다.
감마 전압 출력부(240)는 감마 저항 스트링(RST_GAMMA)을 포함할 수 있다.
감마 저항 스트링(RST_GAMMA)은 직렬 연결된 복수 개의 저항들로 구성되며, 저항들에 의해 제1 보정된 기준 전압(AVC_VREG1)및 제2 보정된 기준 전압(AVC_VREF1) 간의 전압이 분압될 수 있다. 분압된 전압들 중 적어도 일부는 감마 전압들(VGS)로서 출력될 수 있다. 예를 들어, 감마 저항 스트링(RST_GAMMA)은 제1 보정된 기준 전압(AVC_VREG1) 및 제2 보정된 기준 전압(AVC_VREF1) 간의 전압을 2048개의 전압들로 분압할 수 있다. 예를 들어, 저항들은 상호 동일한 저항 값을 가지며, 분압된 전압들(또는, 감마 전압들(VGS))은 선형적이거나 상호 등간격을 가질 수 있다. 다른 예로, 저항들은 상호 다른 저항 값들을 가지며 분압된 전압들(또는, 감마 전압들(VGS))은 비선형적이며, 예를 들어, 2.2의 감마 특성(또는, 감마 값)을 가질 수도 있다.
한편, 도 3에서 감마 전압 출력부(240)는 하나의 감마 저항 스트링(RST_GAMMA)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 감마 전압 출력부(240)는 2개 저항 스트링들, 디코더들(또는, 멀티플렉서들), 및 감마 증폭기들을 포함하여 구성되며, 첫번째 저항 스트링을 통해 제1 보정된 기준 전압(AVC_VREG1) 및 제2 보정된 기준 전압(AVC_VREF1) 간의 전압이 분압되며, 디코더들을 통해 기준 감마 전압들(예를 들어, 10개의 기준 감마 전압들)이 선택되고 감마 증폭기들을 통해 상기 기준 감마 전압들이 출력되며, 두번째 저항 스트링을 통해 상기 기준 감마 전압들이 복수의 전압들(예를 들어, 2048개의 전압들)로 분압될 수도 있다. 감마 전압 출력부(240)는 2개의 기준 전압들(예를 들어, 제1 보정된 기준 전압(AVC_VREG1) 및 제2 보정된 기준 전압(AVC_VREF1))을 이용하여 복수의 감마 전압들(VGS)을 생성하는 범주에서 다양한 구조를 가질 수 있다.
감마 전압들(VGS)은 데이터 구동부(130)에 제공될 수 있다. 데이터 구동부(130)의 디지털-아날로그 컨버터(DAC)는 영상 데이터(DATA2) 내 계조값(또는, 데이터 값)에 대응하는 감마 전압들(VGS) 중 하나의 감마 전압을 선택하고, 데이터 구동부(130)의 버퍼(SC_AMP)(또는, 소스 증폭기)는 상기 하나의 감마 전압을 데이터 신호로서 출력할 수 있다.
한편, 기준 전압 생성부(210), 제1 기준 전압 보정부(220), 제2 기준 전압 보정부(230), 및 감마 전압 출력부(240)는 감마 전압 생성부(150) 내 특정 노드들(예를 들어, 입력단들(IN1, IN2, IN3, IN4) 및 출력단(OUT)에 대응하는 노드들)을 기준으로 개념적으로 구분되었다. 실시예에 따라, 제1 기준 전압 보정부(220) 및 제2 기준 전압 보정부(230)는 하나의 기준 전압 보정부로 호칭될 수 있다. 실시예에 따라, 제1 기준 전압 생성 회로(211) 및 제1 기준 전압 보정부(220)가 제1 기준 전압 생성부로 호칭되고, 제2 기준 전압 생성 회로(212) 및 제2 기준 전압 보정부(230)가 제2 기준 전압 생성부로 호칭될 수도 있다.
도 4는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 일 예를 나타내는 도면이다. 도 5는 도 4의 제1 기준 전압 보정부에서 측정되는 신호들을 나타내는 파형도이다.
도 3, 도 4, 및 도 5를 참조하면, 제1 기준 전압 보정부(220_1)는 제1 증폭기(AMP1)(또는, 차동 증폭기), 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 및 제4 저항(R4)을 포함할 수 있다. 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 및 제4 저항(R4)은 상호 동일한 저항 값을 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 및 제4 저항(R4) 각각은 선 저항에 해당하거나 별도의 구성 요소로 구성될 수 있다.
제1 증폭기(AMP1)는 제1 소스 전압(VLIN1) 및 제3 소스 전압(VSSA)을 구동 전원들로서 공급받을 수 있으며, 예를 들어, 제3 소스 전압(VSSA)은 제2 소스 전압(VSSA_REF)과 같을 수 있으나, 이에 한정되는 것은 아니다.
제1 저항(R1)은 제1 입력단(IN1)(또는, 제1 입력 노드)과 제1 증폭기(AMP1)의 비반전 단자(+)(또는, 제1 단자) 사이에 연결되며, 제2 저항(R2)은 제2 입력단(IN2)(또는, 제2 입력 노드)과 제1 증폭기(AMP1)의 비반전 단자(+) 사이에 연결될 수 있다. 제1 입력단(IN1)에는 외부 전원 전압(ELVDD_EXT)이 인가되며, 제2 입력단(IN2)에는 제1 기준 전압(VREG1)이 인가될 수 있다. 이 경우, 제1 증폭기(AMP1)의 비반전 단자(+)에는 외부 전원 전압(ELVDD_EXT) 및 제1 기준 전압(VREG1)의 중간 값(또는, 평균 값)이 인가될 수 있다.
제3 저항(R3)은 제3 입력단(IN3)(또는, 제3 입력 노드)과 제1 증폭기(AMP1)의 반전 단자(-)(또는, 제2 단자) 사이에 연결되며, 제4 저항(R4)은 제1 증폭기(AMP1)의 반전 단자(-)와 제1 증폭기(AMP1)의 출력 단자(또는, 출력단(OUT), 제1 출력 노드) 사이에 연결될 수 있다. 제3 입력단(IN3)에는 제3 기준 전압(NELVDD)이 인가될 수 있다.
이 경우, 제1 기준 전압 보정부(220_1)는 아래의 수학식 1에 따른 제1 보정된 기준 전압(AVC_VREG1)을 출력할 수 있다.
[수학식 1]
AVC_VREG1 = (NELVDD - ELVDD_EXT) + VREG1
즉, 제1 보정된 기준 전압(AVC_VREG1)은, 제3 기준 전압(NELVDD)과 외부 전원 전압(ELVDD_EXT) 간의 전압차가 제1 기준 전압(VREG1)에 더해진 값에 비례할 수 있다. 달리 말해, 외부 전원 전압(ELVDD_EXT)의 직류(DC) 오프셋과 교류 변동에 따라 제1 기준 전압(VREG1)이 보정될 수 있다. 이 경우, 외부 전원 전압(ELVDD_EXT)의 변동이 반영된 제1 보정된 기준 전압(AVC_VREG1)에 기초하여 감마 전압 출력부(240)에서 감마 전압들(VGS)이 생성되며, 데이터 구동부(130)에서 외부 전원 전압(ELVDD_EXT)의 변동이 반영된 감마 전압들(VGS)에 기초하여 데이터 신호가 생성될 수 있다. 따라서, 도 2의 화소(PXL)는 원하는 휘도를 가지고 발광하며, 외부 전원 전압(ELVDD_EXT)(또는, 제1 전원 전압(ELVDD))의 변동에 기인한 표시 장치(100)의 표시 품질의 저하가 방지될 수 있다.
다만, 도 5에 도시된 바와 같이, 제1 기준 전압(VREG1)의 위상과 크기(또는, 진폭)가 제3 기준 전압(NELVDD)의 위상과 크기가 다른 경우, 제1 보정된 기준 전압(AVC_VREG1)에 노이즈가 포함될 수 있다. 예를 들어, 제1 기준 전압 생성 회로(211, 도 3 참고)의 버퍼와 제3 기준 전압 생성 회로(213, 도 3 참고)의 버퍼의 특성 차이 등으로 인해, 제1 기준 전압(VREG1)의 위상이 제3 기준 전압(NELVDD)의 위상과 달라질 수 있다.
예를 들어, 제3 기준 전압(NELVDD)은 약 2.8V이고, 외부 전원 전압(ELVDD_EXT)은 약 2.8V이며, 제1 기준 전압(VREG1)은 약 5.7V이고, 제3 기준 전압(NELVDD)의 위상과 진폭은 외부 전원 전압(ELVDD_EXT)의 위상과 진폭과 다를 수 있다. 이 경우, 수학식 1에 따라, 제1 보정된 기준 전압(AVC_VREG1)은 "5.7V + α(즉, 노이즈)"(즉, 2.8 V - 2.8V + 5.7V + α)일 수 있다. 도 5에 도시된 바와 같이, 제1 기준 전압 보정부(220_1)로부터 실제 출력되는 제1 보정된 기준 전압(AVC_VREG1_REAL)은 이상적인 제1 보정된 기준 전압(AVC_VREG1_IDEAL)(즉, 직류)과는 달리, 교류 형태의 노이즈를 포함할 수 있다.
따라서, 제1 기준 전압(VREG1)의 위상과 크기(또는, 진폭)가 제3 기준 전압(NELVDD)의 위상과 크기가 다른 경우, 제1 기준 전압 보정부(220, 도 3 참고)는 제1 기준 전압(VREG1) 및 제2 소스 전압(VSSA_REF) 중 적어도 하나를 이용하여, 제1 기준 전압(VREG1)을 외부 전원 전압(ELVDD_EXT)에 연동하는 과정에서 발생하는 노이즈를 제거할 수 있다.
도 6은 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 다른 예를 나타내는 도면이다. 도 7은 도 6의 제1 기준 전압 보정부에서 측정되는 신호들을 나타내는 파형도이다.
도 3, 도 4, 도 6, 및 도 7을 참조하면, 도 4의 제1 기준 전압 보정부(220_1)와 비교하여, 도 6의 제1 기준 전압 보정부(220_2)는 저항 스트링(RST) 및 디코더(DEC)를 더 포함할 수 있다. 저항 스트링(RST) 및 디코더(DEC)를 제외하고, 도 6의 제1 기준 전압 보정부(220_2)는 도 4의 제1 기준 전압 보정부(220_1)와 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
저항 스트링(RST)(또는, 제1 저항 스트링)은 제2 입력단(IN2) 및 제2 소스 전압(VSSA_REF) 사이에 연결된 복수의 저항들을 이용하여 제1 기준 전압(VREG1) 및 제2 소스 전압(VSSA_REF) 사이의 전압을 분압하며, 디코더(DEC)(또는, 제1 디코더)는 분압된 전압들 중 하나를 선택하여 제1 목표 전압(NVREG1)으로서 출력할 수 있다. 제3 저항(R3)은 디코더(DEC)의 출력단 및 제1 증폭기(AMP1)의 반전 단자(-) 사이에 연결될 수 있다. 제1 목표 전압(NVREG1)은 디코더(DEC)의 제어를 통해 제3 기준 전압(NELVDD)과 실질적으로 동일한 직류 성분을 갖도록 설정되며, 제1 기준 전압(VREG1)에 기초하여 생성됨에 따라, 제1 기준 전압(VREG1)의 위상(및 진폭)과 유사한 위상(및 진폭)을 가질 수 있다. 즉, 도 4에 도시된 제3 기준 전압(NELVDD) 대신에, 제1 기준 전압(VREG1)의 위상(및 진폭)과 유사한 위상(및 진폭)을 가지는 제1 목표 전압(NVREG1)이 생성되고, 수학식 1에 적용될 수 있다.
도 7에 도시된 바와 같이, 제1 기준 전압 보정부(220_2)로부터 실제 출력되는 제1 보정된 기준 전압(AVC_VREG1_REAL)은 이상적인 제1 보정된 기준 전압(AVC_VREG1_IDEAL)(즉, 직류)과 유사해지거나 평탄해 질 수 있다. 즉, 제1 기준 전압(VREG1)의 노이즈가 제거될 수 있다.
도 6 및 도 7을 참조하여 설명한 바와 같이, 제1 기준 전압 보정부(220_2)는 제1 기준 전압(VREG1)을 분압하여 제1 기준 전압(VREG1)의 노이즈와 유사한 노이즈를 가지는 제1 목표 전압(NVREG1)을 생성하고, 제1 기준 전압(VREG1), 외부 전원 전압(ELVDD_EXT), 및 제1 목표 전압(NVREG1)을 이용하여 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다. 따라서, 제1 보정된 기준 전압(AVC_VREG1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제1 기준 전압(VREG1)의 노이즈는 제1 목표 전압(NVREG1)에 의해 제거될 수 있다.
도 8은 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면이다.
도 3, 도 4, 도 7, 및 도 8을 참조하면, 제3 저항(R3)의 연결 구성을 제외하고, 도 8의 제1 기준 전압 보정부(220_3)는 도 4의 제1 기준 전압 보정부(220_1)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제3 저항(R3)은 제4 입력단(IN4)(또는, 제4 입력 노드)과 제1 증폭기(AMP1)의 반전 단자(-) 사이에 연결될 수 있다. 제4 입력단(IN4)에는 제2 소스 전압(VSSA_REF)이 인가될 수 있다. 여기서, 제2 소스 전압(VSSA_REF)은 그라운드 전압일 수 있다. 즉, 제1 기준 전압 보정부(220_3)는 제2 소스 전압(VSSA_REF)을 목표 전압으로 설정할 수 있다.
참고로, 제1 기준 전압(VREG1)의 노이즈는 제2 소스 전압(VSSA_REF1)(및 제1 기준 전압 생성 회로(211)의 버퍼)를 통해 유입된 것일 수도 있다. 따라서, 제1 기준 전압 보정부(220_3)는 도 4에 도시된 제3 기준 전압(NELVDD) 대신에 제2 소스 전압(VSSA_REF)을 이용하여 제1 기준 전압(VREG1)의 노이즈를 제거할 수 있다. 즉, 수학식 1에 제3 기준 전압(NELVDD) 대신에 제2 소스 전압(VSSA_REF)이 적용될 수 있다.
이 경우에도, 도 7에 도시된 바와 같이, 제1 기준 전압 보정부(220_3)로부터 실제 출력되는 제1 보정된 기준 전압(AVC_VREG1_REAL)은 이상적인 제1 보정된 기준 전압(AVC_VREG1_IDEAL)(즉, 직류)과 유사해지거나 평탄해 질 수 있다.
도 8을 참조하여 설명한 바와 같이, 제1 기준 전압 보정부(220_3)는 제1 기준 전압(VREG1), 외부 전원 전압(ELVDD_EXT), 및 제2 소스 전압(VSSA_REF)을 이용하여 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다. 따라서, 제1 보정된 기준 전압(AVC_VREG1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제2 소스 전압(VSSA_REF)(또는, 그라운드 전압)에 기인한 제1 기준 전압(VREG1)의 노이즈는 제2 소스 전압(VSSA_REF)에 의해 제거될 수 있다.
도 9는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면이다.
도 3 내지 도 9를 참조하면, 도 4의 제1 기준 전압 보정부(220_1)와 비교하여, 도 9의 제1 기준 전압 보정부(220_4)는 저항 스트링(RST)(또는, 제1 저항 스트링), 디코더(DEC)(또는, 제1 디코더), 및 멀티플렉서(MUX)(또는, 선택기)를 더 포함할 수 있다.
저항 스트링(RST) 및 디코더(DEC)는 도 6을 참조하여 설명한 저항 스트링(RST) 및 디코더(DEC)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
멀티플렉서(MUX)는 3개의 입력 단자들을 포함할 수 있다. 멀티플렉서(MUX)의 제1 입력 단자는 디코더(DEC)의 출력단에 연결되며, 제1 목표 전압(NVREG1)이 인가될 수 있다. 멀티플렉서(MUX)의 제2 입력 단자는 제3 입력단(IN3)(또는, 제3 입력 노드)에 연결되며, 제3 기준 전압(NELVDD)이 인가될 수 있다. 멀티플렉서(MUX)의 제3 입력 단자는 제4 입력단(IN4)(또는, 제4 입력 노드)에 연결되며, 제2 소스 전압(VSSA_REF)이 인가될 수 있다. 제3 저항(R3)은 멀티플렉서(MUX)의 출력단 및 제1 증폭기(AMP1)의 반전 단자(-) 사이에 연결될 수 있다.
멀티플렉서(MUX)는 제1 선택 신호(AVREG1_IN_SEL)에 기초하여 입력 단자들 중 하나에 인가된 신호를 선택하여 출력할 수 있다. 제1 선택 신호(AVREG1_IN_SEL)는 외부(예를 들어, 타이밍 제어부, 설정핀)로부터 제공될 수 있다. 예를 들어, 제1 선택 신호(AVREG1_IN_SEL)는 2비트의 값을 가지며, 제1 선택 신호(AVREG1_IN_SEL)의 값이 "00"인 경우 제1 목표 전압(NVREG1)이 출력되고, 제1 선택 신호(AVREG1_IN_SEL)의 값이 "01"인 경우 제3 기준 전압(NELVDD)이 출력되며, 제1 선택 신호(AVREG1_IN_SEL)의 값이 "10"인 경우 제2 소스 전압(VSSA_REF)이 출력될 수 있다. 제1 기준 전압 보정부(220_4)를 포함하는 감마 전압 생성부(150)가 표시 장치(100, 도 1 참고)에 실장된 경우, 제1 선택 신호(AVREG1_IN_SEL)의 값을 변경하면서 감마 전압들(VGS)을 측정하는 방식으로, 제1 보정된 기준 전압(AVC_VREG1)을 최적화하는 제1 선택 신호(AVREG1_IN_SEL)의 값이 설정될 수 있다. 즉, 도 4의 제1 기준 전압 보정부(220_1), 도 6의 제1 기준 전압 보정부(220_2), 및 도 8의 제1 기준 전압 보정부(220_3)가 선택적으로 사용될 수 있다.
도 9을 참조하여 설명한 바와 같이, 제1 기준 전압 보정부(220_4)는 제1 기준 전압(VREG1)을 분압하여 제1 기준 전압(VREG1)의 노이즈와 유사한 노이즈를 가지는 제1 목표 전압(NVREG1)을 생성하고, 제3 기준 전압(NELVDD), 제1 목표 전압(NVREG1), 및 제2 소스 전압(VSSA_REF) 중 하나를 선택하며(또는 목표 전압으로 설정하고), 상기 선택된 하나(또는, 설정된 목표 전압), 제1 기준 전압(VREG1), 및 외부 전원 전압(ELVDD_EXT)을 이용하여 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다. 따라서, 제1 보정된 기준 전압(AVC_VREG1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제품별로 다양한 형태로 발생하는 제1 기준 전압(VREG1)의 노이즈는 제3 기준 전압(NELVDD), 제1 목표 전압(NVREG1), 및 제2 소스 전압(VSSA_REF) 중 선택된 하나에 의해 제거될 수 있다.
도 10은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 일 예를 나타내는 도면이다.
도 3, 및 도 10을 참조하면, 제2 기준 전압 보정부(230_1)는 제2 증폭기(AMP2)(또는, 차동 증폭기), 제5 저항(R5), 제6 저항(R6), 제7 저항(R7), 및 제8 저항(R8)을 포함할 수 있다. 제5 저항(R5), 제6 저항(R6), 제7 저항(R7), 및 제8 저항(R8)은 상호 동일한 저항 값을 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 제5 저항(R5), 제6 저항(R6), 제7 저항(R7), 및 제8 저항(R8) 각각은 선 저항에 해당하거나 별도의 구성 요소로 구성될 수 있다.
제2 증폭기(AMP2)는 제1 소스 전압(VLIN1) 및 제3 소스 전압(VSSA)을 구동 전원들로서 공급받을 수 있으며, 예를 들어, 제3 소스 전압(VSSA)은 제2 소스 전압(VSSA_REF)과 같을 수 있으나, 이에 한정되는 것은 아니다.
제5 저항(R5)은 제1 입력단(IN1)(또는, 제1 입력 노드)과 제2 증폭기(AMP2)의 비반전 단자(+) 사이에 연결되며, 제6 저항(R6)은 제2 입력단(IN2)(또는, 제5 입력 노드)과 제2 증폭기(AMP2)의 비반전 단자(+) 사이에 연결될 수 있다. 제1 입력단(IN1)에는 외부 전원 전압(ELVDD_EXT)이 인가되며, 제2 입력단(IN2)에는 제2 기준 전압(VREF1)이 인가될 수 있다. 이 경우, 제2 증폭기(AMP2)의 비반전 단자(+)에는 외부 전원 전압(ELVDD_EXT) 및 제2 기준 전압(VREF1)의 중간 값(또는, 평균 값)이 인가될 수 있다.
제7 저항(R7)은 제3 입력단(IN3)(또는, 제3 입력 노드)과 제2 증폭기(AMP2)의 반전 단자(-) 사이에 연결되며, 제8 저항(R8)은 제2 증폭기(AMP2)의 반전 단자(-)와 제2 증폭기(AMP2)의 출력 단자(또는, 출력단(OUT), 제2 출력 노드) 사이에 연결될 수 있다. 제3 입력단(IN3)에는 제3 기준 전압(NELVDD)이 인가될 수 있다.
이 경우, 제2 기준 전압 보정부(230_1)는 아래의 수학식 2에 따른 제2 보정된 기준 전압(AVC_VREF1)을 출력할 수 있다.
[수학식 2]
AVC_VREF1 = (NELVDD - ELVDD_EXT) + VREF1
즉, 제2 보정된 기준 전압(AVC_VREF1)은 제3 기준 전압(NELVDD)과 외부 전원 전압(ELVDD_EXT) 간의 전압차가 제2 기준 전압(VREF1)에 더해진 값에 비례할 수 있다. 즉, 외부 전원 전압(ELVDD_EXT)의 직류(DC) 오프셋과 교류 변동에 따라 제2 기준 전압(VREF1)이 보정될 수 있다.
다만, 도 5를 참조하여 설명한 제1 기준 전압(VREG1) 및 제3 기준 전압(NELVDD)과의 관계와 유사하게, 제2 기준 전압(VREF1)의 위상과 크기(또는, 진폭)가 제3 기준 전압(NELVDD)의 위상과 크기가 다른 경우, 제2 보정된 기준 전압(AVC_VREF1)에 노이즈가 포함될 수 있다. 즉, 제2 기준 전압 보정부(230_1)로부터 실제 출력되는 제2 보정된 기준 전압은 이상적인 제2 보정된 기준 전압(즉, 직류)과는 달리, 교류 형태의 노이즈를 포함할 수 있다.
따라서, 제2 기준 전압(VREF1)의 위상과 크기(또는, 진폭)가 제3 기준 전압(NELVDD)의 위상과 크기가 다른 경우, 제2 기준 전압 보정부(230, 도 3 참고)는, 제3 기준 전압(NELVDD) 대신에, 제2 기준 전압(VREF1)에 기초한 제2 목표 전압(NVREF1, 도 11 참고)을 생성하여 제2 기준 전압(VREF1)의 노이즈를 제거할 수 있다.
도 11은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 다른 일 예를 나타내는 도면이다.
도 3, 도 10, 및 도 11을 참조하면, 도 10의 제2 기준 전압 보정부(230_1)와 비교하여, 도 11의 제2 기준 전압 보정부(230_2)는 저항 스트링(RST) 및 디코더(DEC)를 더 포함할 수 있다. 저항 스트링(RST) 및 디코더(DEC)를 제외하고, 도 11의 제2 기준 전압 보정부(230_2)는 도 10의 제2 기준 전압 보정부(230_1)와 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
저항 스트링(RST)(또는, 제2 저항 스트링)은 제2 입력단(IN2) 및 제2 소스 전압(VSSA_REF) 사이에 연결된 복수의 저항들을 이용하여 제2 기준 전압(VREF1) 및 제2 소스 전압(VSSA_REF) 사이의 전압을 분압하며, 디코더(DEC)(또는, 제2 디코더)는 분압된 전압들 중 하나를 선택하여 제2 목표 전압(NVREF1)으로서 출력할 수 있다.
제6 저항(R6)은 디코더(DEC)의 출력단 및 제2 증폭기(AMP2)의 비반전 단자(+) 사이에 연결될 수 있다. 제7 저항(R7)은 제2 입력단(IN2)(또는, 제5 입력 노드)과 제2 증폭기(AMP2)의 반전 단자(-) 사이에 연결될 수 있다.
제2 목표 전압(NVREF1)은 제2 기준 전압(VREF1)과 제2 소스 전압(VSSA_REF)을 분압하여 생성되며, 제2 기준 전압(VREF1)의 전압 레벨은 외부 전원 전압(ELVDD_EXT)의 전압 레벨보다 낮을 수 있다. 이 경우, 제2 목표 전압(NVREF1)의 전압 레벨은 외부 전원 전압(ELVDD_EXT)의 전압 레벨보다 낮으며, 제2 목표 전압(NVREF1)은 외부 전원 전압(ELVDD_EXT)의 비교 기준이 되기에 적합하지 않을 수 있다. 따라서, 도 11의 제2 기준 전압 보정부(230_2)는 외부 전원 전압(ELVDD_EXT)과 제2 기준 전압(VREF1)의 전압차에 비례하여 제2 목표 전압(NVREF1)을 보상하는 형태로 구현될 수 있다.
이 경우, 제2 기준 전압 보정부(230_2)는 아래의 수학식 3에 따른 제2 보정된 기준 전압(AVC_VREF1)을 출력할 수 있다.
[수학식 3]
AVC_VREF1 = ELVDD_EXT - VREF1 + NVREF1
예를 들어, 외부 전원 전압(ELVDD_EXT)은 약 2.8V이며, 제2 기준 전압(VREF1)은 약 2.8V이고, 제2 목표 전압(NVREF1)은 약 0.5V이며, 제2 기준 전압(VREF1)에 기초하여 생성된 제2 목표 전압(NVREF1)은 제2 기준 전압(VREF1)의 위상과 동일한 위상을 가질 수 있다. 이 경우, 수학식 3에 따라, 제2 보정된 기준 전압(AVC_VREF1)은 약 0.5V(2.8 V - 2.8V + 0.5V)일 수 있다. 도 7을 참조하여 설명한 제1 기준 전압 보정부(220_2)로부터 실제 출력되는 제1 보정된 기준 전압(AVC_VREG1_REAL)과 유사하게, 제2 기준 전압 보정부(230_2)로부터 실제 출력되는 제2 보정된 기준 전압은 이상적인 제2 보정된 기준 전압(즉, 직류)과 유사해지거나 평탄해 질 수 있다.
도 11을 참조하여 설명한 바와 같이, 제2 기준 전압 보정부(230_2)는 제2 기준 전압(VREF1)을 분압하여 제2 기준 전압(VREF1)의 노이즈와 유사한 노이즈를 가지는 제2 목표 전압(NVREF1)을 생성하고, 제2 기준 전압(VREF1), 외부 전원 전압(ELVDD_EXT), 및 제2 목표 전압(NVREF1)을 이용하여 제2 보정된 기준 전압(AVC_VREF1)을 생성할 수 있다. 따라서, 제2 보정된 기준 전압(AVC_VREF1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제2 기준 전압(VREF1) 및 제2 목표 전압(NVREF1)의 노이즈들은 상호 상쇄될 수 있다.
도 12는 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 또 다른 일 예를 나타내는 도면이다.
도 3, 도 10 내지 도 12를 참조하면, 도 10의 제2 기준 전압 보정부(230_1)와 비교하여, 도 11의 제2 기준 전압 보정부(230_3)는 저항 스트링(RST), 디코더(DEC), 제1 멀티플렉서(MUX1), 및 제2 멀티플렉서(MUX2)를 더 포함할 수 있다.
저항 스트링(RST) 및 디코더(DEC)는 도 11을 참조하여 설명한 저항 스트링(RST) 및 디코더(DEC)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 멀티플렉서(MUX1) 및 제2 멀티플렉서(MUX2) 각각은 2개의 입력 단자들을 포함할 수 있다.
제1 멀티플렉서(MUX1)의 제1 입력 단자는 제2 입력단(IN2)(또는, 제5 입력 노드)에 연결되며, 제2 기준 전압(VREF1)이 인가될 수 있다. 제1 멀티플렉서(MUX1)의 제2 입력 단자는 디코더(DEC)의 출력단에 연결되며, 제2 목표 전압(NVREF1)이 인가될 수 있다. 제6 저항(R6)은 제1 멀티플렉서(MUX1)의 출력단 및 제2 증폭기(AMP2)의 비반전 단자(+) 사이에 연결될 수 있다.
제2 멀티플렉서(MUX2)의 제1 입력 단자는 제3 입력단(IN3)(또는, 제3 입력 노드)에 연결되며, 제3 기준 전압(NELVDD)이 인가될 수 있다. 제2 멀티플렉서(MUX2)의 제2 입력 단자는 제2 입력단(IN2)(또는, 제5 입력 노드)에 연결되며, 제2 기준 전압(VREF1)이 인가될 수 있다. 제7 저항(R7)은 제2 멀티플렉서(MUX2)의 출력단 및 제2 증폭기(AMP2)의 반전 단자(-) 사이에 연결될 수 있다.
제1 및 제2 멀티플렉서들(MUX1, MUX2) 각각은 제2 선택 신호(AVREF1_IN_SEL)에 기초하여 입력 단자들 중 하나에 인가된 신호를 선택하여 출력할 수 있다. 제2 선택 신호(AVREF1_IN_SEL)는, 제1 선택 신호(AVREG1_IN_SEL)와 유사하게, 외부(예를 들어, 타이밍 제어부, 설정핀)으로부터 제공될 수 있다. 예를 들어, 제2 선택 신호(AVREF1_IN_SEL)는 1비트의 값을 가질 수 있다. 제2 선택 신호(AVREF1_IN_SEL)의 값이 "0"인 경우, 제1 멀티플렉서(MUX1)로부터 제2 기준 전압(VREF1)이 출력되고 제2 멀티플렉서(MUX2)로부터 제3 기준 전압(NELVDD)이 출력될 수 있다. 제2 선택 신호(AVREF1_IN_SEL)의 값이 "1"인 경우, 제1 멀티플렉서(MUX1)로부터 제2 목표 전압(NVREF1)이 출력되고 제2 멀티플렉서(MUX2)로부터 제2 기준 전압(VREF1)이 출력될 수 있다.
즉, 도 10의 제2 기준 전압 보정부(230_1), 및 도 11의 제2 기준 전압 보정부(230_2)가 선택적으로 사용될 수 있다.
도 12을 참조하여 설명한 바와 같이, 제2 기준 전압 보정부(230_3)는 제2 기준 전압(VREF1)을 분압하여 제2 기준 전압(VREF1)의 노이즈와 유사한 노이즈를 가지는 제2 목표 전압(NVREF1)을 생성하고, 제3 기준 전압(NELVDD) 또는 제2 목표 전압(NVREF1)과, 제2 기준 전압(VREF1), 및 외부 전원 전압(ELVDD_EXT)을 이용하여 제2 보정된 기준 전압(AVC_VREF1)을 생성할 수 있다. 따라서, 제2 보정된 기준 전압(AVC_VREF1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제2 기준 전압(VREF1)의 노이즈는 제3 기준 전압(NELVDD) 또는 제2 목표 전압(NVREF1)에 의해 제거될 수 있다.
도 13 및 도 14는 도 3의 감마 전압 생성부에 포함된 제1 기준 전압 보정부의 또 다른 예를 나타내는 도면들이다.
먼저 도 3, 도 4, 도 7, 도 9, 도 11, 도 12 및 도 13을 참조하면, 멀티플렉서(MUX_1)를 제외하고, 도 13의 제1 기준 전압 보정부(220_5)는 도 9의 제1 기준 전압 보정부(220_4)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
멀티플렉서(MUX_1)는 4개의 입력 단자들을 포함할 수 있다. 멀티플렉서(MUX_1)의 제1, 제2, 및 제3 입력 단자들의 연결 구성은 도 9에 도시된 멀티플렉서(MUX)의 제1, 제2, 및 제3 입력 단자들의 연결 구성과 실질적으로 동일할 수 있다. 또한, 멀티플렉서(MUX_1)의 동작은 도 9를 참조하여 설명한 멀티플렉서(MUX)의 동작과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
멀티플렉서(MUX_1)의 제4 입력 단자에는 제2 목표 전압(NVREF1)이 인가될 수 있다. 예를 들어, 멀티플렉서(MUX_1)의 제4 입력 단자는 도 11의 제2 기준 전압 보정부(230_2)의 디코더(DEC)(또는, 제2 디코더) 또는 도 12의 제2 기준 전압 보정부(230_3)의 디코더(DEC)에 연결될 수 있다. 달리 말해, 제1 기준 전압 보정부(220_5)는, 도 11의 제2 기준 전압 보정부(230_2) 또는 도 12의 제2 기준 전압 보정부(230_3)와 함께, 감마 전압 생성부(150)를 구성할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 기준 전압 보정부(220_5)가 도 11을 참조하여 설명한 저항 스트링(RST)(또는, 제2 저항 스트링) 및 디코더(DEC)(또는, 제2 디코더)를 더 포함하며, 제2 기준 전압(VREF1), 저항 스트링(RST)(또는, 제2 저항 스트링), 및 디코더(DEC)(또는, 제2 디코더)를 이용하여 제2 목표 전압(NVREF1)을 생성할 수도 있다.
멀티플렉서(MUX_1)는 제1 선택 신호(AVREG1_IN_SEL)에 기초하여 입력 단자들 중 하나에 인가된 신호를 선택하여 출력할 수 있다. 예를 들어, 제1 선택 신호(AVREG1_IN_SEL)는 2비트의 값을 가지며, 제1 선택 신호(AVREG1_IN_SEL)의 값이 "11"인 경우 제2 목표 전압(NVREF1)이 출력될 수 있다. 이 경우, 도 14에 도시된 회로가 구성되며, 제2 목표 전압(NVREF1)이 목표 전압으로 이용되고, 수학식 1에 제3 기준 전압(NELVDD) 대신에 제2 목표 전압(NVREF1)이 적용될 수 있다.
도 13 및 도 14를 참조하여 설명한 바와 같이, 제1 기준 전압 보정부(220_5)는 제1 목표 전압(NVREG1)(즉, 제1 기준 전압(VREG1)을 분압하여 제1 기준 전압(VREG1)의 노이즈와 유사한 노이즈를 가지는 제1 목표 전압(NVREG1)), 제2 목표 전압(NVREF1)(즉, 제2 기준 전압(VREF1)을 분압하여 제2 기준 전압(VREF1)의 노이즈와 유사한 노이즈를 가지는 제2 목표 전압(NVREF1)), 제3 기준 전압(NELVDD), 및 제2 소스 전압(VSSA_REF) 중 하나를 선택하며(또는 목표 전압으로 설정하고), 상기 선택된 하나(또는, 설정된 목표 전압), 제1 기준 전압(VREG1), 및 외부 전원 전압(ELVDD_EXT)을 이용하여 제1 보정된 기준 전압(AVC_VREG1)을 생성할 수 있다. 따라서, 제1 보정된 기준 전압(AVC_VREG1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제품별로 다양한 형태로 발생하는 제1 기준 전압(VREG1)의 노이즈는 제3 기준 전압(NELVDD), 제1 목표 전압(NVREG1), 제2 목표 전압(NVREF1), 및 제2 소스 전압(VSSA_REF) 중 선택된 하나에 의해 제거될 수 있다.
한편, 도 13에서 제1 선택 신호(AVREG1_IN_SEL)의 값이 "11"인 경우, 도 14의 회로(즉, 제1 기준 전압 보정부(220_5))가 구성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 기준 전압 보정부(220_5)는 도 13에 도시된 저항 스트링(RST)(또는, 제1 저항 스트링), 디코더(DEC)(또는, 제1 디코더), 및 멀티플렉서(MUX1)를 포함하지 않고, 도 14에 도시된 제1 증폭기(AMP1)(또는, 차동 증폭기), 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 및 제4 저항(R4)만을 포함하여 구성될 수도 있다.
도 15 및 도 16은 도 3의 감마 전압 생성부에 포함된 제2 기준 전압 보정부의 또 다른 일 예를 나타내는 도면들이다.
먼저 도 3, 도 6, 도 9, 도 10 내지 도 12, 및 도 15를 참조하면, 제1 멀티플렉서(MUX1_1) 및 제2 멀티플렉서(MUX2_1)를 제외하고, 도 15의 제2 기준 전압 보정부(230_4)는 도 12의 제2 기준 전압 보정부(230_3)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 멀티플렉서(MUX1_1)의 연결 구성 및 동작은 도 12를 참조하여 설명한 제1 멀티플렉서(MUX1)의 연결 구성 및 동작과 실질적으로 동일하거나 유사할 수 있다. 제1 멀티플렉서(MUX1_1)는 제1 서브 선택 신호(AVREF1_IN_SEL1)에 기초하여 입력 단자들 중 하나에 인가된 신호를 선택하여 출력할 수 있다. 제1 서브 선택 신호(AVREF1_IN_SEL1)는 제2 기준 전압 보정부(230_4)의 동작을 제어하는 제2 선택 신호에 포함되며, 외부(예를 들어, 타이밍 제어부, 설정핀)으로부터 제공될 수 있다.
제2 멀티플렉서(MUX2_1)는 3개의 입력 단자들을 포함할 수 있다. 제2 멀티플렉서(MUX2_1)의 제1 및 제2 입력 단자들의 연결 구성은 도 12에 도시된 제2 멀티플렉서(MUX2_1)의 제1 및 제2 입력 단자들의 연결 구성과 실질적으로 동일할 수 있다. 또한, 제2 멀티플렉서(MUX2_1)의 동작은 도 12를 참조하여 설명한 제2 멀티플렉서(MUX2_1)의 동작과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제2 멀티플렉서(MUX2_1)의 제3 입력 단자에는 제1 목표 전압(NVREG1)이 인가될 수 있다. 예를 들어, 제2 멀티플렉서(MUX2_1)의 제3 입력 단자는 도 6의 제1 기준 전압 보정부(220_2)의 디코더(DEC)(또는, 제1 디코더) 또는 도 9의 제1 기준 전압 보정부(220_4)의 디코더(DEC)에 연결될 수 있다. 달리 말해, 제2 기준 전압 보정부(230_4)는, 도 6의 제1 기준 전압 보정부(220_2) 또는 도 9의 제1 기준 전압 보정부(220_4)와 함께, 감마 전압 생성부(150)를 구성할 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 기준 전압 보정부(230_4)가 도 6을 참조하여 설명한 저항 스트링(RST)(또는, 제1 저항 스트링) 및 디코더(DEC)(또는, 제1 디코더)를 더 포함하며, 제1 기준 전압(VREG1), 저항 스트링(RST)(또는, 제1 저항 스트링), 및 디코더(DEC)(또는, 제1 디코더)를 이용하여 제1 목표 전압(NVREG1)을 생성할 수도 있다. 제2 멀티플렉서(MUX2_1)는 제2 서브 선택 신호(AVREF1_IN_SEL2)에 기초하여 입력 단자들 중 하나에 인가된 신호를 선택하여 출력할 수 있다. 제2 서브 선택 신호(AVREF1_IN_SEL2)는 제2 기준 전압 보정부(230_4)의 동작을 제어하는 제2 선택 신호에 포함될 수 있다.
예를 들어, 제1 서브 선택 신호(AVREF1_IN_SEL1)의 값이 "0"이고 제2 서브 선택 신호(AVREF1_IN_SEL2)의 값이 "00"인 경우, 제1 멀티플렉서(MUX1_1)로부터 제2 기준 전압(VREF1)이 출력되고 제2 멀티플렉서(MUX2_1)로부터 제3 기준 전압(NELVDD)이 출력될 수 있다. 다른 예로, 제1 서브 선택 신호(AVREF1_IN_SEL1)의 값이 "1"이고 제2 서브 선택 신호(AVREF1_IN_SEL2)의 값이 "01"인 경우, 제1 멀티플렉서(MUX1_1)로부터 제2 목표 전압(NVREF1)이 출력되고 제2 멀티플렉서(MUX2_1)로부터 제2 기준 전압(VREF1)이 출력될 수 있다.
다른 예로, 제1 서브 선택 신호(AVREF1_IN_SEL1)의 값이 "0"이고 제2 서브 선택 신호(AVREF1_IN_SEL2)의 값이 "10"인 경우, 제1 멀티플렉서(MUX1_1)로부터 제2 기준 전압(VREF1)이 출력되고 제2 멀티플렉서(MUX2_1)로부터 제1 목표 전압(NVREG1)이 출력될 수 있다. 이 경우, 도 16에 도시된 회로가 구성되며, 제1 목표 전압(NVREG1)이 목표 전압으로 이용되고, 수학식 2에 제3 기준 전압(NELVDD) 대신에 제1 목표 전압(NVREG1)이 적용될 수 있다.
도 15 및 도 16을 참조하여 설명한 바와 같이, 제2 기준 전압 보정부(220_4)는 제1 목표 전압(NVREG1)(즉, 제1 기준 전압(VREG1)을 분압하여 제1 기준 전압(VREG1)의 노이즈와 유사한 노이즈를 가지는 제1 목표 전압(NVREG1)), 제2 목표 전압(NVREF1)(즉, 제2 기준 전압(VREF1)을 분압하여 제2 기준 전압(VREF1)의 노이즈와 유사한 노이즈를 가지는 제2 목표 전압(NVREF1)), 및 제3 기준 전압(NELVDD) 중 하나를 선택하고, 상기 선택된 하나(또는, 설정된 목표 전압), 제2 기준 전압(VREF1), 및 외부 전원 전압(ELVDD_EXT)을 이용하여 제2 보정된 기준 전압(AVC_VREF1)을 생성할 수 있다. 따라서, 제2 보정된 기준 전압(AVC_VREF1)은 외부 전원 전압(ELVDD_EXT)에 연동되며, 제2 기준 전압(VREF1)의 노이즈는 제3 기준 전압(NELVDD), 제1 목표 전압(NVREG1), 또는 제2 목표 전압(NVREF1)에 의해 제거될 수 있다.
한편, 도 15에서 제1 서브 선택 신호(AVREF1_IN_SEL1)의 값이 "0"이고 제2 서브 선택 신호(AVREF1_IN_SEL2)의 값이 "10"인 경우, 도 16의 회로(즉, 제2 기준 전압 보정부(230_4))가 구성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 기준 전압 보정부(230_4)는 도 15에 도시된 저항 스트링(RST)(또는, 제2 저항 스트링), 디코더(DEC)(또는, 제2 디코더), 및 멀티플렉서(MUX2)를 포함하지 않고, 도 16에 도시된 제2 증폭기(AMP2)(또는, 차동 증폭기), 제5 저항(R5), 제6 저항(R6), 제7 저항(R7), 및 제8 저항(R8)만을 포함하여 구성될 수도 있다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시부
120: 주사 구동부 130: 데이터 구동부
140: 타이밍 제어부 150: 감마 전압 생성부
160: 전원 공급부 210: 기준 전압 생성부
211: 제1 기준 전압 생성 회로 212: 제2 기준 전압 생성 회로
213: 제3 기준 전압 생성 회로 220: 제1 기준 전압 보정부
230: 제2 기준 전압 보정부 240: 감마 전압 출력부
AMP1, AMP2: 제1 및 제2 증폭기들 AV_VREF1: 제2 보정된 기준 전압
AVC_VREG1: 제1 보정된 기준 전압 DEC: 디코더
ELVDD_EXT: 외부 전원 전압 MUX: 멀티플렉서
NELVDD: 제3 기준 전압 NVREF1: 제2 목표 전압
NVREG1: 제1 목표 전압 PXL: 화소
R1~R8: 제1 내지 제8 저항들 RSR: 저항 스트링
VLIN1: 제1 소스 전압 VREF1: 제2 기준 전압
VREG1: 제1 기준 전압 VSSA_REF: 제2 소스 전압

Claims (26)

  1. 제1 전원 전압 및 데이터 신호에 기초하여 영상을 표시하는 화소를 포함하는 표시부;
    복수의 감마 전압들을 생성하는 감마 전압 생성부; 및
    상기 화소에 상기 데이터 신호를 제공하는 데이터 구동부를 포함하고,
    상기 감마 전압 생성부는 제1 기준 전압 및 제2 기준 전압을 생성하고, 상기 제1 전원 전압에 대응하여 상기 표시부로부터 제공되는 외부 전원 전압 및 목표 전압을 이용하여 상기 제1 기준 전압 및 제2 기준 전압을 보정하여 제1 보정된 기준 전압 및 제2 보정된 기준 전압을 생성하고, 상기 제1 및 제2 보정된 기준 전압들을 분압하여 상기 감마 전압들을 생성하며,
    상기 감마 전압 생성부는 상기 제1 기준 전압, 상기 제2 기준 전압, 및 그라운드 전압 중 적어도 하나에 기초하여 상기 목표 전압을 설정하는, 표시 장치.
  2. 제1 항에 있어서, 상기 감마 전압 생성부는,
    상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 제1 목표 전압을 생성하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함하는, 표시 장치.
  3. 제2 항에 있어서, 상기 제1 기준 전압 보정부는,
    복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및
    상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 포함하는, 표시 장치.
  4. 제3 항에 있어서, 상기 제1 기준 전압 보정부는,
    출력 단자를 통해 상기 제1 보정된 제1 기준 전압을 출력하는 제1 증폭기;
    상기 외부 전원 전압과 상기 제1 증폭기의 제1 입력 단자 사이에 연결되는 제1 저항;
    상기 제1 기준 전압과 상기 제1 증폭기의 상기 제1 입력 단자 사이에 연결되는 제2 저항;
    상기 제1 디코더의 출력단 및 상기 제1 증폭기의 제2 입력 단자 사이에 연결되는 제3 저항; 및
    상기 제1 증폭기의 상기 제2 입력 단자 및 상기 제1 증폭기의 상기 출력 단자 사이에 연결되는 제4 저항을 더 포함하는, 표시 장치.
  5. 제2 항에 있어서, 상기 감마 전압 생성부는,
    상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 외부 전원 전압 및 상기 제2 기준 전압간의 전압차에 상기 제2 목표 전압을 더하여 상기 제2 보정된 기준 전압을 생성하는 제2 기준 전압 보정부를 더 포함하는, 표시 장치.
  6. 제5 항에 있어서, 상기 제2 기준 전압 보정부는,
    복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및
    상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 포함하는, 표시 장치.
  7. 제6 항에 있어서, 상기 제2 기준 전압 보정부는,
    출력 단자를 통해 상기 제2 보정된 기준 전압을 출력하는 제2 증폭기;
    상기 외부 전원 전압과 상기 제2 증폭기의 제1 입력 단자 사이에 연결되는 제5 저항;
    상기 제2 디코더의 출력단 및 상기 제2 증폭기의 상기 제1 입력 단자 사이에 연결되는 제6 저항;
    상기 제2 기준 전압 및 상기 제2 증폭기의 제2 입력 단자 사이에 연결되는 제7 저항; 및
    상기 제2 증폭기의 상기 제2 입력 단자 및 상기 제2 증폭기의 상기 출력 단자 사이에 연결되는 제8 저항을 더 포함하는, 표시 장치.
  8. 제1 항에 있어서, 상기 감마 전압 생성부는,
    상기 그라운드 전압을 제1 목표 전압으로 설정하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함하는, 표시 장치.
  9. 제1 항에 있어서, 상기 감마 전압 생성부는,
    상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 제1 목표 전압을 생성하고, 상기 제1 목표 전압, 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부를 포함하며,
    상기 제3 기준 전압은 상기 제1 기준 전압 및 상기 제2 기준 전압과 함께 생성되되, 상기 제1 기준 전압의 전압 레벨보다 낮고 상기 제2 기준 전압보다 큰 전압 레벨을 가지는, 표시 장치.
  10. 제9 항에 있어서, 상기 제1 기준 전압 보정부는, 제1 선택 신호에 기초하여 상기 제1 목표 전압, 상기 제3 기준 전압, 상기 그라운드 전압 중 하나를 선택하여 출력하는 멀티플렉서를 더 포함하는, 표시 장치.
  11. 제10 항에 있어서, 상기 제1 기준 전압 보정부는,
    출력 단자를 통해 상기 제1 보정된 기준 전압을 출력하는 제1 증폭기;
    상기 외부 전원 전압과 상기 제1 증폭기의 제1 입력 단자 사이에 연결되는 제1 저항;
    상기 제1 기준 전압과 상기 제1 증폭기의 상기 제1 입력 단자 사이에 연결되는 제2 저항;
    상기 멀티플렉서의 출력단 및 상기 제1 증폭기의 제2 입력 단자 사이에 연결되는 제3 저항; 및
    상기 제1 증폭기의 상기 제2 입력 단자 및 상기 제1 증폭기의 상기 출력 단자 사이에 연결되는 제4 저항을 더 포함하는, 표시 장치.
  12. 제11 항에 있어서, 상기 제1 기준 전압 보정부는,
    복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및
    상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 더 포함하는, 표시 장치.
  13. 제12 항에 있어서, 상기 감마 전압 생성부는,
    복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및
    상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 더 포함하고,
    상기 멀티플렉서는 상기 제1 선택 신호에 기초하여 상기 제1 목표 전압, 상기 제2 목표 전압, 상기 제3 기준 전압, 상기 그라운드 전압 중 하나를 선택하여 출력하는, 표시 장치.
  14. 제1 항에 있어서, 상기 감마 전압 생성부는,
    상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 제2 목표 전압 및 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성하는 제2 기준 전압 보정부를 포함하고,
    상기 제3 기준 전압은 상기 제1 기준 전압 및 상기 제2 기준 전압과 함께 생성되되, 상기 제1 기준 전압의 전압 레벨보다 낮고 상기 제2 기준 전압보다 큰 전압 레벨을 가지는, 표시 장치.
  15. 제14 항에 있어서, 상기 제2 기준 전압 보정부는,
    제2 선택 신호에 기초하여 상기 제2 기준 전압 및 상기 제2 목표 전압 중 하나를 선택하여 출력하는 제1 멀티플렉서; 및
    상기 제2 선택 신호에 기초하여 상기 제3 기준 전압 및 상기 제2 기준 전압 중 하나를 선택하여 출력하는 제2 멀티플렉서를 포함하는, 표시 장치.
  16. 제15 항에 있어서, 상기 제2 기준 전압 보정부는,
    출력 단자를 통해 상기 제2 보정된 기준 전압을 출력하는 제2 증폭기;
    상기 외부 전원 전압과 상기 제2 증폭기의 제1 입력 단자 사이에 연결되는 제5 저항;
    상기 제1 멀티플렉서의 출력단 상기 제2 증폭기의 상기 제1 입력 단자 사이에 연결되는 제6 저항;
    상기 제2 멀티플렉서의 출력단 및 상기 제2 증폭기의 제2 입력 단자 사이에 연결되는 제7 저항; 및
    상기 제2 증폭기의 상기 제2 입력 단자 및 상기 제2 증폭기의 상기 출력 단자 사이에 연결되는 제8 저항을 더 포함하는, 표시 장치.
  17. 제16 항에 있어서, 상기 제2 기준 전압 보정부는,
    복수의 저항들을 이용하여 상기 제2 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제2 저항 스트링; 및
    상기 제2 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제2 목표 전압으로서 출력하는 제2 디코더를 더 포함하는, 표시 장치.
  18. 제12 항에 있어서, 상기 감마 전압 생성부는,
    복수의 저항들을 이용하여 상기 제1 기준 전압 및 상기 그라운드 전압 사이의 전압을 분압하는 제1 저항 스트링; 및
    상기 제1 저항 스트링에 의해 분압된 전압들 중 하나를 선택하여 상기 제1 목표 전압으로서 출력하는 제1 디코더를 더 포함하고,
    상기 제2 선택 신호는 제1 서브 선택 신호 및 제2 서브 선택 신호를 포함하며,
    상기 제1 멀티플렉서는 상기 제1 서브 선택 신호에 기초하여 상기 제2 기준 전압, 상기 제1 목표 전압, 및 상기 제2 목표 전압 중 하나를 선택하여 출력하고,
    상기 제2 멀티플렉서는 상기 제2 서브 선택 신호에 기초하여 상기 제3 기준 전압 및 상기 제2 기준 전압 중 하나를 선택하여 출력하는, 표시 장치.
  19. 소스 전압에 기초하여 제1 기준 전압 및 제2 기준 전압을 생성하는 기준 전압 생성부;
    제1 목표 전압 및 상기 제1 목표 전압에 대응하여 외부로부터 제공되는 외부 전원 전압을 이용하여 상기 제1 기준 전압을 보정하여 제1 보정된 기준 전압을 생성하는 제1 기준 전압 보정부;
    제2 목표 전압 및 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 제2 보정된 기준 전압을 생성하는 기준 전압 보정부; 및
    상기 제1 및 제2 보정된 기준 전압들을 분압하여 감마 전압들을 생성하는 감마 전압 출력부를 포함하고,
    상기 제1 기준 전압 보정부는 상기 제1 기준 전압, 및 그라운드 전압 중 적어도 하나에 기초하여 상기 제1 목표 전압을 설정하는, 감마 전압 생성 회로.
  20. 제19 항에 있어서, 상기 제1 기준 전압 보정부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 상기 제1 목표 전압을 생성하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  21. 제20 항에 있어서, 상기 제2 기준 전압 보정부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 외부 전원 전압 및 상기 제2 기준 전압간의 전압차에 상기 제2 목표 전압을 더하여 상기 제2 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  22. 제19 항에 있어서, 상기 제1 기준 전압 보정부는, 상기 그라운드 전압을 제1 목표 전압으로 설정하고, 상기 제1 목표 전압 및 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  23. 제19 항에 있어서, 상기 기준 전압 생성부는 제3 기준 전압을 더 생성하고,
    상기 제1 기준 전압 보정부는, 상기 제1 기준 전압 및 상기 그라운드 전압을 분압하여 상기 제1 목표 전압을 생성하고, 상기 제1 목표 전압, 상기 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  24. 제23 항에 있어서, 상기 제1 기준 전압 보정부는, 상기 제1 목표 전압, 상기 제2 목표 전압, 상기 제3 기준 전압, 및 상기 그라운드 전압 중 선택된 하나와 상기 외부 전원 전압간의 전압차에 비례하여 상기 제1 기준 전압을 보정하여 상기 제1 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  25. 제19 항에 있어서, 상기 기준 전압 생성부는 제3 기준 전압을 더 생성하고,
    상기 제2 기준 전압 보정부는, 상기 제2 기준 전압 및 상기 그라운드 전압을 분압하여 제2 목표 전압을 생성하고, 상기 제2 목표 전압 및 상기 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
  26. 제25 항에 있어서, 상기 제2 기준 전압 보정부는, 상기 제1 목표 전압, 상기 제2 목표 전압 및 상기 제3 기준 전압 중 하나와 상기 외부 전원 전압을 이용하여 상기 제2 기준 전압을 보정하여 상기 제2 보정된 기준 전압을 생성하는, 감마 전압 생성 회로.
KR1020210002883A 2021-01-08 2021-01-08 감마 전압 생성 회로 및 이를 포함하는 표시 장치 KR20220100778A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210002883A KR20220100778A (ko) 2021-01-08 2021-01-08 감마 전압 생성 회로 및 이를 포함하는 표시 장치
US17/519,921 US11462146B2 (en) 2021-01-08 2021-11-05 Gamma voltage generation circuit and display device including the same
CN202111521262.9A CN114758607A (zh) 2021-01-08 2021-12-13 伽马电压生成电路和包括其的显示装置
US17/958,126 US11763723B2 (en) 2021-01-08 2022-09-30 Gamma voltage generation circuit and display device including the same
US18/232,573 US20230387472A1 (en) 2021-01-08 2023-08-10 Gamma voltage generation circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002883A KR20220100778A (ko) 2021-01-08 2021-01-08 감마 전압 생성 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220100778A true KR20220100778A (ko) 2022-07-18

Family

ID=82322931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002883A KR20220100778A (ko) 2021-01-08 2021-01-08 감마 전압 생성 회로 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (3) US11462146B2 (ko)
KR (1) KR20220100778A (ko)
CN (1) CN114758607A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951157B (zh) * 2021-02-08 2022-12-30 京东方科技集团股份有限公司 伽马标准电压和伽马驱动电压产生电路、显示装置
KR20230070726A (ko) * 2021-11-15 2023-05-23 엘지디스플레이 주식회사 표시 장치
TW202338765A (zh) * 2022-03-30 2023-10-01 聯詠科技股份有限公司 伽瑪電壓產生器、源極驅動器和顯示裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579883B1 (ko) 2004-05-21 2006-05-15 삼성전자주식회사 노이즈처리가 가능한 감마보정장치 및 감마보정방법
KR101866471B1 (ko) * 2012-04-17 2018-07-05 삼성디스플레이 주식회사 감마 전압 생성 장치 및 감마 전압 생성 장치를 포함하는 유기 전계 표시 장치
US20150317937A1 (en) * 2014-05-04 2015-11-05 Shenzhen China Star Optoelectronics Technology Co. Ltd. Data driving circuit for driving liquid crystal panel and driving method of liquid crystal panel
KR102171259B1 (ko) 2014-06-10 2020-10-29 삼성전자 주식회사 크로스토크 특성을 개선하는 액정 표시 장치
WO2016038855A1 (ja) * 2014-09-12 2016-03-17 株式会社Ｊｏｌｅｄ ソースドライバ回路および表示装置
KR20160050166A (ko) 2014-10-28 2016-05-11 삼성디스플레이 주식회사 감마 전압 발생기 및 이를 포함하는 디스플레이 장치
KR102474893B1 (ko) * 2015-08-18 2022-12-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102337888B1 (ko) * 2017-03-16 2021-12-10 삼성디스플레이 주식회사 액정 표시 장치의 영상 처리 방법 및 장치
KR102533624B1 (ko) * 2018-04-24 2023-05-18 삼성디스플레이 주식회사 표시 장치의 감마 보정 장치, 표시 장치의 감마 보정 방법, 및 표시 장치
KR102585594B1 (ko) * 2018-07-10 2023-10-05 주식회사 디비글로벌칩 감마 보정 회로 및 방법
US11189233B2 (en) * 2019-04-18 2021-11-30 Samsung Display Co., Ltd. Display device and method of controlling brightness of the same based on sample brightness levels

Also Published As

Publication number Publication date
US20220223091A1 (en) 2022-07-14
CN114758607A (zh) 2022-07-15
US20230015271A1 (en) 2023-01-19
US20230387472A1 (en) 2023-11-30
US11462146B2 (en) 2022-10-04
US11763723B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
KR101972017B1 (ko) 표시장치, 열화 보상 장치 및 열화 보상 방법
KR20220100778A (ko) 감마 전압 생성 회로 및 이를 포함하는 표시 장치
KR102106300B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR20160078629A (ko) 표시장치 및 데이터 구동부
US11514847B2 (en) Display device and method of driving the same
KR20150072257A (ko) 표시장치
KR20140058283A (ko) 표시 장치 및 표시 장치의 구동 방법
US11600217B2 (en) Optical compensation system and optical compensation method of display device
KR102467464B1 (ko) 데이터 구동부 및 그의 데이터 전압 설정 방법
KR102648976B1 (ko) 전계발광표시장치 및 이의 구동방법
KR102659619B1 (ko) 표시 장치 및 이의 구동 방법
KR20190081723A (ko) 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
KR20150025987A (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR20210004007A (ko) 표시 장치 및 그의 휘도 조절 방법
CN111862879A (zh) 显示装置
KR102042531B1 (ko) 유기 발광 다이오드 표시 장치 및 그 구동 방법
US11670212B2 (en) Image sticking compensation device and display device having the same
KR20190109692A (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11386828B2 (en) Display device
US11580911B2 (en) Display device having a gate driver compensation circuit, and driving method thereof
KR20220151088A (ko) 표시 장치
KR102537974B1 (ko) 전계발광표시장치
KR102676645B1 (ko) 표시 장치
US20230134326A1 (en) Display device and method of compensating for degradation thereof
KR101525184B1 (ko) 유기전계 발광 디스플레이 장치용 구동회로

Legal Events

Date Code Title Description
A201 Request for examination