KR20220100536A - 등화기 회로 및 관련 전력 관리 회로 - Google Patents

등화기 회로 및 관련 전력 관리 회로 Download PDF

Info

Publication number
KR20220100536A
KR20220100536A KR1020220002630A KR20220002630A KR20220100536A KR 20220100536 A KR20220100536 A KR 20220100536A KR 1020220002630 A KR1020220002630 A KR 1020220002630A KR 20220002630 A KR20220002630 A KR 20220002630A KR 20220100536 A KR20220100536 A KR 20220100536A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
target voltage
equalizer
coupled
Prior art date
Application number
KR1020220002630A
Other languages
English (en)
Inventor
나딤 클라트
마이클 알. 카이
Original Assignee
코르보 유에스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코르보 유에스, 인크. filed Critical 코르보 유에스, 인크.
Publication of KR20220100536A publication Critical patent/KR20220100536A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/165—Equalizers; Volume or gain control in limited frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/141—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a resistor and a capacitor in series, at least one of them being an active one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

등화기 회로 및 관련 전력 관리 회로가 제공된다. 전력 관리 회로는 차동 목표 전압에 기초하여 포락선 추적(ET) 전압을 생성하고 무선 주파수 신호(들)를 증폭하기 위한 신호 경로를 통해 전력 증폭기 회로(들)에 ET 전압을 제공하도록 구성된 전압 증폭기 회로를 포함한다. ET 전압을 생성하기 전에 차동 목표 전압을 등화하기 위해 전력 관리 회로에 등화기 회로가 제공된다. 구체적으로, 등화기 회로는 신호 경로의 고유 트레이스 인덕턴스와 전압 증폭기 회로의 고유 임피던스의 전달 함수를 상쇄하기 위한 2차 복소수-영점 항 및 실수-영점 항을 포함하는 전달 함수를 제공하도록 구성된다. 실수-영점 항을 갖는 2차 전달 함수를 사용함으로써 특히 RF 신호(들)가 넓은 변조 대역폭에서 변조될 때 ET 전압의 왜곡을 감소시키는 것이 가능하다.

Description

등화기 회로 및 관련 전력 관리 회로{EQUALIZER CIRCUIT AND RELATED POWER MANAGEMENT CIRCUIT}
관련 출원
본 출원은 2021년 1월 8일자로 출원된 가특허 출원 일련 번호 63/135,134의 이익을 주장하며, 그 개시는 전체가 참조로 본 출원에 통합된다.
개시의 분야
본 개시는 등화기 회로에 관한 것으로, 특히 넓은 변조 대역폭에 걸쳐 동작하도록 구성된 전력 관리 회로의 등화기 회로에 관한 것이다.
무선 통신 서비스를 제공하기 위해 현재 사회에서 이동 통신 디바이스는 점점 보편화되고 있다. 이러한 이동 통신 디바이스의 보급은 부분적으로 이제 이러한 디바이스에서 가능한 많은 기능에 의해 주도된다. 이러한 디바이스의 처리 기능의 증가는 이동 통신 디바이스가 순수한 통신 도구에서 개선된 사용자 경험을 가능하게 하는 정교한 모바일 멀티미디어 센터로 진화했음을 의미한다.
재정의된 사용자 경험은 12GHz 주파수를 초과하여 위치된 mmWave 스펙트럼의 밀리미터파(mmWave) RF(무선 주파수) 신호(들)를 통신하도록 구성된 5세대 뉴-라디오(5G-NR) 기술과 같은 무선 통신 기술이 제공하는 더 높은 데이터 레이트를 요구한다. 더 높은 데이터 레이트를 달성하기 위해, 이동 통신 디바이스는 mmWave RF 신호(들)의 출력 전력을 증가시키기 위해(예를 들어, 비트당 충분한 에너지를 유지하기 위해) 전력 증폭기(들)를 사용할 수 있다. 그러나, mmWave RF 신호(들)의 출력 전력의 증가는 이동 통신 디바이스의 전력 소비 및 열 소산(thermal dissipation)의 증가를 유발하고, 따라서, 전반적인 성능과 사용자 경험을 훼손시킬 수 있다.
ET(envelope tracking)은 전력 증폭기의 효율성 레벨을 개선하여 이동 통신 디바이스의 전력 소비 및 열 소산을 감소시키는 데 도움이 되도록 설계된 전력 관리 기술이다. ET 시스템에서, 전력 증폭기(들)는 RF 신호(들)의 시변 진폭에 따라 생성된 시변 ET 전압(들)에 기초하여 RF 신호(들)를 증폭한다. 더 구체적으로, 시변 ET 전압(들)은 RF 신호(들)의 시변 전력 포락선(들)을 추적(예를 들어, 상승 및 하강)하는 시변 전압 포락선(들)에 대응한다. 당연히, 시변 전압 포락선이 시변 전력 포락선을 더 잘 추적할수록 전력 증폭기(들)가 더 높은 선형성을 달성할 수 있다.
그러나, 특히, 시변 ET 전압(들)이 그렇게 생성되어 높은 변조 대역폭(예를 들어, > 200MHz)의 RF 신호(들)의 시변 전력 포락선(들)을 추적할 때, 시변 ET 전압(들)은 트레이스(trace) 인덕턴스 및/또는 부하 임피던스로 인한 왜곡에 매우 민감할 수 있다. 그 결과, 시변 전압 포락선(들)이 RF 신호(들)의 시변 전력 포락선(들)과 잘못 정렬되고, 따라서, RF 신호(들)에서 원치 않는 왜곡(예를 들어, 진폭 클리핑)을 유발할 수 있다. 이와 관련하여, 시변 ET 전압(들)에서 트레이스 인덕턴스 및/또는 부하 임피던스로 인한 왜곡을 감소시키는 것이 바람직하다.
본 개시의 실시예는 등화기 회로 및 관련 전력 관리 회로에 관한 것이다. 전력 관리 회로는 차동 목표 전압에 기초하여 포락선 추적(ET) 전압을 생성하고 무선 주파수(RF) 신호(들)를 증폭하기 위한 신호 경로를 통해 전력 증폭기 회로(들)에 ET 전압을 제공하도록 구성된 전압 증폭기 회로를 포함한다. 특히, 전압 증폭기 회로는 고유 임피던스를 가질 수 있고 신호 경로는 ET 전압을 집합적으로 왜곡할 수 있는 고유 트레이스 인덕턴스를 가질 수 있다. 이와 같이, ET 전압을 생성하기 전에 차동 목표 전압을 등화하기 위해 전력 관리 회로에 등화기 회로가 제공된다. 구체적으로, 등화기 회로는 고유 트레이스 인덕턴스 및 고유 임피던스의 전달 함수를 상쇄하기 위한 2차 복소수-영점 항 및 실수-영점 항을 포함하는 전달 함수를 제공하도록 구성된다. 고유 트레이스 인덕턴스와 고유 임피던스를 상쇄하기 위해 실수-영점 항을 갖는 2차 전달 함수를 사용함으로써 특히 RF 신호가 넓은 변조 대역폭(예를 들어, > 200MHz)에서 변조될 때, ET 전압의 왜곡을 감소시키는 것이 가능하다.
일 양태에서, 등화기 회로가 제공된다. 등화기 회로는 음의 목표 전압과 양의 목표 전압을 포함하는 차동 목표 전압을 수신하는 전압 입력을 포함한다. 등화기 회로는 또한 차동 목표 전압에 대응하는 등화된 목표 전압을 출력하는 전압 출력을 포함한다. 등화기 회로는 또한 전압 입력과 전압 출력 사이에 결합된 등화기 튜닝 회로를 포함한다. 등화기 튜닝 회로는 2차 복소수-영점 항 및 실수-영점 항을 포함하는 전달 함수에 기초하여 차동 목표 전압으로부터 등화된 목표 전압이 생성되게 하도록 구성된다.
다른 양태에서, 전력 관리 회로가 제공된다. 전력 관리 회로는 등화기 회로를 포함한다. 등화기 회로는 음의 목표 전압과 양의 목표 전압을 포함하는 차동 목표 전압을 수신하는 전압 입력을 포함한다. 등화기 회로는 또한 차동 목표 전압에 대응하는 등화된 목표 전압을 출력하는 전압 출력을 포함한다. 등화기 회로는 또한 전압 입력과 전압 출력 사이에 결합된 등화기 튜닝 회로를 포함한다. 등화기 튜닝 회로는 2차 복소수-영점 항 및 실수-영점 항을 포함하는 전달 함수에 기초하여 차동 목표 전압으로부터 등화된 목표 전압이 생성되게 하도록 구성된다. 전력 관리 회로는 또한 등화된 목표 전압에 기초하여 ET 전압을 생성하도록 구성된 전압 증폭기 회로를 포함한다.
본 기술 분야의 숙련자는 첨부 도면과 관련하여 바람직한 실시예에 대한 다음의 상세한 설명을 읽고나면, 본 개시의 범위를 인식하고 본 개시의 추가적인 양태를 깨닫게 될 것이다.
본 명세서에 통합되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 여러 양태를 예시하고, 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1은 ET 전압을 생성하도록 구성된 예시적인 종래의 포락선 추적(ET) 전력 증폭기 장치의 개략도이다.
도 2는 ET 전압을 왜곡할 수 있는 도 1의 종래 전력 증폭기 장치에서 다양한 임피던스 및/또는 인덕턴스를 예시하기 위한 예시적인 등가 회로의 개략도이다.
도 3은 도 1의 ET 전압을 왜곡할 수 있는 도 2의 등가 회로의 전압 교란에 기여하는 요인의 예시적인 예시를 제공하는 그래픽 도면이다.
도 4는 ET 전압의 전압 교란을 상쇄하기 위해 실수-영점 항을 갖는 2차 복소수-영점 전달 함수를 구현하도록 본 개시의 실시예에 따라 구성된 예시적인 전력 관리 회로의 개략도이다.
도 5는 도 4의 전력 관리 회로가 ET 전압의 전압 교란을 상쇄하기 위해 실수-영점 항을 갖는 2차 복소수-영점 전달 함수에 기초하여 도 3에 도시된 바와 같은 전압 교란을 효과적으로 감소시킬 수 있는 방법에 대한 예시적인 예시를 제공하는 그래픽 도면이다.
도 6은 ET 전압의 전압 교란을 상쇄하기 위해 실수-영점 항을 갖는 2차 복소수-영점 전달 함수를 구현하도록 본 개시의 실시예에 따라 구성된 도 4의 전력 관리 회로에서 등화기 회로의 예시적인 예시를 제공하는 개략도이다.
도 7은 도 6의 등화기 회로에 제공된 등화기 튜닝 회로의 예시적인 예시를 제공하는 개략도이다.
도 8a 및 도 8b는 도 7의 등화기 튜닝 회로의 대안적인 구현의 예시적인 예시를 제공하는 개략도이다.
아래에 설명된 실시예는 본 기술 분야의 숙련자가 실시예를 실시하는 것을 가능하게 하고, 실시예를 실시하는 최상의 모드를 예시하는 데 필요한 정보를 나타낸다. 첨부 도면에 비추어 다음 설명을 읽을 때, 본 기술 분야의 숙련자는 본 개시의 개념을 이해하고 본 출원에서 특별히 다루지 않은 이러한 개념의 응용을 인식할 것이다. 이러한 개념 및 응용은 본 개시 및 첨부된 청구범위의 범위에 속하는 것으로 이해하여야 한다.
제1, 제2 등의 용어가 다양한 요소를 설명하기 위해 본 출원에 사용될 수 있지만, 이들 요소는 이러한 용어에 의해 제한되어서는 안된다는 것을 이해할 것이다. 이러한 용어는 한 요소를 다른 요소와 구별하는 데만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 요소는 제2 요소로 명명될 수 있고, 유사하게 제2 요소도 제1 요소로 명명될 수 있다. 본 출원에 사용될 때, "및/또는"이라는 용어는 관련된 나열된 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "상에" 있거나 "상으로" 연장되는 것으로 언급될 때, 이는 직접적으로 다른 요소 상에 있거나 직접적으로 다른 요소 상으로 연장될 수 있거나 중간 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 어떤 요소가 "직접적으로" 다른 요소 상에 있거나 "직접적으로" 다른 요소 상으로 연장하는 것으로 언급될 때, 중간 요소가 존재하지 않는다. 마찬가지로, 층, 영역 또는 기판과 같은 요소가 다른 요소 "위에" 있거나 "위로" 연장되는 것으로 언급될 때, 이는 직접적으로 다른 요소에 위에 있거나 직접적으로 다른 요소 위로 연장되거나 중간 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 어떤 요소가 "직접적으로" 다른 요소 위에 있거나 "직접적으로" 다른 요소 위로 연장하는 것으로 언급될 때, 중간 요소가 존재하지 않는다. 또한, 요소가 다른 요소에 "연결" 또는 "결합"되는 것으로 언급될 때, 이는 다른 요소에 직접 연결 또는 결합될 수 있거나 중간 요소가 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접 연결" 또는 "직접 결합"되는 것으로 언급되는 경우, 중간 요소가 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "수직"과 같은 상대적인 용어는 도면에 예시된 한 요소, 층 또는 영역과 다른 요소, 층 또는 영역의 관계를 설명하기 위해 본 출원에서 사용될 수 있다. 이들 용어 및 앞서 설명된 용어는 도면에 도시된 배향 외에도 디바이스의 상이한 배향을 포함하는 것을 의도한다는 것을 이해할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 개시를 제한하려는 의도가 아니다. 본 출원에 사용될 때, 단수 형태("a", "an" 및 "the")는 문맥이 명백하게 달리 나타내지 않는 한 복수 형태도 포함하는 것을 의도한다. 본 출원에 사용될 때 용어 "포함하다(comprises)", "포함하는(comprising)", "포함하다(includes)" 및/또는 "포함하는(including)"은 언급된 특징, 정수, 단계, 동작, 요소 및/또는 구성요소의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 구성요소 및/또는 그 그룹의 존재 또는 추가를 배제하지 않음을 또한 이해할 것이다.
달리 정의되지 않는 한, 본 출원에서 사용되는 모든 용어(기술적, 과학적 용어 포함)는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 출원에 사용된 용어는 본 명세서 및 관련 기술의 상황에서의 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명시적으로 정의되지 않는 한 이상화되거나 과도하게 형식적인 의미로 해석되지 않을 것이라는 것이 추가로 이해할 것이다.
실시예는 등화기 회로 및 관련된 전력 관리 회로를 참조하여 본 출원에서 설명된다. 전력 관리 회로는 차동 목표 전압에 기초하여 포락선 추적(ET) 전압을 생성하고 무선 주파수(RF) 신호(들)를 증폭하기 위한 신호 경로를 통해 전력 증폭기 회로(들)에 ET 전압을 제공하도록 구성된 전압 증폭기 회로를 포함한다. 특히, 전압 증폭기 회로는 고유 임피던스를 가질 수 있고 신호 경로는 ET 전압을 집합적으로 왜곡할 수 있는 고유 트레이스 인덕턴스를 가질 수 있다. 이와 같이, ET 전압을 생성하기 전에 차동 목표 전압을 등화하기 위해 전력 관리 회로에 등화기 회로가 제공된다. 구체적으로, 등화기 회로는 고유 트레이스 인덕턴스 및 고유 임피던스의 전달 함수를 상쇄하기 위한 2차 복소수-영점 항 및 실수-영점 항을 갖는 전달 함수를 제공하도록 구성된다. 고유 트레이스 인덕턴스와 고유 임피던스를 상쇄하기 위해 실수-영점 항을 갖는 2차 전달 함수를 사용함으로써 특히 RF 신호가 넓은 변조 대역폭(예를 들어, > 200MHz)에서 변조될 때, ET 전압의 왜곡을 감소시키는 것이 가능하다.
본 개시에 따른 전력 관리 회로 및 그 안에 통합된 등화기 회로를 설명하기 전에, 도 4를 시작으로, 도 1 내지 도 3을 참조하여 ET 전압 왜곡을 경험할 수 있는 종래의 ET 전력 관리 장치에 대한 개요를 먼저 제공한다.
도 1은 ET 전압 VCC를 생성하도록 구성된 예시적인 종래의 전력 관리 장치(10)의 개략도이다. 종래의 전력 관리 장치(10)는 트랜시버 회로(12), ET 집적 회로(ETIC)(14), 전력 증폭기 회로(16), 및 ETIC(14)를 전력 증폭기 회로(16)에 결합하는 신호 라인(들)(18)을 포함한다.
트랜시버 회로(12)는 시변 전력 포락선 PENV와 관련된 RF 신호(20)를 생성하고 전력 증폭기 회로(16)에 제공하도록 구성된다. 트랜시버 회로(12)는 또한 시변 전력 포락선(PENV)에 따라(달리 말하면, 그를 추적하여) 목표 전압(VTGT)을 생성하도록 구성된다. ETIC(14)는 목표 전압(VTGT)에 기초하여 ET 전압(VCC)를 생성하도록 구성되고 전력 증폭기 회로(16)는 ET 전압(VCC)에 기초하여 RF 신호(20)를 증폭하도록 구성된다.
본 기술 분야의 숙련자는 ET 전압(VCC)이 RF 신호(20)의 전력 포락선(PENV)을 정확하게 추적할 때 전력 증폭기 회로(16)가 개선된 효율 및 선형성으로 동작할 수 있음을 인식할 것이다. 이는 ET 전압(VCC)이 목표 전압(VTGT)과 시간적으로 정렬될 때 달성된다. 그러나, ET 전압(VCC)과 목표 전압(VTGT) 사이의 시간적 정렬은 종래의 전력 관리 장치(10)에 존재하는 다양한 임피던스 및/또는 인덕턴스에 의해 복잡해질 수 있다.
다양한 임피던스 및/또는 인덕턴스를 예시하기 위해, 도 2는 ET 전압(VCC)을 왜곡할 수 있는 도 1의 종래의 전력 관리 장치(10)의 다양한 임피던스 및/또는 인덕턴스를 예시하기 위한 예시적인 등가 회로(22)의 개략도이다. 도 1 및 도 2 사이의 공통 요소는 공통 요소 번호로 도시되어 있으며 본 출원에서 다시 설명하지 않을 것이다.
등가 회로(22)에서, ETIC(14)는 등가 인덕턴스(LETIC)에 의해 모델링될 수 있는 고유 임피던스를 갖고 신호 라인(들)(20)은 등가 트레이스 인덕턴스(LTRACE)에 의해 모델링될 수 있는 고유 트레이스 인덕턴스를 갖는다. 따라서, 등가 회로(22)는 등가 인덕턴스(LETIC) 및 등가 트레이스 인덕턴스(LTRACE)의 합과 동일한 총 등가 인덕턴스(LE)를 가질 것이다(LE = LETIC + LTRACE).
전력 증폭기 회로(16)는 변조된 전류(ICC(s))를 갖는 전류원으로서 모델링될 수 있고 총 등가 정전용량(CPA)을 가질 수 있다. 따라서, 전류원에 제시되는 등가 소스 임피던스(ZSOURCE(s))는 아래의 방정식(Eq. 1)과 같이 결정될 수 있다.
Figure pat00001
(Eq. 1)
이 방정식(Eq. 1)에서 s는 s 변환 표기법을 나타내며 s =
Figure pat00002
로 표현될 수 있다. 변조된 전류(ICC(s))는 목표 전압(VTGT)에 다소 비례하며 아래의 방정식(Eq. 2)과 같이 표현될 수 있다.
Figure pat00003
(Eq. 2)
위의 방정식(Eq. 2)에서 (ZICC(s))는 전력 증폭기 회로(16)의 콜렉터(도시되지 않음)에서의 임피던스를 나타내고 △D는 VTGT와 전력 증폭기 회로(16)의 출력단(도시되지 않음)에서의 시변 전력 포락선(PEVN) 사이의 그룹 지연을 나타낸다.
특히, 변조된 전류(ICC)는 전력 증폭기 회로(16)의 콜렉터에 걸쳐 전압 교란을 생성할 수 있다. 전압 교란은 대략 ZSOURCE(s)*ICC(s)와 같다. 도 3에서 예시하고 설명한 전압 교란은 주로 총 등가 인덕턴스(LE)에 의해 발생할 수 있다. 도 3은 도 1의 ET 전압을 왜곡할 수 있는 도 2의 등가 회로(22)의 전압 교란에 기여하는 요인의 예시적인 예시를 제공하는 그래픽 도면이다.
도 3은 제1 전달 함수 곡선(24) 및 제2 전달 함수 곡선(26)을 예시한다. 구체적으로, 제1 전달 함수 곡선(24)은 ET 전압(VCC)에서 전압 교란을 야기할 수 있는 등가 트레이스 인덕턴스(LTRACE)의 전달 함수를 나타낸다. 제2 전달 함수 곡선(26)은 또한 ET 전압(VCC)에서 전압 교란을 야기할 수 있는 등가 임피던스(LETIC)의 전달 함수를 나타낸다. 도 3에 도시된 등가 트레이스 인덕턴스(LTRACE)는 ET 전압(VCC)을 주파수 A에서 피크가 되고 그 후에 급격히 감소하게 할 수 있다. 반면에, 등가 인덕턴스(LETIC)는 주파수 B에서 시작하여 ET 전압(VCC)을 감소되게 할 수 있다. 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)의 전달 함수로 인한 ET 전압(VCC)의 변화(일명, 전압 교란)는 ET 전압(VCC)의 왜곡을 유발할 수 있다.
다시 도 2를 참조하면 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)의 전달 함수는 일반적으로 아래 방정식(Eq. 3)에 따른 s-도메인에서 H(s)로 표현될 수 있다:
Figure pat00004
(Eq. 3)
위의 방정식(Eq. 3)에서 N(s) 및 D(s)는 각각 전달 함수의 하나 이상의 영
Figure pat00005
영점(zero)들과 하나 이상의 극점(pole)들을 정의하는 단순 다항식이며
Figure pat00006
이다. 하나 이상의 영점은 다항 방정식 N(s)의 근이며 방정식 N(s) = 0을 풀어서 결정할 수 있다. 다항식 N(s)의 차수는 전달 함수 H(s)의 영점의 수를 결정한다. 각각의 영점은 전달 함수 H(s)의 0 출력에 대응한다. 다항식 N(s)은 N(s)가 상수 값을 나타낼 때 0차 다항식이고, N(s) = 1 + b0s(여기서 b0는 상수)일 때 1차 다항식이고, N(s) = 1 + b0s + b1s2(여기서 b1는 상수)일 때 2차 다항식인 등이다. 특히, 전달 함수 H(s)는 또한 N(s)이 1차 다항식 N(s) = 1 + b0s인 경우 실수-영점 항으로서 또는 N(s)이 2차 다항식 N(s) = 1 + b0s + b1s2인 경우 2차 복소수-영점 전달 함수로서 지칭된다. 따라서, 2차 복소수-영점 항(1 + b0s + b1s2) 및 실수-영점 항(1 + b0s)을 모두 갖는 전달 함수 H(s)는 실수-영점 항을 갖는 2차 복소수-영점 전달 함수로 지칭될 수 있다.
영점과 달리, 하나 이상의 극점은 다항식 D(s)의 근이며 방정식 D(s) = 0을 풀어서 결정할 수 있다. 다항식 D(s)의 차수는 전달 함수 H(s)의 극점 수를 결정한다. 각각의 극점은 전달 함수 H(s)의 무한 출력에 대응한다. 다항식 D(s)는 D(s)가 상수 값을 나타낼 때 0차 다항식이고, D(s) = 1 + a0s(여기서 a0은 상수)일 때 1차 다항식이고, D(s) = 1 + a0s + a1s2(여기서 a1는 상수)일 때 2차 다항식인 등이다. 특히, 전달 함수 H(s)는 또한 D(s)이 1차 다항식 N(s) = 1 + a0s인 경우 실수-극점 항으로서 또는 D(s)이 2차 다항식 N(s) = 1 + a0s + a1s2인 경우 2차 복소수-극점 전달 함수로서 지칭된다. 따라서 2차 복소수-극점 항(1 + a0s + a1s2)을 모두 갖는 전달 함수 H(s)) 및 실수-극점 항(1 + a0s)은 실수-극점 항을 갖는 2차 복소수-극점 전달 함수로 지칭될 수 있다.
구체적으로, 등가 트레이스 인덕턴스(LTRACE)의 전달 함수 H(s)는 2차 복소수-극점 전달 함수일 수 있고 등가 인덕턴스(LETIC)의 전달 함수 H(s)는 실수-극점 전달 항일 수 있다. 따라서, 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)의 전체 전달 함수 H(s)는 실수-극점 항을 갖는 2차 복소수-극점 전달 함수 H(s)일 수 있다. 이와 관련하여, ET 전압(VCC)의 전압 교란을 감소시키거나 심지어 제거하려면 실수-극점 항을 갖는 2차 복소수-극점 전달 함수 H(s)를 상쇄하기 위해 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 구현할 필요가 있다. 전압 교란을 상쇄하기 위해 2차 복소수-영점 전달 함수 N(s)을 생성하는 것과 관련된 특정 실시예가 도 4에서 시작하여 다음에 설명된다.
도 4는 ET 전압(VCC)의 전압 교란을 상쇄하기 위해 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 구현하도록 본 개시의 실시예에 따라 구성된 예시적인 전력 관리 회로(28)의 개략도이다. 전력 관리 회로(28)는 전력 증폭기 회로(32)를 또한 포함하는 전력 관리 장치(30)에 제공될 수 있다. 전력 관리 회로(28)는 차동 목표 전압(VTGT)에 기초하여 ET 전압(VCC)을 생성하고 RF 신호(38)를 증폭하기 위한 신호 경로(36)(예를 들어, 전도성 트레이스)를 통해 전력 증폭기 회로(32)에 ET 전압(VCC)을 제공하도록 구성된 전압 증폭기 회로(34)를 포함한다.
특히, 전압 증폭기 회로(34)는 도 2에 도시된 등가 인덕턴스(LETIC)에 의해 모델링될 수 있는 고유 임피던스를 가질 수 있다. 유사하게, 신호 경로(36)는 도 2에 도시된 등가 인덕턴스(LTRACE)에 의해 모델링될 수 있는 고유 트레이스 인덕턴스를 가질 수 있다. 따라서, 도 2 및 도 3의 이전 설명에 따르면 등가 인덕턴스(LETIC) 및 등가 인덕턴스(LTRACE)는 함께 전압 교란이 ET 전압(VCC)을 왜곡하게 하기 위해 실수-극점을 갖는 2차 복소수-극점 전달 함수 H(s)를 제공할 수 있다.
이와 같이, 전력 관리 회로(28)는 등화기 회로(40)를 포함하도록 구성된다. 아래에서 상세히 설명되는 바와 같이, 등화기 회로(40)는 차동 목표 전압(VTGT)을 등화하여 등화된 목표 전압 VTGT-E를 생성하도록 구성된다. 따라서, 전압 증폭기 회로(34)는 등화된 목표 전압(VTGT-E)에 기초하여 ET 전압(VCC)을 생성하도록 구성될 수 있다.
구체적으로, 등화기 회로(40)는 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)에 기초하여 등화된 목표 전압(VTGT-E)을 생성하도록 구성된다. 이와 관련하여, 등화된 목표 전압(VTGT-E)은 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)의 전달 함수 H(s)를 효과적으로 상쇄할 수 있다. 그 결과, 특히 RF 신호(38)가 넓은 변조 대역폭(예를 들어, > 200MHz)에서 변조될 때, ET 전압(VCC)에서 전압 교란을 제거하는 것이 가능하다.
도 5는 도 4의 전력 관리 회로(28)의 등화기 회로(40)가 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)에 기초하여 도 3에 도시된 바와 같은 전압 교란을 효과적으로 감소시킬 수 있는 방법에 대한 예시적인 예시를 제공하는 그래픽 도면이다. 도 3 및 도 5 사이의 공통 요소는 공통 요소 번호와 함께 도시되어 있으며 본 출원에서 다시 설명하지 않을 것이다.
도 5는 제3 전달 함수 곡선(42) 및 제4 전달 함수 곡선(44)을 추가로 예시한다. 구체적으로, 제3 전달 함수 곡선(42)은 등화기 회로(40)에 의해 구현되는 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 나타낸다. 제4 전달 함수 곡선(44)은 전력 관리 회로(28)의 전체 전달 함수를 나타낸다. 거의 평탄한 제4 전달 함수 곡선(44)에 의해 도시된 바와 같이, 전력 관리 회로(28)는 제3 전달 함수 곡선(42)으로 표현되는 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 구현한 결과로 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)에 의해 야기되는 전압 교란을 효과적으로 제거할 수 있다.
도 6은 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 구현하기 위해 본 개시의 실시예에 따라 구성된 도 4의 전력 관리 회로(28)에서 등화기 회로(40)의 예시적인 예시를 제공하는 개략도이다. 도 4 및 도 6 사이의 공통 요소는 공통 요소 번호와 함께 도시되어 있으며 본 출원에서 다시 설명하지 않을 것이다.
"EQUALIZER FOR ENVELOPE POWER SUPPLY CIRCUITRY"라는 명칭의 미국 특허 출원 번호 제17/142,350호(이하 "출원 350")는 등가 트레이스 인덕턴스(LTRACE)의 2차 복소수-영점 전달 함수를 효과적으로 상쇄할 수 있는 등화기 회로를 개시했다. 본 출원에서 설명되는 등화기 회로(40)는 등화기 회로(40)가 등가 인덕턴스(LETIC)의 실수-영점 항을 추가로 상쇄할 수 있다는 점에서 출원 350의 등화기 회로와 상이하다. 등화기 회로(40)는 등화기 회로(40)가 등화기 튜닝 회로(46)를 포함한다는 점에서 출원 350의 등화기 회로와 추가로 상이하며, 등화기 튜닝 회로는 등화기 회로(40)의 전달 함수 H(들)를 변경하기 위해 (예를 들어, RF 신호(38)의 변조 대역폭에 기초하여) 제어될 수 있다.
등화기 회로(40)는 차동 목표 전압(VTGT)을 수신하는 전압 입력(48)을 포함하고, 차동 목표 전압은 음의 목표 전압(VTGT-M) 및 양의 목표 전압(VTGT-P)을 포함한다. 비제한적인 예에서, 전압 입력(48)은 음의 목표 전압(VTGT-M)을 수신하기 위한 음의 목표 전압 입력(50M) 및 양의 목표 전압(VTGT-P)을 수신하기 위한 양의 목표 전압 입력(50P)을 포함한다. 등화기 회로(40)는 또한 차동 목표 전압(VTGT)에 대응하는 등화된 목표 전압(VTGT-E)을 출력하는 전압 출력(52)을 포함한다. 등화기 튜닝 회로(46)는 전압 입력(48)과 전압 출력(52) 사이에 결합된다.
아래에서 상세히 설명되는 바와 같이, 등화기 회로(40)는 등화된 목표 전압(VTGT-E)이 실수-극점 항을 갖는 2차 복소수-극점 전달 함수 H(s)를 상쇄할 수 있도록 실수-영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)에 기초하여 차동 목표 전압(VTGT)을 등화하도록 구성된다.
등화기 회로(40)는 제1 연산 증폭기(OPA1) 및 제2 연산 증폭기(OPA2)를 포함한다. 제1 연산 증폭기(OPA1)는 제1 반전 입력 노드(54), 제1 비반전 입력 노드(56), 및 제1 출력 노드(58)를 포함한다. 제1 반전 입력 노드(54)는 제1 저항기(R1) 및 제1 커패시터(C1)를 통해 양의 목표 전압 입력(50P)에 결합되고, 이들은 서로 병렬로 결합되어 있다. 제2 저항기(R2)는 제1 반전 입력 노드(54)와 제1 출력 노드(58) 사이에 결합된다. 제1 비반전 입력 노드(56)는 접지(GND)에 결합된다. 제2 연산 증폭기(OP2)는 제2 반전 입력 노드(60), 제2 비반전 입력 노드(62) 및 제2 출력 노드(64)를 포함한다. 제2 반전 입력 노드(60)는 제2 커패시터(C2)를 통해 제1 출력 노드(58)에 결합된다. 또한, 제2 반전 입력 노드(60)는 제3 저항기(R3)를 통해 음의 목표 전압 입력(50M)에 결합될 수 있고, 추가적으로 등화기 튜닝 회로(46)를 통해 제2 출력 노드(64)에 결합될 수 있다. 제2 비반전 입력 노드(62)는 접지(GND)에 결합된다. 제2 출력 노드(64)는 전압 출력(52)에 결합될 수 있다. 등화기 회로(40)가 전압 출력(52)만을 포함하는 것으로 도시되어 있지만, 이는 또한, 등화된 목표 전압(VTGT-E)이 차동 등화된 목표 전압일 수 있도록 일부 실시예에서 등화기 회로(40)가 반전된 전압 출력 노드(도시되지 않음)를 포함하는 것이 가능할 수 있다. 제1 연산 증폭기(OPA1) 및 제2 연산 증폭기(OPA2)가 2차 복소수-영점 전달 함수를 구현할 수 있는 방법에 대한 구체적인 세부 사항은 출원 350에서 찾을 수 있으며, 본 출원에서 다시 설명하지 않을 것이다.
일 실시예에서, 등화기 튜닝 회로(46)는 T-네트워크 구성에 기초하여 구현될 수 있다. 도 7은 도 6의 등화기 회로(40)에서 등화기 튜닝 회로(46)의 예시적인 예시를 제공하는 개략도이다. 도 6 및 도 7 사이의 공통 요소는 공통 요소 번호로 도시되어 있으며 본 출원에서 다시 설명하지 않을 것이다.
등화기 튜닝 회로(46)는 음의 목표 전압 입력(50M)과 전압 출력(52) 사이에 직렬로 결합된 좌측 저항기(RL) 및 우측 저항기(RR)를 포함한다. 등화기 튜닝 회로(46)는 또한 결합 노드(66) 사이에 결합된 튜너블 커패시터(C0)를 포함하고, 이는 좌측 저항기(RL) 및 우측 저항기(RR)와 접지(GND) 사이에 위치한다. 도시된 바와 같이, 좌측 저항기(RL), 우측 저항기(RR), 튜너블 커패시터(C0) 및 션트 저항기(RS)는 집합적으로 T-네트워크를 형성한다. 일 실시예에서, 등화기 튜닝 회로(46)는 튜너블 커패시터(C0)와 접지(GND) 사이에 결합된 션트 저항기(RS)를 더 포함할 수 있다.
도 6을 다시 참조하면, 도 7에 도시된 바와 같은 등화기 튜닝 회로(46)를 통합함으로써, 등화기 회로(40)는 아래 방정식(Eq. 4)으로 표현된 바와 같은 실수-영
Figure pat00007
영점 항을 갖는 2차 복소수-영점 전달 함수 H(s)를 실현할 수 있다.
Figure pat00008
] (Eq. 4)
방정식(Eq. 4)에 나타난 바와 같이, 전달 함수 H(s)는 2차 복소수-영점 항
Figure pat00009
및 실수-영점 항
Figure pat00010
을 포함한다. 이와 같이 등화기 회로(40)에 의해 구현된 전달 함수 H(s)는 등가 트레이스 인덕턴스(LTRACE) 및 등가 인덕턴스(LETIC)에 의해 구현된 것처럼 실수-극점을 갖는 2차 복소수-극점 전달 함수 H(s)를 효과적으로 상쇄할 수 있다.
더욱이, 방정식(Eq. 4)은 조절 가능한 커패시터(C0)의 정전용량을 변경하여 실수-영점 항
Figure pat00011
을 변경하는 것이 가능하다는 것을 나타낸다. 이와 관련하여, 비제한적인 예에서, 등화기 회로(40)는 튜너블 커패시터(C0)를 통해 실수-영점 항
Figure pat00012
을 정적으로 또는 동적으로 조절하기 위해 제어 회로(68) 및 룩업 테이블(LUT)(70)을 더 포함하도록 구성될 수 있다.
일 실시예에서, LUT(70)는 튜너블 커패시터(C0)의 다양한 정전용량 값과 RF 신호(38)의 다양한 변조 대역폭 사이의 상관관계를 설정하도록 미리 구성될 수 있다. 이와 관련하여, 예로서 FPGA(field-programmable gate array)일 수 있는 제어 회로(68)가 RF 신호(38)의 특정 조절 대역폭을 나타내는 차동 목표 전압(VTGT)(예를 들어, 음의 목표 전압(VTGT-M) 및/또는 양의 목표 전압(VTGT-P))을 수신할 때, 제어 회로(68)는 특정 변조 대역폭에 대응하는 LUT(70)로부터 각각의 정전용량을 검색하고 튜너블 커패시터(C0)를 (예를 들어, 제어 신호(72)를 통해) LUT(70)로부터 검색된 각각의 정전용량으로 설정할 수 있다. 그 결과, 예를 들어, 심볼 또는 프레임의 버스트 사이에 실수-영점 항
Figure pat00013
을 동적으로 변경하는 것이 가능하다.
도 7에 도시된, T-네트워크 구성에 기초하여 등화기 튜닝 회로(46)를 구현하는 것에 대한 대안으로, π-네트워크 구성에 기초하여 등화기 튜닝 회로(46)를 구현하는 것도 가능하다. 이와 관련하여, 도 8a 및 도 8b는 도 7의 등화기 튜닝 회로(46)의 대안적인 구현의 예시적인 예시를 제공하는 개략도이다.
도 8a는 실수-영점 항을 포함하는 전달 함수 H(s)를 실현하기 위해 본 개시의 대안 실시예에 따라 구성된 등화기 튜닝 회로(46A)의 예시적인 예시를 제공하는 개략도이다. 등화기 튜닝 회로(46A)는 션트 저항기(RS)가 없는 도 7의 등화기 튜닝 회로(46)와 기능적으로 등가일 수 있다. 도 8a에 예시된, 등화기 튜닝 회로(46A)는 임피던스 Za, Zb, 및 Zc를 포함하는 π-네트워크 구성에 따라 구성된다. 임피던스 Za, Zb 및 Zc는 아래의 방정식 (Eq. 5.1-5.3)에 기초하여 결정될 수 있다.
Figure pat00014
(Eq. 5.1)
Figure pat00015
(Eq. 5.2)
Figure pat00016
(Eq. 5.3)
위의 방정식(Eq. 1- Eq. 3)에서 ZRL, ZRR 및 ZC0은 도 7에서 좌측 저항기(RL), 우측 저항기(RR) 및 튜너블 커패시터(C0) 각각의 등가 임피던스를 나타낸다. 일 실시예에서, 임피던스 Zc는 등가 인덕터(LEQ)(LEQ = RL*RR*C0)에 직렬로 결합된 등가 저항기(REQ)(REQ = RL + RR)에 의해 모델링될 수 있다. 등화기 튜닝 회로(46)는 실수-영점 항 [(RL+RR) +(RL-RR)*C0*s]을 정의한다.
도 8b는 실수-영점 항 및 실수-극점 전달 함수를 실현하도록 본 개시의 다른 대안 실시예에 따라 구성된 등화기 튜닝 회로(46B)의 예시적인 예시를 제공하는 개략도이다. 등화기 튜닝 회로(46B)는 션트 저항기(RS)를 갖는 도 7의 등화기 튜닝 회로(46)와 기능적으로 등가일 수 있다. 등화기 튜닝 회로(46B)는 실수-영점 항 [(RL + RR) + (RL*RR + (RL + RR)*RS)*C0*s] 및 실수-극점 항 [1 + RS*C0*s]을 정의한다.
다시 도 4를 참조하면, 전압 증폭기 회로(34)는 오프셋 커패시터(COFF)에 직렬로 결합된 전압 증폭기(74)("VA"로 표시됨)를 포함할 수 있다. 전압 증폭기(74)는 등화된 목표 전압(VTGT-E)에 기초하여 초기 ET 전압(VAMP)을 생성하도록 구성된다. 오프셋 커패시터(COFF)는 저주파 전류(IDC)에 의해 충전되어 초기 ET 전압(VAMP)을 오프셋 전압(VOFF) 만큼 상승시켜 ET 전압(VCC)(VCC = VAMP + VOFF)을 생성할 수 있다. 전압 증폭기 회로(34)는 ET 전압(VCC)의 피드백을 전압 증폭기(74)에 제공할 수 있는 피드백 경로(76)를 포함할 수 있다.
전력 관리 회로(28)는 전력 인덕터(80)에 직렬로 결합된 멀티 레벨 전하 펌프(MCP)(78)를 포함할 수 있다. MCP(78)는 (예를 들어, 차동 목표 전압(VTGT)에 기초하여) 제어되어 배터리 전압(VBAT)에 기초한 다수의 레벨에서 저주파 전압(VDC)을 생성할 수 있다. 예를 들어, MCP(78)는 0 V 또는 VBAT에서 저주파 전압(VDC)을 생성하기 위해 벅 모드(buck mode)에서 동작할 수 있다. MCP(78)는 또한 2*VBAT에서 저주파 전압(VDC)을 생성하기 위해 부스트 모드(boost mode)에서 동작할 수 있다. 전력 인덕터(80)는 저주파 전압(VDC)에 기초하여 저주파 전류(IDC)를 유도하도록 구성된다.
전력 관리 회로(28)는 등화기 회로(40)와 전압 증폭기 회로(34) 사이에 결합된 처리 회로(82)를 더 포함할 수 있다. 처리 회로(82)는 전압 증폭기 회로(34)에 등화된 목표 전압(VTGT-E)을 제공하기 전에 등화된 목표 전압(VTGT-E)에 대한 추가 신호 처리(예를 들어, 안티-에일리어싱(anti-aliasing))를 수행할 수 있다.
본 기술 분야의 숙련자는 본 개시의 바람직한 실시예에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 본 출원에 개시된 개념 및 뒤따르는 청구범위의 범위 내에 있는 것으로 고려된다.

Claims (20)

  1. 등화기 회로에 있어서,
    음의 목표 전압과 양의 목표 전압을 포함하는 차동 목표 전압을 수신하는 전압 입력;
    상기 차동 목표 전압에 대응하는 등화된 목표 전압을 출력하는 전압 출력; 및
    상기 전압 입력과 상기 전압 출력 사이에 결합되고 2차 복소수-영점 항(complex-zero term) 및 실수-영점 항(real-zero term)을 포함하는 전달 함수에 기초하여 상기 차동 목표 전압으로부터 등화된 목표 전압이 생성되게 하도록 구성된 등화기 튜닝 회로를 포함하는, 등화기 회로.
  2. 청구항 1에 있어서, 상기 등화기 튜닝 회로는
    상기 전압 입력과 상기 전압 출력 사이에 직렬로 결합된 좌측 저항기 및 우측 저항기; 및
    접지 및 상기 좌측 저항기과 상기 우측 저항기 사이의 결합 노드 사이에 제공된 튜너블(tunable) 커패시터를 포함하는, 등화기 회로.
  3. 청구항 2에 있어서, 상기 등화기 튜닝 회로는 상기 튜너블 커패시터와 상기 접지 사이에 결합된 션트 저항기를 더 포함하는, 등화기 회로.
  4. 청구항 2에 있어서, 상기 차동 목표 전압에 기초하여 상기 튜너블 커패시터를 조절하여 상기 전달 함수의 실수-영점 항을 조절하도록 구성된 제어 회로를 더 포함하는, 등화기 회로.
  5. 청구항 4에 있어서, 상기 제어 회로는
    상기 차동 목표 전압에 의해 표시되는 변조 대역폭에 기초하여 룩업 테이블(LUT)로부터 정전용량을 검색하고;
    상기 튜너블 커패시터를 상기 LUT에서 검색된 정전용량으로 설정하도록 추가로 구성된, 등화기 회로.
  6. 청구항 2에 있어서, 상기 전압 입력과 상기 전압 출력 사이에 직렬로 결합된 제1 연산 증폭기 및 제2 연산 증폭기를 더 포함하는, 등화기 회로.
  7. 청구항 6에 있어서, 상기 전압 입력은 상기 양의 목표 전압을 수신하는 양의 목표 전압 입력 및 상기 음의 목표 전압을 수신하는 음의 목표 전압 입력을 포함하는, 등화기 회로.
  8. 청구항 7에 있어서,
    상기 제1 연산 증폭기는,
    상기 양의 목표 전압 입력에 결합된 제1 반전 입력 노드;
    상기 접지에 결합된 제1 비반전 입력 노드; 및
    제1 출력 노드를 포함하고;
    상기 제2 연산 증폭기는,
    상기 제1 출력 노드 및 상기 음의 목표 전압 입력에 결합된 제2 반전 입력 노드;
    상기 접지에 결합된 비반전 입력 노드; 및
    상기 전압 출력에 결합된 제2 출력 노드를 포함하는, 등화기 회로.
  9. 청구항 8에 있어서, 상기 등화기 튜닝 회로는,
    상기 제2 연산 증폭기의 상기 제2 반전 입력 노드 및 상기 음의 목표 전압 입력에 결합된 좌측 노드; 및
    상기 전압 출력에 결합된 우측 노드를 더 포함하고;
    상기 좌측 저항기와 상기 우측 저항기는 상기 좌측 노드와 상기 우측 노드 사이에 직렬로 결합되는, 등화기 회로.
  10. 전력 관리 회로에 있어서,
    등화기 회로- 상기 등화기 회로는,
    음의 목표 전압과 양의 목표 전압을 포함하는 차동 목표 전압을 수신하는 전압 입력;
    상기 차동 목표 전압에 대응하는 등화된 목표 전압을 출력하는 전압 출력; 및
    상기 전압 입력과 상기 전압 출력 사이에 결합되고 2차 복소수-영점 항 및 실수-영점 항을 포함하는 전달 함수에 기초하여 상기 차동 목표 전압으로부터 등화된 목표 전압이 생성되게 하도록 구성된 등화기 튜닝 회로를 포함함 -; 및
    상기 등화된 목표 전압에 기초하여 포락선 추적(ET) 전압을 생성하도록 구성된 전압 증폭기 회로를 포함하는, 전력 관리 회로.
  11. 청구항 10에 있어서, 상기 등화기 튜닝 회로는,
    상기 전압 입력과 상기 전압 출력 사이에 직렬로 결합된 좌측 저항기 및 우측 저항기; 및
    상기 좌측 저항기와 상기 우측 저항기 사이에 위치한 결합 노드에 결합된 제1 단부 및 접지에 결합된 제2 단부를 갖는 튜너블 커패시터를 포함하는, 전력 관리 회로.
  12. 청구항 11에 있어서, 상기 등화기 튜닝 회로는 상기 튜너블 커패시터의 상기 제2 단부와 상기 접지 사이에 결합된 션트 저항기를 더 포함하는, 전력 관리 회로.
  13. 청구항 11에 있어서, 상기 등화기 회로는 차동 목표 전압에 기초하여 상기 튜너블 커패시터를 조절하여 상기 전달 함수의 상기 실수-영점 항을 조절하도록 구성된 제어 회로를 더 포함하는, 전력 관리 회로.
  14. 청구항 13에 있어서, 상기 제어 회로는,
    상기 차동 목표 전압에 의해 표시되는 변조 대역폭에 기초하여 룩업 테이블(LUT)로부터 정전용량을 검색하고;
    상기 튜너블 커패시터를 상기 LUT에서 검색된 정전용량으로 설정하도록 추가로 구성되는, 전력 관리 회로.
  15. 청구항 11에 있어서, 상기 등화기 회로는 상기 전압 입력과 상기 전압 출력 사이에 직렬로 결합된 제1 연산 증폭기 및 제2 연산 증폭기를 더 포함하는, 전력 관리 회로.
  16. 청구항 15에 있어서, 상기 전압 입력은 상기 양의 목표 전압을 수신하는 양의 목표 전압 입력 및 상기 음의 목표 전압을 수신하는 음의 목표 전압 입력을 포함하는, 전력 관리 회로.
  17. 청구항 16에 있어서,
    상기 제1 연산 증폭기는,
    상기 양의 목표 전압 입력에 결합된 제1 반전 입력 노드;
    상기 접지에 결합된 제1 비반전 입력 노드; 및
    제1 출력 노드를 포함하고;
    상기 제2 연산 증폭기는,
    상기 제1 출력 노드 및 상기 음의 목표 전압 입력에 결합된 제2 반전 입력 노드;
    상기 접지에 결합된 비반전 입력 노드; 및
    상기 전압 출력에 결합된 제2 출력 노드를 포함하는, 전력 관리 회로.
  18. 청구항 17에 있어서, 등화기 튜닝 회로는,
    상기 제2 연산 증폭기의 상기 제2 반전 입력 노드 및 상기 음의 목표 전압 입력에 결합된 좌측 노드; 및
    상기 전압 출력에 결합된 우측 노드를 더 포함하고;
    상기 좌측 저항기와 상기 우측 저항기는 상기 좌측 노드와 상기 우측 노드 사이에 직렬로 결합된, 전력 관리 회로.
  19. 청구항 10에 있어서, 상기 전압 증폭기 회로는,
    상기 등화된 목표 전압에 기초하여 초기 ET 전압을 생성하도록 구성된 전압 증폭기; 및
    상기 ET 전압을 생성하기 위해 오프셋 전압(offset voltage)만큼 상기 초기 ET 전압을 상승시키도록 구성된 오프셋 커패시터를 포함하는, 전력 관리 회로.
  20. 청구항 10에 있어서,
    배터리 전압에 기초하여 복수의 전압 레벨에서 저주파 전압을 생성하도록 구성된 멀티 레벨 전하 펌프; 및
    상기 저주파 전압에 기초하여 저주파 전류를 유도하도록 구성된 전력 인덕터를 더 포함하는, 전력 관리 회로.
KR1020220002630A 2021-01-08 2022-01-07 등화기 회로 및 관련 전력 관리 회로 KR20220100536A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163135134P 2021-01-08 2021-01-08
US63/135,134 2021-01-08
US17/412,823 2021-08-26
US17/412,823 US20220224294A1 (en) 2021-01-08 2021-08-26 Equalizer circuit and related power management circuit

Publications (1)

Publication Number Publication Date
KR20220100536A true KR20220100536A (ko) 2022-07-15

Family

ID=79020894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002630A KR20220100536A (ko) 2021-01-08 2022-01-07 등화기 회로 및 관련 전력 관리 회로

Country Status (5)

Country Link
US (1) US20220224294A1 (ko)
EP (1) EP4027513A1 (ko)
JP (1) JP2022107528A (ko)
KR (1) KR20220100536A (ko)
CN (1) CN114759891A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868499B2 (en) * 2018-07-30 2020-12-15 Qorvo Us, Inc. Envelope tracking voltage tracker circuit
US11025458B2 (en) * 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking

Also Published As

Publication number Publication date
EP4027513A1 (en) 2022-07-13
US20220224294A1 (en) 2022-07-14
CN114759891A (zh) 2022-07-15
JP2022107528A (ja) 2022-07-21

Similar Documents

Publication Publication Date Title
CN108768318B (zh) 包络跟踪装置和方法
US9490752B2 (en) RF amplifier having a transition shaping filter
US20190109566A1 (en) Nonlinear bandwidth compression circuitry
JP5079336B2 (ja) 増幅器用の適応型バイアス電流回路及び方法
US11038464B2 (en) Envelope tracking amplifier apparatus
FI97575C (fi) Suuren hyötysuhteen lineaarinen UHF-tehovahvistin
US10862431B1 (en) Envelope tracking amplification architecture
CN105981301B (zh) 用于包络跟踪调制器的负载电流传感器
US11764737B2 (en) Envelope tracking circuit and related power amplifier apparatus
CN110233635B (zh) 收发器电路和相关的射频电路
US9813088B2 (en) Supply modulators with voltage and frequency partitioning
US10505502B2 (en) Wide modulation bandwidth radio frequency circuit
US6522194B1 (en) Envelope restoration scheme for linear high-efficiency power amplification
US20220407465A1 (en) Voltage ripple suppression in a transmission circuit
CN115499022A (zh) 宽带发射电路
KR20220100536A (ko) 등화기 회로 및 관련 전력 관리 회로
CN114270703A (zh) 多级放大器包络跟踪装置
US20220385239A1 (en) Radio frequency (rf) equalizer in an envelope tracking (et) circuit
US6300830B1 (en) Multiplexed input envelope restoration scheme for linear high-efficiency power amplification
TWM549490U (zh) 功率放大器及封包追蹤前端裝置
EP4244980A1 (en) Equalizer circuit in an envelope tracking integrated circuit
KR20230117522A (ko) 포락선 추적 집적 회로(etic)용 가상 무선 주파수(vrf) 이퀄라이저
CN118174668A (zh) 功率放大器和音频设备
CN114448427A (zh) 一种用于锁相环的校准电路、方法及芯片、电子设备
CN116566775A (zh) 用于包络跟踪集成电路（etic）的虚拟射频（vrf）均衡器