KR20220097703A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220097703A
KR20220097703A KR1020200188416A KR20200188416A KR20220097703A KR 20220097703 A KR20220097703 A KR 20220097703A KR 1020200188416 A KR1020200188416 A KR 1020200188416A KR 20200188416 A KR20200188416 A KR 20200188416A KR 20220097703 A KR20220097703 A KR 20220097703A
Authority
KR
South Korea
Prior art keywords
layer
antenna
area
antenna pattern
viewed
Prior art date
Application number
KR1020200188416A
Other languages
English (en)
Inventor
오정석
김재경
이성룡
김병진
오정택
Original Assignee
삼성디스플레이 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 서울대학교산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200188416A priority Critical patent/KR20220097703A/ko
Priority to US17/462,813 priority patent/US20220208861A1/en
Priority to CN202111577726.8A priority patent/CN114698276A/zh
Publication of KR20220097703A publication Critical patent/KR20220097703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1698—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being a sending/receiving arrangement to establish a cordless communication link, e.g. radio or infrared link, integrated cellular phone
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L51/5206—
    • H01L51/5237—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의되고, 공통 전극을 포함하는 표시층, 상기 표시층 위에 배치되고, 복수의 감지 전극들 및 안테나 패턴을 포함하는 센서층, 및 상기 표시층을 사이에 두고 상기 센서층과 이격되며, 도전성을 가지는 커버층을 포함하고, 상기 주변 영역은 제1 영역 및 상기 제1 영역을 사이에 두고 상기 액티브 영역과 이격된 제2 영역을 포함하고, 상기 공통 전극은 상기 액티브 영역 및 상기 제1 영역에 배치되며, 상기 제2 영역과 이격되고, 평면 상에서 보았을 때, 상기 안테나 패턴의 적어도 일부는 상기 공통 전극과 비중첩하고, 상기 커버층과 중첩할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 주파수 신호 방사 성능이 향상된 전자 장치에 관한 것이다.
전자 장치는 전자 모듈들을 포함할 수 있다. 예를 들어, 전자 장치는 휴대용 단말기 또는 웨어러블 장치일 수 있고, 전자 모듈들은 안테나 모듈, 카메라 모듈, 또는 배터리 모듈을 포함할 수 있다. 휴대용 단말기의 박형화 및 웨어러블 장치의 소형화에 따라 전자 모듈들이 실장 될 공간은 점차 감소되고 있다. 또한, 전자 장치가 고기능화되고, 고사양으로 발전함에 따라 전자 장치에 포함되는 전자 모듈들의 수가 증가하고 있다.
본 발명은 주파수 신호 방사 성능이 향상된 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의되고, 공통 전극을 포함하는 표시층, 상기 표시층 위에 배치되고, 복수의 감지 전극들 및 안테나 패턴을 포함하는 센서층, 및 상기 표시층을 사이에 두고 상기 센서층과 이격되며, 도전성을 가지는 커버층을 포함하고, 상기 주변 영역은 제1 영역 및 상기 제1 영역을 사이에 두고 상기 액티브 영역과 이격된 제2 영역을 포함하고, 상기 공통 전극은 상기 액티브 영역 및 상기 제1 영역에 배치되며, 상기 공통 전극은 상기 제2 영역과 이격되고, 평면 상에서 보았을 때, 상기 안테나 패턴의 적어도 일부는 상기 공통 전극과 비중첩하고, 상기 평면 상에서 보았을 때, 상기 안테나 패턴의 상기 적어도 일부는 상기 커버층과 중첩할 수 있다.
상기 평면 상에서 보았을 때, 상기 안테나 패턴의 상기 적어도 일부는 상기 제2 영역과 중첩할 수 있다.
상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 공통 전극과 비중첩할 수 있다.
상기 안테나 패턴은 제1 부분 및 상기 제1 부분과 인접한 제2 부분을 포함하고, 상기 제2 부분은 메쉬 구조를 가질 수 있다.
상기 안테나 패턴은 다이폴 안테나를 포함할 수 있다.
상기 평면 상에서 보았을 때, 상기 제1 부분은 상기 제2 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역과 중첩할 수 있다.
상기 제2 부분은 상기 제1 부분을 에워싸고, 상기 평면 상에서 보았을 때, 상기 제1 부분은 상기 제2 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역 및 상기 제2 영역과 중첩할 수 있다.
상기 안테나 패턴은 상기 제1 부분으로부터 연장된 제3 부분을 더 포함하고, 상기 평면 상에서 보았을 때, 상기 제1 부분이 상기 센서층의 측면으로부터 이격된 제1 거리는 상기 제3 부분이 상기 센서층의 상기 측면으로부터 이격된 제2 거리보다 클 수 있다.
상기 평면 상에서 보았을 때, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제2 영역과 중첩할 수 있다.
상기 평면 상에서 보았을 때, 상기 제1 부분 및 상기 제3 부분은 상기 제1 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역 및 상기 제2 영역과 중첩할 수 있다.
상기 공통 전극에는 상기 표시층의 측면으로부터 이격되는 방향으로 홈이 정의되고, 상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 홈 내부에 배치되고, 상기 공통 전극과 이격될 수 있다.
상기 공통 전극은 상기 액티브 영역과 중첩하는 제1 전극 부분 및 상기 제1 영역과 중첩하고 복수의 개구부들이 정의된 제2 전극 부분을 포함할 수 있다.
상기 공통 전극에는 복수의 개구부가 정의될 수 있다.
상기 제2 영역의 폭은 300μm 이상일 수 있다.
상기 커버층 및 상기 표시층 사이에 배치되는 보호층을 더 포함할 수 있다.
상기 복수의 감지 전극들 중 적어도 일부 및 상기 안테나 패턴은 동일한 층에 배치될 수 있다.
상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 액티브 영역 및 상기 주변 영역과 중첩하고, 상기 안테나 패턴 중 상기 액티브 영역과 중첩하는 부분은 메쉬 구조를 가질 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 감지 전극들 및 상기 복수의 감지 전극들 중 일부와 동일한 층에 배치되는 안테나 패턴을 포함하는 센서층, 상기 센서층 아래에 배치되고, 공통 전극을 포함하는 표시층, 및 상기 표시층 아래에 배치되고, 도전성을 갖는 커버층을 포함하고, 평면 상에서 보았을 때, 상기 안테나 패턴의 적어도 일부는 상기 공통 전극과 비중첩하고, 상기 안테나 패턴의 상기 적어도 일부는 커버층과 중첩할 수 있다.
상기 상기 표시층의 측면으로부터 상기 공통 전극 사이의 거리는 300μm 이상일 수 있다.
상기 커버층 및 상기 표시층 사이에 배치되는 보호층을 더 포함할 수 있다.
상술된 바에 따르면, 안테나 패턴은 공통 전극과 비중첩할 수 있다. 커버층은 안테나 패턴 및 안테나 패드와 중첩할 수 있다. 커버층은 안테나 패턴에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴 및 커버층 사이에 배치된 보호층, 엠보층, 쿠션층, 및 방열 시트는 안테나 패턴을 동작하기 위한 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴을 동작하기 위한 안테나 기판의 두께가 확보될 수 있고, 안테나 패턴의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 I-I’를 따라 표시층에 대응되는 부분을 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 도 5의 II-II’를 따라 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 도 5의 III-III’를 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부분의 평면도이다.
도 10은 본 발명의 일 실시예에 따른 안테나의 주파수에 따른 S파라미터를 도시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.
도 12 내지 도 21은 본 발명의 일 실시예에 따른 전자 장치의 일부분의 평면도들이다.
도 22 내지 도 24는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1을 참조하면, 전자 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(DD)는 휴대폰, 태블릿, 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 전자 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.
전자 장치(DD)는 액티브 영역(DD-AA)을 통해 영상을 표시할 수 있다. 액티브 영역(DD-AA)에는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 의해 정의된 면과 평행한 제1 표시면(DD-AA1) 및 제1 표시면(DD-AA1)으로부터 연장된 제2 표시면(DD-AA2)이 정의될 수 있다.
제2 표시면(DD-AA2)은 제1 표시면(DD-AA1)의 일 측으로부터 벤딩되어 제공될 수 있다. 또는 제2 표시면(DD-AA2)은 복수로 제공될 수 있다. 이 경우, 제2 표시면들(DD-AA2)은 제1 표시면(DD-AA1)의 적어도 2 개의 측으로부터 벤딩되어 제공될 수 있다. 액티브 영역(DD-AA)에는 하나의 제1 표시면(DD-AA1)과 한 개 이상 네 개 이하의 제2 표시면들(DD-AA2)이 정의될 수 있다. 하지만, 액티브 영역(DD-AA)의 형상이 이에 제한되는 것은 아니며, 액티브 영역(DD-AA)에는 제1 표시면(DD-AA1)만이 정의될 수도 있다.
전자 장치(DD)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 전자 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 2를 참조하면, 전자 장치(DD)는 윈도우(WP), 접착층(OCA1, OCA2, OCA3), 반사 방지층(RPP), 센서층(IS), 표시층(DP), 보호층(PF), 엠보층(EB), 쿠션층(CSH), 방열 시트(GP), 및 커버층(CU)을 포함할 수 있다.
윈도우(WP)는 전자 장치(DD)의 외관을 구성할 수 있다. 윈도우(WP)는 외부 충격으로부터 전자 장치(DD)의 내부 구성들을 보호하며, 실질적으로 전자 장치(DD)의 액티브 영역(DD-AA)을 제공하는 구성일 수 있다. 예를 들어, 윈도우(WP)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우(WP)는 다층 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WP)은 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수 있다.
접착층(OCA1)은 윈도우(WP)의 아래에 배치될 수 있다. 접착층(OCA1)에 의해 윈도우(WP) 및 반사 방지층(RPP)이 결합될 수 있다. 접착층(OCA1)은 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착층(OCA1)은 광학투명접착필름(Optically Clear Adhesive film), 광학투명접착수지(Optically Clear Resin), 또는 감압접착필름(Pressure Sensitive Adhesive film)일 수 있다.
반사 방지층(RPP)은 윈도우(WP)의 아래에 배치될 수 있다. 반사 방지층(RPP)은 윈도우(WP)의 위로부터 입사되는 자연광(또는 태양광)의 반사율을 감소시킬 수 있다.
본 발명의 일 실시예에 따른 반사 방지층(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자는 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사 방지층(RPP)의 베이스층으로 정의될 수 있다.
접착층(OCA2)은 반사 방지층(RPP)의 아래에 배치될 수 있다. 접착층(OCA2)에 의해 반사 방지층(RPP) 및 안테나층(ANL)이 결합될 수 있다. 접착층(OCA2)은 접착층(OCA1)과 실질적으로 동일한 물질을 포함할 수 있다.
센서층(IS)은 외부 입력의 좌표 정보를 획득할 수 있다. 본 발명의 일 실시예에 따른 센서층(IS)은 표시층(DP)의 일면에 직접 배치될 수 있다. 예를 들어, 센서층(IS)은 온 셀(On-Cell) 방식으로 표시층(DP)과 일체화될 수 있다. 센서층(IS)은 표시층(DP)과 연속 공정에 의해 제조될 수 있다. 단, 이에 제한되는 것은 아니며 센서층(IS)은 별도의 공정에 의해 제조되어, 표시층(DP)에 접착될 수 있다. 센서층(IS)은 터치 패널을 포함할 수 있다.
센서층(IS)은 무선 통신 신호, 예를 들어, 무선 주파수 신호(radio frequency signal)를 송신, 수신, 또는 송수신할 수 있다. 센서층(IS)은 복수의 안테나 패턴들 및 복수의 안테나 패드들을 포함할 수 있다. 복수의 안테나 패턴들은 서로 동일한 주파수 대역을 송신, 수신, 또는 송수신하거나, 서로 다른 주파수 대역을 송신, 수신, 또는 송수신할 수 있다. 상기 복수의 안테나 패턴들 및 복수의 안테나 패드들에 대해서는 후술된다.
표시층(DP)은 센서층(IS) 아래에 배치될 수 있다. 표시층(DP)은 이미지를 실질적으로 생성하는 구성일 수 있다. 표시층(DP)은 발광형 표시층일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시층(DP)은 유기 발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층을 포함할 수 있다. 표시층(DP)은 베이스층(SUB), 표시 회로층(DP-CL), 영상 구현층(DP-OLED), 및 박막 봉지층(TFL)을 포함할 수 있다. 이에 대해서는 후술된다.
표시층(DP) 아래에는 보호층(PF)이 배치될 수 있다. 보호층(PF)은 표시층(DP)의 하면을 보호할 수 있다. 보호층(PF)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 포함할 수 있다. 다만, 보호층(PF)의 물질은 특별히 이에 제한되지 않는다.
엠보층(EB)은 보호층(PF) 아래에 배치될 수 있다. 엠보층(EB)은 유색일 수 있다. 예를 들어, 엠보층(EB)은 검정색일 수 있다. 엠보층(EB)은 엠보층(EB)으로 입사되는 광을 흡수할 수 있다. 엠보층(EB)은 양면에 접착성을 가지는 층일 수 있다. 엠보층(EB)은 통상의 접착제 또는 점착제를 포함할 수 있다. 엠보층(EB)에 의해 보호층(PF)과 쿠션층(CSH)이 결합될 수 있다.
쿠션층(CSH)은 엠보층(EB)의 아래에 배치될 수 있다. 쿠션층(CSH)은 외부에서 가해지는 압력을 완화시키는 기능을 가질 수 있다. 쿠션층(CSH)은 스펀지, 발포 폼, 또는 우레탄 수지 등을 포함할 수 있다. 쿠션층(CSH)의 두께는 엠보층(EB)의 두께보다 두꺼울 수 있다.
방열 시트(GP)는 쿠션층(CSH)의 아래에 배치될 수 있다. 방열 시트(GP)는 표시층(DP)에서 발생하는 열의 방출을 유도할 수 있다. 예를 들어, 방열 시트(GP)는 그라파이트(graphite) 시트일 수 있다. 본 발명의 일 실시예에서 쿠션층(CSH) 및 방열 시트(GP) 사이에는 필름층이 더 배치될 수 있다. 상기 필름층은 폴리 이미드(polyimide, PI)를 포함할 수 있다.
커버층(CU)은 보호층(PF) 아래에 배치될 수 있다. 커버층(CU)은 도전성을 가질 수 있다. 예를 들어, 커버층(CU)은 구리(Cu)를 포함할 수 있다. 예를 들어, 커버층(CU)은 구리 테이프(Cu tape)일 수 있다. 다만, 특별히 이에 제한되지 않는다. 커버층(CU)에는 그라운드 전압이 인가될 수 있다. 다만, 이는 예시적인 것으로 커버층(CU)은 플로팅될 수도 있다. 이에 대해서는 후술된다.
도 3은 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 3을 참조하면, 표시층(DP)에는 액티브 영역(DP-AA) 및 액티브 영역(DP-AA)과 인접한 주변 영역(DP-NAA)이 정의될 수 있다. 액티브 영역(DP-AA)은 이미지가 표시되는 영역일 수 있다. 액티브 영역(DP-AA)에는 복수의 화소들(PX)이 배치될 수 있다. 주변 영역(DP-NAA)은 구동 회로나 구동 배선 등이 배치되는 영역일 수 있다. 평면 상에서 보았을 때, 액티브 영역(DP-AA)은 전자 장치(DD, 도 1 참조)의 액티브 영역(DD-AA, 도 1 참조)과 중첩할 수 있고, 주변 영역(DP-NAA)은 전자 장치(DD, 도 1 참조)의 주변 영역(DD-NAA, 도 1 참조)과 중첩할 수 있다.
주변 영역(DP-NAA)은 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1)은 액티브 영역(DP-AA)을 에워쌀 수 있다. 제2 영역(AR2)은 제1 영역(AR1)을 사이에 두고 액티브 영역(DP-AA)과 이격될 수 있다. 제2 영역(AR2)은 제1 영역(AR1)을 에워쌀 수 있다.
표시층(DP)은 베이스층(SUB), 복수의 화소들(PX), 복수의 신호 배선들(GL, DL, PL, EL), 복수의 표시 패드들(PDD), 및 복수의 감지 패드들(PDT)을 포함할 수 있다.
복수의 화소들(PX) 각각은 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 또는 블루를 포함할 수 있다. 상기 혼합색은 화이트, 옐로우, 시안, 또는 마젠타 등 다양하 색상을 포함할 수 있다. 다만, 화소들(PX) 각각이 표시하는 색상이 이에 제한되는 것은 아니다.
복수의 신호 배선들(GL, DL, PL, EL)은 베이스층(SUB) 위에 배치될 수 있다. 복수의 신호 배선들(GL, DL, PL, EL)은 복수의 화소들(PX)에 연결되어 복수의 화소들(PX)에 전기적 신호를 전달할 수 있다. 복수의 신호 배선들(GL, DL, PL, EL)은 복수의 스캔 배선들(GL), 복수의 데이터 배선들(DL), 복수의 전원 배선들(PL), 및 복수의 발광 제어 배선들(EL)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 신호 배선들(GL, DL, PL, EL)의 구성은 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 복수의 신호 배선들(GL, DL, PL, EL)은 초기화 전압 배선을 더 포함할 수 있다.
전원 패턴(VDD)은 주변 영역(DP-NAA)에 배치될 수 있다. 전원 패턴(VDD)은 복수의 전원 배선들(PL)과 접속될 수 있다. 표시층(DP)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들(PX)에 동일한 전원 신호를 제공할 수 있다.
복수의 표시 패드들(PDD)은 주변 영역(DP-NAA)에 배치될 수 있다. 복수의 표시 패드들(PDD)은 제1 패드(PD1) 및 제2 패드(PD2)을 포함할 수 있다. 제1 패드(PD1)은 복수로 제공될 수 있다. 복수의 제1 패드(PD1)은 복수의 데이터 배선들(DL)에 각각 연결될 수 있다. 제2 패드(PD2)는 전원 패턴(VDD)에 연결되어 복수의 전원 배선들(PL)과 전기적으로 연결될 수 있다. 표시층(DP)은 복수의 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 복수의 화소들(PX)에 제공할 수 있다. 한편, 복수의 표시 패드들(PDD)은 제1 패드(PD1) 및 제2 패드(PD2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 제공되지 않는다.
구동 회로(DIC)는 주변 영역(DP-NAA)에 실장될 수 있다. 구동 회로(DIC)는 칩 형태의 타이밍 제어 회로일 수 있다. 복수의 데이터 배선들(DL)은 구동 회로(DIC)를 거쳐 복수의 제1 패드들(PD1)에 각각 전기적으로 연결될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 구동 회로(DIC)는 표시층(DP)과는 별개의 필름 상에 실장될 수도 있다. 이 경우, 구동 회로(DIC)는 상기 필름을 통해 복수의 표시 패드들(PDD)과 전기적으로 연결될 수 있다.
복수의 감지 패드들(PDT)은 주변 영역(DP-NAA)에 배치될 수 있다. 복수의 감지 패드들(PDT)은 후술될 센서층(IS, 도 3 참조)의 복수의 감지 전극들과 각각 전기적으로 연결될 수 있다. 복수의 감지 패드들(PDT)은 복수의 제1 감지 패드들(TD1) 및 복수의 제2 감지 패드들(TD2)을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 1의 I-I'를 따라 표시층에 대응되는 부분을 절단한 단면도이다.
도 4를 참조하면, 표시층(DP)은 베이스층(SUB), 표시 회로층(DP-CL), 영상 구현층(DP-OLED), 및 박막 봉지층(TFL)을 포함할 수 있다. 표시층(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 인해 절연층, 반도체층, 및 도전층을 형성할 수 있다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층, 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 표시 회로층(DP-CL) 및 영상 구현층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성할 수 있다. 베이스층(SUB)은 표시 회로층(DP-CL) 및 영상 구현층(DP-OLED)을 지지하는 베이스 기판일 수 있다.
베이스층(SUB)은 합성 수지층을 포함할 수 있다. 합성 수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(SUB)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(SUB)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
표시 회로층(DP-CL)은 베이스층(SUB) 위에 배치될 수 있다. 표시 회로층(DP-CL)은 영상 구현층(DP-OLED)에 포함된 발광 소자(OLED)를 구동하기 위한 신호를 제공할 수 있다. 표시 회로층(DP-CL)은 버퍼층(BFL), 트랜지스터(T1), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 제5 절연층(50), 및 제6 절연층(60)을 포함할 수 있다.
버퍼층(BFL)은 베이스층(SUB)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다
버퍼층(BFL) 위에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나, 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수도 있다. 반도체 패턴은 복수 개의 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입 트랜지스터는 P형 도판트로 도핑된 도핑 영역을 포함하고, N타입 트랜지스터는 N형 도판트로 도핑된 도핑 영역을 포함할 수 있다. 제2 영역은 비도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다.
복수의 화소들(PX, 도 3 참조) 각각은 각각은 7 개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 복수의 화소들(PX, 도 4a 참조) 각각에 포함되는 두 개의 트랜지스터(T1, T2) 및 발광 소자(OLED)를 예시적으로 도시하였다. 제1 트랜지스터(T1)는 소스(S1), 액티브(A1), 드레인(D1), 및 게이트(G1)를 포함할 수 있다. 제2 트랜지스터(T2)는 소스(S2), 액티브(A2), 드레인(D2), 게이트(G2), 및 상부 전극(UE)을 포함할 수 있다.
트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스(S1) 및 드레인(D1)은 단면 상에서 액티브(A1)로부터 서로 반대 방향으로 연장될 수 있다. 도 4에서는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10) 뿐만 아니라 후술되는 표시 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1)가 배치될 수 있다. 게이트(G1)는 금속 패턴의 일부일 수 있다. 게이트(G1)는 액티브(A1)와 중첩할 수 있다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크와 같을 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치될 수 있다. 제2 절연층(20)은 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 복수 개의 화소들(PX)에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
상부 전극(UE)은 제2 절연층(20) 위에 배치될 수 있다. 상부 전극(UE)은 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상부 전극(UE)은 생략될 수도 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 상부 전극(UE)을 커버할 수 있다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 제1 연결 전극(CNE1)을 커버할 수 있다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다.
제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 위에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치될 수 있다. 제6 절연층(60)은 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
영상 구현층(DP-OLED)은 제1 전극(AE), 화소 정의막(PDL), 및 발광 소자(OLED)를 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(PDL)에는 개구부(OP)가 정의될 수 있다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킬 수 있다.
액티브 영역(DP-AA, 도 3 참조)은 발광 영역(PXA) 및 발광 영역(PXA)에 인접한 차광 영역(NPXA)을 포함할 수 있다. 차광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광 영역(PXA)과 차광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 위에 발광층(EML)이 배치될 수 있다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 위에 전자 제어층(ECL)이 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 가질 수 있다. 제2 전극(CE)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 제2 전극(CE)은 공통 전극(CE)으로 지칭될 수 있다.
박막 봉지층(TFL)은 영상 구현층(DP-OLED) 위에 배치되어 영상 구현층(DP-OLED)를 커버할 수 있다. 박막 봉지층(TFL)는 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층, 유기층, 및 제2 무기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 박막 봉지층(TFL)은 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 박막 봉지층(TFL)은 복수의 무기층들 및 복수의 유기층들을 더 포함할 수 있다.
상기 제1 무기층은 외부 수분이나 산소가 영상 구현층(DP-OLED)에 침투하는 것을 방지할 수 있다. 예를 들어, 상기 제1 무기층은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다.
상기 유기층은 상기 제1 무기층 상에 배치되어 평탄면을 제공할 수 있다. 상기 제1 무기층의 상면에 형성된 굴곡이나 상기 제1 무기층 상에 존재하는 파티클 등은 상기 유기층에 의해 커버될 수 있다. 예를 들어, 상기 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
상기 제2 무기층은 상기 유기층 상에 배치되어 상기 유기층을 커버할 수 있다. 상기 제2 무기층은 상기 유기층으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지할 수 있다. 상기 제2 무기층은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 5를 참조하면, 센서층(IS)에는 액티브 영역(IS-AA) 및 액티브 영역(IS-AA)을 에워싸는 주변 영역(IS-NAA)이 정의될 수 있다. 액티브 영역(IS-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 액티브 영역(IS-AA)은 입력을 감지하는 영역일 수 있다. 평면 상에서 보았을 때, 액티브 영역(IS-AA)은 표시층(DP, 도 3 참조)의 액티브 영역(DP-AA, 도 3 참조)과 중첩할 수 있고, 주변 영역(IS-NAA)은 표시층(DP, 도 3 참조)의 주변 영역(DP-NAA, 도 3 참조)과 중첩할 수 있다.
센서층(IS)은 베이스 절연층(IS-IL0), 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 감지 라인들(TL1, TL2), 복수의 안테나 패턴들(ANT), 및 복수의 안테나 패드들(ANP)을 포함할 수 있다. 복수의 제1 감지 전극들(TE1) 및 복수의 제2 감지 전극들(TE2)은 액티브 영역(IS-AA)에 배치될 수 있다. 복수의 감지 라인들(TL1, TL2) 및 복수의 안테나 패드들(ANP)은 주변 영역(IS-NAA)에 배치될 수 있다. 복수의 안테나 패턴들(ANT)의 적어도 일부는 주변 영역(IS-NAA)에 배치될 수 있다.
베이스 절연층(IS-IL0)은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 및 실리콘 옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스 절연층(IS-IL0)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수 있다. 베이스 절연층(IS-IL0)은 표시층(DP, 도 3 참조) 위에 직접 형성될 수 있다. 또는 베이스 절연층(IS-IL0)은 표시층(DP, 도 3 참조)과 접착 부재를 통해 서로 결합될 수 있다.
센서층(IS)은 복수의 제1 감지 전극들(TE1) 및 복수의 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
복수의 제1 감지 전극들(TE1) 각각은 제1 방향(DR1)을 따라 연장되고, 복수의 제1 감지 전극들(TE1)은 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 제1 감지 전극들(TE1) 각각은 복수의 제1 부분들(SP1) 및 복수의 제2 부분들(BP1)을 포함할 수 있다. 복수의 제2 부분들(BP1) 각각은 서로 인접한 2 개의 제1 부분들(SP1)을 전기적으로 연결할 수 있다. 복수의 제1 부분들(SP1) 및 복수의 제2 부분들(BP1)은 메쉬 구조를 가질 수 있다.
복수의 제2 감지 전극들(TE2) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 제2 감지 전극들(TE2)은 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 제2 감지 전극들(TE2) 각각은 복수의 감지 패턴들(SP2) 및 복수의 브릿지 패턴들(BP2)을 포함할 수 있다. 복수의 브릿지 패턴들(BP2) 각각은 서로 인접한 2 개의 감지 패턴들(SP2)을 전기적으로 연결할 수 있다. 복수의 감지 패턴들(SP2)은 메쉬 구조를 가질 수 있다.
도 5에서는 1 개의 브릿지 패턴(BP2)이 서로 인접한 2 개의 감지 패턴들(SP2)에 연결된 것을 예시로 도시하였으나, 본 발명의 일 실시예에 따른 복수의 브릿지 패턴들(BP2) 및 복수의 감지 패턴들(SP2)의 연결 관계는 이에 제한되지 않는다. 예를 들어, 서로 인접한 2 개의 감지 패턴들(SP2)은 2 개의 브릿지 패턴들(BP2)에 의해 연결될 수도 있다.
복수의 제2 부분들(BP1)은 복수의 브릿지 패턴들(BP2)과 상이한 층에 배치될 수 있다. 복수의 브릿지 패턴들(BP2)은 복수의 제1 감지 전극들(TE1)과 절연 교차될 수 있다. 예를 들어, 복수의 제2 부분들(BP1)은 복수의 브릿지 패턴들(BP2)과 각각 절연 교차될 수 있다.
복수의 감지 라인들(TL1, TL2)은 복수의 제1 감지 라인들(TL1) 및 복수의 제2 감지 라인들(TL2)을 포함할 수 있다. 복수의 제1 감지 라인들(TL1)은 복수의 제1 감지 전극들(TE1)에 각각 전기적으로 연결될 수 있다. 복수의 제2 감지 라인들(TL2)은 복수의 제2 감지 전극들(TE2)에 각각 전기적으로 연결될 수 있다. 복수의 감지 라인들(TL1, TL2) 각각은 메쉬 구조를 가질 수 있다.
복수의 제1 감지 패드들(TD1, 도 3 참조)은 컨택홀들을 통해 복수의 제1 감지 라인들(TL1)에 각각 전기적으로 연결될 수 있다. 복수의 제2 감지 패드들(TD2, 도 3 참조)은 컨택홀들을 통해 복수의 제2 감지 라인들(TL2)에 각각 전기적으로 연결될 수 있다.
복수의 안테나 패턴들(ANT)은 주변 영역(IS-NAA)에 배치될 수 있다. 도 5에서는 6 개의 안테나 패턴들(ANT)이 제2 방향(DR2)을 따라 배치되는 것을 예시적으로 도시하였으나, 본 발명의 일 실시예에 따른 안테나 패턴들(ANT)의 배치 관계는 이에 제한되지 않는다.
복수의 안테나 패턴들(ANT) 각각은 다이폴 안테나를 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 안테나 패턴들(ANT)의 종류는 이에 제한되지 않는다. 예를 들어, 복수의 안테나 패턴들(ANT) 각각은 패치 안테나를 포함할 수 있다. 이에 대해서는 후술된다.
복수의 안테나 패턴들(ANT)은 소정의 주파수 대역에서 동작할 수 있다. 상기 주파수 대역은 공진 주파수를 포함할 수 있다. 상기 공진 주파수는 29GHz(gigahertz)일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 공진 주파수는 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 상기 공진 주파수는 통신하고자 하는 신호의 주파수 대역에 따라 변경될 수 있다.
복수의 안태나 패드들(ANP)은 복수의 안테나 패턴들(ANT)의 일측에 각각 연결될 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 5의 II-II’를 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, 베이스 절연층(IS-IL0) 위에 복수의 브릿지 패턴들(BP1)이 배치될 수 있다. 제1 절연층(IS-IL1)은 복수의 브릿지 패턴들(BP1) 위에 배치될 수 있다. 제1 절연층(IS-IL1)은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1)은 무기물, 유기물, 또는 복합 재료를 포함할 수 있다.
복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2)은 제1 절연층(IS-IL1) 위에 배치될 수 있다. 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2)은 메쉬 구조를 가질 수 있다.
복수의 컨택홀들(CNT)은 제1 절연층(IS-IL1)이 제3 방향(DR3)으로 관통되어 형성될 수 있다. 복수의 감지 패턴들(SP1) 중 인접한 두 개의 감지 패턴들(SP1)은 복수의 컨택홀들(CNT)을 통해 브릿지 패턴(BP1)과 전기적으로 연결될 수 있다.
제2 절연층(IS-IL2)은 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 위에 배치될 수 있다. 제2 절연층(IS-IL2)은 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(IS-IL2)은 무기물, 유기물, 또는 복합 재료를 포함할 수 있다
도 6에서는 예시적으로 복수의 브릿지 패턴들(BP1)이 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 아래에 배치되는 바텀 브릿지 구조를 도시하였으나, 이에 한정되지 않는다. 예를 들어, 센서층(IS-1)은 복수의 브릿지 패턴들(BP1)이 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 위에 배치된 탑 브릿지 구조를 가질 수도 있다.
도 7은 본 발명의 일 실시예에 따른 도 5의 III-III’를 따라 절단한 단면도이다.
도 5 및 도 7을 참조하면, 복수의 안테나 패턴들(ANT)은 복수의 감지 전극들(TE1, TE2) 중 일부와 동일한 층에 배치될 수 있다. 복수의 안테나 패턴들(ANT)은 제1 절연층(IS-IL1)위에 배치될 수 있다. 예를 들어, 복수의 안테나 패턴들(ANT)은 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 복수의 제2 부분들(BP2)과 동일한 층에 배치될 수 s있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 안테나 패턴들(ANT)의 배치 관계는 이에 제한되지 않는다. 예를 들어, 복수의 안테나 패턴들(ANT)은 복수의 브릿지 패턴(BP1)과 동일한 층에 배치될 수도 있다.
복수의 안테나 패턴들(ANT)은 복수의 감지 전극들(TE1, TE2)과 동일한 물질을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 안테나 패턴들(ANT)은 다양한 물질을 포함할 수 있다. 예를 들어, 복수의 안테나 패턴들(ANT)은 탄소 나노 튜브, 금속 및/또는 금속 합금, 또는 이들의 복합 소재를 포함할 수 있으며, 단층 구조 또는 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)이 순차적으로 적층된 다층 구조를 가질 수도 있다. 예를 들어, 상기 금속 물질은 은(Ag), 구리(Cu), 알루미늄(Al), 금(Au), 또는 백금(Pt)일 수 있으며, 이에 제한되는 것은 아니다.
도 8은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 8을 설명함에 있어서, 도 2를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8을 참조하면, 전자 장치(DD)는 윈도우(WP), 반사 방지층(RPP), 센서층(IS), 연성 회로 기판(FF), 구동칩(IC), 표시층(DP), 보호층(PF), 엠보층(EB), 쿠션층(CHS), 방열 시트(GP), 및 커버층(CU)을 포함할 수 있다.
센서층(IS)은 안테나 패턴(ANT) 및 안테나 패턴(ANT)의 일측에 연결된 안테나 패드(ANP)를 포함할 수 있다.
연성 회로 기판(FF)은 안테나 패드(ANP)와 전기적으로 연결될 수 있다. 연성 회로 기판(FF)은 그라운드 코플래너 선로(Ground Coplanar Wave guide, GCPW) 구조를 가질 수 있다. 연성 회로 기판(FF)은 벤딩되어 커버층(CU)의 하면에 배치될 수 있다.
연성 회로 기판(FF) 및 안테나 패드(ANP)은 접착 부재를 통해 결합될 수 있다. 연성 회로 기판(FF) 및 안테나 패드(ANP) 사이에는 접착 부재가 배치될 수 있다. 접착 부재는 이방성 도전 필름(ACF, Anisotropic Conductive Film)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 접착 부재는 연성 회로 기판(FF) 및 안테나 패드(ANP)를 접착하는 다양한 물질을 포함할 수 있다. 예를 들어, 접착 부재는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film), 광학 투명 접착 필름(OCA, Optically Clear Adhesive film), 또는 광학 투명 접착 수지(OCR, Optically Clear Resin)등을 포함할 수 있다.
연성 회로 기판(FF)에는 구동칩(IC)이 실장될 수 있다. 연성 회로 기판(FF)은 구동칩(IC)에서 생성된 신호를 안테나 패턴(ANT)에 전달할 수 있다.
구동칩(IC)은 상기 그라운드 코플래너 선로(Ground Coplanar Wave guide, GCPW) 구조를 통해 안테나 패턴(ANT)에 신호를 제공할 수 있다. 구동칩(IC)은 안테나 패턴(ANT)의 동작을 제어할 수 있다. 예를 들어, 구동칩(IC)은 복수의 안테나 패턴들(ANT) 각각에 급전되는 전력을 조절하여 복수의 안테나들(ANT)의 빔 조향을 조절할 수 있고, 특정한 방향으로 주파수 신호를 집중시켜 에너지를 향상시킬 수도 있다. 또한, 원하는 방사 패턴을 형성할 수 있어 방사 효율이 향상될 수 있다. 본 발명의 일 실시예에 따른 구동칩(IC)은 빔 포밍칩(IC)으로 지칭될 수도 있다. 구동칩(IC)은 연성 회로 기판(FF)으ㄹ 통해 안테나 패드(ANP)에 신호를 전달할 수 있다. 연성 회로 기판(FF) 및 안테나 패드(ANP)에 의해 안테나 패턴(ANT)에 상기 신호가 급전될 수 있다.
표시층(DP)은 센서층(IS) 아래에 배치될 수 있다. 표시층(DP)에는 액티브 영역(DP-AA) 및 주변 영역(DP-NAA)이 정의될 수 있다. 주변 영역(DP-NAA)은 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다.
표시층(DP)은 공통 전극(CE)을 포함할 수 있다. 공통 전극(CE)은 도 4의 제2 전극(CE, 도 4 참조)과 동일할 수 있다. 공통 전극(CE)은 도전성을 가질 수 있다. 공통 전극(CE)은 액티브 영역(DP-AA) 및 제1 영역(AR1)에 배치될 수 있다. 평면 상에서 보았을 때, 공통 전극(CE)은 제2 영역(AR2)과 비중첩할 수 있다. 공통 전극(CE)은 표시층(DP)의 측면(DP-S)으로부터 제1 거리(DS)만큼 이격될 수 있다. 제1 거리(DS)는 300mm(micrometer) 이상일 수 있다.
본 발명과 달리 공통 전극(CE)이 표시층(DP)의 측면(DP-S)까지 연장되어 배치되는 경우, 표시층(DP)을 제조하는 과정에서 레이저로 표시층(DP)을 커팅할 때, 공통 전극(CE)의 금속에 의해 레이저 커팅의 신뢰성이 저하될 수 있다. 하지만, 본 발명에 따르면, 공통 전극(CE)은 표시층(DP)의 측면(DP-S)으로부터 제1 방향(DR1) 또는 제2 방향(DR2)으로 제1 거리(DS)만큼 이격될 수 있다. 따라서, 표시층(DP)의 제조 신뢰성이 향상될 수 있다.
평면 상에서 보았을 때, 안테나 패턴(ANT)은 공통 전극(CE)과 비중첩할 수 있다.
보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 표시층(DP) 아래에 배치될 수 있다. 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP) 각각은 절연 물질을 포함할 수 있다. 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 제3 방향(DR3)으로 제1 두께(TK1)를 가질 수 있다. 제1 두께(TK1)는 370mm 이상일 수 있다.
커버층(CU)은 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP) 아래에 배치될 수 있다. 커버층(CU)은 도전성을 가질 수 있다. 예를 들어, 커버층(CU)은 구리(Cu)를 포함할 수 있다. 커버층(CU)은 안테나(ANT)에 대해 그라운드 전극으로 동작할 수 있다. 평면 상에서 보았을 때, 커버층(CU)은 액티브 영역(DP-AA), 제1 영역(AR1), 및 제2 영역(AR2)과 중첩할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANT)은 커버층(CU)과 중첩할 수 있다.
커버층(CU)에는 그라운드 전압이 제공될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 커버층(CU)이 그라운드 전극으로 동작하기 위한 구동은 이에 제한되지 않는다. 예를 들어, 커버층(CU)은 전기적으로 플로팅될 수도 있다. 커버층(CU)은 제3 방향(DR3)으로 제2 두께(TK2)를 가질 수 있다. 제2 두께(TK2)는 18mm 이상일 수 있다.
본 발명과 달리 공통 전극(CE)이 표시층(DP)의 측면(DP-S)까지 연장되어 배치되는 경우, 공통 전극(CE)이 안테나 패턴(ANT)에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴(ANT) 및 공통 전극(CE) 사이에 배치된 절연층은 안테나 패턴(ANT)을 동작하기 위한 제3 두께(TK3)를 가지는 안테나 기판으로 동작할 수 있다. 제3 두께(TK3)는 10mm 이하일 수 있다. 이 경우, 안테나 패턴(ANT)을 동작하기 위한 안테나 기판의 두께가 확보되지 않을 수 있다. 따라서, 안테나 패턴(ANT)의 주파수 신호를 방사할 수 있는 대역폭이 제한될 수 있다. 또한, 안테나 설계를 위한 공간이 제3 두께(TK3)만큼만 확보될 수 있다. 하지만, 본 발명에 따르면, 안테나 패턴(ANT)은 공통 전극(CE)과 비중첩할 수 있다. 평면 상에서 보았을 때, 커버층(CU)은 안테나 패턴(ANT) 및 안테나 패드(ANP)와 중첩할 수 있다. 커버층(CU)은 안테나 패턴(ANT)에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴(ANT) 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANT)을 동작하기 위한 제1 두께(TK1)를 가지는 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANT)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD)를 제공할 수 있다. 또한, 안테나 설계를 위한 공간이 제3 두께(TK3)보다 큰 제1 두께(TK1)만큼 확보될 수 있다.
도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부분의 평면도이다.
도 9를 참조하면, 안테나 패턴(ANT)은 다이폴 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANT)은 제2 영역(AR2)과 중첩할 수 있다. 공통 전극(CE)은 제1 영역(AR1)과 중첩할 수 있다. 안테나 패턴(ANT) 및 공통 전극(CE)은 서로 비중첩할 수 있다.
안테나 패턴(ANT)은 제1 안테나(ANT1), 제2 안테나(ANT2), 및 제3 안테나(ANT3)를 포함할 수 있다. 연성 회로 기판(FF)은 제1 단자(SG1), 제2 단자(SG2), 및 제3 단자(SG3)를 포함할 수 있다.
제1 안테나(ANT1)는 다이폴 안테나의 일부분을 구성할 수 있다. 제1 안테나(ANT1)는 안테나 패드(ANP)를 통해 제1 단자(SG1)와 전기적으로 연결될 수 있다. 제1 안테나(ANT1)는 제1 단자(SG1)를 통해 그라운드 신호를 수신할 수 있다. 제1 안테나(ANT1)의 안테나 패드(ANP)로부터 제1 방향(DR1)으로 연장된 길이(LL)에 의해 주파수 신호의 특성이 조절될 수 있다.
제2 안테나(ANT2)는 다이폴 안테나의 나머지를 구성할 수 있다. 제2 안테나(ANT2)는 안테나 패드(ANP)를 통해 제2 단자(SG2)와 전기적으로 연결될 수 있다. 제2 안테나(ANT2)는 제2 단자(SG2)를 통해 안테나 신호를 수신할 수 있다. 제2 안테나(ANT2)의 안테나 패드(ANP)로부터 제1 방향(DR1)으로 연장된 길이는 제1 안테나(ANT1)의 안테나 패드(ANP)로부터 제1 방향(DR1)으로 연장된 길이(LL)와 동일할 수 있다.
제3 안테나(ANT3)는 실질적으로 안테나 역할을 하는 구성이 아닐 수 있다. 제3 안테나(ANT3)는 안테나 패드(ANP)를 통해 제3 단자(SG3)와 전기적으로 연결될 수 있다. 제3 안테나(ANT3)는 제3 단자(SG3)를 통해 상기 그라운드 신호를 수신할 수 있다. 즉, 연성 회로 기판(FF)은 그라운드 코플래너 선로(Ground Coplanar Wave guide, GCPW) 구조를 통해 안테나 패턴(ANT)에 신호를 전달할 수 있다.
도 10은 본 발명의 일 실시예에 따른 안테나의 주파수에 따른 S파라미터를 도시한 그래프이다.
도 9 및 도 10을 참조하면, S11은 S파라미터(S-Parameter) 중 하나일 수 있다. S11은 입력 신호가 반사되어 돌아오는 신호의 크기 대 입력 신호의 크기를 비율로 나타낸 값일 수 있다. 예를 들어, S11은 안테나 패턴(ANT)의 반사 계수일 수 있다. 안테나 패턴(ANT)의 동작을 판단할 때, S11의 값이 -10dB(decibel)인 경우를 기준으로 판단할 수 있다. -10dB는 입력 신호가 반사되어 돌아오는 신호의 크기가 입력 신호의 크기 대비 10%인 경우일 수 있다. S11이 -10dB보다 작은 경우, 안테나 패턴(ANT)은 해당 주파수 대역에서 동작하고, 해당 주파수 대역을 포함하는 신호를 송신, 수신, 또는 송수신한다고 판단할 수 있다.
제1 그래프(GP1-1)는 제1 안테나(ANT1)의 안테나 패드(ANP)로부터 제1 방향(DR1)으로 연장된 길이(LL)가 0.5mm(millimeter)인 안테나 패턴(ANT)의 S파라미터일 수 있다. 제1 그래프(GP1-1)에서 안테나 패턴(ANT)은 제1 신호를 방사할 수 있다. 상기 제1 신호는 제1 공진 주파수를 포함하는 제1 주파수 대역(BW1-1)을 포함할 수 있다. 제1 그래프(GP1-1)에서 안테나 패턴(ANT)이 동작하는 주파수 범위는 28.37GHz 내지 30.25GHz 이며, 제1 주파수 대역(BW1-1)은 1.88GHz일 수 있다.
제2 그래프(GP2-1)는 제1 안테나(ANT1)의 안테나 패드(ANP)로부터 제1 방향(DR1)으로 연장된 길이(LL)가 0.7mm인 안테나 패턴(ANT)의 S파라미터일 수 있다. 제2 그래프(GP2-1)에서 안테나 패턴(ANT)은 제2 신호를 방사할 수 있다. 상기 제2 신호는 제2 공진 주파수를 포함하는 제2 주파수 대역(BW2-1)을 포함할 수 있다. 제2 그래프(GP2-1)에서 안테나 패턴(ANT)이 동작하는 주파수 범위는 27.90GHz 내지 29.50GHz이며, 제2 주파수 대역(BW2-1)은 1.6GHz일 수 있다.
도 11은 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.
도 9 및 도 11을 참조하면, 안테나 패턴(ANT)은 연성 회로 기판(FF)을 통해 구동칩(IC, 도 8 참조)과 전기적으로 연결될 수 있다. 안테나 패턴(ANT)은 구동칩(IC, 도 8 참조)으로부터 급전되어 특정 주파수에서 동작할 수 있다. 예를 들어, 그래프(G1-2)를 참조하면, 상기 특정 주파수는 29GHz일 수 있고, 29GHz에서 1.61dB 정도의 안테나 총 이득을 유지할 수 있다. 상기 특정 주파수는 동작 주파수로 지칭될 수도 있다.
도 12는 본 발명의 일 실시예에 따른 전자 장치의 일부분의 평면도이다. 도 12를 설명함에 있어서, 도 9를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 12를 참조하면, 안테나 패턴(ANTa)은 다이폴 안테나를 포함할 수 있다. 안테나 패턴(ANTa)은 제1 안테나(ANT1a), 제2 안테나(ANT2a), 및 제3 안테나(ANT3)를 포함할 수 있다.
제1 안테나(ANT1a)는 다이폴 안테나의 일부분을 구성할 수 있다. 제1 안테나(ANT1a)는 안테나 패드(ANP)를 통해 제1 단자(SG1)와 전기적으로 연결될 수 있다. 제1 안테나(ANT1a)는 제1 단자(SG1)를 통해 그라운드 신호를 수신할 수 있다.
제1 안테나(ANT1a)는 제1 부분(ANT1a-1) 및 제2 부분(ANT1a-2)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT1a-1)은 제2 영역(AR2)과 중첩할 수 있다. 제2 부분(ANT1a-2)은 제1 부분(ANT1a-1)과 인접하게 배치될 수 있다. 제2 부분(ANT1a-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT1a-2)은 제1 영역(AR1)과 중첩할 수 있다. 제2 부분(ANT1a-2)은 공통 전극(CE)과 중첩할 수 있다.
제2 안테나(ANT2a)는 다이폴 안테나의 나머지를 구성할 수 있다. 제2 안테나(ANT2a)는 안테나 패드(ANP)를 통해 제2 단자(SG2)와 전기적으로 연결될 수 있다. 제2 안테나(ANT2a)는 제2 단자(SG2)를 통해 안테나 신호를 수신할 수 있다.
제2 안테나(ANT2a)는 제1 부분(ANT2a-1) 및 제2 부분(ANT2a-2)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2a-1)은 제2 영역(AR2)과 중첩할 수 있다. 제2 부분(ANT2a-2)은 제1 부분(ANT2a-1)과 인접하게 배치될 수 있다. 제2 부분(ANT2a-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT2a-2)은 제1 영역(AR1)과 중첩할 수 있다. 제2 부분(ANT2a-2)은 공통 전극(CE)과 중첩할 수 있다.
도 13은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다. 도 13을 설명함에 있어서, 도 9를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 13을 참조하면, 안테나 패턴(ANTb)은 다이폴 안테나를 포함할 수 있다. 안테나 패턴(ANTb)은 제1 안테나(ANT1b), 제2 안테나(ANT2b), 및 제3 안테나(ANT3)를 포함할 수 있다.
제1 안테나(ANT1b)는 다이폴 안테나의 일부분을 구성할 수 있다. 제1 안테나(ANT1b)는 안테나 패드(ANP)를 통해 제1 단자(SG1)와 전기적으로 연결될 수 있다. 제1 안테나(ANT1b)는 제1 단자(SG1)를 통해 그라운드 신호를 수신할 수 있다.
제1 안테나(ANT1b)는 제1 부분(ANT1b-1) 및 제2 부분(ANT1b-2)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT1b-1)은 제2 영역(AR2)과 중첩할 수 있다. 제2 부분(ANT1b-2)은 제1 부분(ANT1b-1)을 에워쌀 수 있다. 제2 부분(ANT1b-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT1b-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
제2 안테나(ANT2b)는 다이폴 안테나의 나머지를 구성할 수 있다. 제2 안테나(ANT2b)는 안테나 패드(ANP)를 통해 제2 단자(SG2)와 전기적으로 연결될 수 있다. 제2 안테나(ANT2b)는 제2 단자(SG2)를 통해 안테나 신호를 수신할 수 있다.
제2 안테나(ANT2b)는 제1 부분(ANT2b-1) 및 제2 부분(ANT2b-2)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2b-1)은 제2 영역(AR2)과 중첩할 수 있다. 제2 부분(ANT2b-2)은 제1 부분(ANT2b-1)을 에워쌀 수 있다. 제2 부분(ANT2b-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT2b-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
도 14는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다. 도 14를 설명함에 있어서, 도 9를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 14를 참조하면, 안테나 패턴(ANTc)은 벤딩 다이폴을 포함할 수 있다. 안테나 패턴(ANTc)은 제1 안테나(ANT1c), 제2 안테나(ANT2c), 및 제3 안테나(ANT3)를 포함할 수 있다.
제1 안테나(ANT1c)는 벤딩 다이폴 안테나의 일부분을 구성할 수 있다. 제1 안테나(ANT1c)는 안테나 패드(ANP)를 통해 제1 단자(SG1)와 전기적으로 연결될 수 있다. 제1 안테나(ANT1c)는 제1 단자(SG1)를 통해 그라운드 신호를 수신할 수 있다.
제1 안테나(ANT1c)는 제1 부분(ANT1c-1), 제2 부분(ANT1c-2), 및 제3 부분(ANT1c-3)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT1c-1)은 제1 영역(AR1)과 중첩할 수 있다. 제3 부분(ANT1c-3)은 제1 부분(ANT1c-1)으로부터 제1 방향(DR1)으로 돌출되어 제2 방향(DR2)으로 연장될 수 있다. 평면 상에서 보았을 때, 제3 부분(ANT1c-3)은 제1 영역(AR1)과 중첩할 수 있다. 제2 부분(ANT1c-2)은 제1 부분(ANT1c-1) 및 제3 부분(ANT1c-3)을 에워쌀 수 있다. 제2 부분(ANT1c-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT1c-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
제2 안테나(ANT2c)는 벤딩 다이폴 안테나의 나머지를 구성할 수 있다. 제2 안테나(ANT2c)는 안테나 패드(ANP)를 통해 제2 단자(SG2)와 전기적으로 연결될 수 있다. 제2 안테나(ANT2c)는 제2 단자(SG2)를 통해 안테나 신호를 수신할 수 있다.
제2 안테나(ANT2c)는 제1 부분(ANT2c-1), 제2 부분(ANT2c-2), 및 제3 부분(ANT2c-3)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2c-1)은 제1 영역(AR1)과 중첩할 수 있다. 제3 부분(ANT1c-3)은 제1 부분(ANT1c-1)으로부터 제1 방향(DR1)으로 돌출되어 제2 방향(DR2)으로 연장될 수 있다. 평면 상에서 보았을 때, 제3 부분(ANT2c-3)은 제1 영역(AR1)과 중첩할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2c-1)이 센서층(IS, 도 8 참조)의 측면(IS-S)으로부터 제1 방향(DR1)으로 이격된 제1 거리(DS1-1)는 제3 부분(ANT2c-3)이 센서층(IS, 도 8 참조)의 측면(IS-S)으로부터 제1 방향(DR1)으로 이격된 제2 거리(DS1-2)보다 클 수 있다. 제2 부분(ANT2c-2)은 제1 부분(ANT2c-1) 및 제3 부분(ANT2c-3)을 에워쌀 수 있다. 제2 부분(ANT2c-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT2c-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
본 발명에 따르면, 평면 상에서 보았을 때, 벤딩 다이폴 구조를 갖는 제1 부분들(ANT1c-1, ANT2c-1)은 안테나 패드(ANP)로부터 제1 방향(DR1)으로 제1 간격(PS1)만큼 이격될 수 있다. 안테나 패드(ANP) 및 연성 회로 기판(FF)이 본딩되기 위한 간격을 확보할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 8 참조)를 제공할 수 있다.
도 15는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다. 도 15를 설명함에 있어서, 도 9를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 15를 참조하면, 안테나 패턴(ANTd)은 벤딩 다이폴을 포함할 수 있다. 안테나 패턴(ANTd)은 제1 안테나(ANT1d), 제2 안테나(ANT2d), 및 제3 안테나(ANT3)를 포함할 수 있다.
제1 안테나(ANT1d)는 벤딩 다이폴 안테나의 일부분을 구성할 수 있다. 제1 안테나(ANT1d)는 안테나 패드(ANP)를 통해 제1 단자(SG1)와 전기적으로 연결될 수 있다. 제1 안테나(ANT1d)는 제1 단자(SG1)를 통해 그라운드 신호를 수신할 수 있다.
제1 안테나(ANT1d)는 제1 부분(ANT1d-1), 제2 부분(ANT1d-2), 및 제3 부분(ANT1d-3)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT1d-1)은 제2 영역(AR2)과 중첩할 수 있다. 제3 부분(ANT1d-3)은 제1 부분(ANT1c-1)으로부터 제1 방향(DR1)으로 돌출되어 제2 방향(DR2)으로 연장될 수 있다. 평면 상에서 보았을 때, 제3 부분(ANT1d-3)은 제2 영역(AR2)과 중첩할 수 있다. 제2 부분(ANT1d-2)은 제1 부분(ANT1d-1) 및 제2 부분(ANT1d-2)을 에워쌀 수 있다. 제2 부분(ANT1d-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT1d-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
제2 안테나(ANT2d)는 벤딩 다이폴 안테나의 나머지를 구성할 수 있다. 제2 안테나(ANT2d)는 안테나 패드(ANP)를 통해 제2 단자(SG2)와 전기적으로 연결될 수 있다. 제2 안테나(ANT2d)는 제2 단자(SG2)를 통해 안테나 신호를 수신할 수 있다.
제2 안테나(ANT2d)는 제1 부분(ANT2d-1), 제2 부분(ANT2d-2), 및 제3 부분(ANT2d-3)을 포함할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2d-1)은 제2 영역(AR2)과 중첩할 수 있다. 제3 부분(ANT2d-3)은 제1 부분(ANT2d-1)으로부터 제1 방향(DR1)으로 돌출되어 제2 방향(DR2)으로 연장될 수 있다. 평면 상에서 보았을 때, 제3 부분(ANT2d-3)은 제2 영역(AR2)과 중첩할 수 있다. 평면 상에서 보았을 때, 제1 부분(ANT2d-1)이 센서층(IS, 도 8 참조)의 측면(IS-S)으로부터 제1 방향(DR1)으로 이격된 제1 거리(DS2-1)는 제3 부분(ANT2d-3)이 센서층(IS, 도 8 참조)의 측면(IS-S)으로부터 제1 방향(DR1)으로 이격된 제2 거리(DS2-2)보다 클 수 있다. 제2 부분(ANT2d-2)은 제1 부분(ANT2d-1) 및 제3 부분(ANT2d-3)을 에워쌀 수 있다. 제2 부분(ANT2d-2)은 메쉬 구조를 가질 수 있다. 평면 상에서 보았을 때, 제2 부분(ANT2d-2)은 제1 영역(AR1) 및 제2 영역(AR2)과 중첩할 수 있다.
본 발명에 따르면, 평면 상에서 보았을 때, 벤딩 다이폴 구조를 갖는 제1 부분들(ANT1d-1, ANT2d-1)은 안테나 패드(ANP)로부터 제1 방향(DR1)으로 제1 간격(PS1)만큼 이격될 수 있다. 안테나 패드(ANP) 및 연성 회로 기판(FF)이 본딩되기 위한 간격을 확보할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 8 참조)를 제공할 수 있다.
도 16은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 16을 참조하면, 안테나 패턴(ANTe)은 패치 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTe)은 주변 영역(DP-NAA)과 중첩할 수 있다.
안테나 패턴(ANTe)은 안테나(ANe) 및 안테나 라인(ANF)을 포함할 수 있다. 안테나(ANe)의 적어도 일부는 제1 영역(AR1)과 중첩할 수 있고, 안테나(ANe)의 나머지 일부는 제2 영역(AR2)과 중첩할 수 있다. 안테나(ANe)의 상기 나머지 일부는 공통 전극(CE)과 비중첩할 수 있다. 안테나(ANe)는 사각형의 형상을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 안테나(ANe)의 형상은 이에 제한되지 않는다. 예를 들어, 안테나(ANe)는 원형을 가질 수도 있다. 안테나 라인(ANF)은 안테나 패드(ANP) 및 안테나(ANe)와 전기적으로 연결되고, 안테나(ANe)를 급전할 수 있다.
도 17은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다. 도 17을 설명함에 있어서, 도 16을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8 및 도 17을 참조하면, 공통 전극(CE-1)에는 표시층(DP)의 측면(DP-S)으로부터 제1 방향(DR1)으로 이격되는 방향으로 홈(HM)이 정의될 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTe)은 홍(HM) 내부에 배치될 수 있다. 안테나 패턴(ANTe)은 공통 전극(CE-1)과 비중첩할 수 있다.
본 발명에 따르면, 커버층(CU)은 안테나 패턴(ANTe) 및 안테나 패드(ANP)를 커버할 수 있다. 커버층(CU)은 안테나 패턴(ANTe)에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴(ANTe) 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANTe)을 동작하기 위한 제1 두께(TK1)를 가지는 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANTe)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD)를 제공할 수 있다.
도 18은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 18을 참조하면, 안테나 패턴(ANTg)은 패치 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTg)은 주변 영역(DP-NAA)과 중첩할 수 있다.
안테나 패턴(ANTg)은 안테나(ANg) 및 안테나 라인(ANF)을 포함할 수 있다. 안테나(ANg)의 적어도 일부는 제1 영역(AR1)과 중첩할 수 있고, 안테나(ANg)의 나머지 일부는 제2 영역(AR2)과 중첩할 수 있다. 안테나(ANg)의 상기 나머지 일부는 공통 전극(CE)과 비중첩할 수 있다. 안테나(ANg)는 삼각형 형상을 가질 수 있다.
도 19는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 19를 참조하면, 안테나 패턴(ANTh)은 야기 우다 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTh)은 주변 영역(DP-NAA)과 중첩할 수 있다.
안테나 패턴(ANTh)은 제1 안테나(ANh-1), 제2 안테나(ANh-2), 및 제3 안테나(ANh-3)를 포함할 수 있다. 제1 안테나(ANh-1)는 안테나 라인(ANF)과 연결될 수 있다. 평면 상에서 보았을 때, 제1 안테나(ANh-1)는 제2 영역(AR2)과 중첩할 수 있다. 제2 안테나(ANh-2)는 제1 안테나(ANh-1)와 제1 방향(DR1)으로 이격될 수 있다. 평면 상에서 보았을 때, 제2 안테나(ANh-2)는 제1 영역(AR1)과 중첩할 수 있다. 제2 안테나(ANh-2)는 공통 전극(CE)과 중첩할 수 있다. 제3 안테나(ANh-3)는 제2 안테나(ANh-2)를 사이에 두고 제1 안테나(ANh-1)와 제1 방향(DR1)으로 이격될 수 있다. 평면 상에서 보았을 때, 제3 안테나(ANh-3)는 제1 영역(AR1)과 중첩할 수 있다. 제3 안테나(ANh-3)는 공통 전극(CE)과 중첩할 수 있다. 제2 안테나(ANh-2) 및 제3 안테나(ANh-3) 각각의 제2 방향(DR2) 폭은 제1 안테나(ANh-1)의 제2 방향(DR2) 폭보다 작을 수 있다.
도 20은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 20을 참조하면, 안테나 패턴(ANTi)은 패치 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTi)은 주변 영역(DP-NAA)과 중첩할 수 있다.
안테나 패턴(ANTi)은 안테나(ANi) 및 안테나 라인(ANF)을 포함할 수 있다. 안테나(ANi)의 적어도 일부는 제1 영역(AR1)과 중첩할 수 있고, 안테나(ANi)의 나머지 일부는 제2 영역(AR2)과 중첩할 수 있다. 안테나(ANi)의 상기 나머지 일부는 공통 전극(CE)과 비중첩할 수 있다. 안테나(ANi)는 제1 영역(AR1)에 제2 방향(DR2)으로 연장되는 제1 변(D1)을 갖고, 제2 영역(AR2)에 제2 방향(DR2)으로 연장되는 제2 변(D2)을 갖는 사다리꼴 형상을 가질 수 있다.
도 21은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 21을 참조하면, 안테나 패턴(ANTj)은 패치 안테나를 포함할 수 있다. 평면 상에서 보았을 때, 안테나 패턴(ANTj)은 주변 영역(DP-NAA)과 중첩할 수 있다.
안테나 패턴(ANTj)은 안테나(ANj) 및 안테나 라인(ANF)을 포함할 수 있다. 안테나(ANj)의 적어도 일부는 제1 영역(AR1)과 중첩할 수 있고, 안테나(ANj)의 나머지 일부는 제2 영역(AR2)과 중첩할 수 있다. 안테나(ANj)의 상기 나머지 일부는 공통 전극(CE)과 비중첩할 수 있다. 안테나(ANj)는 보우-타이 형상을 가질 수 있다.
도 22는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 22를 설명함에 있어서, 도 8 및 도 16을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 22를 참조하면, 공통 전극(CE-2)은 제1 전극 부분(CEa) 및 제2 전극 부분(CEb)을 포함할 수 있다. 제1 전극 부분(CEa)은 액티브 영역(DP-AA)과 중첩할 수 있다. 제2 전극 부분(CEb)은 제1 영역(AR1)과 중첩할 수 있다. 제2 전극 부분(CEb)에는 복수의 개구부들(HA1)이 정의될 수 있다.
평면 상에서 보았을 때, 안테나 패턴(ANTe)은 제1 영역(AR1) 및 제2 영역(AR12)과 중첩할 수 있다. 안테나 패턴(ANTe)은 커버층(CU)과 중첩할 수 있다. 도 22에 도시된 안테나 패턴(ANTe)은 도 16에 도시된 패치 안테나 패턴(ANTe, 도 16 참조)일 수 있으나, 본 발명의 일 실시예에 따른 안테나 패턴의 종류는 이에 제한되지 않는다. 예를 들어, 안테나 패턴(ANTe)은 다이폴 안테나 형상을 가질 수도 있다.
제2 전극 부분(CEb)의 면적 대비 복수의 개구부들(HA1)이 정의된 면적의 비율은 25% 이상일 수 있다.
표 1은 본 발명의 일 실시예에 따른 제2 전극 부분(CEb)의 면적 대비 복수의 개구부들(HA1)이 정의된 면적의 비율에 따른 주파수 범위 및 총 이득을 비교한 표이다. 상기 주파수 범위는 안테나 패턴(ANTe)의 대역폭으로 지칭될 수 도 있다. 제2 전극 부분(CEb)의 면적 대비 복수의 개구부들(HA1)이 정의된 면적의 비율은 개구율로 지칭될 수 있다.
개구율[%] -10dB 주파수 범위[GHz] 총 이득[dB](동작 주파수[GHz])
10 25.82-26.09 2.6(25.94)
15 25.77-26.27 2.6(25.94)
20 25.83-26.36 2.6(25.94)
25 25.83-26.40 3.3(26.16)
50 25.99-26.63 3.3(26.3)
75 26.18-26.82 3.3(26.44)
90 26.13-26.76 3.3(26.44)
100 26.22-26.77 3.42(26.5)
표 1을 참조하면, 상기 개구율이 감소할수록 안테나 패턴(ANT)의 총 이득이 감소될 수 있다. 상기 개구율이 100% 인 경우는 공통 전극(CE-2)이 배치되지 않은 제2 영역(AR2)과 동일한 상태일 수 있다. 상기 개구율이 25% 내지 100%일 때 -10dB 주파수 범위와 총 이득은 서로 유사할 수 있다. 즉, 제2 전극 부분(CEb)의 개구율은 25% 이상일 수 있다.
발명에 따르면, 평면 상에서 보았을 때, 커버층(CU)은 안테나 패턴(ANTe) 및 안테나 패드(ANP)와 중첩할 수 있다. 커버층(CU)은 안테나 패턴(ANTe)에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴(ANTe) 중 제2 영역(AR2)과 중첩하는 부분 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANTe)을 동작하기 위한 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANTe)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD-1)를 제공할 수 있다.
또한, 본 발명에 따르면, 안테나 패턴(ANTe) 중 제1 영역(AR1)과 중첩하는 부분에는 제2 전극 부분(CEb)에 정의된 복수의 개구부들(HA1)에 의해 소정의 개구율을 가지고, 안테나 패턴(ANTe) 중 제1 영역(AR1)과 중첩하는 부분 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANT)을 동작하기 위한 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANTe)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD-1)를 제공할 수 있다.
도 23은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 23를 설명함에 있어서, 도 22를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 23을 참조하면, 공통 전극(CE-3)에는 복수의 개구부들(HA2)이 정의될 수 있다. 공통 전극(CE-3)의 면적 대비 복수의 개구부들(HA2)이 정의된 면적의 비율은 25% 이상일 수 있다.
발명에 따르면, 평면 상에서 보았을 때, 커버층(CU)은 안테나 패턴(ANTe) 및 안테나 패드(ANP)와 중첩할 수 있다. 커버층(CU)은 안테나 패턴(ANTe)에 대해 그라운드 전극으로 동작할 수 있다. 안테나 패턴(ANTe) 중 제2 영역(AR2)과 중첩하는 부분 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANTe)을 동작하기 위한 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANTe)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD-1)를 제공할 수 있다.
또한, 본 발명에 따르면, 안테나 패턴(ANTe) 중 제1 영역(AR1)과 중첩하는 부분에는 공통 전극(CE-3)에 정의된 복수의 개구부들(HA2)에 의해 소정의 개구율을 가지고, 안테나 패턴(ANTe) 중 제1 영역(AR1)과 중첩하는 부분 및 커버층(CU) 사이에 배치된 보호층(PF), 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GP)는 안테나 패턴(ANT)을 동작하기 위한 안테나 기판으로 동작할 수 있다. 즉, 안테나 패턴(ANTe)의 주파수를 방사할 수 있는 대역폭이 증가될 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD-2)를 제공할 수 있다.
도 24는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 24를 설명함에 있어서, 도 8을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하게 이에 대한 설명은 생략된다.
도 24를 참조하면, 복수의 안테나 패턴들(ANTk)은 제1 부분(ANTk-1) 및 제2 부분(ANTk-2)을 포함할 수 있다. 제1 부분(ANTk-1)는 액티브 영역(DP-AA)과 중첩할 수 있다. 제1 부분(ANTk-1)은 개구가 정의된 메쉬 구조를 가질 수 있다. 개구의 면적은 화소(PX, 도 3 참조)의 면적보다 클 수 있다. 따라서, 액티브 영역(DP-AA)에서 제공되는 이미지가 개구를 통해 투과될 수 있다. 안테나 패턴(ANTk)은 액티브 영역(DP-AA)과 중첩하는 영역에서 다양한 형상으로 변형될 수 있으며, 안테나 패턴(ANTk)의 설계 자유도가 향상될 수 있다.
전자 장치(DD-3)가 소형화 또는 박형화되거나 주변 영역(DP-NAA)의 면적이 축소되더라도, 액티브 영역(DP-AA)의 면적은 확보되어 있기 때문에 안테나 패턴(ANTk)이 배치될 공간은 용이하게 확보될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 본 발명의 일 실시예에 따른 전자 장치의 일부분의 평면도는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 전자 장치 DP: 표시층
IS: 센서층 DP-AA: 액티브 영역
DP-NAA: 주변 영역 AR1: 제1 영역
AR2: 제2 영역 ANT: 안테나 패턴
CU: 커버층

Claims (20)

  1. 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의되고, 공통 전극을 포함하는 표시층;
    상기 표시층 위에 배치되고, 복수의 감지 전극들 및 안테나 패턴을 포함하는 센서층; 및
    상기 표시층을 사이에 두고 상기 센서층과 이격되며, 도전성을 가지는 커버층을 포함하고,
    상기 주변 영역은 제1 영역 및 상기 제1 영역을 사이에 두고 상기 액티브 영역과 이격된 제2 영역을 포함하고,
    상기 공통 전극은 상기 액티브 영역 및 상기 제1 영역에 배치되며, 상기 공통 전극은 상기 제2 영역과 이격되고,
    평면 상에서 보았을 때, 상기 안테나 패턴의 적어도 일부는 상기 공통 전극과 비중첩하고,
    상기 평면 상에서 보았을 때, 상기 안테나 패턴의 상기 적어도 일부는 상기 커버층과 중첩하는 전자 장치.
  2. 제1 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 안테나 패턴의 상기 적어도 일부는 상기 제2 영역과 중첩하는 전자 장치.
  3. 제1 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 공통 전극과 비중첩하는 전자 장치.
  4. 제1 항에 있어서,
    상기 안테나 패턴은 제1 부분 및 상기 제1 부분과 인접한 제2 부분을 포함하고, 상기 제2 부분은 메쉬 구조를 가지는 전자 장치.
  5. 제4 항에 있어서,
    상기 안테나 패턴은 다이폴 안테나를 포함하는 전자 장치.
  6. 제5 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 제1 부분은 상기 제2 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역과 중첩하는 전자 장치.
  7. 제5 항에 있어서,
    상기 제2 부분은 상기 제1 부분을 에워싸고,
    상기 평면 상에서 보았을 때, 상기 제1 부분은 상기 제2 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역 및 상기 제2 영역과 중첩하는 전자 장치.
  8. 제4 항에 있어서,
    상기 안테나 패턴은 상기 제1 부분으로부터 연장된 제3 부분을 더 포함하고,
    상기 평면 상에서 보았을 때, 상기 제1 부분이 상기 센서층의 측면으로부터 이격된 제1 거리는 상기 제3 부분이 상기 센서층의 상기 측면으로부터 이격된 제2 거리보다 큰 전자 장치.
  9. 제8 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제2 영역과 중첩하는 전자 장치.
  10. 제8 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 제1 부분 및 상기 제3 부분은 상기 제1 영역과 중첩하고, 상기 제2 부분은 상기 제1 영역 및 상기 제2 영역과 중첩하는 전자 장치.
  11. 제1 항에 있어서,
    상기 공통 전극에는 상기 표시층의 측면으로부터 이격되는 방향으로 홈이 정의되고,
    상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 홈 내부에 배치되고, 상기 공통 전극과 이격된 전자 장치.
  12. 제1 항에 있어서,
    상기 공통 전극은 상기 액티브 영역과 중첩하는 제1 전극 부분 및 상기 제1 영역과 중첩하고 복수의 개구부들이 정의된 제2 전극 부분을 포함하는 전자 장치.
  13. 제1 항에 있어서,
    상기 공통 전극에는 복수의 개구부가 정의되는 전자 장치.
  14. 제1 항에 있어서,
    상기 제2 영역의 폭은 300μm 이상인 전자 장치.
  15. 제1 항에 있어서,
    상기 커버층 및 상기 표시층 사이에 배치되는 보호층을 더 포함하는 전자 장치.
  16. 제1 항에 있어서,
    상기 복수의 감지 전극들 중 적어도 일부 및 상기 안테나 패턴은 동일한 층에 배치되는 전자 장치.
  17. 제1 항에 있어서,
    상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 액티브 영역 및 상기 주변 영역과 중첩하고,
    상기 안테나 패턴 중 상기 액티브 영역과 중첩하는 부분은 메쉬 구조를 갖는 전자 장치.
  18. 복수의 감지 전극들 및 상기 복수의 감지 전극들 중 일부와 동일한 층에 배치되는 안테나 패턴을 포함하는 센서층;
    상기 센서층 아래에 배치되고, 공통 전극을 포함하는 표시층; 및
    상기 표시층 아래에 배치되고, 도전성을 갖는 커버층을 포함하고,
    평면 상에서 보았을 때, 상기 안테나 패턴의 적어도 일부는 상기 공통 전극과 비중첩하고, 상기 안테나 패턴의 상기 적어도 일부는 커버층과 중첩하는 전자 장치.
  19. 제18 항에 있어서,
    상기 상기 표시층의 측면으로부터 상기 공통 전극 사이의 거리는 300μm 이상인 전자 장치.
  20. 제18 항에 있어서,
    상기 커버층 및 상기 표시층 사이에 배치되는 보호층을 더 포함하는 전자 장치.

KR1020200188416A 2020-12-30 2020-12-30 전자 장치 KR20220097703A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200188416A KR20220097703A (ko) 2020-12-30 2020-12-30 전자 장치
US17/462,813 US20220208861A1 (en) 2020-12-30 2021-08-31 Electronic device
CN202111577726.8A CN114698276A (zh) 2020-12-30 2021-12-22 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200188416A KR20220097703A (ko) 2020-12-30 2020-12-30 전자 장치

Publications (1)

Publication Number Publication Date
KR20220097703A true KR20220097703A (ko) 2022-07-08

Family

ID=82117778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200188416A KR20220097703A (ko) 2020-12-30 2020-12-30 전자 장치

Country Status (3)

Country Link
US (1) US20220208861A1 (ko)
KR (1) KR20220097703A (ko)
CN (1) CN114698276A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202403524A (zh) * 2021-01-29 2024-01-16 南韓商希迪普公司 觸控裝置、其之驅動方法及觸控系統

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102190667B1 (ko) * 2018-10-05 2020-12-14 동우 화인켐 주식회사 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
KR102147439B1 (ko) * 2018-10-17 2020-08-24 동우 화인켐 주식회사 안테나-데코 필름 적층체 및 이를 포함하는 디스플레이 장치
US11462846B2 (en) * 2018-10-23 2022-10-04 Samsung Electronics Co., Ltd. Electronic device including conductive structure connecting electrically ground layer of flexible printed circuit board and ground layer of printed circuit board
KR102633997B1 (ko) * 2019-07-12 2024-02-05 엘지디스플레이 주식회사 안테나를 포함하는 표시장치 및 그 제조방법
KR20210086142A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치

Also Published As

Publication number Publication date
US20220208861A1 (en) 2022-06-30
CN114698276A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US11837776B2 (en) Electronic device
US11757194B2 (en) Electronic device
US20230208958A1 (en) Electronic device
KR20220097703A (ko) 전자 장치
EP3961808A1 (en) Radio frequency device and electronic device having the same
EP3890108A1 (en) Display device
US11662782B2 (en) Electronic device
US20230180573A1 (en) Electronic device
KR20230101675A (ko) 전자 장치
KR20230101678A (ko) 전자 장치
US11943991B2 (en) Electronic device
US20240106121A1 (en) Electronic device including antenna switch
US11950483B2 (en) Display device
US20230208033A1 (en) Electronic device
KR20230045639A (ko) 전자 장치
KR20220156703A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination