KR20230101678A

KR20230101678A - 전자 장치

Info

Publication number: KR20230101678A
Application number: KR1020220090540A
Authority: KR
Inventors: 성은진; 오정석; 김기서; 윤상록; 김병진; 오정택
Original assignee: 삼성디스플레이 주식회사; 서울대학교산학협력단
Priority date: 2021-12-28
Filing date: 2022-07-21
Publication date: 2023-07-06

Abstract

본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층 및 상기 표시층 아래에 배치되는 커버층을 포함하고, 상기 표시층은 베이스층, 상기 베이스층 위에 배치되고, 트랜지스터 및 급전부를 포함하는 회로층, 및 상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고, 상기 급전부는 상기 트랜지스터의 일부분과 동일한 층에 배치되고, 동일평면형 도파로(coplanar waveguide)를 포함하며, 평면 상에서 보았을 때, 상기 커버층은 상기 급전부와 중첩할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}

본 발명은 주파수 신호 방사 성능이 향상된 전자 장치에 관한 것이다.

전자 장치는 전자 모듈들을 포함할 수 있다. 예를 들어, 전자 장치는 휴대용 단말기 또는 웨어러블 장치일 수 있고, 전자 모듈들은 안테나 모듈, 카메라 모듈, 또는 배터리 모듈을 포함할 수 있다. 휴대용 단말기의 박형화 및 웨어러블 장치의 소형화에 따라 전자 모듈들이 실장 될 공간은 점차 감소되고 있다. 또한, 전자 장치가 고기능화되고, 고사양으로 발전함에 따라 전자 장치에 포함되는 전자 모듈들의 수가 증가하고 있다.

본 발명은 주파수 신호 방사 성능이 향상된 전자 장치를 제공하는 것을 목적으로 한다.

상기 회로층은 상기 급전부와 동일한 층에 배치되는 제1 안테나 패턴을 더 포함할 수 있다.

상기 제1 안테나 패턴은 상기 급전부와 일체로 제공될 수 있다.

상기 표시층 위에 배치되고, 감지 전극을 포함하는 센서층을 더 포함할 수 있다.

상기 평면 상에서 보았을 때, 상기 감지 전극은 상기 급전부와 비중첩할 수 있다.

상기 제1 안테나 패턴은 상기 감지 전극과 제1 방향으로 이격될 수 있다.

상기 제1 안테나 패턴은 복수로 제공되고, 상기 복수의 제1 안테나 패턴들은 상기 급전부와 제1 방향으로 이격되고, 상기 복수의 제1 안테나 패턴들 각각은 서로 상기 제1 방향과 교차하는 제2 방향으로 이격될 수 있다.

상기 제1 안테나 패턴은 상기 트랜지스터와 동일한 물질을 포함할 수 있다.

상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 커버층과 중첩할 수 있다.

상기 급전부를 통해 상기 안테나 패턴에 신호를 제공하는 구동칩을 더 포함할 수 있다.

상기 트랜지스터는 상기 액티브 영역에 배치되고, 상기 급전부는 상기 주변 영역에 배치될 수 있다.

상기 표시층 위에 배치되고, 제2 안테나 패턴을 포함하는 안테나층을 더 포함할 수 있다.

상기 제2 안테나 패턴은 상기 급전부와 전기적으로 연결될 수 있다.

본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층 및 상기 표시층 아래에 배치되고, 도전성 물질을 포함하는 커버층을 포함하고, 상기 표시층은 베이스층, 상기 베이스층 위에 배치되고, 트랜지스터, 급전부, 및 상기 급전부와 연결된 안테나 패턴을 포함하는 회로층, 및 상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고, 상기 안테나 패턴은 상기 트랜지스터의 일부분과 동일한 층에 배치되고, 상기 트랜지스터는 상기 액티브 영역에 배치되고, 상기 안테나 패턴은 상기 주변 영역에 배치될 수 있다.

상기 급전부는 동일평면 도파로(coplanar waveguide)를 포함할 수 있다.

평면 상에서 보았을 때, 상기 감지 전극은 상기 안테나 패턴과 비중첩할 수 있다.

상기 안테나 패턴은 상기 트랜지스터와 동일한 물질을 포함할 수 있다.

상기 급전부와 전기적으로 연결되고, 상기 안테나 패턴에 신호를 제공하는 구동칩을 더 포함할 수 있다.

상기 안테나 패턴은 복수로 제공되고, 상기 복수의 안테나 패턴들은 상기 급전부와 제1 방향으로 이격되고, 상기 복수의 제1 안테나 패턴들 각각은 서로 상기 제1 방향과 교차하는 제2 방향으로 이격될 수 있다.

본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층을 포함하고, 상기 표시층은 베이스층, 상기 베이스층 위에 배치되고, 트랜지스터, 접지 전극, 및 급전부를 포함하는 회로층, 및 상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고, 상기 급전부는 상기 트랜지스터의 일부분과 동일한 층에 배치되고, 상기 급전부는 상기 접지 전극과 제1 방향으로 이격되고, 상기 급전부는 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 급전부 및 상기 접지 전극은 상기 제2 방향으로 서로 연결되어 일체로 제공될 수 있다.

상기 급전부 및 상기 접지 전극은 슬롯 루프 다이폴 안테나(Slotted loop dipole antenna)를 형성될 수 있다.

상기 접지 전극에는 상기 급전부를 사이에 두고 서로 상기 제1 방향으로 이격된 제1 슬롯 및 제2 슬롯이 정의되고, 상기 제1 슬롯 및 상기 제2 슬롯 각각은 상기 제1 방향으로 연장되는 형상을 가질 수 있다.

상기 제1 슬롯 및 상기 제2 슬롯 각각의 면적은 동일할 수 있다.

상기 제1 슬롯의 제1 면적 및 상기 제2 슬롯의 제2 면적은 서로 상이할 수 있다.

상기 접지 전극에는 상기 제1 슬롯 또는 상기 제2 슬롯과 인접한 적어도 하나의 개구부가 정의되고, 상기 개구부는 상기 제1 슬롯 및 상기 제2 슬롯보다 상기 감지 전극으로부터 상기 제2 방향으로 더 이격될 수 있다.

상기 급전부는 복수로 제공되고, 상기 복수의 급전부들은 상기 제1 방향을 따라 배열될 수 있다.

상기 접지 전극은 상기 감지 전극과 상기 제2 방향으로 이격될 수 있다.

상기 급전부 및 상기 접지 전극은 상기 트랜지스터와 동일한 물질을 포함할 수 있다.

상기 급전부에 신호를 제공하는 구동칩을 더 포함할 수 있다.

상기 표시층 아래에 배치되는 커버층을 더 포함하고, 평면 상에서 보았을 때, 상기 커버층은 상기 급전부와 중첩할 수 있다.

상기 평면 상에서 보았을 때, 상기 접지 전극은 상기 커버층과 중첩할 수 있다.

상기 급전부는 동일평면형 도파로(coplanar waveguide)를 포함할 수 있다.

상술된 바에 따르면, 안테나 패턴은 주변 영역에 배치될 수 있다. 평면 상에서 보았을 때 영상을 표시하는 액티브 영역은 안테나 패턴과 비중첩할 수 있다. 안테나 패턴에 의해 표시층이 표시하는 영상의 품질이 저하되는 것이 방지될 수 있다. 따라서, 표시 품질이 향상된 전자 장치를 제공할 수 있다.

또한, 상술된 바에 따르면, 감지 전극은 액티브 영역과 중첩하고, 안테나 패턴은 주변 영역에 배치될 수 있다. 평면 상에서 보았을 때, 터치를 센싱하는 액티브 영역은 안테나 패턴과 비중첩할 수 있다. 안테나 패턴에 의해 센서층이 감지하는 터치 감지 성능이 저하되는 것이 방지될 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치를 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 I-I'를 따라 표시층에 대응되는 부분을 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 도 5의 II-II'를 따라 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 도 7의 III-III'를 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 도 7의 IV-IV'를 따라 절단한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.
도 12는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.
도 13은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프이다.
도 14는 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.
도 15는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 16은 본 발명의 일 실시예에 따른 전자 장치의 일부분의 단면도이다.
도 17은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다.
도 18은 본 발명의 일 실시예에 따른 도 7의 V-V’를 따라 절단한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 도 7의 VI-VI'를 따라 절단한 단면도이다.
도 20 및 도 21은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프들이다.
도 22는 본 발명의 일 실시예에 따른 급전부 및 접지 전극의 방사 패턴을 도시한 것이다.
도 23은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다.
도 24 내지 도 27은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프들이다.
도 28은 본 발명의 일 실시예에 따른 전자 장치의 주변 영역의 일부분을 도시한 평면도이다.
도 29는 본 발명의 일 실시예에 따른 복수의 급전부들 및 접지 전극의 동일 편파 방사 패턴을 도시한 것이다.
도 30은 본 발명의 일 실시예에 따른 복수의 급전부들 및 접지 전극의 교차 편파 방사 패턴을 도시한 것이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.

도 1을 참조하면, 전자 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(DD)는 휴대폰, 태블릿, 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 전자 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.

전자 장치(DD)에는 액티브 영역(DD-AA) 및 주변 영역(DD-NAA)이 정의될 수 있다. 액티브 영역(DD-AA)에는 영상이 표시될 수 있다. 주변 영역(DD-NAA)은 액티브 영역(DD-AA)과 인접하게 배치될 수 있다.

액티브 영역(DD-AA)에는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 의해 정의된 면과 평행한 제1 표시면(DD-AA1) 및 제1 표시면(DD-AA1)으로부터 연장된 제2 표시면(DD-AA2)이 정의될 수 있다.

제2 표시면(DD-AA2)은 제1 표시면(DD-AA1)의 일 측으로부터 벤딩되어 제공될 수 있다. 또는 제2 표시면(DD-AA2)은 복수로 제공될 수 있다. 이 경우, 제2 표시면(DD-AA2)은 제1 표시면(DD-AA1)의 적어도 2 개의 측으로부터 벤딩되어 제공될 수 있다. 액티브 영역(DD-AA)에는 하나의 제1 표시면(DD-AA1)과 한 개 이상 네 개 이하의 제2 표시면들(DD-AA2)이 정의될 수 있다. 하지만, 액티브 영역(DD-AA)의 형상이 이에 제한되는 것은 아니며, 액티브 영역(DD-AA)에는 제1 표시면(DD-AA1)만이 정의될 수도 있다.

전자 장치(DD)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 전자 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.

도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.

도 2를 참조하면, 전자 장치(DD)는 윈도우(WP), 복수의 접착층들(OCA1, OCA2, OCA3), 반사 방지층(RPP), 센서층(IS), 표시층(DP), 보호층(PF), 하부 부재층(CP), 및 커버층(CU)을 포함할 수 있다.

윈도우(WP)는 전자 장치(DD)의 외관을 구성할 수 있다. 윈도우(WP)는 외부 충격으로부터 전자 장치(DD)의 내부 구성들을 보호하며, 실질적으로 전자 장치(DD)의 액티브 영역(DD-AA)을 제공하는 구성일 수 있다. 예를 들어, 윈도우(WP)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우(WP)는 다층 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WP)은 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수 있다.

접착층(OCA1)은 윈도우(WP)의 아래에 배치될 수 있다. 접착층(OCA1)에 의해 윈도우(WP) 및 반사 방지층(RPP)이 결합될 수 있다. 접착층(OCA1)은 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착층(OCA1)은 광학투명접착필름(Optically Clear Adhesive film), 광학투명접착수지(Optically Clear Resin), 또는 감압접착필름(Pressure Sensitive Adhesive film)일 수 있다.

반사 방지층(RPP)은 윈도우(WP)의 아래에 배치될 수 있다. 반사 방지층(RPP)은 윈도우(WP)의 위로부터 입사되는 자연광(또는 태양광)의 반사율을 감소시킬 수 있다.

본 발명의 일 실시예에 따른 반사 방지층(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,

/2 위상지연자 및/또는

/4 위상지연자를 포함할 수 있다. 편광자는 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사 방지층(RPP)의 베이스층으로 정의될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 반사 방지층(RPP)은 생략될 수도 있다.

접착층(OCA2)은 반사 방지층(RPP)의 아래에 배치될 수 있다. 접착층(OCA2)에 의해 반사 방지층(RPP) 및 안테나층(ANL)이 결합될 수 있다. 접착층(OCA2)은 접착층(OCA1)과 실질적으로 동일한 물질을 포함할 수 있다.

센서층(IS)은 외부 입력의 좌표 정보를 획득할 수 있다. 본 발명의 일 실시예에 따른 센서층(IS)은 표시층(DP)의 일면에 직접 배치될 수 있다. 예를 들어, 센서층(IS)은 온 셀(On-Cell) 방식으로 표시층(DP)과 일체화될 수 있다. 센서층(IS)은 표시층(DP)과 연속 공정에 의해 제조될 수 있다. 단, 이에 제한되는 것은 아니며 센서층(IS)은 별도의 공정에 의해 제조되어, 표시층(DP)에 접착될 수 있다. 센서층(IS)은 터치 패널을 포함할 수 있다.

표시층(DP)은 센서층(IS) 아래에 배치될 수 있다. 표시층(DP)은 이미지를 실질적으로 생성하는 구성일 수 있다. 표시층(DP)은 발광형 표시층일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시층(DP)은 유기 발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층을 포함할 수 있다. 표시층(DP)은 베이스층(SUB), 회로층(DP-CL), 발광 소자층(DP-OLED), 및 봉지층(TFL)을 포함할 수 있다. 이에 대해서는 후술된다.

표시층(DP)은 무선 통신 신호, 예를 들어, 무선 주파수 신호(radio frequency signal)를 송신, 수신, 또는 송수신할 수 있다. 표시층(DP)은 급전부 및 안테나 패턴을 포함할 수 있다. 상기 안테나 패턴은 주파수 대역을 송신, 수신, 또는 송수신하거나, 서로 다른 주파수 대역을 송신, 수신, 또는 송수신할 수 있다. 상기 급전부 및 상기 안테나 패턴에 대해서는 후술된다.

표시층(DP) 아래에는 보호층(PF)이 배치될 수 있다. 보호층(PF)은 표시층(DP)의 하면을 보호할 수 있다. 보호층(PF)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)를 포함할 수 있다. 다만, 보호층(PF)의 물질은 특별히 이에 제한되지 않는다.

하부 부재층(CP)은 엠보층(EB), 쿠션층(CSH), 및 방열 시트(GS)를 포함할 수 있다.

엠보층(EB)은 보호층(PF) 아래에 배치될 수 있다. 엠보층(EB)은 유색일 수 있다. 예를 들어, 엠보층(EB)은 검정색일 수 있다. 엠보층(EB)은 엠보층(EB)으로 입사되는 광을 흡수할 수 있다. 엠보층(EB)은 양면에 접착성을 가지는 층일 수 있다. 엠보층(EB)은 통상의 접착제 또는 점착제를 포함할 수 있다. 엠보층(EB)에 의해 보호층(PF)과 쿠션층(CSH)이 결합될 수 있다.

쿠션층(CSH)은 엠보층(EB)의 아래에 배치될 수 있다. 쿠션층(CSH)은 외부에서 가해지는 압력을 완화시키는 기능을 가질 수 있다. 쿠션층(CSH)은 스펀지, 발포 폼, 또는 우레탄 수지 등을 포함할 수 있다. 쿠션층(CSH)의 두께는 엠보층(EB)의 두께보다 두꺼울 수 있다.

방열 시트(GS)는 쿠션층(CSH)의 아래에 배치될 수 있다. 방열 시트(GS)는 표시층(DP)에서 발생하는 열의 방출을 유도할 수 있다. 예를 들어, 방열 시트(GS)는 그라파이트(graphite) 시트일 수 있다. 본 발명의 일 실시예에서 쿠션층(CSH) 및 방열 시트(GS) 사이에는 필름층이 더 배치될 수 있다. 상기 필름층은 폴리 이미드(polyimide, PI)를 포함할 수 있다.

커버층(CU)은 하부 부재층(CP) 아래에 배치될 수 있다. 커버층(CU)은 도전성을 가질 수 있다. 예를 들어, 커버층(CU)은 구리(Cu)를 포함할 수 있다. 예를 들어, 커버층(CU)은 구리 테이프(Cu tape)일 수 있다. 다만, 특별히 이에 제한되지 않는다. 커버층(CU)에는 그라운드 전압이 인가될 수 있다. 다만, 이는 예시적인 것으로 커버층(CU)은 플로팅될 수도 있다.

도 3은 본 발명의 일 실시예에 따른 표시층의 평면도이다.

도 3을 참조하면, 표시층(DP)에는 액티브 영역(DP-AA) 및 액티브 영역(DP-AA)과 인접한 주변 영역(DP-NAA)이 정의될 수 있다. 액티브 영역(DP-AA)은 이미지가 표시되는 영역일 수 있다. 액티브 영역(DP-AA)에는 복수의 화소들(PX)이 배치될 수 있다. 주변 영역(DP-NAA)은 구동 회로나 구동 배선 등이 배치되는 영역일 수 있다. 평면 상에서 보았을 때, 액티브 영역(DP-AA)은 전자 장치(DD, 도 1 참조)의 액티브 영역(DD-AA, 도 1 참조)과 중첩할 수 있고, 주변 영역(DP-NAA)은 전자 장치(DD, 도 1 참조)의 주변 영역(DD-NAA, 도 1 참조)과 중첩할 수 있다.

표시층(DP)은 베이스층(SUB), 복수의 화소들(PX), 복수의 신호 배선들(GL, DL, PL, EL), 복수의 표시 패드들(PDD), 및 복수의 감지 패드들(PDT)을 포함할 수 있다.

복수의 화소들(PX) 각각은 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 또는 블루를 포함할 수 있다. 상기 혼합색은 화이트, 옐로우, 시안, 또는 마젠타 등 다양하 색상을 포함할 수 있다. 다만, 화소들(PX) 각각이 표시하는 색상이 이에 제한되는 것은 아니다.

복수의 신호 배선들(GL, DL, PL, EL)은 베이스층(SUB) 위에 배치될 수 있다. 복수의 신호 배선들(GL, DL, PL, EL)은 복수의 화소들(PX)에 연결되어 복수의 화소들(PX)에 전기적 신호를 전달할 수 있다. 복수의 신호 배선들(GL, DL, PL, EL)은 복수의 스캔 배선들(GL), 복수의 데이터 배선들(DL), 복수의 전원 배선들(PL), 및 복수의 발광 제어 배선들(EL)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 신호 배선들(GL, DL, PL, EL)의 구성은 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 복수의 신호 배선들(GL, DL, PL, EL)은 초기화 전압 배선을 더 포함할 수 있다.

전원 패턴(VDD)은 주변 영역(DP-NAA)에 배치될 수 있다. 전원 패턴(VDD)은 복수의 전원 배선들(PL)과 접속될 수 있다. 표시층(DP)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들(PX)에 동일한 전원 신호를 제공할 수 있다.

복수의 표시 패드들(PDD)은 주변 영역(DP-NAA)에 배치될 수 있다. 복수의 표시 패드들(PDD)은 제1 패드(PD1) 및 제2 패드(PD2)을 포함할 수 있다. 제1 패드(PD1)은 복수로 제공될 수 있다. 복수의 제1 패드(PD1)은 복수의 데이터 배선들(DL)에 각각 연결될 수 있다. 제2 패드(PD2)는 전원 패턴(VDD)에 연결되어 복수의 전원 배선들(PL)과 전기적으로 연결될 수 있다. 표시층(DP)은 복수의 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 복수의 화소들(PX)에 제공할 수 있다. 한편, 복수의 표시 패드들(PDD)은 제1 패드(PD1) 및 제2 패드(PD2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 제공되지 않는다.

구동 회로(DIC)는 주변 영역(DP-NAA)에 실장될 수 있다. 구동 회로(DIC)는 칩 형태의 타이밍 제어 회로일 수 있다. 복수의 데이터 배선들(DL)은 구동 회로(DIC)를 거쳐 복수의 제1 패드들(PD1)에 각각 전기적으로 연결될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 구동 회로(DIC)는 표시층(DP)과는 별개의 필름 상에 실장될 수도 있다. 이 경우, 구동 회로(DIC)는 상기 필름을 통해 복수의 표시 패드들(PDD)과 전기적으로 연결될 수 있다.

복수의 감지 패드들(PDT)은 주변 영역(DP-NAA)에 배치될 수 있다. 복수의 감지 패드들(PDT)은 후술될 센서층(IS, 도 3 참조)의 복수의 감지 전극들과 각각 전기적으로 연결될 수 있다. 복수의 감지 패드들(PDT)은 복수의 제1 감지 패드들(TD1) 및 복수의 제2 감지 패드들(TD2)을 포함할 수 있다.

급전부(PS, 도 7 참조)는 주변 영역(DP-NAA)에 배치될 수 있다. 주변 영역(DP-NAA)은 제2 방향(DR2)으로 연장되는 폭(DNA)은 50um(micrometer) 내지 400um일 수 있다. 이에 대해서는 후술된다.

구동칩(IC)은 주변 영역(DP-NAA)에 배치될 수 있다. 구동칩(AIC)은 급전부(PS, 도 7 참조)에 신호를 제공할 수 있다. 구동칩(AIC)은 안테나의 동작을 제어할 수 있다. 본 발명의 일 실시예에서 구동칩(AIC)은 빔포밍 칩(AIC)으로 지칭될 수도 있다.

도 4는 본 발명의 일 실시예에 따른 도 1의 I-I'를 따라 표시층에 대응되는 부분을 절단한 단면도이다.

도 4를 참조하면, 표시층(DP)은 베이스층(SUB), 회로층(DP-CL), 발광 소자층(DP-OLED), 및 봉지층(TFL)을 포함할 수 있다. 표시층(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 인해 절연층, 반도체층, 및 도전층을 형성할 수 있다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층, 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로층(DP-CL) 및 발광 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성할 수 있다. 베이스층(SUB)은 회로층(DP-CL) 및 발광 소자층(DP-OLED)을 지지하는 베이스 기판일 수 있다.

베이스층(SUB)은 합성 수지층을 포함할 수 있다. 합성 수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(SUB)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(SUB)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.

회로층(DP-CL)은 베이스층(SUB) 위에 배치될 수 있다. 회로층(DP-CL)은 발광 소자층(DP-OLED)에 포함된 발광 소자(OLED)를 구동하기 위한 신호를 제공할 수 있다. 회로층(DP-CL)은 버퍼층(BFL), 트랜지스터(T1), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 제5 절연층(50), 및 제6 절연층(60)을 포함할 수 있다.

버퍼층(BFL)은 베이스층(SUB)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다

버퍼층(BFL) 위에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나, 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.

도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수도 있다. 반도체 패턴은 복수 개의 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입 트랜지스터는 P형 도판트로 도핑된 도핑 영역을 포함하고, N타입 트랜지스터는 N형 도판트로 도핑된 도핑 영역을 포함할 수 있다. 제2 영역은 비도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑될 수 있다.

제1 영역의 전도성은 제2 영역보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다.

복수의 화소들(PX, 도 3 참조) 각각은 7 개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 복수의 화소들(PX, 도 4a 참조) 각각에 포함되는 하나의 트랜지스터(T1) 및 발광 소자(OLED)를 예시적으로 도시하였다. 제1 트랜지스터(T1)는 소스(SS1), 액티브(A1), 드레인(DN1), 및 게이트(GT1)를 포함할 수 있다.

트랜지스터(T1)의 소스(SS1), 액티브(A1), 드레인(DN1)이 반도체 패턴으로부터 형성될 수 있다. 소스(SS1) 및 드레인(DN1)은 단면 상에서 액티브(A1)로부터 서로 반대 방향으로 연장될 수 있다. 도 4에서는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다.

제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10) 뿐만 아니라 후술되는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.

제1 절연층(10) 상에 게이트(GT1)가 배치될 수 있다. 게이트(GT1)는 금속 패턴의 일부일 수 있다. 게이트(GT1)는 액티브(A1)와 중첩할 수 있다. 반도체 패턴을 도핑하는 공정에서 게이트(GT1)는 마스크와 같을 수 있다.

제2 절연층(20)은 제1 절연층(10) 위에 배치될 수 있다. 제2 절연층(20)은 게이트(GT1)를 커버할 수 있다. 제2 절연층(20)은 복수 개의 화소들(PX)에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.

상부 전극(UE)은 제2 절연층(20) 위에 배치될 수 있다. 상부 전극(UE)은 게이트(GT1)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(GT1)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상부 전극(UE)은 생략될 수도 있다.

제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 상부 전극(UE)을 커버할 수 있다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.

제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 제1 연결 전극(CNE1)을 커버할 수 있다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다.

제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 위에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.

제6 절연층(60)은 제5 절연층(50) 위에 배치될 수 있다. 제6 절연층(60)은 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.

발광 소자층(DP-OLED)은 제1 전극(AE), 화소 정의막(PDL), 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 트랜지스터(T1)와 전기적으로 연결될 수 있다. 발광 소자(OLED)는 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)을 포함할 수 있다.

제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.

화소 정의막(PDL)에는 개구부(OP)가 정의될 수 있다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킬 수 있다.

액티브 영역(DP-AA, 도 3 참조)은 발광 영역(PXA) 및 발광 영역(PXA)에 인접한 차광 영역(NPXA)을 포함할 수 있다. 차광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.

정공 제어층(HCL)은 발광 영역(PXA)과 차광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 위에 발광층(EML)이 배치될 수 있다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.

발광층(EML) 위에 전자 제어층(ECL)이 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 가질 수 있다. 제2 전극(CE)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 제2 전극(CE)은 공통 전극(CE)으로 지칭될 수 있다.

봉지층(TFL)은 발광 소자층(DP-OLED) 위에 배치되어 발광 소자층(DP-OLED)를 커버할 수 있다. 봉지층(TFL)는 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(LY1), 유기층(LY2), 및 제2 무기층(LY3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 봉지층(TFL)은 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 봉지층(TFL)은 복수의 무기층들 및 복수의 유기층들을 더 포함할 수 있다.

제1 무기층(LY1)은 외부 수분이나 산소가 발광 소자층(DP-OLED)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(LY1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다.

유기층(LY2)은 제1 무기층(LY1) 상에 배치되어 평탄면을 제공할 수 있다. 제1 무기층(LY1)의 상면에 형성된 굴곡이나 제1 무기층(LY1) 상에 존재하는 파티클 등은 유기층(LY2)에 의해 커버될 수 있다. 예를 들어, 유기층(LY2)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.

제2 무기층(LY3)은 유기층(LY2) 상에 배치되어 유기층(LY2)을 커버할 수 있다. 제2 무기층(LY3)은 유기층(LY2)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지할 수 있다. 제2 무기층(LY3)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다.

도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.

도 5를 참조하면, 센서층(IS)에는 액티브 영역(IS-AA) 및 액티브 영역(IS-AA)을 에워싸는 주변 영역(IS-NAA)이 정의될 수 있다. 액티브 영역(IS-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 액티브 영역(IS-AA)은 입력을 감지하는 영역일 수 있다. 평면 상에서 보았을 때, 액티브 영역(IS-AA)은 표시층(DP, 도 3 참조)의 액티브 영역(DP-AA, 도 3 참조)과 중첩할 수 있고, 주변 영역(IS-NAA)은 표시층(DP, 도 3 참조)의 주변 영역(DP-NAA, 도 3 참조)과 중첩할 수 있다.

센서층(IS)은 베이스 절연층(IS-IL0), 복수의 감지 전극들(SE), 복수의 감지 라인들(TL1, TL2)을 포함할 수 있다. 복수의 감지 전극들(SE)은 액티브 영역(IS-AA)에 배치되고, 복수의 감지 라인들(TL1, TL2)은 주변 영역(IS-NAA)에 배치될 수 있다.

베이스 절연층(IS-IL0)은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 및 실리콘 옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스 절연층(IS-IL0)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수 있다. 베이스 절연층(IS-IL0)은 표시층(DP, 도 3 참조) 위에 직접 형성될 수 있다. 또는 베이스 절연층(IS-IL0)은 표시층(DP, 도 3 참조)과 접착 부재를 통해 서로 결합될 수 있다.

복수의 감지 전극들(SE)은 복수의 제1 감지 전극들(TE1) 및 복수의 제2 감지 전극들(TE2)을 포함할 수 있다. 센서층(IS)은 복수의 제1 감지 전극들(TE1) 및 복수의 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.

복수의 제1 감지 전극들(TE1) 각각은 제1 방향(DR1)을 따라 연장되고, 복수의 제1 감지 전극들(TE1)은 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 제1 감지 전극들(TE1) 각각은 복수의 감지 패턴들(SP1) 및 복수의 브릿지 패턴들(BP1)을 포함할 수 있다. 복수의 브릿지 패턴들(BP1) 각각은 서로 인접한 2 개의 감지 패턴들(SP1)을 전기적으로 연결할 수 있다. 복수의 감지 패턴들(SP1)은 메쉬 구조를 가질 수 있다.

복수의 제2 감지 전극들(TE2) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 제2 감지 전극들(TE2)은 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 제2 감지 전극들(TE2) 각각은 복수의 제1 부분들(SP2) 및 복수의 제2 부분들(BP2)을 포함할 수 있다. 복수의 제2 부분들(BP2) 각각은 서로 인접한 2 개의 제1 부분들(SP2)을 전기적으로 연결할 수 있다. 복수의 제1 부분들(SP2) 및 복수의 제2 부분들(BP2)은 메쉬 구조를 가질 수 있다.

도 5에서는 1 개의 브릿지 패턴(BP1)이 서로 인접한 2 개의 감지 패턴들(SP1)에 연결된 것을 예시로 도시하였으나, 본 발명의 일 실시예에 따른 복수의 브릿지 패턴들(BP1) 및 복수의 감지 패턴들(SP1)의 연결 관계는 이에 제한되지 않는다. 예를 들어, 서로 인접한 2 개의 감지 패턴들(SP1)은 2 개의 브릿지 패턴들(BP1)에 의해 연결될 수도 있다.

복수의 브릿지 패턴들(BP1)은 복수의 제2 부분들(BP2)과 상이한 층에 배치될 수 있다. 복수의 브릿지 패턴들(BP1)은 복수의 제2 감지 전극들(TE2)과 절연 교차될 수 있다. 예를 들어, 복수의 브릿지 패턴들(BP1)은 복수의 제2 부분들(BP2)과 각각 절연 교차될 수 있다.

복수의 감지 라인들(TL1, TL2)은 복수의 제1 감지 라인들(TL1) 및 복수의 제2 감지 라인들(TL2)을 포함할 수 있다. 복수의 제1 감지 라인들(TL1)은 복수의 제1 감지 전극들(TE1)에 각각 전기적으로 연결될 수 있다. 복수의 제2 감지 라인들(TL2)은 복수의 제2 감지 전극들(TE2)에 각각 전기적으로 연결될 수 있다.

복수의 제1 감지 패드들(TD1, 도 3 참조)은 컨택홀들을 통해 복수의 제1 감지 라인들(TL1)에 각각 전기적으로 연결될 수 있다. 복수의 제2 감지 패드들(TD2, 도 3 참조)은 컨택홀들을 통해 복수의 제2 감지 라인들(TL2)에 각각 전기적으로 연결될 수 있다.

도 6은 본 발명의 일 실시예에 따른 도 5의 II-II'를 따라 절단한 단면도이다. 도 6을 설명함에 있어서 도 5를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 5 및 도 6을 참조하면, 베이스 절연층(IS-IL0) 위에 복수의 브릿지 패턴들(BP1)이 배치될 수 있다. 제1 절연층(IS-IL1)은 복수의 브릿지 패턴들(BP1) 위에 배치될 수 있다. 제1 절연층(IS-IL1)은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1)은 무기물, 유기물, 또는 복합 재료를 포함할 수 있다.

복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2)은 제1 절연층(IS-IL1) 위에 배치될 수 있다. 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2)은 메쉬 구조를 가질 수 있다.

복수의 컨택홀들(CNT)은 제1 절연층(IS-IL1)이 제3 방향(DR3)으로 관통되어 형성될 수 있다. 복수의 감지 패턴들(SP1) 중 인접한 두 개의 감지 패턴들(SP1)은 복수의 컨택홀들(CNT)을 통해 브릿지 패턴(BP1)과 전기적으로 연결될 수 있다.

제2 절연층(IS-IL2)은 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 위에 배치될 수 있다. 제2 절연층(IS-IL2)은 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(IS-IL2)은 무기물, 유기물, 또는 복합 재료를 포함할 수 있다

도 6에서는 예시적으로 복수의 브릿지 패턴들(BP1)이 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 아래에 배치되는 바텀 브릿지 구조를 도시하였으나, 이에 한정되지 않는다. 예를 들어, 센서층(IS-1)은 복수의 브릿지 패턴들(BP1)이 복수의 감지 패턴들(SP1), 복수의 제1 부분들(SP2), 및 복수의 제2 부분들(BP2) 위에 배치된 탑 브릿지 구조를 가질 수도 있다.

도 7은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다.

도 7을 참조하면, 전자 장치(DD, 도 1 참조)의 주변 영역(DD-NAA)에는 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)이 배치될 수 있다.

안테나 패턴(AP)은 기 설정된 제1 구동 주파수에서 신호를 송수신할 수 있다. 안테나 패턴(AP)은 제1 방향(DR1)으로 연장될 수 있다. 안테나 패턴(AP)은 제1 방향(DR1)으로 제1 안테나 폭(LD)을 가질 수 있다. 안테나 폭(LD)은 2.5mm(millimeter) 내지 3.5mm일 수 있다. 예를 들어, 안테나 폭(LD)은 3mm일 수 있다. 안테나 폭(LD)이 2.5mm 미만 3.5mm 초과인 경우, 안테나 패턴(AP)은 상기 제1 구동 주파수 대역에서 동작하지 않을 수 있다. 상기 제1 구동 주파수는 27GHz(gigahertz) 내지 37GHz일 수 있다. 예를 들어, 상기 제1 구동 주파수는 28GHz일 수 있다. 안테나 패턴(AP)은 도전성 물질을 포함할 수 있다. 상기 도전성 물질은 금속을 포함할 수 있다.

본 발명과 달리, 안테나 패턴은 메쉬 구조를 갖는 금속 또는 ITO(Indium-Tin-Oxide)와 같은 투명한 금속으로 형성될 수 있다. 상기 메쉬 구조를 가지는 경우, 복수의 개구를 가지는 메쉬 구조에 의해 안테나 패턴의 면저항이 상대적으로 증가할 수 있다. 또한, 상기 투명한 금속을 가지는 경우, 안테나 패턴의 전도성이 상대적으로 낮을 수 있다. 안테나 패턴의 면저항이 높거나 전도성이 낮은 경우, 안테나 방사 효율 및 이득이 저하될 수 있다. 하지만, 본 발명에 따르면, 안테나 패턴(AP)은 일체로 제공된 금속으로 제공될 수 있다. 안테나 패턴(AP)의 면저항이 낮아질 수 있고, 전도성이 증가할 수 있다. 따라서, 안테나 방사 효율 및 안테나 이득이 향상된 안테나 패턴(AP)을 제공할 수 있다.

급전부(PS)는 제2 방향(DR2)으로 연장될 수 있다. 급전부(PS)는 제1 방향(DR1)으로 급전폭(WS)을 가질 수 있다. 급전폭(WS)은 0.4mm 내지 0.5mm일 수 있다. 예를 들어, 급전폭(WS)은 0.45mm일 수 있다. 급전폭(WS)이 0.4mm 미만 0.5mm 초과인 경우, 안테나 패턴(AP)과 임피던스 매칭이 되지 않아 안테나 패턴(AP)에 신호의 급전이 용이하지 않을 수 있다.

급전부(PS)는 안테나 패턴(AP)과 일체로 제공될 수 있다. 급전부(PS)는 안테나 패턴(AP)과 동일한 물질로 제공될 수 있다. 급전부(PS)는 도전성 물질을 포함할 수 있다. 예를 들어, 도전성 물질은 금속을 포함할 수 있다.

접지 전극(PT)은 안테나 패턴(AP) 및 급전부(PS)를 에워쌀 수 있다. 접지 전극(PT)에는 그라운드 전압이 제공될 수 있다. 접지 전극(PT)과 안테나 패턴(AP) 및 급전부(PS) 사이에는 안테나 패턴(AP) 및 급전부(PS)를 에워싸는 슬롯(HA)이 정의될 수 있다.

안테나 패턴(AP)을 에워싸는 슬롯(HA)은 제1 방향(DR1)으로 연장되는 제1 폭(LS)을 가질 수 있다. 제1 폭(LS)은 3mm 내지 4mm일 수 있다. 예를 들어, 제1 폭(LS)은 3.4mm일 수 있다. 안테나 패턴(AP)을 에워싸는 슬롯(HA)은 제2 방향(DR2)으로 연장되는 제2 폭(DS)을 가질 수 있다. 제2 폭(DS)은 0.3mm 내지 0.4mm일 수 있다. 예를 들어, 제2 폭(DS)은 0.35mm일 수 있다.

안테나 패턴(AP) 및 접지 전극(PT) 사이에 제2 방향(DR2)으로 형성된 슬롯(HA)의 제3 폭(S1)은 0.04mm 내지 0.06mm일 수 있다. 예를 들어, 제3 폭(S1)은 0.05mm일 수 있다. 안테나 패턴(AP) 및 접지 전극(PT) 사이의 감지 전극(SE)과 인접한 부분에 제2 방향(DR2)으로 형성된 슬롯(HA)의 제4 폭(S2)은 0.05mm 내지 0.15mm일 수 있다. 예를 들어, 제4 폭(S2)은 0.1mm일 수 있다.

급전부(PS)를 에워싸는 슬롯(HA)은 제1 방향(DR1)으로 연장되는 제5 폭(WG)을 가질 수 있다. 제5 폭(WG)은 0.25mm 내지 0.75mm일 수 있다. 예를 들어, 제5 폭(WG)은 0.53mm일 수 있다.

평면 상에서 보았을 때, 감지 전극(SE)은 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)과 비중첩할 수 있다.

안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT) 각각은 감지 전극(SE)과 제2 방향(DR2)으로 이격될 수 있다. 평면 상에서 보았을 때, 접지 전극(PT)은 감지 전극(SE)과 제2 방향(DR2)으로 제1 갭(GP)만큼 이격될 수 있다. 제1 갭(GP)은 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)과 감지 전극(SE) 사이에서 커패시턴스로 동작할 수 있다.

감지 전극(SE)에 제공되는 신호는 제2 구동 주파수로 동작할 수 있다. 안테나 패턴(AP)은 상기 제1 구동 주파수로 동작할 수 있다. 상기 제2 구동 주파수는 상기 제1 구동 주파수보다 낮을 수 있다. 예를 들어, 상기 제2 구동 주파수는 240kHz(kilohertz)일 수 있다.

감지 전극(SE)의 관점에서 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 상대적으로 높은 구동 주파수로 동작하기에 감지 전극(SE)과 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT) 사이는 개방 회로(open circuit)로 동작될 수 있다. 즉, 감지 전극(SE)에 제공되는 터치 신호는 그라운드 전압이 제공되는 접지 전극(PT)으로 제공되지 않을 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)의 관점에서 감지 전극(SE)은 상대적으로 낮은 구동 주파수로 동작하기에 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)과 감지 전극(SE) 사이는 단락 회로(short circuit)로 동작될 수 있다. 즉, 안테나 패턴(AP)은 감지 전극(SE)을 플로팅 그라운드 전극으로써 활용할 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 8은 본 발명의 일 실시예에 따른 도 7의 III-III'를 따라 절단한 단면도이다. 도 8을 설명함에 있어서, 도 4를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 7 및 도 8을 참조하면, 전자 장치(DD)는 커버층(CU), 하부 부재층(CP), 보호층(PF), 표시층(DP)이 순차적으로 적층될 수 있다.

표시층(DP)은 베이스층(SUB), 버퍼층(BFL), 복수의 절연층들(IL), 제6 절연층(60)을 포함할 수있다.

트랜지스터(T1)는 버퍼층(BFL) 위에 배치될 수 있다. 트랜지스터(T1)는 발광 소자(OLED, 도 4 참조)와 전기적으로 연결될 수 있다. 트랜지스터(T1)는 액티브 영역(DP-AA)에 배치될 수 있다.

복수의 절연층들(IL)은 버퍼층(BFL) 위에 배치될 수 있다. 복수의 절연층들(IL)은 제1 절연층(10, 도 4 참조), 제2 절연층(20, 도 4 참조), 제3 절연층(30, 도 4 참조), 제4 절연층(40, 도 4 참조), 및 제5 절연층(50, 도 4 참조)을 포함할 수 있다.

제1 돌출부(DM1) 및 제2 돌출부(DM2)는 복수의 절연층들(IL) 위에 배치될 수 있다. 제1 돌출부(DM1) 및 제2 돌출부(DM2)는 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 제1 돌출부(DM1)는 제1 댐으로 지칭될 수 있다. 제2 돌출부(DM2)는 제2 댐으로 지칭될 수 있다.

유기층(LY2)을 형성하기 위해 유기 모노머를 인쇄할 때, 제1 돌출부(DM1) 및 제2 돌출부(DM2)는 상기 유기 모노머가 흘러 넘치는 것을 방지할 수 있다.

제1 돌출부(DM1) 및 제2 돌출부(DM2) 각각은 복수의 적층 구조를 가질 수 있다. 예를 들어, 제1 돌출부(DM1)는 전원 배선(PL) 위에 배치된 제1 돌출 부분(DM1-1) 및 제1 돌출 부분(DM1-1) 위에 배치된 제2 돌출 부분(DM1-2)을 포함할 수 있다. 제2 돌출부(DM2)는 복수의 절연층들(IL) 위에 배치된 제1 돌출 부분(DM2-1), 제1 돌출 부분(DM2-1) 위에 배치된 제2 돌출 부분(DM2-2), 및 제2 돌출 부분(DM2-2) 위에 배치된 제3 돌출 부분(DM2-3)을 포함할 수 있다.

안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 버퍼층(BFL) 위에 배치될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)의 배치 관계는 이에 제한되지 않는다. 예를 들어, 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 복수의 절연층들(IL) 사이에 배치될 수도 있다. 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 주변 영역(DP-NAA)에 배치될 수 있다. 주변 영역(DP-NAA)에 배치되는 안테나 패턴(AP)은 복수로 제공될 수도 있다.

안테나 패턴(AP), 급전부(PS), 접지 전극(PT), 및 트랜지스터(T1)의 일부분은 동일한 층에 배치될 수 있다. 예를 들어, 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 소스(SS1, 도 4 참조), 액티브(A1, 도 4 참조), 및 드레인(DN1, 도 4 참조)와 동일한 층에 배치되거나, 게이트(GT1, 도 4 참조)와 동일한 층에 배치될 수 있다. 안테나 패턴(AP), 급전부(PS), 접지 전극(PT), 및 트랜지스터(T1)는 동일한 공정에 의해 형성될 수 있다. 안테나 패턴(AP), 급전부(PS), 접지 전극(PT), 및 트랜지스터(T1)의 일부분은 동일한 물질을 포함할 수 있다.

본 발명에 따르면, 주변 영역(DP-NAA)에는 복수의 무선 통신 신호들, 예를 들어, 복수의 무선 주파수 신호들(radio frequency signal)을 송신, 수신, 또는 송수신하는 안테나 패턴(AP)이 배치될 수 있다. 전자 장치(DD)는 별도의 안테나 필름이 불요할 수 있다. 안테나 패턴(AP)은 표시층(DP) 내에 트랜지스터(T1)의 일부분과 동일한 층에 형성될 수 있다. 따라서, 전자 장치(DD)의 두께가 감소될 수 있다.

또한, 본 발명에 따르면, 안테나 패턴(AP)은 주변 영역(DP-NAA)에 배치될 수 있다. 평면 상에서 보았을 때 영상을 표시하는 액티브 영역(DD-AA, 도 1 참조)은 안테나 패턴(AP)과 비중첩할 수 있다. 안테나 패턴(AP)에 의해 표시층(DP)이 표시하는 영상의 품질이 저하되는 것이 방지될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD)를 제공할 수 있다.

커버층(CU)은 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)과 중첩할 수 있다. 커버층(CU)은 안테나 패턴(AP)에 대해 그라운드 전극으로 동작할 수 있다.

안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)은 감지 전극(SE)과 이격될 수 있다.

감지 전극(SE)은 안테나 패턴(AP), 급전부(PS), 및 접지 전극(PT)과 비중첩할 수 있다. 감지 전극(SE)은 안테나 패턴(AP)과 제2 방향(DR2)으로 이격될 수 있다. 감지 전극(SE)과 접지 전극(PT)은 제2 방향(DR2)으로 제1 갭(GP)만큼 이격될 수 있다.

본 발명에 따르면, 감지 전극(SE)은 액티브 영역(DP-AA)과 중첩하고, 안테나 패턴(AP)은 주변 영역(DP-NAA)에 배치될 수 있다. 평면 상에서 보았을 때, 터치를 센싱하는 액티브 영역(IS-AA, 도 5 참조)은 안테나 패턴(AP)과 비중첩할 수 있다. 안테나 패턴(AP)에 의해 센서층(IS, 도 5 참조)이 감지하는 터치 감지 성능이 저하되는 것이 방지될 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치(DD)를 제공할 수 있다.

도 9는 본 발명의 일 실시예에 따른 도 7의 IV-IV'를 따라 절단한 단면도이다. 도 9를 설명함에 있어서 도 7 및 도 8을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 9에서는 동일평면형 도파로에서의 전기장 분포를 화살표로 도시하였다.

도 9를 참조하면, 급전부(PS)는 동일평면형 도파로(coplanar waveguide)를 포함할 수 있다.

급전부(PS)를 통해 안테나 패턴(AP, 도 7 참조)에 신호가 제공될 수 있다. 급전부(PS) 및 접지 전극(PT) 사이에는 슬롯(HA)이 정의될 수 있다. 접지 전극(PT)은 슬롯(HA)을 사이에 두고 서로 이격될 수 있다. 접지 전극(PT)에는 그라운드 전압이 제공될 수 있다.

절연층(DEL)은 급전부(PS) 및 접지 전극(PT) 아래에 배치될 수 있다. 절연층(DEL)은 베이스층(SUB), 보호층(PF), 및 하부 부재층(CP) 등을 포함할 수 있다. 절연층(DEL)의 두께(HT)는 100um(micrometer) 내지 200um일 수 있다.

커버층(CU)은 절연층(DEL)을 사이에 두고 급전부(PS) 및 접지 전극(PT)과 이격될 수 있다. 커버층(CU)에는 그라운드 전압이 제공될 수 있다. 커버층(CU)은 안테나 패턴(AP, 도 7 참조)의 그라운드로 동작할 수 있다.

절연층(DEL)의 상부에서는 급전부(PS)에서 양측의 접지 전극(PT)을 향하는 방향으로 전기장이 분포할 수 있다. 또한, 절연층(DEL)의 내부에서는 급전부(PS)에서 커버층(CU)을 향하는 방향으로 전기장이 분포할 수 있다. 이 때, 절연층(DEL) 내부의 전기장은 커버층(CU)에 의해 외부로 유출되지 않는다. 동일평면형 도파로는 커버층(CU)에 의해 전기장이 완전 분리되는 구조를 가지고, 커버층(CU)을 중심으로 상부 영역 및 하부 영역은 서로 전자기적 간섭을 일으키지 않을 수 있다. 동일평면형 도파로를 통해 급전부(PS)는 안테나 패턴(AP, 도 7 참조)에 신호를 용이하게 전송할 수 있다.

도 10은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프이고, 도 11은 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.

도 7, 도 10, 도 11을 참조하면, 안테나 패턴(AP)은 주파수 대역(BW1, BW2)을 갖는 신호를 송신, 수신, 또는 송수신하도록 설계될 수 있다.

S11은 S파라미터(S-Parameter) 중 하나일 수 있다. S11은 입력 신호가 반사되어 돌아오는 신호의 크기 대 입력 신호의 크기를 비율로 나타낸 값일 수 있다. 예를 들어, 입력 신호는 급전부(PS)를 통해 제공되는 신호일 수 있다. 예를 들어, S11은 안테나 패턴(AP)의 반사 계수일 수 있다. 안테나 패턴(AP)의 동작을 판단할 때, S11 값이 -10dB(decibel)인 경우를 기준으로 판단할 수 있다. -10dB는 입력 신호가 반사되어 돌아오는 신호의 크기가 입력 신호의 크기 대비 10%인 경우일 수 있다. S11이 -10dB보다 작은 경우, 안테나 패턴(AP)은 해당 주파수 대역에서 동작한다고 판단할 수 있다.

안테나 패턴(AP)은 F1 내지 F2 사이에서 동작할 수 있다. F1은 28.66GHz일 수 있다. F2는 33.33GHz일 수 있다. 즉, 안테나 패턴(AP)은 제1 주파수 대역(BW1)에서 동작할 수 있다.

안테나 패턴(AP)은 F3 내지 F4 사이에서 동작할 수 있다. F3는 27.32GHz일 수 있다. F4는 33.19GHz일 수 있다. 즉, 안테나 패턴(AP)은 제2 주파수 대역(BW2)에서 동작할 수 있다. 안테나 패턴(AP)의 총 이득을 참조하면, 최대 이득은 4dBi일 수 있다. 이때 최대 이득 대비 이득이 2dB 떨어지는 주파수 범위를 2dB 이득 대역폭으로 지칭할 수 있다. 안테나 패턴(AP)의 2dB 이득 대역폭은 제2 주파수 대역(BW2)으로 지칭될 수 있다. 예를 들어, 제2 주파수 대역(BW2)은 5.87GHz일 수 있다.

안테나 패턴(AP)은 제3 방향(DR3)으로 신호를 방사할 수 있다.

본 발명에 따르면, 안테나 패턴(AP)에서 동작하는 주파수 대역(BW1, BW2)은 광대역일 수 있다. 따라서, 주파수 대역폭이 향상된 전자 장치(DD)를 제공할 수 있다.

도 12는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 평면도이다.

도 12를 참조하면, 안테나 패턴(AP-1)은 복수로 제공될 수 있다.

복수의 안테나 패턴들(AP-1) 각각은 서로 제1 방향(DR1)으로 이격될 수 있다. 복수의 안테나 패턴들(AP-1)은 급전부(PS-1)와 제2 방향(DR2)으로 이격될 수 있다.

급전부(PS-1)는 복수의 안테나 패턴들(AP-1)과 일체로 제공될 수 있다.

접지 전극(PT-1)은 복수의 안테나 패턴들(AP-1) 및 급전부(PS-1)와 인접하게 배치될 수 있다. 복수의 안테나 패턴들(AP-1) 및 급전부(PS-1)와 접지 전극(PT-1) 사이에는 슬롯(HA-1)이 정의될 수 있다. 슬롯(HA-1)은 복수의 안테나 패턴들(AP-1) 및 급전부(PS-1)를 에워쌀 수 있다.

감지 전극(SE)은 복수의 안테나 패턴들(AP-1), 급전부(PS-1), 및 접지 전극(PT-1)과 제2 방향(DR2)으로 제2 갭(GP-1)만큼 이격될 수 있다. 제2 갭(GP-1)은 2.5um 내지 3.5um일 수 있다. 예를 들어, 제2 갭(GP-1)은 3um일 수 있다.

제2 갭(GP-1)에서 슬롯(HA-1)까지의 제2 방향(DR2)의 거리(DX-1)는 0.1mm 내지 0.5mm일 수 있다.

복수의 안테나 패턴들(AP-1) 각각으로부터 제2 방향(DR2)으로 연장되는 급전부(PS-1)의 일부분 제1 방향(DR1)으로 제1 폭(W1)을 가질 수 있다. 제1 폭(W1)은 320um일 수 있다. 제1 폭(W1)을 갖는 급전부(PS-1)는 제2 방향(DR2)으로 제1 길이(L1)를 가질 수 있다. 제1 길이(L1)은 5mm일 수 있다.

두 개의 안테나 패턴들(AP-1)을 연결하는 급전부(PS-1)의 일부분은 제1 방향(DR1)으로 제2 폭(W2)을 가질 수 있다. 제2 폭(W2)은 제1 폭(W1)보다 클 수 있다. 제2 폭(W2)은 450um일 수 있다. 제2 폭(W2)을 갖는 급전부(PS-1)는 제2 방향(DR2)으로 제2 길이(L2)를 가질 수 있다. 제2 길이(L2)는 2mm일 수 있다.

제2 폭(W2)을 갖는 급전부(PS-1)의 일부분으로부터 제2 방향(DR2)으로 연장되는 급전부(PS-1)의 일부분은 제3 폭(W3)을 가질 수 있다. 제3 폭(W3)은 제2 폭(W2)보다 작을 수 있다. 제3 폭(W3)은 제1 폭(W1)과 동일할 수 있다. 제3 폭(W3)을 갖는 급전부(PS-1)는 제2 방향(DR2)으로 제3 길이(L3)를 가질 수 있다. 제3 길이(L3)는 7mm일 수 있다.

제3 폭(W3)을 갖는 급전부(PS-1)의 일부분들을 연결하고 제2 방향(DR2)으로 연장되는 급전부(PS-1)의 일부분은 제1 방향(DR1)으로 제4 폭(W4)을 가질 수 있다. 제4 폭(W4)은 제3 폭(W3)보다 클 수 있다. 제4 폭(W4)은 500um일 수 있다. 제4 폭(W4)을 갖는 급전부(PS-1)는 제2 방향(DR2)으로 제4 길이(L4)를 가질 수 있다. 제4 길이(L4)는 2mm일 수 있다.

제4 폭(W4)을 갖는 급전부(PS-1)의 일부분으로부터 제2 방향(DR2)으로 연장되는 급전부(PS-2)의 일부분은 제5 폭(W5)을 가질 수 있다. 제5 폭(W5)은 제4 폭(W4)보다 작을 수 있다. 제5 폭(W5)은 75um일 수 있다. 제5 폭(W5)을 갖는 급전부(PS-1)는 제2 방향(DR2)으로 제5 길이(L5)를 가질 수 있다. 제5 길이(L5)는 5.6mm일 수 있다.

슬롯(HA-1)은 제1 방향(DR1)으로 제1 슬롯폭(H1)을 가질 수 있다. 제1 슬롯폭(H1)은 530um일 수 있다.

급전부(PS-1)는 구동칩(IC, 도 3 참조)과 전기적으로 연결될 수 있다.

구동칩(IC, 도 3 참조)은 급전부(PS-1)를 통해 복수의 안테나 패턴들(AP-1)에 신호를 제공할 수 있다. 예를 들어, 구동칩(IC, 도 3 참조)은 복수의 안테나 패턴들(AP-1) 각각에 급전되는 전력을 조절하여 복수의 안테나 패턴들(AP-1)의 빔 조향을 조절할 수 있고, 특정한 방향으로 주파수 신호를 집중시켜 에너지를 향상시킬 수 있다. 또한, 원하는 방사 패턴을 형성할 수 있어 방사 효율이 향상될 수 있다.

도 13은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프이고, 도 14는 본 발명의 일 실시예에 따른 안테나 패턴의 주파수에 따른 총 이득을 도시한 그래프이다.

도 12 내지 도 14를 참조하면, 복수의 안테나 패턴들(AP-1)은 주파수 대역을 갖는 신호를 송신, 수신, 또는 송수신하도록 설계될 수 있다.

S11은 S파라미터(S-Parameter) 중 하나일 수 있다. S11은 입력 신호가 반사되어 돌아오는 신호의 크기 대 입력 신호의 크기를 비율로 나타낸 값일 수 있다. 예를 들어, 입력 신호는 급전부(PS)를 통해 제공되는 신호일 수 있다. 예를 들어, S11은 안테나 패턴(AP)의 반사 계수일 수 있다. 안테나 패턴(AP)의 동작을 판단할 때, S11 값이 -10dB(decibel)인 경우를 기준으로 판단할 수 있다. -10dB는 입력 신호가 반사되어 돌아오는 신호의 크기가 입력 신호의 크기 대비 10%인 경우일 수 있다. S11이 -10dB보다 작은 경우, 안테나 패턴(AP)은 해당 주파수 대역에서 동작한다고 판단할 수 있다. 복수의 안테나 패턴(AP-1)은 제1 주파수(FR1) 이상에서 동작할 수 있다. 제1 주파수(FR1)는 5세대(5 generation, 5G) 통신을 위한 주파수 대역일 수 있다.

거리(DX-1)가 100um이고, 제2 갭(GP-1)이 3um일 때, 복수의 안테나 패턴(AP-1)은 제2 주파수(FR2)에서 제1 값(G1)을 가질 수 있다. 제1 값(G1)은 복수의 안테나 패턴(AP-1)의 최대 이득일 수 있다. 제2 주파수(FR2)는 29.3GHz일 수 있고, 제1 값(G1)은 7.7dBi일 수 있다. 이 때의 2dB 이득 대역폭은 4.7GHz일 수 있다.

제2 갭(GP-1)(um)	거리(DX-1)(mm)	제1 값(G1)(dBi)
3	0.1	7.67
	0.2	7.83
	0.3	8.06
	0.4	8.12
	0.5	8.20

표 1을 참조하면, 전자 장치(DD, 도 1 참조)의 설계에 따라 거리(DX-1)가 상이할 수 있다. 거리(DX-1)가 0.1mm인 경우, 제1 값(G1)은 7.67dBi일 수 있다. 거리(DX-1)가 0.2mm인 경우, 제1 값(G1)은 7.83dBi일 수 있다. 거리(DX-1)가 0.3mm인 경우, 제1 값(G1)은 8.06dBi일 수 있다. 거리(DX-1)가 0.4mm인 경우, 제1 값(G1)은 8.12dBi일 수 있다. 거리(DX-1)가 0.5mm인 경우, 제1 값(G1)은 8.20dBi일 수 있다. 본 발명의 일 실시예에 따른 전자 장치(DD, 도 1 참조)의 설계에 관계없이 복수의 안테나 패턴(AP-1)은 충분한 최대 이득을 가질 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다. 도 15는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다. 도 15를 설명함에 있어서 도 2를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 16은 본 발명의 일 실시예에 따른 전자 장치의 일부분의 단면도이다. 도 16을 설명함에 있어서 도 8을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 15 및 도 16을 참조하면, 전자 장치(DD-1)는 표시층(DP-1) 위에 배치된 안테나층(ANL)을 포함할 수 있다.

안테나층(ANL)은 무선 통신 신호, 예를 들어, 무선 주파수 신호(radio frequency signal)를 송신, 수신, 또는 송수신할 수 있다. 안테나층(ANL)은 안테나 패턴(AP-2)을 포함할 수 있다. 안테나 패턴(AP-2)은 주변 영역(DP-NAA)과 중첩할 수 있다. 복수의 안테나들은 서로 동일한 주파수 대역을 송신, 수신, 또는 송수신하거나, 서로 다른 주파수 대역을 송신, 수신, 또는 송수신할 수 있다.

회로층(DP-CL1, 도 15 참조)은 급전부(PS-2) 및 접지 전극(PT-2)을 포함할 수 있다. 급전부(PS-2) 및 접지 전극(PT-2)은 주변 영역(DP-NAA)에 배치될 수 있다.

평면 상에서 보았을 때, 안테나 패턴(AP-2), 급전부(PS-2), 커버층(CU)은 서로 중첩할 수 있다.

안테나 패턴(AP-2)은 급전부(PS-2)를 통해 구동칩(IC, 도 3 참조)과 전기적으로 연결될 수 있다. 안테나 패턴(AP-2)은 급전부(PS-2)를 통해 간접 급전되어 특정 주파수에서 동작할 수 있다. 상기 간접 급전된다는 것은 신호가 안테나 패턴(AP-2)에 직접 연결되는 구성이 없이 전송됨을 의미할 수 있다.

급전부(PS-2)는 동일평면형 도파로(coplanar waveguide)를 포함할 수 있다. 급전부(PS-2)를 통해 안테나 패턴(AP-2)에 신호가 제공될 수 있다.

본 발명에 따르면, 평면 상에서 보았을 때 안테나 패턴(AP-2)은 주변 영역(DP-NAA)과 중첩할 수 있다. 영상을 표시하는 액티브 영역(DD-AA, 도 1 참조)은 안테나 패턴(AP-2)과 비중첩할 수 있다. 안테나 패턴(AP-2)에 의해 표시층(DP-2, 도 15 참조)이 표시하는 영상의 품질이 저하되는 것이 방지될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD-1, 도 15 참조)를 제공할 수 있다.

또한, 본 발명에 따르면, 평면 상에서 보았을 때, 감지 전극(SE)은 액티브 영역(DP-AA)과 중첩하고, 안테나 패턴(AP)은 주변 영역(DP-NAA)과 비중첩할 수 있다. 터치를 센싱하는 액티브 영역(IS-AA, 도 5 참조)은 안테나 패턴(AP-2)과 비중첩할 수 있다. 안테나 패턴(AP-2)에 의해 감지 전극(SE)이 감지하는 터치 감지 성능이 저하되는 것이 방지될 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치(DD-1, 도 15 참조)를 제공할 수 있다.

도 17은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다.

도 17을 참조하면, 전자 장치(DD, 도 1 참조)의 주변 영역(DD-NAA)에는 급전부(PS-3) 및 접지 전극(PT-3)이 배치될 수 있다.

급전부(PS-3) 및 접지 전극(PT-3)은 기 설정된 제1 구동 주파수에서 신호를 송수신할 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 슬롯 루프 다이폴 안테나(Slotted loop dipole antenna)를 형성할 수 있다. 상기 제1 구동 주파수는 27GHz(gigahertz) 내지 37GHz일 수 있다. 예를 들어, 상기 제1 구동 주파수는 28GHz일 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 도전성 물질을 포함할 수 있다. 상기 도전성 물질은 금속을 포함할 수 있다.

본 발명과 달리, 안테나 패턴은 메쉬 구조를 갖는 금속 또는 ITO(Indium-Tin-Oxide)와 같은 투명한 금속으로 형성될 수 있다. 상기 메쉬 구조를 가지는 경우, 복수의 개구를 가지는 메쉬 구조에 의해 안테나 패턴의 면저항이 상대적으로 증가할 수 있다. 또한, 상기 투명한 금속을 가지는 경우, 안테나 패턴의 전도성이 상대적으로 낮을 수 있다. 안테나 패턴의 면저항이 높거나 전도성이 낮은 경우, 안테나 방사 효율 및 이득이 저하될 수 있다. 하지만, 본 발명에 따르면, 급전부(PS-3) 및 접지 전극(PT-3)은 일체로 제공된 금속으로 제공될 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)의 면저항이 낮아질 수 있고, 전도성이 증가할 수 있다. 따라서, 안테나 방사 효율 및 안테나 이득이 향상된 급전부(PS-3) 및 접지 전극(PT-3)을 제공할 수 있다.

급전부(PS-3)는 제2 방향(DR2)으로 연장될 수 있다. 급전부(PS-3)는 제1 방향(DR1)으로 급전폭(WS)을 가질 수 있다. 급전폭(WS)은 0.4mm 내지 0.5mm일 수 있다. 예를 들어, 급전폭(WS)은 0.45mm일 수 있다. 급전폭(WS)이 0.4mm 미만 0.5mm 초과인 경우, 제1 슬롯(SL1) 및 제2 슬롯(SL2)이 정의된 접지 전극(PT-3)과 임피던스 매칭이 되지 않아 신호의 급전이 용이하지 않을 수 있다. 급전부(PS-3)는 접지 전극(PT-3)과 일체로 제공될 수 있다. 급전부(PS-3)는 접지 전극(PT-3)과 동일한 물질로 제공될 수 있다.

접지 전극(PT-3)은 급전부(PS-3)와 제1 방향(DR1)으로 이격될 수 있다. 접지 전극(PT-3)에는 그라운드 전압이 제공될 수 있다. 접지 전극(PT-3)은 제2 방향(DR2)으로 연장되는 급전부(PS-3)와 서로 연결될 수 있다.

접지 전극(PT-3)에는 급전부(PS-3)를 사이에 두고 서로 제1 방향(DR1)으로 이격된 제1 슬롯(SL1) 및 제2 슬롯(SL2)이 정의될 수 있다. 제1 슬롯(SL1) 및 제2 슬롯(SL2) 각각의 면적은 동일할 수 있다.

접지 전극(PT-3)에는 제2 방향(DR2)으로 연장되고, 급전부(PS-3)가 배치되는 제3 슬롯(HA)이 더 정의될 수 있다.

제1 슬롯(SL1) 및 제2 슬롯(SL2) 각각은 제1 방향(DR1)으로 연장될 수 있다.

제1 슬롯(SL1) 및 제2 슬롯(SL2)은 제1 슬롯(SL1)의 일단에서 제2 슬롯(SL2)의 타단까지 제1 방향(DR1)으로 연장되는 제1 폭(LS)을 가질 수 있다. 제1 폭(LS)은 3mm 내지 4mm일 수 있다. 예를 들어, 제1 폭(LS)은 3.4mm일 수 있다. 급전부(PS-3)와 인접한 제3 슬롯(HA)은 제2 방향(DR2)으로 연장되는 제2 폭(DS)을 가질 수 있다. 제2 폭(DS)은 0.3mm 내지 0.4mm일 수 있다. 예를 들어, 제2 폭(DS)은 0.35mm일 수 있다.

제3 슬롯(HA)은 제1 방향(DR1)으로 연장되는 제1 폭(WG)을 가질 수 있다. 제1 폭(WG)은 0.25mm 내지 0.75mm일 수 있다. 예를 들어, 제1 폭(WG)은 0.53mm일 수 있다.

평면 상에서 보았을 때, 감지 전극(SE)은 급전부(PS-3) 및 접지 전극(PT-3)과 비중첩할 수 있다.

급전부(PS-3) 및 접지 전극(PT-3) 각각은 감지 전극(SE)과 제2 방향(DR2)으로 이격될 수 있다. 평면 상에서 보았을 때, 접지 전극(PT-3)은 감지 전극(SE)과 제2 방향(DR2)으로 갭(GP)만큼 이격될 수 있다. 갭(GP)은 급전부(PS-3) 및 접지 전극(PT-3)과 감지 전극(SE) 사이에서 커패시턴스로 동작할 수 있다.

감지 전극(SE)에 제공되는 신호는 제2 구동 주파수로 동작할 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 상기 제1 구동 주파수로 동작할 수 있다. 상기 제2 구동 주파수는 상기 제1 구동 주파수보다 낮을 수 있다. 예를 들어, 상기 제2 구동 주파수는 240kHz(kilohertz)일 수 있다.

감지 전극(SE)의 관점에서 급전부(PS-3) 및 접지 전극(PT-3)은 상대적으로 높은 구동 주파수로 동작하기에 감지 전극(SE)과 급전부(PS-3) 및 접지 전극(PT-3) 사이는 개방 회로(open circuit)로 동작될 수 있다. 즉, 감지 전극(SE)에 제공되는 터치 신호는 그라운드 전압이 제공되는 접지 전극(PT-3)으로 제공되지 않을 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

급전부(PS-3) 및 접지 전극(PT-3)의 관점에서 감지 전극(SE)은 상대적으로 낮은 구동 주파수로 동작하기에 급전부(PS-3) 및 접지 전극(PT-3)과 감지 전극(SE) 사이는 단락 회로(short circuit)로 동작될 수 있다. 즉, 급전부(PS-3) 및 접지 전극(PT-3)은 감지 전극(SE)을 플로팅 그라운드 전극으로써 활용할 수 있다. 따라서, 주파수 신호 방사 성능이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 18은 본 발명의 일 실시예에 따른 도 7의 V-V'를 따라 절단한 단면도이다. 도 18을 설명함에 있어서, 도 4를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 17 및 도 18을 참조하면, 전자 장치(DD)는 커버층(CU), 하부 부재층(CP), 보호층(PF), 표시층(DP)이 순차적으로 적층될 수 있다.

급전부(PS-3) 및 접지 전극(PT-3)은 버퍼층(BFL) 위에 배치될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 급전부(PS-3) 및 접지 전극(PT-3)의 배치 관계는 이에 제한되지 않는다. 예를 들어, 급전부(PS-3) 및 접지 전극(PT-3)은 복수의 절연층들(IL) 사이에 배치될 수도 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 주변 영역(DP-NAA)에 배치될 수 있다. 주변 영역(DP-NAA)에 배치되는 급전부(PS-3)는 복수로 제공될 수도 있다.

급전부(PS-3) 접지 전극(PT-3), 및 트랜지스터(T1)의 일부분은 동일한 층에 배치될 수 있다. 예를 들어, 급전부(PS-3) 및 접지 전극(PT-3)은 소스(SS1, 도 4 참조), 액티브(A1, 도 4 참조), 및 드레인(DN1, 도 4 참조)와 동일한 층에 배치되거나, 게이트(GT1, 도 4 참조)와 동일한 층에 배치될 수 있다. 급전부(PS-3), 접지 전극(PT-3), 및 트랜지스터(T1)는 동일한 공정에 의해 형성될 수 있다. 급전부(PS-3), 접지 전극(PT-3), 및 트랜지스터(T1)의 일부분은 동일한 물질을 포함할 수 있다.

본 발명에 따르면, 주변 영역(DP-NAA)에는 복수의 무선 통신 신호들, 예를 들어, 복수의 무선 주파수 신호들(radio frequency signal)을 송신, 수신, 또는 송수신하는 급전부(PS-3) 및 접지 전극(PT-3)이 배치될 수 있다. 전자 장치(DD)는 별도의 안테나 필름이 불요할 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 표시층(DP) 내에 트랜지스터(T1)의 일부분과 동일한 층에 형성될 수 있다. 따라서, 전자 장치(DD)의 두께가 감소될 수 있다.

또한, 본 발명에 따르면, 급전부(PS-3) 및 접지 전극(PT-3)은 주변 영역(DP-NAA)에 배치될 수 있다. 평면 상에서 보았을 때 영상을 표시하는 액티브 영역(DD-AA, 도 1 참조)은 급전부(PS-3) 및 접지 전극(PT-3)과 비중첩할 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)에 의해 표시층(DP)이 표시하는 영상의 품질이 저하되는 것이 방지될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD)를 제공할 수 있다.

커버층(CU)은 급전부(PS-3) 및 접지 전극(PT-3)과 중첩할 수 있다. 커버층(CU)은 급전부(PS-3)에 대해 그라운드 전극으로 동작할 수 있다.

급전부(PS-3) 및 접지 전극(PT-3)은 감지 전극(SE)과 이격될 수 있다.

감지 전극(SE)은 급전부(PS-3) 및 접지 전극(PT-3)과 비중첩할 수 있다. 감지 전극(SE)은 급전부(PS-3)와 제2 방향(DR2)으로 이격될 수 있다. 감지 전극(SE)과 접지 전극(PT-3)은 제2 방향(DR2)으로 갭(GP)만큼 이격될 수 있다.

본 발명에 따르면, 감지 전극(SE)은 액티브 영역(DP-AA)과 중첩하고, 급전부(PS-3) 및 접지 전극(PT-3)은 주변 영역(DP-NAA)에 배치될 수 있다. 평면 상에서 보았을 때, 터치를 센싱하는 액티브 영역(IS-AA, 도 5 참조)은 급전부(PS-3) 및 접지 전극(PT-3)과 비중첩할 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)에 의해 센서층(IS, 도 5 참조)이 감지하는 터치 감지 성능이 저하되는 것이 방지될 수 있다. 따라서 터치 감지 성능이 향상된 전자 장치(DD)를 제공할 수 있다.

도 19는 본 발명의 일 실시예에 따른 도 17의 VI-VI'를 따라 절단한 단면도이다. 도 19를 설명함에 있어서 도 17 및 도 18을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다. 도 9에서는 동일평면형 도파로에서의 전기장 분포를 화살표로 도시하였다.

도 19를 참조하면, 급전부(PS-3)는 동일평면형 도파로(coplanar waveguide)를 포함할 수 있다.

급전부(PS-3)를 통해 제1 슬롯(SL1, 도 7 참조) 및 제2 슬롯(SL2, 도 7 참조)과 인접한 급전부(PS-3) 및 접지 전극(PT-3)에 신호가 제공될 수 있다. 급전부(PS-3) 및 접지 전극(PT-3) 사이에는 제3 슬롯(HA)이 정의될 수 있다. 접지 전극(PT-3)은 제3 슬롯(HA)을 사이에 두고 서로 이격될 수 있다. 접지 전극(PT-3)에는 그라운드 전압이 제공될 수 있다.

절연층(DEL)은 급전부(PS-3) 및 접지 전극(PT-3) 아래에 배치될 수 있다. 절연층(DEL)은 베이스층(SUB), 보호층(PF), 및 하부 부재층(CP) 등을 포함할 수 있다. 절연층(DEL)의 두께(HT)는 100um(micrometer) 내지 200um일 수 있다.

커버층(CU)은 절연층(DEL)을 사이에 두고 급전부(PS-3) 및 접지 전극(PT-3)과 이격될 수 있다. 커버층(CU)에는 그라운드 전압이 제공될 수 있다. 커버층(CU)은 급전부(PS-3) 및 접지 전극(PT-3)의 그라운드로 동작할 수 있다.

절연층(DEL)의 상부에서는 급전부(PS-3)에서 양측의 접지 전극(PT-3)을 향하는 방향으로 전기장이 분포할 수 있다. 또한, 절연층(DEL)의 내부에서는 급전부(PS-3)에서 커버층(CU)을 향하는 방향으로 전기장이 분포할 수 있다. 이 때, 절연층(DEL) 내부의 전기장은 커버층(CU)에 의해 외부로 유출되지 않는다. 동일평면형 도파로는 커버층(CU)에 의해 전기장이 완전 분리되는 구조를 가지고, 커버층(CU)을 중심으로 상부 영역 및 하부 영역은 서로 전자기적 간섭을 일으키지 않을 수 있다. 동일평면형 도파로를 통해 급전부(PS-3)는 신호를 용이하게 전송할 수 있다.

도 20 및 도 21은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프들이다. 도 20은 접지 전극(PT, 도 17 참조)의 제1 방향(DR1, 도 17 참조)의 폭(WC, 도 17 참조)의 크기에 따른 S파라미터를 도시한 것이고, 도 21은 제1 갭(GP, 도 17 참조)의 크기에 따른 S파라미터를 도시한 것이다.

도 17, 도 20, 및 도 21을 참조하면, 급전부(PS-3) 및 접지 전극(PT-3)은 주파수 대역을 갖는 신호를 송신, 수신, 또는 송수신하도록 설계될 수 있다.

S11은 S파라미터(S-Parameter) 중 하나일 수 있다. S11은 입력 신호가 반사되어 돌아오는 신호의 크기 대 입력 신호의 크기를 비율로 나타낸 값일 수 있다. 예를 들어, 입력 신호는 급전부(PS-3)를 통해 제공되는 신호일 수 있다. 예를 들어, S11은 급전부(PS-3) 및 접지 전극(PT-3)의 반사 계수일 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)의 동작을 판단할 때, S11 값이 -10dB(decibel)인 경우를 기준으로 판단할 수 있다. -10dB는 입력 신호가 반사되어 돌아오는 신호의 크기가 입력 신호의 크기 대비 10%인 경우일 수 있다. S11이 -10dB보다 작은 경우, 급전부(PS-3) 및 접지 전극(PT-3)은 해당 주파수 대역에서 동작한다고 판단할 수 있다.

도 20을 참조하면, 접지 전극(PT-3)이 제1 방향(DR1)으로 각각 제1 내지 5 폭(WCa, WCb, WCc, WCd, WCe)을 가질 때의 S파라미터들이 도시되었다.

제1 폭(WCa)은 6.6mm일 수 있다. 접지 전극(PT)이 제1 폭(WCa)을 가질 때, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26GHz 내지 27.3GHz의 주파수 대역폭으로 동작할 수 있다.

제2 폭(WCb)은 6.8mm일 수 있다. 접지 전극(PT-3)이 제2 폭(WCb)을 가질 때, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26.5GHz 내지 28GHz의 주파수 대역폭으로 동작할 수 있다.

제3 폭(WCc)은 7.0mm일 수 있다. 접지 전극(PT-3)이 제3 폭(WCc)을 가질 때, 급전부(PS-3) 및 접지 전극(PT-3)은 약 27.3GHz 내지 29GHz의 주파수 대역폭으로 동작할 수 있다.

제4 폭(WCd)은 7.2mm일 수 있다. 접지 전극(PT-3)이 제4 폭(WCd)을 가질 때, 급전부(PS-3) 및 접지 전극(PT-3)은 약 28GHz 내지 29.5GHz의 주파수 대역폭으로 동작할 수 있다.

제5 폭(WCe)은 7.4mm일 수 있다. 접지 전극(PT-3)이 제5 폭(WCe)을 가질 때, 급전부(PS-3) 및 접지 전극(PT-3)은 약 28.5GHz 내지 30.5GHz의 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 접지 전극(PT-3)의 제1 방향(DR1)의 폭(WC)의 설계에 따라 다양한 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

본 발명에 따르면, 급전부(PS-3) 및 접지 전극(PT-3)에서 동작하는 주파수 대역폭은 광대역일 수 있다. 따라서, 주파수 대역폭이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 21을 참조하면, 감지 전극(SE)과 접지 전극(PT-3)이 제2 방향(DR2)으로 각각 제1 내지 제4 갭(GPa, GPb, GPc, GPd)을 가질 때의 S파라미터들이 도시되었다.

제1 갭(GPa)은 0.025mm일 수 있다. 감지 전극(SE)과 접지 전극(PT-3)이 제1 갭(GPa)으로 이격되는 경우, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26GHz 내지 30GHz의 주파수 대역폭으로 동작할 수 있다.

제2 갭(GPb)은 0.05mm일 수 있다. 감지 전극(SE)과 접지 전극(PT-3)이 제2 갭(GPb)으로 이격되는 경우, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26.2GHz 내지 29.5GHz의 주파수 대역폭으로 동작할 수 있다.

제3 갭(GPc)은 0.075mm일 수 있다. 감지 전극(SE)과 접지 전극(PT-3)이 제3 갭(GPc)으로 이격되는 경우, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26.2GHz 내지 29.5GHz의 주파수 대역폭으로 동작할 수 있다.

제4 갭(GPd)은 0.1mm일 수 있다. 감지 전극(SE)과 접지 전극(PT-3)이 제4 갭(GPd)으로 이격되는 경우, 급전부(PS-3) 및 접지 전극(PT-3)은 약 26.2GHz 내지 29.5GHz의 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 감지 전극(SE)과 접지 전극(PT-3)이 제2 방향(DR2)으로 갭(GP)만큼 이격시킨 설계에 따라 최적의 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 22는 본 발명의 일 실시예에 따른 급전부 및 접지 전극의 방사 패턴을 도시한 것이다.

도 17 및 도 22를 참조하면, 방사 패턴에서 안테나 이득이 0dB 이상인 경우, 신호가 해당 방향으로 방사된다고 할 수 있다. 상기 방향에서 0°은 제3 방향(DR3)을 지칭할 수 있다.

제1 그래프(G1-0)는 자기장에서의 방사 패턴을 도시한 것이다. 제1 그래프(G1-0)는 x-z 평면에서의 방사 패턴이다. 제1 그래프(G1-0)는 급전부(PS-3) 및 접지 전극(PT-3)을 제2 방향(DR2)을 따라 절단한 단면의 방사 패턴일 수 있다.

제2 그래프(G2-0)는 전기장에서의 방사 패턴을 도시한 것이다. 제2 그래프(G2-0)는 y-z 평면에서의 방사 패턴이다. 제2 그래프(G2)는 급전부(PS-3) 및 접지 전극(PT-3)을 제1 방향(DR1)을 따라 절단한 단면의 방사 패턴일 수 있다.

높은 주파수 대역을 가지는 초극초단파(super high frequency, SHF) 또는 밀리미터파(extremely high frequency, EHF)의 경우, 전송 거리에 따라 신호의 손실이 클 수 있다. 하지만, 본 발명에 따르면 급전부(PS-3) 및 접지 전극(PT-3)은 신호를 방사할 수 있다. 상기 신호는 방향성을 가질 수 있다. 급전부(PS-3) 및 접지 전극(PT-3)은 안테나 이득의 집중도가 향상될 수 있다. 따라서, 상기 신호의 전송 거리가 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.

도 23은 본 발명의 일 실시예에 따른 도 3의 AA'에 대응하는 전자 장치의 일 영역을 도시한 평면도이다. 도 23을 설명함에 있어서, 도 17을 통해 설명된 구성 요소에 대해서는 유사한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 23을 참조하면, 전자 장치(DD, 도 1 참조)의 주변 영역(DD-NAA)에는 급전부(PS-4) 및 접지 전극(PT-4)이 배치될 수 있다.

급전부(PS-4) 및 접지 전극(PT-4)은 기 설정된 제1 구동 주파수에서 신호를 송수신할 수 있다. 급전부(PS-4) 및 접지 전극(PT-4)은 도전성 물질을 포함할 수 있다. 상기 도전성 물질은 금속을 포함할 수 있다.

급전부(PS-4)은 제2 방향(DR2)으로 연장될 수 있다. 급전부(PS-4)는 제1 방향(DR1)으로 급전폭(WS-1)을 가질 수 있다. 급전폭(WS-1)에 의해 급전부(PS-4)는 제1 슬롯(SL1-1) 및 제2 슬롯(SL2-1)이 정의된 접지 전극(PT-4)과 임피던스 매칭이 될 수 있다.

급전부(PS-4)는 접지 전극(PT-4)과 일체로 제공될 수 있다. 급전부(PS-4)는 접지 전극(PT-4)과 동일한 물질로 제공될 수 있다.

접지 전극(PT-4)은 급전부(PS-4)와 제1 방향(DR1)으로 이격될 수 있다. 접지 전극(PT-4)에는 그라운드 전압이 제공될 수 있다. 접지 전극(PT-4)은 제2 방향(DR2)으로 연장되는 급전부(PS-4)와 서로 연결될 수 있다.

접지 전극(PT-4)에는 급전부(PS-4)를 사이에 두고 서로 제1 방향(DR1)으로 이격된 제1 슬롯(SL1-1) 및 제2 슬롯(SL2-1)이 정의될 수 있다. 제1 슬롯(SL1-1)의 제1 면적 및 제2 슬롯(SL2-1)의 제2 면적은 서로 상이할 수 있다. 제1 슬롯(SL1-1)은 제1 방향(DR1)으로 제1 길이(LS1)를 가질 수 있다. 제2 슬롯(SL2-1)은 제1 방향(DR1)으로 제2 길이(LS2)를 가질 수 있다. 제1 길이(LS1)는 제2 길이(LS2)보다 길 수 있다.

접지 전극(PT-4)에는 제2 방향(DR2)으로 연장되고, 급전부(PS-4)가 배치되는 제3 슬롯(HA-1)이 더 정의될 수 있다.

접지 전극(PT-4)에는 제1 슬롯(SL1-1) 또는 제2 슬롯(SL2-1)과 인접한 적어도 하나의 개구부(HA1-1, HA2-1)가 더 정의될 수 있다. 예를 들어, 접지 전극(PT-4)에는 제1 슬롯(SL1-1)과 인접한 제1 개구부(HA1-1) 및 제2 슬롯(SL2-1)과 인접한 제2 개구부(HA2-1)가 정의될 수 있다.

제1 개구부(HA1-1)는 제1 슬롯(SL1-1)보다 넓은 면적을 가질 수 있다. 제1 개구부(HA1-1)는 제1 슬롯(SL1-1)보다 감지 전극(SE)으로부터 제2 방향(DR2)으로 더 이격될 수 있다.

제2 개구부(HA2-1)는 제2 슬롯(SL2-1)보다 넓은 면적을 가질 수 있다. 제2 개구부(HA2-1)는 제2 슬롯(SL2-1)보다 감지 전극(SE)으로부터 제2 방향(DR2)으로 더 이격될 수 있다.

도 24 내지 도 27은 본 발명의 일 실시예에 따른 주파수에 따른 S파라미터를 도시한 그래프들이다. 도 24는 접지 전극(PT-4, 도 13 참조)의 제1 방향(DR1, 도 13 참조)의 폭(WC-1, 도 13 참조)의 크기에 따른 S파라미터를 도시한 것이고, 도 25는 제2 길이(LS2, 도 13 참조)의 길이에 따른 S파라미터를 도시한 것이며, 도 26은 제1 길이(LS1, 도 13 참조)의 길이에 따른 S파라미터를 도시한 것이고, 도 27은 제1 길이(LS1, 도 13 참조) 및 제2 길이(LS2, 도 13 참조)의 차이의 절대값에 따른 S파라미터를 도시한 것이다. 도 24 내지 도 27을 설명함에 있어서 도 20을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 23 및 도 24를 참조하면, 접지 전극(PT-4)이 제1 방향(DR1)으로 각각 제1 내지 5 폭(WCa-1, WCb-1, WCc-1, WCd-1, WCe-1)을 가질 때의 S파라미터들이 도시되었다.

제1 폭(WCa-1)은 4.8mm일 수 있다. 접지 전극(PT-4)이 제1 폭(WCa-1)을 가질 때, 급전부(PS-4) 및 접지 전극(PT-4)은 약 26GHz 내지 31GHz의 주파수 대역폭으로 동작할 수 있다.

제2 폭(WCb-1)은 5mm일 수 있다. 접지 전극(PT-4)이 제2 폭(WCb-1)을 가질 때, 급전부(PS-4) 및 접지 전극(PT-4)은 약 27GHz 내지 31GHz의 주파수 대역폭으로 동작할 수 있다.

제3 폭(WCc-1)은 5.2mm일 수 있다. 접지 전극(PT-4)이 제3 폭(WCc-1)을 가질 때, 급전부(PS-4) 및 접지 전극(PT-4)은 약 28GHz 내지 31GHz의 주파수 대역폭으로 동작할 수 있다.

제4 폭(WCd-1)은 5.4mm일 수 있다. 접지 전극(PT-4)이 제4 폭(WCd-1)을 가질 때, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29GHz 내지 31GHz의 주파수 대역폭으로 동작할 수 있다.

제5 폭(WCe-1)은 5.6mm일 수 있다. 접지 전극(PT-4)이 제5 폭(WCe-1)을 가질 때, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29.5GHz 내지 31GHz의 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 접지 전극(PT-4)의 제1 방향(DR1)의 폭(WC-1)의 설계에 따라 다양한 주파수 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

본 발명에 따르면, 급전부(PS-4) 및 접지 전극(PT-4)에서 동작하는 주파수 대역폭은 광대역일 수 있다. 따라서, 주파수 대역폭이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 25를 참조하면, 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제1 내지 제4 길이(LS2a, LS2b, LS2c, LS2d)를 가질 때의 S파라미터들이 도시되었다. 이 때, 제1 슬롯(SL1-1)의 제1 방향(DR1) 제1 길이(LS1)는 0.354mm일 수 있다.

제1 길이(LS2a)는 2.454mm일 수 있다. 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제1 길이(LS2a)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 25.9GHz 내지 30.87Hz의 주파수 대역폭으로 동작할 수 있다.

제2 길이(LS2b)는 2.354mm일 수 있다. 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제2 길이(LS2b)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 26.85GHz 내지 31.5GHz의 주파수 대역폭으로 동작할 수 있다.

제3 길이(LS2c)는 2.254mm일 수 있다. 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제3 길이(LS2c)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29.12GHz 내지 32GHz의 주파수 대역폭으로 동작할 수 있다.

제4 길이(LS2d)는 2.154mm일 수 있다. 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제4 길이(LS2d)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 30.17GHz 내지 32.5GHz의 주파수 대역폭 및 35.22GHz보다 큰 범위의 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 제2 슬롯(SL2-1)이 제1 방향(DR1)으로 제2 길이(LS2)의 설계에 따라 최적의 주파수 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 26을 참조하면, 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제1 내지 제4 길이(LS1a, LS1b, LS1c, LS1d)를 가질 때의 S파라미터들이 도시되었다. 이 때, 제2 슬롯(SL2-1)의 제1 방향(DR1) 제2 길이(LS2)는 2.254mm일 수 있다.

제1 길이(LS1a)는 0.454mm일 수 있다. 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제1 길이(LS1a)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 35.54GHz보다 큰 범위의 주파수 대역폭으로 동작할 수 있다.

제2 길이(LS1b)는 0.354mm일 수 있다. 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제2 길이(LS1b)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29.12GHz 내지 31.66GHz의 주파수 대역폭으로 동작할 수 있다.

제3 길이(LS1c)는 0.254mm일 수 있다. 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제3 길이(LS1c)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29.45GHz 내지 32.26GHz의 주파수 대역폭으로 동작할 수 있다.

제4 길이(LS1d)는 0.154mm일 수 있다. 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제4 길이(LS1d)를 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 약 29.5GHz 내지 32.3GHz의 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 제1 슬롯(SL1-1)이 제1 방향(DR1)으로 제1 길이(LS1)의 설계에 따라 최적의 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 27을 참조하면, 제1 길이(LS1, 도 13 참조) 및 제2 길이(LS2, 도 13 참조)의 차이의 절대값이 제1 내지 제5 값(OFa, OFb, OFc, OFd, OFe)을 가질 때의 S파라미터들이 도시되었다.

제1 값(OFa)은 0.5mm일 수 있다. 제1 길이(LS1) 및 제2 길이(LS2)의 차이의 절대값이 제1 값(OFa)을 갖는 경우, 급전부(PS-1) 및 접지 전극(PT-1)은 27.5GHz 내지 30.7GHz의 주파수 대역폭으로 동작할 수 있다.

제2 값(OFb)은 0.75mm일 수 있다. 제1 길이(LS1) 및 제2 길이(LS2)의 차이의 절대값이 제2 값(OFb)을 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 27.35GHz 내지 30.84GHz의 주파수 대역폭으로 동작할 수 있다.

제3 값(OFc)은 1mm일 수 있다. 제1 길이(LS1) 및 제2 길이(LS2)의 차이의 절대값이 제3 값(OFc)을 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 27.5GHz 내지 31.2GHz의 주파수 대역폭으로 동작할 수 있다.

제4 값(OFd)은 1.25mm일 수 있다. 제1 길이(LS1) 및 제2 길이(LS2)의 차이의 절대값이 제4 값(OFd)을 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 25.55GHz 내지 26.87GHz의 주파수 대역폭 및 28.94GHz 내지 31.53GHz의 주파수 대역폭으로 동작할 수 있다.

제5 값(OFe)은 1.5mm일 수 있다. 제1 길이(LS1) 및 제2 길이(LS2)의 차이의 절대값이 제5 값(OFe)을 갖는 경우, 급전부(PS-4) 및 접지 전극(PT-4)은 24.87GHz 내지 26.37GHz의 주파수 대역폭, 29.28GHz 내지 32.06GHz의 주파수 대역폭, 및 35.57GHz보다 큰 주파수 대역폭으로 동작할 수 있다.

본 발명의 전자 장치(DD, 도 1 참조)는 제1 길이(LS1, 도 13 참조) 및 제2 길이(LS2, 도 13 참조)의 차이의 절대값의 설계에 따라 최적의 주파수 대역폭을 가지는 안테나를 구성할 수 있다. 따라서, 신뢰성이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.

도 28은 본 발명의 일 실시예에 따른 전자 장치의 비표시 영역의 일부분을 도시한 평면도이다. 도 28을 설명함에 있어서 도 23을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.

도 28을 참조하면, 급전부(PS-4)는 복수로 제공될 수 있다. 복수의 급전부들(PS-4)은 제1 방향(DR1)을 따라 배열될 수 있다.

접지 전극(PT-4)은 2개의 급전부들(PS-4) 사이에 배치될 수 있다. 접지 전극(PT-4)은 복수의 급전부들(PS-4)과 제2 방향(DR2)으로 연결되어 일체로 제공될 수 있다.

도 29는 본 발명의 일 실시예에 따른 복수의 급전부들 및 접지 전극의 동일 편파 방사 패턴을 도시한 것이고, 도 30은 본 발명의 일 실시예에 따른 복수의 급전부들 및 접지 전극의 교차 편파 방사 패턴을 도시한 것이다.

도 28 내지 도 30을 참조하면, 방사 패턴에서 안테나 이득이 0dB 이상인 경우, 신호가 해당 방향으로 방사된다고 할 수 있다. 상기 방향에서 0°은 제3 방향(DR3)을 지칭할 수 있다.

제1 그래프(G1-1)는 자기장에서의 방사 패턴을 도시한 것이다. 제1 그래프(G1-1)는 x-z 평면에서의 방사 패턴이다. 제1 그래프(G1-1)는 급전부(PS-4) 및 접지 전극(PT-4)을 제2 방향(DR2)을 따라 절단한 단면의 방사 패턴일 수 있다.

제2 그래프(G2-1)는 전기장에서의 방사 패턴을 도시한 것이다. 제2 그래프(G2-1)는 y-z 평면에서의 방사 패턴이다. 제2 그래프(G2-1)는 급전부(PS-4) 및 접지 전극(PT-4)을 제1 방향(DR1)을 따라 절단한 단면의 방사 패턴일 수 있다.

제1 그래프(G1-1) 및 제2 그래프(G2-1)는 동일 편파에서의 방사 패턴을 도시한 것이다. 상기 동일 편파는 급전부(PS-4) 및 접지 전극(PT-4)가 신호를 방사함에 있어서 원하는 편파 성분을 도시한 것일 수 있다. 제1 그래프(G1-1) 및 제2 그래프(G2-1)에서 신호의 세기는 0dB 이상인 성분이 0° 및 180°에서 존재하고, 이는 이 방향으로 신호가 방사된다는 것을 의미할 수 있다.

제3 그래프(G1-2)는 자기장에서의 방사 패턴을 도시한 것이다. 제3 그래프(G1-2)는 x-z 평면에서의 방사 패턴이다.

제4 그래프(G2-2)는 전기장에서의 방사 패턴을 도시한 것이다. 제4 그래프(G2-2)는 y-z 평면에서의 방사 패턴일 수 있다.

제3 그래프(G1-2) 및 제4 그래프(G2-2)는 교차 편파에서의 방사 패턴을 도시한 것이다. 상기 교차 편파는 급전부(PS-4) 및 접지 전극(PT-4)가 신호를 방사함에 있어서 동일 편파 성분의 수직하는 편파 성분으로 원치 않은 편파 성분을 도시한 것일 수 있다. 제3 그래프(G1-2) 및 제4 그래프(G2-2)에서 신호의 세기는 0dB 이상인 성분이 존재하지 않고, 이는 원치 않은 성분이 나타나지 않음을 의미할 수 있다.

높은 주파수 대역을 가지는 초극초단파(super high frequency, SHF) 또는 밀리미터파(extremely high frequency, EHF)의 경우, 전송 거리에 따라 신호의 손실이 클 수 있다. 하지만, 본 발명에 따르면 급전부(PS-4) 및 접지 전극(PT-4)은 신호를 원하는 방향으로 방사할 수 있다. 상기 신호는 방향성을 가질 수 있다. 급전부(PS-4) 및 접지 전극(PT-4)은 안테나 이득의 집중도가 향상될 수 있다. 따라서, 상기 신호의 전송 거리가 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

DD: 전자 장치 DP: 표시층
CU: 커버층 IS: 센서층
T1: 트랜지스터 AP: 안테나 패턴
PS: 급전부 PT: 접지 전극

Claims

액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층; 및
상기 표시층 아래에 배치되는 커버층을 포함하고,
상기 표시층은,
베이스층;
상기 베이스층 위에 배치되고, 트랜지스터 및 급전부를 포함하는 회로층; 및
상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고,
상기 급전부는 상기 트랜지스터의 일부분과 동일한 층에 배치되고, 동일평면형 도파로(coplanar waveguide)를 포함하며,
평면 상에서 보았을 때, 상기 커버층은 상기 급전부와 중첩하는 전자 장치.
제1 항에 있어서,
상기 회로층은 상기 급전부와 동일한 층에 배치되는 제1 안테나 패턴을 더 포함하는 전자 장치.
제2 항에 있어서,
상기 제1 안테나 패턴은 상기 급전부와 일체로 제공되는 전자 장치.
제2 항에 있어서,
상기 표시층 위에 배치되고, 감지 전극을 포함하는 센서층을 더 포함하는 전자 장치.
제4 항에 있어서,
상기 평면 상에서 보았을 때, 상기 감지 전극은 상기 급전부와 비중첩하는 전자 장치.
제4 항에 있어서,
상기 제1 안테나 패턴은 상기 감지 전극과 제1 방향으로 이격된 전자 장치.
제2 항에 있어서,
상기 제1 안테나 패턴은 복수로 제공되고,
상기 복수의 제1 안테나 패턴들은 상기 급전부와 제1 방향으로 이격되고,
상기 복수의 제1 안테나 패턴들 각각은 서로 상기 제1 방향과 교차하는 제2 방향으로 이격되는 전자 장치.
제2 항에 있어서,
상기 제1 안테나 패턴은 상기 트랜지스터와 동일한 물질을 포함하는 전자 장치.
제2 항에 있어서,
상기 평면 상에서 보았을 때, 상기 안테나 패턴은 상기 커버층과 중첩하는 전자 장치.
제2 항에 있어서,
상기 급전부를 통해 상기 안테나 패턴에 신호를 제공하는 구동칩을 더 포함하는 전자 장치.
제1 항에 있어서,
상기 트랜지스터는 상기 액티브 영역에 배치되고,
상기 급전부는 상기 주변 영역에 배치되는 전자 장치.
제1 항에 있어서,
상기 표시층 위에 배치되고, 제2 안테나 패턴을 포함하는 안테나층을 더 포함하는 전자 장치.
제12 항에 있어서,
상기 제2 안테나 패턴은 상기 급전부와 전기적으로 연결된 전자 장치.
액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층; 및
상기 표시층 아래에 배치되고, 도전성 물질을 포함하는 커버층을 포함하고,
상기 표시층은,
베이스층;
상기 베이스층 위에 배치되고, 트랜지스터, 급전부, 및 상기 급전부와 연결된 안테나 패턴을 포함하는 회로층; 및
상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고,
상기 안테나 패턴은 상기 트랜지스터의 일부분과 동일한 층에 배치되고,
상기 트랜지스터는 상기 액티브 영역에 배치되고, 상기 안테나 패턴은 상기 주변 영역에 배치되는 전자 장치.
제14 항에 있어서,
상기 급전부는 동일평면 도파로(coplanar waveguide)를 포함하는 전자 장치.
제14 항에 있어서,
상기 표시층 위에 배치되고, 감지 전극을 포함하는 센서층을 더 포함하는 전자 장치.
제16 항에 있어서,
평면 상에서 보았을 때, 상기 감지 전극은 상기 안테나 패턴과 비중첩하는 전자 장치.
제14 항에 있어서,
상기 안테나 패턴은 상기 트랜지스터와 동일한 물질을 포함하는 전자 장치.
제14 항에 있어서,
상기 급전부와 전기적으로 연결되고, 상기 안테나 패턴에 신호를 제공하는 구동칩을 더 포함하는 전자 장치.
제14 항에 있어서,
상기 안테나 패턴은 복수로 제공되고,
상기 복수의 안테나 패턴들은 상기 급전부와 제1 방향으로 이격되고,
상기 복수의 제1 안테나 패턴들 각각은 서로 상기 제1 방향과 교차하는 제2 방향으로 이격되는 전자 장치.
액티브 영역 및 상기 액티브 영역과 인접한 주변 영역이 정의된 표시층을 포함하고,
상기 표시층은,
베이스층;
상기 베이스층 위에 배치되고, 트랜지스터, 접지 전극, 및 급전부를 포함하는 회로층; 및
상기 회로층 위에 배치되고, 상기 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 발광 소자층을 포함하고,
상기 급전부는 상기 트랜지스터의 일부분과 동일한 층에 배치되고,
상기 급전부는 상기 접지 전극과 제1 방향으로 이격되고, 상기 급전부는 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 급전부 및 상기 접지 전극은 상기 제2 방향으로 서로 연결되어 일체로 제공되는 전자 장치.
제21 항에 있어서,
상기 급전부 및 상기 접지 전극은 슬롯 루프 다이폴 안테나(Slotted loop dipole antenna)를 형성하는 전자 장치.
제21 항에 있어서,
상기 표시층 위에 배치되고, 감지 전극을 포함하는 센서층을 더 포함하는 전자 장치.
제23 항에 있어서,
상기 접지 전극에는 상기 급전부를 사이에 두고 서로 상기 제1 방향으로 이격된 제1 슬롯 및 제2 슬롯이 정의되고,
상기 제1 슬롯 및 상기 제2 슬롯 각각은 상기 제1 방향으로 연장되는 형상을 갖는 전자 장치.
제24 항에 있어서,
상기 제1 슬롯 및 상기 제2 슬롯 각각의 면적은 동일한 전자 장치.
제24 항에 있어서,
상기 제1 슬롯의 제1 면적 및 상기 제2 슬롯의 제2 면적은 서로 상이한 전자 장치.
제26 항에 있어서,
상기 접지 전극에는 상기 제1 슬롯 또는 상기 제2 슬롯과 인접한 적어도 하나의 개구부가 정의되고,
상기 개구부는 상기 제1 슬롯 및 상기 제2 슬롯보다 상기 감지 전극으로부터 상기 제2 방향으로 더 이격되는 전자 장치.
제26 항에 있어서,
상기 급전부는 복수로 제공되고, 상기 복수의 급전부들은 상기 제1 방향을 따라 배열된 전자 장치.
제23 항에 있어서,
평면 상에서 보았을 때, 상기 감지 전극은 상기 급전부와 비중첩하는 전자 장치.
제23 항에 있어서,
상기 접지 전극은 상기 감지 전극과 상기 제2 방향으로 이격된 전자 장치.
제21 항에 있어서,
상기 급전부 및 상기 접지 전극은 상기 트랜지스터와 동일한 물질을 포함하는 전자 장치.
제21 항에 있어서,
상기 급전부에 신호를 제공하는 구동칩을 더 포함하는 전자 장치.
제21 항에 있어서,
상기 트랜지스터는 상기 액티브 영역에 배치되고,
상기 급전부는 상기 주변 영역에 배치되는 전자 장치.
제21 항에 있어서,
상기 표시층 아래에 배치되는 커버층을 더 포함하고,
평면 상에서 보았을 때, 상기 커버층은 상기 급전부와 중첩하는 전자 장치.
제34 항에 있어서,
상기 평면 상에서 보았을 때, 상기 접지 전극은 상기 커버층과 중첩하는 전자 장치.
제21 항에 있어서,
상기 급전부는 동일평면형 도파로(coplanar waveguide)를 포함하는 전자 장치.