KR20220097188A

KR20220097188A - Light Emitting Diodes Display Apparatus

Info

Publication number: KR20220097188A
Application number: KR1020210133055A
Authority: KR
Inventors: 조범식; 신지윤; 김중철; 이태근; 여준호; 김미소
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-30
Filing date: 2021-10-07
Publication date: 2022-07-07

Abstract

The present invention relates to a light emitting display apparatus implementing a narrow bezel. The light emitting display apparatus includes: a substrate; a driving element region formed on the substrate and having a plurality of driving elements arranged in a matrix; a light emitting element region where light emitting elements including a first electrode corresponding to each of the driving elements and electrically connected to the driving element, a second electrode corresponding to the first electrode, and a light emitting layer disposed between the first electrode and the second electrode are arranged in a matrix. The area of the light emitting element region is larger than that of the driving element region, thereby implementing a narrow bezel.

Description

Light Emitting Diodes Display Apparatus

본 발명은 발광 표시장치에 관한 것으로써 특히, 네로우 베젤(narrow bezel)을 구현하기 위해 주변 영역에 발광 소자들이 배치되게 하는 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device, and more particularly, to a light emitting device arranged in a peripheral area to realize a narrow bezel.

표시장치들 중에서 전계발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트(Back light)가 필요하지 않아 경량 박형이 가능하며, 적은 전력으로도 구동할 수 있는 장점이 있다. 특히, 전계발광 표시장치 중 유기 발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.Among the display devices, the electroluminescent display device is a self-luminous type, has excellent viewing angle, contrast ratio, etc. have. In particular, among the electroluminescent display devices, the organic light emitting display device can be driven with a low direct current voltage, has a fast response speed, and has advantages of low manufacturing cost.

전계발광 표시장치는 다수 개의 전계발광 소자를 포함한다. 각 전계발광 소자는 다이오드 형태의 발광 소자를 구성한다. 발광 소자는 애노드(anode) 전극, 캐소드(cathode) 전극 및 그 사이에 형성되어 있는 발광층을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 애노드 전극에서는 정공이, 캐소드 전극에서는 전자가 각각 발광층으로 이동한다. 그리고 각각 이동한 전자와 정공은 발광층에서 결합하여 여기자(exiton)를 형성하고 이 여기자로부터 빛 에너지가 발생한다.An electroluminescent display device includes a plurality of electroluminescent elements. Each electroluminescent element constitutes a light emitting element in the form of a diode. The light emitting device includes an anode electrode, a cathode electrode, and a light emitting layer formed therebetween. When a high potential voltage is applied to the anode electrode and a low potential voltage is applied to the cathode electrode, holes in the anode electrode and electrons in the cathode electrode move to the light emitting layer, respectively. Then, the electrons and holes that have moved, respectively, combine in the light emitting layer to form excitons, and light energy is generated from these excitons.

전계발광 표시장치는 영상이 표시되는 표시 영역과 표시 영역을 둘러싸는 비표시 영역을 포함한다. 특히, 표시 영역에 배열되는 다수의 발광 소자에 신호를 인가하기 위한 신호배선들이 비표시 영역에 배치되어 일정한 공간을 차지한다. The electroluminescent display device includes a display area on which an image is displayed and a non-display area surrounding the display area. In particular, signal wirings for applying signals to a plurality of light emitting devices arranged in the display area are disposed in the non-display area and occupy a certain space.

그러나 오늘날에는 표시장치 중 표시 영역의 비중이 압도적으로 큰 풀 스크린(full screen) 표시장치에 대해 욕구가 증대하고 있다. 그러나 풀 스크린을 구현하기 위해서는 비표시 영역 중 신호배선들이 배치되는 베젤 영역을 줄이는 것이 필수적이다. 더욱이 게이트 구동신호를 발생시키는 게이트 구동회로부가 비표시 영역에 형성되는 GIP(Gate In Panel)구조의 표시장치에서 베젤을 줄이는 시도들이 계속되고 있다.However, there is an increasing demand for a full screen display device having an overwhelmingly large proportion of the display area among the display devices. However, in order to realize a full screen, it is essential to reduce a bezel area in which signal wires are disposed among non-display areas. In addition, attempts to reduce the bezel in a display device having a gate in panel (GIP) structure in which a gate driving circuit generating a gate driving signal is formed in a non-display area are continuing.

본 출원은 종래의 비표시 영역에 발광 소자를 배치함으로써 표시패널 중 비표시 영역의 비율을 감소시켜 네로우 베젤이 구현된 발광 표시장치를 제공하는 것을 기술적 과제로 한다.An object of the present application is to provide a light emitting display device in which a narrow bezel is implemented by reducing a ratio of a non-display area in a display panel by disposing a light emitting element in a conventional non-display area.

본 출원의 일 실시 예에 따른 표시장치는 기판과, 기판상에 형성되며 복수의 구동 소자가 매트릭스 배열되어 있는 구동 소자 영역과, 구동 소자와 각각 대응하고 전기적으로 연결되어 있는 제1 전극과 제1 전극과 대응하는 제2 전극과 제1 전극 및 제2 전극 사이에 배치되는 발광층을 포함하는 발광 소자가 매트릭스 배열되어 있는 발광 소자 영역을 포함하고, 발광 소자 영역의 면적은 상기 구동 소자 영역의 면적보다 넓은 것을 특징으로 한다.A display device according to an embodiment of the present application includes a substrate, a driving element region formed on the substrate and in which a plurality of driving elements are arranged in a matrix, a first electrode corresponding to the driving element and electrically connected to each other, and a first and a light emitting device region in which light emitting devices including a second electrode corresponding to an electrode and a light emitting layer disposed between the first and second electrodes are arranged in a matrix, wherein an area of the light emitting device region is larger than that of the driving device region It is characterized by being wide.

복수의 구동 소자가 매트릭스 배열되어 있는 구동 소자 영역과 상기 구동 소자 영역을 둘러싸는 주변 영역을 포함하는 기판과, 구동 소자와 각각 대응하고 전기적으로 연결되는 제1 전극과 제1 전극과 대응하는 제2 전극과 제1 전극 및 제2 전극 사이에 배치되는 발광층을 포함하는 발광 소자가 매트릭스 배열되어 있는 발광 소자 영역이 구동 소자 영역 및 주변 영역과 중첩하는 것을 특징으로 한다.A substrate including a driving element region in which a plurality of driving elements are arranged in a matrix and a peripheral region surrounding the driving element region, a first electrode corresponding to and electrically connected to the driving element, respectively, and a second electrode corresponding to the first electrode A light emitting device region in which light emitting devices including an electrode and a light emitting layer disposed between the first electrode and the second electrode are arranged in a matrix overlaps the driving device region and the peripheral region.

구동 소자 영역은 발광 소자 영역과 완전히 중첩하는 것을 특징으로 한다.The driving element region is characterized in that it completely overlaps the light emitting element region.

구동 소자 영역은 복수의 게이트 라인과 게이트 라인과 교차하는 복수의 데이터 라인이 교차하여 정의되는 서브-구동 소자 영역이 매트릭스 배열되고 각 서브-구동 소자 영역에 상기 구동 소자가 각각 배치되는 것을 특징으로 한다.The driving element region is characterized in that a plurality of gate lines and a plurality of data lines intersecting the gate lines intersect each other and a matrix of sub-drive element regions are arranged, and the driving elements are respectively disposed in each sub-drive element region. .

주변 영역은 구동 소자에 구동 신호를 제공하는 구동 회로부를 포함하고 발광 소자 영역은 구동회로부와 중첩하는 것을 특징으로 한다.The peripheral region includes a driving circuit unit that provides a driving signal to the driving device, and the light emitting device region overlaps the driving circuit unit.

구동 소자 영역과 중첩하지 않는 발광 소자는 제1 연결 전극에 의해 구동 소자 영역의 구동 소자와 서로 연결되는 것을 특징으로 한다.The light emitting element that does not overlap the driving element region is characterized in that it is connected to the driving element in the driving element region by a first connection electrode.

주변 영역과 중첩하는 발광 소자는 제1 연결 전극에 의해 구동 소자 영역의 구동 소자와 서로 연결되는 것을 특징으로 한다.The light emitting device overlapping the peripheral region is characterized in that it is connected to the driving device in the driving device region by the first connection electrode.

제1 연결 전극은 상기 제1 전극과 동일 물질로 동일층 상에 형성되는 것을 특징으로 한다.The first connection electrode is formed of the same material as the first electrode on the same layer.

구동 소자 영역의 최 외곽에 위치하는 구동 소자와 상기 발광 소자 영역의 최외곽에 위치하는 발광 소자는 서로 중첩하지 않는 것을 특징으로 한다.The driving element positioned at the outermost portion of the driving element region and the light emitting element positioned at the outermost portion of the light emitting element region do not overlap each other.

발광 소자 영역의 최 외곽에 위치하는 화소 열은 하나의 화소 단위로 서로 교번하면서 구동 소자 영역과 중첩하거나 중첩하지 않는 것을 특징으로 한다.The pixel columns positioned at the outermost portion of the light emitting device region alternate with each other in a pixel unit and overlap or do not overlap with the driving device region.

제1 연결 전극은 발광 소자 영역과 주변 영역을 가로질러 위치하는 것을 특징으로 한다.The first connection electrode is characterized in that it is positioned across the light emitting device region and the peripheral region.

구동 소자 영역과 발광 소자 영역은 절연층이 개재되고 제1 연결 전극은 절연층 상부 또는 하부에 배치되어 구동 소자와 발광 소자를 서로 전기적으로 연결하는 것을 특징으로 한다.An insulating layer is interposed between the driving element region and the light emitting element region, and the first connection electrode is disposed above or below the insulating layer to electrically connect the driving element and the light emitting element to each other.

제1 연결 전극의 일 측은 제1 전극과 연결되고 다른 측은 구동 소자의 일 전극과 연결되는 것을 특징으로 한다.One side of the first connection electrode is connected to the first electrode and the other side is connected to one electrode of the driving element.

발광 소자 영역에 포함되는 발광 소자의 수가 구동 소자 영역에 포함되는 구동 소자의 수보다 많은 것을 특징으로 한다.It is characterized in that the number of light emitting elements included in the light emitting element region is greater than the number of driving elements included in the driving element region.

발광 소자 영역에 포함되는 발광 소자의 수가 구동 소자 영역에 포함되는 구동 소자의 수와 같고 서로 일대일 대응되는 것을 특징으로 한다.The number of light emitting devices included in the light emitting device region is equal to the number of driving devices included in the driving device region and is characterized in that they correspond to each other one-to-one.

구동 소자 영역에 포함되는 구동 소자의 수 이상의 발광 소자는 추가 발광 소자 열을 구성하며 구동 소자 영역과 중첩하지 않고 추가 발광 소자 열을 구성하는 각 발광 소자는 구동 소자 영역을 구성하는 구동 소자와 전기적으로 연결되는 것을 특징으로 한다.The number of light emitting elements greater than or equal to the number of driving elements included in the driving element region constitutes an additional light emitting element column, and each light emitting element constituting the additional light emitting element column without overlapping with the driving element region is electrically connected to the driving element constituting the driving element region. characterized by being connected.

추가 발광 소자 열에 포함되는 각 발광 소자와 전기적으로 연결되는 구동 소자는 대응하는 발광 소자와 추가로 더 연결되는 것을 특징으로 한다.The driving element electrically connected to each light emitting element included in the additional light emitting element column is further connected to the corresponding light emitting element.

구동 소자가 형성되는 서브-구동 소자 영역의 폭은 상기 구동 소자 영역의 중앙부보다 가장자리부에서 더 좁은 것을 특징으로 한다.It is characterized in that the width of the sub-drive element region in which the driving element is formed is narrower at the edge portion than at the central portion of the driving element region.

발광 표시장치는 유기 전계 발광 표시장치(OLED), 무기 전계 발광 표시장치(무기 EL) 또는 발광 다이오드(LED) 표시장치 중에 선택되는 것을 특징으로 한다.The light emitting display device is characterized in that it is selected from an organic electroluminescent display (OLED), an inorganic electroluminescent display (inorganic EL), or a light emitting diode (LED) display.

발광 표시장치는 유기막으로 구성되는 복수의 평탄화층을 구비하며, 제1 연결 전극과 제1 전극은 서로 다른 평탄화층 상에 배치되는 것을 특징으로 한다.The light emitting display device includes a plurality of planarization layers formed of an organic layer, and the first connection electrode and the first electrode are disposed on different planarization layers.

본 발명은 구동 소자 영역과 발광 소자 영역이 구분되는 발광 표시장치의 특징을 이용하여 발광 소자 영역을 구동 소자를 둘러싸는 주변 영역 특히, 게이트 구동회로부가 배치되는 GIP영역까지 확장하여 발광 표시장치의 베젤의 폭을 더욱 줄일 수 있는 효과를 얻을 수 있다.The present invention uses the characteristics of a light emitting display device in which a driving element region and a light emitting element region are divided, and extends the light emitting element region to the peripheral region surrounding the driving element, especially to the GIP region where the gate driving circuit unit is disposed. It is possible to obtain the effect of further reducing the width of

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the content of the invention described in the problem to be solved above, the means for solving the problem, and the effect do not specify the essential characteristics of the claim, the scope of the claim is not limited by the matters described in the content of the invention.

도 1은 본 명세서의 실시 예에 따른 전계 발광 표시장치의 블록도이다.
도 2는 본 명세서의 실시 예에 따른 전계 발광 표시장치에 포함되는 화소의 회로도이다.
도 3은 본 명세서의 실시 예에 따른 전계 발광 표시장치의 평면도이다.
도 4는 본 명세서의 실시 예에 따른 전계 발광 표시장치의 구동 소자 영역과 발광 소자 영역의 중첩영역을 개시하는 사시도이다.
도 5는 본 명세서의 실시 예에 따른 구동 소자 영역과 주변 영역 중 GIP영역의 위치 및 범위를 개시하는 단면도이다.
도 6a 내지 6c는 본 명세서의 실시 예에 따른 구동 소자 영역(도 6b)과 발광 소자 영역(도 6a) 및 이들의 중첩되는 개념(도 6c)을 개시한 평면도이다.
도 7은 본 명세서의 실시 예에 따른 발광 표시장치의 구동 소자 영역과 발광 소자 영역의 중첩 이미지를 개시한 절단면도이다.
도 8은 본 명세서의 다른 실시 예에 따른 발광 표시장치의 구동 소자 영역과 주변 영역의 경계에서 발광 소자 영역이 배치되는 것을 개시한 평면도이다.
도 9는 본 명세서의 다른 실시 예에 따른 발광 표시장치의 구동 소자 영역과 주변 영역의 경계에서 발광 소자 영역이 배치되는 것을 개시한 평면도이다.
도 10은 본 발명의 다른 실시 예에 따른 발광 표시장치의 구동 소자 영역과 발광 소자 영역의 중첩 이미지를 개시한 절단면도이다.1 is a block diagram of an electroluminescent display device according to an embodiment of the present specification.
2 is a circuit diagram of a pixel included in an electroluminescence display according to an embodiment of the present specification.
3 is a plan view of an electroluminescent display device according to an embodiment of the present specification.
4 is a perspective view illustrating an overlapping region of a driving element region and a light emitting element region of an electroluminescent display device according to an embodiment of the present specification.
5 is a cross-sectional view illustrating the location and range of a GIP region among a driving element region and a peripheral region according to an embodiment of the present specification.
6A to 6C are plan views illustrating a driving device region ( FIG. 6B ), a light emitting device region ( FIG. 6A ), and an overlapping concept ( FIG. 6C ) according to an embodiment of the present specification.
7 is a cross-sectional view illustrating an overlapping image of a driving element region and a light emitting element region of a light emitting display device according to an exemplary embodiment of the present specification.
8 is a plan view illustrating disposition of a light emitting device region at a boundary between a driving device region and a peripheral region of a light emitting display device according to another exemplary embodiment of the present specification.
9 is a plan view illustrating disposition of a light emitting device region at a boundary between a driving device region and a peripheral region of a light emitting display device according to another exemplary embodiment of the present specification.
10 is a cross-sectional view illustrating an overlapping image of a driving element region and a light emitting element region of a light emitting display device according to another embodiment of the present invention.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 기술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application, and methods for achieving them will become apparent with reference to examples described in detail in conjunction with the accompanying drawings. However, the present application is not limited to the examples disclosed below, but will be implemented in a variety of different forms, and only examples of the present application allow the disclosure of the present application to be complete, and it is common in the technical field to which the invention of the present application belongs. It is provided to fully inform those with knowledge of the scope of the invention, and the invention of the present application is only defined by the scope of the claims.

본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining an example of the present application are exemplary, and thus the present application is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing an example of the present application, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present application, the detailed description thereof will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present application.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1항목, 제2항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1항목, 제2항목 또는 제3항목 각각 뿐만 아니라 제1항목, 제2항목 및 제3항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations of one or more related items. For example, the meaning of "at least one of the first, second, and third items" means 2 of the first, second, and third items as well as each of the first, second, or third items. It may mean a combination of all items that can be presented from more than one.

본 출원의 여러 예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of various examples of the present application may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each example may be implemented independently of each other or may be implemented together in a related relationship.

이하에서는 본 출원에 따른 플렉서블 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of a flexible electroluminescent display according to the present application will be described in detail with reference to the accompanying drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings.

도 1은 본 명세서의 실시 예에 따른 발광 표시장치, 특히 전계 발광 표시장치(100)의 블록도이다. 1 is a block diagram of a light emitting display device, in particular, an electroluminescent display device 100 according to an embodiment of the present specification.

도 1을 참조하면, 전계 발광 표시장치(100)는 영상처리부(110), 타이밍 컨트롤러(120), 데이터 드라이버(130), 게이트 드라이버(140) 및 표시 영역(150)을 포함한다.Referring to FIG. 1 , the electroluminescent display device 100 includes an image processing unit 110 , a timing controller 120 , a data driver 130 , a gate driver 140 , and a display area 150 .

영상처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직동기신호, 수평동기신호 및 클럭신호 중 하나 이상을 출력할 수 있다.The image processing unit 110 outputs a data enable signal DE along with the data signal DATA supplied from the outside. The image processing unit 110 may output one or more of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal in addition to the data enable signal DE.

타이밍 컨트롤러(120)는 영상처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직동기신호, 수평동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍컨트롤러(120)는 구동신호에 기초하여 게이트 드라이버(140)의 동작타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 드라이버(130)의 동작타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. The timing controller 120 receives the data signal DATA from the image processing unit 110 as well as a driving signal including a data enable signal DE or a vertical synchronization signal, a horizontal synchronization signal, and a clock signal. The timing controller 120 includes a gate timing control signal GDC for controlling the operation timing of the gate driver 140 and a data timing control signal DDC for controlling the operation timing of the data driver 130 based on the driving signal. to output

데이터 드라이버(130)는 타이밍 컨트롤러(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 컨트롤러(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 드라이버(130)는 데이터라인들(DL1~DLn)을 통해 데이터신호(DATA)를 출력한다.The data driver 130 samples and latches the data signal DATA supplied from the timing controller 120 in response to the data timing control signal DDC supplied from the timing controller 120 , and converts it into a gamma reference voltage and outputs it. . The data driver 130 outputs the data signal DATA through the data lines DL1 to DLn.

게이트 드라이버(140)는 타이밍 컨트롤러(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 드라이버(140)는 게이트라인들(GL1~GLm)을 통해 게이트신호를 출력한다. The gate driver 140 outputs a gate signal while shifting the level of the gate voltage in response to the gate timing control signal GDC supplied from the timing controller 120 . The gate driver 140 outputs a gate signal through the gate lines GL1 to GLm.

표시 영역(150)은 데이터 드라이버(130) 및 게이트 드라이버(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 화소(160)가 발광하면서 영상을 표시한다. In the display area 150 , the pixel 160 emits light in response to the data signal DATA and the gate signal supplied from the data driver 130 and the gate driver 140 to display an image.

화소(160)는 표시 영역(150)상에서 행 방향으로 서로 평행하게 배열되는 다수의 게이트 라인(GL1~ GLm)과 상기 게이트 라인과 수직하게 교차하면서 상기 표시 영역(150)상에서 종 방향으로 서로 평행하게 배열되는 다수의 데이터 라인(DL 1~ DL n)이 서로 교차하면서 정의되는 서브-화소영역의 일 그룹에 의해 정의된다.The pixel 160 includes a plurality of gate lines GL1 to GLm that are arranged parallel to each other in the row direction on the display area 150 and vertically intersect the gate lines and are vertically parallel to each other on the display area 150 . A plurality of arranged data lines DL 1 to DL n are defined by a group of sub-pixel areas defined while crossing each other.

일 그룹이라 함은 하나의 화소를 구성하기 위해 적어도 3개 즉, 적색, 녹색, 청색의 서브 화소가 하나의 그룹을 이루는 것을 의미한다. The term “one group” means that at least three sub-pixels of red, green, and blue form one group to constitute one pixel.

본 명세서에서는 설명의 편의를 위해 서브-화소 영역을 화소를 구동하기 위해 다수의 트랜지스터 및 커패시터가 배열되는 서브- 구동 소자 영역과, 발광을 위해 두 전극과 그 사이에 개재된 발광층으로 구성되는 서브- 발광 소자 영역으로 구분한다. 각 서브-구동 소자 영역과 서브-발광 소자 영역은 절연층에 의해 서로 분리되고 상기 절연층에 형성된 컨택 홀을 통해 전기적으로 연결된다. In the present specification, for convenience of explanation, the sub-pixel region is a sub-drive element region in which a plurality of transistors and capacitors are arranged to drive a pixel, and a sub-pixel region consisting of two electrodes and a light emitting layer interposed therebetween for light emission. It is divided into a light emitting device area. Each of the sub-drive element region and the sub-light emitting element region is separated from each other by an insulating layer and is electrically connected through a contact hole formed in the insulating layer.

복수의 서브-구동 소자 영역이 매트릭스 배열되어 구동 소자 영역을 이룬다. 또한, 서브-발광 소자 영역이 매트릭스 배열되어 발광 소자 영역을 이룬다. A plurality of sub-drive element regions are arranged in a matrix to form a driving element region. Further, the sub-light emitting element regions are arranged in a matrix to form a light emitting element region.

다수의 게이트 라인(GL1~ GLm)은 각각 게이트 드라이버(140)에 연결되어 게이트 신호를 제공받고, 다수의 데이터 라인(DL1~ DLn)은 각각 데이터 드라이버(130)에 연결되어 데이터 신호를 제공받는다.The plurality of gate lines GL1 to GLm are respectively connected to the gate driver 140 to receive a gate signal, and the plurality of data lines DL1 to DLn are respectively connected to the data driver 130 to receive a data signal.

도 2는 본 명세서의 실시 예에 따른 전계 발광 표시장치에 포함되는 하나의 서브-화소의 회로도이다.2 is a circuit diagram of one sub-pixel included in the electroluminescence display according to an embodiment of the present specification.

도 2를 참조하면, 전계 발광 표시장치(200)의 서브-화소는 스위칭 트랜지스터(240), 구동 트랜지스터(250), 보상회로(260) 및 발광 소자(270)를 포함한다. Referring to FIG. 2 , a sub-pixel of the electroluminescent display device 200 includes a switching transistor 240 , a driving transistor 250 , a compensation circuit 260 , and a light emitting device 270 .

발광 소자(270)는 구동 트랜지스터(250)에 의해 형성된 구동전류에 따라 발광한다.The light emitting device 270 emits light according to a driving current formed by the driving transistor 250 .

스위칭 트랜지스터(240)는 게이트 라인(220)을 통해 공급된 게이트신호에 대응하여 데이터라인(230)을 통해 공급되는 데이터신호가 커패시터(Capacitor)에 데이터전압으로 저장되도록 스위칭 동작한다. The switching transistor 240 performs a switching operation so that the data signal supplied through the data line 230 is stored as a data voltage in the capacitor in response to the gate signal supplied through the gate line 220 .

구동 트랜지스터(250)는 커패시터에 저장된 데이터전압에 대응하여 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 일정한 구동전류가 흐르도록 동작한다. The driving transistor 250 operates so that a constant driving current flows between the high potential power line VDD and the low potential power line GND in response to the data voltage stored in the capacitor.

보상회로(260)는 구동 트랜지스터(250)의 문턱전압 등을 보상하기 위한 회로이며, 보상회로(260)는 하나 이상의 박막 트랜지스터와 커패시터를 포함한다. 보상회로의 구성은 보상 방법에 따라 매우 다양할 수 있다. The compensation circuit 260 is a circuit for compensating the threshold voltage of the driving transistor 250 , and the compensation circuit 260 includes one or more thin film transistors and a capacitor. The configuration of the compensation circuit may be very diverse depending on the compensation method.

즉, 발광 표시장치(200)의 서브-화소는 기본적으로 스위칭 트랜지스터(240), 구동 트랜지스터(250), 커패시터 및 발광 소자(270)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(260)가 추가될 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양한 형태가 될 수 있다.That is, the sub-pixel of the light emitting display device 200 is basically composed of a 2T (Transistor) 1C (Capacitor) structure including a switching transistor 240 , a driving transistor 250 , a capacitor and a light emitting device 270 , When the compensation circuit 260 is added, it may have various shapes such as 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C, and the like.

도 3은 본 명세서의 실시 예에 따른 전계 발광 표시장치의 평면도이다. 3 is a plan view of an electroluminescent display device according to an embodiment of the present specification.

이때, 도 3은 전계 발광 표시장치(300)의 기판(310)이 접히거나 굽어지지 않은 상태이다.At this time, FIG. 3 shows a state in which the substrate 310 of the electroluminescence display 300 is not folded or bent.

도 3을 참조하면, 전계 발광 표시장치(300)는 기판(310) 상에 박막 트랜지스터 및 발광 소자를 통해서 실제로 광을 발광하는 화소가 배치되는 표시 영역(Active Area; A/A) 및 표시 영역(A/A)의 가장자리의 외곽을 둘러싸는 비표시 영역(Non-active Area; N/A)을 포함한다.Referring to FIG. 3 , the electroluminescent display 300 includes an active area (A/A) and a display area (A/A) in which pixels actually emitting light through a thin film transistor and a light emitting device are disposed on a substrate 310 . A non-active area (N/A) surrounding the edge of A/A) is included.

상기 비표시 영역(N/A)에는 전계 발광 표시장치(300)의 구동을 위한 게이트 구동부(390) 등과 같은 구동 회로부 및 스캔라인(Scan Line; S/L) 등과 같은 다양한 신호배선이 배치될 수 있다. 그리고 전계 발광 표시장치(300)의 구동을 위한 구동 회로부는 기판(310) 상에 GIP(Gate in Panel) 형태로 배치되거나, TCP(Tape Carrier Package) 또는 COF(Chip on Film) 방식으로 기판(310)에 연결될 수도 있다. In the non-display area N/A, a driving circuit unit such as a gate driving unit 390 for driving the electroluminescent display device 300 and various signal wirings such as a scan line (S/L) may be disposed. have. In addition, the driving circuit unit for driving the electroluminescent display device 300 is disposed on the substrate 310 in the form of a gate in panel (GIP), or the substrate 310 in a tape carrier package (TCP) or chip on film (COF) method. ) can also be connected to

기판(310)의 비표시 영역(N/A)의 일 측에 패드(395)가 배치된다. 패드(395)는 외부 모듈이 본딩되는(Bonded) 금속 패턴이다.A pad 395 is disposed on one side of the non-display area N/A of the substrate 310 . The pad 395 is a metal pattern to which an external module is bonded.

종래의 전계 발광 표시장치는 구동 트랜지스터일 수 있는 구동 소자가 매트릭스 배열되는 구동 소자 영역과 제1 전극과 이와 대응하는 제2 전극과 그 사이에 개재되는 발광층을 포함하는 서브-발광 소자가 매트릭스 배열되어 있는 발광 소자 영역이 일치하는 표시 영역을 구비한다. In a conventional electroluminescent display device, a sub-light emitting element including a driving element region in which a driving element, which may be a driving transistor, is arranged in a matrix, a first electrode, a corresponding second electrode, and a light emitting layer interposed therebetween is arranged in a matrix. The light emitting element area in which there is provided has a matching display area.

그러나 본 명세서의 일 실시 예에 따른 전계 발광 표시장치는 구동 소자 영역과 발광 소자 영역이 평면도 상으로 일치하지 않으며, 발광 소자 영역이 구동 소자 영역을 넘어 비표시 영역까지 확장되어 더 넓은 면적을 구비한다.However, in the electroluminescent display device according to an embodiment of the present specification, the driving element region and the light emitting element region do not coincide in a plan view, and the light emitting element region extends beyond the driving element region to the non-display region to have a larger area. .

이하, 도 4, 도 5, 도 6a 내지 도 6c 및 도 7을 참조하여 본 명세서의 일 실시 예에 따른 전계 발광 표시장치를 더 설명한다. Hereinafter, an electroluminescent display device according to an embodiment of the present specification will be further described with reference to FIGS. 4, 5, 6A to 6C, and 7 .

도 4를 참조하면, 설명의 편의를 위하여 도 3의 표시 영역(A/A)을 구동 트랜지스터 등으로 구성될 수 있는 복수의 구동 소자가 매트릭스 배열되어 있는 구동 소자 영역(D/A)과, 애노드 전극일 수 있는 제1 전극과 캐소드 전극 일 수 있는 제2 전극과 그 사이에 배치되는 발광층을 포함하는 발광 소자가 매트릭스 배열되는 발광 소자 영역(E/A)으로 구분한다. 그리고 구동 소자 영역(D/A)에 배치되는 박막 트랜지스터에 게이트 신호를 인가하기 위한 게이트 구동부(GIP)가 구동 소자 영역(D/A) 바깥에 배치된다. 그리고 게이트 구동부(GIP)의 신호를 구동 소자 영역(D/A)으로 전달하는 배선들이 배치되는 링크 배선 영역(L/A)이 구동 소자 영역(D/A)과 게이트 구동부(GIP)사이에 배치된다.Referring to FIG. 4 , for convenience of explanation, the display area A/A of FIG. 3 includes a driving element region D/A in which a plurality of driving elements, which may be configured by driving transistors, are arranged in a matrix, and an anode The light emitting device area E/A is divided into a light emitting device area E/A in which a light emitting device including a first electrode, which may be an electrode, a second electrode, which may be a cathode, and a light emitting layer disposed therebetween is arranged in a matrix. In addition, a gate driver GIP for applying a gate signal to the thin film transistor disposed in the driving device region D/A is disposed outside the driving device region D/A. In addition, a link wiring region L/A, in which wirings that transmit a signal of the gate driver GIP to the driving device region D/A are disposed, is disposed between the driving device region D/A and the gate driver GIP. do.

구동 소자와 발광 소자를 포함하여 하나의 서브-화소를 구성하고, 적, 녹, 청색의 서브-화소 내지 여기에 추가로 백색의 서브-화소를 추가하여 하나의 단위 화소를 구성한다.One sub-pixel is constituted by including the driving element and the light emitting element, and one unit pixel is constituted by adding red, green, and blue sub-pixels or additionally white sub-pixels thereto.

도 6b를 참조하면, 구동 소자 영역(D/A)은 복수의 게이트 라인(610)과 복수의 데이터 라인(611)에 의해 정의되는 서브-구동 소자 영역(sub-D/A)이 매트릭스 배열되는 영역이다.Referring to FIG. 6B , the driving device region D/A includes sub-driving device regions sub-D/A defined by a plurality of gate lines 610 and a plurality of data lines 611 in a matrix arrangement. is the area

복수의 게이트 라인(610)은 기판(SUB) 상에서 서로 평행하게 행 방향으로 배열된다. 그리고 복수의 데이터 라인(611)은 기판(SUB) 상에서 서로 평행하게 종 방향으로 배열된다. 상기 게이트 라인(610)과 데이터 라인(611)의 교차에 의해 서브-구동 소자 영역(sub-D/A)이 정의된다. 그러므로 서브-구동 소자 영역(sub-D/A)은 서로 이웃하는 두 개의 게이트 라인(610)과 상기 두 개의 게이트 라인(610)과 교차하면서 서로 이웃하는 두 개의 데이터 라인(611)에 의해 정의되는 사각형 형태의 영역이다. 그러나 서브-구동 소자 영역(sub-D/A)의 형태에 대해서는 이에 제한되는 것은 아니다.The plurality of gate lines 610 are arranged in a row direction parallel to each other on the substrate SUB. In addition, the plurality of data lines 611 are arranged in a longitudinal direction parallel to each other on the substrate SUB. A sub-driving device region sub-D/A is defined by the intersection of the gate line 610 and the data line 611 . Therefore, the sub-driving device region sub-D/A is defined by two adjacent gate lines 610 and two data lines 611 intersecting the two gate lines 610 and adjacent to each other. It is a rectangular area. However, the shape of the sub-drive element region sub-D/A is not limited thereto.

서브-구동 소자 영역(sub-D/A)은 매트릭스 배열을 이루며 구동 소자 영역(D/A)을 구성한다.The sub-driving element regions sub-D/A form a matrix arrangement and constitute the driving element regions D/A.

서브-구동 소자 영역(sub-D/A)에는 구동 트랜지스터와 같은 구동 소자(T)가 각각 배치된다. 서브-구동 소자 영역(sub-D/A)에는 구동 트랜지스터 외에 스위칭 트랜지스터, 커패시터 및 보상 트랜지스터들이 더 추가될 수 있다. A driving element T such as a driving transistor is disposed in the sub-driving element region sub-D/A, respectively. In addition to the driving transistor, a switching transistor, a capacitor, and a compensation transistor may be further added to the sub-driving device region sub-D/A.

기본적으로 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상 트랜지스터들이 추가될 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양한 형태가 될 수 있다.It is basically composed of a 2T (Transistor) 1C (Capacitor) structure, but when compensation transistors are added, it can take various forms such as 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C, etc.

도 6a를 참조하여 발광 소자 영역(E/A)을 설명한다. 도 6a는 발광 소자들이 펜타일 매트릭스(pantile matrix) 배열된 구조를 예시로 설명하나 이에 한정되는 것은 아니다. The light emitting element area E/A will be described with reference to FIG. 6A . 6A illustrates a structure in which light emitting devices are arranged in a pantile matrix as an example, but is not limited thereto.

발광 소자 영역(E/A)은 적색, 녹색, 청색의 서브-발광 소자 영역(sub-E1, sub-E2, sub-E3)이 매트릭스 배열되는 영역이다. 각각의 적, 녹, 청색의 서브-발광 소자 영역(sub-E1, sub-E2, sub-E3)은 서브-구동 소자 영역(sub-D/A)과 일대 일로 대응되며 전기적으로 연결되어 구동신호를 제공받아 발광한다.The light emitting element area E/A is an area in which red, green, and blue sub-light emitting element areas sub-E1, sub-E2, and sub-E3 are arranged in a matrix. Each of the red, green, and blue sub-emission element regions sub-E1 , sub-E2 , and sub-E3 corresponds to the sub-drive element region sub-D/A on a one-to-one basis and is electrically connected to a driving signal is provided and emits light.

적색, 녹색, 청색의 서브-발광 소자 영역(sub-E1, sub-E2, sub-E3)은 각각 두 개의 전극과 그 사이에 개재되는 발광층을 포함한다. Each of the red, green, and blue sub-light emitting device regions sub-E1, sub-E2, and sub-E3 includes two electrodes and a light emitting layer interposed therebetween.

즉, 도 7을 참조하면, 서브-발광 소자 영역(sub-E/A)은 애노드 전극일 수 있는 제1 전극(709)과 캐소드 전극일 수 있는 제2 전극(711)과 그 사이에 배치되는 발광층(EL)을 포함한다. That is, referring to FIG. 7 , the sub-light emitting device region sub-E/A includes a first electrode 709 that may be an anode electrode and a second electrode 711 that may be a cathode electrode, and is disposed therebetween. and a light emitting layer EL.

제1 전극(709)은 화소 구동 전극으로써 각 서브-발광 소자 영역마다 형성되고 제2 전극(711)은 공통 전극으로써 발광 소자 영역(E/A) 전체에 일체로 형성될 수 있다.The first electrode 709 may be formed as a pixel driving electrode for each sub-light emitting device area, and the second electrode 711 may be integrally formed over the entire light emitting device area E/A as a common electrode.

발광층(EL)은 상기 제1 전극(709)에 대응하여 서브-발광 소자 영역마다 각각 형성되며 정공 전달층 및 전자 전달층과 같은 기능층을 더 포함하여 구성될 수 있다.The light emitting layer EL is formed for each sub-light emitting device region corresponding to the first electrode 709 , and may further include a functional layer such as a hole transport layer and an electron transport layer.

도 4 및 도 5를 참조하여 본 명세서의 일 실시 예에 의한 전계 발광 표시장치의 전체적인 구성에 대해 간략히 설명한다. The overall configuration of the electroluminescent display according to an embodiment of the present specification will be briefly described with reference to FIGS. 4 and 5 .

도 4는 기판(SUB)과, 기판(SUB) 상에 형성되는 구동 소자 영역(D/A)과 구동 소자 영역(D/A)과 대응되는 발광 소자 영역(E/A)을 도시한 사시도이고, 도 5는 단면도이다.4 is a perspective view illustrating a substrate SUB, a driving element region D/A formed on the substrate SUB, and a light emitting element region E/A corresponding to the driving element region D/A , Figure 5 is a cross-sectional view.

기판(SUB)은 플라스틱 재질 또는 유리 재질을 포함한다. 상기 기판(SUB)은 투명, 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 예를 들어, 폴리이미드 재질의 기판(SUB)은 상대적으로 두꺼운 캐리어(carrier) 기판 위에 릴리즈(release)층을 사이에 두고 일정 두께로 코팅된 폴리이미드 수지가 경화된 것일 수 있다. 이 경우, 캐리어 기판은 레이저 릴리즈 공정을 통해 기판(SUB)으로부터 분리된다. 케리어 기판으로부터 분리된 폴리이미드 재질의 기판(SUB)은 매우 얇기 때문에 기판(SUB)의 배면에 백 플레이트를 더 결합할 수 있다. 백 플레이트는 기판(SUB)을 평면 상태로 유지시킨다. 본 명세서의 일 예에 따른 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다.The substrate SUB includes a plastic material or a glass material. The substrate SUB may include a transparent, opaque, or colored polyimide material. For example, the polyimide substrate SUB may be a cured polyimide resin coated to a predetermined thickness with a release layer interposed therebetween on a relatively thick carrier substrate. In this case, the carrier substrate is separated from the substrate SUB through a laser release process. Since the polyimide substrate SUB separated from the carrier substrate is very thin, a back plate may be further coupled to the rear surface of the substrate SUB. The back plate maintains the substrate SUB in a planar state. The back plate according to an example of the present specification may include a plastic material, for example, a polyethylene terephthalate material.

한편, 다른 예에 따른 기판(SUB)은 플렉서블 유리 기판일 수 있다. 예를 들어, 유리 재질의 기판(SUB)은 100마이크로미터(㎛) 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터(㎛) 이하의 두께를 가지도록 식각된 캐리어 유리 기판일 수 있다.Meanwhile, the substrate SUB according to another example may be a flexible glass substrate. For example, the glass substrate SUB is a thin glass substrate having a thickness of 100 micrometers (㎛) or less, or a carrier glass substrate etched to have a thickness of 100 micrometers (㎛) or less by a substrate etching process can be

기판(SUB) 상에는 구동 소자 영역(D/A)과 구동 소자 영역(D/A)의 둘러싸는 주변 영역을 포함한다. 주변 영역에는 게이트 라인과 일대 일로 연결되는 게이트 구동 소자들이 배치되는 게이트 구동회로부(GIP)와 각 게이트 라인과 게이트 구동 소자를 연결해 주는 링크배선들이 배치되는 링크배선부(L/A)가 배치될 수 있다. 또한, 공통 전극에 공통 전원 전압을 공급하는 공통 전원 배선(VSS)이 배치될 수 있다.The substrate SUB includes a driving element region D/A and a peripheral region surrounding the driving element region D/A. In the peripheral region, a gate driving circuit part GIP in which gate driving elements connected to the gate line are disposed one-to-one and a link wiring part L/A in which link wires connecting each gate line and the gate driving device are disposed may be disposed. have. Also, a common power supply line VSS for supplying a common power voltage to the common electrode may be disposed.

구동 소자 영역(D/A) 상에는 복수의 서브-발광 소자 영역이 매트릭스 배열되어 있는 발광 소자 영역(E/A)이 위치한다.A light-emitting element area E/A in which a plurality of sub-light-emitting element areas are arranged in a matrix is positioned on the driving element area D/A.

발광 소자 영역(E/A)은 평탄화층(708)을 사이에 두고 구동 소자 영역(D/A) 위에 배치된다. 발광 소자 영역(E/A)은 전계 발광 표시장치를 평면도 상으로 볼 때 발광 소자들이 배치되는 영역을 지칭하는데, 도 7을 참조하여 절단면에서 볼 때 발광 소자층(EP)을 지칭한다. 즉, 구동 소자 영역(D/A)이 형성된 후 구동 소자 영역(D/A)을 평탄화시키기 위해 유기물로 구성되는 절연층인 평탄화층(708)을 구동 소자 영역(D/A)이 완전히 덮이도록 기판(SUB)상에 코팅한 다음, 발광 소자층(EP)을 형성한다.The light emitting element region E/A is disposed on the driving element region D/A with the planarization layer 708 interposed therebetween. The light emitting element area E/A refers to an area in which light emitting elements are disposed when the electroluminescent display is viewed in a plan view, and refers to the light emitting element layer EP when viewed from a cut plane with reference to FIG. 7 . That is, after the driving element region D/A is formed, the planarization layer 708, which is an insulating layer made of an organic material, is applied to completely cover the driving element region D/A to planarize the driving element region D/A. After coating on the substrate SUB, the light emitting device layer EP is formed.

발광 소자 영역(E/A)은 구동 소자 영역(D/A)을 완전히 덮고 더 나아가 주변 영역의 일부, 구체적으로 게이트 구동회로부(GIP)까지 확장된다. The light emitting device area E/A completely covers the driving device area D/A and further extends to a part of the peripheral area, specifically, the gate driving circuit part GIP.

따라서, 발광 소자 영역(E/A)은 구동 소자 영역(D/A)의 면적보다 더 넓음으로 인해 구동 소자 영역(D/A)을 완전히 덮고 추가로 주변 영역에 형성되는 게이트 구동회로부(GIP)까지 덮을 수 있다.Accordingly, since the light emitting device region E/A is wider than the driving device region D/A, the gate driving circuit part GIP completely covers the driving device region D/A and is additionally formed in the peripheral region. can be covered up to

도 4 및 도 5에서는 발광 소자 영역(E/A)이 구동 소자 영역(D/A)을 덮고 게이트 구동회로부(GIP) 방향으로 확장된 예를 개시하였으나 그 외의 주변 영역으로 확장하는 것도 가능하다.4 and 5 illustrate an example in which the light emitting device region E/A covers the driving device region D/A and extends in the gate driving circuit portion GIP direction, but it is also possible to extend to other peripheral regions.

도 6a 내지 도 6c를 참조하면, 발광 소자 영역(E/A)을 구성하는 각각의 서브-발광 소자 영역(sub-E/A)과 구동 소자 영역(D/A)을 구성하는 각각의 서브-구동 소자 영역(sub-D/A)은 일대 일로 대응된다. 그러나 발광 소자 영역(E/A)을 구성하는 서브-발광 소자 영역(sub-E/A) 간의 간격이 일정부분 구동 소자 영역(D/A)을 구성하는 서브-구동 소자 영역(sub-D/A) 간의 간격보다 넓어서 6c에 개시된 바와 같이, 발광 소자 영역(E/A)이 구동 소자 영역(D/A)과 중첩할 때 발광 소자 영역(E/A)은 구동 소자 영역(D/A)을 넘어서 게이트 구동회로부(GIP)까지 미칠 수 있다. 따라서 실제 사용자가 전계 발광 표시장치를 인식할 때에는 표시영역이 더 넓게 시인된다.6A to 6C , each sub-light emitting element region sub-E/A constituting the light emitting element region E/A and each sub-light emitting element region sub-E/A constituting the driving element region D/A The driving element regions sub-D/A correspond to each other on a one-to-one basis. However, the interval between the sub-light emitting device regions sub-E/A constituting the light emitting device region E/A is partially equal to that of the sub-driving device region sub-D/A constituting the driving device region D/A. As shown in 6c because it is wider than the interval between A), when the light emitting device region E/A overlaps the driving device region D/A, the light emitting device region E/A becomes the driving device region D/A It may extend to the gate driving circuit part GIP beyond . Therefore, when the actual user recognizes the electroluminescent display device, the display area is visually recognized wider.

도 7을 참조하여 본 명세서의 일 실시 예에 따른 전계 발광 표시장치의 절단면의 구성을 설명한다.The configuration of the cut surface of the electroluminescent display device according to an embodiment of the present specification will be described with reference to FIG. 7 .

기판(SUB)의 상부 표면 상에는 버퍼층(702)이 형성될 수 있다. 버퍼층(702)은 외부로부터 습기 등이 구동 소자층(DP)으로 침투하는 것을 방지한다.A buffer layer 702 may be formed on the upper surface of the substrate SUB. The buffer layer 702 prevents moisture, etc. from penetrating into the driving element layer DP from the outside.

버퍼층(702)은 기판(SUB)의 일면에 증착된다. 버퍼층(702)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼층(702)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘산질화막(SiON) 중 선택된 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼층은 필요에 따라 생략될 수도 있다.The buffer layer 702 is deposited on one surface of the substrate SUB. The buffer layer 702 may be formed of a plurality of inorganic layers alternately stacked. For example, the buffer layer 702 may be formed of a multilayer film in which an inorganic film selected from among a silicon oxide film (SiOx), a silicon nitride film (SiNx), and a silicon oxynitride film (SiON) is alternately stacked. The buffer layer may be omitted if necessary.

구동 소자층(DP)은 화소를 구성하는 구동 소자가 형성되는 층이다. 구동 소자층(DP)은 박막트랜지스터를 구성하는 게이트 전극, 소스/드레인 전극, 활성층 및 그들 사이를 절연시키는 절연층을 포함할 수 있다.The driving element layer DP is a layer in which driving elements constituting the pixel are formed. The driving device layer DP may include a gate electrode constituting the thin film transistor, source/drain electrodes, an active layer, and an insulating layer insulating therebetween.

구동 소자층(DP)은 전계 발광 표시장치를 평면도 상에서 볼 때 서브-구동 소자 영역(sub-D/A)이 매트릭스 배열되어 있는 구동 소자 영역(D/A)에 해당된다. The driving element layer DP corresponds to the driving element region D/A in which the sub-driving element regions sub-D/A are arranged in a matrix when the electroluminescent display is viewed in a plan view.

박막트랜지스터는 기판(SUB)의 구동 소자 영역(D/A)에 마련되는 복수의 구동 소자 영역(sub-D/A)과 주변 영역에 형성되는 게이트 구동회로부(GIP)에 각각 마련된다.The thin film transistor is provided in the plurality of driving device regions sub-D/A provided in the driving device region D/A of the substrate SUB and the gate driving circuit unit GIP formed in the peripheral region, respectively.

일 예에 따른 박막 트랜지스터(TFT-A,TFT-B)는 활성층(703), 게이트 절연막(704), 게이트 절연막(704) 상에 형성되는 게이트 전극(705), 게이트 전극(705)상에 형성되는 층간 절연막(706) 및 층간 절연막(506) 상에 형성되는 소스/ 드레인 전극(707S, 707D)을 포함한다. 여기서, 도 7에 도시된 박막 트랜지스터는 발광 소자에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.The thin film transistors TFT-A and TFT-B according to an example are formed on the active layer 703 , the gate insulating film 704 , the gate electrode 705 formed on the gate insulating film 704 , and the gate electrode 705 . and source/drain electrodes 707S and 707D formed on the interlayer insulating film 706 and the interlayer insulating film 506 to be formed. Here, the thin film transistor shown in FIG. 7 may be a driving thin film transistor electrically connected to the light emitting device.

도 7에 도시된 박막트랜지스터는 게이트 전극(705)이 활성층(703)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되는 것은 아니다. 다른 예로, 박막트랜지스터는 게이트 전극(705)이 활성층(703)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(705)이 활성층(703)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조일 수 있다.Although the thin film transistor shown in FIG. 7 has a top gate (top gate) structure in which the gate electrode 705 is positioned on the active layer 703 , the present invention is not limited thereto. As another example, the thin film transistor has a lower gate (bottom gate) structure in which the gate electrode 705 is located below the active layer 703 or the gate electrode 705 is located both above and below the active layer 703. It may have a double gate structure.

활성층(703)은 기판(SUB) 또는 버퍼층(702) 상에 형성될 수 있다. 활성층(703)은 반도체 물질로 구성되는 것으로서 실리콘계, 산화물계, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 또는 복층 구조를 가질 수 있다. 활성층(703)은 반도체 물질에 불순물 이온이 도핑되어 전도도가 향상된 소스/ 드레인 영역(703a, 703b)과 소소 및 드레인 영역(703a, 703c) 사이에 형성되는 진성의 반도체층인 채널층(703c)를 포함할 수 있다. The active layer 703 may be formed on the substrate SUB or the buffer layer 702 . The active layer 703 is made of a semiconductor material, and may include a silicon-based, oxide-based, or organic-based semiconductor material, and may have a single-layer or multi-layer structure. The active layer 703 is an intrinsic semiconductor layer formed between the source/drain regions 703a and 703b having improved conductivity by doping the semiconductor material with impurity ions and the source and drain regions 703a and 703c. may include

기판(SUB)과 활성층(703) 사이에는 활성층(703)으로 입사되는 외부광을 차단하기 위한 차광층(미도시)이 추가될 수 있다.A light blocking layer (not shown) for blocking external light incident to the active layer 703 may be added between the substrate SUB and the active layer 703 .

게이트 절연막(704)은 활성층(703)을 덮도록 기판(SUB) 전체에 형성된다. 게이트 절연막(704)은 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)과 같은 무기막이 단층 또는 다중층으로 형성될 수 있다.A gate insulating film 704 is formed over the entire substrate SUB so as to cover the active layer 703 . The gate insulating layer 704 may be formed of, for example, a single layer or multiple layers of an inorganic layer such as a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

게이트 전극(705)은 활성층(703)과 중첩되도록 게이트 절연막(704) 상에 형성된다. 게이트 전극(705)은 게이트 라인(610)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(705)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The gate electrode 705 is formed on the gate insulating film 704 to overlap the active layer 703 . The gate electrode 705 may be formed together with the gate line 610 . The gate electrode 705 according to an exemplary embodiment may include one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be formed as a single layer or multiple layers made of any one or an alloy thereof.

층간 절연막(706)은 게이트 전극(705)과 게이트 절연막(704)을 덮도록 기판(SUB) 상의 게이트 절연막(704) 상에 평탄면을 제공한다.The interlayer insulating film 706 provides a flat surface on the gate insulating film 704 on the substrate SUB so as to cover the gate electrode 705 and the gate insulating film 704 .

소스 전극(707S)과 드레인 전극(707D)은 게이트 전극(705)을 사이에 두고 활성층(703)과 중첩되도록 층간 절연막(706) 상에 형성된다. 소스 전극(707S)과 드레인 전극(707D)은 데이터 라인(611)과 함께 형성된다. 또한, 화소에 구동전압을 제공하는 화소 구동 전원 배선(VDD)(미도시) 및 각 화소에 공통전압을 제공하는 공통 전원 배선(VSS)(미도시)이 소스/드레인 전극(707S, 707D)과 함께 형성될 수 있다. 즉, 소스/ 드레인 전극(707S, 707D), 데이터 라인(611), 화소 구동 전원 배선(VDD) 및 공통 전원 배선(VSS) 각각은 소스/ 드레인 전극 물질이 패터닝될 때에 동시에 형성될 수 있다.The source electrode 707S and the drain electrode 707D are formed on the interlayer insulating film 706 to overlap the active layer 703 with the gate electrode 705 interposed therebetween. The source electrode 707S and the drain electrode 707D are formed together with the data line 611 . In addition, a pixel driving power supply wiring VDD (not shown) providing a driving voltage to the pixels and a common power supply wiring VSS (not shown) providing a common voltage to each pixel are connected to the source/drain electrodes 707S and 707D. can be formed together. That is, each of the source/drain electrodes 707S and 707D, the data line 611 , the pixel driving power line VDD and the common power line VSS may be simultaneously formed when the source/drain electrode material is patterned.

물론, 화소 구동 전원 배선(VDD) 및 공통 전원 배선(VSS)은 소스/ 드레인 전극과 다른 층에 다른 물질로 형성될 수 있다.Of course, the pixel driving power wiring VDD and the common power supply wiring VSS may be formed of different materials on a layer different from that of the source/drain electrodes.

소스 전극(707S)과 드레인 전극(707D) 각각은 층간 절연막(706)과 게이트 절연막(704)을 관통하는 컨택홀을 통해 활성층(703)에 접속된다. Each of the source electrode 707S and the drain electrode 707D is connected to the active layer 703 through a contact hole penetrating the interlayer insulating film 706 and the gate insulating film 704 .

소스 전극(707S)과 드레인 전극(707D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 소스 전극(707S)은 화소 구동 전원 배선(VDD)과 전기적으로 연결될 수 있다.The source electrode 707S and the drain electrode 707D include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). ) may be formed as a single layer or multiple layers made of any one or an alloy thereof. Here, the source electrode 707S may be electrically connected to the pixel driving power line VDD.

이와 같이, 기판(SUB) 상에 형성되는 박막트랜지스터는 서브-화소를 구동하는 구동회로를 구성한다. 그리고 상기 구동회로들이 배치되는 영역이 곧 구동 소자 영역이 된다. 또한, 기판(SUB)의 주변 영역에 배치되는 게이트 구동회로부(GIP)는 서브-화소에 마련된 박막 트랜지스터와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.As described above, the thin film transistor formed on the substrate SUB constitutes a driving circuit for driving the sub-pixels. And a region in which the driving circuits are disposed becomes a driving element region. In addition, the gate driving circuit unit GIP disposed in the peripheral region of the substrate SUB may include a thin film transistor identical to or similar to a thin film transistor provided in the sub-pixel.

평탄화층(708)은 기판(SUB) 상에 형성되는 박막 트랜지스터를 포함하는 구동 소자층(DP)을 덮고 구동 소자층의 표면을 평탄화하는 유기막층이다. 평면도 상에서 볼 때 상기 평탄화층(708)은 구동 소자 영역(D/A)을 전체적으로 덮는다. 본 명세서의 일 예에 따른 평탄화층(708)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.The planarization layer 708 is an organic layer covering the driving device layer DP including the thin film transistor formed on the substrate SUB and planarizing the surface of the driving device layer. When viewed from a plan view, the planarization layer 708 completely covers the driving element region D/A. The planarization layer 708 according to an example of the present specification may include an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. It may be formed of an organic film such as

평탄화층(708)은 구동 소자층(DP)을 구성하는 다수의 무기 박막들보다 매우 두껍게 형성되어 구동 소자층(DP)을 평탄화함과 더불어 구동 소자층(DP)과 그 위에 형성되는 발광 소자층(EP) 사이에 발생할 수 있는 기생 커패시터를 억제하는 역할도 한다.The planarization layer 708 is formed to be much thicker than the plurality of inorganic thin films constituting the driving element layer DP to planarize the driving element layer DP, and the driving element layer DP and the light emitting element layer formed thereon. It also serves to suppress parasitic capacitors that may occur between (EP).

평탄화층(708)은 구동 소자층(DP)에 마련된 박막 트랜지스터의 드레인 전극(707D)을 노출시키기 위한 컨택홀을 포함할 수 있다.The planarization layer 708 may include a contact hole for exposing the drain electrode 707D of the thin film transistor provided in the driving element layer DP.

평탄화층(708) 상에는 발광 소자층(EP)이 배치될 수 있다. 상기 발광 소자층(EP)은 평면도 상으로 볼 때 도 4의 발광 소자 영역(E/A)을 의미한다. 상기 발광 소자층(EP)은 상기 발광 소자와 상기 발광 소자가 형성될 영역을 정의하는 뱅크층과 상기 뱅크층 상에 위치하는 다수의 스페이서를 포함한다.A light emitting device layer EP may be disposed on the planarization layer 708 . The light emitting device layer EP refers to the light emitting device area E/A of FIG. 4 in a plan view. The light emitting device layer EP includes a bank layer defining the light emitting device and a region in which the light emitting device is to be formed, and a plurality of spacers positioned on the bank layer.

도 7을 참조하면, 상기 평탄화층(708)은 구동 소자 영역(D/A)과 게이트 구동회로부(GIP)와 게이트 구동회로부(GIP) 외측의 일부를 덮는다.Referring to FIG. 7 , the planarization layer 708 covers portions of the driving device region D/A, the gate driving circuit part GIP, and the outside of the gate driving circuit part GIP.

화소정의막이라고도 불려지는 뱅크층(BK)은 평탄화층(708) 상에 배치되어 표시 영역(A/A)내에서 서브 화소의 발광 영역을 정의한다. A bank layer BK, also called a pixel defining film, is disposed on the planarization layer 708 to define a light emitting area of a sub-pixel in the display area A/A.

발광 소자는 화소 구동 전극인 제1 전극(709)과 이에 대향하는 공통전극인 제2 전극(711)과 이 두 층 사이에 개재되는 발광층(EL)을 포함한다.The light emitting device includes a first electrode 709 as a pixel driving electrode, a second electrode 711 as a common electrode opposite to the first electrode 709 , and a light emitting layer EL interposed between the two layers.

발광 소자는 서브-발광 소자 영역에 형성되면서 상기 서브-구동 소자 영역의 구동 소자와 일대 일로 연결된다.The light emitting element is formed in the sub-light emitting element region and is connected one-to-one with the driving element of the sub-driving element region.

제1 전극(709)은 평탄화층(708) 상에 형성되고 상기 평탄화층(708)에 마련된 컨택홀을 통해 구동 박막 트랜지스터의 드레인 전극(707D)에 전기적으로 연결된다. 이 경우, 뱅크층(BK)는 제1 전극(709)의 가장자리를 덮고 제1 전극(709)의 중앙부는 뱅크층(BK)이 제거된 오픈영역으로 인해 열려 있어 제1 전극(709)이 노출된다. 즉, 유기막으로 구성되는 뱅크층(BK)은 제1 전극(709)의 수직 상방에 있는 뱅크 물질이 제거된 오픈영역을 포함하고, 이 오픈영역에 발광층이 증착되어 제1 전극과 전기적으로 연결된다. 그리고 발광층(EL)은 제1 전극(709)으로부터 전하를 인가 받아 발광한다.The first electrode 709 is formed on the planarization layer 708 and is electrically connected to the drain electrode 707D of the driving thin film transistor through a contact hole provided in the planarization layer 708 . In this case, the bank layer BK covers the edge of the first electrode 709 , and the central portion of the first electrode 709 is opened due to the open region from which the bank layer BK is removed, so that the first electrode 709 is exposed. do. That is, the bank layer BK made of an organic film includes an open region from which the bank material is removed vertically above the first electrode 709 , and a light emitting layer is deposited in this open region to be electrically connected to the first electrode 709 . do. In addition, the light emitting layer EL receives a charge from the first electrode 709 and emits light.

발광 방향이 기판의 상면을 향하는 톱 에미션(top emission)방식의 전계 발광 표시장치에서는 제1 전극(709)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제1 전극(709)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조일 수 있다. In a top emission type electroluminescent display device in which the light emission direction faces the upper surface of the substrate, the first electrode 709 may include a metal material having a high reflectance. For example, the first electrode 709 may have a stacked structure of aluminum (Al) and titanium (Ti) (Ti/Al/Ti), a stacked structure of aluminum (Al) and ITO (ITO/Al/ITO), and APC ( Ag/Pd/Cu) alloy, and a multilayer structure such as an APC alloy and a laminate structure of ITO (ITO/APC/ITO), or silver (Ag), aluminum (Al), molybdenum (Mo), gold (Au) , magnesium (Mg), calcium (Ca), and barium (Ba) may have a single-layer structure made of any one material or two or more alloy materials.

발광층(EL)은 뱅크층(BK)에 의해 정의되는 오픈 영역에 증착된다. 즉, 발광층(EL)은 오픈 영역에 의해 노출되는 제1 전극(709)과 오픈 영역의 측면 뱅크를 덮을 수 있다. 경우에 따라 발광층(EL)은 제1 전극(709), 오픈 영역 인근의 뱅크층(BK) 측면 및 뱅크층(BK)의 상면 일부에 증착될 수 있다. The light emitting layer EL is deposited in an open area defined by the bank layer BK. That is, the light emitting layer EL may cover the first electrode 709 exposed by the open area and the side bank of the open area. In some cases, the light emitting layer EL may be deposited on the first electrode 709 , the side surface of the bank layer BK near the open region, and a portion of the top surface of the bank layer BK.

이때, 발광층(EL)이 뱅크층의 오픈 영역에 증착되기 위해 파인 메탈 마스크(FMM)가 사용될 수 있다. 즉, 유기물의 발광층(EL)은 증착 방식에 의해 뱅크의 오픈 영역에 증착되는데, 이때 발광층(EL)의 증착 위치를 정확히 정의해 주기 위해 뱅크층의 오픈 영역에 대응되는 부분이 뚫려 있는 메탈 파인 마스크를 뱅크층(BK)과 정렬시키고 발광 유기물을 증착한다. In this case, a fine metal mask FMM may be used to deposit the emission layer EL on the open region of the bank layer. That is, the organic light emitting layer EL is deposited on the open area of the bank by a deposition method. At this time, in order to accurately define the deposition position of the light emitting layer EL, a metal fine mask having a hole corresponding to the open area of the bank layer is drilled. is aligned with the bank layer BK and a light emitting organic material is deposited.

파인 메탈 마스크(FMM)와 뱅크층(BK)을 정렬시키고 발광층(EL)을 증착하는 공정은 매우 정밀한 공정으로서 파인 메탈 마스크(FMM)를 뱅크층(BK)와 미세하고 균일하게 이격시키기 위해 뱅크층(BK) 상에는 스페이서(420)가 형성되어 있다. 스페이서(420)는 파인 메탈 마스크(FMM)를 뱅크층(BK) 상에 정렬할 때 파인 메탈 마스크(FMM)를 지지하는 역할을 한다.The process of aligning the fine metal mask (FMM) with the bank layer (BK) and depositing the light emitting layer (EL) is a very precise process. A spacer 420 is formed on (BK). The spacer 420 serves to support the fine metal mask FMM when the fine metal mask FMM is aligned on the bank layer BK.

본 명세서의 일 실시 예에 따른 발광층(EL)은 서브 화소에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 한편, 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.The light emitting layer EL according to an exemplary embodiment of the present specification may include any one of a blue light emitting unit, a green light emitting unit, and a red light emitting unit for emitting color light corresponding to a color set in the sub-pixel. Meanwhile, the emission layer EL may include any one of an organic emission layer, an inorganic emission layer, and a quantum dot emission layer, or a stacked or mixed structure of an organic emission layer (or an inorganic emission layer) and a quantum dot emission layer.

추가로, 발광층(EL)은 뱅크층(BK)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함할 수 있다.In addition, the light emitting layer EL may further include a functional layer for improving the light emitting efficiency and/or lifespan of the bank layer BK.

공통 전극일 수 있는 제2 전극(711)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 제2 전극(711)은 각 서브-화소에 마련된 발광층(EL)과 공통으로 연결되도록 기판(SUB) 상의 발광 소자 영역 전체(E/A)를 덮는다. The second electrode 711 , which may be a common electrode, is formed to be electrically connected to the emission layer EL. The second electrode 711 covers the entire light emitting device area E/A on the substrate SUB so as to be commonly connected to the light emitting layer EL provided in each sub-pixel.

일 실시 예에 따른 제2 전극(711)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 제2 전극(711)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가로, 제2 전극(711) 상에는 발광 소자에서 발광된 광의 굴절률을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.The second electrode 711 according to an embodiment may include a transparent conductive material or a semi-transmissive conductive material capable of transmitting light. When the second electrode 711 is formed of a transflective conductive material, emitting efficiency of light emitted from the light emitting device may be increased through a micro cavity structure. The transflective conductive material according to an example may include magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag). In addition, a capping layer may be further formed on the second electrode 711 to improve light output efficiency by adjusting the refractive index of light emitted from the light emitting device.

도 6a 내지 6c를 참조하는 본 명세서의 일 실시 예는 서브-구동 소자 영역(sub-D/A)이 서로 균일한 거리로 분포하고 서브-발광 소자 영역(sub-E/A)이 서로 균일한 거리를 가지고 분포한 것을 설명한다. (그러나 이에 한정하지 않고 다양한 실시 예로서 발명의 기술 사상을 구현할 수 있다.) According to an embodiment of the present specification with reference to FIGS. 6A to 6C , the sub-driving device regions sub-D/A are distributed at a uniform distance from each other and the sub-light emitting device regions sub-E/A are uniform to each other. Explain distribution with distance. (However, the technical idea of the invention may be implemented as various embodiments without being limited thereto.)

구동 소자 영역(D/A)에 형성된 구동 소자의 최외곽 열을 n 열이라 하고 n 열과 인접한 다음 열을 n-1열 및 n-1열과 인접한 다음 열을 n-2열이라고 하고, 발광 소자 영역(E/A)에 형성된 서브-발광 소자 영역의 최외곽 열을 n 열이라 하고, n 열과 인접한 다음 열을 n-1열 및 n-1열과 인접한 다음 열을 n-2열이라고 하면, 구동 소자 영역(D/A)의 각 열과 발광 소자 영역(E/A)의 각 열은 서로 대응되는 열이다. 그러나 본 명세서의 일 실시 예에서 발광 소자 영역(E/A)의 전체 면적이 구동 소자 영역(D/A)의 전체 면적보다 넓기 때문에 발광 소자 영역(E/A)의 서브-발광 소자 영역(sub-E/A)과 구동 소자 영역의 서브 구동 소자 영역(sub-D/A)은 서로 완전히 중첩되지 않을 수 있다. 따라서 본 명세서의 일 실시 예에 따른 전계 발광 표시장치는 서브-구동 소자 영역(sub-D/A)과 서브-발광 소자 영역(sub-E/A)을 전기적으로 연결하는 제1 연결 전극(710)을 더 포함할 수 있다. 구체적으로 제1 연결 전극(710)은 서브-구동 소자 영역(sub-D/A)에 형성된 구동 박막트랜지스터의 드레인 전극과 서브-발광 소자 영역(sub-E/A)에 형성된 발광 소자의 화소 구동 전극을 연결시킬 수 있다. The outermost column of the driving elements formed in the driving element region D/A is referred to as column n, the next column adjacent to column n is referred to as column n-1, and the next column adjacent to column n-1 is referred to as column n-2, and the light emitting element region is referred to as column n-2. If the outermost column of the sub-light emitting element region formed in (E/A) is n columns, the next column adjacent to n column is n-1 column, and the next column adjacent to n-1 column is n-2 column, then the driving element Each column of the area D/A and each column of the light emitting device area E/A correspond to each other. However, in the exemplary embodiment of the present specification, since the total area of the light emitting device region E/A is larger than the total area of the driving device region D/A, the sub-light emitting device region sub of the light emitting device region E/A -E/A) and the sub-driving device region sub-D/A of the driving device region may not completely overlap each other. Accordingly, in the electroluminescent display device according to an embodiment of the present specification, the first connection electrode 710 electrically connecting the sub-driving element region sub-D/A and the sub-light emitting element region sub-E/A ) may be further included. Specifically, the first connection electrode 710 includes the drain electrode of the driving thin film transistor formed in the sub-drive element region sub-D/A and the pixel driving of the light-emitting element formed in the sub-light emitting element region sub-E/A. electrodes can be connected.

제1 연결 전극(710)은 서브-구동 소자 영역(sub-D/A)과 서브-발광 소자 영역(sub-E/A)이 완전히 중첩하는 경우에는 불필요할 수 있다. 즉, 서브-구동 소자 영역(sub-E/A)에 형성된 구동 트랜지스터 또는 보상 트랜지스터의 일 전극과 발광 소자의 제1 전극이 서로 중접하는 경우, 평탄화 층(708) 및 층간 절연층(706)을 통해 컨택홀을 형성하여 두 전극을 직접 연결할 수 있다. 그러나 서브-구동 소자 영역(sub-D/A)과 서브-발광 소자 영역(sub-E/A)이 서로 평면도 상에서 중첩하지 않는 경우, 제1 연결 전극(710)이 필요할 수 있다. 즉, 서브-구동 소자 영역(sub-E/A)에 형성된 구동 트랜지스터 또는 보상 트랜지스터의 일 전극과 발광 소자의 제1 전극(709)이 평면도 상에서 서로 중첩하지 않을 수 있음에 따라 제1 연결 전극(710)으로 서로 연결할 필요가 있다. The first connection electrode 710 may be unnecessary when the sub-driving device region sub-D/A and the sub-light emitting device region sub-E/A completely overlap. That is, when one electrode of the driving transistor or compensation transistor formed in the sub-drive element region sub-E/A and the first electrode of the light emitting element overlap each other, the planarization layer 708 and the interlayer insulating layer 706 are formed The two electrodes can be directly connected by forming a contact hole through them. However, when the sub-driving device region sub-D/A and the sub-light emitting device region sub-E/A do not overlap each other in a plan view, the first connection electrode 710 may be required. That is, as one electrode of the driving transistor or compensation transistor formed in the sub-drive element region sub-E/A and the first electrode 709 of the light emitting element may not overlap each other in a plan view, the first connection electrode ( 710) to connect to each other.

도 7을 참조하면, 발광 소자 영역(E/A)의 최외곽 열(n 열)의 일 발광 소자는 게이트 구동회로부(GIP) 위에 위치한다. 그러므로 구동 소자 영역(D/A)의 최외곽 열(n 열)의 구동 트랜지스터(TFT-B)는 평면도 상에서 서로 중첩하지 않아 제1 연결 전극(710)에 의해 서로 전기적으로 연결된다. 그 결과, 사용자가 표시장치를 시인할 때에 베젤 영역은 좁아지고 표시 영역은 넓어진 것을 시인할 수 있다. Referring to FIG. 7 , one light emitting device in the outermost column (column n) of the light emitting device area E/A is positioned on the gate driving circuit part GIP. Therefore, the driving transistors TFT-B of the outermost column (column n) of the driving element region D/A do not overlap each other in a plan view and are electrically connected to each other by the first connection electrode 710 . As a result, when the user visually recognizes the display device, it is possible to recognize that the bezel area is narrowed and the display area is widened.

도 6 및 7을 참조하여 구동 소자 영역(D/A) 및 발광 소자 영역(E/A)의 최외곽 화소 열에 배치된 구동 소자 및 발광 소자를 예로 들어 설명하였으나, 본 발명은 이에 한정된 것은 아니다. 즉, 구동 소자 영역의 가장자리에 위치하는 복수의 화소 열에 속하는 복수의 발광 소자가 주변 영역에 배치되고 제1 연결 전극(710)에 의해 구동 소자 영역(D/A) 내의 구동 소자와 연결됨으로써 표시 영역을 확장하는 효과를 얻을 수 있다. 6 and 7 , the driving device and the light emitting device disposed in the outermost pixel column of the driving device region D/A and the light emitting device region E/A have been described as examples, but the present invention is not limited thereto. That is, a plurality of light emitting devices belonging to a plurality of pixel columns positioned at the edge of the driving device region are disposed in the peripheral region and connected to the driving device in the driving device region D/A by the first connection electrode 710 to form a display region. can have the effect of expanding

모바일용 표시장치의 일 예를 설명하면, 폭이 600~650mm이고 주변 영역에 위치하는 게이트 구동회로부(GIP)의 폭이 약 500~900 마이크로미터(㎛)정도일 때, 하나의 서브-화소의 폭은 20~50 마이크로미터(㎛)정도 일 수 있다. 따라서 수학적으로 약 10~45개의 서브-발광 소자 영역의 열이 게이트 구동회로부(GIP)상에 배치될 수 있다. 더 많은 발광 소자들이 게이트 구동회로부에 배치되는 만큼 표시 영역이 확장되고 베젤은 좁아질 수 있다.Describing an example of a mobile display device, when the width is 600 to 650 mm and the width of the gate driving circuit part (GIP) positioned in the peripheral area is about 500 to 900 micrometers (㎛), the width of one sub-pixel may be about 20-50 micrometers (㎛). Accordingly, mathematically, about 10 to 45 rows of sub-light emitting device regions may be arranged on the gate driving circuit part GIP. As more light emitting devices are disposed in the gate driving circuit unit, the display area may be expanded and the bezel may be narrowed.

제1 연결 전극(710)은 제1 전극(709)과 같은 물질로 형성될 수 있다. 또한 제1 연결 전극(710)은 제1 전극(709)과 하나의 공정에서 동시에 형성되는 것도 가능하다. 따라서, 제1 연결 전극(710)은 평탄화층(708) 상에 형성된다.The first connection electrode 710 may be formed of the same material as the first electrode 709 . Also, the first connection electrode 710 may be simultaneously formed with the first electrode 709 in one process. Accordingly, the first connection electrode 710 is formed on the planarization layer 708 .

제1 연결 전극(710)은 구동 소자 영역(D/A)과 게이트 구동회로부(GIP) 양 측에 걸쳐 형성된다. 즉, 구동 소자 영역(D/A)의 최외곽에 형성된 구동 소자의 일 전극과 게이트 구동회로부(GIP) 상부에 형성된 서브-발광 소자 영역(sub-E/A)에 형성된 제1 전극을 연결하므로 구동 소자 영역(D/A)과 게이트 구동회로부(GIP)를 가로질러 위치할 수 있다.The first connection electrode 710 is formed over both sides of the driving element region D/A and the gate driving circuit part GIP. That is, since one electrode of the driving element formed at the outermost portion of the driving element region D/A and the first electrode formed in the sub-light emitting element region sub-E/A formed on the gate driving circuit part GIP are connected, It may be positioned across the driving device region D/A and the gate driving circuit part GIP.

다른 실시 예로서, 제1 연결 전극(710)은 평탄화층(708)과 층간 절연층(706) 사이에 형성되는 별도의 배선에 의해 형성될 수도 있다. 즉, 층간 절연층(706) 상에 별도의 제2 증간 절연층(미도시)을 형성한 다음, 상기 제2 층간 절연층 위에 제1 연결 전극(710)을 형성할 수 있다. 제2 층간 절연층 상에 형성되는 제1 연결 전극은 컨택홀을 통해 발광 소자의 제1 전극과 구동 소자의 일 전극을 연결할 수 있다. 상세한 설명은 도 10을 참조하여 하기에서 설명될 것이다.As another embodiment, the first connection electrode 710 may be formed by a separate wiring formed between the planarization layer 708 and the interlayer insulating layer 706 . That is, after forming a separate second intermediate insulating layer (not shown) on the interlayer insulating layer 706 , the first connection electrode 710 may be formed on the second interlayer insulating layer. The first connection electrode formed on the second interlayer insulating layer may connect the first electrode of the light emitting device and one electrode of the driving device through a contact hole. A detailed description will be given below with reference to FIG. 10 .

도 6a~6c을 참조하면, 본 명세서의 일 실시 예에서, 전계 발광 표시장치는 서브-구동 소자 영역(sub-D/A) 및 서브-발광 소자 영역(sub-E/A)이 균일하게 배열되면서 일대 일로 대응되는 경우를 설명하였지만 이에 한정되는 것은 아니다. 6A to 6C , according to an embodiment of the present specification, in the electroluminescent display device, the sub-driving element region sub-D/A and the sub-light emitting element region sub-E/A are uniformly arranged Although a case in which a one-to-one correspondence is described has been described, the present invention is not limited thereto.

예를 들어, 구동 소자 영역(D/A)에 배치되는 서브- 구동 소자 영역(sub-D/A) 중 구동 소자 영역(D/A)의 가장자리 부분의 서브-구동 소자 영역(sub-D/A)의 폭을 표시 영역의 다른 영역보다 더 좁게 형성하고, 발광 소자 영역(E/A)에 위치하는 서브-발광 소자 영역 간의 간격은 일정하게 유지하면 서브-발광 소자 영역(sub-E/A)의 일부가 게이트 구동회로부(GIP)에 배치될 수 있다.For example, among the sub-driving element regions sub-D/A disposed in the driving element region D/A, the sub-driving element region sub-D/A of the edge portion of the driving element region D/A If the width of A) is made narrower than that of other regions of the display area, and the distance between the sub-light emitting device regions positioned in the light emitting device region E/A is maintained constant, the sub-light emitting device region sub-E/A ) may be disposed in the gate driving circuit unit GIP.

도 7을 참조하면, 발광 소자층(EP)은 봉지층(Encap)에 의해 밀봉된다. Referring to FIG. 7 , the light emitting device layer EP is sealed by an encapsulation layer Encap.

봉지층(Encap)은 제1 무기 봉지층(PAS1), 제1 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2)이 차례로 적층되어 형성된다. The encapsulation layer Encap is formed by sequentially stacking the first inorganic encapsulation layer PAS1 , the first organic encapsulation layer PCL, and the second inorganic encapsulation layer PAS2 .

봉지층(Encap)은 발광 소자층(EP)위에 증착되기 때문에 제1 무기 봉지층(PAS1)은 제2 전극(711)과 접촉하면서 증착된다.Since the encapsulation layer Encap is deposited on the light emitting device layer EP, the first inorganic encapsulation layer PAS1 is deposited while making contact with the second electrode 711 .

통상, 제1 무기 봉지층(PAS1)은 화학 기상 증착 (Chemical Vapor Deposition)방식에 의해 증착되지만 원자층 적층법(Atomic Layer Deposition)에 의해 증착하는 것도 가능하다.In general, the first inorganic encapsulation layer PAS1 is deposited by a chemical vapor deposition method, but may also be deposited by an atomic layer deposition method.

제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2)은 기판의 끝까지 연장되어 형성된다.The first inorganic encapsulation layer PAS1 and the second inorganic encapsulation layer PAS2 are formed to extend to the end of the substrate.

기판(SUB)의 가장자리에는 유기 봉지층(PCL)의 퍼짐을 방지하는 댐(DAM)이 더 형성되어 있다. 댐(DAM)은 평탄화 층, 뱅크층 및 스페이서층 중의 하나 혹은 그 이상이 중첩되어 기판의 가장자리에서 표시 영역을 둘러싸게 된다. A dam DAM for preventing the organic encapsulation layer PCL from spreading is further formed at an edge of the substrate SUB. The dam DAM surrounds the display area at the edge of the substrate by overlapping one or more of the planarization layer, the bank layer, and the spacer layer.

또한, 도 7을 참조하면, 비표시 영역(N/A)에는 소스와 드레인 전극과 동시에 형성될 수 있는 공통 전원 배선(720)이 층간 절연층(706) 상에 형성된다. 공통 전원 배선(VSS)(720)은 제2 전극(711)에 공통 전압을 인가하는 배선으로서 제1 전극(709)과 동시에 같은 물질로 형성될 수 있는 공통 전극 연결 배선(730)을 통해 제2 전극(711)과 연결되어 있다.Also, referring to FIG. 7 , in the non-display area N/A, a common power wiring 720 that may be formed simultaneously with the source and drain electrodes is formed on the interlayer insulating layer 706 . The common power wiring (VSS) 720 is a wiring for applying a common voltage to the second electrode 711 , and is connected to the second electrode 711 through a common electrode connection wiring 730 that may be formed of the same material as the first electrode 709 at the same time. It is connected to the electrode 711 .

봉지층(Encap) 위에는 커버 글래스(cover glass)가 접착층 등을 통해 봉지층과 결합됨으로써 표시패널이 완성된다.A cover glass is combined with the encapsulation layer through an adhesive layer or the like on the encapsulation layer, thereby completing the display panel.

도 8을 참조하여 본 명세서의 다른 실시 예에 따른 전계 발광 표시장치를 설명한다. 도 8은 같은 색상의 서브 화소가 같은 열에 배열되는 스트라이프 방식으로 배열되는 전계 발광 표시장치를 예로 든다.An electroluminescent display device according to another embodiment of the present specification will be described with reference to FIG. 8 . FIG. 8 exemplifies an electroluminescence display in which sub-pixels of the same color are arranged in a stripe manner in which they are arranged in the same column.

도 8을 참조한 본 명세서의 다른 실시 예에서, 구동 소자 영역(D/A)은 실시 예 1의 구성과 같은 방식일 수 있다. 다만, 발광 소자 영역(E/A) 중 구동 소자 영역(D/A)의 최외곽 서브-구동 소자 영역의 일 화소 열 즉, n 열의 서브-구동 소자 영역에 대응되는 서브-발광 소자 영역은 화소 단위로 교번하면서 구동 소자 영역(D/A)과 게이트 구동회로부(GIP)에 배치될 수 있다. 따라서 표시 영역은 구동 소자 영역(D/A)을 넘어 종래 기술에서 비표시 영역이었던 게이트 구동회로부(GIP)까지 확장될 수 있다. In another exemplary embodiment of the present specification with reference to FIG. 8 , the driving element region D/A may be configured in the same manner as in the first exemplary embodiment. However, one pixel column of the outermost sub-driving element region of the driving element region D/A of the light emitting element region E/A, that is, the sub-light emitting element region corresponding to the n-column sub-driving element region is a pixel It may be alternately disposed in the driving device area D/A and the gate driving circuit part GIP. Accordingly, the display area may extend beyond the driving element area D/A to the gate driving circuit part GIP, which is a non-display area in the related art.

게이트 구동회로부(GIP)상에 배치되는 서브-발광 소자 영역(sub-E/A)은 제1 연결 전극(710)에 의해 서브-구동 소자 영역(sub-D/A)에 연결된다. 연결 방식은 실시 예 1과 같을 수 있다.The sub-light emitting device region sub-E/A disposed on the gate driving circuit part GIP is connected to the sub-driving device region sub-D/A by the first connection electrode 710 . The connection method may be the same as in Embodiment 1.

도 8을 참조하는 본 명세서의 다른 실시 예에서는 구동 소자 영역(D/A)과 게이트 구동회로부(GIP)사이에 더미(dummy) 화소 영역을 더 구비하나, 이에 한정되는 것은 아니다.In another embodiment of the present specification with reference to FIG. 8 , a dummy pixel region is further provided between the driving element region D/A and the gate driving circuit unit GIP, but is not limited thereto.

도 8을 참조하는 본 명세서의 다른 실시 예는 단위 면적당 배치되는 화소의 밀도가 서로 다른 다중 해상도를 가지는 표시장치가 될 수 있다. 즉, 도 8을 참조하면 제 n 열 화소 열의 해상도는 제 n-1열 화소의 해상도의 절반이 될 수 있다. Another embodiment of the present specification with reference to FIG. 8 may be a display device having multiple resolutions having different densities of pixels arranged per unit area. That is, referring to FIG. 8 , the resolution of the pixel column in the nth column may be half the resolution of the pixel in the n-1 column.

도 8을 참조하는 본 명세서의 일 실시 예는 구동 소자 영역(D/A)의 최외곽에 위치하는 하나의 화소 열에 속하는 화소들이 화소 단위로 교번하면서 구동 소자 영역(D/A)과 게이트 구동회로부(GIP)에 배치되는 경우를 개시하였으나, 이에 한정되는 것은 아니다. 즉, 구동 소자 영역(D/A)의 가장자리 부분에 위치하는 복수의 화소 열들이 각 화소 열 마다 같은 방식으로 배열될 수 있다.According to an exemplary embodiment of the present specification with reference to FIG. 8 , the driving element region D/A and the gate driving circuit unit are alternated in units of pixels in one pixel column positioned at the outermost part of the driving element region D/A. (GIP) has been disclosed, but is not limited thereto. That is, a plurality of pixel columns positioned at the edge of the driving element area D/A may be arranged in the same manner for each pixel column.

도 9를 참조하여, 본 명세서의 다른 실시 예에 따른 전계 발광 표시장치를 설명한다. An electroluminescent display device according to another embodiment of the present specification will be described with reference to FIG. 9 .

도 9를 참조한 다른 실시 예는 구동 소자 영역(D/A)의 각 서브-구동 소자 영역(sub-D/A)과 일대 일로 대응되는 서브-발광 소자 영역(sub-E/A) 외에 추가로 서브-발광 소자를 더 구비한다. 즉, 본 명세서의 일 실시 예는 표시영역을 구성하는 서브-구동 소자의 수와 서브- 발광 소자의 수가 같은데, 도 9를 참조하는 다른 실시 예는 발광 소자 영역(E/A)을 구성하는 발광 소자가 더 많다. 추가되는 발광 소자는 하나의 화소 열을 구성하면서 게이트 구동회로부(GIP) 상부에 배치된다.In another embodiment with reference to FIG. 9 , in addition to the sub-light emitting device regions sub-E/A corresponding to each sub-driving device region sub-D/A of the driving device region D/A, one-to-one correspondence It further includes a sub-light emitting element. That is, in one embodiment of the present specification, the number of sub-drive elements constituting the display area is equal to the number of sub-light emitting elements. the little ones are more The light emitting device to be added is disposed on the gate driving circuit part GIP while constituting one pixel column.

도 9를 참조하면 추가된 발광 소자가 형성되는 영역을 추가된 서브-발광 소자 영역(α-sub-E/A)이라 칭하기로 한다. Referring to FIG. 9 , a region in which an additional light emitting device is formed will be referred to as an added sub-light emitting device area α-sub-E/A.

추가된 서브-발광 소자 영역(α-sub-E/A)은 구동 소자 영역(D/A)의 서브-구동 소자 영역(sub-D/A)과 제1 연결 전극(710)에 의해 서로 연결된다. 도 9에 개시된 실시 예에서는 추가된 서브-발광 소자 영역(α-sub-E/A)은 구동 소자 영역(D/A)의 최외곽에 위치하는 서브-구동 소자 영역(sub-D/A)과 연결된다. 따라서, 구동 소자 영역(D/A)의 최외곽에 위치하는 n 열 화소의 서브-구동 소자 영역(sub-D/A)은 각각 n 열 및 n+α열 두 개의 서브-발광 소자 영역과 대응하여 연결될 수 있다. The added sub-light emitting element region α-sub-E/A is connected to the sub-driving element region sub-D/A of the driving element region D/A by the first connection electrode 710 . do. In the embodiment disclosed in FIG. 9 , the added sub-light emitting device region α-sub-E/A is a sub-driving device region sub-D/A positioned at the outermost portion of the driving device region D/A. is connected with Accordingly, the sub-driving device region sub-D/A of the n-column pixel located at the outermost portion of the driving device region D/A corresponds to two sub-light emitting device regions with n columns and n+α columns, respectively. can be connected to

추가된 발광 소자 영역(α-sub-E/A)은 추가되는 발광 소자 영역만으로도 완전한 하나의 화소가 구성될 수 있도록 복수 개의 서브-발광 소자 영역이 추가된다. 예를 들어, 하나의 화소를 구성하기 위해 적, 녹, 청색의 서브-화소가 필요하고 각 서브 화소는 서브-발광 영역을 구비한다면, 추가되는 발광 소자 영역은 적, 녹, 청색의 서브 발광 소자 영역이 하나의 화소를 구성할 수 있도록 적어도 3개의 서브-발광 소자 영역이 추가된다.A plurality of sub-light emitting device regions are added to the added light emitting device area α-sub-E/A so that a complete pixel can be configured with only the added light emitting device area. For example, if red, green, and blue sub-pixels are required to constitute one pixel and each sub-pixel has a sub-emission area, the additional light emitting element area may include red, green, and blue sub-light-emitting elements. At least three sub-light emitting element regions are added so that the region can constitute one pixel.

도 10을 참조하여 본 발명의 다른 실시 예로서 전계 발광 표시 장치를 설명한다. 도 10을 참조하는 본 발명의 다른 실시 예는 도 7을 참조하는 본 발명의 일 실시 예와 거의 유사하나, 제1 연결전극(710)을 형성하기 위한 별도의 절연층을 형성하는 것을 기본 사상으로 한다. 도 7을 참조하는 본 발명의 실시 예와 동일한 구성에 대해서는 이미 설명된 것과 동일하므로 설명을 생략한다.An electroluminescent display device as another embodiment of the present invention will be described with reference to FIG. 10 . Another embodiment of the present invention with reference to FIG. 10 is almost similar to the embodiment of the present invention with reference to FIG. 7 , but the basic idea is to form a separate insulating layer for forming the first connection electrode 710 . do. The same configuration as that of the embodiment of the present invention with reference to FIG. 7 is the same as that previously described, and thus a description thereof will be omitted.

도 10을 참조하는 본 발명의 다른 실시 예는 평탄화층(708) 위에 제1 연결 극(710)을 형성하고, 제1 연결 전극(710)이 형성된 평탄화층(708) 위에 제2 평탄화층(1040)을 추가로 형성한 다음, 발광 소자 영역(EP)을 형성한다.In another embodiment of the present invention with reference to FIG. 10 , the first connection electrode 710 is formed on the planarization layer 708 , and the second planarization layer 1040 is formed on the planarization layer 708 on which the first connection electrode 710 is formed. ) is further formed, and then the light emitting device region EP is formed.

도 10을 참조하면, 구동 소자 영역(D/A) 및 게이트 구동부(GIP)의 층간 절연층(706) 위에는 박막 트랜지스터의 일부 구성인 소스 전극(707S) 및 드레인 전극(707D)이 형성되고, 비표시 영역(N/A)의 층간 절연층(706) 위에는 공통 전원 배선(720)이 형성될 수 있다. 상기 소스 전극(707S), 드레인 전극(707D) 및 공통 전원 배선(720)은 동일한 물질로 하나의 마스크 공정에 의해 형성될 수 있다.Referring to FIG. 10 , a source electrode 707S and a drain electrode 707D, which are a part of a thin film transistor, are formed on the interlayer insulating layer 706 of the driving element region D/A and the gate driver GIP, and A common power wiring 720 may be formed on the interlayer insulating layer 706 of the display area N/A. The source electrode 707S, the drain electrode 707D, and the common power wiring 720 may be formed of the same material by a single mask process.

층간 절연층(706) 위에는 무기막으로 구성되는 제2 층간 절연층(1010)이 추가로 형성될 수 있다. 제2 층간 절연층(1010)은 금속 물질의 소스 전극(707S) 및 드레인 전극(707D)을 절연시키면서 보호층으로써 역할 할 수 있다. A second interlayer insulating layer 1010 made of an inorganic layer may be additionally formed on the interlayer insulating layer 706 . The second interlayer insulating layer 1010 may serve as a protective layer while insulating the source electrode 707S and the drain electrode 707D made of a metal material.

제2 층간 절연층(1010) 위에는 유기막인 평탄화층(708)이 형성된다. 평탄화층(708)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.A planarization layer 708 which is an organic layer is formed on the second interlayer insulating layer 1010 . The planarization layer 708 may be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. can

상기 평탄화층(708) 위에 제 1 연결배선(710)이 형성된다. 제1 연결배선(710)과 더불어 제2 연결배선(1020) 및 제2 공통 전원 배선(1050)이 추가로 평탄화층(708)위에 형성될 수 있다. A first connection wiring 710 is formed on the planarization layer 708 . In addition to the first connection wiring 710 , a second connection wiring 1020 and a second common power wiring 1050 may be additionally formed on the planarization layer 708 .

제1 연결배선(710)은 구동 소자 영역(D/A)의 가장자리에 배치되는 구동 트랜지스터(TFT-B)와 게이트 구동부(GIP) 상단에 위치하는 애노드 전극인 제 1 전극(709)을 서로 연결시킨다. 제2 연결배선(1020)은 구동 소자 영역(D/A)의 가장자리 이외의 구동 소자 영역에 배치되는 구동 트랜지스터(TFT-A)와 구동 소자 영역(D/A)상단에 배치되는 애노드 전극인 제1 전극(709)을 서로 연결시킨다.The first connection wiring 710 connects the driving transistor TFT-B disposed at the edge of the driving element region D/A and the first electrode 709 serving as an anode electrode positioned on the upper end of the gate driving unit GIP to each other. make it The second connection wiring 1020 includes the driving transistor TFT-A disposed in the driving device region other than the edge of the driving device region D/A and the anode electrode disposed above the driving device region D/A. One electrode 709 is connected to each other.

제2 공통 전원 배선(1050)은 비표시 영역(N/A)의 층간 절연층(706) 상에 위치하는 공통 전원 배선(720)과 서로 연결된다. 그러므로 비표시 영역(N/A)에 위치하는 공통 전원 배선(720) 위에 증착된 제2 층간 절연층(1010)및 평탄화층(708)은 제거되어 오픈부를 형성한다.The second common power wiring 1050 is connected to the common power wiring 720 positioned on the interlayer insulating layer 706 of the non-display area N/A. Therefore, the second interlayer insulating layer 1010 and the planarization layer 708 deposited on the common power wiring 720 positioned in the non-display area N/A are removed to form an open portion.

상기 평탄화층(708) 위에 제2 평탄화층(1040)을 추가로 형성한다. 제2 평탄화층(1040)은 상기 평탄화층(708)과 동일한 물질로 기판 전체를 덮도록 구성될 수 있다.A second planarization layer 1040 is further formed on the planarization layer 708 . The second planarization layer 1040 may be configured to cover the entire substrate with the same material as the planarization layer 708 .

상기 제2 평탄화층(1040) 위에 도 7을 참조하는 본 발명의 일 실시 예에서 설명된 발광 소자층(E/P)이 형성된다. 그리고 게이트 구동부(GIP)에 위치하는 서브-발광소자의 일 구성인 제1 전극(709)과 제1 연결전극(710)은 컨택홀을 통해 서로 연결된다. 제2 평탄화층(1040) 위에 형성되는 발광 소자층(E/P)의 구성은 도 7을 참조하는 본 발명의 일 실시 예와 동일하므로 이하 설명은 생략한다.The light emitting device layer E/P described in the embodiment of the present invention with reference to FIG. 7 is formed on the second planarization layer 1040 . In addition, the first electrode 709 and the first connection electrode 710 , which are one component of the sub-light emitting device positioned in the gate driver GIP, are connected to each other through a contact hole. Since the configuration of the light emitting device layer E/P formed on the second planarization layer 1040 is the same as that of the embodiment of the present invention with reference to FIG. 7 , a description thereof will be omitted.

도 10을 참조하는 본 발명의 다른 실시 예에서 구동 소자층(D/P)과 발광 소자층(E/P)은 두 개의 평탄화층에 의해 서로 절연된다. 그 중 평탄화층(708)을 형성한 다음, 그 위에 제1 연결배선(710)을 형성하고 제2 평탄화층(1040) 위에 제1 전극(709)을 형성하면 제1 전극의 물질로 구성될 수 있는 각종 배선들, 예를 들어 공통 전원 배선(VSS)과 캐소드 전극인 제2 전극(711)을 서로 연결시키는 공통 전극 연결배선(730),과 제 1 연결배선(710)을 서로 다른 층에 형성할 수 있어 단락의 문제를 원천 해결할 수 있다. In another embodiment of the present invention with reference to FIG. 10 , the driving device layer D/P and the light emitting device layer E/P are insulated from each other by two planarization layers. Among them, if the planarization layer 708 is formed, the first connection wiring 710 is formed thereon, and the first electrode 709 is formed on the second planarization layer 1040, it can be composed of the material of the first electrode. Various wirings, for example, the common electrode connection wiring 730 and the first connection wiring 710 connecting the common power supply wiring (VSS) and the second electrode 711 that are the cathode electrode to each other are formed on different layers. By doing this, the problem of short circuits can be solved at the source.

더불어, 게이트 구동부(GIP)로부터 구동 소자 영역(D/A)으로 신호를 인가하는 각종 배선들을 평탄화층(708) 및 제2 평탄화층(1040)에 분산하여 설계할 수 있어 설계의 자유도를 높일 수 있는 장점도 있다.In addition, various wirings for applying a signal from the gate driver GIP to the driving element region D/A can be distributed in the planarization layer 708 and the second planarization layer 1040 to increase the design freedom. There are also advantages.

이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100, 200, 300: 전계 발광 표시장치
110: 영상처리부
120: 타이밍 컨트롤러
130: 데이터 드라이버
140: 게이트 드라이버
150: 표시패널
160: 화소
220,610: 게이트라인
230,611: 데이터라인
240: 스위칭 트랜지스터
250: 구동트랜지스터
260: 보상회로
270: 발광 소자
SUB: 기판
D/A: 구동 소자 영역
E/A: 발광 소자 영역
GIP: 게이트 구동회로부
L/A: 링크 배선 영역
sub-D/A: 서브-구동 소자 영역
710: 제1 연결 전극
702: 버퍼층
703: 활성층
704: 게이트 절연층
706: 층간 절연층
708: 평탄화 층
709: 제1 전극
EL: 발광층
711: 제2 전극
BK: 뱅크층
PAS1, PAS2: 제1 무기 봉지층, 제2 무기 봉지층
PCL: 유기 봉지층
720: 공통 전원 배선(VSS)
730: 공통전극 연결 배선
1010: 제2 층간 절연층
1020: 소스/드레인 연결전극
1030: 제2 연결 전극
1040: 제2 평탄화 층
1050: 제2 공통전극 연결 배선100, 200, 300: electroluminescent display device
110: image processing unit
120: timing controller
130: data driver
140: gate driver
150: display panel
160: pixel
220,610: gate line
230,611: data line
240: switching transistor
250: drive transistor
260: compensation circuit
270: light emitting element
SUB: Substrate
D/A: driving element area
E/A: light emitting element area
GIP: Gate driving circuit part
L/A: Link wiring area
sub-D/A: sub-drive element area
710: first connection electrode
702: buffer layer
703: active layer
704: gate insulating layer
706: interlayer insulating layer
708: planarization layer
709: first electrode
EL: light emitting layer
711: second electrode
BK: bank floor
PAS1, PAS2: first inorganic encapsulation layer, second inorganic encapsulation layer
PCL: organic encapsulation layer
720: common power wiring (VSS)
730: common electrode connection wiring
1010: second interlayer insulating layer
1020: source / drain connection electrode
1030: second connection electrode
1040: second planarization layer
1050: second common electrode connection wiring

Claims

a substrate;
a driving element region formed on the substrate and having a plurality of driving elements arranged in a matrix;
A light emitting device including a first electrode corresponding to the driving device and electrically connected to each other, a second electrode corresponding to the first electrode, and a light emitting layer disposed between the first electrode and the second electrode is arranged in a matrix, comprising a light emitting device region in which
An area of the light emitting element region is larger than an area of the driving element region.

A substrate comprising: a substrate including a driving element region in which a plurality of driving elements are arranged in a matrix and a peripheral region surrounding the driving element region;
Light emitting devices including a first electrode corresponding to the driving device and electrically connected to each other, a second electrode corresponding to the first electrode, and a light emitting layer disposed between the first electrode and the second electrode are arranged in a matrix A light emitting display device, wherein a light emitting element region overlaps the driving element region and the peripheral region.

The light emitting display device according to claim 1 or 2, wherein the driving element region completely overlaps the light emitting element region.

3. The sub-drive element region according to claim 1 or 2, wherein the driving element region has a matrix arrangement in which a plurality of gate lines and a plurality of data lines intersecting the gate lines intersect each other, and the sub-drive element region is arranged in a matrix. The light emitting display device, characterized in that the driving element is disposed in each region.

The light emitting display device of claim 3 , wherein the peripheral region includes a driving circuit unit providing a driving signal to the driving element, and the light emitting element region overlaps the driving circuit unit.

The light emitting display device according to claim 1 or 2, wherein the light emitting element that does not overlap the driving element region is connected to the driving element in the driving element region by a first connection electrode.

The light emitting display device of claim 2 , wherein the light emitting device overlapping the peripheral region is connected to the driving device in the driving device region by a first connection electrode.

The light emitting display device of claim 6 , wherein the first connection electrode is formed of the same material as the first electrode on the same layer.

The light emitting display device according to claim 1 or 2, wherein the driving element positioned at the outermost portion of the driving element region and the light emitting element positioned at the outermost portion of the light emitting element region do not overlap each other.

The light emitting display device as claimed in claim 9 , wherein the pixel columns positioned at the outermost part of the light emitting device area alternate with each other in a pixel unit and overlap or do not overlap with the driving device area.

The light emitting display device of claim 7 , wherein the first connection electrode is positioned to cross the light emitting device area and the peripheral area.

The method of claim 6, wherein an insulating layer is interposed between the driving device region and the light emitting device region, and the first connection electrode is disposed above or below the insulating layer to electrically connect the driving device and the light emitting device to each other. A light emitting display device, characterized in that.

The light emitting display device of claim 12 , wherein one side of the first connection electrode is connected to the first electrode and the other side is connected to one electrode of the driving element.

The light emitting display device according to claim 1 or 2, wherein the number of the light emitting elements included in the light emitting element region is greater than the number of driving elements included in the driving element region.

The light emitting display device according to claim 1 or 2, wherein the number of the light emitting elements included in the light emitting element region is the same as the number of the driving elements included in the driving element region, and a one-to-one correspondence with each other.

15 . The method of claim 14 , wherein the number of light emitting elements greater than or equal to the number of the driving elements included in the driving element region constitutes an additional light emitting element column, and each of the light emitting elements constituting the additional light emitting element column without overlapping the driving element region is electrically connected to the driving element constituting the driving element region.

The light emitting display device according to claim 16, wherein the driving element connected to each of the light emitting elements included in the additional light emitting element column is further connected to the corresponding light emitting element.

The light emitting display device according to claim 1 or 2, wherein the light emitting display device is selected from an organic electroluminescent display (OLED), an inorganic electroluminescent display (inorganic EL), and a light emitting diode (LED) display. .

5. The light emitting display device according to claim 4, wherein a width of the sub-driving element region in which the driving element is formed is narrower at an edge than a central portion of the driving element region.

The light emitting display device of claim 12 , wherein the insulating layer is a plurality of planarization layers formed of an organic layer, and the first connection electrode and the first electrode are disposed on different planarization layers.