KR102602171B1 - Electroluminesence display - Google Patents

Electroluminesence display Download PDF

Info

Publication number
KR102602171B1
KR102602171B1 KR1020180168073A KR20180168073A KR102602171B1 KR 102602171 B1 KR102602171 B1 KR 102602171B1 KR 1020180168073 A KR1020180168073 A KR 1020180168073A KR 20180168073 A KR20180168073 A KR 20180168073A KR 102602171 B1 KR102602171 B1 KR 102602171B1
Authority
KR
South Korea
Prior art keywords
pad
switching element
electrode
layer
display area
Prior art date
Application number
KR1020180168073A
Other languages
Korean (ko)
Other versions
KR20200078829A (en
Inventor
이동주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180168073A priority Critical patent/KR102602171B1/en
Publication of KR20200078829A publication Critical patent/KR20200078829A/en
Application granted granted Critical
Publication of KR102602171B1 publication Critical patent/KR102602171B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원은 터치 패널 일체형 전계 발광 표시장치에 관한 것이다. 본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 터치 전극, 검사용 패드 그리고 스위칭 소자를 포함한다. 기판은, 표시 영역과 표시 영역을 둘러싸는 비 표시 영역을 포함한다. 터치 전극은, 표시 영역 내의 발광 소자 위에 배치된다. 검사용 패드는, 비 표시 영역에 배치되며, 발광 소자와 터치 전극에 연결된다. 스위칭 소자는, 비 표시 영역에 배치되며, 검사용 패드를 발광 소자와 터치 전극 중 어느 하나에 선택적으로 연결한다.This application relates to a touch panel-integrated electroluminescent display device. An electroluminescent display device according to an embodiment of the present application includes a substrate, a touch electrode, an inspection pad, and a switching element. The substrate includes a display area and a non-display area surrounding the display area. The touch electrode is disposed on the light emitting element within the display area. The inspection pad is disposed in the non-display area and is connected to the light emitting element and the touch electrode. The switching element is disposed in the non-display area and selectively connects the inspection pad to one of the light emitting element and the touch electrode.

Description

전계 발광 표시장치{ELECTROLUMINESENCE DISPLAY}ELECTROLUMINESENCE DISPLAY}

본 출원은 전계 발광 표시장치에 관한 것이다. 특히, 본 출원은 터치 전극과 표시 영역의 검사를 위한 패드들을 공용으로 사용함으로써 비 표시 영역의 면적을 줄인 협-베젤 구조를 갖고 터치층을 함께 구비한 전계 발광 표시장치에 관한 것이다.This application relates to an electroluminescent display device. In particular, the present application relates to an electroluminescent display device having a narrow-bezel structure that reduces the area of the non-display area by common use of touch electrodes and pads for inspecting the display area, and including a touch layer.

표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.Among display devices, electroluminescent displays are self-luminous, have excellent viewing angles and contrast ratios, do not require a separate backlight, can be lightweight and thin, and have advantages in low power consumption. In particular, among electroluminescent display devices, organic light emitting display devices have the advantages of being capable of driving at low direct current voltages, fast response speeds, and low manufacturing costs.

전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exiton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.An electroluminescent display device includes a plurality of electroluminescent diodes. An electroluminescent diode includes an anode electrode, a light-emitting layer formed on the anode electrode, and a cathode electrode formed on the light-emitting layer. When a high potential voltage is applied to the anode electrode and a low potential voltage is applied to the cathode electrode, holes are moved to the anode electrode and electrons are moved to the cathode electrode, respectively, to the light emitting layer. When holes and electrons combine in the light-emitting layer, excitons are formed during the excitation process, and light is generated due to the energy from the excitons. An electroluminescent display device displays images by electrically controlling the amount of light generated from the light-emitting layer of a plurality of electroluminescent diodes individually divided by banks.

또한, 표시 장치에 터치 입력 패널을 내장하여 초박형으로 입력 수단을 구비한 표시장치의 개발이 요구되고 있다. 전계 발광 표시장치는 초박형으로 구현할 수 있으므로, 터치 패널을 내장하거나 일체형으로 제조하는 경우 매우 다양한 분야에 적용할 수 있어 각광을 받고 있다. 터치 일체형 표시장치의 경우, 터치 인식용 패드 단자와 표시 패널용 패드 단자가 함께 배치되는 관계로, 베젤 영역을 줄이는 데 한계가 있다.In addition, there is a demand for the development of an ultra-thin display device equipped with an input means by embedding a touch input panel in the display device. Since electroluminescent displays can be implemented in an ultra-thin form, they are attracting attention as they can be applied to a wide variety of fields when a touch panel is built in or manufactured as an integrated device. In the case of a touch-integrated display device, there is a limit to reducing the bezel area because the pad terminal for touch recognition and the pad terminal for the display panel are placed together.

본 출원은 전계 발광 표시장치를 제공함에 있어서, 협-베젤 구조를 달성하는 것을 기술적 과제로 한다. 본 출원은 터치 전극과 화소 구동 전극을 검사하는 패드를 공용으로 사용하되, 스위칭 소자를 이용하여 선택적으로 터치 전극 검사와 화소 구동 전극 검사를 교대로 수행함으로써, 검사용 패드의 공간을 줄여 협-베젤 구조를 갖는 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.In providing an electroluminescent display device, the technical task of this application is to achieve a narrow-bezel structure. In this application, the pad for inspecting the touch electrode and the pixel driving electrode is commonly used, but the touch electrode inspection and the pixel driving electrode inspection are selectively performed alternately using a switching element, thereby reducing the space of the inspection pad and narrowing the bezel. A technical task is to provide an electroluminescent display device having a structure.

본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 터치 전극, 검사용 패드 그리고 스위칭 소자를 포함한다. 기판은, 표시 영역과 표시 영역을 둘러싸는 비 표시 영역을 포함한다. 터치 전극은, 표시 영역 내의 발광 소자 위에 배치된다. 검사용 패드는, 비 표시 영역에 배치되며, 발광 소자와 터치 전극에 연결된다. 스위칭 소자는, 비 표시 영역에 배치되며, 검사용 패드를 발광 소자와 터치 전극 중 어느 하나에 선택적으로 연결한다.An electroluminescent display device according to an embodiment of the present application includes a substrate, a touch electrode, an inspection pad, and a switching element. The substrate includes a display area and a non-display area surrounding the display area. The touch electrode is disposed on the light emitting element within the display area. The inspection pad is disposed in the non-display area and is connected to the light emitting element and the touch electrode. The switching element is disposed in the non-display area and selectively connects the inspection pad to one of the light emitting element and the touch electrode.

일례로, 스위칭 소자는, 제1 스위칭 소자 및 제2 스위칭 소자를 구비한다. 제1 스위칭 소자는, 발광 소자와 검사용 패드를 연결한다. 제2 스위칭 소자는, 터치 전극과 검사용 패드를 연결한다. 또한, 제1 활성 신호 패드, 제2 활성 신호 패드, 공통 연결 배선, 제1 연결 배선 및 제2 연결 배선을 더 포함한다. 제1 활성 신호 패드는, 제1 스위칭 소자에 연결된다. 제2 활성 신호 패드는, 제2 스위칭 소자에 연결된다. 공통 연결 배선은, 제1 스위칭 소자와 제2 스위칭 소자를 검사용 패드에 연결한다. 제1 연결 배선은, 제1 스위칭 소자와 발광 소자를 연결한다. 제2 연결 배선은, 제2 스위칭 소자와 터치 전극을 연결한다.For example, the switching element includes a first switching element and a second switching element. The first switching element connects the light emitting element and the inspection pad. The second switching element connects the touch electrode and the inspection pad. In addition, it further includes a first active signal pad, a second active signal pad, a common connection wire, a first connection wire, and a second connection wire. The first active signal pad is connected to the first switching element. The second active signal pad is connected to the second switching element. The common connection wire connects the first switching element and the second switching element to the inspection pad. The first connection wire connects the first switching element and the light emitting element. The second connection wire connects the second switching element and the touch electrode.

일례로, 검사용 패드, 제1 활성 신호 패드 및 제2 활성 신호 패드는, 비 표시 영역에서 서로 인접하여 배치된다.For example, the inspection pad, the first active signal pad, and the second active signal pad are arranged adjacent to each other in the non-display area.

일례로, 제1 스위칭 소자는, 제1 활성 신호 패드에 연결된 제1 게이트 전극, 검사용 패드에 연결된 제1 소스 전극, 그리고 제1 연결 배선에 연결된 제1 드레인 전극을 포함한다. 제2 스위칭 소자는, 제2 활성 신호 패드에 연결된 제2 게이트 전극, 검사용 패드에 연결된 제2 소스 전극, 그리고 제2 연결 배선에 연결된 제2 드레인 전극을 포함한다.For example, the first switching element includes a first gate electrode connected to a first active signal pad, a first source electrode connected to a test pad, and a first drain electrode connected to a first connection wire. The second switching element includes a second gate electrode connected to a second active signal pad, a second source electrode connected to a test pad, and a second drain electrode connected to a second connection wire.

일례로, 발광 소자는, 화소 구동 전극, 발광층 및 공통 전극을 포함한다. 화소 구동 전극은, 표시 영역 내에 매트릭스 방식으로 배치된다. 발광층은, 화소 구동 전극 위에 적층된다. 공통 전극은, 발광층 위에 적층된다. 또한, 봉지층 및 상부 보호막을 더 포함한다. 봉지층은, 공통 전극 위에 적층된다. 상부 보호막은, 봉지층 위에 적층된다. 터치 전극은, 상부 보호막 위에 적층된다.For example, the light emitting element includes a pixel driving electrode, a light emitting layer, and a common electrode. The pixel drive electrodes are arranged in a matrix manner within the display area. The light emitting layer is laminated on the pixel driving electrode. The common electrode is laminated on the light emitting layer. In addition, it further includes an encapsulation layer and an upper protective film. The encapsulation layer is laminated on the common electrode. The upper protective film is laminated on the encapsulation layer. The touch electrode is laminated on the upper protective film.

일례로, 터치 전극은, 기판 위에서 제1 방향으로 진행하는 제1 터치 전극층, 제1 터치 전극층을 덮는 유전막, 유전막 위에서 제1 방향과 다른 제2 방향으로 진행하는 제2 터치 전극층을 포함한다.For example, the touch electrode includes a first touch electrode layer extending in a first direction on a substrate, a dielectric layer covering the first touch electrode layer, and a second touch electrode layer extending in a second direction different from the first direction on the dielectric layer.

일례로, 비 표시 영역에 배치되며 표시 영역을 둘러싸는 댐 구조체를 더 포함한다. 검사용 패드는, 댐 구조체 외부에 배치된다.For example, it is disposed in the non-display area and further includes a dam structure surrounding the display area. The inspection pad is placed outside the dam structure.

일례로, 구동 신호 입력 패드와 터치 신호 입력 패드를 더 포함한다. 구동 신호 입력 패드는, 발광 소자에 연결되며 검사용 패드와 인접하여 배치된다. 터치 신호 입력 패드는, 터치 전극에 연결되며 구동 신호 입력 패드와 인접하여 배치된다.For example, it further includes a driving signal input pad and a touch signal input pad. The driving signal input pad is connected to the light emitting element and is disposed adjacent to the inspection pad. The touch signal input pad is connected to the touch electrode and is disposed adjacent to the driving signal input pad.

또한, 본 출원에 의한 전계 발광 표시장치는, 표시 영역과 비 표시 영역을 포함한다. 표시 영역은, 화소 전극 및 터치 전극을 구비한다. 비 표시 영역은, 검사 패드 및 선택 수단을 구비한다. 선택 수단은, 검사 패드를 화소 전극 및 터치 전극 중 어느 하나와 연결한다.Additionally, the electroluminescence display device according to the present application includes a display area and a non-display area. The display area includes pixel electrodes and touch electrodes. The non-display area is provided with an inspection pad and selection means. The selection means connects the test pad with one of the pixel electrode and the touch electrode.

일례로, 선택 수단은, 제1 기간 동안 검사 패드를 화소 전극과 연결한다. 제1 기간과 다른 제2 기간 동안 검사 패드를 터치 전극과 연결한다.In one example, the selection means connects the test pad with the pixel electrode for a first period of time. The test pad is connected to the touch electrode during a second period that is different from the first period.

일례로, 제1 기간 동안 검사 패드에는 화소 전극 검사 신호가 인가된다. 제2 기간 동안 검사 패드에는 터치 전극 검사 신호가 인가된다.For example, a pixel electrode inspection signal is applied to the inspection pad during the first period. During the second period, a touch electrode test signal is applied to the test pad.

일례로, 선택 수단은, 제1 활성 신호 패드, 제2 활성 신호 패드, 제1 스위칭 소자 및 제2 스위칭 소자를 포함한다. 제1 스위칭 소자는 화소 전극과 검사 패드를 연결한다. 제2 스위칭 소자는 터치 전극과 검사 패드를 연결한다. 제1 활성 신호 패드는 제1 스위칭 소자에 연결된다. 제2 활성 신호 패드는 제2 스위칭 소자에 연결된다.In one example, the selection means includes a first active signal pad, a second active signal pad, a first switching element and a second switching element. The first switching element connects the pixel electrode and the inspection pad. The second switching element connects the touch electrode and the test pad. The first active signal pad is connected to the first switching element. The second active signal pad is connected to the second switching element.

일례로, 제1 활성 신호 패드에 활성 신호가 인가되는 제1 기간 동안, 제1 스위칭 소자는 검사 패드에 인가되는 신호를 화소 전극에 전달한다. 제2 활성 신호 패드에 활성 신호가 인가되는 제2 기간 동안, 제2 스위칭 소자는 검사 패드에 인가되는 신호를 터치 전극에 전달한다.For example, during the first period in which an active signal is applied to the first active signal pad, the first switching element transmits the signal applied to the test pad to the pixel electrode. During the second period in which the active signal is applied to the second active signal pad, the second switching element transmits the signal applied to the test pad to the touch electrode.

일례로, 제1 기간은 제2 기간과 중첩되지 않는다.In one example, the first period does not overlap with the second period.

일례로, 제1 기간 동안, 제1 활성 신호 패드에는 제1 스위칭 소자를 활성화하는 제1 활성 신호가 인가되고, 검사 패드에는 화소 전극 검사 신호가 인가된다. 제2 기간 동안, 제2 활성 신호 패드에는 제2 스위칭 소자를 활성화하는 제2 활성 신호가 인가되고, 검사 패드에는 터치 전극 검사 신호가 인가된다.For example, during the first period, a first activation signal activating the first switching element is applied to the first activation signal pad, and a pixel electrode inspection signal is applied to the inspection pad. During the second period, a second activation signal for activating the second switching element is applied to the second active signal pad, and a touch electrode inspection signal is applied to the inspection pad.

본 출원에 따른 전계 발광 표시장치는 터치 전극 검사용 패드와 화소 전극 검사용 패드를 공용으로 사용함으로써 패드의 개수를 절반으로 감소할 수 있다. 따라서, 패드들이 배치되는 비 표시 영역의 면적을 최소화할 수 있어, 협-베젤 구조를 달성하는 데 용이하다.The electroluminescent display device according to the present application can reduce the number of pads by half by using the touch electrode inspection pad and the pixel electrode inspection pad in common. Accordingly, the area of the non-display area where the pads are arranged can be minimized, making it easy to achieve a narrow-bezel structure.

위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present application mentioned above, other features and advantages of the present application are described below, or can be clearly understood by those skilled in the art from such description and description.

도 1은 본 출원에 의한 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 화소 구동층과 터치 전극층이 검사용 패드와 연결되는 구조를 나타내는 평면도이다.
도 3은 본 출원의 일 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 I-I'를 따라 도시한 단면도이다.
도 4a 내지 4c는 본 출원의 일 실시 예에 의한 전계 발광 표시장치에서 검사용 패드의 형상을 나타내는 평면도들이다.
도 5는 본 출원의 일 실시 예에 의한 전계 발광 표시장치에서 검사용 패드의 적층 구조를 나타내는 단면도이다.
1 is a plan view showing an electroluminescence display device according to the present application.
Figure 2 is a plan view showing a structure in which a pixel driving layer and a touch electrode layer are connected to an inspection pad in an electroluminescence display device according to a preferred embodiment of the present application.
FIG. 3 is a cross-sectional view taken along line II' of FIG. 1 showing the structure of an electroluminescent display device according to an embodiment of the present application.
4A to 4C are plan views showing the shape of an inspection pad in an electroluminescence display device according to an embodiment of the present application.
Figure 5 is a cross-sectional view showing a stacked structure of an inspection pad in an electroluminescent display device according to an embodiment of the present application.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present application and methods for achieving them will become clear by referring to examples described in detail below along with the accompanying drawings. However, the present application is not limited to the examples disclosed below and will be implemented in various different forms, and only the examples of the present application ensure that the disclosure of the present application is complete, and are commonly used in the technical field to which the invention of the present application pertains. It is provided to fully inform those with knowledge of the scope of the invention, and the invention of this application is only defined by the scope of the claims.

본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining an example of the present application are illustrative, and the present application is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing examples of the present application, if it is determined that detailed descriptions of related known technologies may unnecessarily obscure the gist of the present application, the detailed descriptions will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present application.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, “at least one of the first, second, and third items” means each of the first, second, or third items, as well as two of the first, second, and third items. It can mean a combination of all items that can be presented from more than one.

본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various examples of the present application can be combined or combined with each other partially or entirely, and various technological interconnections and operations are possible, and each example can be implemented independently of each other or together in a related relationship. .

이하에서는 본 출원에 따른 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of an electroluminescent display device according to the present application will be described in detail with reference to the attached drawings. In adding reference numerals to components in each drawing, identical components may have the same reference numerals as much as possible even if they are shown in different drawings.

도 1은 본 출원에 의한 전계 발광 표시장치를 나타내는 평면도이다. 도 1을 참조하면, 본 출원에 의한 전계 발광 표시장치는 기판(SUB), 화소(P), 화소 어레이 층(120), 터치 전극층(150), 공통 전원 배선(CPL), 게이트 구동 회로(200), 댐 구조체(DM) 및 구동부(PP, 200, 300)를 포함할 수 있다.1 is a plan view showing an electroluminescence display device according to the present application. Referring to FIG. 1, the electroluminescent display device according to the present application includes a substrate (SUB), a pixel (P), a pixel array layer 120, a touch electrode layer 150, a common power line (CPL), and a gate driving circuit 200. ), a dam structure (DM), and a driving unit (PP, 200, 300).

기판(SUB)은 베이스 기판(또는 베이스층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 특히, 폴더블 표시장치의 경우, 유연성이 우수한 플라스틱 재질로 형성하는 것이 바람직하다. 하지만, 유리 재질이더라도, 초박형으로 형성하여 폴더블 표시장치를 구현할 수 있다.The substrate (SUB) is a base substrate (or base layer) and includes a plastic material or a glass material. In particular, in the case of a foldable display device, it is desirable to make it from a plastic material with excellent flexibility. However, even if it is made of glass, a foldable display device can be implemented by forming it into an ultra-thin shape.

일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비 사각 형태를 가질 수 있다. 여기서, 비 사각 형태를 갖는 기판(SUB)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.The substrate SUB according to one example may have a square shape in plan, a square shape in which each corner is rounded with a constant radius of curvature, or a non-square shape with at least six sides. Here, the substrate SUB having a non-rectangular shape may include at least one protrusion or at least one notch portion.

일 예에 따른 기판(SUB)은 표시 영역(AA)과 비 표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 영역에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비 사각 형태를 가질 수 있다. 여기서, 비 사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.The substrate SUB according to one example may be divided into a display area AA and a non-display area IA. The display area AA is provided in the middle area of the substrate SUB and may be defined as an area for displaying an image. The display area AA according to one example may have a rectangular shape in plan, a rectangular shape in which each corner is rounded to have a constant radius of curvature, or a non-rectangular shape with at least six sides. Here, the display area AA having a non-rectangular shape may include at least one protrusion or at least one notch.

비 표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비 표시 영역(IA)은 기판(SUB)의 제1 가장자리에 마련된 제1 비 표시 영역(IA1), 제1 비 표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비 표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비 표시 영역(IA3), 및 제3 비 표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비 표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비 표시 영역(IA1)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제2 비 표시 영역(IA2)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제3 비 표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비 표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.The non-display area IA is provided at an edge area of the substrate SUB to surround the display area AA, and may be defined as an area in which an image is not displayed or a peripheral area. The non-display area (IA) according to an example includes a first non-display area (IA1) provided on the first edge of the substrate (SUB), and a second edge of the substrate (SUB) parallel to the first non-display area (IA1). A second non-display area (IA2), a third non-display area (IA3) provided on the third edge of the substrate SUB, and a fourth non-display area provided on the fourth edge of the substrate SUB parallel to the third non-display area. It may include an area (IA4). For example, the first non-display area IA1 is the upper (or lower) edge area of the substrate SUB, the second non-display area IA2 is the lower (or upper) edge area of the substrate SUB, and the third non-display area IA1 is the upper (or upper) edge area of the substrate SUB. The non-display area (IA3) may be the left (or right) edge area of the substrate (SUB), and the fourth non-display area (IA4) may be the right (or left) edge area of the substrate (SUB), but is not necessarily limited thereto. No.

화소(P)는 기판(SUB)의 표시 영역(AA) 상에 마련될 수 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 배선(SL), 데이터 배선(DL), 화소 구동 전원 배선(PL)에 의해 정의될 수 있다.The pixel P may be provided on the display area AA of the substrate SUB. According to one example, a plurality of pixels P may be arranged in a matrix array and may be arranged in the display area AA of the substrate SUB. A pixel (P) may be defined by a scan line (SL), a data line (DL), and a pixel driving power line (PL).

스캔 배선(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수의 스캔 배선(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.The scan lines SL extend long along the first direction (X) and are arranged at regular intervals along the second direction (Y) that intersects the first direction (X). The display area AA of the substrate SUB includes a plurality of scan lines SL parallel to the first direction X and spaced apart from each other along the second direction Y. Here, the first direction (X) may be defined as the horizontal direction of the substrate (SUB), and the second direction (Y) may be defined as the vertical direction of the substrate (SUB), but is not necessarily limited thereto and is defined in the opposite direction. It could be.

데이터 배선(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수의 데이터 배선(DL)을 포함한다.The data line DL extends long along the second direction (Y) and is arranged at regular intervals along the first direction (X). The display area AA of the substrate SUB includes a plurality of data lines DL parallel to the second direction Y and spaced apart from each other along the first direction X.

화소 구동 전원 배선(PL)은 데이터 배선(DL)과 나란하도록 기판(SUB) 상에 배치된다. 기판(SUB)의 표시 영역(AA)은 데이터 배선(DL)과 나란한 복수의 화소 구동 전원 배선(PL)을 포함한다. 선택적으로, 화소 구동 전원 배선(PL)은 스캔 배선(SL)과 나란하도록 배치될 수도 있다.The pixel driving power line PL is disposed on the substrate SUB to be parallel to the data line DL. The display area AA of the substrate SUB includes a plurality of pixel driving power lines PL parallel to the data lines DL. Optionally, the pixel driving power line PL may be arranged parallel to the scan line SL.

일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 화소를 더 포함할 수 있다.The pixel P according to one example may be arranged to have a stripe structure on the display area AA. In this case, one unit pixel may include a red pixel, a green pixel, and a blue pixel, and one unit pixel may further include a white pixel.

다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 화소, 적어도 2개의 녹색 화소, 및 적어도 하나의 청색 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 화소, 2개의 녹색 화소, 및 하나의 청색 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.The pixel P according to another example may be arranged to have a pentile structure on the display area AA. In this case, one unit pixel may include at least one red pixel, at least two green pixels, and at least one blue pixel arranged in a planar polygonal shape. For example, one unit pixel with a pentile structure may be arranged so that one red pixel, two green pixels, and one blue pixel have an octagonal shape on a two-dimensional surface, and in this case, the blue pixel is relatively the largest. It may have a large aperture area (or light emitting area), and the green pixel may have a relatively small aperture area.

화소(P)는 스캔 배선(SL)과 데이터 배선(DL) 및 화소 구동 전원 배선(PL)에 전기적으로 연결된 화소 회로(PC), 및 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.The pixel (P) includes a pixel circuit (PC) electrically connected to the scan wire (SL), data wire (DL), and pixel driving power wire (PL), and a light emitting element (ED) electrically connected to the pixel circuit (PC). It can be included.

화소 회로(PC)는 인접한 적어도 하나의 스캔 배선(SL)으로부터 공급되는 스캔 신호에 응답하여 인접한 데이터 배선(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 배선(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.The pixel circuit (PC) generates a light emitting element (ED) from the pixel driving power line (PL) based on the data voltage supplied from the adjacent data line (DL) in response to the scan signal supplied from the at least one adjacent scan line (SL). Controls the current (Ied) flowing through.

일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 배선(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 커패시터를 포함할 수 있다.The pixel circuit (PC) according to one example may include at least two thin film transistors and one capacitor. For example, the pixel circuit (PC) according to one example drives a driving thin film transistor that supplies a data current (Ied) based on a data voltage to the light emitting element (ED), and a data voltage supplied from the data line (DL). It may include a switching thin film transistor that supplies the thin film transistor, and a capacitor that stores the gate-source voltage of the driving thin film transistor.

다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 배선(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.A pixel circuit (PC) according to another example may include at least three thin film transistors and at least one capacitor. For example, the pixel circuit (PC) according to one example may include a current supply circuit, a data supply circuit, and a compensation circuit according to the operation (or function) of each of at least three thin film transistors. Here, the current supply circuit may include a driving thin film transistor that supplies a data current (Ied) based on the data voltage to the light emitting device (ED). The data supply circuit may include at least one switching thin film transistor that supplies the data voltage supplied from the data line DL to the current supply circuit in response to at least one scan signal. The compensation circuit may include at least one compensation thin film transistor that compensates for changes in characteristic values (threshold voltage and/or mobility) of the driving thin film transistor in response to at least one scan signal.

발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 배선(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 배선(CPL)으로 흐를 수 있다.The light emitting element (ED) emits light by the data current (Ied) supplied from the pixel circuit (PC) and emits light with a brightness corresponding to the data current (Ied). In this case, the data current Ied may flow from the pixel driving power line PL to the common power line CPL through the driving thin film transistor and the light emitting element ED.

일 예에 따른 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(또는 제 1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층, 및 발광층에 전기적으로 연결된 공통 전극(또는 제 2 전극 혹은 캐소드)(CE)을 포함할 수 있다.The light emitting device (ED) according to one example includes a pixel driving electrode (or first electrode or anode) electrically connected to the pixel circuit (PC), a light emitting layer formed on the pixel driving electrode, and a common electrode (or a first electrode) electrically connected to the light emitting layer. 2 electrode or cathode) (CE).

공통 전원 배선(CPL)은 기판(SUB)의 비 표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극(CE)과 전기적으로 연결된다. 일 예에 따른 공통 전원 배선(CPL)은 일정한 배선 폭을 가지면서 기판(SUB)의 표시 영역(IA)에 인접한 제2 내지 제4 비 표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비 표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 배선(CPL)의 일단은 제1 비 표시 영역(IA1)의 일측 상에 배치되고, 공통 전원 배선(CPL)의 타단은 제1 비 표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전원 배선(CPL)의 일단과 타단 사이는 제2 내지 제4 비 표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 배선(CPL)은 평면적으로 기판(SUB)의 제1 비 표시 영역(IA1)에 해당하는 일측이 개구된 '∩'자 형태를 가질 수 있다.The common power line CPL is disposed on the non-display area IA of the substrate SUB and is electrically connected to the common electrode CE disposed on the display area AA. The common power wiring (CPL) according to an example has a constant wiring width and is disposed along the second to fourth non-display areas (IA2, IA3, IA4) adjacent to the display area (IA) of the substrate (SUB), It surrounds the remaining portion except for a portion of the display area (AA) adjacent to the first non-display area (IA1) of (SUB). One end of the common power line (CPL) may be disposed on one side of the first non-display area (IA1), and the other end of the common power line (CPL) may be disposed on the other side of the first non-display area (IA1). Additionally, the area between one end and the other end of the common power line (CPL) may be arranged to surround the second to fourth non-display areas (IA2, IA3, IA4). Accordingly, the common power line CPL according to one example may have a '∩' shape with one side open corresponding to the first non-display area IA1 of the substrate SUB in plan view.

화소(P)들은 여러 박막층들이 적층되어 이루어진다. 화소 어레이 층(120)은 화소(P)에 포함된 구성 요소들이 형성되는 박막층들을 포함한다. 화소 어레이 층(120)의 상세 구조에 대해서는 도 3을 참조한 설명에서 후술한다.Pixels (P) are made by stacking several thin film layers. The pixel array layer 120 includes thin film layers in which components included in the pixel P are formed. The detailed structure of the pixel array layer 120 will be described later with reference to FIG. 3 .

도 1에 도시하지 않았으나, 화소 어레이 층(120) 위에는 봉지층이 적층되어 있다. 봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA) 및 공통 전원 배선(CPL)의 상부면과 측면을 둘러싸도록 형성할 수 있다. 한편, 봉지층은, 제1 비 표시 영역(IA1)에서는, 공통 전원 배선(CPL)의 일단과 타단을 노출할 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 및 복수의 무기막 사이의 유기막을 포함할 수 있다.Although not shown in FIG. 1, an encapsulation layer is stacked on the pixel array layer 120. The encapsulation layer may be formed on the substrate SUB to surround the top and side surfaces of the display area AA and the common power line CPL. Meanwhile, the encapsulation layer may expose one end and the other end of the common power line CPL in the first non-display area IA1. The encapsulation layer can prevent oxygen or moisture from penetrating into the light emitting element (ED) provided in the display area (AA). The encapsulation layer according to one example may include at least one inorganic film. An encapsulation layer according to another example may include a plurality of inorganic films and an organic film between the plurality of inorganic films.

터치 전극층(150)은 봉지층 위에 직접 형성된다. 이를 위해, 터치 전극층(150)을 형성하기에 앞서, 봉지층 위에 상부 보호막()을 먼저 형성할 수 있다. 터치 전극층(150)은 자기 정전 용량 방식(Self Capacitance Type)과 상호 정전 용량 방식(Mutual Capacitance Type)에 따라 구조에 차이가 있을 수 있다. 예를 들어, 자기 정전 용량 방식의 경우, 배선층, 절연층 및 전극층을 포함할 수 있다. 다른 예로, 상호 정전 용량 방식의 경우 제1 전극층, 절연층 및 제2 전극층을 포함할 수 있다.The touch electrode layer 150 is formed directly on the encapsulation layer. To this end, before forming the touch electrode layer 150, an upper protective film may first be formed on the encapsulation layer. The touch electrode layer 150 may have a different structure depending on the self capacitance type (Self Capacitance Type) and the mutual capacitance type (Mutual Capacitance Type). For example, in the case of the self-capacitance method, it may include a wiring layer, an insulating layer, and an electrode layer. As another example, in the case of a mutual capacitance method, it may include a first electrode layer, an insulating layer, and a second electrode layer.

본 출원의 실시 예에 따른 전계 발광 표시장치는 패드부(PP), 게이트 구동 회로(200), 구동 집적 회로(300) 및 검사 패드부(TEP)를 더 포함할 수 있다.The electroluminescent display device according to an embodiment of the present application may further include a pad portion (PP), a gate driving circuit 200, a driving integrated circuit 300, and a test pad portion (TEP).

패드부(PP)는 기판(SUB)의 비 표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드 및 복수의 제어 신호 입력 패드 등을 포함할 수 있다.The pad portion PP may include a plurality of pads provided in the non-display area IA of the substrate SUB. The pad portion PP according to an example includes a plurality of common power supply pads, a plurality of data input pads, a plurality of power supply pads, and a plurality of control signal input pads provided in the first non-display area IA1 of the substrate SUB. It may include etc.

게이트 구동 회로(200)는 기판(SUB)의 제3 비 표시 영역(IA3) 및/또는 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 배선들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비 표시 영역(IA3) 및/또는 제4 비 표시 영역(IA4)에 집적된다. 이러한 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 배선(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.The gate driving circuit 200 is provided in the third non-display area (IA3) and/or the fourth non-display area (IA4) of the substrate SUB and is connected one-to-one with the scan wires (SL) provided in the display area (AA). do. The gate driving circuit 200 is integrated into the third non-display area IA3 and/or fourth non-display area IA4 of the substrate SUB along with the manufacturing process of the pixel P, that is, the manufacturing process of the thin film transistor. . The gate driving circuit 200 generates a scan signal based on the gate control signal supplied from the driving integrated circuit 300 and outputs it in a certain order, thereby driving each of the plurality of scan lines SL in a certain order. The gate driving circuit 200 according to one example may include a shift register.

댐 구조체(DM)는 기판(SUB)의 제1 비 표시 영역(IA1), 제2 비 표시 영역(IA2), 제3 비 표시 영역(IA3) 및 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 댐 구조체(DM)는 공통 전원 배선(CPL)의 외측에 배치됨으로서 기판(200) 위에서 최 외각부에 위치할 수 있다. 패드부(PP)와 구동 집적 회로(300)은 댐 구조체(DM)의 외측 영역에 배치되는 것이 바람직하다.The dam structure DM is provided in the first non-display area IA1, the second non-display area IA2, the third non-display area IA3, and the fourth non-display area IA4 of the substrate SUB. (AA) It may have a closed curve structure surrounding the periphery. For example, the dam structure DM may be disposed outside the common power line CPL and thus may be located at the outermost portion of the substrate 200 . The pad portion PP and the driving integrated circuit 300 are preferably disposed in an outer area of the dam structure DM.

도 1에서는 댐 구조체(DM)가 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 댐 구조체(DM)는 공통 전원 배선(CPL)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 댐 구조체(DM)는 표시 영역(AA)과 게이트 구동 회로(200) 사이에 배치될 수 있다.Although Figure 1 illustrates the case where the dam structure (DM) is placed at the outermost edge, it is not limited to this. As another example, the dam structure DM may be disposed between the common power line CPL and the gate driving circuit 200. As another example, the dam structure DM may be disposed between the display area AA and the gate driving circuit 200.

구동 집적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(SUB)의 제1 비 표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 집적 회로(300)의 입력 단자들은 패드부(PP)에 전기적으로 연결되고, 구동 집적 회로(300)의 입력 단자들은 표시 영역(AA)에 마련된 복수의 데이터 배선(DL)과 복수의 화소 구동 전원 배선(PL)에 전기적으로 연결된다. 구동 집적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)에 공급한다.The driving integrated circuit 300 is mounted on the chip mounting area defined in the first non-display area IA1 of the substrate SUB through a chip mounting (or bonding) process. The input terminals of the driving integrated circuit 300 are electrically connected to the pad portion PP, and the input terminals of the driving integrated circuit 300 drive a plurality of data lines DL and a plurality of pixels provided in the display area AA. It is electrically connected to the power wiring (PL). The driving integrated circuit 300 receives various power sources, timing synchronization signals, and digital image data input from the display driving circuit unit (or host circuit) through the pad unit PP, and sends a gate control signal according to the timing synchronization signal. It generates and controls the operation of the gate driving circuit 200, and at the same time, digital image data is converted into an analog pixel data voltage and supplied to the corresponding data line DL.

검사 패드부(TEP)는 제1 비 표시 영역(IA1)에 배치될 수 있다. 특히, 구동 집적 회로(300) 주변에 배치하여, 제1 비 표시 영역(IA1)이 차지하는 면적을 최소화하는 것이 바람직하다. 검사 패드부(TEP)는 화소 어레이 층(120)과 터치 전극층(150)에 공통으로 연결되어 있다. 검사 패드부(TEP)에 대해 아래에서 상술한다.The test pad portion TEP may be disposed in the first non-display area IA1. In particular, it is desirable to minimize the area occupied by the first non-display area IA1 by placing it around the driving integrated circuit 300. The test pad portion (TEP) is commonly connected to the pixel array layer 120 and the touch electrode layer 150. The test pad portion (TEP) is described in detail below.

이하, 도 2를 참조하여, 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 화소 어레이 층과 터치 전극층이 검사 패드와 연결되는 구조에 대해 상세히 설명한다. 도 2는 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 화소 어레이 층과 터치 전극층이 검사 패드와 연결되는 구조를 나타내는 평면도이다.Hereinafter, with reference to FIG. 2, the structure in which the pixel array layer and the touch electrode layer are connected to the inspection pad in the electroluminescence display device according to the preferred embodiment of the present application will be described in detail. Figure 2 is a plan view showing a structure in which a pixel array layer and a touch electrode layer are connected to an inspection pad in an electroluminescence display device according to a preferred embodiment of the present application.

도 2를 참조하면, 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치는, 기판(SUB), 화소 어레이 층(120), 봉지층(130), 터치 전극층(150) 그리고 검사 패드부(TEP)를 포함한다. 기판(SUB), 화소 어레이 층(120), 봉지층(130) 그리고 터치 전극층(150)들은 앞에서 설명한 바와 동일하므로, 불필요한 설명은 생략한다.Referring to FIG. 2, the electroluminescent display device according to a preferred embodiment of the present application includes a substrate (SUB), a pixel array layer 120, an encapsulation layer 130, a touch electrode layer 150, and a test pad portion (TEP). Includes. Since the substrate (SUB), pixel array layer 120, encapsulation layer 130, and touch electrode layer 150 are the same as previously described, unnecessary description will be omitted.

기판(SUB) 위에 화소 어레이 층(120)이 형성된다. 화소 어레이 층(120)은, 스캔 배선(SL), 데이터 배선(DL), 화소 전원 배선(PL), 화소 구동 회로(PC) 및 발광 소자(ED)를 포함한다. 화소 어레이 층(120)에는 표시 영역(AA)이 포함되어 있다.A pixel array layer 120 is formed on the substrate SUB. The pixel array layer 120 includes a scan line (SL), a data line (DL), a pixel power line (PL), a pixel driving circuit (PC), and a light emitting element (ED). The pixel array layer 120 includes a display area AA.

화소 어레이 층(120) 위에는 봉지층(130)이 적층된다. 봉지층(130)은 발광 소자(ED)를 보호하기 위한 것이다. 봉지층(130) 위에는 터치 전극층(150)이 직접 형성되어 있다. 터치 전극층(150)은 터치 전극(TE)과 터치 배선(TL)을 포함한다. 터치 전극(TE)은 다수 개가 일정 간격을 두고 이격하며 표시 영역(AA)에 대응하여 매트릭스 방식으로 배치될 수 있다. 터치 배선(TL)은 각 터치 전극(TE)에 하나씩 배정되어 제1 비 표시 영역(IA1)으로 연장될 수 있다. 터치 배선(TL) 하나가 터치 전극(TE) 하나에 배치되어야 하므로, 터치 배선(TL)과 터치 전극(TE) 사이에는 절연막을 더 포함할 수 있다.An encapsulation layer 130 is stacked on the pixel array layer 120. The encapsulation layer 130 is intended to protect the light emitting device (ED). The touch electrode layer 150 is formed directly on the encapsulation layer 130. The touch electrode layer 150 includes a touch electrode (TE) and a touch wire (TL). A plurality of touch electrodes TE may be spaced apart at regular intervals and may be arranged in a matrix manner corresponding to the display area AA. One touch wire (TL) may be assigned to each touch electrode (TE) and extend into the first non-display area (IA1). Since one touch wire (TL) must be disposed on one touch electrode (TE), an insulating film may be further included between the touch wire (TL) and the touch electrode (TE).

검사 패드부(TEP)는 제1 비 표시 영역(IA1)에 배치될 수 있다. 검사 패드부(TEP)는 어레이 스위칭 소자(TAP), 터치 스위칭 소자(TTC), 제1 활성 신호 패드(E1), 제2 활성 신호 패드(E2) 및 검사 패드들(TP)을 포함한다.The test pad portion TEP may be disposed in the first non-display area IA1. The test pad unit (TEP) includes an array switching element (TAP), a touch switching element (TTC), a first active signal pad (E1), a second active signal pad (E2), and test pads (TP).

화소 어레이 층(120)에 배치된 데이터 배선(DL) 하나는 검사 패드(TP) 하나에 연결될 수 있다. 검사 패드(TP)에 검사 신호가 인가되면 데이터 배선(DL)을 통해 화소 어레이 층(120)에 배치된 화소 구동 전극으로 검사 신호가 인가되어 화소 상태를 확인할 수 있다.One data line DL disposed on the pixel array layer 120 may be connected to one test pad TP. When an inspection signal is applied to the inspection pad TP, the inspection signal is applied to the pixel driving electrode disposed on the pixel array layer 120 through the data line DL to check the pixel state.

검사 신호는 검사 공정에서만 사용하므로, 검사 공정 후에는 외부에서 검사 패드(TP)를 통해 신호가 인가되지 않는 것이 바람직하다. 따라서 검사 패드(TP)와 데이터 배선(DL) 사이에는 스위칭 소자가 배치되어 필요한 경우에만 검사 신호가 데이터 배선(DL)으로 전달되도록 하는 것이 바람직하다. 데이터 배선(DL)과 검사 패드(TP) 사이에는 어레이 스위칭 소자(TAP)가 배치될 수 있다.Since the test signal is used only in the test process, it is desirable that the signal is not applied from the outside through the test pad (TP) after the test process. Therefore, it is desirable to place a switching element between the test pad TP and the data line DL so that the test signal is transmitted to the data line DL only when necessary. An array switching element (TAP) may be disposed between the data line (DL) and the test pad (TP).

어레이 스위칭 소자(TAP)는 화소 어레이 층(120)에 형성되는 박막 트랜지스터와 유사하거나 동일한 것일 수 있다. 어레이 스위칭 소자(TAP)가 온(On) 상태이며, 검사 패드(TP)로 전달된 검사 신호가 데이터 배선(DL)으로 전달된다. 어레이 스위칭 소자(TAP)가 오프(Off) 상태이면, 검사 패드(TP)로 전달되는 어떠한 신호도 데이터 배선(DL)으로 전달되지 않는다. 이와 같이 어레이 스위칭 소자(TAP)를 활성 상태 혹은 비 활성 상태로 만들기 위한 신호는 제1 활성 신호 패드(E1)을 통해 어레이 스위칭 소자(TAP)로 전달할 수 있다. 예를 들어, 도 2와 같이, 어레이 스위칭 소자(TAP)의 게이트 전극에 제1 활성 신호 패드(E1)를 연결할 수 있다.The array switching element (TAP) may be similar or identical to the thin film transistor formed in the pixel array layer 120. The array switching element (TAP) is in the on state, and the test signal transmitted to the test pad (TP) is transmitted to the data line (DL). When the array switching element (TAP) is in an off state, no signal transmitted to the test pad (TP) is transmitted to the data line (DL). In this way, a signal for putting the array switching device (TAP) in an active or inactive state can be transmitted to the array switching device (TAP) through the first active signal pad (E1). For example, as shown in FIG. 2, the first active signal pad E1 may be connected to the gate electrode of the array switching element TAP.

터치 전극층(150)에 배치된 터치 배선(TL) 하나는 검사 패드(TP) 하나에 연결될 수 있다. 검사 패드(TP)에 검사 신호가 인가되면 터치 배선(TL)을 통해 터치 전극 층(150)에 배치된 터치 전극으로 검사 신호가 인가되어 터치 전극의 상태를 확인할 수 있다.One touch wire (TL) disposed on the touch electrode layer 150 may be connected to one test pad (TP). When an inspection signal is applied to the inspection pad TP, the inspection signal is applied to the touch electrode disposed on the touch electrode layer 150 through the touch wire TL, thereby allowing the status of the touch electrode to be checked.

검사 신호는 검사 공정에서만 사용하므로, 검사 공정 후에는 외부에서 검사 패드(TP)를 통해 신호가 인가되지 않는 것이 바람직하다. 따라서 검사 패드(TP)와 터치 배선(TL) 사이에는 스위칭 소자가 배치되어 필요한 경우에만 검사 신호가 터치 배선(TL)으로 전달되도록 하는 것이 바람직하다. 터치 배선(TL)과 검사 패드(TP) 사이에는 터치 스위칭 소자(TTC)가 배치될 수 있다.Since the test signal is used only in the test process, it is desirable that the signal is not applied from the outside through the test pad (TP) after the test process. Therefore, it is desirable to place a switching element between the test pad (TP) and the touch wire (TL) so that the test signal is transmitted to the touch wire (TL) only when necessary. A touch switching element (TTC) may be disposed between the touch wire (TL) and the test pad (TP).

터치 스위칭 소자(TTC)는 어레이 스위칭 소자(TAP)와 유사하거나 동일한 것일 수 있다. 터치 스위칭 소자(TTC)가 온(On) 상태이며, 검사 패드(TP)로 전달된 검사 신호가 터치 배선(TL)으로 전달된다. 터치 스위칭 소자(TTC)가 오프(Off) 상태이면, 검사 패드(TP)로 전달되는 어떠한 신호도 터치 배선(TL)으로 전달되지 않는다. 이와 같이 터치 스위칭 소자(TTC)를 활성 상태 혹은 비 활성 상태로 만들기 위한 신호는 제2 활성 신호 패드(E2)을 통해 터치 스위칭 소자(TTC)로 전달할 수 있다. 예를 들어, 도 2와 같이, 터치 스위칭 소자(TTC)의 게이트 전극에 제2 활성 신호 패드(E2)를 연결할 수 있다.The touch switching element (TTC) may be similar to or identical to the array switching element (TAP). The touch switching element (TTC) is on, and the test signal transmitted to the test pad (TP) is transmitted to the touch wire (TL). When the touch switching element (TTC) is in an off state, no signal transmitted to the test pad (TP) is transmitted to the touch wire (TL). In this way, a signal for putting the touch switching device (TTC) in an active or inactive state can be transmitted to the touch switching device (TTC) through the second activation signal pad (E2). For example, as shown in FIG. 2, the second active signal pad E2 may be connected to the gate electrode of the touch switching element TTC.

본 출원에 의한 전계 발광 표시장치는 검사 패드의 개수를 최소화하여 협-베젤 구조를 달성한다. 따라서, 화소 어레이 층(120)을 위한 검사 패드(TP)와 터치 전극층(150)을 위한 검사 패드(TP)는 공용으로 구성하는 것을 특징으로 한다. 즉, 어레이 스위칭 소자(TAP)와 터치 스위칭 소자(TTC)는 동일한 검사 패드(TP)에 연결될 수 있다.The electroluminescent display device according to the present application achieves a narrow-bezel structure by minimizing the number of inspection pads. Accordingly, the test pad TP for the pixel array layer 120 and the test pad TP for the touch electrode layer 150 are configured in common. That is, the array switching element (TAP) and the touch switching element (TTC) may be connected to the same test pad (TP).

좀 더 구체적으로 설명하면, 제1 데이터 배선(DL1)의 일측단은 제1 어레이 스위칭 소자(TA1)의 드레인 전극에 연결되고, 제1 검사 패드(TP1)는 제1 어레이 스위칭 소자(TA1)의 소스 전극에 연결될 수 있다. 또한, 제1 활성 신호 패드(E1)는 제1 어레이 스위칭 소자(TA1)의 게이트 전극에 연결될 수 있다.To be more specific, one end of the first data line DL1 is connected to the drain electrode of the first array switching element TA1, and the first test pad TP1 is connected to the drain electrode of the first array switching element TA1. It can be connected to the source electrode. Additionally, the first active signal pad E1 may be connected to the gate electrode of the first array switching element TA1.

제1 터치 배선(TL1)의 일측단은 제1 터치 스위칭 소자(TT1)의 드레인 전극에 연결되고, 제1 검사 패드(TP1)는 제1 터치 스위칭 소자(TT1)의 소스 전극에 연결될 수 있다. 또한, 제2 활성 신호 패드(E2)는 제1 터치 스위칭 소자(TA1)의 게이트 전극에 연결될 수 있다.One end of the first touch wire TL1 may be connected to the drain electrode of the first touch switching element TT1, and the first test pad TP1 may be connected to the source electrode of the first touch switching element TT1. Additionally, the second active signal pad E2 may be connected to the gate electrode of the first touch switching element TA1.

동일한 방식으로, 제2 데이터 배선(DL2)과 제2 터치 배선(TL2)은, 각각 제2 어레이 스위칭 소자(TA2)와 제2 터치 스위칭 소자(TT2)를 통해 제2 검사 패드(TP2)에 공통으로 연결될 수 있다. 또한, 제3 데이터 배선(DL3)과 제3 터치 배선(TL3)은, 각각 제3 어레이 스위칭 소자(TA3)와 제3 터치 스위칭 소자(TT3)를 통해 제3 검사 패드(TP3)에 공통으로 연결될 수 있다. 그리고 제4 데이터 배선(DL4)과 제4 터치 배선(TL4)은, 각각 제4 어레이 스위칭 소자(TA4)와 제4 터치 스위칭 소자(TT4)를 통해 제4 검사 패드(TP4)에 공통으로 연결될 수 있다.In the same way, the second data line DL2 and the second touch line TL2 are common to the second test pad TP2 through the second array switching element TA2 and the second touch switching element TT2, respectively. It can be connected to . In addition, the third data line DL3 and the third touch line TL3 are commonly connected to the third test pad TP3 through the third array switching element TA3 and the third touch switching element TT3, respectively. You can. And the fourth data line DL4 and the fourth touch line TL4 may be commonly connected to the fourth test pad TP4 through the fourth array switching element TA4 and the fourth touch switching element TT4, respectively. there is.

이와 동시에, 제1 내지 제4 어레이 스위칭 소자들(TA1, TA2, TA3, TA4)의 게이트 전극들은 모두 제1 활성 신호 패드(E1)에 연결될 수 있다. 한편, 제1 내지 제4 터치 스위칭 소자들(TT1, TT2, TT3, TT4)의 게이트 전극들은 모두 제2 활성 신호 패드(E2)에 연결될 수 있다.At the same time, the gate electrodes of the first to fourth array switching elements TA1, TA2, TA3, and TA4 may all be connected to the first active signal pad E1. Meanwhile, gate electrodes of the first to fourth touch switching elements TT1, TT2, TT3, and TT4 may all be connected to the second active signal pad E2.

이와 같이 연결된 상태에서, 검사 패드(TP)에 화소 구동 전극을 검사하기 위한 신호를 인가한다. 이와 동시에 제1 활성 신호 패드(E1)에 활성 신호를 인가한다. 그러면, 어레이 스위칭 소자들(TAP)이 온 상태가되어, 검사 패드(TP)에 인가된 검사 신호가 데이터 배선(DL)들로 인가되어 화소 구동 전극의 상태를 확인할 수 있다. 이 때, 제2 활성 신호 패드(E2)에는 아무런 신호도 인가하지 않는다.In this connected state, a signal for inspecting the pixel driving electrode is applied to the inspection pad TP. At the same time, an activation signal is applied to the first activation signal pad E1. Then, the array switching elements TAP are turned on, and the test signal applied to the test pad TP is applied to the data lines DL to check the state of the pixel driving electrode. At this time, no signal is applied to the second active signal pad E2.

반면에 검사 패드(TP)에 터치 전극을 검사하기 위한 신호를 인가한다. 이와 동시에 제2 활성 신호 패드(E2)에 활성 신호를 인가한다. 그러면, 터치 스위칭 소자들(TTC)이 온 상태가되어, 검사 패드(TP)에 인가된 검사 신호가 터치 배선(TL)들로 인가되어 터치 전극의 상태를 확인할 수 있다. 이 때, 제1 활성 신호 패드(E1)에는 아무런 신호도 인가하지 않는다.On the other hand, a signal for inspecting the touch electrode is applied to the test pad (TP). At the same time, an activation signal is applied to the second activation signal pad E2. Then, the touch switching elements (TTC) are turned on, and the test signal applied to the test pad (TP) is applied to the touch wires (TL), so that the state of the touch electrode can be confirmed. At this time, no signal is applied to the first active signal pad E1.

이하, 도 3을 참조하여, 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치의 단면 구조에 대해 상세히 설명한다. 도 3은 본 출원의 일 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 I-I'를 따라 도시한 단면도이다.Hereinafter, with reference to FIG. 3, the cross-sectional structure of the electroluminescence display device according to a preferred embodiment of the present application will be described in detail. FIG. 3 is a cross-sectional view taken along line II' of FIG. 1 showing the structure of an electroluminescent display device according to an embodiment of the present application.

본 출원의 일 실시 예에 따른 전계 발광 표시장치는 기판(SUB), 화소 어레이층(120), 스페이서(SP), 봉지층(130), 댐 구조체(DM), 터치 전극층(150), 터치 스위칭 소자(TTC) 및 검사 패드(TP)를 포함할 수 있다. 도 3에 도시하지 않았으나, 어레이 스위칭 소자(TAP), 제1 활성 신호 패드(E1) 및 제2 활성 신호 패드(E2)를 더 포함할 수 있으나, 단면도 상에는 도시하지 않았다.The electroluminescent display device according to an embodiment of the present application includes a substrate (SUB), a pixel array layer 120, a spacer (SP), an encapsulation layer 130, a dam structure (DM), a touch electrode layer 150, and a touch switching device. It may include a device (TTC) and a test pad (TP). Although not shown in FIG. 3, it may further include an array switching element (TAP), a first active signal pad (E1), and a second active signal pad (E2), but they are not shown in the cross-sectional view.

기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 예를 들어, 폴리이미드 재질의 기판(SUB)은 상대적으로 두꺼운 캐리어 기판에 마련되어 있는 릴리즈층의 전면(前面)에 일정 두께로 코팅된 폴리이미드 수지가 경화된 것일 수 있다. 이 경우, 캐리어 유리 기판은 레이저 릴리즈 공정을 이용한 릴리즈층의 릴리즈에 의해 기판(SUB)으로부터 분리된다. 이러한 일 예에 따른 기판(SUB)은 두께 방향(Z)을 기준으로, 기판(SUB)의 후면에 결합된 백 플레이트를 더 포함한다. 백 플레이트는 기판(SUB)을 평면 상태로 유지시킨다. 일 예에 따른 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다. 이러한 백 플레이트는 캐리어 유리 기판으로부터 분리된 기판(SUB)의 후면에 라미네이팅될 수 있다.The substrate (SUB) is a base layer and includes plastic or glass. The substrate (SUB) according to one example may include an opaque or colored polyimide material. For example, a polyimide substrate (SUB) may be a cured polyimide resin coated to a certain thickness on the entire surface of a release layer provided on a relatively thick carrier substrate. In this case, the carrier glass substrate is separated from the substrate (SUB) by releasing the release layer using a laser release process. The substrate SUB according to this example further includes a back plate coupled to the rear surface of the substrate SUB in the thickness direction Z. The back plate maintains the substrate (SUB) in a flat state. The back plate according to one example may include a plastic material, for example, polyethylene terephthalate. This back plate may be laminated on the rear side of the substrate (SUB) separated from the carrier glass substrate.

다른 예에 따른 기판(SUB)은 플렉서블 유리 기판일 수 있다. 예를 들어, 유리 재질의 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 캐리어 유리 기판일 수 있다.The substrate (SUB) according to another example may be a flexible glass substrate. For example, the glass substrate (SUB) may be a thin glass substrate with a thickness of 100 micrometers or less, or a carrier glass substrate etched to have a thickness of 100 micrometers or less through a substrate etching process.

가장 바람직하게는 기판(SUB)은, 자유롭게 접거나 펼 수 있는 유연성이 우수한 재질인 것이 바람직하다. 기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다.Most preferably, the substrate (SUB) is preferably made of a material with excellent flexibility that can be freely folded or unfolded. The substrate SUB may include a display area AA and a non-display area IA surrounding the display area AA.

기판(SUB)의 상부 표면 상에는 버퍼막(도시하지 않음)이 형성될 수 있다. 버퍼막은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 일면 상에 형성된다. 일 예에 따른 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.A buffer film (not shown) may be formed on the upper surface of the substrate SUB. The buffer film is formed on one side of the substrate (SUB) to block moisture penetrating into the pixel array layer 120 through the substrate (SUB), which is vulnerable to moisture permeation. A buffer film according to one example may be composed of a plurality of inorganic films stacked alternately. For example, the buffer layer may be formed as a multilayer in which one or more inorganic layers of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON) are alternately stacked. The buffer film may be omitted.

화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PLN), 뱅크 패턴(BN), 및 발광 소자(ED)를 포함할 수 있다.The pixel array layer 120 may include a thin film transistor layer, a planarization layer (PLN), a bank pattern (BN), and a light emitting element (ED).

박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비 표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.The thin film transistor layer is provided in each of the plurality of pixels P defined in the display area AA of the substrate SUB and the gate driving circuit 200 defined in the fourth non-display area IA4 of the substrate SUB. .

일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 층간 절연막(ILD)을 포함한다. 여기서, 도 3에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.The thin film transistor layer according to one example includes a thin film transistor (T), a gate insulating layer (GI), and an interlayer insulating layer (ILD). Here, the thin film transistor T shown in FIG. 3 may be a driving thin film transistor electrically connected to the light emitting device ED.

박막 트랜지스터(T)는 기판(SUB) 또는 버퍼막 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 3에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.The thin film transistor (T) includes a semiconductor layer (A), a gate electrode (G), a source electrode (S), and a drain electrode (D) formed on a substrate (SUB) or a buffer film. In FIG. 3, the thin film transistor (T) shows a top gate (top gate) structure in which the gate electrode (G) is located on top of the semiconductor layer (A), but it is not necessarily limited to this. As another example, the thin film transistor (T) has a bottom gate structure in which the gate electrode (G) is located at the bottom of the semiconductor layer (A), or the gate electrode (G) is located at the top and the bottom of the semiconductor layer (A). It may have a double gate structure located all at the bottom.

반도체 층(A)은 기판(SUB) 또는 버퍼막 상에 형성될 수 있다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼막과 반도체 층(A) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.The semiconductor layer (A) may be formed on a substrate (SUB) or a buffer film. The semiconductor layer (A) may include a silicon-based semiconductor material, an oxide-based semiconductor material, or an organic-based semiconductor material, and may have a single-layer structure or a multi-layer structure. A light blocking layer may be additionally formed between the buffer film and the semiconductor layer (A) to block external light incident on the semiconductor layer (A).

게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.The gate insulating film GI may be formed on the entire substrate SUB to cover the semiconductor layer A. The gate insulating layer GI may be formed of an inorganic layer, for example, a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The gate electrode (G) may be formed on the gate insulating film (GI) to overlap the semiconductor layer (A). The gate electrode (G) may be formed together with the scan line (SL). The gate electrode (G) according to one example is made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It can be formed as a single layer or multiple layers made of any one or an alloy thereof.

층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.The interlayer insulating layer (ILD) may be formed on the entire substrate (SUB) to cover the gate electrode (G) and the gate insulating layer (GI). The interlayer insulating layer (ILD) provides a flat surface on the gate electrode (G) and the gate insulating layer (GI).

소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 층간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.The source electrode (S) and the drain electrode (D) may be formed on the interlayer insulating layer (ILD) to overlap the semiconductor layer (A) with the gate electrode (G) interposed therebetween. The source electrode (S) and the drain electrode (D) may be formed together with the data line (DL), the pixel driving power line (PL), and the common power line (CPL). That is, each of the source electrode (S), drain electrode (D), data line (DL), pixel driving power line (PL), and common power line (CPL) is formed simultaneously by a patterning process for the source and drain electrode material.

소스 전극(S)과 드레인 전극(D) 각각은 층간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 2에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.Each of the source electrode S and the drain electrode D may be connected to the semiconductor layer A through an electrode contact hole penetrating the interlayer insulating layer ILD and the gate insulating layer GI. The source electrode (S) and drain electrode (D) are made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). ) may be formed as a single layer or multiple layers made of any one or an alloy thereof. Here, the source electrode (S) of the thin film transistor (T) shown in FIG. 2 may be electrically connected to the pixel driving power line (PL).

이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비 표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.In this way, the thin film transistor T provided in the pixel P of the substrate SUB constitutes the pixel circuit PC. Additionally, the gate driving circuit 200 disposed in the fourth non-display area (IA4) of the substrate (SUB) may include a thin film transistor that is the same as or similar to the thin film transistor (T) provided in the pixel (P).

평탄화 층(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 층(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.The planarization layer (PLN) is formed on the entire substrate (SUB) to cover the thin film transistor layer. The planarization layer (PLN) provides a planar surface on the thin film transistor layer. The planarization layer (PLN) according to one example is an organic material such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. It can be formed into a membrane.

다른 예에 따른 평탄화 층(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.The planarization layer (PLN) according to another example may include a pixel contact hole (PH) for exposing the drain electrode (D) of the driving thin film transistor provided in the pixel (P).

뱅크(BN)는 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역(또는 발광 영역)을 정의한다. 이러한 뱅크(BN)는 화소 정의막으로 표현될 수도 있다.The bank BN is disposed on the planarization layer PLN and defines an opening area (or light-emitting area) within the pixel P of the display area AA. This bank BN may also be expressed as a pixel defining layer.

발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PLN) 상에 형성되고 평탄화 층(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)는 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.The light emitting element (ED) includes a pixel driving electrode (AE), a light emitting layer (EL), and a common electrode (CE). The pixel driving electrode (AE) is formed on the planarization layer (PLN) and is electrically connected to the drain electrode (D) of the driving thin film transistor through the pixel contact hole (PH) provided in the planarization layer (PLN). In this case, the edge portion excluding the middle portion of the pixel driving electrode AE that overlaps the opening area of the pixel P may be covered by the bank BN. The bank BN may define the opening area of the pixel P by covering the edge of the pixel driving electrode AE.

일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.The pixel driving electrode AE according to one example may include a metal material with high reflectivity. For example, the pixel driving electrode (AE) has a stacked structure of aluminum (Al) and titanium (Ti) (Ti/Al/Ti), a stacked structure of aluminum (Al) and ITO (ITO/Al/ITO), and APC ( It is formed in a multi-layer structure such as Ag/Pd/Cu) alloy, and a laminated structure of APC alloy and ITO (ITO/APC/ITO), or silver (Ag), aluminum (Al), molybdenum (Mo), and gold (Au) , it may include a single-layer structure made of any one material selected from magnesium (Mg), calcium (Ca), or barium (Ba), or an alloy material of two or more materials.

발광층(EL)은 화소 구동 전극(AE)과 뱅크(BN)를 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 일 예에 따른 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다. 여기서, 제1 발광부는 제1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제1 광을 광학적으로 보상할 수 있는 제2 광을 방출하는 발광부를 포함할 수 있다.The light emitting layer EL is formed over the entire display area AA of the substrate SUB to cover the pixel driving electrode AE and the bank BN. The light emitting layer (EL) according to one example may include two or more light emitting units vertically stacked to emit white light. For example, the light emitting layer EL according to one example may include a first light emitting unit and a second light emitting unit for emitting white light by mixing the first light and the second light. Here, the first light emitting part emits the first light and may include any one of a blue light emitting part, a green light emitting part, a red light emitting part, a yellow light emitting part, and a yellow green light emitting part. The second light emitter may include a blue light emitter, a green light emitter, a red light emitter, a yellow light emitter, and a light emitter that emits second light that can optically compensate for the first light of yellow green.

다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 예를 들어, 다른 예에 따른 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.The light emitting layer EL according to another example may include any one of a blue light emitting part, a green light emitting part, and a red light emitting part for emitting color light corresponding to the color set in the pixel P. For example, the light emitting layer (EL) according to another example may include any one of an organic light emitting layer, an inorganic light emitting layer, and a quantum dot light emitting layer, or may include a stacked or mixed structure of an organic light emitting layer (or an inorganic light emitting layer) and a quantum dot light emitting layer.

추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.Additionally, the light emitting device (ED) according to one example may further include a functional layer to improve the luminous efficiency and/or lifespan of the light emitting layer (EL).

공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다.The common electrode (CE) is formed to be electrically connected to the light emitting layer (EL). The common electrode CE is formed throughout the display area AA of the substrate SUB to be commonly connected to the light emitting layer EL provided in each pixel P.

일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.The common electrode (CE) according to one example may include a transparent conductive material or a translucent conductive material that can transmit light. When the common electrode (CE) is formed of a transflective conductive material, the emission efficiency of light emitted from the light emitting device (ED) can be increased through a micro cavity structure. The transflective conductive material according to one example may include magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag). Additionally, a capping layer may be further formed on the common electrode (CE) to improve light emission efficiency by adjusting the refractive index of light emitted from the light emitting device (ED).

스페이서(SP)는 표시 영역(AA) 내에서 개구 영역 즉, 발광 소자(ED)가 배치되지 않은 영역에 산포하여 배치될 수 있다. 스페이서(SP)는 발광층(EL)을 증착하는 과정에서 스크린 마스크와 기판이 서로 직접 접촉하지 않도록 하기 위한 것일 수 있다. 스페이서(SP)는 뱅크(BN) 기둥 형상을 갖고 일부에만 산포되도록 배치될 수 있다. 발광층(EL) 및 공통 전극(CE)은 스페이서(SP)를 타고 넘어가지 못더라도, 스페이서(SP)에 의해 단선되지는 않고 기판(SUB) 전체에 걸쳐 연결된 구조를 갖는다. 스페이서(SP)에 의해 발광층(EL) 및 공통 전극(CE)이 단선되지 않으므로, 스페이서(SP)는 정 테이퍼 형상을 가질 수도 있고, 역 테이퍼 형상을 가질 수도 있다.The spacers SP may be dispersedly disposed in the opening area of the display area AA, that is, in the area where the light emitting element ED is not disposed. The spacer SP may be used to prevent the screen mask and the substrate from directly contacting each other during the process of depositing the light emitting layer EL. The spacers (SP) may have a pillar shape of the bank (BN) and may be arranged to be distributed only to a portion of the bank (BN). Even if the light emitting layer (EL) and the common electrode (CE) cannot pass over the spacer (SP), they are not disconnected by the spacer (SP) and have a structure in which they are connected throughout the substrate (SUB). Since the light emitting layer EL and the common electrode CE are not disconnected by the spacer SP, the spacer SP may have a positive taper shape or a reverse taper shape.

봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.The encapsulation layer 130 is formed to surround both the top and side surfaces of the pixel array layer 120. The encapsulation layer 130 serves to prevent oxygen or moisture from penetrating into the light emitting device (ED).

일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다. 일 예에 따른 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기물로 이루어질 수 있다. 이러한 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 화학 기상 증착 공정 또는 원자층 증착 공정에 의해 형성될 수 있다.The encapsulation layer 130 according to an example includes a first inorganic encapsulation layer (PAS1), an organic encapsulation layer (PCL) on the first inorganic encapsulation layer (PAS1), and a second inorganic encapsulation layer (PAS2) on the organic encapsulation layer (PCL). may include. The first inorganic encapsulation layer (PAS1) and the second inorganic encapsulation layer (PAS2) serve to block penetration of moisture or oxygen. According to one example, the first inorganic encapsulation layer (PAS1) and the second inorganic encapsulation layer (PAS2) are made of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. It may be made of inorganic materials. The first inorganic encapsulation layer (PAS1) and the second inorganic encapsulation layer (PAS2) may be formed by a chemical vapor deposition process or an atomic layer deposition process.

유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 둘러싸인다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다. 유기 봉지층(PCL)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 유기 봉지층(PCL)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.The organic encapsulation layer (PCL) is surrounded by the first inorganic encapsulation layer (PAS1) and the second inorganic encapsulation layer (PAS2). The organic encapsulation layer (PCL) is relatively thick compared to the first inorganic encapsulation layer (PAS1) and/or the second inorganic encapsulation layer (PAS2) to adsorb and/or block particles that may occur during the manufacturing process. It can be formed as The organic encapsulation layer (PCL) may be made of an organic material such as silicon oxycarbon (SiOCz) acrylic or epoxy-based resin. The organic encapsulation layer (PCL) may be formed by a coating process, for example, an inkjet coating process or a slit coating process.

본 출원의 실시 예에 따른 전계 발광 표시장치는 댐 구조체(DM)를 더 포함할 수 있다. 댐 구조체(DM)는 유기 봉지층(PCL)의 흘러 넘침을 방지할 수 있도록 기판(SUB)의 비 표시 영역(IA)에 배치된다.The electroluminescent display device according to an embodiment of the present application may further include a dam structure (DM). The dam structure DM is disposed in the non-display area IA of the substrate SUB to prevent the organic encapsulation layer PCL from overflowing.

일 예에 따른 댐 구조체(DM)는 표시 영역(AA), 표시 영역(AA) 외측에 배치된 게이트 구동 회로(200) 및 게이트 구동 회로(200) 외측에 배치된 공통 전원 배선(CPL)의 외측에 배치될 수 있다. 경우에 따라서, 댐 구조체(DM)는 공통 전원 배선(CPL)의 외측부와 중첩되도록 배치될 수 있다. 이 경우, 게이트 구동 회로(200) 및 공통 전원 배선(CPL)이 배치되는 비 표시 영역(IA)의 폭을 줄여 베젤(Bezel) 폭을 줄일 수 있다.The dam structure (DM) according to an example is located outside the display area (AA), the gate driving circuit 200 disposed outside the display area (AA), and the common power line (CPL) disposed outside the gate driving circuit 200. can be placed in In some cases, the dam structure DM may be arranged to overlap the outer portion of the common power line CPL. In this case, the bezel width can be reduced by reducing the width of the non-display area (IA) where the gate driving circuit 200 and the common power line (CPL) are disposed.

본 출원의 바람직한 실시 예에 의한 댐 구조체(DM)는 기판(SUB)에 수직하게 형성된 3중층 구조를 가질 수 있다. 예를 들어, 평탄화 막(PLN)으로 형성한 제1 층, 뱅크 패턴(BN)으로 형성한 제2 층, 그리고 스페이서(SP)로 형성한 제3 층을 포함할 수 있다.The dam structure DM according to a preferred embodiment of the present application may have a triple-layer structure formed perpendicular to the substrate SUB. For example, it may include a first layer formed of a planarization layer (PLN), a second layer formed of a bank pattern (BN), and a third layer formed of a spacer (SP).

제1 층은 평탄화 막(PLN)을 패턴 사다리꼴 형상의 단면 구조를 가질 수 있다. 제2 층은 제1 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 제3 층은 제2 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 유기 봉지층(PCL)의 두께가 얇아서 유기 봉지층(PCL)의 퍼짐성을 제어하기가 용이한 경우에는 댐 구조체(DM)의 높이가 높지 않아도 충분할 수 있다. 이 경우에는 제3 층은 생략될 수 있다.The first layer may have a trapezoidal cross-sectional structure patterned as a planarization layer (PLN). The second layer may have a trapezoidal cross-sectional structure stacked on top of the first layer. The third layer may have a trapezoidal cross-sectional structure stacked on top of the second layer. If the thickness of the organic encapsulation layer (PCL) is thin and it is easy to control the spreadability of the organic encapsulation layer (PCL), the height of the dam structure DM may not be high enough. In this case, the third layer may be omitted.

댐 구조체(DM)는 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)에 의해 모두 덮인다. 유기 봉지층(PCL)은 댐 구조체(DM)의 내측 벽면 일부와 접촉할 수 있다. 예를 들어, 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조체(DM)의 제1 층 높이 보다 높고 제2 층 높이 보다 낮을 수 있다. 또는 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조체(DM)의 제2 층 높이보다 높고 제3 층의 높이보다 낮을 수 있다.The dam structure DM is entirely covered by the first inorganic encapsulation layer PAS1 and/or the second inorganic encapsulation layer PAS2. The organic encapsulation layer (PCL) may contact a portion of the inner wall of the dam structure (DM). For example, the height from the edge area of the organic encapsulation layer (PCL) to the upper surface may be higher than the height of the first layer of the dam structure (DM) and lower than the height of the second layer. Alternatively, the height from the edge area of the organic encapsulation layer (PCL) to the upper surface may be higher than the height of the second layer of the dam structure (DM) and lower than the height of the third layer.

유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조체(DM)의 전체 높이보다 낮게 도포되는 것이 바람직하다. 그 결과, 댐 구조체(DM)의 상부 표면과 외측 측벽에서는 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)이 서로 면 접촉을 이루는 구조를 갖는다.It is preferable that the height from the edge area of the organic encapsulation layer (PCL) to the upper surface is lower than the overall height of the dam structure (DM). As a result, the dam structure DM has a structure in which the first inorganic encapsulation layer PAS1 and the second inorganic encapsulation layer PAS2 are in surface contact with each other on the upper surface and the outer side wall.

봉지층(130)의 제일 상부에 적층된 제2 무기 봉지층(PAS2) 위에 상부 보호막(PAS)을 도포한다. 상부 보호막(PAS)은 그 위에 형성하는 터치 전극층(150)을 패턴할 때, 하부 소자층들을 보호하기 위해 제2 무기 봉지층(PAS2) 위에 더 적층하는 보호막이다.An upper protective film (PAS) is applied on the second inorganic encapsulation layer (PAS2) laminated on the top of the encapsulation layer 130. The upper protective film (PAS) is a protective film further laminated on the second inorganic encapsulation layer (PAS2) to protect the lower element layers when patterning the touch electrode layer 150 formed thereon.

상부 보호막(PAS) 위에는 터치 전극층(150)이 적층된다. 터치 전극층(150)은 터치 배선(TL), 절연막(INS), 터치 전극(TE), 터치 보호막(UP)을 포함한다.A touch electrode layer 150 is stacked on the upper protective film (PAS). The touch electrode layer 150 includes a touch wire (TL), an insulating film (INS), a touch electrode (TE), and a touch protective film (UP).

터치 배선(TL)은 투명 도전 물질을 포함하며, 표시 영역(AA)에서 제1 비 표시 영역(IA1)으로 연장되어 있다. 특히, 터치 배선(TL)은 제1 비 표시 영역(IA1)에 배치된 터치 스위칭 소자(TTC)에 연결될 수 있다.The touch wire TL includes a transparent conductive material and extends from the display area AA to the first non-display area IA1. In particular, the touch wire TL may be connected to the touch switching element TTC disposed in the first non-display area IA1.

터치 스위칭 소자(TTC)는 표시 영역(AA)에 형성된 박막 트랜지스터(T)와 동일하거나 유사한 것일 수 있다. 일례로, 터치 스위칭 소자(TTC)는 터치 게이트 전극(TG), 터치 반도체 층(TA), 터치 소스 전극(TS) 및 터치 드레인 전극(TD)를 포함한다. 터치 배선(TL)은 터치 드레인 전극(TD)에 연결될 수 있다.The touch switching element (TTC) may be the same as or similar to the thin film transistor (T) formed in the display area (AA). For example, the touch switching element (TTC) includes a touch gate electrode (TG), a touch semiconductor layer (TA), a touch source electrode (TS), and a touch drain electrode (TD). The touch wire (TL) may be connected to the touch drain electrode (TD).

터치 스위칭 소자(TTC)는 봉지층(130)의 제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2) 그리고 상부 보호막(PAS)에 의해 덮일 수 있다. 도 3에서는 편의상 상부 보호막(PAS)만 터치 스위칭 소자(TTC)를 덮는 경우를 도시하였다. 터치 배선(TL)은, 터치 스위칭 소자(TTC)의 드레인 전극(TD)을 노출하는 콘택홀을 통해 터치 드레인 전극(TD)에 연결될 수 있다.The touch switching element (TTC) may be covered by the first inorganic encapsulation layer (PAS1), the second inorganic encapsulation layer (PAS2), and the upper protective film (PAS) of the encapsulation layer 130. For convenience, Figure 3 shows a case where only the upper protective film (PAS) covers the touch switching element (TTC). The touch wire TL may be connected to the touch drain electrode TD through a contact hole exposing the drain electrode TD of the touch switching element TTC.

터치 스위칭 소자(TTC)의 터치 소스 전극(TC)은 검사 패드(TP)에 연결될 수 있다. 검사 패드(TP)는 별도의 금속 물질로 형성할 수 있다. 또는 터치 배선(TL)과 동일한 물질로 함께 형성할 수도 있다. 도 3에서는 터치 배선(TL)과 동일한 물질로 동일한 층에 형성한 검사 패드(TP)를 도시하였다.The touch source electrode (TC) of the touch switching element (TTC) may be connected to the test pad (TP). The test pad (TP) may be formed of a separate metal material. Alternatively, it may be formed together with the same material as the touch wiring TL. FIG. 3 shows a test pad (TP) formed on the same layer and made of the same material as the touch wire (TL).

터치 배선(TL) 위에는 절연막(INS)이 기판(SUB) 전체 표면을 덮도록 적층된다. 특히, 제1 비 표시 영역(IA1)까지 연장되되, 검사 패드(TP) 부분을 노출하도록 형성하는 것이 바람직하다.An insulating film (INS) is stacked on the touch wiring (TL) to cover the entire surface of the substrate (SUB). In particular, it is preferable to extend to the first non-display area IA1 and expose the test pad TP.

절연막(INS) 위에는 터치 전극(TE)이 형성된다. 터치 전극(TE)은 표시 영역(AA) 내에 배치된다. 예를 들어, 9개 내지 16개 정도의 화소 영역에 하나의 터치 전극(TE)이 덮도록 형성할 수 있다. 터치 전극(TE) 하나는 터치 배선(TL) 하나와 연결된다. 예를 들어, 절연막(INS)을 관통하여 터치 배선(TL)의 일부를 노출하는 콘택홀을 통해 터치 배선(TL)과 터치 전극(TE)이 연결될 수 있다.A touch electrode (TE) is formed on the insulating film (INS). The touch electrode TE is disposed in the display area AA. For example, one touch electrode (TE) can be formed to cover about 9 to 16 pixel areas. One touch electrode (TE) is connected to one touch wire (TL). For example, the touch wire TL and the touch electrode TE may be connected through a contact hole that penetrates the insulating film INS and exposes a portion of the touch wire TL.

터치 전극(TE)의 상부 표면에는 터치 보호막(UP)이 기판(SUB) 전체 표면을 덮도록 적층된다. 여기서, 터치 보호막(UP)은 검사 패드(TP)부분을 노출할 수 있다.A touch protective film UP is laminated on the upper surface of the touch electrode TE to cover the entire surface of the substrate SUB. Here, the touch protection film UP may expose a portion of the test pad TP.

단면도 상에 도시하지 않았으나, 어레이 스위칭 소자(TAP), 제1 활성 신호 패드(E1) 및 제2 활성 신호 패드(E2)를 더 포함할 수 있다. 어레이 스위칭 소자(TAP)는 터치 스위칭 소자(TTC)와 동일한 구조를 가질 수 있다. 제1 활성 신호 패드(E1) 및 제2 활성 신호 패드(E2)는 검사 패드(TP)와 동일한 층에 동일한 물질로 형성될수 있다. 제1 활성 신호 패드(E1)는 어레이 스위칭 소자(TAP)의 게이트 전극과 동일한 층에 동일한 물질로 형성된 연결 배선을 통해 게이트 전극과 연결될 수 있다. 제2 활성 신호 패드(E2)는 터치 스위칭 소자(TTC)의 터치 게이트 전극(TG)와 동일한 층에 동일한 물질로 형성된 연결 배선을 통해 터치 게이트 전극(TG)와 연결될 수 있다.Although not shown in the cross-sectional view, it may further include an array switching element (TAP), a first active signal pad (E1), and a second active signal pad (E2). The array switching element (TAP) may have the same structure as the touch switching element (TTC). The first active signal pad E1 and the second active signal pad E2 may be formed on the same layer and made of the same material as the test pad TP. The first active signal pad E1 may be connected to the gate electrode through a connection wire formed on the same layer and made of the same material as the gate electrode of the array switching element TAP. The second active signal pad E2 may be connected to the touch gate electrode TG of the touch switching element TTC through a connection wire formed on the same layer and made of the same material.

이하 도면들을 참고하여, 본 출원에 의한 전계 발광 표시장치에서 검사 패드에 대한 다양한 실시 예들을 설명한다. 먼저 도 4a 내지 4c를 참조하여 본 출원의 일 실시 예에 의한 검사 패드의 형상에 대해 설명한다. 도 4a 내지 4c는 본 출원의 일 실시 예에 의한 전계 발광 표시장치에서 검사 패드의 형상을 나타내는 평면도들이다.With reference to the drawings below, various embodiments of the test pad in the electroluminescent display device according to the present application will be described. First, the shape of the test pad according to an embodiment of the present application will be described with reference to FIGS. 4A to 4C. 4A to 4C are plan views showing the shape of a test pad in an electroluminescence display device according to an embodiment of the present application.

도 4a를 참조하면, 본 출원의 일 실시 예에 의한 전계 발광 표시장치의 검사 패드(TP)는 각 모서리를 따낸 사각형의 형상을 가질 수 있다. 앞의 설명에서는 검사 패드(TP)를 직 사각형의 모양으로 설명하였다. 하지만, 이에 국한하는 것은 아니며, 도 4a와 같이 정사각형에서 모따기를 한 형상을 가질 수 있다. 또는 도 4b와 같이 직 사각형에서 모서리를 둥글게 모따기를 한 형상을 가질 수 있다.Referring to FIG. 4A, the test pad TP of the electroluminescence display device according to an embodiment of the present application may have a rectangular shape with each corner cut out. In the previous explanation, the test pad (TP) was described as having a rectangular shape. However, it is not limited to this, and may have a square-chamfered shape as shown in FIG. 4A. Alternatively, it may have a rectangular shape with rounded corners as shown in Figure 4b.

다른 예로, 도 4c와 같이, 본 출원의 일 실시 예에 의한 전계 발광 표시장치의 검사 패드(TP)는 원형과 같은 형상을 가질 수 있다. 도면으로 설명하지 않았지만, 원형에 가까운 다각형의 형상을 가질 수도 있다. 경우에 따라서는, 길이 방향으로 장변이 배치된 타원 형상을 가질 수도 있다.As another example, as shown in FIG. 4C, the test pad TP of the electroluminescence display device according to an embodiment of the present application may have a circular shape. Although not illustrated in the drawing, it may have a polygonal shape close to a circle. In some cases, it may have an oval shape with long sides arranged in the longitudinal direction.

다음으로 도 5를 참조하여, 본 출원의 일 실시 예에 의한 검사 패드(TP)의 적층 구조에 대해 설명한다. 도 5는 본 출원의 일 실시 예에 의한 전계 발광 표시장치에서 검사 패드의 적층 구조를 나타내는 단면도이다.Next, with reference to FIG. 5 , the stacked structure of the test pad TP according to an embodiment of the present application will be described. Figure 5 is a cross-sectional view showing a stacked structure of a test pad in an electroluminescence display device according to an embodiment of the present application.

도 3을 참고하여 앞에서 설명한 검사 패드(TP)는 터치 배선(TL)과 동일한 층에서 동일한 물질로 형성된 경우만 설명하였다. 하지만 이에 국한하는 것은 아니며, 표시 장치를 구성하는 다른 금속층들을 적층한 구조를 가질 수 있다.Referring to FIG. 3 , only the case where the test pad (TP) described above is formed of the same material on the same layer as the touch wire (TL) has been described. However, it is not limited to this, and may have a structure in which different metal layers constituting the display device are stacked.

예를 들어, 도 5를 참조하면, 패드는, 게이트 전극(G)에 사용한 금속층을 제1층(M1)으로 하고, 소스 전극(S) 및 드레인 전극(D)에 사용한 금속층을 제2층(M2)으로 하며, 최상층에는 터치 배선(TL)에 사용한 금속층을 제3층(M3)로 하는 다층 구조를 가질 수 있다. 이 경우, 제1 금속층(M1)은 기판 위에 형성되며, 게이트 전극(G)과 동일한 물질로 이루어져 있다. 제1 금속층(M1) 위에는 층간 절연막(ILD)을 관통하는 콘택홀을 통해 제2 금속층(M2)이 접촉하고 있다. 제2 금속층(M2)은 소스 전극(S)과 동일한 물질로 이루어져 있다. 제2 금속층(M2) 위에는 상부 보호막(PAS)을 관통하는 콘택홀을 통해 제3 금속층(M3)이 접촉하고 있다. 제3 금속층(M3)은 터치 배선(TL)과 동일한 물질로 이루어져 있다.For example, referring to FIG. 5, the pad uses the metal layer used for the gate electrode (G) as the first layer (M1), and the metal layer used for the source electrode (S) and drain electrode (D) as the second layer (M1). M2), and the uppermost layer may have a multi-layer structure in which the metal layer used for the touch wiring TL is the third layer M3. In this case, the first metal layer (M1) is formed on the substrate and is made of the same material as the gate electrode (G). The second metal layer (M2) is in contact with the first metal layer (M1) through a contact hole penetrating the interlayer insulating layer (ILD). The second metal layer (M2) is made of the same material as the source electrode (S). A third metal layer (M3) is in contact with the second metal layer (M2) through a contact hole penetrating the upper protective film (PAS). The third metal layer M3 is made of the same material as the touch wiring TL.

도면으로 도시하지 않았지만, 앞에서 설명한 본 출원의 실시 예들에 의한 전계 발광 표시장치의 전체적인 구조에 대해 정리하면 다음과 같다.Although not shown in the drawings, the overall structure of the electroluminescent display device according to the embodiments of the present application described above is summarized as follows.

본 출원에 의한 전계 발광 표시장치는, 기판을 구비하며, 기판에는 표시 영역과 표시 영역을 둘러싸는 비 표시 영역이 배치되어 있다. 표시 영역은, 화소 전극 및 터치 전극을 구비한다. 터치 전극은 화소 전극 위에 다른 층에 배치될 수 있다. 비 표시 영역은, 검사 패드 및 선택 수단을 구비한다. 선택 수단은, 정해진 기간 동안 검사 패드를 화소 전극 및 터치 전극 중 어느 하나와 연결할 수 있다.The electroluminescence display device according to the present application includes a substrate, and the substrate has a display area and a non-display area surrounding the display area. The display area includes pixel electrodes and touch electrodes. The touch electrode may be disposed in another layer above the pixel electrode. The non-display area is provided with an inspection pad and selection means. The selection means may connect the test pad with either the pixel electrode or the touch electrode for a predetermined period of time.

선택 수단은, 제1 기간 동안 검사 패드를 화소 전극과 연결한다. 또한, 제2 기간 동안 검사 패드를 터치 전극과 연결한다. 여기서, 제1 기간과 제2 기간은 서로 중첩하지 않는 다른 기간인 것이 바람직하다. 제1 기간 동안에, 검사 패드에는 화소 전극을 검사하기 위한 신호가 인가된다. 제2 기간 동안에, 검사 패드에는 터치 전극을 검사하기 위한 신호가 인가된다.The selection means connects the test pad with the pixel electrode during a first period. Additionally, the test pad is connected to the touch electrode during the second period. Here, it is preferable that the first period and the second period are different periods that do not overlap with each other. During the first period, a signal for inspecting the pixel electrode is applied to the inspection pad. During the second period, a signal for testing the touch electrode is applied to the test pad.

선택 수단은, 제1 활성 신호 패드, 제2 활성 신호 패드, 제1 스위칭 소자 및 제2 스위칭 소자를 포함할 수 있다. 제1 스위칭 소자는, 일단은 화소 전극에 타단은 검사 패드에 연결되어 있다. 제2 스위칭 소자는, 일단은 터치 전극에 타단은 검사 패드에 연결되어 있다. 제1 활성 신호 패드는 제1 스위칭 소자에 연결되어 선택적으로 온/오프 할 수 있다. 제2 활성 신호 패드는 제2 스위칭 소자에 연결되어 선택적으로 온/오프 할 수 있다.The selection means may include a first active signal pad, a second active signal pad, a first switching element and a second switching element. One end of the first switching element is connected to a pixel electrode, and the other end is connected to a test pad. One end of the second switching element is connected to a touch electrode, and the other end is connected to a test pad. The first active signal pad is connected to the first switching element and can be selectively turned on/off. The second active signal pad is connected to the second switching element and can be selectively turned on/off.

제1 활성 신호 패드에 활성 신호가 인가되는 제1 기간 동안, 제1 스위칭 소자는 검사 패드에 인가되는 신호를 화소 전극에 전달하여, 화소 전극의 상태를 확인할 수 있다. 제2 활성 신호 패드에 활성 신호가 인가되는 제2 기간 동안, 제2 스위칭 소자는 검사 패드에 인가되는 신호를 터치 전극에 전달하여 터치 전극의 상태를 확인할 수 있다.During the first period in which the activation signal is applied to the first active signal pad, the first switching element may transmit the signal applied to the test pad to the pixel electrode to check the state of the pixel electrode. During the second period in which the active signal is applied to the second active signal pad, the second switching element may confirm the state of the touch electrode by transmitting the signal applied to the test pad to the touch electrode.

제1 기간 동안, 제1 활성 신호 패드에는 제1 스위칭 소자를 활성화하는 제1 활성 신호가 인가되고, 검사 패드에는 화소 전극 검사 신호가 인가된다. 즉, 제1 기간 동안에는 화소 전극 검사 신호를 화소 전극에만 전달한다. 또한, 제2 기간 동안, 제2 활성 신호 패드에는 제2 스위칭 소자를 활성화하는 제2 활성 신호가 인가되고, 검사 패드에는 터치 전극 검사 신호가 인가된다. 즉, 제2 기간 동안에는 터치 전극 검사 신호를 터치 전극에만 전달한다.During the first period, a first activation signal for activating the first switching element is applied to the first activation signal pad, and a pixel electrode inspection signal is applied to the inspection pad. That is, during the first period, the pixel electrode inspection signal is transmitted only to the pixel electrode. Additionally, during the second period, a second activation signal for activating the second switching element is applied to the second active signal pad, and a touch electrode inspection signal is applied to the inspection pad. That is, during the second period, the touch electrode inspection signal is transmitted only to the touch electrode.

이와 같은 본 출원의 일 예에 따른 전계 표시 장치는 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 스마트 폰(smart phone), 이동 통신 단말기, 모바일 폰, 태블릿 PC(personal computer), 스마트 와치(smart watch), 와치 폰(watch phone), 또는 웨어러블 기기(wearable device) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 냉장고, 전자 레인지, 세탁기, 카메라 등의 다양한 제품에 적용될 수 있다.The electric field display device according to an example of this application is an electronic notebook, an e-book, a Portable Multimedia Player (PMP), a navigation device, an Ultra Mobile PC (UMPC), a smart phone, a mobile communication terminal, a mobile phone, and a tablet. Portable electronic devices such as personal computers (PCs), smart watches, watch phones, or wearable devices, as well as televisions, laptops, monitors, refrigerators, microwave ovens, washing machines, cameras, etc. It can be applied to a variety of products.

상술한 본 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, etc. described in the various embodiments of the present application described above are included in at least one example of the present application and are not necessarily limited to only one example. Furthermore, the features, structures, effects, etc. exemplified in at least one example of the present application can be combined or modified for other examples by those skilled in the art to which the present application pertains. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present application.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.The present application described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which this application belongs that various substitutions, modifications, and changes are possible without departing from the technical details of the present application. It will be clear to those who have the knowledge of. Therefore, the scope of the present application is indicated by the claims described later, and the meaning and scope of the claims and all changes or modified forms derived from the equivalent concept should be interpreted as being included in the scope of the present application.

SUB: 기판 T: 박막 트랜지스터
PLN: 평탄화 층 BN: 뱅크 패턴
SP: 스페이서 DM: 댐 구조체
200: 게이트 구동 회로 300: 구동 집적 회로
120: 화소 어레이층 130: 봉지층
ED: 발광 소자 AE: 화소 구동 전극
EL: 발광층 CE: 공통 전극
CPL: 공통 전원 배선
SUB: Substrate T: Thin film transistor
PLN: Flattening layer BN: Bank pattern
SP: Spacer DM: Dam structure
200: gate driving circuit 300: driving integrated circuit
120: Pixel array layer 130: Encapsulation layer
ED: Light emitting element AE: Pixel driving electrode
EL: light-emitting layer CE: common electrode
CPL: Common power wiring

Claims (15)

표시 영역과 상기 표시 영역을 둘러싸는 비 표시 영역을 포함하는 기판;
상기 표시 영역 내의 발광 소자 위에 배치된 터치 전극;
상기 비 표시 영역에 배치되며, 상기 발광 소자와 상기 터치 전극에 연결된 검사용 패드; 그리고
상기 비 표시 영역에 배치되며, 상기 검사용 패드를 상기 발광 소자와 상기 터치 전극 중 어느 하나에 선택적으로 연결하는 스위칭 소자를 포함하고,
상기 스위칭 소자는,
제1 활성 신호에 응답하여 상기 발광 소자와 상기 검사용 패드를 연결하는 제1 스위칭 소자; 그리고
제2 활성 신호에 응답하여 상기 터치 전극과 상기 검사용 패드를 연결하는 제2 스위칭 소자를 구비하고;
상기 제1 스위칭 소자의 제1 게이트 전극에 연결되어 상기 제1 활성 신호를 상기 제1 스위칭 소자의 게이트 전극에 인가하는 제1 활성 신호 패드;
상기 제2 스위칭 소자의 제2 게이트 전극에 연결되어 상기 제2 활성 신호를 상기 제2 스위칭 소자의 게이트 전극에 인가하는 제2 활성 신호 패드를 포함하는 전계 발광 표시장치.
A substrate including a display area and a non-display area surrounding the display area;
a touch electrode disposed on a light emitting device within the display area;
an inspection pad disposed in the non-display area and connected to the light emitting element and the touch electrode; and
It is disposed in the non-display area and includes a switching element that selectively connects the inspection pad to one of the light emitting element and the touch electrode,
The switching element is,
a first switching element connecting the light emitting element and the inspection pad in response to a first activation signal; and
Provided with a second switching element connecting the touch electrode and the inspection pad in response to a second activation signal;
a first active signal pad connected to a first gate electrode of the first switching element to apply the first active signal to the gate electrode of the first switching element;
An electroluminescent display device comprising a second active signal pad connected to a second gate electrode of the second switching element to apply the second active signal to the gate electrode of the second switching element.
제 1 항에 있어서,
상기 스위칭 소자는,
상기 제1 스위칭 소자와 상기 제2 스위칭 소자를 상기 검사용 패드에 연결하는 공통 연결 배선;
상기 제1 스위칭 소자와 상기 발광 소자를 연결하는 제1 연결 배선; 그리고
상기 제2 스위칭 소자와 상기 터치 전극을 연결하는 제2 연결 배선을 더 포함하는 전계 발광 표시장치.
According to claim 1,
The switching element is,
a common connection wire connecting the first switching element and the second switching element to the inspection pad;
a first connection wire connecting the first switching element and the light emitting element; and
The electroluminescent display device further includes a second connection wire connecting the second switching element and the touch electrode.
제 2 항에 있어서,
상기 검사용 패드, 상기 제1 활성 신호 패드 및 상기 제2 활성 신호 패드는 상기 비 표시 영역에서 서로 인접하여 배치된 전계 발광 표시장치.
According to claim 2,
The inspection pad, the first active signal pad, and the second active signal pad are arranged adjacent to each other in the non-display area.
제 2 항에 있어서,
상기 제1 스위칭 소자는,
상기 제1 활성 신호 패드에 연결된 상기 제1 게이트 전극;
상기 검사용 패드에 연결된 제1 소스 전극; 그리고
상기 제1 연결 배선에 연결된 제1 드레인 전극을 포함하고,
상기 제2 스위칭 소자는,
상기 제2 활성 신호 패드에 연결된 상기 제2 게이트 전극;
상기 검사용 패드에 연결된 제2 소스 전극; 그리고
상기 제2 연결 배선에 연결된 제2 드레인 전극을 포함하는 전계 발광 표시장치.
According to claim 2,
The first switching element is,
the first gate electrode connected to the first active signal pad;
a first source electrode connected to the inspection pad; and
It includes a first drain electrode connected to the first connection wire,
The second switching element is,
the second gate electrode connected to the second active signal pad;
a second source electrode connected to the inspection pad; and
An electroluminescent display device including a second drain electrode connected to the second connection wire.
제 1 항에 있어서,
상기 발광 소자는,
상기 표시 영역 내에 매트릭스 방식으로 배치된 화소 구동 전극;
상기 화소 구동 전극 위에 적층된 발광층; 그리고
상기 발광층 위에 적층된 공통 전극을 포함하고;
상기 공통 전극 위에 적층된 봉지층; 그리고
상기 봉지층 위에 적층된 상부 보호막을 더 포함하며,
상기 터치 전극은, 상기 상부 보호막 위에 적층된 전계 발광 표시장치.
According to claim 1,
The light emitting device is,
pixel driving electrodes arranged in a matrix manner within the display area;
a light emitting layer stacked on the pixel driving electrode; and
Includes a common electrode stacked on the light emitting layer;
an encapsulation layer laminated on the common electrode; and
It further includes an upper protective film laminated on the encapsulation layer,
The touch electrode is an electroluminescent display device stacked on the upper protective film.
제 1 항에 있어서,
상기 터치 전극은,
상기 기판 위에서 제1 방향으로 진행하는 제1 터치 전극층;
상기 제1 터치 전극층을 덮는 유전막;
상기 유전막 위에 적층되며, 상기 제1 방향과 다른 제2 방향으로 진행하는 제2 터치 전극층을 포함하는 전계 발광 표시장치.
According to claim 1,
The touch electrode is,
a first touch electrode layer extending in a first direction on the substrate;
a dielectric layer covering the first touch electrode layer;
An electroluminescent display device comprising a second touch electrode layer stacked on the dielectric layer and extending in a second direction different from the first direction.
제 1 항에 있어서,
상기 비 표시 영역에 배치되며, 상기 표시 영역을 둘러싸는 댐 구조체를 더 포함하고,
상기 검사용 패드는 상기 댐 구조체 외부에 배치된 전계 발광 표시장치.
According to claim 1,
Further comprising a dam structure disposed in the non-display area and surrounding the display area,
The inspection pad is an electroluminescent display device disposed outside the dam structure.
제 1 항에 있어서,
상기 발광 소자에 연결되며 상기 검사용 패드와 인접하여 배치된 구동 신호 입력 패드; 그리고
상기 터치 전극에 연결되며 상기 구동 신호 입력 패드와 인접하여 배치된 터치 신호 입력 패드를 더 포함하는 전계 발광 표시장치.
According to claim 1,
a driving signal input pad connected to the light emitting device and disposed adjacent to the inspection pad; and
The electroluminescent display device further includes a touch signal input pad connected to the touch electrode and disposed adjacent to the driving signal input pad.
화소 전극 및 터치 전극이 배치된 표시 영역; 및
검사 패드 및 복수의 스위칭 소자 및 활성 신호 패드들이 배치된 비 표시 영역,
상기 복수의 스위칭 소자들은 적어도 제1 스위칭 소자와 제2 스위칭 소자들을 포함하고,
제1 기간 동안 상기 제1 스위칭 소자를 통해 상기 검사 패드를 상기 화소 전극과 연결하고,
제2 기간 동안 상기 제2 스위칭 소자를 통해 상기 검사 패드를 상기 터치 전극과 연결하는 전계 발광 표시장치.
A display area where pixel electrodes and touch electrodes are arranged; and
a non-display area where a test pad and a plurality of switching elements and active signal pads are arranged;
The plurality of switching elements include at least a first switching element and a second switching element,
Connecting the test pad to the pixel electrode through the first switching element during a first period,
An electroluminescence display device connecting the inspection pad to the touch electrode through the second switching element during a second period.
삭제delete 제 9 항에 있어서,
상기 제1 기간 동안 상기 검사 패드에는 화소 전극 검사 신호가 인가되고,
상기 제2 기간 동안 상기 검사 패드에는 터치 전극 검사 신호가 인가되는 전계 발광 표시장치.
According to clause 9,
A pixel electrode test signal is applied to the test pad during the first period,
An electroluminescent display device in which a touch electrode test signal is applied to the test pad during the second period.
제 9 항에 있어서,
상기 복수의 활성 신호 패드들은 적어도 제1 활성 신호 패드 및 제2 활성 신호 패드를 포함하고,
상기 제1 활성 신호 패드는 상기 제1 스위칭 소자에 연결되고,
상기 제2 활성 신호 패드는 상기 제2 스위칭 소자에 연결된 전계 발광 표시장치.
According to clause 9,
The plurality of active signal pads include at least a first active signal pad and a second active signal pad,
The first active signal pad is connected to the first switching element,
The second active signal pad is connected to the second switching element.
제 12 항에 있어서,
상기 제1 활성 신호 패드에 활성 신호가 인가되는 제1 기간 동안, 상기 제1 스위칭 소자는 상기 검사 패드에 인가되는 신호를 상기 화소 전극에 전달하고,
상기 제2 활성 신호 패드에 활성 신호가 인가되는 제2 기간 동안, 상기 제2 스위칭 소자는 상기 검사 패드에 인가되는 신호를 상기 터치 전극에 전달하는 전계 발광 표시장치.
According to claim 12,
During the first period in which an active signal is applied to the first active signal pad, the first switching element transmits the signal applied to the test pad to the pixel electrode,
During the second period in which the active signal is applied to the second active signal pad, the second switching element transmits the signal applied to the test pad to the touch electrode.
제 13 항에 있어서,
상기 제1 기간은 상기 제2 기간과 중첩되지 않는 전계 발광 표시장치.
According to claim 13,
The electroluminescent display device wherein the first period does not overlap with the second period.
제 14 항에 있어서,
상기 제1 기간 동안, 상기 제1 활성 신호 패드에는 상기 제1 스위칭 소자를 활성화하는 제1 활성 신호가 인가되고, 상기 검사 패드에는 화소 전극 검사 신호가 인가되며,
상기 제2 기간 동안, 상기 제2 활성 신호 패드에는 상기 제2 스위칭 소자를 활성화하는 제2 활성 신호가 인가되고, 상기 검사 패드에는 터치 전극 검사 신호가 인가되는 전계 발광 표시장치.
According to claim 14,
During the first period, a first activation signal for activating the first switching element is applied to the first activation signal pad, and a pixel electrode inspection signal is applied to the inspection pad,
During the second period, a second activation signal for activating the second switching element is applied to the second active signal pad, and a touch electrode inspection signal is applied to the inspection pad.
KR1020180168073A 2018-12-24 2018-12-24 Electroluminesence display KR102602171B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180168073A KR102602171B1 (en) 2018-12-24 2018-12-24 Electroluminesence display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180168073A KR102602171B1 (en) 2018-12-24 2018-12-24 Electroluminesence display

Publications (2)

Publication Number Publication Date
KR20200078829A KR20200078829A (en) 2020-07-02
KR102602171B1 true KR102602171B1 (en) 2023-11-14

Family

ID=71599514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180168073A KR102602171B1 (en) 2018-12-24 2018-12-24 Electroluminesence display

Country Status (1)

Country Link
KR (1) KR102602171B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085608A (en) 2020-12-15 2022-06-22 엘지디스플레이 주식회사 Display apparatus
CN118414571A (en) * 2022-11-30 2024-07-30 京东方科技集团股份有限公司 Display device and array substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034069B1 (en) * 2012-10-30 2019-10-21 엘지디스플레이 주식회사 Touch mode liquid crystal display device and inspecting method thereof
KR102370352B1 (en) * 2015-07-29 2022-03-07 삼성디스플레이 주식회사 Organic luminescence emitting display device
KR102573208B1 (en) * 2016-11-30 2023-08-30 엘지디스플레이 주식회사 Display panel

Also Published As

Publication number Publication date
KR20200078829A (en) 2020-07-02

Similar Documents

Publication Publication Date Title
KR102663324B1 (en) Electroluminesence display having a through-hole in display area
KR102642791B1 (en) Electroluminesence display having a through-hole in display area
CN111384108B (en) Display device with through hole
CN111326547B (en) Partially transparent display device
KR102652572B1 (en) Flexible electroluminesence display
KR20200082582A (en) Electroluminesence display having a through-hole in display area
KR20210026590A (en) Foldable Display
KR102666703B1 (en) Electroluminesence display
KR102602171B1 (en) Electroluminesence display
KR102589905B1 (en) Narrow bezel flexible electroluminesence display and methed for manufacturing the same
KR20220090032A (en) Electroluminesence display
KR102660306B1 (en) Folderble electroluminesence display
KR102640017B1 (en) Narrow bezel electroluminesence display
KR102633505B1 (en) Narrow bezel electroluminesence display
KR102574813B1 (en) Flexible electroluminesence display
KR102730281B1 (en) Display device having a through-hole
US12150332B2 (en) Electroluminescence display device having a through-hole in display area
KR20200078091A (en) Flexible electroluminesence display
KR20230094647A (en) Electroluminesence display having a through-hole in display area
KR20220097188A (en) Light Emitting Diodes Display Apparatus
KR20220070769A (en) Electroluminesence display
CN114695484A (en) Light emitting diode display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant