KR20220093683A

KR20220093683A - 연산 트랜스컨덕턴스 증폭기 및 이를 포함하는 트랜스임피던스 증폭기

Info

Publication number: KR20220093683A
Application number: KR1020200184661A
Authority: KR
Inventors: 우정균; 주성원; 이상성
Original assignee: 삼성전자주식회사
Priority date: 2020-12-28
Filing date: 2020-12-28
Publication date: 2022-07-05

Abstract

본 발명의 일 실시예에 따른 연산 트랜스컨덕턴스 증폭기는 제1 스테이지, 제2 스테이지, 제3 스테이지 및 커패시터를 포함한다. 상기 제1 스테이지는 입력 노드와 중간 노드 사이에 연결되고, 상기 입력 노드를 통하여 수신된 차동 형태의 입력 전류 신호를 증폭하여 중간 신호를 생성한다. 상기 제2 스테이지는 상기 중간 노드와 출력 노드 사이에 연결되고, 상기 중간 신호를 증폭하여 출력 신호를 생성한다. 상기 제3 스테이지는 상기 입력 노드와 상기 출력 노드 사이에 연결되고, 상기 입력 전류 신호를 증폭하여 상기 출력 신호를 생성한다. 상기 피드백 커패시터는 상기 중간 노드와 상기 출력 노드 사이에 연결된다. 상기 연산 트랜스컨덕턴스 증폭기는 제1 동작 모드 및 제2 동작 모드에서 동작하며, 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경시킨다.

Description

연산 트랜스컨덕턴스 증폭기 및 이를 포함하는 트랜스임피던스 증폭기{OPERATIONAL TRANSCONDUCTANCE AMPLIFIER AND TRANSIMPEDANCE AMPLIFIER INCLUDING THE SAME}

본 발명은 반도체 집적 회로에 관한 것으로서 더욱 상세하게는 연산 트랜스컨덕턴스 증폭기 및 이를 포함하는 트랜스임피던스 증폭기에 관한 것이다.

증폭기는 차동 형태의 입력 신호들을 증폭하여 출력 신호들을 생성한다. 상기 증폭기는 복수의 스테이지들을 포함할 수 있고, 각 스테이지는 상기 입력 신호들 또는 다른 스테이지로부터 출력되는 중간 신호들을 증폭하여 상기 출력 신호들을 생성한다.

최근 들어 무선 통신 시스템의 경량화, 소형화 및 고성능화가 빠르게 진행됨에 따라 상기 증폭기가 상기 증폭을 효율적으로 수행하면서도 상기 증폭기에서 소비되는 전류를 감소시키고 동적 이득 범위를 증가시킬 수 있는 방안이 요구된다.

본 발명의 일 목적은 효율적으로 소비 전류를 감소시키고 동적 범위를 증가시키는 연산 트랜스컨덕턴스 증폭기를 제공하는 것이다.

본 발명의 일 목적은 상기 연산 트랜스컨덕턴스 증폭기를 포함하는 트랜스임피던스 증폭기를 제공하는 것이다.

상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 연산 트랜스컨덕턴스 증폭기는 제1 스테이지, 제2 스테이지, 제3 스테이지 및 피드백 커패시터를 포함한다. 상기 제1 스테이지는 입력 노드와 중간 노드 사이에 연결되고, 상기 입력 노드를 통하여 수신된 차동 형태의 입력 전류 신호를 증폭하여 중간 신호를 생성한다. 상기 제2 스테이지는 상기 중간 노드와 출력 노드 사이에 연결되고, 상기 중간 신호를 증폭하여 출력 신호를 생성한다. 상기 제3 스테이지는 상기 입력 노드와 상기 출력 노드 사이에 연결되고, 상기 입력 전류 신호를 증폭하여 상기 출력 신호를 생성한다. 상기 피드백 커패시터는 상기 중간 노드와 상기 출력 노드 사이에 연결된다. 상기 연산 트랜스컨덕턴스 증폭기는 제1 동작 모드 및 제2 동작 모드에서 동작하며, 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경시킨다.

일 실시예에서, 상기 연산 트랜스컨덕턴스 증폭기는 상기 제2 동작 모드에서 상기 복수의 극점들 중 제1 극점의 위치를 나타내는 극점 주파수를 감소시키고, 상기 복수의 영점들 중 제1 영점의 위치를 나타내는 영점 주파수를 증가시킬 수 있다.

일 실시예에서, 상기 연산 트랜스컨덕턴스 증폭기는 상기 제2 동작 모드에서와 비교하여 상기 제1 동작 모드에서 상기 제2 스테이지의 내부에 흐르는 제1 내부 전류들을 감소시키고, 상기 제1 동작 모드에서와 비교하여 상기 제2 동작 모드에서 상기 제3 스테이지의 내부에 흐르는 제2 내부 전류들을 감소시킬 수 있다.

일 실시예에서, 상기 제1 스테이지는 전원 전압과 제1 노드 사이에 연결되고 제1 바이어스 전압을 게이트 신호로서 수신하는 제1 피모스 트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결되고 상기 입력 전류 신호의 제1 차동 입력 신호를 게이트 신호로서 수신하는 제2 피모스 트랜지스터, 상기 제1 노드와 제3 노드 사이에 연결되고 상기 입력 전류 신호의 제2 차동 입력 신호를 게이트 신호로서 수신하는 제3 피모스 트랜지스터, 상기 제2 노드와 접지 전압 사이에 연결되는 제1 엔모스 트랜지스터, 및 상기 제3 노드와 상기 접지 전압 사이에 연결되는 제2 엔모스 트랜지스터를 포함하고, 상기 제1 엔모스 트랜지스터와 상기 제2 엔모스 트랜지스터의 게이트 단자는 서로 연결될 수 있다.

일 실시예에서, 상기 제2 스테이지는 상기 전원 전압과 제4 노드 사이에 연결되는 제4 피모스 트랜지스터 및 제5 피모스 트랜지스터, 상기 전원 전압과 제5 노드 사이에 연결되는 제6 피모스 트랜지스터 및 제7 피모스 트랜지스터, 상기 제4 노드와 상기 접지 전압 사이에 연결되는 제3 엔모스 트랜지스터 및 제4 엔모스 트랜지스터, 상기 제5 노드와 상기 접지 전압 사이에 연결되는 제5 엔모스 트랜지스터 및 제6 엔모스 트랜지스터, 상기 제4 노드와 상기 제4 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 커패시터, 상기 제5 노드와 상기 제5 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 커패시터, 상기 전원 전압과 상기 제4 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 스위치, 상기 제4 피모스 트랜지스터의 게이트 단자와 상기 제5 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 스위치, 상기 전원 전압과 상기 제7 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제3 스위치, 상기 제7 피모스 트랜지스터의 게이트 단자와 상기 제6 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제4 스위치, 상기 제3 엔모스 트랜지스터의 게이트 단자와 상기 접지 전압 사이에 연결되는 제5 스위치, 상기 제3 엔모스 트랜지스터의 게이트 단자와 상기 제4 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제6 스위치, 상기 제6 엔모스 트랜지스터의 게이트 단자와 상기 접지 전압 사이에 연결되는 제7 스위치, 및 상기 제6 엔모스 트랜지스터의 게이트 단자와 상기 제5 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제8 스위치를 포함할 수 있다.

일 실시예에서, 상기 제3 스테이지는 상기 전원 전압과 제6 노드 사이에 연결되는 제8 피모스 트랜지스터 및 제9 피모스 트랜지스터, 상기 전원 전압과 제7 노드 사이에 연결되는 제10 피모스 트랜지스터 및 제11 피모스 트랜지스터, 상기 제6 노드와 제8 노드 사이에 연결되는 제7 엔모스 트랜지스터, 상기 제7 노드와 상기 제8 노드 사이에 연결되는 제8 엔모스 트랜지스터, 상기 제8 노드와 상기 접지 전압 사이에 연결되는 제9 엔모스 트랜지스터 및 제10 엔모스 트랜지스터, 상기 제6 노드와 상기 제9 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 저항, 상기 제7 노드와 상기 제10 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 저항, 상기 전원 전압과 상기 제8 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제9 스위치, 상기 제8 피모스 트랜지스터의 게이트 단자와 상기 제9 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제10 스위치, 상기 전원전압과 상기 제11 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제11 스위치, 상기 제11 피모스 트랜지스터의 게이트 단자와 상기 제10 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제12 스위치, 상기 접지전압과 상기 제10 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제13 스위치, 및 상기 제10 엔모스 트랜지스터의 게이트 단자와 상기 제9 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제14 스위치를 포함할 수 있다.

일 실시예에서, 외부로부터 제공되는 스위치 제어 신호에 기초하여, 상기 제1 동작 모드에서 상기 제1 스위치, 상기 제3 스위치, 상기 제5 스위치, 상기 제7 스위치, 상기 제10 스위치, 상기 제12 스위치 및 상기 제14 스위치는 온(ON)되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제6 스위치, 상기 제8 스위치, 상기 제9 스위치, 상기 제11 스위치 및 상기 제13 스위치는 오프(OFF)될 수 있다.

일 실시예에서, 외부로부터 제공되는 스위치 제어 신호에 기초하여, 상기 제2 동작 모드에서 상기 제1 스위치, 상기 제3 스위치, 상기 제5 스위치, 상기 제7 스위치, 상기 제10 스위치, 상기 제12 스위치 및 상기 제14 스위치는 오프(OFF)되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제6 스위치, 상기 제8 스위치, 상기 제9 스위치, 상기 제11 스위치 및 상기 제13 스위치는 온(ON)될 수 있다.

상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기는 연산 트랜스컨덕턴스 증폭기, 제1 커패시터, 제1 저항, 제2 커패시터 및 제2 저항을 포함한다. 상기 연산 트랜스컨덕턴스 증폭기는 제1 스테이지, 제2 스테이지, 제3 스테이지 및 피드백 커패시터를 포함한다. 상기 제1 스테이지는 입력 노드와 중간 노드 사이에 연결되고, 상기 입력 노드를 통하여 수신된 차동 형태의 입력 전류 신호를 증폭하여 중간 신호를 생성한다. 상기 제2 스테이지는 상기 중간 노드와 출력 노드 사이에 연결되고, 상기 중간 신호를 증폭하여 출력 신호를 생성한다. 상기 제3 스테이지는 상기 입력 노드와 상기 출력 노드 사이에 연결되고, 상기 입력 전류 신호를 증폭하여 상기 출력 신호를 생성한다. 상기 피드백 커패시터는 상기 중간 노드와 상기 출력 노드 사이에 연결된다. 상기 연산 트랜스컨덕턴스 증폭기는 제1 동작 모드 및 제2 동작 모드에서 동작하며, 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경시킨다.

일 실시예에서, 상기 트랜스임피던스 증폭기는 상기 제2 동작 모드에서 상기 복수의 극점들 중 제1 극점의 위치를 나타내는 극점 주파수를 감소시키고, 상기 복수의 영점들 중 제1 영점의 위치를 나타내는 영점 주파수를 증가시킬 수 있다.

본 발명의 실시예들에 포함되는 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 내부에 흐르는 특정 전류들의 양을 적응적으로 조절하여 증가 또는 감소시킬 수 있다. 따라서 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 소비 전류량을 감소시킬 수 있다. 또한 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서, 동작 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경할 수 있다. 따라서 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 동적 이득 범위(dynamic gain range)를 효과적으로 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 수신 회로의 일 예를 나타내는 블록도이다.
도 2는 도 1에 도시된 연산 트랜스컨덕턴스 증폭기를 나타내는 블록도이다.
도 3은 도 2에 도시된 연산 트랜스컨덕턴스 증폭기를 나타내는 회로도이다.
도 4는 도 3의 연산 트랜스컨덕턴스 증폭기에 포함되는 복수의 스위치들이 동작 모드에 따라 온오프 되는 과정을 설명하기 위한 도면이다.
도 5는 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드에서 동작하는 경우의 결선 관계를 나타내는 회로도이다.
도 6은 도 3의 연산 트랜스컨덕턴스 증폭기가 제2 동작 모드에서 동작하는 경우의 결선 관계를 나타내는 회로도이다.
도 7은 도 3의 연산 트랜스컨덕턴스 증폭기의 동작의 특성을 나타내는 보드 선도를 도시한 도면이다.
도 8은 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드에서 동작하는 경우와 비교하여 제2 동작모드에서 동작하는 경우 변경되는 극점 및 영점을 설명하기 위한 도면이다.
도 9는 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드 및 제2 동작 모드에서 소비하는 소비 전류의 감소량을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 수신 회로의 일 예를 나타내는 블록도이다.
도 11은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 통신 장치를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 수신 회로의 일 예를 나타내는 블록도이다.

도 1을 참조하면, 상기 수신 회로는 트랜스임피던스 증폭기(100), 믹서 저항(2RMIX), 입력 전류원(IS) 및 로드 저항들(RL)을 포함한다. 상기 수신 회로는 트랜스임피던스 증폭기(100)를 포함하는 주변 모듈들을 모델링하여 도시한 것으로서 상기 수신 회로의 구성에 관한보다 구체적인 설명은 도 10을 참조하여 후술하기로 한다.

일 실시예에서, 상기 수신 회로는 안테나를 통하여 무선 변조 신호를 수신하고 상기 무선 변조 신호에 대하여 저잡음 증폭을 수행하고 상기 저잡음 증폭된 신호에 대하여 필터링을 수행하고, 상기 필터링 된 신호를 기저 대역 신호로 변환시킬 수 있다. 이 경우 입력 전류원(IS)은 상기 안테나로부터 트랜스임피던스 증폭기(100)의 입력 단자들(TIN1 및 TIN2) 이전까지의 다양한 동작들을 거친 이후의 상기 무선 변조 신호를 모델링 한 것일 수 있고, 믹서 저항(2RMIX)은 상기 안테나로부터 트랜스임피던스 증폭기(100)의 입력 단자들(TIN1 및 TIN2) 이전까지의 저항 성분을 모델링 한 것일 수 있다.

일 실시예에서, 상기 수신 회로는 입력 단자들(TIN1 및 TIN2)을 통하여 수신된 신호를 증폭하여 출력 단자들(TOUT1 및 TOUT2)을 통해 출력할 수 있다. 이 경우 출력 단자들(TOUT1 및 TOUT2)에 로드 저항들(RL)이 연결될 수 있고, 로드 저항들(RL)은 트랜스임피던스 증폭기(100)의 출력 단자들(TOUT1 및 TOUT2) 이후의 저항 성분을 모델링 한 것일 수 있다.

일 실시예에서, 트랜스임피던스 증폭기(100)는 입력 단자들(TIN1 및 TIN2) 중 제1 단자(TIN1)와 출력 단자들(TOUT1 및 TOUT2) 중 제3 단자(TOUT1) 사이에 병렬로 연결되는 제1 커패시터(CF1) 및 제1 저항(RF1)을 포함할 수 있고, 제2 단자(TIN2)와 제4 단자(TOUT2) 사이에 병렬로 연결되는 제2 커패시터(CF2) 및 제2 저항(RF2)을 포함할 수 있다.

트랜스임피던스 증폭기(100)는 외부로부터 스위치 제어 신호(SCS)를 수신하고 스위치 제어 신호(SCS)에 기초하여 트랜스임피던스 증폭기(100) 내부에 포함된 복수의 스위치들을 제어한다. 일 실시예에서, 트랜스임피던스 증폭기(100)는 제1 동작 모드 및 제2 동작 모드 중 하나에서 동작할 수 있다. 상기 제1 동작 모드는 트랜스임피던스 증폭기(100)에 입력되는 입력 신호들의 전류 레벨이 기준 전류 레벨 미만인 경우 트랜스임피던스 증폭기(100)가 동작하는 동작 모드일 수 있고, 상기 제2 동작 모드는 트랜스임피던스 증폭기(100)에 입력되는 입력 신호들의 전류 레벨이 상기 기준 전류 레벨 이상인 경우 트랜스임피던스 증폭기(100)가 동작하는 동작 모드일 수 있다.

상기와 같은 구성에 의하여 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기(100)는 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 트랜스임피던스 증폭기(100) 내부에 흐르는 특정 전류들의 양을 적응적으로 조절하여 증가 또는 감소시킬 수 있다. 따라서 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 트랜스임피던스 증폭기(100) 의 소비 전류량을 감소시킬 수 있다. 또한 트랜스임피던스 증폭기(100)는 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서, 트랜스임피던스 증폭기(100)의 동작 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경할 수 있다. 따라서 트랜스임피던스 증폭기(100)는 동적 이득 범위(dynamic gain range)를 효과적으로 증가시킬 수 있다. 이하에서 보다 구체적으로 설명하기로 한다.

도 2는 도 1에 도시된 연산 트랜스컨덕턴스 증폭기를 나타내는 블록도이다.

도 2를 참조하면, 연산 트랜스컨덕턴스 증폭기(200)는 제1 스테이지(210), 제2 스테이지(250), 제3 스테이지(250) 및 피드백 커패시터(CM)를 포함한다.

제1 스테이지(210), 제2 스테이지(250) 및 제3 스테이지(250)는 각각에 입력되는 신호들을 증폭하여 출력한다. 피드백 커패시터(CM)는 제2 스테이지(250) 또는 제3 스테이지(250)로부터 출력되는 신호에 대한 피드백 경로를 제공한다.

제1 스테이지(210)는 입력 노드(N1)와 중간 노드(N2) 사이에 연결되고 입력 노드(N1)를 통하여 차동 형태의 입력 전류 신호(INS)를 수신하고 입력 전류 신호(INS)를 증폭하여 중간 신호(OUT1)를 생성하고, 제2 스테이지(250)는 중간 노드(N2)와 출력 노드(N3) 사이에 연결되고 중간 신호(OUT1)를 증폭하여 출력 신호(VOUTS)를 생성하며, 제3 스테이지(S90)는 입력 노드(N1)와 출력 노드(N3) 사이에 연결되고 입력 전류 신호(INS)를 증폭하여 출력 신호(VOUTS)를 생성한다.

피드백 커패시터(CM)는 출력 노드(N3)와 중간 노드(N2) 사이에 연결된다.

연산 트랜스컨덕턴스 증폭기(200)는 외부로부터 스위치 제어 신호(SCS)를 수신한다. 연산 트랜스컨덕턴스 증폭기(200)는 도 1을 참조하여 상술한 상기 제1 동작 모드 및 상기 제2 동작 모드에서 동작할 수 있고, 연산 트랜스컨덕턴스 증폭기(200)는 스위치 제어 신호(SCS)에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 연산 트랜스컨덕턴스 증폭기(200) 내부에 포함되는 복수의 스위치들을 제어한다.

도 3은 도 2에 도시된 연산 트랜스컨덕턴스 증폭기를 나타내는 회로도이다.

도 2 및 도 3을 참조하면, 복수의 모스(metal oxide semiconductor) 트랜지스터들 및 복수의 스위치들이 결선되어 연산 트랜스컨덕턴스 증폭기(200)를 구성한다.

일 실시예에서, 모스 트랜지스터들(211, 212, 213, 214 및 215)은 제1 스테이지(210)를 구성할 수 있다. 모스 트랜지스터들(251, 252, 253, 254, 255, 256, 257 및 258) 및 스위치들(411, 412, 413, 414, 415, 416, 417 및 418)은 제2 스테이지(250)를 구성할 수 있다. 모스 트랜지스터들(291, 292, 293, 294, 295, 296, 297 및 298), 스위치들(491, 492, 493, 494, 495 및 497) 및 저항들(R1 및 R2)은 제3 스테이지(290)를 구성할 수 있다.

다른 실시예에서, 모스 트랜지스터들(211, 212, 213, 214 및 215)은 제1 스테이지(210)를 구성할 수 있다. 모스 트랜지스터들(252, 254, 256 및 258) 및 스위치들(412, 414, 416, 및 418)은 제2 스테이지(250)를 구성할 수 있다. 모스 트랜지스터들(251, 253, 255, 257, 291, 292, 293, 294, 295, 296, 297 및 298), 스위치들(411, 413, 415, 417, 491, 492, 493, 494, 495 및 497) 및 저항들(R1 및 R2)은 제3 스테이지(290)를 구성할 수 있다.

일 실시예에서, 모스 트랜지스터들(254 및 256) 각각의 게이트 단자와 드레인 단자를 연결하는 커패시터들(C1 및 C2)은 도 2를 참조하여 상술한 피드백 커패시터(CM)에 해당할 수 있다.

일 실시예에서, 제1 스테이지(210)는 전원 전압(VDD)과 제1 노드 사이(N11)에 연결되고 제1 바이어스 전압(VB1)을 게이트 신호로서 수신하는 제1 피모스 트랜지스터(211), 제1 노드(N11)와 제2 노드(N12) 사이에 연결되고 제1 차동 입력 신호를 게이트 신호로서 수신하는 제2 피모스 트랜지스터(213), 제1 노드(N11)와 제3 노드(N13) 사이에 연결되고 제2 차동 입력 신호를 게이트 신호로서 수신하는 제3 피모스 트랜지스터(215), 제2 노드(N12)와 접지 전압(VSS) 사이에 연결되는 제1 엔모스 트랜지스터(212) 및 제3 노드(N13)와 접지 전압(VSS) 사이에 연결되는 제2 엔모스 트랜지스터(214)를 포함할 수 있다. 이 경우 제1 엔모스 트랜지스터(212)와 제2 엔모스 트랜지스터(214) 각각의 게이트 단자는 서로 연결되어 제1 스테이지(210)가 텔레스코픽(telescopic) 증폭기로서 동작하도록 구성될 수 있다.

일 실시예에서, 제2 스테이지(250)는 전원 전압(VDD)과 제4 노드(N21) 사이에 연결되는 제4 피모스 트랜지스터(251) 및 제5 피모스 트랜지스터(253)를 포함할 수 있고, 전원 전압(VDD)과 제5 노드(N22) 사이에 연결되는 제6 피모스 트랜지스터(255) 및 제7 피모스 트랜지스터(257)를 포함할 수 있다. 제2 스테이지(250)는 제4 노드(N21)와 접지 전압(VSS) 사이에 연결되는 제3 엔모스 트랜지스터(252) 및 제4 엔모스 트랜지스터(254)를 포함할 수 있고, 제5 노드(N22)와 접지 전압(VSS) 사이에 연결되는 제5 엔모스 트랜지스터(256) 및 제6 엔모스 트랜지스터(258)를 포함할 수 있다. 제2 스테이지(250)는 제4 노드(N21)와 제4 엔모스 트랜지스터(254)의 게이트 단자 사이에 연결되는 제1 커패시터(C1)를 포함할 수 있고, 제5 노드(N22)와 제5 엔모스 트랜지스터(256)의 게이트 단자 사이에 연결되는 제2 커패시터(C2)를 포함할 수 있다. 제2 스테이지(250)는 전원 전압(VDD)과 제4 피모스 트랜지스터(251)의 게이트 단자 사이에 연결되는 제1 스위치(411)를 포함할 수 있고, 제4 피모스 트랜지스터(251)의 게이트 단자와 제5 피모스 트랜지스터(253)의 게이트 단자 사이에 연결되는 제2 스위치(413)를 포함할 수 있고, 전원 전압(VDD)과 제7 피모스 트랜지스터(257)의 게이트 단자 사이에 연결되는 제3 스위치(417)를 포함할 수 있고, 제7 피모스 트랜지스터(257)의 게이트 단자와 제6 피모스 트랜지스터(255)의 게이트 단자 사이에 연결되는 제4 스위치(415)를 포함할 수 있다. 제2 스테이지(250)는 제3 엔모스 트랜지스터(252)의 게이트 단자와 상기 접지 전압 사이(VSS)에 연결되는 제5 스위치(412), 제3 엔모스 트랜지스터(252)의 게이트 단자와 제4 엔모스 트랜지스터(254)의 게이트 단자 사이에 연결되는 제6 스위치(414), 제6 엔모스 트랜지스터(258)의 게이트 단자와 접지 전압(VSS) 사이에 연결되는 제7 스위치(418) 및 제6 엔모스 트랜지스터(258)의 게이트 단자와 제5 엔모스 트랜지스터(256)의 게이트 단자 사이에 연결되는 제8 스위치(416)를 포함할 수 있다.

일 실시예에서, 제3 스테이지(290)는 전원 전압(VDD)과 제6 노드(N31) 사이에 연결되는 제8 피모스 트랜지스터(291) 및 제9 피모스 트랜지스터(293)를 포함할 수 있고, 전원 전압(VDD)과 제7 노드(N32) 사이에 연결되는 제10 피모스 트랜지스터(295) 및 제11 피모스 트랜지스터(297)를 포함할 수 있다. 제3 스테이지(290)는 제6 노드(N31)와 제8 노드(N33) 사이에 연결되는 제7 엔모스 트랜지스터(292) 및 제8 노드(N32)와 제8 노드(N33) 사이에 연결되는 제8 엔모스 트랜지스터(294)를 포함할 수 있다. 제3 스테이지(290)는 제8 노드(N33)와 접지 전압(VSS) 사이에 연결되는 제9 엔모스 트랜지스터(296) 및 제10 엔모스 트랜지스터(298)를 포함할 수 있다. 제3 스테이지(290)는 제6 노드(N31)와 제9 피모스 트랜지스터(293)의 게이트 단자 사이에 연결되는 제1 저항(R1) 및 제7 노드(N32)와 제10 피모스 트랜지스터(295)의 게이트 단자 사이에 연결되는 제2 저항(R2)을 포함할 수 있다. 제3 스테이지(290)는 전원 전압(VDD)과 제8 피모스 트랜지스터(291)의 게이트 단자 사이에 연결되는 제9 스위치(491), 제8 피모스 트랜지스터(291)의 게이트 단자와 제9 피모스 트랜지스터(293)의 게이트 단자 사이에 연결되는 제10 스위치(493) 및 전원전압(VDD)과 제11 피모스 트랜지스터(297)의 게이트 단자 사이에 연결되는 제11 스위치(497)를 포함할 수 있다. 제3 스테이지(290)는 제11 피모스 트랜지스터(297)의 게이트 단자와 제10 피모스 트랜지스터(295)의 게이트 단자 사이에 연결되는 제12 스위치(495), 접지 전압(VSS)과 제10 엔모스 트랜지스터(298)의 게이트 단자 사이에 연결되는 제13 스위치(494) 및 제10 엔모스 트랜지스터(298)의 게이트 단자와 상기 제9 엔모스 트랜지스터(296)의 게이트 단자 사이에 연결되는 제14 스위치(492)를 포함할 수 있다.

도 4는 도 3의 연산 트랜스컨덕턴스 증폭기에 포함되는 복수의 스위치들이 동작 모드에 따라 온오프되는 과정을 설명하기 위한 도면이다.

도 2 내지 도 4를 참조하면, 연산 트랜스컨덕턴스 증폭기(200)는 외부로부터 제공되는 스위치 제어 신호(SCS)에 기초하여 연산 트랜스컨덕턴스 증폭기(200) 내부에 포함되는 복수의 스위치들을 제어한다.

일 실시예에서, 연산 트랜스컨덕턴스 증폭기(200)는 상기 제1 동작 모드 및 상기 제2 동작 모드에서 동작할 수 있다.

일 실시예에서, 상기 제1 동작 모드에서, 제1 스위치(411), 제3 스위치(413), 제5 스위치(412), 제7 스위치(418), 제10 스위치(493), 제12 스위치(495) 및 제14 스위치(492)는 온(ON) 될 수 있고, 제2 스위치(413), 제4 스위치(415), 제6 스위치(414), 제8 스위치((416), 제9 스위치(491), 제11 스위치(497) 및 제13 스위치(494)는 오프(OFF) 될 수 있다.

일 실시예에서, 상기 제2 동작 모드에서, 제1 스위치(411), 제3 스위치(413), 제5 스위치(412), 제7 스위치(418), 제10 스위치(493), 제12 스위치(495) 및 제14 스위치(492)는 오프(OFF) 될 수 있고, 제2 스위치(413), 제4 스위치(415), 제6 스위치(414), 제8 스위치((416), 제9 스위치(491), 제11 스위치(497) 및 제13 스위치(494)는 온(ON) 될 수 있다.

도 5는 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드에서 동작하는 경우의 결선 관계를 나타내는 회로도이다.

도 4를 참조하여 상술한 바와 같이, 상기 제1 동작 모드에서 연산 트랜스컨덕턴스 증폭기(200) 내부에 포함되는 복수의 스위치들을 제어한 결과 제2 스테이지(250)에 포함되는 피모스 트랜지스터들(251 및 257) 각각의 게이트 전압으로서 전원 전압(VDD)이 인가되고 엔모스 트랜지스터들(252 및 258) 각각의 게이트 전압으로서 접지 전압(VSS)이 인가된다. 따라서 피모스 트랜지스터들(251 및 257) 및 엔모스 트랜지스터들(252 및 258)이 턴오프되어 제2 스테이지(250)의 내부에서 전원 전압(VDD)과 접지 전압(VSS) 사이에서 형성되는 브랜치 전류들의 크기는 상기 제2 동작 모드에서와 비교하여 감소된다. 반면 제3 스테이지(290)에 포함되는 피모스 트랜지스터들(291 및 297) 각각의 게이트 단자는 피모스 트랜지스터들(293 및 295) 각각의 게이트 단자와 연결되고, 엔모스 트랜지스터(298)의 게이트 단자는 엔모스 트랜지스터(296)의 게이트 단자와 연결된다. 따라서 제3 스테이지(290)의 내부에서 전원 전압(VDD)과 접지 전압(VSS) 사이에서 형성되는 브랜치 전류들의 크기는 상기 제2 동작 모드에서와 비교하여 증가한다.

도 6은 도 3의 연산 트랜스컨덕턴스 증폭기가 제2 동작 모드에서 동작하는 경우의 결선 관계를 나타내는 회로도이다.

도 4를 참조하여 상술한 바와 같이, 상기 제2 동작 모드에서 연산 트랜스컨덕턴스 증폭기(200) 내부에 포함되는 복수의 스위치들을 제어한 결과 제3 스테이지(290)에 포함되는 피모스 트랜지스터들(291 및 297) 각각의 게이트 전압으로서 전원 전압(VDD)이 인가되고 엔모스 트랜지스터(298)의 게이트 전압으로서 접지 전압(VSS)이 인가된다. 따라서 피모스 트랜지스터들(291 및297) 및 엔모스 트랜지스터(298)가 턴오프되어 제3 스테이지(290)의 내부에서 전원 전압(VDD)과 접지 전압(VSS) 사이에서 형성되는 브랜치 전류들의 크기는 상기 제1 동작 모드에서와 비교하여 감소된다. 반면 제2 스테이지(250)에 포함되는 피모스 트랜지스터들(251 및 257) 각각의 게이트 단자는 피모스 트랜지스터들(253 및 255) 각각의 게이트 단자와 연결되고, 엔모스 트랜지스터들(252 및 258)의 게이트 단자는 엔모스 트랜지스터들(256 및 266) 각각의 게이트 단자와 연결된다. 따라서 제2 스테이지(250)의 내부에서 전원 전압(VDD)과 접지 전압(VSS) 사이에서 형성되는 브랜치 전류들의 크기는 상기 제1 동작 모드에서와 비교하여 증가한다.

도 7은 도 3의 연산 트랜스컨덕턴스 증폭기의 동작의 특성을 나타내는 보드 선도를 도시한 도면이다.

도 7에서, 크기(magnitude) 보드 선도 상의 제1 그래프(510)는 본 발명의 일 실시예에 따른 연산 트랜스컨덕턴스 증폭기와 구별되는 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 상기 제1 동작 모드에서 동작하는 경우의 루프 이득(loop gain)을 나타낸다. 제2 그래프(510)는 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 상기 제2 동작 모드에서 동작하는 경우의 루프 이득을 나타낸다. 위상(phase) 보드 선도 상의 그래프는 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 상기 제1 동작 모드 또는 상기 제2 동작 모드에서 동작하는 경우의 위상을 나타낸다. 즉 상기 제1 동작 모드 또는 상기 제2 동작 모드에서 연산 트랜스컨덕턴스 증폭기의 위상은 거의 변화하지 않는다.

도 7을 참조하면, 크기 보드 선도 상의 제1 그래프(510) 및 제2 그래프(530)의 형태에 기초하여 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기의 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들이 파악될 수 있다.

일 실시예에서, 복수의 극점들(P1, P2 및 P3)은 극점 주파수들(F1, F4 및 F5) 상에 위치하고 복수의 영점들(Z1 및 Z2)은 영점 주파수들(F2 및 F3) 상에 위치할 수 있다. 보다 구체적으로 복수의 극점들 중 제1 극점(P1)은 제1 극점 주파수(F1) 상에 위치하고, 제2 극점(P2)은 제2 극점 주파수(F4) 상에 위치하며, 제3 극점(P3)은 제3 극점 주파수(F5) 상에 위치한다. 복수의 영점들 중 제1 영점(Z1)은 제1 영점 주파수(F2) 상에 위치하고, 제2 영점(Z2)은 제2 영점 주파수(F3) 상에 위치한다.

도 8은 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드에서 동작하는 경우와 비교하여 제2 동작모드에서 동작하는 경우 변경되는 극점 및 영점을 설명하기 위한 도면이다.

도 8에서, 도 3의 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 루프 이득 및 위상이 도시된다.

도 7 및 도 8을 참조하면, 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 나타내는 보드 선도 상의 제1 극점(P1)의 위치는 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 좌측(즉, P1')으로 이동한다. 즉 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 제1 극점의 위치를 나타내는 극점 주파수의 크기는 감소된다. 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 나타내는 보드 선도 상의 제1 영점(Z1)의 위치는 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 우측(즉, Z1')으로 이동한다. 즉 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 제1 영점의 위치를 나타내는 영점 주파수의 크기는 증가한다.

따라서 변경된 제1 극점(P1') 및 제1 영점(Z1')의 위치에 상응하여 연산 트랜스컨덕턴스 증폭기(200)의 위상 특성을 나타내는 위상 보드 선도의 형태 또한 도 8에 도시된 바와 같이 변경된다.

도 9는 도 3의 연산 트랜스컨덕턴스 증폭기가 제1 동작 모드 및 제2 동작 모드에서 소비하는 소비 전류의 감소량을 설명하기 위한 도면이다.

도 9에서, 종래 기술(CONVENTIONAL)에 따른 연산 트랜스컨덕턴스 증폭기와 본 발명의 일 실시예에 따른 연산 트랜스컨덕턴스 증폭기(PROPOSED)(즉, 200)가 상기 제1 동작 모드 및 상기 제2 동작 모드에서 소비하는 소비 전류의 양이 도시된다. 상기 소비 전류의 양은 도 2 및 도 3을 참조하여 상술한 제1 스테이지(210), 제2 스테이지(250) 및 제3 스테이지(290) 각각에 대하여 측정된다.

종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 상기 제1 동작 모드에서 동작하는 경우 제1 스테이지에서 소비하는 전류량은 40 uA, 제2 스테이지에서 소비하는 전류량은 200 uA, 제3 스테이지에서 소비하는 전류량은 70 uA 로서, 전체 소비 전류의 양은 310 uA 에 해당한다. 상기 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기가 상기 제2 동작 모드에서 동작하는 경우 제1 스테이지에서 소비하는 전류량은 40 uA, 제2 스테이지에서 소비하는 전류량은 200 uA, 제3 스테이지에서 소비하는 전류량은 70 uA 로서, 전체 소비 전류의 양은 310 uA 에 해당한다.

본 발명의 일 실시예에 따른 연산 트랜스컨덕턴스 증폭기(200)가 상기 제1 동작 모드에서 동작하는 경우 제1 스테이지에서 소비하는 전류량은 40 uA, 제2 스테이지에서 소비하는 전류량은 140 uA, 제3 스테이지에서 소비하는 전류량은 70 uA 로서, 전체 소비 전류의 양은 250 uA 에 해당한다. 연산 트랜스컨덕턴스 증폭기(200)가 상기 제2 동작 모드에서 동작하는 경우 제1 스테이지에서 소비하는 전류량은 40 uA, 제2 스테이지에서 소비하는 전류량은 200 uA, 제3 스테이지에서 소비하는 전류량은 7 uA 로서, 전체 소비 전류의 양은 247 uA 에 해당한다.

즉 연산 트랜스컨덕턴스 증폭기(200)는 제1 동작 모드에서 동작하는 경우 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기와 비교하여 제2 스테이지에서 소비 전류의 양을 30 % 만큼 적게 소모하고, 제2 동작 모드에서 동작하는 경우 종래 기술에 따른 연산 트랜스컨덕턴스 증폭기와 비교하여 제3 스테이지에서 소비 전류의 양을 90 % 만큼 적게 소모할 수 있다.

도 10은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 수신 회로의 일 예를 나타내는 블록도이다.

도 10을 참조하면, 수신 회로(500)는 저잡음 증폭기(511), 믹서(513), 트랜스임피던스 증폭기(515), 필터 회로(517), 복수의 수신 신호 강도 지시 회로들(531, 533 및 535) 및 자동 이득 제어기(550)를 포함한다. 자동 이득 제어기(550)는 스위치 제어기(551)를 포함한다.

저잡음 증폭기(511)는 안테나(미도시)를 통하여 무선 변조 신호(RS)를 수신하고 무선 변조 신호(RS)에 대하여 저잡음 증폭을 수행한다. 믹서(513)는 국부 발진기(local oscillator; 미도시)로부터 국부 발진 신호를 수신하여 상기 저잡음 증폭된 무선 변조 신호를 기저 대역 신호(MS)로 변환한다. 트랜스임피던스 증폭기(515)는 기적 대역 신호(MS)를 증폭하여 출력 신호(TO)를 생성하고, 필터 회로(517)는 출력 신호(TO)에 대하여 필터링을 수행하여 필터링 된 출력 신호(FO)를 생성한다.

복수의 수신 신호 강도 지시 회로들(531, 533 및 535)은 저잡음 증폭기(511), 믹서(513) 및 필터 회로(517) 각각으로부터 출력된 신호들의 강도를 측정하여 자동 이득 제어기(550)에 제공한다. 일 실시예에서, 제1 수신 신호 강도 지시 회로(531)는 저잡음 증폭기(511)로부터 출력된 신호의 강도를 측정하여 자동 이득 제어기(550)에 제공하고 제2 수신 신호 강도 지시 회로(533)는 믹서(513)로부터 출력된 신호의 강도를 측정하여 자동 이득 제어기(550)에 제공하고 제3 수신 신호 강도 지시 회로(535)는 필터 회로(517)로부터 출력된 신호의 강도를 측정하여 자동 이득 제어기(550)에 제공할 수 있다. 일 실시예에서, 복수의 수신 신호 강도 지시 회로들(531, 533 및 535) 각각은 저잡음 증폭기(511), 믹서(513) 및 필터 회로(517) 각각으로부터 출력된 신호들에 대한 아날로그 포락선 신호들을 검출하기 위한 포락선 검출 회로 및 상기 아날로그 포락선들을 디지털 신호로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 일 실시예에서, 복수의 수신 신호 강도 지시 회로들(531, 533 및 535)은 예시적인 것에 불과하며, 각각의 개수 및 결선 위치는 다양하게 변경될 수 있다.

일 실시예에서, 트랜스임피던스 증폭기(515)는 도 1을 참조하여 상술한 트랜스임피던스 증폭기(100)에 상응할 수 있고, 트랜스임피던스 증폭기(515)는 도 2 및 도 3을 참조하여 상술한 연산 트랜스컨덕턴스 증폭기(200)를 포함할 수 있다.

자동 이득 제어기(550)는 복수의 수신 신호 강도 지시 회로들(531, 533 및 535) 각각으로부터 수신한 신호들에 기초하여 저잡음 증폭기(511), 믹서(513) 및 트랜스임피던스 증폭기(515) 각각의 이득을 제어하기 위한 이득 제어 신호들(GA1, GA2 및 GA3)을 생성하고, 스위치 제어기(551)는 트랜스임피던스 증폭기(515) 내부에 포함되는 복수의 스위치들을 제어하기 위한 스위치 제어 신호(SCS)를 생성한다.

도 11은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기를 포함하는 통신 장치를 나타내는 블록도이다.

도 11에 도시된 바와 같이, 통신 장치(600)는 안테나(610)를 포함할 수 있고, 안테나(610)를 통해서 신호를 송신하거나 수신함으로써 무선 통신 시스템에서 상대 통신 기기와 통신할 수 있으며, 무선 통신 기기로서 지칭될 수 도 있다.

통신 장치(600)가 상대 통신 기기와 통신하는 무선 통신 시스템은, 예를 들어, 차세대 통신 시스템, 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, LTE-Advanced 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템 등과 같은 셀룰러 네트워크 (cellular network)를 이용하는 무선 통신 시스템일 수도 있고, WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템일 수 있다.

도 11에 도시된 바와 같이, 통신 장치(600)는 안테나(610), 무선 주파수 집적회로(Radio Frequency Integrated Circuit, RFIC)(620) 및 신호 프로세서(670)를 포함할 수 있고, 안테나(610) 및 RFIC(620)는 급전(feed) 라인(615)을 통해서 연결될 수 있다.

일 실시예에서, 안테나(610)는 안테나 모듈로서 지칭될 수도 있고, 안테나(610) 및 급전 라인(615)을 포함 하는 구성은 안테나 모듈로서 총괄적으로 지칭될 수도 있다. 또한, 안테나(610), 급전 라인(615) 및 RFIC(620)는 총괄적으로 RF 시스템 또는 RF 장치로서 지칭될 수 있다.

RFIC(620)는, 송신 모드에서 신호 프로세서(670)로부터 제공되는 송신 신호(TX)를 처리함으로써 생성된 신호를 급전 라인(615)을 통해서 안테나(610)에 제공할 수 있는 한편, 수신 모드에서 급전 라인(615)을 통해서 안테나(610)로부터 수신되는 신호를 처리함으로써 수신 신호(RX)를 신호 프로세서(670)에 제공할 수 있다.

예를 들어, RFIC(620)는 송신기를 포함할 수 있고, 송신기는 필터, 믹서, 전력 증폭기(power amplifier; PA)를 포함할 수 있다. 또한, RFIC(620)는 수신기를 포함할 수 있고, 수신기는 필터, 믹서, 저잡음 증폭기(low noise amplifier; LNA)를 포함할 수 있다. 일부 실시예들에서, RFIC는 복수의 송신기들 및 수신기들을 포함할 수도 있고, 송신기 및 수신기가 결합된 트랜시버(또는, 송수신기)를 포함할 수도 있다.

신호 프로세서(670)는 송신하고자 하는 정보를 포함하는 신호를 처리함으로써 송신 신호(TX)를 생성할 수 있고, 수신 신호(RX)를 처리함으로써 정보를 포함하는 신호를 생성할 수 있다. 예를 들면, 신호 프로세서(670)는 송신신호(TX)를 생성하기 위하여, 인코더(encoder), 변조기(modulator) 및 디지털-아날로그 변환기(digital-to-analog converter; DAC)를 포함할 수 있다. 또한, 신호 프로세서(670)는 수신 신호(RX)를 처리하기 위하여, 아날로그-디지털 변환기(analog-to-digital converter; ADC), 복조기(demodulator) 및 디코더(decoder)를 포함할 수 있다. 신호 프로세서(670)는 RFIC(620)를 제어하기 위한 제어 신호를 생성할 수도 있고, 제어 신호를 통해서 송신 모드 또는 수신 모드를 설정하거나 RFIC(620)에 포함된 구성요소들의 전력 및 이득 등을 조절할 수 있다.

일 실시예에서, 신호 프로세서(670)는 하나 이상의 코어 및 코어에 의해서 실행되는 명령어들을 저장하는 메모리를 포함할 수 있고, 신호 프로세서(670)의 적어도 일부는 메모리에 저장된 소프트웨어 블록을 포함할 수 있다. 실시예들에 있어서, 신호 프로세서(670)는 논리 합성을 통해서 설계된 로직 회로를 포함할 수 있고, 신호 프로세서(670)의 적어도 일부분은 로직 회로로 구현된 하드웨어 블록을 포함할 수 있다.

무선 통신 시스템은 높은 데이터 전송량을 위하여 높은 스펙트럼 대역을 규정할 수 있다. 예를 들면, ITU(International Telecommunication Union)에 의해서 공식적으로 IMT-2020으로 지명된 5G 셀룰러 시스템(또는 5G 무선 시스템)은 24GHz 이상의 밀리미터파(mmWave)를 규정한다.

안테나(610)는 밀리미터파(mmWave) 데이터 전송시에 이용되는 고주파수 대역에서의 신호 송수신(또는, 고주파수 대역에서의 전자기파를 방사)할 수 있도록 구성될 수 있으며, 이와 더불어, 안테나(610)는 상기 고주파수 대역과 비교하여 상대적으로 낮은 저주파수 대역에서의 신호 송수신(또는, 저주파수 대역에서의 전자기파를 방사)할 수 있도록 구성될 수 있다. 안테나(610)는 적어도 두 개의 주파수 대역들의 RF 신호 송수신을 지원할 수 있는 다중 대역 안테나일 수 있다. 또한, 안테나(610)는 다중 대역을 지원하는 동시에 방사하는 전자기파의 다중 편파 방사를 할 수 있도록 구성될 수 있다.

무선 주파수 집적회로(620)는 도 1을 참조하여 상술한 트랜스임피던스 증폭기(100), 도 2 및 도 3을 참조하여 상술한 연산 트랜스컨덕턴스 증폭기(200)를 포함할 수 있다.

이상 설명한 바와 같이, 본 발명의 실시예들에 포함되는 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 내부에 흐르는 특정 전류들의 양을 적응적으로 조절하여 증가 또는 감소시킬 수 있다. 따라서 상기 제1 동작 모드 및 상기 제2 동작 모드 각각에서 소비 전류량을 감소시킬 수 있다. 또한 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서, 동작 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경할 수 있다. 따라서 연산 트랜스컨덕턴스 증폭기 및 트랜스임피던스 증폭기는 동적 이득 범위(dynamic gain range)를 효과적으로 증가시킬 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

입력 노드와 중간 노드 사이에 연결되고, 상기 입력 노드를 통하여 수신된 차동형태의 입력 전류 신호를 증폭하여 중간 신호를 생성하는 제1 스테이지;
상기 중간 노드와 출력 노드 사이에 연결되고, 상기 중간 신호를 증폭하여 출력 신호를 생성하는 제2 스테이지;
상기 입력 노드와 상기 출력 노드 사이에 연결되고, 상기 입력 전류 신호를 증폭하여 상기 출력 신호를 생성하는 제3 스테이지; 및
상기 중간 노드와 상기 출력 노드 사이에 연결되는 피드백 커패시터를 포함하고,
제1 동작 모드 및 제2 동작 모드에서 동작하며, 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경시키는 연산 트랜스컨덕턴스 증폭기.
제1 항에 있어서,
상기 제2 동작 모드에서 상기 복수의 극점들 중 제1 극점의 위치를 나타내는 극점 주파수를 감소시키고, 상기 복수의 영점들 중 제1 영점의 위치를 나타내는 영점 주파수를 증가시키는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제1 항에 있어서,
상기 제2 동작 모드에서와 비교하여 상기 제1 동작 모드에서 상기 제2 스테이지의 내부에 흐르는 제1 내부 전류들을 감소시키고, 상기 제1 동작 모드에서와 비교하여 상기 제2 동작 모드에서 상기 제3 스테이지의 내부에 흐르는 제2 내부 전류들을 감소시키는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제1 항에 있어서, 상기 제1 스테이지는
전원 전압과 제1 노드 사이에 연결되고 제1 바이어스 전압을 게이트 신호로서 수신하는 제1 피모스 트랜지스터;
상기 제1 노드와 제2 노드 사이에 연결되고 상기 입력 전류 신호의 제1 차동 입력 신호를 게이트 신호로서 수신하는 제2 피모스 트랜지스터;
상기 제1 노드와 제3 노드 사이에 연결되고 상기 입력 전류 신호의 제2 차동 입력 신호를 게이트 신호로서 수신하는 제3 피모스 트랜지스터;
상기 제2 노드와 접지 전압 사이에 연결되는 제1 엔모스 트랜지스터; 및
상기 제3 노드와 상기 접지 전압 사이에 연결되는 제2 엔모스 트랜지스터를 포함하고, 상기 제1 엔모스 트랜지스터와 상기 제2 엔모스 트랜지스터의 게이트 단자는 서로 연결되는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제4 항에 있어서, 상기 제2 스테이지는
상기 전원 전압과 제4 노드 사이에 연결되는 제4 피모스 트랜지스터 및 제5 피모스 트랜지스터;
상기 전원 전압과 제5 노드 사이에 연결되는 제6 피모스 트랜지스터 및 제7 피모스 트랜지스터;
상기 제4 노드와 상기 접지 전압 사이에 연결되는 제3 엔모스 트랜지스터 및 제4 엔모스 트랜지스터;
상기 제5 노드와 상기 접지 전압 사이에 연결되는 제5 엔모스 트랜지스터 및 제6 엔모스 트랜지스터;
상기 제4 노드와 상기 제4 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 커패시터;
상기 제5 노드와 상기 제5 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 커패시터;
상기 전원 전압과 상기 제4 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 스위치;
상기 제4 피모스 트랜지스터의 게이트 단자와 상기 제5 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 스위치;
상기 전원 전압과 상기 제7 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제3 스위치;
상기 제7 피모스 트랜지스터의 게이트 단자와 상기 제6 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제4 스위치;
상기 제3 엔모스 트랜지스터의 게이트 단자와 상기 접지 전압 사이에 연결되는 제5 스위치;
상기 제3 엔모스 트랜지스터의 게이트 단자와 상기 제4 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제6 스위치;
상기 제6 엔모스 트랜지스터의 게이트 단자와 상기 접지 전압 사이에 연결되는 제7 스위치; 및
상기 제6 엔모스 트랜지스터의 게이트 단자와 상기 제5 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제8 스위치를 포함하는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제5 항에 있어서, 상기 제3 스테이지는
상기 전원 전압과 제6 노드 사이에 연결되는 제8 피모스 트랜지스터 및 제9 피모스 트랜지스터;
상기 전원 전압과 제7 노드 사이에 연결되는 제10 피모스 트랜지스터 및 제11 피모스 트랜지스터;
상기 제6 노드와 제8 노드 사이에 연결되는 제7 엔모스 트랜지스터
상기 제7 노드와 상기 제8 노드 사이에 연결되는 제8 엔모스 트랜지스터;
상기 제8 노드와 상기 접지 전압 사이에 연결되는 제9 엔모스 트랜지스터 및 제10 엔모스 트랜지스터;
상기 제6 노드와 상기 제9 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제1 저항;
상기 제7 노드와 상기 제10 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제2 저항;
상기 전원 전압과 상기 제8 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제9 스위치;
상기 제8 피모스 트랜지스터의 게이트 단자와 상기 제9 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제10 스위치;
상기 전원 전압과 상기 제11 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제11 스위치;
상기 제11 피모스 트랜지스터의 게이트 단자와 상기 제10 피모스 트랜지스터의 게이트 단자 사이에 연결되는 제12 스위치;
상기 접지 전압과 상기 제10 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제13 스위치; 및
상기 제10 엔모스 트랜지스터의 게이트 단자와 상기 제9 엔모스 트랜지스터의 게이트 단자 사이에 연결되는 제14 스위치를 포함하는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제6 항에 있어서,
외부로부터 제공되는 스위치 제어 신호에 기초하여, 상기 제1 동작 모드에서 상기 제1 스위치, 상기 제3 스위치, 상기 제5 스위치, 상기 제7 스위치, 상기 제10 스위치, 상기 제12 스위치 및 상기 제14 스위치는 온(ON)되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제6 스위치, 상기 제8 스위치, 상기 제9 스위치, 상기 제11 스위치 및 상기 제13 스위치는 오프(OFF)되는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제6 항에 있어서,
외부로부터 제공되는 스위치 제어 신호에 기초하여, 상기 제2 동작 모드에서 상기 제1 스위치, 상기 제3 스위치, 상기 제5 스위치, 상기 제7 스위치, 상기 제10 스위치, 상기 제12 스위치 및 상기 제14 스위치는 오프(OFF)되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제6 스위치, 상기 제8 스위치, 상기 제9 스위치, 상기 제11 스위치 및 상기 제13 스위치는 온(ON)되는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기.
제1 단자 및 제2 단자를 포함하는 입력 단자들과 제3 단자와 제4 단자를 포함하는 출력 단자들 사이에 연결되는 연산 트랜스컨덕턴스 증폭기;
상기 제1 단자와 상기 제3 단자 사이에 병렬로 연결되는 제1 커패시터 및 제1 저항; 및
상기 제2 단자와 상기 제4 단자 사이에 병렬로 연결되는 제2 커패시터 및 제2 저항을 포함하고,
상기 연산 트랜스컨덕턴스 증폭기는
상기 입력 단자들과 중간 노드 사이에 연결되고, 상기 입력 단자들을 통하여 수신된 차동 형태의 입력 전류 신호를 증폭하여 중간 신호를 생성하는 제1 스테이지;
상기 중간 노드와 출력 단자들 사이에 연결되고, 상기 제1 출력 신호를 증폭하여 출력 신호를 생성하는 제2 스테이지;
상기 입력 단자들과 상기 출력 단자들 사이에 연결되고, 상기 입력 전류 신호를 증폭하여 상기 출력 신호를 생성하는 제3 스테이지; 및
상기 중간 노드와 상기 출력 단자들 사이에 연결되는 피드백 커패시터를 포함하고,
제1 동작 모드 및 제2 동작 모드에서 동작하며, 상기 제1 동작 모드에서 동작하는 경우와 비교하여 상기 제2 동작 모드에서 동작의 특성을 나타내는 보드 선도 상에 위치하는 복수의 극점들 및 복수의 영점들 중 일부의 위치를 변경시키는 트랜스임피던스 증폭기.
제9 항에 있어서,
상기 제2 동작 모드에서 상기 복수의 극점들 중 제1 극점의 위치를 나타내는 극점 주파수를 감소시키고, 상기 복수의 영점들 중 제1 영점의 위치를 나타내는 영점 주파수를 증가시키는 것을 특징으로 하는 트랜스임피던스 증폭기.