CN115842523A - 具有调幅到调幅（amam）补偿的射频功率放大器 - Google Patents

具有调幅到调幅（amam）补偿的射频功率放大器 Download PDF

Info

Publication number
CN115842523A
CN115842523A CN202211045724.9A CN202211045724A CN115842523A CN 115842523 A CN115842523 A CN 115842523A CN 202211045724 A CN202211045724 A CN 202211045724A CN 115842523 A CN115842523 A CN 115842523A
Authority
CN
China
Prior art keywords
terminal
transistor
source
input
terminal coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211045724.9A
Other languages
English (en)
Inventor
林赛华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN115842523A publication Critical patent/CN115842523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45216—A cross coupling circuit being added at the output terminals of the amplifying transistors of a differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有调幅到调幅补偿的射频功率放大器。一种电子设备可以包括无线电路，无线电路具有处理器、收发器、天线，以及耦接在收发器与天线之间的前端模块。前端模块可以包括一个或多个功率放大器，一个或多个功率放大器用于放大信号以通过天线传输。功率放大器可以包括耦接到功率放大器的输入端的调幅失真补偿电路。补偿电路可包括自适应偏置晶体管，每个自适应偏置晶体管具有耦接到功率放大器的输入端的第一源极‑漏极端子、耦接到电源电压的第二源极‑漏极端子，以及被配置为经由大电阻器接收控制电压的栅极端子。控制电压可被设定为一定的电压电平，使得自适应偏置晶体管仅在功率放大器的输入端处的电压摆幅相对较大时被导通。

Description

具有调幅到调幅（AMAM）补偿的射频功率放大器
本申请要求2022年3月7日提交的美国专利申请第17/688652号以及 2021年9月21日提交的美国临时专利申请第63/246549号的优先权，这些专利申请据此全文以引用方式并入本文。
技术领域
本公开整体涉及电子设备，并且更具体地涉及具有无线通信电路的电子设备。
背景技术
电子设备常具备无线通信能力。具备无线通信能力的电子设备具有无线通信电路，该无线通信电路具有一个或多个天线。无线通信电路中的无线接收器电路使用天线来发射和接收射频信号。
由天线发射的射频信号通常通过一个或多个功率放大器馈送，该一个或多个功率放大器被配置为将低功率模拟信号放大成更适合于通过空气长距离传输的高功率信号。为电子设备设计令人满意的功率放大器可能具有挑战性。
发明内容
电子设备可包括无线通信电路。无线通信电路可包括：处理器，该处理器用于生成数字(基带)信号；收发器，该收发器用于接收数字(基带)信号并且生成对应的射频信号；以及一个或多个功率放大器，该一个或多个功率放大器被配置为放大射频信号以由电子设备中的一个或多个天线传输。功率放大器可包括调幅到调幅(AMAM)失真补偿电路。AMAM失真补偿电路可以耦接到功率放大器的输入端子，并且可包括自适应偏置晶体管，每个自适应偏置晶体管具有耦接到功率放大器的输入端子的第一源极-漏极端子、耦接到固定或可调电源电压的第二源极-漏极端子，以及被配置为经由大电阻器接收控制电压的栅极端子。控制电压可具有可调电压电平，该可调电压电平调节偏置晶体管的导通时间。
本公开的一个方面提供了一种射频功率放大器，该射频功率放大器包括第一输入晶体管，该第一输入晶体管具有耦接到接地电源线的源极端子、耦接到第一输入端子的栅极端子和耦接到第一输出端子的漏极端子；第二输入晶体管，该第二输入晶体管具有耦接到接地电源线的源极端子、耦接到第二输入端子的栅极端子，以及耦接到第二输出端子的漏极端子，该第一输入端子和该第二输入端子被配置为从天线接收射频信号；以及调幅失真补偿电路。调幅失真补偿电路可包括第一偏置晶体管，该第一偏置晶体管具有耦接到第一输入端子的第一源极-漏极端子、耦接到电压线的第二源极-漏极端子，以及栅极端子；第一电阻器，该第一电阻器具有耦接到第一偏置晶体管的栅极端子的第一端子并且具有第二端子；第二偏置晶体管，该第二偏置晶体管具有耦接到第二输入端子的第一源极-漏极端子、耦接到电压线的第二源极- 漏极端子，以及栅极端子；以及第二电阻器，该第二电阻器具有耦接到第二偏置晶体管的栅极端子的第一端子，并且具有耦接到第一电阻器的第二端子的第二端子。功率放大器可以可选地包括与输入晶体管交叉耦接的寄生电容中和晶体管，并且可以可选地包括级联晶体管。
调幅失真补偿电路还可以包括：第一电感器，该第一电感器具有耦接到第一偏置晶体管的第一源极-漏极端子的第一端子并且具有第二端子；第二电感器，该第二电感器具有耦接到第二偏置晶体管的第一源极-漏极端子的第一端子并且具有直接耦接到第一电感器的第二端子的第二端子；以及附加的电阻器，该附加的电阻器具有耦接到第一电感器和第二电感器的第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。第一电阻器和第二电阻器可以各自具有至少大于1000欧姆的电阻。第一电阻器和第二电阻器的第二端子可被配置为接收小于200mV或小于第一输入晶体管和第二输入晶体管的阈值电压的固定或可调节控制电压。耦接到第一输入晶体管和第二输入晶体管的第二源极-漏极端子的电压线可以是正电源线或接地电源线。
本公开的一个方面提供了一种操作射频功率放大器的方法。该方法可包括在第一输入晶体管的栅极端子处接收射频信号；在第二输入晶体管的栅极端子处接收射频信号；当射频信号的电压摆幅小于预先确定的值时取消激活第一偏置晶体管，该第一偏置晶体管具有耦接到第一输入晶体管的栅极端子的第一源极-漏极端子，并且具有被配置为接收正电源电压的第二源极-漏极端子；当射频信号的电压摆幅小于预先确定的值时取消激活(deactivating) 第二偏置晶体管，该第二偏置晶体管具有耦接到第二输入晶体管的栅极端子的第一源极-漏极端子，并且具有被配置为接收正电源电压的第二源极-漏极端子；以及响应于射频信号的电压摆幅大于预先确定的值，通过激活第一偏置晶体管和第二偏置晶体管来增加第一输入晶体管和第二输入晶体管的栅极端子处的电压。该方法还可以包括经由电阻大于1000欧姆的电阻器向第一偏置晶体管和第二偏置晶体管的栅极端子提供控制电压。该方法还可以包括将控制电压的电压电平设定为小于200mV或小于第一偏置晶体管和第二偏置晶体管的阈值电压。
本公开的一个方面提供一种电子设备，该电子设备包括：基带处理器，该基带处理器被配置为生成基带信号；收发器，该收发器被配置为基于该基带信号生成射频信号；以及功率放大器电路，该功率放大器电路被配置为放大该射频信号以由天线无线传输。功率放大器电路可包括第一输入晶体管，该第一输入晶体管具有耦接到接地线的源极端子、耦接到第一输出端子的漏极端子，以及耦接到第一输入端子的栅极端子；第二输入晶体管，该第二输入晶体管具有耦接到接地线的源极端子、耦接到第二输出端子的漏极端子，以及耦接到第二输入端子的栅极端子，该第一输入端子和该第二输入端子耦接到天线；以及第一源极跟随器晶体管，该第一源极跟随器晶体管具有耦接到第一输入端子的源极端子、耦接到正电源线的漏极端子，以及栅极端子；第一电阻器，该第一电阻器具有耦接到第一源极跟随器晶体管的栅极端子的第一端子，并且具有被配置为接收控制电压的第二端子；第二源极跟随器晶体管，该第二源极跟随器晶体管具有耦接到第二输入端子的源极端子、耦接到正电源线的漏极端子，以及栅极端子；以及第二电阻器，该第二电阻器具有耦接到第二源极跟随器晶体管的栅极端子的第一端子，并且具有被配置为接收控制电压的第二端子。
功率放大器电路还可以包括：第一电感器，该第一电感器具有耦接到第一源极跟随器晶体管的源极端子的第一端子并且具有第二端子；第二电感器，该第二电感器具有耦接到第二源极跟随器晶体管的源极端子的第一端子，并且具有直接耦接到第一电感器的第二端子的第二端子；以及第三电阻器，该第三电阻器具有耦接到第一电感器和第二电感器的第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。第一电阻器和第二电阻器可以各自具有大于5000欧姆的电阻值。功率放大器电路还可以包括电压控制器，该电压控制器被配置为将控制电压的电压电平设定为小于第一源极跟随器晶体管和第二源极跟随器晶体管的阈值电压电平。当第一输入端子和第二输入端子处的射频信号的电压摆幅小于预先确定的值时，第一源极跟随器晶体管和第二源极跟随器晶体管可以被关断，并且当第一输入端子和第二输入端子处的射频信号的电压摆幅大于预先确定的值时，第一源极跟随器晶体管和第二源极跟随器晶体管可以导通。
本公开的其他特征、其性质和各种优点将从附图和以下详细描述中变得更加显而易见。
附图说明
图1是根据一些实施方案的具有无线通信电路的例示性电子设备的图示。
图2是根据一些实施方案的具有放大器电路的例示性无线通信电路的图示。
图3是根据一些实施方案的具有调幅到调幅(AMAM)补偿电路的例示性功率放大器的图。
图4是根据一些实施方案的例示性电压数模转换器的电路图。
图5是根据一些实施方案的例示性堆叠二极管栅极电压生成器的电路图。
图6是根据一些实施方案的示出输入晶体管栅极偏置电压如何可以根据输入功率而变化的曲线图。
图7是根据一些实施方案的示出输出功率如何根据输入功率而变化的曲线图。
图8是根据一些实施方案的具有带有下拉晶体管的AMAM补偿电路的例示性功率放大器的图。
图9是根据一些实施方案的具有耦接到可调电源电压的AMAM补偿电路的例示性功率放大器的图。
具体实施方式
电子设备可以设置有无线发射器电路。该无线发射器电路可以包括用于输出发射信号的发射器电路、用于放大发射信号的射频功率放大器和用于辐射放大的信号的天线。实际上，即使在小的输入电压摆幅下，功率放大器也可能表现出由功率放大器的输入端处的偏置电压的增加引起的调幅到调幅 (AMAM)失真。为了帮助减轻或补偿这种AMAM失真，功率放大器可包括耦接到功率放大器的输入端的AMAM补偿电路。AMPM补偿电路可包括一个或多个自适应偏置源极跟随器晶体管，该一个或多个自适应偏置源极跟随器晶体管经由大偏置电阻器接收源极跟随器控制电压。可以调节源极跟随器控制电压，使得自适应偏置源极跟随器晶体管仅在输入电压摆幅相对较大时才被激活。以这种方式配置和操作射频功率放大器可以帮助减少不期望的 AMAM失真。
图1是可以设置有此类无线发射器电路的诸如电子设备10的电子设备的图示。电子设备10可以是：计算设备，诸如笔记本计算机、台式计算机、包含嵌入式计算机的计算机监视器、平板计算机、蜂窝电话、媒体播放器或者其他手持式或便携式电子设备；较小的设备，诸如腕表设备、挂式设备、耳机或听筒设备、嵌入在眼镜中的设备；或者佩戴在用户头部上的其他装备；或者其他可佩戴式或微型设备、电视机、不包含嵌入式计算机的计算机显示器、游戏设备、导航设备、嵌入式系统(诸如其中具有显示器的电子装备安装在信息亭或汽车中的系统)、连接无线互联网的语音控制的扬声器、家庭娱乐设备、遥控设备、游戏控制器、外围用户输入设备、无线基站或接入点、实现这些设备中的两个或更多个设备的功能的装备；或者其他电子装备。
如图1中的示意图所示，设备10可包括位于电子设备外壳诸如外壳12 上或其内的部件。外壳12(有时可以称为壳体)可由塑料、玻璃、陶瓷、纤维复合材料、金属(例如，不锈钢、铝、金属合金等)、其他合适的材料、或这些材料的组合形成。在一些情况下，外壳12的部分或全部可由介电或其他低电导率材料(例如，玻璃、陶瓷、塑料、蓝宝石等)形成。在其他情况下，外壳12或构成外壳12的结构中的至少一些结构可由金属元件形成。
设备10可包括控制电路14。控制电路14可包括存储装置，诸如存储电路16。存储电路16可包括硬盘驱动器存储装置、非易失性存储器(例如，被配置为形成固态驱动器的闪存存储器或其他电可编程只读存储器)、易失性存储器(例如，静态随机存取存储器或动态随机存取存储器)等。存储电路16可包括集成在设备10内的存储装置和/或可移动存储介质。
控制电路14可包括处理电路，诸如处理电路18。处理电路18可用于控制设备10的操作。处理电路18可包括一个或多个微处理器、微控制器、数字信号处理器、主机处理器、基带处理器集成电路、专用集成电路、中央处理单元(CPU)等。控制电路14可被配置为使用硬件(例如，专用硬件或电路)、固件和/或软件在设备10中执行操作。用于在设备10中执行操作的软件代码可以存储在存储电路16(例如，存储电路16可以包括存储软件代码的非暂态(有形)计算机可读存储介质)上。该软件代码可有时被称为程序指令、软件、数据、指令、或代码。存储在存储电路16上的软件代码可由处理电路18来执行。
控制电路14可用于运行设备10上的软件，诸如卫星导航应用程序、互联网浏览应用程序、互联网语音协议(VOIP)电话呼叫应用程序、电子邮件应用程序、媒体回放应用程序、操作系统功能等。为了支持与外部装备进行交互，控制电路14可用于实现通信协议。可使用控制电路14实现的通信协议包括：互联网协议、无线局域网(WLAN)协议(例如，IEEE802.11 协议——有时被称为
Figure BDA0003822313770000062
)、用于其他短距离无线通信链路的协议诸如
Figure BDA0003822313770000061
协议或其他无线个人区域网(WPAN)协议、IEEE 802.11ad协议 (例如，超宽带协议)、蜂窝电话协议(例如，3G协议、4G(LTE)协议、 5G新空口(NR)协议等)、MIMO协议、天线分集协议、卫星导航系统协议(例如，全球定位系统(GPS)协议、全球卫星导航系统(GLONASS) 协议等)、基于天线的空间测距协议(例如，在毫米和厘米波频率下传送的信号的无线电探测与测距(RADAR)协议或其他期望的距离检测协议)或任何其他期望的通信协议。每种通信协议可与对应的无线电接入技术(RAT) 相关联，该无线电接入技术指定用于实现该协议的物理连接方法。
设备10可包括输入-输出电路20。输入-输出电路20可包括输入-输出设备22。输入-输出设备22可用于允许将数据供应给设备10并且允许将数据从设备10提供给外部设备。输入-输出设备22可包括用户接口设备、数据端口设备和其他输入-输出部件。例如，输入-输出设备22可包括触摸传感器、显示器、发光部件诸如没有触摸传感器能力的显示器、按钮(机械式、电容式、光学式等)、滚轮、触摸板、小键盘、键盘、麦克风、相机、按钮、扬声器、状态指示器、音频插孔和其他音频端口部件、数字数据端口设备、运动传感器(检测运动的加速度计、陀螺仪和/或罗盘)、电容传感器、接近传感器、磁传感器、力传感器(例如，耦合到显示器以检测施加到显示器的压力的力传感器)等。在一些配置中，键盘、耳机、显示器、指向设备诸如触控板、鼠标，电子笔(例如，触控笔)和操纵杆以及其他输入-输出设备可使用有线或无线连接来耦合到设备10(例如，输入-输出设备22中的一些可以是经由有线或无线链路耦合到设备10的主处理单元或其他部分的外围设备)。
输入-输出电路20可包括用于无线地传送射频信号的无线通信电路，诸如无线通信电路24(有时在本文中称为无线电路24)。虽然为了清楚起见，控制电路14被示出为与无线通信电路24分开，但是无线通信电路24可包括处理电路和/或存储电路，该处理电路形成处理电路18的一部分，该存储电路形成控制电路14的存储电路16的一部分(例如，控制电路14的各部分可在无线通信电路24上实现)。例如，控制电路14(例如，处理电路18) 可包括基带处理器电路或形成无线通信电路24的一部分的其他控制部件。
无线通信电路24可包括由一个或多个集成电路形成的射频(RF)收发器电路、被配置为放大上行链路射频信号(例如，由设备10发射到外部设备的射频信号)的功率放大器电路、被配置为放大下行链路射频信号(例如，由设备10从外部设备接收的射频信号)的低噪声放大器、无源射频部件、一个或多个天线、传输线和用于处理射频无线信号的其他电路。也可使用光 (例如，使用红外通信)来发送无线信号。
无线电路24可包括用于处理各种射频通信频带中的射频信号的传输和/ 或接收的射频收发器电路。例如，射频收发器电路可处理无线局域网 (WLAN)通信频带诸如2.4GHz和5GHz
Figure BDA0003822313770000071
(IEEE 802.11)频带、无线个人局域网(WPAN)通信频带诸如2.4GHz
Figure BDA0003822313770000072
通信频带、蜂窝电话通信频带诸如蜂窝低频带(LB)(例如，600MHz至960MHz)、蜂窝低中频带(LMB)(例如，1400MHz至1550MHz)、蜂窝中频带(MB)(例如，1700MHz至2200MHz)、蜂窝高频带(HB)(例如，2300MHz至2700MHz)、蜂窝超高频带(UHB)(例如，3300MHz至5000MHz)或在约600MHz和约5000MHz之间的其他蜂窝通信频带(例如，3G频带、4G LTE频带、低于10GHz的5G新空口频率范围1(FR1)频带、处于在20GHz和60GHz 之间的毫米波长和厘米波长的5G新空口频率范围2(FR2)频带等)、近场通信(NFC)频带(例如，13.56MHz)、卫星导航频带(例如，1575MHz 的L1全球定位系统(GPS)频带、1176MHz的L5 GPS频带、全球卫星导航系统(GLONASS)频带、北斗卫星导航系统(BDS)频带等)、由IEEE 802.15.4 协议和/或其他UWB通信协议支持的超宽带(UWB)通信频带(例如，6.5GHz 的第一UWB通信频带和/或8.0GHz的第二UWB通信频带)和/或任何其他期望的通信频带。由此类射频收发器电路处理的通信频带在本文中有时可被称为频率带或简称为“频带”，并且可跨越对应的频率范围。一般来讲，无线电路24中的射频收发器电路可覆盖(处理)任何感兴趣的期望频率带。
图2是示出无线电路24内的例示性部件的示意图。如图2所示，无线电路24可包括基带处理器诸如基带处理器26、射频(RF)收发器电路诸如射频收发器28、射频前端电路诸如射频前端模块(FEM)40以及天线42。基带处理器26可通过基带路径34耦合到收发器28。收发器28可经由射频传输线路径36耦合到天线42。射频前端模块40可设置在收发器28与天线42之间的射频传输线路径36上。
在图2的示例中，为了清楚起见，无线电路24被示出为仅包括单个基带处理器26、单个收发器28、单个前端模块40和单个天线42。一般来讲，无线电路24可包括任何期望数量的基带处理器26、任何期望数量的收发器 36、任何期望数量的前端模块40以及任何期望数量的天线42。每个基带处理器26可通过相应基带路径34耦合到一个或多个收发器28。每个收发器 28可包括被配置为将上行链路信号输出到天线42的发射器电路30，可包括被配置为从天线42接收下行链路信号的接收器电路32，并且可通过相应射频传输线路径36耦合到一个或多个天线42。每个射频传输线路径36可具有设置在其上的相应前端模块40。如果需要，两个或更多个前端模块40可设置在相同射频传输线路径36上。如果需要，可在其上没有设置任何前端模块的情况下实现无线电路24中的射频传输线路径36中的一个或多个射频传输线路径。
射频传输线路径36可耦合到天线42上的天线馈电部。天线馈电部可例如包括正天线馈电端子和接地天线馈电端子。射频传输线路径36可具有正传输线信号路径，该正传输线信号路径耦合到天线42上的正天线馈电端子。射频传输线路径36可具有接地传输线信号路径，该接地传输线信号路径耦合到天线42上的接地天线馈电端子。该示例仅仅是例示性的，并且一般来讲，天线42可使用任何期望的天线馈电方案来馈电。如果需要，天线42可具有耦合到一个或多个射频传输线路径36的多个天线馈电部。
射频传输线路径36可包括用于路由设备10(图1)内的射频天线信号的传输线。设备10中的传输线可包括同轴电缆、微带传输线、带状线传输线、边缘耦合的微带传输线、边缘耦合的带状线传输线、由这些类型的传输线的组合形成的传输线等。设备10中的传输线诸如射频传输线路径36中的传输线可集成到刚性和/或柔性印刷电路板中。
在执行无线传输时，基带处理器26可通过基带路径34向收发器28提供基带信号。收发器28还可包括用于将从基带处理器26接收的基带信号转换为对应射频信号的电路。例如，收发器电路28可包括用于在通过天线42 传输之前将基带信号上变频(或调制)为射频的混频器电路。收发器电路28 还可包括用于在数字域与模拟域之间转换信号的数模转换器(DAC)电路和 /或模数转换器(ADC)电路。收发器28可使用发射器(TX)30经由射频传输线路径36和前端模块40通过天线42传输射频信号。天线42可通过将射频信号辐射到自由空间中来将射频信号传输到外部无线装备。
在执行无线接收时，天线42可从外部无线装备接收射频信号。可将所接收的射频信号经由射频传输线路径36和前端模块40传送到收发器28。收发器28可以包括用于从前端模块40接收信号和用于将所接收的射频信号转换为对应的基带信号的电路，诸如接收器(RX)32。例如，收发器28可包括用于在将所接收的信号通过基带路径34传送到基带处理器26之前将所接收的射频信号下变频(或解调)为基带频率的混频器电路。
前端模块(FEM)40可包括对通过射频传输线路径36传送(发射和/ 或接收)的射频信号操作的射频前端电路。例如，FEM 40可包括前端模块 (FEM)部件，诸如射频滤波器电路44(例如，低通滤波器、高通滤波器、陷波滤波器、带通滤波器、复用电路、双工器电路、天线共用器电路、三工器电路等)、切换电路46(例如，一个或多个射频开关)、射频放大器电路48(例如，一个或多个功率放大器电路50和/或一个或多个低噪声放大器电路52)、阻抗匹配电路(例如，帮助匹配天线42的阻抗与射频传输线36的阻抗的电路)、天线调谐电路(例如，调节天线42的频率响应的电容器、电阻器、电感器和/或开关的网络)、射频耦合器电路、电荷泵电路、电源管理电路、数字控制和接口电路，和/或对由天线42发射和/或接收的射频信号进行操作的任何其他期望的电路。可将前端模块部件中的每一者安装到公共 (共享)衬底，诸如刚性印刷电路板衬底或柔性印刷电路衬底。如果需要，各种前端模块部件还可以集成到单个集成电路芯片中。
滤波器电路44、切换电路46、放大器电路48和其他电路可以沿射频传输线路径36设置，可以结合到FEM 40中，和/或可以结合到天线42中(例如，以支持天线调谐、以支持在期望频带中的操作等)。可(例如，使用控制电路14)调节这些部件(在本文中有时被称为天线调谐部件)以随时间调节天线42的频率响应和无线性能。
收发器28可与前端模块40分开。例如，可在另一个衬底诸如设备10 的主逻辑板、刚性印刷电路板或并非前端模块40的一部分的柔性印刷电路上形成收发器28。虽然为了清楚起见，在图1的示例中，控制电路14被示出为与无线电路24分开，但是无线电路24可包括处理电路和/或存储电路，该处理电路形成处理电路18的一部分，该存储电路形成控制电路14的存储电路16的一部分(例如，控制电路14的各部分可在无线电路24上实现)。作为一个示例，基带处理器26和/或收发器28的部分(例如，收发器28上的主机处理器)可形成控制电路14的一部分。控制电路14(例如，基带处理器26上形成的控制电路14的部分、收发器28上形成的控制电路14的部分和/或与无线电路24分开的控制电路14的部分)可提供控制前端模块40 的操作的控制信号(例如，通过设备10中的一个或多个控制路径)。
收发器电路28可包括处理WLAN通信频带(例如，
Figure BDA0003822313770000101
(IEEE 802.11) 或其他WLAN通信频带)诸如2.4GHz WLAN频带(例如，2400MHz至 2480MHz)、5GHz WLAN频带(例如，5180MHz至5825MHz)、/>
Figure BDA0003822313770000102
6E 频带(例如，5925MHz至7125MHz)和/或其他/>
Figure BDA0003822313770000103
频带(例如，1875MHz 至5160MHz)的无线局域网收发器电路；处理2.4GHz />
Figure BDA0003822313770000104
频带或其他WPAN通信频带的无线个人区域网收发器电路；处理蜂窝电话频带(例如，约600MHz至约5GHz的频带、3G频带、4G LTE频带、低于10GHz的 5G新空口频率范围1(FR1)频带、在20GHz和60GHz之间的5G新空口频率范围2(FR2)频带等)的蜂窝电话收发器电路；处理近场通信频带(例如，13.56MHz)的近场通信(NFC)收发器电路；处理卫星导航频带(例如， 1565MHz至1610MHz的GPS频带、全球卫星导航系统(GLONASS)频带、北斗卫星导航系统(BDS)频带等)的卫星导航接收器电路；使用IEEE 802.15.4协议和/或其他超宽带通信协议来处理通信的超宽带(UWB)收发器电路；和/或用于覆盖任何其他期望的感兴趣通信频带的任何其他期望的射频收发器电路。
无线电路24可包括一个或多个天线，诸如天线42。可使用任何期望的天线结构来形成天线42。例如，天线42可以是具有谐振元件的天线，该天线由环形天线结构、贴片天线结构、倒F形天线结构、隙缝天线结构、平面倒F形天线结构、螺旋天线结构、单极天线、偶极、这些设计的混合等形成。两个或更多个天线42可被布置成一个或多个相控天线阵列(例如，用于在毫米波频率下传送射频信号)。寄生元件可包括在天线42中以调节天线性能。天线42可设置有导电腔，该导电腔支撑天线42的天线谐振元件(例如，天线42可以是背腔天线，诸如背腔隙缝天线)。
如上所述，前端模块40可以包括传输(上行链路)路径中的一个或多个功率放大器(PA)电路50。功率放大器50(有时被称为射频功率放大器电路、传输放大器电路或放大器电路)可以被配置为在不改变信号形状、格式或调制的情况下放大射频信号。例如，功率放大器50可以用于提供10dB 增益、20dB增益、10dB-20dB增益、小于20dB增益、超过20dB增益或其他合适量的增益。
图3是示出功率放大器50的一个具体实施的电路图。如图3所示，功率放大器50可以至少包括晶体管M1、M2、M3、M4、M5和M6，电阻器 R1和R2，以及电容器Ccascode。晶体管M1-M6可以是n型(n沟道)晶体管，诸如n型金属氧化物半导体(NMOS)器件。晶体管M1可以具有耦接到接地电源线路62(例如，提供接地电源电压Vss的接地线路)的源极端子、漏极端子和耦接到正极输入端子In+的栅极端子。晶体管M2可以具有耦接到接地电源线路62的源极端子、漏极端子和耦接到负极输入端子In-的栅极端子。输入端子In+和In-共同用作耦接到一个或多个天线42的功率放大器 50的差分输入端口，因此晶体管M1和晶体管M2有时被称为输入晶体管。用于指晶体管中的载流端子的术语“源极”和“漏极”端子可互换使用，并且有时被称为“源极-漏极”端子。因此，晶体管M1的源极端子有时可被称为第一源极-漏极端子，并且晶体管M1的漏极端子可被称为第二源极-漏极端子(或反之亦然)。
晶体管M3可以具有经由电阻器R1耦接到接地电源线路62的源极端子、耦接到正极输入端子In+的栅极端子，和交叉耦接到输入晶体管M2的漏极端子的漏极端子。晶体管M4可以具有经由电阻器R2耦接到接地电源线路62的源极端子、耦接到负极输入端子In-的栅极端子，和交叉耦接到输入晶体管M1的漏极端子的漏极端子。以这种方式配置，交叉耦接的晶体管 M3和M4可用于中和输入晶体管M1和M2的栅极到漏极寄生电容，因此有时被称为寄生电容中和晶体管。电阻器R1和电阻器R2有时被称为源极电阻器。寄生电容中和晶体管M3和M4(和对应的电阻器R1和R2)的使用是可选的。
晶体管M5可具有耦接到输入晶体管M1的漏极端子的源极端子、被配置为接收级联电压Vcascode的栅极端子，以及耦接到负极放大器输出端子 Out-的漏极端子。晶体管M6可具有耦接到输入晶体管M2的漏极端子的源极端子、被配置为接收级联电压Vcascode的栅极端子，以及耦接到正极放大器输出端子Out+的漏极端子。输出端子Out+和Out-(有时被称为功率放大器输出端子)共同作为功率放大器50的差动输出端口。分流电容器 Ccascode可以附接到晶体管M5和晶体管M6的栅极端子。电压Vcascode可以具有接地电压电平Vss与正电源电压Vdd之间的一些中间电压电平。如果需要，电压Vcascode还可以等于正电源电压Vdd。
以这种方式在输入晶体管的漏极端子与差动输出端口之间插置的晶体管M5和M6有时统称为级联晶体管。级联晶体管(级)可被定义为具有放大晶体管的放大器级，该放大晶体管的栅极端子耦接到共(固定)电压源(例如，Vcascode)。具有M5和M6的级联放大器级可用于增大功率放大器50 的输出阻抗，并且可选地用于提供不同的增益步长(例如，通过选择性地调节晶体管M5和M6的驱动强度)。级联晶体管M5和M6的使用是可选的 (例如，输入晶体管M1的漏极端子可以在没有任何中间级联晶体管M5的情况下直接连接到负极输出端子Out-，并且输入晶体管M2的漏极端子可以在没有任何中间级联晶体管M6的情况下直接连接到正极输出端子Out+)。
射频功率放大器的性能有时通过被称为误差向量幅度(EVM)的参数量化。理想地，由功率放大器发射的信号将具有位于复平面上某些理想位置处的信号调制星座点。然而，由于设计缺陷、失真、寄生信号和/或噪声，实际星座点通常偏离这些理想位置。误差向量幅度是实际点偏离理想位置的距离的量度。
一般来讲，放大器具有线性操作范围和非线性操作范围。为了避免信号失真，放大器通常在线性范围内操作。当在非线性范围内操作时，输入功率与输出功率之比可能不是恒定的。因此，随着输入信号幅值增大，输出信号幅值可能会不成比例地增大。因放大器的非线性特性而产生的这种不需要的附加调幅有时被称为调幅到调幅(AMAM)失真。类似于输出信号幅值，放大器的输出相位可以随输入信号幅值的增大而不成比例地变化。因放大器的非线性特性而产生的这种不需要的额外量的调相有时被称为调幅到调相 (AMPM)失真。
为了改善EVM，通常期望减少AMAM和AMPM失真。补偿AMAM 和AMPM失真的一种常规方式是使用数字预失真。然而，数字预失真的使用并不总是可行的。不过，在毫米波无线应用中，模拟预失真操作在帮助补偿AMAM失真上可能更实用。然而，模拟预失真可能需要减小放大器的偏置，并且因此，减小或以其他方式不期望地限制功率放大器的增益。
为了帮助补偿或减轻任何不希望的AMAM失真，功率放大器50可以配备有补偿电路，诸如AMAM补偿电路68。补偿电路68有时被称为AMAM 失真补偿电路或调幅失真补偿电路。补偿电路68可包括第一源极跟随器晶体管诸如源极跟随器晶体管70、第二源极跟随器晶体管诸如源极跟随器晶体管72、电阻器Rbig1、Rbig2和74，以及电感器L1和电感器L2。源极跟随器晶体管70可以是NMOS晶体管，具有耦接到正电源线60的漏极端子(例如，提供正电源电压Vdd的正电源端子)、耦接到正放大器输入端子In+的源极端子，以及栅极端子。源极跟随器晶体管72可以是NMOS晶体管，该 NMOS晶体管具有耦接到正电源线60的漏极端子、耦接到负极放大器输入端子In-的源极端子，以及栅极端子。
电感器L1可具有耦接到第一源极跟随器晶体管70的源极端子的第一端子以及第二端子。电感器L2可具有耦接到第二源极跟随器晶体管72的源极端子的第一端子和耦接到电感器L1的第一端子的第二端子。电感器L1和电感器L2有时可以被称为源极电感器。电阻器74可具有耦接到电感器L1和电感器L2的第二端子的第一端子和被配置为接收栅极电压Vgate的第二端子。电压Vgate可以是用于为放大器50的输入端子建立直流(DC)或稳态偏置电压电平的任何固定或可调电压。
图5是电路诸如被配置为生成Vgate的电路90的图。如图5所示，电路90可包括电流源诸如电流源Isource、n沟道晶体管(例如，NMOS器件) 诸如晶体管92、94、96和98，以及开关100和开关102。晶体管92可具有耦接到电流源的漏极端子、耦接到其漏极端子的栅极端子以及源极端子。晶体管94可具有耦接到晶体管92的源极端子的漏极端子、耦接到晶体管92 的栅极的栅极端子，以及耦接到接地电源线的源极端子。晶体管96可具有耦接到电流源的漏极端子、耦接到其漏极端子的栅极端子，以及源极端子。晶体管98可具有耦接到晶体管96的源极端子的漏极端子、耦接到晶体管94 的栅极的栅极端子，以及耦接到接地电源线的源极端子。
可以选择性地激活开关100，以将晶体管92和晶体管96的漏极端子连接到电路90的输出端，在该电路上产生电压Vgate。可以选择性地激活开关 102以将电路90的输出分流到地。晶体管92和晶体管94被称为串联堆叠。类似地，晶体管96和晶体管98也被称为堆叠晶体管。具有短接到自身的漏极端子的栅极端子的晶体管92和晶体管96被称为是二极管连接的晶体管。因此，电路90有时被称为堆叠二极管栅极电压发生器。图5所示的电路90 的堆叠二极管配置仅仅是例示性的。通常，栅极电压发生器90可以使用其他类型的电压发生器或电压调节器架构来实现。
重新参照图3，电阻器Rbig1可具有耦接到第一源极跟随器晶体管70 的栅极的第一端子和被配置为接收源极跟随器控制电压Vsf的第二端子。电阻器Rbig2可具有耦接到第二源极跟随器晶体管72的栅极的第一端子和被配置为接收源极跟随器控制电压Vsf的第二端子。电阻器Rbig1和电阻器 Rbig2应当各自具有相对较大的电阻值。例如，电阻器Rbig1和电阻器Rbig2 可以各自具有至少1kΩ、至少5kΩ、至少10kΩ、1kΩ-10kΩ、100kΩ、10kΩ至100kΩ或大于100kΩ的电阻值。源极跟随器控制电压Vsf可以是固定电压或可调电压。源极跟随器控制电压Vsf可被设定为低电压，诸如0V、60mV、 120mV、小于50mV、小于100mV、小于150mV、小于200mV、小于300mV、小于5％的Vdd、小于10％的Vdd、小于15％的Vdd、小于20％的Vdd、1％至10％的Vdd、负电压或小于源极跟随器晶体管的阈值电压的电压电平(例如，Vsf应当小于晶体管70和晶体管72的阈值电压)。
图4是示出实现为电压数模转换器(VDAC)的源极跟随器控制电压生成电路80的电路图。如图4所示，电路80可包括串联连接在正电源线(例如，提供正电源电压Vdd的正极端子)和接地线电源线(例如，提供接地电压Vss的接地端子)之间的电阻器串82。电路80可包括沿电阻器串82耦接到相应的中间节点的开关84。开关84中的选择性的一个开关可以被激活以接入沿电阻器链的分压器的某一点，以生成对应的源极跟随器控制电压Vsf。例如，为了将电压Vsf设定为等于Vss或0V，最底部的开关84可以被激活，而其余的开关被禁用。又如，为了将电压Vsf设定为等于Vdd或1.8V，可以启用最顶部的开关84，而其余的开关被禁用。最底部和最顶部开关之间的开关84中的任何一个开关可以导通，以选择Vss和Vdd之间的中间电压电平。其中Vsf生成电路80被实现为电压DAC的图4的实施方案仅仅是例示性的。如果需要，可以使用其他类型的可调电压生成电路或电压控制电路。再如， Vsf节点可以硬连线到地(例如，Vsf可以固定到Vss)，从而消除对VDAC 的需要。
通过将Vsf设定为相对较低的电压电平并且通过使用相对较大的电阻器Rbig1和电阻器Rbig2，源极跟随器晶体管70和源极跟随器晶体管72不容易导通(参见图3)。源极跟随器晶体管70和源极跟随器晶体管72仅在跨输入端子In+和In-的输入信号的电压摆幅相对较大时(例如，当输入电压摆幅大于源极跟随器晶体管的阈值电压时或者当输入电压摆幅大于某个预先确定的值时)导通。在小的输入电压摆幅下(例如，当输入电压摆幅小于源极跟随器晶体管的阈值电压时或者当输入电压摆幅小于预先确定的值时)，源极跟随器晶体管70和源极跟随器晶体管72被关断(被取消激活)，因此没有DC电流流经晶体管70和晶体管72。在较大的输入电压摆幅下，源极跟随器晶体管70和源极跟随器晶体管72可以导通(被激活)，这对功率放大器50的输入端处的输入偏置电压Vbias进行充电。换句话讲，放大器输入端子的DC偏置点Vbias仅在输入电压摆幅较大或输入功率相对较高时增加。因此，被配置为以此方式根据输入电压摆幅的量值来改变放大器50 的输入端处的偏置电压Vbias的补偿电路68有时被称为自适应电压偏置电路。晶体管70和晶体管72有时被称为自适应偏置晶体管或偏置晶体管。可以调节控制电压Vsf以调整源极跟随器晶体管70和源极跟随器晶体管72的导通阈值。
图6是示出输入晶体管栅极偏置电压Vbias如何根据输入功率而变化的曲线图。如果功率放大器50不包括补偿电路68或者如果补偿电路68被禁用，则线110表示Vbias的行为。如线110所示，电压Vbias将跨不同的输入功率电平保持恒定。线112表示包括补偿电路68或者补偿电路68被启用的功率放大器50的Vbias的行为。如线112所示，电压Vbias将随着输入功率电平的增加而开始升高。由于在较高的输入功率电平下，输入电压摆幅较大，这导致源极跟随器晶体管70和源极跟随器晶体管72导通并且上拉 Vbias，因此出现Vbias的这种升高。可以通过调整源极跟随器控制电压Vsf 来调节Vbias开始增加的点，如箭头111所示。在较大的Vsf电压电平下， Vbias将更早地升高(即，Vbias将在较低的输入功率电平下开始增加)。在较小的Vsf电压电平下，Vbias将在稍后升高(即，Vbias将在高输入功率电平下开始增加)。
图7是示出输出功率Pout如何根据输入功率而变化的曲线图。如果功率放大器50不包括补偿电路68或者如果补偿电路68被禁用，则曲线114 表示Pout的行为。曲线116表示包括补偿电路68或者如果补偿电路68被启用的功率放大器50的Pout的行为。Pout开始滚降或开始减小的输入功率电平有时被称为功率饱和点。如图7所示，补偿电路68的使用可以帮助扩展或推出功率饱和点，使得Pout在较高的输入功率电平开始滚降。以这种方式增加功率饱和点可以帮助补偿不期望的AMAM失真，而不加重AMPM失真。
图3的实施方案(其中AMAM补偿电路68包括被配置为在较高电压摆幅电平上拉电压Vbias的源极跟随器晶体管)仅为例示性的。在其他实施方案中，可能需要在较高的电压摆幅下下拉或减小电压Vbias。图8示出了具有补偿电路68的功率放大器50的另一具体实施，该补偿电路具有下拉晶体管70'和下拉晶体管72'。下拉晶体管70'可以是NMOS晶体管，具有耦接到接地电源线62(例如，提供接地电压Vss的接地端子)的源极端子、耦接到正放大器输入端子In+的漏极端子，以及栅极端子。下拉晶体管72'可以是 NMOS晶体管，具有耦接到接地电源线62的源极端子、耦接到负放大器输入端子In-的漏极端子，以及栅极端子。
电感器L1可具有耦接到第一下拉晶体管70'的漏极端子的第一端子以及第二端子。电感器L2可具有耦接到第二源极跟随器晶体管72'的漏极端子的第一端子和耦接到电感器L1的第一端子的第二端子。电阻器74可具有耦接到电感器L1和电感器L2的第二端子的第一端子和被配置为接收栅极电压 Vgate的第二端子。电压Vgate可以是用于为放大器50的输入端子建立直流 (DC)或稳态偏置电压电平的任何固定或可调电压。可以使用如图5所示的堆叠二极管电压生成电路或其他类型的电压生成电路或电压控制器来生成电压Vgate。
电阻器Rbig1可具有耦接到第一下拉晶体管70'的栅极的第一端子和被配置为接收控制电压Vsf的第二端子。电阻器Rbig2可具有耦接到第二下拉晶体管72'的栅极的第一端子和被配置为接收控制电压Vsf的第二端子。电阻器Rbig1和电阻器Rbig2应当各自具有相对较大的电阻值。例如，电阻器 Rbig1和电阻器Rbig2可以各自具有至少1kΩ、至少5kΩ、至少10kΩ、 1kΩ-10kΩ、100kΩ、10kΩ至100kΩ或大于100kΩ的电阻值。控制电压Vsf 可以是由图4所示的VDAC或其他类型的控制电压生成电路或电压控制器生成的固定电压或可调电压。控制电压Vsf可被设定为低电压，诸如0V、60mV、 120mV、小于50mV、小于100mV、小于150mV、小于200mV、小于300mV、小于5％的Vdd、小于10％的Vdd、小于15％的Vdd、小于20％的Vdd、1％-10％的Vdd、负电压，或小于下拉晶体管的阈值电压的电压电平(例如，Vsf应当小于晶体管70'和晶体管72'的阈值电压)。功率放大器50的其余结构与已经参照图3描述的相同，并且不必重复以避免模糊本实施方案。
通过将Vsf设定为相对较低的电压电平并且通过使用相对较大的电阻器Rbig1和电阻器Rbig2，下拉晶体管70'和下拉晶体管72'不容易接通。仅当跨输入端子In+和In-的输入信号的电压摆幅相对较大时(例如，当输入电压摆幅大于下拉晶体管的阈值电压时)，下拉晶体管70'和下拉晶体管72'才导通。在小的输入电压摆幅下(例如，当输入电压摆幅小于下拉晶体管的阈值电压时)，晶体管70'和晶体管72'被关断(被取消激活)，因此不存在流经晶体管70'和晶体管72'的DC电流。在较大的输入电压摆幅下，下拉晶体管70'和下拉晶体管72'可以导通(被激活)，这将输入偏置电压Vbias朝接地放电或驱动。换句话讲，放大器输入端子的DC偏置点Vbias仅在输入电压摆幅较大或输入功率相对较高时减小。因此，被配置为以此方式根据输入电压摆幅的量值来改变放大器50的输入端处的偏置电压Vbias的补偿电路 68有时被称为自适应电压偏置电路。可以调节控制电压Vsf以调整下拉晶体管70'和下拉晶体管72'的导通阈值。
图3的示例(其中补偿电路68包括耦接到正电源电压Vdd的晶体管70 和晶体管72)和图8的示例(其中补偿电路68包括耦接到接地电源电压Vss 的晶体管70'和晶体管72')仅是例示性的，并且并不旨在限制本发明实施方案的范围。图9示出了具有补偿电路68的功率放大器50的另一具体实施，该补偿电路具有晶体管70和晶体管72，这两个晶体管具有耦接到电压控制线120的漏极端子，在该电压控制线上提供电压Vc。电压Vc可以是固定电压或可调电压。电压Vc可被设定为等于Vdd、Vss、大于Vdd、小于Vss或 Vss和Vdd之间的某个其他电压电平。可以选择电压Vc，使得当晶体管70 和晶体管72导通时，这两个晶体管用于将Vbias上拉或下拉到Vc。补偿电路68的其余部分与已经结合图3描述的相同，并且为了清楚起见，不必详细地重复。
上文结合图1至图9所述的方法和操作可以由设备10的部件使用软件、固件和/或硬件(例如，专用电路或硬件)来执行。用于执行这些操作的软件代码可存储在非暂态计算机可读存储介质(例如，有形计算机可读存储介质) 上，该非暂态计算机可读存储介质存储在设备10的部件中的一个或多个部件上(例如，图1的存储电路16和/或无线通信电路24)。该软件代码有时可被称为软件、数据、指令、程序指令或代码。非暂态计算机可读存储介质可包括驱动器、非易失性存储器诸如非易失性随机存取存储器(NVRAM)、可移动闪存驱动器或其他可移动介质、其他类型的随机存取存储器等。存储在非暂态计算机可读存储介质上的软件可由设备10的部件中的一个或多个部件上的处理电路(例如，无线通信电路24中的处理电路、图1的处理电路18等)来执行。处理电路可包括微处理器、应用处理器、数字信号处理器、中央处理单元(CPU)、具有处理电路的专用集成电路或其他处理电路。
根据一个实施方案，提供了一种射频功率放大器，该射频功率放大器包括：第一输入晶体管，该第一输入晶体管具有耦接到接地电源线的源极端子、耦接到第一输入端子的栅极端子和耦接到第一输出端子的漏极端子；第二输入晶体管，该第二输入晶体管具有耦接到接地电源线的源极端子、耦接到第二输入端子的栅极端子，以及耦接到第二输出端子的漏极端子；第一输入端子和第二输入端子被配置为从天线接收射频信号；以及调幅失真补偿电路，该调幅失真补偿电路包括：第一偏置晶体管，该第一偏置晶体管具有耦接到第一输入端子的第一源极-漏极端子、耦接到电压线的第二源极-漏极端子，以及栅极端子；第一电阻器，该第一电阻器具有耦接到第一偏置晶体管的栅极端子的第一端子并且具有第二端子；第二偏置晶体管，该第二偏置晶体管具有耦接到第二输入端子的第一源极-漏极端子、耦接到电压线的第二源极- 漏极端子以及栅极端子；以及第二电阻器，该第二电阻器具有耦接到第二偏置晶体管的栅极端子的第一端子，并且具有耦接到第一电阻器的第二端子的第二端子。
根据另一个实施方案，射频功率放大器包括：第一电容中和晶体管，该第一电容中和晶体管具有经由第一源电阻器耦接到接地电源线的源极端子、耦接到第二输入晶体管的漏极端子的漏极端子，以及耦接到第一输入端子的栅极端子；以及第二电容中和晶体管，该第二电容中和晶体管具有经由第二源极电阻器耦接到接地电源线的源极端子、耦接到第一输入晶体管的漏极端子的漏极端子，以及耦接到第二输入端子的栅极端子。
根据另一个实施方案，射频功率放大器包括：第一级联晶体管，该第一级联晶体管具有耦接到第一输入晶体管的漏极端子的第一源极-漏极端子、耦接到第一输出端子的第二源极-漏极端子，以及栅极端子；第二级联晶体管，该第二级联晶体管具有耦接到第二输入晶体管的漏极端子的第一源极- 漏极端子、耦接到第二输出端子的第二源极-漏极端子，以及耦接到第一级联晶体管的栅极端子的栅极端子；以及电容器，该电容器具有耦接到第一级联晶体管和第二级联晶体管的栅极端子的第一端子，并且具有耦接到接地电源线的第二端子。
根据另一个实施方案，调幅失真补偿电路包括：第一电感器，该第一电感器具有耦接到第一偏置晶体管的第一源极-漏极端子的第一端子并具有第二端子；第二电感器，该第二电感器具有耦接到第二偏置晶体管的第一源极 -漏极端子的第一端子，并且具有直接耦接到第一电感器的第二端子的第二端子；以及附加的电阻器，该附加的电阻器具有耦接到第一电感器和第二电感器的第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。
根据另一个实施方案，第一电阻器和第二电阻器各自具有至少大于1000 欧姆的电阻。
根据另一个实施方案，第一电阻器和第二电阻器的第二端子被配置为接收小于第一输入晶体管和第二输入晶体管的阈值电压的控制电压。
根据另一个实施方案，调幅失真补偿电路包括被配置为生成控制电压的电压数模转换器。
根据另一个实施方案，第一电阻器和第二电阻器的第二端子被配置为接收固定控制电压。
根据另一个实施方案，第一电阻器和第二电阻器的第二端子被配置为接收可调节控制电压。
根据另一个实施方案，第一电阻器和第二电阻器的第二端子被配置为接收小于200mV的控制电压。
根据另一个实施方案，耦接到第一输入晶体管和第二输入晶体管的第二源极-漏极端子的电压线是电源线。
根据一个实施方案，提供了一种操作射频功率放大器的方法，该方法包括：在第一输入晶体管的栅极端子处接收射频信号；在第二输入晶体管的栅极端子处接收射频信号；当射频信号的电压摆幅小于预先确定的值时，取消激活第一偏置晶体管，该第一偏置晶体管具有耦接到第一输入晶体管的栅极端子的第一源极-漏极端子，并且具有被配置为接收正电源电压的第二源极- 漏极端子；当射频信号的电压摆幅小于预先确定的值时取消激活第二偏置晶体管，该第二偏置晶体管具有耦接到第二输入晶体管的栅极端子的第一源极 -漏极端子，并且具有被配置为接收正电源电压的第二源极-漏极端子；并且响应于射频信号的电压摆幅大于预先确定的值，通过激活第一偏置晶体管和第二偏置晶体管来增加第一输入晶体管和第二输入晶体管的栅极端子处的电压。
根据另一个实施方案，该方法包括经由具有大于1000欧姆的电阻的第一电阻器向第一偏置晶体管的栅极端子提供控制电压，以及经由具有大于 1000欧姆的电阻的第二电阻器向第二偏置晶体管的栅极端子提供控制电压。
根据另一个实施方案，该方法包括将控制电压的电压电平设定为小于 200mV。
根据另一个实施方案，该方法包括将控制电压的电压电平设定为小于第一偏置晶体管和第二偏置晶体管的阈值电压。
根据一个实施方案，提供了一种电子设备，该电子设备包括：一个或多个处理器，该一个或多个处理器被配置为生成数字信号；收发器，该收发器被配置为基于数字信号来生成射频信号；以及功率放大器电路，该功率放大器电路被配置为放大射频信号以由天线无线传输，该功率放大器电路包括：第一输入晶体管，该第一输入晶体管具有耦接到接地线的源极端子、耦接到第一输出端子的漏极端子，以及耦接到第一输入端子的栅极端子；第二输入晶体管，该第二输入晶体管具有耦接到接地线的源极端子、耦接到第二输出端子的漏极端子，以及耦接到第二输入端子的栅极端子，该第一输入端子和该第二输入端子耦接到天线；第一源极跟随器晶体管，该第一源极跟随器晶体管具有耦接到第一输入端子的源极端子、耦接到正电源线的漏极端子，以及栅极端子；第一电阻器，该第一电阻器具有耦接到第一源极跟随器晶体管的栅极端子的第一端子，并且具有被配置为接收控制电压的第二端子；第二源极跟随器晶体管，该第二源极跟随器晶体管具有耦接到第二输入端子的源极端子、耦接到正电源线的漏极端子，以及栅极端子；以及第二电阻器，该第二电阻器具有耦接到第二源极跟随器晶体管的栅极端子的第一端子，并且具有被配置为接收控制电压的第二端子。
根据另一个实施方案，功率放大器电路包括：第一电感器，该第一电感器具有耦接到第一源极跟随器晶体管的源极端子的第一端子并且具有第二端子；第二电感器，该第二电感器具有耦接到第二源极跟随器晶体管的源极端子的第一端子并且具有直接耦接到第一电感器的第二端子的第二端子；以及第三电阻器，该第三电阻器具有耦接到第一电感器和第二电感器的第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。
根据另一个实施方案，第一电阻器和第二电阻器各自具有大于5000欧姆的电阻值。
根据另一个实施方案，电子设备包括电压控制器，该电压控制器被配置为将控制电压的电压电平设定为小于第一源极跟随器晶体管和第二源极跟随器晶体管的阈值电压电平。
根据另一个实施方案，当第一输入端子和第二输入端子处的射频信号的电压摆幅小于预先确定的值时，第一源极跟随器晶体管和第二源极跟随器晶体管关断，并且当第一输入端子和第二输入端子处的射频信号的电压摆幅大于预先确定的值时，第一源极跟随器晶体管和第二源极跟随器晶体管导通。
前述内容仅为示例性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。

Claims (20)

1.一种射频功率放大器，所述射频功率放大器包括：
第一输入晶体管，所述第一输入晶体管具有耦接到接地电源线的源极端子、耦接到第一输入端子的栅极端子和耦接到第一输出端子的漏极端子；
第二输入晶体管，所述第二输入晶体管具有耦接到所述接地电源线的源极端子、耦接到第二输入端子的栅极端子，以及耦接到第二输出端子的漏极端子，所述第一输入端子和所述第二输入端子被配置为从天线接收射频信号；以及
调幅失真补偿电路，所述调幅失真补偿电路包括：
第一偏置晶体管，所述第一偏置晶体管具有耦接到所述第一输入端子的第一源极-漏极端子、耦接到电压线的第二源极-漏极端子，以及栅极端子，
第一电阻器，所述第一电阻器具有耦接到所述第一偏置晶体管的所述栅极端子的第一端子并且具有第二端子，
第二偏置晶体管，所述第二偏置晶体管具有耦接到所述第二输入端子的第一源极-漏极端子、耦接到所述电压线的第二源极-漏极端子，以及栅极端子，以及
第二电阻器，所述第二电阻器具有耦接到所述第二偏置晶体管的所述栅极端子的第一端子，并且具有耦接到所述第一电阻器的所述第二端子的第二端子。
2.根据权利要求1所述的射频功率放大器，还包括：
第一电容中和晶体管，所述第一电容中和晶体管具有经由第一源极电阻器耦接到所述接地电源线的源极端子、耦接到所述第二输入晶体管的所述漏极端子的漏极端子，以及耦接到所述第一输入端子的栅极端子；以及
第二电容中和晶体管，所述第二电容中和晶体管具有经由第二源极电阻器耦接到所述接地电源线的源极端子、耦接到所述第一输入晶体管的所述漏极端子的漏极端子，以及耦接到所述第二输入端子的栅极端子。
3.根据权利要求1所述的射频功率放大器，还包括：
第一级联晶体管，所述第一级联晶体管具有耦接到所述第一输入晶体管的所述漏极端子的第一源极-漏极端子、耦接到所述第一输出端子的第二源极-漏极端子，以及栅极端子；
第二级联晶体管，所述第二级联晶体管具有耦接到所述第二输入晶体管的所述漏极端子的第一源极-漏极端子、耦接到所述第二输出端子的第二源极-漏极端子，以及耦接到所述第一级联晶体管的所述栅极端子的栅极端子；以及
电容器，所述电容器具有耦接到所述第一级联晶体管和所述第二级联晶体管的所述栅极端子的第一端子，并且具有耦接到所述接地电源线的第二端子。
4.根据权利要求1所述的射频功率放大器，其中所述调幅失真补偿电路还包括：
第一电感器，所述第一电感器具有耦接到所述第一偏置晶体管的所述第一源极-漏极端子的第一端子并且具有第二端子；
第二电感器，所述第二电感器具有耦接到所述第二偏置晶体管的所述第一源极-漏极端子的第一端子，并且具有直接耦接到所述第一电感器的所述第二端子的第二端子；以及
附加的电阻器，所述附加的电阻器具有耦接到所述第一电感器和所述第二电感器的所述第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。
5.根据权利要求1所述的射频功率放大器，其中所述第一电阻器和第二电阻器各自具有至少大于1000欧姆的电阻。
6.根据权利要求1所述的射频功率放大器，其中所述第一电阻器和所述第二电阻器的所述第二端子被配置为接收小于所述第一输入晶体管和所述第二输入晶体管的阈值电压的控制电压。
7.根据权利要求6所述的射频功率放大器，其中所述调幅失真补偿电路还包括被配置为生成所述控制电压的电压数模转换器。
8.根据权利要求1所述的射频功率放大器，其中所述第一电阻器和所述第二电阻器的所述第二端子被配置为接收固定控制电压。
9.根据权利要求1所述的射频功率放大器，其中所述第一电阻器和所述第二电阻器的所述第二端子被配置为接收可调节控制电压。
10.根据权利要求1所述的射频功率放大器，其中所述第一电阻器和所述第二电阻器的所述第二端子被配置为接收小于200mV的控制电压。
11.根据权利要求1所述的射频功率放大器，其中耦接到所述第一输入晶体管和所述第二输入晶体管的所述第二源极-漏极端子的所述电压线是电源线。
12.一种操作射频功率放大器的方法，所述方法包括：
在第一输入晶体管的栅极端子处接收射频信号；
在第二输入晶体管的栅极端子处接收所述射频信号；
当所述射频信号的电压摆幅小于预先确定的值时取消激活第一偏置晶体管，所述第一偏置晶体管具有耦接到所述第一输入晶体管的所述栅极端子的第一源极-漏极端子，并且具有被配置为接收正电源电压的第二源极-漏极端子；
当所述射频信号的所述电压摆幅小于所述预先确定的值时取消激活第二偏置晶体管，所述第二偏置晶体管具有耦接到所述第二输入晶体管的所述栅极端子的第一源极-漏极端子，并且具有被配置为接收所述正电源电压的第二源极-漏极端子；以及
响应于所述射频信号的所述电压摆幅大于所述预先确定的值，通过激活所述第一偏置晶体管和第二偏置晶体管来增加所述第一输入晶体管和所述第二输入晶体管的所述栅极端子处的电压。
13.根据权利要求12所述的方法，还包括：
经由具有大于1000欧姆的电阻的第一电阻器向所述第一偏置晶体管的栅极端子提供控制电压；以及
经由具有大于1000欧姆的电阻的第二电阻器向所述第二偏置晶体管的栅极端子提供所述控制电压。
14.根据权利要求13所述的方法，还包括：
将所述控制电压的电压电平设定为小于200mV。
15.根据权利要求13所述的方法，还包括：
将所述控制电压的电压电平设定为小于所述第一偏置晶体管和第二偏置晶体管的阈值电压。
16.一种电子设备，包括：
一个或多个处理器，所述一个或多个处理器被配置为生成数字信号；
收发器，所述收发器被配置为基于所述数字信号生成射频信号；以及
功率放大器电路，所述功率放大器电路被配置为放大所述射频信号以由天线无线传输，所述功率放大器电路包括：
第一输入晶体管，所述第一输入晶体管具有耦接到接地线的源极端子，耦接到第一输出端子的漏极端子，以及耦接到第一输入端子的栅极端子，
第二输入晶体管，所述第二输入晶体管具有耦接到所述接地线的源极端子，耦接到第二输出端子的漏极端子，以及耦接到第二输入端子的栅极端子，所述第一输入端子和所述第二输入端子耦接到所述天线，
第一源极跟随器晶体管，所述第一源极跟随器晶体管具有耦接到所述第一输入端子的源极端子，耦接到正电源线的漏极端子，以及栅极端子，
第一电阻器，所述第一电阻器具有耦接到所述第一源极跟随器晶体管的所述栅极端子的第一端子，并且具有被配置为接收控制电压的第二端子，
第二源极跟随器晶体管，所述第二源极跟随器晶体管具有耦接到所述第二输入端子的源极端子，耦接到所述正电源线的漏极端子，以及栅极端子，以及
第二电阻器，所述第二电阻器具有耦接到所述第二源极跟随器晶体管的所述栅极端子的第一端子，并且具有被配置为接收所述控制电压的第二端子。
17.根据权利要求16所述的电子设备，所述功率放大器电路还包括：
第一电感器，所述第一电感器具有耦接到所述第一源极跟随器晶体管的所述源极端子的第一端子并且具有第二端子；
第二电感器，所述第二电感器具有耦接到所述第二源极跟随器晶体管的所述源极端子的第一端子，并且具有直接耦接到所述第一电感器的所述第二端子的第二端子；以及
第三电阻器，所述第三电阻器具有耦接到所述第一电感器和所述第二电感器的所述第二端子的第一端子，并且具有被配置为接收栅极电压的第二端子。
18.根据权利要求16所述的电子设备，其中所述第一电阻器和所述第二电阻器各自具有大于5000欧姆的电阻值。
19.根据权利要求16所述的电子设备，还包括：
电压控制器，所述电压控制器被配置为将所述控制电压的电压电平设定为小于所述第一源极跟随器晶体管和所述第二源极跟随器晶体管的阈值电压电平。
20.根据权利要求16所述的电子设备，其中：
当所述第一输入端子和所述第二输入端子处的射频信号的电压摆幅小于预先确定的值时，所述第一源极跟随器晶体管和所述第二源极跟随器晶体管关断；并且
当所述第一输入端子和所述第二输入端子处的所述射频信号的所述电压摆幅大于所述预先确定的值时，所述第一源极跟随器晶体管和所述第二源极跟随器晶体管导通。
CN202211045724.9A 2021-09-21 2022-08-30 具有调幅到调幅（amam）补偿的射频功率放大器 Pending CN115842523A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163246549P 2021-09-21 2021-09-21
US63/246,549 2021-09-21
US17/688,652 US11843356B2 (en) 2021-09-21 2022-03-07 Radio-frequency power amplifier with amplitude modulation to amplitude modulation (AMAM) compensation
US17/688,652 2022-03-07

Publications (1)

Publication Number Publication Date
CN115842523A true CN115842523A (zh) 2023-03-24

Family

ID=85571990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211045724.9A Pending CN115842523A (zh) 2021-09-21 2022-08-30 具有调幅到调幅（amam）补偿的射频功率放大器

Country Status (2)

Country Link
US (1) US11843356B2 (zh)
CN (1) CN115842523A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985704B2 (en) 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
US8737526B2 (en) 2010-06-30 2014-05-27 Qualcomm Incorporated Predistortion of complex modulated waveform
US9197168B2 (en) 2013-07-23 2015-11-24 Mstar Semiconductor, Inc. Amplitude modulation to phase modulation (AMPM) distortion compensation
JP2015222912A (ja) 2014-05-23 2015-12-10 三菱電機株式会社 リニアライザ
US9698734B2 (en) 2015-02-15 2017-07-04 Skyworks Solutions, Inc. Power amplification system with adjustable common base bias
US10965261B2 (en) * 2017-12-05 2021-03-30 Qualcomm Incorporated Power amplifier circuit
US11817827B2 (en) * 2021-02-02 2023-11-14 Psemi Corporation Power amplifier equalizer

Also Published As

Publication number Publication date
US20230093489A1 (en) 2023-03-23
US11843356B2 (en) 2023-12-12

Similar Documents

Publication Publication Date Title
US11757407B2 (en) Wideband voltage-controlled oscillator circuitry
CN115632619B (zh) 用于载波聚合的无线放大器电路
US20230421122A1 (en) Radio-frequency Power Amplifier with Intermodulation Distortion Mitigation
EP4148991A1 (en) Radio-frequency power amplifier with amplitude modulation to phase modulation (am-pm) compensation
US11791856B2 (en) Transimpedance amplifier (TIA) with tunable input resistance
CN114257190B (zh) 用于载波聚合的放大器电路
CN115842523A (zh) 具有调幅到调幅（amam）补偿的射频功率放大器
EP4216430A1 (en) Gain reduction techniques for radio-frequency amplifiers
EP4148990A1 (en) Radio-frequency power amplifier with amplitude modulation to phase modulation (am-pm) compensation
US20240072734A1 (en) Differential Mode and Common Mode Distortion Cancellation Circuitry
US20240072735A1 (en) Differential Mode and Common Mode Distortion Cancellation Circuitry
US20240088840A1 (en) Wireless Amplifier Circuitry
US20230084706A1 (en) Amplifier Circuitry with Gain Adjustments and Input Matching
US11909370B2 (en) Electronic devices with differential LC filters
US20230353098A1 (en) Radio-frequency Amplifier with Load Response Estimation
US20240039576A1 (en) Local Oscillator Driver Circuitry with Second Harmonic Rejection
EP4344057A1 (en) Power amplifier with current reuse
CN117749114A (zh) 具有电流重用的功率放大器
CN116979907A (zh) 具有负载响应估计的射频放大器
CN117424565A (zh) 具有非线性抑制的无线放大器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination