KR20220092281A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220092281A
KR20220092281A KR1020200183903A KR20200183903A KR20220092281A KR 20220092281 A KR20220092281 A KR 20220092281A KR 1020200183903 A KR1020200183903 A KR 1020200183903A KR 20200183903 A KR20200183903 A KR 20200183903A KR 20220092281 A KR20220092281 A KR 20220092281A
Authority
KR
South Korea
Prior art keywords
sub
data line
pixel
column
disposed
Prior art date
Application number
KR1020200183903A
Other languages
English (en)
Inventor
이민직
한예슬
조정옥
최광현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200183903A priority Critical patent/KR20220092281A/ko
Priority to US17/458,100 priority patent/US11694633B2/en
Publication of KR20220092281A publication Critical patent/KR20220092281A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3211—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 매트릭스 형태로 복수의 서브 화소가 반복되어 배치되는 표시 패널, 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 서브 화소에 복수의 스캔 배선을 통해 스캔 신호를 공급하는 게이트 구동부를 포함하고, 복수의 서브 화소는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소로 구성되고, 홀수번째 열에는 제1 서브 화소 및 제2 서브 화소가 교차로 배치되고, 짝수번째 열에는 제3 서브 화소가 배치되고, 복수의 데이터 배선 각각은 먹스를 통해서 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선은 하나의 열에 배치된 복수의 서브 화소의 양 측에 배치되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소는 어느 하나의 제3 서브 화소의 일 측에 배치되는 서브 데이터 배선과 연결되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소와 인접된 다른 하나의 제3 서브 화소는 다른 하나의 제3 서브 화소의 타 측에 배치되는 서브 데이터 배선과 연결되어, 라인 딤(Line Dim) 불량을 제거할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 라인 딤(Line Dime) 불량을 제거할 수 있는 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.
이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 스캔 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 스캔 신호 및 데이터 전압이 등의 신호가 공급되면, 선택된 서브 화소가 발광함으로써 영상을 표시할 수 있다.
다만, 데이터 전압을 전달하는 데이터 배선의 하부에 배치되는 구성요소로 인하여, 기생 커패시턴스에 의한 데이터 전압의 충전이 지연되는 문제점이 발생한다.
더욱이, 데이터 배선의 하부에 배치되는 구성요소가 달라짐으로써, 데이터 전압의 충전 지연 시간의 변동이 발생한다. 이에, 데이터 전압의 충전 지연 시간의 변동은 표시 패널의 라인 딤(Line Dime) 불량으로 나타난다.
본 발명이 해결하고자 하는 과제는 라인 딤(Line Dime) 불량을 최소화 시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 도트 인버전(Dot inversion) 형태로 구동될 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 매트릭스 형태로 복수의 서브 화소가 반복되어 배치되는 표시 패널, 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 서브 화소에 복수의 스캔 배선을 통해 스캔 신호를 공급하는 게이트 구동부를 포함하고, 복수의 서브 화소는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소로 구성되고, 홀수번째 열에는 제1 서브 화소 및 제2 서브 화소가 교차로 배치되고, 짝수번째 열에는 제3 서브 화소가 배치되고, 복수의 데이터 배선 각각은 먹스를 통해서 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선은 하나의 열에 배치된 복수의 서브 화소의 양 측에 배치되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소는 어느 하나의 제3 서브 화소의 일 측에 배치되는 서브 데이터 배선과 연결되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소와 인접된 다른 하나의 제3 서브 화소는 다른 하나의 제3 서브 화소의 타 측에 배치되는 서브 데이터 배선과 연결되어, 라인 딤(Line Dim) 불량을 제거할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에서 고속 구동을 하더라도, 2 수평 기간 동안 데이터 전압을 충분히 충전할 수 있어, 화질이 향상될 수 있다.
본 발명에서 낮은 휘도를 출력하는 서브 화소와 높은 휘도를 출력하는 서브 화소가 도트 형태로 배치됨으로써, 표시 패널의 라인 딤(Line Dime) 불량을 제거할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 인에이블 신호 및 스캔 전압에 대한 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 인에이블 신호 및 스캔 전압에 대한 타이밍도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.
스위치 소자들로 이용되는 트랜지스터의 스캔 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. PMOS의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 및 타이밍 컨트롤러(140)를 포함한다.
표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 스캔 배선(SL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 스캔 배선(SL)에 연결된 복수의 화소(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.
타이밍 컨트롤러(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(130)와 게이트 구동부(120)를 제어하기 위한 타이밍 인에이블 신호들을 발생시킨다.
데이터 구동부(130)는 복수의 서브 화소(R, G, B)(SP)에 데이터 전압(Vdata)을 공급한다. 데이터 구동부(130)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(140)로부터 디지털 비디오 데이터들과 소스 타이밍 인에이블 신호를 공급받을 수 있다. 복수의 소스 드라이브 IC는 소스 타이밍 인에이블 신호에 응답하여 디지털 비디오 데이터들을 감마 전압으로 변환하여 데이터 전압(Vdata)을 생성하고, 데이터 전압(Vdata)을 표시 패널(110)의 데이터 배선(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 또한, 소스 드라이브 IC들은 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.
게이트 구동부(120)는 복수의 서브 화소(R, G, B)(SP)에 스캔 신호를 공급한다. 게이트 구동부(120)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 스캔 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 스캔 신호를 순차적으로 출력할 수 있다.
표시 패널(110)은 복수의 서브 화소(R, G, B)(SP)을 포함할 수 있다. 복수의 서브 화소(R, G, B)(SP)은 서로 다른 색을 발광하기 위한 서브 화소(SP)일 수 있다. 예를 들어, 복수의 서브 화소(R, G, B)(SP)은 각각 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소(R, G, B)(SP)은 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소는 하나의 화소(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 화소(PX)을 포함할 수 있다.
이하에서는 하나의 서브 화소(SP)을 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다. 도 2에서는 표시 장치(100)의 복수의 서브 화소(R, G, B)(SP) 중 하나의 서브 화소(SP)에 대한 회로도를 도시하였다.
도 2를 참조하면, 서브 화소(SP)은 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150)를 포함할 수 있다.
발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 있다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.
도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(Vdata)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 배선(DL)과 연결된 드레인 전극, 스캔 배선(SL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 트랜지스터(SWT)은 스캔 배선(SL)로부터 인가된 스캔 전압(Sacn)에 의해 턴-온되어 데이터 배선(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 게이트 전극 에 해당하는 제1 노드(N1)로 전달할 수 있다.
도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 배선(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.
도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(Vdata)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.
한편, 표시 장치(100)의 경우, 각 서브 화소(SP)의 구동 시간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 서브 화소(SP)의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 서브 화소(SP)의 휘도 변화와 동일한 개념으로 사용될 수 있다.
또한, 각 서브 화소(SP)의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 화소(SP) 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 서브 화소(SP) 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 서브 화소(SP)의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 서브 화소(SP) 간 휘도 편차는, 서브 화소(SP)의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)에서는 서브 화소(SP)에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 서브 화소(SP) 특성치를 보상해주는 보상 기능을 제공할 수 있다.
이에, 서브 화소(SP)는 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터를 더 포함할 수 있다.
이하에서는, 복수의 서브 화소(R, G, B)의 배치 관계를 설명하기 위해 도 3을 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 3에서는 설명의 편의를 위해, 4l-3 번째 행 내지 4l 번째 행 및 8k-7 번째 열 내지 8k 번째 열에 8x4 매트릭스 형태로 배치된 32개의 서브 소(R, G, B)에 대해서만 도시하였고, 표시 영역에는 8x4 매트릭스 형태로 배치된 32개의 서브 소(R, G, B)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B)와 데이터 배선(DL1 내지 DL8) 사이에 배치되는 트랜지스터는 도 2에서 설명한 스위칭 트랜지스터(SWT)를 의미한다. (단 l, k 각각은 1 이상의 자연수이다.)
도 3을 참조하면, 하나의 화소(PX)은 3개의 서브 화소(R, G, B)을 포함한다. 예를 들어, 화소(PX)은 도 3에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(B) 및 제3 서브 화소(G)를 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(B)은 청색 서브 화소고, 제3 서브 화소(G)은 녹색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소(R, G, B)는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.
그리고, 홀수번째 열에는 제1 서브 화소(R) 및 제2 서브 화소(B)가 교차로 배치될 수 있고, 짝수번째 열에는 제3 서브 화소(G)만이 배치될 수 있다.
도 3에 도시된 바와 같이, 8k-7 번째 열, 8k-5 번째 열, 8k-3 번째 열 및 8k-1 번째 열 각각 에는 제1 서브 화소(R) 및 제2 서브 화소(B)가 교차로 배치될 수 있고, 8k-6 번째 열, 8k-4 번째 열, 8k-2 번째 열 및 8k 번째 열 각각 에는 제3 서브 화소(G)만이 배치될 수 있다.
구체적으로, 8k-7 번째 열 및 8k-3 번째 열 각각에서, 4l-3 번째 행 및 4l-1 번째 행에는 제1 서브 화소(R)가 배치되고, 4l-2 번째 행 및 4l 번째 행에는 제2 서브 화소(B)가 배치된다. 그리고, 8k-5 번째 열 및 8k-1 번째 열 각각에서, 4l-3 번째 행 및 4l-1 번째 행에는 제2 서브 화소(B)가 배치되고, 4l-2 번째 행 및 4l 번째 행에는 제1 서브 화소(R)가 배치된다.
그리고, 제1 스캔 배선(SL1)은 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제1 스캔 전압(Scan1)을 공급한다. 그리고, 제2 스캔 배선(SL2)은 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제2 스캔 전압(Scan2)을 공급한다. 그리고, 제3 스캔 배선(SL3)은 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제3 스캔 전압(Scan3)을 공급한다. 그리고, 제4 스캔 배선(SL4)은 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제4 스캔 전압(Scan4)을 공급한다.
그리고, 홀수번째 데이터 배선인 제1 데이터 배선(DL1), 제3 데이터 배선(DL3), 제5 데이터 배선(DL5) 및 제7 데이터 배선(DL7)에는 적색 데이터 전압(Vdata R) 및 청색 데이터 전압(Vdata B)이 순차적으로 인가될 수 있다.
구체적으로, 제1 데이터 배선(DL1)은 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제3 데이터 배선(DL3)은 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제5 데이터 배선(DL5)은 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제7 데이터 배선(DL7)은 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다.
그리고, 짝수번째 데이터 배선인 제2 데이터 배선(DL2), 제4 데이터 배선(DL4), 제6 데이터 배선(DL6) 및 제8 데이터 배선(DL8)에는 녹색 데이터 전압(Vdata G)이 순차적으로 인가될 수 있다.
구체적으로, 제2 데이터 배선(DL2)은 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제4 데이터 배선(DL4)은 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제6 데이터 배선(DL6)은 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제8 데이터 배선(DL8)은 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가한다.
그리고, 복수의 데이터 배선(DL1 내지 DL8) 각각은 먹스(MX)를 통해서 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)으로 분기될 수 있다.
구체적으로, 제1 데이터 배선(DL1)은 제1-1 서브 데이터 배선(DL1-1) 및 제1-2 서브 데이터 배선(DL1-2)으로 분기될 수 있다. 상술한 제1-1 서브 데이터 배선(DL1-1)은 8k-7 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제1-2 서브 데이터 배선(DL1-2)은 8k-7 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제2 데이터 배선(DL2)은 제2-1 서브 데이터 배선(DL2-1) 및 제2-2 서브 데이터 배선(DL2-2)으로 분기될 수 있다. 상술한 제2-1 서브 데이터 배선(DL2-1)은 8k-6 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제2-2 서브 데이터 배선(DL2-2)은 8k-6 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제3 데이터 배선(DL3)은 제3-1 서브 데이터 배선(DL3-1) 및 제3-2 서브 데이터 배선(DL3-2)으로 분기될 수 있다. 상술한 제3-1 서브 데이터 배선(DL3-1)은 8k-5 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제3-2 서브 데이터 배선(DL3-2)은 8k-5 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제4 데이터 배선(DL4)은 제4-1 서브 데이터 배선(DL4-1) 및 제4-2 서브 데이터 배선(DL4-2)으로 분기될 수 있다. 상술한 제4-1 서브 데이터 배선(DL4-1)은 8k-4 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제4-2 서브 데이터 배선(DL4-2)은 8k-4 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제5 데이터 배선(DL5)은 제5-1 서브 데이터 배선(DL5-1) 및 제5-2 서브 데이터 배선(DL5-2)으로 분기될 수 있다. 상술한 제5-1 서브 데이터 배선(DL5-1)은 8k-3번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제5-2 서브 데이터 배선(DL5-2)은 8k-3 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제6 데이터 배선(DL6)은 제6-1 서브 데이터 배선(DL6-1) 및 제6-2 서브 데이터 배선(DL6-2)으로 분기될 수 있다. 상술한 제6-1 서브 데이터 배선(DL6-1)은 8k-2 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제6-2 서브 데이터 배선(DL6-2)은 8k-2 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
제7 데이터 배선(DL7)은 제7-1 서브 데이터 배선(DL7-1) 및 제7-2 서브 데이터 배선(DL7-2)으로 분기될 수 있다. 상술한 제7-1 서브 데이터 배선(DL7-1)은 8k-1 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제7-2 서브 데이터 배선(DL7-2)은 8k-1 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제8 데이터 배선(DL8)은 제8-1 서브 데이터 배선(DL8-1) 및 제8-2 서브 데이터 배선(DL8-2)으로 분기될 수 있다. 상술한 제8-1 서브 데이터 배선(DL8-1)은 8k 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제8-2 서브 데이터 배선(DL8-2)은 8k 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제1-1 서브 데이터 배선(DL1-1)에는 8k-7 번째 열에 배치된 제1 서브 화소(R)가 연결된다. 즉, 제1-1 서브 데이터 배선(DL1-1)에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제1-2 서브 데이터 배선(DL1-2)에는 8k-7 번째 열에 배치된 제2 서브 화소(B)가 연결된다. 즉, 제1-2 서브 데이터 배선(DL1-2)에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제2-1 서브 데이터 배선(DL2-1) 및 제2-2 서브 데이터 배선(DL2-2)에는 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제2-1 서브 데이터 배선(DL2-1)에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제2-2 서브 데이터 배선(DL2-2)에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제3-1 서브 데이터 배선(DL3-1)에는 8k-5 번째 열에 배치된 제2 서브 화소(B)가 연결된다. 즉, 제3-1 서브 데이터 배선(DL3-1)에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제3-2 서브 데이터 배선(DL3-2)에는 8k-5 번째 열에 배치된 제1 서브 화소(R)가 연결된다. 즉, 제3-2 서브 데이터 배선(DL3-2)에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제4-1 서브 데이터 배선(DL4-1) 및 제4-2 서브 데이터 배선(DL4-2)에는 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제4-1 서브 데이터 배선(DL4-1)에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제4-2 서브 데이터 배선(DL4-2)에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제5-1 서브 데이터 배선(DL5-1)에는 8k-3 번째 열에 배치된 제1 서브 화소(R)가 연결된다. 즉, 제5-1 서브 데이터 배선(DL5-1)에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제5-2 서브 데이터 배선(DL5-2)에는 8k-3 번째 열에 배치된 제2 서브 화소(B)가 연결된다. 즉, 제5-2 서브 데이터 배선(DL5-2)에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제6-1 서브 데이터 배선(DL6-1) 및 제6-2 서브 데이터 배선(DL6-2)에는 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제6-1 서브 데이터 배선(DL6-1)에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제6-2 서브 데이터 배선(DL6-2)에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제7-1 서브 데이터 배선(DL7-1)에는 8k-1 번째 열에 배치된 제2 서브 화소(B)가 연결된다. 즉, 제7-1 서브 데이터 배선(DL7-1)에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)와 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제7-2 서브 데이터 배선(DL7-2)에는 8k-1 번째 열에 배치된 제1 서브 화소(R)가 연결된다. 즉, 제7-2 서브 데이터 배선(DL7-2)에는 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제8-1 서브 데이터 배선(DL8-1) 및 제8-2 서브 데이터 배선(DL8-2)에는 8k 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제8-1 서브 데이터 배선(DL8-1)에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제8-2 서브 데이터 배선(DL8-2)에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2) 사이에는 먹스부(MX)가 배치된다. 그리고, 먹스(MX)는 복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)에 연결되어, 복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)의 연결 관계를 결정한다.
먹스(MX)는 복수의 스위칭 소자(SW1-1 내지 SW8-2)를 포함한다. 복수의 스위칭 소자(SW1-1 내지 SW8-2) 각각은 제1 인에이블 신호(ES1) 및 제2 인에이블 신호(ES2)에 따라, 복수의 데이터 배선(DL1 내지 DL8) 각각과 복수의 데이터 배선(DL1 내지 DL8) 각각으로부터 분기된 복수의 서브 데이터 배선(DL1-1 내지 DL8-2) 중 어느 하나를 연결한다.
즉, 먹스(MX)는 제1 데이터 배선(DL1)에 연결된 제1-1 스위칭 소자(SW1-1)와 제1-2 스위칭 소자(SW1-2), 제2 데이터 배선(DL2)에 연결된 제2-1 스위칭 소자(SW2-1)와 제2-2 스위칭 소자(SW2-2), 제3 데이터 배선(DL3)에 연결된 제3-1 스위칭 소자(SW3-1)와 제3-2 스위칭 소자(SW3-2), 제4 데이터 배선(DL4)에 연결된 제4-1 스위칭 소자(SW4-1)와 제4-2 스위칭 소자(SW4-2), 제5 데이터 배선(DL5)에 연결된 제5-1 스위칭 소자(SW5-1)와 제5-2 스위칭 소자(SW5-2)(SW5-2), 제6 데이터 배선(DL6)에 연결된 제6-1 스위칭 소자(SW6-1)와 제6-2 스위칭 소자(SW6-2), 제7 데이터 배선(DL7)에 연결된 제7-1 스위칭 소자(SW7-1)와 제7-2 스위칭 소자(SW7-2) 및 제8 데이터 배선(DL8)에 연결된 제8-1 스위칭 소자(SW8-1)와 제8-2 스위칭 소자(SW8-2)를 포함한다.
구체적으로, 제1-1 스위칭 소자(SW1-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제1 데이터 배선(DL1)이 연결되는 드레인 전극 및 제1-1 서브 데이터 배선(DL1-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제1-1 스위칭 소자(SW1-1)는 턴온 되어 제1 데이터 배선(DL1)과 제1-1 서브 데이터 배선(DL1-1)은 전기적으로 연결된다.
제1-2 스위칭 소자(SW1-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제1 데이터 배선(DL1)이 연결되는 드레인 전극 및 제1-2 서브 데이터 배선(DL1-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제1-2 스위칭 소자(SW1-2)는 턴온 되어 제1 데이터 배선(DL1)과 제1-2 서브 데이터 배선(DL1-2)은 전기적으로 연결된다.
그리고, 제2-1 스위칭 소자(SW2-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제2 데이터 배선(DL2)이 연결되는 드레인 전극 및 제2-1 서브 데이터 배선(DL2-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제2-1 스위칭 소자(SW2-1)는 턴온 되어 제2 데이터 배선(DL2)과 제2-1 서브 데이터 배선(DL2-1)은 전기적으로 연결된다.
제2-2 스위칭 소자(SW2-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제2 데이터 배선(DL2)이 연결되는 드레인 전극 및 제2-2 서브 데이터 배선(DL2-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제2-2 스위칭 소자(SW2-2)는 턴온 되어 제2 데이터 배선(DL2)과 제2-2 서브 데이터 배선(DL2-2)은 전기적으로 연결된다.
그리고, 제3-1 스위칭 소자(SW3-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제3 데이터 배선(DL3)이 연결되는 드레인 전극 및 제3-1 서브 데이터 배선(DL3-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제3-1 스위칭 소자(SW3-1)는 턴온 되어 제3 데이터 배선(DL3)과 제3-1 서브 데이터 배선(DL3-1)은 전기적으로 연결된다.
제3-2 스위칭 소자(SW3-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제3 데이터 배선(DL3)이 연결되는 드레인 전극 및 제3-2 서브 데이터 배선(DL3-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제3-2 스위칭 소자(SW3-2)는 턴온 되어 제3 데이터 배선(DL3)과 제3-2 서브 데이터 배선(DL3-2)은 전기적으로 연결된다.
그리고, 제4-1 스위칭 소자(SW4-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제4 데이터 배선(DL4)이 연결되는 드레인 전극 및 제4-1 서브 데이터 배선(DL4-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제4-1 스위칭 소자(SW4-1)는 턴온 되어 제4 데이터 배선(DL4)과 제4-1 서브 데이터 배선(DL4-1)은 전기적으로 연결된다.
제4-2 스위칭 소자(SW4-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제4 데이터 배선(DL4)이 연결되는 드레인 전극 및 제4-2 서브 데이터 배선(DL4-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제4-2 스위칭 소자(SW4-2)는 턴온 되어 제4 데이터 배선(DL4)과 제4-2 서브 데이터 배선(DL4-2)은 전기적으로 연결된다.
그리고, 제5-1 스위칭 소자(SW5-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제5 데이터 배선(DL5)이 연결되는 드레인 전극 및 제5-1 서브 데이터 배선(DL5-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제5-1 스위칭 소자(SW5-1)는 턴온 되어 제5 데이터 배선(DL5)과 제5-1 서브 데이터 배선(DL5-1)은 전기적으로 연결된다.
제5-2 스위칭 소자(SW5-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제5 데이터 배선(DL5)이 연결되는 드레인 전극 및 제5-2 서브 데이터 배선(DL5-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제5-2 스위칭 소자(SW5-2)는 턴온 되어 제5 데이터 배선(DL5)과 제5-2 서브 데이터 배선(DL5-2)은 전기적으로 연결된다.
그리고, 제6-1 스위칭 소자(SW6-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제6 데이터 배선(DL6)이 연결되는 드레인 전극 및 제6-1 서브 데이터 배선(DL6-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제6-1 스위칭 소자(SW6-1)는 턴온 되어 제6 데이터 배선(DL6)과 제6-1 서브 데이터 배선(DL6-1)은 전기적으로 연결된다.
제6-2 스위칭 소자(SW6-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제6 데이터 배선(DL6)이 연결되는 드레인 전극 및 제6-2 서브 데이터 배선(DL6-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제6-2 스위칭 소자(SW6-2)는 턴온 되어 제6 데이터 배선(DL6)과 제6-2 서브 데이터 배선(DL6-2)은 전기적으로 연결된다.
그리고, 제7-1 스위칭 소자(SW7-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제7 데이터 배선(DL7)이 연결되는 드레인 전극 및 제7-1 서브 데이터 배선(DL7-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제7-1 스위칭 소자(SW7-1)는 턴온 되어 제7 데이터 배선(DL7)과 제7-1 서브 데이터 배선(DL7-1)은 전기적으로 연결된다.
제7-2 스위칭 소자(SW7-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제7 데이터 배선(DL7)이 연결되는 드레인 전극 및 제7-2 서브 데이터 배선(DL7-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제7-2 스위칭 소자(SW7-2)는 턴온 되어 제7 데이터 배선(DL7)과 제7-2 서브 데이터 배선(DL7-2)은 전기적으로 연결된다.
그리고, 제8-1 스위칭 소자(SW8-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제8 데이터 배선(DL8)이 연결되는 드레인 전극 및 제8-1 서브 데이터 배선(DL8-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제8-1 스위칭 소자(SW8-1)는 턴온 되어 제8 데이터 배선(DL8)과 제8-1 서브 데이터 배선(DL8-1)은 전기적으로 연결된다.
제8-2 스위칭 소자(SW8-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제8 데이터 배선(DL8)이 연결되는 드레인 전극 및 제8-2 서브 데이터 배선(DL8-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제8-2 스위칭 소자(SW8-2)는 턴온 되어 제8 데이터 배선(DL8)과 제8-2 서브 데이터 배선(DL8-2)은 전기적으로 연결된다.
이하에서는 도 4를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구동 방법에 대해서 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 인에이블 신호 및 스캔 전압에 대한 타이밍도이다.
도 4에 도시된 바와 같이, 제1 인에이블 신호(ES1)는 1 수평 기간마다 반전되는 구형파이고, 제2 인에이블 신호(ES2)는 제1 인에이블 신호(ES1)와 위상이 반전되고, 1 수평 기간마다 반전되는 구형파이다.
즉, 제1 수평 기간(H1), 제3 수평 기간(H3) 및 제5 수평 기간(H5) 각각에서 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴오프 레벨인 하이 레벨이다. 그리고, 제2 수평 기간(H2) 및 제4 수평 기간(H4) 각각에서 제1 인에이블 신호(ES1)는 턴오프 레벨인 하이 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
그리고, 제1 스캔 전압(Scan1) 내지 제4 스캔 전압(Scan4)은 순차적으로 2 수평 기간 동안 턴온 레벨인 로우 레벨로 출력될 수 있다.
즉, 제1 스캔 전압(Scan1)은 제1 수평 기간(H1) 및 제2 수평 기간(H2)에 턴온 레벨인 로우 레벨로 출력되고, 제2 스캔 전압(Scan2)은 제2 수평 기간(H2) 및 제3 수평 기간(H3)에 턴온 레벨인 로우 레벨로 출력되고, 제3 스캔 전압(Scan3)은 제3 수평 기간(H3) 및 제4 수평 기간(H4)에 턴온 레벨인 로우 레벨로 출력되고, 제4 스캔 전압(Scan4)은 제4 수평 기간(H4) 및 제5 수평 기간(H5)에 턴온 레벨인 로우 레벨로 출력된다.
도 4에 도시된 바와 같이, 제1 수평 기간(H1)에는 제1 스캔 전압(Scan1)이 턴온 레벨인 로우 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
이에, 제1 수평 기간(H1)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스의 제1-1 스위칭 소자(SW1-1), 제2-2 스위칭 소자(SW2-2), 제3-1 스위칭 소자(SW3-1), 제4-1 스위칭 소자(SW4-1), 제5-1 스위칭 소자(SW5-1), 제6-2 스위칭 소자(SW6-2), 제7-1 스위칭 소자(SW7-1) 및 제8-1 스위칭 소자(SW8-1)는 턴온된다.
따라서, 제1 수평 기간(H1)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제1 수평 기간(H1)동안, 제1-1 서브 데이터 배선(DL1-1)을 통해 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제2-2 서브 데이터 배선(DL2-2)을 통해 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-1 서브 데이터 배선(DL3-1)을 통해 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제4-1 서브 데이터 배선(DL4-1)을 통해 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-1 서브 데이터 배선(DL5-1)을 통해 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제6-2 서브 데이터 배선(DL6-2)을 통해 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-1 서브 데이터 배선(DL7-1)을 통해 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제8-1 서브 데이터 배선(DL8-1)을 통해 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제2 수평 기간(H2)에는 제1 스캔 전압(Scan1) 및 제2 스캔 전압(Scan2)이 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴온 레벨인 로우 레벨이다.
이에, 제2 수평 기간(H2)동안, 4l-3 번째 행 및 4l-2 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스의 제1-2 스위칭 소자(SW1-2), 제2-1 스위칭 소자(SW2-1), 제3-2 스위칭 소자(SW3-2), 제4-2 스위칭 소자(SW4-2), 제5-2 스위칭 소자(SW5-2), 제6-1 스위칭 소자(SW6-1), 제7-2 스위칭 소자(SW7-2) 및 제8-2 스위칭 소자(SW8-2)는 턴온된다.
따라서, 제2 수평 기간(H2)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제1 수평 기간(H1)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제2 수평 기간(H2)동안, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제2 수평 기간(H2)동안, 제1-2 서브 데이터 배선(DL1-2)을 통해 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제2-1 서브 데이터 배선(DL2-1)을 통해 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-2 서브 데이터 배선(DL3-2)을 통해 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제4-2 서브 데이터 배선(DL4-2)을 통해 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-2 서브 데이터 배선(DL5-2)을 통해 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제6-1 서브 데이터 배선(DL6-1)을 통해 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-2 서브 데이터 배선(DL7-2)을 통해 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제8-2 서브 데이터 배선(DL8-2)을 통해 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제3 수평 기간(H3)에는 제2 스캔 전압(Scan2) 및 제3 스캔 전압(Scan3)이 턴온 레벨인 로우 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
이에, 제3 수평 기간(H3)동안, 4l-2 번째 행 및 4l-1 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스의 제1-1 스위칭 소자(SW1-1), 제2-2 스위칭 소자(SW2-2), 제3-1 스위칭 소자(SW3-1), 제4-1 스위칭 소자(SW4-1), 제5-1 스위칭 소자(SW5-1), 제6-2 스위칭 소자(SW6-2), 제7-1 스위칭 소자(SW7-1) 및 제8-1 스위칭 소자(SW8-1)는 턴온된다.
따라서, 제3 수평 기간(H3)동안, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제2 수평 기간(H2)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제3 수평 기간(H3)동안, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제3 수평 기간(H3)동안, 제1-1 서브 데이터 배선(DL1-1)을 통해 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제2-2 서브 데이터 배선(DL2-2)을 통해 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-1 서브 데이터 배선(DL3-1)을 통해 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제4-1 서브 데이터 배선(DL4-1)을 통해 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-1 서브 데이터 배선(DL5-1)을 통해 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제6-2 서브 데이터 배선(DL6-2)을 통해 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-1 서브 데이터 배선(DL7-1)을 통해 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제8-1 서브 데이터 배선(DL8-1)을 통해 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제4 수평 기간(H4)에는 제3 스캔 전압(Scan3) 및 제4 스캔 전압(Scan4)이 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴온 레벨인 로우 레벨이다.
이에, 제4 수평 기간(H4)동안, 4l-1 번째 행 및 4l 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스의 제1-2 스위칭 소자(SW1-2), 제2-1 스위칭 소자(SW2-1), 제3-2 스위칭 소자(SW3-2), 제4-2 스위칭 소자(SW4-2), 제5-2 스위칭 소자(SW5-2), 제6-1 스위칭 소자(SW6-1), 제7-2 스위칭 소자(SW7-2) 및 제8-2 스위칭 소자(SW8-2)는 턴온된다.
따라서, 제4 수평 기간(H4)동안, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제3 수평 기간(H3)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제4 수평 기간(H4)동안, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제4 수평 기간(H4)동안, 제1-2 서브 데이터 배선(DL1-2)을 통해 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제2-1 서브 데이터 배선(DL2-1)을 통해 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-2 서브 데이터 배선(DL3-2)을 통해 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제4-2 서브 데이터 배선(DL4-2)을 통해 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-2 서브 데이터 배선(DL5-2)을 통해 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제6-1 서브 데이터 배선(DL6-1)을 통해 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-2 서브 데이터 배선(DL7-2)을 통해 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제8-2 서브 데이터 배선(DL8-2)을 통해 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제5 수평 기간(H5)에는 제4 스캔 전압(Scan4)이 턴온 레벨인 로우 레벨이다.
따라서, 제5 수평 기간(H5)동안, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제4 수평 기간(H4)에 인가된 데이터 전압이 계속 충전된다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)는 먹스(MX)를 활용함으로써, 각각의 서브 화소(R, G, B)에 충전되는 데이터 전압은 2수평 기간씩 충전될 수 있다. 즉, 각각의 서브 화소(R, G, B)에 대하여, 첫번째 수평 기간에는 데이터 전압이 인가되고, 두번째 수평 기간에는 첫번째 수평 기간에 인가된 데이터 전압이 계속 충전된다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 240Hz와 같이 고속 구동을 하더라도, 2 수평 기간 동안 데이터 전압을 충분히 충전할 수 있어, 화질이 향상될 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치에서, 복수의 서브 화소(R, G, B) 각각의 일측에 배치된 서브 데이터 배선은 제1-1 서브 데이터 배선(DL1-1), 제2-1 서브 데이터 배선(DL2-1), 제3-1 서브 데이터 배선(DL3-1), 제4-1 서브 데이터 배선(DL4-1), 제5-1 서브 데이터 배선(DL5-1), 제6-1 서브 데이터 배선(DL6-1), 제7-1 서브 데이터 배선(DL7-1) 및 제8-1 서브 데이터 배선(DL8-1)이다. 그리고, 복수의 서브 화소(R, G, B) 각각의 타측에 배치된 서브 데이터 배선은 제1-2 서브 데이터 배선(DL1-2), 제2-2 서브 데이터 배선(DL2-2), 제3-2 서브 데이터 배선(DL3-2), 제4-2 서브 데이터 배선(DL4-2), 제5-2 서브 데이터 배선(DL5-2), 제6-2 서브 데이터 배선(DL6-2), 제7-2 서브 데이터 배선(DL7-2) 및 제8-2 서브 데이터 배선(DL8-2)이다.
종래의 표시 장치의 경우, 복수의 서브 화소 각각의 일측에 배치된 서브 데이터 배선의 오버레이 구조와 복수의 서브 화소 각각의 타측에 배치된 서브 데이터 배선에 배치된 오버레이 구조의 차이로 인하여, 복수의 서브 화소 각각의 일측에 배치된 서브 데이터 배선에 연결된 서브 화소와 복수의 서브 화소 각각의 타측에 배치된 서브 데이터 배선에 연결된 서브 화소의 충전 시간의 차이가 생긴다.
이에 따라, 종래의 표시 장치에서, 데이터 전압이 충분하게 충전되지 않은 서브 화소가 라인 형태로 배치됨으로써, 표시 패널의 라인 딤(Line Dime) 불량으로 나타났었다.
그러나, 본 발명의 일 실시예에 따른 표시 장치는 상술한 바와 같이, 8x4 매트릭스 형태로 배치된 32개의 서브 화소 유닛을 반복 배치함으로써, 데이터 전압이 충분하게 배치되지 않은 서브 화소를 도트 형태로 배치시킬 수 있다.
구체적으로, 하나의 행에 배치된 복수의 제3 서브 화소(G) 중 어느 하나의 제3 서브 화소(G)인 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)는 타측에 배치된 제2-2 서브 데이터 배선(DL2-2)에 연결되어, 상대적으로 데이터 전압이 불충분하게 충전되어, 상대적으로 낮은 휘도를 출력할 수 있다.
그리고, 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 행 방향으로 인접된 4l-3번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)는 일측에 배치된 제4-1 서브 데이터 배선(DL4-1)에 연결되어, 상대적으로 데이터 전압이 충분하게 충전되어, 상대적으로 높은 휘도를 출력할 수 있다.
그리고, 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 열 방향으로 인접된 4l-2번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)는 일측에 배치된 제2-1 서브 데이터 배선(DL2-1)에 연결되어, 상대적으로 데이터 전압이 충분하게 충전되어, 상대적으로 높은 휘도를 출력할 수 있다.
즉, 낮은 휘도를 출력하는 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 행 방향 또는 열 방향으로 인접한 제3 서브 화소(G)는 높은 휘도를 출력할 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 낮은 휘도를 출력하는 서브 화소와 높은 휘도를 출력하는 서브 화소가 도트 형태로 배치됨으로써, 표시 패널의 라인 딤(Line Dime) 불량을 제거할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해서 설명한다. 본 발명의 다른 실시예에 따른 서브 화소의 연결 관계에 대해서만 차이점이 있으므로, 이에 대해서 중점적으로 설명한다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 5에서는 설명의 편의를 위해, 4l-3 번째 행 내지 4l 번째 행 및 8k-7 번째 열 내지 8k 번째 열에 8x4 매트릭스 형태로 배치된 32개의 서브 소(R, G, B)에 대해서만 도시하였고, 표시 영역에는 8x4 매트릭스 형태로 배치된 32개의 서브 소(R, G, B)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B)와 데이터 배선(DL1 내지 DL8) 사이에 배치되는 트랜지스터는 도 2에서 설명한 스위칭 트랜지스터(SWT)를 의미한다. (단 l, k 각각은 1 이상의 자연수이다.)
도 5을 참조하면, 하나의 화소(PX)은 3개의 서브 화소(R, G, B)을 포함한다. 예를 들어, 화소(PX)은 도 5에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(B) 및 제3 서브 화소(G)를 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(B)은 청색 서브 화소고, 제3 서브 화소(G)은 녹색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소(R, G, B)는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.
그리고, 홀수번째 열에는 제1 서브 화소(R) 및 제2 서브 화소(B)가 교차로 배치될 수 있고, 짝수번째 열에는 제3 서브 화소(G)만이 배치될 수 있다.
도 5에 도시된 바와 같이, 8k-7 번째 열, 8k-5 번째 열, 8k-3 번째 열 및 8k-1 번째 열 각각 에는 제1 서브 화소(R) 및 제2 서브 화소(B)가 교차로 배치될 수 있고, 8k-6 번째 열, 8k-4 번째 열, 8k-2 번째 열 및 8k 번째 열 각각 에는 제3 서브 화소(G)만이 배치될 수 있다.
구체적으로, 8k-7 번째 열 및 8k-3 번째 열 각각에서, 4l-3 번째 행 및 4l-1 번째 행에는 제1 서브 화소(R)가 배치되고, 4l-2 번째 행 및 4l 번째 행에는 제2 서브 화소(B)가 배치된다. 그리고, 8k-5 번째 열 및 8k-1 번째 열 각각에서, 4l-3 번째 행 및 4l-1 번째 행에는 제2 서브 화소(B)가 배치되고, 4l-2 번째 행 및 4l 번째 행에는 제1 서브 화소(R)가 배치된다.
그리고, 제1 스캔 배선(SL1)은 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제1 스캔 전압(Scan1)을 공급한다. 그리고, 제2 스캔 배선(SL2)은 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제2 스캔 전압(Scan2)을 공급한다. 그리고, 제3 스캔 배선(SL3)은 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제3 스캔 전압(Scan3)을 공급한다. 그리고, 제4 스캔 배선(SL4)은 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 연결되어, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제4 스캔 전압(Scan4)을 공급한다.
그리고, 홀수번째 데이터 배선인 제1 데이터 배선(DL1), 제3 데이터 배선(DL3), 제5 데이터 배선(DL5) 및 제7 데이터 배선(DL7)에는 적색 데이터 전압(Vdata R) 및 청색 데이터 전압(Vdata B)이 순차적으로 인가될 수 있다.
구체적으로, 제1 데이터 배선(DL1)은 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제3 데이터 배선(DL3)은 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제5 데이터 배선(DL5)은 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다. 그리고, 제7 데이터 배선(DL7)은 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)을 인가하고, 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)을 인가한다.
그리고, 짝수번째 데이터 배선인 제2 데이터 배선(DL2), 제4 데이터 배선(DL4), 제6 데이터 배선(DL6) 및 제8 데이터 배선(DL8)에는 녹색 데이터 전압(Vdata G)이 순차적으로 인가될 수 있다.
구체적으로, 제2 데이터 배선(DL2)은 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제4 데이터 배선(DL4)은 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제6 데이터 배선(DL6)은 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가하고, 제8 데이터 배선(DL8)은 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)을 인가한다.
그리고, 복수의 데이터 배선(DL1 내지 DL8) 각각은 먹스(MX)를 통해서 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)으로 분기될 수 있다.
구체적으로, 제1 데이터 배선(DL1)은 제1-1 서브 데이터 배선(DL1-1) 및 제1-2 서브 데이터 배선(DL1-2)으로 분기될 수 있다. 상술한 제1-1 서브 데이터 배선(DL1-1)은 8k-7 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제1-2 서브 데이터 배선(DL1-2)은 8k-7 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제2 데이터 배선(DL2)은 제2-1 서브 데이터 배선(DL2-1) 및 제2-2 서브 데이터 배선(DL2-2)으로 분기될 수 있다. 상술한 제2-1 서브 데이터 배선(DL2-1)은 8k-6 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제2-2 서브 데이터 배선(DL2-2)은 8k-6 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제3 데이터 배선(DL3)은 제3-1 서브 데이터 배선(DL3-1) 및 제3-2 서브 데이터 배선(DL3-2)으로 분기될 수 있다. 상술한 제3-1 서브 데이터 배선(DL3-1)은 8k-5 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제3-2 서브 데이터 배선(DL3-2)은 8k-5 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제4 데이터 배선(DL4)은 제4-1 서브 데이터 배선(DL4-1) 및 제4-2 서브 데이터 배선(DL4-2)으로 분기될 수 있다. 상술한 제4-1 서브 데이터 배선(DL4-1)은 8k-4 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제4-2 서브 데이터 배선(DL4-2)은 8k-4 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제5 데이터 배선(DL5)은 제5-1 서브 데이터 배선(DL5-1) 및 제5-2 서브 데이터 배선(DL5-2)으로 분기될 수 있다. 상술한 제5-1 서브 데이터 배선(DL5-1)은 8k-3번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제5-2 서브 데이터 배선(DL5-2)은 8k-3 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제6 데이터 배선(DL6)은 제6-1 서브 데이터 배선(DL6-1) 및 제6-2 서브 데이터 배선(DL6-2)으로 분기될 수 있다. 상술한 제6-1 서브 데이터 배선(DL6-1)은 8k-2 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제6-2 서브 데이터 배선(DL6-2)은 8k-2 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
제7 데이터 배선(DL7)은 제7-1 서브 데이터 배선(DL7-1) 및 제7-2 서브 데이터 배선(DL7-2)으로 분기될 수 있다. 상술한 제7-1 서브 데이터 배선(DL7-1)은 8k-1 번째 열에 배치된 복수의 서브 화소(R, B)의 일측에 배치되고, 상술한 제7-2 서브 데이터 배선(DL7-2)은 8k-1 번째 열에 배치된 복수의 서브 화소(R, B)의 타측에 배치된다.
그리고, 제8 데이터 배선(DL8)은 제8-1 서브 데이터 배선(DL8-1) 및 제8-2 서브 데이터 배선(DL8-2)으로 분기될 수 있다. 상술한 제8-1 서브 데이터 배선(DL8-1)은 8k 번째 열에 배치된 복수의 서브 화소(G)의 일측에 배치되고, 상술한 제8-2 서브 데이터 배선(DL8-2)은 8k 번째 열에 배치된 복수의 서브 화소(G)의 타측에 배치된다.
그리고, 제1-1 서브 데이터 배선(DL1-1)에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제1-2 서브 데이터 배선(DL1-2)에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제2-1 서브 데이터 배선(DL2-1) 및 제2-2 서브 데이터 배선(DL2-2)에는 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제2-1 서브 데이터 배선(DL2-1)에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제2-2 서브 데이터 배선(DL2-2)에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제3-1 서브 데이터 배선(DL3-1)에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제3-2 서브 데이터 배선(DL3-2)에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제4-1 서브 데이터 배선(DL4-1) 및 제4-2 서브 데이터 배선(DL4-2)에는 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제4-1 서브 데이터 배선(DL4-1)에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제4-2 서브 데이터 배선(DL4-2)에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제5-1 서브 데이터 배선(DL5-1)에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제5-2 서브 데이터 배선(DL5-2)에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)가 연결된다.
그리고, 제6-1 서브 데이터 배선(DL6-1) 및 제6-2 서브 데이터 배선(DL6-2)에는 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제6-1 서브 데이터 배선(DL6-1)에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제6-2 서브 데이터 배선(DL6-2)에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
그리고, 제7-1 서브 데이터 배선(DL7-1)에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제7-2 서브 데이터 배선(DL7-2)에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)가 연결된다.
그리고, 제8-1 서브 데이터 배선(DL8-1) 및 제8-2 서브 데이터 배선(DL8-2)에는 8k 번째 열에 배치된 제3 서브 화소(G)가 연결된다. 즉, 제8-1 서브 데이터 배선(DL8-1)에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)가 연결되고, 제8-2 서브 데이터 배선(DL8-2)에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)가 연결된다.
복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2) 사이에는 먹스부(MX)가 배치된다. 그리고, 먹스(MX)는 복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)에 연결되어, 복수의 데이터 배선(DL1 내지 DL8)과 복수의 서브 데이터 배선(DL1-1 내지 DL8-2)의 연결 관계를 결정한다.
먹스(MX)는 복수의 스위칭 소자(SW1-1 내지 SW8-2)를 포함한다. 복수의 스위칭 소자(SW1-1 내지 SW8-2) 각각은 제1 인에이블 신호(ES1) 및 제2 인에이블 신호(ES2)에 따라, 복수의 데이터 배선(DL1 내지 DL8) 각각과 복수의 데이터 배선(DL1 내지 DL8) 각각으로부터 분기된 복수의 서브 데이터 배선(DL1-1 내지 DL8-2) 중 어느 하나를 연결한다.
즉, 먹스(MX)는 제1 데이터 배선(DL1)에 연결된 제1-1 스위칭 소자(SW1-1)와 제1-2 스위칭 소자(SW1-2), 제2 데이터 배선(DL2)에 연결된 제2-1 스위칭 소자(SW2-1)와 제2-2 스위칭 소자(SW2-2), 제3 데이터 배선(DL3)에 연결된 제3-1 스위칭 소자(SW3-1)와 제3-2 스위칭 소자(SW3-2), 제4 데이터 배선(DL4)에 연결된 제4-1 스위칭 소자(SW4-1)와 제4-2 스위칭 소자(SW4-2), 제5 데이터 배선(DL5)에 연결된 제5-1 스위칭 소자(SW5-1)와 제5-2 스위칭 소자(SW5-2)(SW5-2), 제6 데이터 배선(DL6)에 연결된 제6-1 스위칭 소자(SW6-1)와 제6-2 스위칭 소자(SW6-2), 제7 데이터 배선(DL7)에 연결된 제7-1 스위칭 소자(SW7-1)와 제7-2 스위칭 소자(SW7-2) 및 제8 데이터 배선(DL8)에 연결된 제8-1 스위칭 소자(SW8-1)와 제8-2 스위칭 소자(SW8-2)를 포함한다.
구체적으로, 제1-1 스위칭 소자(SW1-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제1 데이터 배선(DL1)이 연결되는 드레인 전극 및 제1-1 서브 데이터 배선(DL1-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제1-1 스위칭 소자(SW1-1)는 턴온 되어 제1 데이터 배선(DL1)과 제1-1 서브 데이터 배선(DL1-1)은 전기적으로 연결된다.
제1-2 스위칭 소자(SW1-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제1 데이터 배선(DL1)이 연결되는 드레인 전극 및 제1-2 서브 데이터 배선(DL1-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제1-2 스위칭 소자(SW1-2)는 턴온 되어 제1 데이터 배선(DL1)과 제1-2 서브 데이터 배선(DL1-2)은 전기적으로 연결된다.
그리고, 제2-1 스위칭 소자(SW2-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제2 데이터 배선(DL2)이 연결되는 드레인 전극 및 제2-1 서브 데이터 배선(DL2-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제2-1 스위칭 소자(SW2-1)는 턴온 되어 제2 데이터 배선(DL2)과 제2-1 서브 데이터 배선(DL2-1)은 전기적으로 연결된다.
제2-2 스위칭 소자(SW2-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제2 데이터 배선(DL2)이 연결되는 드레인 전극 및 제2-2 서브 데이터 배선(DL2-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제2-2 스위칭 소자(SW2-2)는 턴온 되어 제2 데이터 배선(DL2)과 제2-2 서브 데이터 배선(DL2-2)은 전기적으로 연결된다.
그리고, 제3-1 스위칭 소자(SW3-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제3 데이터 배선(DL3)이 연결되는 드레인 전극 및 제3-1 서브 데이터 배선(DL3-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제3-1 스위칭 소자(SW3-1)는 턴온 되어 제3 데이터 배선(DL3)과 제3-1 서브 데이터 배선(DL3-1)은 전기적으로 연결된다.
제3-2 스위칭 소자(SW3-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제3 데이터 배선(DL3)이 연결되는 드레인 전극 및 제3-2 서브 데이터 배선(DL3-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제3-2 스위칭 소자(SW3-2)는 턴온 되어 제3 데이터 배선(DL3)과 제3-2 서브 데이터 배선(DL3-2)은 전기적으로 연결된다.
그리고, 제4-1 스위칭 소자(SW4-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제4 데이터 배선(DL4)이 연결되는 드레인 전극 및 제4-1 서브 데이터 배선(DL4-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제4-1 스위칭 소자(SW4-1)는 턴온 되어 제4 데이터 배선(DL4)과 제4-1 서브 데이터 배선(DL4-1)은 전기적으로 연결된다.
제4-2 스위칭 소자(SW4-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제4 데이터 배선(DL4)이 연결되는 드레인 전극 및 제4-2 서브 데이터 배선(DL4-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제4-2 스위칭 소자(SW4-2)는 턴온 되어 제4 데이터 배선(DL4)과 제4-2 서브 데이터 배선(DL4-2)은 전기적으로 연결된다.
그리고, 제5-1 스위칭 소자(SW5-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제5 데이터 배선(DL5)이 연결되는 드레인 전극 및 제5-1 서브 데이터 배선(DL5-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제5-1 스위칭 소자(SW5-1)는 턴온 되어 제5 데이터 배선(DL5)과 제5-1 서브 데이터 배선(DL5-1)은 전기적으로 연결된다.
제5-2 스위칭 소자(SW5-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제5 데이터 배선(DL5)이 연결되는 드레인 전극 및 제5-2 서브 데이터 배선(DL5-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제5-2 스위칭 소자(SW5-2)는 턴온 되어 제5 데이터 배선(DL5)과 제5-2 서브 데이터 배선(DL5-2)은 전기적으로 연결된다.
그리고, 제6-1 스위칭 소자(SW6-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제6 데이터 배선(DL6)이 연결되는 드레인 전극 및 제6-1 서브 데이터 배선(DL6-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제6-1 스위칭 소자(SW6-1)는 턴온 되어 제6 데이터 배선(DL6)과 제6-1 서브 데이터 배선(DL6-1)은 전기적으로 연결된다.
제6-2 스위칭 소자(SW6-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제6 데이터 배선(DL6)이 연결되는 드레인 전극 및 제6-2 서브 데이터 배선(DL6-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제6-2 스위칭 소자(SW6-2)는 턴온 되어 제6 데이터 배선(DL6)과 제6-2 서브 데이터 배선(DL6-2)은 전기적으로 연결된다.
그리고, 제7-1 스위칭 소자(SW7-1)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제7 데이터 배선(DL7)이 연결되는 드레인 전극 및 제7-1 서브 데이터 배선(DL7-1)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제7-1 스위칭 소자(SW7-1)는 턴온 되어 제7 데이터 배선(DL7)과 제7-1 서브 데이터 배선(DL7-1)은 전기적으로 연결된다.
제7-2 스위칭 소자(SW7-2)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제7 데이터 배선(DL7)이 연결되는 드레인 전극 및 제7-2 서브 데이터 배선(DL7-2)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제7-2 스위칭 소자(SW7-2)는 턴온 되어 제7 데이터 배선(DL7)과 제7-2 서브 데이터 배선(DL7-2)은 전기적으로 연결된다.
그리고, 제8-1 스위칭 소자(SW8-1)는 제1 인에이블 신호(ES1)가 인가되는 게이트 전극, 제8 데이터 배선(DL8)이 연결되는 드레인 전극 및 제8-1 서브 데이터 배선(DL8-1)에 연결되는 소스 전극을 포함한다. 이에, 제1 인에이블 신호(ES1)가 로우 레벨일 때, 제8-1 스위칭 소자(SW8-1)는 턴온 되어 제8 데이터 배선(DL8)과 제8-1 서브 데이터 배선(DL8-1)은 전기적으로 연결된다.
제8-2 스위칭 소자(SW8-2)는 제2 인에이블 신호(ES2)가 인가되는 게이트 전극, 제8 데이터 배선(DL8)이 연결되는 드레인 전극 및 제8-2 서브 데이터 배선(DL8-2)에 연결되는 소스 전극을 포함한다. 이에, 제2 인에이블 신호(ES2)가 로우 레벨일 때, 제8-2 스위칭 소자(SW8-2)는 턴온 되어 제8 데이터 배선(DL8)과 제8-2 서브 데이터 배선(DL8-2)은 전기적으로 연결된다.
이하에서는 도 6를 참조하여, 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법에 대해서 설명한다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 인에이블 신호 및 스캔 전압에 대한 타이밍도이다.
도 6에 도시된 바와 같이, 제1 인에이블 신호(ES1)는 1 수평 기간마다 반전되는 구형파이고, 제2 인에이블 신호(ES2)는 제1 인에이블 신호(ES1)와 위상이 반전되고, 1 수평 기간마다 반전되는 구형파이다.
즉, 제1 수평 기간(H1), 제3 수평 기간(H3) 및 제5 수평 기간(H5) 각각에서 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴오프 레벨인 하이 레벨이다. 그리고, 제2 수평 기간(H2) 및 제4 수평 기간(H4) 각각에서 제1 인에이블 신호(ES1)는 턴오프 레벨인 하이 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
그리고, 제1 스캔 전압(Scan1)은 제1 수평 기간(H1) 및 제2 수평 기간(H2)에 턴온 레벨인 로우 레벨로 출력되고, 제2 스캔 전압(Scan2)은 제2 수평 기간(H2) 및 제3 수평 기간(H3)에 턴온 레벨인 로우 레벨로 출력되고, 제4 스캔 전압(Scan4)은 제3 수평 기간(H3) 및 제4 수평 기간(H4)에 턴온 레벨인 로우 레벨로 출력되고, 제3 스캔 전압(Scan3)은 제4 수평 기간(H4) 및 제5 수평 기간(H5)에 턴온 레벨인 로우 레벨로 출력된다.
도 6에 도시된 바와 같이, 제1 수평 기간(H1)에는 제1 스캔 전압(Scan1)이 턴온 레벨인 로우 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
이에, 제1 수평 기간(H1)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스(MX)의 제1-1 스위칭 소자(SW1-1), 제2-2 스위칭 소자(SW2-2), 제3-1 스위칭 소자(SW3-1), 제4-1 스위칭 소자(SW4-1), 제5-2 스위칭 소자(SW5-2), 제6-2 스위칭 소자(SW6-2), 제7-2 스위칭 소자(SW7-2) 및 제8-1 스위칭 소자(SW8-1)는 턴온된다.
따라서, 제1 수평 기간(H1)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제1 수평 기간(H1)동안, 제1-1 서브 데이터 배선(DL1-1)을 통해 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제2-2 서브 데이터 배선(DL2-2)을 통해 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-1 서브 데이터 배선(DL3-1)을 통해 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제4-1 서브 데이터 배선(DL4-1)을 통해 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-2 서브 데이터 배선(DL5-2)을 통해 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제6-2 서브 데이터 배선(DL6-2)을 통해 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-2 서브 데이터 배선(DL7-2)을 통해 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제8-1 서브 데이터 배선(DL8-1)을 통해 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제2 수평 기간(H2)에는 제1 스캔 전압(Scan1) 및 제2 스캔 전압(Scan2)이 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴온 레벨인 로우 레벨이다.
이에, 제2 수평 기간(H2)동안, 4l-3 번째 행 및 4l-2 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스(MX)의 제1-2 스위칭 소자(SW1-2), 제2-1 스위칭 소자(SW2-1), 제3-2 스위칭 소자(SW3-2), 제4-2 스위칭 소자(SW4-2), 제5-1 스위칭 소자(SW5-1), 제6-1 스위칭 소자(SW6-1), 제7-1 스위칭 소자(SW7-1) 및 제8-2 스위칭 소자(SW8-2)는 턴온된다.
따라서, 제2 수평 기간(H2)동안, 4l-3 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제1 수평 기간(H1)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제2 수평 기간(H2)동안, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제2 수평 기간(H2)동안, 제1-2 서브 데이터 배선(DL1-2)을 통해 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제2-1 서브 데이터 배선(DL2-1)을 통해 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-2 서브 데이터 배선(DL3-2)을 통해 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제4-2 서브 데이터 배선(DL4-2)을 통해 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-1 서브 데이터 배선(DL5-1)을 통해 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제6-1 서브 데이터 배선(DL6-1)을 통해 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-1 서브 데이터 배선(DL7-1)을 통해 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제8-2 서브 데이터 배선(DL8-2)을 통해 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제3 수평 기간(H3)에는 제2 스캔 전압(Scan2) 및 제4 스캔 전압(Scan4)이 턴온 레벨인 로우 레벨이고, 제1 인에이블 신호(ES1)는 턴온 레벨인 로우 레벨이다.
이에, 제3 수평 기간(H3)동안, 4l-2 번째 행 및 4l 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스(MX)의 제1-1 스위칭 소자(SW1-1), 제2-2 스위칭 소자(SW2-2), 제3-1 스위칭 소자(SW3-1), 제4-1 스위칭 소자(SW4-1), 제5-2 스위칭 소자(SW5-2), 제6-2 스위칭 소자(SW6-2), 제7-2 스위칭 소자(SW7-2) 및 제8-1 스위칭 소자(SW8-1)는 턴온된다.
따라서, 제3 수평 기간(H3)동안, 4l-2 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제2 수평 기간(H2)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제3 수평 기간(H3)동안, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제3 수평 기간(H3)동안, 제1-1 서브 데이터 배선(DL1-1)을 통해 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B) 이 인가되고, 제2-2 서브 데이터 배선(DL2-2)을 통해 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-1 서브 데이터 배선(DL3-1)을 통해 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제4-1 서브 데이터 배선(DL4-1)을 통해 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-1 서브 데이터 배선(DL5-1)을 통해 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제6-2 서브 데이터 배선(DL6-2)을 통해 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-1 서브 데이터 배선(DL7-1)을 통해 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제8-1 서브 데이터 배선(DL8-1)을 통해 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제4 수평 기간(H4)에는 제3 스캔 전압(Scan3) 및 제4 스캔 전압(Scan4)이 턴온 레벨인 로우 레벨이고, 제2 인에이블 신호(ES2)는 턴온 레벨인 로우 레벨이다.
이에, 제4 수평 기간(H4)동안, 4l-1 번째 행 및 4l 번째 행 에 배치된 복수의 서브 화소(R, G, B)의 스위칭 트랜지스터는 턴온 되고, 먹스(MX)의 제1-2 스위칭 소자(SW1-2), 제2-1 스위칭 소자(SW2-1), 제3-2 스위칭 소자(SW3-2), 제4-2 스위칭 소자(SW4-2), 제5-1 스위칭 소자(SW5-1), 제6-1 스위칭 소자(SW6-1), 제7-1 스위칭 소자(SW7-1) 및 제8-2 스위칭 소자(SW8-2)는 턴온된다.
따라서, 제4 수평 기간(H4)동안, 4l 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제3 수평 기간(H3)에 인가된 데이터 전압이 계속 충전된다.
그리고, 제4 수평 기간(H4)동안, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 데이터 전압이 인가된다.
즉, 제4 수평 기간(H4)동안, 제1-2 서브 데이터 배선(DL1-2)을 통해 4l-2 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R) 이 인가되고, 제2-1 서브 데이터 배선(DL2-1)을 통해 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제3-2 서브 데이터 배선(DL3-2)을 통해 4l-2 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제4-2 서브 데이터 배선(DL4-2)을 통해 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제5-2 서브 데이터 배선(DL5-2)을 통해 4l-2 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소(R)에 적색 데이터 전압(Vdata R)이 인가되고, 제6-1 서브 데이터 배선(DL6-1)을 통해 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가되고, 제7-2 서브 데이터 배선(DL7-2)을 통해 4l-2 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소(B)에 청색 데이터 전압(Vdata B)이 인가되고, 제8-2 서브 데이터 배선(DL8-2)을 통해 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소(G)에 녹색 데이터 전압(Vdata G)이 인가된다.
이후 제5 수평 기간(H5)에는 제3 스캔 전압(Scan3)이 턴온 레벨인 로우 레벨이다.
따라서, 제5 수평 기간(H5)동안, 4l-1 번째 행에 배치된 복수의 서브 화소(R, G, B)에 제4 수평 기간(H4)에 인가된 데이터 전압이 계속 충전된다.
전술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치(100)는 먹스(MX)를 활용함으로써, 각각의 서브 화소(R, G, B)에 충전되는 데이터 전압은 2수평 기간씩 충전될 수 있다. 즉, 각각의 서브 화소(R, G, B)에 대하여, 첫번째 수평 기간에는 데이터 전압이 인가되고, 두번째 수평 기간에는 첫번째 수평 기간에 인가된 데이터 전압이 계속 충전된다.
이에, 본 발명의 다른 실시예에 따른 표시 장치는 240Hz와 같이 고속 구동을 하더라도, 2 수평 기간 동안 데이터 전압을 충분히 충전할 수 있어, 화질이 향상될 수 있다.
전술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치에서, 복수의 서브 화소(R, G, B) 각각의 일측에 배치된 서브 데이터 배선은 제1-1 서브 데이터 배선(DL1-1), 제2-1 서브 데이터 배선(DL2-1), 제3-1 서브 데이터 배선(DL3-1), 제4-1 서브 데이터 배선(DL4-1), 제5-1 서브 데이터 배선(DL5-1), 제6-1 서브 데이터 배선(DL6-1), 제7-1 서브 데이터 배선(DL7-1) 및 제8-1 서브 데이터 배선(DL8-1)이다. 그리고, 복수의 서브 화소(R, G, B) 각각의 타측에 배치된 서브 데이터 배선은 제1-2 서브 데이터 배선(DL1-2), 제2-2 서브 데이터 배선(DL2-2), 제3-2 서브 데이터 배선(DL3-2), 제4-2 서브 데이터 배선(DL4-2), 제5-2 서브 데이터 배선(DL5-2), 제6-2 서브 데이터 배선(DL6-2), 제7-2 서브 데이터 배선(DL7-2) 및 제8-2 서브 데이터 배선(DL8-2)이다.
종래의 표시 장치의 경우, 복수의 서브 화소 각각의 일측에 배치된 서브 데이터 배선의 오버레이 구조와 복수의 서브 화소 각각의 타측에 배치된 서브 데이터 배선에 배치된 오버레이 구조의 차이로 인하여, 복수의 서브 화소 각각의 일측에 배치된 서브 데이터 배선에 연결된 서브 화소와 복수의 서브 화소 각각의 타측에 배치된 서브 데이터 배선에 연결된 서브 화소의 충전 시간의 차이가 생긴다.
이에 따라, 종래의 표시 장치에서, 데이터 전압이 충분하게 충전되지 않은 서브 화소가 라인 형태로 배치됨으로써, 표시 패널의 라인 딤(Line Dime) 불량으로 나타났었다.
그러나, 본 발명의 다른 실시예에 따른 표시 장치는 상술한 바와 같이, 8x4 매트릭스 형태로 배치된 32개의 서브 화소 유닛을 반복 배치함으로써, 데이터 전압이 충분하게 배치되지 않은 서브 화소를 도트 형태로 배치시킬 수 있다.
구체적으로, 하나의 행에 배치된 복수의 제3 서브 화소(G) 중 어느 하나의 제3 서브 화소(G)인 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)는 타측에 배치된 제2-2 서브 데이터 배선(DL2-2)에 연결되어, 상대적으로 데이터 전압이 불충분하게 충전되어, 상대적으로 낮은 휘도를 출력할 수 있다.
그리고, 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 행 방향으로 인접된 4l-3번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소(G)는 일측에 배치된 제4-1 서브 데이터 배선(DL4-1)에 연결되어, 상대적으로 데이터 전압이 충분하게 충전되어, 상대적으로 높은 휘도를 출력할 수 있다.
그리고, 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)와 열 방향으로 인접된 4l-2번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)는 일측에 배치된 제2-1 서브 데이터 배선(DL2-1)에 연결되어, 상대적으로 데이터 전압이 충분하게 충전되어, 상대적으로 높은 휘도를 출력할 수 있다.
즉, 낮은 휘도를 출력하는 4l-3번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소(G)에 행 방향 또는 열 방향으로 인접한 제3 서브 화소(G)는 높은 휘도를 출력할 수 있다.
이에, 본 발명의 다른 실시예에 따른 표시 장치(200)는 낮은 휘도를 출력하는 서브 화소와 높은 휘도를 출력하는 서브 화소가 도트 형태로 배치됨으로써, 표시 패널의 라인 딤(Line Dime) 불량을 제거할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 매트릭스 형태로 복수의 서브 화소가 반복되어 배치되는 표시 패널, 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 서브 화소에 복수의 스캔 배선을 통해 스캔 신호를 공급하는 게이트 구동부를 포함하고, 복수의 서브 화소는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소로 구성되고, 홀수번째 열에는 제1 서브 화소 및 제2 서브 화소가 교차로 배치되고, 짝수번째 열에는 제3 서브 화소가 배치되고, 복수의 데이터 배선 각각은 먹스를 통해서 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선은 하나의 열에 배치된 복수의 서브 화소의 양 측에 배치되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소는 어느 하나의 제3 서브 화소의 일 측에 배치되는 서브 데이터 배선과 연결되고, 하나의 행에 배치된 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소와 인접된 다른 하나의 제3 서브 화소는 다른 하나의 제3 서브 화소의 타 측에 배치되는 서브 데이터 배선과 연결되어, 라인 딤(Line Dim) 불량을 제거할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 서브 화소는 4l-3 번째 행 내지 4l 번째 행 및 8k-7 번째 열 내지 8k 번째 열에 매트릭스 형태로 배치되고, 제1 서브 화소는 적색 서브 화소이고, 제2 서브 화소는 백색 서브 화소이고, 제3 서브 화소는 청색 서브 화소일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 데이터 배선은 8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제1 데이터 배선, 8k-6 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제2 데이터 배선, 8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제3 데이터 배선, 8k-4 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제4 데이터 배선, 8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제5 데이터 배선, 8k-2 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제6 데이터 배선, 8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제7 데이터 배선 및 8k 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제8 데이터 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 데이터 배선은 8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제1-1 서브 데이터 배선 및 8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제1-2 서브 데이터 배선으로 분기되고, 제2 데이터 배선은 8k-6 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제2-1 서브 데이터 배선 및 8k-6 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제2-2 서브 데이터 배선으로 분기되고, 제3 데이터 배선은 8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제3-1 서브 데이터 배선 및 8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제3-2 서브 데이터 배선으로 분기되고, 제4 데이터 배선은 8k-4 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제4-1 서브 데이터 배선 및 8k-4 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제4-2 서브 데이터 배선으로 분기되고,
제5 데이터 배선은 8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제5-1 서브 데이터 배선 및 8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제5-2 서브 데이터 배선으로 분기되고, 제6 데이터 배선은 8k-2 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제6-1 서브 데이터 배선 및 8k-2 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제6-2 서브 데이터 배선으로 분기되고, 제7 데이터 배선은 8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제7-1 서브 데이터 배선 및 8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제7-2 서브 데이터 배선으로 분기되고, 제8 데이터 배선은 8k 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제8-1 서브 데이터 배선 및 8k 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제8-2 서브 데이터 배선으로 분기될 수 있다.
본 발명의 또 다른 특징에 따르면, 제2-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고, 제2-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고, 제4-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고, 제4-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고, 제6-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고, 제6-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고, 제8-1 서브 데이터 배선에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되고, 제8-2 서브 데이터 배선에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소가 연결되고, 제1-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소가 연결되고, 제3-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소가 연결되고, 제3-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소가 연결되고, 제5-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소가 연결되고, 제5-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소가 연결되고, 제7-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소가 연결되고, 제7-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소가 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제2-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고, 제2-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고, 제4-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고, 제4-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고, 제6-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고, 제6-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고, 제8-1 서브 데이터 배선에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되고, 제8-2 서브 데이터 배선에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소가 연결되고, 제1-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소가 연결되고, 제3-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소가 연결되고, 제3-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소가 연결되고, 제5-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소가 연결되고, 제5-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소가 연결되고, 제7-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소가 연결되고, 제7-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소가 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 먹스는 제1 데이터 배선 및 제1-1 서브 데이터 배선에 연결되는 제1-1 스위칭 소자, 제1 데이터 배선 및 제1-2 서브 데이터 배선에 연결되는 제1-2 스위칭 소자, 제2 데이터 배선 및 제2-1 서브 데이터 배선에 연결되는 제2-1 스위칭 소자, 제2 데이터 배선 및 제2-2 서브 데이터 배선에 연결되는 제2-2 스위칭 소자, 제3 데이터 배선 및 제3-1 서브 데이터 배선에 연결되는 제3-1 스위칭 소자, 제3 데이터 배선 및 제3-2 서브 데이터 배선에 연결되는 제3-2 스위칭 소자, 제4 데이터 배선 및 제4-1 서브 데이터 배선에 연결되는 제4-1 스위칭 소자, 제4 데이터 배선 및 제4-2 서브 데이터 배선에 연결되는 제4-2 스위칭 소자, 제5 데이터 배선 및 제5-1 서브 데이터 배선에 연결되는 제5-1 스위칭 소자, 제5 데이터 배선 및 제5-2 서브 데이터 배선에 연결되는 제5-2 스위칭 소자, 제6 데이터 배선 및 제6-1 서브 데이터 배선에 연결되는 제6-1 스위칭 소자, 제6 데이터 배선 및 제6-2 서브 데이터 배선에 연결되는 제6-2 스위칭 소자, 제7 데이터 배선 및 제7-1 서브 데이터 배선에 연결되는 제7-1 스위칭 소자, 제7 데이터 배선 및 제7-2 서브 데이터 배선에 연결되는 제7-2 스위칭 소자, 제8 데이터 배선 및 제8-1 서브 데이터 배선에 연결되는 제8-1 스위칭 소자, 제8 데이터 배선 및 제8-2 서브 데이터 배선에 연결되는 제8-2 스위칭 소자를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1-1 스위칭 소자, 제2-2 스위칭 소자, 제3-1 스위칭 소자, 제4-1 스위칭 소자, 제5-1 스위칭 소자, 제6-2 스위칭 소자, 제7-1 스위칭 소자 및 제8-1 스위칭 소자는 제1 인에이블 신호에 의해 제어되고, 제1-2 스위칭 소자, 제2-1 스위칭 소자, 제3-2 스위칭 소자, 제4-2 스위칭 소자, 제5-2 스위칭 소자, 제6-1 스위칭 소자, 제7-2 스위칭 소자 및 제8-2 스위칭 소자는 제2 인에이블 신호에 의해 제어되고, 제1 인에이블 신호는 1 수평 기간 마다 반전되는 구형파이고, 제2 인에이블 신호는 제1 인에이블 신호와 위상이 반전되는 구형파일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1-1 스위칭 소자, 제2-2 스위칭 소자, 제3-1 스위칭 소자, 제4-1 스위칭 소자, 제5-2 스위칭 소자, 제6-2 스위칭 소자, 제7-2 스위칭 소자 및 제8-1 스위칭 소자는 제1 인에이블 신호에 의해 제어되고, 제1-2 스위칭 소자, 제2-1 스위칭 소자, 제3-2 스위칭 소자, 제4-2 스위칭 소자, 제5-1 스위칭 소자, 제6-1 스위칭 소자, 제7-1 스위칭 소자 및 제8-2 스위칭 소자는 제2 인에이블 신호에 의해 제어되고, 제1 인에이블 신호는 1 수평 기간 마다 반전되는 구형파이고, 제2 인에이블 신호는 제1 인에이블 신호와 위상이 반전되는 구형파일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 스캔 배선은 4l-3 번째 행에 배치된 복수의 서브 화소에 제1 스캔 전압을 인가하는 제1 스캔 배선, 4l-2 번째 행에 배치된 복수의 서브 화소에 제2 스캔 전압을 인가하는 제2 스캔 배선, 4l-1 번째 행에 배치된 복수의 서브 화소에 제3 스캔 전압을 인가하는 제3 스캔 배선 및 4l 번째 행에 배치된 복수의 서브 화소에 제4 스캔 전압을 인가하는 제4 스캔 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 전압은 제1 수평 기간 및 제2 수평 기간에 턴온 레벨로 출력되고, 제2 스캔 전압은 제2 수평 기간 및 제3 수평 기간에 턴온 레벨로 출력되고, 제3 스캔 전압은 제3 수평 기간 및 제4 수평 기간에 턴온 레벨로 출력되고, 제4 스캔 전압은 제4 수평 기간 및 제5 수평 기간에 턴온 레벨로 출력되고, 제1 수평 기간, 제2 수평 기간, 제3 수평 기간, 제4 수평 기간 및 제5 수평 기간은 연속될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 전압은 제1 수평 기간 및 제2 수평 기간에 턴온 레벨로 출력되고, 제2 스캔 전압은 제2 수평 기간 및 제3 수평 기간에 턴온 레벨로 출력되고, 제4 스캔 전압은 제3 수평 기간 및 제4 수평 기간에 턴온 레벨로 출력되고, 제3 스캔 전압은 제4 수평 기간 및 제5 수평 기간에 턴온 레벨로 출력되고,제1 수평 기간, 제2 수평 기간, 제3 수평 기간, 제4 수평 기간 및 제5 수평 기간은 연속될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 컨트롤러
150: 발광 소자
PX: 화소
SP: 서브 화소
R: 제1 서브 화소
B: 제2 서브 화소
G: 제3 서브 화소
DL: 데이터 배선
SL: 스캔 배선
VDDL: 고전위 전압 배선
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
Vdata: 데이터 전압
Scan: 스캔 전압
DL1-1, DL1-2, DL2-1, DL2-2, DL3-1, DL3-2, DL4-1, DL4-2, DL5-1, DL5-2, DL6-1, DL6-2, DL7-1, DL7-2, DL8-1, DL8-2 서브 데이터 배선
ES1: 제1 인에이블 신호
ES2: 제2 인에이블 신호
SW1-1, SW2-1, SW3-1, SW4-1, SW5-1, SW6-1, SW7-1, SW8-1, SW1-2, SW2-2, SW3-2, SW4-2, SW5-2, SW6-2, SW7-2, SW8-2: 스위칭 소자
MX: 먹스
H1: 제1 수평기간
H2: 제2 수평기간
H3: 제3 수평기간
H4: 제4 수평기간
H5: 제5 수평기간

Claims (14)

  1. 매트릭스 형태로 복수의 서브 화소가 반복되어 배치되는 표시 패널;
    상기 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 서브 화소에 복수의 스캔 배선을 통해 스캔 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 서브 화소는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소로 구성되고,
    홀수번째 열에는 상기 제1 서브 화소 및 제2 서브 화소가 교차로 배치되고,
    짝수번째 열에는 상기 제3 서브 화소가 배치되고,
    상기 복수의 데이터 배선 각각은 먹스를 통해서 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선은 하나의 열에 배치된 상기 복수의 서브 화소의 양 측에 배치되고,
    하나의 행에 배치된 상기 복수의 제3 서브 화소 중 어느 하나의 제3 서브 화소는 상기 어느 하나의 제3 서브 화소의 일 측에 배치되는 서브 데이터 배선과 연결되고,
    하나의 행에 배치된 상기 복수의 제3 서브 화소 중 상기 어느 하나의 제3 서브 화소와 인접된 다른 하나의 제3 서브 화소는 상기 다른 하나의 제3 서브 화소의 타 측에 배치되는 서브 데이터 배선과 연결되는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 서브 화소는 4l-3 번째 행 내지 4l 번째 행 및 8k-7 번째 열 내지 8k 번째 열에 매트릭스 형태로 배치되고, (단 l, k 각각은 1 이상의 자연수.)
    상기 제1 서브 화소는 적색 서브 화소이고,
    상기 제2 서브 화소는 백색 서브 화소이고,
    상기 제3 서브 화소는 청색 서브 화소인, 표시 장치.
  3. 제2에 있어서,
    상기 복수의 데이터 배선은,
    8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제1 데이터 배선,
    8k-6 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제2 데이터 배선,
    8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제3 데이터 배선,
    8k-4 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제4 데이터 배선,
    8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제5 데이터 배선,
    8k-2 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제6 데이터 배선,
    8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소에 데이터 전압을 인가하는 제7 데이터 배선 및
    8k 번째 열에 배치된 제3 서브 화소에 데이터 전압을 인가하는 제8 데이터 배선을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1 데이터 배선은,
    상기 8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제1-1 서브 데이터 배선 및 상기 8k-7 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제1-2 서브 데이터 배선으로 분기되고,
    상기 제2 데이터 배선은,
    상기 8k-6 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제2-1 서브 데이터 배선 및 상기 8k-6 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제2-2 서브 데이터 배선으로 분기되고,
    상기 제3 데이터 배선은,
    상기 8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제3-1 서브 데이터 배선 및 상기 8k-5 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제3-2 서브 데이터 배선으로 분기되고,
    상기 제4 데이터 배선은,
    상기 8k-4 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제4-1 서브 데이터 배선 및 상기 8k-4 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제4-2 서브 데이터 배선으로 분기되고,
    상기 제5 데이터 배선은,
    상기 8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제5-1 서브 데이터 배선 및 상기 8k-3 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제5-2 서브 데이터 배선으로 분기되고,
    상기 제6 데이터 배선은,
    상기 8k-2 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제6-1 서브 데이터 배선 및 상기 8k-2 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제6-2 서브 데이터 배선으로 분기되고,
    상기 제7 데이터 배선은,
    상기 8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 일 측에 배치되는 제7-1 서브 데이터 배선 및 상기 8k-1 번째 열에 배치된 제1 서브 화소 및 제2 서브 화소의 타 측에 배치되는 제7-2 서브 데이터 배선으로 분기되고,
    상기 제8 데이터 배선은,
    상기 8k 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제8-1 서브 데이터 배선 및 상기 8k 번째 열에 배치된 제3 서브 화소의 일 측에 배치되는 제8-2 서브 데이터 배선으로 분기되는, 표시 장치.
  5. 제4항에 있어서,
    상기 제2-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제2-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제4-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제4-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제6-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제6-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제8-1 서브 데이터 배선에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제8-2 서브 데이터 배선에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되는, 표시 장치.
  6. 제4항에 있어서,
    상기 제1-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제1-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제3-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제3-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제5-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제5-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제7-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제7-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소가 연결되는, 표시 장치.
  7. 제4항에 있어서,
    상기 제2-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제2-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-6 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제4-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제4-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-4 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제6-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제6-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k-2 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제8-1 서브 데이터 배선에는 4l-3 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되고,
    상기 제8-2 서브 데이터 배선에는 4l-2 번째 행 및 8k 번째 열에 배치된 제3 서브 화소와 4l-1 번째 행 및 8k 번째 열에 배치된 제3 서브 화소가 연결되는, 표시 장치.
  8. 제4항에 있어서,
    상기 제1-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제1-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-7 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-7 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제3-1 서브 데이터 배선에는 4l-3 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제3-2 서브 데이터 배선에는 4l-2 번째 행 및 8k-5 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-5 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제5-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소와 4l-1 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소가 연결되고,
    상기 제5-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-3 번째 열에 배치된 제1 서브 화소와 4l 번째 행 및 8k-3 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제7-1 서브 데이터 배선에는 4l-2 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소와 4l-1 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소가 연결되고,
    상기 제7-2 서브 데이터 배선에는 4l-3 번째 행 및 8k-1 번째 열에 배치된 제2 서브 화소와 4l 번째 행 및 8k-1 번째 열에 배치된 제1 서브 화소가 연결되는, 표시 장치.
  9. 제4항에 있어서,
    상기 먹스는,
    상기 제1 데이터 배선 및 상기 제1-1 서브 데이터 배선에 연결되는 제1-1 스위칭 소자,
    상기 제1 데이터 배선 및 상기 제1-2 서브 데이터 배선에 연결되는 제1-2 스위칭 소자,
    상기 제2 데이터 배선 및 상기 제2-1 서브 데이터 배선에 연결되는 제2-1 스위칭 소자,
    상기 제2 데이터 배선 및 상기 제2-2 서브 데이터 배선에 연결되는 제2-2 스위칭 소자,
    상기 제3 데이터 배선 및 상기 제3-1 서브 데이터 배선에 연결되는 제3-1 스위칭 소자,
    상기 제3 데이터 배선 및 상기 제3-2 서브 데이터 배선에 연결되는 제3-2 스위칭 소자,
    상기 제4 데이터 배선 및 상기 제4-1 서브 데이터 배선에 연결되는 제4-1 스위칭 소자,
    상기 제4 데이터 배선 및 상기 제4-2 서브 데이터 배선에 연결되는 제4-2 스위칭 소자,
    상기 제5 데이터 배선 및 상기 제5-1 서브 데이터 배선에 연결되는 제5-1 스위칭 소자,
    상기 제5 데이터 배선 및 상기 제5-2 서브 데이터 배선에 연결되는 제5-2 스위칭 소자,
    상기 제6 데이터 배선 및 상기 제6-1 서브 데이터 배선에 연결되는 제6-1 스위칭 소자,
    상기 제6 데이터 배선 및 상기 제6-2 서브 데이터 배선에 연결되는 제6-2 스위칭 소자,
    상기 제7 데이터 배선 및 상기 제7-1 서브 데이터 배선에 연결되는 제7-1 스위칭 소자,
    상기 제7 데이터 배선 및 상기 제7-2 서브 데이터 배선에 연결되는 제7-2 스위칭 소자,
    상기 제8 데이터 배선 및 상기 제8-1 서브 데이터 배선에 연결되는 제8-1 스위칭 소자 및
    상기 제8 데이터 배선 및 상기 제8-2 서브 데이터 배선에 연결되는 제8-2 스위칭 소자를 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제1-1 스위칭 소자, 상기 제2-2 스위칭 소자, 상기 제3-1 스위칭 소자, 상기 제4-1 스위칭 소자, 상기 제5-1 스위칭 소자, 상기 제6-2 스위칭 소자, 상기 제7-1 스위칭 소자 및 상기 제8-1 스위칭 소자는 제1 인에이블 신호에 의해 제어되고,
    상기 제1-2 스위칭 소자, 상기 제2-1 스위칭 소자, 상기 제3-2 스위칭 소자, 상기 제4-2 스위칭 소자, 상기 제5-2 스위칭 소자, 상기 제6-1 스위칭 소자, 상기 제7-2 스위칭 소자 및 상기 제8-2 스위칭 소자는 제2 인에이블 신호에 의해 제어되고,
    상기 제1 인에이블 신호는 1 수평 기간 마다 반전되는 구형파이고,
    상기 제2 인에이블 신호는 상기 제1 인에이블 신호와 위상이 반전되는 구형파인, 표시 장치.
  11. 제9항에 있어서,
    상기 제1-1 스위칭 소자, 상기 제2-2 스위칭 소자, 상기 제3-1 스위칭 소자, 상기 제4-1 스위칭 소자, 상기 제5-2 스위칭 소자, 상기 제6-2 스위칭 소자, 상기 제7-2 스위칭 소자 및 상기 제8-1 스위칭 소자는 제1 인에이블 신호에 의해 제어되고,
    상기 제1-2 스위칭 소자, 상기 제2-1 스위칭 소자, 상기 제3-2 스위칭 소자, 상기 제4-2 스위칭 소자, 상기 제5-1 스위칭 소자, 상기 제6-1 스위칭 소자, 상기 제7-1 스위칭 소자 및 상기 제8-2 스위칭 소자는 제2 인에이블 신호에 의해 제어되고,
    상기 제1 인에이블 신호는 1 수평 기간 마다 반전되는 구형파이고,
    상기 제2 인에이블 신호는 상기 제1 인에이블 신호와 위상이 반전되는 구형파인, 표시 장치.
  12. 제2항에 있어서,
    상기 복수의 스캔 배선은,
    4l-3 번째 행에 배치된 복수의 서브 화소에 제1 스캔 전압을 인가하는 제1 스캔 배선;
    4l-2 번째 행에 배치된 복수의 서브 화소에 제2 스캔 전압을 인가하는 제2 스캔 배선;
    4l-1 번째 행에 배치된 복수의 서브 화소에 제3 스캔 전압을 인가하는 제3 스캔 배선 및
    4l 번째 행에 배치된 복수의 서브 화소에 제4 스캔 전압을 인가하는 제4 스캔 배선을 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제1 스캔 전압은 제1 수평 기간 및 제2 수평 기간에 턴온 레벨로 출력되고,
    상기 제2 스캔 전압은 제2 수평 기간 및 제3 수평 기간에 턴온 레벨로 출력되고,
    상기 제3 스캔 전압은 제3 수평 기간 및 제4 수평 기간에 턴온 레벨로 출력되고,
    상기 제4 스캔 전압은 제4 수평 기간 및 제5 수평 기간에 턴온 레벨로 출력되고,
    상기 제1 수평 기간, 상기 제2 수평 기간, 상기 제3 수평 기간, 상기 제4 수평 기간 및 상기 제5 수평 기간은 연속되는, 표시 장치.
  14. 제12항에 있어서,
    상기 제1 스캔 전압은 제1 수평 기간 및 제2 수평 기간에 턴온 레벨로 출력되고,
    상기 제2 스캔 전압은 제2 수평 기간 및 제3 수평 기간에 턴온 레벨로 출력되고,
    상기 제4 스캔 전압은 제3 수평 기간 및 제4 수평 기간에 턴온 레벨로 출력되고,
    상기 제3 스캔 전압은 제4 수평 기간 및 제5 수평 기간에 턴온 레벨로 출력되고,
    상기 제1 수평 기간, 상기 제2 수평 기간, 상기 제3 수평 기간, 상기 제4 수평 기간 및 상기 제5 수평 기간은 연속되는, 표시 장치.
KR1020200183903A 2020-12-24 2020-12-24 표시 장치 KR20220092281A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200183903A KR20220092281A (ko) 2020-12-24 2020-12-24 표시 장치
US17/458,100 US11694633B2 (en) 2020-12-24 2021-08-26 Display device having a sub pixel column connected to different data lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183903A KR20220092281A (ko) 2020-12-24 2020-12-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20220092281A true KR20220092281A (ko) 2022-07-01

Family

ID=82118957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183903A KR20220092281A (ko) 2020-12-24 2020-12-24 표시 장치

Country Status (2)

Country Link
US (1) US11694633B2 (ko)
KR (1) KR20220092281A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102296435B1 (ko) * 2014-12-30 2021-09-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR20200070495A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20220015292A (ko) 2020-07-30 2022-02-08 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220208121A1 (en) 2022-06-30
US11694633B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
KR20160081702A (ko) 데이터 제어회로 및 이를 포함하는 평판표시장치
US12014690B2 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
KR20210039556A (ko) 표시 장치 및 표시 장치 구동 방법
KR20220030884A (ko) 표시 장치
US20230326417A1 (en) Display device
KR20220015292A (ko) 표시 장치
KR20220092281A (ko) 표시 장치
JP7491979B2 (ja) 表示装置
CN114141185B (zh) 显示装置
US11929039B2 (en) Display device
US20230217767A1 (en) Display Device
US11527207B2 (en) Electroluminescent display device
US20240215351A1 (en) Display device
KR20240102557A (ko) 표시 장치
KR20240102584A (ko) 표시 장치
KR20230086084A (ko) 표시 장치
CN118265368A (en) Display device