KR20220082219A - 열전 소자 - Google Patents

열전 소자 Download PDF

Info

Publication number
KR20220082219A
KR20220082219A KR1020200171884A KR20200171884A KR20220082219A KR 20220082219 A KR20220082219 A KR 20220082219A KR 1020200171884 A KR1020200171884 A KR 1020200171884A KR 20200171884 A KR20200171884 A KR 20200171884A KR 20220082219 A KR20220082219 A KR 20220082219A
Authority
KR
South Korea
Prior art keywords
layer
diffusion barrier
disposed
semiconductor structure
substrate
Prior art date
Application number
KR1020200171884A
Other languages
English (en)
Inventor
강인석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200171884A priority Critical patent/KR20220082219A/ko
Priority to US18/256,767 priority patent/US20240099140A1/en
Priority to PCT/KR2021/017824 priority patent/WO2022124674A1/ko
Publication of KR20220082219A publication Critical patent/KR20220082219A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/81Structural details of the junction
    • H10N10/817Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H01L35/04
    • H01L35/12
    • H01L35/32
    • H01L35/34
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/81Structural details of the junction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

실시예에 따르면 전극; 상기 전극 상에 배치된 반도체 구조물; 상기 반도체 구조물의 저면에 배치되고, 개구부를 갖는 확산 방지층; 상기 확산 방지층의 저면에 배치된 금속층; 및 상기 금속층과 상기 전극 사이에 배치된 전도성 접합층;을 포함하고, 상기 금속층의 일부는 상기 확산 방지층의 개구부 내로 연장되어 상기 반도체 구조물과 전기적으로 연결된 열전 소자를 개시한다.

Description

열전 소자{THERMO ELECTRIC ELEMENT}
본 발명은 열전 소자에 관한 것으로, 보다 상세하게는 신뢰성이 개선된 열전 소자에 관한 것이다.
열전현상은 재료 내부의 전자(electron)와 정공(hole)의 이동에 의해 발생하는 현상으로, 열과 전기 사이의 직접적인 에너지 변환을 의미한다.
열전 소자는 열전현상을 이용하는 소자를 총칭하며, P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시켜 PN 접합 쌍을 형성하는 구조를 가진다.
열전 소자는 전기저항의 온도 변화를 이용하는 소자, 온도 차에 의해 기전력이 발생하는 현상인 제벡 효과를 이용하는 소자, 전류에 의한 흡열 또는 발열이 발생하는 현상인 펠티에 효과를 이용하는 소자 등으로 구분될 수 있다.
열전 소자는 가전제품, 전자부품, 통신용 부품 등에 다양하게 적용되고 있다. 예를 들어, 열전 소자는 냉각용 장치, 온열용 장치, 발전용 장치 등에 적용될 수 있다. 이에 따라, 열전 소자의 열전성능에 대한 요구는 점점 더 높아지고 있다.
한편, 열전 소자는 온도차에 의해 발전을 수행하면서, 솔더 또는 도전성 접합층의 이동으로 열전 레그와 솔더 간의 화합물이 형성되어 열전 성능이 저하되고 열전 소자의 신뢰성 저하가 발생하는 문제가 존재한다.
본 발명이 이루고자 하는 기술적 과제는 열전 소자에서 도전성 접합층이 레그(또는 반도체 구조물)로 이동하는 현상을 억제하는 확산 방지층을 포함하는 열전 소자를 제공하는 것이다.
또한, 실링 부재와 확산 방지층이 서로 접함으로써 도전성 접합층의 이동을 효과적으로 억제하고 신뢰성이 개선된 열전 소자를 제공할 수 있다.
또한, 도전성 접합층의 이동을 억제하여 발전 성능이 향상된 열전 소자를 제공할 수 있다.
특히, 본 발명이 이루고자 하는 기술적 과제는 열전 모듈 내에 상이한 위치에 복수의 실링 부재가 배치됨으로써 신뢰성이 저하되지 않는 열전 모듈 또는 발전 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 열전 소자는 전극; 상기 전극 상에 배치된 반도체 구조물; 상기 반도체 구조물의 저면에 배치되고, 개구부를 갖는 확산 방지층; 상기 확산 방지층의 저면에 배치된 금속층; 및 상기 금속층과 상기 전극 사이에 배치된 전도성 접합층;을 포함하고, 상기 금속층의 일부는 상기 확산 방지층의 개구부 내로 연장되어 상기 반도체 구조물과 전기적으로 연결된다.
상기 금속층은 상기 확산 방지층과 수직으로 중첩되는 제1 영역, 및 상기 확산 방지층의 개구부와 수직으로 중첩되는 제2 영역을 포함할 수 있다.
상기 제2 영역의 두께는 상기 제1 영역의 두께보다 크고, 상기 제1 영역은 상기 제2 영역을 둘러쌀 수 있다.
상기 전극, 상기 반도체 구조물, 상기 확산 방지층 및 상기 금속층을 둘러싸는 실링 부재;를 더 포함할 수 있다.
상기 전극 하부에 배치되는 기판; 및 상기 기판과 상기 전극 사이에 배치되는 절연층;을 더 포함하고, 상기 실링 부재는 상기 절연층과 접할 수 있다.
상기 확산 방지층은 복수 개이며 최외측에 배치된 제1 외측면을 포함하고, 상기 실링 부재는 상기 제1 외측면과 접할 수 있다.
상기 반도체 구조물은 복수 개이며 최외측에 배치된 제2 외측면을 포함하고, 상기 실링 부재는 상기 제1 외측면에서 상기 제2 외측면으로 연장될 수 있다.
상기 금속층은 복수 개이며 최외측에 배치된 제3 외측면을 포함하고, 상기 실링 부재는 상기 제1 외측면에서 상기 제3 외측면으로 연장될 수 있다.
상기 확산 방지층은 금속 또는 절연 재질로 이루어질 수 있다.
상기 기판은 서로 마주하는 제1 기판과 제2 기판을 포함하고, 상기 확산 방지층은 상기 반도체 구조물과 상기 제1 기판 사이에 배치되는 제1 확산 방지층; 및 상기 반도체 구조물과 상기 제2 기판 사이에 배치되는 제2 확산 방지층;을 포함하고, 상기 제1 확산 방지층의 개구부는 상기 제2 확산 방지층의 개구부와 수직으로 중첩될 수 있다.
상기 금속층의 상면은 상기 금속층의 저면보다 평탄할 수 있다.
본 발명의 실시예에 따르면, 열전 소자에서 도전성 접합층이 레그(또는 반도체 구조물)로 이동하는 현상을 억제하는 열전 소자를 구현할 수 있다.
또한, 본 발명의 실시예에 따르면, 신뢰성이 개선된 열전 모듈을 구현할 수 있다.
특히, 본 발명의 실시예에 따르면, 발전 성능이 향상된 열전 소자를 구현할 수 있다.
또한, 본 발명의 실시예에 따른 열전 소자 또는 열전 모듈은 소형으로 구현되는 애플리케이션뿐만 아니라 열 수송관, 우수관, 소융관 등의 폐열 파이프, 차량, 선박, 제철소, 소각로 등과 같이 대형으로 구현되는 애플리케이션에서도 적용될 수 있다.
도 1은 열전 소잠의 단면도이고,
도 2는 열전 소잠의 사시도이고,
도 3은 실링 부재를 포함하는 열전 소잠의 사시도이고,
도 4는 실링 부재를 포함하는 열전 소잠의 분해사시도이고,
도 5는 본 발명의 일 실시예에 따른 열전 소자의 분해 사시도이고,
도 6은 본 발명의 일 실시예에 따른 열전 소자의 단면도이고,
도 7은 도 6에서 K1부분의 확대도이고,
도 8은 본 발명의 다른 실시예에 따른 열전 소자의 단면도이고,
도 9는 실시예에 따른 열전 소자에서 제1 외측면 내지 제3 외측면을 설명하는 도면이고,
도 10은 도 9에서 II'로 절단된 단면도이고,
도 11은 본 발명의 또 다른 실시예에 따른 열전 소자의 단면도이고,
도 12는 도 11의 일 변형예이고,
도 13은 도 11의 다른 변형예이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 열전 소잠의 단면도이고, 도 2는 열전 소잠의 사시도이다. 도 3은 실링 부재를 포함하는 열전 소잠의 사시도이고, 도 4는 실링 부재를 포함하는 열전 소잠의 분해사시도이다.
도 1 내지 2를 참조하면, 열전 소잠(100)는 하부 기판(110), 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140), 상부 전극(150) 및 상부 기판(160)을 포함한다.
하부 전극(120)은 하부 기판(110)과 P형 열전 레그(130) 및 N형 열전 레그(140)의 하부 바닥면 사이에 배치되고, 상부 전극(150)은 상부 기판(160)과 P형 열전 레그(130) 및 N형 열전 레그(140)의 상부 바닥면 사이에 배치된다. 이에 따라, 복수의 P형 열전 레그(130) 및 복수의 N형 열전 레그(140)는 하부 전극(120) 및 상부 전극(150)에 의하여 전기적으로 연결된다. 하부 전극(120)과 상부 전극(150) 사이에 배치되며, 전기적으로 연결되는 한 쌍의 P형 열전 레그(130) 및 N형 열전 레그(140)는 단위 셀을 형성할 수 있다.
예를 들어, 리드선(181, 182)을 통하여 하부 전극(120) 및 상부 전극(150)에 전압을 인가하면, 펠티에 효과로 인하여 P형 열전 레그(130)로부터 N형 열전 레그(140)로 전류가 흐르는 기판은 열을 흡수하여 냉각부로 작용하고, N형 열전 레그(140)로부터 P형 열전 레그(130)로 전류가 흐르는 기판은 가열되어 발열부로 작용할 수 있다. 또는, 하부 전극(120) 및 상부 전극(150) 간 온도 차를 가해주면, 제벡 효과로 인하여 P형 열전 레그(130) 및 N형 열전 레그(140) 내 전하가 이동하며, 전기가 발생할 수도 있다.
도 1 내지 도 4에서 리드선(181, 182)이 하부 기판(110)에 배치되는 것으로 도시되어 있으나, 이로 제한되는 것은 아니며, 리드선(181, 182)이 상부 기판(160)에 배치되거나, 리드선(181, 182) 중 하나가 하부 기판(110)에 배치되고, 나머지 하나가 상부 기판(160)에 배치될 수도 있다.
여기서, P형 열전 레그(130) 및 N형 열전 레그(140)는 비스무스(Bi) 및 텔루륨(Te)을 주원료로 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. P형 열전 레그(130)는 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무스(Bi) 및 인듐(In) 중 적어도 하나를 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. 예를 들어, P형 열전 레그(130)는 전체 중량 100wt%에 대하여 주원료물질인 Bi-Sb-Te를 99 내지 99.999wt%로 포함하고, 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 0.001 내지 1wt%로 포함할 수 있다. N형 열전 레그(140)는 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무스(Bi) 및 인듐(In) 중 적어도 하나를 포함하는 비스무스텔루라이드(Bi-Te)계 열전 레그일 수 있다. 예를 들어, N형 열전 레그(140)는 전체 중량 100wt%에 대하여 주원료물질인 Bi-Se-Te를 99 내지 99.999wt%로 포함하고, 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 0.001 내지 1wt%로 포함할 수 있다. 이에 따라, 본 명세서에서 열전 레그는 반도체 구조물, 반도체 소자, 반도체 재료층, 반도체 물질층, 반도체 소재층, 도전성 반도체 구조물, 열전 구조물, 열전 재료층, 열전 물질층, 열전 소재층 등으로 지칭될 수도 있다.
P형 열전 레그(130) 및 N형 열전 레그(140)는 벌크형 또는 적층형으로 형성될 수 있다. 일반적으로 벌크형 P형 열전 레그(130) 또는 벌크형 N형 열전 레그(140)는 열전 소재를 열처리하여 잉곳(ingot)을 제조하고, 잉곳을 분쇄하고 체거름하여 열전 레그용 분말을 획득한 후, 이를 소결하고, 소결체를 커팅하는 과정을 통하여 얻어질 수 있다. 이때, P형 열전 레그(130) 및 N형 열전 레그(140)는 다결정 열전 레그일 수 있다. 이와 같이, P형 열전 레그(130) 및 N형 열전 레그(140)는 다결정 열전 레그인 경우, P형 열전 레그(130) 및 N형 열전 레그(140)의 강도가 높아질 수 있다. 적층형 P형 열전 레그(130) 또는 적층형 N형 열전 레그(140)는 시트 형상의 기재 상에 열전 소재를 포함하는 페이스트를 도포하여 단위 부재를 형성한 후, 단위 부재를 적층하고 커팅하는 과정을 통하여 얻어질 수 있다.
이때, 한 쌍의 P형 열전 레그(130) 및 N형 열전 레그(140)는 동일한 형상 및 체적을 가지거나, 서로 다른 형상 및 체적을 가질 수 있다. 예를 들어, P형 열전 레그(130)와 N형 열전 레그(140)의 전기 전도 특성이 상이하므로, N형 열전 레그(140)의 높이 또는 단면적을 P형 열전 레그(130)의 높이 또는 단면적과 다르게 형성할 수도 있다.
이때, P형 열전 레그(130) 또는 N형 열전 레그(140)는 원통 형상, 다각 기둥 형상, 타원형 기둥 형상 등을 가질 수 있다.
또는, P형 열전 레그(130) 또는 N형 열전 레그(140)는 적층형 구조를 가질 수도 있다. 예를 들어, P형 열전 레그 또는 N형 열전 레그는 시트 형상의 기재에 반도체 물질이 도포된 복수의 구조물을 적층한 후, 이를 절단하는 방법으로 형성될 수 있다. 이에 따라, 재료의 손실을 막고 전기 전도 특성을 향상시킬 수 있다. 각 구조물은 개구 패턴을 가지는 전도성층을 더 포함할 수 있으며, 이에 따라 구조물 간의 접착력을 높이고, 열전도도를 낮추며, 전기 전도도를 높일 수 있다.
또는, P형 열전 레그(130) 또는 N형 열전 레그(140)는 하나의 열전 레그 내에서 단면적이 상이하도록 형성될 수도 있다. 예를 들어, 하나의 열전 레그 내에서 전극을 향하도록 배치되는 양 단부의 단면적이 양 단부 사이의 단면적보다 크게 형성될 수도 있다. 이에 따르면, 양 단부 간의 온도차를 크게 형성할 수 있으므로, 열전효율이 높아질 수 있다.
본 발명의 한 실시예에 따른 열전 소자의 성능은 열전성능 지수(figure of merit, ZT)로 나타낼 수 있다. 열전성능 지수(ZT)는 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
여기서, α는 제벡계수[V/K]이고, σ는 전기 전도도[S/m]이며, α2σ는 파워 인자(Power Factor, [W/mK2])이다. 그리고, T는 온도이고, k는 열전도도[W/mK]이다. k는 a·cp·ρ로 나타낼 수 있으며, a는 열확산도[cm2/S]이고, cp 는 비열[J/gK]이며, ρ는 밀도[g/cm3]이다.
열전 소자의 열전성능 지수를 얻기 위하여, Z미터를 이용하여 Z 값(V/K)을 측정하며, 측정한 Z값을 이용하여 열전성능 지수(ZT)를 계산할 수 있다.
여기서, 하부 기판(110)과 P형 열전 레그(130) 및 N형 열전 레그(140) 사이에 배치되는 하부 전극(120), 그리고 상부 기판(160)과 P형 열전 레그(130) 및 N형 열전 레그(140) 사이에 배치되는 상부 전극(150)은 구리(Cu), 은(Ag), 알루미늄(Al) 및 니켈(Ni) 중 적어도 하나를 포함하며, 0.01mm 내지 0.3mm의 두께를 가질 수 있다. 하부 전극(120) 또는 상부 전극(150)의 두께가 0.01mm 미만인 경우, 전극으로서 기능이 떨어지게 되어 전기 전도 성능이 낮아질 수 있으며, 0.3mm를 초과하는 경우 열 저항의 증가로 인하여 열전 레그(140)으로 전달되는 열 전도 효율이 낮아질 수 있다.
그리고, 상호 대향하는 하부 기판(110)과 상부 기판(160)은 금속 기판일 수 있으며, 그 두께는 0.1mm~1.5mm일 수 있다. 금속 기판의 두께가 0.1mm 미만이거나, 1.5mm를 초과하는 경우, 방열 특성 또는 열전도율이 지나치게 높아질 수 있으므로, 열전 소자의 신뢰성이 저하될 수 있다. 또한, 하부 기판(110)과 상부 기판(160)이 금속 기판인 경우, 하부 기판(110)과 하부 전극(120) 사이 및 상부 기판(160)과 상부 전극(150) 사이에는 각각 절연층(170)이 더 형성될 수 있다. 절연층(170)은 1~20W/mK의 열전도도를 가지는 소재를 포함할 수 있다.
이때, 하부 기판(110)과 상부 기판(160)의 크기는 다르게 형성될 수도 있다. 예를 들어, 하부 기판(110)과 상부 기판(160) 중 하나의 체적, 두께 또는 면적은 다른 하나의 체적, 두께 또는 면적보다 크게 형성될 수 있다. 이에 따라, 열전 소자의 흡열 성능 또는 방열 성능을 높일 수 있다. 예를 들어, 제벡 효과를 위해 고온영역에 배치되거나, 펠티에 효과를 위해 발열영역으로 적용되거나 또는 열전모듈의 외부환경으로부터 보호를 위한 실링 부재가 배치되는 기판의 체적, 두께 또는 면적 중 적어도 하나가 다른 기판의 체적, 두께 또는 면적 중 적어도 하나보다 더 클 수 있다.
또한, 하부 기판(110)과 상부 기판(160) 중 적어도 하나의 표면에는 방열 패턴, 예를 들어 요철 패턴이 형성될 수도 있다. 이에 따라, 열전 소자의 방열 성능을 높일 수 있다. 요철 패턴이 P형 열전 레그(130) 또는 N형 열전 레그(140)와 접촉하는 면에 형성되는 경우, 열전 레그와 기판 간의 접합 특성도 향상될 수 있다. 열전 소잠(100)는 하부 기판(110), 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140), 상부 전극(150) 및 상부 기판(160)을 포함한다.
도 3 내지 도 4에 도시된 바와 같이, 하부 기판(110)과 상부 기판(160) 사이에는 실링 부재(190)가 더 배치될 수도 있다. 실링 부재(190)는 하부 기판(110)과 상부 기판(160) 사이에서 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부 전극(150)의 측면에 배치될 수 있다. 이에 따라, 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부 전극(150)은 외부의 습기, 열, 오염 등으로부터 실링될 수 있다. 여기서, 실링 부재(190)는, 복수의 하부 전극(120)의 최외곽, 복수의 P형 열전 레그(130) 및 복수의 N형 열전 레그(140)의 최외곽 및 복수의 상부 전극(150)의 최외곽의 측면으로부터 소정 거리 이격되어 배치될 수 있다. 실링 부재(190)는 하부 기판(110) 및 상부 기판(160)과 접촉하거나, 후술하는 절연층과 접촉할 수 있다. 예컨대, 실링 부재(190)는 다양한 산화물 등의 재질로 이루어질 수 있으며, 절연 재질로 이루어질 수 있다. 예컨대, 실링 부재(190)는 에폭시 수지 및 실리콘 수지 중 적어도 하나를 포함하거나, 에폭시 수지 및 실리콘 수지 중 적어도 하나가 양면에 도포된 테이프를 포함할 수도 있다.
실링 부재(190)는 하부 기판(110) 저면 또는 상부 기판 상면을 기밀하는 역할을 하며, 하부 전극(120), P형 열전 레그(130), N형 열전 레그(140) 및 상부 전극(150)의 실링 효과를 높일 수 있다. 예컨대, 실링 부재(190)는 마감재, 마감층, 방수재, 방수층 등과 혼용될 수 있다.
한편, 실링 부재(190)에는 전극에 연결된 리드선(181, 182)를 인출하기 위한 가이드부가 형성될 수 있다. 나아가, 실링 부재(190)는 실링 케이스 등 플라스틱 등으로 이루어진 사출 성형물을 더 포함할 수 도 있다. 이러한 실링 부재에 관한 이상의 설명은 예시에 지나지 않으며, 실링 부재는 다양한 형태로 변형될 수 있다. 또한, 도시되지 않았으나, 실링 부재를 둘러싸도록 단열재가 더 포함될 수도 있다. 또는 실링 부재는 단열 성분을 포함할 수도 있다.
이상에서, 하부 기판(110), 하부 전극(120), 상부 전극(150) 및 상부 기판(160)이라는 용어를 사용하고 있으나, 이는 이해의 용이 및 설명의 편의를 위하여 임의로 상부 및 하부로 지칭한 것일 뿐이며, 하부 기판(110) 및 하부 전극(120)이 상부에 배치되고, 상부 전극(150) 및 상부 기판(160)이 하부에 배치되도록 위치가 역전될 수도 있다.
또한, 본 명세서에서 수직 방향은 '제1 방향' 등과 혼용하며 하부 기판(110)에서 상부 기판(160)을 향한 방향 또는 상부 기판(160)에서 하부 기판(110)을 향한 방향이다. 예컨대, 제1 방향은 제1-1 방향(x1 방향)과 제1-2 방향(x2 방향)을 포함할 수 있다. 그리고 제1-1 방향(x1 방향)은 하부 기판에서 상부 기판을 향한 방향이고, 제1-2 방향(x2 방향)은 상부 기판에서 하부 기판을 향한 방향이다. 또한, 수평 방향은 수직 방향에 수직한 방향이다. 이러한 설명은 본 명세서 전체에 적용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 열전 소자의 분해 사시도이고, 도 6은 본 발명의 일 실시예에 따른 열전 소자의 단면도이고, 도 7은 도 6에서 K1부분의 확대도이다.
도 5 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 열전 소자(200)는 기판(210), 기판(210) 상에 배치되는 절연층(220), 절연층(220) 상에 배치되는 전극(230), 전극(230) 상에 배치되는 반도체 구조물(270), 반도체 구조물(270)의 일면(예로, 저면)에 배치되는 확산 방지층(260), 확산 방지층의 일면(예로, 저면)에 배치되는 금속층(250), 금속층(250)과 전극(230) 사이에 배치되는 전도성 접합층(240)을 포함할 수 있다. 본 명세서에서, 기판(210)은 서로 수직 방향으로 이격되는 제1 기판(211)과 제2 기판(212)을 포함할 수 있다.
그리고 절연층(220)은 제1 기판(211) 상에 배치되는 제1 절연층(221)과 제2 기판(212) 하부에 배치되는 제2 절연층(222)을 포함할 수 있다.
또한, 전극(230)은 제1 절연층(221) 상에 배치되는 제1 전극(231)과 제2 절연층(222) 하부에 배치되는 제2 전극(232)을 포함할 수 있다.
전도성 접합층(240)은 제1 전극(231) 상에 배치되는 제1 전도성 접합층(241)과 제2 전극(232) 하부에 배치되는 제2 전도성 접합층(242)을 포함할 수 있다.
금속층(250)은 제1 전도성 접합층(241) 상에 배치되는 제1 금속층(251)과 제2 전도성 접합층(242) 하부에 배치되는 제2 금속층(252)을 포함할 수 있다.
확산 방지층(260)은 제1 금속층(251) 상에 배치되는 제1 확산 방지층(261)과 제2 금속층(252) 상에 배치되는 제2 확산 방지층(262)을 포함할 수 있다.
반도체 구조물(270)은 제1 확산 방지층(261)과 제2 확산 방지층(262) 사이에 배치될 수 있다.
또는, 제1 절연층(221)은 제1 기판(211) 상에 배치되고, 제1 전극(231)은 제1 절연층(221) 상에 배치될 수 있다. 또한, 제1 금속층(251)은 제1 전극(231) 상에 배치될 수 있고, 반도체 구조물(270)은 제1 금속층(251) 상에 배치될 수 있다. 그리고 제1 도전성 접합층(241)은 제1 전극(231)과 제1 금속층(251) 사이에 배치될 수 있다. 또한, 제1 확산 방지층(261)은 제1 금속층(251)과 반도체 구조물(270) 사이에 배치될 수 있다. 예컨대, 제1 확산 방지층(261)은 반도체 구조물(270)의 저면에 배치될 수 있다.
또한, 확산 방지층(260)은 개구부를 가질 수 있다. 예컨대, 제1 확산 방지층(261)은 제1 개구부(G1)를 포함하고, 제2 확산 방지층(262)은 제2 개구부(G2)를 포함할 수 있다. 실시예로, 확산 방지층(260)은 금속 또는 절연 재질로 이루어질 수 있다. 이 때, 확산 방지층(260)은 도전성 접합층(240)과의 젖음성이 금속층(250)과 도전성 접합층(240) 간의 젖음성보다 작을 수 있다. 다시 말해, 도전성 접합층(240)의 일부가 측면을 따라 이동하는 경우에 도전성 접합층(240)은 확산 방지층(260)보다 금속층(250)의 외측면에서 표면 장력이 크게 감소할 수 있다. 이에, 도전성 접합층(240)은 금속층(250)의 외측면에서 고르게 퍼질 수 있으며, 확산 방지층(260)의 외측면에서는 표면 장력이 크게 감소되지 않는다. 이에, 도전성 접합층(240)은 확산 방지층(260)의 외측면을 따라 상부로 이동함이 억제될 수 있다. 나아가, 확산 방지층(260)의 개구부를 통해 하부의 금속층(250)과 상부의 반도체 구조물(270)이 서로 전기적으로 연결될 수 있다.
제2 확산 방지층(262)은 반도체 구조물(270) 상에 배치될 수 있다. 그리고 제2 금속층(252)은 반도체 구조물(270) 상에 배치될 수 있다. 금속층(250)은 확산 방지층(260)의 일면에 배치되고 확산 방지층(260)의 개구부 내로 연장될 수 있다. 이에, 금속층(250)은 반도체 구조물(270)과 전기적으로 연결될 수 있다. 예컨대, 제1 금속층(251)은 제1 확산 방지층(261)의 저면에 배치되고, 일부가 제1 확산 방지층(261)의 제1 개구부(G1) 내로 연장되어 반도체 구조물(270)과 전기적으로 연결될 수 있다. 제1 전도성 접합층(241)은 제1 금속층(251)과 제1 전극(231) 사이에 배치될 수 있다.
제1 기판(211) 또는 제2 기판(212)에는 히트싱크가 더 배치될 수 있다. 제1 절연층(221) 및 제2 절연층(222) 각각은 에폭시 수지 및 무기충전재를 포함하는 에폭시 수지 조성물 및 PDMS(polydimethylsiloxane)를 포함하는 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어질 수 있다.
그리고 제1 절연층(221) 및 제2 절연층(222) 각각은 미경화 상태 또는 반경화 상태의 수지 조성물을 제1 기판(211) 및 제2 기판(212) 각각 상에 도포한 후, 미리 정렬된 복수의 제1 전극(231) 및 복수의 제2 전극(232) 각각을 배치하고 가압하는 방식으로 형성될 수 있다.
또한, 반도체 구조물(270) 상에서 제2 확산 방지층(262), 제2 금속층(252), 제2 도전성 접합층(242), 제2 전극(232), 제2 절연층(222) 및 제2 기판(212)이 제1 방향(예컨대, 제1-1 방향(X1 방향))으로 순차적으로 적층될 수 있다.
그리고 제1 기판(211), 제1 절연층(221), 제1 전극(231), 반도체 구조물(270), 제2 전극(232), 제2 절연층(222) 및 제2 기판(212) 각각에 대하여 도 1 내지 도 4의 하부 기판(110), 절연층(170), 하부 전극(120), 열전레그(130, 140), 상부 전극(150), 절연층(170) 및 상부 기판(160)에 대한 설명이 동일하게 적용될 수 있다. 또한, 반도체 구조물(270)은 도 1 내지 도 4의 P형 열전 레그(130) 또는 N형 열전 레그(140)일 수 있다. 설명의 편의를 위하여, 제1 전극(231)과 반도체 구조물(270) 사이의 구조를 위주로 설명하지만, 동일한 설명이 반도체 구조물(270)과 제2 전극(232) 사이의 구조에도 적용될 수 있다. 나아가, 열전 소자(200)는 제1 기판(211)과 제2 기판(212) 사이에서 기판(210)(제1 기판 또는 제2 기판)의 외측을 따라 배치되는 실링 부재(290)를 더 포함할 수 있다. 실링 부재(290)에 관한 내용은 도 1 내지 도 4를 참조하여 설명한 실링 부재(190)에 관한 내용이 적용될 수 있다. 이에, 실링 부재(290)는 전극(230), 도전성 접합층(240), 금속층(250), 확산 방지층(260) 및 반도체 구조물(270)을 둘러쌀 수 있다. 또한, 실링 부재(290)는 열전 소자(200)의 제1 절연층(221) 및 제2 절연층(222)과 접촉할 수 있다. 이에 대한 설명은 후술한다.
또한, 제1 기판(211)과 제1 절연층(221) 간 열팽창계수가 서로 상이할 경우, 고온부와 저온부의 온도 차이로 인하여 제1 기판(211)과 제1 절연층(221)간의 박리가 발생할 수 있는데, 실링 부재(290)와 제1 절연층(221) 또는 제2 절연층(222)이 접촉하면, 실링 부재(290)는 제1 기판(211)과 제1 절연층(221) 간 박리를 통해 반도체 구조물(270)로 외부의 수분이나 이물질이 침투하는 것을 차단할 수 있다. 나아가, 열팽창계수 차이로 인해 제1 기판(211)과 제2 기판(212) 간의 휘어짐이 발생하더라도 실링 부재(290)에 의해 휘어짐에 따른 열전 소자의 신뢰성 악화를 완화할 수 있다.
또한, 제1 절연층(221) 및 제2 절연층(222)은 복수의 서브 절연층으로 이루어질 수 있다. 이하에서는 제1 절연층을 기준으로 설명한다. 예를 들어, 도시되지 않았으나, 제1 절연층(221)은 조성이 서로 상이한 제1 서브 절연층 및 제2 서브 절연층을 포함할 수 있으며, 제1 서브 절연층은 제1 기판(211) 상에 배치되고, 제2 서브 절연층은 제1 서브 절연층과 제1 전극(231) 사이에 배치될 수 있다. 예를 들어, 제1 서브 절연층은 실리콘과 알루미늄을 포함하는 복합체(composite)를 포함할 수 있다. 여기서, 복합체는 실리콘과 알루미늄을 포함하는 산화물, 탄화물 및 질화물 중 적어도 하나일 수 있다. 예를 들어, 복합체는 Al-Si 결합, Al-O-Si 결합, Si-O 결합, Al-Si-O 결합 및 Al-O 결합 중 적어도 하나를 포함할 수 있다. 이와 같이, Al-Si 결합, Al-O-Si 결합, Si-O 결합, Al-Si-O 결합 및 Al-O 결합 중 적어도 하나를 포함하는 복합체는 절연 성능이 우수하며, 이에 따라 높은 내전압 성능을 얻을 수 있다.
한편, 제2 서브 절연층은 에폭시 수지 및 무기충전재를 포함하는 에폭시 수지 조성물 및 PDMS(polydimethylsiloxane)를 포함하는 실리콘 수지 조성물 중 적어도 하나를 포함하는 수지층으로 이루어질 수 있다. 이에 따라, 제2 서브 절연층은 제1 서브 절연층과 제1 전극(231) 간의 절연성, 접합력 및 열전도 성능을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따르면 제1 전극(231)과 반도체 구조물(270)은 제1 도전성 접합층(241)에 의하여 접합될 수 있다. 제1 도전성 접합층(241)은, 예를 들어 주석(Sn), 안티몬(Sb) 및 이를 포함하는 화합물 중 적어도 하나를 포함할 수 있으나, 이에 제한되지 않고, 비스무스(Bi), 은(Ag), 구리(Cu), 납(Pb) 및 이를 포함하는 화합물 중 적어도 하나를 포함할 수도 있으며, 솔더층이라 지칭될 수 있다. 제1 도전성 접합층(241)의 두께는 30㎛ 내지 120㎛, 바람직하게는 40㎛ 내지 110㎛일 수 있다. 제1 도전성 접합층(241)의 두께가 이러한 수치범위를 만족할 경우, 제1 전극(231)과 반도체 구조물(270)은 안정적으로 접합될 수 있다.
한편, 제1 도전성 접합층(241)과 반도체 구조물(270) 사이에는 제1 금속층(251)이 배치될 수 있다. 제1 금속층(251)은 니켈(Ni), 주석(Sn), 팔라듐(Pd) 및 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 제1 금속층(251)은 반도체 구조물(270) 내 반도체 재료, 예를 들어 Bi 또는 Te가 제1 전극(231)을 향하는 방향으로 확산되는 것을 막으므로, 열전 소잠의 성능 저하를 방지할 수 있으며, 제1 도전성 접합층(241)과의 젖음성이 우수하여 제1 전극(231)과 반도체 구조물(270) 간 접합력을 높일 수 있다.
제1 금속층(251)은 반도체 구조물(270)의 한 면에 도금, 예를 들어 무전해 도금될 수 있으며, 이에 따라 도금층이라 지칭될 수도 있다. 여기서, 제1 금속층(251)의 총 두께는 10㎛ 내지 80㎛, 바람직하게는 20㎛ 내지 60㎛, 더욱 바람직하게는 25㎛ 내지 40㎛일 수 있다.
제1 금속층(251)은 복수의 서브 금속층을 포함할 수 있다. 예를 들어, 제1 금속층(251)은 반도체 구조물(270) 저면에 접하는 제1 서브 금속층과 제1 서브 금속층 저면에 접하는 제2 서브 금속층을 포함할 수 있다. 제1 서브 금속층은 니켈(Ni)을 포함하여 반도체 구조물(270) 내 반도체 재료, 예를 들어 Bi 또는 Te의 확산을 방지할 수 있다. 그리고 제2 서브 금속층은 티타늄(Ti), 주석(Sn)을 포함하며 도전성 접합층(240)과 접합될 수 있다. 이에, 제1 금속층(251)은 확산 방지 성능 및 접합 성능을 수행할 수 있다.
제1 확산 방지층(261)은 제1 금속층(251) 상에 배치되고, 제1 개구부(G1)를 가질 수 있다. 제1 금속층(251)의 일부는 제1 개구부(G1)로 연장되어 반도체 구조물(270)과 접할 수 있다. 이에, 제1 금속층(251)은 반도체 구조물(270)과 전기적으로 연결될 수 있다. 다시 말해, 확산 방지층(261)은 제1 금속층(251)과 반도체 구조물(270) 사이에서 반도체 구조물(270)의 가장자리를 따라 배치될 수 있다. 즉, 제1 확산 방지층(261)은 반도체 구조물(270)의 저면에서 제1 금속층(251)의 외측에 위치할 수 있다. 이러한 제1 확산 방지층(261)은 금속 또는 절연 재질로 이루어질 수 있다. 예컨대, 제1 확산 방지층(261)은 산화물(oxide)로 이루어질 수 있다. 그리고 제1 확산 방지층(261)은 제1 도전성 접합층(241)과의 젖음성이 낮을 수 있다. 예컨대, 제1 확산 방지층(261)은 제1 도전성 접합층(241)과의 젖음성이 제1 금속층(251) 대비 낮을 수 있다. 이 때, 열전 소자가 온도 차에 의해 발전을 수행함으로써, 제1 도전성 접합층(241)이 제1 금속층(251)의 외측면을 따라 반도체 구조물(270)로 이동할 수 있다. 실시예에서, 제1 확산 방지층(261)이 제1 금속층(251)과 반도체 구조물(270) 사이에 배치되어 제1 금속층(251)의 외측면을 따라 제1 도전성 접합층(241)이 이동하는 현상을 억제할 수 있다. 이로써, 실시예에 따른 열전 소자(200)의 발전 성능이 저하되는 현상이 방지될 수 있다. 뿐만 아니라, 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동함에 따라 제1 도전성 접합층(241) 내에 공극이 형성되는 것이 억제될 수 있다. 이에, 열전 소자(200)의 구조적 신뢰성이 향상될 수 있다.
도 6 및 도 7을 참조하면, 실시예에 따른 금속층(250)은 확산 방지층(260)과 수직 방향으로 중첩되는 제1 영역(S1) 및 확산 방지층(260)의 개구부(G1, G2)와 수직 방향으로 중첩되는 제2 영역(S2)을 포함할 수 있다.
예컨대, 제1 금속층(251)은 제1 확산 방지층(261)과 수직 방향으로 중첩되는 제1 영역(S1)과 제1 확산 방지층(261)의 제1 개구부(G1)와 수직 방향으로 중첩되는 제2 영역(S2)을 포함할 수 있다. 이에, 제1 영역(S1)은 제2 영역(S2)과 수평 방향으로 중첩될 수 있다. 또한, 제2 영역(S2)은 일부가 제1 영역(S1)과 수평 방향으로 중첩될 수 있다. 수평 방향은 수직 방향에 수직한 방향일 수 있다. 그리고 제1 영역(S1)은 제2 영역(S2)을 둘러싸도록 배치될 수 있다.
또한, 실시예로, 제1 영역(S1)의 폭 및 제2 영역(S2)의 폭은 선택적으로 가져갈 수 있다. 예컨대, 제1 금속층(251)과 반도체 구조물(270) 간의 전기적 연결에 따른 저항이 큰 경우, 제2 영역(S2)의 폭(W2)은 제1 영역(S1)의 폭(W1)보다 클 수 있다. 그리고 제1 금속층(251)과 반도체 구조물(270) 간의 전기적 연에 따른 저항이 작은 경우, 제2 영역(S2)의 폭(W2)은 제1 영역(S1)의 폭(W1)보다 작을 수 있다. 이 때, 제1 영역(S1)의 폭(W1)은 개구부(예로, 제1 개구부, G1))와 제1 금속층(251)의 외측면 사이의 수평 방향으로 최단 거리일 수 있다. 그리고 제2 영역(S2)의 폭(W2)은 제2 영역(S2)의 중심(예로, 무게 중심)과제2 영역(S2)의 외측면(또는 개구부) 사이의 최단 거리일 수 있다.
또한, 제2 영역(S2)의 두께(d2)는 제1 영역(S1)의 두께(d1)보다 클 수 있다. 이에, 반도체 구조물(270)의 저면에 대한 스텝 커버리지가 개선될 수 있다. 예컨대, 제2 영역(S1)과 제1 영역(S1)의 두께차이로 제1 영역(S1)이 제1 확산 방지층(261)의 토폴로지가 완화될 수 있다.
예컨대, 제1 금속층(251)의 저면은 제2 영역(S2)에서 반도체 구조물(270)을 향한 방향으로 볼록할 수 있다. 또는 제1 금속층(2501)의 저면은 제2 영역(S2)에서 제1 개구부(G1)를 향해 볼록(251B)할 수 있다. 이 때, 제1 도전성 접합층(241)은 제1 금속층(251) 하부에서 제1 금속층(251)의 저면과 접할 수 있다. 이에 따라, 제1 도전성 접합층(241)의 상면은 제2 영역(S2)과 수직으로 중첩되는 영역에서 제1 개구부(G1) 또는 반도체 구조물(270)을 향해 볼록(241B)할 수 있다. 이에 대한 설명은 제2 금속층(252)과 제2 도전성 접합층(242)에도 동일하게 적용될 수 있다. 예컨대, 제2 금속층(252)의 상면은 제2 영역(S2)에서 제2 개구부(G2) 또는 반도체 구조물(270)을 향해 볼록할 수 있다. 나아가, 제2 도전성 접합층(242)도 제2 영역(S2)과 수직으로 중첩되는 영역에서 제2 개구부(G2) 또는 반도체 구조물(270)을 향해 볼록할 수 있다.
이에 따라, 실시예에서 제1 금속층의 상면은 제1 금속층의 저면보다 평탄할 수 있다. 이러한 구성에 의하여, 금속층과 도전성 ??ㅂ바층 간의 접합력이 개선되며, 이와 동시에 상술한 바와 같이 도전성 접합층이 반도체 구조물로 이동하는 것도 억제될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 열전 소자의 단면도이다.
도 8을 참조하면, 다른 실시예에 따른 열전 소자(200A)는 기판(210), 기판(210) 상에 배치되는 절연층(220), 절연층(220) 상에 배치되는 전극(230), 전극(230) 상에 배치되는 반도체 구조물(270), 반도체 구조물(270)의 일면(예로, 저면)에 배치되는 확산 방지층(260), 확산 방지층의 일면(예로, 저면)에 배치되는 금속층(250), 금속층(250)과 전극(230) 사이에 배치되는 전도성 접합층(240)을 포함할 수 있다. 이에 따라, 다른 실시예에 따른 열전 소자(200A)의 구성요소에 대한 설명은 이하 후술하는 내용을 제외하고 상술한 내용이 동일하게 적용될 수 있다.
다른 실시예에 따른 열전 소자(200A)는 반도체 구조물(270)의 상면 및 저면 중 어느 하나에 확산 방지층(260)이 배치될 수 있다. 예컨대, 다른 실시예에 따른 열전 소자(200A)에서 확산 방지층(260)은 열전 소자(200A)에서 고온측에 위치할 수 있다. 예컨대, 확산 방지층(260)은 반도체 구조물(270)의 상면에만 배치될 수 있다.
실시예로, 열전 소자(200A)에서 발전을 위한 하부측 온도(예로, 제2 온도)와 상부 측 온도(예로, 제1 온도)가 서로 상이할 수 있다. 예컨대, 제1 온도는 제2 온도보다 고온일 수 있다. 즉, 열전 소자(200A)는 제2 확산 방지층(262)만이 존재할 수 있다.
본 실시예에 따른 열전 소자(200A)에서 실링 부재(미도시됨)에 대한 접촉 대상이 같거나 또는 상이할 수 있다. 예컨대, 실링 부재(미도시됨)는 반도체 구조물(270) 하부에서 제1 전극(231), 제1 도전성 접합층(241) 및 제1 금속층(251) 중 적어도 하나와 접하며, 반도체 구조물(270) 상부에서 제2 전극(232), 제2 도전성 접합층(242), 제2 금속층(252) 및 제2 확산 방지층(262) 중 적어도 하나와 접할 수 있다.
이에 따라, 열전 소자(200A)가 온도 차를 기반으로 발전을 수행함으로써, 제1, 2 도전성 접합층(241, 242)이 제1,2 금속층(251,252)의 외측면을 따라 반도체 구조물(270)로 이동할 수 있다. 특히, 제2 온도보다 고온인 제1 온도에 인접한 제2 기판(212)에 인접한 제2 도전성 접합층(242)의 이동이 저온의 제1 기판(211)에 인접한 제1 도전성 접합층의 이동보다 클 수 있다. 이에, 제2 확산 방지층(262)이 반도체 구조물(270)과 제2 전극(232) 사이에 배치되어, 제2 도전성 접합층(242)이 제2 금속층(252)의 외측면을 따라 이동하는 현상을 억제할 수 있다. 이로써, 실시예에 따른 열전 소자(200A)의 발전 성능이 저하되는 현상이 방지될 수 있다. 뿐만 아니라, 제2 도전성 접합층(242)이 반도체 구조물(270)로 이동함에 따라 제2 도전성 접합층(242) 내에 공극이 형성되는 것이 억제될 수 있다. 이에, 열전 소자(200A)의 구조적 신뢰성이 향상될 수 있다.
도 9는 실시예에 따른 열전 소자에서 제1 외측면 내지 제3 외측면을 설명하는 도면이고, 도 10은 도 9에서 II'로 절단된 단면도이고,
도 9 및 도 10을 참조하면, 실시예에 따른 열전 소자(200)에서, 제1 기판(211)과 제2 기판(212) 사이에 또는 제1 절연층(221)과 제2 절연층(222) 사이에 복수의 전극, 복수의 도전성 접합층, 복수의 금속층, 복수의 확산 방지층 및 복수의 반도체 구조물이 배치될 수 있다.
또한, 실링 부재(290)는 상술한 바와 같이 제1 절연층(221)과 제2 절연층(222) 사이에서 제1 절연층(221)과 제2 절연층(222)의 측면을 따라 배치될 수 있다. 즉, 실링 부재(290)는 전극(230), 도전성 접합층(240), 금속층(250), 확산 방지층(260) 및 반도체 구조물(270)을 둘러쌀 수 있다. 이하 상술한 바와 같이, 구성요소에 대한 설명은 반도체 구조물(270) 하부의 제1 확산 방지층(261), 제1 금속층(251) 및 제1 도전성 접합층(241)을 기준으로 설명한다. 이하에서 제1 확산 방지층(261), 제1 금속층(251) 및 제1 도전성 접합층(241)에 대한 설명은 제2 확산 방지층(262), 제2 금속층(252) 및 제2 도전성 접합층(242)에 적용될 수 있다.
실시예로, 확산 방지층은 최외측에 배치된 제1 외측면(E1)을 포함할 수 있다. 예를 들어, 제1 확산 방지층(261)은 최외측에 배치된 제1 외측면(E1)을 포함할 수 있다. 제1 외측면(E1)은 실링 부재(290)에 최인접하게 배치될 수 있다. 다시 말해, 제1 외측면(E1)과 실링 부재(290) 간의 최단 영역에 확산 방지층이 배치되지 않는다. 또는 제1 외측면(E1)은 복수의 제1 확산 방지층(261)의 중심(예로, 무게 중심)에과 연결한 가상선 상의 최외측에 위치하는 면일 수 있다. 이는 이하 제2 외측면(E2)과 제3 외측면(E3)에도 각각 반도체 구조물(270)과 제1 금속층(251)을 기준으로 동일하게 적용될 수 있다.
실시예에서, 실링 부재(290)는 외측에 배치된 확산 방지층(예로, 제1 확산 방지층)과 접할 수 잇다. 예를 들어, 실링 부재(290)는 제1 확산 방지층과 접하며, 특히 제1 외측면(E1)과 접할 수 있다. 나아가, 실링 부재(290)는 제1 절연층(221) 및 제2 절연층(222)과 접할 수 있다. 이러한 구성에 의하여, 실링 부재(290)는 절연층 및 확산 방지층과 접할 수 있다. 이에 따라, 실링 부재(290)는 최외측에 배치된 제1 확산 방지층(261) 및 제1 절연층과 접할 수 있다. 따라서 제1 확산 방지층(261) 뿐만 아니라 실링 부재(290)도 제1 도전성 접합층(241)의 성분이 제1 확산 방지층(261)의 외측면을 따라 반도체 구조물(270)로 이동하지 않게 한다. 나아가, 수분이 제1 도전성 접합층, 제1 전극으로 침투하는 것을 방지할 수 있다.
또한, 반도체 구조물(270)은 최외측에 배치된 제2 외측면(E2)을 포함할 수 있다. 예를 들어, 제2 외측면(E2)은 실링 부재(290)에 최인접하게 배치될 수 있다. 이에, 제2 외측면(E2)과 실링 부재(290) 간의 최단 영역에 따른 반도체 구조물(270)이 배치되지 않는다.
실시예로, 제2 외측면(E2)과 제1 외측면(E1)은 서로 인접하게 배치될 수 있다. 나아가, 반도체 구조물(270)과 확산 방지층(260)의 외측면이 서로 동일면을 이루는 경우, 제1 외측면(E1)과 제2 외측면(E2)이 서로 동일면을 이룰 수 있다.
또한, 금속층은 최외측에 배치된 제3 외측면(E3)을 포함할 수 있다. 예컨대, 제1 금속층(251)은 실링 부재(290)와 최인접한 면인 제3 외측면(E3)을 가질 수 있다. 제3 외측면(E3)은 실링 부재(290)에 최인접하게 배치되어, 제3 외측면(E3)과 실링 부재(29) 간의 최단 영역에 따른 금속층이 배치되지 않는다.
이에, 제3 외측면(E3)은 제1 외측면(E1) 또는 제2 외측면(E2)과 서로 인접하게 배치될 수 있다. 또한, 반도체 구조물(270), 확산 방지층(260) 및 금속층(250)의 외측면이 서로 동일면을 이루는 경우, 제1 외측면(E1), 제2 외측면(E2) 및 제3 외측면(E3)이 서로 동일면을 이룰 수 잇다.
또한, 복수의 제1 전극(231)의 측면의 일부는 제1 절연층(221) 내에 매립될 수 있다. 이때, 제1 절연층(221) 내에 매립된 복수의 제1 전극(231)의 측면의 높이(H1)는 복수의 제1 전극(231)의 두께(H)의 0.1 내지 1배, 바람직하게는 0.2 내지 0.9배, 더 바람직하게는 0.3 내지 0.8배일 수 있다. 이와 같이, 복수의 제1 전극(231)의 측면의 일부가 제1 절연층(221) 내에 매립되면, 복수의 제1 전극(231)과 제1 절연층(221) 간의 접촉 면적이 넓어지게 되며, 이에 따라 복수의 제1 전극(231)과 제1 절연층(221) 간의 열전달 성능 및 접합 강도가 더욱 높아질 수 있다.
그리고 제1 절연층(221) 내에 매립된 복수의 제1 전극(231)의 측면의 높이(H1)가 복수의 제1 전극(231)의 두께(H)의 0.1배 미만일 경우, 복수의 제1 전극(231)과 제1 절연층(221) 간의 열전달 성능 및 접합 강도를 충분히 얻기 어려울 수 있고, 제1 절연층(221) 내에 매립된 복수의 제1 전극(231)의 측면의 높이(H1)가 복수의 제1 전극(231)의 두께(H)의 1배를 초과할 경우 제1 절연층(221)이 복수의 제1 전극(231) 상으로 올라올 수 있으며, 이에 따라 전기적으로 단락될 가능성이 있다.
더욱 상세하게, 제1 절연층(221)의 제1 전극(231)과 마주보는 면 또는 접촉면(상면)은 제1 리세스(221A) 및 제2 리세스(221B)를 포함하고, 제1 전극(231)은 제1 리세스(221A) 내에 배치될 수 있다. 제2 리세스(221B)는 복수의 제1 전극(231) 사이에서 배치되며, 제2 리세스(221B)에서 제1 절연층(221)의 두께는 각각의 전극 측면에서 중심영역으로 갈수록 감소하여, 꼭지점이 원만한 'V'형상을 가지되, 제1 리세스(221A)의 깊이보다 얕을 수 있다. 따라서, 복수의 제1 전극(231) 사이의 제1 절연층(221)은 두께의 편차를 가지며, 복수의 제1 전극(231)의 측면과 직접 접촉하는 영역에서의 높이(T2)가 가장 높고, 중심영역에서의 높이(T3)는 복수의 제1 전극(231)의 측면과 직접 접촉하는 영역에서의 높이(T2)보다 낮을 수 있다. 즉, 복수의 제1 전극(231) 사이의 제1 절연층(221)의 중심영역 높이(T3)는 복수의 제1 전극(231) 사이의 제1 절연층(221) 내에서 가장 낮을 수 있다. 또한, 복수의 제1 전극(231) 아래의 제1 절연층(221)의 높이(T1)는 복수의 제1 전극(231) 사이의 제1 절연층(221)의 중심영역 높이(T3)보다 더 낮을 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 열전 소자의 단면도이다.
도 11을 참조하면, 또 다른 실시예에 따른 열전 소자(200B)는 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)을 포함할 수 있다. 나아가, 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)에 대한 설명은 이하 설명하는 내용을 제외하고 상술한 내용이 동일하게 적용될 수 있다.
또한, 제1 기판(211)과 제2 기판(212) 사이에 또는 제1 절연층(221)과 제2 절연층(222) 사이에 배치된 복수의 전극, 복수의 도전성 접합층, 복수의 금속층, 복수의 확산 방지층 및 복수의 반도체 구조물을 포함할 수 있다.
또한, 확산 방지층은 최외측에 배치된 제1 외측면(E1)을 포함할 수 있다. 제1 외측면(E1)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 반도체 구조물(270)은 최외측에 배치된 제2 외측면(E2)을 포함할 수 있다. 이에, 제2 외측면(E2)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 금속층은 최외측에 배치된 제3 외측면(E3)을 포함할 수 있다. 그리고 제3 외측면(E3)은 실링 부재(290)에 최인접하게 배치될 수 있다.
본 실시예에서, 실링 부재(290)는 제1 외측면(E1) 및 제3 외측면(E3)과 접할 수 있다. 이에, 실링 부재(290)가 제3 외측면(E3)과 접함으로써, 금속층 예를 들어 제1 금속층(251)이 제1 확산 방지층(261)의 측면을 따라 이동하는 것이 억제될 수 있다. 이러한 구성에 의하여, 최외측에 배치된 제1 도전성 접합층(241)의 일부가 제1 금속층(251)의 측면으로 이동하는 것이 차단될 수 있다. 이에 따라, 제1 도전성 접합층(241)의 이동에 따라 제1 도전성 접합층(241) 내에 공극이 발생하는 현상도 억제될 수 있다. 뿐만 아니라, 제1 도전성 접합층(241)으로의 수분 침투도 억제될 수 잇다. 따라서 실시예에 따른 열전 소자의 신뢰성이 향상될 수 있다.
도 12는 도 11의 일 변형예이다.
일 변형예에 따른 열전 소자(200C)는 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)을 포함할 수 있다. 나아가, 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)에 대한 설명은 이하 설명하는 내용을 제외하고 상술한 내용이 동일하게 적용될 수 있다.
또한, 제1 기판(211)과 제2 기판(212) 사이에 또는 제1 절연층(221)과 제2 절연층(222) 사이에 배치된 복수의 전극, 복수의 도전성 접합층, 복수의 금속층, 복수의 확산 방지층 및 복수의 반도체 구조물을 포함할 수 있다.
또한, 확산 방지층은 최외측에 배치된 제1 외측면(E1)을 포함할 수 있다. 제1 외측면(E1)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 반도체 구조물(270)은 최외측에 배치된 제2 외측면(E2)을 포함할 수 있다. 이에, 제2 외측면(E2)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 금속층은 최외측에 배치된 제3 외측면(E3)을 포함할 수 있다. 그리고 제3 외측면(E3)은 실링 부재(290)에 최인접하게 배치될 수 있다.
본 실시예에서, 실링 부재(290)는 제1 외측면(E1) 및 제2 외측면(E2)과 접할 수 있다. 이에, 실링 부재(290)가 제2 외측면(E3)과 접함으로써, 금속층 예를 들어 제1 금속층(251)이 제1 확산 방지층(261)의 측면을 따라 반도체 구조물(270)로 이동하는 것이 억제될 수 있다.
예를 들어, 실링 부재(290)는 제1 외측면(E1)에서 제2 외측면(E2)으로 연장될 수 있다. 이에, 실링 부재(290)는 제1 외측면(E1)과 인접한 반도체 구조물(270)의 제2 외측면(E2)과 접할 수 있다. 이러한 구성에 의하여, 제1 도전성 접합층(241)의 일부가 제1 금속층(251)의 측면을 따라 이동하더라도 1차적으로 제1 확산 방지층(261)이 이러한 이동을 억제할 수 있다. 나아가, 실링 부재(290)는 제1 도전성 접합층(241)의 일부가 제1 확산 방지층(261)으로 이동하더라도 최종적으로 반도체 구조물(270)로 이동하지 않게 할 수 있다. 따라서 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동하는 현상이 효과적으로 억제될 수 있다. 이로써, 열전 소자의 발전 성능 저하가 억제될 수 있다. 뿐만 아니라, 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동함에 따라 제1 도전성 접합층(241) 내에 공극이 형성되는 것이 억제될 수 있다. 이에, 열전 소자(200)의 구조적 신뢰성이 향상될 수 있다. 뿐만 아니라, 반도체 구조물(270) 로의 수분 침투도 억제될 수 잇다. 따라서 실시예에 따른 열전 소자의 신뢰성이 향상될 수 있다.
도 13은 도 11의 다른 변형예이다.
도 13을 참조하면, 다른 변형예에 따른 열전 소자(200D)는 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)을 포함할 수 있다. 나아가, 제1 기판(211), 제2 기판(212), 제1 절연층(221), 제2 절연층(222), 제1 전극(231), 제2 전극(232), 제1 도전성 접합층(241), 제2 도전성 접합층(242), 제1 금속층(251), 제2 금속층(252), 제1 확산 방지층(261), 제2 확산 방지층(262) 및 반도체 구조물(270)에 대한 설명은 이하 설명하는 내용을 제외하고 상술한 내용이 동일하게 적용될 수 있다.
또한, 제1 기판(211)과 제2 기판(212) 사이에 또는 제1 절연층(221)과 제2 절연층(222) 사이에 배치된 복수의 전극, 복수의 도전성 접합층, 복수의 금속층, 복수의 확산 방지층 및 복수의 반도체 구조물을 포함할 수 있다.
또한, 확산 방지층은 최외측에 배치된 제1 외측면(E1)을 포함할 수 있다. 제1 외측면(E1)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 반도체 구조물(270)은 최외측에 배치된 제2 외측면(E2)을 포함할 수 있다. 이에, 제2 외측면(E2)은 실링 부재(290)에 최인접하게 배치될 수 있다. 또한, 금속층은 최외측에 배치된 제3 외측면(E3)을 포함할 수 있다. 그리고 제3 외측면(E3)은 실링 부재(290)에 최인접하게 배치될 수 있다.
본 실시예에서, 실링 부재(290)는 제1 외측면(E1) 및 제2 외측면(E2)과 접할 수 있다. 이에, 실링 부재(290)가 제2 외측면(E3)과 접함으로써, 금속층 예를 들어 제1 금속층(251)이 제1 확산 방지층(261)의 측면을 따라 반도체 구조물(270)로 이동하는 것이 억제될 수 있다.
예를 들어, 실링 부재(290)는 제1 외측면(E1)에서 제2 외측면(E2) 및 제3 외측면(E3)으로 연장될 수 있다. 이에, 실링 부재(290)는 제1 외측면(E1)과 인접한 반도체 구조물(270)의 제2 외측면(E2) 및 제3 외측면(E3)과 접할 수 있다. 이러한 구성에 의하여, 제1 도전성 접합층(241)의 일부가 제1 금속층(251)의 측면따라 이동하더라도 1차적으로 제2 외측면(E2)과 접하는 실링 부재(290)가 이러한 이동을 억제할 수 있다. 나아가, 실링 부재(290)가 반도체 구조물(270)의 제3 외측면(E3)과 접함으로써, 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동하는 것이 최종적으로 차단될 수 있다. 따라서 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동하는 현상이 용이하게 억제될 수 있다. 뿐만 아니라, 열전 소자의 발전 성능 저하가 억제될 수 있다. 또한, 제1 도전성 접합층(241)이 반도체 구조물(270)로 이동함에 따라 제1 도전성 접합층(241) 내에 공극이 형성되는 것이 억제되어 열전 소자(200)의 구조적 신뢰성이 향상될 수 있다. 나아가, 반도체 구조물(270) 로의 수분 침투도 억제될 수 잇다. 따라서 실시예에 따른 열전 소자의 신뢰성이 향상될 수 있다.
본 발명의 실시예에 따른 열전 소자는 발전용 장치 등에 작용될 수 있다. 즉, 실시예에 따른 열전 소자를 포함한 발전용 장치 또는 다양한 전기 장치도 상술한 내용이 동일하게 적용될 수 있다. 그리고 열원을 효율적으로 수렴하기 위해 복수의 열전 소자 또는 상기 발전용 장치를 배열할 수 있음을 이해해야 한다.
상기에서는 본 발명의 바람직한 일 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 전극;
    상기 전극 상에 배치된 반도체 구조물;
    상기 반도체 구조물의 저면에 배치되고, 개구부를 갖는 확산 방지층;
    상기 확산 방지층의 저면에 배치된 금속층; 및
    상기 금속층과 상기 전극 사이에 배치된 전도성 접합층;을 포함하고,
    상기 금속층의 일부는 상기 확산 방지층의 개구부 내로 연장되어 상기 반도체 구조물과 전기적으로 연결된 열전 소자.
  2. 제1항에 있어서,
    상기 금속층은 상기 확산 방지층과 수직으로 중첩되는 제1 영역, 및 상기 확산 방지층의 개구부와 수직으로 중첩되는 제2 영역을 포함하는 열전 소자.
  3. 제2항에 있어서,
    상기 제2 영역의 두께는 상기 제1 영역의 두께보다 크고,
    상기 제1 영역은 상기 제2 영역을 둘러싸는 열전 소자.
  4. 제1항에 있어서,
    상기 전극, 상기 반도체 구조물, 상기 확산 방지층 및 상기 금속층을 둘러싸는 실링 부재;를 더 포함하는 열전 소자.
  5. 제4항에 있어서,
    상기 전극 하부에 배치되는 기판; 및
    상기 기판과 상기 전극 사이에 배치되는 절연층;을 더 포함하고,
    상기 실링 부재는 상기 절연층과 접하는 열전 소자.
  6. 제4항에 있어서,
    상기 확산 방지층은 복수 개이며 최외측에 배치된 제1 외측면;을 포함하고,
    상기 실링 부재는 상기 제1 외측면과 접하는 열전 소자.
  7. 제6항에 있어서,
    상기 반도체 구조물은 복수 개이며 최외측에 배치된 제2 외측면;을 포함하고,
    상기 실링 부재는 상기 제1 외측면에서 상기 제2 외측면으로 연장된 열전 소자.
  8. 제6항에 있어서,
    상기 금속층은 복수 개이며 최외측에 배치된 제3 외측면;을 포함하고,
    상기 실링 부재는 상기 제1 외측면에서 상기 제3 외측면으로 연장된 열전 소자.
  9. 제1항에 있어서,
    상기 확산 방지층은 금속 또는 절연 재질로 이루어진 열전 소자.
  10. 제5항에 있어서,
    상기 기판은 서로 마주하는 제1 기판과 제2 기판을 포함하고,
    상기 확산 방지층은 상기 반도체 구조물과 상기 제1 기판 사이에 배치되는 제1 확산 방지층; 및 상기 반도체 구조물과 상기 제2 기판 사이에 배치되는 제2 확산 방지층;을 포함하고,
    상기 제1 확산 방지층의 개구부는 상기 제2 확산 방지층의 개구부와 수직으로 중첩되는 열전 소자.
  11. 제1항에 있어서,
    상기 금속층의 상면은 상기 금속층의 저면보다 평탄한 열전 소자.
KR1020200171884A 2020-12-10 2020-12-10 열전 소자 KR20220082219A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200171884A KR20220082219A (ko) 2020-12-10 2020-12-10 열전 소자
US18/256,767 US20240099140A1 (en) 2020-12-10 2021-11-30 Thermoelectric element
PCT/KR2021/017824 WO2022124674A1 (ko) 2020-12-10 2021-11-30 열전 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200171884A KR20220082219A (ko) 2020-12-10 2020-12-10 열전 소자

Publications (1)

Publication Number Publication Date
KR20220082219A true KR20220082219A (ko) 2022-06-17

Family

ID=81973777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200171884A KR20220082219A (ko) 2020-12-10 2020-12-10 열전 소자

Country Status (3)

Country Link
US (1) US20240099140A1 (ko)
KR (1) KR20220082219A (ko)
WO (1) WO2022124674A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967018B2 (ja) * 2007-06-27 2012-07-04 京セラ株式会社 熱電モジュール及びその製造方法
KR101844478B1 (ko) * 2011-06-30 2018-04-02 엘지이노텍 주식회사 지지체를 기반으로 하는 열전소자를 포함하는 열전모듈 및 이의 제조방법
WO2014199541A1 (ja) * 2013-06-11 2014-12-18 パナソニックIpマネジメント株式会社 熱電変換モジュール
JP6022419B2 (ja) * 2013-07-09 2016-11-09 株式会社Kelk 熱電発電モジュール
JP6958173B2 (ja) * 2017-09-26 2021-11-02 三菱マテリアル株式会社 熱電変換セル及び熱電変換モジュール
KR102478827B1 (ko) * 2018-12-11 2022-12-19 엘지이노텍 주식회사 열전모듈

Also Published As

Publication number Publication date
US20240099140A1 (en) 2024-03-21
WO2022124674A1 (ko) 2022-06-16

Similar Documents

Publication Publication Date Title
US20220376158A1 (en) Thermoelectric device
US11716904B2 (en) Thermoelectric module
KR20220010937A (ko) 열전소자
KR20220082219A (ko) 열전 소자
US20240180036A1 (en) Thermoelectric element
KR102690013B1 (ko) 열전모듈
JP2023542708A (ja) 熱電素子
KR20220032284A (ko) 열전 모듈 및 이를 포함하는 발전 장치
KR20210028493A (ko) 열전모듈
US20230309406A1 (en) Thermoelectric element
US11937505B2 (en) Thermoelectric device
KR102624298B1 (ko) 열전소자
KR20220013174A (ko) 열전 소자
KR102693401B1 (ko) 열전모듈
KR102431262B1 (ko) 열전소자
KR102652911B1 (ko) 열전장치
KR102693402B1 (ko) 발전 장치
KR102448420B1 (ko) 열전 소자
KR20230116358A (ko) 열전장치
KR20210119798A (ko) 발전장치
KR20220038956A (ko) 열전소자
KR20220037668A (ko) 열전소자
KR20220030601A (ko) 열전소자

Legal Events

Date Code Title Description
A201 Request for examination