KR20220079668A

KR20220079668A - 전압 조정 장치, 칩, 전원 및 전자 기기

Info

Publication number: KR20220079668A
Application number: KR1020227016047A
Authority: KR
Inventors: 닝 진
Original assignee: 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date: 2020-05-29
Filing date: 2021-04-29
Publication date: 2022-06-13
Also published as: KR102674839B1; JP7479515B2; US20230163686A1; WO2021238571A1; EP4134778A1; EP4134778A4; JP2023526338A; CN111596716A

Abstract

전압 조정 장치, 칩, 전원 및 전자 기기에 있어서, 상기 장치는 입력 전압을 수신하는 데에 사용되는 전압 입력 모듈(10); 전압 입력 모듈(10)에 전기적으로 연결되어, 입력 전압, 및 입력 전압과 인접한 이전 시각의 입력 전압 사이의 변화량에 따라 조정 전류를 결정하는 데에 사용되는 전류 결정 모듈(20); 전류 결정 모듈(20)에 전기적으로 연결되어, 조정 전류에 따라 제어 신호를 출력하는 데에 사용되는 제어 모듈(30); 전압 입력 모듈(10), 전류 결정 모듈(20) 및 제어 모듈(30)에 전기적으로 연결되어, 제어 신호 및 입력 전압에 따라 목표 전압을 출력하는 데에 사용되는 전압 출력 모듈(40)을 포함한다. 상기 전압 조정 장치에 따르면, 안정적인 목표 전압을 출력할 수 있고, 입력 전압의 변화에 대해 신속하게 응답할 수 있으며, 신뢰성 있고 안정적인 특성을 갖는다.

Description

전압 조정 장치, 칩, 전원 및 전자 기기

본 발명은 집적 회로 분야에 관한 것으로, 특히 전압 조정 장치, 칩, 전원 및 전자 기기에 관한 것이다.

AMOLED(Active-matrix organic light-emitting diode, 능동형 유기 발광 다이오드)의 전원 드라이브 관리 칩에 있어서는, 입력 전원이 일정한 시간 단위로 간섭을 받아, 10 μs 내에 500 mV씩 위 또는 아래로 점프하고, 또한 500 mV의 점프가 최소 500 μs 동안 지속되어야 한다는 TDMA(Time division multiple access, 시분할 다중 접속) 테스트 요구가 있다. 이러한 간섭이 발생하면 DC-DC의 Boost 아키텍처의 출력에 반드시 오버슈트(overshoot) 또는 언더슈트(undershoot)가 있는데, 이러한 외란은 200 mA 이내의 부하에서 20 mV 미만, 1 A 이내의 부하에서 60 mV 미만이어야 한다.

그러나, 관련 기술에서 입력 전원에 외란이 발생하는 경우, 변화를 신속하게 추적할 수 없어, 종종 출력 전압의 오버슈트 및 언더슈트와 같은 외란으로 이어져, 출력 전압이 불안정하게 된다.

이러한 점을 감안하여, 본 발명은 전압 조정 장치를 제공한다. 상기 장치는,

입력 전압을 수신하는 데에 사용되는 전압 입력 모듈;

상기 전압 입력 모듈에 전기적으로 연결되어, 상기 입력 전압, 및 상기 입력 전압과 인접한 이전 시각의 입력 전압 사이의 변화량에 따라 조정 전류를 결정하는 데에 사용되는 전류 결정 모듈;

상기 전류 결정 모듈에 전기적으로 연결되어, 상기 조정 전류에 따라 제어 신호를 출력하는 데에 사용되는 제어 모듈; 및

상기 전압 입력 모듈, 상기 전류 결정 모듈 및 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호 및 상기 입력 전압에 따라 목표 전압을 출력하는 데에 사용되는 전압 출력 모듈을 포함한다.

가능한 실시형태에서, 상기 조정 전류는 제1 조정 전류를 포함하고, 상기 전류 결정 모듈은 제1 결정 유닛을 포함하며, 상기 제1 결정 유닛은 상기 제1 조정 전류를 결정하는 데에 사용되고,

상기 제1 결정 유닛은 제1 연산 증폭기, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제1 저항을 포함하되,

상기 제1 연산 증폭기의 포지티브 입력단은 상기 입력 전압을 수신하는 데에 사용되고, 상기 제1 연산 증폭기의 네거티브 입력단은 상기 제1 트랜지스터의 소스 및 상기 제1 저항의 제1 단에 전기적으로 연결되며, 상기 제1 연산 증폭기의 출력단은 상기 제1 트랜지스터의 게이트에 전기적으로 연결되고, 상기 제1 저항의 제2 단은 접지되며,

상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 소스, 상기 제2 트랜지스터의 게이트 및 상기 제3 트랜지스터의 게이트에 전기적으로 연결되고,

상기 제2 트랜지스터의 드레인 및 상기 제3 트랜지스터의 드레인은 전원 전압을 수신하는 데에 사용되고,

상기 제3 트랜지스터의 소스는 상기 제4 트랜지스터의 소스, 상기 제4 트랜지스터의 게이트 및 상기 제5 트랜지스터의 게이트에 전기적으로 연결되고,

상기 제4 트랜지스터의 소스 및 상기 제5 트랜지스터의 소스는 접지되고,

상기 제5 트랜지스터의 드레인은 상기 제1 조정 전류를 출력하는 데에 사용된다.

가능한 실시형태에서, 상기 조정 전류는 제2 조정 전류를 포함하고, 상기 전류 결정 모듈은 제2 결정 유닛을 포함하며, 상기 제2 결정 유닛은 상기 제2 조정 전류를 결정하는 데에 사용되고, 상기 제2 결정 유닛은 전류 검출 서브 유닛, 곱셈 서브 유닛, 전류 결정 서브 유닛을 포함하되,

상기 전류 검출 서브 유닛은 상기 전압 출력 모듈에 전기적으로 연결되어, 부하 전류를 검출하고, 또한 상기 부하 전류에 따라 검출 전압을 얻는 데에 사용되며;

상기 곱셈 서브 유닛은 상기 전압 출력 모듈 및 상기 전압 입력 모듈에 전기적으로 연결되어, 상기 입력 전압 및 상기 검출 전압에 대해 곱셈 연산을 수행하여 중간 전압을 얻는 데에 사용되고;

상기 전류 결정 서브 유닛은 상기 곱셈 서브 유닛에 전기적으로 연결되어, 상기 중간 전압에 따라 상기 제2 조정 전류를 결정하는 데에 사용된다.

가능한 실시형태에서, 상기 전류 검출 서브 유닛은 제6 트랜지스터, 제7 트랜지스터, 제2 연산 증폭기, 제2 저항, 제1 커패시터를 포함하되,

상기 제6 트랜지스터의 게이트는 상기 제어 신호를 수신하는 데에 사용되고, 상기 제6 트랜지스터의 드레인은 상기 전압 입력 모듈에 전기적으로 연결되며, 상기 제6 트랜지스터의 소스는 상기 제2 연산 증폭기의 포지티브 입력단, 상기 제7 트랜지스터의 드레인에 전기적으로 연결되고,

상기 제2 연산 증폭기의 네거티브 입력단은 상기 전압 출력 모듈에 전기적으로 연결되고, 상기 제2 연산 증폭기의 출력단은 상기 제7 트랜지스터의 게이트에 전기적으로 연결되며, 상기 제7 트랜지스터의 소스는 상기 제2 저항의 제1 단 및 상기 제1 커패시터의 제1 단에 전기적으로 연결되고,

상기 제2 저항의 제2 단 및 상기 제1 커패시터의 제2 단은 접지되고,

상기 제2 저항의 제1 단은 상기 검출 전압을 출력하는 데에 사용된다.

가능한 실시형태에서, 상기 전압 출력 모듈은 제8 트랜지스터, 제9 트랜지스터, 제10 트랜지스터, 제11 트랜지스터, 제3 연산 증폭기, 제3 저항, 제4 저항, 제2 커패시터를 포함하되,

상기 제8 트랜지스터의 게이트는 상기 제6 트랜지스터의 게이트, 상기 제10 트랜지스터의 게이트 및 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고,

상기 제8 트랜지스터의 드레인은 상기 제9 트랜지스터의 드레인, 상기 제6 트랜지스터의 드레인, 상기 제10 트랜지스터의 드레인 및 상기 전압 입력 모듈에 전기적으로 연결되며,

상기 제8 트랜지스터의 소스는 상기 제3 연산 증폭기의 네거티브 입력단, 상기 제2 연산 증폭기의 네거티브 입력단, 상기 제3 저항의 제1 단 및 상기 제2 커패시터의 제1 단에 전기적으로 연결되고, 상기 제3 저항의 제2 단은 상기 제어 모듈 및 상기 제4 저항의 제1 단에 전기적으로 연결되며, 상기 제4 저항의 제2 단은 접지되고, 상기 제2 커패시터의 제2 단은 접지되며,

상기 제9 트랜지스터의 게이트는 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고, 상기 제9 트랜지스터의 소스는 접지되며,

상기 제3 연산 증폭기의 포지티브 입력단은 상기 제10 트랜지스터의 소스 및 상기 제11 트랜지스터의 드레인에 전기적으로 연결되고, 상기 제3 연산 증폭기의 출력단은 상기 제11 트랜지스터의 게이트에 전기적으로 연결되며,

상기 제11 트랜지스터의 소스는 상기 전류 결정 모듈 및 상기 제어 모듈에 전기적으로 연결되고,

상기 제3 저항의 제1 단은 상기 목표 전압을 출력하는 데에 사용된다.

가능한 실시형태에서, 상기 전압 입력 모듈은 입력 커패시터, 입력 인덕터를 포함하되,

상기 입력 커패시터의 제1 단은 상기 입력 인덕터의 제1 단에 전기적으로 연결되어, 상기 입력 전압을 수신하는 데에 사용되고, 상기 입력 커패시터의 제2 단은 접지되며,

상기 입력 인덕터의 제2 단은 상기 제9 트랜지스터의 드레인, 상기 제8 트랜지스터의 드레인, 상기 제6 트랜지스터의 드레인, 상기 제10 트랜지스터의 드레인에 전기적으로 연결된다.

본 발명의 일 양태에 따르면, 상기 전압 조정 장치를 포함하는 칩을 제공한다.

본 발명의 일 양태에 따르면, 상기 칩을 포함하는 전원을 제공한다.

본 발명의 일 양태에 따르면, 상기 전원을 포함하는 전자 기기를 제공한다.

가능한 실시형태에서, 상기 전자 기기는 디스플레이, 스마트폰 또는 휴대용 기기를 포함한다.

이상의 장치를 통해, 본 발명의 실시예는 전류 결정 모듈을 이용하여 상기 입력 전압, 및 상기 입력 전압과 인접한 이전 시각의 입력 전압 사이의 변화량에 따라 조정 전류를 결정하고, 입력 전압이 변화하면, 전류 결정 모듈은 신속하게 응답하여 조정 전류를 제어 모듈에 출력하여 제어 신호를 생성하도록 할 수 있으며, 전압 출력 모듈은 제어 신호에 따라 과도한 오버슈트 및 언더슈트 현상이 없이 안정적인 목표 전압을 출력할 수 있다. 본 발명에 의해 제공되는 전압 조정 장치에 따르면, 안정적인 목표 전압을 출력할 수 있고, 입력 전압의 변화에 대해 신속하게 응답할 수 있으며, 신뢰성 있고 안정적인 특성을 갖는다.

본 발명의 다른 특징 및 양태는 도면을 참조하여 예시적인 실시예에 대한 이하의 상세한 설명에 의해 명백해질 것이다.

명세서에 포함되어 명세서의 일부분을 구성하는 도면은 명세서와 함께 본 발명의 예시적인 실시예, 특징 및 양태를 나타내고, 본 발명의 원리를 해석하는 데에 사용된다.
도 1은 본 발명의 일 실시형태에 따른 전압 조정 장치의 모식도를 나타낸다.
도 2는 본 발명의 일 실시형태에 따른 전압 조정 장치의 모식도를 나타낸다.
도 3은 본 발명의 일 실시형태에 따른 제1 결정 유닛의 모식도를 나타낸다.
도 4는 관련 기술의 DC-DC 아키텍처에서 전압 변화 모식도를 나타낸다.
도 5는 본 발명의 일 실시형태에 따른 전압 조정 장치에서 전압 변화 모식도를 나타낸다.
도 6은 제2 결정 유닛을 사용하지 않은 전압 조정 장치에서 전압 변화 모식도를 나타낸다.
도 7은 제2 결정 유닛을 사용한 전압 조정 장치에서 전압 변화 모식도를 나타낸다.

이하, 도면을 참조하여 본 발명의 다양한 예시적인 실시예, 특징 및 양태를 상세하게 설명한다. 도면에서 동일한 참조 부호는 기능이 동일하거나 유사한 구성 요소를 나타낸다. 도면에서 실시예의 다양한 양태를 도시하였지만, 도면은 달리 특별히 명시되지 않은 한 반드시 비율에 따라 그려지는 것은 아니다.

여기서 사용된 용어 "예시적인"은 "예, 실시예로 사용되거나 설명적인" 것을 의미한다. 여기서 "예시적인"으로서 설명되는 임의의 실시예는 다른 실시예보다 우수하거나 좋은 것으로 해석되어서는 아니된다.

이 밖에, 본 발명을 더 잘 설명하기 위해, 아래의 구체적인 실시형태에서 많은 구체적인 세부사항을 제공하였다. 당업자는 특정한 구체적 세부사항들 없이도 본 발명을 실시할 수 있음을 이해해야 한다. 일부 구현예에서, 당업자에게 잘 알려진 방법, 수단, 구성 요소 및 회로는 본 발명의 요지를 뚜렷하게 나타내기 위해 상세하게 설명하지 않는다.

도 1을 참조하면, 도 1은 본 발명의 일 실시형태에 따른 전압 조정 장치의 모식도를 나타낸다.

도 1에 도시된 바와 같이, 상기 장치는,

입력 전압을 수신하는 데에 사용되는 전압 입력 모듈(10);

상기 전압 입력 모듈(10)에 전기적으로 연결되어, 상기 입력 전압, 및 상기 입력 전압과 인접한 이전 시각의 입력 전압 사이의 변화량에 따라 조정 전류를 결정하는 데에 사용되는 전류 결정 모듈(20);

상기 전류 결정 모듈(20)에 전기적으로 연결되어, 상기 조정 전류에 따라 제어 신호를 출력하는 데에 사용되는 제어 모듈(30); 및

상기 전압 입력 모듈(10), 상기 전류 결정 모듈(20) 및 상기 제어 모듈(30)에 전기적으로 연결되어, 상기 제어 신호 및 상기 입력 전압에 따라 목표 전압을 출력하는 데에 사용되는 전압 출력 모듈(40)을 포함한다.

본 발명에 의해 제공되는 전압 조정 장치는 DC-DC 변환 회로(직류-직류 변환 회로)를 포함할 수 있고, 입력된 직류 전압에 따라 안정적이고 신뢰성 있는 목표 전압을 출력할 수 있다.

도 2를 참조하면, 도 2는 본 발명의 일 실시형태에 따른 전압 조정 장치의 모식도를 나타낸다.

가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 조정 전류는 제1 조정 전류 Isink1을 포함할 수 있고, 상기 전류 결정 모듈(20)은 제1 결정 유닛(210)을 포함할 수 있으며, 상기 제1 결정 유닛(210)은 상기 제1 조정 전류를 결정하는 데에 사용된다.

도 3과 함께 참조하면, 도 3은 본 발명의 일 실시형태에 따른 제1 결정 유닛의 모식도를 나타낸다.

가능한 실시형태에서, 도 3에 도시된 바와 같이, 상기 제1 결정 유닛은 제1 연산 증폭기 OP1, 제1 트랜지스터 Q1, 제2 트랜지스터 Q2, 제3 트랜지스터 Q3, 제4 트랜지스터 Q4, 제5 트랜지스터 Q5, 제1 저항 R1을 포함할 수 있되, 여기서,

상기 제1 연산 증폭기 OP1의 포지티브 입력단은 상기 입력 전압 Vin을 수신하는 데에 사용되고, 상기 제1 연산 증폭기 OP1의 네거티브 입력단은 상기 제1 트랜지스터 Q1의 소스 및 상기 제1 저항의 제1 단에 전기적으로 연결되며, 상기 제1 연산 증폭기 OP1의 출력단은 상기 제1 트랜지스터 Q1의 게이트에 전기적으로 연결되고, 상기 제1 저항 R1의 제2 단은 접지되며,

상기 제1 트랜지스터 Q1의 드레인은 상기 제2 트랜지스터 Q2의 소스, 상기 제2 트랜지스터 Q2의 게이트 및 상기 제3 트랜지스터 Q3의 게이트에 전기적으로 연결되고,

상기 제2 트랜지스터 Q2의 드레인 및 상기 제3 트랜지스터 Q3의 드레인은 전원 전압 Vdd를 수신하는 데에 사용되며,

상기 제3 트랜지스터 Q3의 소스는 상기 제4 트랜지스터 Q4의 소스, 상기 제4 트랜지스터 Q4의 게이트 및 상기 제5 트랜지스터 Q5의 게이트에 전기적으로 연결되고,

상기 제4 트랜지스터 Q4의 소스 및 상기 제5 트랜지스터 Q5의 소스는 접지되며,

상기 제5 트랜지스터 Q5의 드레인은 상기 제1 조정 전류 Isink1을 출력하는 데에 사용된다.

이상의 장치를 통해, 본 발명의 실시예에서는 제1 결정 유닛이 입력 전압의 변화에 응답하여, 제1 조정 전류 Isink1을 결정해서, 입력 전압의 변화에 대하여 보상을 수행하여 제어 신호를 생성하도록 함으로써, 출력 전압이 안정되도록 하여, 입력 전압이 변화할 때 출력 전압의 변동성을 감소시킬 수 있다.

일 예시에서, Vin이 △Vin의 변수를 변화시키고 Vin이 제1 결정 유닛에 입력될 경우, 제1 결정 유닛을 통해 제1 조정 전류 Isink1의 변화 △Isink1＝gm1*△Vin을 결정할 수 있다. 여기서, gm1은 사전 결정에 따른 조정 파라미터를 나타내고, Vin은 입력 전압을 나타내며, "*"는 곱셈 연산을 나타낸다.

이로써, 제1 조정 전류가 제어 모듈에 입력될 경우, 제어 모듈은 제1 조정 전류를 이용하여 입력 전압의 변화를 보상하여 제어 신호를 생성해서, 출력 전압의 크기를 적응적으로 조정하도록 함으로써, 출력 전압 변화의 변동이 작도록 할 수 있다.

설명해야 할 것은, 본 발명의 실시예는 gm1의 구체적인 크기를 한정하지 않으며, 당업자는 필요에 따라 시뮬레이션 방식을 통해 결정할 수 있다.

도 2를 계속 참조하면, 가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 조정 전류는 제2 조정 전류 Isink2를 더 포함할 수 있고, 상기 전류 결정 모듈(2)은 제2 결정 유닛을 더 포함할 수 있으며, 상기 제2 결정 유닛은 상기 제2 조정 전류를 결정하는 데에 사용되고, 상기 제2 결정 유닛은 전류 검출 서브 유닛(220), 곱셈 서브 유닛(230), 전류 결정 서브 유닛(240)을 포함할 수 있되, 여기서,

상기 전류 검출 서브 유닛(220)은 상기 전압 출력 모듈에 연결되어, 부하 전류를 검출하고, 또한 상기 부하 전류에 따라 검출 전압 Vctrl을 얻으며;

상기 곱셈 서브 유닛(230)은 상기 전압 출력 모듈 및 상기 전압 입력 모듈에 전기적으로 연결되어, 상기 입력 전압 Vin 및 상기 검출 전압 Vctrl에 대해 곱셈 연산을 수행하여 중간 전압을 얻는 데에 사용되고;

상기 전류 결정 서브 유닛(240)은 상기 곱셈 서브 유닛(230)에 전기적으로 연결되어, 상기 중간 전압에 따라 상기 제2 조정 전류 Isink2를 결정하는 데에 사용된다.

이상의 장치를 통해, 본 발명의 실시예에서는 입력 전압의 변화에 응답하여, 제어 신호에 대하여 제어를 수행해서 출력 전압이 안정되도록 할 수 있고, 또한 전류 검출 서브 유닛을 결합하여 부하 전류를 검출하여 얻은 검출 전압 및 입력 전압을 통해 제어 신호에 대하여 제어를 수행함으로써, 상이한 부하 조건들 모두에서 전압의 안정적인 출력을 구현할 수 있다.

가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 전류 검출 서브 유닛(220)은 제6 트랜지스터 Q6, 제7 트랜지스터 Q7, 제2 연산 증폭기 OP2, 제2 저항 R2, 제1 커패시터 C1을 포함할 수 있되, 여기서,

상기 제6 트랜지스터 Q6의 게이트는 상기 제어 신호를 수신하는 데에 사용되고, 상기 제6 트랜지스터 Q6의 드레인은 상기 전압 입력 모듈에 전기적으로 연결되며, 상기 제6 트랜지스터 Q6의 소스는 상기 제2 연산 증폭기 OP2의 포지티브 입력단, 상기 제7 트랜지스터 Q7의 드레인에 전기적으로 연결되고,

상기 제2 연산 증폭기 OP2의 네거티브 입력단은 상기 전압 출력 모듈에 전기적으로 연결되며, 상기 제2 연산 증폭기 OP2의 출력단은 상기 제7 트랜지스터 Q7의 게이트에 전기적으로 연결되고, 상기 제7 트랜지스터 Q7의 소스는 상기 제2 저항 R2의 제1 단 및 상기 제1 커패시터 C1의 제1 단에 전기적으로 연결되며,

상기 제2 저항 R2의 제2 단 및 상기 제1 커패시터 C1의 제2 단은 접지되고,

상기 제2 저항 R2의 제1 단은 상기 검출 전압 Vctrl을 출력하는 데에 사용된다.

이상의 장치를 통해, 본 발명의 실시예에서는 전류 검출 서브 유닛이 부하 전류에 대한 검출을 실현하고, 또한 검출하여 얻은 부하 전류에 따라 검출 전압을 결정하며, 또한 검출 전압에 따라 제2 조정 전류를 결정할 수 있음으로써, 부하단의 변화에 대하여 보상을 수행하여, 상이한 부하 조건에 기반하여 제어 신호에 대한 제어를 실현하도록 할 수 있다.

일 예시에서, 검출에서, 전류 검출 서브 유닛은 제8 트랜지스터의 전류를 (1-D)T*IL에서 평균화 처리하여 검출 전압 Vtrcl＝(1-D)T*IL*R을 얻을 수 있다. 여기서, D는 듀티 사이클을 나타내고, T는 클록 주기를 나타내며, IL은 입력 인덕터 L의 인덕턴스를 나타내고, R은 제2 저항 R2의 저항값을 나타낸다.

전류 검출 서브 유닛은 부하 전류의 수치를 검출 전압 Vctrl＝α*Id로 변환할 수 있다. 여기서, α는 기설정 파라미터를 나타내고, Id는 부하 전류를 나타낸다.

일 예시에서, 곱셈 서브 유닛은 아날로그 곱셈기(Analog Multiple)를 포함할 수 있다. 본 발명의 실시예는 곱셈기의 실시형태를 한정하지 않으며, 당업자는 필요에 따라 전용 하드웨어 회로를 통해 구현하거나 기존의 아날로그 곱셈기를 사용하여 구현할 수 있다.

곱셈 서브 유닛에 의해 출력된 중간 전압 Vmul＝β*Vctrl*Vin＝α*β*Id*Vin에서, β는 기설정 곱셈 파라미터를 나타낸다.

일 예시에서, 전류 결정 서브 유닛(240)은 제2 조정 전류 Isink2＝gm2*Vmul＝gm2*α*β*Id*Vin을 출력한다. 여기서, gm2는 전류 결정 서브 유닛의 기설정 파라미터를 나타낸다.

일 예시에서, 전류 결정 모듈(20)에 의해 출력된 조정 전류의 변화는 △Isink＝△Isink1+△Isink2＝gm1*△Vin+gm2*α*β*Id*Vin＝(gm1+gm2*α*β*Id)*Vin으로 나타낼 수 있다.

여기서, 전류 결정 서브 유닛(240)의 실시형태는 제1 결정 유닛(210)의 실시형태를 참조할 수 있으므로, 더 이상 설명하지 않는다.

이상의 장치를 통해, 본 발명의 실시예에서는 입력 전압에 대해 신속하게 응답할 수 있고, 상이한 부하에 대해 보상을 제공할 수 있으므로, 상기 장치는 다양한 부하에 적응되어 환경 적응성을 증가시킬 수 있다.

가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 전압 출력 모듈(40)은 제8 트랜지스터 Q8, 제9 트랜지스터 Q9, 제10 트랜지스터 Q10, 제11 트랜지스터 Q11, 제3 연산 증폭기 OP3, 제3 저항 R3, 제4 저항 R4, 제2 커패시터 C2를 포함할 수 있되, 여기서,

상기 제8 트랜지스터 Q8의 게이트는 상기 제6 트랜지스터 Q6의 게이트, 상기 제10 트랜지스터 Q10의 게이트 및 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고,

상기 제8 트랜지스터 Q8의 드레인은 상기 제9 트랜지스터 Q9의 드레인, 상기 제6 트랜지스터 Q6의 드레인, 상기 제10 트랜지스터 Q10의 드레인 및 상기 전압 입력 모듈에 전기적으로 연결되며,

상기 제8 트랜지스터 Q8의 소스는 상기 제3 연산 증폭기 OP3의 네거티브 입력단, 상기 제2 연산 증폭기 OP2의 네거티브 입력단, 상기 제3 저항 R3의 제1 단 및 상기 제2 커패시터 C2의 제1 단에 전기적으로 연결되고, 상기 제3 저항 R3의 제2 단은 상기 제어 모듈 및 상기 제4 저항 R4의 제1 단에 전기적으로 연결되며, 상기 제4 저항 R4의 제2 단은 접지되고, 상기 제2 커패시터 C2의 제2 단은 접지되며, 상기 제9 트랜지스터 Q9의 게이트는 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고, 상기 제9 트랜지스터 Q9의 소스는 접지되며,

상기 제3 연산 증폭기 OP3의 포지티브 입력단은 상기 제10 트랜지스터 Q10의 소스 및 상기 제11 트랜지스터 Q11의 드레인에 전기적으로 연결되고, 상기 제3 연산 증폭기 OP3의 출력단은 상기 제11 트랜지스터 Q11의 게이트에 전기적으로 연결되며,

상기 제11 트랜지스터 Q11의 소스는 상기 전류 결정 모듈 및 상기 제어 모듈에 전기적으로 연결되고,

상기 제3 저항 R3의 제1 단은 상기 목표 전압을 출력하는 데에 사용된다.

이상의 장치를 통해, 본 발명의 실시예의 전압 출력 모듈은 제어 신호 및 입력 모듈에 의해 입력된 입력 전압에 따라 전압을 출력하여 안정적인 목표 전압을 출력할 수 있다.

가능한 실시형태에서, 하기와 같은 공식에 따라 목표 전압을 얻을 수 있다.

Vout＝Vin/(1-D), 여기서, D는 제어 신호의 듀티 사이클을 나타낼 수 있다.

따라서, 제어 신호의 듀티 사이클을 조정함으로써, 본 발명은 입력 전압의 변화에 신속하게 응답하여 필요한 목표 출력 전압을 출력할 수 있다.

아래에서는, 전압 입력 모듈(10)의 가능한 실시형태를 설명한다. 아래의 설명은 예시적일 뿐 본 발명을 제한하는 것으로 간주되어서는 아니됨을 이해해야 한다.

가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 전압 입력 모듈(10)은 입력 커패시터 Cin, 입력 인덕터 L을 포함할 수 있되, 여기서,

상기 입력 커패시터 Cin의 제1 단은 상기 입력 인덕터 L의 제1 단에 전기적으로 연결되어, 상기 입력 전압을 수신하는 데에 사용되고, 상기 입력 커패시터 Cin의 제2 단은 접지되며,

상기 입력 인덕터 L의 제2 단은 상기 제9 트랜지스터 Q9의 드레인, 상기 제8 트랜지스터 Q8의 드레인, 상기 제6 트랜지스터 Q6의 드레인, 상기 제10 트랜지스터 Q10의 드레인에 전기적으로 연결된다.

설명해야 할 것은, 본 발명은 입력 커패시터를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않음을 이해해야 하고, 다른 실시형태에서, 입력 커패시터는 복수의 커패시터로 구성된 입력 커패시터 네트워크로 대체될 수 있으며, 입력 커패시터 네트워크는 복수의 커패시터를 포함할 수 있고, 본 발명은 이들의 연결 관계 및 개수를 제한하지 않는다.

가능한 실시형태에서, 입력 인덕터 L은 복수의 인덕터로 설치되거나 대체될 수 있고, 복수의 인덕터의 연결 방식은 직렬, 병렬 또는 이들의 조합일 수 있으며, 본 발명은 입력 인덕터 L에 포함된 인덕터의 개수, 연결 관계를 한정하지 않는다.

아래에서는, 제어 모듈(30)의 가능한 실시형태를 설명한다. 아래의 설명은 예시적일 뿐 본 발명을 제한하는 것으로 간주되어서는 아니됨을 이해해야 한다.

가능한 실시형태에서, 도 2에 도시된 바와 같이, 상기 제어 모듈(30)은 오차 증폭기 gm, 참조 저항 Rea, 참조 커패시터 Cea, 비교기 CMP, 발진기(Oscillator), 플립플롭, 펄스 폭 변조 PWM 제어기(PWM Control Driver, PWM 제어기), 전류 소스 Iramp, 리셋 스위치 Vreset, 커패시터 Cramp, 샘플링 저항 Rramp를 포함할 수 있되, 여기서,

상기 오차 증폭기 gm의 양극단은 상기 제3 저항과 제4 저항 사이에 전기적으로 연결되어, 상기 전압 출력 모듈(40)의 피드백 전압 신호 Vfb를 출력하는 데에 사용되고, 음극단은 참조 전압 Vref를 출력하는 데에 사용되며, 출력단은 상기 참조 저항 Rea의 제1 단 및 상기 비교기 CMP의 음극단에 전기적으로 연결되고;

상기 참조 저항 Rea의 제2 단은 상기 참조 커패시터 Cea의 제1 단에 전기적으로 연결되며, 상기 참조 커패시터 Cea의 제2 단은 접지되고;

상기 비교기 CMP의 양극단은 전류 소스 Iramp, 커패시터 Cramp의 제1 단, 리셋 스위치 의 제1 단에 전기적으로 연결되어, 비교 전압 Vramp를 입력하는 데에 사용되고, 상기 비교기 CMP의 출력단은 상기 플립플롭의 제1 단 R에 전기적으로 연결되며;

전류 결정 모듈의 출력단은 리셋 스위치 의 제2 단, 커패시터 Cramp의 제2 단 및 샘플링 저항 Rramp의 제1 단에 전기적으로 연결되어, 제1 조정 전류 Isink1 및/또는 제2 조정 전류 Isink2를 출력하고, 샘플링 저항 Rramp의 제2 단은 접지되며;

상기 플립플롭의 제2 단 S는 상기 발진기의 출력단에 전기적으로 연결되어, 상기 발진기에 의해 출력된 클록 신호 CLK를 수신하는 데에 사용되고, 상기 플립플롭의 출력단 Q는 상기 PWM 제어기의 입력단에 전기적으로 연결되며;

상기 PWM 제어기의 제1 출력단은 제9 트랜지스터의 게이트에 전기적으로 연결되고, 제2 출력단은 상기 제8 트랜지스터의 게이트, 제10 트랜지스터의 게이트, 제6 트랜지스터의 게이트에 전기적으로 연결된다.

가능한 실시형태에서, 상기 플립플롭은 다음과 같이 구성될 수 있다.

제1 단 R의 입력이 하이 레벨(1)일 경우, 출력단 Q의 출력은 1이고;

제2 단 S의 입력이 하이 레벨일 경우, 출력단 Q의 출력은 0이다.

가능한 실시형태에서, 상기 PWM 제어기는 다음과 같이 구성될 수 있다.

입력단의 입력이 1일 경우, 출력은 1이고;

입력단의 입력이 0일 경우, 출력은 0이다.

본 발명의 실시예에서, 전압 결정 모듈은 제1 결정 유닛 및/또는 제2 결정 유닛을 포함할 수 있다.

전압 결정 모듈이 제1 결정 유닛을 포함할 경우, 가능한 실시형태에서, 입력 전압이 증가될 경우, 예를 들어, Vin이 △Vin의 변수를 변화시키고 Vin이 제1 결정 유닛에 입력될 경우, 제1 결정 유닛을 통해 제1 조정 전류 Isink1의 변화가 △Isink1＝gm1*△Vin인 것으로 결정할 수 있음으로써, Vramp의 초기 레벨이 gm1*△Vin*Rramp의 성분을 변화시키는데, 이러한 변화로 Vea의 출력이 최대한 변화하지 않도록 보장하고, Vref가 변하지 않고 유지될 경우, Vfb 변화량이 작음, 즉 △Vout의 변화가 작음을 의미하므로, 출력 전압의 변동을 감소시키고, 이러한 방식을 통해, 전압 출력 모듈(40)은 안정적인 목표 전압을 출력할 수 있다.

도 4를 참조하면, 도 4는 관련 기술의 DC-DC 아키텍처에서 전압 변화 모식도를 나타낸다.

도 5를 참조하면, 도 5는 본 발명의 일 실시형태에 따른 전압 조정 장치에서 전압 변화 모식도를 나타낸다.

도 4에 도시된 바와 같이, 관련 기술에서 입력 전압 Vin가 변화할 경우, 전압 출력 Vout의 변화는 오차 증폭기 gm에 작용하여 Vea에 영향을 미칠 수 있고, Vea의 변화가 클수록, 새로운 듀티 사이클 D는 루프를 통해 더 천천히 조절되므로, 입력 전압이 위 또는 아래로 점프함에 따라 출력되는 출력 전압은 매우 크며, 이러한 경우 출력 전압 Vout의 피크 대 피크 값은 130 mV에 도달할 수 있다.

도 5에 도시된 바와 같이, 본 발명의 실시예에서는 제1 결정 유닛을 통해 제1 조정 전류를 결정하여 제어 모듈을 제어함으로써, 출력 전압의 변동을 크게 감소시킬 수 있고, 출력 전압의 피크 대 피크 값은 30 mV에 불과하다.

이 해결수단은 입력 전압의 변화에 잘 응답할 수 있어 출력 전압의 변화의 피크 대 피크 값 Vpp가 130 mV에서 30 mV로 감소함을 알 수 있다.

부하의 변화에 적응하기 위해, 본 발명의 실시예의 전류 결정 모듈은 제2 결정 유닛을 더 포함할 수 있고, 제1 결정 유닛에 의해 결정된 제1 조정 전류와 제2 결정 유닛에 의해 결정된 제2 조정 전류는 제어 모듈에 함께 작용할 수 있어, 제어 모듈이 입력 전압의 변화에 신속하게 응답하도록 할 수 있을 뿐만 아니라 상이한 부하 조건에 적응될 수 있다.

도 6을 참조하면, 도 6은 제2 결정 유닛을 사용하지 않은 전압 조정 장치에서 전압 변화 모식도를 나타낸다.

도 7을 참조하면, 도 7은 제2 결정 유닛을 사용한 전압 조정 장치에서 전압 변화 모식도를 나타낸다.

도 6에 도시된 바와 같이, 제1 결정 유닛에서 gm1을 결정할 때 부하 크기를 미리 설정해야 하므로, 경부하와 중부하 사이에서 균형점을 선택하고 너무 가볍거나 무거운 부하에 대해서는 보상이 충분하지 않거나 오버플로되는 경우가 많기에, 도 6에서 제2 결정 유닛을 사용하지 않고 부하 전류를 검출할 경우, 전압 조정 장치는 부하의 변화에 적응될 수 없어, 부하가 변화(도 6에서 부하 전류 Id)할 경우, 출력 전압의 변화 △Vout의 피크 대 피크 값의 변동이 크다.

도 7에 도시된 바와 같이, 제1 결정 유닛을 설치하여 입력 전압의 변화에 신속하게 응답하여 제1 조정 전류를 결정하고, 제2 결정 유닛을 설치하여 부하 전류를 검출 및 보상함으로써, 전압 조정 장치는 입력 전압의 변화에 대한 신속한 응답을 구현할 수 있을 뿐만 아니라 상이한 부하에 대해 보상을 제공할 수 있다. 상이한 부하 조건에서, 출력 전압 Vout의 변동 구간의 피크 대 피크 값 Vpp는 20 mV 이내이므로, 장치의 환경 적응성을 향상시키고, TDMA 테스트에서 전원의 fastline 여기 성능이 SPEC의 요구를 충족하고 다양한 적용 환경에서 AMOLED의 TDMA 테스트 요구를 충족하도록 한다.

본 발명은 제어 모듈(30)의 각 구성 요소의 선택 및 참조 전압의 선택을 한정하지 않으며, 당업자는 필요에 따라 결정할 수 있음을 이해해야 한다.

위에서 본 발명의 실시예를 설명하였지만, 상기 설명은 예시적인 것으로, 남김 없이 모두 설명한 것이 전혀 아닐뿐더러, 개시된 각 실시예에 한정되지 않는다. 설명된 각 실시예의 범위와 사상을 벗어나지 않고 진행된 수많은 수정 및 변형은 당업자에게 있어서 자명한 것이다. 본 명세서에서 사용된 용어는 각 실시예의 원리, 실제 적용 또는 시장에서의 기술에 대한 개선을 가장 잘 해석하거나 당업계의 다른 통상의 기술자가 본 명세서에서 개시된 각 실시예를 이해할 수 있도록 선택된 것이다.

Claims

전압 조정 장치로서,
입력 전압을 수신하는 데에 사용되는 전압 입력 모듈;
상기 전압 입력 모듈에 전기적으로 연결되어, 상기 입력 전압, 및 상기 입력 전압과 인접한 이전 시각의 입력 전압 사이의 변화량에 따라 조정 전류를 결정하는 데에 사용되는 전류 결정 모듈;
상기 전류 결정 모듈에 전기적으로 연결되어, 상기 조정 전류에 따라 제어 신호를 출력하는 데에 사용되는 제어 모듈; 및
상기 전압 입력 모듈, 상기 전류 결정 모듈 및 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호 및 상기 입력 전압에 따라 목표 전압을 출력하는 데에 사용되는 전압 출력 모듈을 포함하는 것을 특징으로 하는, 전압 조정 장치.
제1항에 있어서,
상기 조정 전류는 제1 조정 전류를 포함하고, 상기 전류 결정 모듈은 제1 결정 유닛을 포함하며, 상기 제1 결정 유닛은 상기 제1 조정 전류를 결정하는 데에 사용되고,
상기 제1 결정 유닛은 제1 연산 증폭기, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제1 저항을 포함하되,
상기 제1 연산 증폭기의 포지티브 입력단은 상기 입력 전압을 수신하는 데에 사용되고, 상기 제1 연산 증폭기의 네거티브 입력단은 상기 제1 트랜지스터의 소스 및 상기 제1 저항의 제1 단에 전기적으로 연결되며, 상기 제1 연산 증폭기의 출력단은 상기 제1 트랜지스터의 게이트에 전기적으로 연결되고, 상기 제1 저항의 제2 단은 접지되며,
상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 소스, 상기 제2 트랜지스터의 게이트 및 상기 제3 트랜지스터의 게이트에 전기적으로 연결되고,
상기 제2 트랜지스터의 드레인 및 상기 제3 트랜지스터의 드레인은 전원 전압을 수신하는 데에 사용되고,
상기 제3 트랜지스터의 소스는 상기 제4 트랜지스터의 소스, 상기 제4 트랜지스터의 게이트 및 상기 제5 트랜지스터의 게이트에 전기적으로 연결되고,
상기 제4 트랜지스터의 소스 및 상기 제5 트랜지스터의 소스는 접지되고,
상기 제5 트랜지스터의 드레인은 상기 제1 조정 전류를 출력하는 데에 사용되는 것을 특징으로 하는, 전압 조정 장치.
제1항 또는 제2항에 있어서,
상기 조정 전류는 제2 조정 전류를 포함하고, 상기 전류 결정 모듈은 제2 결정 유닛을 포함하며, 상기 제2 결정 유닛은 상기 제2 조정 전류를 결정하는 데에 사용되고, 상기 제2 결정 유닛은 전류 검출 서브 유닛, 곱셈 서브 유닛, 전류 결정 서브 유닛을 포함하되,
상기 전류 검출 서브 유닛은 상기 전압 출력 모듈에 전기적으로 연결되어, 부하 전류를 검출하는 데에 사용되고, 상기 부하 전류에 따라 검출 전압을 얻으며;
상기 곱셈 서브 유닛은 상기 전압 출력 모듈 및 상기 전압 입력 모듈에 전기적으로 연결되어, 상기 입력 전압 및 상기 검출 전압에 대해 곱셈 연산을 수행하여 중간 전압을 얻는 데에 사용되고;
상기 전류 결정 서브 유닛은 상기 곱셈 서브 유닛에 전기적으로 연결되어, 상기 중간 전압에 따라 상기 제2 조정 전류를 결정하는 데에 사용되는 것을 특징으로 하는, 전압 조정 장치.
제1항에 있어서,
상기 전류 검출 서브 유닛은 제6 트랜지스터, 제7 트랜지스터, 제2 연산 증폭기, 제2 저항, 제1 커패시터를 포함하되,
상기 제6 트랜지스터의 게이트는 상기 제어 신호를 수신하는 데에 사용되고, 상기 제6 트랜지스터의 드레인은 상기 전압 입력 모듈에 전기적으로 연결되며, 상기 제6 트랜지스터의 소스는 상기 제2 연산 증폭기의 포지티브 입력단, 상기 제7 트랜지스터의 드레인에 전기적으로 연결되고,
상기 제2 연산 증폭기의 네거티브 입력단은 상기 전압 출력 모듈에 전기적으로 연결되고, 상기 제2 연산 증폭기의 출력단은 상기 제7 트랜지스터의 게이트에 전기적으로 연결되며, 상기 제7 트랜지스터의 소스는 상기 제2 저항의 제1 단 및 상기 제1 커패시터의 제1 단에 전기적으로 연결되고,
상기 제2 저항의 제2 단 및 상기 제1 커패시터의 제2 단은 접지되고,
상기 제2 저항의 제1 단은 상기 검출 전압을 출력하는 데에 사용되는 것을 특징으로 하는, 전압 조정 장치.
제4항에 있어서,
상기 전압 출력 모듈은 제8 트랜지스터, 제9 트랜지스터, 제10 트랜지스터, 제11 트랜지스터, 제3 연산 증폭기, 제3 저항, 제4 저항, 제2 커패시터를 포함하되,
상기 제8 트랜지스터의 게이트는 상기 제6 트랜지스터의 게이트, 상기 제10 트랜지스터의 게이트 및 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고,
상기 제8 트랜지스터의 드레인은 상기 제9 트랜지스터의 드레인, 상기 제6 트랜지스터의 드레인, 상기 제10 트랜지스터의 드레인 및 상기 전압 입력 모듈에 전기적으로 연결되며,
상기 제8 트랜지스터의 소스는 상기 제3 연산 증폭기의 네거티브 입력단, 상기 제2 연산 증폭기의 네거티브 입력단, 상기 제3 저항의 제1 단 및 상기 제2 커패시터의 제1 단에 전기적으로 연결되고, 상기 제3 저항의 제2 단은 상기 제어 모듈 및 상기 제4 저항의 제1 단에 전기적으로 연결되며, 상기 제4 저항의 제2 단은 접지되고, 상기 제2 커패시터의 제2 단은 접지되며,
상기 제9 트랜지스터의 게이트는 상기 제어 모듈에 전기적으로 연결되어, 상기 제어 신호를 수신하는 데에 사용되고, 상기 제9 트랜지스터의 소스는 접지되며,
상기 제3 연산 증폭기의 포지티브 입력단은 상기 제10 트랜지스터의 소스 및 상기 제11 트랜지스터의 드레인에 전기적으로 연결되고, 상기 제3 연산 증폭기의 출력단은 상기 제11 트랜지스터의 게이트에 전기적으로 연결되며,
상기 제11 트랜지스터의 소스는 상기 전류 결정 모듈 및 상기 제어 모듈에 전기적으로 연결되고,
상기 제3 저항의 제1 단은 상기 목표 전압을 출력하는 데에 사용되는 것을 특징으로 하는, 전압 조정 장치.
제5항에 있어서,
상기 전압 입력 모듈은 입력 커패시터, 입력 인덕터를 포함하되,
상기 입력 커패시터의 제1 단은 상기 입력 인덕터의 제1 단에 전기적으로 연결되어, 상기 입력 전압을 수신하는 데에 사용되고, 상기 입력 커패시터의 제2 단은 접지되며,
상기 입력 인덕터의 제2 단은 상기 제9 트랜지스터의 드레인, 상기 제8 트랜지스터의 드레인, 상기 제6 트랜지스터의 드레인, 상기 제10 트랜지스터의 드레인에 전기적으로 연결되는 것을 특징으로 하는, 전압 조정 장치.
칩으로서,
제1항 내지 제6항 중 어느 한 항에 따른 전압 조정 장치를 포함하는 것을 특징으로 하는, 칩.
전원으로서,
제7항에 따른 칩을 포함하는 것을 특징으로 하는, 전원.
전자 기기로서,
제8항에 따른 전원을 포함하는 것을 특징으로 하는, 전자 기기.
제9항에 있어서,
상기 전자 기기는 디스플레이, 스마트폰 또는 휴대용 기기를 포함하는 것을 특징으로 하는, 전자 기기.