KR20220067483A

KR20220067483A - 이기종 통합된 실리콘 포토닉스 신경망 칩

Info

Publication number: KR20220067483A
Application number: KR1020210137188A
Authority: KR
Inventors: 원화 린; 카시미르 비어진스키; 아미르 코스로샤히; 바라드와즈 파사사라시; 진 훙; 로버트 블룸
Original assignee: 인텔 코포레이션
Priority date: 2020-11-17
Filing date: 2021-10-15
Publication date: 2022-05-24
Also published as: US20210132650A1; DE102021126565A1

Abstract

본 개시내용의 실시예들은 광학 신경망(ONN)을 위한 포토닉스 집적 회로(IC)를 위한 기술들 및 구성들에 관한 것이다. 실시예들에서, 포토닉스 IC는 광원들의 통합된 어레이, 복수의 광학 변조기, 광학 유니터리 행렬 승산기, 비선형 광학 증폭기들 또는 감쇠기들, 및 복수의 광검출기 중 하나 이상의 것의 조합을 포함하는, 단일 반도체 기판 내의 모놀리식 광전자 컴포넌트들을 포함한다. 실시예들에서, 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함하고, 여기서 각각의 2×2 유니터리 광학 행렬은 복수의 위상 시프터를 포함한다. 실시예들에서, 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 및/또는 결합하기 위한 것이다. 다른 실시예들이 설명 및/또는 청구될 수 있다.

Description

이기종 통합된 실리콘 포토닉스 신경망 칩{HETEROGENEOUSLY INTEGRATED SILICON PHOTONICS NEURAL NETWORK CHIP}

본 개시내용의 실시예들은 일반적으로 광전자(optoelectronics)의 분야에 관한 것으로, 보다 상세하게는 광학 신경망(optical neural network)(ONN) 프로세서들을 포함하는 통합된 실리콘 포토닉스 광학 디바이스들을 제공하기 위한 기술들 및 구성들에 관한 것이다.

머신 러닝 아키텍처들은 전형적으로 뇌의 신호 프로세싱에서 영감을 받은 인공 신경망들(artificial neural networks)(ANN)에 기초한다. 종래의 ANN들은 CMOS 관련 기술과 같은 전자 컴포넌트들 또는 아키텍처들에 의존한다. 이와 대조적으로, 광학 신경망들(ONN)은 광학 컴포넌트들을 빌딩 블록들로서 사용하는 ANN들의 물리적 구현이다. ONN 기능들을 수행할 수 있는 이산 광학 컴포넌트들로 구축된 ONN들이 등장하기 시작했다. ONN들은 수십 내지 수백 TOPS/W(Tera-Operations/Second per Watt)보다 높이 도달할 수 있는 것은 물론, 훨씬 더 빠른 계산 속도들, 예를 들어 10 기가헤르츠(GHz)보다 큰 클록 속도들 및/또는 피코초 고유 계산 속도들에 도달할 수 있는 포토닉-가능 머신 러닝(ML) 프로세서들을 제공한다. 포토닉 신호 프로세싱은 이산 광학 컴포넌트들, 또는 포토닉 집적 회로 칩과 결합된 이산 광학 컴포넌트들에 기초할 수 있다.

실시예들은 첨부 도면들과 함께 이하의 상세한 설명에 의해 용이하게 이해될 것이다. 이 설명을 용이하게 하기 위해, 유사한 참조번호들은 유사한 구조적 요소들을 지정한다. 실시예들은 첨부 도면의 도면들에서 제한이 아니라 예로서 도시된다.
도 1은 본 개시내용의 실시예들에 따른, 2×2 유니터리 지향성 광학 커플러의 예시적인 평면도를 도시한다.
도 2는 본 개시내용의 실시예들에 따른, 2×2 유니터리 단열 지향성 광학 커플러의 예시적인 평면도를 도시한다.
도 3은 본 개시내용의 실시예에 따른, 하나 이상의 공통 또는 차동 위상 시프터를 포함하는 복수의 2×2 유니터리 지향성 광학 커플러 및 단열 지향성 광학 커플러의 예시적인 평면도를 도시한다.
도 4는 본 개시내용의 실시예들에 따른, 2개의 예시적인 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러의 평면도를 도시한다.
도 5는 본 개시내용의 실시예들에 따른, 차동 위상 시프터들 및/또는 공통 위상 시프터들 중 하나 이상을 갖는 예시적인 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들의 평면도를 도시한다.
도 6a 내지 도 6f는 본 개시내용의 실시예들에 따른, 2×2 유니터리 지향성 광학 커플러들의 평면도들 및 단면도들을 도시한다.
도 7a 내지 도 7c는 본 개시내용의 실시예들에 따른, 2×2 유니터리 MMI 광학 커플러의 평면도들 및 단면도들을 도시한다.
도 8a 내지 도 8c는 본 개시내용의 다른 실시예에 따른, 2×2 유니터리 MMI 광학 커플러의 평면도들 및 단면도들을 도시한다.
도 9는 본 개시내용의 다른 실시예들에 따른, 복수의 2×2 유니터리 멀티-모드 간섭기(MMI) 광학 커플러를 포함하는 광학 유니터리 행렬 및 복수의 2×2 유니터리 지향성 광학 행렬을 포함하는 행렬 승산기를 도시한다.
도 10은 본 개시내용의 다양한 실시예들에 따른, ONN의 층 내의 비선형 광학 디바이스를 도시하는 컨텍스트 다이어그램이다.
도 11은 실시예들에 따른, 광학 행렬 승산기 및 복수의 광전자 컴포넌트를 포함하는 통합된 포토닉스 디바이스의 개요의 블록도이다.
도 12는 일부 실시예들에 따른, 더 상세히 도시된 통합된 포토닉스 디바이스의 블록도이다.
도 13은 다양한 실시예들에 따른, 광학 신경망(ONN)에서 통합된 포토닉스 디바이스에 의해 수행되는 예시적인 프로세스를 도시하는 흐름도이다.
도 14는 실시예들에 따른, 통합된 포토닉스 디바이스를 포함하는 환경의 블록도이다.
도 15는 다양한 실시예에 따른, 도 11 내지 도 14의 통합된 포토닉스 디바이스를 포함할 수 있는 예시적인 컴퓨팅 디바이스를 도시한다.

본 개시내용의 실시예들은 광학 신경망(ONN), 예를 들어 이기종 통합된 포토닉스 회로를 위한 장치에 대한 기술들 및 구성들을 설명한다. 실시예들에서, 장치는 광 신호들을 생성하기 위한 광원들의 어레이 및 광학 신호 입력들을 광학 신호 출력들로 선형 변환하기 위한 광학 유니터리 행렬 승산기를 적어도 포함하는, 단일 실리콘 포토닉스 다이 또는 단일 반도체 기판을 포함한다. 광학 신호 입력들은 데이터를 광학 신호들 상에 변조하기 위해 단일 반도체 기판 또는 실리콘 포토닉스 회로에 또한 통합되는 복수의 광학 변조기로부터 수신된다.

실시예들에서, 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함한다. 실시예들에서, 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함한다. 실시예들에서, 장치는 광학 신호 출력들을 감쇠 또는 증폭하기 위해 광학 유니터리 행렬 승산기로부터 광학 신호 출력의 어레이를 수신하기 위한 비선형 증폭기들 또는 감쇠기들의 어레이, 및 감쇠 또는 증폭된 광학 신호 출력들을 수신하기 위한 복수의 광검출기를 더 포함한다. 실시예들에서, 광학 유니터리 행렬 승산기는 트레이닝 및 추론 동작들을 수행하기 위해 가중치들을 적용하는 복수의 층의 심층 신경망(DNN)을 구현하는 ONN의 핵심이다.

이하의 설명에서, 예시적인 구현들의 다양한 양태들은 본 기술분야의 통상의 기술자가 자신의 작업의 내용을 본 기술분야의 다른 통상의 기술자에게 전달하기 위해 일반적으로 사용하는 용어를 사용하여 설명될 것이다. 그러나, 본 기술분야의 통상의 기술자들은 본 개시내용의 실시예들이 설명된 양태들 중 단지 일부로만 실시될 수 있음을 알 것이다. 설명의 목적을 위해, 예시적인 구현들의 완전한 이해를 제공하기 위해, 특정 번호들, 재료들, 및 구성들이 제시된다. 본 기술분야의 통상의 기술자들은 본 개시내용의 실시예들이 특정한 세부사항 없이 실시될 수 있다는 것을 알 것이다. 다른 경우들에서, 잘 알려진 특징들은 예시적인 구현을 모호하게 하지 않기 위해 생략되거나 단순화된다.

이하의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부 도면들이 참조되며, 여기서 유사한 번호들은 전체에 걸쳐 유사한 부분들을 지시하고, 본 개시내용의 주제가 실시될 수 있는 실시예들이 여기에 예로서 도시되어 있다. 본 개시내용의 범위를 벗어나지 않고서 다른 실시예들이 이용될 수 있고 구조적 또는 논리적 변경이 이루어질 수 있음을 이해해야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 받아들여져서는 안 되며, 실시예들의 범위는 첨부된 청구항들 및 그것의 균등물들에 의해 정의된다.

본 개시내용의 목적을 위해, "A 및/또는 B"라는 문구는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, "A, B, 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.

설명은 최상부/최하부, 내에/외에, 위에/아래에, 및 그와 유사한 것과 같은 관점-기반 설명들을 사용할 수 있다. 그러한 설명들은 단지 논의를 용이하게 하기 위해 사용되며, 본 명세서에 설명된 실시예들의 적용을 임의의 특정 배향으로 제한하도록 의도되지 않는다.

설명은 "실시예에서" 또는 "실시예들에서"라는 문구를 사용할 수 있으며, 이는 각각 동일하거나 상이한 실시예들 중 하나 이상을 지칭할 수 있다. 또한, 본 개시내용의 실시예들과 관련하여 사용되는 용어 "포함하는(comprising)", "포함하는(including)", "갖는(having)" 및 그와 유사한 것은 동의어이다.

"~와 결합된(coupled with)"이라는 용어는 그 파생어와 함께 본 명세서에서 사용될 수 있다. "결합된"은 다음 중 하나 이상을 의미할 수 있다. "결합된"은 둘 이상의 요소가 직접적인 물리적 또는 전기적 접촉 상태에 있음을 의미할 수 있다. 그러나, "결합된"은 또한 둘 이상의 요소가 서로 간접적으로 접촉하지만, 여전히 서로 협력하거나 상호작용하는 것을 의미할 수 있으며, 서로 결합된 것으로 일컬어지는 요소들 사이에 하나 이상의 다른 요소가 결합 또는 연결되어 있음을 의미할 수 있다. "직접 결합된"이라는 용어는 둘 이상의 요소가 직접 접촉하는 것을 의미할 수 있다.

도 1은 실시예들에 따른 2×2 유니터리 지향성 광학 커플러(2x2 unitary directional optical coupler)(100)("지향성 광학 커플러(100)"로도 지칭됨)의 예시적인 평면도를 도시한다. 실시예들에서, 지향성 광학 커플러(100)의 구성은 제한적이거나 컴팩트한 공간에서 광학 신호들에 대해 2×2 유니터리 선형 변환을 수행할 수 있는 2×2 광학 유니터리 행렬 승산기를 허용한다. 도시된 바와 같이, 지향성 광학 커플러(100)는 제1 광 도파관(101) 및 제2 광 도파관(103)을 포함한다. 제1 광 도파관(101) 및 제2 광 도파관(103)은 각각의 제1 입력 광학 신호(예를 들어, E_1,in) 및 제2 입력 광학 신호(예를 들어, E_2,in)를 수신하기 위해 2×2 광학 유니터리 행렬을 형성하도록 결합된다. 도 1에서 보는 바와 같이, 광 도파관(101 및 103)은 제1 단부(예를 들어, 116) 및 제2 단부(예를 들어, 118)에서 발산하고 경로(예를 들어, 경로(115))의 중간 부분을 따라 수렴하는 각각의 제1 암 및 제2 암을 형성한다. 실시예들에서, 경로(115)는 제1 광 도파관(101) 및 제2 광 도파관(103)을 따라 실질적으로 평행한 방식으로 진행한다. 실시예에서, 경로(115)는 제1 광학 신호 또는 제2 광학 신호를 2×2 광학 유니터리 행렬로부터 출력될 제1 출력 광학 신호(예를 들어, E₁ _out) 및 제2 출력 광학 신호(예를 들어, E₂ _out)로 변환하는 데에 도움을 주는 복수의 위상 시프터(예를 들어, 위상 시프터(107) 및 위상 시프터(109))를 포함하거나 통합한다. 실시예들에서, 변환은 제1 입력 광학 신호 및 제2 입력 광학 신호의 결합, 분할 및 위상 시프트를 포함한다.

더 논의되는 바와 같이, 실시예들에서, 위상 시프터들(107 및 109)은 출력 도파관들에서 튜닝가능한 전력을 허용하기 위해, 전기-광학 유도 인덱스 변조기(electro-optical induced index modulator), 열-광학 유도 인덱스 변조기(thermal-optics induced index modulator), 이미지-스폿 변조기, 또는 광-전자-기계 변조기 중 적어도 하나를 포함한다. 도시된 실시예들에서, 위상 시프터(107)는 제1 위상 시프트 ø를 적용하고, 위상 시프터(109)는 제2 위상 시프트 θ를 적용한다. 앞에서 언급된 바와 같이, 실시예들에서, 지향성 광학 커플러(100)는 입력 광학 신호들 E_1,in 및 E_2,in에 대해 행렬 곱셈을 통해 선형 유니터리 변환을 수행한다. 예를 들어, 도 1의 지향성 광학 커플러에 대한 전달 행렬은 다음과 같이 표현될 수 있다:

실시예들에서, 경로(115)는 광 도파관(101 및 103)에서의 광학 신호들의 유니터리 변환을 허용하기 위해 임계 결합 길이 l의 길이를 가지거나 이를 포함한다는 점에 유의해야 한다. 따라서, 실시예에서, 2×2 유니터리 지향성 광학 커플러(100)는 제1 입력 광학 신호 및/또는 제2 입력 광학 신호를 각각 분할하거나 결합하기 위해, 임계 결합 길이 l을 따라 통합된 광학 분할기들 및 광학 결합기들의 역할을 또한 할 수 있는 위상 시프터들(107 및 109)을 포함한다. 실시예들에서, 임계 결합 길이 l은 갭(108)의 폭과 결합하여, 제1 광학 신호가 제1 광 도파관(101)으로부터 제2 광 도파관(103)으로 또는 그 반대로 스위칭되는 것을 촉진하거나 허용하기 위한 길이로 결정된다. 따라서, 위상 시프터들 중 하나 이상의 튜닝은 제1 입력 광학 신호 또는 제2 입력 광학 신호(또는 그 일부)가 암들 중 어느 하나로 스위칭되게 하여, 아날로그 스위치를 효과적으로 형성한다.

위에서 도 1에서 언급된 바와 같이, 광 도파관(101 및 103)은 제1 단부(예를 들어, 116) 및 제2 단부(예를 들어, 118)에서 발산하고 경로(예를 들어, 경로(115))의 중간 부분을 따라 수렴하는 각각의 제1 암 및 제2 암을 형성한다. 실시예들에서, 경로(115)는 제1 광 도파관(101) 및 제2 광 도파관(103)을 따르는 실질적으로 평행한 경로이다. 또한, 경로(115)는 폭 w를 갖는 갭(108)을 포함하며, 이는 실질적으로 평행한 경로를 따라 제1 광 도파관(101)과 제2 광 도파관(103) 사이에서 진행한다는 점에 유의해야 한다. 실시예들에서, 적어도 임계 결합 길이 l로 수렴하는 제1 암 및 제2 암 및 갭(108)을 포함하는 2×2 광학 유니터리 행렬의 구성은 행렬 곱셈이 제한적이거나 컴팩트한 공간에서 수행되는 것을 허용한다.

이제 2×2 유니터리 단열 지향성 광학 커플러(2x2 unitary adiabatic directional optical coupler)(200)(때때로 "단열 지향성 커플러"라고도 지칭됨)의 예시적인 평면도를 도시하는 도 2의 실시예를 참조한다. 도 2에서, 단열 지향성 광학 커플러(200)는 2×2 광학 유니터리 행렬을 형성하도록 에바네슨트 결합된(evanescently coupled) 제1 광 도파관(121) 및 제2 광 도파관(123)을 포함한다. 그러나, 실시예들에서, 단열 지향성 광학 커플러(200)는 광학 손실 없이 또는 실질적으로 어떠한 광학 손실도 없이 동작하도록 형성된다. 도시된 실시예들에서, 단열 지향성 광학 커플러(200)는 서로 유사하지 않은 폭들, 코어 치수들, 또는 굽힘 직경들을 갖고 및/또는 복수의 위상 시프터, 예를 들어 위상 시프터(132 및 134)를 포함하는 광학 경로의 길이를 따라 폭들 또는 직경들이 달라지는 광 도파관들을 포함하도록 형성된다. 실시예에서, 단열 지향성 광학 커플러(200)는 각각의 제1 입력 광학 신호(예를 들어, E_1,in) 및 제2 입력 광학 신호(예를 들어, E_2,in)를 수신하고, 각각의 제1 출력 광학 신호(예를 들어, E₁ _out) 및 제2 출력 광학 신호(예를 들어, E₂ _out)를 출력한다. 도시된 바와 같이, 광 도파관(121) 및 광 도파관(123)은 제1 입력 광학 신호 및 제2 입력 광학 신호를 광학 경로(225)("경로(225)")를 따라 지향시키기 위해 서로 나란히 진행하도록 수렴한다. 실시예들에서, 경로(225)는 경로(225)보다 길거나 짧을 수 있지만 광 도파관(121, 123)에서 광학 신호들 사이의 단열 에바네슨트 결합을 촉진하는 임계 결합 길이 l을 포함할 수 있다.

위에서 언급된 바와 같이 그리고 도 2에 도시된 바와 같이, 제1 광 도파관(121)은 제2 광 도파관(123)과 다른 폭, 코어 치수 또는 굽힘 직경을 갖는다. 또한, 일부 실시예들에서, 제1 광 도파관(121) 및 제2 광 도파관(123) 중 하나 이상의 폭은 경로(225)를 따라 변한다. 따라서, 단열 지향성 광학 커플러(200)는 갭(208)에 의해 제2 광 도파관(123)으로부터 분리된 제1 광 도파관(121)을 포함한다. 실시예들에서, 갭(208)은 제1 광 도파관(121) 또는 제2 광 도파관(123)의 변하는 폭으로 인해 경로(225)를 따라 폭이 변한다. 실시예들에서, 갭(208)은 임계 결합 길이 l에 추가하여, 제1 광 도파관(121) 및 제2 광 도파관(123)의 제1 입력 광학 신호와 제2 입력 광학 사이의 (예를 들어, 136에서의) 에바네슨트 결합을 촉진하도록 결정되는 폭을 포함한다.

도 2에 도시된 바와 같이, 광 도파관들(121 및 123)은 제1 단부(예를 들어, 126) 및 제2 단부(예를 들어, 128)에서 발산하고 실질적으로 평행한 경로(예를 들어, 경로(225))의 중간 부분을 따라 수렴하는 각각의 제1 암 및 제2 암을 형성한다. 광 도파관들(121 및 123)은 위로 오목하거나 아래로 오목한 형상을 형성한다는 점에 유의해야 한다. 아래에서 도 3 및 도 6과 관련하여 도시되고 논의되는 바와 같이, 지향성 광학 커플러(100) 및 단열 지향성 광학 커플러(200) 내의 위상 시프터들의 유형 및 개수가 달라질 것임을 이해해야 한다는 점에 유의해야 한다.

도 3은 실시예들에 따른, 하나 이상의 공통 또는 차동 위상 시프터를 포함하는 복수의 2×2 유니터리 지향성 광학 커플러 및 단열 지향성 광학 커플러의 예시적인 평면도를 도시한다. 도 3의 좌측에서, 위에서 도 1 및 도 2에서 설명된 것과 같은 지향성 커플러(100) 및 단열 지향성 커플러(200)가 재현된다. 지향성 커플러(100) 및 단열 지향성 커플러(200)는 차동 위상 시프터들을 포함한다는 점에 유의해야 한다. 예를 들어, 유니터리 지향성 광학 커플러(100)는 차동 위상 시프트(예를 들어, 위상 시프트 ø - 위상 시프트 θ)를 적용하기 위해, 위상 시프트 ø를 적용하는 위상 시프터(107), 및 위상 시프트 θ를 적용하는 위상 시프터(109)를 포함한다. 마찬가지로, 단열 지향성 커플러(200)는 단열 지향성 커플러(200)의 제1 입력 광학 신호(예를 들어, E_1,in) 및 제2 입력 광학 신호(예를 들어, E_2,in)에 차동 위상 시프트(예를 들어, 위상 시프트 ø - 위상 시프트 θ)를 적용하기 위해 위상 시프터들(132) 및 위상 시프터(134)를 포함한다.

이에 반해, 도 3의 우측의 지향성 광학 커플러(304) 및 단열 지향성 광학 커플러(308)는 차동 위상 시프터들, 및 광 도파관들 둘 다에 공통인 공통 또는 단일 위상 시프터를 둘 다 포함한다. 도시된 바와 같이, 지향성 광학 커플러(304)는 제1 광 도파관(330) 및 제2 광 도파관(333)을 포함한다. 공통 위상 시프터(315)는 제1 광 도파관(330) 및 제2 광 도파관(333) 각각에 공통인 경로 상에 위치되거나 통합된다. 대조적으로, 외부 위상 시프터들(317 및 319)은 2×2 유니터리 행렬의 유니터리 변환을 구현하는 공통 위상 시프터(315)를 통합하는 경로(325)의 외부에 있는 경로들(335 및 337) 상에 위치된다. 예시적인 실시예에서, 지향성 광학 커플러(304)의 외부 위상 시프터들(317, 319)은 함께 위상 시프트 θ1 - 위상 시프트 θ2의 차동 위상 시프트를 적용한다.

마찬가지로, 실시예들에서, 단열 지향성 커플러(308)는 공통 위상 시프터(322)를 포함하는 제1 광 도파관(351) 및 제2 광 도파관(353)을 포함한다. 공통 위상 시프터(322)는 제1 광 도파관(351) 및 제2 광 도파관(353) 각각에 공통인 경로 상에 위치되거나 통합된다. 대조적으로, 외부 위상 시프터들(325, 327)은 유니터리 변환을 구현하는 공통 위상 시프터(322)를 통합하는 경로(365)의 외부에 있는 경로들(355 및 357)에 위치된다. 실시예들에서, 외부 위상 시프터(325)는 위상 시프트 θ1을 적용하는 한편, 외부 위상 시프터(327)는 θ2의 위상 시프트를 적용하여 θ1 - θ2의 차동 위상 시프트를 함께 적용한다.

이제, 실시예들에 따라 2개의 예시적인 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러의 평면도를 도시하는 도 4를 참조한다. 도 4에서, 유니터리 MMI 광학 커플러(400) 및 유니터리 MMI 광학 커플러(403) 각각은 광학 경로가 교차하는 각각의 멀티-모드(MMI) 도파관 구조물들(410 및 420)을 포함한다. 실시예들에서, MMI 도파관 구조물들은 제1 광학 신호의 모드들과 제2 광학 신호의 모드들이 서로 간섭하여 입력 광학 신호들의 유니터리 변환을 수행하는 것을 돕도록 형성된다. 유니터리 MMI 광학 커플러(403)의 MMI 도파관 구조물(420)의 구부러진 형상의 다른 형상을 제외하면, 유니터리 MMI 광학 커플러(400) 및 유니터리 MMI 광학 커플러(403)는 서로 유사하다는 점에 유의해야 한다.

도시된 바와 같이, 유니터리 MMI 광학 커플러(400)는 각각의 제1 입력 광학 신호(예를 들어, E₁ _in) 및 제2 입력 광학 신호(예를 들어, E₂ _in)를 수신하기 위해 2×2 광학 유니터리 행렬을 형성하도록 결합된 제1 광 도파관(401) 및 제2 광 도파관(403)을 포함한다. 실시예들에서, MMI 도파관 구조물(410)은 길이 Lπ 및 폭 W_e를 갖는다. 광 도파관(401) 및 광 도파관(403)은 길이 Lπ에 대해 MMI 도파관 구조물(410)과 교차하는 광학 경로(425)를 따라 제1 입력 광학 신호 및 제2 입력 광학 신호를 지향시키기 위해 서로 나란히 진행한다. 실시예에서, 광학 경로(425)는 제1 광학 신호 및/또는 제2 광학 신호를 제1 출력 광학 신호(예를 들어, E_1out) 및 제2 출력 광학 신호(예를 들어, E_2out)로 유니터리 변환하는 것의 수행을 돕기 위해 복수의 위상 시프터를 포함하거나 통합한다. 실시예에서, MMI 광학 커플러(400)는 길이 Lπ를 따라 위상 시프터(407), 위상 시프터(408), 및 위상 시프터(409)를 포함한다.

마찬가지로, 유니터리 MMI 광학 커플러(403)는 각각의 제1 입력 광학 신호(예를 들어, E₁ _in) 및 제2 입력 광학 신호(예를 들어, E₂ _in)를 수신하기 위해 2×2 광학 유니터리 행렬을 형성하도록 결합된 제1 광 도파관(421) 및 제2 광 도파관(423)을 포함한다. 실시예에서, 광학 경로(426)는 제1 광학 신호 및/또는 제2 광학 신호를 2×2 광학 유니터리 행렬로부터 출력될 제1 출력 광학 신호(예를 들어, E_1out) 및 제2 출력 광학 신호(예를 들어, E_2out)로 유니터리 변환하는 것의 수행을 돕기 위해 복수의 위상 시프터를 포함하거나 통합한다. 실시예에서, MMI 광학 커플러(403)는 길이 Lπ를 따라 위상 시프터(447), 위상 시프터(441), 및 위상 시프터(449)를 포함한다.

실시예들에서, MMI 도파관 구조물(420)은 길이 Lπ 및 폭 W_e를 갖는다. 광 도파관(421) 및 광 도파관(423)은 길이 Lπ에 대해 MMI 도파관 구조물(420)과 교차하는 광학 경로(426)를 따라 제1 입력 광학 신호 및 제2 입력 광학 신호를 지향시키기 위해 서로 나란히 진행한다. 위에서 언급된 바와 같이, MMI 도파관 구조물(420)은 MMI 도파관 구조물(410)과 다른 형상을 갖는다. 도시된 실시예에서, MMI 도파관 구조물(420)은 길이방향 둘레들(451 및 453)을 따라 만곡되거나 구부러진 형상을 갖는다. 실시예들에서, 만곡되거나 구부러진 형상은 제1 광학 입력 신호와 제2 광학 입력 신호의 모드들의 간섭을 허용하는 추가 공간을 제공한다.

실시예들에서, MMI 광학 커플러들(400 및 403)의 길이 Lπ는 최적 위상 시프트 효율을 위한 위상 시프터 조합의 배수와 함께, 2개의 최하 차수 모드의 임계 비팅 길이(critical beating length) Lc의 분수 또는 배수를 포함한다는 점에 유의해야 한다. 예를 들어, 폭 W_e가 MMI 광학 커플러들(400 또는 403)의 폭이고, βo는 기본 모드의 전파 기초(propagation foundation)이고, β1은 1차 모드의 전파 상수이고, n_r은 광 도파관, 예를 들어 MMI 도파관 구조물(407 또는 420)의 유효 굴절률이고, λo는 광 파장이라면, 다음과 같다:

MMI 광학 커플러(400 및 403) 각각은 3개의 위상 시프터를 포함하지만, 다른 실시예들에서, MMI 광학 커플러들은 제1 입력 광학 신호 및/또는 제2 입력 광학 신호를 위상 시프트하여 유니터리 변환을 수행하기 위해 임의의 적절한 개수의 위상 시프터 또는 위상 시프터들의 배열들을 포함함을 이해해야 한다는 점에 유의해야 한다. 일부 예들에서, MMI 광학 커플러들은 길이 Lπ를 포함하는 광학 경로를 따라 연속적인 위상 시프터들을 포함한다. 일부 예들에서, MMI 광학 커플러들은 또한 도 5에 도시되는 바와 같이 공통 위상 시프터들 및 차동 위상 시프터들 둘 다의 조합을 포함한다. 실시예들에서, 제1 광학 신호 및 제2 광학 신호의 모드들은 MM 도파관에서 간섭하여, 유니터리 행렬 대수에 따라 조절될 수 있는 전력비로 광학 신호를 출력한다.

도 5는 차동 위상 시프터들 및/또는 공통 위상 시프터들을 갖는 예시적인 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들의 평면도를 도시한다. 도 4와 관련하여 그 요소들이 도시되고 설명된 도 4의 유니터리 MMI 광학 커플러들(400, 403)은 도 4의 좌측 열에 재생된다. 따라서, 유니터리 MMI 광학 커플러(400)는 차동 위상 시프트(예를 들어, 위상 시프트 ø1-위상 시프트 ø2)를 적용하기 위해 위상 시프터(407) 및 위상 시프터(409)를 포함한다. 마찬가지로, 만곡된 MMI 도파관 구조물(420)을 갖는 MMI 광학 커플러(403)는 그 각각의 제1 광 도파관 및 제2 광 도파관에 차동 위상 시프트(위상 시프트 ø1 - 위상 시프트 ø2)를 적용하기 위한 위상 시프터들(447 및 449)을 포함한다. MMI 광학 커플러들(400 및 403) 각각은 또한 위상 시프트 θ를 적용하기 위한 각각의 위상 시프터들(408 및 441)을 포함한다.

도 5의 우측에 있는 유니터리 MMI 광학 커플러들(504 및 508)은 유니터리 MMI 광학 커플러들(400 및 403)과 유사하거나 동일한 요소들을 포함한다. 그러나, 유니터리 MMI 광학 커플러들(400 및 403)과는 대조적으로, 유니터리 MMI 광학 커플러들(504 및 508)은 그들 각각의 도파관 구조물들(510 및 520) 외부에 위치된 차동 위상 시프터들을 갖는다. 실시예들에서, 차동 위상 시프터들은 각각의 2×2 유니터리 행렬들에 광학적으로 결합된 외부 경로(예를 들어, 535 및 557)에 위치되거나 통합된다. 유니터리 MMI 광학 커플러들(504 및 508) 각각은 도파관 구조물들(510 및 520) 내에 또는 도파관 구조물들 상에 통합된 공통 위상 시프터를 포함한다. 실시예들에서, 공통 위상 시프터들(515 및 522)은 각각의 도파관 구조물들(510 및 520)을 따라 실질적으로 전체 광학 경로에 위치되거나 통합된다. 대조적으로, 외부 위상 시프터들(517, 519 및 525, 527)은 각각의 도파관 구조물들(510 및 520)의 광학 경로들(525 및 565) 외부에 있는 경로들(535 및 557)에 위치된다. 실시예들에서, 공통 및 차동 위상 시프터들 둘 다를 갖는 것으로 인해, 유니터리 지향성 광학 커플러(100)는 차동 및 공통 위상 제어 모드들로 튜닝될 수 있음에 유의해야 한다.

도 6 내지 도 8은 예시적인 2×2 유니터리 지향성 광학 커플러들 및 2×2 유니터리 MMI 광학 커플러들의 다양한 실시예들의 평면도 및 단면도를 도시한다. 실시예들에서, 광학 커플러들은 결정질 실리콘으로 형성된다는 점에 유의해야 한다. 도파관 재료들의 예들은 실리콘, SOI(절연체 상의 실리콘(silicon on insulator)) 내의 얇은 실리콘 층, 유리, 산화물, 질화물, 예를 들어 실리콘 질화물, 폴리머, 반도체 또는 다른 적절한 재료들을 포함하지만 이에 제한되지 않는다. 실시예들에서, 도면들에 설명된 광학 커플러들 내의 도파관들은 광의 파장을 전파하고 낮은 굴절률을 갖는 클래딩으로 둘러싸인 임의의 매질로 만들어질 수 있다. 일부 실시예들에서, 도파관들은 도파관들 위의 최상부 클래딩 층을 갖는 SOI 웨이퍼의 매립 산화물 층(buried oxide layer)(BOX) 층 상에 형성될 수 있다. 실시예들에서, 최상부 클래딩 층은 n = 1.45의 굴절률을 갖는 실리콘 이산화물(SiO₂)을 포함하는 반면, 실리콘계 도파관은 예를 들어 n = 3.48의 굴절률을 갖는다. 실시예들에서, 광학 커플러들은 SOI 웨이퍼들 상의 광 도파관들의 형성에 연관된 공지된 리소그래피/에칭 방법들을 통해 형성된다.

도 6a 내지 도 6f는 본 개시내용의 실시예들에 따른, 예시적인 2×2 유니터리 지향성 광학 커플러들의 평면도 및 단면도를 도시한다. 도 6a는 도 1에 도시되고 설명된 유니터리 지향성 광학 커플러(100)와 동일하거나 유사한 유니터리 지향성 광학 커플러(600)를 도시한다(간결함을 위해, 일부 유사한 요소들에 대한 설명은 반복되지 않음). 실시예들에서, 점선 화살표(199)는 그를 통한 유니터리 지향성 광학 커플러(600)의 단면이 도 6b에 도시되는 평면을 나타낸다. 도시된 바와 같이, 도 6b에서, 제1 광 도파관(101) 및 제2 광 도파관(103)은 절연체 상의 실리콘(SOI) 웨이퍼(652) 상의 매립 산화물 층(BOX)(653) 위에 형성된 단일 모드 광 도파관 구조물들이다. 실시예에서, 최상부 클래딩 층(650)은 제1 광 도파관(101) 및 제2 광 도파관(103) 위에 형성된다. 실시예에서, 위상 시프터(107) 및 위상 시프터(109)는 각각의 제1 광 도파관(101) 및 제2 광 도파관(103)에 인접하거나 거의 인접하도록 형성되지만, 제1 광 도파관(101) 및 제2 광 도파관(103)을 덮지 않는다. 실시예들에서, 도파관들(101 및 103) 사이의 갭(108)의 예시적인 폭 w는 .2 - .8 마이크로미터(㎛)이다. 도 6a의 예에서, 제1 광 도파관(101) 및 제2 광 도파관(103)은 .2 -.4㎛의 높이를 갖는다(예를 들어, 도 6b의 요소(679)). 이러한 폭들 및 높이들은 단지 예시일 뿐이며, 유니터리 변환을 수행하기 위해 위상 시프터들을 갖는 2×2 유니터리 지향성 광학 커플러를 제공하는 것과 일치하는 임의의 적합한 높이들 또는 폭들이 고려된다는 점에 유의해야 한다.

일부 실시예들에서, 위상 시프터들(107 및 109)의 형성 후에, 공지된 방법들을 사용하여 위상 시프터들의 튜닝을 제어하기 위한 금속 연결부들이 구현된다. 예를 들어, 다양한 방법은 예를 들어 열 위상 시프터들로서의 저항성 박막 스트립(도핑된 실리콘, SiN) 또는 금속 와이어(TiW, 텅스텐), 또는 전기-광학 위상 시프터들로서 p-i-n 접합을 형성하기 위한 도핑된 P+ 영역들 및 도핑된 N+ 영역들을 포함하는 프로세스들을 포함하지만 이에 제한되지 않는다. 예를 들어, 도 6e는 패시베이션 층(전형적인 산화물 층, SiN) 퇴적, 및 금속 접촉부들 및 연결부들(675 및 680)을 위한 패드 개방들과 같은 공지된 방법들을 사용하여 금속 연결부들(675 및 680)이 형성된 후의 유니터리 지향성 광학 커플러(600)를 도시한다(도면들에서, 명확성을 위해 유사하거나 동일한 요소들은 라벨링되지 않음에 유의해야 함). 다양한 실시예들에서, 금속 연결부들(675 및 680)은 위상 시프터들(107 및 109)의 튜닝가능성을 허용하도록 결합된 와이어 본딩, 범프 패드들, 또는 다른 적절한 연결부들을 포함할 수 있다. 실시예들에서, 위상 시프터들(107 및 109)의 전기-광학적 튜닝은 유니터리 변환에서 행렬 곱셈에 적용되는 가중치들의 적용을 제어한다.

실시예에서, 다른 유니터리 지향성 광학 커플러(603)가 도 6c에 도시된다. 도시된 바와 같이, 유니터리 지향성 광학 커플러(603)는 제1 광 도파관 및 제2 광 도파관(605 및 607)의 적어도 최상부 부분을 덮는 위상 시프터(617) 및 위상 시프터(619)를 포함한다. 실시예들에서, 점선 화살표(699)는 그를 통한 유니터리 지향성 광학 커플러(603)의 단면이 도 6d의 광학 커플러(603)의 우측에 도시된 평면을 나타낸다. 도시된 바와 같이, 위상 시프터들(617 및 619)은 절연체 상의 실리콘(SOI) 웨이퍼(752) 위의 매립 산화물 층(BOX)(753) 위에 형성된다. 최상부 클래딩 층(750)은 위상 시프터들(617 및 619) 위에 도시된다. 위에서 언급된 바와 같이, 위상 시프터들(617 및 619)은 각각의 제1 광 도파관(605) 및 제2 광 도파관(607)의 적어도 일부를 덮도록 형성된다.

위상 시프터들(617 및 619)의 형성 후에, 위상 시프터들의 튜닝을 제어하기 위한 금속 연결부들이 형성된다. 예를 들어, 도 6f는 금속 연결부들(775 및 780)이 형성된 후의 유니터리 지향성 광학 커플러(603)를 도시한다(도면들에서 명확성을 위해 유사하거나 동일한 요소는 라벨링되지 않음에 유의해야 함). 다양한 실시예들에서, 금속 연결부(775 및 780)는 위상 시프터(617 및 619)의 튜닝가능성을 허용하기 위해 와이어 본딩, 범프 패드, 또는 다른 적절한 연결부들을 포함할 수 있다.

실시예들에서, 도 6a의 위상 시프터(107) 및 위상 시프터(109)는 PN 다이오드 기반 위상 시프터들 또는 열 기반 위상 시프터들이다. 다른 실시예들에서, 도 6c의 위상 시프터들(617 및 619)은 제1 광 도파관(605) 및 제2 광 도파관(607)의 다양한 부분들을 커버할 수 있음에 유의해야 한다.

도 7a 내지 도 7c는 본 개시내용의 실시예들에 따른 2×2 유니터리 MMI 광학 커플러의 평면도 및 단면도를 도시한다. 도 7a 내지 도 7c는 유니터리 MMI 광학 커플러의 위상 시프터들을 형성하는 방법들에 연관된 실시예들을 도시한다. 도 7a는 도 4에 도시되고 설명된 것과 유사한 유니터리 MMI 광학 커플러를 도시한다(유사한 요소들의 설명은 반복되지 않을 수 있음에 유의해야 함). 실시예들에서, 점선 화살표(799)는 그를 통한 유니터리 MMI 광학 커플러(400)의 단면이 도 7b에 도시되어 있는 평면을 나타낸다. 도 7b에 도시된 바와 같이, 유니터리 MMI 광학 커플러(400)는 절연체 상의 실리콘(SOI) 웨이퍼(452) 상의 매립 산화물 층(BOX)(453) 위에 형성된다. 실시예들에서, 위상 시프터들(407 및 409)은 MMI 도파관 구조물(410)의 적어도 일부를 덮도록 형성된다. 일부 실시예들에서, MMI 도파관 구조물(410)은, 예를 들어 제1 광 도파관(401) 및 제2 광 도파관(403)에 비해 넓은 도파관이고, 예를 들어 2 - 10㎛의 폭 W_e 및 .2 - .4㎛의 높이 h를 포함한다. 실시예에서, 추가적인 위상 시프터(408)는 MMI 도파관 구조물(410) 위에 형성된다(또는 그 위에 통합된다). 위상 시프터들의 형성 후에, 위상 시프터들의 튜닝을 제어하기 위한 금속 연결부들이 형성된다. 예를 들어, 도 7c는 금속 연결부들(422)이 형성된 후의 MMI 광학 커플러(400)를 도시한다. 다양한 실시예들에서, 금속 연결부들(422)은 MMI 광학 커플러(400)의 튜닝가능한 위상 시프터에 결합된 와이어 본딩 또는 범프 패드를 포함할 수 있다. 6개의 금속 연결부가 도시되지만, 도면들에서는 명확성을 위해 금속 연결부(422)만이 라벨링된다.

금속 연결부들을 통해 적용되는 전기-광학 튜닝은 제1 광학 신호 및 제2 광학 신호의 모드들이 MM 도파관에서 간섭하여 U(2) 행렬 대수학에 따라 조절될 수 있는 전력비로 광학 신호를 출력하는 것을 허용한다는 점에 유의해야 한다.

도 8a 내지 도 8c는 본 개시내용의 다른 실시예에 따른, 다른 2×2 유니터리 MMI 광학 커플러의 평면도들 및 단면도들을 도시한다. 도 8a 내지 도 8c는 유니터리 MMI 광학 커플러에서 위상 시프터들을 형성하는 방법에 연관된다. 도 8a는 제1 및 제2 위상 시프터가 (MMI 도파관 구조물(810)의 일부를 덮는 것이 아니라) MMI 도파관 구조물(810) 옆에 형성된다는 점을 제외하면 도 7a 내지 도 7c 및 도 4의 것과 유사한 유니터리 MMI 광학 커플러의 평면도를 도시한다. 도 8a에서, 점선 화살표(899)는 평면을 나타내고 그 평면을 통한 유니터리 MMI 광학 커플러(800)의 단면이 도 8b에 도시된다. 도 8b에 도시된 바와 같이, 유니터리 MMI 광학 커플러(800)는 절연체 상의 실리콘(SOI) 웨이퍼(852) 상의 매립 산화물 층(BOX)(853) 위에 형성된다. 실시예들에서, 위상 시프터들(807 및 809)은 MMI 도파관 구조물(810) 옆에 형성된다. 도시된 실시예에서, 제3 또는 추가의 위상 시프터(808)는 MMI 도파관 구조물(810) 위에 형성(또는 통합)된다.

위상 시프터들의 형성 후에, 위상 시프터들(807 및 809)의 튜닝을 제어하기 위한 금속 연결부들이 형성된다. 예를 들어, 도 8c는 금속 연결부들(822)이 형성된 후의 유니터리 MMI 광학 커플러(800)를 도시한다. 다양한 실시예들에서, 금속 연결부들(822)은 MMI 광학 커플러(800)의 튜닝가능한 위상 시프터들(807, 808 및 809)에 결합된 와이어 본딩 또는 범프 패드들을 포함할 수 있다. 6개의 금속 연결부들이 도시되어 있지만, 도면들에서 명확성을 위해 금속 연결부(822)만이 라벨링된다.

도 7a 및 도 8a의 위상 시프터들(407, 409 및 807, 808 및 809)은 PN 접합 다이오드 위상 시프터들 또는 열 히터 위상 시프터들과 같은, 그러나 그에 제한되지는 않는 임의의 적절한 유형의 위상 시프터를 포함할 수 있다는 점에 유의해야 한다. 또한, 앞서 언급한 바와 같이, 위상 시프터들의 수 및 구성은 다양할 수 있다. 예를 들어, 다양한 실시예들에서, 복수의 위상 시프터가 MMI 도파관 구조물(410 또는 810) 상에 연속적인 배열(도시되지 않음)로 통합될 수 있다.

도 9는 함께 결합된 복수의 광학 유니터리 행렬을 갖는 제1 행렬 승산기 및 제2 행렬 승산기의 예들을 도시한다. 실시예들에서, 유니터리 광학 행렬들은 복수의 n 광학 입력 및 복수의 n 광학 출력을 갖는 행렬 승산기들을 형성하기 위해 함께 결합된다. 실시예들에서, 복수의 2×2 유니터리 광학 행렬은 광학 신호 입력들의 어레이를 수신하고 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환하도록 광학적으로 결합되며, 여기서 복수의 2×2 유니터리 광학 행렬 각각은 광학 경로를 따라 수렴 및 발산하도록 결합된 제1 광 도파관 및 제2 광 도파관을 포함한다.

실시예들에서, 행렬 승산기(901)는 복수의 2×2 유니터리 지향성 광학 행렬(902)(예를 들어, 도 1의 지향성 광학 커플러(100)와 유사하거나 동일함)을 포함하는 더 큰 유니터리 광학 행렬인 반면, 행렬 승산기(903)는 복수의 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러(904)(예를 들어, 도 4의 예시적인 2×2 유니터리(MMI) 광학 커플러와 유사하거나 동일함)를 포함한다. 도면의 명료함을 위해, 2×2 지향성 광학 행렬들(902) 중 하나(예를 들어, 도 1의 2×2 지향성 광학 커플러(100)) 및 2×2 유니터리 MMI 광학 커플러들(904) 중 하나만이 라벨링된다는 점에 유의해야 한다. 행렬 승산기(901)에 대해, 복수의 2×2 지향성 광학 행렬(902)은 도 8의 905에서 광학 신호 입력들의 어레이를 수신하고 복수의 광학 신호 입력을 광학 신호 출력들의 어레이(907)로 선형 변환하도록 광학적으로 함께 결합된다. 마찬가지로, 행렬 승산기(903)에 대해, 복수의 유니터리 MMI 광학 커플러(904)는 911에서 광학 신호 입력들의 어레이를 수신하여 복수의 광학 신호 입력을 광학 신호 출력들의 어레이(913)로 선형 변환하도록 함께 결합된다.

다양한 실시예들에서, 행렬 승산기들은 앞의 도 1 내지 도 8에서 설명되고 도시된 바와 같은 2×2 유니터리 지향성 광학 커플러들 및 2×2 유니터리 MMI 광학 커플러들과 같은 상이한 유형들의 2×2 광학 행렬들 중 임의의 것 또는 그들의 임의의 적절한 조합을 포함한다는 점에 유의해야 한다. 예를 들어, 다양한 실시예들에서, 행렬 승산기들은 도 2의 2×2 유니터리 단열 지향성 광학 커플러, 도 3의 하나 이상의 공통 또는 차동 위상 시프터를 갖는 2×2 유니터리 지향성 광학 커플러들 및 단열 지향성 광학 커플러들, 또는 도 5의 차동 위상 시프터들 및/또는 공통 위상 시프터들 중 하나 이상을 갖는 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들과 같은 복수의 2×2 유니터리 단열 지향성 광학 커플러를 포함한다.

행렬 승산기(901)에 대한 광학 신호 입력들(905)(및 행렬 승산기(903)에 대한 광학 신호 입력들(911))의 어레이는 n개의 광학 입력 및 n개의 광학 신호 출력을 포함하며, 여기서 n=8이라는 점에 유의해야 한다. 실시예들에서, 행렬 승산기들 각각은 n(n-1)/2개의 2×2 유니터리 광학 행렬(예를 들어, n(n-1)/2개의 2×2 광학 행렬)을 포함한다. 도 9에서는 행렬 승산기(901 및 903) 둘 다에 대해 n = 8이지만, 8은 단지 예이고 n은 응용에 적합한 임의의 수의 광학 입력들 및 광학 출력들임을 이해해야 한다. 실시예들에서, n은 2, 4, 8, 16, 32, 64, 128, 또는 256이다. 행렬 승산기(901 및 903)에서와 같은 결합들이 2×2 지향성 광학 행렬들(902) 또는 유니터리 멀티-모드 간섭(MMI) 광학 커플러들(904) 사이의 광학 연결들을 개념적으로 예시하기 위해 단순화되었음이 더 이해된다. 행렬 승산기는 n개의 광학 입력 및 m개의 광학 출력을 가질 수 있고, n은 m과 동일하지 않을 수 있고, 여기서 n, m = 2, 3, 8, 16, 32, 64, 128 또는 256이고, 행렬 승산기는 n(m-1)/2개의 2×2 유니터리 광학 행렬을 포함한다.

따라서, 도 2 내지 도 8과 관련하여 설명된 바와 같이, 2×2 지향성 광학 행렬들(902) 각각 및 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들(904) 각각은 광학 경로를 따라 결합된 제1 광 도파관 및 제2 광 도파관을 포함한다. 더욱이, 실시예들에 대해, 광학 신호 입력들의 어레이를 광학 신호 출력들의 어레이로 선형 변환하도록 광학 빔을 위상 시프트하기 위해, 복수의 2×2 유니터리 광학 행렬들 각각에서 제1 광 도파관 및 제2 광 도파관 각각의 광학 경로를 따라 (예를 들어, 도 1-8과 관련하여 설명된 바와 같은) 복수의 튜닝가능한 광학 위상 시프터가 포함된다.

도 10은 다양한 실시예들에 따라 도 11 내지 도 15와 관련하여 논의될 포토닉스 집적 회로(PIC) 상에 포함되는 ONN의 층 내의 비선형 광학 디바이스를 도시하는 컨텍스트 다이어그램이다. 실시예들에서, ONN은 복수의 광학 유니터리 행렬 승산기에 이어 비선형성 기능을 구현하는 광학 비선형 광학 디바이스들을 각각 포함하는 하나 이상의 층을 포함한다. 통합된 포토닉 디바이스(1000)는 복수의 광학 신호 입력(1006) 및 복수의 광학 신호 출력(1008)을 갖는 하나 이상의 층(1004)을 포함하는 ONN(1002)을 도시한다. 이 예에서, 각각의 층(1004)은 32개의 광학 신호 입력(1006) 및 32개의 광학 신호 출력(1008)을 갖는다. 다른 실시예들에서, 광학 신호 입력들(1006) 또는 광학 신호 출력들(1008)의 수는 변할 수 있다. 실시예들에서, ONN(1002)은 통합된 포토닉 디바이스(1000) 상의 집적 회로로서 제공될 수 있다.

ONN(1002) 내에서, 레이저 다이오드 어레이(LDA)(1010)는 광학 변조기들(1012)(이하 "변조기(1012)"로 지칭됨)과 함께 제1 층(1005)에 광학 입력을 제공한다. 광검출기 어레이(1014)는 제3 층(1007)으로부터 광학 출력을 수신하고, 그 출력을 디지털 신호들로 변환할 것이다. 이 예에서, 광 신호들은 층 1(1005)로부터 층 2(1004)로 전송된 다음 층 3(1007)으로 전송된다. 각각의 층은 광학 유니터리 행렬 승산기(복수의 광학 유니터리 행렬 승산기를 포함할 수 있음) 및 비선형 광학 디바이스들(예를 들어, 아래에서 설명되는 비선형 광학 증폭기들(1024))로 이루어진다. 실시예들에서, 어레이(LDA)(1010), 변조기(1012), 복수의 층(1005, 1004, 1007) 및 PDA(1014)를 포함하는 ONN(1002)은 단일 실리콘 포토닉스 다이 또는 단일 반도체 기판(1050)과 같은 이기종 통합된 포토닉스 회로에서 구현될 수 있다.

다이어그램(1004a)은 층 2(1004) 내의 광학 유니터리 행렬 승산기 유닛의 다양한 컴포넌트들을 보여주며, 이는 복수의 광학 유니터리 행렬(예를 들어, 이전의 도 1 내지 도 9에서 설명되고 도시된 것과 같은 2×2 유니터리 지향성 광학 커플러들 및/또는 2×2 유니터리 MMI 광학 커플러들을 포함하는 행렬 승산기들)로 구성된 3개의 광학 유니터리 행렬 승산기(1018, 1020, 1022)를 포함한다. 도시된 바와 같이, 광 신호들은 각각의 층(1004)에 대해 Uⁿ 광학 유니터리 행렬 승산기(1022)로부터 복수의 비선형 광학 디바이스(1024)로 흐른다.

비선형 광학 증폭기들(1024)은 광학 유니터리 행렬 승산기들(1018, 1020, 1022)로부터의 광학 신호 프로세싱의 선형 특성으로 인해 광학 유니터리 행렬 승산기(1022)에 결합될 필요가 있을 수 있다. 광학 신호에 추가되는 잡음을 포함하는 광학 신호는 ONN(1002)의 동작 동안 선형적으로 증가될 수 있고, Uⁿ 광학 유니터리 행렬 승산기(1022)로부터 지나치게 높은 최종 신호 강도를 초래할 수 있다. 이 신호 강도는 광학 입력이 후속 층(1007)에 과부하를 일으키거나 PDA(1014)에 과부하를 일으키게 할 수 있다.

비선형 광학 증폭기(1024)는 복수의 비선형 광학 디바이스를 포함할 수 있다. 예시적인 비선형 광학 디바이스(1028)가 도 10에서 층(1004)의 우측에 도시되어 있다(비선형 증폭기(1024)의 확대 영역(1027)). 디바이스(1028)로의 광학 입력 신호(1025)는 영역(1027)에 대해 도시된 특정 비선형 광학 디바이스(1028)의 광학 출력 신호(1026)로 변환될 수 있다. "증폭기"라는 용어는 여기에서 넓은 의미로 사용된다. 입력 신호(1025)는 선형 방식으로 증폭되고, 비선형 방식으로 증폭되는 것은 물론, 포화 및 감쇠되고, 및/또는 결과적인 광학 신호 출력(1026)이 더 구별가능하도록 하기 위해 다르게 "클린업"될 필요가 있을 수 있다. 다른 기능들은 ONN 층들에서의 높은 분류 및 예측을 위한 결과적인 광학 신호 출력에 대한 광 정류 및 포화를 포함할 수 있다. 이러한 기능들은 도 12를 참조하여 더 설명된다.

도 10에 도시된 1026의 출력 상의 수학식

은 광학 신호 출력 비선형 활성화 기능에 대한 전체 광학 신호 입력을 정의하며, 여기서 f는 광학 신호 입력 전력 I_in의 함수로서의 비선형 광학 디바이스(1028)의 광학 강도 함수이고;

는 광학 신호 입력으로부터 비선형 광학 디바이스(1028)에 의해 생성되는 광학 신호 출력으로의 위상 변화이다. 강도 함수 f는 광학 증폭, 포화, 정류 및 감쇠, 및/또는 이러한 기능들의 조합, 또는 광학 출력 비선형 활성화 기능들에 대한 광학 입력의 역할을 하는 임의의 유형의 유사한 함수를 포함한다. 실시예들에서, 비선형 광학 디바이스(1028)와 관련하여 몇 가지 기준이 충족되어야 한다. 첫째, 광학 비선형 활성화는 임의의 층 행렬을 에뮬레이트하고 성능을 분류 및 예측하기 위해 능동 피드백 제어를 필요로 할 수 있다. 능동 제어의 예들은 광학 증폭, 감쇠 및 포화에서의 활성화 기능들을 위한 바이어스 전류, 전압 및/또는 위상 튜닝 동작이다. 둘째, 각각의 광학 비선형 디바이스의 낮은 전기 전력 소비는 전형적으로 비선형 광학 디바이스(1028)에 인가되는 바이어싱 전압에 바이어싱 전류를 곱한 것에 의해 결정되며, ONN들에서의 전력 효율에 도달하는 것이 바람직하다. 셋째, 다양한 광학 비선형 함수들 f는 다양한 CMOS IC 기반 비선형 함수들과 마찬가지로, 연관된 IC 드라이버 및 펌웨어 알고리즘들과 함께 광학 영역에서 구현될 수 있다.

예를 들어, 신호 출력(1026) 레벨이 8 비트를 나타내는 경우, 비선형 광학 디바이스(1028)가 로우 비트의 표현을 0으로 클린업하고, 하이 비트가 포화 함수로서의 상한들에 넣어지는 것이 바람직할 수 있다. 이것은 다양한 광학 행렬 승산기들의 선형 함수들에서 다음 층으로 진행하기 위한 광학 신호 출력의 성능을 향상시킬 것이다.

실시예들에서, 비선형 광학 디바이스는 ONN의 복수의 층을 에뮬레이트하는 데 필요한 도파관 전파 손실을 보상하기 위해 광학 증폭을 제공한다. 실시예들에서, Ⅲ-Ⅴ 이득 매질은 증폭을 제공하기 위해 실리콘 포토닉스에 결합되며, 여기서 이득 매질은 입력 전력이 포화 레벨에 도달할 때 선형 및 비선형 증폭 기능 둘 다를 갖는다. 증폭 기능은 효율을 증가시키기 위해 다중-양자 우물 매질을 포함할 수 있다. 실시예들에서, 후속 층 또는 광다이오드 어레이(PDA)에 과부하가 걸리지 않도록 광 감쇠 제어를 제공하기 위해, 캐리어-주입 핀 다이오드가 증폭 기능과 결합하도록 추가될 수 있다.

도 11은 실시예들에 따른, 광학 행렬 승산기 및 복수의 광전자 컴포넌트를 포함하는 통합된 포토닉스 디바이스(1100)의 개요의 블록도이다. 도시된 바와 같이, 통합된 포토닉스 디바이스(1100)는 광 신호들 또는 광학 신호들(예를 들어, 광 강도 신호들)의 어레이를 생성하기 위해, 반도체 기판, 예를 들어, 실리콘 기판(1101) 내의 예를 들어 레이저들(1103)과 같은 광원들의 어레이를 포함한다. 실시예들에서, 레이저들(1103)은 인듐 인화물(InP) 레이저들과 같은, 예를 들어 레이저들 또는 하이브리드 레이저들(예컨대, 예를 들어 실리콘 기판(1101)을 포함하는 실리콘 포토닉 칩 상의 하이브리드 본딩 레이저들)과 같은 임의의 적합한 광원을 포함한다. 실시예에서, 복수의 광학 변조기(1110)는 광학 신호들의 어레이를 수신하고 광학 신호들 상에 데이터를 변조하여 광학 신호 입력들의 어레이를 생성하기 위해 레이저들(1103)에 결합된다. 실시예들에서, 데이터(도 12 내지 도 14와 관련하여 더 상세하게 논의됨)가 복수의 광학 변조기(1110)에 입력된다(예를 들어, 1111 참조). 도 11에 도시된 바와 같이, 광학 변조기들(1110)은 마하-젠더 간섭계들(Mach-Zehnder interferometers)로서 도시되어 있지만, 다른 적절한 광학 변조기들(예를 들어, 광학 링 변조기들, 또는 …)이 고려된다는 점에 유의해야 한다. 실시예들에서, 변조 후, 광학 변조기들(1110)은 실리콘 기판(1101)에 통합된 광학 행렬 승산기(1105)에 복수의 광학 신호 입력을 제공한다. 예를 들어, 도 1 내지 도 9와 관련하여 보여진 바와 같이, 광학 유니터리 행렬 승산기(205)는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함한다. 실시예에서, 광학 유니터리 행렬 승산기(1105)는 행렬 곱셈을 수행하여 복수의 광학 신호 입력을 광학 신호 출력들의 어레이 또는 복수의 광학 신호 출력으로 선형 변환한다.

도시된 바와 같이, 광 검출기들의 어레이 또는 복수의 광검출기(1107)("광검출기들(1107)")(예컨대, 예를 들어 도파관 광검출기들, 애벌랜치 광검출기들을 포함하지만 그에 제한되지 않음)가 결합되어 복수의 광학 신호 출력("광학 신호 출력들")을 검출한다. 도 12와 관련하여 보여지는 바와 같이, 실시예에서, 광검출기들(1107)에 의해 검출되기 전에 광학 신호 출력들을 증폭 또는 감쇠하기 위해 광학적으로 증폭 또는 감쇠하는 비선형 광학 디바이스들이 결합된다(예를 들어, 도 10 및 그에 수반하는 설명 참조). 광검출기들(1107)은 광학 신호 출력들을 광 전류로 변환한다. 실시예에서, 전자 증폭기(1109)는 광검출기들(1107)의 출력들로부터 광 전류를 수신하여 전기 신호 출력들을 추가로 증폭하기 위해, 광검출기(1107)에 결합된다. 실시예들에서, 전자 증폭기들(1109)은 예를 들어, 트랜스임피던스 증폭기들(TIA)을 포함하며, 이는 통합된 포토닉스 디바이스(1100) 내에 또는 상에 위치되거나 (도 11에 도시된 바와 같이) 통합된 포토닉스 디바이스(1100)에 결합된다.

도 12는 일부 실시예들에 따른, 더 상세히 도시된 통합된 포토닉스 디바이스(1201)의 블록도이다. 도시된 바와 같이, 광원들 또는 레이저들의 어레이(1203)는 실리콘 기판(1201)에 통합된 광학 행렬 승산기(1205)에 광학 신호 입력들을 제공하는 복수의 광학 변조기(1210)("광학 변조기들(1210)")에 결합된다. 도 12에서, 제어기(1202)는 레이저들(1203)에 결합된다. 일부 실시예들에서, 제어기(1202)는 레이저들(1203) 및 광학 변조기들(1210) 둘 다에 대한 드라이버들을 제어한다. 일부 예들에서, 제어기(1202)는 전력 관리 집적 회로(PMIC)에 포함된다. 실시예들에서, 데이터는 디지털-아날로그 변환기 회로(DAC)(1217)를 통해 광학 변조기들(1210)에 입력된다. 실시예들에서, DAC(1217)는 1223에서 통합된 포토닉스 디바이스(1201)에 제공된 데이터 파이프라인으로부터 실시간 데이터를 수신한다. 실시예들에서, 데이터 파이프라인은 통합된 포토닉스 디바이스(1201)와 함께 광학 가속기를 형성하는, 통합된 포토닉스 디바이스(1201)를 위한 전자 지원 회로에 포함된다. 전자 지원 회로는 도 14와 관련하여 추가로 논의될 것임에 유의해야 한다.

위에서 언급된 바와 같이, 광학 행렬 승산기(1205)는 광학 신호들에 유니터리 변환을 수행하기 위해 광학적으로 상호연결된 복수의 2×2 광학 유니터리 행렬을 포함한다(도 1 내지 도 9와 관련하여 도시되고 설명됨). 도 1 내지 도 8과 관련하여 도시되고 설명된 바와 같이, 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함한다. 실시예들에서, 각각의 2×2 유니터리 광학 행렬은 ONN에 적용될 가중치를 포함하고, 각각의 2×2 유니터리 광학 행렬의 위상 시프터들 각각은 가중치 적용을 돕기 위해 전기-광학적으로 튜닝된다. 실시예들에서, 메모리(1253)(예를 들어, 가중치 로직 정적 랜덤 액세스 메모리(SRAM)는 광학 행렬 승산기(1205)에 대한 가중치들(1253)을 DAC(1225)에 제공하도록 결합된다. 실시예들에서, 가중치들은 CPU 또는 CPU에 결합된 전자 지원 회로로부터의 링크(예컨대, 저속)를 통해 DAC(1225)에 제공된다.

도 12에 도시된 바와 같이, 다른 DAC(1217)는 광학 변조기들(1210)에 고속 아날로그 데이터를 제공한다. 실시예들에서, 광학 변조기들(1210)은 광 입력 신호들 상에 데이터를 변조하는 고속 광학 변조기들이다. 도 1과 관련하여 언급된 바와 같이, 광학 변조기들(1210)은 제한되는 것은 아니지만 예를 들어 마하-젠더 간섭계 변조기들 또는 광학 링 변조기들과 같이, 고속으로 데이터를 광 신호들 상에 변조할 수 있는 임의의 적합한 유형의 광학 변조기들을 포함할 수 있다.

도시된 바와 같이 DAC(1217)는 1223에서 광학 행렬 승산기(1205)에 입력될 실시간 데이터를 수신한다. 실시간 데이터는 예컨대, 예를 들어 x₁, x₂…x_N과 같은 입력들을 포함한다(1231 참조). 예를 들어, 실시예들에서, N x M 행렬에 대해, 변조기들(1210)은 x₁, x₂…x_N의 N차원 입력 벡터(이하 "벡터")를 광학 신호 입력들의 어레이로 인코딩한다. 실시예들에서, 광학 신호 입력들의 어레이는 벡터로서 취급되고, 광학 유니터리 행렬 승산기(1205)는 벡터를 곱하여 광학 신호 출력들 또는 벡터-행렬 곱셈 곱(vector-matrix multiplication product)을 생성하기 위한 행렬로서 기능한다. 예를 들어, 선형 ONN(예를 들어, 2층 ONN)에서, 응답 뉴런 y_i는 벡터-행렬 곱셈 곱이고 여기서 뉴런 x_j가 벡터

에 포함되고, W_ij는 다음에 의한 뉴런 x_j로부터 응답 뉴런 y_i로의 행렬

내의 연결 가중치이다:

예시적인 N x M 행렬에서, 벡터-행렬 곱셈은 다음과 같이 보여진다:

실시예들에서, 응답 뉴런 y_i에 대한 도 12의 가중 가산(1237으로 보여짐)을 포함하는 전달 함수는 다음과 같다:

실시예들에서, 광학 유니터리 행렬 승산기(1205)가 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환한 후, 광학 신호 출력들은 1206에서 비선형 광학 디바이스(NLOD)에 의해 증폭(또는 감쇠)된다. 실시예들에서, (예를 들어, NLOD들(1206)에 의해 적용되는) 비선형 전달 함수를 적용하는 것은 도 12에서 1239(또한 1219)에 도시되어 있고, 출력 y를 야기한다.

, 또는

여기서 g는 이득 매질 또는 다른 비선형 함수들(예를 들어, 도 10과 관련하여 설명됨)에 의해 정의된 함수이고, 바이어스 b는 가산 바이어스 벡터이다. 위에서 언급된 바와 같이, 제공된 예는 2층 ONN이지만, DNN에 적합한 임의의 적절한 수의 층이 고려된다는 점에 유의해야 한다. 예를 들어, DNN의 전형적인 층 수는 5-1000개의 층일 수 있다.

비선형 함수들의 적용 후에, 다음으로, 광학 신호들은 광검출기(1207)에 의해 검출되고 전기 증폭기(109)(도 1에 도시됨)에 의해 추가로 증폭된다. 실시예들에서, 다음으로, 데이터(예를 들어, y₁, y₂…y_n)는 1215에서 고속 아날로그 데이터로서 아날로그-디지털 변환(ADC) 회로 또는 ADC(1218)에 출력된다. 실시예들에서, 다음으로, 출력 데이터는 실시간 데이터(1219)로서 링크(예를 들어, 고속 링크)를 통해 전자 지원 회로에 전송되어, 아래에 더 상세하게 논의되는 바와 같이, 데이터 파이프라인에 반환되고 다른 사이클, 예를 들어 적용되는 ONN 모델의 추론 사이클(예측)을 통해 진행된다.

광학 유니터리 행렬 승산기(1205)는 (예를 들어, 특이값 분해를 수행하기 위해) 예를 들어 3개의 광학 유니터리 행렬 승산기를 포함하는 광학 유니터리 행렬 유닛을 포함할 수 있음에 유의해야 한다. 실시예들에서, NL 광학 증폭기 또는 감쇠기와 결합된 광학 유니터리 행렬 유닛은 DNN의 하나의 층을 형성할 수 있다.

도 13은 다양한 실시예에 따른, 광학 신경망(ONN)에서 행렬 곱셈을 수행하는 통합된 포토닉스 디바이스에 의해 수행되는 예시적인 프로세스(1300)를 도시하는 흐름도이다. 실시예들에서, 통합된 포토닉스 디바이스는 광학 행렬 승산기(예를 들어, 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함함)뿐만 아니라, 도 11 및 도 12에 도시된 바와 같이 광원들, 광학 변조기들, NLOD들 및 광검출기들을 포함한다. 프로세스(1300)는 블록(1301)에서 시작할 수 있다. 블록(1301)에서, 프로세스(1300)는 반도체 기판 상의 복수의 광원(예를 들어, 도 11의 레이저(1103))에 의해 광 신호들의 어레이를 생성하는 것을 포함한다. 다음으로, 프로세스(1300)는 1303에서 광학 신호 입력들의 어레이를 생성하기 위해 반도체 기판 상에서 광 신호들의 어레이 상에 데이터를 변조하는 것을 포함한다. 실시예들에서, 광학 변조기들은 변조된 광학 신호 입력들을 광학 유니터리 행렬 승산기에 제공한다. 따라서, 블록(1305)에서, 프로세스(1300)는 반도체 기판 상의 광학 행렬 승산기에 의해 광학 신호 입력들의 어레이를 수신하는 것을 포함한다. 다음 블록(1307)에서, 프로세스(1300)는 광학 행렬 승산기에 의해, 광학 신호 입력들의 어레이를 광학 신호 출력들의 어레이로 변환하기 위해 광학 신호 입력들의 어레이에 대한 선형 변환을 수행하는 것을 포함한다. 실시예들에서, 광학 행렬 승산기에 의해 선형 변환을 수행하는 것은 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 사용하여 선형 변환을 수행하는 것을 포함하며, 여기서 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트하기 위해 복수의 위상 시프터를 포함한다는 점에 유의해야 한다. 실시예들에서, 복수의 2×2 유니터리 광학 행렬은 (도 1 내지 도 9와 관련하여 도시 및 설명된 것과 같은) 지향성 커플러들 및 MMI 커플러들을 포함한다.

실시예들에서, 프로세스(1300)는 광학 유니터리 행렬 승산기로부터 광학 신호 출력들의 어레이를 수신하고, 예를 들어 도 12의 NLOD들(1206)에 의해 광학 신호 출력들(도시되지 않음)의 광학 비선형 증폭 또는 감쇠를 수행하는 단계를 더 포함한다. 실시예들에서, 도 11 및 도 12와 관련하여 설명된 바와 같이, 프로세스(1300)는 증폭된 광 전류를 ADC 회로에 제공하여 광학 신호들을 전기 신호들로 변환하는 단계를 더 포함할 수 있다.

이제, 실시예들에 따른 전자 회로(1480)에 결합된 통합된 포토닉스 디바이스(1401)의 블록도인 도 14를 참조한다. 통합된 포토닉스 디바이스(1401)는 도 12의 통합된 포토닉스 디바이스(1201)와 유사하거나 동일하다. 전자 회로(1480)는 무선주파수(RF) 및 DC 라우팅 상호연결(1468)(예를 들어, 상호연결 브리지 또는 다른 멀티-다이 상호연결 구조물)을 통해 통합된 포토닉스 디바이스(1401)에 결합된다. 일부 예들에서, 전자 회로(1480)는 프로그래밍가능한 회로를 포함하지만, 다양한 실시예들에서, 전자 회로(1480)의 특정 요소들은 또한 함께 통합되거나 통합된 포토닉스 디바이스(1201)와의 상이한 조합들에서 개별 요소들로서 통합된다는 점에 유의해야 한다. 실시예들에서, 전자 회로(1480)는 프로그래밍가능한 회로, 예를 들어, ASIC 또는 FPGA일 수 있다. 실시예에서, 전자 회로(1480)는 CPU(1455)(예를 들어, Xeon™ CPU) 및 메모리(1453)에 결합된다. 일부 실시예들에서, 메모리(1453)는, 예를 들어, DDR SDRAM(Double Data Rate Synchronous Dynamic Random-Access Memory), 또는 CPU(1455)에 연관된 고속 데이터 레이트 전송 메모리가 가능한 임의의 적절한 메모리를 포함한다. 전자 회로(1480)는 가중치들을 위한 요소들(1461), 데이터 파이프라인(1463), 제어 로직(1465), 포스트-프로세싱 유닛(1469), 공유 메모리(예를 들어, SRAM)(1467), 및 고속 인터페이스(1475)를 포함한다. 다양한 요소들은 또한 CPU 컨트롤(1473) 및 메모리 액세스 및 관리 유닛(1471)을 포함한다. 일부 실시예들에서, 메모리 액세스 및 관리 유닛(1471)은 예를 들어, DMA(Direct Memory Access unit) 및/또는 MMU(memory management unit)를 포함한다. 실시예들에서, 메모리 액세스 및 관리 유닛들(1471)은 필요에 따라 메모리(1453) 및/또는 데이터 파이프라인(1463)(예를 들어, 데이터 파이프라인(1463)에 포함된 활성화 버퍼들 및 그와 유사한 것)으로 및/또는 그로부터 데이터를 전송한다.

도 14에서, CPU(1455)는 입력/출력(I/O) 버스(1460)를 통해 전자 회로(1480)에 결합된다. 실시예들에서, 메모리(1453)(예를 들어, 도 12의 가중치 로직 SRAM(1253)과 유사하거나 동일함)는 가중치들, 예를 들어 초기 트레이닝 가중치들, 단계적 가중치들, 재사용 가중치들은 물론, 제어 로직(1465)에 의해 구현될 명령어들을 제공한다. 실시예들에서, 메모리(1453)는 저속 링크를 통해 광학 행렬 승산기(1405)에 대한 가중치들을 DAC(1425)(통합된 포토닉스 디바이스(1401)의 최상부에 도시됨)에 제공하도록 결합된다. 실시예들에서, ONN의 추론 또는 예측 모델에 의해 분석될 CPU(1455)로부터 들어오는 데이터(예를 들어, 머신 러닝 애플리케이션들, 예를 들어 음성 인식, 컴퓨터 비전, 멀티미디어, 및 임의의 적절한 머신 러닝 애플리케이션에 연관된 데이터 값들)은 I/O 버스(1460)(예를 들어, 최신 세대의 PCI-e 또는 다른 고속 버스)를 통해 CPU(1455)에 의해 제공되어 데이터 파이프라인(1463)에 합류한다. 실시예들에서, 데이터 파이프라인(1463)은 인터페이스(1475)를 통해 1423에서 실시간 데이터를 DAC(1417)에 제공하고, 이는 광학 변조기들(1410)을 통해 광학 행렬 승산기(1405)에 입력된다. 실시간 데이터는 예를 들어, 도 12와 관련하여 논의된 바와 같이 입력들, 예를 들어 x₁, x₂…x_N을 포함한다.

실시예들에서, 도 12의 광학 변조기들(1210)과 마찬가지로, NxM 행렬에 대해, 광학 변조기들(1410)은 x₁, x₂…x_N의 N차원 입력 벡터("벡터")를 광학 신호 입력들의 어레이로 인코딩한다. 광학 유니터리 행렬 승산기(1405)는 DAC(1425)에 의해 입력된 가중치들을 행렬 곱셉에 의해 적용하여 광학 신호들에 대한 유니터리 변환을 야기한다. ONN는 복수의 숨겨진 층을 포함할 수 있다는 점에 유의해야 한다. 다양한 실시예들에서, ONN은 피드-포워드 신경망뿐만 아니라 순환 신경망도 포함한다는 점에 유의해야 한다. 다음으로, 광학 유니터리 행렬 승산기(1405)는 비선형 변환을 위해 비선형 광학 디바이스들(NLOD)(1406), 증폭기들 및 감쇠기들에 광학 출력 신호들을 제공한다. 실시예들에서, 다음으로, 광검출기들(1407)은 광학 신호 출력들을 검출하고 광학 신호 출력들을 광 전류로 변환한다. 실시예들에서, 광 전류는 전기 증폭기들(1109)(예를 들어, TIA들)에 의해 증폭되고, 다음으로, 신호는 아날로그-디지털 변환기(1418)에 제공된다.

따라서, 실시예들에서, ADC(1418)는 광학 신호 출력들("출력들"), 예를 들어, y₁, y₂,…y_N(예를 들어, 도 14의 1419를 참조)을 실시간 데이터로서의 전기 신호로 변환하고, 이는 고속 링크를 통해 전자 회로(1480)에 반환된다. 실시예들에서, 출력들은 데이터 파이프라인(1463)에 제공될 수 있고, 포스트-프로세스(1469)에서 포스트-프로세싱을 거치며, 다음 단계들을 위해 CPU(1455)에 반환된다. 실시예들에서, 예를 들어 가중치들이 업데이트되고 있는 트레이닝 모델 동안, 사이클은 데이터(예컨대, 트레이닝 데이터)의 세트에 연관된 가중된 출력 에러들이 충분히 감소될 때까지 반복될 수 있다.

도 15는 본 명세서에 설명된 바와 같은 다양한 실시예들에 따른, 통합된 포토닉스 디바이스(1501)(예를 들어, 각각의 도 11, 도 12, 및 도 14의 통합된 포토닉스 디바이스들(102, 1201, 1401)과 유사하거나 동일함) 및 전자 지원 회로(1580)(예를 들어, 도 14의 통합된 전자 회로(1480)와 유사하거나 동일함)와 함께 사용하기에 적합한 예시적인 컴퓨팅 디바이스(1500)를 도시한다. 실시예들에서, 통합된 포토닉스 디바이스(1501)는 반도체 기판에 광원들의 어레이 및 광학 유니터리 행렬 승산기를 포함하는 광학 신경망(ONN) 집적 회로(IC)를 포함한다. 실시예들에서, 광원들의 어레이는 광 신호들의 어레이를 생성하고, 통합된 포토닉스 디바이스(1501)는 광 신호들의 어레이를 수신하고 광 신호들의 어레이 상에 데이터를 변조하고 광학 신호 입력들을 광학 유니터리 행렬 승산기에 제공하기 위해 통합된 복수의 광학 변조기를 더 포함한다. 실시예들에서, 광학 유니터리 행렬 승산기는 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환한다. 실시예들에서, ONN IC에 결합된 프로세서는 광학 유니터리 행렬 승산기에 의해 변환될 광학 신호 입력들의 어레이 상에 변조하기 위한 데이터를 ONN에 제공한다.

예를 들어, 도시된 바와 같이, 컴퓨팅 디바이스(1500)는 하나 이상의 프로세서 또는 프로세서 코어(1503), 및 메모리(1504)를 포함할 수 있다. 실시예들에서, 메모리(1504)는 시스템 메모리일 수 있다. 청구항들을 포함하는 본 출원의 목적을 위해, 문맥상 명백하게 달리 요구하지 않는 한, "프로세서들" 및 "프로세서 코어들"이라는 용어들은 동의어로 간주될 수 있다. 프로세서(1503)는 중앙 처리 장치(CPU, 예를 들어, 도 14의 CPU(1455)), 마이크로프로세서 및 그와 유사한 것과 같은 임의의 유형의 프로세서들을 포함할 수 있다. 프로세서(1503)는 멀티-코어들을 갖는 집적 회로, 예를 들어, 멀티-코어 마이크로프로세서로서 구현될 수 있다. 컴퓨팅 디바이스(1500)는 대용량 저장 디바이스들(1506)(예를 들어, 디스켓, 하드 드라이브, 휘발성 메모리(예를 들어, 동적 랜덤 액세스 메모리(DRAM), 컴팩트 디스크 판독 전용 메모리(CD-ROM), 디지털 다목적 디스크(DVD) 등)을 포함할 수 있다. 일반적으로, 메모리(1504) 및/또는 대용량 저장 디바이스들(1506)은 휘발성 및 비휘발성 메모리, 광학, 자기 및/또는 고체 상태 대용량 저장소 등을 포함하지만 이에 제한되지 않는 임의의 유형의 일시적 및/또는 영구적 저장소일 수 있다. 휘발성 메모리는 정적 및/또는 동적 랜덤 액세스 메모리를 포함할 수 있지만 이에 제한되지는 않는다. 비휘발성 메모리는 전기적으로 소거가능하고 프로그래밍가능한 판독 전용 메모리, 위상 변화 메모리, 저항성 메모리 등을 포함할 수 있지만 이에 제한되지는 않는다. 실시예들에서, 메모리(1504)는 예를 들어 도 14의 메모리(1453)를 포함한다.

컴퓨팅 디바이스(1500)는 입력/출력(I/O) 디바이스들(1508)(예를 들어, 디스플레이(예를 들어, 터치스크린 디스플레이), 키보드, 커서 컨트롤, 원격 컨트롤, 게임 컨트롤러, 이미지 캡처 디바이스 등), 및 통신 인터페이스들(1510)(예를 들어, 네트워크 인터페이스 카드, 모뎀, 적외선 수신기, 라디오 수신기(예를 들어, 블루투스) 등)을 더 포함할 수 있다. 일부 실시예들에서, 통신 인터페이스들(1510)은 다양한 실시예들에 따라 위에서 설명된 바와 같이 통합된 포토닉스 디바이스(1501)를 포함하거나 그렇지 않으면 그와 결합될 수 있다.

통신 인터페이스들(1510)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA) 또는 LTE(Long-Term Evolution) 네트워크에 따라 디바이스(1500)를 동작시키도록 구성될 수 있는 통신 칩들을 포함할 수 있다. 통신 칩들은 또한 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network) 또는 E-UTRAN(Evolved UTRAN)에 따라 동작하도록 구성될 수 다. 통신 칩들은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized) 및 그 파생물은 물론, 3G, 4G, 5G 및 그 이상으로 지정된 임의의 다른 무선 프로토콜들에 따라 동작하도록 구성될 수 있다. 통신 인터페이스들(1510)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.

위에서 설명된 컴퓨팅 디바이스(1500) 요소들은 하나 이상의 버스를 나타낼 수 있는 시스템 버스(1512)를 통해 서로 결합될 수 있다. 복수의 버스의 경우, 그것들은 하나 이상의 버스 브리지(도시되지 않음)로 브리지될 수 있다. 이러한 요소들 각각은 본 기술분야에 공지된 그것의 통상적인 기능을 수행할 수 있다. 특히, 메모리(1504) 및 대용량 저장 디바이스들(1506)은 통합된 포토닉스 디바이스(1501) 및 전자 지원 회로(1580)의 동작을 위한 프로그래밍 명령어들의 작업 사본 및 영구 사본을 저장하는 데 사용될 수 있다. 다양한 요소들은 프로세서(들)(1503)에 의해 지원되는 어셈블러 명령어들 또는 그러한 명령어들로 컴파일될 수 있는 고급 언어들에 의해 구현될 수 있다.

프로그래밍 명령어들의 영구 사본은 공장 또는 현장에서, 예를 들어 컴팩트 디스크(CD)와 같은 배포 매체(도시되지 않음)를 통해, 또는 (배포 서버(도시되지 않음)로부터) 통신 인터페이스(1510)를 통해, 대용량 저장 디바이스들(1506)에 배치될 수 있다. 즉, 에이전트 프로그램의 구현을 갖는 하나 이상의 배포 매체가 에이전트를 배포하고 다양한 컴퓨팅 디바이스들을 프로그래밍하기 위해 사용될 수 있다.

요소들(1508, 1510, 1512)의 수, 능력 및/또는 용량은 컴퓨팅 디바이스(1500)가 데이터 센터 내의 서버 컴퓨터와 같은 고정 컴퓨팅 디바이스로서 사용되는지, 또는 태블릿 컴퓨팅 디바이스, 랩탑 컴퓨터, 게임 콘솔 또는 스마트폰과 같은 모바일 컴퓨팅 디바이스로서 사용되는지에 따라 달라질 수 있다. 그 외의 그들의 구성은 공지되어 있으므로 더 이상 설명되지 않을 것이다.

일 실시예에 대해, 프로세서들(1503) 중 적어도 하나는 시스템-인-패키지(System in Package)(SiP) 또는 시스템-온-칩(System on Chip)(SoC)을 형성하기 위해 본 명세서에 설명된 광학 신호 전송 및 수신의 양태들을 실시하도록 구성되는 계산 로직(1522)과 함께 패키징될 수 있다.

다양한 구현들에서, 컴퓨팅 디바이스(1500)는 데이터 센터, 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 정보 단말기(PDA), 울트라 모바일 PC, 휴대폰, 또는 디지털 카메라 중 하나 이상의 컴포넌트를 포함할 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(1500)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수 있다.

다양한 실시예들에 따라, 본 개시내용은 다수의 예를 설명한다.

예 1은 광학 신경망(ONN)을 위한 장치로서, 광 신호들의 어레이를 생성하기 위한 반도체 기판 내의 광원들의 어레이; 광학 신호 입력들의 어레이를 생성하도록 광 신호들의 어레이 상으로 데이터를 변조하기 위해 반도체 기판 내의 광원들의 어레이에 결합되는 복수의 광학 변조기; 및 복수의 광학 변조기로부터 광학 신호 입력들의 어레이를 수신하고, 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환하기 위해, 반도체 기판 내의 복수의 광학 변조기에 결합되는 광학 유니터리 행렬 승산기를 포함하고, 반도체 기판은 단일 반도체 기판이고, 광원들의 어레이, 복수의 광학 변조기, 및 광학 유니터리 행렬 승산기는 단일 반도체 기판에 이기종으로 통합되는 장치를 포함할 수 있다.

예 2는 예 1의 장치를 포함하고, 여기서 광학 유니터리 행렬 승산기는 복수의 2×2 유니터리 지향성 광학 커플러, 복수의 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러, 또는 이들의 조합을 포함한다.

예 3은 예 1의 장치를 포함하고, 여기서 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함하고, 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함한다.

예 4는 예 1의 장치로서, 광학 유니터리 행렬 승산기로부터 광학 신호 출력들의 어레이를 수신하여 광학 신호 출력들을 감쇠 또는 증폭하기 위해 비선형 광학 디바이스들의 어레이를 더 포함하는 장치를 포함한다.

예 5는 예 1의 장치로서, 감쇠 또는 증폭된 광학 신호 출력들을 검출하고 감쇠 또는 증폭된 광학 신호 출력들을 아날로그-디지털 변환기(ADC)에 제공하도록 결합되는 광검출기들의 어레이를 더 포함하는 장치를 포함한다.

예 6은 예 3의 장치를 포함하고, 여기서 각각의 2×2 유니터리 광학 행렬은 ONN에 적용될 가중치를 포함하고, 각각의 2×2 유니터리 광학 행렬의 위상 시프터들 각각은 가중치를 적용하는 것을 돕도록 튜닝된다.

예 7은 예 6의 장치를 포함하고, 여기서 광학 유니터리 행렬 승산기는 디지털 아날로그 변환기(DAC)로부터 가중치를 수신하는 것이다.

예 8은 광학 신경망(ONN)을 위한 방법으로서, 반도체 기판 상의 복수의 광원에 의해, 광 신호들의 어레이를 생성하는 단계; 반도체 기판 상의 복수의 광학 변조기에 의해, 광학 신호 입력들의 어레이를 생성하기 위해 광 신호들의 어레이 상으로 데이터를 변조하는 단계; 반도체 기판 상의 광학 유니터리 행렬 승산기에 의해, 광학 신호 입력들의 어레이를 수신하는 단계; 및 광학 유니터리 행렬 승산기에 의해, 광학 신호 입력들의 어레이를 광학 신호 출력들의 어레이로 변환하기 위해, 광학 신호 입력들의 어레이에 대해 선형 변환을 수행하는 단계를 포함하고, 반도체 기판은 복수의 광원, 복수의 광학 변조기, 및 광학 유니터리 행렬 승산기를 포함하는 단일 반도체 기판인 방법을 포함한다.

예 9는 예 8의 방법을 포함하고, 여기서 광학 유니터리 행렬 승산기에 의해 선형 변환을 수행하는 단계는, 복수의 광학적으로 상호연결된 2×2 유니터리 광학 행렬을 사용하여 선형 변환을 수행하는 단계를 포함하고, 각각의 광학적으로 상호연결된 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트하기 위한 복수의 위상 시프터를 포함한다.

예 10은 예 9의 방법을 포함하고, 여기서 복수의 2×2 유니터리 광학 행렬은 2×2 유니터리 지향성 광학 커플러들, 또는 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들을 포함한다.

예 11은 예 10의 방법을 포함하고, 여기서 복수의 광학 변조기에 의해 데이터를 변조하는 단계는, 입력들의 N차원 입력 벡터를 광학 신호 입력들의 어레이로 인코딩하는 단계를 포함한다.

예 12는 예 8의 방법으로서, 비선형 디바이스에 의해, 광학 유니터리 행렬 승산기로부터 광학 신호 출력들의 어레이를 수신하고, 광학 신호 출력들의 광학 비선형 증폭 또는 감쇠를 수행하는 단계를 더 포함하는 방법을 포함한다.

예 13은 예 12의 방법으로서, 증폭 또는 감쇠된 광학 신호 출력들을 아날로그-디지털 변환기(ADC)에 제공하는 단계를 더 포함하는 방법을 포함한다.

예 14는 시스템으로서, 광학 신경망(ONN) 집적 회로(IC) - ONN 집적 회로는: 광 신호들의 어레이를 생성하기 위한 반도체 기판 내의 광원들의 어레이; 반도체 기판 내의 광원들의 어레이로부터 광 신호들의 어레이를 수신하고, 광학 유니터리 행렬 승산기에 광학 신호 입력들을 제공하기 위해 광 신호들의 어레이 상으로 데이터를 변조하도록 결합되는 복수의 광학 변조기; 및 광학 신호 입력들의 어레이를 수신하고, 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환하기 위해, 반도체 기판 내의 복수의 광학 변조기에 광학적으로 결합되는 광학 유니터리 행렬 승산기를 포함함 - ; 및 광학 유니터리 행렬 승산기에 의해 선형 변환될 광학 신호 입력들의 어레이 상에 변조할 데이터를 ONN에 제공하기 위해 ONN IC에 결합되는 프로세서를 포함하는 시스템을 포함한다.

예 15는 예 14의 시스템을 포함하고, 여기서 반도체 기판은 단일 반도체 기판이고, 광원들의 어레이, 복수의 광학 변조기, 및 광학 유니터리 행렬 승산기는 단일 반도체 기판에 모놀리식 통합된다.

예 16은 예 14의 시스템을 포함하고, 여기서 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함하고, 각각의 2×2 유니터리 광학 행렬은 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함한다.

예 17은 예 14의 시스템으로서 광학 유니터리 행렬 승산기에 결합되고 메모리 디바이스 및 제어 로직을 포함하여, 프로세서로부터 데이터를 수신하도록 결합되는 ONN 가속기를 형성하는 전자 회로를 더 포함하는 시스템을 포함한다.

예 18은 예 14의 시스템으로서, 광학 신호 출력들을 감쇠 또는 증폭하도록 광학 유니터리 행렬 승산기로부터 광학 신호 출력의 어레이를 수신하기 위해 반도체 기판에 통합된 비선형 광학 증폭기들 및 감쇠기들의 어레이를 더 포함하는 시스템을 포함한다.

예 19는 예 14의 시스템으로서, 감쇠 또는 증폭된 광학 신호 출력들을 검출하고, 감쇠 또는 증폭된 광학 신호 출력들을 아날로그-디지털 변환기에 제공하도록 결합되는 광검출기들의 어레이를 더 포함하는 시스템을 포함한다.

예 20은 예 14 내지 예 19 중 어느 하나의 시스템을 포함하고, 여기서 ONN IC에 결합되는 프로세서는 데이터 센터 서버 컴퓨팅 디바이스에 포함된다.

다양한 실시예들은 위에서 접속사 형태(및)로 설명된 실시예들의 대안적인(또는) 실시예들을 포함하는 위에서 설명된 실시예들의 임의의 적절한 조합을 포함할 수 있다(예를 들어, "및"은 "및/또는"일 수 있음). 또한, 일부 실시예들은 실행될 때 위에서 설명된 실시예들 중 임의의 것의 동작들을 초래하는 명령어들이 저장된 하나 이상의 제조 물품(예를 들어, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다. 또한, 일부 실시예들은 위에서 설명된 실시예들의 다양한 동작들을 수행하기 위한 임의의 적절한 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.

요약에 설명된 것을 포함하여, 예시된 구현들에 대한 위의 설명은 본 개시내용의 실시예들을 개시된 형태들 그대로만 제한하거나 철저하게 설명하도록 의도되지 않는다. 특정 구현들 및 예들이 예시의 목적으로 본 명세서에 설명되어 있지만, 관련 기술분야의 통상의 기술자가 인식하는 바와 같이 본 개시내용의 범위 내에서 다양한 등가의 수정들이 가능하다.

이러한 수정들은 위의 상세한 설명에 비추어 본 개시내용의 실시예들에 대해 이루어질 수 있다. 이하의 청구항들에서 사용된 용어들은 본 개시내용의 다양한 실시예들을 명세서 및 청구항들에 개시된 특정 구현들로 제한하는 것으로 해석되어서는 안 된다. 오히려, 범위는 확립된 청구범위 해석의 원칙에 따라 해석되어야 하는 이하의 청구항들에 의해 전적으로 결정되어야 한다.

Claims

광학 신경망(optical neural network)(ONN)을 위한 장치로서,
광 신호들의 어레이를 생성하기 위한 반도체 기판 내의 광원들의 어레이;
광학 신호 입력들의 어레이를 생성하도록 상기 광 신호들의 어레이 상으로 데이터를 변조하기 위해 상기 반도체 기판 내의 상기 광원들의 어레이에 결합되는 복수의 광학 변조기; 및
상기 복수의 광학 변조기로부터 상기 광학 신호 입력들의 어레이를 수신하고, 상기 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환하기 위해, 상기 반도체 기판 내의 상기 복수의 광학 변조기에 결합되는 광학 유니터리 행렬 승산기(optical unitary matrix multiplier)
를 포함하고, 상기 반도체 기판은 단일 반도체 기판이고, 상기 광원들의 어레이, 상기 복수의 광학 변조기, 및 상기 광학 유니터리 행렬 승산기는 상기 단일 반도체 기판에 이기종으로(heterogeneously) 통합되는, 장치.
제1항에 있어서, 상기 광학 유니터리 행렬 승산기는 복수의 2×2 유니터리 지향성 광학 커플러(unitary directional optical coupler), 복수의 2×2 유니터리 멀티-모드 간섭(multi-mode interference)(MMI) 광학 커플러(unitary MMI optical coupler), 또는 이들의 조합을 포함하는, 장치.
제1항에 있어서, 상기 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함하고, 각각의 2×2 유니터리 광학 행렬은 상기 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함하는, 장치.
제3항에 있어서, 각각의 2×2 유니터리 광학 행렬은 상기 ONN에 적용될 가중치를 포함하고, 각각의 2×2 유니터리 광학 행렬의 상기 위상 시프터들 각각은 상기 가중치를 적용하는 것을 돕도록 튜닝되는, 장치.
제4항에 있어서, 상기 광학 유니터리 행렬 승산기는 디지털 아날로그 변환기(digital analog converter)(DAC)로부터 상기 가중치를 수신하는 것인, 장치.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 광학 유니터리 행렬 승산기로부터 상기 광학 신호 출력들의 어레이를 수신하여 상기 광학 신호 출력들을 감쇠 또는 증폭하기 위한 비선형 광학 디바이스들의 어레이를 더 포함하는, 장치.
제1항 내지 제5항 중 어느 한 항에 있어서, 감쇠 또는 증폭된 광학 신호 출력들을 검출하고 상기 감쇠 또는 증폭된 광학 신호 출력들을 아날로그-디지털 변환기(analog to digital converter)(ADC)에 제공하도록 결합되는 광검출기들의 어레이를 더 포함하는, 장치.
광학 신경망(ONN)을 위한 방법으로서,
반도체 기판 상의 복수의 광원에 의해, 광 신호들의 어레이를 생성하는 단계;
상기 반도체 기판 상의 복수의 광학 변조기에 의해, 광학 신호 입력들의 어레이를 생성하기 위해 상기 광 신호들의 어레이 상으로 데이터를 변조하는 단계;
상기 반도체 기판 상의 광학 유니터리 행렬 승산기에 의해, 상기 광학 신호 입력들의 어레이를 수신하는 단계; 및
상기 광학 유니터리 행렬 승산기에 의해, 상기 광학 신호 입력들의 어레이를 광학 신호 출력들의 어레이로 변환하기 위해, 상기 광학 신호 입력들의 어레이에 대해 선형 변환을 수행하는 단계
를 포함하고, 상기 반도체 기판은 상기 복수의 광원, 상기 복수의 광학 변조기, 및 상기 광학 유니터리 행렬 승산기를 포함하는 단일 반도체 기판인, 방법.
제8항에 있어서, 상기 광학 유니터리 행렬 승산기에 의해 선형 변환을 수행하는 단계는, 복수의 광학적으로 상호연결된 2×2 유니터리 광학 행렬을 사용하여 선형 변환을 수행하는 단계를 포함하고, 각각의 광학적으로 상호연결된 2×2 유니터리 광학 행렬은 상기 광학 신호 입력들 중 하나 이상을 위상 시프트하기 위한 복수의 위상 시프터를 포함하는, 방법.
제9항에 있어서, 상기 복수의 2×2 유니터리 광학 행렬은 2×2 유니터리 지향성 광학 커플러들, 또는 2×2 유니터리 멀티-모드 간섭(MMI) 광학 커플러들을 포함하는, 방법.
제10항에 있어서, 상기 복수의 광학 변조기에 의해 데이터를 변조하는 단계는, 입력들의 N차원 입력 벡터를 광학 신호 입력들의 어레이로 인코딩하는 단계를 포함하는, 방법.
제8항 내지 제11항 중 어느 한 항에 있어서, 비선형 디바이스에 의해, 상기 광학 유니터리 행렬 승산기로부터 상기 광학 신호 출력들의 어레이를 수신하고, 광학 신호 출력들의 광학 비선형 증폭 또는 감쇠를 수행하는 단계를 더 포함하는, 방법.
제12항에 있어서, 증폭 또는 감쇠된 광학 신호 출력들을 아날로그-디지털 변환기(ADC)에 제공하는 단계를 더 포함하는, 방법.
광학 신경망(ONN)과 사용하기 위한 시스템으로서,
ONN 집적 회로(IC) - 상기 ONN 집적 회로는:
광 신호들의 어레이를 생성하기 위한 반도체 기판 내의 광원들의 어레이;
상기 반도체 기판 내의 상기 광원들의 어레이로부터 상기 광 신호들의 어레이를 수신하고, 광학 유니터리 행렬 승산기에 광학 신호 입력들을 제공하기 위해 상기 광 신호들의 어레이 상으로 데이터를 변조하도록 결합되는 복수의 광학 변조기; 및
상기 광학 신호 입력들의 어레이를 수신하고, 상기 복수의 광학 신호 입력을 광학 신호 출력들의 어레이로 선형 변환하기 위해, 상기 반도체 기판 내의 상기 복수의 광학 변조기에 광학적으로 결합되는 광학 유니터리 행렬 승산기
를 포함함 - ; 및
상기 광학 유니터리 행렬 승산기에 의해 선형 변환될 상기 광학 신호 입력들의 어레이 상에 변조할 상기 데이터를 상기 ONN에 제공하기 위해 상기 ONN IC에 결합되는 프로세서
를 포함하는 시스템.
제14항에 있어서, 상기 반도체 기판은 단일 반도체 기판이고, 상기 광원들의 어레이, 상기 복수의 광학 변조기, 및 상기 광학 유니터리 행렬 승산기는 상기 단일 반도체 기판에 모놀리식(monolithically) 통합되는, 시스템.
제14항에 있어서, 상기 광학 유니터리 행렬 승산기는 광학적으로 상호연결된 복수의 2×2 유니터리 광학 행렬을 포함하고, 각각의 2×2 유니터리 광학 행렬은 상기 광학 신호 입력들 중 하나 이상을 위상 시프트, 분할 또는 결합하기 위한 복수의 위상 시프터를 포함하는, 시스템.
제14항 내지 제16항 중 어느 한 항에 있어서, 상기 광학 유니터리 행렬 승산기에 결합되고 메모리 디바이스 및 제어 로직을 포함하여, 상기 프로세서로부터 상기 데이터를 수신하도록 결합되는 ONN 가속기를 형성하는 전자 회로를 더 포함하는, 시스템.
제14항 내지 제16항 중 어느 한 항에 있어서, 상기 광학 신호 출력들을 감쇠 또는 증폭하도록 상기 광학 유니터리 행렬 승산기로부터 상기 광학 신호 출력의 어레이를 수신하기 위해 상기 반도체 기판에 통합된 비선형 광학 증폭기들 및 감쇠기들의 어레이를 더 포함하는, 시스템.
제14항 내지 제16항 중 어느 한 항에 있어서, 감쇠 또는 증폭된 광학 신호 출력들을 검출하고, 상기 감쇠 또는 증폭된 광학 신호 출력들을 아날로그-디지털 변환기에 제공하도록 결합되는 광검출기들의 어레이를 더 포함하는, 시스템.
제14항 내지 제16항 중 어느 한 항에 있어서, 상기 ONN IC에 결합되는 상기 프로세서는 데이터 센터 서버 컴퓨팅 디바이스에 포함되는, 시스템.