CN117270100A - 一种实现储备池循环网络的单片光子集成芯片 - Google Patents

一种实现储备池循环网络的单片光子集成芯片 Download PDF

Info

Publication number
CN117270100A
CN117270100A CN202311182513.4A CN202311182513A CN117270100A CN 117270100 A CN117270100 A CN 117270100A CN 202311182513 A CN202311182513 A CN 202311182513A CN 117270100 A CN117270100 A CN 117270100A
Authority
CN
China
Prior art keywords
signals
output
dimension reduction
path
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311182513.4A
Other languages
English (en)
Inventor
熊婉姝
李玉苗
郭清水
尹坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202311182513.4A priority Critical patent/CN117270100A/zh
Publication of CN117270100A publication Critical patent/CN117270100A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/5161—Combination of different modulation schemes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0463—Neocognitrons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Neurology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种实现储备池循环网络的单片光子集成芯片，包括第一激光器、降维层、储备池循环层和非线性层，第一激光器用于将每组M维向量数据通过电调制方法加载到光信号上；降维层用于将输入信号分成N路，对每路信号进行幅度调制以赋予嵌入权重得到乘积向量，微环调控输入信号使得各分量进行加和得到降维信号，对每路降维信号时间延迟后耦合得到每组单路输出降维信号；储备池循环层用于将当前组单路输出降维信号和上一组结果信号进行耦合后电调制得到当前组输出信号；非线性层用于将当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号。该单片光子集成芯片实现了储备池循环网络的全光域内计算，降低了损耗，提高了计算效率。

Description

一种实现储备池循环网络的单片光子集成芯片
技术领域
本发明属于半导体技术领域，具体涉及一种实现储备池循环网络的单片光子集成芯片。
背景技术
随着当今信息科学的高速发展，从图像处理、语音识别到人工智能技术以及深度学习应用等领域，许多重要的计算任务都离不开类脑神经网络计算的软件实现。神经网络计算是一种类比于人脑神经元的计算方法，它由众多神经元可调的连接权值连接而成，具有大规模并行处理、分布式信息存储、良好的自组织自学习能力等特点。
神经网络有多种类型，目前使用较多的有卷积神经网络，其一般用于处理表格和图像两种数据类型。这些数据基本都来自于某种分布，并且所有样本都是独立同分布的。卷积神经网络和普通的算法大部分都是输入和输出的一一对应，也就是一个输入得到一个输出。不同的输入之间是没有联系的。
然而，大多数的数据并非如此。比如，当我们在进行语义识别时，孤立对这句话的每个字或者词语进行理解是不够的，需要处理这些词连接起来的整个序列；视频处理也类似，我们不能单独的去分析每一帧，而要分析这些帧连接起来的整个序列。在这些应用场景中，就需要使用循环神经网络来进行处理这些序列数据信息，也就是一串相互依赖的数据流。循环神经网络通过引入状态变量存储过去的信息和当前的输入，从而可以确定当前的输出。
储备池计算网络与传统的循环神经网络不同，其输入层和储备池层(即隐藏层)中神经元的连接权重可设为随机值、不需要提前进行任何训练。仅需要对输出层的权重进行简单线性回归训练，即可得到想要的输出值。因此，储备池计算具有训练成本低、训练速度快的优势。
一般储备池光计算网络所具有的虚拟神经元数目大都在数百个，现有的解决方案，无法满足现实中复杂任务的应用需求。因此往往需要提前在计算机内对数据进行预处理，即需要计算机运用算力先对数据进行降维预处理，然后再通过光电转换后将降维后数据输入到储备池硬件中进行计算，依赖计算机的处理过程过多，损耗较低，消耗算力较多，没有发挥出光子神经网络的优势。
发明内容
本发明提供了一种实现储备池循环网络的单片光子集成芯片，该集成芯片能够通过在光域中实现将高维稀疏向量转变为低维的稠密向量过程，实现了储备池循环网络的全光域内计算，降低了损耗，提高了计算效率。
本发明具体实施例提供了一种实现储备池循环网络的单片光子集成芯片，其特征在于，包括：第一激光器、降维层、储备池循环层和非线性层，其中：
所述第一激光器用于将每组M维向量数据通过电调制加载到光信号上得到单路输入信号；
所述降维层用于将单路输入信号分成N路输入信号，对每路输入信号进行幅度调制以向加载的M维向量赋予嵌入权重得到M维乘积向量，对幅度调制后的输入信号进行微环和相位调控使得加载的M维乘积向量的各分量进行加和得到每路降维信号，对N路降维信号分别进行等时间延迟后耦合得到载有N维向量的每组单路输出降维信号；
所述储备池循环层用于将当前组单路输出降维信号和上一组结果信号进行耦合后电调制得到当前组输出信号；
所述非线性层用于将当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号，将当前组结果信号分成两路光信号，一路光信号通过光电转换得到当前组结果信号对应的输出结果，一路光信号通过延迟线输出至储备池循环层。
进一步的，所述降维层包括1xN多模干涉耦合器、幅度调制器阵列、微环+相位调制器阵列、延迟线阵列和Nx1多模干涉耦合器，其中：
所述1xN多模干涉耦合器的输入端与第一激光器的输出端连接，用于将单路输入信号分成N路输入信号；
所述幅度调制器阵列的多个输入端与1xN多模干涉耦合器的多个输出端对应连接，用于调控每路输入信号的幅度从而实现将每路输入信号加载的M维向量与对应的嵌入权重相乘得到M维乘积向量；
所述微环+相位调制器阵列的多个输入端与幅度调制器阵列的多个输出端对应连接，用于将每路输入信号中加载M维乘积向量的各分量的光信号进行叠加得到每路降维信号；
所述延迟线阵列的多个输入端与微环+相位调制器阵列的多个输出端对应连接，用于将每路降维信号进行等时间的延迟；
所述Nx1多模干涉耦合器的多个输入端与延迟线阵列的多个输出端对应连接，用于将等时间延迟后的多路降维信号耦合到一路得到载有每组N维向量的单路输出降维信号。
进一步的，所述微环+相位调制器阵列包括多个微环+相位调制器，每个微环+相位调制器包括微环调制器和设置在微环调制器上的相位调制器：
其中，所述微环调制器用于将每路输入信号中加载M维乘积向量的各分量的信号进行叠加；
所述相位调制器用于当前组的M维度乘积向量的各分量的信号叠加完成后，通过光强调制停止信号叠加从而得到当前组的每路降维信号。
进一步的，所述延迟线阵列包括多条不同长度的延迟线，每条延迟线与上一条延迟线的长度差值为固定值，每条延迟线的输入端与对应的微环+相位调制器的多个输出端对应连接，从而对每路降维信号进行等时间延迟。
进一步的，所述第一激光器用于将每组M维向量数据按照时间顺序加载到光信号上得到对应的单路输入信号，并按照时间顺序将得到的单路输入信号输出至降维层。
进一步的，所述储备池循环层包括2x1多模干涉耦合器、第二激光器和循环池延迟线，其中：
所述2x1多模干涉耦合器的输入端分别与降维层的输出端和循环池延迟线连接，用于将当前组单路输出降维信号和上一组结果信号进行耦合得到当前组耦合信号；
所述第二激光器的输入端与所述2x1多模干涉耦合器的输出端连接，用于通过电调制将循环池权重向量加载到当前组耦合信号上得到加载有输出向量的当前组输出信号；
所述循环池延迟线的一端与2x1多模干涉耦合器的输入端连接，另一端与非线性层的输出端连接，用于将上一组结果信号延迟输出至2x1多模干涉耦合器，使得当前组单路输出降维信号和上一组结果信号能够同时进入2x1多模干涉耦合器。
进一步的，将当前组单路输出降维信号和上一组结果信号进行耦合得到当前组耦合信号，包括：
当前组单路输出降维信号由加载当前组N维向量的每个分量的信号组成，将加载每个分量的信号分别与上一组结果信号进行耦合得到多个子耦合信号，由多个子耦合信号组成当前组耦合信号。
进一步的，用于通过电调制将权重数据加载到当前组耦合信号上得到当前组输出信号，包括：通过第二激光器的电调制将循环池权重向量分别加载到每个子耦合信号上得到当前组输出信号。
进一步的，所述非线性层包括第三激光器、2x1多模干涉耦合器、半导体光放大器和1x2多模干涉耦合器，其中：
所述2x1多模干涉耦合器的输入端分别与储备池循环层的输出端和第三激光器的输出端连接，用于将第三激光器输出的调控光功率与当前组输出信号进行耦合以调控当前组输出信号的光强；
所述半导体光放大器的输入端与2x1多模干涉耦合器的输出端连接，用于将调控光强后的当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号；
所述1x2多模干涉耦合器的输出端与储备池循环层的输入端连接，用于将当前组结果信号分成两路光信号，一路光信号通过光电转换得到当前组M维向量数据对应的输出结果，一路光信号通过延迟线输出至储备池循环层。
进一步的，将调控光强后的当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号，包括：
根据交叉增益调制原理，当调控光强后的当前组输出信号的幅值超过SOA的阈值时，SOA处于深度饱和状态，从而输出均衡的低幅值脉冲光信号；
当调控光强后的当前组输出信号的幅值小于阈值时，输出非均衡的高幅值脉冲光信号；
通过改变SOA光注入大小可调节SOA的初始饱和状态，从而调节SOA的阈值。
与现有技术相比，本发明的有益效果为：
本发明通过将载有稀疏的M维向量数据的单路输入信号分成N路后，通过对每路输入信号依次进行幅度调制和微环调制，实现了每路M维向量与嵌入权重相乘，并对M维乘积向量内的分量进行加和以实现对每路的M维向量降维，将每路降维信号进行时间延迟后耦合从而得到加载有N维向量的每组单路输出降维信号，进而在光域中实现了将稀疏的M维向量降维为稠密的N维向量的目的，从而实现了储备池循环网络的全光域内计算，降低了损耗，提高了计算效率。
附图说明
图1为本发明具体实施例提供的一种实现储备池循环网络的单片光子集成芯片的结构框图；
图2为本发明具体实施例提供的一种实现储备池循环网络的单片光子集成芯片的数据流图；
图3为本发明具体实施例提供的降维层的结构示意图；
图4为本发明具体实施例提供的储备池循环层的结构示意图；
图5为本发明具体实施例提供的非线性层的结构示意图。
具体实施方式
本发明具体实施例提供的芯片级解决方案，将输入数据预处理的过程和储备池神经网络计算过程同时集成在光子芯片上，将更多的程序步骤在光域中完成，采用光子作为信息处理及传输的基本载体，通过光子器件进行储备池神经网络计算，它在光子器件层面完成所有线性加权和非线性激活的功能。相比于一般储备池神经网络需要计算机先对数据进行预处理的缺点，本发明实现了在光域中进行了embedding的数据预处理过程。与此同时，将非线性的计算过程也完全在光域中进行。完全避免了光-电结合的神经网络中因为有电子元器件参与网络计算，过程中必须包括光-电、电-光信号的转换的步骤，解决了其损耗高、集成度低的缺点，以及不利于实现大规模计算的劣势。本发明具体实施例提出了一种实现低损耗、高集成度的芯片级全光结构的储备池光计算的实现方案。
光计算网络所具有的虚拟神经元数目大都在数百个，现有的解决方案，无法满足现实中复杂任务的应用需求。比如应用在语义识别中，因为储备池神经网络的输入和输出都是向量，为了让语言模型能够被储备池神经网络处理，我们必须把词表达为向量的形式，这样储备池神经网络才能处理它。首先我们要建立一个包含所有词的词典，假设这个词典有N个词，那每个词在词典里面有一个唯一的编号，任意一个词都可以用一个N维的one-hot向量来表示。假设词典有三万个词，每个词就是一个1x30000的向量。几百个虚拟神经元根本无法满足计算需求，因此往往需要提前在计算机内对数据进行预处理，然后再输入到硬件中进行计算，依赖计算机的处理过程过多，没有发挥出光子神经网络的优势。且现有的储备池神经网络方案多在分立器件层面做了单元验证，在集成度和系统完整性上还存在一定缺陷，不利于大规模商业化普及应用。
下面详细描述本发明的具体实施例，所述实施例的器件示例在附图2中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。相比于电子器件，光子器件由于具高带宽和低功耗的优势，更加适合于实现卷积神经网络，用于线性互联。光互联功耗极低，光纤传输的损耗可达到<0.1dB/km，III-V族化合物光端传输损耗可达<2dB/cm，硅端甚至可以达到<1dB/cm，而芯片尺寸基本在毫米或厘米量级，因此光子储备池神经网络的损耗比电子储备池神经网络大大的降低了。
本发明具体实施例提出了一种实现储备池神经网络的单片光子集成芯片，实现了光储备池神经网络的单片芯片集成，该芯片集成度高、功耗低且具有可扩展性。如图1所示，输入层包括第一激光器LD1和降维层，隐藏层包括储备池循环层和非线性层，数据输出至输出层，输出层为DSP处理过程，如图2所示，具体结构包括第一激光器LD1、降维层、储备池循环层和非线性层，本发明具体实施例提供的第一激光器LD1、降维层、储备池循环层和非线性层均集成于III-V族化合物半导体材料基底上。
本发明具体实施例提供的第一激光器LD1用于将每组M维向量数据通过电调制方法加载到光信号上得到单路输入信号，并将单路输入信号输出至降维层，在一实施例中，在语义识别应用场景中，返回图1，输入数据Xt为按照时间排序的K组1xM维度向量，每个向量内单个元素的长度为Δt，电调制频率与Δt成倒数关系，按照时间顺序将每组1xM维向量数据对应的单路输入信号输出至降维层。
本发明具体实施例提供的降维层用于将单路输入信号分成N路输入信号，其中N《M，对每路输入信号进行幅度调制以向加载的M维向量赋予嵌入权重得到M维乘积向量，对幅度调制后的输入信号进行微环调控使得加载的M维乘积向量内的分量进行加和得到加和向量从而实现了对每路加载的M维向量降维的目的，并得到加载有加和向量的每路降维信号，对N路降维信号分别进行等时间延迟后耦合得到载有N维向量的每组单路输出降维信号，从而实现了将M维向量降维为N维向量的目的。
在一具体实施例中，如图3所示，本实施例提供的降维层包括1xN多模干涉耦合器、幅度调制器阵列(AM1...AMN)、微环+相位调制器阵列、延迟线阵列和Nx1多模干涉耦合器，其中：
本实施例提供的1xN多模干涉耦合器的输入端与第一激光器的输出端连接，用于将单路输入信号分成N路输入信号，每路输入信息加载的同一组M维向量，N远小于输入数据维度M。
本实施例提供的幅度调制器阵列的多个输入端与1xN多模干涉耦合器的多个输出端对应连接，用于调控每路输入信号的幅度从而实现将每路输入信号加载的同一组M维向量与对应的嵌入权重W1相乘得到M维乘积向量。
本实施例提供的微环+相位调制器阵列的多个输入端与幅度调制器阵列的多个输出端对应连接，用于将每路输入信号中加载M维乘积向量的各个分量的光信号进行叠加得到每路降维信号。
在一具体实施例中，该微环+相位调制器阵列包括多个微环+相位调制器，每个微环+相位调制器包括微环调制器和设置在微环调制器上的相位调制器：其中，本实施例提供的微环调制器用于将每路输入信号中加载M维乘积向量的各个分量的信号进行叠加；本实施例提供的相位调制器用于当前组的M维度乘积向量的各个分量的信号叠加完成后，通过调制停止信号叠加从而得到当前组的每路降维信号。
本实施例提供的微环+相位调制器阵列工作在过耦合状态，过耦合状态下，耦合进入环腔的能量大于光环腔一周的损耗，环腔内的能量会累积增强，其相位也会谐振增强。光环腔一周的相位变化为Δt的整数倍。经过Δt之后，通过相位调制器使得微环调制器工作在临界耦合状态下，耦合进入环腔能量被吸收，光再输出端产生相消干涉，光功率清零开始下一次光功率累积。
本实施例提供的延迟线阵列的多个输入端与微环+相位调制器阵列的多个输出端对应连接，用于将每路降维信号进行不同时间的延迟。
在一具体实施例中，延迟线阵列包括多条不同长度的延迟线，每条延迟线与上一条延迟线的长度差值为固定值，即每一节马蹄形弯曲波导与直波导之间延迟差为MxΔt，每条延迟线的输入端与对应的微环+相位调制器的多个输出端对应连接，从而对每路降维信号进行等时间延迟。
本实施例提供的Nx1多模干涉耦合器的多个输入端与延迟线阵列的多个输出端对应连接，用于将等时间延迟后的多路降维信号耦合到一路得到载有每组N维向量的单路输出降维信号。
如图4所示，本发明具体实施例提供的储备池循环层从左到右包括2x1多模干涉耦合器、第二激光器和循环池延迟线，其中：
本实施例提供的2x1多模干涉耦合器的输入端分别与降维层的输出端和循环池延迟线连接，用于将当前组单路输出降维信号和上一组结果信号ht-1进行耦合得到当前组耦合信号。通过第二激光器LD2的电调制将循环池权重向量W2加载到当前组耦合信号上得到加载有输出向量的当前组输出信号ht。
如图5所示，本发明具体实施例提供的非线性层包括第三激光器LD3、2x1多模干涉耦合器、半导体光放大器SOA和1x2多模干涉耦合器，其中：
本实施例提供的2x1多模干涉耦合器的输入端分别与储备池循环层的第二激光器LD2的输出端和第三激光器LD3的输出端连接，用于将第三激光器LD3输出的调控光功率与当前组输出信号进行耦合以调控当前组输出信号的光强。
调节第三激光器LD3的输出的调控光功率将半导体光放大器SOA工作在饱和状态跟透明状态的临界点。基于SOA的深度饱和特性，比较当前的光信号的幅值与非线性激活Sigmoid函数的阈值，输出均衡幅值的光信号。输出均衡幅值的0或1的脉冲光信号，从而实现Sigmoid函数功能，即实现非线性激活功能。进而将调控光强后的当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号。
本实施例根据交叉增益调制原理，当调控光强后的当前组输出信号的幅值超过SOA的阈值时，SOA处于深度饱和状态，从而输出均衡的低幅值脉冲光信号；当调控光强后的当前组输出信号的幅值小于阈值时，输出非均衡的高幅值脉冲光信号；通过改变SOA光注入大小可调节SOA的初始饱和状态，从而调节SOA的阈值。
本实施例提供的1x2多模干涉耦合器的输出端与储备池循环层的输入端连接，用于将当前组结果信号分成两路光信号，一路光信号通过光电转换得到当前组M维向量数据对应的输出结果Yt，一路光信号通过延迟线输出至储备池循环层。
示意图中连接各器件的黑色直线和黑色曲线为光波导，在一实施例中，整个PIC芯片在InP衬底上完成。

Claims (10)

1.一种实现储备池循环网络的单片光子集成芯片，其特征在于，包括：第一激光器、降维层、储备池循环层和非线性层，其中：
所述第一激光器用于将每组M维向量数据通过电调制加载到光信号上得到单路输入信号；
所述降维层用于将单路输入信号分成N路输入信号，对每路输入信号进行幅度调制以向加载的M维向量赋予嵌入权重得到M维乘积向量，对幅度调制后的输入信号进行微环和相位调控使得加载的M维乘积向量的各分量进行加和得到每路降维信号，对N路降维信号分别进行等时间延迟后耦合得到载有N维向量的每组单路输出降维信号；
所述储备池循环层用于将当前组单路输出降维信号和上一组结果信号进行耦合后电调制得到当前组输出信号；
所述非线性层用于将当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号，将当前组结果信号分成两路光信号，一路光信号通过光电转换得到当前组结果信号对应的输出结果，一路光信号通过延迟线输出至储备池循环层。
2.根据权利要求1所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述降维层包括1xN多模干涉耦合器、幅度调制器阵列、微环+相位调制器阵列、延迟线阵列和Nx1多模干涉耦合器，其中：
所述1xN多模干涉耦合器的输入端与第一激光器的输出端连接，用于将单路输入信号分成N路输入信号；
所述幅度调制器阵列的多个输入端与1xN多模干涉耦合器的多个输出端对应连接，用于调控每路输入信号的幅度从而实现将每路输入信号加载的M维向量与对应的嵌入权重相乘得到M维乘积向量；
所述微环+相位调制器阵列的多个输入端与幅度调制器阵列的多个输出端对应连接，用于将每路输入信号中加载M维乘积向量的各分量的光信号进行叠加得到每路降维信号；
所述延迟线阵列的多个输入端与微环+相位调制器阵列的多个输出端对应连接，用于将每路降维信号进行等时间的延迟；
所述Nx1多模干涉耦合器的多个输入端与延迟线阵列的多个输出端对应连接，用于将等时间延迟后的多路降维信号耦合到一路得到载有每组N维向量的单路输出降维信号。
3.根据权利要求2所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述微环+相位调制器阵列包括多个微环+相位调制器，每个微环+相位调制器包括微环调制器和设置在微环调制器上的相位调制器：
其中，所述微环调制器用于将每路输入信号中加载M维乘积向量的各分量的信号进行叠加；
所述相位调制器用于当前组的M维度乘积向量的各分量的信号叠加完成后，通过光强调制停止信号叠加从而得到当前组的每路降维信号。
4.根据权利要求2所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述延迟线阵列包括多条不同长度的延迟线，每条延迟线与上一条延迟线的长度差值为固定值，每条延迟线的输入端与对应的微环+相位调制器的多个输出端对应连接，从而对每路降维信号进行等时间延迟。
5.根据权利要求1所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述第一激光器用于将每组M维向量数据按照时间顺序加载到光信号上得到对应的单路输入信号，并按照时间顺序将得到的单路输入信号输出至降维层。
6.根据权利要求1所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述储备池循环层包括2x1多模干涉耦合器、第二激光器和循环池延迟线，其中：
所述2x1多模干涉耦合器的输入端分别与降维层的输出端和循环池延迟线连接，用于将当前组单路输出降维信号和上一组结果信号进行耦合得到当前组耦合信号；
所述第二激光器的输入端与所述2x1多模干涉耦合器的输出端连接，用于通过电调制将循环池权重向量加载到当前组耦合信号上得到加载有输出向量的当前组输出信号；
所述循环池延迟线的一端与2x1多模干涉耦合器的输入端连接，另一端与非线性层的输出端连接，用于将上一组结果信号延迟输出至2x1多模干涉耦合器，使得当前组单路输出降维信号和上一组结果信号能够同时进入2x1多模干涉耦合器。
7.根据权利要求6所述的实现储备池循环网络的单片光子集成芯片，其特征在于，将当前组单路输出降维信号和上一组结果信号进行耦合得到当前组耦合信号，包括：
当前组单路输出降维信号由加载当前组N维向量的每个分量的信号组成，将加载每个分量的信号分别与上一组结果信号进行耦合得到多个子耦合信号，由多个子耦合信号组成当前组耦合信号。
8.根据权利要求7所述的实现储备池循环网络的单片光子集成芯片，其特征在于，用于通过电调制将权重数据加载到当前组耦合信号上得到当前组输出信号，包括：通过第二激光器的电调制将循环池权重向量分别加载到每个子耦合信号上得到当前组输出信号。
9.根据权利要求1所述的实现储备池循环网络的单片光子集成芯片，其特征在于，所述非线性层包括第三激光器、2x1多模干涉耦合器、半导体光放大器和1x2多模干涉耦合器，其中：
所述2x1多模干涉耦合器的输入端分别与储备池循环层的输出端和第三激光器的输出端连接，用于将第三激光器输出的调控光功率与当前组输出信号进行耦合以调控当前组输出信号的光强；
所述半导体光放大器的输入端与2x1多模干涉耦合器的输出端连接，用于将调控光强后的当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号；
所述1x2多模干涉耦合器的输出端与储备池循环层的输入端连接，用于将当前组结果信号分成两路光信号，一路光信号通过光电转换得到当前组M维向量数据对应的输出结果，一路光信号通过延迟线输出至储备池循环层。
10.根据权利要求9所述的实现储备池循环网络的单片光子集成芯片，其特征在于，将调控光强后的当前组输出信号载有的输出向量进行非线性变换得到当前组结果信号，包括：
根据交叉增益调制原理，当调控光强后的当前组输出信号的幅值超过SOA的阈值时，SOA处于深度饱和状态，从而输出均衡的低幅值脉冲光信号；
当调控光强后的当前组输出信号的幅值小于阈值时，输出非均衡的高幅值脉冲光信号；
通过改变SOA光注入大小可调节SOA的初始饱和状态，从而调节SOA的阈值。
CN202311182513.4A 2023-09-14 2023-09-14 一种实现储备池循环网络的单片光子集成芯片 Pending CN117270100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311182513.4A CN117270100A (zh) 2023-09-14 2023-09-14 一种实现储备池循环网络的单片光子集成芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311182513.4A CN117270100A (zh) 2023-09-14 2023-09-14 一种实现储备池循环网络的单片光子集成芯片

Publications (1)

Publication Number Publication Date
CN117270100A true CN117270100A (zh) 2023-12-22

Family

ID=89209797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311182513.4A Pending CN117270100A (zh) 2023-09-14 2023-09-14 一种实现储备池循环网络的单片光子集成芯片

Country Status (1)

Country Link
CN (1) CN117270100A (zh)

Similar Documents

Publication Publication Date Title
US11238336B2 (en) Optical convolutional neural network accelerator
Peng et al. Neuromorphic photonic integrated circuits
Dejonckheere et al. All-optical reservoir computer based on saturation of absorption
Katumba et al. A multiple-input strategy to efficient integrated photonic reservoir computing
KR20190015732A (ko) 광 신경망 용 장치 및 방법
CN111753977B (zh) 光学神经网络卷积层芯片、卷积计算方法和电子设备
Gu et al. SqueezeLight: Towards scalable optical neural networks with multi-operand ring resonators
WO2023201970A1 (zh) 一种计算芯片、系统及数据处理方法
CN114970836B (zh) 蓄水池神经网络实现方法、系统、电子设备及存储介质
CN114815959B (zh) 一种基于波分复用的光子张量计算加速方法及装置
CN115169542B (zh) 一种面向卷积神经网络的二维光子卷积加速系统和装置
US20220405565A1 (en) A digital signal modulation method for a photon artificial intelligence computing chip
CN114325932B (zh) 一种片上集成的全光神经网络光计算芯片
US11934943B1 (en) Two-dimensional photonic neural network convolutional acceleration chip based on series connection structure
Xiang et al. Photonic integrated neuro-synaptic core for convolutional spiking neural network
CN117270100A (zh) 一种实现储备池循环网络的单片光子集成芯片
CN115222035B (zh) 一种光子神经网络卷积加速芯片
CN114757344A (zh) 模拟生物神经元动力学以实现逻辑运算的系统及方法
Song et al. Experimental demonstration of photonic spike-timing-dependent plasticity based on a VCSOA
Jacobson et al. Image classification using delay-based optoelectronic reservoir computing
CN114707629A (zh) 基于光散射的矩阵计算方法及光学神经网络
CN117436494B (zh) 一种神经网络运算芯片及运算方法
WO2019167953A1 (ja) 光信号処理装置
Shastri et al. Integrated neuromorphic photonics
CN117669649B (zh) 深度时延储备池计算系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination