KR20220067083A - 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 - Google Patents
발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 Download PDFInfo
- Publication number
- KR20220067083A KR20220067083A KR1020200153377A KR20200153377A KR20220067083A KR 20220067083 A KR20220067083 A KR 20220067083A KR 1020200153377 A KR1020200153377 A KR 1020200153377A KR 20200153377 A KR20200153377 A KR 20200153377A KR 20220067083 A KR20220067083 A KR 20220067083A
- Authority
- KR
- South Korea
- Prior art keywords
- disposed
- layer
- substrate
- light emitting
- dam
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 388
- 238000005538 encapsulation Methods 0.000 claims abstract description 107
- 238000000926 separation method Methods 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims description 252
- 229910052751 metal Inorganic materials 0.000 claims description 147
- 239000002184 metal Substances 0.000 claims description 147
- 239000000463 material Substances 0.000 claims description 81
- 238000006243 chemical reaction Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 49
- 238000002161 passivation Methods 0.000 claims description 40
- 239000011368 organic material Substances 0.000 claims description 20
- 230000007423 decrease Effects 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 606
- 239000010408 film Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 22
- 238000010168 coupling process Methods 0.000 description 19
- 230000008878 coupling Effects 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 238000000059 patterning Methods 0.000 description 17
- 238000007789 sealing Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 13
- 101150040383 pel2 gene Proteins 0.000 description 13
- 101100000339 Arabidopsis thaliana ABCG11 gene Proteins 0.000 description 12
- 101150033653 PGS1 gene Proteins 0.000 description 12
- 101150098295 pel1 gene Proteins 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 230000004044 response Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 239000011247 coating layer Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910001069 Ti alloy Inorganic materials 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000002096 quantum dot Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HCJLVWUMMKIQIM-UHFFFAOYSA-M sodium;2,3,4,5,6-pentachlorophenolate Chemical compound [Na+].[O-]C1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl HCJLVWUMMKIQIM-UHFFFAOYSA-M 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- -1 ITO or IZO Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009191 jumping Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 241001606091 Neophasia menapia Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000003236 benzoyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C(*)=O 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H01L51/5246—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
-
- H01L27/322—
-
- H01L27/3246—
-
- H01L27/3258—
-
- H01L27/3293—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Multimedia (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 명세서에 따른 발광 표시 장치는 기판, 기판의 가장자리 부분에 배치되고 처마 구조를 갖는 제 1 소자 분리 패턴과 제 2 소자 분리 패턴을 포함하는 소자 분리부, 기판 상에 배치된 발광 소자층, 제 1 소자 분리 패턴과 제 2 소자 분리 패턴 사이에 배치된 댐 패턴부, 및 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층을 포함하며, 발광 소자층은 소자 분리부에 의해 분리된 분리 영역을 갖는 발광 소자를 포함하며, 댐 패턴부는 서로 이격된 복수의 라인 댐 패턴을 갖는 제 1 댐 패턴, 및 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치된 제 2 댐 패턴을 포함할 수 있다.
Description
본 명세서는 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치에 관한 것이다.
발광 표시 장치는 자체 발광형 표시 장치로써, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비도 우수하여, 차세대 표시 장치로 각광 받고 있다.
발광 표시 장치는 2개의 전극 사이에 개재된 발광 소자를 포함하는 발광 소자층의 발광을 통해서 영상을 표시한다. 이때, 발광 소자의 발광에 따라 발생되는 광은 전극과 기판 등을 통해서 외부로 방출된다.
발광 표시 장치는 영상을 표시하도록 구현된 표시 패널을 포함한다. 표시 패널은 영상을 표시하기 위한 복수의 화소를 갖는 표시 영역, 및 표시 영역을 둘러싸는 베젤 영역을 포함할 수 있다.
종래의 발광 표시 장치는 표시 패널의 테두리(또는 가장자리 부분)에 배치된 베젤 영역을 가리기 위한 베젤(또는 기구물)을 필요로 하고, 베젤의 폭으로 인하여 베젤 폭(bezel width)이 증가할 수 있다. 또한, 발광 표시 장치의 베젤 폭이 극한으로 감소할 경우, 수분의 투습에 따른 발광 소자의 열화로 인하여 발광 소자의 신뢰성이 저하될 수 있다.
최근에는 발광 표시 장치를 격자 형태로 배열하여 대화면을 구현하는 멀티 스크린 표시 장치가 상용화되고 있다.
그러나, 종래의 멀티 스크린 표시 장치는 복수의 표시 장치 각각의 베젤 영역 또는 베젤로 인하여 인접한 표시 장치들 사이에 심(seam)이라는 경계 부분이 존재하게 된다. 이러한 경계 부분은 멀티 스크린 표시 장치의 전체 화면에 하나의 영상을 표시할 때 영상의 단절감(또는 불연속성)을 줌으로써 영상의 몰입도를 저하시킨다.
본 명세서는 얇은 베젤 폭을 가지면서도 수분의 투습에 따른 발광 소자의 신뢰성 저하가 방지될 수 있는 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서는 제로 베젤을 가지면서도 수분의 투습에 따른 발광 소자의 신뢰성 저하가 방지될 수 있는 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서의 예에 따른 해결하고자 하는 과제들은 위에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재 내용으로부터 본 명세서의 기술 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 예에 따른 발광 표시 장치는 기판, 기판의 가장자리 부분에 배치되고 처마 구조를 갖는 제 1 소자 분리 패턴과 제 2 소자 분리 패턴을 포함하는 소자 분리부, 기판 상에 배치된 발광 소자층, 제 1 소자 분리 패턴과 제 2 소자 분리 패턴 사이에 배치된 댐 패턴부, 및 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층을 포함하며, 발광 소자층은 소자 분리부에 의해 분리된 분리 영역을 갖는 발광 소자를 포함하며, 댐 패턴부는 서로 이격된 복수의 라인 댐 패턴을 갖는 제 1 댐 패턴, 및 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치된 제 2 댐 패턴을 포함할 수 있다.
본 명세서의 일 예에 따른 발광 표시 장치는 기판, 기판 상에 배치된 발광 소자를 포함하는 발광 소자층, 기판의 가장자리 부분에 배치된 댐 패턴부, 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층, 및 기판의 가장자리 부분에 배치되고 발광 소자를 분리하는 소자 분리부를 포함하며, 댐 패턴부는 기판의 가장자리 부분을 따라 배치된 불연속 댐 패턴을 포함할 수 있다.
본 명세서의 일 예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 기판, 기판 상에 배치된 발광 소자를 포함하는 발광 소자층, 기판의 가장자리 부분에 배치된 댐 패턴부, 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층, 및 기판의 가장자리 부분에 배치되고 발광 소자를 분리하는 소자 분리부를 포함하며, 댐 패턴부는 기판의 가장자리 부분을 따라 배치된 불연속 댐 패턴을 포함할 수 있다.
본 명세서의 일 예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 기판, 기판의 가장자리 부분에 배치되고 처마 구조를 갖는 제 1 소자 분리 패턴과 제 2 소자 분리 패턴을 포함하는 소자 분리부, 기판 상에 배치된 발광 소자층, 제 1 소자 분리 패턴과 제 2 소자 분리 패턴 사이에 배치된 댐 패턴부, 및 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층을 포함하며, 발광 소자층은 소자 분리부에 의해 분리된 분리 영역을 갖는 발광 소자를 포함하며, 댐 패턴부는 서로 이격된 복수의 라인 댐 패턴을 갖는 제 1 댐 패턴, 및 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치된 제 2 댐 패턴을 포함할 수 있다.
위에서 언급된 과제의 해결 수단 이외의 본 명세서의 다양한 예에 따른 구체적인 사항들은 아래의 기재 내용 및 도면들에 포함되어 있다.
본 명세서의 일 예에 따르면, 수분의 투습에 따른 발광 소자의 신뢰성 저하가 방지되면서도 얇은 베젤 폭을 갖는 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치를 제공할 수 있다.
본 명세서는 제로 베젤을 가지면서도 수분의 투습에 따른 발광 소자의 신뢰성 저하가 방지될 수 있는 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치를 제공할 수 있다.
본 명세서의 일 예에 따르면, 소자 분리부의 유실 또는 미형성으로 인한 측면 투습에 의한 발광 소자의 신뢰성 저하가 방지되거나 최소화될 수 있다.
본 명세서의 일 예에 따르면, 베젤이 없는 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치를 제공할 수 있다.
본 명세서의 일 예에 따르면, 영상을 단절감 없이 표시할 수 있는 멀티 스크린 표시 장치를 제공할 수 있다.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 예에 따른 발광 표시 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 하나의 부화소를 나타내는 등가 회로도이다.
도 3은 도 1에 도시된 선 I-I'의 단면도이다.
도 4는 도 1에 도시된 선 II-II'의 단면도이다.
도 5는 도 3에 도시된 'B1' 부분의 확대도이다.
도 6은 도 3에 도시된 'B2' 부분의 확대도이다.
도 7은 도 1에 도시된 선 I-I'의 다른 단면도이다.
도 8은 도 1에 도시된 선 II-II'의 다른 단면도이다.
도 9는 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 10은 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 11은 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 12는 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 13은 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 14는 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 15는 본 명세서의 다른 예에 따른 발광 표시 장치를 나타내는 평면도이다.
도 16은 본 명세서의 다른 예에 따른 따른 발광 표시 장치를 개략적으로 나타내는 측면도이다.
도 17은 도 15에 도시된 'B3' 부분의 확대도이다.
도 18은 도 15에 도시된 'B3' 부분의 다른 확대도이다.
도 19는 도 15에 도시된 발광 표시 장치를 나타내는 전면 사시도이다.
도 20은 도 15에 도시된 발광 표시 장치의 후면을 나타내는 도면이다.
도 21은 도 19에 도시된 'B4' 부분의 확대도이다.
도 22는 도 15 및 도 19에 도시된 하나의 화소를 나타내는 회로도이다.
도 23은 도 19 및 도 21에 도시된 표시 영역에 배치된 게이트 구동 회로를 나타내는 도면이다.
도 24은 도 19에 도시된 선 III-III'의 단면도이다.
도 25는 도 24에 도시된 'B5' 부분의 확대도이다.
도 26은 도 19에 도시된 선 IV-IV'의 단면도이다.
도 27은 본 명세서의 일 예에 따른 멀티 스크린 표시 장치를 나타내는 도면이다.
도 28은 도 27에 도시된 선 V-V'의 단면도이다.
도 2는 도 1에 도시된 하나의 부화소를 나타내는 등가 회로도이다.
도 3은 도 1에 도시된 선 I-I'의 단면도이다.
도 4는 도 1에 도시된 선 II-II'의 단면도이다.
도 5는 도 3에 도시된 'B1' 부분의 확대도이다.
도 6은 도 3에 도시된 'B2' 부분의 확대도이다.
도 7은 도 1에 도시된 선 I-I'의 다른 단면도이다.
도 8은 도 1에 도시된 선 II-II'의 다른 단면도이다.
도 9는 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 10은 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 11은 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 12는 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 13은 도 1에 도시된 선 I-I'의 또 다른 단면도이다.
도 14는 도 1에 도시된 선 II-II'의 또 다른 단면도이다.
도 15는 본 명세서의 다른 예에 따른 발광 표시 장치를 나타내는 평면도이다.
도 16은 본 명세서의 다른 예에 따른 따른 발광 표시 장치를 개략적으로 나타내는 측면도이다.
도 17은 도 15에 도시된 'B3' 부분의 확대도이다.
도 18은 도 15에 도시된 'B3' 부분의 다른 확대도이다.
도 19는 도 15에 도시된 발광 표시 장치를 나타내는 전면 사시도이다.
도 20은 도 15에 도시된 발광 표시 장치의 후면을 나타내는 도면이다.
도 21은 도 19에 도시된 'B4' 부분의 확대도이다.
도 22는 도 15 및 도 19에 도시된 하나의 화소를 나타내는 회로도이다.
도 23은 도 19 및 도 21에 도시된 표시 영역에 배치된 게이트 구동 회로를 나타내는 도면이다.
도 24은 도 19에 도시된 선 III-III'의 단면도이다.
도 25는 도 24에 도시된 'B5' 부분의 확대도이다.
도 26은 도 19에 도시된 선 IV-IV'의 단면도이다.
도 27은 본 명세서의 일 예에 따른 멀티 스크린 표시 장치를 나타내는 도면이다.
도 28은 도 27에 도시된 선 V-V'의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다," "갖는다," "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들면, "상에," "상부에," "하부에," "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들면, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, "후에," 에 "이어서," "다음에," "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.
"적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들면, "제 1, 제 2, 및 제 3 구성요소의 적어도 하나"의 의미는 제 1, 제 2, 또는 제 3 구성요소뿐만 아니라, 제 1, 제 2, 및 제 3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 실시예를 통해 본 명세서의 실시예를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
도 1은 본 명세서의 일 예에 따른 발광 표시 장치를 나타내는 도면이며, 도 2는 도 1에 도시된 하나의 부화소를 나타내는 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 명세서의 일 예에 따른 발광 표시 장치는 발광 표시 패널(1), 및 패널 구동 회로부(3)를 포함할 수 있다.
발광 표시 패널(1)은 기판(10), 표시부(AA), 비표시부(IA), 복수의 화소(P), 소자 분리부(15), 및 댐 패턴부(17)를 포함할 수 있다.
기판(10)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다.
표시부(AA)는 영상이 표시되는 영역으로써, 제 1 영역, 표시 영역, 활성 영역, 또는 활성부로도 표현될 수도 있다. 예를 들어, 표시부(AA)는 기판(10)의 가장자리 부분을 제외한 나머지 부분에 배치될 수 있다.
비표시부(IA)는 영상이 표시되지 않는 영역으로써, 제 2 영역, 비표시 영역, 비활성 영역, 또는 비활성부로도 표현될 수도 있다. 예를 들어, 비표시부(IA)는 표시부(AA)를 둘러싸도록 기판(10)의 가장자리 부분에 배치될 수 있다.
복수의 화소(P) 각각은 표시부(AA)에 정의된 복수의 화소 영역에 개별적으로 배치될 수 있다. 복수의 화소 영역 각각은 표시부(AA)에 배치된 화소 구동 라인들에 의해 정의될 수 있다.
복수의 화소(P) 각각은 기판(10) 상의 화소 영역마다 배치되고 인접한 화소 구동 라인들부터 공급되는 스캔 신호와 데이터 신호에 기초하여 데이터 신호에 대응되는 영상을 표시한다.
복수의 화소(P) 각각은 서로 인접한 복수의 부화소(SP)를 포함할 수 있다. 부화소(SP)는 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다. 예를 들어, 서로 인접한 적어도 3개의 부화소는 컬러 영상을 표시하기 위한 하나의 화소(P) 또는 단위 화소(P)를 구성할 수 있다.
일 예에 따른 화소(P)는 제 1 방향(X)을 따라 서로 인접하게 배열된 제 1 내지 제 3 부화소(SP)를 포함할 수 있다. 이 경우, 제 1 부화소는 적색 부화소, 제 2 부화소는 녹색 부화소, 제 3 부화소는 청색 부화소일 수 있으나, 반드시 이에 한정되는 것은 아니다. 일 예에 따르면, 제 1 내지 제 3 부화소(SP) 각각에 배치된 발광 소자층은 동일한 색상의 공통 광을 방출할 수 있다. 예를 들어, 공통 광은 백색 광일 수 있으나, 이에 한정되지 않고 청색 광일 수 있다. 제 1 내지 제 3 부화소(SP) 각각은 백색 광(또는 청색 광)을 각기 다른 컬러 광으로 변환하는 각기 파장 변환 부재를 더 포함할 수 있다. 예를 들어, 파장 변환 부재는 컬러 필터층 및 양자점층 중 적어도 하나를 포함할 수 있다.
다른 예에 따른 화소(P)는 제 1 방향(X)과 제 2 방향(Y) 중 적어도 한 방향을 따라 서로 인접하게 배열된 제 1 내지 제 4 부화소(SP)를 포함할 수 있다. 이 경우, 제 1 부화소는 적색 부화소, 제 2 부화소는 백색 부화소, 제 3 부화소는 청색 부화소, 제 4 부화소는 녹색 부화소일 수 있으나, 반드시 이에 한정되는 것은 아니다. 일 예에 따르면, 제 1 내지 제 4 부화소(SP) 각각에 배치된 발광 소자층은 동일한 색상의 공통 광을 방출할 수 있다. 예를 들어, 공통 광은 백색 광일 수 있으나, 이에 한정되지 않고 청색 광일 수 있다. 제 1, 제 3, 및 제 4 부화소(SP) 각각은 백색 광(또는 청색 광)을 각기 다른 컬러 광으로 변환하는 각기 파장 변환 부재를 더 포함할 수 있다. 예를 들어, 파장 변환 부재는 컬러 필터층 및 양자점층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제 2 부화소는 파장 변환 부재 대신에 단차 보상층을 포함할 수 있다.
부화소(SP)는 인접한 화소 구동 라인들에 연결되고, 화소 구동 라인들로부터 공급되는 스캔 신호와 데이터 신호에 기초하여 데이터 신호에 대응되는 영상을 표시할 수 있다.
일 예에 따른 부화소(SP)는 게이트 라인(GL)과 데이터 라인(DL), 화소 구동 전원 라인(PL), 및 레퍼런스 전압 라인(RL)에 연결될 수 있다. 예를 들어, 부화소(SP)는 게이트 라인(GL)으로부터 공급되는 스캔 신호에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압과 레퍼런스 전압 라인(RL)으로부터 공급되는 레퍼런스 전압의 차 전압에 의해서 화소 구동 전원 라인(PL)으로부터 공통 전극(CE)으로 흐르는 데이터 전류에 따라 발광하여 영상을 표시할 수 있다.
게이트 라인(GL)은 기판(10) 상의 표시부(AA)에 배치될 수 있다. 예를 들어, 게이트 라인(GL)은 제 1 방향(X)을 따라 길게 연장될 수 있다. 일 예에 따른 게이트 라인(GL)은 제 1 방향(X)을 서로 나란하게 배치된 제 1 및 제 2 게이트 라인(GLa, GLb)을 포함할 수 있다.
데이터 라인(DL)은 게이트 라인(GL)을 가로지르도록 기판(10) 상의 표시부(AA)에 배치될 수 있다. 예를 들어, 데이터 라인(DL)은 제 1 방향(X)을 가로지르는 제 2 방향(Y)을 따라 길게 연장될 수 있다.
화소 구동 전원 라인(PL)은 데이터 라인(DL)과 나란하도록 기판(10) 상의 표시부(AA)에 배치될 수 있다.
레퍼런스 전압 라인(RL)은 데이터 라인(DL)과 나란하도록 기판(10) 상의 표시부(AA)에 배치될 수 있다. 예를 들어, 레퍼런스 전압 라인(RL)은 제 1 방향(X)을 따라 배치된 화소(P)마다 하나씩 배치될 수 있으며, 이 경우, 하나의 레퍼런스 전압 라인(RL)은 화소(P)를 구성하는 복수의 부화소(SP)에 공통적으로 연결될 수 있다. 선택적으로, 레퍼런스 전압 라인(RL)은 화소(P)의 구동(또는 동작) 방식에 따라 생략 가능하다.
공통 전극(CE)은 기판(10) 상의 표시부(AA)에 배치되고 복수의 화소(P) 각각의 부화소(SP)와 전기적으로 연결될 수 있다. 예를 들어, 공통 전극(CE)은 복수의 부화소(SP) 각각에 공통적으로 연결될 수 있다.
공통 전극(CE)은 데이터 라인(DL)과 나란하도록 기판(10) 상의 표시부(AA)에 배치된 복수의 화소 공통 전압 라인(CVL)에 전기적으로 연결될 수 있다. 예를 들어, 복수의 화소 공통 전압 라인(CVL) 각각은 표시부(AA) 내에서 공통 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 복수의 화소 공통 전압 라인(CVL) 각각은 표시부(AA)에 배치된 인접한 적어도 2개의 화소(P) 사이 또는 인접한 적어도 2개의 화소(P) 간의 경계 영역에서 공통 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 하나의 화소 공통 전압 라인(CVL)과 공통 전극(CE)은 적어도 2개의 라인(또는 전극) 컨택부를 통해 전기적으로 서로 연결될 수 있다.
일 예에 따른 부화소(SP)는 발광 소자(ED) 및 화소 회로(PC)를 포함할 수 있다.
발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 전극(또는 애노드 전극)(PE)과 공통 전극(또는 캐소드 전극)(CE) 사이에 구현될 수 있다. 이러한 발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류에 의해 발광하여 데이터 전류에 대응되는 휘도의 광을 방출할 수 있다. 예를 들어, 복수의 부화소(SP)에 배치된 화소 전극(PE), 복수의 부화소(SP) 각각의 화소 전극(PE)과 비표시부(IA)의 일부 상에 배치된 발광 소자, 및 발광 소자 상에 배치된 공통 전극(CE)은 발광 소자층으로 표현될 수 있다.
일 예에 따른 발광 소자는 유기 발광층을 포함할 수 있다. 발광 소자는 정공 기능층과 전자 기능층 사이에 개재될 수 있다. 이러한 발광 소자는 화소 회로(PC)로부터 공급되는 데이터 전류에 의해 발광하여 데이터 전류에 대응되는 휘도의 광을 방출할 수 있다.
화소 회로(PC)는 게이트 라인(GL)으로부터 공급되는 스캔 신호에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압과 인접한 레퍼런스 전압 라인(RL)으로부터 공급되는 레퍼런스 전압의 차 전압에 대응되는 데이터 전류를 발광 소자(ED)에 제공할 수 있다.
일 예에 따른 화소 회로(PC)는 제 1 스위칭 박막 트랜지스터(Tsw1), 제 2 스위칭 박막 트랜지스터(Tsw2), 구동 박막 트랜지스터(Tdr), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 이하의 설명에서, 박막 트랜지스터(Thin Film Transistor)를 "TFT"라 칭하기로 한다.
제 1 스위칭 TFT(Tsw1)와 제 2 스위칭 TFT(Tsw2) 및 구동 TFT(Tdr) 중 적어도 하나는 a-Si TFT, poly-Si TFT, Oxide TFT, 또는 Organic TFT일 수 있다. 예를 들어, 픽셀 회로(PC)에서, 제 1 스위칭 TFT(Tsw1), 제 2 스위칭 TFT(Tsw2), 및 구동 TFT(Tdr) 중 일부는 응답 특성이 우수한 LTPS(low-temperature poly-Si)으로 이루어진 반도체층(또는 활성층)을 포함하는 TFT일 수 있고, 제 1 스위칭 TFT(Tsw1), 제 2 스위칭 TFT(Tsw2), 및 구동 TFT(Tdr) 중 일부를 제외한 나머지는 오프 전류(off current) 특성이 우수한 옥사이드(oxide)로 이루어진 반도체층(또는 활성층)을 포함하는 TFT일 수 있다.
제 1 스위칭 TFT(Tsw1)는 게이트 라인(GL)의 제 1 게이트 라인(GLa)에 접속된 게이트 전극, 데이터 라인(DL)에 접속된 제 1 소스/드레인 전극, 및 구동 TFT(Tdr)의 게이트 노드(n1)에 접속된 제 2 소스/드레인 전극을 포함 할 수 있다. 이러한 제 1 스위칭 TFT(Tsw1)는 제 1 게이트 라인(GLa)에 공급되는 제 1 스캔 신호에 따라 데이터 라인(DL)으로부터 공급되는 데이터 전압을 구동 TFT(Tdr)의 게이트 노드(n1)에 공급할 수 있다.
제 2 스위칭 TFT(Tsw2)는 게이트 라인(GL)의 제 2 게이트 라인(GLb)에 접속된 게이트 노드, 구동 TFT(Tdr)의 소스 노드(n2)에 접속된 제 1 소스/드레인 전극, 및 레퍼런스 전압 라인(RL)에 접속된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 제 2 스위칭 TFT(Tsw2)는 제 2 게이트 라인(GLb)에 공급되는 제 2 스캔 신호에 따라 레퍼런스 전압 라인(RL)에 공급되는 레퍼런스 전압을 구동 TFT(Tdr)의 소스 노드(n2)에 공급할 수 있다.
스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)와 소스 노드(n2) 사이에 형성될 수 있다. 일 예에 따른 스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)에 연결된 제 1 커패시터 전극, 구동 TFT(Tdr)의 소스 노드(n2)에 연결된 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극의 중첩 영역에 형성된 유전체층을 포함할 수 있다. 이러한 스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)와 소스 노드(n2) 사이의 차 전압을 충전한 후, 충전된 전압에 따라 구동 TFT(Tdr)를 스위칭시킨다.
구동 박막 트랜지스터(Tdr)는 제 1 스위칭 TFT(Tsw1)의 제 2 소드/드레인 전극과 스토리지 커패시터(Cst)의 제 1 커패시터 전극에 공통적으로 접속된 게이트 전극(또는 게이트 노드(n1)), 제 2 스위칭 TFT(Tsw2)의 제 1 소드/드레인 전극과 스토리지 커패시터(Cst)의 제 2 커패시터 전극 및 발광 소자(ED)의 화소 전극(PE)에 공통적으로 연결된 제 1 소스/드레인 전극(또는 소스 노드(n2)), 및 화소 구동 전원 라인(PL)에 연결된 제 2 소스/드레인 전극(또는 드레인 노드)을 포함할 수 있다. 이러한 구동 TFT(Tdr)는 스토리지 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전압(EVdd)이 공급되는 화소 구동 전원 라인(PL)으로부터 발광 소자(ED)로 흐르는 전류 량을 제어할 수 있다.
소자 분리부(15)는 기판(10)의 가장자리 부분에 구현될 수 있다. 예를 들어, 소자 분리부(15)는 표시부(AA)에 배치된 최외곽 화소(P)를 둘러싸도록 기판(10)의 가장자리 부분에 배치될 수 있다. 예를 들어, 소자 분리부(15)는 표시부(AA)를 둘러싸는 폐루프 라인 형태(또는 폐루프 형태)를 가지도록 기판(10)의 비표시부(IA)를 따라 배치될 수 있다. 이러한 소자 분리부(15)는 표시부(AA)의 외곽부 또는 비표시부(IA)에서 발광 소자(ED)를 분리(또는 단절)시킴으로써 측면 투습 경로를 차단하고, 이를 통해 측면 투습에 의한 발광 소자(ED)의 신뢰성 저하를 방지하거나 최소화할 수 있다. 소자 분리부(15)는 공통 전극(CE)을 추가로 분리(또는 단절)시킬 수 있으며, 이 경우, 소자 분리부(15)에 의해 분리된 공통 전극(CE)의 끝단은 소자 분리부(15)에 의해 분리된 발광 소자(ED)의 끝단을 덮도록 구현될 수 있다. 예를 들어, 소자 분리부(15)는 투습 차단부, 투습 방지부, 트렌치 패턴부, 클리프(cliff) 패턴부, 또는 처마 구조물 등의 용어로 표현될 수 있다. 예를 들어, 소자 분리부(15)는 발광 소자층(13)의 분리 영역, 분리 라인, 단절 영역, 또는 단선 라인으로 정의될 수도 있다.
일 예에 따른 소자 분리부(15)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)을 포함할 수 있다. 예를 들어, 소자 분리부(15)는 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)을 포함할 수 있다.
적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 각각은 표시부(AA)를 둘러싸는 폐루프 라인 형태를 가질 수 있다. 예를 들어, 제 1 소자 분리 패턴(15a)은 표시부(AA)에 인접하게 배치되고, 제 2 소자 분리 패턴(15b)은 제 1 소자 분리 패턴(15a)을 둘러싸도록 배치되고, 제 3 소자 분리 패턴(15c)은 제 2 소자 분리 패턴(15b)을 둘러싸도록 배치되며, 제 4 소자 분리 패턴(15d)은 제 3 소자 분리 패턴(15c)을 둘러싸도록 배치될 수 있다.
적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 각각은 발광 소자(ED)를 분리(또는 단절)시키기 위한 처마 구조를 포함할 수 있다. 예를 들어, 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 각각은 절연층과 절연층 상의 금속 패턴층(또는 금속층)에 의해 구현된 처마 구조를 포함할 수 있다. 예를 들어, 처마 구조는 언더컷 구조 또는 클리프 구조 등의 용어로 표현될 수 있다.
일 예에 따르면, 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 상에 형성(또는 증착)되는 발광 소자(ED)는 별도의 분리(또는 단절) 공정 없이, 소자 분리 패턴(15a, 15b, 15c, 15d)의 처마 구조에 의해서 증착 공정 중에 자동적으로 분리(또는 단절)될 수 있다. 또한, 발광 소자(ED) 상에 배치되는 공통 전극(CE)은 소자 분리 패턴(15a, 15b, 15c, 15d)의 처마 구조에 의해서 증착 공정 중에 자동적으로 분리(또는 단절)될 수 있다.
댐 패턴부(17)는 기판(10)의 가장자리 부분에 구현될 수 있다. 예를 들어, 댐 패턴부(17)는 표시부(AA)에 배치된 최외곽 화소(P)를 둘러싸도록 기판(10)의 가장자리 부분에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 표시부(AA)를 둘러싸는 폐루프 라인 형태를 가지도록 기판(10)의 비표시부(IA)를 따라 배치될 수 있다. 이러한 댐 패턴부(17)는 표시부(AA)를 덮도록 기판(10) 상에 배치되는 봉지층(encapsulation layer)의 퍼짐 또는 넘침을 차단하는 역할을 할 수 있다. 예를 들어, 봉지층은 발광 소자층 상에 배치되고 댐 패턴부(17)에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함할 수 있다. 이에 의해 댐 패턴부(17)는 봉지층의 유기 물질이 기판(10)의 가장자리 부분 쪽으로 퍼지거나 넘치는 것을 차단할 수 있다.
댐 패턴부(17)는 소자 분리부(15) 내에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 중 적어도 하나를 둘러싸고, 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 중 적어도 하나에 의해 둘러싸이도록 기판(10) 상에 구현될 수 있다. 예를 들어, 댐 패턴부(17)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 중 인접한 2개의 소자 분리 패턴 사이에 배치될 수 있다. 예를 들어, 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)은 댐 패턴부(17)를 기준으로, 제 1 소자 분리부(또는 내측 분리부)와 제 2 소자 분리부(또는 외측 분리부)로 구분될 수 있다. 제 1 소자 분리부는 표시부(AA)와 댐 패턴부(17) 사이에 배치될 수 있다. 제 2 소자 분리부는 댐 패턴부(17)와 기판(10)의 끝단(또는 외측면) 사이에 배치될 수 있다.
일 예에 따른 댐 패턴부(17)는 제 1 소자 분리 패턴(15a)을 둘러싸도록 폐루프 라인 형태로 구현되고, 제 2 내지 제 4 소자 분리 패턴(15b, 15c, 15d)에 의해 둘러싸이도록 구현될 수 있다. 이 경우, 제 1 소자 분리 패턴(15a)은 제 1 소자 분리부일 수 있으며, 제 2 내지 제 4 소자 분리 패턴(15b, 15c, 15d)은 제 2 소자 분리부일 수 있다.
댐 패턴부(17)는 소자 분리부(15)의 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)을 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 구조물)을 포함할 수 있다. 일 예에 따른 댐 패턴부(17)는 불연속 댐 패턴과 연속 댐 패턴을 포함할 수 있다.
불연속 댐 패턴은 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하도록 구현될 수 있다. 예를 들어, 불연속 댐 패턴은 불연속성 댐 패턴 또는 점선 댐 패턴 등의 용어로 표현될 수 있다.
일 예에 따른 불연속 댐 패턴은 표시부(AA)를 둘러싸도록 서로 이격된 복수의 라인 댐 패턴을 포함할 수 있다. 예를 들어, 복수의 라인 댐 패턴은 미리 설정된 길이와 미리 설정된 갭 공간을 가지도록 서로 이격될 수 있다. 다른 예에 따른 불연속 댐 패턴은 표시부(AA)를 둘러싸는 복수의 라인 댐 패턴, 및 복수의 라인 댐 패턴 사이에 배치된 댐 단선부를 포함할 수 있다.
일 예에 따르면, 소자 분리부(15)는 불연속 댐 패턴의 제조 공정 이후에 형성(또는 제조)될 수 있다. 예를 들어, 소자 분리부(15)의 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)을 형성(또는 제조)할 때, 불연속 댐 패턴은 절연층을 패터닝(또는 식각)하기 위한 패터닝 물질(또는 식각액)이 댐 패턴부(17)의 내측과 외측 간에 유동될 수 있는 통로를 제공함으로써 패터닝 물질에 의한 금속 패턴층 하부의 절연층에 대한 과식각을 방지하거나 최소화하고, 이를 통해 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)의 처마 구조를 형성할 때 금속 패턴층의 유실(또는 제거)을 방지하거나 최소화할 수 있다. 따라서, 소자 분리부(15)의 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)은 절연층의 과식각으로 인한 금속 패턴층의 유실 없이 정상적인 처마 구조를 포함함으로써 발광 소자(ED)를 분리하는 기능을 정상적으로 수행할 수 있다.
비교 예에 따르면, 댐 패턴부(17)가 불연속 댐 패턴을 포함하지 않을 때, 패터닝 물질이 댐 패턴부(17)의 내측과 외측 각각에 갇히게 되고, 이로 인한 절연층의 과식각에 의해 처마 구조의 금속 패턴층이 유실(또는 제거)되고, 이에 의해 소자 분리 패턴(15a, 15b, 15c, 15d)이 형성되지 않는다. 소자 분리 패턴(15a, 15b, 15c, 15d)이 형성되지 않을 경우, 발광 소자(ED)의 분리가 이루어지지 않기 때문에 측면 투습에 의해 발광 소자(ED)의 신뢰성이 저하되게 된다. 예를 들어, 패터닝 물질이 댐 패턴부(17)의 내측에 갇히게 되고, 이로 인한 절연층의 과식각에 의해 제 1 소자 분리 패턴(15a)의 금속 패턴층이 유실(또는 제거)됨에 따라 제 1 소자 분리 패턴(15a)이 형성되지 않을 수 있다.
연속 댐 패턴은 불연속 댐 패턴 상에 배치될 수 있다. 예를 들어, 연속 댐 패턴은 불연속 댐 패턴의 라인 댐 패턴들 사이의 단선부(또는 갭 공간)에 충진되고, 라인 댐 패턴들 상에 배치될 수 있다. 연속 댐 패턴은 봉지층의 퍼짐 또는 넘침을 차단하는 역할을 할 수 있다.
일 예에 따른 연속 댐 패턴은 불연속 댐 패턴과 다른 단면 구조를 가질 수 있다. 예를 들어, 연속 댐 패턴은 불연속 댐 패턴의 라인 댐 패턴들 사이의 단선부(또는 갭 공간)에 충진된 복수의 돌출 패턴, 및 라인 댐 패턴들과 복수의 돌출 패턴 상에 배치된 폐루프 라인 패턴을 포함할 수 있다.
일 예에 따른 발광 표시 패널(1)은 복수의 패드부(PP)를 더 포함할 수 있다.
복수의 패드부(PP) 각각은 제 1 방향(X)을 따라 기판(10)의 일측 가장자리 부분에 배치될 수 있다. 예를 들어, 기판(10)의 일측 가장자리 부분은 제 1 가장자리 부분, 상측 가장자리 부분, 제 1 비표시부, 또는 상측 비표시부 등으로 표현될 수 있다.
일 예에 따른 복수의 패드부(PP) 각각은 링크 라인을 통해서 데이터 라인(DL)과 전기적으로 연결된 데이터 패드, 링크 라인을 통해서 레퍼런스 전압 라인과 전기적으로 연결된 레퍼런스 전압 패드, 및 링크 라인을 통해서 화소 공통 전압 라인과 전기적으로 연결된 화소 공통 전압 패드를 포함할 수 있다.
복수의 패드부(PP) 중 첫번째 패드부와 마지막 패드부 각각은 복수의 게이트 패드를 포함할 수 있다.
일 예에 따른 발광 표시 패널(1)은 게이트 구동 회로(50)를 더 포함할 수 있다.
게이트 구동 회로(50)는 구동 회로부(3)로부터 패드부(PP)의 복수의 게이트 패드와 링크 라인을 통해 제공되는 게이트 제어 신호(또느 스캔 제어 신호)에 따라 게이트 라인들에 스캔 신호를 공급할 수 있다. 일 예에 따른 게이트 구동 회로(50)는 부화소(SP)의 화소 회로(PC)를 구성하는 TFT의 제조 공정과 함께 기판(10) 상의 비표시 영역(IA)에 직접 구현될 수 있다. 예를 들어, 게이트 구동 회로(50)는 서로 마주하는 기판(10)의 양측 비표시 영역(IA) 중 적어도 하나에 배치될 수 있다. 다른 예에 따른 게이트 구동 회로(50)는 집적 회로로 구현될 수 있으며, 이 경우 기판(10)에 실장되어 게이트 라인들과 연결되거나 플렉서블 회로 필름에 실장되어 기판(10)의 게이트 패드부를 통해 게이트 라인들과 연결될 수 있다.
구동 회로부(3)는 기판(10)의 일측 가장자리 부분에 배치된 패드부(PP)에 연결되고, 디스플레이 구동 시스템으로부터 공급되는 영상 데이터에 대응되는 영상을 각 부화소(SP)에 표시할 수 있다.
일 예에 따른 구동 회로부(3)는 복수의 플렉서블 회로 필름(31), 복수의 데이터 구동 집적 회로(33), 인쇄 회로 기판(35), 타이밍 컨트롤러(37), 및 전원 회로부(39)를 포함할 수 있다.
복수의 플렉서블 회로 필름(31) 각각은 기판(10)에 마련된 패드부(PP)와 인쇄 회로 기판(35) 각각에 부착될 수 있다. 예를 들어, 복수의 플렉서블 회로 필름(31) 각각의 일측(또는 출력 본딩부)은 이방성 도전 필름을 이용한 필름 부착 공정에 의해 기판(10)에 마련된 패드부(PP)에 부착될 수 있다. 복수의 플렉서블 회로 필름(31) 각각의 타측(또는 입력 본딩부)은 이방성 도전 필름을 이용한 필름 부착 공정에 의해 인쇄 회로 기판(35)에 부착될 수 있다.
복수의 데이터 구동 집적 회로(33) 각각은 복수의 플렉서블 회로 필름(31) 각각에 개별적으로 실장된다. 이러한 복수의 데이터 구동 집적 회로(33) 각각은 타이밍 컨트롤러(37)로부터 제공되는 화소 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 화소 데이터를 아날로그 형태의 화소별 데이터 전압으로 변환하여 해당하는 데이터 라인에 공급한다. 예를 들어, 복수의 데이터 구동 집적 회로(33) 각각은 인쇄 회로 기판(35)으로부터 제공되는 복수의 기준 감마 전압을 이용하여 복수의 계조 전압을 생성하고, 복수의 계조 전압 중 화소 데이터에 대응되는 계조 전압을 화소별 데이터 전압으로 선택하여 출력할 수 있다.
부가적으로, 복수의 데이터 구동 집적 회로(33) 각각은 복수의 기준 감마 전압을 이용하여 부화소들(SP)의 구동(또는 발광)에 필요한 화소 구동 전압(또는 화소 구동 전압) 및 화소 공통 전압(또는 캐소드 전압) 각각을 생성하여 출력할 수 있다. 일 예로써, 복수의 데이터 구동 집적 회로(33) 각각은 복수의 기준 감마 전압 또는 복수의 계조 전압 중 미리 설정된 기준 감마 전압 또는 계조 전압을 화소 구동 전압 및 화소 공통 전압으로 각각 선택하여 출력할 수 있다.
또한, 복수의 데이터 구동 집적 회로(33) 각각은 화소(P)의 구동(또는 동작) 방식에 따라 레퍼런스 전압을 추가로 생성하여 출력할 수 있다. 예를 들어, 복수의 데이터 구동 집적 회로(33) 각각은 복수의 기준 감마 전압 또는 복수의 계조 전압 중 미리 설정된 기준 감마 전압 또는 계조 전압을 레퍼런스 전압으로 선택하여 출력할 수 있다. 예를 들어, 화소 구동 전압과 화소 공통 전압 및 레퍼런스 전압 각각은 각기 다른 전압 레벨을 가질 수 있다.
복수의 데이터 구동 집적 회로(33) 각각은 기판(10) 상에 배치된 복수의 레퍼런스 전압 라인(RL)을 통해서 화소(P)의 각 부화소(SP)에 구현된 구동 박막 트랜지스터의 특성값을 순차적으로 센싱하고, 센싱 값에 대응되는 센싱 로우 데이터를 생성해 타이밍 컨트롤러(37)에 제공할 수 있다.
인쇄 회로 기판(35)은 복수의 플렉서블 회로 필름(31) 각각의 타측에 연결될 수 있다. 인쇄 회로 기판(35)은 구동 회로부(3)의 구성들 사이의 신호 및 전압을 전달할 수 있다.
타이밍 컨트롤러(37)는 인쇄 회로 기판(35)에 실장되고, 인쇄 회로 기판(35)에 배치된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신한다. 대안적으로, 타이밍 컨트롤러(37)는 인쇄 회로 기판(35)에 실장되지 않고 디스플레이 구동 시스템에 구현되거나 인쇄 회로 기판(35)과 디스플레이 구동 시스템 사이에 연결된 별도의 컨트롤 보드에 실장될 수도 있다.
타이밍 컨트롤러(37)는 타이밍 동기 신호에 기초해 영상 데이터를 표시 영역(AA)에 배치된 화소 배열 구조에 알맞도록 정렬하여 화소 데이터를 생성하고, 생성된 화소 데이터를 복수의 데이터 구동 집적 회로(33) 각각에 제공할 수 있다.
일 예에 따르면, 화소(P)가 백색 부화소(SP)를 포함할 때, 타이밍 컨트롤러(37)는 디지털 영상 데이터, 즉 각 화소(P)에 공급될 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터를 기반으로 백색 화소 데이터를 추출하고, 추출된 백색 화소 데이터에 기초한 옵셋 데이터를 적색 입력 데이터와 녹색 입력 데이터 및 청색 입력 데이터 각각에 반영하여 적색 화소 데이터와 녹색 화소 데이터 및 청색 화소 데이터를 각각 산출하고, 산출된 적색 화소 데이터, 녹색 화소 데이터, 청색 화소 데이터, 및 백색 화소 데이터를 화소 배열 구조에 알맞도록 정렬해 복수의 데이터 구동 집적 회로(33) 각각에 공급할 수 있다. 예를 들어, 타이밍 컨트롤러(37)는 대한민국 공개특허공보 제10-2013-0060476호 또는 제10-2013-0030598호에 개시된 데이터 변환 방법에 따라 적색, 녹색, 및 청색의 입력 데이터를 적색, 녹색, 청색, 및 백색의 4색 데이터로 변환할 수 있다.
타이밍 컨트롤러(37)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 게이트 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 복수의 데이터 구동 집적 회로(33) 각각의 구동 타이밍을 제어하며, 게이트 제어 신호를 통해 게이트 구동 회로(50)의 구동 타이밍을 제어할 수 있다. 예를 들어, 타이밍 동기 신호는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 및 메인 클럭(또는 도트 클럭)을 포함할 수 있다.
일 예에 따른 데이터 제어 신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 및 소스 출력 신호 등을 포함할 수 있다. 일 예에 따른 게이트 제어 신호는 스타트 신호(또는 게이트 스타트 펄스) 및 복수의 쉬프트 클럭 등을 포함할 수 있다.
타이밍 컨트롤러(37)는 미리 설정된 외부 센싱 구간 동안 복수의 데이터 구동 집적 회로(33)와 게이트 구동 회로(50) 각각을 외부 센싱 모드로 구동시키고, 복수의 데이터 구동 집적 회로(33) 각각으로부터 제공되는 센싱 로우 데이터에 기초하여 부화소(SP)별 구동 박막 트랜지스터의 특성 변화를 보상하기 위한 보상 데이터를 생성하고, 생성된 보상 데이터에 기초하여 화소 데이터를 변조할 수 있다. 예를 들어, 타이밍 컨트롤러(37)는 수직 동기 신호의 블랭킹 구간(또는 수직 블랭킹 구간)에 대응되는 외부 센싱 구간마다 복수의 데이터 구동 집적 회로(33)와 게이트 구동 회로(50) 각각을 외부 센싱 모드로 구동시킬 수 있다. 예를 들어, 외부 센싱 모드는 표시 장치의 제품 출하 전의 검사 공정시, 표시 장치의 최초 초기 구동시, 표시 장치의 전원 온(power on)시, 표시 장치의 전원 오프(power off)시, 표시 장치의 장시간 구동 후 전원 오프(power off)시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.
일 예에 따른 타이밍 컨트롤러(37)는 외부 센싱 모드에 따라 복수의 데이터 구동 집적 회로(33) 각각으로부터 제공되는 화소(P)별 센싱 로우 데이터를 저장 회로에 저장한다. 그리고, 타이밍 컨트롤러(37)는 표시 모드시, 저장 회로에 저장된 센싱 로우 데이터에 기초하여 각 부화소에 공급될 화소 데이터를 보정하여 복수의 데이터 구동 집적 회로(33) 각각에 제공할 수 있다. 여기서, 화소별 센싱 로우 데이터는 부화소에 배치된 구동 박막 트랜지스터와 발광 소자 각각의 경시적 변화 정보를 포함할 수 있다. 이에 따라, 타이밍 컨트롤러(37)는 외부 센싱 모드에서, 각 부화소(SP)에 배치된 구동 박막 트랜지스터의 특성 값(예를 들어, 문턱 전압 또는 이동도)을 센싱하고, 이를 기반으로 각 부화소(SP)에 공급될 화소 데이터를 보정함으로써 복수의 부화소들(SP) 내 구동 박막 트랜지스터의 특성 값 편차에 따른 화질 저하를 최소화하거나 방지할 수 있다. 이와 같은, 발광 표시 장치의 외부 센싱 모드는 본 명세서의 출원인에 의해 이미 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 대한민국 공개특허공보 제 10-2016-0093179호, 제10-2017-0054654호, 또는 제10-2018-0002099호에 개시된 센싱 모드를 통해서 각 부화소(SP)에 배치된 구동 트랜지스터의 특성 값을 센싱할 수 있다.
전원 회로부(39)는 인쇄 회로 기판(35)에 실장되고, 외부로부터 공급되는 입력 전원을 이용하여 화소(P)에 영상을 표시하기 위해 필요한 각종 전원 전압을 생성하고, 해당하는 회로에 제공한다. 예를 들어, 전원 회로부(39)는 타이밍 컨트롤러(37)와 복수의 데이터 구동 집적 회로(33) 각각의 구동에 필요한 로직 전원 전압, 복수의 데이터 구동 집적 회로(33) 각각에 제공되는 복수의 기준 감마 전압, 게이트 구동 회로(50)의 구동에 필요한 적어도 하나의 게이트 구동 전압 및 적어도 하나의 게이트 공통 전압을 생성하여 출력할 수 있다. 게이트 구동 전압과 게이트 공통 전압은 서로 다른 전압 레벨을 가질 수 있다.
도 3은 도 1에 도시된 선 I-I'의 단면도이고, 도 4는 도 1에 도시된 선 II-II'의 단면도이고, 도 5는 도 3에 도시된 'B1' 부분의 확대도이며, 도 6은 도 3에 도시된 'B2' 부분의 확대도이다.
도 1 내지 도 6을 참조하면, 본 명세서에 일 예에 따른 발광 표시 장치는 기판(10) 상에 배치된 회로층(11), 평탄화층(12), 발광 소자층(13), 뱅크(14), 소자 분리부(15), 댐 패턴부(17), 및 봉지층(19)을 포함할 수 있다.
회로층(11)은 기판(10) 상에 배치될 수 있다. 회로층(11)은 화소 어레이층 또는 TFT 어레이층으로 표현될 수 있다.
도 1 내지 도 3 및 도 5를 참조하면, 일 예에 따른 회로층(11)은 버퍼층(11a), 회로 어레이층(11b), 및 복수의 패드부(PP)를 포함할 수 있다.
버퍼층(11a)은 TFT의 제조 공정 중 고온 공정시 기판(10)에 함유된 수소 등의 물질이 회로 어레이층(11b)으로 확산되는 것을 차단하는 역할을 한다. 또한, 버퍼층(11a)은 외부의 수분이나 습기가 발광 소자층(13) 쪽으로 침투하는 것을 방지하는 역할도 할 수 있다. 일 예에 따른 버퍼층(11a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘산질화막(SiON) 또는 이들의 다중층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 버퍼층(11a)은 기판(10) 상에 배치된 실리콘 질화물(SiNx)의 제 1 버퍼층(BL1), 및 제 1 버퍼층(BL1) 상에 배치된 실리콘 산화물(SiOx)의 제 2 버퍼층(BL2)을 포함할 수 있다.
회로 어레이층(11b)은 버퍼층(11a) 상의 각 화소 영역(PA)에 배치된 구동 TFT(Tdr)를 갖는 화소 회로(PC)를 포함할 수 있다.
각 화소 영역(PA)의 회로 영역(CA)에 배치된 구동 TFT(Tdr)는 활성층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(11c), 제 1 소스/드레인 전극(SD1), 제 2 소스/드레인 전극(SD2), 및 패시베이션층(11d)을 포함할 수 있다.
활성층(ACT)은 각 화소 영역(PA) 상의 버퍼층(11a) 상에 배치될 수 있다. 활성층(ACT)은 게이트 전극(GE)과 중첩되는 채널 영역, 및 채널 영역을 사이에 두고 서로 나란한 제 1 소스/드레인 영역과 제 2 소스/드레인 영역을 포함할 수 있다. 활성층(ACT)은 도체화 공정에 의해서 도체화됨으로써 표시 영역(AA) 내에서 라인들 사이를 직접적으로 연결하거나 서로 다른 층에 배치된 라인들을 전기적으로 연결하는 점핑 구조물의 브리지 라인으로 사용될 수 있다.
게이트 절연막(GI)은 활성층(ACT)의 채널 영역 상에 배치될 수 있다. 게이트 절연막(GI)은 활성층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치되고, 게이트 라인(GL)과 연결될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 활성층(ACT)의 채널 영역과 중첩될 수 있다. 일 예에 따른 게이트 전극(GE)은 몰리브덴(Mo), 티타늄(Ti), 몰리브덴 티타늄 합금(MoTi), 및 구리(Cu) 중 적어도 하나를 포함하는 하는 단층 또는 복층 구조로 이루어질 수 있다.
층간 절연막(11c)은 게이트 전극(GE)과 활성층(ACT)을 덮도록 기판(10) 상에 배치될 수 있다. 층간 절연막(11c)은 게이트 전극(GE)과 소스/드레인 전극(SD1, SD2)을 전기적으로 절연(또는 분리)시킬 수 있다.
일 예에 따른 층간 절연막(11c)은 기판(10)의 가장자리 부분을 제외한 나머지 부분에만 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다.
제 1 소스/드레인 전극(SD1)은 활성층(ACL)의 제 1 소스/드레인 영역과 중첩되는 층간 절연막(11c) 상에 배치되고, 층간 절연막(11c)에 배치된 제 1 소스/드레인 컨택홀을 통해 활성층(ACL)의 제 1 소스/드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 제 1 소스/드레인 전극(SD1)은 구동 TFT(Tdr)의 소스 전극이고, 활성층(ACL)의 제 1 소스/드레인 영역은 소스 영역일 수 있다.
제 2 소스/드레인 전극(SD2)은 활성층(ACL)의 제 2 소스/드레인 영역과 중첩되는 층간 절연막(11c) 상에 배치되고, 층간 절연막(11c)에 배치된 제 2 소스/드레인 컨택홀을 통해 활성층(ACL)의 제 2 소스/드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 제 2 소스/드레인 전극(SD2)은 구동 TFT(Tdr)의 드레인 전극이고, 활성층(ACL)의 제 2 소스/드레인 영역은 드레인 영역일 수 있다.
패시베이션층(11d)은 구동 TFT(Tdr)를 포함하는 화소 회로(PC)를 덮도록 기판(10) 상에 배치될 수 있다. 패시베이션층(11d)은 댐 패턴부(17)를 지지할 수 있다.
일 예에 따르면, 층간 절연막(11c)이 기판(10)의 가장자리 부분에 배치되지 않을 때, 기판(10)의 가장자리 부분에 배치된 패시베이션층(11d)은 버퍼층(11a)과 직접적으로 접촉될 수 있다. 일 예에 따른 패시베이션층(11d)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘산질화막(SiON) 또는 이들의 다중층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 패시베이션층(11d)은 보호층, 회로 보호층, 절연층, 또는 회로 절연층 등의 용어로 표현될 수 있다.
화소 회로(PC)를 구성하는 제 1 및 제 2 스위칭 TFT(Tsw1, Tsw2) 각각은 구동 TFT(Tdr)와 함께 형성되므로, 이에 대한 설명은 생략한다.
일 예에 따른 회로층(11)은 기판(10)과 버퍼층(11a) 사이에 배치된 하부 금속층(BML)을 더 포함할 수 있다.
하부 금속층(BML)은 화소 회로(PC)를 구성하는 TFT들(Tdr, Tsw1, Tsw2)의 활성층(ACT)의 아래에 배치된 차광 패턴(LSP)을 포함할 수 있다.
차광 패턴(LSP)은 기판(10)과 활성층(ACT) 사이에 섬 형태로 배치될 수 있다. 차광 패턴(LSP)은 기판(10)을 통해서 활성층(ACT) 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 TFT의 문턱 전압 변화를 최소화 내지 방지한다. 선택적으로, 차광 패턴(LSP)은 TFT의 제 1 소스/드레인 전극(SD1)에 전기적으로 연결됨으로써 해당하는 TFT의 하부 게이트 전극의 역할을 할 수도 있으며, 이 경우 광에 의한 특성 변화뿐만 아니라 바이어스 전압에 따른 TFT의 문턱 전압 변화를 최소화 내지 방지할 수 있다.
하부 금속층(BML)은 게이트 라인(GL), 데이터 라인(DL), 화소 구동 전원 라인(PL), 화소 공통 전압 라인, 및 레퍼런스 전압 라인(RL) 중 서로 나란하게 배치되는 라인으로 사용될 수 있다. 또한, 하부 금속층(BML)은 패드부(PP)에 배치된 패드 전극(PPe)들과 전기적으로 연결되는 링크 라인들(LL)로 사용될 수 있다. 일 예에 따른 하부 금속층(BML)은 기판(10) 상에 증착된 후, 패터닝 공정에 의해 데이터 라인(DL), 화소 구동 전원 라인(PL), 화소 공통 전압 라인(CVL), 레퍼런스 전압 라인(RL), 차광 패턴(LSP), 및 링크 라인들(LL) 각각으로 패터닝될 수 있다. 다른 예에 따른 하부 금속층(BML)은 기판(10) 상에 증착된 후, 패터닝 공정에 의해 게이트 라인(GL), 차광 패턴(LSP), 및 링크 라인들(LL) 각각으로 패터닝될 수 있다.
복수의 패드부(PP) 각각은 기판(10)의 일측 가장자리 부분에 배치되고, 링크 라인(LL)과 전기적으로 연결될 수 있다. 복수의 패드부(PP) 각각은 복수의 패드 전극(PPe)을 포함할 수 있다.
복수의 패드 전극(PPe) 각각은 패시베이션층(11d)과 층간 절연막(11c) 및 버퍼층(11a)을 관통하는 패드 컨택홀(PCH)을 통해서 링크 라인(LL)과 전기적으로 연결될 수 있으나, 이에 한정되지 않는다. 일 예로써, 링크 라인(LL)이 버퍼층(11a) 상에 배치될 때, 패드 전극들(PPe)은 패시베이션층(11d)과 층간 절연막(11c)을 관통하는 패드 컨택홀(PCH)을 통해서 링크 라인(LL)과 전기적으로 연결될 수 있다. 다른 예로써, 링크 라인(LL)이 층간 절연막(11c) 상에 배치될 때, 패드 전극들(PPe)은 패시베이션층(11d)을 관통하는 패드 컨택홀(PCH)을 통해서 링크 라인(LL)과 전기적으로 연결될 수 있다.
평탄화층(12)은 기판(10) 상에 배치되고 회로층(11) 상에 평탄면을 제공할 수 있다. 평탄화층(12)은 각 화소 영역(PA)에 배치된 구동 TFT(Tdr)를 포함하는 회로층(11)을 덮을 수 있다. 일 예에 따른 평탄화층(12)은 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 또는 폴리이미드계 수지(polyimides resin) 등으로 이루어질 수 있으나, 이에 한정되지 않는다.
일 예에 따른 평탄화층(12)은 기판(10)의 가장자리 부분에 배치된 회로층(11)의 패드부들(PP)와 패시베이션층(11d)을 제외한 나머지 회로층(11)을 덮도록 형성될 수 있다. 예를 들어, 평탄화층(12)은 패시베이션층(11d)과 발광 소자층(13) 사이에 배치되거나 발광 소자층(13) 아래에 배치될 수 있다.
발광 소자층(13)은 평탄화층(12) 상에 배치될 수 있다. 일 예에 따른 발광 소자층(13)은 화소 전극(PE), 발광 소자(ED), 및 공통 전극(CE)을 포함할 수 있다.
화소 전극(PE)은 발광 소자(ED)의 애노드 전극, 반사 전극, 하부 전극, 또는 제 1 전극으로 표현될 수도 있다.
화소 전극(PE)은 기판(10)의 제 1 영역에 배치될 수 있다. 화소 전극(PE)은 기판(10)의 제 1 영역에 정의된 각 화소 영역(PA)의 발광 영역(EA)과 중첩되는 평탄화층(12) 상에 배치될 수 있다. 화소 전극(PE)은 섬 형태로 패터닝되어 각 화소 영역(PA) 내에 배치되며, 해당하는 화소 회로(PC)의 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다. 예를 들어, 화소 전극(PE)의 일측은 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1) 상으로 연장되고, 평탄화층(12)에 마련된 전극 컨택홀(ECH)을 통해서 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다.
화소 전극(PE)은 일함수가 낮고 반사 효율이 우수한 금속 재질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 예에 따른 화소 전극(PE)은 제 1 화소 전극층(PEL1)(또는 제 1 금속층) 및 제 2 화소 전극층(PEL2)(또는 제 2 금속층)을 포함하는 2층 구조를 가질 수 있다. 제 1 및 2 화소 전극층(PEL1, PEL2)은 평탄층(12) 상에 순차적으로 증착된 후, 동시에 패터닝될 수 있다.
제 1 화소 전극층(PEL1)은 평탄화층(12) 상에 배치될 수 있다. 제 2 화소 전극층(PEL2)은 제 1 화소 전극층(PEL1) 상에 배치(또는 적층)될 수 있다. 일 예에 따른 화소 전극(PE)은 인듐-틴-옥사이드(ITO)(또는 인듐-징크-옥사이드(IZO))와 몰리브덴 티타늄 합금(MoTi)의 적층 구조를 포함할 수 있다. 예를 들어, 화소 전극(PE)은 ITO/MoTi의 2층 구조로 이루어지거나 MoTi/ITO의 2층 구조로 이루어질 수 있다.
일 예에 따른 제 1 화소 전극층(PEL1)은 평탄화층(12)과의 접착층 역할과 발광 소자(ED)의 보조 전극의 역할을 할 수 있으며, ITO 재질 또는 IZO 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
일 예에 따른 제 2 화소 전극층(PEL2)은 제 1 화소 전극층(PEL1) 상에 배치(또는 적층)될 수 있다. 예를 들어, 제 2 화소 전극층(PEL2)은 반사판의 역할과 화소 전극(PE)의 저항을 감소시키는 역할을 할 수 있으며, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 및 몰리브덴 티타늄 합금(MoTi) 중 하나의 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
다른 예에 따른 화소 전극(PE)은 제 1 화소 전극층(PEL1), 제 1 화소 전극층(PEL1) 상의 제 2 화소 전극층(PEL2), 및 제 2 화소 전극층(PEL2) 상의 제 3 화소 전극층(또는 제 3 금속층)을 포함하는 3층 구조를 가질 수 있다. 제 1 및 2 화소 전극층(PEL1, PEL2)과 제 3 화소 전극층은 평탄층(12) 상에 순차적으로 증착된 후, 동시에 패터닝될 수 있다.
제 3 화소 전극층은 발광 소자(ED)의 전극의 역할을 하는 것으로, ITO 재질 또는 IZO 재질로 이루어질 수 있다. 이 경우, 화소 전극(PE)은 IZO/MoTi/ITO 또는 ITO/MoTi/ITO의 3층 구조로 이루어질 수 있다.
다른 예에 따른 화소 전극(PE)은 제 1 화소 전극층(PEL1), 제 1 화소 전극층(PEL1) 상의 제 2 화소 전극층(PEL2), 제 2 화소 전극층(PEL2) 상의 제 3 화소 전극층(또는 제 3 금속층), 및 제 3 화소 전극층 상의 제 4 화소 전극층(또는 제 4 금속층)을 포함하는 4층 구조를 가질 수 있다. 제 1 내지 제 4 화소 전극층은 평탄층(12) 상에 순차적으로 증착된 후, 동시에 패터닝될 수 있다.
제 1 화소 전극층은 평탄화층(12)과의 접착층 역할과 발광 소자(ED)의 보조 전극의 역할을 할 수 있으며, ITO, 몰리브덴(Mo), 및 몰리브덴 티타늄 합금(MoTi) 중 하나의 재질로 이루어질 수 있다. 제 2 화소 전극층은 화소 전극(PE)의 저항을 감소시키는 역할을 할 수 있으며, 구리(Cu) 재질로 이루어질 수 있다. 제 3 화소 전극층은 반사판의 역할을 할 수 있으며, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 및 몰리브덴 티타늄 합금(MoTi) 중 하나의 재질로 이루어질 수 있다. 제 4 화소 전극층은 발광 소자(ED)의 전극의 역할을 할 수 있으며, ITO 재질 또는 IZO 재질로 이루어질 수 있다. 예를 들어, 다른 예에 따른 화소 전극(PE)은 ITO/Cu/MoTi/ITO의 4층 구조로 이루어질 수 있다.
화소 전극(PE)은 복수의 패드부(PP) 각각에 배치된 패드 전극(PPe)들을 구현하는 금속층으로 사용될 수 있다. 예를 들어, 복수의 패드 전극(PPe)은 화소 전극(PE)과 동일한 물질로 이루어지고, 화소 전극(PE)과 함께 형성될 수 있다.
발광 소자(ED)는 기판(10)의 제 1 영역 상에 배치되고 기판(10)의 제 2 영역 일부에 배치될 수 있다. 발광 소자(ED)는 화소 전극(PE) 상에 형성되어 화소 전극(PE)과 직접적으로 접촉될 수 있다. 화소 전극(PE)은 발광 소자(ED) 아래에 배치될 수 있다. 예를 들어, 화소 전극(PE)은 평탄화층(12)과 발광 소자(ED) 사이에 배치될 수 있다.
일 예에 따른 발광 소자(ED)는 부화소(SP)별로 구분되지 않도록 복수의 부화소(SP) 각각에 공통적으로 형성되는 공통층일 수 있다. 발광 소자(ED)는 화소 전극(PE)과 공통 전극(CE)) 사이에 흐르는 전류에 반응하여 백색 광을 방출할 수 있다. 일 예에 따른 발광 소자(ED)는 유기 발광 소자를 포함하거나, 유기 발광 소자와 양자점 발광 소자의 적층 또는 혼합 구조를 포함할 수 있다.
일 예에 따른 유기 발광 소자는 백색 광을 방출하기 위한 2 이상의 유기 발광부를 포함할 수 있다. 예를 들어, 유기 발광 소자는 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 유기 발광부와 제 2 유기 발광부를 포함할 수 있다. 여기서, 제 1 유기 발광부는 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 적어도 하나를 포함할 수 있다. 제 2 유기 발광부는 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 제 1 유기 발광부로부터 방출되는 제 1 광과 혼합되어 백색 광을 만들 수 있는 제 2 광을 방출하기 위한 적어도 하나의 발광층을 포함할 수 있다.
일 예에 따른 유기 발광 소자는 발광 효율 및/또는 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층을 더 포함할 수 있다. 예를 들어, 기능층은 발광층의 상부 및/또는 하부 각각에 배치될 수 있다.
공통 전극(CE)은 발광 소자층(13)의 캐소드 전극, 투명 전극, 상부 전극, 음극, 또는 제 2 전극으로 표현될 수 있다. 공통 전극(CE)은 발광 소자층(13) 상에 형성되어 발광 소자(ED)와 직접적으로 접촉되거나 전기적으로 직접 접촉될 수 있다. 공통 전극(CE)은 발광 소자(ED)에서 방출되는 광이 투과될 수 있도록 투명 전도성 재질을 포함할 수 있다.
일 예에 따른 공통 전극(CE)은 일함수가 비교적 높은 투명 전도성 재질 또는 그래핀(graphene) 중 적어도 하나의 단층 구조 또는 복층 구조로 이루어질 수 있다. 예를 들어, 공통 전극(CE))은 ITO 또는 IZO와 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb 등과 같은 금속과 산화물의 혼합물로 이루어질 수 있다.
추가적으로, 발광 소자층(13)은 공통 전극(CE) 상에 배치된 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 공통 전극(CE) 상에 배치되어 발광층(EL)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시킬 수 있다.
뱅크(14)는 평탄화층(12) 상에 배치되고 기판(10) 상에 화소 영역을 정의할 수 있다. 뱅크(14)는 화소 전극(PE)의 가장자리 부분을 덮도록 평탄화층(12) 상에 배치될 수 있다. 뱅크(14)는 복수의 부화소(SP) 각각의 발광 영역(또는 개구부)(EA)을 정의하며, 인접한 부화소(SP)에 배치된 화소 전극(PE)을 전기적으로 분리할 수 있다. 뱅크(14)는 각 화소 영역(PA)에 배치된 전극 컨택홀(ECH)을 덮도록 형성될 수 있다. 뱅크(14)는 발광 소자층(13)의 발광층(EL)에 의해 덮일 수 있다. 예를 들어, 발광층(EL)은 복수의 부화소(SP) 각각의 화소 전극(PE)뿐만 아니라 뱅크(14) 상에 배치될 수 있다.
일 예에 따른 뱅크(14)는 투명 재질, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으며, 이 경우, 뱅크(14)는 투명 뱅크일 수 있다.
다른 예에 따른 뱅크(14)는 광흡수 재질 또는 카본 블랙(carbon black) 등과 같은 블랙 안료를 포함하는 불투명 재질, 예를 들어 폴리이미드계 수지(polyimides resin), 아크릴계 수지(acryl resin), 또는 벤조사이클로뷰텐(BCB) 등으로 형성될 수 있으며, 이 경우 뱅크(14)는 블랙 뱅크일 수 있다.
다시 도 3 및 도 6을 참조하면, 소자 분리부(15)는 제 1 기판(100)의 제 1 영역을 둘러싸는 제 2 영역에 배치될 수 있다. 예를 들어, 제 1 기판(100)의 제 2 영역은 제 1 기판(100)의 가장자리 부분 또는 최외곽 화소의 가장자리 부분일 수 있다. 제 1 기판(100)의 제 1 영역은 제 2 영역을 제외한 나머지 부분일 수 있다.
소자 분리부(15)는 기판(10)의 제 2 영역에 배치된 발광 소자(ED)를 분리시키도록 구현될 수 있다. 소자 분리부(15)는 기판(10)의 측면 방향에서의 수분 침투를 방지하여 측면 투습에 따른 발광 소자(ED)의 열화를 방지하도록 구현될 수 있다. 소자 분리부(15)는 댐 패턴부(17)의 주변에서 발광 소자층(13)의 발광 소자(ED)를 적어도 1회 분리(또는 단절)시킴으로써 측면 투습을 방지할 수 있다. 예를 들어, 소자 분리부(15)는 발광 소자(ED)의 분리 영역, 분리 라인, 단절 영역, 또는 단선 라인으로 정의될 수도 있다.
소자 분리부(15)는 댐 패턴부(17)의 주변에 배치되는 발광 소자(ED)를 분리(또는 단절)시키거나 발광 소자(ED)와 공통 전극(CE) 모두를 분리(또는 단절)시키기 위한 분리 구조(또는 단절 구조 또는 컷팅 구조)를 포함하도록 댐 패턴부(15)의 주변에 구현될 수 있다. 일 예에 따른 분리 구조는 처마 구조(또는 클리프 구조)와 팁 구조(또는 돌출 팁 구조) 및 언더 컷 구조 중 적어도 하나를 포함할 수 있다. 이에 따라, 댐 패턴부(17)의 주변에 배치되는 발광 소자(ED)와 공통 전극(CE)은 별도의 공정 없이, 소자 분리부(15)의 분리 구조에 의해서 증착 공정 중에 단절(또는 단선)될 수 있다.
소자 분리부(15)는 표시부(AA)를 둘러싸도록 기판(10) 상의 층간 절연막(11c) 상에 구현될 수 있다. 예를 들어, 소자 분리부(15)는 평면적으로 표시부(AA)를 둘러싸도록 층간 절연막(11c) 상에 폐루프 라인 형태로 구현될 수 있다.
일 예에 따른 소자 분리부(15)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d)을 포함할 수 있다. 예를 들어, 소자 분리부(15)는 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)을 포함할 수 있다.
제 1 소자 분리 패턴(15a)은 표시부(AA)에 가장 인접한 층간 절연막(11c) 상에 폐루프 라인 형태로 구현될 수 있다. 제 2 소자 분리 패턴(15b)은 제 1 소자 분리 패턴(15a)을 둘러싸도록 층간 절연막(11c) 상에 폐루프 라인 형태로 구현될 수 있다. 제 3 소자 분리 패턴(15c)은 제 2 소자 분리 패턴(15b)을 둘러싸도록 층간 절연막(11c) 상에 폐루프 라인 형태로 구현될 수 있다. 제 4 소자 분리 패턴(15d)은 제 3 소자 분리 패턴(15c)을 둘러싸도록 층간 절연막(11c) 상에 폐루프 라인 형태로 구현될 수 있다. 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각은 발광 소자(ED)를 분리(또는 단절)시키기 위한 처마 구조를 포함할 수 있다.
일 에에 따른 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각은 제 1 트렌치 구조물(TS1), 금속 패턴층(MPL), 및 제 2 트렌치 구조물(TS2)을 포함할 수 있다.
제 1 트렌치 구조물(TS1)은 패시베이션층(11d)으로 구현될 수 있다. 제 1 트렌치 구조물(TS1)은 비표시 영역(IA)에 배치되어 있는 패시베이션층(11d)의 패터닝 공정에 의해 형성될 수 있다. 예를 들어, 제 1 트렌치 구조물(TS1)은 식각 공정을 이용한 패시베이션층(11d)의 패터닝 공정에 의해 형성될 수 있다. 예를 들어, 제 1 트렌치 구조물(TS1)은 제 1 분리 구조물 또는 제 1 테이퍼 구조물 등의 용어로 표현될 수 있다.
일 예에 따른 제 1 트렌치 구조물(TS1)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 제 1 트렌치 구조물(TS1)의 아랫면은 층간 절연막(11c)의 상면(또는 표면)과 직접 접촉할 수 있고, 제 1 트렌치 구조물(TS1)의 윗면은 제 1 트렌치 구조물(TS1)의 아랫면 상에 배치되고, 아랫면보다 좁은 폭을 가질 수 있다. 제 1 트렌치 구조물(TS1)의 측면은 윗면과 아랫면 사이에 경사지게 형성될 수 있다. 제 1 트렌치 구조물(TS1)에서, 아랫면과 측면 사이의 사잇각은 예각일 수 있으며, 윗면과 측면 사이의 사잇각은 둔각일 수 있다. 예를 들어, 폭 방향을 따라 자른 제 1 트렌치 구조물(TS1)의 단면은 윗변이 아랫변보다 좁은 사다리꼴 형태의 단면 구조를 가질 수 있다.
금속 패턴층(MPL)은 제 1 트렌치 구조물(TS1) 상에 배치될 수 있다. 금속 패턴층(MPL)은 화소 전극(PE)과 동일한 적어도 2층 구조를 가질 수 있다. 예를 들어, 금속 패턴층(MPL)은 화소 전극(PE)의 제 1 화소 전극층(PEL1)과 함께 형성되고 제 1 트렌치 구조물(TS1)의 윗면에 직접적으로 접촉된 제 1 금속층, 및 화소 전극(PE)의 제 2 화소 전극층(PEL2)과 함께 형성되고 제 1 금속층 상에 형성(또는 적층)된 제 2 금속층을 포함할 수 있다.
금속 패턴층(MPL)은 제 1 트렌치 구조물(TS1)의 윗면보다 넓은 폭을 가질 수 있다. 금속 패턴층(MPL)은 제 1 트렌치 구조물(TS1)의 아랫면과 동일하거나 넓은 폭을 가질 수 있다. 예를 들어, 금속 패턴층(MPL)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 예를 들어, 폭 방향을 따라 자른 금속 패턴층(MPL)은 폭 방향을 따라 자른 제 1 트렌치 구조물(TS1)과 동일한 사다리꼴 형태를 가질 수 있다. 폭 방향을 기준으로, 금속 패턴층(MPL)의 일측 가장자리 부분과 타측 가장자리 부분 각각은 제 1 트렌치 구조물(TS1)의 측면 외부로 돌출될 수 있다.
제 1 트렌치 구조물(TS1)의 측면은 금속 패턴층(MPL)에 대하여 언더 컷(under cut) 구조를 가질 수 있다. 예를 들어, 제 1 트렌치 구조물(TS1)과 금속 패턴층(MPL) 사이의 경계부 또는 제 1 트렌치 구조물(TS1)의 상부 측면은 금속 패턴층(MPL)에 대하여 언더 컷될 수 있다. 금속 패턴층(MPL)은 제 1 트렌치 구조물(TS1)의 언더 컷 구조에 의해서 제 1 트렌치 구조물(TS1)의 측면 외부로 돌출됨으로써 제 1 트렌치 구조물(TS1)의 측면을 덮을 수 있다. 이에 따라, 금속 패턴층(MPL)은 제 1 트렌치 구조물(TS1)에 대해 처마 구조를 가질 수 있다.
제 2 트렌치 구조물(TS2)은 금속 패턴층(MPL) 상에 배치될 수 있다. 예를 들어, 제 2 트렌치 구조물(TS2)은 제 2 분리 구조물 또는 제 2 테이퍼 구조물 등의 용어로 표현될 수 있다.
제 2 트렌치 구조물(TS2)은 유기 물질을 포함할 수 있다. 일 예에 따른 제 2 트렌치 구조물(TS2)은 뱅크(14)와 동일한 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 2 트렌치 구조물(TS2)은 뱅크 물질의 패터닝 공정시 패터닝(또는 제거)되지 않고 금속 패턴층(MPL) 상에 잔존하는 뱅크 물질로 구현될 수 있다. 제 2 트렌치 구조물(TS2)은 뱅크(14)와 동일한 높이(또는 두께)로 구현될 수 있다.
제 2 트렌치 구조물(TS2)의 아랫면은 금속 패턴층(MPL)의 윗면과 동일한 폭을 가질 수 있다. 제 2 트렌치 구조물(TS2)에서, 윗면은 아랫면과 동일한 폭을 가지거나 좁은 폭을 가질 수 있다. 예를 들어, 제 2 트렌치 구조물(TS2)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 예를 들어, 제 2 트렌치 구조물(TS2)의 아랫면과 측면 사이의 사잇각은 금속 패턴층(MPL)의 아랫면과 측면 사이의 사잇각과 동일할 수 있으나, 이에 한정되는 것은 아니다.
일 예에 따른 소자 분리부(15)는 복수의 홈 패턴(15e)을 더 포함할 수 있다.
복수의 홈 패턴(15e) 각각은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 양측에 배치될 수 있다. 예를 들어, 복수의 홈 패턴(15e) 각각은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 사이에 배치될 수 있다.
복수의 홈 패턴(15e) 각각은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 금속 패턴층(MPL)과 제 1 트렌치 구조물(TS1) 사이에 언더컷 구조를 형성하기 위한 패시베이션층(11d)의 패터닝 공정에 의해 패시베이션층(11d)이 제거되는 부분일 수 있다. 복수의 홈 패턴(15e) 각각은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 주변에 배치된 층간 절연막(11c)을 노출시킬 수 있다.
이와 같은, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)을 포함하는 소자 분리부(15)는 발광 소자(ED)를 분리(또는 단절)시키거나 발광 소자(ED)와 공통 전극(CE)을 분리(또는 단절)시킬 수 있다. 예를 들어, 소자 분리부(15) 상에 형성(또는 증착)되는 발광 소자층(13)의 발광 소자(ED)는 별도의 단절 공정 없이, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 언더컷 구조(또는 처마 구조)에 의해서 증착 공정 중에 자동적으로 분리(또는 단절)될 수 있다. 이에 따라, 발광 소자(ED)는 소자 분리부(15)에 의해 분리된 분리 영역을 포함할 수 있다.
일 예에 따르면, 유기 발광 소자로 이루어진 발광 소자(ED)의 증착 물질은 직진성을 가지므로, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 언더컷 구조(또는 처마 구조)에 따라 금속 패턴층(MPL)에 의해 가려지는 제 1 트렌치 구조물(TS1)의 측면에 증착되지 않는다. 이에 따라, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 상에 형성(또는 증착)되는 발광 소자(ED)는 제 1 트렌치 구조물(TS1)과 금속 패턴층(MPL) 사이에서 분리(또는 단절)될 수 있다. 따라서, 댐 패턴부(17)의 주변에 배치되는 발광 소자(ED)는 증착 공정시 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해서 자동적으로 분리(또는 단절)될 수 있으며, 이로 인해 발광 소자(ED)를 단절(또는 단선)시키기 위한 별도의 패터닝 공정이 생략될 수 있다.
비표시부(IA)에 배치되는 발광 소자(ED)의 증착 물질은 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해 분리(또는 단절)되고, 분리(또는 단절)된 발광 소자(ED)의 증착 물질(EDs)은 복수의 홈 패턴(15e) 각각에 섬 형태로 배치될 수 있으며, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 금속 패턴층(MPL)의 측면과 제 1 트렌치 구조물(TS1)의 윗면과 측면을 덮도록 섬 형태로 배치될 수 있다. 따라서, 비표시부(IA)에 배치된 발광 소자(EDs)는 표시부(AA)에 배치된 발광 소자(ED)와 분리됨으로써 기판(10)의 측면 투습 경로는 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해 차단될 수 있다.
선택적으로, 발광 소자(ED) 상에 배치된 공통 전극(CE)은 증착 방식에 따른 증착 공정시, 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해서 자동적으로 분리(또는 단절)되거나, 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해 분리된 발광 소자(ED)를 둘러싸도록 형성될 수 있다.
일 예에 따르면, 공통 전극(CE)이 스퍼터링 공정에 의해 증착될 때, 공통 전극(CE)은 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해 분리된 발광 소자(ED)를 둘러싸도록 형성될 수 있다. 예를 들어, 소자 분리부(15) 상에 배치되는 공통 전극(CE)은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 언더컷 구조(또는 처마 구조)에 의해 가려지는 제 1 트렌치 구조물(TS1)의 측면에도 증착됨으로써 비표시부(IA) 상에 분리 배치된 발광 소자(EDs)를 둘러싸며 분리된 발광 소자(EDs)에 의해 노출된 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 제 1 트렌치 구조물(TS1)의 측면을 둘러쌀 수 있다. 이에 의해, 공통 전극(CE)은 소자 분리부(15) 전체를 덮도록 구현될 수 있다.
다른 예에 따르면, 공통 전극(CE)이 스퍼터링 공정이 아닌 화학기상 증착 공정에 의해 증착될 때, 공통 전극(CE)은 소자 분리부(15)의 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d)에 의해서 자동적으로 분리(또는 단절)될 수 있다. 예를 들어, 소자 분리부(15) 상에 배치되는 공통 전극(CE)은 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 각각의 분리 구조(또는 언더컷 구조)에 의해 가려지는 제 1 트렌치 구조물(TS1)의 측면에서 분리될 수 있다. 예를 들어, 제 1 내지 제 4 소자 분리 패턴(15a, 15b, 15c, 15d) 상에 배치된 공통 전극(CE)과 복수의 홈 패턴(15e) 상에 배치된 공통 전극(CE)은 서로 전기적으로 분리될 수 있다.
다시 도 1, 도 3, 도 4, 및 도 6을 참조하면, 댐 패턴부(17)는 폐루프 라인 형태를 가지도록 기판(10)의 가장자리 부분의 회로층(11) 상에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 표시부(AA)를 둘러싸는 폐루프 라인 형태를 가지도록 회로층(11)의 패시베이션층(11d) 상에 배치될 수 있다. 댐 패턴부(17)는 표시부(AA)를 덮도록 기판(10) 상에 배치되는 봉지층(19)의 퍼짐 또는 넘침을 차단하는 역할을 할 수 있다.
댐 패턴부(17)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 중 인접한 2개의 소자 분리 패턴 사이에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 제 1 소자 분리 패턴(15a)을 둘러싸도록 폐루프 라인 형태로 구현되고, 제 2 내지 제 4 소자 분리 패턴(15b, 15c, 15d)에 의해 둘러싸이도록 구현될 수 있다. 예를 들어, 댐 패턴부(17)는 소자 분리부(15)의 제 1 소자 분리 패턴(15a)와 제 2 소자 분리 패턴(15b) 사이에 배치될 수 있다.
댐 패턴부(17)는 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 구조물)을 포함할 수 있다.
일 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a) 및 제 2 댐 패턴(17b)을 포함할 수 있다.
제 1 댐 패턴(17a)은 소자 분리부(15)의 제 1 소자 분리 패턴(15a)과 제 2 소자 분리 패턴(15b) 사이에 배치된 패시베이션층(11d) 상에 배치될 수 있다. 예를 들어, 제 1 댐 패턴(17a)은 소자 분리부(15)의 형성(또는 제조) 공정 이전에 형성될 수 있다. 예를 들어, 제 1 댐 패턴(17a)은 평탄화층(12)의 형성 공정과 화소 전극(PE)의 형성 공정 사이에 형성될 수 있다.
제 1 댐 패턴(17a)은 유기 물질을 포함할 수 있다. 일 예에 따른 제 1 댐 패턴(17a)은 평탄화층(12)과 함께 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 1 댐 패턴(17a)은 평탄화층(12)과 동일한 높이(또는 두께)를 가질 수 있다.
제 1 댐 패턴(17a)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 구조물)을 포함할 수 있다. 예를 들어, 제 1 댐 패턴(17a)은 하부 댐 패턴, 불연속 댐 패턴, 불연속성 댐 패턴, 또는 점선 댐 패턴 등의 용어로 표현될 수 있다.
제 1 댐 패턴(17a)은 복수의 라인 댐 패턴(17a1) 및 복수의 패턴 단선부(17a2)를 포함할 수 있다.
복수의 라인 댐 패턴(17a1)은 표시부(AA)에 배치된 복수의 최외곽 화소들을 둘러싸는 형태를 가지도록 서로 이격될 수 있다. 복수의 라인 댐 패턴(17a1)은 기판(10)의 가장자리 부분을 따라 서로 이격되도록 배치될 수 있다. 예를 들어, 복수의 라인 댐 패턴(17a1)은 미리 설정된 길이와 미리 설정된 갭 공간(또는 간격)을 가지도록 패시베이션층(11d) 상에 배치될 수 있다.
복수의 패턴 단선부(17a2)(또는 홈부)는 복수의 라인 댐 패턴(17a1) 사이에 배치될 수 있다. 복수의 패턴 단선부(17a2)는 라인 댐 패턴(17a1)과 동일하거나 작은 길이를 가질 수 있다. 예를 들어, 패턴 단선부(17a2)의 길이 또는 인접한 2개의 라인 댐 패턴(17a1) 사이의 갭 공간의 길이는 라인 댐 패턴(17a1)의 길이와 동일하거나 작을 수 있다.
복수의 패턴 단선부(17a2)는, 제 1 댐 패턴(17a)의 제조 공정 이후에 형성(또는 제조)되는 소자 분리부(15)의 형성(또는 제조)시, 패시베이션층(11d)을 패터닝(또는 식각)하기 위한 패터닝 물질(또는 식각액)이 제 1 댐 패턴(17a)의 내측과 외측 간에 유동될 수 있는 통로를 제공함으로써 패터닝 물질에 의한 금속 패턴층(MPL) 하부의 패시베이션층(11d)에 대한 과식각을 방지하거나 최소화할 수 있다. 따라서, 제 1 댐 패턴(17a)의 댐 단선부들(17a2)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있다.
제 2 댐 패턴(17b)은 폐루프 라인 형태를 가지도록 제 1 댐 패턴(17a) 상에 배치될 수 있다. 제 2 댐 패턴(17b)은 제 1 댐 패턴(17a)과 다른 단면 구조를 가질 수 있다. 제 2 댐 패턴(17b)는 제 1 댐 패턴(17a)의 라인 댐 패턴들(17a1) 사이에 충진되고, 라인 댐 패턴들(17a1) 상에 배치될 수 있다. 제 2 댐 패턴(17b)은 봉지층(19)의 퍼짐 또는 넘침을 차단하는 역할을 할 수 있다. 예를 들어, 제 2 댐 패턴(17b)은 상부 댐 패턴(또는 중간 댐 패턴), 연속 댐 패턴, 또는 연속성 댐 패턴 등의 용어로 표현될 수 있다. 예를 들어, 제 2 댐 패턴(17b)은 소자 분리부(15)의 형성(또는 제조) 공정 이후에 제조될 수 있다. 예를 들어, 소자 분리부(15)는 제 1 댐 패턴(17a)의 제조 공정과 제 2 댐 패턴(17b)의 제조 공정 사이에 형성될 수 있다.
제 2 댐 패턴(17b)은 제 1 댐 패턴(17a)과 동일한 물질 또는 평탄화층(12)과 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 2 댐 패턴(17b)은 평탄화층(12)과 동일하거나 높은 높이(또는 두께)를 가지거나 제 1 댐 패턴(17a)과 동일하거나 높은 높이(또는 두께)를 가질 수 있다. 예를 들어, 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b)의 전체 높이(또는 두께)는 평탄화층(12)의 높이(또는 두께)의 2배이거나 2배 이상일 수 있으나, 이에 한정되지 않고, 봉지층(19)의 두께에 따라 변경될 수 있다.
제 1 댐 패턴(17a)과 제 2 댐 패턴(17b)을 포함하는 댐 패턴부(17)는 소자 분리부(15)에 의해 분리된 발광 소자(EDs)에 의해 둘러싸일 수 있다. 그리고, 댐 패턴부(17)를 둘러싸는 발광 소자(EDs)는 소자 분리부(15)에 의해 분리된 공통 전극(CEs)에 의해 둘러싸일 수 있다.
일 예에 따른 제 2 댐 패턴(17b)은 복수의 돌출 패턴(17b1) 및 폐루프 라인 패턴(17b2)을 포함할 수 있다.
복수의 돌출 패턴(17b1)은 제 1 댐 패턴(17a)의 라인 댐 패턴들(17a1) 사이에 충진될 수 있다. 예를 들어, 복수의 돌출 패턴(17b1)은 제 1 댐 패턴(17a)의 댐 단선부들(17a2)에 각각 충진될 수 있다. 제 1 댐 패턴(17a)은 제 2 댐 패턴(17b)의 돌출 패턴들(17b1)에 의해 폐루프 라인 형태를 가질 수 있다.
폐루프 라인 패턴(17b2)은 폐루프 라인 형태를 가지도록 복수의 돌출 패턴(17b1)과 제 1 댐 패턴(17a)의 라인 댐 패턴들(17a1) 상에 배치될 수 있다.
일 예에 따른 댐 패턴부(17)는 제 3 댐 패턴(17c)을 더 포함할 수 있다.
제 3 댐 패턴(17c)은 폐루프 라인 형태를 가지도록 제 2 댐 패턴(17b) 상에 배치될 수 있다. 제 3 댐 패턴(17c)은 제 2 댐 패턴(17b)과 유사한 단면 구조를 가질 수 있다. 제 3 댐 패턴(17c)은 제 2 댐 패턴(17b)과 함께 봉지층(19)의 퍼짐 또는 넘침을 차단하는 역할을 할 수 있다. 예를 들어, 제 3 댐 패턴(17c)은 최상위 댐 패턴(또는 상부 댐 패턴), 보조 댐 패턴, 또는 추가 댐 패턴 등의 용어로 표현될 수 있다.
제 3 댐 패턴(17c)은 뱅크(14)와 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 3 댐 패턴(17c)은 뱅크(14)와 함께 형성될 수 있다. 예를 들어, 제 3 댐 패턴(17c)은 뱅크(14)와 동일하거나 높은 높이(또는 두께)를 가질 수 있다. 예를 들어, 제 3 댐 패턴(17c)은 제 1 댐 패턴(17a) 또는/및 제 2 댐 패턴(17b)과 동일하거나 다른 높이(또는 두께)를 가질 수 있다.
제 1 내지 제 3 댐 패턴(17a, 17b, 17c)을 포함하는 댐 패턴부(17)는 소자 분리부(15)에 의해 분리된 발광 소자(EDs)에 의해 둘러싸일 수 있다. 그리고, 댐 패턴부(17)를 둘러싸는 발광 소자(EDs)는 소자 분리부(15)에 의해 분리된 공통 전극(CEs)에 의해 둘러싸일 수 있다.
봉지층(19)은 기판(10)의 패드부(PP)를 포함하는 최외곽 가장자리 부분을 제외한 나머지 부분 상에 배치되어 발광 소자층(13)을 덮도록 구현될 수 있다. 예를 들어, 봉지층(19)은 발광 소자층(13)의 전면(front surface)과 측면들(lateral surface) 모두를 둘러싸도록 구현될 수 있다. 또한, 봉지층(19)은, 소자 분리부(15)에 의해 발광 소자(ED)와 공통 전극(CE)이 분리될 때, 소자 분리부(15)에 의해 분리된 발광 소자(ED)와 공통 전극(CE)의 분리면(또는 단절면)을 둘러쌀 수 있다. 예를 들어, 봉지층(19)은 소자 분리부(15)의 분리 구조(또는 언더컷 구조)에 의해 형성되는 발광 소자(ED)와 공통 전극(CE)의 분리 공간에 충진(또는 매립)되어 소자 분리부(15)를 밀봉하거나 완전히 둘러쌈으로써 분리된 발광 소자(ED)와 공통 전극(CE) 각각을 완전히 둘러싸거나 덮고, 이를 통해 측면 투습을 원천적으로(또는 완벽하게) 방지할 수 있다.
일 예에 따른 봉지층(19)은 제 1 내지 제 3 봉지층(19a, 19b, 19c)을 포함할 수 있다.
제 1 봉지층(19a)은 산소 또는 수분이 발광 소자층(13)으로 침투하는 것을 차단하도록 구현될 수 있다. 제 1 봉지층(19a)은 공통 전극(CE) 상에 배치되고 발광 소자층(13)을 둘러쌀 수 있다. 이에 따라, 발광 소자층(13)의 전면(front surface)과 측면들(lateral surface) 모두는 제 1 봉지층(19a)에 의해 둘러싸일 수 있다. 제 1 봉지층(19a)은 댐 패턴부(17)의 외곽 주변에서 패시베이션층(11d)의 상면과 직접적으로 접촉되어 공통 전극(CE)과 패시베이션층(11d) 사이의 경계부(또는 계면)을 덮음으로써 측면 투습을 방지하거나 최소화할 수 있다. 예를 들어, 제 1 봉지층(19a)은 패드부(PP)와 소자 분리부(15) 사이에서 패시베이션층(11d)의 상면과 직접적으로 접촉될 수 있다. 일 예에 따른 제 1 봉지층(19a)은 무기 물질을 포함할 수 있다.
제 1 봉지층(19a)은, 소자 분리부(15)에 의해 발광 소자(ED)와 공통 전극(CE)이 분리될 때, 소자 분리부(15)에 의해 분리된 발광 소자(ED)와 공통 전극(CE)의 분리면(또는 단절면)을 둘러쌀 수 있다. 예를 들어, 제 1 봉지층(19a)은 소자 분리부(15)의 분리 구조(또는 언더컷 구조)에 의해 형성되는 발광 소자(ED)와 공통 전극(CE)의 분리 공간에 충진(또는 매립)되어 소자 분리부(15)를 밀봉하거나 완전히 둘러쌈으로써 분리된 발광 소자(ED)와 공통 전극(CE) 각각을 완전히 둘러싸거나 덮고, 이를 통해 측면 투습을 원천적으로(또는 완벽하게) 방지할 수 있다.
제 2 봉지층(19b)은 제 1 봉지층(19a)보다 상대적으로 두꺼운 두께를 가지도록 제 1 봉지층(19a) 상에 구현될 수 있다. 제 2 봉지층(19b)은 제 1 봉지층(19a) 상에 존재하거나 존재할 수 있는 이물질(또는 불필요한 재질 또는 불필요한 구조체)을 충분히 덮을 수 있는 두께를 가질 수 있다. 이러한 제 2 봉지층(19b)은 상대적으로 두꺼운 두께로 인하여 기판(10)의 가장자리 부분으로 퍼질 수 있지만, 제 2 봉지층(19b)의 퍼짐은 댐 패턴부(17)에 의해 차단될 수 있다. 예를 들어, 제 2 봉지층(19b)의 끝단은 댐 패턴부(17) 상의 제 1 봉지층(19a)과 직접적으로 접촉할 수 있다. 제 2 봉지층(19b)은 댐 패턴부(17)에 의해 둘러싸이는 내부 영역(또는 안쪽 영역) 상의 제 1 봉지층(19a) 상에만 배치될 수 있다. 예를 들어, 제 2 봉지층(19b)은 표시부(AA) 전체, 및 표시부(AA)와 댐패턴부(17) 사이의 비표시부(IA)를 덮도록 배치될 수 있다. 이러한 제 2 봉지층(19b)은 이물 커버층으로 표현될 수 있다. 일 예에 따른 제 2 봉지층(19b)은 유기 물질 또는 액상 유기 물질을 포함할 수 있다. 예를 들어, 제 2 봉지층(19b)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기 물질을 포함할 수 있다.
제 3 봉지층(19c)은 산소 또는 수분이 발광 소자층(13)으로 침투하는 것을 1차적으로 차단하도록 구현될 수 있다. 제 3 봉지층(19c)은 댐 패턴부(17)의 내측에 배치된 제 2 봉지층(19b)과 댐 패턴부(17)의 외측에 배치된 제 1 봉지층(19a) 모두를 둘러싸도록 구현될 수 있다. 예를 들어, 제 3 봉지층(19c)은 제 2 봉지층(19b)에 의해 덮이지 않는 댐 패턴부(17)의 외곽 주변에서 패시베이션층(11d)의 상면과 직접적으로 접촉되어 제 1 봉지층(19a)과 패시베이션층(11d) 사이의 경계부(또는 계면)을 덮음으로써 측면 투습을 추가로 방지하거나 최소화할 수 있다. 예를 들어, 제 3 봉지층(19c)은 패드부(PP)와 소자 분리부(15) 사이에서 패시베이션층(11d)의 상면과 직접적으로 접촉될 수 있다. 일 예에 따른 제 3 봉지층(19c)은 제 1 봉지층(19a)과 동일하거나 다른 무기 물질을 포함할 수 있다.
다시 도 1 및 도 3을 참조하면, 명세서에 일 예에 따른 발광 표시 장치는 기판(10) 상에 배치된 파장 변환층(21)을 더 포함할 수 있다.
파장 변환층(21)은 각 화소 영역(PA)의 발광 영역(EA)으로부터 입사되는 광의 파장을 변환시킨다. 예를 들어, 파장 변환층(21)은 발광 영역(EA)으로부터 입사되는 백색 광(또는 청색 광)을 부화소(SP)에 해당하는 컬러 광으로 변환시키거나 부화소(SP)에 해당하는 컬러 광만을 통과시킬 수 있다. 예를 들어, 파장 변환층(21)은 파장 변환 부재와 컬러 필터층 중 적어도 하나를 포함할 수 있다.
일 예에 따른 파장 변환층(21)은 복수의 파장 변환 부재(21a) 및 보호층(21b)을 포함할 수 있다.
일 예에 따른 복수의 파장 변환 부재(21a)은 각 부화소 영역(SPA)의 발광 영역(EA) 상의 봉지층(19) 상에 배치될 수 있다. 예를 들어, 복수의 파장 변환 부재(21a)은 각 부화소 영역(SPA)의 발광 영역(EA)과 동일하거나 넓은 크기를 가질 수 있다.
일 예에 따른 복수의 파장 변환 부재(21a)는 백색 광을 적색 광으로 변환하는 적색 컬러 필터, 백색 광을 녹색 광으로 변환하는 녹색 컬러 필터, 및 백색 광을 청색 광으로 변환하는 청색 컬러 필터로 구분(또는 분류)될 수 있다. 예를 들어, 적색 컬러 필터는 적색 부화소(SP)의 발광 영역(EA) 상의 봉지층(19) 상에 배치될 수 있고, 녹색 컬러 필터는 녹색 부화소(SP)의 발광 영역(EA) 상의 봉지층(19) 상에 배치될 수 있으며, 청색 컬러 필터는 청색 부화소(SP)의 발광 영역(EA) 상의 봉지층(19) 상에 배치될 수 있다.
다른 예에 따른 복수의 파장 변환 부재(21a)은 각 부화소 영역(SPA) 상의 봉지층(19) 상에 배치될 수 있다. 예를 들어, 복수의 파장 변환 부재(21a) 각각은 해당하는 부화소 영역(SPA) 전체와 중첩되도록 봉지층(19) 상에 배치될 수 있다.
다른 예에 따른 복수의 파장 변환 부재(21a)은 각 부화소 영역(SPA)의 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(19) 상에서 서로 중첩될 수 있다. 예를 들어, 각 부화소 영역(SPA)의 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(19) 상에는 서로 다른 색상을 갖는 2 이상의 파장 변환 부재(21a)이 배치될 수 있다. 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(19) 상에 배치된 2 이상의 파장 변환 부재(21a)은 인접한 부화소(SP) 또는 인접한 화소(P) 간의 혼색을 방지하는 차광 패턴의 역할을 할 수 있다.
보호층(21b)은 파장 변환 부재들(21a)을 덮으면서 파장 변환 부재들(21a) 상에 평탄면을 제공하도록 구현될 수 있다. 예를 들어, 보호층(21b)은 파장 변환 부재들(21a), 및 파장 변환 부재들(21a)이 배치되지 않은 봉지층(19)을 덮도록 배치될 수 있다. 일 예에 따른 보호층(21b)은 유기 물질을 포함할 수 있다. 선택적으로, 보호층(21b)은 수분 및/또는 산소를 흡착할 수 있는 게터(getter) 재질을 더 포함할 수 있다.
선택적으로, 일 예에 따른 파장 변환층(21)은 각 부화소 영역(SPA)에서, 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(19) 상에 배치되어 차광 패턴의 역할을 하는 2층 이상의 파장 변환 부재들(21a)을 포함할 수 있다.
대안적으로, 파장 변환층(21)은 시트 형태를 갖는 파장 변환 시트로 변경되어 봉지층(19) 상에 배치될 수도 있다. 이 경우, 파장 변환 시트(또는 양자점 시트)는 한 쌍의 필름 사이에 개재된 파장 변환 부재들(21a)을 포함할 수 있다. 예를 들어, 파장 변환층(21)이 부화소에 설정된 컬러 광을 재방출하는 양자점을 포함할 때, 부화소의 발광 소자층(13)은 백색 광 또는 청색 광을 방출하도록 구현될 수 있다.
본 명세서에 일 예에 따른 발광 표시 장치는 기판(10) 상에 배치된 기능성 필름(23)을 더 포함할 수 있다.
기능성 필름(23)은 파장 변환층(21) 상에 배치될 수 있다. 예를 들어, 기능성 필름(23)은 투명 접착 부재를 매개로 파장 변환층(21) 상에 결합될 수 있다.
일 예에 따른 기능성 필름(23)은 외부 광의 반사를 방지하여 표시 장치에 표시되는 영상에 대한 야외 시인성과 명암비를 향상시키기 위한 반사 방지층(또는 반사 방지 필름)을 포함할 수 있다. 예를 들어, 반사 방지층은 기판(10) 상에 배치된 TFT 및/또는 화소 구동 라인들에 의해 반사되어 다시 외부로 진행하는 반사 광을 차단하는 원편광층(또는 원평광 필름)을 포함할 수 있다.
일 예에 따른 기능성 필름(23)은 수분 또는 산소 침투를 1차적으로 방지하기 위한 배리어층(또는 배리어 필름)을 더 포함할 수 있으며, 배리어층은 수분 투습도가 낮은 재질, 예를 들어 폴리머 재질로 이루어질 수 있다.
일 예에 따른 기능성 필름(23)은 각 화소(P)에서 외부 쪽으로 출광되는 광의 경로를 제어하는 광 경로 제어층(또는 광 경로 제어 필름)을 더 포함할 수 있다. 광 경로 제어층은 고굴절층과 저굴절층이 교번적으로 적층된 구조를 포함함으로써 각 화소(P)로부터 입사되는 광의 경로를 변경하여 시야각에 따른 컬러 시프트 현상을 최소화할 수 있다.
본 명세서에 일 예에 따른 발광 표시 장치는 기판(10) 상에 배치된 측면 실링 부재(25)를 더 포함할 수 있다.
측면 실링 부재(25)는 기판(10)과 기능성 필름(23) 사이에 형성되고, 회로층(11)과 파장 변환층(21) 각각의 측면들 모두를 덮을 수 있다. 예를 들어, 측면 실링 부재(25)는 기능성 필름(23)과 기판(10) 사이에서 발광 표시 장치의 외부에 노출된 회로층(11)과 파장 변환층(21) 각각의 측면들 모두를 덮을 수 있다. 또한, 측면 실링 부재(25)는 기판(10)의 일측 가장자리 부분 상에서 패드부(PP) 각각에 부착된 플렉서블 회로 필름(31) 중 일부를 덮을 수 있다. 이러한 측면 실링 부재(25)는 각 부화소(SP)의 발광 소자(ED)에서 방출되는 광 중에서 파장 변환층(21) 내에서 외측면 쪽으로 진행하는 광에 의해 측면 빛샘을 방지하는 역할을 할 수 있다. 특히, 기판(10)의 패드부(PP)와 중첩되는 측면 실링 부재(25)는 패드부(PP)에 배치된 패드 전극들(PPe)에 의한 외부 광의 반사를 방지하거나 최소화하는 역할을 할 수 있다.
선택적으로, 측면 실링 부재(25)는 수분 및/또는 산소를 흡착할 수 있는 게터(getter) 재질을 더 포함할 수 있다.
이와 같은, 본 명세서의 일 예에 따른 발광 표시 장치는 소자 분리부(15)를 형성(또는 제조)할 때 댐 패턴부(17)의 제 1 댐 패턴(17a)에 구현된 패턴 단선부(17a2)에 의한 패터닝 물질(또는 식각액)의 흐름(또는 유동)으로 인하여 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)이 방지되거나 최소화됨에 따라 발광 소자(ED)의 분리하기 위한 소자 분리부(15)가 정상적으로 형성될 수 있다. 예를 들어, 발광 표시 장치는 댐 패턴부(17)의 구조 변경에 의해 소자 분리부(15)를 형성(또는 제조)할 때 패터닝 물질의 흐름(또는 유동)이 원활함에 따라 소자 분리부(15)의 제 1 트렌치 구조물(TS1)의 과식각이 방지됨으로써 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)이 방지되거나 최소화되어 소자 분리부(15)가 정상적으로 형성될 수 있다. 따라서, 본 명세서의 일 예에 따른 발광 표시 장치는 소자 분리부(15)의 유실 또는 미형성으로 인한 측면 투습에 의한 발광 소자(ED)의 신뢰성 저하가 방지되거나 최소화될 수 있다.
도 7은 도 1에 도시된 선 I-I'의 다른 단면도이며, 도 8은 도 1에 도시된 선 II-II'의 다른 단면도로써, 이는 도 1 내지 도 6에 도시된 댐 패턴부의 구조를 변경한 것이다. 이에 따라, 도 7 및 도 8을 설명함에 있어서, 도 1 내지 도 6의 구성 요소와 동일하거나 대응되는 구성 요소에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 7 및 도 8을 참조하면, 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a) 및 제 2 댐 패턴(17b')을 포함할 수 있다.
제 1 댐 패턴(17a)은 평탄화층(12)과 동일한 물질을 형성될 수 있다. 제 1 댐 패턴(17a)은 복수의 라인 댐 패턴(17a1) 및 복수의 패턴 단선부(17a2)를 포함할 수 있다. 이러한 제 1 댐 패턴(17a)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 댐 단선부들(17a2))을 포함하는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 1 댐 패턴(17a)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
제 2 댐 패턴(17b')은 폐루프 라인 형태를 가지도록 제 1 댐 패턴(17a) 상에 배치될 수 있다. 제 2 댐 패턴(17b')은 뱅크(14)와 동일한 물질로 형성될 수 있다. 제 2 댐 패턴(17b')은 복수의 돌출 패턴(17b1) 및 폐루프 라인 패턴(17b2)을 포함할 수 있다. 이러한 제 2 댐 패턴(17b')은 뱅크(14)와 동일한 물질로 뱅크(14)와 함께 형성되는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 제 2 댐 패턴(17b)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다. 따라서, 제 2 댐 패턴(17b')은 제 1 댐 패턴(17a)과 다른 물질로 이루어지고, 이에 의해 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b') 간의 경계부는 명확히 구분될 수 있다.
다른 예에 따른 댐 패턴부(17)는 제 3 댐 패턴(17c)을 더 포함할 수 있다.
제 3 댐 패턴(17c)은 폐루프 라인 형태를 가지도록 제 2 댐 패턴(17b') 상에 배치될 수 있다. 이러한 제 3 댐 패턴(17c)은 뱅크(14)와 동일한 물질로 뱅크(14)와 함께 형성되는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 3 댐 패턴(17c)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
이와 같은, 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b')이 서로 다른 물질로 이루어지는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다.
도 9는 도 1에 도시된 선 I-I'의 또 다른 단면도이며, 도 10은 도 1에 도시된 선 II-II'의 또 다른 단면도로써, 이는 도 1 내지 도 6에 도시된 댐 패턴부의 구조를 변경한 것이다. 이에 따라, 도 9 및 도 10을 설명함에 있어서, 도 1 내지 도 6의 구성 요소와 동일하거나 대응되는 구성 요소에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 9 및 도 10을 참조하면, 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a) 및 제 2 댐 패턴(17b')을 포함할 수 있다.
제 1 댐 패턴(17a)은 평탄화층(12)과 동일한 물질로 형성될 수 있다. 제 1 댐 패턴(17a)은 복수의 라인 댐 패턴(17a1) 및 복수의 패턴 단선부(17a2)를 포함할 수 있다. 이러한 제 1 댐 패턴(17a)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 댐 단선부들(17a2))을 포함하는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 1 댐 패턴(17a)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
제 2 댐 패턴(17b')은 폐루프 라인 형태를 가지도록 제 1 댐 패턴(17a) 상에 배치될 수 있다. 일 예에 따른 제 2 댐 패턴(17b')은 뱅크(14)와 동일한 물질로 형성될 수 있다. 제 2 댐 패턴(17b')은 복수의 돌출 패턴(17b1) 및 폐루프 라인 패턴(17b2)을 포함할 수 있다. 이러한 제 2 댐 패턴(17b')은 뱅크(14)와 동일한 물질로 뱅크(14)와 함께 형성되는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 제 2 댐 패턴(17b)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다. 따라서, 제 2 댐 패턴(17b')는 제 1 댐 패턴(17a)과 다른 물질로 이루어지고, 이에 의해 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b') 간의 경계부는 명확히 구분될 수 있다.
다른 예에 따른 댐 패턴부(17)는 제 3 댐 패턴(17c')을 더 포함할 수 있다.
제 3 댐 패턴(17c')은 폐루프 라인 형태를 가지도록 제 2 댐 패턴(17b') 상에 배치될 수 있다. 일 예에 따른 제 3 댐 패턴(17c')은 평탄화층(12)과 동일한 물질을 포함할 수 있다. 제 3 댐 패턴(17c')는 제 2 댐 패턴(17b')과 다른 물질로 이루어지고, 이에 의해 제 2 댐 패턴(17b')과 제 3 댐 패턴(17c') 간의 경계부는 명확히 구분될 수 있다. 이러한 제 3 댐 패턴(17c')은 뱅크(14)의 형성(또는 제조) 공정 이후, 평탄화층(12)과 동일한 물질에 의해 제 2 댐 패턴(17b') 상에 형성되는 것을 제외하고는, 이는 도 3, 도 4, 및 도 6에서 설명한 제 3 댐 패턴(17c)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 또 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b')이 서로 다른 물질로 이루어지고, 제 2 댐 패턴(17b')과 제 3 댐 패턴(17c')이 서로 다른 물질로 이루어지는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다.
도 11은 도 1에 도시된 선 I-I'의 또 다른 단면도이며, 도 12는 도 1에 도시된 선 II-II'의 또 다른 단면도로써, 이는 도 1 내지 도 6에 도시된 댐 패턴부의 구조를 변경한 것이다. 이에 따라, 도 11 및 도 12를 설명함에 있어서, 도 1 내지 도 6의 구성 요소와 동일하거나 대응되는 구성 요소에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 11 및 도 12를 참조하면, 또 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a') 및 제 2 댐 패턴(17b)을 포함할 수 있다.
제 1 댐 패턴(17a')은 파장 변환층(21)에 배치되는 컬러 필터(또는 파장 변환 부재)를 포함할 수 있다. 예를 들어, 제 1 댐 패턴(17a')은 파장 변환층(21)에 배치되는 적어도 하나의 파장 변환 부재 또는 컬러 필터층을 포함하는 단층 또는 복층 구조로 이루어질 수 있다. 예를 들어, 제 1 댐 패턴(17a')은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 적어도 하나의 필터를 포함할 수 있다.
제 1 댐 패턴(17a')은 복수의 라인 댐 패턴(17a1) 및 복수의 패턴 단선부(17a2)를 포함할 수 있다. 이러한 제 1 댐 패턴(17a)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 댐 단선부들(17a2))을 포함하고, 컬러 필터(또는 파장 변환 부재)를 포함하는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 제 1 댐 패턴(17a)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
제 2 댐 패턴(17b)은 폐루프 라인 형태를 가지도록 제 1 댐 패턴(17a') 상에 배치될 수 있다. 제 2 댐 패턴(17b)은 복수의 돌출 패턴(17b1) 및 폐루프 라인 패턴(17b2)을 포함할 수 있다. 이러한 제 2 댐 패턴(17b)은 평탄화층(12)과 동일한 물질로 평탄화층(12)과 함께 형성되는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 2 댐 패턴(17b)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다. 따라서, 제 2 댐 패턴(17b)은 제 1 댐 패턴(17a')과 다른 물질로 이루어지고, 이에 의해 제 1 댐 패턴(17a')과 제 2 댐 패턴(17b) 간의 경계부는 명확히 구분될 수 있다.
또 다른 예에 따른 댐 패턴부(17)는 제 3 댐 패턴(17c)을 더 포함할 수 있다.
제 3 댐 패턴(17c)은 폐루프 라인 형태를 가지도록 제 2 댐 패턴(17b) 상에 배치될 수 있다. 이러한 제 3 댐 패턴(17c)은 뱅크(14)와 동일한 물질로 뱅크(14)와 함께 형성되는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 3 댐 패턴(17c)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
이와 같은, 또 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a')이 컬러 필터(또는 파장 변환 부재)를 포함하는 물질로 이루어지는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다.
대안적으로, 또 다른 예에 따른 댐 패턴부(17)에서, 제 1 댐 패턴(17a')은 평탄화층(12)과 동일한 물질로 변경될 수 있고, 제 2 댐 패턴(17b)은 컬러 필터(또는 파장 변환 부재)를 포함하는 물질로 변경될 수 있으며, 제 3 댐 패턴(17c)은 평탄화층(12)과 동일한 물질로 변경될 수 있다. 이 경우에도, 또 다른 예에 따른 댐 패턴부(17)는 제 2 댐 패턴(17b)이 컬러 필터(또는 파장 변환 부재)를 포함하는 물질로 이루어지고, 제 3 댐 패턴(17c)이 평탄화층(12)과 동일한 물질로 이루어지는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다.
대안적으로, 또 다른 예에 따른 댐 패턴부(17)에서, 제 1 댐 패턴(17a')은 평탄화층(12)과 동일한 물질로 변경될 수 있으며, 제 2 댐 패턴(17b)은 컬러 필터(또는 파장 변환 부재)를 포함하는 물질로 변경될 수 있으며, 제 3 댐 패턴(17c)은 뱅크(14)와 동일한 물질로 변경될 수 있다. 이 경우에도, 또 다른 예에 따른 댐 패턴부(17)는 제 2 댐 패턴(17b)이 컬러 필터(또는 파장 변환 부재)를 포함하는 물질로 이루어지고, 제 3 댐 패턴(17c)이 뱅크(14)와 동일한 물질로 이루어지는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다.
도 13은 도 1에 도시된 선 I-I'의 또 다른 단면도이며, 도 14는 도 1에 도시된 선 II-II'의 또 다른 단면도로써, 이는 도 1 내지 도 6에 도시된 댐 패턴부의 구조를 변경한 것이다. 이에 따라, 도 13 및 도 14를 설명함에 있어서, 도 1 내지 도 6의 구성 요소와 동일하거나 대응되는 구성 요소에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 13 및 도 14를 참조하면, 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a), 금속 댐 패턴(17m), 및 제 2 댐 패턴(17b)을 포함할 수 있다.
제 1 댐 패턴(17a)은 평탄화층(12)과 동일한 물질을 형성될 수 있다. 제 1 댐 패턴(17a)은 복수의 라인 댐 패턴(17a1) 및 복수의 패턴 단선부(17a2)를 포함할 수 있다. 이러한 제 1 댐 패턴(17a)은 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 댐 단선부들(17a2))을 포함하는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 1 댐 패턴(17a)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
금속 댐 패턴(17m)은 제 1 댐 패턴(17a) 상에 배치될 수 있다. 일 예에 따른 금속 댐 패턴(17m)은 제 1 댐 패턴(17a)의 복수의 라인 댐 패턴(17a1) 상에만 각각 배치될 수 있다. 예를 들어, 금속 댐 패턴(17m)은 제 1 댐 패턴(17a)의 복수의 패턴 단선부(17a2) 각각에는 배치되지 않는다. 이에 따라, 금속 댐 패턴(17m)은 중간 댐 패턴, 중간 금속 댐 패턴, 불연속 금속 댐 패턴, 불연속성 금속 댐 패턴, 또는 점선 금속 댐 패턴 등의 용어로 표현될 수 있다.
금속 댐 패턴(17m)은 1층 이상의 금속층을 포함할 수 있다. 예를 들어, 금속 댐 패턴(17m)은 표시부(AA)에 배치되는 화소 전극(PE)과 동일한 물질로 화소 전극(PE)과 함께 형성될 수 있다.
일 예에 따른 금속 댐 패턴(17m)은 제 1 댐 패턴(17a)에 직접 접촉된 제 1 댐 금속층(17m1), 및 제 1 댐 금속층(17m1) 상에 배치된 제 2 댐 금속층(17m2)을 포함할 수 있다.
제 1 댐 금속층(17m1)과 제 2 댐 금속층(17m2)은 표시부(AA)에 배치되는 화소 전극(PE)과 동일한 물질로 화소 전극(PE)과 함께 형성될 수 있다. 예를 들어, 제 1 댐 금속층(17m1)은 화소 전극(PE)의 제 1 화소 전극층과 동일한 물질로 이루어질 수 있다. 제 2 댐 금속층(17m2)은 화소 전극(PE)의 제 2 화소 전극층과 동일한 물질로 이루어질 수 있다. 예를 들어, 제 1 댐 금속층(17m1)과 제 2 댐 금속층(17m2)은 화소 전극(PE)을 구성하는 화소 전극층들 중 수소를 흡수할 수 있는 금속 물질을 갖는 화소 전극층과 함께 형성될 수 있다. 예를 들어, 금속 댐 패턴(17m)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)의 금속층을 포함할 수 있다.
제 2 댐 패턴(17b)은 폐루프 라인 형태를 가지도록 금속 댐 패턴(17m) 상에 배치될 수 있다. 제 2 댐 패턴(17b)은 평탄화층(12)과 동일한 물질로 형성될 수 있다. 제 2 댐 패턴(17b)은 복수의 돌출 패턴(17b1) 및 폐루프 라인 패턴(17b2)을 포함할 수 있다. 이러한 제 2 댐 패턴(17b)은 제 1 댐 패턴(17a)의 라인 댐 패턴들(17a1) 사이에 충진(또는 매립)되면서 금속 댐 패턴(17m) 상에 배치되는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 제 2 댐 패턴(17b)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다. 따라서, 동일한 물질로 이루어진 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b) 사이에 금속 댐 패턴(17m)이 배치되고, 이에 의해 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b) 간의 경계부는 명확히 구분될 수 있다.
또 다른 예에 따른 댐 패턴부(17)는 제 3 댐 패턴(17c)을 더 포함할 수 있다.
제 3 댐 패턴(17c)은 폐루프 라인 형태를 가지도록 제 2 댐 패턴(17b) 상에 배치될 수 있다. 이러한 제 3 댐 패턴(17c)은 뱅크(14)와 동일한 물질로 뱅크(14)와 함께 형성되는 것으로, 이는 도 3, 도 4, 및 도 6에서 설명한 제 3 댐 패턴(17c)과 실질적으로 동일하므로, 이에 대해 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.
이와 같은, 또 다른 예에 따른 댐 패턴부(17)는 제 1 댐 패턴(17a)과 제 2 댐 패턴(17b) 사이에 금속 댐 패턴(17m)이 배치되는 것을 제외하고는, 도 3, 도 4, 및 도 6에서 설명한 댐 패턴부(17)와 실질적으로 동일하므로, 전술한 댐 패턴부(17)와 마찬가지로, 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층(MPL)의 유실(또는 제거)을 방지하거나 최소화할 수 있으며, 이를 통해 소자 분리부(15)의 정상적인 형성(또는 제조)를 가능하게 할 수 있다. 또한, 또 다른 예에 따른 댐 패턴부(17)는 금속 댐 패턴(17m)의 높이(또는 두께)에 따른 높이(또는 두께)의 증가로 인하여 봉지층(19)의 퍼짐 또는 넘침을 효과적으로 차단할 수 있다. 그리고, 또 다른 예에 따른 댐 패턴부(17)는 수소를 흡수할 수 있는 금속 물질을 갖는 금속 댐 패턴(17m)을 더 포함함으로써 수소로 인한 TFT 및/또는 발광 소자의 특성 변화를 방지하거나 최소화할 수 있다.
도 15는 본 명세서의 다른 예에 따른 발광 표시 장치를 나타내는 평면도이고, 도 16은 본 명세서의 다른 예에 따른 따른 발광 표시 장치를 개략적으로 나타내는 측면도이며, 도 17은 도 15에 도시된 'B3' 부분의 확대도이며, 도 18은 도 15에 도시된 'B3' 부분의 다른 확대도이다.
도 15 내지 도 18을 참조하면, 본 명세서의 다른 예에 따른 발광 표시 장치는 표시 영역(AA)을 갖는 제 1 기판(100), 및 제 1 기판(100)의 표시 영역(AA) 상에 제 1 간격(D1)으로 배열된 복수의 화소(P)를 포함할 수 있다.
제 1 기판(100)은 제 1 면(100a), 제 2 면(100b), 및 외측면(OS)을 포함할 수 있다. 제 1 기판(100)의 제 1 면(100a)은 발광 표시 장치의 전면(前面)(또는 전방)을 향하는 전면(front surface)(또는 앞면), 상면, 또는 상부면으로 정의될 수 있다. 제 1 기판(100)의 제 2 면(100b)은 발광 표시 장치의 후면(또는 후방)을 향하는 후면(back surface), 배면(rear surface), 하면, 또는 하부면으로 정의될 수 있다. 제 1 기판(100)의 외측면(OS)은 제 1 면(100a)과 제 2 면(100b) 사이에서 외곽 주변(outer periphery)으로 연장되고, 발광 표시 장치의 측면(lateral surface)(또는 측방)을 향하면서 공기 중에 노출되는 옆면, 측면 또는 측벽으로 정의될 수 있다. 예를 들어, 제 1 기판(100)이 육면체 구조를 가질 때, 제 1 기판(100)의 외측면(OS)은 육면체 구조의 옆면들일 수 있다.
제 1 기판(100)의 외측면(OS)은 발광 표시 장치의 두께 방향(Z)과 나란하게 형성될 수 있다. 예를 들어, 제 1 기판(100)의 외측면(OS)은 제 1 방향(X)과 나란한 제 1 외측면, 제 1 외측면과 나란한 제 2 외측면, 제 1 방향(X)을 가로지르는 제 2 방향(Y)과 나란하고 제 1 외측면의 일측 끝단과 제 2 외측면의 일측 끝단 사이에 연결된 제 3 외측면, 및 제 3 외측면과 나란하고 제 1 외측면의 타측 끝단과 제 2 외측면의 타측 끝단 사이에 연결된 제 4 외측면을 포함할 수 있다. 제 1 방향(X)은 제 1 기판(100) 또는 발광 표시 장치의 제 1 길이 방향(예를 들면, 가로 길이 방향)이고, 제 2 방향(X)은 제 1 기판(100) 또는 발광 표시 장치의 제 2 길이 방향(예를 들면, 세로 길이 방향)일 수 있다.
제 1 기판(100)의 표시 영역(AA)은 영상이 표시되는 영역으로써, 표시부 또는 활성부로도 표현될 수도 있다. 표시 영역(AA)의 크기는 제 1 기판(또는 발광 표시 장치)(100)의 크기와 동일하거나 실질적으로 동일할 수 있다. 예를 들어, 표시 영역(AA)의 크기는 제 1 기판(100)의 제 1 면(100a)의 전체 크기와 동일할 수 있다. 이에 따라, 표시 영역(AA)은 제 1 기판(100)의 전면(front surface) 전체에 구현(또는 배치)됨으로써 제 1 기판(100)은 표시 영역(AA) 전체를 둘러싸도록 제 1 면(100a)의 가장자리 부분을 따라 마련되는 불투명한 비표시 영역을 포함하지 않는다. 따라서, 발광 표시 장치의 전면(front surface) 전체는 표시 영역(AA)을 구현한다.
표시 영역(AA)의 끝단(또는 최외곽)(AAa)은 제 1 기판(100)의 외측면(OS)과 중첩하거나 실질적으로 정렬(align)될 수 있다. 예를 들어, 표시부(display portion)(AA)의 측면(lateral surface)(AAa)는 제 1 기판(100)의 외측면(OS)과 실질적으로 동일 평면(co-planar) 상에 배치될 수 있다. 다시 말해, 표시부(AA)의 측면(AAa)과 제 1 기판(100)의 외측면(OS)은 실질적으로 동일한 위치에 정렬될 수 있다. 표시부(AA)의 측면(AAa)은 별도의 기구물에 의해 둘러싸이지 않고 오직 공기(air)에 의해 둘러싸일 수 있다. 또 다른 예로써, 표시부(AA)의 측면(AAa)은 제 1 기판(100)의 외측면(OS)과 중첩하거나 실질적으로 정렬(align)될 수 있다. 따라서, 표시 영역(AA)의 끝단(AAa)과 대응되는 제 1 기판(100)의 외측면(OS)은 별도의 기구물에 의해 둘러싸이지 않고 공기(air)와 직접 접촉하거나 공기에 의해 둘러싸임으로써 본 명세서에 따른 발광 표시 장치는 표시 영역(AA)의 끝단(AAa)(또는 표시부(AA)의 측면)이 불투명한 비표시 영역 아닌 공기(air)에 의해 둘러싸이는 에어-베젤(air-bezel) 구조 또는 베젤이 없는 구조를 가질 수 있다.
일 예에 따른 표시 영역(또는 표시부)(AA)은 복수의 화소 영역(PA)을 포함할 수 있다.
일 예에 따른 복수의 화소 영역(PA)은 제 1 기판(100) 상의 표시 영역(AA) 상에 제 1 간격(D1)을 가지도록 배열(또는 배치)될 수 있다. 제 1 기판(100)의 제 1 방향(X)과 제 2 방향(Y) 각각을 따라 인접한 2개의 화소 영역들(PA)은 제조 공정 상의 오차 범위 내에서 동일한 제 1 간격(D1)을 가질 수 있다. 제 1 간격(D1)은 인접한 2개의 화소 영역(PA) 사이의 피치(pitch)(또는 화소 피치)일 수 있다. 예를 들어, 제 1 간격(D1)은 인접한 2개의 화소 영역(PA) 각각의 중심부 사이의 최단 거리(또는 최단 길이)일 수 있다. 선택적으로, 화소 피치는 제 1 방향(X)과 나란한 화소 영역(PA)의 일단과 타단 사이의 크기일 수 있다. 또한, 다른 일 예에서 화소 피치는 제 2 방향(Y)과 나란한 화소 영역(PA)의 일단과 타단 사이의 크기로 표현될 수도 있다.
복수의 화소 영역(PA) 각각은 제 1 방향(X)과 나란한 제 1 길이(L1), 및 제 2 방향(Y)과 나란한 제 2 길이(L2)를 가질 수 있다. 제 1 길이(L1)와 제 2 길이(L2) 각각은 제 1 간격(D1)과 동일할 수 있다. 예를 들어, 제 1 길이(L1)는 제 1 폭, 가로 길이, 또는 가로 폭으로 표현될 수도 있다. 제 2 길이(L2)는 제 2 폭, 세로 길이, 또는 세로 폭으로 표현될 수도 있다. 화소 영역(PA)의 제 1 길이(L1) 및/또는 제 2 길이(L2)는 화소 피치로 표현될 수도 있다.
복수의 화소 영역(PA) 중 최외곽 화소 영역들(PAo) 각각과 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 기판(100)의 전면(front surface) 전체(또는 발광 표시 장치의 전면(front surface) 전체)가 표시 영역(AA)으로 구현될 수 있도록 제 1 간격(D1)의 절반 이하일 수 있다. 예를 들어, 제 2 간격(D2)은 최외곽 화소 영역(PAo)의 중심부와 제 1 기판(100)의 외측면(OS) 사이의 최단 거리(또는 최단 길이)일 수 있다.
제 2 간격(D2)이 제 1 간격(D1)의 절반을 초과할 때, 제 1 기판(100)은 최외곽 화소 영역(PAo)의 끝단(또는 표시 영역(AA)의 끝단(AAa))과 제 1 기판(100)의 외측면(OS) 사이의 영역만큼 표시 영역(AA)보다 더 큰 크기를 가짐으로써 최외곽 화소 영역(PAo)의 끝단과 제 1 기판(100)의 외측면(OS) 사이의 영역은 표시 영역(AA) 전체를 둘러싸는 불투명한 비표시 영역으로 구성되며, 이로 인하여, 제 1 기판(100)은 표시 영역(AA) 전체를 둘러싸는 비표시 영역에 따른 베젤 영역을 필연적으로 포함하게 된다. 이와 달리, 제 2 간격(D2)이 제 1 간격(D1)의 절반 이하일 때, 최외곽 화소 영역(PAo)의 끝단(또는 표시 영역(AA)의 끝단(AAa))은 제 1 기판(100)의 외측면(OS)과 중첩되거나 제 1 기판(100)의 외측면(OS) 외부의 공간에 위치하며, 이로 인하여, 표시 영역(AA)은 제 1 기판(100)의 전면(front surface) 전체에 구현(또는 배치)될 수 있다.
일 예에 따른 표시 영역(또는 표시부)(AA)은 최외곽 화소 영역(PAo) 및 내부 화소 영역(PAi)을 포함할 수 있다.
최외곽 화소 영역(PAo)은 복수의 화소 영역(PA) 중에서 제 1 기판(100)의 가장자리 부분을 따라 배치될 수 있다. 예를 들어, 최외곽 화소 영역(PAo)은 제 1 화소 영역(PA1)으로 표현될 수 있다.
내부 화소 영역(PAi)은 복수의 화소 영역(PA) 중에서 최외곽 화소 영역(PAo)을 제외하거나 최외곽 화소 영역(PAo)에 의해 둘러싸일 수 있다. 내부 화소 영역(PAi)은 제 2 화소 영역(PA2)으로 표현될 수 있다.
복수의 화소(P) 각각은 제 1 기판(100)의 제 1 면(100a) 상에 정의된 복수의 화소 영역(PA)에 각각 배치될 수 있다. 예를 들어, 표시 영역(AA)은 제 1 기판(100) 상에 배열된 화소 어레이일 수 있다. 화소 어레이의 화소(P) 각각은 제 1 방향(X)과 제 2 방향(Y)으로 서로 바로 인접(immediately adjacent)할 수 있다. 일 예로써, 화소 어레이의 화소(P) 각각은 제 1 방향(X)과 제 2 방향(Y)으로 이격 공간 없이 직접적으로 접촉될 수 있다. 다른 예로써, 화소 어레이의 최외곽 화소들(PAo)은 제 1 기판(100)의 외측면에 서로 중첩되게 일치하거나 서로 동일 평면 상에서 정렬될 수 있다. 예를 들어, 화소 어레이의 각 화소(P)는 제 1 방향(X)과 제 2 방향(Y)을 따라 화소 피치(D1)를 가지도록 제 1 기판(100) 상에 배열될 수 있으며, 최외곽 픽셀들(PAo)의 중심부와 제 1 기판(100)의 외측면(OS) 사이의 간격(D2)은 화소 피치(D1)의 절반 이하일 수 있다.
일 예에 따른 표시 영역(또는 표시부)(AA)은 최외곽 화소(Po) 및 내부 화소(Pi)를 포함할 수 있다.
최외곽 화소(Po)는 복수의 화소 영역(PA) 중에서 제 1 기판(100)의 가장자리 부분을 따라 배치될 수 있다. 예를 들어, 최외곽 화소(Po)는 최외곽 화소 영역(PAo)에 배치된 제 1 화소(P1)로 표현될 수 있다.
내부 화소(Pi)는 복수의 화소(P) 중에서 최외곽 화소(Po)를 제외하거나 최외곽 화소(Po)에 의해 둘러싸이도록 배치될 수 있다. 예를 들어, 내부 화소(Pi)는 제 2 화소(P2)로 표현될 수 있다. 이러한 내부 화소(Pi)(또는 제 2 화소(P2))는 최외곽 화소(Po)(또는 제 1 화소(P1))와 다른 구성 또는 구조로 구현될 수 있다.
복수의 화소(P) 중 최외곽 화소들(Po) 각각과 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 기판(100)의 전면(front surface) 전체(또는 발광 표시 장치의 전면(front surface) 전체)가 표시 영역(AA)으로 구현될 수 있도록 제 1 간격(D1)의 절반 이하일 수 있다. 제 1 간격(D1)은 인접한 2개의 화소들(P) 각각의 중심부 사이의 최단 거리(또는 최단 길이)일 수 있다. 제 2 간격(D2)은 최외곽 화소(P)의 중심부와 제 1 기판(100)의 외측면(OS) 사이의 최단 거리(또는 최단 길이)일 수 있다.
도 15 및 도 16을 참조하면, 일 예에 따른 복수의 화소(P) 각각은 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4)를 포함할 수 있다.
제 1 부화소(SP1)는 화소 영역(PA)의 제 1 부화소 영역에 배치되고, 제 2 부화소(SP2)는 화소 영역(PA)의 제 2 부화소 영역에 배치되고, 제 3 부화소(SP3)는 화소 영역(PA)의 제 3 부화소 영역에 배치되고, 제 4 부화소(SP4)는 화소 영역(PA)의 제 4 부화소 영역에 배치될 수 있다. 일 예로써, 제 1 부화소(SP1)는 제 1 색의 광, 제 2 부화소(SP2)는 제 2 색의 광, 제 3 부화소(SP3)는 제 3 색의 광, 및 제 4 부화소(SP4)는 제 4 색의 광을 각각 방출하도록 구현될 수 있다. 예를 들어, 제 1 내지 제 4 색 각각은 각기 다를 수 있으며, 예를 들어, 제 1 색은 적색, 제 2 색은 청색, 제 3 색은 백색, 및 제 4 색은 녹색일 수 있다. 다른 예로써, 제 1 내지 제 4 색 중 일부는 동일할 수 있으며, 예를 들어, 제 1 색은 적색, 제 2 색은 제 1 녹색, 제 3 색은 제 2 녹색, 및 제 4 색은 청색일 수 있다.
제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각은 발광 영역(EA1, EA2, EA3, EA4) 및 회로 영역(CA1, CA2, CA3, CA4)을 포함할 수 있다.
발광 영역(EA1, EA2, EA3, EA4)(또는 발광부)은 부화소 영역 내에서 화소(P)의 중심부(CP) 쪽으로 치우져 배치될 수 있다.
일 예에 따른 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은, 도 17에 도시된 바와 같이, 해당하는 화소(P) 또는 화소 영역(PA) 내에서 서로 동일한 크기를 가질 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 균등 쿼드 구조 또는 균등 스트라이프 구조를 가질 수 있다. 예를 들어, 균등 쿼드 구조 또는 균등 스트라이프 구조 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기보다 작은 크기를 가지면서 부화소 영역 내에서 화소(P)의 중심부(CP) 쪽으로 치우져 배치될 수 있다.
다른 예에 따른 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은, 도 18에 도시된 바와 같이, 해당하는 화소(P) 또는 화소 영역(PA) 내에서 각기 다른 크기를 가질 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 비균등 쿼드 구조 또는 비균등 스트라이프 구조를 가질 수 있다.
비균등 쿼드 구조(또는 비균등 스트라이프 구조)를 갖는 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 크기는 해상도, 발광 효율, 또는 화질 등에 따라 설정될 수 있다. 일 예로써, 발광 영역(EA1, EA2, EA3, EA4)이 비균등 쿼드 구조(또는 비균등 스트라이프 구조)를 가질 때, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4) 중 제 4 부화소(SP4)의 발광 영역(EA4)이 가장 작은 크기를 가질 수 있고, 제 3 부화소(SP3)의 발광 영역(EA3)이 가장 큰 크기를 가질 수 있다.
제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4)에서, 제 1 내지 제 4 발광 영역(EA1 내지 EA4) 각각은 제 1 방향(X)과 제 2 방향(Y)으로 서로 이격될 수 있으나, 이에 한정되지 않고, 바로 인접(immediately adjacent)할 수 있다.
제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 회로 영역(CA1, CA2, CA3, CA4)은 해당하는 발광 영역(EA1, EA2, EA3, EA4)의 주변에 배치될 수 있다. 회로 영역(CA1, CA2, CA3, CA4)은 해당하는 부화소를 발광시키기 위한 회로 회로와 신호 라인 및 전원 라인을 포함할 수 있다. 예를 들어, 회로 영역(CA1, CA2, CA3, CA4)은 발광부 또는 주변부 등의 용어로 표현될 수 있다.
대안적으로, 발광 영역(EA1, EA2, EA3, EA4)의 크기에 대응되는 부화소(SP1, SP2, SP3, SP4)의 개구율을 증가시키거나 화소(P)의 고해상도화에 따라 화소 피치(D1)를 감소시키기 위하여, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 회로 영역(CA1, CA2, CA3, CA4)의 일부 또는 전체와 중첩되도록 회로 영역(CA1, CA2, CA3, CA4) 상으로 확장될 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 해당하는 회로 영역(CA1, CA2, CA3, CA4)과 중첩되도록 제 1 기판(100) 상에 구현될 수 있다. 이 경우, 발광 영역(EA1, EA2, EA3, EA4)은 회로 영역(CA1, CA2, CA3, CA4)과 같거나 넓은 크기를 가질 수 있다.
대안적으로, 다른 예에 따른 복수의 화소(P) 각각은 제 1 내지 제 3 부화소(SP1, SP2, SP3)를 포함할 수 있다.
제 1 내지 제 3 부화소(SP1, SP2, SP3) 각각의 발광 영역(EA1, EA2, EA3)은 제 1 방향(X)과 나란한 단변과 제 2 방향(Y)과 나란한 장변을 갖는 직사각 형태를 가지며, 예를 들어 1×3 형태 또는 1×3 스트라이프(stripe) 형태로 배치될 수 있다. 예를 들어, 예를 들어, 제 1 부화소(SP1)는 적색 부화소, 제 2 부화소(SP2)는 청색 부화소, 및 제 3 부화소(SP3)는 녹색 부화소일 수 있다.
본 명세서의 다른 예에 따른 발광 표시 장치는 제 1 기판(100) 상의 표시 영역(AA) 내에 배치되고 복수의 화소(P)에 선택적으로 연결된 복수의 패드를 갖는 패드부(110)를 더 포함할 수 있다. 예를 들어, 패드부(110)는 제 1 패드부 또는 전면 패드부일 수 있다.
패드부(110)는 제 1 방향(X)과 나란한 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분에 배치되어 있는 최외곽 화소들(Po)에 포함될 수 있다. 즉, 제 1 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소들(Po)은 복수의 패드 중 적어도 하나의 패드를 포함할 수 있다. 이에 따라, 복수의 패드는 표시 영역(AA) 내부에 배치되거나 포함됨으로써 제 1 기판(100) 상에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다. 따라서, 최외곽 화소(Po)(또는 제 1 화소(P1))는 패드부(110)를 포함함으로써 패드부(110)를 포함하지 않는 내부 화소(Pi)(또는 제 2 화소(P2))와 다른 구성 또는 구조로 구현될 수 있다.
일 예에 따르면, 패드부(110)가 최외곽 화소들(Po) 내부에 형성되지 않고 최외곽 화소들(Po)과 제 1 기판(100)의 외측면(OS) 사이에 배치될 때, 제 1 기판(100)은 패드부(110)가 형성되는 영역에 대응되는 비표시 영역을 가지게 되며, 이러한 비표시 영역으로 인하여 최외곽 화소들(Po)과 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 간격(D1)의 절반을 초과하게 될 뿐만 아니라 제 1 기판(100) 전체가 표시 영역(AA)으로 구현될 수 없게 되며, 비표시 영역을 가리기 위한 별도의 베젤(또는 기구물)이 필요하게 된다. 이와 달리, 본 명세서에 따른 패드부(110)는 제 1 기판(100)의 외측면(OS)과 최외곽 화소들(Po)의 중심부 사이에 배치되어 최외곽 화소들(Po) 내에 포함되며, 이로 인하여 제 1 기판(100)의 외측면(OS)과 최외곽 화소들(Po) 사이에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다.
이와 같은, 본 명세서의 다른 예에 따른 따른 발광 표시 장치는 패드부(110)를 포함하는 제 1 기판(100) 전체가 표시 영역(AA)으로 구현됨으로써 표시 영역(AA)의 끝단과 정렬되는 제 1 기판(100)의 모든 외측면들(또는 표시 패널의 외측면들)(OS)이 공기(air)에 의해 둘러싸이는 에어-베젤 구조를 가질 수 있다.
도 19는 도 15에 도시된 발광 표시 장치를 나타내는 전면 사시도이며, 도 20은 도 15에 도시된 발광 표시 장치의 후면을 나타내는 도면이다.
도 19 및 도 20을 참조하면, 본 명세서의 다른 예에 따른 발광 표시 장치는 제 1 기판(100), 제 2 기판(200), 결합 부재(300), 및 라우팅부(400)를 포함할 수 있다.
제 1 기판(100)은 표시 기판, 화소 어레이 기판, 상부 기판, 전면 기판, 또는 베이스 기판으로 표현될 수도 있다. 제 1 기판(100)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다.
일 예에 따른 제 1 기판(100)은 화소 구동 라인들 및 복수의 화소(P)를 포함할 수 있다.
화소 구동 라인들은 제 1 기판(100)의 제 1 면(100a) 상에 마련되어 복수의 화소(P) 각각의 구동(또는 발광)에 필요한 신호를 공급한다. 예를 들어, 화소 구동 라인은 복수의 데이터 라인(DL), 복수의 게이트 라인(GL), 복수의 화소 구동 전원 라인(또는 제 1 전원 라인)(PL), 복수의 화소 공통 전압 라인(또는 제 2 전원 라인)(CVL), 및 복수의 레퍼런스 전압 라인(또는 센싱 라인)(RL)을 포함할 수 있다.
일 예에 따르면, 복수의 데이터 라인(DL), 복수의 화소 구동 전원 라인(PL), 복수의 화소 공통 전압 라인(CVL), 및 복수의 레퍼런스 전압 라인(RL) 각각은 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분에 배치된 제 1 패드부(110)의 패드들 각각과 직접적으로 연결되거나 패드 연결 라인(또는 패드 링크 라인)을 통해 연결될 수 있다.
제 1 패드부(110)는 제 1 방향(X)과 나란한 제 1 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소들(P)에 포함될 수 있다. 여기서, 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분은 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1a)을 포함할 수 있다.
제 1 패드부(110)는 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분에 노출되어 있는 패시베이션층(11d) 상에 제 1 방향(X)을 따라 서로 나란하게 배치된 복수의 제 1 패드를 포함할 수 있다.
복수의 화소(P) 각각은 제 1 방향(X)과 제 2 방향(Y) 각각을 따라 제 1 간격(또는 제 1 피치)(D1)으로 배열된 복수의 화소 영역(PA) 각각에 배치될 수 있다. 복수의 화소(P) 각각은 인접한 해당하는 화소 구동 라인들로부터 공급되는 신호에 기초한 상부 발광(top emission) 방식에 따라 발광하여 제 1 기판(100)의 제 1 면(100a) 상부 쪽으로 광을 방출하는 발광 소자(또는 발광 요소), 및 인접한 화소 구동 라인들에 연결되어 발광 소자를 발광시키는 화소 회로를 포함할 수 있다. 예를 들어, 화소 회로는 데이터 라인(DL)을 통해 공급된 데이터 신호에 대응되는 데이터 전류를 발광 소자에 공급하는 구동 박막 트랜지스터를 포함할 수 있다.
복수의 화소(P) 중 최외곽 화소와 제 1 기판(100)의 외측면(OS) 사이의 거리는 제 1 간격(D1)의 절반 이하일수 있다. 최외곽 화소의 중심부와 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 간격(D1)의 절반 이하를 가짐으로써 제 1 기판(100)의 전면(front surface) 전체(또는 표시 장치의 전면(front surface) 전체)는 표시 영역(AA)으로 구현될 수 있고, 이로 인하여, 본 명세서의 다른 예에 따른 발광 표시 장치는 표시 영역(AA)이 공기에 의해 둘러싸이는 에어-베젤 구조를 가질 수 있다.
일 예에 따른 제 1 기판(100)은 표시 영역(AA) 내에 배치된 게이트 구동 회로(150)를 더 포함할 수 있다.
일 예에 따른 게이트 구동 회로(150)는 복수의 스테이지 회로부(1501 내지 150m)를 포함하는 쉬프트 레지스터로 구현될 수 있다. 즉, 본 예에 따른 발광 표시 장치는 제 1 기판(100) 상의 표시 영역(AA)에 배치되고 화소들에 스캔 신호를 공급하는 쉬프트 레지스터를 포함할 수 있다.
복수의 스테이지 회로부(1501 내지 150m) 각각은 제 1 방향(X)을 따라 제 1 기판(100)의 각 수평 라인에 이격 배치된 복수의 브랜치 회로(branch circuit)(1511 내지 151n)를 포함할 수 있다. 복수의 브랜치 회로(1511 내지 151n) 각각은 적어도 하나의 TFT(또는 브랜치 TFT)를 포함하고, 제 1 방향(X)을 따라 한 수평 라인 내에서 적어도 하나의 화소(P)(또는 화소 영역(PA)) 사이마다 하나씩 배치될 수 있다. 이러한 복수의 스테이지 회로(1501 내지 150m) 각각은 제 1 패드부(110)를 통해 공급되는 게이트 제어 신호에 응답하여 정해진 순서에 따라 스캔 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다. 예를 들어, 게이트 제어 신호는 스타트 신호, 복수의 쉬프트 클럭, 적어도 하나의 게이트 구동 전압, 및 적어도 하나의 게이트 공통 전압을 포함할 수 있다.
제 1 기판(100)은 게이트 구동 회로(150)와 연결된 게이트 제어 라인 그룹(GCL)을 더 포함한다. 게이트 제어 라인 그룹(GCL) 각각은 복수의 스테이지 회로부(1501 내지 150m) 각각에 배치된 복수의 브랜치 회로(1511 내지 151n)에 선택적으로 연결된다.
일 예에 따른 게이트 제어 라인 그룹(GCL)은 스타트 신호 라인, 복수의 쉬프트 클럭 라인, 적어도 하나의 게이트 구동 전압 라인, 및 적어도 하나의 게이트 공통 전압 라인을 포함할 수 있다. 일 예에 따른 복수의 쉬프트 클럭 라인은 복수의 스캔 클럭 라인과 복수의 캐리 클럭 라인으로 구분(또는 분류)될 수 있다. 여기서, 복수의 캐리 클럭 라인은 생략 가능하다.
제 1 패드부(110)는 게이트 제어 라인 그룹(GCL)과 연결된 복수의 제 1 게이트 패드를 갖는 제 1 게이트 패드부를 더 포함할 수 있다.
제 2 기판(200)은 배선 기판, 링크 기판, 하부 기판, 후면 기판, 또는 링크 글라스로 표현될 수도 있다. 제 2 기판(200)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다. 예를 들어, 제 2 기판(200)은 제 1 기판(100)과 동일한 물질로 이루어질 수 있다. 예를 들어, 제 2 기판(200)의 크기와 제 1 기판(100)의 크기는 동일하거나 실질적으로 동일할 수 있다.
제 2 기판(200)은 결합 부재(300)를 매개로 제 1 기판(100)의 제 2 면(100b)과 결합(또는 연결)될 수 있다. 제 2 기판(200)은 제 1 기판(100)의 제 2 면(100b)을 향하거나 결합 부재(300)에 겹합된 전면(또는 앞면), 전면과 반대되는 후면(또는 뒷면), 및 전면과 후면 사이의 외측면(OS)을 포함할 수 있다. 이러한 제 2 기판(200)은 화소 구동 배선들에 신호를 전달하고, 제 1 기판(100)의 강성을 증가시킨다.
본 명세서의 다른 예에 따른 발광 표시 장치는 제 2 기판(200) 상에 배치된 제 2 패드부(210)를 더 포함할 수 있다.
제 2 패드부(210)는 제 1 기판(100)에 배치된 제 1 패드부(110)와 중첩되는 제 2 기판(200)의 후면 중 제 1 가장자리 부분에 배치될 수 있다. 제 2 기판(200)의 후면 중 제 1 가장자리 부분은 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1b)을 포함할 수 있다.
제 2 패드부(210)는 제 1 방향(X)을 따라 일정한 간격으로 배치되고 제 1 패드부(110)의 패드들 각각과 중첩된 복수의 제 2 패드를 포함할 수 있다.
본 명세서의 다른 예에 따른 발광 표시 장치는 제 2 기판(200) 상에 배치된 제 3 패드부(또는 입력 패드부)(230), 및 링크 라인부(250)를 더 포함할 수 있다.
제 3 패드부(230)는 제 2 기판(200)의 후면(200b)에 배치될 수 있다. 예를 들어, 제 3 패드부(230)는 제 2 기판(200)의 후면(200b) 중 제 1 가장자리 부분에 인접한 중간 부분에 배치될 수 있다. 일 예에 따른 제 3 패드부(230)는 일정한 간격을 가지도록 서로 이격된 복수의 제 3 패드(또는 입력 패드)를 포함할 수 있다.
링크 라인부(250)는 제 2 패드부(210)와 제 3 패드부(230) 사이에 배치될 수 있다. 예를 들어, 링크 라인부(250)는 제 2 패드부(210)의 제 2 패드들 각각과 제 3 패드부(230)의 제 3 패드들 각각을 개별적(또는 일대일)으로 연결하는 복수의 링크 라인을 포함할 수 있다.
결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 개재된다. 제 1 기판(100)과 제 2 기판(200)은 결합 부재(300)를 매개로 서로 대향 합착될 수 있다. 예를 들어, 제 1 기판(100)의 제 2 면(100b)은 결합 부재(300)의 일면과 결합될 수 있고, 제 2 기판(200)의 전면은 결합 부재(300)의 타면과 결합될 수 있다. 이에 따라, 결합 부재(300)를 매개로 서로 합착(또는 결합)된 제 1 기판(100)과 제 2 기판(200)은 발광 표시 패널로 표현될 수도 있다.
라우팅부(400)는 사이드 라우팅부 또는 프린팅 라인부로 표현될 수 있다. 라우팅부(400)는 제 1 기판(100)의 외측면(OS)과 제 2 기판(200)의 외측면(OS)을 감싸도록 배치된다. 일 예에 따른 라우팅부(400)는 제 1 기판(100)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1a)과 제 2 기판(200)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1b) 각각에 배치된 복수의 라우팅 라인(410, 430, 450, 470, 490)을 포함할 수 있다.
복수의 라우팅 라인(410, 430, 450, 470, 490) 각각은 제 1 기판(100)의 제 1 외측면(OS1a)과 제 2 기판(200)의 제 1 외측면(OS1b) 각각을 감싸도록 형성될 수 있다. 일 예로써, 복수의 라우팅 라인(410, 430, 450, 470, 490) 각각은 제 1 기판(100)에 배치된 제 1 패드부(110)의 패드들과 제 2 기판(200)에 배치된 제 2 패드부(210)의 패드들 사이에 일대일(또는 개별적으로)로 연결될 수 있다.
대안적으로, 제 2 기판(100)은 생략 가능할 수 있으며, 이 경우, 제 2 패드부(210), 제 3 패드부(또는 입력 패드부)(230), 및 링크 라인부(250)는 제 1 기판(100)의 후면에 직접 배치될 수 있다. 그리고, 라우팅부(400)는 제 1 기판(100)의 외측면(OS)을 감싸도록 배치된 복수의 라우팅 라인(410, 430, 450, 470, 490)을 포함할 수 있다.
본 명세서의 일 예에 따른 발광 표시 장치는 구동 회로부(500)를 더 포함할 수 있다.
구동 회로부(500)는 디스플레이 구동 시스템으로부터 공급되는 디지털 영상 데이터와 동기 신호를 기반으로 제 1 기판(100) 상에 배치된 화소들(P)을 구동(또는 발광)시킴으로써 영상 데이터에 대응되는 영상을 표시 영역(AA)에 표시할 수 있다. 구동 회로부(500)는 제 2 기판(200)의 후면(200b)에 배치된 제 3 패드부(230)에 연결되고, 제 1 기판(100) 상에 배치된 화소들(P)을 구동(또는 발광)시키기 위한 데이터 신호와 게이트 제어 신호 및 구동 전원을 제 3 패드부(230)로 출력할 수 있다. 예를 들어, 구동 회로부(500)는 제 2 기판(200)보다 작은 크기를 가짐으로써 제 2 기판(200)에 의해 덮이며, 제 2 기판(200)의 외측면 또는 제 1 기판(100)의 외측면 외부로 노출되지 않는다.
일 예에 따른 구동 회로부(500)는 플렉서블 회로 필름(510), 구동 집적 회로(530), 인쇄 회로 기판(550), 타이밍 컨트롤러(570), 및 전원 공급부(590)를 포함할 수 있다. 이러한 구성을 갖는 구동 회로부(500)는 도 1에 도시된 패널 구동 회로부(30)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략하거나 간략히 한다.
플렉서블 회로 필름(510)은 제 2 기판(200)의 후면(200b)에 배치된 제 3 패드부(230)와 연결될 수 있다.
구동 집적 회로(530)는 플렉서블 회로 필름(510)에 실장된다. 구동 집적 회로(530)는 플렉서블 회로 필름(510), 제 3 패드부(230), 링크 라인부(250), 제 2 패드부(210), 라우팅부(400), 및 제 1 패드부(110)를 경유하여 복수의 데이터 라인(DL), 복수의 화소 구동 전원 라인(PL), 및 복수의 화소 공통 전압 라인(CVL), 복수의 레퍼런스 전압 라인(RL) 각각과 연결될 수 있다. 구동 집적 회로(530)는 타이밍 컨트롤러(570)로부터 제공되는 부화소 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 부화소 데이터를 아날로그 형태의 데이터 신호로 변환하여 해당하는 데이터 라인(DL)에 공급한다. 또한, 구동 집적 회로(530)는 레퍼런스 전압과 화소 구동 전압 및 화소 공통 전압 각각을 생성해 해당하는 전압 라인(RL, PL, CVL)에 각각 공급할 수 있다.
구동 집적 회로(530)는 제 1 기판(100) 상에 배치된 복수의 레퍼런스 전압 라인(RL)을 통해서 화소(P)에 배치된 구동 TFT의 특성값을 센싱하고, 센싱값에 대응되는 센싱 로우 데이터를 생성해 타이밍 컨트롤러(570)에 제공할 수 있다.
인쇄 회로 기판(550)은 플렉서블 회로 필름(510)의 타측 가장자리 부분에 연결될 수 있다. 인쇄 회로 기판(550)은 구동 회로부(500)의 구성들 사이의 신호 및 전원을 전달하는 역할을 한다.
타이밍 컨트롤러(570)는 인쇄 회로 기판(550)에 실장되고, 인쇄 회로 기판(550)에 배치된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 디지털 영상 데이터와 타이밍 동기 신호를 수신한다.
타이밍 컨트롤러(570)는 타이밍 동기 신호에 기초해 디지털 영상 데이터를 표시 영역(AA)에 배치된 화소 배열 구조에 알맞도록 정렬하여 화소 데이터를 생성하고, 생성된 화소 데이터를 구동 집적 회로(530)에 제공한다.
타이밍 컨트롤러(570)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 게이트 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 구동 집적 회로(530)의 구동 타이밍을 제어하며 게이트 제어 신호를 통해 게이트 구동 회로(150)의 구동 타이밍을 제어할 수 있다. 예를 들어, 타이밍 동기 신호는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 및 메인 클럭(또는 도트 클럭)을 포함할 수 있다.
타이밍 컨트롤러(570)는 미리 설정된 외부 센싱 구간 동안 구동 집적 회로(530)와 게이트 구동 회로(150) 각각을 외부 센싱 모드로 구동시키고, 구동 집적 회로(530)로부터 제공되는 센싱 로우 데이터에 기초하여 화소(P)별 구동 박막 트랜지스터의 특성 변화를 보상하기 위한 보상 데이터를 생성하고, 생성된 보상 데이터에 기초하여 화소 데이터를 변조할 수 있다. 예를 들어, 타이밍 컨트롤러(570)는 수직 동기 신호의 블랭킹 구간(또는 수직 블랭킹 구간)에 대응되는 외부 센싱 구간마다 구동 집적 회로(530)와 게이트 구동 회로(150) 각각을 외부 센싱 모드로 구동시킬 수 있다.
전원 공급부(590)는 인쇄 회로 기판(550)에 실장되고, 외부로부터 공급되는 입력 전원을 이용하여 화소들(P)에 영상을 표시하기 위해 필요한 각종 전원 전압을 생성하고, 해당하는 회로에 제공한다.
도 21은 도 19에 도시된 'B4' 부분의 확대도이고, 도 22는 도 15 및 도 19에 도시된 하나의 화소를 나타내는 회로도이며, 이는 제 1 기판 상에 배치된 화소들을 설명하기 위한 도면이다.
도 19, 도 21, 및 도 22를 참조하면, 본 명세서의 일 예에 따른 제 1 기판(100)은 복수의 데이터 라인(DL), 복수의 게이트 라인(GL), 복수의 화소 구동 전원 라인(PL), 복수의 화소 공통 전압 라인(CVL), 레퍼런스 전압 라인(RL), 복수의 화소(P), 공통 전극(CE), 복수의 공통 전극 컨택부(CECP), 제 1 패드부(110), 소자 분리부(15), 및 댐 패턴부(17)를 포함할 수 있다.
복수의 데이터 라인(DL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 예를 들어, 복수의 데이터 라인(DL)에서, 홀수번째 데이터 라인(DLo)은 제 2 방향(Y)을 따라 제 1 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 1 가장자리 부분에 배치될 수 있으며, 짝수번째 데이터 라인(DLe)은 제 2 방향(Y)을 따라 제 1 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 2 가장자리 부분에 배치될 수 있다.
복수의 게이트 라인(GL) 각각은 제 1 방향(X)을 따라 길게 연장되고, 제 2 방향(Y)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 예를 들어, 복수의 게이트 라인(GL) 중 홀수번째 게이트 라인(GLo)은 제 1 방향(X)을 따라 제 1 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 3 가장자리 부분에 배치될 수 있다. 복수의 게이트 라인(GL) 중 짝수번째 게이트 라인(GLe)은 제 1 방향(X)을 따라 제 1 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 4 가장자리 부분에 배치될 수 있다.
복수의 화소 구동 전원 라인(PL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 예를 들어, 복수의 화소 구동 전원 라인(PL)에서, 홀수번째 화소 구동 전원 라인(PL)은 제 1 방향(X)을 기준으로 홀수번째 화소 영역(PA)의 제 1 가장자리 부분에 배치될 수 있으며, 짝수번째 화소 구동 전원 라인(PL)은 제 1 방향(X)을 기준으로 짝수번째 화소 영역(PA)의 제 2 가장자리 부분에 배치될 수 있다.
복수의 화소 구동 전원 라인(PL) 중 인접한 2개의 화소 구동 전원 라인(PL)은 제 2 방향(Y)을 따라 배열된 각 화소 영역(PA)에 배치된 복수의 전원 공유 라인(PSL)을 통해 서로 연결될 수 있다. 예를 들어, 복수의 화소 구동 전원 라인(PL)은 복수의 전원 공유 라인(PSL)에 의해 서로 전기적으로 연결됨으로써 사다리 구조를 가지거나 메쉬 구조를 가질 수 있다. 복수의 화소 구동 전원 라인(PL)이 사다리 구조를 가지거나 메쉬 구조를 가짐으로써 화소 구동 전원 라인(PL)의 라인 저항에 따른 화소 구동 전원의 전압 강하(IR drop)가 방지되거나 최소화될 수 있으며, 이로 인하여 본 예에 따른 발광 표시 장치는 표시 영역(AA)에 배열된 각 화소들(P)에 공급되는 화소 구동 전원의 편차로 인한 화질 불량이 방지되거나 최소화될 수 있다.
복수의 전원 공유 라인(PSL) 각각은 제 1 방향(X)과 나란하도록 인접한 화소 구동 전원 라인(PL)으로부터 분기되어 각 화소 영역(PA)의 중간 영역에 배치될 수 있다.
복수의 화소 공통 전압 라인(CVL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 예를 들어, 복수의 화소 공통 전압 라인(CVL) 각각은 제 1 방향(X)을 기준으로 짝수번째 화소 영역(PA)의 제 1 가장자리 부분에 배치될 수 있다.
복수의 레퍼런스 전압 라인(RL) 각각은 제 2 방향(Y)을 따라 길게 연장되고 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 복수의 레퍼런스 전압 라인(RL) 각각은 제 2 방향(Y)을 따라 배열되어 있는 각 화소 영역(PA)의 중심 영역에 배치될 수 있다.
복수의 레퍼런스 전압 라인(RL) 각각은 각 화소 영역(PA)에서 제 1 방향(X)을 따라 인접한 2개의 부화소((SP1, SP2)(SP3, SP4))에 공유될 수 있다. 이를 위해, 복수의 레퍼런스 전압 라인(RL) 각각은 레퍼런스 분기 라인(RDL)을 포함할 수 있다. 레퍼런스 분기 라인(RDL)은 각 화소 영역(PA)에서 제 1 방향(X)을 따라 인접한 2개의 부화소((SP1, SP2)(SP3, SP4)) 쪽으로 분기(또는 돌출)되어 인접한 2개의 부화소((SP1, SP2)(SP3, SP4))에 전기적으로 연결될 수 있다.
복수의 화소(P) 각각은 제 1 기판(100)의 표시 영역(AA) 상에 동일한 크기로 정의된 복수의 화소 영역(PA) 각각에 배치될 수 있다.
복수의 화소(P) 각각은 적어도 3개의 부화소를 포함할 수 있다. 예를 들어, 복수의 화소(P) 각각은 제 1 내지 제 4 부화소(SP1 내지 SP4)를 포함할 수 있다.
제 1 내지 제 4 부화소(SP1 내지 SP4) 각각은 화소 회로(PC) 및 발광 소자(ED)를 포함할 수 있다.
일 예에 따른 화소 회로(PC)는 화소 영역(PA)의 회로 영역에 배치되고 인접한 게이트 라인(GLo, GLe)과 데이터 라인(DLo, DLe), 및 화소 구동 전원 라인(PL)에 연결될 수 있다. 예를 들어, 제 1 부화소(SP1)에 배치된 화소 회로(PC)는 홀수번째 데이터 라인(DLo)과 홀수번째 게이트 라인(GLo)에 연결될 수 있고, 제 2 부화소(SP2)에 배치된 화소 회로(PC)는 짝수번째 데이터 라인(DLe)과 홀수번째 게이트 라인(GLo)에 연결될 수 있고, 제 3 부화소(SP3)에 배치된 화소 회로(PC)는 홀수번째 데이터 라인(DLo)과 짝수번째 게이트 라인(GLe)에 연결될 수 있으며, 제 4 부화소(SP4)에 배치된 화소 회로(PC)는 짝수번째 데이터 라인(DLe)과 짝수번째 게이트 라인(GLe)에 연결될 수 있다.
제 1 내지 제 4 부화소(SP1 내지 SP4) 각각의 화소 회로(PC)는 해당하는 게이트 라인(GLo, GLe)으로부터 공급되는 스캔 신호에 응답하여 해당하는 데이터 라인(DLo, DLe)으로부터 공급되는 데이터 신호를 샘플링하고 샘플링된 데이터 신호를 기반으로 화소 구동 전원 라인(PL)으로부터 발광 소자(ED)에 흐르는 전류를 제어할 수 있다.
일 예에 따른 화소 회로(PC)는, 도 2에 도시된 바와 같이, 3개의 TFT(Tsw1, Tsw2, Tdr) 및 하나의 커패시터(Cst)를 이용하여 데이터 신호를 샘플링하고 샘플링된 데이터 신호를 기반으로 발광 소자(ED)에 흐르는 전류를 제어할 수 있다. 이러한 화소 회로(PC)는 도 3의 화소 회로(PC)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
다른 예에 따른 제 1 내지 제 4 부화소(SP1 내지 SP4) 각각의 화소 회로(PC)는 반도체 제조 공정에 의해 화소 구동 칩 형태로 구현되고, 해당하는 화소 영역(PA)의 회로 영역에 배치되고 인접한 게이트 라인(GLo, GLe)과 데이터 라인(DLo, DLe), 및 화소 구동 전원 라인(PL)에 연결될 수 있다. 예를 들어, 화소 구동 칩은 최소 단위의 마이크로 칩(microchip) 또는 하나의 칩셋(chip set)으로써, 2개 이상의 트랜지스터와 1개 이상의 커패시터를 갖는 하나의 미세한 크기를 갖는 반도체 패키징 소자일 수 있다. 이러한 화소 구동 칩은 해당하는 게이트 라인(GLo, GLe)으로부터 공급되는 스캔 신호에 응답하여 해당하는 데이터 라인(DLo, DLe)으로부터 공급되는 데이터 신호를 샘플링하고 샘플링된 데이터 신호를 기반으로 화소 구동 전원 라인(PL)으로부터 발광 소자(ED)에 흐르는 전류를 제어할 수 있다.
발광 소자(ED)는 화소 영역(PA)의 발광 영역(EA)에 배치되고 화소 회로(PC)에 전기적으로 연결되고 공통 전극(CE)과 전기적으로 연결될 수 있다. 이러한 발광 소자(ED)는 화소 회로(PC)로부터 공통 전극(CE)으로 흐르는 전류에 발광할 수 있다. 이러한 발광 소자(ED)는 도 2에 도시된 발광 소자(ED)와 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.
공통 전극(CE)은 제 1 기판(100)의 표시 영역(AA) 상에 배치되고 복수의 화소(P) 각각의 발광 소자(ED)와 전기적으로 연결된다. 예를 들어, 공통 전극(CE)은 제 1 기판(100)에 배치된 제 1 패드부(110)를 제외한 나머지 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다.
복수의 공통 전극 컨택부(CECP) 각각은 복수의 화소 공통 전압 라인(CVL) 각각과 중첩되는 복수의 화소(P) 사이에서 공통 전극(CE)을 복수의 화소 공통 전압 라인(CVL) 각각에 전기적으로 연결시킨다. 일 예에 따른 복수의 공통 전극 컨택부(CECP) 각각은 제 2 방향(Y)을 기준으로, 복수의 화소(P) 사이 또는 복수의 화소 사이의 경계부에서 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결되고, 공통 전극(CE)의 일부와 전기적으로 연결됨으로써 공통 전극(CE)을 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결시킬 수 있다.
복수의 공통 전극 컨택부(CECP) 각각은 복수의 화소(P) 사이마다 배치되어 복수의 화소 공통 전압 라인(CVL) 각각과 공통 전극(CE)을 전기적으로 연결함으로써 공통 전극(CE)의 면저항에 따른 화소 공통 전원의 전압 강하(IR drop)를 방지하거나 최소화할 수 있으며, 이로 인하여 본 예에 따른 발광 표시 장치는 표시 영역(AA)에 배열된 각 화소들(P)에 공급되는 화소 공통 전원의 편차로 인한 화질 불량이 방지되거나 최소화될 수 있다.
일 예에 따르면, 복수의 공통 전극 컨택부(CECP) 각각은 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결되도록 적어도 2층 구조로 이루어진 화소 전극(PE)과 함께 형성될 수 있다. 복수의 공통 전극 컨택부(CECP) 각각은 "(" 또는 "<" 형태의 단면 구조를 갖는 사이드 컨택 구조를 통해 공통 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 복수의 공통 전극 컨택부(CECP) 각각이 제 1 및 제 2 금속층으로 이루어질 때, 복수의 공통 전극 컨택부(CECP) 각각은 제 1 및 제 2 금속층 간의 에칭 속도에 의해 제 1 금속층의 측면에 형성되는 언더 컷 구조 또는 테이퍼 구조에 대응되는 사이드 컨택 구조를 가질 수 있다. 예를 들어, 복수의 공통 전극 컨택부(CECP) 각각이 제 1 내지 제 3 금속층으로 이루어질 때, 복수의 공통 전극 컨택부(CECP) 각각은 제 1 및 제 2 금속층 간의 에칭 속도에 의해 제 1 금속층의 측면에 형성되는 언더 컷 구조 또는 테이퍼 구조에 대응되는 사이드 컨택 구조를 가질 수 있다.
제 1 패드부(110)는 제 1 방향(X)과 나란한 제 1 기판(100)의 제 1 면 중 제 1 가장자리 부분에 배치될 수 있다. 제 1 패드부(110)는 제 1 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소 영역들(PAo)의 제 3 가장자리 부분에 배치될 수 있다. 제 2 방향(Y)을 기준으로, 제 1 패드부(110)의 끝단은 최외곽 화소 영역들(PAo)의 끝단과 중첩되거나 정렬될 수 있다. 이에 따라, 제 1 패드부(110)는 제 1 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소 영역들(PAo) 내에 포함(또는 배치)됨으로써 제 1 기판(100) 상에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다.
일 예에 따른 제 1 패드부(110)는 제 1 기판(100)의 제 1 가장자리 부분 상에 제 1 방향(X)을 따라 서로 나란하게 배치된 복수의 제 1 패드를 포함할 수 있다.
일 예에 따른 제 1 패드부(110)는 복수의 패드 그룹(PG)을 포함할 수 있다. 복수의 패드 그룹(PG) 중 2 이상의 패드 그룹(PG)은 적어도 하나의 데이터 패드(DP)와 적어도 하나의 게이트 패드(GP)를 포함할 수 있다. 예를 들어, 제 1 패드부(110)는 제 1 방향(X)을 따라 화소 구동 전압 패드(PVP), 데이터 패드(DP), 레퍼런스 전압 패드(RVP), 데이터 패드(DP), 게이트 패드(GP), 화소 공통 전압 패드(CVP), 데이터 패드(DP), 레퍼런스 전압 패드(RVP), 데이터 패드(DP), 및 화소 구동 전압 패드(PVP)의 순서로 배치된 복수의 패드 그룹(PG)을 포함할 수 있다.
복수의 패드 그룹(PG) 각각은 제 1 방향(X)을 따라 배치된 인접한 2개의 화소(P)에 연결될 수 있다. 예를 들어, 복수의 패드 그룹(PG) 각각은 제 1 방향(X)을 따라 홀수번째 화소 영역(PA) 내에 연속적으로 배치된 화소 구동 전압 패드(PVP), 데이터 패드(DP), 레퍼런스 전압 패드(RVP), 데이터 패드(DP), 및 게이트 패드(GP)를 포함하는 제 1 패드 그룹(PG1), 및 제 1 방향(X)을 따라 짝수번째 화소 영역(PA) 내에 연속적으로 배치된 화소 공통 전압 패드(CVP), 데이터 패드(DP), 레퍼런스 전압 패드(RVP), 데이터 패드(DP), 및 화소 구동 전압 패드(PVP)를 포함하는 제 2 패드 그룹(PG2)을 포함할 수 있다.
일 예에 따른 제 1 기판(100)은 복수의 보조 전압 라인(SPL) 및 복수의 보조 전원 컨택부(SPCP)을 더 포함할 수 있다.
복수의 보조 전압 라인(SPL) 각각은 제 2 방향(Y)을 따라 길게 연장되고 복수의 화소 공통 전압 라인(CVL) 각각에 인접하게 배치될 수 있다. 복수의 보조 전압 라인(SPL) 각각은 화소 공통 전압 패드(CVP)와 전기적으로 연결되지 않고 인접한 화소 공통 전압 라인(CVL)에 전기적으로 연결됨으로써 인접한 화소 공통 전압 라인(CVL)으로부터 화소 공통 전원을 공급받을 수 있다. 이를 위해, 본 명세서에 따른 제 1 기판(100)은 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SPL)을 전기적으로 연결하는 복수의 라인 연결 패턴(LCP)을 더 포함할 수 있다.
복수의 라인 연결 패턴(LCP) 각각은 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SPL)을 교차하도록 제 1 기판(100) 상에 배치되고, 라인 점핑 구조를 통해 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SPL)을 전기적으로 연결할 수 있다. 예를 들어, 복수의 라인 연결 패턴(LCP) 각각의 일측은 보조 전압 라인(SPL) 상의 절연층에 형성된 제 1 라인 컨택홀을 통해 보조 전압 라인(SPL)의 일부와 전기적으로 연결되고, 복수의 라인 연결 패턴(LCP) 각각의 타측은 화소 공통 전압 라인(CVL) 상의 절연층에 형성된 제 2 라인 컨택홀을 통해 화소 공통 전압 라인(CVL)의 일부와 전기적으로 연결될 수 있다.
복수의 보조 전원 컨택부(SPCP) 각각은 복수의 보조 전압 라인(SPL) 각각과 중첩되는 복수의 화소(P) 사이에서 공통 전극(CE)을 복수의 보조 전압 라인(SPL) 각각에 전기적으로 연결시킨다. 일 예에 따른 복수의 보조 전원 컨택부(SPCP) 각각은 제 2 방향(Y)을 기준으로, 복수의 화소(P) 사이 또는 복수의 화소 사이의 경계부에서 복수의 보조 전압 라인(SPL) 각각과 전기적으로 연결되고, 공통 전극(CE)의 일부와 전기적으로 연결됨으로써 공통 전극(CE)을 복수의 보조 전압 라인(SPL) 각각과 전기적으로 연결시킬 수 있다. 이에 따라, 공통 전극(CE)은 보조 전원 컨택부(SPCP)를 통해서 복수의 보조 전압 라인(SPL) 각각에 추가로 연결될 수 있다. 이로 인하여 본 예에 따른 발광 표시 장치는 표시 영역(AA)에 배열된 각 화소들(P)에 공급되는 화소 공통 전원의 편차로 인한 화질 불량이 더욱 방지되거나 더욱 최소화될 수 있다. 그리고, 본 예에 따른 발광 표시 장치는 복수의 보조 전압 라인(SPL) 각각에 연결되는 화소 공통 전압 패드(CVP)를 추가로 배치(또는 형성)하지 않고도, 화소 공통 전압 라인(CVL)과 복수의 라인 연결 패턴(LCP) 각각을 통해 복수의 보조 전압 라인(SPL) 각각에 화소 공통 전압을 공급할 수 있다.
소자 분리부(15)는 제 1 기판(100)의 제 1 영역을 둘러싸는 제 2 영역에 배치될 수 있다. 예를 들어, 제 1 기판(100)의 제 2 영역은 제 1 기판(100)의 가장자리 부분 또는 최외곽 화소(Po)의 가장자리 부분일 수 있다. 제 1 기판(100)의 제 1 영역은 제 2 영역을 제외한 나머지 부분일 수 있다. 소자 분리부(15)는 발광 표시 패널의 측면 방향에서의 수분 침투를 방지하여 측면 투습에 따른 발광 소자(ED)의 열화를 방지하도록 구현될 수 있다. 소자 분리부(15)는 제 1 기판(100)의 가장자리 부분을 따라 배치된 최외곽 화소(Po) 내에 구현될 수 있다. 예를 들어, 소자 분리부(15)는 제 1 기판(100)의 외측면(OS)과 최외곽 화소(Po)의 발광 영역 사이에 적어도 2개의 소자 분리 패턴을 포함할 수 있다. 이러한 소자 분리부(15)는 제 1 기판(100)의 가장자리 부분을 따라 배치된 최외곽 화소(Po) 내에 구현되는 것을 제외하고는, 도 1 내지 도 14에 도시된 소자 분리부(15)와 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
댐 패턴부(17)는 소자 분리부(15) 내에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 적어도 2개의 소자 분리 패턴(15a, 15b, 15c, 15d) 중 인접한 2개의 소자 분리 패턴 사이에 배치될 수 있다. 예를 들어, 댐 패턴부(17)는 제 1 소자 분리 패턴(15a)을 둘러싸도록 폐루프 라인 형태로 구현되고, 제 2 내지 제 4 소자 분리 패턴(15b, 15c, 15d)에 의해 둘러싸이도록 구현될 수 있다. 예를 들어, 댐 패턴부(17)는 소자 분리부(15)의 제 1 소자 분리 패턴(15a)와 제 2 소자 분리 패턴(15b) 사이에 배치될 수 있다.
댐 패턴부(17)는 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 구조물)을 포함할 수 있다. 이러한 댐 패턴부(17)는 제 1 기판(100)의 가장자리 부분을 따라 배치된 최외곽 화소(Po) 내에 배치되는 것을 제외하고는 도 1 내지 도 14에 도시된 댐 패턴부(17)와 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
도 23은 도 19 및 도 21에 도시된 표시 영역에 배치된 게이트 구동 회로를 나타내는 도면이다.
도 19, 도 21, 및 도 23을 참조하면, 본 명세서의 일 예에 따른 게이트 구동 회로(150)는 제 1 기판(100)의 표시 영역(AA) 내에 배치되고, 제 1 기판(100)의 표시 영역(AA)에 배치된 게이트 제어 라인 그룹(GCL)과 연결될 수 있다.
먼저, 게이트 제어 라인 그룹(GCL)은 제 1 기판(100)의 표시 영역(AA)에서 게이트 구동 회로(150)와 전기적으로 연결된 복수의 게이트 제어 라인을 포함할 수 있다. 일 예에 따른 게이트 제어 라인 그룹(GCL)은 스타트 신호 라인, 복수의 쉬프트 클럭 라인, 적어도 하나의 게이트 구동 전압 라인, 및 적어도 하나의 게이트 공통 전압 라인을 포함할 수 있다. 게이트 제어 라인 그룹(GCL)의 각 라인은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 제 1 기판(100)의 표시 영역(AA) 상에 배치될 수 있다. 예를 들어, 게이트 제어 라인 그룹(GCL)의 각 라인은 제 1 방향(X)을 따라 적어도 하나의 화소(P) 사이에 배치될 수 있다.
일 예에 따른 게이트 구동 회로(150)는 복수의 스테이지 회로부(1501 내지 150m)를 포함하는 쉬프트 레지스터로 구현될 수 있다.
복수의 스테이지 회로부(1501 내지 150m) 각각은 제 1 방향(X)을 따라 제 1 기판(100)의 제 1 면(100a) 상의 각 수평 라인에 개별적으로 배치되고, 제 2 방향(Y)을 따라 서로 종속적으로 연결될 수 있다. 복수의 스테이지 회로(1501 내지 150m) 각각은 제 1 패드부(110)와 게이트 제어 라인 그룹(GCL)을 통해서 공급되는 게이트 제어 신호에 응답하여 정해진 순서에 따라 스캔 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.
일 예에 따른 복수의 스테이지 회로부(1501 내지 150m) 각각은 복수의 브랜치 회로(1511 내지 151n) 및 브랜치 네트워크(153)를 포함할 수 있다.
복수의 브랜치 회로(1511 내지 151n) 각각은 브랜치 네트워크(153)를 통해서 게이트 제어 라인 그룹(GCL)의 라인들에 선택적으로 연결되고, 브랜치 네트워크(153)를 통해서 서로 전기적으로 연결될 수 있다. 이러한 복수의 브랜치 회로(1511 내지 151n) 각각은 게이트 제어 라인 그룹(GCL)의 각 라인을 통해 공급되는 게이트 제어 신호에 응답하여 스캔 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.
복수의 브랜치 회로(1511 내지 151n) 각각은 하나의 스테이지 회로부(1501 내지 150m)를 구성하는 복수의 TFT 중 적어도 하나의 TFT를 포함할 수 있다. 복수의 브랜치 회로(1511 내지 151n) 중 어느 하나는 게이트 라인(GL)에 연결된 풀-업 TFT를 포함할 수 있다. 복수의 브랜치 회로(1511 내지 151n) 중 다른 하나는 게이트 라인(GL)에 연결된 풀-다운 TFT를 포함할 수 있다.
일 예에 따른 복수의 브랜치 회로(1511 내지 151n) 각각은 제 1 기판(100)의 각 수평 라인에서, 인접한 2개의 화소(P) 사이의 회로 영역에 배치되거나 인접한 적어도 2개의 화소(P) 사이의 회로 영역에 배치될 수 있으나, 이에 한정되지 않고, 하나의 스테이지 회로부(1501 내지 150m)를 구성하는 TFT의 개수와 하나의 수평 라인에 배치된 화소(P)의 개수에 따라서 인접한 적어도 하나의 화소(P) 사이의 회로 영역에 배치될 수 있다.
브랜치 네트워크(153)는 제 1 기판(100)의 각 수평 라인에 배치되고 복수의 브랜치 회로(1511 내지 151n)를 서로 전기적으로 연결할 수 있다. 일 예에 따른 브랜치 네트워크(153)는 복수의 제어 노드와 네트워크 라인을 포함할 수 있다.
복수의 제어 노드는 제 1 기판(100)의 각 수평 라인에 배치되고, 하나의 수평 라인 상에서 복수의 브랜치 회로(1511 내지 151n)와 선택적으로 연결될 수 있다. 예를 들어, 복수의 제어 노드는 제 1 기판(100)의 각 수평 라인에 배열되어 있는 화소 영역들 중 상측 가장자리 영역(또는 하측 가장자리 영역)에 배치될 수 있다.
네트워크 라인은 제 1 기판(100)에 배치된 게이트 제어 라인 그룹(GCL)의 라인들과 선택적으로 연결되고 복수의 브랜치 회로(1511 내지 151n)와 선택적으로 연결될 수 있다. 예를 들어, 네트워크 라인은 게이트 제어 라인 그룹(GCL)의 라인들로부터 공급되는 게이트 제어 신호를 해당하는 브랜치 회로(1511 내지 151n)에 공급하고, 복수의 브랜치 회로(1511 내지 151n) 간의 신호를 전달할 수 있다.
이와 같은, 본 예에 따르면, 게이트 구동 회로(150)가 제 1 기판(100)의 표시 영역(AA) 내에 배치되기 때문에 최외곽 화소 영역(PAo)의 중심부와 제 1 기판(100)의 외측면들(OS) 사이의 제 2 간격(D2)은 인접한 화소 영역(PA) 사이의 제 1 간격(또는 화소 피치)(D1)의 절반 이하를 가질 수 있다. 예를 들어, 게이트 구동 회로(150)가 제 1 기판(100)의 표시 영역(AA) 내에 배치되지 않고, 도 1에 도시된 바와 같이, 제 1 기판(100)의 가장자리 부분에 배치될 때, 제 2 간격(D2)은 제 1 간격(D1)의 절반 이하를 가질 수 없다. 따라서, 본 명세서의 다른 예예 따른 발광 표시 장치는 게이트 구동 회로(150)가 제 1 기판(100)의 표시 영역(AA) 내에 배치됨으로써 제 2 간격(D2)이 제 1 간격(D1)의 절반 이하로 구현될 수 있다.
도 24은 도 19에 도시된 선 III-III'의 단면도이며, 도 25는 도 24에 도시된 'B5' 부분의 확대도이다. 도 24 및 도 25를 설명함에 있어서, 도 19의 구성 요소와 동일하거나 대응되는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 19, 도 24, 및 도 25를 참조하면, 본 명세서에 다른 예에 따른 발광 표시 장치는 결합 부재(300)를 매개로 서로 결합(또는 합착)된 제 1 기판(100)과 제 2 기판(200)을 포함할 수 있다. 제 1 기판(100)과 제 2 기판(200)을 설명함에 있어서, 도 19의 구성 요소와 동일하거나 대응되는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
일 예에 따른 제 1 기판(100)은 표시부(AA)를 포함할 수 있다.
표시부(AA)는 회로층(11), 평탄화층(12), 발광 소자층(13), 뱅크(14), 소자 분리부(15), 댐 패턴부(17), 봉지층(19), 파장 변환층(21), 기능성 필름(23), 및 측면 실링 부재(25)를 포함할 수 있다. 이러한 표시부(AA)에 배치된 구성 요소들은 화소(P)의 발광 소자(ED)와 화소 회로(PC)의 배치 구조 및 제 1 기판(100)의 최외곽 화소(Po) 내에 배치된 소자 분리부(15)와 댐 패턴부(17)를 제외하고는 도 3 내지 도 14에 도시된 기판(10) 상에 배치된 구성 요소들과 실질적으로 동일하므로, 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 그에 따른 중복 설명은 생략하거나 간략히 한다.
회로층(11)은 제 1 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 회로층(11)은 화소 어레이층 또는 TFT 어레이층으로 표현될 수도 있다. 일 예에 따른 회로층(11)은 하부 금속층(BML), 버퍼층(11a) 및 회로 어레이층(11b)을 포함할 수 있다.
하부 금속층(BML)은 제 1 기판(100)의 제 1 면(100a) 상에 제 2 방향(Y)을 따라 배치되는 화소 구동 라인으로 사용될 수 있다. 예를 들어, 하부 금속층(BML)은 제 1 기판(100)의 제 1 면(100a) 상에 형성된 후, 패터닝 공정에 의해 복수의 데이터 라인(DL), 복수의 화소 구동 전원 라인(PL), 복수의 화소 공통 전압 라인(CVL), 복수의 레퍼런스 전압 라인(RL), 차광 패턴(LSP), 및 게이트 제어 라인 그룹(GCL) 각각으로 패터닝될 수 있다.
버퍼층(11a)은 하부 금속층(BML)을 덮도록 제 1 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 버퍼층(11a)은 하부 금속층(BML)을 덮는 제 1 버퍼층(BL1), 및 제 1 버퍼층(BL1)을 덮는 제 2 버퍼층(BL2)을 포함할 수 있다.
회로 어레이층(11b)은 버퍼층(11a) 상의 각 화소 영역(PA)에 배치된 구동 TFT(Tdr)를 갖는 화소 회로(PC)를 포함할 수 있다.
각 화소 영역(PA)에 배치된 구동 TFT(Tdr)는 활성층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(11c), 제 1 소스/드레인 전극(SD1), 제 2 소스/드레인 전극(SD2), 및 패시베이션층(11d)을 포함할 수 있다. 화소 회로(PC)를 구성하는 제 1 및 제 2 스위칭 TFT(Tsw1, Tsw2) 각각은 구동 TFT(Tdr)와 함께 형성되므로, 이에 대한 설명은 생략한다.
소스/드레인 전극(SD1, SD2)을 구현하는 소스/드레인 금속층은 제 1 방향(X)을 따라 배치되는 화소 구동 라인으로 사용될 수 있다. 예를 들어, 소스/드레인 금속층은 제 1 기판(100)의 제 1 면(100a) 상에 형성된 후, 패터닝 공정에 의해 게이트 라인(GL), 브랜치 네트워크(153)의 복수의 제어 노드와 네트워크 라인, 전원 공유 라인들(PSL), 라인 연결 패턴들(LCP), 및 레퍼런스 분기 라인(RDL) 등으로 패터닝될 수 있다.
발광 소자층(13)은 평탄화층(12) 상에 배치되고, 상부 발광(top emission) 방식에 따라 제 1 기판(100)의 제 1 면(100a) 상부 쪽으로 광을 방출할 수 있다.
일 예에 따른 발광 소자층(13)은 화소 전극(PE), 발광 소자(ED), 및 공통 전극(CE)을 포함할 수 있다.
화소 전극(PE)은 복수의 화소 영역(PA) 각각의 발광 영역(EA)과 중첩되는 평탄화층(12) 상에 배치될 수 있다. 화소 전극(PE)은 섬 형태로 패터닝되어 각 화소 영역(PA) 내에 배치되며, 해당하는 화소 회로(PC)의 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다. 화소 전극(PE)의 일측은 화소 영역(PA)의 발광 영역(EA)에서 회로 영역(CA) 상에 배치된 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1) 상으로 연장되고, 평탄화층(12)에 마련된 컨택홀(ECH)을 통해서 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다.
화소 전극(PE)을 구현하는 금속층(또는 화소 전극층)은 제 1 패드부(110)의 패드들(PVP, DP, RVP, DP, GP, CVP)로 사용될 수 있다. 예를 들어, 화소 전극(PE)을 구현하는 금속층은 제 1 기판(100)의 제 1 면(100a) 상에 형성된 후, 패터닝 공정에 의해 제 1 패드부(110)의 패드들(PVP, DP, RVP, DP, GP, CVP)로 패터닝될 수 있다.
발광 소자(ED)는 화소 전극(PE) 상에 형성되어 화소 전극(PE)과 직접적으로 접촉될 수 있다. 발광 소자(ED)는 부화소(SP)별로 구분되지 않고 복수의 화소(SP) 각각에 공통적으로 형성되는 공통층일 수 있다. 발광 소자(ED)는 화소 전극(PE)과 공통 전극(CE) 사이에 흐르는 전류에 반응하여 백색 광(또는 청색 광)을 방출할 수 있다.
공통 전극(CE)은 발광 소자(ED) 상에 형성되어 발광 소자(ED)와 직접적으로 접촉되거나 전기적으로 직접 접촉될 수 있다. 공통 전극(CE)은 발광 소자(ED)에서 방출되는 광이 투과될 수 있도록 투명 전도성 재질을 포함할 수 있다.
뱅크(14)는 화소 전극(PE)의 가장자리 부분을 덮도록 평탄화층(12) 상에 배치될 수 있다. 뱅크(14)는 부화소(SP)의 발광 영역(EA)을 정의하며, 인접한 부화소(SP)에 배치된 화소 전극(PE)을 전기적으로 분리할 수 있다. 뱅크(14)는 부화소(SP)에 배치된 컨택홀(ECH)을 덮도록 형성될 수 있다. 뱅크(14)는 발광 소자(ED)에 의해 덮일 수 있다.
일 예에 따른 제 1 기판(100)은 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 및 댐 패턴 영역(DPA)을 더 포함할 수 있다. 예를 들어, 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 및 댐 패턴 영역(DPA)은 제 1 기판(100)의 제 1 영역을 둘러싸는 제 2 영역일 수 있다.
제 1 마진 영역(MA1)은 최외곽 화소(P)의 발광 영역(EA)과 댐 패턴 영역(DPA) 사이에 배치될 수 있다. 제 1 마진 영역(MA1)은 발광 소자(ED)의 형성 공정에서 필연적으로 발생되는 발광 소자(ED)의 쉐도우 영역(또는 테일부)을 기반으로, 최외곽 화소(P)의 발광 영역(EA)(또는 뱅크(14))의 끝단과 댐 패턴 영역(DPA) 사이에 제 1 폭을 가질 수 있다.
제 2 마진 영역(MA2)은 제 1 기판(100)의 외측면(OS)과 댐 패턴 영역(DPA) 사이에 배치될 수 있다. 제 2 마진 영역(MA2)은 수분에 의한 발광 소자(ED)의 신뢰성 마진을 기반으로, 제 1 기판(100)의 외측면(OS)과 댐 패턴 영역(DPA) 사이에 제 2 폭을 가질 수 있다. 일 예에 따른 제 2 마진 영역(MA2)은 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분에 배치된 제 1 패드부(110)와 중첩되는 패드 마진 영역을 포함할 수 있다.
댐 패턴 영역(DPA)은 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 사이에 배치될 수 있다. 댐 패턴 영역(DPA)은 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 사이에 대응되는 제 3 폭을 가질 수 있다.
제 1 방향(X)을 기준으로, 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 및 댐 패턴 영역(DPA) 각각의 폭은 최외곽 화소의 중앙부와 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)이 인접한 2개의 화소 영역(PA) 사이의 제 1 간격(또는 화소 피치)(D1)의 절반 이하가 되도록 구현될 수 있다.
소자 분리부(15)는 최외곽 화소(Po)에 정의된 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 각각에 배치될 수 있다. 일 예에 따른 소자 분리부(15)는 제 1 마진 영역(MA1)에 배치된 적어도 하나의 소자 분리 패턴(15a), 및 제 2 마진 영역(MA2)에 배치된 적어도 하나의 소자 분리 패턴(15b, 15c, 15d)을 포함할 수 있다. 예를 들어, 일 예에 따른 소자 분리부(15)는 제 1 마진 영역(MA1)에 배치된 제 1 소자 분리 패턴(15a), 및 제 2 마진 영역(MA2)에 배치된 제 2 내지 제 4 소자 분리 패턴(15b, 15c, 15d)을 포함할 수 있다. 이러한 소자 분리부(15)는 최외곽 화소(Po) 내에 정의된 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 각각에 구현되는 것을 제외하고는, 도 1 내지 도 14에 도시된 소자 분리부(15)와 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
댐 패턴부(17)는 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 사이의 댐 패턴 영역(DPA)에 폐루프 라인 형태를 가지도록 배치될 수 있다. 댐 패턴(15)은 제 1 방향(X)을 기준으로, 발광 영역(EA)의 끝단으로부터 제 1 폭의 제 1 마진 영역(MA1)만큼 이격되도록 구현될 수 있다. 또한, 댐 패턴(15)은 제 1 방향(X)을 기준으로, 제 1 기판(100)의 외측면(OS)으로부터 제 2 폭의 제 2 마진 영역(MA2)만큼 이격되도록 구현될 수 있다. 댐 패턴부(17)는 소자 분리부(15)를 형성(또는 제조)할 때, 처마 구조를 위한 금속 패턴층이 유실(또는 제거)되는 것을 방지하기 위한 구조(또는 구조물)을 포함할 수 있다. 이러한 댐 패턴부(17)는 제 1 기판(100)의 가장자리 부분을 따라 배치된 최외곽 화소(Po) 내에 배치되는 것을 제외하고는 도 1 내지 도 14에 도시된 댐 패턴부(17)와 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
봉지층(19)은 제 1 기판(100)의 제 1 면(100a) 중 최외곽 가장자리 부분을 제외한 나머지 부분 상에 배치되어 발광 소자층(13)을 덮을 수 있다. 예를 들어, 봉지층(19)은 발광 소자층(13)의 전면(front surface)과 측면들(lateral surface) 모두를 둘러싸도록 구현될 수 있다. 일 예에 따른 봉지층(19)은 제 1 내지 제 3 봉지층(19a, 19b, 19c)을 포함할 수 있다. 이러한 제 1 내지 제 3 봉지층(19a, 19b, 19c)은 도 3 내지 도 14에 도시된 봉지층(19)의 제 1 내지 제 3 봉지층(19a, 19b, 19c)과 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
파장 변환층(21)은 부화소(SP)의 발광 영역(EA)으로부터 입사되는 광의 파장을 변환시킨다. 예를 들어, 파장 변환층(21)은 발광 영역(EA)의 발광 소자(ED)로부터 입사되는 백색 광(또는 청색 광)을 부화소(P)에 해당하는 컬러 광으로 변환시킬 수 있다. 일 예에 따른 파장 변환층(21)은 복수의 파장 변환 부재(21a) 및 보호층(21b)을 포함할 수 있다. 이러한 파장 변환층(21)은 도 3 내지 도 14에 도시된 파장 변환층(21)과 실질적으로 동일하므로, 이에 대해 동일한 도면 보호를 부여하고, 이에 대한 중복 설명은 생략한다.
기능성 필름(23)은 파장 변환층(21) 상에 배치될 수 있다. 예를 들어, 기능성 필름(23)은 투명 접착 부재를 매개로 파장 변환층(21) 상에 결합될 수 있다. 일 예에 따른 기능성 필름(23)은 전술한 반사 방지층(또는 반사 방지 필름), 배리어층(또는 배리어 필름), 및 광 경로 제어층(또는 광 경로 제어 필름) 중 적어도 하나를 포함할 수 있다.
측면 실링 부재(25)는 제 1 기판(100)과 기능성 필름(23) 사이에 형성되고 회로층(11)과 파장 변환층(21) 각각의 측면들 모두를 덮을 수 있다. 즉, 측면 실링 부재(25)는 기능성 필름(23)과 제 1 기판(100) 사이에서 발광 표시 장치(101)의 외부에 노출된 회로층(11)과 파장 변환층(21) 각각의 측면들 모두를 덮을 수 있다. 또한, 측면 실링 부재(25)는 모따기 공정에 의해 제 1 기판(100)의 제 1 면(100a)과 외측면(OS) 사이의 모서리 부분에 형성(또는 배치)된 제 1 챔퍼(100c)를 덮을 수 있다. 예를 들어, 제 1 기판(100)의 최외곽 외측면과 측면 실링 부재(25)의 외측면 및 기능성 필름(23)의 외측면 각각은 서로 동일한 수직 선상(VL)에 위치할 수 있다.
도 20, 도 24, 및 도 26을 참조하면, 일 예에 따른 제 2 기판(200)은 라우팅부(400)에 연결된 금속 패턴층, 및 금속 패턴층을 절연하는 절연층을 포함할 수 있다.
금속 패턴층(또는 전도성 패턴층)은 복수의 금속층을 포함할 수 있다. 일 예에 따른 금속 패턴층은 제 1 금속층(201), 제 2 금속층(203), 및 제 3 금속층(205)을 포함할 수 있다. 절연층은 복수의 절연층을 포함할 수 있다. 예를 들어, 절연층은 제 1 절연층(202), 제 2 절연층(204), 및 제 3 절연층(206)을 포함할 수 있다. 절연층은 후면 절연층 또는 패턴 절연층으로 표현될 수도 있다.
제 1 금속층(201)과 제 2 금속층(203) 및 제 3 금속층(205)은 제 2 기판(200)의 후면(200b)에 배치된 제 2 패드부(210)의 패드들, 제 3 패드부(230)의 패드들, 및 링크 라인부(250)의 링크 라인들로 사용될 수 있다. 예를 들어, 제 1 금속층(201)은 복수의 링크 라인 중 일부의 링크 라인으로 사용될 수 있고, 제 3 금속층(205)은 복수의 링크 라인 중 나머지 링크 라인 및 패드들로 사용될 수 있다. 제 2 금속층(203)은 서로 다른 층에 배치된 링크 라인들을 전기적으로 연결하기 위한 점핑 라인(또는 브리지 라인)으로 사용될 수 있다.
제 1 절연층(202)은 제 1 금속층(201)을 덮도록 제 2 기판(200)의 후면(200b) 상에 구현될 수 있다. 제 2 절연층(204)은 제 2 금속층(203)을 덮도록 제 1 절연층(202) 상에 구현될 수 있다. 제 3 절연층(206)은 제 3 금속층(205)을 덮도록 제 2 절연층(204) 상에 구현될 수 있다.
결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 개재된다. 이에 따라, 제 1 기판(100)과 제 2 기판(200)은 결합 부재(300)를 매개로 서로 대향 합착될 수 있다. 일 예에 따른 결합 부재(300)는 OCA(optically clear adhesive) 또는 OCR(optically clear resin)을 포함하는 투명 접착 부재이거나 양면 테이프일 수 있다. 다른 예에 따른 결합 부재(300)는 유리 섬유를 포함할 수 있다.
일 예에 따른 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이의 공간 전체에 배치될 수 있다. 예를 들어, 제 1 기판(100)의 제 2 면(100b) 전체는 결합 부재(300)의 일면 전체와 결합될 수 있고, 제 2 기판(200)의 전면(200a) 전체는 결합 부재(300)의 타면 전체와 결합될 수 있다.
다른 예에 따른 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 패턴 구조로 배치될 수 있다. 예를 들어, 결합 부재(300)는 라인 패턴 구조 또는 메쉬 패턴 구조를 가질 수 있다. 메쉬 패턴 구조는 제 1 기판(100)과 제 2 기판(200)의 합착시 제 1 기판(100)과 제 2 기판(200) 사이에 발생되는 기포가 외부로 배출될 수 있는 벤트부를 더 포함할 수 있다.
도 26은 도 19에 도시된 선 IV-IV'의 단면도로써, 이는 본 명세서의 다른 예에 따른 발광 표시 장치의 제 1 패드부와 제 2 패드부 및 라우팅부의 단면 구조를 설명하기 위한 도면이다. 도 26을 설명함에 있어서, 도 19의 구성 요소와 동일하거나 대응되는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.
도 19 내지 도 21, 및 도 26을 참조하면, 본 명세서의 다른 예에 따른 발광 표시 장치에서, 제 1 패드부(110)는 제 1 기판(100)의 제 1 면(100a) 중 제 1 가장자리 부분에 배치된 복수의 패드(PVP, DP, RVP, GP, CVP)를 포함할 수 있다. 예를 들어, 제 1 패드부(110)의 각 패드(PVP, DP, RVP, GP, CVP)는 패드 컨택홀을 통해서 해당하는 라인과 전기적으로 연결될 수 있다. 예를 들어, 제 1 패드부(110)에 배치된 복수의 화소 공통 전압 패드(CVP) 각각은 패드 컨택홀을 통해서 복수의 화소 공통 전압 라인(CVL)과 개별적으로 연결될 수 있다.
본 명세서의 다른 예에 따른 발광 표시 장치에서, 제 2 패드부(210)는 제 2 기판(200)의 후면(200b) 중 제 1 패드부(110)와 중첩되는 제 1 가장자리 부분에 배치된 복수의 제 2 패드(211)를 포함할 수 있다.
복수의 제 2 패드(211) 각각은 제 2 기판(200)의 후면(200b)에 배치된 제 2 절연층(204) 및/또는 제 1 절연층(202)에 배치된 패드 컨택홀을 통해서 해당하는 링크 라인과 전기적으로 연결될 수 있다. 또한, 복수의 제 2 패드(211) 각각은 라우팅부(400)를 통해서 제 1 패드부(110)의 각 패드(PVP, DP, RVP, GP, CVP)와 개별적으로 연결될 수 있다.
라우팅부(400)는 제 1 기판(100)의 외측면(OS)과 제 2 기판(200)의 외측면(OS)을 감싸도록 배치된다. 예를 들어, 라우팅부(400)는 제 1 기판(100)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1a)과 제 2 기판(200)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1b) 각각에 배치될 수 있다.
일 예에 따른 라우팅부(400)는 제 1 기판(100)의 외측면(OS) 중 제 1 외측면(OS1a)과 제 2 기판(200)의 외측면(OS) 중 제 1 외측면(OS1b) 각각에 배치된 복수의 라우팅 라인(411)을 포함할 수 있다.
복수의 라우팅 라인(411) 각각은 제 1 기판(100)의 제 1 외측면(OS1a)과 제 2 기판(200)의 제 1 외측면(OS1a) 각각을 감싸도록 형성될 수 있다. 예를 들어, 복수의 라우팅 라인(411) 각각은 전도성 페이스트를 이용한 프린팅 방식에 의해 형성될 수 있다. 예를 들어, 전도성 페이스트는 은(Ag) 페이스트를 포함할 수 있으나, 이에 한정되는 것은 아니다.
복수의 라우팅 라인(411) 각각에서, 일단부는 제 1 기판(100)의 제 1 가장자리 부분에 배치된 제 1 패드부(110)의 각 패드(PVP, DP, RVP, GP, CVP)와 제 1 챔퍼(100c)를 감싸며, 타단부는 제 2 기판(200)의 제 2 가장자리 부분에 배치된 제 2 패드부(210)의 제 2 패드(211)와 제 2 챔퍼(200c)를 감싸며, 일단부와 타단부 사이의 중간부는 제 1 기판(100)의 제 1 외측면(OS1a)과 제 2 기판(200)의 제 1 외측면(OS1b) 각각을 감쌀 수 있다.
본 예에 따른 라우팅부(400)는 에지 코팅층(413)을 더 포함할 수 있다.
에지 코팅층(413)은 복수의 라우팅 라인(411)을 덮도록 구현될 수 있다. 일 예에 따른 에지 코팅층(413)은 복수의 라우팅 라인(411)뿐만 아니라 제 1 기판(100)의 제 1 가장자리 부분과 제 1 외측면(OS1a), 및 제 2 기판(200)의 제 1 가장자리 부분과 제 1 외측면(OS1b) 전체를 덮도록 구현될 수 있다. 이러한 에지 코팅층(413)은 금속 재질로 이루어진 복수의 라우팅 라인(401) 각각의 부식이나 복수의 라우팅 라인(411) 간의 전기적인 쇼트를 방지할 수 있다. 또한, 에지 코팅층(413)은 복수의 라우팅 라인(411)과 제 1 패드부(110)의 패드들에 의해 외부 광의 반사를 방지하거나 최소화할 수 있다. 일 예에 따른 에지 코팅층(413)은 블랙 잉크를 포함하는 광차단 물질로 이루어질 수 있다.
제 1 기판(100)의 제 1 챔퍼(100c)를 덮는 에지 코팅층(413)의 상부면은 측면 실링 부재(25)에 의해 덮일 수 있다.
에지 코팅층(413)의 외측면은 제 1 기판(100)의 최외곽 외측면일 수 있으며, 이에 따라, 제 1 기판(100)의 최외곽 외측면과 측면 실링 부재(25)의 외측면 및 기능성 필름(23)의 외측면 각각은 서로 동일한 수직 선상(VL)에 위치할 수 있다.
이와 같은, 본 명세서의 다른 예에 따른 발광 표시 장치는 도 1 내지 도 14에 도시된 발광 표시 장치와 동일하게, 소자 분리부(15)의 유실 또는 미형성으로 인한 측면 투습에 의한 발광 소자(ED)의 신뢰성 저하가 방지되거나 최소화될 수 있으며, 표시부(AA)가 불투명한 비표시 영역 아닌 공기(air)에 의해 둘러싸이는 에어-베젤(air-bezel) 구조 또는 베젤이 없는 구조를 가질 수 있다.
도 27은 본 명세서의 일 예에 따른 멀티 스크린 표시 장치를 나타내는 도면이고, 도 28은 도 27에 도시된 선 V-V'의 단면도로써, 이는 도 15 내지 도 26에 도시된 본 명세서의 다른 예에 따른 발광 표시 장치를 타일링하여 구현한 멀티 스크린 표시 장치를 나타낸 것이다.
도 27 및 도 28을 참조하면, 본 명세서의 일 예에 따른 멀티 스크린 표시 장치(또는 타일링 표시 장치)는 복수의 표시 모듈(DM1, DM2, DM3, DM4)을 포함할 수 있다.
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 개별 영상을 표시하거나 하나의 영상을 분할하여 표시할 수 있다. 이러한 복수의 표시 모듈((DM1, DM2, DM3, DM4) 각각은 도 15 내지 도 26에 도시된 본 명세서의 다른 예에 따른 발광 표시 장치를 포함하는 것으로, 이에 대한 중복 설명은 생략하기로 한다.
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 측면끼리 서로 접촉되도록 별도의 타일링 프레임에 타일링될 수 있다. 예를 들어, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 N×M 형태를 가지도록 타일링됨으로써 대화면의 멀티 스크린 표시 장치를 구현할 수 있다. 예를 들어, N은 1 이상의 양의 정수이며, M은 2 이상의 양의 정수일 수 있다. 예를 들어, N은 2 이상의 양의 정수이며, M은 1 이상의 양의 정수일 수 있다.
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 영상이 표시되는 표시 영역(AA) 전체를 둘러싸는 베젤 영역(또는 비표시 영역)을 포함하지 않고, 표시 영역(AA)이 공기에 의해 둘러싸이는 에어-베젤 구조를 갖는다. 즉, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 제 1 기판(100)의 제 1 면 전체가 표시 영역(AA)으로 구현될 수 있다.
본 예에 따르면, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각에서, 최외곽 화소(Po)의 중심부(CP)와 제 1 기판(100)의 최외곽 외측면(VL) 사이의 제 2 간격(D2)은 인접한 화소 사이의 제 1 간격(D1)(또는 화소 피치)의 절반 이하로 구현된다. 이에 따라, 측면 결합 방식에 따라 제 1 방향(X)과 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4)에서, 인접한 최외곽 화소(Po) 간의 간격(D2+D2)은 인접한 2개의 화소 사이의 제 1 간격(D1)(또는 화소 피치)과 동일하거나 작게 된다. 도 28을 예로 들면, 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 제 1 표시 모듈(DM1)과 제 3 표시 모듈(DM3)에서, 제 1 표시 모듈(DM1)의 최외곽 화소(Po)의 중심부(CP)와 제 3 표시 모듈(DM3)의 최외곽 화소(Po)의 중심부(CP) 사이의 간격(D2+D2)은 제 1 표시 모듈(DM1)과 제 3 표시 모듈(DM3) 각각에 배치된 인접한 2개의 화소 사이의 제 1 간격(D1)(또는 화소 피치)과 동일하거나 작을 수 있다.
따라서, 제 1 방향(X)과 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4) 각각의 최외곽 화소(Po)의 중심부(CP) 사이의 간격(D2+D2)이 각 표시 모듈(DM1, DM2, DM3, DM4)에 배치된 인접한 2개의 화소 사이의 제 1 간격(D1)과 동일하거나 작기 때문에 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분 또는 심(seam)이 존재하지 않으며, 이로 인하여 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이에 마련되는 경계 부분에 의한 암부 영역이 존재하지 않는다. 결과적으로, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각이 N×M 형태로 타일링된 멀티 스크린 표시 장치에 표시되는 영상은 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분에서 단절감(또는 불연속성) 없이 연속적으로 표시될 수 있다.
도 27 및 도 28에서는 복수의 표시 모듈(DM1, DM2, DM3, DM4)이 2×2 형태로 타일링된 것을 나타내었지만, 이에 한정되지 않고, 복수의 표시 모듈(DM1, DM2, DM3, DM4)은 x×1 형태, 1×y 형태, 또는 x×y 형태로 타일링될 수 있다. 여기서, x는 y와 같거나 2 이상의 자연수이고, y는 x와 크거나 작은 2 이상의 자연수일 수 있다.
이와 같은, 본 명세서에 따른 멀티 스크린 표시 장치는 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각의 표시 영역(AA)을 하나의 화면으로 한 장의 영상을 표시할 때, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분에서 단절되지 않고 연속적으로 이어지는 영상을 표시할 수 있으며, 이로 인하여 멀티 스크린 표시 장치에 표시되는 영상을 시청하는 시청자의 영상 몰입도를 향상시킬 수 있다.
본 명세서에 따른 발광 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판, 기판 상에 배치된 발광 소자를 포함하는 발광 소자층, 기판의 가장자리 부분에 배치된 댐 패턴부, 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층, 및 기판의 가장자리 부분에 배치되고 발광 소자를 분리하는 소자 분리부를 포함하며, 댐 패턴부는 기판의 가장자리 부분을 따라 배치된 불연속 댐 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 댐 패턴부는 불연속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 연속 댐 패턴을 더 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 불연속 댐 패턴은 기판의 가장자리 부분을 따라 서로 이격된 복수의 라인 댐 패턴, 및 복수의 라인 댐 패턴 사이의 복수의 패턴 단선부를 포함하며, 연속 댐 패턴은 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치될 수 있다.
본 명세서의 몇몇 예에 따르면, 불연속 댐 패턴과 연속 댐 패턴은 서로 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따르면, 불연속 댐 패턴과 연속 댐 패턴은 서로 다른 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 발광 소자층 아래에 배치된 평탄화층, 및 봉지층 상에 배치된 파장 변환 부재를 갖는 파장 변환층을 더 포함하며, 불연속 댐 패턴은 평탄화층 또는 파장 변환 부재와 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 발광 소자층 아래에 배치된 평탄화층, 봉지층 상에 배치된 파장 변환 부재를 갖는 파장 변환층, 및 평탄화층 상에 배치되고 기판 상에 화소 영역을 정의하는 뱅크를 더 포함하며, 불연속 댐 패턴은 평탄화층과 파장 변환 부재 및 뱅크 중 어느 하나와 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따르면, 댐 패턴부는 연속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 보조 댐 패턴을 더 포함하며, 보조 댐 패턴은 평탄화층 또는 뱅크와 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따르면, 댐 패턴부는 불연속 댐 패턴 상에 배치된 금속 댐 패턴, 및 금속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 연속 댐 패턴을 더 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 불연속 댐 패턴은, 기판의 가장자리 부분을 따라 서로 이격된 복수의 라인 댐 패턴, 및 복수의 라인 댐 패턴 사이의 복수의 패턴 단선부를 포함하며, 금속 댐 패턴은 복수의 라인 댐 패턴 상에 배치되며, 연속 댐 패턴은 복수의 라인 댐 패턴 사이에 충진되고 금속 댐 패턴 상에 배치될 수 있다.
본 명세서의 몇몇 예에 따르면, 소자 분리부는 댐 패턴부에 의해 둘러싸이는 제 1 소자 분리 패턴, 및 댐 패턴부를 둘러싸는 제 2 소자 분리 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판, 기판의 가장자리 부분에 배치되고 처마 구조를 갖는 제 1 소자 분리 패턴과 제 2 소자 분리 패턴을 포함하는 소자 분리부, 기판 상에 배치된 발광 소자층, 제 1 소자 분리 패턴과 제 2 소자 분리 패턴 사이에 배치된 댐 패턴부, 및 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층을 포함하며, 발광 소자층은 소자 분리부에 의해 분리된 분리 영역을 갖는 발광 소자를 포함하며, 댐 패턴부는 서로 이격된 복수의 라인 댐 패턴을 갖는 제 1 댐 패턴, 및 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치된 제 2 댐 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 댐 패턴과 제 2 댐 패턴은 서로 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 발광 소자층 아래에 배치된 평탄화층을 더 포함하며, 제 1 댐 패턴과 제 2 댐 패턴은 평탄화층과 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 예에 따르면, 댐 패턴부는 제 1 댐 패턴과 제 2 댐 패턴 사이에 배치된 금속 댐 패턴을 더 포함하며, 제 2 댐 패턴은 복수의 라인 댐 패턴 사이에 충진되고 금속댐 패턴 상에 배치될 수 있다.
본 명세서의 몇몇 예에 따른 발광 표시 장치는 기판 상에 배치되고 댐 패턴부를 지지하는 패시베이션층을 더 포함하며, 제 1 소자 분리 패턴와 제 2 소자 분리 패턴 각각은 패시베이션층으로 구현된 제 1 분리 구조물, 제 1 분리 구조물 상에 배치되고 제 1 분리 구조물의 윗면보다 넓은 금속 패턴층, 및 금속 패턴층 상에 형성된 제 2 분리 구조물을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 분리 구조물의 측면은 금속 패턴층에 대해 언더컷 구조를 가지며, 발광 소자는 언더컷 구조에 의해 분리될 수 있다.
본 명세서의 몇몇 예에 따르면, 봉지층은 발광 소자층과 소자 분리부 상에 배치된 제 1 봉지층, 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질로 이루어진 제 2 봉지층, 및 댐 패턴부의 내측에 배치된 제 2 봉지층과 댐 패턴부의 외측에 배치된 제 1 봉지층을 둘러싸는 제 3 봉지층을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 기판은 발광 소자를 갖는 복수의 화소를 포함하는 표시부를 포함하며, 표시부의 크기는 기판의 크기와 동일할 수 있다.
본 명세서에 따른 멀티 스크린 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 몇몇 예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 기판, 기판 상에 배치된 발광 소자를 포함하는 발광 소자층, 기판의 가장자리 부분에 배치된 댐 패턴부, 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층, 및 기판의 가장자리 부분에 배치되고 발광 소자를 분리하는 소자 분리부를 포함하며, 댐 패턴부는 기판의 가장자리 부분을 따라 배치된 불연속 댐 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 기판, 기판의 가장자리 부분에 배치되고 처마 구조를 갖는 제 1 소자 분리 패턴과 제 2 소자 분리 패턴을 포함하는 소자 분리부, 기판 상에 배치된 발광 소자층, 제 1 소자 분리 패턴과 제 2 소자 분리 패턴 사이에 배치된 댐 패턴부, 및 발광 소자층 상에 배치되고 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층을 포함하며, 발광 소자층은 소자 분리부에 의해 분리된 분리 영역을 갖는 발광 소자를 포함하며, 댐 패턴부는 서로 이격된 복수의 라인 댐 패턴을 갖는 제 1 댐 패턴, 및 복수의 라인 댐 패턴 사이에 충진되고 복수의 라인 댐 패턴 상에 배치된 제 2 댐 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 복수의 표시 모듈 각각의 기판은 발광 소자를 갖는 복수의 화소를 포함하는 표시부를 포함하며, 표시부의 크기는 기판의 크기와 동일할 수 있다.
본 명세서의 몇몇 예에 따르면, 복수의 표시 모듈 각각의 소자 분리부는 댐 패턴부에 의해 둘러싸이는 제 1 소자 분리 패턴, 및 댐 패턴부를 둘러싸는 제 2 소자 분리 패턴을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 복수의 표시 모듈 각각은 기판 상에 배치되고 댐 패턴부를 지지하는 패시베이션층을 더 포함하며, 제 1 소자 분리 패턴와 제 2 소자 분리 패턴 각각은 패시베이션층으로 구현된 제 1 분리 구조물, 제 1 분리 구조물 상에 배치되고 제 1 분리 구조물의 윗면보다 넓은 금속 패턴층, 및 금속 패턴층 상에 형성된 제 2 분리 구조물을 포함할 수 있다.
본 명세서의 몇몇 예에 따르면, 제 1 분리 구조물의 측면은 금속 패턴층에 대해 언더컷 구조를 가지며, 발광 소자는 언더컷 구조에 의해 분리될 수 있다.
본 명세서의 몇몇 예에 따르면, 복수의 표시 모듈 각각의 봉지층은 발광 소자층과 소자 분리부 상에 배치된 제 1 봉지층, 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질로 이루어진 제 2 봉지층, 및 댐 패턴부의 내측에 배치된 제 2 봉지층과 댐 패턴부의 외측에 배치된 제 1 봉지층을 둘러싸는 제 3 봉지층을 포함할 수 있다.
본 명세서의 예에 따른 발광 표시 장치는 발광 표시 패널을 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 모바일 디바이스, 영상 전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.
상술한 본 명세서의 다양한 예에 설명된 특징, 구조, 효과 등은 본 명세서의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 명세서의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 명세서의 기술 사상이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 명세서의 기술 범위 또는 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.
1: 발광 표시 패널 10: 기판
11: 회로층 11a: 버퍼층
11b: 회로 어레이층 11c: 층간 절연막
11d: 패시베이션층 12: 평탄화층
13: 발광 소자층 14: 뱅크
15: 소자 분리부 15a, 15b, 15c, 15d: 소자 분리 패턴
17: 댐 패턴부 17a: 제 1 댐 패턴
17b: 제 2 댐 패턴 17c: 제 3 댐 패턴
17m: 금속 댐 패턴 19: 봉지층
100: 제 1 기판 101: 발광 표시 장치
110: 제 1 패드부 200: 제 2 기판
210: 제 2 패드부 230: 제 3 패드부
300: 결합 부재 500: 구동 회로부
11: 회로층 11a: 버퍼층
11b: 회로 어레이층 11c: 층간 절연막
11d: 패시베이션층 12: 평탄화층
13: 발광 소자층 14: 뱅크
15: 소자 분리부 15a, 15b, 15c, 15d: 소자 분리 패턴
17: 댐 패턴부 17a: 제 1 댐 패턴
17b: 제 2 댐 패턴 17c: 제 3 댐 패턴
17m: 금속 댐 패턴 19: 봉지층
100: 제 1 기판 101: 발광 표시 장치
110: 제 1 패드부 200: 제 2 기판
210: 제 2 패드부 230: 제 3 패드부
300: 결합 부재 500: 구동 회로부
Claims (18)
- 기판;
상기 기판 상에 배치된 발광 소자를 포함하는 발광 소자층;
상기 기판의 가장자리 부분에 배치된 댐 패턴부;
상기 발광 소자층 상에 배치되고 상기 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질을 포함하는 봉지층; 및
상기 기판의 가장자리 부분에 배치되고 상기 발광 소자를 분리하는 소자 분리부를 포함하며,
상기 댐 패턴부는 상기 기판의 가장자리 부분을 따라 배치된 불연속 댐 패턴을 포함하는, 발광 표시 장치. - 제 1 항에 있어서,
상기 댐 패턴부는 상기 불연속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 연속 댐 패턴을 더 포함하는, 발광 표시 장치. - 제 2 항에 있어서,
상기 불연속 댐 패턴은,
상기 기판의 가장자리 부분을 따라 서로 이격된 복수의 라인 댐 패턴; 및
상기 복수의 라인 댐 패턴 사이의 복수의 패턴 단선부를 포함하며,
상기 연속 댐 패턴은 상기 복수의 라인 댐 패턴 사이에 충진되고 상기 복수의 라인 댐 패턴 상에 배치된, 발광 표시 장치. - 제 2 항에 있어서,
상기 불연속 댐 패턴과 상기 연속 댐 패턴은 서로 동일한 물질로 이루어진, 발광 표시 장치. - 제 2 항에 있어서,
상기 불연속 댐 패턴과 상기 연속 댐 패턴은 서로 다른 물질로 이루어진, 발광 표시 장치. - 제 1 항에 있어서,
상기 발광 소자층 아래에 배치된 평탄화층; 및
상기 봉지층 상에 배치된 파장 변환 부재를 갖는 파장 변환층을 더 포함하며,
상기 불연속 댐 패턴은 상기 평탄화층 또는 상기 파장 변환 부재와 동일한 물질로 이루어지는, 발광 표시 장치. - 제 2 항에 있어서,
상기 발광 소자층 아래에 배치된 평탄화층;
상기 봉지층 상에 배치된 파장 변환 부재를 갖는 파장 변환층; 및
상기 평탄화층 상에 배치되고 상기 기판 상에 화소 영역을 정의하는 뱅크를 더 포함하며,
상기 불연속 댐 패턴은 상기 평탄화층과 상기 파장 변환 부재 및 상기 뱅크 중 어느 하나와 동일한 물질로 이루어지는, 발광 표시 장치. - 제 7 항에 있어서,
상기 댐 패턴부는 상기 연속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 보조 댐 패턴을 더 포함하며,
상기 보조 댐 패턴은 상기 평탄화층 또는 상기 뱅크와 동일한 물질로 이루어지는, 발광 표시 장치. - 제 1 항에 있어서,
상기 댐 패턴부는,
상기 불연속 댐 패턴 상에 배치된 금속 댐 패턴; 및
상기 금속 댐 패턴 상에 배치되고 폐루프 라인 형태를 갖는 연속 댐 패턴을 더 포함하는, 발광 표시 장치. - 제 9 항에 있어서,
상기 불연속 댐 패턴은,
상기 기판의 가장자리 부분을 따라 서로 이격된 복수의 라인 댐 패턴; 및
상기 복수의 라인 댐 패턴 사이의 복수의 패턴 단선부를 포함하며,
상기 금속 댐 패턴은 상기 복수의 라인 댐 패턴 상에 배치되며,
상기 연속 댐 패턴은 상기 복수의 라인 댐 패턴 사이에 충진되고 상기 금속 댐 패턴 상에 배치된, 발광 표시 장치. - 제 1 항에 있어서,
상기 소자 분리부는,
상기 댐 패턴부에 의해 둘러싸이는 제 1 소자 분리 패턴; 및
상기 댐 패턴부를 둘러싸는 제 2 소자 분리 패턴을 포함하는, 발광 표시 장치. - 제 11 항에 있어서,
상기 기판 상에 배치되고 상기 댐 패턴부를 지지하는 패시베이션층을 더 포함하며,
상기 제 1 소자 분리 패턴와 상기 제 2 소자 분리 패턴 각각은,
상기 패시베이션층으로 구현된 제 1 분리 구조물;
상기 제 1 분리 구조물 상에 배치되고 상기 제 1 분리 구조물의 윗면보다 넓은 금속 패턴층; 및
상기 금속 패턴층 상에 형성된 제 2 분리 구조물을 포함하는, 발광 표시 장치. - 제 12 항에 있어서,
상기 제 1 분리 구조물의 측면은 상기 금속 패턴층에 대해 언더컷 구조를 가지며,
상기 발광 소자는 상기 언더컷 구조에 의해 분리된, 발광 표시 장치. - 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 봉지층은,
상기 발광 소자층과 상기 소자 분리부 상에 배치된 제 1 봉지층;
상기 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질로 이루어진 제 2 봉지층; 및
상기 댐 패턴부의 내측에 배치된 상기 제 2 봉지층과 상기 댐 패턴부의 외측에 배치된 상기 제 1 봉지층을 둘러싸는 제 3 봉지층을 포함하는, 발광 표시 장치. - 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 기판은 상기 발광 소자를 갖는 복수의 화소를 포함하는 표시부를 포함하며,
상기 표시부의 크기는 상기 기판의 크기와 동일한, 발광 표시 장치. - 제 1 방향 및 상기 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며,
상기 복수의 표시 모듈 각각은 제 1 항 내지 제 15 항 중 어느 한 항에 따른 발광 표시 장치를 포함하는, 멀티 스크린 표시 장치. - 제 16 항에 있어서,
상기 복수의 표시 모듈 각각의 상기 기판은 상기 발광 소자를 갖는 복수의 화소를 포함하는 표시부를 포함하며,
상기 표시부의 크기는 상기 기판의 크기와 동일한, 멀티 스크린 표시 장치. - 제 16 항에 있어서,
상기 복수의 표시 모듈 각각의 상기 봉지층은,
상기 발광 소자층과 상기 소자 분리부 상에 배치된 제 1 봉지층;
상기 댐 패턴부에 의해 둘러싸이는 내부 영역에 배치된 유기 물질로 이루어진 제 2 봉지층; 및
상기 댐 패턴부의 내측에 배치된 상기 제 2 봉지층과 상기 댐 패턴부의 외측에 배치된 상기 제 1 봉지층을 둘러싸는 제 3 봉지층을 포함하는, 멀티 스크린 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200153377A KR20220067083A (ko) | 2020-11-17 | 2020-11-17 | 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 |
| US17/524,686 US20220158139A1 (en) | 2020-11-17 | 2021-11-11 | Light emitting display apparatus and multi-screen display apparatus including the same |
| CN202111369652.9A CN114512519A (zh) | 2020-11-17 | 2021-11-16 | 发光显示设备和包括该发光显示设备的多屏显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200153377A KR20220067083A (ko) | 2020-11-17 | 2020-11-17 | 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220067083A true KR20220067083A (ko) | 2022-05-24 |
Family
ID=81548771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200153377A KR20220067083A (ko) | 2020-11-17 | 2020-11-17 | 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220158139A1 (ko) |
| KR (1) | KR20220067083A (ko) |
| CN (1) | CN114512519A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210086291A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시 장치와 이를 이용한 멀티 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6602585B2 (ja) * | 2014-08-08 | 2019-11-06 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
| KR102404577B1 (ko) * | 2015-03-27 | 2022-06-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN110518145B (zh) * | 2019-08-28 | 2022-02-22 | 云谷（固安）科技有限公司 | 薄膜封装结构及其制备方法、显示面板 |
| KR20210151304A (ko) * | 2020-06-04 | 2021-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2020
- 2020-11-17 KR KR1020200153377A patent/KR20220067083A/ko not_active Application Discontinuation
-
2021
- 2021-11-11 US US17/524,686 patent/US20220158139A1/en active Pending
- 2021-11-16 CN CN202111369652.9A patent/CN114512519A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114512519A (zh) | 2022-05-17 |
| US20220158139A1 (en) | 2022-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7133655B2 (ja) | 発光表示装置及びこれを用いたマルチスクリーン表示装置 | |
| JP7308253B2 (ja) | 表示装置と、これを利用したマルチスクリーン表示装置 | |
| EP4024471A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| CN114695382A (zh) | 发光显示设备和包括该发光显示设备的多屏显示设备 | |
| KR20220067083A (ko) | 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 | |
| US20220208909A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| US20220158130A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
| TWI807554B (zh) | 顯示設備及包括其的多螢幕顯示設備 | |
| US20220209184A1 (en) | Light emitting display apparatus and multi-screen light emitting display apparatus including the same | |
| KR20220096924A (ko) | 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치 | |
| KR20220096888A (ko) | 표시 장치와 이를 이용한 멀티 스크린 표시 장치 | |
| US20230217732A1 (en) | Light emitting display apparatus and multi-screen light emitting display apparatus including the same | |
| KR20220096886A (ko) | 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치 | |
| KR20230096540A (ko) | 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |