KR20220060215A - Method for fabricating β-Ga2O3 film - Google Patents

Method for fabricating β-Ga2O3 film Download PDF

Info

Publication number
KR20220060215A
KR20220060215A KR1020200145943A KR20200145943A KR20220060215A KR 20220060215 A KR20220060215 A KR 20220060215A KR 1020200145943 A KR1020200145943 A KR 1020200145943A KR 20200145943 A KR20200145943 A KR 20200145943A KR 20220060215 A KR20220060215 A KR 20220060215A
Authority
KR
South Korea
Prior art keywords
gallium
pattern
substrate
resist
beta
Prior art date
Application number
KR1020200145943A
Other languages
Korean (ko)
Other versions
KR102429922B1 (en
Inventor
김지현
박현익
최용하
양수정
배진호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200145943A priority Critical patent/KR102429922B1/en
Publication of KR20220060215A publication Critical patent/KR20220060215A/en
Application granted granted Critical
Publication of KR102429922B1 publication Critical patent/KR102429922B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

The present invention relates to a method for preparing a beta gallium oxide film. According to an embodiment of the present invention, a method for preparing a beta gallium oxide film comprises the steps of: forming a resist pattern on a first substrate; forming a liquid gallium layer by coating liquid gallium (Ga) on the first substrate and the resist pattern; forming a gallium pattern on the first substrate by compressing the liquid gallium layer to a second substrate; removing the resist pattern on the first substrate after the gallium pattern is formed; and heat-treating the gallium pattern to form a beta gallium oxide pattern.

Description

베타 산화갈륨 막 제조 방법{Method for fabricating β-Ga2O3 film}Beta gallium oxide film manufacturing method {Method for fabricating β-Ga2O3 film}

본 발명은 베타 산화갈륨 막 제조 방법에 관한 것으로, 보다 상세하게 탑다운 (Top-down) 방식으로 패터닝된 베타 산화갈륨 막을 형성하는 베타 산화갈륨 막 제조 방법에 관한 것이다.The present invention relates to a beta gallium oxide film manufacturing method, and more particularly, to a beta gallium oxide film manufacturing method for forming a beta gallium oxide film patterned in a top-down method.

최근 반도체의 집적도가 높아지고 소자의 크기가 점점 작아짐에 따라 누설전류, 채널 길이 변조, 고온 반송자 효과 등의 문제점이 발생하면서 실리콘 반도체 소자의 한계가 나타나고 있다. 또한, 고내압, 고전류, 고온, 고주파수 등의 환경에서 사용되는 반도체 분야에서는 소형화에 따른 이러한 문제점들이 매우 중요하게 작용되면서 새로운 반도체 소재들이 주목받고 있다. 고전력, 고주파 특성을 갖는 반도체 소자를 구현하기 위해서는 높은 항복 전압과 동시에 높은 전자 이동도를 갖는 반도체 소재가 필요한데, 이러한 점에서 SiC, GaN, Ga2O3 등이 적합하다. 그 중에서 Ga2O3은 SiC와 GaN에 비해 상대적으로 더 넓은 에너지 밴드갭을 가지는 소재로서, 융액 성장을 통한 단결정 기판 제작이 가능하여 최근 활발하게 연구 개발이 진행되고 있다. Recently, as the degree of integration of semiconductors increases and the size of devices becomes smaller, problems such as leakage current, channel length modulation, and high-temperature carrier effect occur, and limitations of silicon semiconductor devices appear. In addition, in the field of semiconductors used in environments such as high withstand voltage, high current, high temperature, and high frequency, these problems due to miniaturization become very important, and new semiconductor materials are attracting attention. In order to realize a semiconductor device having high power and high frequency characteristics, a semiconductor material having a high breakdown voltage and high electron mobility is required at the same time. In this regard, SiC, GaN, Ga 2 O 3 and the like are suitable. Among them, Ga 2 O 3 is a material having a relatively wider energy bandgap compared to SiC and GaN, and since it is possible to fabricate a single crystal substrate through melt growth, research and development is being actively conducted in recent years.

Ga2O3은 다양한 상으로 존재할 수 있는데, β상이 물리적, 화학적으로 안정하기 때문에 소자의 응용에 가장 적절하다. β- Ga2O3은 높은 기계적, 화학적 안정성을 가지고, 4.9 eV의 에너지 밴드갭을 가지므로 고내압, 저손실 전력 반도체 소재로 유용하고, SiC, GaN보다 2배 이상 더 큰 8 MV/cm의 파괴강도를 갖는 산화물 반도체로서 전력 반도체 시장에서 주목받고 있다. 또한, 그러한 특성으로 인해 β- Ga2O3은 전계효과 트랜지스터, 스위칭 메모리, 고온 가스센서에 적용될 수 있고, UV와 가시광 영역에서 높은 광학적 투과도를 가지므로 Solar-blind UV photodetector 제작에도 활용될 수 있다.Ga 2 O 3 may exist in various phases, and since the β phase is physically and chemically stable, it is most suitable for device applications. β-Ga 2 O 3 has high mechanical and chemical stability and has an energy bandgap of 4.9 eV, so it is useful as a high withstand voltage, low loss power semiconductor material. As an oxide semiconductor having strength, it is attracting attention in the power semiconductor market. In addition, due to such properties, β-Ga 2 O 3 can be applied to field-effect transistors, switching memories, and high-temperature gas sensors, and because it has high optical transmittance in the UV and visible regions, it can also be used in the manufacture of solar-blind UV photodetectors. .

종래 β-Ga2O3막의 제조방법으로는 RF-sputtering 증착법, MBE 성장법, MOCVD 성장법, sol-gel process 등이 있다. 그러나 종래 β-Ga2O3 막 제조방법들에 따르면, 막을 성장시킬 수 있는 기판이 제한되며, 고진공 공정과 후공정이 필수적이고, 성장 단가가 높다는 문제가 있다. 이에 따라, 최근에는 공정과정을 단순화하면서 성장 단가를 낮출 수 있는 β-Ga2O3막 제조 방법에 대한 연구가 진행 중인 추세이다.Conventional methods for manufacturing a β-Ga 2 O 3 film include an RF-sputtering deposition method, an MBE growth method, a MOCVD growth method, and a sol-gel process. However, according to the conventional β-Ga 2 O 3 film manufacturing methods, there are problems in that the substrate on which the film can be grown is limited, a high vacuum process and a post process are essential, and the growth cost is high. Accordingly, in recent years, research on a β-Ga 2 O 3 film manufacturing method that can reduce the growth cost while simplifying the process is in progress.

비특허 문헌 1) "FS-GaN을 열산화하여 제작된 Beta-Ga2O3 박막의 특성" 전기전자재료학회논문지 제30권 제7호(2017.07)Non-Patent Document 1) “Characteristics of Beta-Ga2O3 Thin Films Prepared by Thermal Oxidation of FS-GaN” Journal of Electrical and Electronic Materials Society Vol. 30 No. 7 (2017.07)

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 탑 다운(Top-down) 방식으로 패터닝된 베타 산화갈륨 막을 형성하여 제조 공정을 간소화하면서 제조 비용을 절감할 수 있는 베타 산화갈륨 막 제조 방법을 제공하고자 하는 것이다. The present invention is a method for manufacturing a beta gallium oxide film capable of reducing manufacturing costs while simplifying the manufacturing process by forming a beta gallium oxide film patterned in a top-down method to solve the problems of the prior art is intended to provide.

또한, 본 발명은 레지스트 패턴의 두께 조절을 통해 패터닝된 베타 산화갈륨 막의 두께를 용이하게 조절할 수 있는 베타 산화갈륨 막 제조 방법을 제공하고자 하는 것이다. Another object of the present invention is to provide a method for manufacturing a beta gallium oxide film capable of easily controlling the thickness of a patterned beta gallium oxide film by controlling the thickness of the resist pattern.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 실시 예에 따른 베타 산화갈륨 막 제조 방법은, 제1 기판 상에 레지스트 패턴을 형성하는 단계; 상기 제1 기판과 상기 레지스트 패턴 상에 액상 갈륨(Ga)을 도포하여 액상 갈륨 층을 형성하는 단계; 상기 액상 갈륨 층을 제2 기판으로 압착하여 상기 제1 기판 상에 갈륨 패턴을 형성하는 단계; 상기 갈륨 패턴이 형성된 후에 상기 제1 기판 상의 상기 레지스트 패턴을 제거하는 단계; 및 상기 갈륨 패턴을 열처리하여 베타 산화갈륨 패턴을 형성하는 단계를 포함할 수 있다. A beta gallium oxide film manufacturing method according to an embodiment of the present invention comprises: forming a resist pattern on a first substrate; forming a liquid gallium layer by applying liquid gallium (Ga) on the first substrate and the resist pattern; forming a gallium pattern on the first substrate by pressing the liquid gallium layer onto a second substrate; removing the resist pattern on the first substrate after the gallium pattern is formed; and heat-treating the gallium pattern to form a beta gallium oxide pattern.

일 실시 예에서, 상기 레지스트 패턴은 그를 관통하는 개구부를 포함하고, 상기 갈륨 패턴을 형성하는 단계에서 상기 갈륨 패턴은 상기 개구부 내에 위치할 수 있다. In an embodiment, the resist pattern may include an opening penetrating therethrough, and in the forming of the gallium pattern, the gallium pattern may be located within the opening.

일 실시 예에서, 상기 레지스트 패턴을 형성하는 단계는, 상기 제1 기판 상에 레지스트를 도포하여 레지스트 층을 형성하는 단계; 및 패턴 개구부를 갖는 마스크 또는 전자 빔을 이용하여 상기 레지스트 층을 식각하는 단계를 포함할 수 있다. In an embodiment, the forming of the resist pattern may include: forming a resist layer by applying a resist on the first substrate; and etching the resist layer using an electron beam or a mask having pattern openings.

일 실시 예에서, 상기 레지스트 층을 형성하는 단계는, 상기 제1 기판의 회전 속도 또는 점도를 조절하여 상기 레지스트 층의 두께를 조절하는 것을 포함하고, 상기 레지스트 패턴의 두께 및 상기 갈륨 패턴의 두께는 상기 레지스트 층의 두께에 대응될 수 있다. In an embodiment, the forming of the resist layer includes adjusting the thickness of the resist layer by adjusting the rotation speed or viscosity of the first substrate, and the thickness of the resist pattern and the thickness of the gallium pattern are It may correspond to the thickness of the resist layer.

일 실시 예에서, 상기 갈륨 패턴을 형성하는 단계는, 상기 액상 갈륨 층을 압착한 상기 제2 기판을 제거하는 단계; 및 기 설정된 온도 이하로 상기 제1 기판을 냉각시키는 단계를 포함할 수 있다. In an embodiment, the forming of the gallium pattern may include: removing the second substrate on which the liquid gallium layer is pressed; and cooling the first substrate to a preset temperature or less.

일 실시 예에서, 상기 베타 산화갈륨 패턴을 형성하는 단계는, 상기 갈륨 패턴을 상압에서 700℃ 내지 1000℃로 열처리하는 것을 포함할 수 있다. In an embodiment, the forming of the beta gallium oxide pattern may include heat-treating the gallium pattern at 700° C. to 1000° C. under normal pressure.

일 실시 예에서, 상기 제1 기판 및 상기 레지스트 패턴 상에 상기 액상 갈륨(Ga) 을 도포하기 전에 기 설정된 온도 이상으로 상기 제1 기판을 가열하는 단계를 더 포함하고, 상기 기 설정된 온도는 상기 갈륨(Ga)의 녹는 점 이상일 수 있다. In an embodiment, the method further comprises heating the first substrate to a preset temperature or higher before applying the liquid gallium (Ga) on the first substrate and the resist pattern, wherein the preset temperature is the gallium. It may be above the melting point of (Ga).

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in the present specification and claims should not be construed in a conventional and dictionary meaning, and the inventor may properly define the concept of the term to describe his invention in the best way. Based on the principle that there is, it should be interpreted as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따르면, 탑 다운(top down) 방식을 이용하여 패터닝된 베타 산화갈륨 막을 제조하여, 제조 공정을 줄이면서 제조 비용을 절감할 수 있다. According to the present invention, by manufacturing a beta gallium oxide film patterned using a top down method, it is possible to reduce the manufacturing cost while reducing the manufacturing process.

또한, 레지스트 패턴의 두께 조절을 통해 베타 산화갈륨 막의 두께를 용이하게 조절할 수 있다. In addition, the thickness of the beta gallium oxide film can be easily controlled by controlling the thickness of the resist pattern.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시 예에 따른 베타 산화갈륨 막을 제조하는 과정을 나타낸 순서도이다.
도 2 내지 도 11은 본 발명의 일 실시 예에 따른 베타 산화갈륨 막을 제조하는 과정을 나타낸 단면도들이다.
도 12 및 도 13은 본 발명의 다른 실시 예에 따른 레지스트 층을 형성하는 과정을 나타낸 단면도들이다. 1 is a flowchart illustrating a process for manufacturing a beta gallium oxide film according to an embodiment of the present invention.
2 to 11 are cross-sectional views illustrating a process of manufacturing a beta gallium oxide film according to an embodiment of the present invention.
12 and 13 are cross-sectional views illustrating a process of forming a resist layer according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings and preferred embodiments. In the present specification, in adding reference numbers to the components of each drawing, it should be noted that only the same components are given the same number as possible even though they are indicated on different drawings. Also, terms such as “first” and “second” are used to distinguish one component from another, and the component is not limited by the terms. Hereinafter, in describing the present invention, detailed descriptions of related known technologies that may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 베타 산화갈륨 막을 제조하는 과정을 나타낸 순서도이다. 1 is a flowchart illustrating a process for manufacturing a beta gallium oxide film according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 베타 산화갈륨 막 제조방법은 제1 기판(100) 상에 레지스트 패턴(201)을 형성하는 단계, 제1 기판(100)과 레지스트 패턴(201) 상에 액상 갈륨(Ga)을 도포하여 액상 갈륨 층(300)을 형성하는 단계, 액상 갈륨 층(300)을 제2 기판(400)으로 압착하여 제1 기판(100) 상에 갈륨 패턴(301)을 형성하는 단계; 갈륨 패턴(301)이 형성된 후에 제1 기판(100) 상의 상기 레지스트 패턴(201)을 제거하는 단계, 및 갈륨 패턴(301)을 열처리하여 베타 산화갈륨 패턴(302)을 형성하는 단계를 포함할 수 있다.Referring to FIG. 1 , the method for manufacturing a beta gallium oxide film according to an embodiment of the present invention includes forming a resist pattern 201 on a first substrate 100 , the first substrate 100 and the resist pattern 201 . ) forming a liquid gallium layer 300 by applying liquid gallium (Ga) on it, pressing the liquid gallium layer 300 with the second substrate 400 to form a gallium pattern 301 on the first substrate 100 ) to form; This may include removing the resist pattern 201 on the first substrate 100 after the gallium pattern 301 is formed, and heat-treating the gallium pattern 301 to form a beta gallium oxide pattern 302 . there is.

본 발명은 베타 산화갈륨(β-Ga2O3) 막을 제조하는 방법에 관한 것이다. 고전력, 고주파 특성을 갖는 반도체 소자를 구현하기 위해서는 높은 항복 전압과 동시에 높은 전자 이동도를 갖는 반도체 소재가 필요한데, 그 중 β-Ga2O3은 높은 기계적, 화학적 안정성을 가지고, 4.9 eV의 에너지 밴드갭을 가지므로 고내압, 저손실 전력 반도체 소재로 유용하고, SiC, GaN보다 2배 이상 더 큰 8 MV/cm의 파괴강도를 갖는 산화물 반도체로서, 전력 반도체, 전계효과 트랜지스터, 스위칭 메모리, 고온 가스센서에 적용될 수 있고, UV와 가시광 영역에서 높은 광학적 투과도를 가지므로 Solar-blind UV photodetector 제작에도 활용될 수 있어서 최근 주목받고 있다. 이하, 베타 산화갈륨 막을 제조하는 방법을 상세하게 설명하기로 한다. The present invention relates to a method for manufacturing a beta gallium oxide (β-Ga2O3) film. In order to realize a semiconductor device with high power and high frequency characteristics, a semiconductor material having a high breakdown voltage and high electron mobility is required. Among them, β-Ga 2 O 3 has high mechanical and chemical stability and an energy band of 4.9 eV. Because it has a gap, it is useful as a high withstand voltage, low power semiconductor material, and is an oxide semiconductor having a breaking strength of 8 MV/cm, which is more than twice that of SiC and GaN. Power semiconductor, field effect transistor, switching memory, high temperature gas sensor Since it can be applied to solar-blind UV photodetectors and has high optical transmittance in the UV and visible light regions, it is receiving attention recently. Hereinafter, a method for manufacturing a beta gallium oxide film will be described in detail.

도 2 내지 도 11은 본 발명의 일 실시 예에 따른 베타 산화갈륨 막을 제조하는 과정을 나타낸 단면도들이다. 2 to 11 are cross-sectional views illustrating a process of manufacturing a beta gallium oxide film according to an embodiment of the present invention.

도 2를 참조하면, 제1 기판(100)을 준비하는 단계를 포함할 수 있다. 제1 기판(100)은 서로 대향된 제1 면과 제2 면을 포함할 수 있다. 제1 기판(100)은 SiO2, Si, sapphire, quartz, Pt, graphene, GaAs, Cu 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 제1 기판(100)은 아세톤/IPA 등으로 세척된 상태일 수 있다. Referring to FIG. 2 , it may include preparing the first substrate 100 . The first substrate 100 may include a first surface and a second surface facing each other. The first substrate 100 may be made of SiO 2 , Si, sapphire, quartz, Pt, graphene, GaAs, Cu, or the like, but is not limited thereto. The first substrate 100 may be cleaned with acetone/IPA or the like.

도 3 내지 도 6을 참조하면, 레지스트 패턴(201)을 형성하는 단계는 제1 기판(100) 상에 레지스트를 도포하여 레지스트 층(200)을 형성하는 단계, 및 패턴 개구부(PO)를 갖는 마스크(M) 또는 전자 빔을 이용하여 레지스트 층(200)을 식각하는 단계를 포함할 수 있다. 3 to 6 , the forming of the resist pattern 201 includes forming a resist layer 200 by applying a resist on the first substrate 100 , and a mask having a pattern opening PO. (M) or etching the resist layer 200 using an electron beam.

실시 예에서, 레지스트 층(200)은 제1 기판(100) 상에 레지스트를 도포하여 형성될 수 있다. 레지스트는 광에 노출될 때, 약품에 대한 내성이 변화하는 고분자 재료일 수 있다. 레지스트는 광에 노출될 때, 약품에 대하여 불용성이 되는 네거티브형(negative type) 및 약품에 대하여 가용성이 되는 포지티브형(positive type)을 포함할 수 있다. In an embodiment, the resist layer 200 may be formed by applying a resist on the first substrate 100 . The resist may be a polymeric material that changes resistance to chemicals when exposed to light. The resist may include a negative type that becomes insoluble to a chemical when exposed to light, and a positive type that becomes soluble in a chemical.

실시 예에서, 레지스트는 액상 상태일 수 있다. 레지스트 층(200)은 스핀 코팅 방법 등으로 제1 기판(100)의 제1 면 상에 형성될 수 있다. 레지스트 층(200)을 형성하는 단계는 제1 기판(100)의 회전 속도 또는 점도를 조절하여 레지스트 층(200)의 두께(D1)를 조절하는 것을 포함할 수 있다. In an embodiment, the resist may be in a liquid state. The resist layer 200 may be formed on the first surface of the first substrate 100 by a spin coating method or the like. The forming of the resist layer 200 may include adjusting the thickness D1 of the resist layer 200 by adjusting the rotation speed or viscosity of the first substrate 100 .

실시 예에서, 일정 량의 레지스트가 제1 기판(100) 상에 도포될 수 있다. 레지스트가 제1 기판(100)의 제1 면 상에 도포된 후, 제1 기판(100)은 회전 장치(C, 예를 들면, 척 등)에 의해 회전될 수 있다. 제1 기판(100)이 회전됨으로써, 레지스트가 제1 기판(100) 상에 얇게 펴질 수 있다. 이때, 제1 기판(100)의 회전 속도 또는 점도에 따라 레지스트 층(200)의 두께(D1)가 조절될 수 있다. 예를 들면, 제1 기판(100)의 회전 속도가 커질수록 레지스트 층(200)의 두께(D1)는 ?曇償? 수 있다. 혹은 낮은 점도의 레지스트일 경우 같은 회전 속도일 때 두께(D1)이 얇아질 수 있다. 즉, 제1 기판(100)의 회전속도와 레지스트 층(200)의 두께(D1)는 반비례 관계일 수 있다. 실시 예에서, 레지스트의 점도, 회전 장치(C)의 회전 속도 등에 의해 레지스트 층(200)의 두께(D1)는 수 ㎚에서 수 ㎛로 조절될 수 있다. In an embodiment, a certain amount of resist may be applied on the first substrate 100 . After the resist is applied on the first surface of the first substrate 100 , the first substrate 100 may be rotated by a rotating device C (eg, a chuck, etc.). As the first substrate 100 is rotated, the resist may be spread thinly on the first substrate 100 . In this case, the thickness D1 of the resist layer 200 may be adjusted according to the rotation speed or viscosity of the first substrate 100 . For example, as the rotational speed of the first substrate 100 increases, the thickness D1 of the resist layer 200 decreases. can Alternatively, in the case of a low-viscosity resist, the thickness D1 may be reduced at the same rotational speed. That is, the rotation speed of the first substrate 100 and the thickness D1 of the resist layer 200 may be in inverse proportion to each other. In an embodiment, the thickness D1 of the resist layer 200 may be adjusted from several nm to several μm by the viscosity of the resist, the rotation speed of the rotating device C, and the like.

또한, 레지스트 층(200)은 후술할 바와 같이 식각되기 전에 건조과정을 거칠 수 있다. 이에 따라, 레지스트 층(200)의 레지스트 밀도가 높아지면서 제1 기판(100)과의 접합력이 향상될 수 있다. 예를 들면, 레지스트 층(200)은 약 60 내지 약 100도 정도로 가열될 수 있다. 이때, 레지스트에 남아 있는 유기 용매(예를 들면, 솔벤트 등)는 제거될 수 있다. 이에 따라, 레지스트의 밀도와 제1 기판(100)과의 접합력이 향상될 수 있다. In addition, the resist layer 200 may undergo a drying process before being etched as will be described later. Accordingly, as the resist density of the resist layer 200 increases, bonding strength with the first substrate 100 may be improved. For example, the resist layer 200 may be heated to about 60 to about 100 degrees. In this case, the organic solvent (eg, solvent, etc.) remaining in the resist may be removed. Accordingly, the density of the resist and the bonding force with the first substrate 100 may be improved.

도 5에 도시된 바와 같이, 실시 예에서 레지스트 층(200)을 식각하는 단계는 패턴 개구부(PO)를 갖는 마스크(M)를 레지스트 층(200) 상에 위치시키는 단계, 및 패턴 개구부(PO)를 통해 레지스트 층(200)에 광을 조사하는 단계을 포함할 수 있다. 또한, 레지스트 층(200)을 식각하는 단계는 현상 공정(development)을 통해 레지스트 층(200)의 일부를 제거하는 단계를 포함할 수 있다. 5 , the etching of the resist layer 200 in the embodiment includes placing a mask M having a pattern opening PO on the resist layer 200, and the pattern opening PO. It may include irradiating light to the resist layer 200 through the Also, etching the resist layer 200 may include removing a portion of the resist layer 200 through a development process.

실시 예에서, 레지스트는 포지티브형일 수 있으나 이에 한정되는 것은 아니다. 이에 따라, 광에 노출된 레지스트 층(200)의 일부가 현상 공정을 통해 제거됨으로써, 레지스트 패턴(201)이 형성될 수 있다. 도 6에 도시된 바와 같이, 레지스트 패턴(201)은 그를 관통하는 개구부(250)를 포함할 수 있다. 개구부(250)는 제1 기판(100)의 제1 면을 외부로 노출시킬 수 있다. In an embodiment, the resist may be of a positive type, but is not limited thereto. Accordingly, a portion of the resist layer 200 exposed to light may be removed through a developing process, thereby forming a resist pattern 201 . As shown in FIG. 6 , the resist pattern 201 may include an opening 250 passing therethrough. The opening 250 may expose the first surface of the first substrate 100 to the outside.

실시 예에서, 개구부(250)는 마스크(M)의 패턴 개구부(PO)와 대응될 수 있다. 또한, 레지스트 패턴(201)의 두께(D2)는 레지스트 층(200)의 두께(D1)에 대응될 수 있다. 여기서, 두께가 대응된다는 것은 두께가 동일하거나 거의 동일하다는 것을 의미할 수 있다. In an embodiment, the opening 250 may correspond to the pattern opening PO of the mask M. Also, the thickness D2 of the resist pattern 201 may correspond to the thickness D1 of the resist layer 200 . Here, the corresponding thickness may mean the same or almost the same thickness.

이와 달리 다른 실시 예에서, 레지스트 층(200)을 식각하는 단계는 전자빔 리소그래피 패터닝 방법을 통해 레지스트 층(200)의 일부를 식각할 수 있다. 전자빔 리소그래피 패터닝 방법은 공지된 기술이므로 해당 방법에 대한 설명을 생략하기로 한다.Alternatively, in another embodiment, the etching of the resist layer 200 may include etching a portion of the resist layer 200 through an electron beam lithography patterning method. Since the electron beam lithography patterning method is a known technique, a description of the method will be omitted.

레지스트 패턴(201)이 형성된 제1 기판(100)을 기 설정된 온도 이상으로 가열할 수 있다. 기 설정된 온도는 갈륨(Ga)의 녹는 점(예를 들면, 약 29℃)보다 클 수 있다. 이에 따라, 추후 공정에서 액상 갈륨(Ga)이 레지스트 패턴(201) 및 제1 기판(100) 상에 도포될 때, 액상 갈륨(Ga)은 액상 상태를 유지할 수 있다. The first substrate 100 on which the resist pattern 201 is formed may be heated to a preset temperature or higher. The preset temperature may be greater than the melting point (eg, about 29° C.) of gallium (Ga). Accordingly, when liquid gallium (Ga) is applied on the resist pattern 201 and the first substrate 100 in a later process, the liquid gallium (Ga) may maintain a liquid state.

도 7을 참조하면, 가열된 제1 기판(100)과 레지스트 패턴(201) 상에 액상 갈륨(Ga)을 도포하여 액상 갈륨 층(300)을 형성할 수 있다. 제1 기판(100)이 가열된 상태이므로 액상 갈륨 층(300)은 액상 상태로 유지될 수 있다. Referring to FIG. 7 , the liquid gallium layer 300 may be formed by coating liquid gallium (Ga) on the heated first substrate 100 and the resist pattern 201 . Since the first substrate 100 is in a heated state, the liquid gallium layer 300 may be maintained in a liquid state.

액상 갈륨 층(300)은 레지스트 패턴(201)의 개구부(250)를 완전히 채울 수 있다. 또한, 액상 갈륨 층(300)은 레지스트 층(200)을 덮을 수 있다. 이에 따라, 레지스트 패턴(201)의 개구부(250)를 완전히 채우면서 레지스트 패턴(201)을 덮을 수 있을 정도로 충분한 양의 액상 갈륨을 도포하는 것이 바람직할 수 있다.The liquid gallium layer 300 may completely fill the opening 250 of the resist pattern 201 . Also, the liquid gallium layer 300 may cover the resist layer 200 . Accordingly, it may be desirable to apply a sufficient amount of liquid gallium to cover the resist pattern 201 while completely filling the opening 250 of the resist pattern 201 .

도 8 및 도 9를 참조하면, 갈륨 패턴(301)을 형성하는 단계는 액상 갈륨 층(300)을 제2 기판(400)으로 압착하는 단계, 액상 갈륨 층(300)을 압착한 제2 기판(400)을 제거하는 단계, 및 기 설정된 온도 이하로 제1 기판(100)을 냉각시키는 단계를 포함할 수 있다. 8 and 9, the step of forming the gallium pattern 301 is a step of pressing the liquid gallium layer 300 to the second substrate 400, the second substrate ( 400 , and cooling the first substrate 100 to a preset temperature or less.

실시 예에서, 제2 기판(400)은 평탄도가 높은 기판일 수 있다. 실시 예에서, 액상 갈륨 층(300)과 밀착되는 제2 기판(400)의 일면은 높은 평탄도를 갖는 평면일 수 있다. 제2 기판(400)이 액상 갈륨 층(300)에 가해지는 압력은 약 0.5 ~ 약 50N일 수 있으나, 이에 한정되는 것은 아니다. In an embodiment, the second substrate 400 may be a substrate having high flatness. In an embodiment, one surface of the second substrate 400 in close contact with the liquid gallium layer 300 may be a flat surface having high flatness. The pressure applied to the liquid gallium layer 300 by the second substrate 400 may be about 0.5 to about 50N, but is not limited thereto.

제2 기판(400)은 액상 갈륨 층(300)에 수직한 방향으로 압착할 수 있다. 예를 들면, 제2 기판(400)은 제1 기판(100)의 제1 면과 수직한 방향으로 제1 기판(100)을 향해 압착될 수 있다. 제2 기판(400)이 액상 갈륨 층(300)을 압착함으로써, 액상 갈륨 층(300)의 액상 갈륨은 레지스트 패턴(201)의 개구부(250) 내로 유입되어 압착될 수 있다. 이에 따라, 갈륨 패턴(301)은 레지스트 패턴(201)의 개구부(250)를 완전히 채울 수 있다. 즉, 갈륨 패턴(301)이 성장될 수 있다. 이처럼 갈륨 패턴(301)은 개구부(250) 내에 위치될 수 있고, 갈륨 패턴(301)의 두께(D3)는 레지스트 패턴(201)의 두께(D2)와 대응될 수 있다. The second substrate 400 may be compressed in a direction perpendicular to the liquid gallium layer 300 . For example, the second substrate 400 may be pressed toward the first substrate 100 in a direction perpendicular to the first surface of the first substrate 100 . When the second substrate 400 presses the liquid gallium layer 300 , the liquid gallium of the liquid gallium layer 300 may be introduced into the opening 250 of the resist pattern 201 and compressed. Accordingly, the gallium pattern 301 may completely fill the opening 250 of the resist pattern 201 . That is, the gallium pattern 301 may be grown. As such, the gallium pattern 301 may be positioned in the opening 250 , and the thickness D3 of the gallium pattern 301 may correspond to the thickness D2 of the resist pattern 201 .

실시 예에서, 제2 기판(400)은 레지스트 패턴(201)과 접할 때까지 액상 갈륨 층(300)을 압착할 수 있다. 이에 따라, 액상 갈륨은 레지스트 패턴(201)의 외부로 제거되면서 개구부(250)를 완전히 채울 수 있다. In an embodiment, the second substrate 400 may press the liquid gallium layer 300 until it comes into contact with the resist pattern 201 . Accordingly, the liquid gallium may completely fill the opening 250 while being removed to the outside of the resist pattern 201 .

액상 갈륨 층(300)을 압착한 제2 기판(400)은 액상 갈륨을 레지스트 패턴(201)의 개구부(250)에 채운 후에 제거될 수 있다. 제2 기판(400)을 제거한 후, 제1 기판(100)은 기 설정된 온도 이하로 냉각될 수 있다. 이에 따라, 레지스트 패턴(201)의 개구부(250) 내의 액상 갈륨이 고체화되어 갈륨 패턴(301)이 형성될 수 있다. 실시 예에서, 기 설정된 온도는 갈륨의 녹는 점(예를 들면, 약 29℃)보다 낮을 수 있다. The second substrate 400 on which the liquid gallium layer 300 is pressed may be removed after filling the opening 250 of the resist pattern 201 with liquid gallium. After the second substrate 400 is removed, the first substrate 100 may be cooled to a preset temperature or less. Accordingly, liquid gallium in the opening 250 of the resist pattern 201 may be solidified to form the gallium pattern 301 . In an embodiment, the preset temperature may be lower than the melting point of gallium (eg, about 29°C).

도 10을 참조하면, 갈륨 패턴(301)이 형성된 후에 제1 기판(100) 상의 레지스트 패턴(201)이 제거될 수 있다. 실시 예에서, 레지스트 패턴(201)은 리프트 오프(Lift-off) 공정을 통해서 제거될 수 있으나, 이에 한정되는 것은 아니다. 있다. Referring to FIG. 10 , after the gallium pattern 301 is formed, the resist pattern 201 on the first substrate 100 may be removed. In an embodiment, the resist pattern 201 may be removed through a lift-off process, but is not limited thereto. there is.

도 11을 참조하면, 베타 산화갈륨 패턴(302)을 형성하는 단계는 갈륨 패턴(301)에 열처리를 수행하는 공정이다. 열처리는 산화 갈륨을 β 상으로 만드는 공정일 수 있다. 또한, 베타 산화갈륨 패턴(302)의 상과 결정성은 열처리의 온도와 시간에 따라 조절될 수 있다. 실시 예에서, 열처리는 상압 및 공기 중에서 진행될 수 있다. 열처리의 온도는 약 700℃~1000℃일 수 있다. 예를 들면, 대기 중에서 750℃ 이상 및 30분간 갈륨 패턴(301)을 열처리함으로써, 베타 산화갈륨 패턴(302)을 형성할 수 있다. Referring to FIG. 11 , the step of forming the beta gallium oxide pattern 302 is a process of performing heat treatment on the gallium pattern 301 . The heat treatment may be a process for making gallium oxide into the β phase. In addition, the phase and crystallinity of the beta gallium oxide pattern 302 may be adjusted according to the temperature and time of the heat treatment. In an embodiment, the heat treatment may be performed under normal pressure and air. The temperature of the heat treatment may be about 700 ℃ ~ 1000 ℃. For example, the beta gallium oxide pattern 302 may be formed by heat-treating the gallium pattern 301 at 750° C. or higher in the air and for 30 minutes.

본 발명은 베타 산화갈륨 층을 식각하여 베타 산화갈륨 패턴(302)을 생성하는 기존 패터닝 공법에 비해 베타 산화갈륨 층을 식각하는 공정 등을 생략할 수 있다. 이에 따라, 본 발명은 기존의 베타 산화갈륨 박 제조 방법보다 제조 공정을 줄임으로써, 공정시간과 제조 비용을 단축할 수 있다. The present invention can omit the process of etching the beta gallium oxide layer and the like compared to the conventional patterning method of generating the beta gallium oxide pattern 302 by etching the beta gallium oxide layer. Accordingly, the present invention by reducing the manufacturing process than the conventional beta gallium oxide foil manufacturing method, it is possible to shorten the process time and manufacturing cost.

도 12 및 도 13은 본 발명의 다른 실시 예에 따른 레지스트 층을 형성하는 과정을 나타낸 단면도들이다. 설명의 편의를 위해 도 2 내지 도 6에서 설명한 구성과 동일한 구성에 대한 설명은 생략하거나 간략하게 설명하기로 한다. 12 and 13 are cross-sectional views illustrating a process of forming a resist layer according to another embodiment of the present invention. For convenience of description, descriptions of the same components as those described with reference to FIGS. 2 to 6 will be omitted or briefly described.

도 12 및 도 13을 참조하면, 본 발명의 다른 실시 예에 따른 레지스트 층(200)을 형성하는 단계는 레지스트를 제1 기판(100) 상에 도포하는 단계 및 제2 기판(400)으로 제1 기판(100) 상의 레지스트를 압착하는 단계를 포함할 수 있다. 여기서, 제2 기판(400)은 평탄도가 높은 기판일 수 있다. 실시 예에서, 레지스트와 밀착되는 제2 기판(400)의 일면은 높은 평탄도를 갖는 평면일 수 있다.12 and 13 , the step of forming the resist layer 200 according to another embodiment of the present invention includes applying the resist on the first substrate 100 and using the first substrate 400 as the second substrate 400 . It may include compressing the resist on the substrate 100 . Here, the second substrate 400 may be a substrate with high flatness. In an embodiment, one surface of the second substrate 400 in close contact with the resist may be a flat surface having high flatness.

실시 예에서, 레지스트 층(200)의 두께(D1)는 제2 기판(400)의 압착력과 제1 기판(100) 상에 도포되는 레지스트 양에 따라 조절될 수 있다. 예를 들면, 레지스트 층(200)의 두께(D1)는 제2 기판(400)의 압착력에 반비례하고, 제1 기판(100)에 도포된 레지스트 양에 비례할 수 있다. In an embodiment, the thickness D1 of the resist layer 200 may be adjusted according to the compression force of the second substrate 400 and the amount of resist applied on the first substrate 100 . For example, the thickness D1 of the resist layer 200 may be inversely proportional to the compression force of the second substrate 400 , and may be proportional to the amount of resist applied to the first substrate 100 .

이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific examples, it is intended to describe the present invention in detail, and the present invention is not limited thereto. It is clear that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속한 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications or changes of the present invention are within the scope of the present invention, and the specific scope of protection of the present invention will be made clear by the appended claims.

100: 제1 기판 200: 레지스트 층
201: 레지스트 패턴 250: 개구부
300: 액상 갈륨 층 301: 갈륨 패턴
302: 베타 산화갈륨 패턴 400: 제2 기판100: first substrate 200: resist layer
201: resist pattern 250: opening
300: liquid gallium layer 301: gallium pattern
302: beta gallium oxide pattern 400: second substrate

Claims (7)

제1 기판 상에 레지스트 패턴을 형성하는 단계;
상기 제1 기판과 상기 레지스트 패턴 상에 액상 갈륨(Ga)을 도포하여 액상 갈륨 층을 형성하는 단계;
상기 액상 갈륨 층을 제2 기판으로 압착하여 상기 제1 기판 상에 갈륨 패턴을 형성하는 단계;
상기 갈륨 패턴이 형성된 후에 상기 제1 기판 상의 상기 레지스트 패턴을 제거하는 단계; 및
상기 갈륨 패턴을 열처리하여 베타 산화갈륨 패턴을 형성하는 단계를 포함하는 베타 산화갈륨 막 제조 방법.
forming a resist pattern on the first substrate;
forming a liquid gallium layer by applying liquid gallium (Ga) on the first substrate and the resist pattern;
forming a gallium pattern on the first substrate by pressing the liquid gallium layer onto a second substrate;
removing the resist pattern on the first substrate after the gallium pattern is formed; and
Method for producing a beta gallium oxide film comprising the step of heat-treating the gallium pattern to form a beta gallium oxide pattern.
 제1항에 있어서,
상기 레지스트 패턴은 그를 관통하는 개구부를 포함하고,
상기 갈륨 패턴을 형성하는 단계에서 상기 갈륨 패턴은 상기 개구부 내에 위치하는 베타 산화갈륨 막 제조 방법.
The method of claim 1,
The resist pattern includes an opening passing therethrough,
In the step of forming the gallium pattern, the gallium pattern is a beta gallium oxide film manufacturing method located in the opening.
 제1항에 있어서,
상기 레지스트 패턴을 형성하는 단계는,
상기 제1 기판 상에 레지스트를 도포하여 레지스트 층을 형성하는 단계; 및
패턴 개구부를 갖는 마스크 또는 전자 빔을 이용하여 상기 레지스트 층을 식각하는 단계를 포함하는 베타 산화갈륨 막 제조 방법.
The method of claim 1,
Forming the resist pattern comprises:
forming a resist layer by applying a resist on the first substrate; and
and etching the resist layer using an electron beam or a mask having pattern openings.
 제3항에 있어서,
상기 레지스트 층을 형성하는 단계는,
상기 제1 기판의 회전 속도를 조절하여 상기 레지스트 층의 두께를 조절하는 것을 포함하고,
상기 레지스트 패턴의 두께 및 상기 갈륨 패턴의 두께는 상기 레지스트 층의 두께에 대응되는 베타 산화갈륨 막 제조 방법.
4. The method of claim 3,
Forming the resist layer comprises:
Including adjusting the thickness of the resist layer by adjusting the rotation speed of the first substrate,
The thickness of the resist pattern and the thickness of the gallium pattern correspond to the thickness of the resist layer beta gallium oxide film manufacturing method.
 제1항에 있어서,
상기 갈륨 패턴을 형성하는 단계는,
상기 액상 갈륨 층을 압착한 상기 제2 기판을 제거하는 단계; 및
기 설정된 온도 이하로 상기 제1 기판을 냉각시키는 단계를 포함하는 베타 산화갈륨 막 제조 방법.
The method of claim 1,
Forming the gallium pattern comprises:
removing the second substrate on which the liquid gallium layer is pressed; and
A beta gallium oxide film manufacturing method comprising the step of cooling the first substrate below a preset temperature.
 제1항에 있어서,
상기 베타 산화갈륨 패턴을 형성하는 단계는,
상기 갈륨 패턴을 상압에서 700℃ 내지 1000℃로 열처리하는 것을 포함하는 베타 산화갈륨 막 제조 방법.
The method of claim 1,
Forming the beta gallium oxide pattern comprises:
A beta gallium oxide film manufacturing method comprising heat-treating the gallium pattern at 700° C. to 1000° C. at atmospheric pressure.
 제1항에 있어서,
상기 제1 기판 및 상기 레지스트 패턴 상에 상기 액상 갈륨(Ga)을 도포하기 전에 기 설정된 온도 이상으로 상기 제1 기판을 가열하는 단계를 더 포함하고,
상기 기 설정된 온도는 상기 갈륨(Ga)의 녹는 점 이상인 베타 산화갈륨 막 제조 방법.
The method of claim 1,
The method further comprising heating the first substrate above a preset temperature before applying the liquid gallium (Ga) on the first substrate and the resist pattern,
The preset temperature is a beta gallium oxide film manufacturing method equal to or greater than the melting point of the gallium (Ga).
KR1020200145943A 2020-11-04 2020-11-04 Method for fabricating β-Ga2O3 film KR102429922B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200145943A KR102429922B1 (en) 2020-11-04 2020-11-04 Method for fabricating β-Ga2O3 film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200145943A KR102429922B1 (en) 2020-11-04 2020-11-04 Method for fabricating β-Ga2O3 film

Publications (2)

Publication Number Publication Date
KR20220060215A true KR20220060215A (en) 2022-05-11
KR102429922B1 KR102429922B1 (en) 2022-08-04

Family

ID=81607037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200145943A KR102429922B1 (en) 2020-11-04 2020-11-04 Method for fabricating β-Ga2O3 film

Country Status (1)

Country Link
KR (1) KR102429922B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302259A (en) * 2008-06-12 2009-12-24 Nippon Light Metal Co Ltd Schottky electrode for gallium oxide single crystal substrate, and method of manufacturing the same
KR20180033643A (en) * 2016-09-26 2018-04-04 재단법인대구경북과학기술원 Oxide semiconductir film and manufacturing method of the same
KR20190110034A (en) * 2018-03-19 2019-09-27 가부시키가이샤 리코 Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
KR20200102617A (en) * 2019-02-21 2020-09-01 전북대학교산학협력단 Method of surface treatment of gallium oxide
KR20200105321A (en) * 2019-02-28 2020-09-07 한국산업기술대학교산학협력단 High Transmittance Ultraviolet Transparent Electrode and Fabricating Method Thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302259A (en) * 2008-06-12 2009-12-24 Nippon Light Metal Co Ltd Schottky electrode for gallium oxide single crystal substrate, and method of manufacturing the same
KR20180033643A (en) * 2016-09-26 2018-04-04 재단법인대구경북과학기술원 Oxide semiconductir film and manufacturing method of the same
KR20190110034A (en) * 2018-03-19 2019-09-27 가부시키가이샤 리코 Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
KR20200102617A (en) * 2019-02-21 2020-09-01 전북대학교산학협력단 Method of surface treatment of gallium oxide
KR20200105321A (en) * 2019-02-28 2020-09-07 한국산업기술대학교산학협력단 High Transmittance Ultraviolet Transparent Electrode and Fabricating Method Thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허 문헌 1) "FS-GaN을 열산화하여 제작된 Beta-Ga2O3 박막의 특성" 전기전자재료학회논문지 제30권 제7호(2017.07)

Also Published As

Publication number Publication date
KR102429922B1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US8618612B2 (en) Integrated circuits based on aligned nanotubes
Lee et al. Bendable GaN high electron mobility transistors on plastic substrates
US9859379B2 (en) Graphene layer transfer
FR2905197A1 (en) METHOD FOR PRODUCING A DEVICE COMPRISING A STRUCTURE PROVIDED WITH ONE OR MORE MICROWIRES OR NANO-THREADS BASED ON A COMPOUND OF SI AND GE, BY GERMANIUM CONDENSATION
JP2008547237A (en) Method for manufacturing electronic devices using metal oxide nanoparticles
CN107068745A (en) A kind of field-effect transistor and preparation method thereof
Li et al. Wafer-scale fabrication of recessed-channel PtSe 2 MOSFETs with low contact resistance and improved gate control
US9224600B2 (en) Method of manufacturing part of a thin-film device using an ink comprising a material precursor
KR102429922B1 (en) Method for fabricating β-Ga2O3 film
CN102556937A (en) Strained germanium device with cantilever structure and preparation method thereof
Francis¹ et al. GaN-HEMT epilayers on diamond substrates: recent progress
CN109285894B (en) Diamond-based multi-channel barrier regulation field effect transistor and preparation method thereof
KR102323197B1 (en) method for manufacturing semiconductor device
US10497564B1 (en) Nano-imprinting using high-pressure crystal phase transformations
CN113488559A (en) Molybdenum sulfide/lithium niobate composite optical transceiver and preparation method thereof
WO2010119239A1 (en) Uniaxial tensile strain in semiconductor devices
Hilleringmann et al. Semiconductor nanoparticles for electronic device integration on foils
KR101316556B1 (en) Electronic device and a process for forming the electronic device
CN112530855B (en) Composite heterogeneous integrated semiconductor structure, semiconductor device and preparation method
CN114497232B (en) Mutation NN type junction field effect transistor and preparation method thereof
Zhou et al. Field-Effect Transistors 4: Nano-Membrane β-Ga 2 O 3 Field-Effect Transistors
KR101989808B1 (en) Flexible electronic device, and method of manufacturing the same
CN112701156A (en) Back gate transistor and preparation method thereof
Yuan et al. Anisotropic charge transfer and gate tuning for p-SnS/n-MoS 2 vertical van der Waals diodes
CN114582727A (en) Modulation method for energy valley polarization current of two-dimensional material based on space symmetry defect

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant