KR20220051657A - 데이터 입력 버퍼 및 이를 포함하는 반도체 장치 - Google Patents

데이터 입력 버퍼 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20220051657A
KR20220051657A KR1020200135318A KR20200135318A KR20220051657A KR 20220051657 A KR20220051657 A KR 20220051657A KR 1020200135318 A KR1020200135318 A KR 1020200135318A KR 20200135318 A KR20200135318 A KR 20200135318A KR 20220051657 A KR20220051657 A KR 20220051657A
Authority
KR
South Korea
Prior art keywords
output
data input
data
signal
enable signal
Prior art date
Application number
KR1020200135318A
Other languages
English (en)
Inventor
황진하
정요한
안근선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200135318A priority Critical patent/KR20220051657A/ko
Priority to US17/228,349 priority patent/US11562777B2/en
Priority to CN202110478507.8A priority patent/CN114388010A/zh
Publication of KR20220051657A publication Critical patent/KR20220051657A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

본 기술은 라이트 동작 구간 동안 데이터 입/출력 패드를 통해 입력되는 데이터를 수신하여 라이트 데이터를 생성하고, 리드 동작 구간 동안 상기 데이터 입/출력 패드의 전압 레벨을 검출하여 출력 레벨 검출 신호를 생성하도록 구성될 수 있다.

Description

데이터 입력 버퍼 및 이를 포함하는 반도체 장치{DATA INPUT BUFFER AND SEMICONDUCTOR APPARATUS INCLUDING THE DATA INPUT BUFFER}
본 발명은 반도체 회로에 관한 것으로서, 특히 데이터 입력 버퍼 및 이를 포함하는 반도체 장치에 관한 것이다.
반도체 장치는 데이터를 반도체 장치 외부로 출력하거나, 입력 받기 위한 데이터 버퍼를 포함한다.
데이터 버퍼의 임피던스 제어 방식에 따라 데이터 버퍼에서 출력되는 데이터의 특성이 좌우될 수 있으므로 보다 효율적이고 정확한 임피던스 제어 방식이 요구되고 있다.
본 발명의 실시예는 출력 데이터 특성을 향상시킬 수 있는 데이터 입력 버퍼 및 이를 포함하는 반도체 장치를 제공한다.
본 발명의 실시예는 반도체 장치의 라이트 동작 구간 동안 데이터 입/출력 패드를 통해 입력되는 데이터를 수신하여 라이트 데이터를 생성하고, 상기 반도체 장치의 리드 동작 구간 동안 상기 데이터 입/출력 패드의 전압 레벨을 검출하여 출력 레벨 검출 신호를 생성하도록 구성될 수 있다.
본 발명의 실시예는 데이터 출력 인에이블 신호에 따라 제 1 기준 전압과 제 2 기준 전압 중에서 하나를 선택하여 출력하도록 구성된 제 1 다중화기; 및 데이터 입력 인에이블 신호의 활성화 구간 동안 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 라이트 데이터로서 출력하고, 상기 데이터 출력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 제 1 출력 레벨 검출 신호로서 출력하도록 구성된 데이터 입력 버퍼를 포함할 수 있다.
본 발명의 실시예는 라이트 동작 구간 동안 데이터 입/출력 패드를 통해 입력되는 데이터를 수신하여 라이트 데이터를 생성하고, 리드 동작 구간 동안 상기 데이터 입/출력 패드의 전압 레벨을 검출하여 제 1 및 제 2 출력 레벨 검출 신호를 생성하도록 구성된 데이터 입력 버퍼; 초기화 구간 동안 임피던스 조정 명령에 따라 외부 저항의 임피던스를 기준으로제 1 및 제 2 임피던스 조정 신호 중에서 적어도 하나의 값을 조정하는 임피던스 조정 동작을 수행하고, 상기 리드 동작 구간 동안 상기 제 1 및 제 2 출력 레벨 검출 신호에 따라 상기 제 1 및 제 2 임피던스 조정 신호 중에서 적어도 하나의 값을 재조정하는 임피던스 재조정 동작을 수행하도록 구성된 임피던스 조정 회로; 및 상기 제 1 및 제 2 임피던스 조정 신호에 따라 정해지는 출력 임피던스로 리드 데이터를 구동하여 상기 데이터 입/출력 패드를 통해 출력하도록 구성된 데이터 출력 버퍼를 포함할 수 있다.
본 기술은 반도체 장치의 출력 데이터 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 나타낸 도면,
도 2는 도 1의 임피던스 조정 회로의 구성을 나타낸 도면,
도 3은 도 2의 제 1 조정부의 구성을 나타낸 도면,
도 4는 도 2의 제 2 조정부의 구성을 나타낸 도면,
도 5는 도 1의 데이터 입력 버퍼의 구성을 나타낸 도면,
도 6은 도 1의 프리 풀업 드라이버의 구성을 나타낸 도면,
도 7은 도 1의 프리 풀다운 드라이버의 구성을 나타낸 도면,
도 8은 도 1의 메인 풀업 드라이버의 구성을 나타낸 도면이고,
도 9는 도 1의 메인 풀다운 드라이버의 구성을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치(10)의 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치(10)는 메모리 영역(11), 데이터 입/출력 패드(DQ)(13), 임피던스 조정 회로(100), 데이터 입력 버퍼(200) 및 데이터 출력 버퍼(300)를 포함할 수 있다.
메모리 영역(11)은 리드 명령에 따라 리드 데이터(RDATA)를 출력하고, 라이트 명령에 따라 입력된 라이트 데이터(WDATA)를 저장할 수 있다.
데이터 입/출력 패드(13)를 통해 반도체 장치(10) 외부 시스템 예를 들어, 메모리 컨트롤러와의 데이터 입/출력이 이루어질 수 있다.
임피던스 조정 회로(100)는 임피던스 조정 명령(ZQC)에 따라 제 1 구간 동안 외부 저항(RZQ)의 임피던스를 기준으로 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>) 중에서 적어도 하나의 값을 조정하는 임피던스 조정 동작을 수행할 수 있다.
임피던스 조정 회로(100)는 임피던스 조정 명령(ZQC)에 따라 제 1 구간 동안 반도체 장치(10)의 출력 임피던스가 외부 저항(RZQ)의 임피던스와 일치하도록 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>) 중에서 적어도 하나의 값을 조정하는 임피던스 조정 동작을 수행할 수 있다.
임피던스 조정 명령(ZQC)에 따라 제 1 구간이 정해질 수 있다.
임피던스 조정 구간은 반도체 장치의 리드 동작 구간 및 라이트 동작 구간과는 별도의 구간 예를 들어, 초기화 구간에 포함될 수 있다.
임피던스 조정 회로(100)는 데이터 출력 인에이블 신호(DOEN)와 제 1 및 제 2 출력 레벨 검출 신호(CDN, CUP)에 따라 제 2 구간 동안 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>) 중에서 적어도 하나의 값을 재조정하는 임피던스 재조정 동작을 수행할 수 있다.
제 2 구간은 데이터 출력 인에이블 신호(DOEN)의 활성화 구간일 수 있으며, 반도체 장치(10)의 리드 동작 구간에 포함될 수 있다.
데이터 입력 버퍼(200)는 반도체 장치(10)의 라이트 동작 구간 동안 데이터 입/출력 패드(14)를 통해 입력되는 데이터를 수신하여 라이트 데이터(WDATA)를 생성할 수 있다.
데이터 입력 버퍼(200)는 데이터 입력 인에이블 신호(DIEN)의 활성화 구간 동안 데이터 입/출력 패드(13)를 통해 입력되는 데이터를 수신하여 라이트 데이터(WDATA)를 생성할 수 있다.
데이터 입력 인에이블 신호(DIEN)의 활성화 구간은 반도체 장치(10)의 라이트 동작 구간에 포함될 수 있다.
데이터 입력 버퍼(200)는 반도체 장치(10)의 리드 동작 구간 동안 데이터 입/출력 패드(13)의 전압 레벨을 검출하여 제 1 및 제 2 출력 레벨 검출 신호(CDN, CUP)를 생성할 수 있다.
데이터 입력 버퍼(200)는 데이터 출력 인에이블 신호(DOEN)의 활성화 구간 동안 데이터 입/출력 패드(13)의 전압 레벨을 검출하여 제 1 및 제 2 출력 레벨 검출 신호(CDN, CUP)를 생성할 수 있다.
데이터 출력 버퍼(300)는 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)에 따라 출력 임피던스가 가변될 수 있으며, 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)에 따라 정해진 출력 임피던스로 리드 데이터(RDATA)를 구동하여 데이터 입/출력 패드(13)를 통해 출력할 수 있다.
데이터 출력 버퍼(300)는 복수의 프리 풀업 드라이버(301), 복수의 프리 풀다운 드라이버(302), 복수의 메인 풀업 드라이버(401) 및 복수의 메인 풀다운 드라이버(402)를 포함할 수 있다.
복수의 프리 풀업 드라이버(301)는 리드 데이터(RDATA)를 제 1 임피던스 조정 신호(PCODE<0:N>)에 따라 구동하여 풀업 제어신호(PU<0:M>)를 생성할 수 있다.
복수의 프리 풀다운 드라이버(302)는 리드 데이터(RDATA)를 제 2 임피던스 조정 신호(NCODE<0:N>)에 따라 구동하여 풀다운 제어신호(PD<0:M>)를 생성할 수 있다.
복수의 메인 풀업 드라이버(401)는 풀업 제어신호(PU<0:M>)에 따라 정해지는 임피던스로 데이터 입/출력 패드(13)를 구동할 수 있다.
복수의 메인 풀다운 드라이버(402)는 풀다운 제어신호(PD<0:M>)에 따라 정해지는 임피던스로 데이터 입/출력 패드(13)를 구동할 수 있다.
도 2는 도 1의 임피던스 조정 회로(100)의 구성을 나타낸 도면이다.
도 2를 참조하면, 임피던스 조정 회로(100)는 제어부(101), 타이머 카운터(102) 및 임피던스 조정 신호 생성부(103)를 포함할 수 있다.
제어부(101)는 임피던스 조정 명령(ZQC)에 응답하여 임피던스 조정 동작 수행을 정의하는 복수의 내부 명령들(ZQINIT, ZQOPER)을 생성할 수 있다.
임피던스 조정에 관련된 반도체 메모리의 동작 규격에 따르면, 임피던스 조정 명령(ZQC)은 CS/, RAS/, CAS/, WE/의 조합에 의해 생성될 수 있다.
타이머 카운터(102)는 클럭 신호(CLK)를 이용하여 복수의 내부 명령(ZQINIT, ZQOPER) 각각에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호(CAL_OPER)를 생성할 수 있다.
임피던스 조정 신호 생성부(103)는 동작 제어 신호(CAL_OPER)에 의해 정해진 시간 동안 동작하여 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)를 생성할 수 있다.
임피던스 조정 신호 생성부(103)는 제 1 비교기(110), 제 1 카운터(120), 제 1 조정부(130), 제 1 디지털/아날로그 변환기(140), 제 2 비교기(150), 제 2 카운터(160), 제 2 조정부(170), 제 2 디지털/아날로그 변환기(180) 및 제 3 디지털/아날로그 변환기(190)를 포함할 수 있다.
제 1 비교기(110)는 임피던스 조정 명령(ZQC)에 따른 동작 제어 신호(CAL_OPER)의 활성화 구간 동안 제 1 기준 전압(VREF1)과 제 1 노드의 전압을 비교하여 그 비교 결과를 출력할 수 있다. 제 1 노드는 외부 저항 패드(ZQ)와 연결될 수 있다.
제 1 카운터(120)는 제 1 비교기(110)의 출력에 따라 업/다운 카운팅을 수행하여 제 1 임피던스 조정 신호(PCODE<0:N>)의 값을 조정할 수 있다.
제 1 조정부(130)는 데이터 출력 인에이블 신호(DOEN) 및 제 1 출력 레벨 검출 신호(CDN)에 따라 제 1 임피던스 조정 신호(PCODE<0:N>)의 값을 재조정할 수 있다.
제 1 디지털/아날로그 변환기(140)는 디지털 코드 형태의 제 1 임피던스 조정 신호(PCODE<0:N>)를 아날로그 전압 레벨로 변환하여 제 1 노드에 인가할 수 있다.
제 1 디지털/아날로그 변환기(140)는 전원 전압(VDDQ) 단자와 저항의 일단 사이에 공통 연결된 복수의 피모스 트랜지스터들을 포함할 수 있다. 저항의 타단은 데이터 입/출력 패드(DQ)와 연결될 수 있다.
제 1 디지털/아날로그 변환기(140)는 데이터 출력 버퍼(300) 중에서 복수의 메인 풀업 드라이버(401)를 복제한 회로 구성을 가질 수 있다.
제 1 디지털/아날로그 변환기(140)는 외부 저항 패드(ZQ)를 통해 외부 저항(RZQ)과 연결될 수 있다.
제 2 비교기(150)는 임피던스 조정 명령(ZQC)에 따른 동작 제어 신호(CAL_OPER)의 활성화 구간 동안 제 1 기준 전압(VREF1)과 제 2 노드(NA)의 전압을 비교하여 그 비교 결과를 출력할 수 있다.
제 2 카운터(160)는 제 2 비교기(150)의 출력에 따라 업/다운 카운팅을 수행하여 제 2 임피던스 조정 신호(NCODE<0:N>)의 값을 조정할 수 있다.
제 2 조정부(170)는 데이터 출력 인에이블 신호(DOEN) 및 제 2 출력 레벨 검출 신호(CUP)에 따라 제 2 임피던스 조정 신호(NCODE<0:N>)의 값을 재조정할 수 있다.
제 2 디지털/아날로그 변환기(180)는 디지털 코드 형태의 제 1 임피던스 조정 신호(PCODE<0:N>)를 아날로그 전압 레벨로 변환하여 제 2 노드(NA)에 인가할 수 있다.
제 2 디지털/아날로그 변환기(180)는 전원 전압(VDDQ) 단자와 저항의 일단 사이에 공통 연결된 복수의 피모스 트랜지스터들을 포함할 수 있다. 저항의 타단은 제 2 노드(NA)와 연결될 수 있다.
제 2 디지털/아날로그 변환기(180)는 데이터 출력 버퍼(300) 중에서 복수의 메인 풀업 드라이버(401)를 복제한 회로 구성을 가질 수 있다.
제 3 디지털/아날로그 변환기(190)는 디지털 코드 형태의 제 2 임피던스 조정 신호(NCODE<0:N>)를 아날로그 전압 레벨로 변환하여 제 2 노드(NA)에 인가할 수 있다.
제 3 디지털/아날로그 변환기(190)는 접지단과 저항의 일단 사이에 공통 연결된 복수의 피모스 트랜지스터들을 포함할 수 있다. 저항의 타단은 제 2 노드(NA)와 연결될 수 있다.
제 3 디지털/아날로그 변환기(190)는 데이터 출력 버퍼(300) 중에서 복수의 메인 풀다운 드라이버(402)를 복제한 회로 구성을 가질 수 있다.
도 3은 도 2의 제 1 조정부(130)의 구성을 나타낸 도면이다.
도 3을 참조하면, 제 1 조정부(130)는 제 1 로직 게이트(131) 및 복수의 제 2 로직 게이트들(132-0 - 132-N)을 포함할 수 있다.
제 1 로직 게이트(131)는 데이터 출력 인에이블 신호(DOEN)와 제 1 출력 레벨 검출 신호(CDN)를 논리곱하여 출력할 수 있다.
복수의 제 2 로직 게이트들(132-0 - 132-N)은 각각 제 1 임피던스 조정 신호(PCODE<0:N>)의 각 신호 비트와 제 1 로직 게이트(131)의 출력 신호를 논리합하여 출력할 수 있다.
제 1 조정부(130)는 데이터 출력 인에이블 신호(DOEN)와 제 1 출력 레벨 검출 신호(CDN)가 모두 활성화 레벨 즉, 로직 하이 레벨이면 제 1 임피던스 조정 신호(PCODE<0:N>)의 신호 비트들을 원래의 값과 무관하게 로직 하이로 출력할 수 있다.
도 4는 도 2의 제 2 조정부(170)의 구성을 나타낸 도면이다.
도 3을 참조하면, 제 2 조정부(170)는 제 1 로직 게이트(171) 및 복수의 제 2 로직 게이트들(172-0 - 172-N)을 포함할 수 있다.
제 1 로직 게이트(171)는 데이터 출력 인에이블 신호(DOEN)와 제 2 출력 레벨 검출 신호(CUP)를 논리곱하여 출력할 수 있다.
복수의 제 2 로직 게이트들(172-0 - 172-N)은 각각 제 2 임피던스 조정 신호(NCODE<0:N>)의 각 신호 비트와 제 1 로직 게이트(171)의 출력 신호를 논리합하여 출력할 수 있다.
제 2 조정부(170)는 데이터 출력 인에이블 신호(DOEN)와 제 1 출력 레벨 검출 신호(CDN)가 모두 활성화 레벨 즉, 로직 하이 레벨이면 제 2 임피던스 조정 신호(NCODE<0:N>)의 신호 비트들을 원래의 값과 무관하게 로직 하이로 출력할 수 있다.
도 5는 도 1의 데이터 입력 버퍼(200)의 구성을 나타낸 도면이다.
도 5를 참조하면, 데이터 입력 버퍼(200)는 로직 게이트(201), 제 1 다중화기(202), 제 2 다중화기(203), 제 1 버퍼(204), 제 2 버퍼(205) 및 제 1 내지 제 4 스위치(206 - 209)를 포함할 수 있다.
로직 게이트(201)는 데이터 출력 인에이블 신호(DOEN)와 데이터 입력 인에이블 신호(DIEN)를 논리합한 결과를 데이터 입/출력 인에이블 신호(DIOEN)로서 출력할 수 있다.
제 1 다중화기(202)는 데이터 출력 인에이블 신호(DOEN)에 따라 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2) 중에서 하나를 선택하여 출력할 수 있다.
제 1 다중화기(202)는 데이터 출력 인에이블 신호(DOEN)가 로우 레벨이면 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2) 중에서 제 1 기준 전압(VREF1)을 선택하여 출력할 수 있다.
제 1 다중화기(202)는 데이터 출력 인에이블 신호(DOEN)가 하이 레벨이면 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2) 중에서 제 2 기준 전압(VREF2)을 선택하여 출력할 수 있다.
제 2 다중화기(203)는 데이터 출력 인에이블 신호(DOEN)에 따라 제 1 기준 전압(VREF1)과 제 3 기준 전압(VREF3) 중에서 하나를 선택하여 출력할 수 있다.
제 1 기준 전압(VREF1)의 전압 레벨은 예를 들어, 전원 전압(VDDQ)의 절반에 해당하는 값 즉, 0.5VDDQ일 수 있다.
제 2 기준 전압(VREF2)의 전압 레벨은 제 1 기준 전압(VREF1)에 비해 높은 레벨 예를 들어, 0.65VDDQ일 수 있다.
제 3 기준 전압(VREF3)의 전압 레벨은 제 1 기준 전압(VREF1)에 비해 낮은 레벨 예를 들어, 0.35VDDQ일 수 있다.
상술한 제 1 내지 제 3 기준 전압(VREF1 - VREF3)의 전압 레벨은 일 예를 든 것일 뿐, 제 2 기준 전압(VREF2)이 제 1 기준 전압(VREF1)에 비해 높은 레벨을 갖고, 제 3 기준 전압(VREF3)이 제 1 기준 전압(VREF1)에 비해 낮은 레벨을 갖도록 한 조건을 만족하는 범위내에서 조정 가능하다.
제 2 다중화기(203)는 데이터 출력 인에이블 신호(DOEN)가 로우 레벨이면 제 1 기준 전압(VREF1)과 제 3 기준 전압(VREF3) 중에서 제 1 기준 전압(VREF1)을 선택하여 출력할 수 있다.
제 2 다중화기(203)는 데이터 출력 인에이블 신호(DOEN)가 하이 레벨이면 제 1 기준 전압(VREF1)과 제 3 기준 전압(VREF3) 중에서 제 3 기준 전압(VREF3)을 선택하여 출력할 수 있다.
제 1 버퍼(204)는 데이터 입/출력 패드(DQ)의 전압 레벨과 제 1 다중화기(202)에서 출력된 전압 레벨을 비교한 결과를 라이트 데이터(WDATA) 또는 제 1 출력 레벨 검출 신호(CDN)로서 출력할 수 있다.
제 1 버퍼(204)는 반도체 장치의 라이트 동작 구간 동안(DOEN = L, DIEN = H) 데이터 입/출력 패드(DQ)의 전압 레벨이 제 1 기준 전압(VREF1)에 비해 높으면 라이트 데이터(WDATA)를 하이 레벨로 출력하고, 데이터 입/출력 패드(DQ)의 전압 레벨이 제 1 기준 전압(VREF1)에 비해 낮으면 라이트 데이터(WDATA)를 로우 레벨로 출력할 수 있다.
제 1 버퍼(204)는 반도체 장치의 리드 동작 구간 동안(DOEN = H, DIEN = L) 데이터 입/출력 패드(DQ)의 전압 레벨이 제 2 기준 전압(VREF2)에 비해 높으면 제 1 출력 레벨 검출 신호(CDN)를 하이 레벨로 출력하고, 데이터 입/출력 패드(DQ)의 전압 레벨이 제 2 기준 전압(VREF2)에 비해 낮으면 제 1 출력 레벨 검출 신호(CDN)를 로우 레벨로 출력할 수 있다.
제 2 버퍼(205)는 제 2 다중화기(203)에서 출력된 전압 레벨과 데이터 입/출력 패드(DQ)의 전압 레벨을 비교한 결과를 라이트 데이터(WDATA) 또는 제 2 출력 레벨 검출 신호(CUP)로서 출력할 수 있다.
제 2 버퍼(205)는 반도체 장치의 라이트 동작 구간 동안(DOEN = L, DIEN = H) 데이터 입/출력 패드(DQ)의 전압 레벨이 제 1 기준 전압(VREF1)에 비해 높으면 라이트 데이터(WDATA)를 하이 레벨로 출력하고, 데이터 입/출력 패드(DQ)의 전압 레벨이 제 1 기준 전압(VREF1)에 비해 낮으면 라이트 데이터(WDATA)를 로우 레벨로 출력할 수 있다.
제 2 버퍼(205)는 반도체 장치의 리드 동작 구간 동안(DOEN = H, DIEN = L) 제 3 기준 전압(VREF3)의 전압 레벨이 데이터 입/출력 패드(DQ)의 전압 레벨에 비해 높으면 제 2 출력 레벨 검출 신호(CUP)를 하이 레벨로 출력하고, 제 3 기준 전압(VREF3)의 전압 레벨이 데이터 입/출력 패드(DQ)의 전압 레벨에 비해 낮으면 제 2 출력 레벨 검출 신호(CUP)를 로우 레벨로 출력할 수 있다.
제 1 스위치(206)는 데이터 입력 인에이블 신호(DIEN)에 따라 제 1 버퍼(204)의 제 1 전류 패스를 연결 또는 분리할 수 있다.
제 2 스위치(207)는 데이터 입/출력 인에이블 신호(DIOEN)에 따라 제 1 버퍼(204)의 제 2 전류 패스를 연결 또는 분리할 수 있다.
데이터 라이트 동작 시 데이터 입력 인에이블 신호(DIEN)와 데이터 입/출력 인에이블 신호(DIOEN)가 모두 하이 레벨이므로 제 1 스위치(206)와 제 2 스위치(207)가 모두 턴 온 될 수 있다.
제 1 스위치(206)와 제 2 스위치(207)가 모두 턴 온 되어 제 1 버퍼(204)의 제 1 전류 패스 및 제 2 전류 패스를 연결하였을 때의 전류량은 데이터 라이트 동작에 맞도록 설정된 제 1 전류량 즉, 목표 전류량과 같을 수 있다.
한편, 데이터 리드 동작 시에는 데이터 입력 인에이블 신호(DIEN)는 로우 레벨이고 데이터 입/출력 인에이블 신호(DIOEN)만 하이 레벨이므로 제 1 스위치(206)는 턴 오프 되고 제 2 스위치(207)는 턴 온 될 수 있다.
제 1 스위치(206)와 제 2 스위치(207) 중에서 제 2 스위치(207)만 턴 온 되어 제 1 버퍼(204)의 제 2 전류 패스를 연결하였을 때의 제 2 전류량은 제 1 전류량에 비해 작을 수 있다.
제 1 버퍼(204)는 본연의 동작인 데이터 라이트 동작과 부가적인 동작 즉, 데이터 리드 동작 구간에 이루어지는 제 1 출력 레벨 검출 신호(CDN) 생성을 위한 출력 레벨 검출 동작을 수행할 수 있다.
제 1 버퍼(204)는 데이터 라이트 동작 시에는 제 1 전류량을 사용하여 동작하고, 출력 레벨 검출 동작 시에는 상대적으로 적은 전류량을 사용하여 동작하도록 설계될 수 있다.
제 3 스위치(208)는 데이터 입력 인에이블 신호(DIEN)에 따라 제 2 버퍼(205)의 제 1 전류 패스를 연결 또는 분리할 수 있다.
제 4 스위치(209)는 데이터 입/출력 인에이블 신호(DIOEN)에 따라 제 2 버퍼(205)의 제 2 전류 패스를 연결 또는 분리할 수 있다.
데이터 라이트 동작 시 데이터 입력 인에이블 신호(DIEN)와 데이터 입/출력 인에이블 신호(DIOEN)가 모두 하이 레벨이므로 제 3 스위치(208)와 제 4 스위치(209)가 모두 턴 온 될 수 있다.
제 3 스위치(208)와 제 4 스위치(209)가 모두 턴 온 되어 제 2 버퍼(205)의 제 1 전류 패스 및 제 2 전류 패스를 연결하였을 때의 전류량은 데이터 라이트 동작에 맞도록 설정된 제 1 전류량 즉, 목표 전류량과 같을 수 있다.
한편, 데이터 리드 동작 시에는 데이터 입력 인에이블 신호(DIEN)는 로우 레벨이고 데이터 입/출력 인에이블 신호(DIOEN)만 하이 레벨이므로 제 3 스위치(208)는 턴 오프 되고 제 4 스위치(209)는 턴 온 될 수 있다.
제 3 스위치(208)와 제 4 스위치(209) 중에서 제 4 스위치(209)만 턴 온 되어 제 2 버퍼(205)의 제 2 전류 패스를 연결하였을 때의 제 2 전류량은 제 1 전류량에 비해 작을 수 있다.
제 2 버퍼(205)는 본연의 동작인 데이터 라이트 동작과 부가적인 동작 즉, 데이터 리드 동작 구간에 이루어지는 제 2 출력 레벨 검출 신호(CUP) 생성을 위한 출력 레벨 검출 동작을 수행할 수 있다.
제 2 버퍼(205)는 데이터 라이트 동작 시에는 제 1 전류량을 사용하여 동작하고, 출력 레벨 검출 동작 시에는 상대적으로 적은 전류량을 사용하여 동작하도록 설계될 수 있다.
도 6은 도 1의 프리 풀업 드라이버(PDRVUP)(301)의 구성을 나타낸 도면이다.
도 6을 참조하면, 프리 풀업 드라이버(301)는 복수의 프리 풀업 드라이빙 유닛들(301-0 - 301-M)을 포함할 수 있다.
복수의 프리 풀업 드라이빙 유닛들(301-0 - 301-M)은 리드 데이터(RDATA)를 제 1 임피던스 조정 신호(PCODE<0:N>)에 따라 드라이빙하여 복수의 풀업 신호들(PU<0:M>)을 생성할 수 있다.
도 7은 도 1의 프리 풀다운 드라이버(PDRVDN)(302)의 구성을 나타낸 도면이다.
도 7을 참조하면, 프리 풀다운 드라이버(302)는 복수의 프리 풀다운 드라이빙 유닛들(302-0 - 302-M)을 포함할 수 있다.
복수의 프리 풀다운 드라이빙 유닛들(302-0 - 302-M)은 리드 데이터(RDATA)를 제 2 임피던스 조정 신호(NCODE<0:N>)에 따라 드라이빙하여 복수의 풀다운 신호들(PD<0:M>)을 생성할 수 있다.
도 8은 도 1의 메인 풀업 드라이버(MDRVUP)(401)의 구성을 나타낸 도면이다.
도 8을 참조하면, 메인 풀업 드라이버(401)는 복수의 트랜지스터들(401-0 - 401-M) 및 저항(RP)을 포함할 수 있다.
복수의 트랜지스터들(401-0 - 401-M)은 각각의 소오스 단이 전원단과 공통 연결되고, 각각의 드레인 단이 저항(RP)의 일단과 공통 연결되며, 각각의 게이트 단에 복수의 풀업 신호들(PU<0:M>)이 한 비트씩 입력될 수 있다.
저항(RP)의 타단이 데이터 입/출력 패드(DQ)와 연결될 수 있다.
복수의 풀업 신호들(PU<0:M>) 중에서 하이 레벨을 갖는 비트들이 많을수록 출력 버퍼(300)의 출력 임피던스가 증가하고, 로우 레벨을 갖는 비트들이 많을수록 출력 버퍼(300)의 출력 임피던스가 감소할 수 있다.
도 9는 도 1의 메인 풀다운 드라이버(MDRVDN)(402)의 구성을 나타낸 도면이다.
도 9를 참조하면, 메인 풀다운 드라이버(402)는 복수의 트랜지스터들(402-0 - 402-M) 및 저항(RD)을 포함할 수 있다.
복수의 트랜지스터들(402-0 - 402-M)은 각각의 드레인 단이 데이터 입/출력 패드(DQ)와 공통 연결되고, 각각의 소오스 단이 저항(RD)의 일단과 공통 연결되며, 각각의 게이트 단에 복수의 풀다운 신호들(PD<0:M>)이 한 비트씩 입력될 수 있다.
저항(RD)의 타단이 접지단과 연결될 수 있다.
복수의 풀다운 신호들(PU<0:M>) 중에서 로우 레벨을 갖는 비트들이 많을수록 출력 버퍼(300)의 출력 임피던스가 증가하고, 하이 레벨을 갖는 비트들이 많을수록 출력 버퍼(300)의 출력 임피던스가 감소할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치(10)의 동작을 설명하면 다음과 같다.
먼저, 반도체 장치(10)의 초기화 과정에 포함된 제 1 구간 동안 이루어지는 임피던스 조정 동작을 설명하면 다음과 같다.
반도체 장치(10)의 초기화 과정에서 데이터 입력 인에이블 신호(DIEN) 및 데이터 출력 인에이블 신호(DOEN)가 모두 로우 레벨이므로 데이터 입력 버퍼(200)의 동작은 중지될 수 있다.
제 1 구간에 임피던스 조정 명령(ZQC)이 입력됨에 따라 동작 제어 신호(CAL_OPER)가 활성화될 수 있다.
동작 제어 신호(CAL_OPER)가 활성화되므로 제 1 및 제 2 비교기(110, 150)와 제 1 및 제 2 카운터(120, 160)가 동작할 수 있다.
임피던스 조정 회로(100)는 디지털 코드 형태의 제 1 임피던스 조정 신호(PCODE<0:N>)를 제 1 디지털/아날로그 변환기(140)를 통해 변환한 전압 레벨 즉, 제 1 노드의 전압과 제 1 기준 전압(VREF1)이 같아지도록 상기 제 1 임피던스 조정 신호(PCODE<0:N>)의 값을 조정한다.
그리고 제 1 임피던스 조정 신호(PCODE<0:N>)를 제 2 디지털/아날로그 변환기(180)에 입력시킨 상태에서, 제 2 임피던스 조정 신호(NCODE<0:N>)를 제 3 디지털/아날로그 변환기(190)를 통해 변환한 전압 레벨 즉, 제 2 노드(NA)의 전압과 제 1 기준 전압(VREF1)이 같아지도록 상기 제 2 임피던스 조정 신호(NCODE<0:N>)의 값을 조정한다.
상술한 과정을 통해 조정 완료된 임피던스 조정 신호(PCODE<0:N, NCODE<0:N>)가 데이터 출력 버퍼(300)에 제공됨으로써 데이터 출력 버퍼(300)의 출력 임피던스를 외부 저항(RZQ)의 임피던스와 일치시킬 수 있다.
다음으로, 반도체 장치(10)의 데이터 라이트 동작을 설명하기로 한다.
반도체 장치(10)의 라이트 동작 구간에는 임피던스 조정 명령(ZQC)이 입력되지 않고, 동작 제어 신호(CAL_OPER)는 비 활성화되며, 데이터 입력 인에이블 신호(DIEN)가 하이 레벨로 활성화되고, 데이터 출력 인에이블 신호(DOEN)는 로우 레벨로 비 활성화될 수 있다.
동작 제어 신호(CAL_OPER)가 비 활성화되므로 제 1 및 제 2 비교기(110, 150)와 제 1 및 제 2 카운터(120, 160)의 동작은 중지될 수 있다.
데이터 출력 인에이블 신호(DOEN)가 로우 레벨이므로 도 3 및 도 4를 참조하여 설명한 바와 같이 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)의 값은 이전의 임피던스 조정 동작시 조정된 값으로 유지될 수 있다.
데이터 입력 버퍼(200)는 반도체 장치(10) 외부에서 데이터 입/출력 패드(DQ)를 통해 입력되는 데이터를 수신하여 라이트 데이터(WDATA)를 생성할 수 있다.
데이터 입력 버퍼(200)는 데이터 출력 인에이블 신호(DOEN)가 로우 레벨이므로 데이터 입/출력 패드(DQ)의 전압 레벨과 제 1 기준 전압(VREF1)을 비교하여 라이트 데이터(WDATA)를 생성할 수 있다.
도 5를 참조하여 설명한 바와 같이, 데이터 입력 인에이블 신호(DIEN)가 하이 레벨이므로 데이터 입력 버퍼(200)는 제 1 전류량을 사용하여 상술한 라이트 데이터(WDATA) 생성 동작을 수행할 수 있다.
다음으로, 반도체 장치(10)의 리드 동작 구간에 포함된 제 2 구간 동안 이루어질 수 있는 임피던스 재조정 동작을 설명하면 다음과 같다.
반도체 장치(10)의 리드 동작 구간에는 임피던스 조정 명령(ZQC)이 입력되지 않고, 동작 제어 신호(CAL_OPER)가 비 활성화되며, 데이터 입력 인에이블 신호(DIEN)가 로우 레벨로 비 활성화되고, 데이터 출력 인에이블 신호(DOEN)는 하이 레벨로 활성화될 수 있다.
동작 제어 신호(CAL_OPER)가 비 활성화되므로 제 1 및 제 2 비교기(110, 150)와 제 1 및 제 2 카운터(120, 160)의 동작은 중지될 수 있다.
데이터 출력 버퍼(300)는 제 1 및 제 2 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)에 상응하는 출력 임피던스로 리드 데이터(RDATA)를 구동하여 데이터 입/출력 패드(13)를 통해 출력할 수 있다.
데이터 입력 버퍼(200)는 출력 레벨 검출 동작을 수행하여 제 1 및 제 2 출력 레벨 검출 신호(CDN, CUP)를 생성할 수 있다.
데이터 입력 버퍼(200)는 데이터 출력 인에이블 신호(DOEN)가 하이 레벨이므로 데이터 입/출력 패드(DQ)의 전압 레벨을 제 2 기준 전압(VREF2)과 제 3 기준 전압(VREF3) 각각과 비교하여 제 1 및 제 2 출력 레벨 검출 신호(CDN, CUP)를 생성할 수 있다.
데이터 입력 버퍼(200)는 도 5를 참조하여 설명한 바와 같이, 데이터 입력 인에이블 신호(DIEN)가 로우 레벨이고 데이터 출력 인에이블 신호(DOEN)가 하이 레벨이므로 제 1 전류량에 비해 제 2 전류량을 사용하여 상술한 출력 레벨 검출 동작을 수행할 수 있다.
예를 들어, 데이터 출력 인에이블 신호(DOEN)는 하이 레벨이고 제 1 출력 레벨 검출 신호(CDN)가 하이 레벨인 경우, 도 3을 참조하여 설명한 바와 같이 제 1 임피던스 조정 신호(PCODE<0:N>)의 모든 신호 비트들을 원래의 값과 무관하게 로직 하이로 변경할 수 있다.
즉, 제 1 출력 레벨 검출 신호(CDN)가 하이 레벨이라는 것은 데이터 입/출력 패드(DQ)의 전압 레벨이 제 2 기준 전압(VREF2)에 비해 높다는 것을 의미한다.
제 2 기준 전압(VREF2)은 임피던스 조정 동작의 기준으로 사용되는 제 1 기준 전압(VREF1)에 비해 높은 레벨을 가지므로 데이터 입/출력 패드(DQ)의 전압 레벨이 목표 레벨에 비해 상승한 것을 의미한다.
따라서 제 1 임피던스 조정 신호(PCODE<0:N>)의 값을 조정하여 데이터 입/출력 패드(DQ)의 전압 레벨 상승에 맞도록 데이터 출력 버퍼(300)의 출력 임피던스를 증가시킬 수 있다.
제 1 임피던스 조정 신호(PCODE<0:N>)의 신호 비트들 중에서 로직 하이의 값을 갖는 신호 비트들이 많을수록 도 8을 참조하여 설명한 피모스 트랜지스터들 401-0 - 401-M 중에서 턴 오프되는 트랜지스터의 수가 증가하고 그에 따라 임피던스가 증가하게 된다.
한편, 제 1 출력 레벨 검출 신호(CDN)가 하이 레벨인 경우, 제 2 출력 레벨 검출 신호(CUP)는 로우 레벨이므로 도 4를 참조하여 설명한 바와 같이 제 2 임피던스 조정 신호(NCODE<0:N>)의 값은 반도체 장치(10)의 초기화 과정의 임피던스 조정 동작에 의해 정해진 값으로 유지될 수 있다.
예를 들어, 데이터 출력 인에이블 신호(DOEN)는 하이 레벨이고 제 2 출력 레벨 검출 신호(CUP)가 하이 레벨인 경우, 도 4를 참조하여 설명한 바와 같이 제 2 임피던스 조정 신호(NCODE<0:N>)의 모든 신호 비트들을 원래의 값과 무관하게 로직 하이로 변경할 수 있다.
즉, 제 2 출력 레벨 검출 신호(CUP)가 하이 레벨이라는 것은 데이터 입/출력 패드(DQ)의 전압 레벨이 제 3 기준 전압(VREF3)에 비해 낮다는 것을 의미한다.
제 3 기준 전압(VREF3)은 임피던스 조정 동작의 기준으로 사용되는 제 1 기준 전압(VREF1)에 비해 낮은 레벨을 가지므로 데이터 입/출력 패드(DQ)의 전압 레벨이 목표 레벨에 비해 하강한 것을 의미한다.
따라서 제 2 임피던스 조정 신호(NCODE<0:N>)의 값을 조정하여 데이터 입/출력 패드(DQ)의 전압 레벨 하강에 맞도록 데이터 출력 버퍼(300)의 출력 임피던스를 감소시킬 수 있다.
제 2 임피던스 조정 신호(NCODE<0:N>)의 신호 비트들 중에서 로직 하이의 값을 갖는 신호 비트들이 많을수록 도 9를 참조하여 설명한 엔모스 트랜지스터들 402-0 - 402-M 중에서 턴 온 되는 트랜지스터의 수가 증가하고 그에 따라 임피던스가 감소하게 된다.
한편, 제 2 출력 레벨 검출 신호(CUP)가 하이 레벨인 경우, 제 1 출력 레벨 검출 신호(CDN)는 로우 레벨이므로 도 3을 참조하여 설명한 바와 같이 제 1 임피던스 조정 신호(PCODE<0:N>)의 값은 반도체 장치(10)의 초기화 과정의 임피던스 조정 동작에 의해 정해진 값으로 유지될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 라이트 동작 구간 동안 데이터 입/출력 패드를 통해 입력되는 데이터를 수신하여 라이트 데이터를 생성하고,
    리드 동작 구간 동안 상기 데이터 입/출력 패드의 전압 레벨을 검출하여 출력 레벨 검출 신호를 생성하도록 구성된 데이터 입력 버퍼를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 데이터 입력 버퍼는
    상기 라이트 동작 구간 동안 제 1 전류량을 사용하여 동작하고,
    상기 리드 동작 구간 동안 상기 제 1 전류량에 비해 감소된 제 2 전류량을 사용하여 동작하도록 구성되는 반도체 장치.
  3. 제 1 항에 있어서,
    데이터 출력 인에이블 신호와 데이터 입력 인에이블 신호를 논리 연산한 결과를 데이터 입/출력 인에이블 신호로서 출력하도록 구성된 로직 게이트,
    상기 데이터 입력 인에이블 신호에 따라 상기 데이터 입력 버퍼의 제 1 전류 패스를 연결하도록 구성된 제 1 스위치, 및
    상기 데이터 입/출력 인에이블 신호에 따라 상기 데이터 입력 버퍼의 제 2 전류 패스를 연결하도록 구성된 제 2 스위치를 더 포함하는 반도체 장치.
  4. 제 1 항에 있어서,
    초기화 구간 동안 임피던스 조정 명령에 따라 외부 저항의 임피던스를 기준으로 임피던스 조정 신호의 값을 조정하는 임피던스 조정 동작을 수행하고, 상기 리드 동작 구간 동안 상기 출력 레벨 검출 신호에 따라 상기 임피던스 조정 신호의 값을 재조정하는 임피던스 재조정 동작을 수행하도록 구성된 임피던스 조정 회로, 및
    상기 임피던스 조정 신호에 따라 정해지는 출력 임피던스로 리드 데이터를 구동하여 상기 데이터 입/출력 패드를 통해 출력하도록 구성된 데이터 출력 버퍼를 더 포함하는 반도체 장치.
  5. 데이터 출력 인에이블 신호에 따라 제 1 기준 전압과 제 2 기준 전압 중에서 하나를 선택하여 출력하도록 구성된 제 1 다중화기; 및
    데이터 입력 인에이블 신호의 활성화 구간 동안 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 라이트 데이터로서 출력하고, 상기 데이터 출력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 제 1 출력 레벨 검출 신호로서 출력하도록 구성된 제 1 버퍼를 포함하는 데이터 입력 버퍼를 포함하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 데이터 입력 버퍼는
    상기 데이터 출력 인에이블 신호와 상기 데이터 입력 인에이블 신호를 논리 연산한 결과를 데이터 입/출력 인에이블 신호로서 출력하도록 구성된 로직 게이트,
    상기 데이터 입력 인에이블 신호에 따라 상기 제 1 버퍼의 제 1 전류 패스를 연결하도록 구성된 제 1 스위치, 및
    상기 데이터 입/출력 인에이블 신호에 따라 상기 제 1 버퍼의 제 2 전류 패스를 연결하도록 구성된 제 2 스위치를 더 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 데이터 출력 인에이블 신호에 따라 상기 제 1 기준 전압과 제 3 기준 전압 중에서 하나를 선택하여 출력하도록 구성된 제 2 다중화기,
    상기 데이터 입력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 2 다중화기에서 출력된 전압 레벨을 비교한 결과를 상기 라이트 데이터로서 출력하고, 상기 데이터 출력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 2 다중화기에서 출력된 전압 레벨을 비교한 결과를 제 2 출력 레벨 검출 신호로서 출력하도록 구성된 제 2 버퍼
    상기 데이터 입력 인에이블 신호에 따라 상기 제 2 버퍼의 제 1 전류 패스를 연결하도록 구성된 제 3 스위치, 및
    상기 데이터 입/출력 인에이블 신호에 따라 상기 제 2 버퍼의 제 2 전류 패스를 연결하도록 구성된 제 4 스위치를 더 포함하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 제 2 기준 전압의 전압 레벨은 상기 제 1 기준 전압에 비해 높고, 상기 제 3 기준 전압의 전압 레벨은 상기 제 1 기준 전압에 비해 낮도록 설정된 반도체 장치.
  9. 제 5 항에 있어서,
    초기화 구간 동안 임피던스 조정 명령에 따라 외부 저항의 임피던스를 기준으로 임피던스 조정 신호의 값을 조정하는 임피던스 조정 동작을 수행하고, 상기 리드 동작 구간 동안 상기 제 1 출력 레벨 검출 신호에 따라 상기 임피던스 조정 신호의 값을 재조정하는 임피던스 재조정 동작을 수행하도록 구성된 임피던스 조정 회로, 및
    상기 임피던스 조정 신호에 따라 정해지는 출력 임피던스로 리드 데이터를 구동하여 상기 데이터 입/출력 패드를 통해 출력하도록 구성된 데이터 출력 버퍼를 더 포함하는 반도체 장치.
  10. 라이트 동작 구간 동안 데이터 입/출력 패드를 통해 입력되는 데이터를 수신하여 라이트 데이터를 생성하고, 리드 동작 구간 동안 리드 데이터에 의한 상기 데이터 입/출력 패드의 전압 레벨을 검출하여 제 1 및 제 2 출력 레벨 검출 신호를 생성하도록 구성된 데이터 입력 버퍼;
    초기화 구간 동안 임피던스 조정 명령에 따라 외부 저항의 임피던스를 기준으로 제 1 및 제 2 임피던스 조정 신호 중에서 적어도 하나의 값을 조정하는 임피던스 조정 동작을 수행하고, 상기 리드 동작 구간 동안 상기 제 1 및 제 2 출력 레벨 검출 신호에 따라 상기 제 1 및 제 2 임피던스 조정 신호 중에서 적어도 하나의 값을 재조정하는 임피던스 재조정 동작을 수행하도록 구성된 임피던스 조정 회로; 및
    상기 제 1 및 제 2 임피던스 조정 신호에 따라 정해지는 출력 임피던스로 리드 데이터를 구동하여 상기 데이터 입/출력 패드를 통해 출력하도록 구성된 데이터 출력 버퍼를 포함하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 데이터 입력 버퍼는
    상기 라이트 동작 구간 동안 제 1 전류량을 사용하여 동작하고,
    상기 리드 동작 구간 동안 상기 제 1 전류량에 비해 감소된 제 2 전류량을 사용하여 동작하도록 구성되는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 데이터 입력 버퍼는
    데이터 출력 인에이블 신호에 따라 제 1 기준 전압과 제 2 기준 전압 중에서 하나를 선택하여 출력하도록 구성된 제 1 다중화기, 및
    데이터 입력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 상기 라이트 데이터로서 출력하고, 상기 데이터 출력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 1 다중화기에서 출력된 전압 레벨을 비교한 결과를 상기 제 1 출력 레벨 검출 신호로서 출력하도록 구성된 제 1 버퍼를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 데이터 출력 인에이블 신호와 상기 데이터 입력 인에이블 신호를 논리 연산한 결과를 데이터 입/출력 인에이블 신호로서 출력하도록 구성된 로직 게이트,
    상기 데이터 입력 인에이블 신호에 따라 상기 제 1 버퍼의 제 1 전류 패스를 연결하도록 구성된 제 1 스위치, 및
    상기 데이터 입/출력 인에이블 신호에 따라 상기 제 1 버퍼의 제 2 전류 패스를 연결하도록 구성된 제 2 스위치를 더 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 데이터 출력 인에이블 신호에 따라 상기 제 1 기준 전압과 제 3 기준 전압 중에서 하나를 선택하여 출력하도록 구성된 제 2 다중화기,
    상기 데이터 입력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 2 다중화기에서 출력된 전압 레벨을 비교한 결과를 상기 라이트 데이터로서 출력하고, 상기 데이터 출력 인에이블 신호의 활성화 구간 동안 상기 데이터 입/출력 패드의 전압 레벨과 상기 제 2 다중화기에서 출력된 전압 레벨을 비교한 결과를 제 2 출력 레벨 검출 신호로서 출력하도록 구성된 제 2 버퍼,
    상기 데이터 입력 인에이블 신호에 따라 상기 제 2 버퍼의 제 1 전류 패스를 연결하도록 구성된 제 3 스위치, 및
    상기 데이터 입/출력 인에이블 신호에 따라 상기 제 2 버퍼의 제 2 전류 패스를 연결하도록 구성된 제 4 스위치를 더 포함하는 반도체 장치.
  15. 제 10 항에 있어서,
    상기 임피던스 조정 회로는
    동작 제어 신호의 활성화 구간 동안 외부 저항 패드와 연결된 제 1 노드의 전압과 제 1 기준 전압을 비교하여 그 비교 결과를 출력하도록 구성된 제 1 비교기,
    상기 제 1 비교기의 출력에 따라 업/다운 카운팅을 수행하여 상기 제 1 임피던스 조정 신호의 값을 조정하도록 구성된 제 1 카운터,
    데이터 출력 인에이블 신호 및 상기 제 1 출력 레벨 검출 신호에 따라 상기 제 1 임피던스 조정 신호의 값을 재조정하도록 구성된 제 1 조정부,
    상기 제 1 임피던스 조정 신호를 아날로그 전압 레벨로 변환하여 상기 제 1 노드에 인가하도록 구성된 제 1 디지털/아날로그 변환기,
    상기 동작 제어 신호의 활성화 구간 동안 상기 제 1 기준 전압과 제 2 노드의 전압을 비교하여 그 비교 결과를 출력하도록 구성된 제 2 비교기,
    상기 제 2 비교기의 출력에 따라 업/다운 카운팅을 수행하여 상기 제 2 임피던스 조정 신호의 값을 조정하도록 구성된 제 2 카운터,
    상기 데이터 출력 인에이블 신호 및 상기 제 2 출력 레벨 검출 신호에 따라 상기 제 2 임피던스 조정 신호의 값을 재조정하도록 구성된 제 2 조정부,
    상기 제 1 임피던스 조정 신호를 아날로그 전압 레벨로 변환하여 제 2 노드에 인가하도록 구성된 제 2 디지털/아날로그 변환기, 및
    상기 제 2 임피던스 조정 신호를 아날로그 전압 레벨로 변환하여 상기 제 2 노드에 인가하도록 구성된 제 3 디지털/아날로그 변환기를 포함하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 초기화 구간에 발생되는 임피던스 조정 명령에 응답하여 임피던스 조정 동작 수행을 정의하는 복수의 내부 명령들을 생성하도록 구성된 제어부, 및
    클럭 신호를 이용하여 상기 복수의 내부 명령들 각각에 대응되는 임피던스 조정 동작 시간을 설정하는 상기 동작 제어 신호를 생성하도록 구성된 타이머 카운터를 더 포함하는 반도체 장치.
  17. 제 15 항에 있어서,
    상기 제 1 조정부는
    상기 데이터 출력 인에이블 신호와 상기 제 1 출력 레벨 검출 신호를 논리곱하여 출력하도록 구성된 제 1 로직 게이트, 및
    상기 제 1 임피던스 조정 신호의 신호 비트들 각각과 상기 제 1 로직 게이트의 출력 신호를 논리합하여 출력하도록 구성된 복수의 제 2 로직 게이트들을 포함하는 반도체 장치.
  18. 제 15 항에 있어서,
    상기 제 2 조정부는
    상기 데이터 출력 인에이블 신호와 상기 제 2 출력 레벨 검출 신호를 논리곱하여 출력하도록 구성된 제 1 로직 게이트, 및
    상기 제 2 임피던스 조정 신호의 신호 비트들 각각과 상기 제 1 로직 게이트의 출력 신호를 논리합하여 출력하도록 구성된 복수의 제 2 로직 게이트들을 포함하는 반도체 장치.
  19. 제 10 항에 있어서,
    상기 데이터 출력 버퍼는
    상기 리드 데이터를 상기 제 1 임피던스 조정 신호에 따라 구동하여 풀업 제어신호를 생성하도록 구성된 프리 풀업 드라이버,
    상기 리드 데이터를 상기 제 2 임피던스 조정 신호에 따라 구동하여 풀다운 제어신호를 생성하도록 구성된 프리 풀다운 드라이버,
    상기 풀업 제어신호에 따라 정해지는 임피던스로 상기 데이터 입/출력 패드를 구동하도록 구성된 메인 풀업 드라이버, 및
    상기 풀다운 제어신호에 따라 정해지는 임피던스로 상기 데이터 입/출력 패드를 구동하도록 구성된 메인 풀다운 드라이버를 포함하는 반도체 장치.
KR1020200135318A 2020-10-19 2020-10-19 데이터 입력 버퍼 및 이를 포함하는 반도체 장치 KR20220051657A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200135318A KR20220051657A (ko) 2020-10-19 2020-10-19 데이터 입력 버퍼 및 이를 포함하는 반도체 장치
US17/228,349 US11562777B2 (en) 2020-10-19 2021-04-12 Data input buffer and semiconductor apparatus including the same
CN202110478507.8A CN114388010A (zh) 2020-10-19 2021-04-30 数据输入缓冲器和包括数据输入缓冲器的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135318A KR20220051657A (ko) 2020-10-19 2020-10-19 데이터 입력 버퍼 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20220051657A true KR20220051657A (ko) 2022-04-26

Family

ID=81185553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135318A KR20220051657A (ko) 2020-10-19 2020-10-19 데이터 입력 버퍼 및 이를 포함하는 반도체 장치

Country Status (3)

Country Link
US (1) US11562777B2 (ko)
KR (1) KR20220051657A (ko)
CN (1) CN114388010A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101806817B1 (ko) 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US9759765B2 (en) * 2014-05-28 2017-09-12 Nxp Usa, Inc. Input/output cell, integrated circuit device and methods of providing on-chip test functionality
KR20190017112A (ko) 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법

Also Published As

Publication number Publication date
CN114388010A (zh) 2022-04-22
US20220122644A1 (en) 2022-04-21
US11562777B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US10069495B2 (en) Semiconductor memory device for calibrating a termination resistance and a method of calibrating the termination resistance thereof
US8947119B2 (en) Impedance calibration circuits with adjustable reference voltages
US7463052B2 (en) Method and circuit for off chip driver control, and memory device using same
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
JP5101834B2 (ja) インピーダンス制御回路
US20150269985A1 (en) Semiconductor device having a memory and calibration circuit that selectively adjusts an impedance of an output buffer dependent upon refresh commands
KR100866927B1 (ko) 온 다이 터미네이션 회로 및 그의 구동방법
US20050242832A1 (en) Apparatus for calibrating termination voltage of on-die termination
US8441870B2 (en) Data strobe signal output driver for a semiconductor memory apparatus
JP2011119632A (ja) インピーダンス調節装置
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
US8319519B2 (en) Impedance code generation circuit and integrated circuit including the same
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
KR101006090B1 (ko) 반도체 메모리 장치
KR20210012558A (ko) 출력 드라이버 회로의 저항을 조절하는 캘리브레이션 회로, 이를 포함하는 메모리 장치 및 그 동작방법
US8923077B2 (en) Semiconductor device operates on external and internal power supply voltages and data processing system including the same
US6459320B2 (en) Impedance matching circuit for semiconductor memory device
KR20140077588A (ko) 임피던스 캘리브래이션 회로 및 그 방법
US9478262B2 (en) Semiconductor device including input/output circuit
KR20220051657A (ko) 데이터 입력 버퍼 및 이를 포함하는 반도체 장치
US11188109B1 (en) Devices configured to conduct a power gating operation
WO2019160581A1 (en) Systems and methods for generating stagger delays in memory devices
KR100821585B1 (ko) 반도체 메모리 장치의 온 다이 터미네이션 회로
US7821847B2 (en) Circuit and method for controlling slew rate of data output circuit in semiconductor memory device
KR100853467B1 (ko) 반도체메모리소자