KR20220051305A

KR20220051305A - 고정 스트림 구분자의 영향 감소

Info

Publication number: KR20220051305A
Application number: KR1020217041184A
Authority: KR
Inventors: 필립 쿠란; 스테펜 그래버
Original assignee: 페퍼를 운트 푹스 에스이; 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니
Priority date: 2019-05-16
Filing date: 2020-05-18
Publication date: 2022-04-26
Also published as: WO2020229700A1; EP3970310A1; US11785122B2; GB201906915D0; EP3970310B1; JP7374225B2; JP2022536888A; US20220086263A1

Abstract

송신기 물리 계층(PHY) 제어기에 의해, 네트워크 접속을 통해 수신기 PHY 제어기에 송신하기 위해 데이터에 액세스하는 단계; 데이터를 랜덤화하는 것과 독립적으로 구분자를 랜덤화하는 단계; 초기 러닝 디스패리티를 생성하기 위해 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하는 단계; 초기 러닝 디스패리티에 기초하여 랜덤화된 데이터를 인코딩하는 단계; 인코딩된 랜덤화된 데이터 및 랜덤화된 구분자를 포함하는 프레임을 생성하는 단계; 및 송신기 PHY 제어기로부터 수신기 PHY 제어기로 프레임을 송신하는 단계를 포함하는 동작을 수행하기 위한 시스템 및 방법이 제공된다.

Description

고정 스트림 구분자의 영향 감소

관련 출원에 대한 상호 참조

본 문헌은 2019년 5월 16일자로 출원되고, 발명의 명칭이 "방출 및 수신 필터 트레이닝에 대한 고정 스트림 구분자의 영향을 감소시키는 방법(A method to reduce the effect of fixed stream delimiters on emissions and receive filter training)"인 영국 출원 GB1906915.2호에 대해 우선권의 이익을 주장하는 정규 출원이며, 본원에 그 전체가 참조로 통합된다.

개시 분야

본 문헌은 일반적으로 통신 시스템의 물리 계층(PHY: physical layer)에서의 데이터 송신에 관한 것이지만 이에 한정되지 않는다.

본 개시는 구분자에 의해 야기되는 상관 및 스펙트럼 스파이크를 보상하기 위한 시스템 및 방법을 설명한다. 특히, 시스템 및 방법은 송신기 물리 계층(PHY) 제어기에 의해, 네트워크 접속을 통해 수신기 PHY 제어기에 송신하기 위해 데이터에 액세스하는 단계; 데이터를 랜덤화하는 것과 독립적으로 구분자를 랜덤화하는 단계; 초기 러닝 디스패리티(running disparity)를 생성하기 위해 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하는 단계; 초기 러닝 디스패리티에 기초하여 랜덤화된 데이터를 인코딩하는 단계; 인코딩된 랜덤화된 데이터 및 랜덤화된 구분자를 포함하는 프레임을 생성하는 단계; 및 송신기 PHY 제어기로부터 수신기 PHY 제어기로 프레임을 송신하는 단계를 포함하는 동작을 수행한다.

일부 구현에서, 네트워크는 이더넷(Ethernet) 유선 접속을 포함하고, 데이터는 10BASE-T1L 구현에 따라 네트워크를 통해 송신된다.

일부 구현에서, 동작은 송신기 PHY 제어기의 스크램블러(scrambler)로부터 비트들의 세트를 획득하는 단계를 포함한다. 일부 구현에서, 동작은 비트들의 세트 중 2개 이상의 비트의 함수로서 구분자 랜덤화 비트를 생성하는 단계를 포함한다. 일부 구현에서, 함수는 XOR 연산을 포함하고, 2개 이상의 비트는 제13 위치의 비트 및 제33 위치의 비트를 포함한다.

일부 구현에서, 동작은 구분자 값들의 제1 세트 및 구분자 값들의 제2 세트를 저장하는 단계; 랜덤화 비트의 값을 결정하는 단계; 및 랜덤화 비트의 값을 결정하는 것에 응답하여 구분자 값들의 제1 세트 또는 구분자 값들의 제2 세트로부터 구분자를 선택하는 단계를 포함한다.

일부 구현에서, 동작은 랜덤화 비트가 제1 값에 대응한다는 결정에 응답하여 구분자 값들의 제1 세트로부터 구분자를 선택하는 단계; 및 값이 제2 값에 대응한다는 결정에 응답하여 구분자 값들의 제2 세트로부터 구분자를 선택하는 단계를 포함한다. 일부 구현에서, 구분자 값들의 제1 세트는 프레임의 시작, 프레임의 끝 및 에러가 있는 프레임의 끝을 나타내는 삼항 트리플릿(ternary triplet)을 포함하고, 구분자 값들의 제2 세트는 프레임의 시작, 프레임의 끝 및 에러가 있는 프레임의 끝을 나타내는 삼항 트리플릿을 포함한다. 일부 구현에서, 구분자 값들의 제2 세트의 삼항 트리플릿은 구분자 값들의 제1 세트의 삼항 트리플릿과 반대 극성이다.

일부 구현에서, 구분자 랜덤화 비트는 구분자 이전에 송신된 심볼에 대해 생성되고, 동작은 디스패리티 리셋 값들의 제1 세트 및 디스패리티 리셋 값들의 제2 세트를 저장하는 단계; 및 랜덤화 비트의 값을 결정하는 것에 응답하여 디스패리티 리셋 값들의 제1 세트 또는 디스패리티 리셋 값들의 제2 세트로부터 디스패리티 리셋 값을 선택하는 단계를 추가로 포함한다. 일부 구현에서, 선택된 디스패리티 리셋 값은 이전에 송신된 심볼의 러닝 디스패리티에 기초하여 송신된 심볼의 시퀀스에서 DC 오프셋를 감소시키기 위해 선택된 구분자에 대응하는 삼항 트리플릿을 포함하는 삼항 트리플릿들의 극성을 밸런싱하도록 구성된다.

일부 구현에서, 구분자를 송신한 후에, 동작은 러닝 디스패리티에 대한 시작 값을 랜덤화하는 단계를 추가로 포함한다. 일부 구현에서, 시작 값은 2의 값 또는 3의 값으로 랜덤화된다.

일부 구현에서, 구분자는 선형 피드백 시프트 레지스터를 사용하여 랜덤화된다.

이러한 개요는 본 특허 출원의 주제에 대한 개요를 제공하기 위한 것이다. 본 발명의 주제에 대한 배타적이거나 철저한 설명을 제공하려는 것은 아니다. 상세한 설명은 본 특허 출원에 대한 추가 정보를 제공하기 위해 포함된다.

반드시 축척대로 도시되지는 않은 도면에서, 유사한 숫자는 상이한 도면에서 유사한 구성 요소를 설명할 수 있다. 다른 문자 접미사를 갖는 유사한 숫자는 유사한 구성 요소의 다른 예를 나타낼 수 있다. 도면은 제한이 아닌 예시의 방식으로 일반적으로 본 문헌에서 논의된 다양한 실시예를 도시한다.
도 1은 다양한 실시예에 따른 예시적인 시스템의 블록도이다.
도 2는 개시된 실시예에 따른 예시적인 프레임 생성기를 도시한다.
도 3은 개시된 실시예에 따른 예시적인 프레임 세트를 도시한다.
도 4는 개시된 실시예에 따른 예시적인 구분자를 도시한다.
도 5a는 개시된 실시예에 따른 예시적인 구분자의 세트를 도시한다.
도 5b는 개시된 실시예에 따른 디스패리티 리셋 값의 예시적인 세트를 도시한다.
도 6은 개시된 실시예에 따른 구분자에 의해 야기되는 상관 및 스펙트럼 스파이크를 보상하기 위한 예시적인 프로세스를 도시하는 흐름도이다.
도 7은 하나 이상의 실시예가 구현될 수 있는 기계의 예를 도시하는 블록도이다.

배경

이더넷 통신은 물리 계층(PHY) 디바이스를 사용하여 데이터를 교환한다. 구분자는 일반적으로 교환되는 데이터에 대한 프레임의 시작과 끝을 특정하는 데 사용된다. 이러한 구분자는 일반적으로 일정한 속도로 순차적이고 연속적으로 반복되는 고정 코드를 포함한다.

상세한 설명

통상적인 통신 시스템은 데이터 프레임의 시작(SSD 또는 스트림 구분자의 시작)과 데이터 프레임의 끝(ESD 또는 스트림 구분자의 끝)을 시그널링하기 위한 구분자 코드를 삽입한다. 이러한 구분자는 또한 유휴(idle) 데이터와 사용자 데이터로 구성된 연속 데이터 스트림 내에 매립될 수 있으며 데이터 스트림들 사이의 경계를 마킹하는 데 사용된다. 구분자는 통상적으로 고정 코드를 포함한다. 구분자를 사용하는 경우, 사용자 데이터와 유휴 데이터의 길이가 시간이 지남에 따라 일정하다면 이러한 코드는 일정한 속도로 순차적이고 연속적으로 반복될 수 있다. 예를 들어, 이더넷 통신 시스템의 경우, 최소 프레임 길이는 64 바이트이고, 유휴 데이터가 송신되는 프레임-간 갭의 길이는 12 바이트 또는 96 비트의 최소 길이를 갖는다.

제어 시스템 내의 디바이스는 일반적으로 프레임 당 소량의 데이터만 송신하며, 이는 합리적인 측정 해상도를 위해 2 또는 4 바이트만큼 낮을 수 있다. 예를 들어, 이더넷을 사용하여 동일한 데이터를 송신하기 위해서는, 데이터 패킷 크기가 64 바이트의 최소 프레임 길이로 증가될 필요가 있다. 따라서, 이러한 시스템에서, 대부분의 패킷은 64 바이트의 프레임 길이를 갖는다. 이러한 프레임은 장기간에 걸쳐 비트-동기 방식으로 송신된다. 이러한 데이터 패킷의 이러한 연속적인 일정한 송신을 가정하면, 구분자는 동일한 간격 또는 빈도로 발생할 수 있다. 이는 송신 신호의 전력 밀도 스펙트럼 내 이산 주파수에서 추가 '스파이크'로 이어질 수 있으며, 이는 더 높은 수준의 방출로 이어질 수 있다. 이러한 증가는 잠재적으로 또는 효과적으로 추가 잡음 유입(또는 크로스-토크(cross-talk))으로 인해 이웃 링크의 신호 대 잡음비(SNR: signal to noise ratio)를 감소시킨다.

풀 듀플렉스(full duplex) 통신 시스템에서, 이러한 데이터 스트림 중 2개가 결합되어, 링크 세그먼트의 일측 상의 PHY가 제1 데이터 스트림을 송신하고, 링크 세그먼트의 반대 측 상의 PHY가 제2 데이터 스트림을 동시에 송신한다. 통상적으로, 이러한 2개의 데이터 스트림의 데이터는 다른 다항식으로 스크램블링되어, 통계적으로 서로 독립적이며, 구분자는 스크램블링되지 않으므로 쉽게 검출될 수 있다. 대부분의 경우, 이러한 통신 시스템은 디지털 신호 프로세싱(DSP: digital signal processing)을 사용하여 로컬로 송신된 데이터 스트림의 에코 제거를 수행하고 디지털 적응 필터를 사용하여 수신된 원단 데이터 스트림의 등화(equalization)를 수행한다. 이러한 디지털 적응 필터는 에코 제거기에 대해 송신된 심볼과 등화기의 수신된 심볼에 대해 트레이닝될 필요가 있다. 최적의 트레이닝 정확도를 위해, 데이터 스트림은 통계적으로 독립적일 필요가 있다.

스크램블링되지 않은 구분자의 위치에서 임의의 트레이닝이 발생하면, 구분자가 스크램블링되지 않고 따라서 동일하기 때문에 구분자 시퀀스의 지속 시간 동안 통계적 독립성이 더 이상 제공되지 않는다. PHY의 정상 동작 중에 에너지 소비를 줄이고 전체 시스템 안정성을 높일 수 있는 감소된 트레이닝 속도와 결합하여, 이는 데이터 스트림 내의 트레이닝 심볼의 전체 수(예를 들어, 고정 64 바이트 사용자 및 12 바이트 유휴 데이터)가 상대적으로 작은, 예를 들어, 단지 8개 내지 10개의 심볼만이 이러한 양의 송신된 데이터 동안 필터 트레이닝에 사용되는 상황으로 이어질 수 있다. 이 경우, 트레이닝에 사용되는 심볼 중 하나가 고정 구분자 내에 있으면, 필터 트레이닝 동안 상당한 에러로 이어질 수 있다.

특정 시스템은 구분자와 랜덤화된 데이터를 포함하는 완전한 송신 스트림을 생성한다. 그 후, 구분자와 랜덤화된 데이터를 포함하는 완전한 송신 스트림이 랜덤화된다. 예를 들어, 1000BASE-T에서 시작 및 끝 프레임 구분자는 스크램블링된 데이터 주위에 인터리빙(interleaving)된 다음 최종 부호 랜덤화 단계가 적용된다. 이러한 시스템은 위의 단점 중 일부를 해결하지만, DC 컨텐츠에 대한 랜덤화된 구분자 및 데이터의 영향을 고려하지 못한다. 결과적으로, 신호에 상당한 DC 컨텐츠가 있을 수 있으며, 이는 신호가 절연 회로를 통과한 후 신호 범위의 증가로 인해 손상되는 결과를 가질 수 있다.

개시된 실시예에 따르면, 고정 구분자로 인한 추가 잡음 방출 및 트레이닝 에러를 포함하는 양쪽 문제에 대한 해결책이 제공된다. 개시된 접근법은 구분자를 랜덤화하고 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하여 초기 러닝 디스패리티를 생성한다. 데이터는 구분자와 독립적으로 랜덤화되며 초기 러닝 디스패리티에 따라 구분자와 함께 패킷에서 송신을 위해 인코딩된다. 이는 구분자가 일정(고정)하고 반복되는 것을 방지하고 또한 러닝 디스패리티가 랜덤화된 구분자에 의해 부정적인 영향을 받지 않도록 보장한다. 따라서, 방출 스펙트럼의 스파이크 또는 잡음, 그리고 결과적인 트레이닝 에러가 감소되거나 제거될 수 있다. 일부 경우에, 구분자의 극성을 토글링(toggling)하거나 변경하기 위한 의사 랜덤 시퀀스가 예를 들어, 선형 피드백 시프트 레지스터(LFSR: linear feedback shift register)를 사용하여 달성될 수 있다. 특정 구현으로서, 이는 대안적으로 PHY 내의 임의의 적절한 통합된 스크램블러 또는 디스크램블러를 사용하여 달성될 수 있다.

도 1은 다양한 실시예에 따른 예시적인 이더넷 통신 시스템(100)의 블록도이다. 구체적으로, 시스템(100)은 예시적인 IEEE 802.3 이더넷 통신 시스템이다. 개시된 실시예는 유선 IEEE 802.3 이더넷과 관련하여 논의되지만, 해당 교시는 임의의 다른 유선 또는 무선 통신 시스템에 유사하게 적용 가능하다.

도시된 바와 같이, 송신기(102)는 통신 채널(106)을 통해 수신기(104)와 같은 하나 이상의 수신기와 통신한다. 송신기(102) 및 수신기(104)는 스위치, 라우터, 엔드포인트(예를 들어, 서버, 클라이언트, VOIP 전화, 무선 액세스 포인트 등과 같은 컴퓨팅 디바이스) 등을 포함하는 복수의 디바이스 중 임의의 하나에 구현될 수 있다. 송신기(102)는 호스트(108), 미디어 액세스 제어(MAC: media access control)(110), 및 물리 계층 디바이스(PHY)(112)를 포함하며, 수신기(104)는 PHY(114), MAC(116), 및 호스트(118)를 포함한다. 도 1 및 설명은 송신기(102) 및 수신기(104)를 참조하지만, 어떠한 디바이스도 송신기(102) 및/또는 수신기(104)로서 작용할 수 있다(예를 들어, 하프-듀플렉스(half-duplex) 또는 풀-듀플렉스(full-duplex) 구성).

일반적으로, 호스트(108 및 118)는 링크를 통해 송신되는 데이터 패킷에 대한 OSI 모델의 5개 최상위 기능 계층의 동작성 및/또는 기능을 가능하게 할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함한다. OSI 모델의 각 계층은 바로 상위의 인터페이싱 계층에 서비스를 제공하므로, MAC(110 및 116)은 패킷이 적절하게 포맷화되어 PHY(112) 및 PHY(114)에 전달되는 것을 보장하기 위해 호스트(108 및 118)에 필요한 서비스를 제공한다. MAC(110 및 116)은 데이터 링크 계층(계층 2) 동작성 및/또는 기능성의 처리를 가능하게 할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함한다. MAC(110 및 116)은 예를 들어, IEEE 802.3™ 표준에 기반한 것과 같은 이더넷 프로토콜을 구현하도록 구성될 수 있다. PHY(112) 및 PHY(114)는 IEEE 802.3cg 표준의 10BASE-T1L PHY 표준에 따른 패킷화, 데이터 전달 및 직렬화/역직렬화(SERDES: serialization/deserialization)를 포함하지만 이에 한정되지 않는 물리 계층 요건을 처리하도록 구성될 수 있다. 데이터를 랜덤화하는 것과 독립적으로 구분자 및/또는 디스패리티 리셋 값을 랜덤화하는 이더넷 PHY 시스템의 특정 실시예는 아래에 추가로 설명되는 바와 같이 PHY 계층에서 구현된다.

송신기(102) 및 수신기(104)는 복수의 스킴 중 하나에 따라 동작할 수 있다. 예를 들어, 하나의 스킴은 LPI 기술의 사용을 포함한다. 일반적으로, LPI는 송신할 것이 없을 때 활성 통신 채널(106)을 사일런트(silent)로 전환하는 것에 의존한다. 이에 의해 통신 채널(106)(예를 들어, 링크)이 꺼져 있을 때 에너지가 절약된다. 리프레시(refresh) 신호가 주기적으로 전송되어 슬립(sleep) 모드로부터 깨울 수 있다.

본원에서 사용되는 "이더넷 PHY"는 하나 이상의 IEEE 802.3™ 이더넷 통신 프로토콜을 준수 및/또는 이와 호환되는 PHY 회로에 대응한다. IEEE 802.3™ 이더넷 통신 프로토콜은 예를 들어, 10GBASE-KX, 10GBASE-KR 등과 같은 단일-레인 PHY 프로토콜 및/또는 10GBASE-KX4, 40GBASE-KR4, 40GBASE-CR4, 100GBASE-CR10, 100GBASE-CR4, 100GBASE-KR4 및/또는 100GBASE-KP4 등과 같은 다중-레인 PHY 프로토콜, 및/또는 IEEE 802.3™ 이더넷 통신 프로토콜 및/또는 장래 개발되는 통신 프로토콜을 준수하는 10BASE-T1L 또는 다른 PHY 회로 및/또는 25GBASE-CR 및/또는 25GBASE-KR 등과 같은 새로운 PHY 기술 사양을 포함할 수 있다.

각각의 PHY(112) 회로는 각각의 송신 회로 및 각각의 수신 회로를 포함하고, 통신 채널(106)을 통해 원격 디바이스에 데이터 패킷 및/또는 프레임을 송신하도록 구성된다. 수신 회로는 통신 채널(106)에서 다른 디바이스로부터 데이터 패킷 및/또는 프레임을 수신하도록 구성된다. 각각의 PHY(112) 회로는 아날로그-대-디지털 및 디지털-대-아날로그 변환, 데이터의 인코딩 및 디코딩, 아날로그 기생 제거(예를 들어, 크로스 토크(cross talk) 제거), 및 수신된 데이터의 복구를 수행하도록 구성된 인코딩/디코딩 회로(미도시)를 포함할 수 있다.

도 2는 개시된 실시예에 따른 예시적인 프레임 생성기(200)를 도시한다. 프레임 생성기(200)는 PHY(112) 및 PHY(114)에 의해 구현될 수 있다. 프레임 생성기(200)는 스트림 스크램블러(230), 데이터 스크램블러(220), 디스패리티 리셋 및 구분자 생성기(210)를 포함한다. 스트림 스크램블러(230)는 33 비트를 랜덤으로 생성하는 선형 피드백 시프트 레지스터를 구현할 수 있다(Scr[32:0]).

일부 실시예에서, 송신기 PHY(112)의 선형 피드백 시프트 레지스터 또는 스트림 스크램블러(230)는 랜덤 시퀀스로 초기화될 수 있다. 초기화된 후, 스트림 스크램블러(230)는 송신되는 각각의 새로운 심볼에 대해 랜덤하게 33 비트의 새로운 세트를 생성한다. 송신기 PHY(112)는 초기화 심볼 스트림을 수신기 PHY(114)로 송신한다. 수신기 PHY(114)는 초기화 심볼 스트림으로부터 스트림 스크램블러(230)의 현재 상태를 결정하고 수신기 PHY(114)의 스트림 스크램블러(230)를 송신기 PHY(112)의 스트림 스크램블러(230)에 동기화한다. 송신기 PHY(112) 및 수신기 PHY(114)의 스트림 스크램블러(230)가 일단 동기화되면, 스트림 스크램블러(230)는 각 심볼에 대해 동일한 33 비트를 생성한다.

스트림 스크램블러(230)의 33 비트(예를 들어, Scr[32:0])의 비트의 제1 서브세트(231)는 데이터 스크램블러(220)에 제공된다. 비트의 제1 서브세트(231)는 다항식 함수를 사용하여 생성된 4 비트를 포함할 수 있다. 구체적으로, 비트의 제1 세트(231)의 각 비트는 스트림 스크램블러(230)의 33 비트 중의 비트의 상이한 조합에 XOR 함수를 적용함으로써 생성될 수 있다. 예를 들어, 비트의 제1 서브세트(231)는 이하와 같이 생성된 Sy[3:0]을 포함한다:

Sy[0] = Scr[0];

Sy[1] = Scr[3] XOR Scr[8];

Sy[2] = Scr[6] XOR Scr[16]; 및

Sy[3] = Scr[9] XOR Scr[14] XOR Scr[19] XOR Scr[24]

Scr[0]은 데이터 스크램블러(220)의 최하위 비트를 나타내고, Scr[32]는 데이터 스크램블러(220)의 최상위 비트를 나타낸다. 데이터 스크램블러(220)는 사용자 데이터의 세트를 수신하고 비트의 제1 서브세트(231)를 사용하여 사용자 데이터를 스크램블링 또는 랜덤화한다. 일부 경우에, 데이터 스크램블러(220)는 비트의 제1 서브세트(231)를 사용하여 사용자 데이터를 인코딩한다.

디스패리티 리셋 및 구분자 생성기(210)는 스트림 스크램블러(230)로부터 구분자 랜덤화 비트(232)를 수신한다. 구분자 랜덤화 비트(232)는 구분자 값 및/또는 디스패리티 리셋 값의 상이한 서브세트 사이에서 선택하는 데 사용된다. 구체적으로, 디스패리티 리셋 및 구분자 생성기(210)는 프레임의 시작, 프레임의 끝 및 에러가 있는 프레임의 끝을 나타내기 위한 삼항 트리플릿을 포함하는 구분자 값의 제1 서브세트를 저장한다. 에러가 있는 프레임의 끝은 데이터 송신 중에 발생한 에러가 있는 송신을 나타낸다. 디스패리티 리셋 및 구분자 생성기(210)는 프레임의 시작, 프레임의 끝 및 에러가 있는 프레임의 끝을 나타내기 위한 삼항 트리플릿을 포함하는 구분자 값의 제2 서브세트를 저장한다. 일부 상황에서, 제2 서브세트의 삼항 트리플릿은 구분자 값의 제1 서브세트의 삼항 트리플릿과 반대 극성이다. 구분자 랜덤화 비트(232)에 기초하여 제1 서브세트 또는 제2 서브세트로부터 구분자 값을 선별적으로 선택함으로써, 구분자 값은 데이터와 독립적으로 랜덤화되거나 스크램블링된다.

디스패리티 리셋 및 구분자 생성기(210)에 의해 저장되는 상이한 구분자 값의 예시적인 세트가 도 5a에 도시되어 있다. 예를 들어, 도 5a는 구분자 값의 제1 서브세트(510) 및 구분자 리셋 값의 제2 서브세트(520)를 도시한다. 구분자 값의 제1 서브세트(510)는 구분자 랜덤화 비트(232)의 제1 값(예를 들어, Sy[4] = 0)에 대응하고 구분자 값의 제2 서브세트(520)는 구분자 랜덤화 비트(232)의 제2 값(예를 들어, Sy[4] = 1)에 대응한다. 구분자 값의 제1 서브세트(510)는 제1 삼항 트리플릿(예를 들어, +1, +1, -1)을 갖는 프레임의 시작 구분자(예를 들어, SSD4)를 포함한다. 구분자 값의 제2 서브세트(520)는 구분자 값의 제1 서브세트(510)의 프레임의 시작 구분자의 제1 삼항 트리플릿과 반대 극성인 제2 삼항 트리플릿(예를 들어, -1, -1, +1)을 갖는 프레임의 시작 구분자(예를 들어, SSD4)를 포함한다. 다른 예로서, 구분자 값의 제1 서브세트(510)는 제3 삼항 트리플릿(예를 들어, +1, -1, +1)을 갖는 프레임의 끝 구분자(예를 들어, ESD4)를 포함한다. 구분자 값의 제2 서브세트(520)는 구분자 값의 제1 서브세트(510)의 프레임의 끝 구분자의 제3 삼항 트리플릿과 반대 극성인 제4 삼항 트리플릿(예를 들어, -1, +1, -1)을 갖는 프레임의 끝 구분자(예를 들어, ESD4)를 포함한다. 구분자 랜덤화 비트(232) 값에 따라, 디스패리티 리셋 및 구분자 생성기(210)는 프레임의 시작 구분자를 전송할 때, 제1 삼항 트리플릿 또는 제2 삼항 트리플릿 중 하나를 전송하도록 선택한다.

구분자 랜덤화 비트(232)는 스트림 스크램블러(230)의 33 비트 중 하나(예를 들어, Scr[32:0])에 대응할 수 있다. 구분자 랜덤화 비트(232)는 스트림 스크램블러의(230)의 33 비트에 적용된 다항식 함수를 사용하여 생성될 수 있다. 예를 들어, 구분자 랜덤화 비트(232)는 스트림 스크램블러(230)의 33 비트의 비트들의 상이한 조합에 XOR 함수를 적용함으로써 생성될 수 있다. 구체적으로, 구분자 랜덤화 비트(232)는 Sy[4] = Scr[12] XOR Scr[32]에 의해 생성된 Sy[4]를 포함할 수 있다(예를 들어, 랜덤화 비트는 스트림 스크램블러(230)의 33 비트 중 13번째 비트 위치와 33번째 비트 위치에 XOR 함수를 적용하여 생성됨).

일부 실시예에서, 디스패리티 리셋 및 구분자 생성기(210)는 초기(알려진) 러닝 디스패리티를 생성하기 위해 구분자 랜덤화 비트(232)에 기초하여 랜덤화된 구분자를 포함 및 송신하기 위해 디스패리티 리셋 값을 생성할 수 있다. 구체적으로, 디스패리티 리셋 및 구분자 생성기(210)는 구분자 값의 제1 서브세트에 의해 도입된 극성을 보상하거나 오프셋하기 위한 삼항 트리플릿을 포함하는 디스패리티 리셋 값의 제1 서브세트를 저장한다. 디스패리티 리셋 및 구분자 생성기(210)는 구분자 값의 제2 서브세트에 의해 도입된 극성을 보상하거나 오프셋하기 위한 삼항 트리플릿을 포함하는 디스패리티 리셋 값의 제2 서브세트를 저장한다. (구분자를 랜덤화하는 데 사용되는) 구분자 랜덤화 비트(232)에 기초하여 제1 서브세트 또는 제2 서브세트로부터 디스패리티 리셋 값을 선별적으로 선택함으로써, 디스패리티 리셋 값은 데이터와 독립적으로 랜덤화되거나 스크램블링되고 구분자 값의 랜덤화된 서브세트에 의해 도입된 극성을 보상하거나 오프셋하도록 선택된다. 이러한 방식으로, 초기 러닝 디스패리티를 생성하기 위해 랜덤화된 구분자에 기초하여 디스패리티 리셋 값이 선택된다.

러닝 디스패리티는 네트워크를 통해 이전에 송신된 비트 극성 또는 부호의 누적을 나타낸다. 러닝 디스패리티는 프레임의 시작 구분자 또는 프레임의 끝 구분자가 송신된 후와 같이, 각 프레임 또는 프레임의 시퀀스의 시작 및/또는 끝에서 시작 또는 초깃값으로 리셋되거나 초기화될 수 있다. 이러한 초기 또는 시작 값은 초기 러닝 디스패리티를 생성하기 위해 랜덤화된 구분자에 기초하여 선택될 수 있다. 실시예에서, 러닝 디스패리티는 누적된 부호가 0으로부터 얼마나 멀리서 드리프팅(drifting)하는지를 결정하는 데 사용된다. 예를 들어, 러닝 디스패리티가 임계값보다 0보다 많이 초과하는 경우, 러닝 디스패리티는 후속 심볼에서 데이터를 나타내기 위해 다른 삼항 트리플릿을 선택하여 오프셋되거나 감소된다. 이는 네트워크를 통해 음의 비트보다 양의 비트가 더 많이 송신하는 피한다.

예를 들어, 러닝 디스패리티는 구분자 랜덤화 비트(232)에 기초하여 2 또는 3의 시작 값으로 리셋될 수 있다. 러닝 디스패리티는 시작 값에서 시작하여 네트워크를 통해 송신된 비트의 극성 또는 부호를 누적할 수 있다. 러닝 디스패리티의 현재 값 또는 러닝 디스패리티의 초기 랜덤화된 시작 값(랜덤화된 구분자에 기초하여 선택될 수 있음)에 기초하여, 비트 극성의 상이한 서브세트가 주어진 데이터 세트를 나타내도록 선택된다. 이러한 방식으로, 송신되는 신호의 전체 DC 오프셋이 제한될 수 있다.

예를 들어, 구분자 랜덤화 비트(232)를 사용하여 선택된 랜덤화된 구분자가 러닝 디스패리티를 1만큼 증가시키는 것으로 끝나면, 랜덤화된 구분자 이전에 송신된 디스패리티 리셋 값이 러닝 디스패리티를 2로 리셋하도록 선택된다. 이는 디스패리티 리셋 및 구분자의 송신에 의해 도입된 전체 디스패리티가 송신 디스패리티를 알려진 값으로 리셋하도록 보장한다. 그 후, 이러한 알려진 값은 후속 심볼에서 데이터를 나타내기 위해 다른 삼항 트리플릿을 선택하는 것과 같이 랜덤화된 데이터가 삼항 트리플릿으로 어떻게 인코딩되는지를 제어하는 데 사용될 수 있다.

일 예에서, 러닝 디스패리티의 초기 또는 시작 값은 DISPRES 함수를 사용하여 계산된다. DISPRES 함수는 구분자 랜덤화 비트(232)의 값에 기초하여 8개의 가능한 DISPRESET3 삼항 트리플릿 심볼 중 하나를 반환한다. 8개의 가능한 DISPRESET3 트리플 삼항 심볼 중 예시적인 출력이 도 5b에 도시되어 있다. DISPRES 함수는 구분자 랜덤화 비트(232)의 값에 기초하기 하기 때문에, 러닝 디스패리티의 시작 값이 랜덤화되고, 이는 또한 데이터가 랜덤하게 선택되고 선별된 초기 러닝 디스패리티에 따라 랜덤화되고 인코딩되게 한다.

일 예에서, RND_SSD4 함수는 디스패리티 리셋 및 구분자 생성기(210)에 의해 구현된다. RND_SSD4 함수는 구분자 랜덤화 비트(232)에 기초하여 프레임 시작 구분자를 생성한다. 구체적으로, RND_SSD4 함수는 이전 심볼 구간의 구분자 랜덤화 비트(232)(이전 심볼에서 전송된 디스패리티 리셋 값을 선택하는 데 사용된 구분자 랜덤화 비트(232))를 수신하고, (예를 들어, 도 5a의 구분자 값의 서브세트(510) 또는 구분자 값의 서브세트(520)에서 선택된) 프레임의 시작 구분자 및 관련 송신 디스패리티 리셋 값에 대한 대응하는 삼항 트리플릿을 반환한다. 반환된 송신 디스패리티 리셋 값은 이전 심볼 구간의 구분자 랜덤화 비트(232)의 값에 따르며, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 0인 경우 값 2를 나타낼 수 있고, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 1인 경우 값 3을 나타낼 수 있다.

일 예에서, RND_ESD4 함수는 디스패리티 리셋 및 구분자 생성기(210)에 의해 구현된다. RND_ESD4 함수는 구분자 랜덤화 비트(232)에 기초하여 프레임의 끝 구분자를 생성한다. 구체적으로, RND_ESD4 함수는 이전 심볼 구간의 구분자 랜덤화 비트(232)(이전 심볼에서 전송된 디스패리티 리셋 값을 선택하는 데 사용되는 구분자 랜덤화 비트(232))를 수신하고, (예를 들어, 도 5a의 구분자 값의 서브세트(510) 또는 구분자 값의 서브세트(520)에서 선택된) 프레임의 끝 구분자 및 관련 송신 디스패리티 리셋 값에 대한 대응하는 삼항 트리플릿을 반환한다. 반환된 송신 디스패리티 리셋 값은 이전 심볼 구간의 구분자 랜덤화 비트(232)의 값에 따르며, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 0인 경우 값 2를 나타낼 수 있고, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 1인 경우 값 3을 나타낼 수 있다.

일 예에서, RND_ESD_ERR4 함수는 디스패리티 리셋 및 구분자 생성기(210)에 의해 구현된다. RND_ESD_ERR4 함수는 구분자 랜덤화 비트(232)에 기초하여 프레임의 에러 구분자를 생성한다. 구체적으로, RND_ESD_ERR4 함수는 이전 심볼 구간의 구분자 랜덤화 비트(232)(이전 심볼에서 전송된 디스패리티 리셋 값을 선택하는 데 사용되는 구분자 랜덤화 비트(232))를 수신하고, (예를 들어, 도 5a의 구분자 값의 서브세트(510) 또는 구분자 값의 서브세트(520)에서 선택된) 프레임의 에러 구분자 및 관련 송신 디스패리티 리셋 값에 대한 대응하는 삼항 트리플릿을 반환한다. 반환된 송신 디스패리티 리셋 값은 이전 심볼 구간의 구분자 랜덤화 비트(232)의 값에 따르며, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 0인 경우 값 2를 나타낼 수 있고, 이전 심볼 구간의 구분자 랜덤화 비트(232)가 값 1인 경우 값 3을 나타낼 수 있다.

랜덤화된 디스패리티 리셋 및 구분자 생성기(210)의 출력 디스패리티 리셋 값 및 구분자는 데이터 스크램블러(220)로부터의 스크램블링되거나 랜덤화된 데이터와 결합(예를 들어, 선형적으로)되어 패킷 또는 프레임을 생성한다. 패킷 또는 프레임은 네트워크를 통해 다른 PHY 디바이스로 전송된다. 예시적인 프레임 시퀀스가 도 3에 도시되어 있다. 도 3에 도시된 바와 같이, 프레임 시퀀스는 구분자 1(310)(예를 들어, 프레임의 시작 구분자), 사용자 데이터(320)(예를 들어, 스크램블링되거나 랜덤화된 사용자 데이터), 및 구분자 2(330)(예를 들어, 프레임의 끝 구분자)를 포함한다.

예시적인 구분자가 도 4에 도시되어 있다. 구분자 1(310)은 4개의 세그먼트, COMMA1(예를 들어, 모두 ZERO를 가짐) 세그먼트, COMMA2(예를 들어, 모두 ZERO를 가짐) 세그먼트, DISPRESET3(410) 세그먼트(디스패리티 리셋 값을 포함) 및 특정 구분자 값(412)(예를 들어, 프레임의 시작 SSD4, 프레임의 끝 ESD4, 또는 에러가 있는 프레임의 끝 ESD_ERR4 값)을 포함할 수 있다. DISPRESET3(410) 세그먼트가 구분자 값(412) 전에 송신되는 것으로 도시되지만, DISPRESET3(410)은 구분자(310)의 구분자 값(412) 뒤에 전송될 수 있다.

일부 실시예에서, 구분자 1(310)은 '0' 값을 갖는 이전 심볼 구간의 구분자 랜덤화 비트(232)에 응답하여 SSD4 값(예를 들어, 삼항 트리플릿 +1, +1, -1을 가짐)에 대응할 수 있다. 이러한 경우, 구분자 값의 DISPRESET3(410) 세그먼트는 SSD4 값의 비트 극성을 오프셋하기 위해 이전 심볼 구간의 구분자 랜덤화 비트(232)에 기초하여 선택될 수 있다. 예를 들어, DISPRESET3(410) 값은 도 5b에 따라 디스패리티 리셋 값의 제1 세트(530)로부터 선택된다. 이러한 경우, DISPRESET3(410) 값은 SSD4 값(+1, +1, -1)의 극성을 오프셋하거나 보상하고 러닝 디스패리티를 시작 값 2로 리셋하는 삼항 트리플릿 (-1, 0, 1), (-1, 0, 0), (-1, 0, -1) 또는 (-1, -1, -1) 중 하나일 수 있다. 그 후, 데이터는 러닝 디스패리티의 시작 값 2에 따라 인코딩된다.

구분자 2(330)는 '1' 값을 갖는 이전 심볼 구간의 구분자 랜덤화 비트(232)에 대한 응답으로 ESD4 값(예를 들어, 삼항 트리플릿 -1, +1, -1을 가짐)에 대응할 수 있다. 이러한 경우에, 구분자 값의 DISPRESET3(410) 세그먼트는 ESD4 값의 비트 극성을 오프셋하기 위해 이전 심볼 구간의 구분자 랜덤화 비트(232)에 기초하여 선택될 수 있다. 예를 들어, DISPRESET3(410)은 도 5b에 따라 디스패리티 리셋 값의 제2 세트(540)로부터 선택된다. 이러한 경우에, DISPRESET3(410) 값은 SSD4 값(-1, +1, -1)의 극성을 오프셋하거나 보상하고 러닝 디스패리티를 시작 값 3으로 리셋하는 삼항 트리플릿 (1, 1, 1), (1, 0, 1), (1, 0, 0) 또는 (1, 0, -1) 중 하나일 수 있다. 이러한 방식으로, 구분자(310)의 일부로 송신되는 구분자 값(412)이 1만큼 러닝 디스패리티를 증가시키는 것으로 끝나면, DISPRESET3(410) 값이 러닝 디스패리티를 2로 리셋하도록 선택된다. 구분자(310)의 일부로 송신되는 구분자 값(412)이 1만큼 러닝 디스패리티를 감소시키는 것으로 끝나면, DISPRESET3(410) 값은 러닝 디스패리티를 3으로 리셋하도록 선택된다.

일부 실시예에서, 구분자(310)의 일부로서 송신되는 구분자 값(412)이 러닝 디스패리티를 1만큼 증가시키는 것으로 끝나면, DISPRESET3(410) 값은 러닝 디스패리티를 3으로 리셋하도록 선택되고, 구분자(310)의 일부로 송신되는 구분자 값(412)이 러닝 디스패리티를 1만큼 감소시키는 것으로 끝나면, DISPRESET3(410) 값이 러닝 디스패리티를 2로 리셋하도록 선택된다.

도 6은 개시된 실시예에 따른 구분자에 의해 야기된 상관 및 스펙트럼 스파이크를 보상하기 위한 예시적인 프로세스(690)를 도시한다. 프로세스(690)는 송신기 및 수신기 PHY 디바이스에서 PHY 제어기에 의해 수행되는 다양한 동작을 포함한다. 이러한 동작은 PHY 제어기 상의 각 프로세서에 의해 실행될 수 있는 비일시적 컴퓨터-판독 가능 매체 상에 비일시적 명령으로서 저장될 수 있다.

동작 691에서, 송신기 PHY 제어기는 네트워크 접속을 통해 수신기 PHY 제어기로 송신하기 위해 데이터에 액세스한다. 예를 들어, 디스패리티 리셋 및 구분자 생성기(210)는 데이터(유휴 또는 사용자 데이터)를 수신하고 데이터 스크램블러(220)로 데이터를 프로세싱한다.

동작 692에서, 송신기 PHY 제어기는 데이터를 랜덤화하는 것과 독립적으로 구분자를 랜덤화한다. 예를 들어, 디스패리티 리셋 및 구분자 생성기(210)는 데이터를 랜덤화하는 데이터 스크램블러(220)와 독립적으로 디스패리티 리셋 및 구분자 생성기(210)를 사용하여 구분자를 랜덤화한다. 구체적으로, 디스패리티 리셋 및 구분자 생성기(210)는 구분자 랜덤화 비트(232)(예를 들어, 스트림 스크램블러(230)로부터 Sy[4] 비트 위치 5)를 수신하고 데이터 스크램블러(220)는 스트림 스크램블러로부터 비트의 제1 서브세트(231)를 수신한다. 디스패리티 리셋 및 구분자 생성기(210)는 구분자 랜덤화 비트(232)에 기초하여 상이한 삼항 트리플릿을 사용하여 구분자의 동일한 세트를 각각 나타내는 구분자 값의 2개의 서브세트 중에서 선택한다.

동작 693에서, PHY 제어기는 초기 러닝 디스패리티를 생성하기 위해 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택한다. 예를 들어, 디스패리티 리셋 및 구분자 생성기(210)는 구분자 값의 제1 서브세트에 의해 도입된 극성을 보상하거나 오프셋하기 위한 삼항 트리플릿을 포함하는 디스패리티 리셋 값의 제1 서브세트를 저장한다. 디스패리티 리셋 및 구분자 생성기(210)는 구분자 값의 제2 서브세트에 의해 도입된 극성을 보상하거나 오프셋하기 위한 삼항 트리플릿을 포함하는 디스패리티 리셋 값의 제2 서브세트를 저장한다. 디스패리티 리셋 및 구분자 생성기(210)는 (구분자를 랜덤화하는 데 사용되는) 구분자 랜덤화 비트(232)에 기초하여 제1 서브세트 또는 제2 서브세트로부터 디스패리티 리셋 값을 선별적으로 선택한다. 랜덤화된 구분자와 함께 전송될 때 이러한 디스패리티 리셋 값은 초기 알려진 값을 갖는 러닝 디스패리티로 귀결된다. 이러한 방식으로, 초기 러닝 디스패리티를 생성하기 위해 랜덤화된 구분자에 기초하여 디스패리티 리셋 값이 선택된다.

동작 694에서, PHY 제어기는 초기 러닝 디스패리티에 기초하여 랜덤화된 데이터를 인코딩한다. 예를 들어, 디스패리티 리셋 및 구분자 생성기(210)는 초기 러닝 디스패리티에 기초하여 후속 심볼에서 랜덤화된 데이터를 인코딩하기 위해 상이한 삼항 트리플릿을 선택한다.

동작 695에서, PHY 제어기는 인코딩된 랜덤화된 데이터 및 랜덤화된 구분자를 포함하는 프레임을 생성한다. 예를 들어, 디스패리티 리셋 및 구분자 생성기(210)는 인코딩된 랜덤화된 데이터와 랜덤화된 구분자를 결합하거나 다중화한다.

동작 696에서, 송신기 PHY 제어기는 프레임을 수신기 PHY 제어기로 송신한다. 예를 들어, 송신기 PHY(112)의 디스패리티 리셋 및 구분자 생성기(210)는 통신 채널(106)을 통해 수신기 PHY(114)로 프레임을 송신한다.

도 7은 본원에서 논의된 기술(예를 들어, 방법론) 중 임의의 하나 이상이 수행될 수 있는 예시적인 기계(700)의 블록도를 도시한다. 대안적인 실시예에서, 기계(700)는 독립형 디바이스로서 동작할 수 있거나 다른 기계에 연결(예를 들어, 네트워킹)될 수 있다. 네트워킹된 배치에서, 기계(700)는 서버-클라이언트 네트워크 환경에서 서버 기계, 클라이언트 기계, 또는 둘 모두의 기능으로 동작할 수 있다. 예에서, 기계(700)는 피어-투-피어(P2P)(또는 다른 분산형) 네트워크 환경에서 피어 기계로서 작용할 수 있다. 기계(700)는 퍼스널 컴퓨터(PC), 태블릿 PC, 셋-톱 박스(STB), 퍼스널 디지털 어시스턴트(PDA: personal digital assistant), 모바일 전화, 웹 어플라이언스, IoT 디바이스, 자동차 시스템, 항공 우주 시스템, 또는 해당 기계에 의해 취해지는 액션을 특정하는 명령(순차적이든 아니든)을 실행할 수 있는 임의의 기계일 수 있다. 또한, 단일 기계만이 도시되어 있지만, "기계"라는 용어는 클라우드 컴퓨팅, 서비스로서의 소프트웨어(SaaS: software as a service), 다른 컴퓨터 클러스터 구성과 같이 본원에서 논의된 방법론 중 임의의 하나 이상을 수행하기 위해 명령의 세트(또는 복수의 세트)를 개별적으로 또는 공동으로 실행하는 기계의 임의의 집합을 포함하는 것으로 또한 이해될 것이다.

본원에 설명된 예는 로직, 구성 요소, 디바이스, 패키지 또는 메커니즘을 포함하거나 이에 의해 동작할 수 있다. 회로는 하드웨어(예를 들어, 단순 회로, 게이트, 로직 등)를 포함하는 유형의 개체로 구현된 회로의 집합(예를 들어, 세트)이다. 회로 멤버쉽은 시간과 기본 하드웨어 가변성에 따라 유연할 수 있다. 회로는 단독으로 또는 조합하여 동작할 때 특정 작업을 수행할 수 있는 부재를 포함한다. 예에서, 회로의 하드웨어는 특정 동작을 수행하도록 불변으로(예를 들어, 하드와이어드) 설계될 수 있다. 예에서, 회로의 하드웨어는 특정 동작의 명령을 인코딩하도록 (예를 들어, 자기적으로, 전기적으로, 불변의 덩어리 입자의 이동 가능한 배치 등으로) 물리적으로 개조된 컴퓨터-판독 가능 매체를 포함하는 가변적으로 연결된 물리적 구성 요소(예를 들어, 실행 유닛, 트랜지스터, 단순 회로 등)를 포함할 수 있다. 물리적 구성 요소를 연결할 때, 하드웨어 구성 요소의 기본 전기적 특성은 예를 들어, 절연체에서 도전체로 또는 그 반대로 변경된다. 명령은 참여 하드웨어(예를 들어, 실행 유닛 또는 로딩 메커니즘)가 동작 중일 때 특정 작업의 일부를 수행하기 위해 가변 연결을 통해 하드웨어에서 회로의 부재를 생성하게 할 수 있다. 따라서, 컴퓨터-판독 가능 매체는 디바이스가 동작 중일 때 회로의 다른 구성 요소에 통신 가능하게 커플링된다. 예에서, 물리적 구성 요소 중 임의의 것이 하나 초과의 회로의 하나 초과의 부재에서 사용될 수 있다. 예를 들어, 동작 중에, 실행 유닛은 한 시점에 제1 회로 중 제1 회로에서 사용되고 제1 회로 중 제2 회로에 의해, 또는 다른 시간에 제2 회로 중 제3 회로에 의해 재사용될 수 있다.

기계(예를 들어, 컴퓨터 시스템)(700)는 하드웨어 프로세서(702)(예를 들어, 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 하드웨어 프로세서 코어, 또는 메모리 제어기와 같은 이들의 임의의 조합 등), 메인 메모리(704) 및 정적 메모리(706)를 포함할 수 있으며, 이들 중 일부 또는 전부는 인터링크(예를 들어, 버스)(708)를 통해 서로 통신할 수 있다. 기계(700)는 디스플레이 디바이스(710), 영숫자 입력 디바이스(712)(예를 들어, 키보드) 및 사용자 인터페이스(UI) 내비게이션 디바이스(714)(예를 들어, 마우스)를 추가로 포함할 수 있다. 예에서, 디스플레이 디바이스(710), 입력 디바이스(712) 및 UI 내비게이션 디바이스(714)는 터치 스크린 디스플레이일 수 있다. 기계(700)는 기계-판독 가능 매체(722)(예를 들어, 드라이브 유닛), 신호 생성 디바이스(718)(예를 들어, 스피커), 네트워크 인터페이스 디바이스(720), 글로벌 포지셔닝 시스템(GPS: global positioning system) 센서, 날개 센서, 기계적 디바이스 센서, 온도 센서, ICP 센서, 브릿지 센서, 오디오 센서, 산업용 센서, 나침반, 가속도계 또는 다른 센서와 같은 하나 이상의 센서(716)를 추가로 포함할 수 있다. 기계(700)는 하나 이상의 주변 디바이스(예를 들어, 프린터, 카드 판독기 등)와 통신하거나 제어하기 위해 직렬(예를 들어, 범용 직렬 버스(USB: universal serial bus), 병렬, 또는 다른 유선 또는 무선(예를 들어, 적외선(IR), 근거리 통신(NFC) 등) 연결과 같은 출력 제어기(728)를 포함할 수 있다.

기계-판독 가능 매체(722)는 본원에 설명된 기술 또는 기능 중 임의의 하나 이상을 구현하거나 이에 의해 활용되는 데이터 구조 또는 명령(724)(예를 들어, 소프트웨어)의 하나 이상의 세트가 저장되는 저장 디바이스(721)를 포함할 수 있다. 명령(724)은 또한 기계(700)에 의한 실행 동안 메인 메모리(704), 정적 메모리(706), 또는 하드웨어 프로세서(702) 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 예에서, 하드웨어 프로세서(702), 메인 메모리(704), 정적 메모리(706), 또는 저장 디바이스(721)의 하나 또는 임의의 조합이 기계-판독 가능 매체(722)를 구성할 수 있다.

기계-판독 가능 매체(722)가 단일 매체로 도시되어 있지만, "기계-판독 가능 매체"라는 용어는 하나 이상의 명령(724)을 저장하도록 구성된 단일 매체 또는 복수의 매체(예를 들어, 중앙 집중식 또는 분산형 데이터베이스, 또는 연관된 캐시 및 서버)를 포함할 수 있다.

"기계 판독 가능 매체"라는 용어는 기계(700)에 의한 실행을 위한 일시적 또는 비일시적 명령을 저장, 인코딩 또는 전달할 수 있고 기계(700)로 하여금 본 개시의 임의의 하나 이상의 기술을 수행하게 하거나, 이러한 명령에 의해 또는 이와 관련하여 사용되는 데이터 구조를 저장, 인코딩 또는 전달할 수 있는 임의의 일시적 또는 비일시적 매체를 포함할 수 있다. 비제한적인 기계-판독 가능 매체의 예는 솔리드-스테이트 메모리, 광학 및 자기 매체를 포함할 수 있다. 예에서, 밀집된 기계-판독 가능 매체는 불변(예를 들어, 안정된) 질량을 갖는 복수의 입자를 갖는 기계-판독 가능 매체를 포함한다. 따라서, 밀집된 기계-판독 가능 매체는 일시적인 전파 신호가 아니다. 밀집된 기계-판독 가능 매체의 특정 예는: 반도체 메모리 디바이스(예를 들어, 전자적으로 프로그램가능한 판독-전용 메모리(EPROM: Electrically Programmable Read-Only Memory), 전자적으로 소거 가능한 프로그램가능한 판독-전용 메모리(EEPROM: Electrically Erasable Programmable Read-Only Memory))와 같은 비휘발성 메모리; 내부 하드 디스크 및 이동식 디스크와 같은 자기 디스크; 자기-광 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함할 수 있다.

저장 디바이스(721)에 저장된 명령(724)(예를 들어, 소프트웨어, 프로그램, 운영 체제(OS) 등) 또는 다른 데이터는 프로세서(702)에 의한 사용을 위해 메모리(704)에 의해 액세스될 수 있다. 메모리(704)(예를 들어, DRAM)는 통상적으로 빠르지만 휘발성이며, 따라서 "오프" 상태에 있는 동안을 포함하여 장기 저장에 적합한 저장 디바이스(721)(예를 들어, SSD)와는 다른 유형의 저장소이다. 사용자 또는 기계(700)에 의해 사용 중인 명령(724) 또는 데이터는 통상적으로 프로세서(702)에 의해 사용하기 위해 메모리(704)에 로딩된다. 메모리(704)가 가득 찼을 때, 저장 디바이스(721)로부터의 가상 공간이 메모리(704)를 보충하기 위해 할당될 수 있지만; 저장 디바이스(721)는 통상적으로 메모리(704)보다 느리고, 쓰기 속도는 통상적으로 읽기 속도의 적어도 2배로 느리기 때문에, 가상 메모리의 사용은 저장 디바이스 지연(메모리(704), 예를 들어, DRAM과 대조적)으로 인해 사용자 경험을 크게 저하시킬 수 있다. 또한, 가상 메모리를 위한 저장 디바이스(721)의 사용은 저장 디바이스(721)의 사용 가능한 수명을 크게 감소시킬 수 있다.

명령(724)은 다수의 전송 프로토콜(예를 들어, 프레임 릴레이, 인터넷 프로토콜(IP), 전송 제어 프로토콜(TCP), 사용자 데이터그램 프로토콜(UDP), 하이퍼텍스트 전송 프로토콜(HTTP) 등) 중 임의의 하나를 이용하여 네트워크 인터페이스 디바이스(720)를 통해 전송 매체를 사용하여 통신 네트워크(726)를 통해 추가적으로 송신 또는 수신될 수 있다. 예시적인 통신 네트워크는 특히 근거리 네트워크(LAN), 광역 네트워크(WAN), 패킷 데이터 네트워크(예를 들어, 인터넷), 모바일 전화 네트워크(예를 들어, 셀룰러 네트워크), 기존 전화(POTS: Plain Old Telephone) 네트워크, 및 무선 데이터 네트워크(예를 들어, Wi-Fi®로 알려진 전기 전자 기술자 협회(IEEE: Ihnstitute of Electrical and Electronics Engineers) 802.11 표준 패밀리, WiMax®로 알려진 IEEE 802.16 표준 패밀리), IEEE 802.15.4 표준 패밀리, 피어-투-피어(P2P) 네트워크를 포함할 수 있다. 예에서, 네트워크 인터페이스 디바이스(720)는 통신 네트워크(726)에 연결하기 위한 하나 이상의 물리적 잭(예를 들어, 이더넷, 동축 또는 폰 잭) 또는 하나 이상의 안테나를 포함할 수 있다. 예에서, 네트워크 인터페이스 디바이스(720)는 단일-입력 다중-출력(SIMO: single-input multiple-output), 다중-입력 다중-출력(MIMO: multiple-input multiple-output) 또는 다중-입력 단일-출력(MISO: multiple-input single-output) 기술 중 적어도 하나를 사용하여 무선으로 통신하기 위해 복수의 안테나를 포함할 수 있다. "전송 매체"라는 용어는 기계(700)에 의한 실행을 위한 명령을 저장, 인코딩 또는 전달할 수 있는 임의의 유형 또는 무형 매체를 포함하는 것으로 이해될 것이며, 디지털 또는 아날로그 통신 신호 또는 이러한 소프트웨어의 통신을 용이하게 하기 위한 다른 유형 또는 무형의 매체를 포함한다.

본원에 설명된 비제한적인 양태 또는 예의 각각은 그 자체로 존재할 수 있거나, 다른 예 중 하나 이상과 다양한 순열 또는 조합으로 결합될 수 있다.

위의 상세한 설명은 상세한 설명의 일부를 형성하는 첨부 도면에 대한 참조를 포함한다. 도면은 예시의 방식으로 본 발명의 주제가 실시될 수 있는 특정 실시예를 도시한다. 이러한 실시예는 또한 본원에서 "예"로 지칭된다. 이러한 예는 도시되거나 설명된 것 외에 요소를 포함할 수 있다. 그러나, 본 발명자들은 또한 도시되거나 설명된 해당 요소들만이 제공되는 예를 고려한다. 추가로, 본 발명자들은 또한 특정 예(또는 그 하나 이상의 양태)와 관련하여, 또는 본원에 도시되거나 설명된 다른 예(또는 그 하나 이상의 양태)와 관련하여 도시되거나 설명된 요소(또는 그 하나 이상의 양태)의 임의의 조합 또는 순열을 사용하는 예를 고려한다.

본 문헌과 참조로 통합된 임의의 문헌 간에 일관되지 않은 사용이 발생시, 본 문헌에서의 사용이 우선한다.

본 문헌에서, "어느(a)" 또는 "어떤(an)"이라는 용어는 특허 문서에서 일반적으로 사용되는 것이며, "적어도 하나" 또는 "하나 이상"의 임의의 다른 예 또는 사용과 독립적으로 하나보다 많은 하나 이상을 포함하는 것으로 사용된다. 본 문헌에서, "또는"이라는 용어는 달리 지시되지 않는 한, 비배타적이거나 "A 또는 B"가 "A이지만 B는 아님", "B이지만 A는 아님" 및 "A 및 B"를 포함하는 것을 지칭하는 것으로 사용된다. 본 문헌에서, "포함하는(including)" 및 "여기에서(in which)"라는 용어는 각 용어 "포함하는" 및 "여기에서"의 일반적인 영어의 등가물로서 사용된다. 또한 후속 양태에서, "포함하는(including)" 및 "포함하는(comprising)"이라는 용어는 개방형이며, 즉, 일 양태에서 이러한 용어 뒤에 나열된 것 외의 요소를 포함하는 시스템, 디바이스, 물품, 구성, 제제 또는 프로세스는 여전히 해당 양태의 범위 내에 속하는 것으로 간주된다. 또한, 다음 양태에서, "제1", "제2" 및 "제3" 등의 용어는 단지 라벨로서 사용되며, 해당 객체에 수치적 요건을 부과하려는 의도가 아니다.

본원에 설명된 방법의 예는 적어도 부분적으로 기계 또는 컴퓨터로 구현될 수 있다. 일부 예는 위의 예에서 설명된 방법을 수행하도록 전자 디바이스를 구성하도록 동작 가능한 일시적 또는 비일시적 명령으로 인코딩된 컴퓨터-판독 가능 매체 또는 기계-판독 가능 매체를 포함할 수 있다. 이러한 방법의 구현은 마이크로코드, 어셈블리 언어 코드, 상위-레벨 언어 코드 등과 같은 코드를 포함할 수 있다. 이러한 코드는 다양한 방법을 수행하기 위한 일시적 또는 비일시적 컴퓨터 판독 가능 명령을 포함할 수 있다. 코드는 컴퓨터 프로그램 제품의 일부를 형성할 수 있다. 또한, 예에서, 코드는 실행 중 또는 다른 시간에서와 같이, 하나 이상의 휘발성, 비일시적 또는 비휘발성 유형의 컴퓨터-판독 가능 매체에 유형적으로 저장될 수 있다. 이러한 유형의 컴퓨터-판독 가능 매체의 예는 하드 디스크, 이동식 자기 디스크, 이동식 광 디스크(예를 들어, 컴팩트 디스크 및 디지털 비디오 디스크), 자기 카세트, 메모리 카드 또는 스틱, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM) 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.

위의 설명은 예시적인 것이며 제한적으로 의도되지 않는다. 예를 들어, 상술한 예(또는 그 하나 이상의 양태)는 서로 조합되어 사용될 수 있다. 위의 설명을 검토할 때 본 기술 분야의 통상의 기술자에 의해서와 같이 다른 실시예가 사용될 수 있다. 요약서는 37 C.F.R.§1.72(b)를 준수하도록 제공되며, 독자가 기술적 개시의 특성을 신속하게 확인할 수 있게 한다. 이는 양태의 범위나 의미를 해석하거나 제한하는 데 사용되지 않는다는 이해와 함께 제출된다. 또한, 위의 상세한 설명에서는, 개시를 간소화하기 위해 다양한 특징들이 함께 그룹화될 수 있다. 오히려, 본 발명의 주제는 특정의 개시된 실시예의 모든 특징보다 적은 부분에 있을 수 있다. 따라서, 이하의 양태는 이에 의해 예 또는 실시예로서 상세한 설명에 통합되며, 각 양태는 그 자체로 별도의 구현예로서 존재하며, 이러한 실시예는 다양한 조합 또는 순열로 서로 결합될 수 있는 것으로 고려된다. 본 발명의 주제의 범위는 이러한 양태가 부여받는 균등물의 전체 범위와 함께, 첨부된 양태를 참조하여 결정되어야 한다.

Claims

방법으로서,
송신기 물리 계층(PHY: transmitter physical layer) 제어기에 의해, 네트워크 접속을 통해 수신기 PHY 제어기에 송신하기 위해 데이터에 액세스하는 단계;
상기 데이터를 랜덤화하는 것과 독립적으로 구분자(delimiter)를 랜덤화하는 단계;
초기 러닝 디스패리티(running disparity)를 생성하기 위해 상기 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하는 단계;
상기 초기 러닝 디스패리티에 기초하여 상기 랜덤화된 데이터를 인코딩하는 단계;
상기 인코딩된 랜덤화된 데이터 및 상기 랜덤화된 구분자를 포함하는 프레임을 생성하는 단계; 및
상기 송신기 PHY 제어기로부터 상기 수신기 PHY 제어기로 상기 프레임을 송신하는 단계를 포함하는, 방법.
청구항 1에 있어서,
상기 네트워크는 이더넷(Ethernet) 유선 접속을 포함하고, 상기 데이터는 10BASE-T1L 구현에 따라 상기 네트워크를 통해 송신되는, 방법.
청구항 1 또는 2에 있어서,
상기 송신기 PHY 제어기의 스크램블러(scrambler)로부터 비트들의 세트를 획득하는 단계를 더 포함하는, 방법.
청구항 3에 있어서,
상기 비트들의 세트 중 2개 이상의 비트의 함수로서 구분자 랜덤화 비트를 생성하는 단계를 더 포함하는, 방법.
청구항 4에 있어서,
상기 함수는 XOR 연산을 포함하고, 상기 2개 이상의 비트는 제13 위치의 비트 및 제33 위치의 비트를 포함하는, 방법.
청구항 4 또는 5에 있어서,
구분자 값들의 제1 세트 및 구분자 값들의 제2 세트를 저장하는 단계;
상기 랜덤화 비트의 값을 결정하는 단계; 및
상기 랜덤화 비트의 상기 값을 결정하는 것에 응답하여 상기 구분자 값들의 제1 세트 또는 상기 구분자 값들의 제2 세트로부터 상기 구분자를 선택하는 단계를 더 포함하는, 방법.
청구항 6에 있어서,
상기 랜덤화 비트가 제1 값에 대응한다는 결정에 응답하여 상기 구분자 값들의 제1 세트로부터 상기 구분자를 선택하는 단계; 및
상기 값이 제2 값에 대응한다는 결정에 응답하여 상기 구분자 값들의 제2 세트로부터 상기 구분자를 선택하는 단계를 더 포함하는, 방법.
청구항 6 또는 7에 있어서,
상기 구분자 값들의 제1 세트는 프레임의 시작, 프레임의 끝 및 에러가 있는 프레임의 끝을 나타내는 삼항 트리플릿(ternary triplet)을 포함하고, 상기 구분자 값들의 제2 세트는 상기 프레임의 시작, 상기 프레임의 끝 및 상기 에러가 있는 프레임의 끝을 나타내는 삼항 트리플릿을 포함하는, 방법.
청구항 8에 있어서,
상기 구분자 값들의 제2 세트의 상기 삼항 트리플릿은 상기 구분자 값들의 제1 세트의 상기 삼항 트리플릿과 반대 극성인, 방법.
청구항 6 내지 9 중 어느 한 항에 있어서,
상기 구분자 랜덤화 비트는 상기 구분자 이전에 송신된 심볼에 대해 생성되고,
디스패리티 리셋 값들의 제1 세트 및 디스패리티 리셋 값들의 제2 세트를 저장하는 단계; 및
상기 랜덤화 비트의 상기 값을 결정하는 것에 응답하여 상기 디스패리티 리셋 값들의 제1 세트 또는 상기 디스패리티 리셋 값들의 제2 세트로부터 상기 디스패리티 리셋 값을 선택하는 단계를 더 포함하는, 방법.
청구항 10에 있어서,
상기 선택된 디스패리티 리셋 값은 이전에 송신된 심볼들의 러닝 디스패리티에 기초하여 송신된 심볼들의 스트림에서 DC 컨텐츠를 감소시키기 위해 상기 선택된 구분자에 대응하는 삼항 트리플릿의 극성을 밸런싱(balancing)하도록 구성되는, 방법.
청구항 1 내지 11 중 어느 한 항에 있어서,
프레임의 시작 또는 프레임의 끝 또는 에러가 있는 프레임의 끝을 포함하는 구분자 심볼 시퀀스를 송신한 후, 상기 러닝 디스패리티에 대한 시작 값을 랜덤화하는 단계를 더 포함하는, 방법.
청구항 12에 있어서,
상기 시작 값은 2의 값 또는 3의 값으로 랜덤화되는, 방법.
청구항 1 내지 13 중 어느 한 항에 있어서,
상기 구분자는 선형 피드백 시프트 레지스터를 사용하여 랜덤화되는, 방법.
시스템으로서,
하나 이상의 프로세서를 포함하고, 상기 하나 이상의 프로세서는:
송신기 물리 계층(PHY) 제어기에 의해, 네트워크 접속을 통해 수신기 PHY 제어기에 송신하기 위해 데이터에 액세스하는 단계;
상기 데이터를 랜덤화하는 것과 독립적으로 구분자를 랜덤화하는 단계;
초기 러닝 디스패리티를 생성하기 위해 상기 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하는 단계;
상기 초기 러닝 디스패리티에 기초하여 상기 랜덤화된 데이터를 인코딩하는 단계;
상기 인코딩된 랜덤화된 데이터 및 상기 랜덤화된 구분자를 포함하는 프레임을 생성하는 단계; 및
상기 송신기 PHY 제어기로부터 상기 수신기 PHY 제어기로 상기 프레임을 송신하는 단계를 포함하는 동작들을 수행하도록 구성되는, 시스템.
청구항 15에 있어서,
상기 네트워크는 이더넷 유선 접속을 포함하고, 상기 데이터는 10BASE-T1L 구현에 따라 상기 네트워크를 통해 송신되는, 시스템.
청구항 15 또는 16에 있어서,
상기 송신기 PHY 제어기의 스크램블러로부터 비트들의 세트를 획득하기 위한 동작들을 더 포함하는, 시스템.
청구항 17에 있어서,
상기 비트들의 세트 중 2개 이상의 비트의 함수로서 구분자 랜덤화 비트를 생성하기 위한 동작들을 더 포함하는, 시스템.
청구항 18에 있어서,
상기 함수는 XOR 연산을 포함하고, 상기 2개 이상의 비트는 제13 위치의 비트 및 제33 위치의 비트를 포함하는, 시스템.
청구항 18 또는 19에 있어서,
구분자 값들의 제1 세트 및 구분자 값들의 제2 세트를 저장하고;
상기 구분자 랜덤화 비트의 값을 결정하고;
상기 랜덤화 비트의 상기 값을 결정하는 것에 응답하여 상기 구분자 값들의 제1 세트 또는 상기 구분자 값들의 제2 세트로부터 상기 구분자를 선택하기 위한 동작들을 더 포함하는, 시스템.
컴퓨터-판독 가능 명령들을 포함하는 컴퓨터-판독 가능 매체로서, 상기 컴퓨터-판독 가능 명령들은 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서가:
송신기 물리 계층(PHY) 제어기에 의해, 네트워크 접속을 통해 수신기 PHY 제어기에 송신하기 위해 데이터에 액세스하는 단계;
상기 데이터를 랜덤화하는 것과 독립적으로 구분자를 랜덤화하는 단계;
초기 러닝 디스패리티를 생성하기 위해 상기 랜덤화된 구분자에 기초하여 디스패리티 리셋 값을 선택하는 단계;
상기 초기 러닝 디스패리티에 기초하여 상기 랜덤화된 데이터를 인코딩하는 단계;
상기 인코딩된 랜덤화된 데이터 및 상기 랜덤화된 구분자를 포함하는 프레임을 생성하는 단계; 및
상기 송신기 PHY 제어기로부터 상기 수신기 PHY 제어기로 상기 프레임을 송신하는 단계를 포함하는 동작들을 수행하도록 구성하는, 컴퓨터-판독 가능 매체.
청구항 21에 있어서,
상기 네트워크는 이더넷 유선 접속을 포함하고, 상기 데이터는 10BASE-T1L 구현에 따라 상기 네트워크를 통해 송신되는, 컴퓨터-판독 가능 매체.
청구항 21에 있어서,
상기 송신기 PHY 제어기의 스크램블러로부터 비트들의 세트를 획득하기 위한 동작들을 더 포함하는, 컴퓨터-판독 가능 매체.
청구항 23에 있어서,
상기 비트들의 세트 중 2개 이상의 비트의 함수로서 구분자 랜덤화 비트를 생성하기 위한 동작들을 더 포함하는, 컴퓨터-판독 가능 매체.
청구항 24에 있어서,
상기 함수는 XOR 연산을 포함하고, 상기 2개 이상의 비트는 제13 위치의 비트 및 제33 위치의 비트를 포함하는, 컴퓨터-판독 가능 매체.
청구항 24에 있어서,
구분자 값들의 제1 세트 및 구분자 값들의 제2 세트를 저장하고;
상기 구분자 랜덤화 비트의 값을 결정하고;
상기 랜덤화 비트의 상기 값을 결정하는 것에 응답하여 상기 구분자 값들의 제1 세트 또는 상기 구분자 값들의 제2 세트로부터 상기 구분자를 선택하기 위한 동작들을 더 포함하는, 컴퓨터-판독 가능 매체.
청구항 21 내지 27 중 어느 한 항에 있어서,
상기 컴퓨터-판독 가능 매체는 비일시적이고, 상기 컴퓨터-판독 가능 명령들은 비일시적인, 컴퓨터-판독 가능 매체.
컴퓨터 상에서 실행될 때 컴퓨터로 하여금 청구항 1 내지 14의 단계들을 실행하게 하는 명령들을 포함하는 컴퓨터 프로그램 또는 컴퓨터 프로그램들의 모음.