KR20220048479A

KR20220048479A - 유선 근거리 네트워크들을 위한 신호 대 잡음비 및 비트 에러 레이트 추정 방법 및 관련 디바이스들

Info

Publication number: KR20220048479A
Application number: KR1020227009585A
Authority: KR
Inventors: 지아치 유; 딕슨 첸; 케빈 양
Original assignee: 마이크로칩 테크놀로지 인코포레이티드
Priority date: 2019-08-23
Filing date: 2020-08-04
Publication date: 2022-04-19
Also published as: CN112422210B; US11658846B2; US11153115B2; JP7357766B2; JP2022546281A; CN112422210A; WO2021042107A1; US20220038302A1; DE112020003972T5; US20210058268A1

Abstract

신호의 신호 대 잡음비(SNR)를 추정하는 것에 관련된 시스템들, 디바이스, 및 방법들이 개시된다. SNR을 추정하는 방법은 물리 계층 디바이스의 비교기의 임계치를 제1 값으로 설정하는 단계, 신호를 비교기에 인가하는 단계, 및 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계를 포함한다. 방법은 또한 비교기의 임계치를 제1 값과는 상이한 제2 값으로 설정하는 단계, 신호를 비교기에 인가하는 단계, 및 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 단계를 포함한다. 방법은 제1 비트 에러 수 및 제2 비트 에러 수에 기초하여 신호의 SNR을 결정하는 단계를 추가로 포함한다.

Description

유선 근거리 네트워크들을 위한 신호 대 잡음비 및 비트 에러 레이트 추정 방법 및 관련 디바이스들

우선권 주장

본 출원은 "유선 근거리 네트워크들을 위한 신호 대 잡음비 및 비트 에러 레이트 추정 및 관련 시스템들, 디바이스들, 및 방법들(Signal To Noise Ratio and Bit Error Rate Estimation for Wired Local Area Networks and Related Systems, Devices, and Methods)"에 대한, 2019년 8월 23일자로 출원된 중국 특허 출원 제201910784063.3호의 출원일의 이익을 주장하고, 계류 중인, "유선 근거리 네트워크들을 위한 신호 대 잡음비 및 비트 에러 레이트 추정 및 관련 시스템들, 디바이스들, 및 방법들(Signal To Noise Ratio and Bit Error Rate Estimation for Wired Local Area Networks and Related Systems, Devices, and Methods)"에 대한, 2019년 9월 30일자로 출원된 미국 특허 출원 제16/588,764호의 출원일의 이익을 주장하며, 이들 출원 각각의 개시 내용은 이에 의해 이러한 참조에 의해 전체적으로 본 명세서에 포함된다.

기술 분야

본 개시는, 일반적으로, 신호 대 잡음비(SNR) 추정에 관한 것이며; 보다 구체적으로 여전히, 몇몇 실시예들은, 일반적으로, 유선 근거리 네트워크들에서의 SNR 추정에 관한 것이다.

IEEE802.2.3cg™는 자동차 센서들, 오디오, 다른 디바이스들, 및 이들의 조합들과 함께 사용하기 위한 10BASE-T1S("cg"로도 알려짐)를 정의하고 있다. cg에 대한 다른 타겟 마켓 세그먼트들은 백플레인들 및 사물 인터넷(IoT) 네트워크들을 포함한다.

cg 사양은 PLCA(Physical Layer Collision Avoidance)를 갖는 CSMA(Carrier Sense Multiple Access)를 사용하는 10 Mbps(megabits per second) 멀티-드롭 버스를 타겟으로 한다.

본 개시가 특정 실시예들을 특별히 지적하고 명확하게 청구하는 청구항들로 마무리되지만, 본 개시의 범위 내의 실시예들의 다양한 특징 및 이점이 첨부 도면과 관련하여 읽을 때 하기 설명으로부터 더 쉽게 확인될 수 있다.
도 1은 몇몇 실시예들에 따른, 링크 계층 디바이스 MAC 및 물리 계층(PHY) 디바이스를 포함하는 네트워크 세그먼트의 기능 블록도이다.
도 2는 몇몇 실시예들에 따른, 신호 잡음과 BER 사이의 관계를 예시하는 신호 잡음도이다.
도 3은 몇몇 실시예들에 따른, 비트 에러 확률도이다.
도 4는 몇몇 실시예들에 따른, BER과 신호 레벨 임계치들 사이의 관계를 예시하는 신호 잡음도이다.
도 5는 몇몇 실시예들에 따른, 상이한 임계치들에 대한 상이한 BER들을 예시하는 신호 잡음도이다.
도 6은 몇몇 실시예들에 따른, SNR의 계산의 상세들을 도시하는 다잡음 신호도이다.
도 7은 몇몇 실시예들에 따른, 상이한 SNR 값들을 상이한 임계치들에 대응하는 측정된 BER들의 다양한 값들에 상관시키는 플롯이다.
도 8은 도 1의 네트워크 세그먼트의 PHY의 부분의 블록도이다.
도 9는 몇몇 실시예들에 따른, 신호의 SNR을 추정하는 방법을 예시하는 플로차트이다.
도 10은 몇몇 실시예들에 따른, 비교기의 임계치를 값으로 설정하는 방법을 예시하는 플로차트이다.
도 11은 몇몇 실시예들에서 사용될 수 있는 컴퓨팅 디바이스의 블록도이다.

하기의 상세한 설명에서, 상세한 설명의 일부를 이루고, 본 개시가 실시될 수 있는 실시예의 구체적인 예가 예시로서 도시되어 있는 첨부 도면을 참조한다. 이들 실시예는 이 분야의 통상의 기술자가 본 개시를 실시하는 것을 가능하게 하기에 충분히 상세히 설명된다. 그러나, 본 개시의 범위로부터 벗어남이 없이, 본 명세서에서 가능하게 되는 다른 실시예들이 이용될 수 있고, 구조, 재료 및 프로세스 변경들이 이루어질 수 있다.

여기에 제시된 예시들은 임의의 특정한 방법, 시스템, 디바이스 또는 구조의 실제 도면들인 것으로 의도되는 것이 아니라, 단지 본 개시의 실시예들을 설명하는 데 이용되는 이상화된 표현들이다. 몇몇 경우들에서, 다양한 도면들 내의 유사한 구조들 또는 컴포넌트들이 독자의 편의를 위해 동일한 또는 유사한 넘버링을 보유할 수 있지만, 넘버링에 있어서의 유사성은 구조들 또는 컴포넌트들이 크기, 조성, 구성 또는 임의의 다른 특성에 있어서 동일하다는 것을 반드시 의미하지는 않는다.

이하의 설명은 이 분야의 통상의 기술자가 개시된 실시예들을 실시할 수 있게 하는 것을 돕기 위한 예들을 포함할 수 있다. 용어 "예시적인", "예로서", 및 "예를 들어"의 사용은 관련 설명이 설명적인 것임을 의미하며, 본 개시의 범위가 예들 및 법적 등가물들을 포함하도록 의도되지만, 그러한 용어의 사용은 실시예 또는 본 개시의 범위를 명시된 컴포넌트들, 단계들, 특징들, 기능들 등으로 제한하도록 의도되지 않는다.

본 명세서에서 일반적으로 기술되고 도면들에 예시된 바와 같은 실시예의 컴포넌트들이 매우 다양한 상이한 구성들로 배열 및 설계될 수 있다는 것이 손쉽게 이해될 것이다. 따라서, 다양한 실시예들의 하기 설명은 본 개시의 범위를 제한하려는 것이 아니라, 단지 다양한 실시예들을 나타낼 뿐이다. 실시예들의 다양한 태양들이 도면들에 제시될 수 있지만, 명확히 지시되지 않는 한 도면들은 반드시 일정한 축척으로 작성된 것은 아니다.

또한, 도시되고 설명되는 특정 구현예들은 단지 예일 뿐이며, 본 명세서에서 달리 명시되지 않는 한 본 개시를 구현하는 유일한 방법으로 해석되지 않아야 한다. 요소들, 회로들 및 기능들은 불필요한 상세로 본 개시를 모호하게 하지 않기 위해 블록도 형태로 도시될 수 있다. 반대로, 도시되고 설명된 특정 구현예들은 단지 예시적인 것일 뿐이며, 본 명세서에서 달리 명시되지 않는 한 본 개시를 구현하는 유일한 방법으로 해석되지 않아야 한다. 또한, 블록 정의들 및 다양한 블록들 사이의 논리의 분할은 특정 구현을 예시한다. 본 개시가 많은 다른 분할 솔루션에 의해 실시될 수 있다는 것을 이 분야의 통상의 기술자가 손쉽게 알 수 있을 것이다. 대부분, 타이밍 고려 사항 등에 관한 상세들은, 그러한 상세들이 본 개시의 완전한 이해를 얻는 데 필요하지 않고 관련 분야의 통상의 기술자의 능력 내에 있는 경우 생략되었다.

이 분야의 통상의 기술자는 정보 및 신호가 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 것을 이해할 것이다. 몇몇 도면들은 프레젠테이션 및 설명의 명료함을 위해 신호들을 단일 신호로서 예시할 수 있다. 신호는 신호들의 버스를 표현할 수 있으며, 여기서 버스는 다양한 비트 폭들을 가질 수 있고 본 개시는 단일 데이터 신호를 포함한 임의의 수의 데이터 신호에 대해 구현될 수 있다는 것이 이 분야의 통상의 기술자에 의해 이해될 것이다.

본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들 및 회로들은 범용 프로세서, 특수 목적 프로세서, 디지털 신호 프로세서(DSP), 집적 회로(IC), 주문형 집적 회로(ASIC), 필드 프로그래밍 가능 게이트 어레이(FPGA) 또는 다른 프로그래밍 가능 논리 디바이스, 개별 게이트 또는 트랜지스터 논리, 개별 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합을 이용하여 구현되거나 수행될 수 있다. 범용 프로세서(본 명세서에서 호스트 프로세서 또는 간단히 호스트로 또한 지칭될 수 있음)는 마이크로프로세서일 수 있지만, 대안에서, 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예컨대 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 관련한 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다. 프로세서를 포함하는 범용 컴퓨터는 특수 목적 컴퓨터로 간주되는 반면, 범용 컴퓨터는 본 개시의 실시예들과 관련된 컴퓨팅 명령어들(예를 들어, 소프트웨어 코드)을 실행하도록 구성된다.

실시예들은 플로차트, 흐름도, 구조도, 또는 블록도로서 묘사되는 프로세스의 관점에서 설명될 수 있다. 플로차트가 동작 액트들을 순차적인 프로세스로서 설명할 수 있지만, 이러한 액트들 중 다수는 다른 시퀀스로, 병렬로, 또는 실질적으로 동시에 수행될 수 있다. 게다가, 액트들의 순서는 재배열될 수 있다. 프로세스는 방법, 스레드, 기능, 절차, 서브루틴, 서브프로그램, 다른 구조, 또는 그들의 조합들에 대응할 수 있다. 또한, 본 명세서에 개시된 방법들은 하드웨어, 소프트웨어 또는 둘 모두로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독 가능 매체에 하나 이상의 명령어 또는 코드로서 저장되거나 송신될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 저장 매체와, 한 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함한 통신 매체 둘 모두를 포함한다.

"제1", "제2" 등과 같은 명칭을 사용한 본 명세서에서의 요소에 대한 임의의 언급은 그러한 요소들의 수량 또는 순서를 제한하지 않는다 - 그러한 제한이 명시적으로 언급되지 않는 한 -. 오히려, 이러한 명칭들은 본 명세서에서 둘 이상의 요소 또는 요소의 인스턴스들을 구별하는 편리한 방법으로서 사용될 수 있다. 따라서, 제1 및 제2 요소들에 대한 언급은 2개의 요소만이 거기에서 이용될 수 있거나 제1 요소가 소정 방식으로 제2 요소에 선행해야 한다는 것을 의미하지 않는다. 또한, 달리 언급되지 않는 한, 요소들의 세트는 하나 이상의 요소를 포함할 수 있다.

본 명세서에서 사용되는 바와 같이, 주어진 파라미터, 특성 또는 조건과 관련한 용어 "실질적으로"는, 이 분야의 통상의 기술자가 이해할 정도로, 주어진 파라미터, 특성 또는 조건이 예를 들어 허용 가능한 제조 공차들 이내와 같은 적은 정도의 변동을 갖고서 충족되는 것을 의미하고 포함한다. 예로서, 실질적으로 충족되는 특정 파라미터, 특성 또는 조건에 따라, 파라미터, 특성 또는 조건은 적어도 90% 충족되거나, 적어도 95% 충족되거나, 심지어 적어도 99% 충족될 수 있다.

자동차, 트럭, 버스, 선박 및/또는 항공기와 같은 비히클은 비히클 통신 네트워크를 포함할 수 있다. 비히클 통신 네트워크의 복잡성은 네트워크 내의 전자 디바이스들의 수에 따라 달라질 수 있다. 예를 들어, 진보된 비히클 통신 네트워크는 예를 들어 엔진 제어, 변속기 제어, 안전 제어(예를 들어, 잠김 방지 제동) 및 배기가스 제어를 위한 다양한 제어 모듈을 포함할 수 있다. 이러한 모듈을 지원하기 위해, 자동차 산업은 다양한 통신 프로토콜에 의존한다.

10SPE(즉, 10 Mbps 단일 쌍 이더넷)는 IEEE 802.3cg™로서 IEEE(Institute of Electrical and Electronics Engineers)에 의해 현재 개발 중인 네트워크 기술 사양이다. 10SPE는 멀티-드롭 네트워크에서 충돌 없는 결정론적 송신을 제공하는 데 사용될 수 있다. IEEE802.3cg™는 자동차 센서들, 오디오, 다른 디바이스들, 또는 이들의 조합들과 함께 사용하기 위한 10BASE-T1S("cg"로도 알려짐)를 정의하고 있다. 10BASE-T1S는 또한 백플레인들 및 사물 인터넷(IoT) 네트워크들에서 사용될 수 있다. cg 사양은 PLCA(Physical Layer Collision Avoidance)를 갖는 CSMA(Carrier Sense Multiple Access)를 사용하는 10 Mbps(megabits per second) 멀티-드롭 버스를 타겟으로 한다.

몇몇 경우들에서, 유선 근거리 네트워크(LAN)(예를 들어, 이더넷)의 통신 버스를 통해 수신된 신호의 신호 품질 표시자(SQI)를 제공하는 것이 바람직할 수 있다. SQI의 예는 비트 에러 레이트(BER), 신호 대 잡음비(SNR), 다른 표시자, 또는 이들의 조합을 포함할 수 있다. 관례적으로, 점대점 링크에 대한 SQI는 구현하기 위해 비교적 큰 칩 면적 및 동작하기 위해 비교적 높은 전력 소비를 수반하는 복잡한 디지털 신호 처리(DSP) 기술에 의존한다. BER이 알려져 있는 경우, SNR이 추정될 수 있다.

가우시안 잡음의 진폭은 가우시안 분포를 따른다. 데이터 신호 진폭이

이고 가우시안 잡음 진폭이

이라고 가정하면, 수신 신호 진폭

은

으로서 표현될 수 있다. 가우시안 잡음

이 신호에 추가될 때, (

에 의해 계산된) 잡음

은 가우시안 분포를 따라야 한다. 수신 신호 진폭

의 확률 분포가 알려져 있고 신호 진폭

이 알려져 있는 경우, 가우시안 잡음 분포 방정식에 따라 잡음이 계산될 수 있고 SNR이 그에 의해 결정될 수 있다.

그러나, 실제 응용들에서, 신호 진폭

및 잡음

둘 모두는 일반적으로 알려져 있지 않다. 잡음

은 검출된 비트 에러들에 기초하여 시간에 걸쳐 추정될 수 있지만, 몇몇 경우들에서 잡음

을 결정하는 데 매우 긴 시간이 걸릴 수 있는데, 그 이유는 SNR이 비교적 높을 때 비트 에러들이 비교적 드물 수 있기 때문이다(예를 들어, SNR이 18 dB일 때 약 1 비트 에러가 1.5 개월마다 예상된다).

본 명세서에 개시된 실시예들은 유선 LAN(예컨대, 이더넷)의 통신 버스로부터 수신된 신호들에 대한 SQI 메트릭들의 제공에 관한 것이다. 본 명세서에 개시된 실시예들은 10BASE-T1 종단점들 및 스위치들에서 사용하기 위한 SQI 메트릭들의 제공에 관한 것일 수 있다. SQI의 모니터링은 성능 및 기능적 안전성 이유들로 유용할 수 있다. 몇몇 실시예들에서, 수신 신호들의 SNR의 측정이 개시된다. 몇몇 실시예들에서, 수신 신호들의 SNR들의 등급화가 개시된다. 비제한적인 예로서, 수신 신호가 여러 SNR 레벨(예컨대, 8개의 레벨) 중 하나를 갖는 것으로 등급화될 수 있다. 또한, SNR은 양호, 한계 또는 불량으로 보고될 수 있으며, 따라서, 보증되는 경우, 교정 액션이 취해질 수 있다.

본 명세서에 개시된 몇몇 실시예들은 임계치들을 복구된 데이터와 비교함으로써 수신 신호가 2개의 별개의 임계치들보다 더 작은지 또는 더 큰지를 체크하도록 설정되는 2개의 비교기(조정 가능 임계치를 갖는 1 비트 아날로그-디지털 변환기(ADC)에 의해 구현될 수 있음) 임계치들(예컨대, V1 및 V2)의 사용에 관한 것이다. 특정 기간 동안 비교 결과들을 카운팅함으로써, 수신 신호들이 2개의 임계치들보다 더 작을 확률들이 결정될 수 있다. 이러한 2개의 확률들을 이용하여, SNR 및 BER은 디지털 CDR 기법들을 사용하여 결정될 수 있다. 보다 구체적으로, 2개의 임계치들에 기초한 방정식들의 시스템이 SNR을 결정하는 데 사용될 수 있다. 예를 들어, 수신 신호 진폭이 임계치들 각각보다 더 작을 확률들이 알려져 있는 경우, 신호 진폭

및 잡음

이 계산될 수 있고, SNR이 결정될 수 있다. 수신 신호의 BER이 또한 계산될 수 있는데, 왜냐하면 BER은 잡음 진폭

이 신호 진폭

보다 더 클 확률과 동일하기 때문이다. 이에 따라 이러한 SQI 파라미터들(BER 및 SNR)은 종래의 DSP 시스템들 또는 위상 동기 루프들(PLL들)의 사용 없이, 종래의 솔루션들보다 덜 복잡하고 더 적은 칩 면적 및 전력을 사용하는 방법을 이용하여 결정될 수 있다.

본 명세서에 개시된 몇몇 실시예들은 BER 추정에 기초한 SNR 계산 알고리즘에 관한 것이다. BER은 신호의 논리 레벨들 사이의 중간에 있는 레벨과는 상이한 값들로 설정된 그의 임계치를 갖는 신호 비교기를 사용하여 계산된다. 몇몇 실시예들에서, 프로그래밍 가능 임계치를 갖는 1 비트 아날로그-디지털 변환기가 비교기로서 사용될 수 있다. 임계치는 상이한 신호들 및 잡음 레벨들에 맞도록 동적으로 조정될 수 있다. 예를 들어, 신호가 논리 레벨 로우 및 논리 레벨 하이에 각각 대응하는 3.3 볼트와 +3.3 볼트 사이에서 진동하도록 설정되는 경우, 0 볼트 임계치가 하이 논리 레벨과 로우 논리 레벨 사이의 중간 포인트일 것이다. 이 경우에, 비트 에러들의 확률을 측정 가능한 레벨들로 증가시키기 위해 2개의 0 볼트가 아닌 임계치들이 사용될 수 있다. 중간 포인트 임계치의 BER 및 SNR은 2개의 0 볼트가 아닌 임계치들에서 측정된 비트 에러 레이트들에 기초하여 외삽될 수 있다. 몇몇 경우들에서, SNR을 비트 에러 카운트들에 관련시키는 룩업 테이블들이 SNR을 결정하는 데 사용될 수 있다. 결과적으로, SNR은 1 비트 ADC로 제한될 때에도 결정될 수 있다.

본 개시의 실시예들은 물리 계층 회로부가 10SPE 응용들에서 SQI 및 SNR을 보고할 수 있게 한다. SQI 및 SNR은 허용 가능한 시간 내에, 낮은 전력 소비로, 그리고 낮은 구현 복잡성으로 계산될 수 있다. 또한, 본 개시의 실시예들은 10SPE 통신 버스들로부터 수신되는 신호들의 SNR의 계산을 가능하게 한다. 게다가, 본 개시의 실시예들은 시간에 따라 비트 에러들을 직접 카운팅함으로써 BER을 검출하는 것이 어려울 높은 SNR 환경에서도 SQI의 빠른 검출 및 보고를 가능하게 한다.

10SPE를 따르는 몇몇 실시예들에서, 신호의 SQI 파라미터들(예를 들어, SNR, BER)은 CSMA/CD(Carrier Sense Multiple Access with Collision Detection) 모드 또는 PLCA 모드에서 이하에서 논의되는 바와 같이 결정될 수 있다. 10SPE는 CSMA/CD 또는 PLCA 모드들에서 작동할 수 있는 멀티-드롭 시스템들을 규정한다. PLCA 모드에 있을 때, 수신 패킷의 전송기가 알려질 수 있다. 따라서, 본 명세서에 개시된 SQI 파라미터 추정 기법들은 패킷을 운반하는 신호의 SQI 파라미터들(예를 들어, SNR, BER)을 결정하기 위해 각각의 전송기에 개별적으로 적용될 수 있다. 또한, 본 명세서에 개시된 SQI 파라미터 추정 기법들은 패킷을 운반하는 신호의 SQI 파라미터들(예를 들어, SNR, BER)을 결정하기 위해 수신 패킷의 특정한 선택된 전송기에 적용될 수 있다.

도 1은 몇몇 실시예들에 따른, 링크 계층 디바이스 MAC(104) 및 물리 계층(PHY) 디바이스 PHY(102)를 포함하는 네트워크 세그먼트(100)의 기능 블록도이다. 비제한적인 예들로서, 네트워크 세그먼트(100)는 멀티-드롭 네트워크의 세그먼트, 멀티-드롭 서브-네트워크의 세그먼트, 혼합 매체 네트워크의 세그먼트, 또는 이들의 조합 또는 이들의 하위 조합일 수 있다. 비제한적인 예로서, 네트워크 세그먼트(100)는, 제한 없이, 마이크로컨트롤러-유형 내장 시스템, 사용자-유형 컴퓨터, 컴퓨터 서버, 노트북 컴퓨터, 태블릿, 핸드헬드 디바이스, 모바일 디바이스, 무선 이어버드 디바이스 또는 헤드폰 디바이스, 유선 이어버드 또는 헤드폰 디바이스, 기기 서브-시스템, 조명 서브-시스템, 사운드 서브-시스템, 건물 제어 시스템, (예를 들어, 제한 없이, 보안 또는 유틸리티 사용을 위한) 주택 모니터링 시스템, 엘리베이터 시스템 또는 서브-시스템, (예를 들어, 제한 없이, 지상 열차, 지하 열차, 트롤리 또는 버스를 위한) 대중 교통 제어 시스템, 자동차 시스템 또는 자동차 서브-시스템, 또는 산업 제어 시스템 중 하나 이상이거나, 그의 일부이거나, 그를 포함할 수 있다.

PHY(102)는 MAC(104)와 인터페이스하도록 구성될 수 있다. 비제한적인 예로서, PHY(102) 및/또는 MAC(104)는 본 명세서에 설명된 실시예들의 전부 또는 부분들을 수행하도록 구성된 논리 및/또는 메모리를 포함하는 칩 패키지일 수 있다. 비제한적인 예로서, PHY(102) 및 MAC(104)는, 각각, 별개의 칩 패키지들 또는 단일 칩 패키지(예를 들어, SIP(system-in-a-package)) 내의 회로부(예를 들어, 집적 회로)로서 구현될 수 있다.

PHY(102)는 또한, 각자의 PHY(102) 및 MAC(104)를 포함하는 노드를 비롯하여, 네트워크 세그먼트(100), 또는 네트워크 세그먼트(100)가 일부인 네트워크의 일부인 노드들에 대한 통신 경로인 물리적 매체인, 공유 송신 매체(106)와 인터페이스한다. 비제한적인 예로서, 공유 송신 매체(106)는, 예컨대 단일 쌍 이더넷에 대해 사용되는, 단일 트위스트 쌍일 수 있다.

공유 송신 매체(106)를 통해 수신된 신호들에는, 특히 잡음에 특히 취약한 환경(예를 들어, 자동차 환경)에서, 잡음이 실릴 수 있다. 몇몇 경우들에서, 수신 신호들의 신호 품질의 모니터링을 가능하게 하기 위해 SQI를 제공하는 것이 유용할 수 있다. 몇몇 실시예들에서, PHY(102)는 SQI를 결정하고 제공하도록 구성될 수 있다.

도 2는 몇몇 실시예들에 따른, 신호 잡음과 BER 간의 관계를 예시하는 신호 잡음도(200)이다. 신호 잡음도(200)는 논리 레벨 하이(S1) 및 논리 레벨 로우(S0)를 갖는 신호(202)를 포함한다. 중간 임계치(204)는 논리 레벨 로우(S0)로부터 논리 레벨 하이(S1)를 분할하며, 따라서 신호(202)가 중간 임계치(204) 위일 때, 신호(202)는 하이인 것으로 결정되고, 신호(202)가 중간 임계치(204) 아래일 때, 신호(202)는 로우인 것으로 결정된다.

신호 잡음도(200)는 또한 논리 레벨 하이(S1)에 대한 잡음 확률 분포 함수 또는 확률 밀도 함수(PDF)(206) 및 논리 레벨 로우(S0)에 대한 잡음 PDF(208)를 포함한다. 달리 말하면, 잡음 PDF(206) 및 잡음 PDF(208)는 신호(202)가 각각 논리 레벨 하이(S1) 및 논리 레벨 로우(S0) 동안 소정 전압 레벨들에 있을 확률들을 나타낸다.

몇몇 실시예들에서, 잡음 PDF(206) 및 잡음 PDF(208)는 가우시안 분포들로 모델링될 수 있다. 펄스-진폭 변조(PAM)에 대해, Y가 SNR을 결정하는 것이 요구되는 수신 신호(예를 들어, 신호(202))인 경우, 수신 신호 Y는 논리 레벨 하이가 송신될 때(예를 들어, 비트 "1") Y = S1 + N에 의해; 그리고 논리 레벨 로우가 송신될 때(예를 들어, 비트 "0") Y = S0 + N에 의해 주어질 수 있으며, 여기서 S1은 논리 레벨 하이의 전압 레벨이고, S0은 논리 레벨 로우의 전압 레벨이고, N은 잡음이다. 가우시안 PDF를 따르는 가우시안 잡음일 수 있는, PDF(206) 또는 PDF(208)의 잡음은 다음과 같으며:

여기서, 가우시안 PDF의 평균

이고, 가우시안 PDF의 분산

이고, x는 수신 신호 Y의 값이고, N0은 잡음 전력이다.

이어서 수신 신호 Y의 조건부 PDF가 결정될 수 있게 된다. 수신 신호 Y가 논리 레벨 로우(S0)에 있는 조건에서, PDF는 다음에 의해 주어지며:

,

이는 잡음 PDF(208)에 대응한다. 수신 신호 Y가 논리 레벨 하이(S1)에 있는 조건에서, PDF는 다음에 의해 주어지며:

,

이는 잡음 PDF(206)에 대응한다.

도 3은 몇몇 실시예들에 따른, 비트 에러 확률도(300)이다. 비트 에러 확률도(300)는 논리 레벨 로우(S0) 및 논리 레벨 하이(S1), 및 중간 임계치를 나타내는 전압 레벨도(304)를 포함한다(예를 들어, 도 3의 비트 에러 확률도(300)에서, 중간 임계치는 0 볼트로 설정된다). 도 3에 나타난 바와 같이, 위에서 논의된 조건부 PDF 방정식들로부터, 논리 레벨 로우(S0)는

에 대응하고, 논리 레벨 하이(S1)는

에 대응한다. 양들

및

는 조건부 PDF의 서브 PDF들의 평균들을 S0 및 S1로 각각 시프트한다.

비트 에러 확률도(300)는 또한 전압 레벨도(304)에 대해 플로팅된 조건부 PDF(302)를 포함한다. 도 3에 예시된 바와 같이, 조건부 PDF(302)는

및

를 포함하는 위에서 논의된 조건부 PDF 방정식의 부분들을 포함한다. 논리 레벨 로우(S0)에 대한 비트 에러의 확률(306) 및 논리 레벨 하이(S1)에 대한 비트 에러의 확률(308)이 또한 조건부 PDF(302) 아래에 도시된다.

PAM 변조에서, 에지 신호(예를 들어, 1, -1)에 대해, 에러 확률은 다음에 의해 주어지며:

,

여기서

이다.

그러한 실시예들에서, (예를 들어, 논리 레벨 하이(S1) 또는 논리 레벨 로우(S0)에 대응하는) 신호(202)의 일측에 대한 BER은 다음에 의해 주어진다:

.

이러한 결과는, 알려진 경우, BER이 SNR을 계산하는 데 사용될 수 있다(그리고, 알려진 경우, SNR이 BER을 계산하는 데 사용될 수 있다)는 것을 보여준다.

아래의 표 1은 다양한 검출된 BER들에 대한 다양한 SNR들을 나타낸다:

[표 1]

도 1 및 도 2를 함께 참조하면, 잡음의 크기가 신호 레벨들(S1 및 S0)과 임계치(이 경우에서, 몇몇 경우에 0 볼트로 설정될 수 있는, 중간 임계치(204)) 사이의 차이보다 클 때 신호(202)에서의 비트 에러가 존재할 수 있다. BER을 최소화하기 위해, 중간 임계치(204)는 신호 레벨들(S1 및 S0) 사이의 중간이도록 선택된다. 그러나, 결과적인 BER은 짧은 시간량에서의 실제 검출에 대해 너무 낮을 수 있다. 예를 들어, SNR이 약 18 dB인 경우에, 약 1 비트 에러만이 1.5 개월마다 예상된다(예를 들어, 대응하는 BER은 위의 표 1에 따라 약 1e-14이다). BER을 신속하게 검출하는 실제적인 방법이 없다면, BER일측에 대한 상기 방정식을 사용하여 정확한 SNR을 제공하는 것이 어려울 수 있다. 결과적으로, SQI 파라미터를 보고하는 것이 어려울 수 있다.

신호(202)의 BER을 검출하는 하나의 방법은 신호 레벨들(S1 및 S0) 사이의 중간으로부터 떨어진 상이한 임계치로 중간 임계치(204)를 대체하여, BER을 검출 가능한 레벨들로 증가시키는 것이다. 아래의 도 4는 신호 레벨들(S1 및 S0) 사이의 중간으로부터 떨어진 상이한 임계치로 중간 임계치(204)를 대체하는 것이 어떻게 BER을 증가시키는지를 예시한다.

논리 레벨 하이(S1)에 대한 잡음 PDF(206) 및 신호 레벨 로우(S0)에 대한 잡음 PDF(208)가 가우시안 분포들이라는 점에 유의해야 한다. 몇몇 실시예들에서 다른 유형들의 분포들이 신호 잡음을 모델링하는 데 사용될 수 있다. 예를 들어, 삼각파 분포, 라플라시안 분포, 균일 분포, 또는 어떤 다른 분포가 사용될 수 있다.

도 4는 몇몇 실시예들에 따른, BER과 신호 레벨 임계치들 간의 관계를 예시하는 신호 잡음도(400)이다. 신호 잡음도(400)는 신호(202), 중간 임계치(204), 및 논리 레벨 하이(S1)의 잡음 PDF(206)를 포함한다. 신호 잡음도(400)는 또한 (도 4의 예에서 0 볼트 직류에 설정된) 중간 임계치(204)와는 상이한 임계치(402)를 포함한다. 신호 잡음도(400)에서 잡음 PDF(206) 및 임계치(402)에 의해 정의된 영역이 도 2의 잡음 PDF(206) 및 중간 임계치(204)에 의해 정의된 영역보다 더 크다는 것을 알 수 있다. 결과적으로, 임계치(402)를 사용하는 것으로부터 기인하는 BER이 중간 임계치(204)를 사용하는 것으로부터 기인하는 BER보다 더 크다.

소정 임계치에서의 BER은 SNR에, 그리고 신호(202)의 신호 진폭과 논리 레벨들(S1 및 S0) 간의 임계치 사이의 차이(예를 들어, 신호 진폭 - 임계치)에 의존한다.

BER일측에 대한 위의 방정식을 검사함으로써 알 수 있는 바와 같이, 신호(202)의 신호 진폭 및 SNR은 알려지지 않은 팩터들이다. 결과적으로, 상이한 알려진 임계치들에 대한 상이한 관찰된 BER들의 경우의 그러한 방정식들의 시스템이 SNR을 결정하는 데 사용될 수 있다. 2개의 알려지지 않은 것(SNR, 신호 진폭)이 존재하므로, 상이한 임계 값에 각각 대응하는, 2개의 방정식의 시스템이 SNR을 결정하는 데 사용될 수 있다.

도 5는 몇몇 실시예들에 따른, 상이한 임계치들에 대한 상이한 BER들을 예시하는 신호 잡음도(500)이다. 신호 잡음도(500)는, 도 2와 관련하여 위에서 논의된 바와 같이, 신호(202), 중간 임계치(204), 논리 레벨 하이(S1), 및 논리 레벨 로우(S0)를 포함한다. 신호 잡음도(500)는 또한 신호(202)가 잡음(예를 들어, 가우시안 잡음)이 그에 추가된 상태에서 논리 레벨 하이(S1)에 있는 동안 상이한 전압 레벨들을 취할 확률들을 예시하기 위해, 제1 임계치(502)에 대한 하나 및 제2 임계치(504)에 대한 하나의, 잡음 PDF(506)의 2개의 인스턴스를 포함한다.

신호 잡음도(500)는 잡음 PDF(506) 및 제1 임계치(502)에 의해 정의된 제1 영역(508)이 잡음 PDF(506) 및 제2 임계치(504)에 의해 정의된 제2 영역(510)보다 더 크다는 것을 예시한다. 결과적으로, 제2 임계치(504)의 BER(예를 들어, BER2)보다 더 큰 BER(예를 들어, BER1)이 제1 임계치(502)로부터 기인할 것으로 예상될 것이다. 제1 영역(508) 및 제2 영역(510)이 비교적 짧은 기간 안에 검출 가능한 비트 에러들에 대한 충분히 높은 확률에 대응하기에 충분히 큰 것으로 가정하면, BER들(예를 들어, BER1 및 BER2)은 비교적 짧은 기간 안에 검출 가능할 수 있다. 임계치들(예를 들어, 제1 임계치(502) 및 제2 임계치(504))이 알려진 값들이고 BER들이 측정 가능하므로, 신호(202)의 SNR을 결정하기 위해 2개의 방정식(제1 임계치(502)에 대응하는 제1 방정식 및 제2 임계치(504)에 대응하는 제2 방정식)의 시스템이 생성될 수 있다.

BER들(예를 들어, BER1 및 BER2)은 비교기가 기간에 걸쳐 제1 임계치(502) 및 제2 임계치(504)에 교번하여 설정된 상태에서 비교기의 출력의 비트 에러 수들(예를 들어, 제1 임계치(502)에 대응하는 제1 비트 에러 수 및 제2 임계치(504)에 대응하는 제2 비트 에러 수)을 카운팅함으로써 결정될 수 있다. BER들은 비트 에러 수들을 기간으로 나눔으로써 계산될 수 있다. BER1, BER2, 제1 임계치(502), 및 제2 임계치(504)로부터 SNR을 계산하기 위한 수학이 이제 도 6과 관련하여 논의될 것이다.

도 6은 몇몇 실시예들에 따른, SNR의 계산의 상세들을 도시하는 다잡음 신호도(600)이다. 다잡음 신호도(600)는 위에서 논의된 신호(202), 중간 임계치(204), 및 논리 레벨 하이(S1)를 포함한다. 다잡음 신호도(600)는 또한 중간 임계치(204)로부터의 차이 a에 설정된 제1 임계치(602) 및 중간 임계치(204)로부터의 차이 b에 설정된 제2 임계치(604)를 표시한다. 다잡음 신호도(600)는 또한 하기의 파라미터들을 정의한다:

, 이는 논리 레벨 하이 신호 레벨(S1)과 중간 임계치(204) 사이의 차이임;

, 이는 논리 레벨 하이 신호 레벨(S1)과 제1 임계치(602) 사이의 차이임; 및

, 이는 논리 레벨 하이 신호 레벨(S1)과 제2 임계치(604) 사이의 차이임.

이러한 파라미터들에 기초하여, 제1 임계치(602)에 대응하는 SNR이 하기로서 주어질 수 있다:

이어서 다음과 같이 된다:

제2 임계치(604)에 대응하는 SNR이 하기로서 주어질 수 있다:

이어서 다음과 같이 된다:

제1 임계치(602) 및 제2 임계치(604)에 대한 SNR 방정식들(SNR1 및 SNR2)을 결합하면 다음과 같이 된다:

.

결과적으로, 신호(202)의 SNR은 하기에 의해 주어질 수 있다:

.

SNR1 및 SNR2는 하기를 사용하여 BER1 및 BER2로부터 계산될 수 있으며:

,

여기서, erfc(x)는 하기에 의해 주어지는, 양 x의 상보 에러 함수이며:

,

여기서, erf(x)는 하기에 의해 주어지는, 양 x의 에러 함수이다:

.

결과적으로, 입력 신호 샘플 포인트 레벨이 수신 회로부에 의해 사용되는 수신 데이터 임계치(예를 들어, 중간 임계치(204))보다 더 큰 경우, 제1 임계치(602) BER(BER1) 및 제2 임계치(604) BER(BER2)가 신호(202)의 SNR을 계산하는 데 사용될 수 있다. 따라서, BER1 및 BER2는 제1 임계치(602)에서 신호로부터 취해진 데이터를 중간 임계치(204)에서 취해진 데이터와 비교함으로써 획득될 수 있다. 데이터가 동일한 경우, 비트 에러들이 없다. 데이터가 동일한 경우, 비트 에러가 있다. 이에 따라, BER1은 제1 임계치(602)에 기초하여 획득된 데이터를 중간 임계치(204)에 기초하여 획득된 데이터와 비교함으로써 획득될 수 있고, BER2는 제2 임계치(604)에 기초하여 획득된 데이터를 중간 임계치(204)에 기초하여 획득된 데이터와 비교함으로써 획득될 수 있다.

위에서 논의된 수학을 검사함으로써 알 수 있는 바와 같이, SNR을 결정하는 데 수반되는 계산들은 비교적 복잡할 수 있다. 결과적으로, 이러한 계산들을 실시간으로 수행하기보다는, 본 명세서에서의 실시예들은 동작 동안 수행되는 계산의 양을 감소시키기 위해 SNR에 대한 이전에 계산된 값들에 의존할 수 있다. 예를 들어, BER1 및 BER2의 다양한 값들에 상관되는 상이한 SNR들에 대응하는 데이터가 저장될 수 있다. 결과적으로, 일단 BER1 및 BER2가 결정되면, SNR을 직접 계산하기보다는 저장된 데이터에서 대응하는 SNR이 탐색될 수 있다(예를 들어, 룩업 테이블과 유사함). 아래의 도 7은 하나의 그러한 예를 예시한다.

도 7은 몇몇 실시예들에 따른, 상이한 SNR 값들을 상이한 임계치들에 대응하는 측정된 BER들의 다양한 값들에 상관시키는 플롯(700)이다. 플롯(700)의 수평 축은 제1 임계치에 대응하는 BER1에 관련되고, 플롯(700)의 수직 축은 제2 임계치에 대응하는 BER2에 관련된다. 플롯(700)은 SNR<12 dB 존(702), SNR>12 dB 존(704), SNR>14 dB 존(706), SNR>16 dB 존(708), SNR>18 dB 존(710), SNR>20 dB 존(712), SNR>20 dB 존(714), SNR>22 dB 존(716), 및 SNR>24 dB 존(718)을 포함하는 복수의 상이한 SNR 존들로 분리된다.

수신 신호의 SNR을 근사화하기 위해, 비교기의 임계치는 제1 값으로 설정될 수 있고, 제1 BER(BER1)이 측정될 수 있다. 비교기의 임계치는 제2 값으로 설정될 수 있고, 제2 BER(BER2)이 측정될 수 있다. 플롯(700)의 어느 SNR 존이 BER1과 BER2 사이의 교차점을 포함하는지를 식별함으로써 수신 신호의 SNR의 근사치가 추정될 수 있다. 예를 들어, BER1이 0.2이고 BER2가 0.1인 경우, SNR은 SNR>14 dB 존(706)에 속한다. 따라서 신호의 SNR이 14 dB와 16 dB 사이에 있다는 것이 결정될 수 있다.

도 8은 도 1의 네트워크 세그먼트(100)의 PHY(102)의 부분(800)의 블록도이다. 부분(800)은 SQI 회로부(828) 및 수신기 회로부(806)를 포함한다. SQI 회로부(828)는 유선 근거리 네트워크(예를 들어, 이더넷)의 공유 송신 매체(예를 들어, 도 1의 공유 송신 매체(106))로부터 수신된 수신 신호(202)의 SQI 정보(830)(예를 들어, SNR(824), BER(826))를 추정하도록 구성된다. 수신기 회로부(806)는 신호(202)를 처리하도록 구성된다. 몇몇 실시예들에서, 수신기 회로부(806)는 신호(202)의 처리 시에 비트 에러들을 최소화하기 위해 그의 임계치가 중간 임계치(예를 들어, 도 2의 중간 임계치(204))로 설정된 비교기(예를 들어, 1 비트 아날로그-디지털 변환기(ADC))를 포함한다.

PHY(102)가 본 명세서에 개시된 실시예들에 따라 신호(202)의 SNR을 결정하고 SQI 메트릭들을 보고할 수 있게 하기 위해, SQI 회로부(828)는 비교기(802) 및 비교기(802)의 임계치(820)를 제어하도록 구성된 임계치 회로부(808)를 포함한다. 몇몇 실시예들에서, 비교기(802)는 1 비트 ADC를 포함한다. 비교기(802)는 신호(202)를 수신하도록 배열된다. 임계치 회로부(808)는 (예를 들어, 비트 에러들의 확률을 증가시킴으로써) 비교기(802)의 출력의 BER을 신속하게 검출 가능한 레벨들로 증가시키기 위해 임계치(820)를 중간 임계치와는 상이하도록 제어하도록 구성된다.

SQI 회로부(828)는 비교기(802)의 출력에서 비트 에러를 검출하고 검출된 BER(818)을 SQI 검출 회로부(812)에 제공하도록 구성된 비트 에러 검출기(810)를 추가로 포함한다. SQI 검출 회로부(812)는 임계치(820)의 적어도 2개의 상이한 값에 대응하는 검출된 BER(818)을 사용하여 신호(202)의 SNR(824)을 결정하도록 구성된다.

몇몇 실시예들에서, SQI 검출 회로부(812)는 임계치(820)를 조정하도록 임계치 회로부(808)를 제어하도록 구성된다. 몇몇 실시예들에서, SQI 검출 회로부(812) 자체는 임계치(820)의 값들을 설정하고 이러한 값들을 임계치 회로부(808)에 제공하도록 구성된다. 그러한 실시예들에서, SQI 검출 회로부(812)는 SNR(824)을 결정하는 데 사용하기 위한 임계 값들을 갖는다(예를 들어, 도 6에 도시된 바와 같은, 임계치들(604, 602) 각각과 중간 임계치(204) 사이의 차이들인, b와 a 사이의 비율이 SNR(824)을 결정하는 데 사용될 수 있다). 몇몇 실시예들에서, 임계치 회로부(808) 자체는 임계치(820)의 값들을 설정하도록 구성된다. 그러한 실시예들에서, 임계치 회로부(808)는 임계치(820)의 값들을 SQI 검출 회로부(812)에 보고할 수 있다. 또한, SQI 검출 회로부(812)는 임계치 회로부(808)가 (예를 들어, 도 10의 방법(1000)에 따라) 필요에 따라 임계치(820)의 값들을 조정할 수 있게 하기 위해 검출된 BER들(818)을 다시 임계치 회로부(808)에 보고할 수 있다. 예를 들어, 임계치(820)가 실제 기간 안에 검출되기에 충분히 높도록 비교기(802)의 출력의 BER을 촉구하기에 불충분한 값으로 설정되는 경우, 임계치 회로부(808)는 (예를 들어, 도 10의 방법(1000)을 사용하여) 비트 에러의 확률을 증가시키기 위해 임계치(820)의 값과 중간 임계치 사이의 차이를 증가시킬 수 있거나 증가시키도록 제어될 수 있다.

몇몇 실시예들에서, SQI 회로부(828)는 신호(202)의 SNR을 검출하는 데 사용하기 위한 단일 비교기(802)를 포함할 수 있다. 그러한 실시예들에서, 임계치 회로부(808)는 상이한 시점들에서 임계치(820)를 제1 값 및 제2 값으로 조정하도록 구성될 수 있고, SQI 검출 회로부(812)는 이러한 상이한 시점들에서의 검출된 BER(818)의 2개의 값에 기초하여 SNR(824)을 결정할 수 있다.

몇몇 실시예들에서, SQI 회로부(828)는 신호(202)를 수신하도록 배열된 추가 비교기(804)를 포함할 수 있고, 임계치 회로부(808)는 비교기(802)에 대한 임계치(820)를 제1 값으로 조정하고 추가 비교기(804)에 대한 임계치(822)를 제2 값으로 조정하도록 구성될 수 있다. 그러한 실시예들에서, 비트 에러 검출기(810)는 적어도 부분적으로 동시에(예를 들어, 같은 때에) 비교기(802) 및 추가 비교기(804) 둘 모두의 출력들에서 비트 에러를 검출하고, 비교기(802) 및 비교기(804) 각각의 검출된 BER(818)을 SQI 검출 회로부(812)에 제공하도록 구성될 수 있다. 그러한 실시예들에서, SNR(824)은 단일 비교기(802)만이 별개의 기간들 동안 BER1 및 BER2를 검출하는 데 사용되는 실시예들에서보다 더 빠르게 결정될 수 있다.

몇몇 실시예들에서, SQI 검출 회로부(812)는 변환 데이터(816)가 저장된 데이터 저장 디바이스(814)를 포함할 수 있다. 변환 데이터(816)는 (비교기 임계치의 제1 값 및 제2 값에 대응하는) BER1 및 BER2의 다양한 값들에 상관된 상이한 SNR 값들에 대응하는 정보를 포함할 수 있다. 결과적으로, 일단 BER1 및 BER2가 결정되면, SNR을 직접 계산하기보다는 저장된 데이터에서 대응하는 SNR이 탐색될 수 있다(예를 들어, 룩업 테이블과 유사함). 다시 말해서, SQI 회로부(828)는 BER1 및 BER2에 근접한(예를 들어, 매칭되는) BER 쌍에 대응하는 복수의 SNR 값들 중 하나를 선택함으로써 신호(202)의 SNR을 결정하도록 구성된다. 비제한적인 예로서, 변환 데이터(816)는 도 7의 플롯(700)에 대응하는 데이터를 포함할 수 있다. 이러한 예에서, 8개의 상이한 레벨의 SNR이 사용될 수 있고, PHY(102)(도 1)에 의해 보고된 SQI 파라미터(예를 들어, SQI 정보(830))는 도 7에 예시된 8개의 SNR 레벨 중 하나일 수 있다.

몇몇 실시예들에서, SQI 검출 회로부(812)는 또한 PHY(102)에 의해 SQI 정보(830)로서 보고될 수 있는, 신호(202)의 BER(826)을 결정하도록 구성될 수 있다. 몇몇 실시예들에서, SQI 검출 회로부(812)는 SNR(824)에 기초하여 BER(826)을 결정하도록 구성될 수 있다. 비제한적인 예로서, SQI 검출 회로부(812)는 도 3과 관련하여 위에서 논의된 방정식들을 사용하여 SNR(824)에 기초하여 BER(826)을 계산하도록 구성될 수 있다. 또한 비제한적인 예로서, SQI 검출 회로부(812)는 상기 표 1의 것들과 같은, 복수의 SNR 값들에 복수의 BER 값들을 관련시키는 정보를 변환 데이터(816)에 저장하도록 구성될 수 있다. 이러한 예에서, SQI 검출 회로부(812)는 BER(826)을, 변환 데이터(816)에 저장된 바와 같은 SNR(824)에 대응하는 BER의 저장된 값들 중 하나인 것으로 추정할 수 있다. 다시 말해서, SQI 회로부(828)는 복수의 SNR 값들로부터 신호(202)의 결정된 SNR(824)에 근접한 SNR 값들 중 하나를 식별함으로써 신호의 BER을 결정하고 복수의 BER 값들로부터의 대응하는 BER을 신호의 BER(826)로서 선택하도록 구성될 수 있다. PHY(102)의 부분(800)은, 몇몇 실시예들에서, SQI 정보(830)를 공유 송신 매체(106)에 보고하도록 구성될 수 있다.

몇몇 실시예들에서, 부분(800)은 부분(800)의 동작들을 수행하도록 구성된 하나 이상의 프로세서를 포함한다. 몇몇 실시예들에서, 부분(800)의 일부 또는 전부는 하나 이상의 데이터 저장 디바이스에 의해 저장되고 처리 회로부(도 11의 컴퓨팅 디바이스(1100) 참조)에 의해 실행되는 소프트웨어 또는 펌웨어를 사용하여 구현될 수 있다. 몇몇 실시예들에서, 부분(800)의 일부 또는 전부는 조합 논리와 같은 전기 하드웨어 컴포넌트를 사용하여 구현될 수 있다. 비제한적인 예로서, 부분(800)의 일부 또는 전부는 필드 프로그래머블 게이트 어레이(FPGA), 프로그래머블 논리 제어기(PLC), 다른 논리 디바이스, 또는 이들의 조합을 사용하여 구현될 수 있다.

도 9는 몇몇 실시예들에 따른, 신호의 SNR을 추정하는 방법(900)을 예시하는 플로차트이다. 동작(902)에서, 방법(900)은 물리 계층 디바이스(예를 들어, 도 1의 PHY(102))의 비교기의 임계치를 제1 값으로 설정한다. 위에서 논의된 바와 같이, 임계치의 제1 값은 비교기의 출력의 BER을 신속하게 검출 가능한 레벨로 증가시키기 위해 중간 임계치(예를 들어, 도 2의 중간 임계치(204))와는 상이하다. 동작(904)에서, 방법(900)은 유선 근거리 네트워크(예를 들어, 이더넷 네트워크)의 통신 버스(예를 들어, 도 1의 공유 송신 매체(106))로부터 수신된 신호를 비교기에 인가한다. 동작(906)에서, 방법(900)은 동작(904)의 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정한다. 몇몇 실시예들에서, 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 것은 아래의 도 10의 방법(1000)을 포함한다.

동작(908)에서, 방법(900)은 비교기의 임계치를 제1 값과는 상이한 제2 값으로 설정한다. 동작(910)에서, 방법(900)은 신호를 비교기에 인가한다. 동작(912)에서, 방법(900)은 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정한다. 몇몇 실시예들에서, 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 것은, 임계치의 제2 값 및 제2 비트 에러 수에 대해, 도 10의 방법(1000)을 수행하는 것을 포함한다.

몇몇 실시예들에서, 비교기는 제1 비교기 및 제2 비교기를 포함한다. 몇몇 실시예들에서, 비교기는 단일 비교기를 포함한다. 몇몇 실시예들에서, 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 것은 제1 값에 설정된 제1 비교기의 제1 임계치를 갖는 제1 비교기의 제1 출력의 제1 비트 에러 수를 결정하는 것을 포함한다. 몇몇 실시예들에서, 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 것은 제2 값에 설정된 제2 비교기의 제2 임계치를 갖는 제2 비교기의 제2 출력의 제2 비트 에러 수를 결정하는 것을 포함한다. 몇몇 실시예들에서, 제1 비교기의 제1 출력의 제1 비트 에러 수를 결정하는 것은 제2 값에 설정된 제2 임계치를 갖는 제2 비교기의 제2 출력의 제2 비트 에러 수를 결정하는 것과 적어도 부분적으로 동시에 수행된다. 몇몇 실시예들에서, 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 것과 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 것은 적어도 부분적으로 동시에 수행된다. 몇몇 실시예들에서, 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 것과 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 것은 별개의 기간들에 걸쳐 수행된다.

동작(914)에서, 방법(900)은 제1 비트 에러 수 및 제2 비트 에러 수에 기초하여 신호의 SNR을 결정한다. 몇몇 실시예들에서, 제1 비트 에러 수에 기초하여 신호의 SNR을 결정하는 것은 결정된 SNR에 기초하여 신호의 비트 에러 레이트를 결정하는 것을 포함한다. 몇몇 실시예들에서, 결정된 SNR에 기초하여 신호의 비트 에러 레이트를 결정하는 것은 복수의 SNR에 대응하는 복수의 BER을 포함하는 변환 데이터를 저장하는 것 및 저장된 변환 데이터를 참조함으로써 신호의 BER을 결정하는 것을 포함한다. 몇몇 실시예들에서, SNR을 결정하는 것은 제1 비트 에러 수들과 제2 비트 에러 수들의 조합들에 대응하는 복수의 SNR을 포함하는 변환 데이터를 데이터 저장 디바이스에 저장하는 것 및 저장된 변환 데이터를 참조하여 제1 비트 에러 수 및 제2 비트 에러 수를 변환 데이터에 저장된 복수의 SNR로부터의 SNR에 매칭시키는 것을 포함한다.

도 10은 몇몇 실시예들에 따른, 비교기의 임계치를 값으로 설정하는 방법(1000)(예를 들어, 도 9의 동작(902) 및/또는 동작(908))을 예시하는 플로차트이다. 이러한 임계치 조정은 BER1을 획득하기 위한 제1 임계치 및 BER2를 획득하기 위한 제2 임계치 둘 모두에 적용되어, 이러한 임계치들이 합리적인 범위들 내의 BER들을 야기하는 것을 보장할 수 있다. 예를 들어, 안정적인 비트 에러 카운트들을 보장하기 위해 BER들에 대해 최대(즉, 도 10의 제2 미리 결정된 값) 및 최소(즉, 도 10의 제1 미리 결정된 값) 제한들이 설정된다. BER은 안정적이지 않을 것이고, 임계치가 카운팅된 비트 에러 수가 너무 작음(예를 들어, 검출 기간 동안 0 내지 2 비트 에러)을 야기하는 경우 허용 가능하지 않을 수 있다. 또한, 임계치가 카운팅된 비트 에러 수가 너무 큼을 야기하는 경우(예를 들어, 임계치 레벨이 신호보다 더 크거나 그와 동일한 경우), 비트 에러 레이트를 정확하게 결정하기에 너무 많은 비트 에러들이 있을 수 있다. 따라서, 몇몇 실시예들에서, 비트 에러 카운트들에 대한 최소 제한에 대응하는 제1 미리 결정된 값은 검출 기간 동안 2 비트 에러로 설정될 수 있다. 비트 에러 카운트들에 대한 최대 제한에 대응하는 제2 미리 결정된 값은 신호의 크기에 설정되는 임계치에 대응하는 비트 에러 카운트로 설정될 수 있다. 개시된 실시예들의 상이한 구현들의 상세들에 따라 제1 미리 결정된 값 및 제2 미리 결정된 값에 대한 다른 설계상의 선택들이 이루어질 수 있다는 점에 유의해야 한다.

판정(1002)에서, 방법(1000)은 결정된 비트 에러 수가 미리 결정된 임계 값들(예를 들어, 제1 미리 결정된 값과 제2 미리 결정된 값) 사이에 있는지를 결정한다. 동작(1004)에서, 방법(1000)은 결정된 비트 에러 수가 제1 미리 결정된 임계 값보다 작은 경우 임계치의 값을 더 높도록 조정한다. 동작(1006)에서, 방법(1000)은 결정된 비트 에러 수가 제2 미리 결정된 임계 값보다 큰 경우 임계치의 값을 더 낮도록 조정한다. 제1 및 제2 미리 결정된 임계 값들은 비트 에러들의 실제 검출 레벨들에 대응하는 레벨들로 설정될 수 있다. 예를 들어, 1 밀리초(1ms) 내에 비교기의 출력의 BER을 검출하는 것이 요구되는 경우, 1 밀리초 내의 다수의 예상된 비트 에러들에 대응하는 적절한 임계 값들이 선택될 수 있다. BER이 너무 낮은 경우, 실제 기간 안에 비트 에러 수를 결정하는 데 비트 에러들 사이에서 너무 오랜 시간이 걸릴 수 있다. BER이 너무 높은 경우, 비교기의 출력은 BER들을 정확하게 결정하기에 너무 많은 비트 에러들을 가질 수 있다.

동작(1008)에서, 방법(1000)은 동작(1004) 또는 동작(1006) 디지털 신호의 조정된 임계 값을 비교기에 적용하는 동안 측정된 교체 값으로 비트 에러 수를 대체한다. 방법(1000)은 판정(1002)으로 되돌아가고, 결정된 제1 비트 에러 수가 미리 결정된 임계 값들보다 더 작거나 더 크지 않을 때까지 반복하며, 그 때의 경우에 방법(1000)은 종료한다(1010).

도 11은 몇몇 실시예들에서 사용될 수 있는 컴퓨팅 디바이스(1100)의 블록도이다. 컴퓨팅 디바이스(1100)는 하나 이상의 데이터 저장 디바이스(1104)(때때로 본 명세서에서 "저장소"(1104)로 지칭됨)에 동작 가능하게 결합된 하나 이상의 프로세서(1102)(때때로 본 명세서에서 "프로세서"(1102)로 지칭됨)를 포함한다. 저장소(1104)는 그에 저장된 컴퓨터-판독 가능 명령어들을 포함한다. 컴퓨터-판독 가능 명령어들은 프로세서들(1102)에게 본 명세서에 개시된 실시예들의 동작들을 수행하라고 명령하도록 구성된다. 예를 들어, 컴퓨터-판독 가능 명령어들은 프로세서(1102)에게 도 9의 방법(900) 및/또는 도 10의 방법(1000)의 적어도 일부 또는 전체를 수행하라고 명령하도록 구성될 수 있다. 다른 예로서, 컴퓨터-판독 가능 명령어들은 프로세서(1102)에게 PHY(102)(도 1)의 부분(800)(도 8)에 대해 논의된 동작들의 적어도 일부 또는 전체를 수행하라고 명령하도록 구성될 수 있다. 특정한 비제한적인 예로서, 컴퓨터-판독 가능 명령어들은 프로세서(1102)에게 SQI 검출 회로부(812), 임계치 회로부(808), 비트 에러 검출기(810), 비교기(802), 비교기(804), 수신기 회로부(806), 본 명세서에 논의된 다른 디바이스들, 또는 이들의 조합들(도 8 참조)에 대해 논의된 동작들의 적어도 일부 또는 전체를 수행하라고 명령하도록 구성될 수 있다.

본 개시에서 사용된 바와 같이, 용어 "모듈" 또는 "컴포넌트"는 모듈 또는 컴포넌트의 액션을 수행하도록 구성된 특정 하드웨어 구현 및/또는 컴퓨팅 시스템의 범용 하드웨어(예를 들어, 컴퓨터-판독 가능 매체, 처리 디바이스 등)에 저장되고/되거나 그에 의해 실행될 수 있는 소프트웨어 객체 또는 소프트웨어 루틴을 지칭할 수 있다. 몇몇 실시예들에서, 본 개시에 설명된 상이한 컴포넌트들, 모듈들, 엔진들, 및 서비스들은 컴퓨팅 시스템 상에서 실행되는 객체들 또는 프로세스들로서(예를 들어, 개별 스레드들로서) 구현될 수 있다. 본 개시에 설명된 시스템 및 방법들 중 일부가 일반적으로 (범용 하드웨어에 저장되고/되거나 그에 의해 실행되는) 소프트웨어로 구현되는 것으로 설명되지만, 특정 하드웨어 구현 또는 소프트웨어와 특정 하드웨어 구현의 조합이 또한 가능하고 고려된다.

본 개시에서 사용된 바와 같이, 복수의 요소들과 관련한 용어 "조합"은 모든 요소들의 조합, 또는 요소들 중 일부의 요소들의 다양한 상이한 하위조합들 중 임의의 것을 포함할 수 있다. 예를 들어, 문구 "A, B, C, D, 또는 이들의 조합들"은 A, B, C, 또는 D 중 임의의 하나; A, B, C, 및 D 각각의 조합; 및 A, B, C, 또는 D의 임의의 하위조합, 예컨대 A, B, 및 C; A, B, 및 D; A, C, 및 D; B, C, 및 D; A 및 B; A 및 C; A 및 D; B 및 C; B 및 D; 또는 C 및 D를 지칭할 수 있다.

본 개시에서 그리고 특히 첨부된 청구항(예컨대, 첨부된 청구항의 본문)에서 사용되는 용어는 일반적으로 "개방형" 용어로서 의도된다(예컨대, 용어 "포함하는"은 "~를 포함하지만, 이로 제한되지 않는"으로 해석되어야 하고, 용어 "갖는"은 "적어도 ~를 갖는"으로 해석되어야 하고, 용어 "포함하다"는 "~를 포함하지만, 이로 제한되지 않는다"로 해석되어야 하는 등등이다).

또한, 도입된 청구항 열거의 특정 수가 의도되는 경우, 그러한 의도는 그 청구항에 명시적으로 열거될 것이며, 그러한 열거의 부재 시에 그러한 의도는 존재하지 않는다. 예를 들어, 이해를 돕기 위해, 하기의 첨부된 청구항들은 청구항 열거를 도입하기 위해 도입 문구 "적어도 하나" 및 "하나 이상"의 사용을 포함할 수 있다. 그러나, 그러한 문구의 사용은 부정관사("a" 또는 "an")에 의한 청구항 열거의 도입이 그러한 도입된 청구항 열거를 포함하는 임의의 특정 청구항을, 동일 청구항이 도입 문구 "하나 이상" 또는 "적어도 하나" 및 "a" 또는 "an"과 같은 부정관사를 포함하는 경우에도, 하나의 그러한 열거만을 포함하는 실시예로 제한한다는 것을 암시하는 것으로 해석되지 않아야 하며(예컨대, "a" 및/또는 "an"은 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 함); 이는 청구항 열거를 도입하는 데 사용되는 정관사의 사용에 대해 적용된다.

또한, 도입된 청구항 열거의 특정 수가 명시적으로 열거될지라도, 당업자는 그러한 열거가 적어도 열거된 수를 의미하는 것으로 해석되어야 한다는 것을 인식할 것이다(예컨대, 다른 수식어가 없는, "2개의 열거"의 꾸밈이 없는 열거는 적어도 2개의 열거 또는 2개 이상의 열거를 의미한다). 더욱이, "A, B 및 C 중 적어도 하나 등" 또는 "A, B 및 C 중 하나 이상 등"과 유사한 규약이 사용되는 그러한 경우에, 일반적으로 그러한 구성은 A 단독, B 단독, C 단독, A 및 B 함께, A 및 C 함께, B 및 C 함께, 또는 A, B 및 C 함께 등을 포함하는 것으로 의도된다.

또한, 설명에서든, 청구항에서든, 또는 도면에서든, 2개 이상의 대안적인 용어를 제시하는 임의의 이접 단어 또는 문구는 용어들 중 하나, 용어들 중 어느 하나, 또는 둘 모두의 용어를 포함하는 가능성을 고려하는 것으로 이해되어야 한다. 예를 들어, 문구 "A 또는 B"는 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해되어야 한다.

예들

예시적인 실시예들의 총망라하는 것이 아닌, 비제한적인 목록이 뒤따른다. 아래에 열거된 예시적인 실시예들 각각은 아래에 열거된 예시적인 실시예들 및 위에서 논의된 실시예들 중 다른 것들 모두와 조합 가능한 것으로 개별적으로 표시되지 않는다. 그러나, 이들 예시적인 실시예는, 실시예들이 조합 가능하지 않다는 것이 당업자에게 명백하지 않는 한, 모든 다른 예시적인 실시예들 및 위에서 논의된 실시예들과 조합 가능한 것으로 의도된다.

예 1: 물리 계층 디바이스로서, 신호를 임계치와 비교하도록 구성된 비교기 - 신호는 유선 근거리 네트워크의 공유 송신 매체로부터 수신됨 -; 및 신호 품질 표시자(SQI) 회로부 - SQI 회로부는 임계치를 조정하여 복수의 상이한 임계치들에 대응하는 비교기의 출력의 비트 에러 레이트들을 획득하고; 비트 에러 레이트들에 기초하여 신호의 신호 대 잡음비(SNR)를 결정하도록 구성됨 - 를 포함하는, 물리 계층 디바이스.

예 2: SQI 회로부는 제1 기간 동안 임계치를 제1 값으로 조정하고 비교기의 출력의 제1 비트 에러 레이트를 획득하고; 제2 기간 동안 임계치를 제2 값으로 조정하고 비교기의 출력의 제2 비트 에러 레이트를 획득하고; 제1 비트 에러 레이트 및 제2 비트 에러 레이트에 기초하여 신호의 SNR을 결정하도록 구성되는, 예 1의 물리 계층 디바이스.

예 3: 신호를 추가 임계치와 비교하도록 구성된 추가 비교기를 추가로 포함하며, SQI 회로부는 기간 동안 임계치를 제1 값으로 조정하고 비교기의 출력의 제1 비트 에러 레이트를 획득하고; 기간 동안 추가 임계치를 제2 값으로 조정하고 추가 비교기의 출력의 제2 비트 에러 레이트를 획득하고; 제1 비트 에러 레이트 및 제2 비트 에러 레이트에 기초하여 신호의 SNR을 결정하도록 구성되는, 예 1의 물리 계층 디바이스.

예 4: 통신 버스로부터 수신된 신호를 처리하도록 구성된 수신 회로부를 추가로 포함하는, 예 1 내지 예 3 중 어느 한 예에 따른 물리 계층 디바이스.

예 5: 수신 회로부는 신호를 중간 임계치 레벨과 비교하도록 구성된 수신 비교기를 포함하며, 중간 임계치 레벨은 신호의 논리 레벨 하이와 논리 레벨 로우 사이의 중간에 있는, 예 4의 물리 계층 디바이스.

예 6: SQI 회로부는 신호의 SNR에 기초하여 신호의 비트 에러 레이트(BER)를 결정하도록 추가로 구성되는, 예 1 내지 예 5 중 어느 한 예에 따른 물리 계층 디바이스.

예 7: 저장된 변환 데이터를 포함하는 데이터 저장 디바이스를 추가로 포함하며, 변환 데이터는 복수의 SNR 값들 및 복수의 SNR 값들에 대응하는 복수의 BER 값들을 포함하고, SQI 회로부는 복수의 SNR 값들로부터 신호의 결정된 SNR에 근접한 SNR 값들 중 하나를 식별함으로써 신호의 BER을 결정하고, 복수의 BER 값들로부터의 대응하는 BER을 신호의 BER로서 선택하도록 구성되는, 예 6의 물리 계층 디바이스.

예 8: 저장된 변환 데이터를 포함하는 데이터 저장 디바이스를 추가로 포함하며, 변환 데이터는 복수의 SNR 값들 및 복수의 SNR 값들에 대응하는 비트 에러 레이트(BER) 값들의 복수의 쌍들을 포함하고, SQI 회로부는 제1 비트 에러 레이트 및 제2 비트 에러 레이트에 근접한 BER 쌍에 대응하는 복수의 SNR 값들 중 하나를 선택함으로써 신호의 SNR을 결정하도록 구성되는, 예 1 내지 예 7 중 어느 한 예에 따른 물리 계층 디바이스.

예 9: 물리 계층 디바이스는 신호의 SNR을 포함하는 SQI 정보를 공유 송신 매체를 통해 유선 근거리 네트워크에 보고하도록 구성되는, 예 1 내지 예 8 중 어느 한 예에 따른 물리 계층 디바이스.

예 10: 신호의 신호 대 잡음비(SNR)를 추정하는 방법으로서, 물리 계층 디바이스의 비교기의 임계치를 제1 값으로 설정하는 단계; 신호를 비교기에 인가하는 단계 - 신호는 유선 근거리 네트워크의 통신 버스로부터 수신되고, 통신 버스는 공유 송신 매체를 포함함 -; 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계; 비교기의 임계치를 제1 값과는 상이한 제2 값으로 설정하는 단계; 신호를 비교기에 인가하는 단계; 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 단계; 및 제1 비트 에러 수 및 제2 비트 에러 수에 기초하여 신호의 SNR을 결정하는 단계를 포함하는, 방법.

예 11: 결정된 SNR에 기초하여 신호의 비트 에러 레이트를 결정하는 단계를 추가로 포함하는, 예 10의 방법.

예 12: 복수의 SNR들에 대응하는 복수의 비트 에러 레이트들을 포함하는 변환 데이터를 저장하는 단계를 추가로 포함하며, 신호의 비트 에러 레이트를 결정하는 단계는 저장된 변환 데이터를 참조하는 단계를 포함하는, 예 11의 방법.

예 13: 제1 비트 에러 수들과 제2 비트 에러 수들의 조합들에 대응하는 복수의 SNR들을 포함하는 변환 데이터를 데이터 저장 디바이스에 저장하는 단계를 추가로 포함하며, SNR을 결정하는 단계는 저장된 변환 데이터를 참조하여 제1 비트 에러 수 및 제2 비트 에러 수를 변환 데이터에 저장된 복수의 SNR들로부터의 SNR에 상관시키는 단계를 포함하는, 예 10 내지 예 12 중 어느 한 예에 따른 방법.

예 14: 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계는 결정된 제1 비트 에러 수가 제1 미리 결정된 임계 값보다 작은 경우 임계치의 제1 값을 더 높도록 조정하는 단계; 결정된 제1 비트 에러 수가 제2 미리 결정된 임계 값보다 큰 경우 임계치의 제1 값을 더 낮도록 조정하는 단계; 및 조정된 임계치로 설정된 비교기에 신호를 인가하는 동안 측정된 교체 값으로 제1 비트 에러 수를 대체하는 단계를 포함하는, 예 10 내지 예 13 중 어느 한 예에 따른 방법.

예 15: 비교기는 제1 비교기 및 제2 비교기를 포함하고; 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계는 제1 값에 설정된 제1 비교기의 제1 임계치를 갖는 제1 비교기의 제1 출력의 제1 비트 에러 수를 결정하는 단계를 포함하고; 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 단계는 제2 값에 설정된 제2 비교기의 제2 임계치를 갖는 제2 비교기의 제2 출력의 제2 비트 에러 수를 결정하는 단계를 포함하는, 예 10 내지 예 14 중 어느 한 예에 따른 방법.

예 16: 제1 비교기의 제1 출력의 제1 비트 에러 수를 결정하는 단계는 제2 값에 설정된 제2 임계치를 갖는 제2 비교기의 제2 출력의 제2 비트 에러 수를 결정하는 단계와 적어도 부분적으로 동시에 수행되는, 예 15의 방법.

예 17: 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계와 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 단계는 적어도 부분적으로 동시에 수행되는, 예 10 내지 예 16 중 어느 한 예에 따른 방법.

예 18: 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하는 단계와 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하는 단계는 별개의 기간들에 걸쳐 수행되는, 예 10 내지 예 15 중 어느 한 예에 따른 방법.

예 19: 물리 계층 디바이스로서, 하나 이상의 프로세서들; 및 컴퓨터-판독 가능 명령어들이 저장된 하나 이상의 데이터 저장 디바이스들을 포함하며, 컴퓨터-판독 가능 명령어들은 하나 이상의 프로세서들에게 신호가 물리 계층 디바이스의 비교기에 인가되는 동안 비교기의 임계치를 제1 값으로 설정하고 - 신호는 유선 근거리 네트워크의 통신 버스로부터 수신되고, 제1 값은 신호의 논리 전압 레벨들 사이의 중간에 있는 중간 임계 값과는 상이하고, 통신 버스는 공유 송신 매체를 포함함 -; 제1 값에 설정된 임계치를 갖는 비교기의 출력의 제1 비트 에러 수를 결정하고; 신호가 비교기에 인가되는 동안 비교기의 임계치를 제2 값으로 설정하고 - 제2 값은 제1 값 및 중간 임계 값과는 상이함 -; 제2 값에 설정된 임계치를 갖는 비교기의 출력의 제2 비트 에러 수를 결정하고; 제1 비트 에러 수 및 제2 비트 에러 수에 기초하여 신호의 신호 대 잡음비(SNR)를 결정하라고 명령하도록 구성되는, 물리 계층 디바이스.

예 20: 하나 이상의 프로세서들 및 하나 이상의 데이터 저장 디바이스들을 수용하는 반도체 칩 패키지를 추가로 포함하는, 예 19의 물리 계층 디바이스.

예 21: 컴퓨터-판독 가능 명령어들은 하나 이상의 프로세서들에게 신호의 SNR에 기초하여 신호의 비트 에러 레이트(BER)를 결정하라고 명령하도록 추가로 구성되는, 예 19 및 예 20 중 어느 한 예에 따른 물리 계층 디바이스.

예 22: 10. SQI 회로부는 CSMA/CD(Carrier Sense Multiple Access with Collision Detection) 모드 또는 물리 계층 충돌 회피 모드 중 하나에서 신호의 SNR을 결정하도록 구성되는, 예 1 내지 예 9 중 어느 한 예에 따른 물리 계층 디바이스.

예 23: SQI 회로부는 복수의 상이한 전송기들로부터 수신된 신호들의 SNR들을 결정하도록 구성되는, 예 1 내지 예 9 및 예 22 중 어느 한 예에 따른 물리 계층 디바이스.

예 24: SQI 회로부는 신호가 미리 결정된 특정 전송기로부터 수신되었다고 결정되는 경우 신호의 SNR을 결정하도록 구성되는, 예 1 내지 예 9와 예 22 및 예 23 중 어느 한 예에 따른 물리 계층 디바이스.

결론

본 개시가 소정의 예시된 실시예들과 관련하여 본 명세서에서 설명되었지만, 이 분야의 통상의 기술자는 본 발명이 그런 식으로 제한되지 않는다는 것을 인지 및 인식할 것이다. 오히려, 예시되고 설명된 실시예들에 대한 많은 추가, 삭제 및 수정이 그의 법적 등가물과 함께 이하에서 청구되는 바와 같은 본 발명의 범위로부터 벗어남이 없이 이루어질 수 있다. 또한, 하나의 실시예로부터의 특징들은 본 발명자에 의해 고려되는 바와 같은 본 발명의 범위 내에 여전히 포함되면서 다른 실시예의 특징들과 조합될 수 있다.

Claims

물리 계층 디바이스로서,
신호를 임계치와 비교하도록 구성된 비교기 - 상기 신호는 유선 근거리 네트워크의 공유 송신 매체로부터 수신됨 -; 및
신호 품질 표시자(SQI) 회로부 - 상기 SQI 회로부는,
상기 임계치를 조정하여 복수의 상이한 임계치들에 대응하는 상기 비교기의 출력의 비트 에러 레이트들을 획득하고,
상기 비트 에러 레이트들에 기초하여 상기 신호의 신호 대 잡음비(SNR)를 결정하도록 구성됨 - 를 포함하는, 물리 계층 디바이스.
제1항에 있어서, 상기 SQI 회로부는,
제1 기간 동안 상기 임계치를 제1 값으로 조정하고 상기 비교기의 상기 출력의 제1 비트 에러 레이트를 획득하고,
제2 기간 동안 상기 임계치를 제2 값으로 조정하고 상기 비교기의 상기 출력의 제2 비트 에러 레이트를 획득하고,
상기 제1 비트 에러 레이트 및 상기 제2 비트 에러 레이트에 기초하여 상기 신호의 상기 SNR을 결정하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 신호를 추가 임계치와 비교하도록 구성된 추가 비교기를 추가로 포함하며, 상기 SQI 회로부는,
기간 동안 상기 임계치를 제1 값으로 조정하고 상기 비교기의 상기 출력의 제1 비트 에러 레이트를 획득하고,
상기 기간 동안 상기 추가 임계치를 제2 값으로 조정하고 상기 추가 비교기의 출력의 제2 비트 에러 레이트를 획득하고,
상기 제1 비트 에러 레이트 및 상기 제2 비트 에러 레이트에 기초하여 상기 신호의 상기 SNR을 결정하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 공유 송신 매체로부터 수신된 상기 신호를 처리하도록 구성된 수신 회로부를 추가로 포함하는, 물리 계층 디바이스.
제4항에 있어서, 상기 수신 회로부는 상기 신호를 중간 임계치 레벨과 비교하도록 구성된 수신 비교기를 포함하며, 상기 중간 임계치 레벨은 상기 신호의 논리 레벨 하이와 논리 레벨 로우 사이의 중간에 있는, 물리 계층 디바이스.
제1항에 있어서, 상기 SQI 회로부는 상기 신호의 상기 SNR에 기초하여 상기 신호의 비트 에러 레이트(BER)를 결정하도록 추가로 구성되는, 물리 계층 디바이스.
제6항에 있어서, 저장된 변환 데이터를 포함하는 데이터 저장 디바이스를 추가로 포함하며, 상기 변환 데이터는 복수의 SNR 값들 및 상기 복수의 SNR 값들에 대응하는 복수의 BER 값들을 포함하고, 상기 SQI 회로부는 상기 복수의 SNR 값들로부터 상기 신호의 상기 결정된 SNR에 근접한 상기 SNR 값들 중 하나를 식별함으로써 상기 신호의 상기 BER을 결정하고, 상기 복수의 BER 값들로부터의 대응하는 BER을 상기 신호의 상기 BER로서 선택하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 저장된 변환 데이터를 포함하는 데이터 저장 디바이스를 추가로 포함하며, 상기 변환 데이터는 복수의 SNR 값들 및 상기 복수의 SNR 값들에 대응하는 비트 에러 레이트(BER) 값들의 복수의 쌍들을 포함하고, 상기 SQI 회로부는 제1 비트 에러 레이트 및 제2 비트 에러 레이트에 근접한 BER 쌍에 대응하는 상기 복수의 SNR 값들 중 하나를 선택함으로써 상기 신호의 상기 SNR을 결정하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 물리 계층 디바이스는 상기 신호의 상기 SNR을 포함하는 SQI 정보를 상기 공유 송신 매체를 통해 상기 유선 근거리 네트워크에 보고하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 SQI 회로부는 CSMA/CD(Carrier Sense Multiple Access with Collision Detection) 모드 또는 물리 계층 충돌 회피 모드 중 하나에서 상기 신호의 상기 SNR을 결정하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 SQI 회로부는 복수의 상이한 전송기들로부터 수신된 신호들의 SNR들을 결정하도록 구성되는, 물리 계층 디바이스.
제1항에 있어서, 상기 SQI 회로부는 상기 신호가 미리 결정된 특정 전송기로부터 수신되었다고 결정되는 경우 상기 신호의 상기 SNR을 결정하도록 구성되는, 물리 계층 디바이스.
신호의 신호 대 잡음비(SNR)를 추정하는 방법으로서,
물리 계층 디바이스의 비교기의 임계치를 제1 값으로 설정하는 단계;
신호를 상기 비교기에 인가하는 단계 - 상기 신호는 유선 근거리 네트워크의 통신 버스로부터 수신되고, 상기 통신 버스는 공유 송신 매체를 포함함 -;
상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 출력의 제1 비트 에러 수를 결정하는 단계;
상기 비교기의 상기 임계치를 상기 제1 값과는 상이한 제2 값으로 설정하는 단계;
상기 신호를 상기 비교기에 인가하는 단계;
상기 제2 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 제2 비트 에러 수를 결정하는 단계; 및
상기 제1 비트 에러 수 및 상기 제2 비트 에러 수에 기초하여 상기 신호의 SNR을 결정하는 단계를 포함하는, 방법.
제13항에 있어서, 상기 결정된 SNR에 기초하여 상기 신호의 비트 에러 레이트를 결정하는 단계를 추가로 포함하는, 방법.
제14항에 있어서, 복수의 SNR들에 대응하는 복수의 비트 에러 레이트들을 포함하는 변환 데이터를 저장하는 단계를 추가로 포함하며, 상기 신호의 비트 에러 레이트를 결정하는 단계는 상기 저장된 변환 데이터를 참조하는 단계를 포함하는, 방법.
제13항에 있어서, 제1 비트 에러 수들과 제2 비트 에러 수들의 조합들에 대응하는 복수의 SNR들을 포함하는 변환 데이터를 데이터 저장 디바이스에 저장하는 단계를 추가로 포함하며, SNR을 결정하는 단계는 상기 저장된 변환 데이터를 참조하여 상기 제1 비트 에러 수 및 상기 제2 비트 에러 수를 상기 변환 데이터에 저장된 상기 복수의 SNR들로부터의 SNR에 상관시키는 단계를 포함하는, 방법.
제13항에 있어서, 상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제1 비트 에러 수를 결정하는 단계는,
상기 결정된 제1 비트 에러 수가 제1 미리 결정된 임계 값보다 작은 경우 상기 임계치의 상기 제1 값을 더 높도록 조정하는 단계,
상기 결정된 제1 비트 에러 수가 제2 미리 결정된 임계 값보다 큰 경우 상기 임계치의 상기 제1 값을 더 낮도록 조정하는 단계, 및
상기 조정된 제1 값으로 설정된 상기 임계치를 갖는 상기 비교기에 상기 신호를 인가하는 동안 측정된 교체 값으로 상기 제1 비트 에러 수를 대체하는 단계를 포함하는, 방법.
제13항에 있어서,
상기 비교기는 제1 비교기 및 제2 비교기를 포함하고,
상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제1 비트 에러 수를 결정하는 단계는 상기 제1 값에 설정된 상기 제1 비교기의 제1 임계치를 갖는 상기 제1 비교기의 제1 출력의 상기 제1 비트 에러 수를 결정하는 단계를 포함하고,
상기 제2 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제2 비트 에러 수를 결정하는 단계는 상기 제2 값에 설정된 상기 제2 비교기의 제2 임계치를 갖는 상기 제2 비교기의 제2 출력의 상기 제2 비트 에러 수를 결정하는 단계를 포함하는, 방법.
제18항에 있어서, 상기 제1 비교기의 상기 제1 출력의 상기 제1 비트 에러 수를 결정하는 단계는 상기 제2 값에 설정된 상기 제2 임계치를 갖는 상기 제2 비교기의 상기 제2 출력의 상기 제2 비트 에러 수를 결정하는 단계와 적어도 부분적으로 동시에 수행되는, 방법.
제13항에 있어서, 상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제1 비트 에러 수를 결정하는 단계와 상기 제2 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제2 비트 에러 수를 결정하는 단계는 적어도 부분적으로 동시에 수행되는, 방법.
제13항에 있어서, 상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제1 비트 에러 수를 결정하는 단계와 상기 제2 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 상기 제2 비트 에러 수를 결정하는 단계는 별개의 기간들에 걸쳐 수행되는, 방법.
물리 계층 디바이스로서,
하나 이상의 프로세서들; 및
컴퓨터-판독 가능 명령어들이 저장된 하나 이상의 데이터 저장 디바이스들을 포함하며, 상기 컴퓨터-판독 가능 명령어들은 상기 하나 이상의 프로세서들에게,
신호가 물리 계층 디바이스의 비교기에 인가되는 동안 상기 비교기의 임계치를 제1 값으로 설정하고 - 상기 신호는 유선 근거리 네트워크의 통신 버스로부터 수신되고, 상기 제1 값은 상기 신호의 논리 전압 레벨들 사이의 중간에 있는 중간 임계 값과는 상이하고, 상기 통신 버스는 공유 송신 매체를 포함함 -,
상기 제1 값에 설정된 상기 임계치를 갖는 상기 비교기의 출력의 제1 비트 에러 수를 결정하고,
상기 신호가 상기 비교기에 인가되는 동안 상기 비교기의 상기 임계치를 제2 값으로 설정하고 - 상기 제2 값은 상기 제1 값 및 상기 중간 임계 값과는 상이함 -,
상기 제2 값에 설정된 상기 임계치를 갖는 상기 비교기의 상기 출력의 제2 비트 에러 수를 결정하고,
상기 제1 비트 에러 수 및 상기 제2 비트 에러 수에 기초하여 상기 신호의 신호 대 잡음비(SNR)를 결정하라고 명령하도록 구성되는, 물리 계층 디바이스.
제22항에 있어서, 상기 하나 이상의 프로세서들 및 상기 하나 이상의 데이터 저장 디바이스들을 수용하는 반도체 칩 패키지를 추가로 포함하는, 물리 계층 디바이스.
제22항에 있어서, 상기 컴퓨터-판독 가능 명령어들은 상기 하나 이상의 프로세서들에게 상기 신호의 상기 SNR에 기초하여 상기 신호의 비트 에러 레이트(BER)를 결정하라고 명령하도록 추가로 구성되는, 물리 계층 디바이스.