KR20220043544A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20220043544A
KR20220043544A KR1020200127074A KR20200127074A KR20220043544A KR 20220043544 A KR20220043544 A KR 20220043544A KR 1020200127074 A KR1020200127074 A KR 1020200127074A KR 20200127074 A KR20200127074 A KR 20200127074A KR 20220043544 A KR20220043544 A KR 20220043544A
Authority
KR
South Korea
Prior art keywords
disposed
wiring
power supply
display area
supply wiring
Prior art date
Application number
KR1020200127074A
Other languages
English (en)
Inventor
전효영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200127074A priority Critical patent/KR20220043544A/ko
Priority to US17/489,374 priority patent/US11861099B2/en
Publication of KR20220043544A publication Critical patent/KR20220043544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • H01L27/3276—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3218—
    • H01L27/323—
    • H01L27/3262—
    • H01L51/5206—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 발광 표시 장치는 표시 영역 및 표시 영역 외측에 배치되고, 전원 배선부를 갖는 비표시 영역을 포함하는 기판, 전원 배선부에 배치된 제1 전원 공급 배선, 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선, 및 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함할 수 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY APPARATUS}
본 발명은 발광 표시 장치에 관한 것으로서, 보다 상세하게는 휘도 균일도가 개선된 발광 표시 장치에 관한 것이다.
발광 표시 장치는 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암비(contrast ratio: CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
발광 표시 장치는 자체 발광형 표시 장치로서, 전자(electron) 주입을 위한 캐소드와 정공(hole) 주입을 위한 애노드로부터 각각 전자와 정공을 발광부 내부로 주입시켜, 주입된 전자와 정공이 결합한 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발광하는 발광 소자를 이용한 표시 장치이다.
발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(Top Emission) 방식, 하부 발광(Bottom Emission) 방식 및 양면 발광(Dual Emission) 방식 등이 있다. 구동 방식에 따라서는 수동 매트릭스형(Passive Matrix)과 능동 매트릭스형(Active Matrix) 등으로 나누어질 수 있다.
표시 장치에서는 비표시 영역에 배치된 전원 공급 배선으로부터 표시 영역으로 연장된 전원 배선을 통해 고전위 전압이 복수의 화소에 공급된다. 다만, 표시 장치가 고해상도가 됨에 따라 전원 배선이 차지하는 공간이 감소하여 전원 배선의 폭이 감소하는 문제가 있다. 또한, 표시 장치의 대형화에 따라 전원 배선의 길이가 증가하게 된다.
또한, 표시 장치가 고해상도가 됨에 따라, 펜타일(pentile) 구조의 화소 배열 방식이 도입되었다. 다만, 펜타일 구조의 화소 배열에서는 표시 영역 내에 추가 배선 설계 시, 기존의 전원 배선 및 애노드를 회피하여 추가 배선을 설계함에 따라, 추가 배선의 길이가 증가하여 추가 배선의 저항이 증가하는 문제점이 있었다. 또한, 전원 배선과 애노드 및 추가 배선 사이의 공정 마진(margin)이 남지 않게 되어, 추가 배선을 설계할 수 없는 영역이 존재한다는 문제점이 있었다.
한편, 본 발명의 발명자들은 터치 스크린을 포함하는 유기 발광 표시 장치에서 터치부의 비표시 영역에 배선을 설계할 수 있는 공간이 있음을 인지하였다. 이에, 본 명세서의 발명자들은 발광 표시 장치의 고전위 전압에 의한 전압 강하 및 전압 강하에 따른 휘도 불균일의 문제점을 해결하기 위한 새로운 구조의 발광 표시 장치를 발명하였다.
본 명세서에서 해결하고자 하는 과제는 배선을 터치부의 전원 배선부에 배치하여, 고전위 전압의 전압 강하를 최소화하는 발광 표시 장치를 제공하는 것이다.
본 명세서가 해결하고자 하는 다른 과제는 표시 영역에서의 휘도 균일도가 개선된 발광 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 발광 표시 장치는 표시 영역 및 표시 영역 외측에 배치되고, 전원 배선부를 갖는 비표시 영역을 포함하는 기판, 전원 배선부에 배치된 제1 전원 공급 배선, 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선, 및 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함할 수 있다.
본 명세서의 다른 실시예에 따른 발광 표시 장치는 표시 영역 및 표시 영역 외측에 배치되는 전원 배선부를 포함하는 기판, 표시 영역에 배치되고, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 박막 트랜지스터 상에 배치되는 터치부, 전원 배선부에 배치된 제1 전원 공급 배선, 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선, 및 제2 전원 공급 배선 상에 배치되며, 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서는 터치부의 빈 영역에 전원 배선과 연결되는 추가 배선을 배치하여 발광 표시 장치의 전압 강하를 저감할 수 있다.
본 명세서는 복수의 화소 전체에 균일한 고전위 전압을 공급함으로써, 발광 표시 장치의 휘도 균일도를 향상할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 일 실시예에 따른 발광 표시 장치의 평면도이다.
도 2는 도 1의 A 영역에 대한 확대도이다.
도 3은 본 명세서의 일 실시예에 따른 발광 표시 장치의 확대 평면도이다.
도 4는 도 3의 IV-IV'에 따른 발광 표시 장치의 단면도이다.
도 5 및 도 6은 본 명세서의 다른 실시예에 따른 발광 표시 장치의 확대도이다.
도 7은 본 명세서의 다른 실시예에 따른 발광 표시 장치의 단면도이다.
도 8은 실험예의 발광 표시 장치에서의 전압 강하 및 휘도 균일도를 나타낸 도면이다.
도 9는 본 명세서의 실시예에 따른 발광 표시 장치에서의 전압 강하 및 휘도 균일도를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예에 따른 발광 표시 장치의 평면도이다. 도 2는 도 1의 A 영역에 대한 확대도이다. 도 1 및 도 2에서는 설명의 편의를 위해 발광 표시 장치(100)의 다양한 구성 요소 중 기판(110), 화소(PX), 전원 배선부(VDD), 전원 배선(VDDL) 및 패드부(PAD)만을 도시하였다.
기판(110)은 발광 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판(110)이다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(polyimide; PI)로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.
기판(110)은 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다.
표시 영역(AA)은 발광 표시 장치(100)에서 영상이 표시되는 영역으로서, 표시 영역(AA)에서는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치될 수 있다. 예를 들어, 표시 소자는 애노드(121), 발광층(122), 및 캐소드(123)를 포함하는 발광 소자(120)로 구성될 수 있다. 다만, 이에 제한되지 않고, 표시 소자는 액정 표시 소자일 수도 있다. 또한, 표시 소자를 구동하기 위한 박막 트랜지스터(150), 커패시터, 및 배선 등과 같은 다양한 구동 소자가 표시 영역(AA)에 배치될 수 있다. 표시 영역(AA)에 대한 보다 상세한 설명은 도 4를 참조하여 후술한다.
표시 영역(AA)에는 복수의 화소(PX)가 배치된다. 복수의 화소(PX)는 빛을 발광하는 최소 단위로, 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있다. 또한, 복수의 화소(PX)는 백색 화소를 더 포함할 수도 있다. 도 2를 참조하면, 복수의 화소(PX)는 전원 배선(VDDL)과 연결된다. 도 2에 도시하지는 않았지만, 표시 영역(AA)의 복수의 화소(PX) 각각은 게이트 배선 및 데이터 배선과 연결될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소(PX)를 구동하기 위한 다양한 구성요소들이 배치될 수 있다.
비표시 영역(NA)은 전원 배선 영역(VLA)을 포함할 수 있다. 전원 배선 영역(VLA)은 발광 소자(120)에 전원을 공급하기 위한 배선이 배치되는 영역일 수 있다. 전원 배선 영역(VLA)은 표시 영역(AA)의 일 측에 인접하게 배치될 수 있다. 즉, 전원 배선 영역(VLA)은 연성 인쇄 회로 기판(FPCB)가 본딩되는 패드부(PAD)와 표시 영역(AA) 사이에 배치되어, 연성 인쇄 회로 기판(FPCB)로부터의 전원을 표시 영역(AA)의 발광 소자(120)로 전달하는 전원 배선들이 배치되는 영역일 수 있다. 도 2에서는 설명의 편의를 위해 다양한 전원 배선 중 고전위 전압을 공급하기 위한 전원 배선부(VDD)만을 도시하였으나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 비표시 영역(NA)의 일부인 전원 배선 영역(VLA)에는 전원 배선부(VDD)가 배치된다. 전원 배선부(VDD)는 표시 영역(AA)의 상단에 인접하도록 배치된다. 전원 배선부(VDD)는 표시 영역(AA)의 각각의 화소(PX)에 고전위 전압을 공급하기 위한 배선으로, 복수의 전원 배선(VDDL) 각각과 연결된다. 전원 배선부(VDD)는 하나 이상의 전원 공급 배선으로 구성될 수 있다. 전원 배선부(VDD)를 구성하는 전원 공급 배선들에 대해서는 도 4를 참조하여 후술한다.
전원 배선부(VDD)는 표시 영역(AA)에 배치된 게이트 배선이 연장된 방향과 동일한 방향으로 연장될 수 있다. 도 2에 도시하지는 않았지만, 전원 배선부(VDD)는 비표시 영역(NA)에서 연결 배선을 통해 연결될 수 있다. 이때, 연결 배선은 전원 배선부(VDD)는 폭이 작을 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 전원 배선부(VDD)는 복수의 전원 배선(VDDL)과 연결된다. 복수의 전원 배선(VDDL)은 표시 영역(AA)에 배치되며 복수의 화소(PX)에 고전위 전압을 공급할 수 있다. 복수의 전원 배선(VDDL) 각각은 전원 배선부(VDD)와 연결된다. 이에, 복수의 전원 배선(VDDL) 각각은 전원 배선부(VDD)로부터 동시에 동일한 고전위 전압을 인가받을 수 있다.
도 3은 본 명세서의 실시예에 따른 표시 장치의 확대 평면도이다. 도 3에서는 발광 소자(120)의 구성 중 애노드(121)만을 도시하였다.
도 3을 참조하면, 복수의 서브 화소(SP)는 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(120)가 배치된다. 복수의 서브 화소(SP)는 서로 다른 색상의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 예를 들어, 제1 서브 화소(SP1)는 청색 서브 화소이고, 제2 서브 화소(SP2)는 녹색 서브 화소이며, 제3 서브 화소(SP3)는 적색 서브 화소일 수 있다.
복수의 서브 화소는 펜타일(Pentile) 구조로 배치될 수 있다. 구체적으로, 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)는 동일한 열 또는 동일한 행에서 교대로 배치될 수 있다. 예를 들어, 동일한 열에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치되고, 동일한 행에서 제1 서브 화소(SP1)와 제3 서브 화소(SP3)는 교대로 배치될 수 있다.
복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와 서로 다른 열 및 서로 다른 행에 배치된다. 예를 들어, 하나의 행에서 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 행에 이웃한 행에 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 하나의 열에 복수의 제2 서브 화소(SP2)가 배치되고, 하나의 열에 이웃한 열에서 복수의 제1 서브 화소(SP1)와 복수의 제3 서브 화소(SP3)가 교대로 배치될 수 있다. 복수의 제1 서브 화소(SP1)와 제2 서브 화소(SP2)는 대각선 방향으로 마주하고, 복수의 제3 서브 화소(SP3)와 제2 서브 화소(SP2) 또한 대각선 방향으로 마주할 수 있다. 따라서, 복수의 서브 화소(SP)는 격자 형상으로 배치될 수 있다.
다만, 도 3에서는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)가 동일 열 및 동일 행에 배치되고, 복수의 제2 서브 화소(SP2)는 복수의 제1 서브 화소(SP1) 및 복수의 제3 서브 화소(SP3)와는 다른 열 및 다른 행에 배치된 것으로 도시하였으나, 복수의 서브 화소(SP)의 배치는 이에 제한되지 않는다.
또한, 본 명세서에서는 복수의 서브 화소(SP)가 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
도 4는 도 1의 III-III'에 따른 표시 장치의 단면도이다. 도 4를 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 제1 오버 코팅층(115), 제2 오버 코팅층(116), 뱅크(117), 구동 트랜지스터(TR) 발광 소자(120), 봉지부(130), 터치부(140), 및 전원 배선부(VDD)를 포함한다.
도 4를 참조하면, 기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110)의 표시 영역(AA) 및 비표시 영역(NA) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
버퍼층(111) 상에 구동 트랜지스터(TR)가 배치된다. 구동 트랜지스터(TR)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
버퍼층(111) 상에 액티브층(ACT)이 배치된다. 액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(GE) 상에 층간 절연층(113)이 배치된다. 층간 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 층간 절연층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
표시 영역(AA)에서 층간 절연층(113) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
표시 영역(AA) 및 비표시 영역(NA)에서 소스 전극(SE) 및 드레인 전극(DE) 상에 패시베이션층(114)이 배치된다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
패시베이션층(114) 상에 제1 오버 코팅층(115)이 배치된다. 제1 오버 코팅층(115)은 기판(110)의 상부를 평탄화하는 절연층이다. 제1 오버 코팅층(115)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
표시 영역(AA)에서 제1 오버 코팅층(115) 상에 중간 전극(118)이 배치된다. 중간 전극(118)은 드레인 전극(DE)과 컨택홀(contact hole)을 통해 전기적으로 연결될 수 있다. 중간 전극(118)는 소스 전극(SE) 또는 드레인 전극(DE) 중 어느 하나와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
표시 영역(AA)에서 중간 전극(118) 상에 제2 오버 코팅층(116)이 배치된다. 제2 오버 코팅층(116)은 중간 전극(118)의 상부를 평탄화할 수 있다. 제2 오버 코팅층(116)은 제1 오버 코팅층(115)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 3 및 도 4를 함께 참조하면, 표시 영역(AA)의 제2 오버 코팅층(116) 상에서 복수의 서브 화소(SP) 각각에 복수의 발광 소자(120)가 배치된다. 발광 소자(120)는 애노드(121), 유기층(122), 및 캐소드(123)를 포함한다.
제2 오버 코팅층(116) 상에 애노드(121)가 배치된다. 애노드(121)는 화소 회로의 트랜지스터, 예를 들어, 구동 트랜지스터(TR)와 전기적으로 연결되어, 구동 전류를 공급받을 수 있다. 애노드(121)는 유기층(122)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(121)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 유기층(122)으로부터 발광된 광이 애노드(121)에 반사되어 상부 방향, 즉, 캐소드(123) 측을 향하도록, 애노드(121)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(121)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 명세서의 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.
애노드(121) 및 제2 오버 코팅층(116) 상에 뱅크(117)가 배치된다. 뱅크(116)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다. 뱅크(117)는 애노드(121)의 일부를 노출시키는 개구부를 포함한다. 뱅크(117)는 애노드(121)의 엣지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(117)는 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
애노드(121) 및 뱅크(117) 상에 유기층(122)이 배치된다. 발광층은 특정 색상의 광을 발광하기 위한 유기층(122)으로, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에 서로 다른 발광층이 배치될 수도 있고, 복수의 서브 화소(SP) 전체에 동일한 발광층이 배치될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치된 경우, 제1 서브 화소(SP1)에 청색 발광층이 배치되고, 제2 서브 화소(SP2)에 녹색 발광층이 배치되며, 제3 서브 화소(SP3)에는 적색 발광층이 배치될 수 있다.
그리고 복수의 서브 화소(SP)의 발광층은 서로 연결되어 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있고, 예를 들어, 복수의 서브 화소(SP) 전체에 발광층이 배치되고, 발광층으로부터의 광은 별도의 광변환층, 컬러 필터 등을 통해 다양한 색상의 광으로 변환될 수도 있다.
유기층(122) 상에 캐소드(123)가 배치된다. 캐소드(123)는 유기층(122)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(123)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(123)는 서로 연결되어 일체로 이루어질 수 있다. 캐소드(123)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(123)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호를 공급받을 수 있다.
도 3을 참조하면, 봉지부(130)는 발광 소자(120) 상에 배치된다. 예를 들면, 봉지부(130)는 발광 소자(120)를 덮도록 캐소드(123) 상에 배치된다. 봉지부(130)는 발광 표시 장치(100) 외부로부터 침투하는 수분 등으로부터 발광 소자(120)를 보호한다. 봉지부(130)는 제1 봉지층(131), 이물 커버층(132), 및 제2 봉지층(133)을 포함한다.
제1 봉지층(131)은 캐소드(123) 상에 배치되어 수분이나 산소의 침투를 억제할 수 있다. 제1 봉지층(131)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
이물 커버층(132)은 제1 봉지층(131) 상에 배치되어 표면을 평탄화한다. 또한 이물 커버층(132)은 제조 공정 상 발생할 수 있는 이물 또는 파티클을 커버할 수 있다. 이물 커버층(132)은 유기물, 예를 들어, 실리콘옥시카본(SiOxCz), 아크릴 또는 에폭시 계열의 레진(Resin) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 봉지층(133)은 이물 커버층(132) 상에 배치된다. 제2 봉지층(133)은 이물 커버층(132)의 상면 및 측면, 뱅크(117)의 측면 및 제2 오버 코팅층(116)의 측면을 덮도록 배치될 수 있다. 제2 봉지층(133)은 제1 봉지층(131)과 같이 수분이나 산소의 침투를 억제할 수 있다. 제2 봉지층(133)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy), 실리콘 산화물(SiOx) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제2 봉지층(133)은 제1 봉지층(131)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.
비표시 영역(NA)의 패시베이션층(114) 상에는 제1 전원 공급 배선(VDD1)이 배치된다. 제1 전원 공급 배선(VDD1)은 구동 트랜지스터(TR)와 전기적으로 연결된다. 이에, 제1 전원 공급 배선(VDD1)은 구동 트랜지스터(TR)가 작동할 수 있는 전압을 공급한다. 제1 전원 공급 배선(VDD1)은 드레인 전극(DE)과 동일 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
비표시 영역(NA)의 제1 오버 코팅층(115) 상에 제2 전원 공급 배선(VDD2)이 배치된다. 제2 전원 공급 배선(VDD2)은 제1 전원 공급 배선(VDD1)의 상부에서 컨택홀을 통해 제1 전원 공급 배선(VDD1)과 전기적으로 병렬 연결될 수 있다. 제2 전원 공급 배선(VDD2)은 중간 전극(118)과 동일 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 4를 참조하면, 표시 영역(AA)의 제2 봉지층(133), 비표시 영역(NA)의 제1 오버 코팅층(115) 및 제2 전원 공급 배선(VDD2) 상에 터치부(140)가 배치된다. 터치부(140)는 제1 무기 절연층(141), 제1 터치부(144), 제2 무기 절연층(142), 제2 터치부(145) 및 유기 절연층(143)을 포함할 수 있다.
표시 영역(AA)의 제2 봉지층(133), 비표시 영역(NA)의 제1 오버 코팅층(115) 및 제2 전원 공급 배선(VDD2) 상에 제1 무기 절연층(141)이 배치된다. 제1 무기 절연층(141)은 표시 영역(AA)에서 제2 봉지층(133)의 상면 및 측면과 접하고, 비표시 영역(NA)에서 제1 오버 코팅층(115) 및 제2 전원 공급 배선(VDD2)을 덮도록 배치될 수 있다. 제1 무기 절연층(141)은 무기물로 이루어질 수 있다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 무기 절연층(141) 상에 제1 터치부(144)가 배치된다. 제1 터치부(144)는 제1 무기 절연층(141) 상에서, 표시 영역(AA)에 배치된다. 제1 터치부(144)는 서로 이격되어 X축 방향으로 배치되는 복수의 패턴 및 Y축 방향으로 배치되는 복수의 패턴을 포함할 수 있다. 제1 터치부(144)는 터치부(140)를 구동하기 위한 터치 구동 신호를 공급한다. 또한, 제1 터치부(144)는 터치부(140)에서 감지한 터치 정보를 구동 IC로 전달할 수 있다. 제1 터치부(144)는 메쉬 형태로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제1 터치부(144)는 구동 트랜지스터(TR)의 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 터치부(144) 및 제1 무기 절연층(141) 상에 제2 무기 절연층(142)이 배치된다. 제2 무기 절연층(142)은 인접하게 배치된 제1 터치부(144)의 단락을 방지할 수 있다. 제2 무기 절연층(142)은 무기물로 이루어질 수 있다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 무기 절연층(142) 상에 제2 터치부(145)가 배치된다. 제2 터치부(145)는 서로 이격된 X축 방향으로 배치되는 복수의 패턴을 서로 연결하거나, Y축 방향으로 배치되는 복수의 패턴을 서로 연결할 수 있다. X축 방향으로 배치되는 복수의 패턴 및 Y축 방향으로 배치되는 복수의 패턴인 제1 터치부(144)가 동일 평면 상에 배치됨에 따라, X축 방향으로 배치되는 복수의 패턴 및 Y축 방향으로 배치되는 복수의 패턴이 서로 교차하는 부분에서 X축 방향으로 배치되는 복수의 패턴 또는 Y축 방향으로 배치되는 복수의 패턴은 서로 이격되어 분리될 수 있다. 이에, 제2 터치부(145)는 서로 이격된 X축 방향으로 배치되는 복수의 패턴을 서로 연결하거나, Y축 방향으로 배치되는 복수의 패턴을 서로 연결할 수 있다.
제1 무기 절연층(141), 제2 터치부(145) 및 제2 무기 절연층(142) 상에 유기 절연층(143)이 배치된다. 유기 절연층(143)은 제2 터치부(145)의 상부를 평탄화할 수 있고, 유기 절연층(143) 하부의 구성들을 보호할 수 있다. 유기 절연층(143)은 에폭시(Epoxy) 계열 또는 아크릴(Acryl) 계열의 폴리머가 사용될 수 있으나, 이에 제한되지 않는다.
한편, 터치부(140) 상에 편광판이 더 배치될 수 있다. 편광판은 터치부(140) 상에 배치되어, 표시 장치(100)로 입사하는 외부 광의 반사를 저감할 수 있다. 또한, 터치부(140) 상에는 다양한 광학 필름이나 보호 필름 등이 더 배치될 수도 있다.
본 명세서의 실시예에 따른 발광 표시 장치(100)에서는 전원 배선부(VDD)를 포함하는 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)을 사용하여 전압 강하 현상을 저감할 수 있다. 예를 들어, 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)은 비표시 영역(NA)의 전원 배선 영역(VLA)에 배치되어, 컨택홀을 통해 전기적으로 병렬 연결될 수 있다. 이에, 전원 배선부(VDD)가 복수의 전원 배선(VDDL)에 고전위 전압을 보다 안정적으로 공급함에 따라, 복수의 전원 배선(VDDL)의 전압 강하 현상을 저감할 수 있고, 발광 표시 장치(100)의 휘도 균일도를 향상시킬 수 있다.
도 5 및 도 6은 본 명세서의 다른 실시예에 따른 발광 표시 장치의 확대도이다. 도 7은 본 명세서의 다른 실시예에 따른 발광 표시 장치의 단면도이다. 도 5 내지 도 7의 발광 표시 장치(200)는 도 1 내지 도 4의 발광 표시 장치(100)와 비교하여 전원 배선부(VDD) 및 터치부(240)만이 상이할 뿐 다른 구성요소들은 실질적으로 동일하므로, 중복 설명은 생략한다. 도 5는 전원 배선부(VDD)의 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)를 설명하기 위한 도면이며, 도 6은 전원 배선부(VDD)의 제3 전원 공급 배선(VDD3)을 설명하기 위한 도면이다. 설명의 편의를 위해, 도 5 및 도 6에서는 전원 배선부(VDD) 이외의 구성요소에 대해서는 개략적으로 도시하거나 도시를 생략하였다.
도 5를 참조하면, 전원 배선부(VDD)의 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)은 비표시 영역(NA)의 일부인 전원 배선 영역(VLA)에 배치된다. 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)은 표시 영역(AA)의 상단에 인접하도록 배치된다. 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)은 표시 영역(AA)의 각각의 화소(PX)에 고전위 전압을 공급하기 위한 배선으로, 복수의 전원 배선(VDDL) 각각과 연결된다.
제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)은 패드부(PAD)와 연결된 직접 연결된 제1 부분, 복수의 전원 배선(VDDL)과 직접 연결된 제2 부분 및 제1 부분과 제2 부분을 연결하는 제3 부분을 포함할 수 있다. 제1 부분은 도 5에 도시된 바와 같이 패드부(PAD)에 직접 연결된 복수의 가지 형상의 부분 및 복수의 가지 형상의 부분이 연결된 직선 형상의 부분을 포함할 수 있다. 제2 부분은 도 5에 도시된 바와 같이 직선 형상일 수 있다. 또한, 제3 부분은 복수의 배선 형태로 제1 부분과 제2 부분을 연결할 수 있다. 다만, 제1 부분, 제2 부분 및 제3 부분의 형상은 이에 제한되는 것은 아니다.
도 6을 참조하면, 전원 배선부(VDD)의 제3 전원 공급 배선(VDD3)은 비표시 영역(NA)의 일부인 전원 배선 영역(VLA)에 배치된다. 제3 전원 공급 배선(VDD3)은 표시 영역(AA)의 상단에 인접하도록 배치된다.
제3 전원 공급 배선(VDD3)은 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)의 제1 부분과 중첩하도록 배치될 수 있다. 또한, 제3 전원 공급 배선(VDD3)은 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)의 제1 부분과 동일 형상을 가질 수 있다.
제3 전원 공급 배선(VDD3)은 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)과 전기적으로 병렬 연결될 수 있다. 이에 대한 보다 상세한 설명을 위해 도 7을 참조하면, 제1 무기 절연층(141) 상에 제3 전원 공급 배선(VDD3)이 배치된다. 제3 전원 공급 배선(VDD3)은 제1 무기 절연층(141) 상에서 비표시 영역(NA)에 배치된다. 제3 전원 공급 배선(VDD3)은 컨택홀을 통해 제2 전원 공급 배선(VDD2)과 전기적으로 연결될 수 있다. 이에, 제3 전원 공급 배선(VDD3)은 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)과 전기적으로 병렬 연결될 수 있다. 제3 전원 공급 배선(VDD3)은 제1 터치부(144)와 동일 층 상에 동일 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제3 전원 공급 배선(VDD3)의 두께는 발광 소자(120)의 애노드(121)의 두께보다 두꺼울 수 있다. 애노드는 상대적으로 얇은 두께로 형성되므로, 제3 전원 공급 배선(VDD3)을 애노드(121)와 동일 물질로 동일한 두께로 형성하는 경우, 전원 배선부(VDD)의 총 저항을 감소시키기에 효과가 미비할 수 있다. 이에, 본 명세서의 다른 실시예에 따른 발광 표시 장치(200)에서는 제3 전원 공급 배선(VDD3)의 두께를 발광 소자(120)의 애노드(121)의 두께보다 두껍게 형성하여, 전원 배선부(VDD)의 총 저항을 효과적으로 저감할 수 있다.
터치부(140)의 제2 무기 절연층(242)은 제1 터치부(144), 제1 무기 절연층(141), 및 제3 전원 공급 배선(VDD3) 상에 배치된다. 제2 무기 절연층(242)은 인접하게 배치된 제1 터치부(144)의 단락을 방지할 수 있다. 또한, 제2 무기 절연층(242)은 제3 전원 공급 배선(VDD3)을 덮도록 배치될 수 있다. 제2 무기 절연층(242)은 무기물로 이루어질 수 있다. 예를 들어, 제2 무기 절연층(242)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
이하에서는 본 명세서의 다른 실시예에 따른 발광 표시 장치(200)의 효과를 보다 상세하게 설명하기 위해 도 8 및 도 9를 함께 참조한다.
도 8은 실험예의 발광 표시 장치에서의 전압 강하 및 휘도 균일도를 나타낸 도면이고, 도 9는 본 명세서의 실시예에 따른 발광 표시 장치에서의 전압 강하 및 휘도 균일도를 나타낸 도면이다.
먼저, 도 8 및 하기 [표 1]을 참조하면, 실험예의 발광 표시 장치에서는 전압 강하(IR Drop) 현상이 각각 상단부(Top; ①)에서 0.021V, 중심부(Middle; ②)에서 0.042V 및 하단부(Bottom; ③)에서 0.048V 발생하는 것을 확인할 수 있다. 또한, 실험예의 발광 표시 장치에서는 휘도 균일도(Uniformity)가 95.4%인 것을 확인할 수 있다.
IR Drop (V) Uniformity
Top(①) 0.021 95.4%
Middle(②) 0.042
Bottom(③) 0.048
그러나, 도 9 및 하기 [표 2]를 참조하면, 본 명세서의 다른 실시예에 따른 발광 표시 장치(200)에서는 전압 강하 현상이 각각 상단부(Top; ①)에서 0.020V, 중심부(Middle; ②)에서 0.040V 및 하단부(Bottom; ③)에서 0.041V 발생하는 것을 확인할 수 있다. 또한, 휘도 균일도가 97.7%인 것을 확인할 수 있다. 예를 들면, 본 명세서의 다른 실시예에 따른 발광 표시 장치(200)는 실험예의 유기 발광 표시 장치와 비교하여, 전압 강하 현상이 저감되고, 휘도 균일도가 약 2% 상승하는 것을 확인할 수 있다.
IR Drop (V) Uniformity
Top(①) 0.020 97.7%
Middle(②) 0.040
Bottom(③) 0.044
실험예의 발광 표시 장치에서는 2스택 또는 3스택 구조의 전원 배선부를 구성하는 배선이 표시 영역에 추가로 배치된다. 이때, 배선은 발광 소자의 애노드 전극과 동일한 공정에서 형성될 수 있다. 다만, 배선은 상대적으로 얇은 두께로 형성됨에 따라, 전원 배선부의 총 저항을 저감시키기에 효과가 미비하다는 문제점이 있다.
또한, 표시 장치가 고해상도로 됨에 따라, 펜타일 구조의 화소 배열 방식이 도입되었다. 다만, 펜타일 구조의 화소 배열에서는 표시 영역 내에 추가 배선 설계 시, 전원 배선 및 애노드를 회피하여 배선을 설계함에 따라, 배선의 길이가 증가할 수 있고, 이에, 배선의 저항이 증가하는 문제점이 있었다. 또한, 전원 배선과 애노드 및 배선 사이의 공정 마진이 없게 되어, 배선을 설계할 수 없는 영역이 존재한다는 문제점이 있었다.
이에, 본 명세서의 다른 실시예에 따른 발광 표시 장치(200)에서는 터치부(240)의 비표시 영역(NA)의 전원 배선 영역(VLA)에서 배선을 설계할 수 있는 공간을 활용하여, 발광 표시 장치(200)의 전압 강하 현상을 저감하였다. 예를 들면, 전원 배선부(VDD)에 터치부(240)의 제1 터치부(144)와 동일한 물질로 이루어지는 제3 전원 공급 배선(VDD3)을 배치하여, 발광 표시 장치(100)의 전압 강하 현상을 저감할 수 있다. 예를 들어, 제3 전원 공급 배선(VDD3)은 터치부(140)의 비표시 영역(NA)에 배치되어, 컨택홀을 통해 제1 전원 공급 배선(VDD1) 및 제2 전원 공급 배선(VDD2)과 전기적으로 병렬 연결될 수 있다. 이에, 전원 배선부(VDD)가 복수의 전원 배선(VDDL)에 고전위 전압을 보다 안정적으로 공급함에 따라, 복수의 전원 배선(VDDL)의 전압 강하 현상을 저감할 수 있다. 따라서, 전원 배선부(VDD)에 제3 전원 공급 배선(VDD3)을 배치하여, 복수의 전원 배선(VDDL)의 전압 강하 현상을 저감하고, 이에, 발광 표시 장치(100)의 휘도 균일도를 향상시킬 수 있다.
본 명세서의 실시예들에 따른 발광 표시 장치는 다음과 같이 설명될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치는 표시 영역 및 표시 영역 외측에 배치되고, 전원 배선부를 갖는 비표시 영역을 포함하는 기판, 전원 배선부에 배치된 제1 전원 공급 배선, 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선, 및 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함할 수 있다.
본 명세서의 다른 특징에 따르면, 발광 표시 장치는 표시 영역에 배치된 박막 트랜지스터, 및 박막 트랜지스터 상에서 표시 영역 및 비표시 영역과 중첩하도록 배치된 터치부를 더 포함하고, 터치부는, 제1 무기 절연층, 제1 무기 절연층 상에 배치된 제1 터치부, 제1 터치부 상에 배치된 제2 무기 절연층, 및 제2 무기 절연층 상에 배치된 제2 터치부를 포함하고, 배선은 비표시 영역에 배치된 제1 무기 절연층 상에 배치될 수 있다.
본 명세서의 다른 특징에 따르면, 배선은 전원 배선부에 배치될 수 있다.
본 명세서의 다른 특징에 따르면, 박막 트랜지스터는 소스 전극 및 드레인 전극을 포함하고, 제1 터치부 및 제2 터치부는 소스 전극 및 드레인 전극과 동일 물질로 이루어질 수 있다.
본 명세서의 다른 특징에 따르면, 제2 무기 절연층은 배선을 덮도록 배치될 수 있다.
본 명세서의 다른 특징에 따르면, 박막 트랜지스터는 소스 전극 및 드레인 전극을 포함하고, 제1 전원 공급 배선 및 제2 전원 공급 배선은 소스 전극 및 드레인 전극과 동일 물질로 이루어질 수 있다.
본 명세서의 다른 특징에 따르면, 박막 트랜지스터 상에 배치되는 애노드를 포함하고, 배선의 두께는 애노드의 두께보다 두꺼울 수 있다.
본 명세서의 다른 특징에 따르면, 발광 표시 장치는 표시 영역에 배치되는 복수의 서브 화소를 더 포함하고, 복수의 서브 화소는 펜타일(pentile) 구조로 배치될 수 있다.
본 명세서의 다른 실시예에 따른 발광 표시 장치는 표시 영역 및 표시 영역 외측에 배치되는 전원 배선부를 포함하는 기판, 표시 영역에 배치되고, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 박막 트랜지스터 상에 배치되는 터치부, 전원 배선부에 배치된 제1 전원 공급 배선, 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선, 및 제2 전원 공급 배선 상에 배치되며, 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함할 수 있다.
본 명세서의 다른 특징에 따르면, 터치부는, 제1 무기 절연층, 제1 무기 절연층 상에 배치된 제1 터치부, 제1 터치부 상에 배치된 제2 무기 절연층, 및 제2 무기 절연층 상에 배치된 제2 터치부를 포함하고, 배선은 제1 터치부와 동일 층 상에 동일 물질로 이루어질 수 있다.
본 명세서의 다른 특징에 따르면, 제1 전원 공급 배선 및 제2 전원 공급 배선은 소스 전극 및 드레인 전극과 동일 물질로 이루어질 수 있다.
본 명세서의 다른 특징에 따르면, 박막 트랜지스터 상에 배치되는 애노드를 포함하고, 배선의 두께는 애노드의 두께보다 두꺼울 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 발광 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 제1 오버 코팅층
116: 제2 오버 코팅층
117: 뱅크
119: 중간 전극
120: 발광 소자
121: 애노드
122: 유기층
123: 캐소드
130: 봉지부
131: 제1 봉지층
132: 이물 커버층
133: 제2 봉지층
140, 240: 터치부
141: 제1 무기 절연층
142, 242: 제2 무기 절연층
143: 유기 절연층
144: 제1 터치부
145: 제2 터치부
SP: 서브 화소
AA: 표시 영역
NA: 비표시 영역
VLA: 전원 배선 영역
TF: 구동 트랜지스터
CH: 컨택홀
VDD: 전원 배선부
VDD1: 제1 전원 공급 배선
VDD2: 제2 전원 공급 배선
VDD3: 제3 전원 공급 배선
VDDL: 전원 배선
PAD: 패드부

Claims (12)

  1. 표시 영역, 및 상기 표시 영역 외측에 배치되고, 전원 배선부를 갖는 비표시 영역을 포함하는 기판;
    상기 전원 배선부에 배치된 제1 전원 공급 배선;
    상기 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선; 및
    상기 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함하는, 발광 표시 장치.
  2. 제1항에 있어서,
    상기 표시 영역에 배치된 박막 트랜지스터; 및
    상기 박막 트랜지스터 상에서 상기 표시 영역 및 상기 비표시 영역과 중첩하도록 배치된 터치부를 더 포함하고,
    상기 터치부는,
    제1 무기 절연층;
    상기 제1 무기 절연층 상에 배치된 제1 터치부;
    상기 제1 터치부 상에 배치된 제2 무기 절연층; 및
    상기 제2 무기 절연층 상에 배치된 제2 터치부를 포함하고,
    상기 배선은 상기 비표시 영역에 배치된 상기 제1 무기 절연층 상에 배치되는, 발광 표시 장치.
  3. 제2항에 있어서,
    상기 배선은 상기 전원 배선부에 배치되는, 발광 표시 장치.
  4. 제2항에 있어서,
    상기 박막 트랜지스터는 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 터치부 및 상기 제2 터치부는 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 이루어지는, 발광 표시 장치.
  5. 제2항에 있어서,
    상기 제2 무기 절연층은 상기 배선을 덮도록 배치되는, 발광 표시 장치.
  6. 제2항에 있어서,
    상기 박막 트랜지스터는 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 전원 공급 배선 및 상기 제2 전원 공급 배선은 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 이루어지는, 발광 표시 장치.
  7. 제2항에 있어서,
    상기 박막 트랜지스터 상에 배치되는 애노드를 포함하고,
    상기 배선의 두께는 상기 애노드의 두께보다 두꺼운, 발광 표시 장치.
  8. 제1항에 있어서,
    상기 표시 영역에 배치되는 복수의 서브 화소를 더 포함하고,
    상기 복수의 서브 화소는 펜타일(pentile) 구조로 배치되는, 발광 표시 장치.
  9. 표시 영역 및 상기 표시 영역 외측에 배치되는 전원 배선부를 포함하는 기판;
    상기 표시 영역에 배치되고, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치되는 터치부;
    상기 전원 배선부에 배치된 제1 전원 공급 배선;
    상기 제1 전원 공급 배선 상에 배치된 제2 전원 공급 배선; 및
    상기 제2 전원 공급 배선 상에 배치되며, 상기 제2 전원 공급 배선과 전기적으로 연결된 배선을 포함하는, 발광 표시 장치.
  10. 제9항에 있어서,
    상기 터치부는,
    제1 무기 절연층;
    상기 제1 무기 절연층 상에 배치된 제1 터치부;
    상기 제1 터치부 상에 배치된 제2 무기 절연층; 및
    상기 제2 무기 절연층 상에 배치된 제2 터치부를 포함하고,
    상기 배선은 상기 제1 터치부와 동일 층 상에 동일 물질로 이루어지는, 발광 표시 장치.
  11. 제9항에 있어서,
    상기 제1 전원 공급 배선 및 상기 제2 전원 공급 배선은 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 이루어지는, 발광 표시 장치.
  12. 제9항에 있어서,
    상기 박막 트랜지스터 상에 배치되는 애노드를 포함하고,
    상기 배선의 두께는 상기 애노드의 두께보다 두꺼운, 발광 표시 장치.
KR1020200127074A 2020-09-29 2020-09-29 발광 표시 장치 KR20220043544A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200127074A KR20220043544A (ko) 2020-09-29 2020-09-29 발광 표시 장치
US17/489,374 US11861099B2 (en) 2020-09-29 2021-09-29 Light emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200127074A KR20220043544A (ko) 2020-09-29 2020-09-29 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20220043544A true KR20220043544A (ko) 2022-04-05

Family

ID=80822437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200127074A KR20220043544A (ko) 2020-09-29 2020-09-29 발광 표시 장치

Country Status (2)

Country Link
US (1) US11861099B2 (ko)
KR (1) KR20220043544A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626023B2 (en) * 2010-07-09 2017-04-18 Lester F. Ludwig LED/OLED array approach to integrated display, lensless-camera, and touch-screen user interface devices and associated processors
KR102305675B1 (ko) 2014-11-07 2021-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108491801B (zh) * 2018-03-26 2021-06-01 武汉天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US11861099B2 (en) 2024-01-02
US20220100343A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
KR102510569B1 (ko) 유기 발광 표시 장치
JP2018112690A (ja) 表示装置
TWI761972B (zh) 顯示裝置
KR20200072945A (ko) 전계발광 표시장치
WO2019187076A1 (ja) 表示デバイス
KR20160047133A (ko) 유기 발광 표시 장치
US11943971B2 (en) OLED with one color emitting layer on a convex portion
US11429219B2 (en) Light emitting display device with integrated touch screen
KR20180003363A (ko) 유기발광 표시장치
US11489031B2 (en) Display device having reduced distance between capacitor electrodes in white sub pixel
KR20200074634A (ko) 스트레처블 표시장치
KR102646212B1 (ko) 유기 발광 표시 장치
US20230200159A1 (en) Display Device
KR20210075549A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
KR20220043544A (ko) 발광 표시 장치
CN114725163A (zh) 显示装置
US10978521B2 (en) Display device
US20230217787A1 (en) Display device
US20240071315A1 (en) Display apparatus
US20240138232A1 (en) Light Emitting Display Device
US20220069039A1 (en) Display device
KR20220096625A (ko) 표시장치
KR20240054800A (ko) 표시 장치
KR20240076157A (ko) 표시 장치
KR20220096626A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination