KR20220039448A - 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법 - Google Patents

측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20220039448A
KR20220039448A KR1020200122537A KR20200122537A KR20220039448A KR 20220039448 A KR20220039448 A KR 20220039448A KR 1020200122537 A KR1020200122537 A KR 1020200122537A KR 20200122537 A KR20200122537 A KR 20200122537A KR 20220039448 A KR20220039448 A KR 20220039448A
Authority
KR
South Korea
Prior art keywords
glass substrate
connection pads
forming
display module
masking pattern
Prior art date
Application number
KR1020200122537A
Other languages
English (en)
Inventor
변도영
장용희
국건
김성용
정진우
홍순민
이택모
허균
Original Assignee
삼성전자주식회사
엔젯 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 엔젯 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200122537A priority Critical patent/KR20220039448A/ko
Priority to PCT/KR2021/012469 priority patent/WO2022065782A1/ko
Priority to EP21872811.1A priority patent/EP4167281A4/en
Publication of KR20220039448A publication Critical patent/KR20220039448A/ko
Priority to US18/102,375 priority patent/US20230170355A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은 글라스 기판과 상기 글라스 기판의 전면에 TFT(Thin Film Transistor)회로를 포함한 TFT 층을 포함한 TFT 기판과, 상기 TFT 층에 실장된 다수의 발광 다이오드와, 상기 글라스 기판의 전면에 간격을 두고 형성되며 상기 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드와, 상기 글라스 기판의 후면에 간격을 두고 형성되며, 전원 공급 및 제어 보드와 연결하기 위한 회로와 전기적으로 연결된 다수의 제2 접속 패드와, 상기 제1 및 제2 접속 패드를 각각 전기적으로 연결하는 다수의 측면 배선을 포함하며, 각 측면 배선은 대응하는 상기 제1 및 제2 접속 패드의 폭보다 큰 폭을 가진다.

Description

측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법{DISPLAY MODULE HAVING GLASS SUBSTRATE FORMED SIDE WIRINGS AND MANUFACTURING MATHOD AS THE SAME}
본 개시는 디스플레이 모듈 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 글라스 기판의 에지 영역에 측면 배선을 형성한 디스플레이 모듈 및 그 제조 방법에 관한 것이다.
자발광 디스플레이 소자는 컬러 필터 및 백 라이트 없이 영상을 표시하는 것으로, 스스로 빛을 내는 LED 무기 자발광 소자를 이용할 수 있다.
디스플레이 모듈은 LED 무기 자발광 소자로 이루어진 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현하고 있으며, 각각의 픽셀 또는 서브 픽셀은 TFT(Thin Film Transistor)에 의해 동작이 제어된다. 복수의 TFT는 연성 가능한 기판, 글라스 기판 또는 플라스틱 기판에 배열되며, 이를 TFT 기판이라고 한다.
이와 같은 TFT 기판은 플렉서블(flexible) 디바이스 및 웨어러블 디바이스(예를 들면, Wearable Watch 등)와 같은 소형에서부터 수십 인치에 이르는 대형 TV에 적용되어 디스플레이를 구동하는 기판으로써 활용되고 있다. TFT 기판을 구동하기 위해서는 TFT 기판에 전류를 인가할 수 있는 외부 회로(External IC) 또는 구동 회로(Driver IC)와 연결한다. 일반적으로 TFT 기판과 각 회로는 COG(Chip on Glass) 본딩이나 FOG(Film on Glass) 본딩 등을 통해 연결된다. 이러한 연결을 위해서는 TFT 기판의 가장자리에 일정한 면적을 가지는 영역 즉, 베젤 영역(bezel area)이 확보되어야 한다.
최근 들어 TFT 기판을 채용한 디스플레이 패널에서 영상이 표시되는 영역인 액티브 영역(Active area)을 최대화할 수 있도록 TFT 기판에서 액티브 영역(디스플레이 패널에서 영상이 표시되는 영역)을 최대화할 수 있도록 베젤 영역을 최소화하기 위한 베젤 리스(bezel-less) 기술에 대한 연구 및 개발이 진행되고 있다. 그 일환으로서 글라스 기판의 에지에 미세한 선폭을 가지는 다수의 측면 배선을 형성하는 기술이 제시되고 있다.
본 개시의 목적은 측면 배선의 선폭을 최대화하여 TFT 회로로 안정적인 전원 공급 및 양호한 제어 신호의 전달과 단선율을 최소화할 수 있는 디스플레이 모듈 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 개시는, 글라스 기판과 상기 글라스 기판의 전면에 TFT(Thin Film Transistor)회로를 포함한 TFT 층을 포함한 TFT 기판; 상기 TFT 층에 실장된 다수의 발광 다이오드; 상기 글라스 기판의 전면에 간격을 두고 형성되며, 상기 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드; 상기 글라스 기판의 후면에 간격을 두고 형성되며, 전원 공급 및 제어 보드와 연결하기 위한 회로와 전기적으로 연결된 다수의 제2 접속 패드; 및 상기 제1 및 제2 접속 패드를 각각 전기적으로 연결하는 다수의 측면 배선;을 포함하며, 각 측면 배선은 대응하는 상기 제1 및 제2 접속 패드의 폭보다 큰 폭을 가지는 디스플레이 모듈을 제공한다.
서로 인접한 측면 배선들 사이의 간격은 서로 인접한 제1 접속 패드들 사이의 간격 또는 서로 인접한 제2 접속 패드들 사이의 간격보다 좁을 수 있다.
각 측면 배선은 일단부가 하나의 제1 접속 패드의 적어도 일부를 덮고 타단부가 하나의 제2 접속 패드의 적어도 일부를 덮을 수 있다.
또한, 본 개시는, 글라스 기판의 전면에 TFT 층을 형성하는 단계; 상기 글라스 기판의 측면에 인접한 상기 글라스 기판의 전면 일부에 다수의 제1 접속 패드를 형성하고, 상기 글라스 기판의 측면에 인접한 상기 글라스 기판의 후면 일부에 다수의 제2 접속 패드를 형성하는 단계; 각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하는 다수의 측면 배선을 형성하는 단계; 및 상기 TFT 층에 다수의 발광 다이오드를 전사하는 단계;를 포함하며, 상기 다수의 측면 배선을 형성하는 단계에서, 각 측면 배선은 상기 제1 및 제2 접속 패드의 폭보다 큰 폭을 가지도록 형성되는, 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 다수의 측면 배선을 형성하는 단계는, 상기 글라스 기판의 전면 및 후면을 덮되 상기 다수의 제1 및 제2 접속 패드를 노출시키는 마스킹 층을 형성하는 단계; 서로 인접한 제1 접속 패드들 사이에서부터 상기 글라스 기판의 측면을 따라 서로 인접한 제2 접속 패드들 사이까지 직선 형태의 마스킹 패턴을 형성하는 단계; 각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하기 위한 금속 박막 층을 형성하는 단계; 및 상기 마스킹 패턴 및 상기 마스킹 층을 상기 글라스 기판으로부터 제거하는 단계;를 포함할 수 있다.
상기 마스킹 패턴은 EHD 젯팅(Electrohydrodynamic jetting)을 통해 형성할 수 있다.
상기 마스킹 패턴을 형성하는 단계는, 상기 글라스 기판의 측면이 상방향을 하도록 지그(jig)로 상기 글라스 기판을 고정하는 단계; 및 마스킹 패턴용 소재가 토출되는 노즐을 수평으로 직선 이동하면서 상기 마스킹 패턴용 소재를 토출하여 상기 글라스 기판의 전면, 측면 및 후면을 따라 연속적으로 상기 마스킹 패턴을 하는 단계;를 포함할 수 있다.
상기 마스킹 패턴은 평행한 다수의 직선으로 형성하며, 각 직선의 폭은,　서로 인접한 제1 접속 패드들 사이의 간격 및 서로 인접한 제2 접속 패드들 사이의 간격보다 좁게 형성할 수 있다.
상기 지그로 상기 글라스 기판을 고정하는 단계에서, 상기 글라스 기판을 상기 노즐의 이동 방향에 직각 방향으로 배치할 수 있다.
상기 마스킹 패턴을 형성하는 단계에서, 상기 노즐이 왕복 이동하면서 상기 마스킹 패턴 위에 상기 마스킹 패턴용 소재를 추가 적층하여 각 직선의 두께를 증가시키는 단계를 더 포함할 수 있다.
상기 마스킹 층을 형성하는 단계에서, 상기 글라스 기판을 상기 지그로 2이상 고정하며, 서로 인접한 글라스 기판들은 스페이서에 의해 간격을 두고 배치될 수 있다.
상기 노즐이 상기 2이상의 글라스 기판의 상측을 이동하면서 액상 소재를 토출하여 각 글라스 기판의 에지 영역에 동일한 마스킹 패턴을 형성할 수 있다.
상기 마스킹 패턴용 소재는 점도가 3,000cPs ~ 100,000cPs일 수 있다.
상기 금속 박막 층은 증착 공정에 의해 형성될 수 있다.
상기 다수의 측면 배선을 형성하는 단계는, 상기 글라스 기판의 전면 및 후면을 덮되 상기 다수의 제1 및 제2 접속 패드를 노출시키는 마스킹 층을 형성하는 단계; 서로 인접한 제1 접속 패드들 사이에서부터 상기 글라스 기판의 측면을 따라 서로 인접한 제2 접속 패드들 사이까지 직선 형태의 마스킹 패턴을 형성하는 단계; 각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하는 시드 층을 형성하는 단계; 상기 마스킹 패턴 및 상기 마스킹 층을 상기 글라스 기판으로부터 제거하는 단계; 및 무전해 도금을 통해 상기 시드 층 상에 금속 박막 층을 적층하는 단계;를 포함할 수 있다.
상기 다수의 측면 배선을 형성하는 단계는, 상기 다수의 제1 및 제2 접속 패드가 형성된 상기 글라스 기판의 전면 일부와 후면 일부, 상기 글라스 기판의 측면을 덮는 금속 박막 층을 증착하는 단계; 상기 다수의 제1 및 제2 접속 패드를 연결하는 다수의 측면 배선으로 형성할 영역을 덮도록 상기 금속 박막 층 상에 EHD 젯팅으로 에칭 레지스트 패턴을 형성하는 단계; 상기 에칭 레지스트 패턴에 의해 덮이지 않은 상기 금속 박막 층의 일부를 습식 에칭으로 제거하는 단계; 및 상기 에칭 레지스트 패턴을 제거하는 단계;를 포함할 수 있다.
상기 다수의 측면 배선을 형성하는 단계는, 상기 다수의 제1 및 제2 접속 패드가 형성된 상기 글라스 기판의 전면 일부와 후면 일부, 상기 글라스 기판의 측면을 덮는 포토 레지스트 층을 형성하는 단계; 상기 다수의 제1 및 제2 접속 패드를 연결하는 다수의 측면 배선으로 형성할 영역을 덮도록 상기 포토 레지스트 층 상에 EHD 젯팅으로 노광 마스킹 패턴을 형성하는 단계; 상기 노광 마스킹 패턴과 함께 상기 노광 마스킹 패턴에 의해 덮인 상기 포토 레지스트 층을 노광 및 현상을 통해 제거하는 단계; 노출된 각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하기 위한 금속 박막 층을 증착하는 단계; 및 잔여 포토 레지스트 층을 제거하는 단계;를 포함할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈에 다수의 측면 배선이　일정한 간격을 두고 형성된 것을 보여주는 일부 확대 도면이다.
도 4는 측면 배선과 이에 대응하는 접속 패드와의 접속 구조의 일 예를 보여주는 저면도이다.
도 5는 도 3에 도시된 측면 배선과 접속 패드와의 접속 구조를 보여주는 개략 측단면도이다.
도 6은 각 측면 배선과 이에 대응하는 접속 패드와의 접속 구조의 다른 예를 보여주는 평면도이다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 모듈 제조 시 하나의 공정을 수행하는 EHD 제트 프린팅 장치를 나타낸 개략도이다.
도 8은 EHD 제트 프린팅 장치의 노즐에서 액상 소재가 토출되는 상태를 보여주는 개략도이다.
도 9는 EHD 제트 프린팅 장치의 노즐이 이동하면서 토출하는 액상 소재가 글라스 기판에 직선 형태의 마스킹 패턴을 형성하는 예를 나타낸 개략도이다.
도 10은 EHD 제트 프린팅 장치를 이용하여 다수의 글라스 기판에 마스킹 패턴을 형성하는 예를 나타낸 개략도이다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 13은 본 개시의 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 14는 본 개시의 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 15는 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 16은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 17은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 18은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 디스플레이 모듈은 마이크로 발광 다이오드(마이크로LED 또는 μLED) 디스플레이 패널일 수 있다. 디스플레이 모듈은 평판 디스플레이 패널 중 하나로 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성되어 있다. 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 마이크로LED 디스플레이 모듈은 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다. 유기발광 다이오드(organic LED)와 무기 발광 소자인 마이크로 LED는 모두 에너지 효율이 좋지만 마이크로 LED는 OLED보다 밝기, 발광효율, 수명이 길다. 마이크로 LED는 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 마이크로 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 구체적으로, 마이크로 LED는 기존 LCD(liquid crystal display) 또는 OLED(Organic Light Emitting Diode)에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 마이크로 LED는 기존의 LED(가로, 세로, 높이가 각각 100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
본 개시에서, 마이크로 LED는 애노드 및 캐소드 전극이 동일한 제1 면에 형성되고 발광면이 상기 전극들이 형성된 제1 면의 반대 측에 위치한 제2 면에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
본 개시에서, 글라스 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하고 별도의 제어 기판과 전기적으로 연결되는 회로가 배치될 수 있다. TFT 회로는 TFT 층에 배치된 다수의 픽셀을 구동할 수 있다.　
본 개시에서, 글라스 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 전면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 전면에서 TFT 층이 점유하는 영역을 제외한 영역일 수 있다.
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 최외곽일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 측면과 이 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 후면 일부를 포함할 수 있다. 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다. 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 글라스 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.　
본 개시에서, 글라스 기판의 에지 영역에는 다수의 측면 배선이 일정한 간격을 두고 형성될 수 있다. 다수의 측면 배선은 일단부가 글라스 기판의 전면에 포함되는 에지 영역에 형성된 다수의 제1 접속 패드와 전기적으로 연결될 수 있고, 타단부가 글라스 기판의 후면에 포함되는 에지 영역에 형성된 다수의 제2 접속 패드와 전기적으로 연결될 수 있다. 다수의 제1 접속 패드는 배선을 통해 글라스 기판의 전면에 배치된 TFT 회로와 연결될 수 있고, 다수의 제2 접속 패드는 배선을 통해 글라스 기판의 후면에 배치된 구동 회로와 연결될 수 있다.
본 개시에서, 디스플레이 모듈은 다수의 측며 배선을 형성함에 따라 TFT 기판의 전면에서 비활성 영역을 최소화하고 활성 영역을 최대화함으로써 베젤 리스화 할 수 있고 디스플레이 모듈에 대한 마이크로 LED의 실장 조밀도가 증가될 수 있다. 이와 같이 베젤 리스화를 구현하는 디스플레이 모듈은 다수를 연결하는 경우 활성 영역을 최대화할 수 있는 대형 디스플레이(LFD) 장치를 제공할 수 있다. 이 경우 각 디스플레이 모듈은 비활성 영역을 최소화함에 따라 서로 인접한 디스플레이 모듈의 각 픽셀들 간의 피치를 단일 디스플레이 모듈 내의 각 픽셀들 간의 피치와 동일하게 유지하도록 형성할 수 있다. 이에 따라 각 디스플레이 모듈 사이의 연결부분에서 심(seam)이 나타나는 것을 방지할 수 있다.
본 개시에서, 글라스 기판의 비활성화 영역에 포함된 에지 영역에 있는 모서리는 챔퍼(chamfer) 가공되어 소정 각도를 가지는 챔퍼면이 형성될 수 있다. 챔퍼면은 글라스 기판의 전면과 측면 사이의 모서리와, 글라스 기판의 후면과 측면 사이의 모서리에 형성될 수 있다. 이러한 챔퍼면은 레이저 가공에 의해 측면 배선을 형성할 때, 레이저 빔의 조사 구간을 글라스 기판의 전면 및 후면으로부터 소정 간격 멀어지도록 하여 글라스 기판의 전면 및 후면에 실장된 각종 소자나 회로가 레이저 빔에 의해 파손되는 것을 방지할 수 있다.
본 개시에서, 글라스 기판에 마련된 에지 영역이 글라스 기판의 4변에 중 2곳에만 다수의 측면 배선이 형성되는 것으로 설명하지만, 이제 제한되지 않고 필요에 따라 4변 중 1곳에만 다수의 측면 배선이 형성되나 3곳 이상에 형성될 수도 있다.
본 개시에서, 디스플레이 모듈은 다수의 LED가 실장되고 측면 배선이 형성된 글라스 기판을 포함한다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 메트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 있다.
이하, 도면을 참고하여 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이고, 도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 디스플레이 모듈(1)은 TFT 기판(11)과, TFT 기판(11) 상에 배열된 다수의 마이크로 LED(20)를 포함할 수 있다.
TFT 기판(11)은 글라스 기판(12)과, 글라스 기판(12)의 전면에 TFT(Thin Film Transistor) 회로가 포함된 TFT 층(13)과, TFT 층(13)의 TFT 회로와 글라스 기판(12)의 후면에 TFT 회로에 전원을 공급하고 별도의 제어 기판과 전기적으로 연결되는 회로(미도시)를 전기적으로 연결하는 다수의 측면 배선(30)을 포함할 수 있다.
TFT 기판(11)은 전면에 영상을 표현하는 활성 영역(active area)(11a)과 영상을 표현할 수 없는 비활성 영역(dummy area)(11b)을 포함한다.　
활성 영역(11a)은 다수의 픽셀이 각각 배열되는 다수의 픽셀 영역(13)으로 구획될 수 있다. 다수의 픽셀 영역(13)은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 구획될 수 있다. 각 픽셀 영역(13)은 다수의 서브 픽셀인 다색 마이크로 LED들이 실장되는 서브 픽셀 영역과, 각 서브 픽셀을 구동하기 위한 픽셀 회로가 배치되는 픽셀 회로 영역을 포함할 수 있다.
다수의 마이크로 LED(20)는 TFT 층(11b)의 픽셀 회로 영역에 전사되며, 각 마이크로 LED의 전극 패드들은 TFT 층(11b)의 서비 픽셀 영역에 형성된 전극 패드들에 각각 전기적으로 연결될 수 있다. 공통 전극 패드는 나란히 배열된 3개의 마이크로 LED(20)의 배열을 고려하여 직선 형태로 형성될 수 있다. 다수의 마이크로 LED는 단일 픽셀을 이루는 서브 픽셀일 수 있다. 본 개시에서 마이크로 LED와 서브 픽셀은 같은 의미로서 사용한다.
본 개시의 일 실시예에 따른 디스플레이 모듈(1)의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈(1)은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
비활성 영역(11b)은 글라스 기판(12)의 에지 영역(edge area)에 포함될 수 있다. 예를 들면, 본 개시에서 에지 영역(A)은 다수의 측면 배선이 형성되는 영역으로, 글라스 기판의 측면(SS)에 대응하는 제1 영역과, 글라스 기판의 측면(SS)에 인접한 글라스 기판의 전면(FS) 일부에 대응하는 제2 영역과, 글라스 기판의 측면(SS)에 인접한 글라스 기판의 후면(RS) 일부에 대응하는 제3 영역을 포함할 수 있다.
다수의 제1 접속 패드(18a)는 제2 영역에 일정한 간격을 두고 배치될 수 있다. 다수의 제1 접속 패드(18a)는 각각 배선(18b)을 통해 각 서브 픽셀과 전기적으로 연결될 수 있다.
다수의 제2 접속 패드(19a)는 제3 영역에 일정한 간격을 두고 배치될 수 있다. 다수의 제2 접속 패드(19a)는 각각 배선(19b)을 통해 각 글라스 기판의 후면에 배치된 회로와 전기적으로 연결될 수 있다.
글라스 기판(12)의 에지 영역(A)에는 다수의 제1 및 제2 접속 패드(18a, 19a)를 상호 전기적으로 연결하는 다수의 측면 배선(30)이 형성된다. 예를 들면, 하나의 측면 배선(30)에는 하나의 제1 접속 패드(18a)와 하나의 제2 접속 패드(19a)가 대응할 수 있다. 이에 따라 하나의 측면 배선(30)의 일단부는 측면 배선(30) 보다 먼저 글라스 기판(12)에 형성된 하나의 제1 접속 패드(18a)에 전기적으로 연결되고, 하나의 측면 배선(30)의 타단부는 측면 배선(30) 보다 먼저 글라스 기판(12)에 형성된 하나의 제2 접속 패드(19a)에 전기적으로 연결된다.
비활성 영역(11b)에 형성되는 제1 및 제2 접속 패드(18a, 19a)의 개수는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역(11a)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역(11a)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선과 접속 패드가 필요할 수 있다.
도 2를 참조하면, 디스플레이 모듈(1)은 다수의 마이크로 LED(20)가 각각 블랙 매트릭스(41)에 의해 구획될 수 있으며, 다수의 마이크로 LED(20)와 블랙 매트릭스(41)를 함께 보호하기 위한 투명 커버층(43)을 구비할 수 있다. 이 경우, 투명 커버층(36)의 일면에는 터치 스크린 패널(미도시)이 적층하여 배치될 수도 있다.
다수의 마이크로 LED(20)는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 다수의 마이크로 LED(20)는 소정의 두께를 가지며 폭과 길이가 동일한 정사각형이거나, 폭과 길이가 상이한 직사각형으로 이루어질 수 있다. 이와 같은 마이크로 LED는 리얼 HDR(Real High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. 마이크로 LED의 크기는 100㎛이하이거나 바람직하게는 30㎛ 이하일 수 있다. 다수의 마이크로 LED(20)는 애노드 및 캐소드 전극이 동일 면에 형성되고 발광면이 상기 전극들 반대편에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈에 다수의 측면 배선이　 일정한 간격을 두고 형성된 것을 보여주는 일부 확대 도면이고, 도 4는 측면 배선과 이에 대응하는 접속 패드와의 접속 구조의 일 예를 보여주는 저면도이고, 도 5는 도 3에 도시된 측면 배선과 접속 패드와의 접속 구조를 보여주는 개략 측단면도이다.
도 3을 참조하면, 글라스 기판(12)을 가공하거나 운반 시 주변 구조물(예를 들면, 공정에 서용되는 장비 등)에 충돌하는 경우 측면 배선(30)이 긁히거나 찍히면 단선될 수 있다. 이를 방지하기 위해, 글라스 기판(12)은 연삭 가공에 의해 제1 챔퍼면(CS1)과 제2 챔퍼면(CS2)을 형성할 수 있다.
제1 챔퍼면(CS1)은 글라스 기판의 측면(SS)과 전면(FS)이 접하는 모서리를 챔퍼링하여 형성될 수 있다. 제2 챔퍼면(CS2)은 글라스 기판의 측면(SS)과 후면(RS)이 접하는 모서리를 챔퍼링하여 형성될 수 있다.
제1 접속 패드(18a)는 에지 영역의 제2 영역에 해당하는 글라스 기판의 전면(FS)을 따라 일정한 간격(G1)을 두고 다수 형성될 수 있다.　
제1 접속 패드(18a)는 일부가 TFT 층(13)에 마련된 배선(18b)을 통해 전기적으로 연결될 수 있다. 이 경우, 배선(18b)은 TFT 층(13)의 게이트 신호 배선 또는 데이터 신호 배선일 수 있다.
도 4를 참조하면, 제2 접속 패드(19a)는 글라스 기판의 후면(RS)을 따라 일정한 간격(G3)을 두고 다수 형성될 수 있다. 이 경우, 서로 인접한 제2 접속 패드들(19a) 사이의 간격(G3)은 전술한 서로 인접한 제1 접속 패드들(18a) 사이의 간격(G1)과 대략 동일할 수 있다. 여기서, 서로 인접한 제2 접속 패드들(19a) 사이의 간격(G3)이 동일하다는 것은 제1 및 제2 접속 패드(18a, 19a) 가공 시 발생하는 가공 오차 범위를 감안한 것이며 완전하게 동일하다는 의미로만 해석되지 않는다.
제1 접속 패드(18a)의 폭(W1)은 제2 접속 패드(19a)의 폭(W3)과 대략 동일하게 형성될 수 있다.
제2 접속 패드(19a)는 측면 배선(30)을 통해 제1 접속 패드(18a)와 전기적으로 연결되고, 배선(19b)을 통해 글라스 기판의 후면(RS)에 형성된 회로와 전기적으로 연결될 수 있다. 이 경우, 하나의 측면 배선(30)에 대응하는 제2 접속 패드(19a)는 동일한 측면 배선에 대응하는 글라스 기판의 전면(FS)에 위치한 제1 접속 패드(18a)와 대응하는 위치에 배치될 수 있다.
도 3 및 도 4를 참조하면, 측면 배선(30)은 제1 접속 패드(18a)와 제2 접속 패드(19a)를 전기적으로 연결하며, 글라스 기판의 에지 영역(A)에 일정한 간격을 두고 형성될 수 있다.
측면 배선(30)은 제1 부분(31)이 글라스 기판의 측면(SS)과 제1 및 제2 챔퍼면(CS1, CS2)에 형성되고, 제2 부분(32)이 글라스 기판의 전면(FS)에 형성되고, 제3 부분(33)이 글라스 기판의 후면(RS)에 형성될 수 있다. 측면 배선(30)은 전술한 제1 및 제2 챔퍼면(CS1, CS2)에 의해 글라스 기판의 모서리가 면으로 가공됨에 따라 단선의 위험이 최소화될 수 있다.
측면 배선(30)의 제1 내지 제3 부분(31, 32, 33)은 연속적으로 이어지며 대략 직선 형태로 형성될 수 있다.　
이 경우, 도 5를 참조하면, 측면 배선의 제2 부분(32)은 제1 접속 패드(18a)를 완전히 덮어 전기적으로 접속될 수 있고, 측면 배선의 제3 부분(33)은 제2 접속 패드(19a)를 완전히 덮어 전기적으로 접속될 수 있다. 제1 및 제2 접속 패드(18a, 19a)는 디스플레이 모듈(1)의 제조 공정 상 측면 배선보다 먼저 형성됨에 따라, 측면 배선에 의해 덮여진다.
도 6은 각 측면 배선과 이에 대응하는 접속 패드와의 접속 구조의 다른 예를 보여주는 평면도이다.
도 6을 참조하면, 디스플레이 모듈(1) 제조 시 여건에 따라 측면 배선(30)의 제2 부분(32')이 제1 접속 패드(18a)를 완전히 덮지 않고 제1 접속 패드(18a)의 일부만 덮도록 형성될 수도 있다. 도면에 도시하지는 않았으나, 측면 배선(30)의 제3 부분 역시 제2 접속 패드(19a)를 완전히 덮지 않고 제2 접속 패드(19a)의 일부만 덮도록 형성될 수도 있다.
또한, 측면 배선(30)의 제2 부분(32')이 제1 접속 패드(18a)를 완전히 덮고 측면 배선(30)의 제3 부분이 제2 접속 패드(19a)의 일부를 덮는 접속 구조를 가질 수 있다. 반대로, 측면 배선(30)의 제2 부분(32')이 제1 접속 패드(18a)의 일부만 덮고 측면 배선(30)의 제3 부분이 제2 접속 패드(19a)를 완전히 덮는 접속 구조를 가지는 것도 물론 가능하다.
측면 배선(30)은 글라스 기판의 측면(SS)에 위치한 제1 부분(31)이 글라스 기판(12)을 가공하거나 운반 시 주변 구조물에 의해 긁히거나 찍혀 단선되는 것을 방지하고 측면 배선(30)을 통해 TFT 회로에 안정적인 전원 공급 및 신호 전달을 위해 측면 배선의 폭(W2)을 최대한 넓게 형성하는 것이 바람직하다. 이 경우, 측면 배선(30)은 도 3과 같이, 인접한 다른 측면 배선과 단락(short)되지 않을 정도의 최소 간격(G2)을 유지하는 것이 바람직하다.
서로 인접한 측면 배선들(30) 간의 간격(G2)은 서로 인접한 제1 접속 패드들(18a) 간의 간격(G1)보다 좁고 서로 인접한 제2 접속 패드들(19a) 간의 간격(G3)보다 좁게 형성될 수 있다.
인접한 측면 배선(30)들 사이의 간격(G2)은 동일하게 형성될 수 있다. 여기서, 동일하다는 것은 측면 배선의 가공 시 발생하는 가공 오차 범위를 감안한 것이며 완전하게 동일하다는 의미로만 해석되지 않는다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 모듈 제조 시 하나의 공정을 수행하는 EHD 젯 프린팅 장치를 나타낸 개략도이고, 도 8은 EHD 제트 프린팅 장치의 노즐에서 액상 소재가 토출되는 상태를 보여주는 개략도이고, 도 9는 EHD 제트 프린팅 장치의 노즐이 이동하면서 토출하는 액상 소재가 글라스 기판에 직선 형태의 마스킹 패턴을 형성하는 예를 나타낸 개략도이다.
본 개시에서는 디스플레이 모듈(1) 제작 시 측면 배선(30)의 폭(W2)을 최대한 넓힐 수 있도록 서로 인접한 제1 측면 배선들(18a) 사이와 서로 인접한 제2 접속 패드들(19a) 사이에 선폭(예를 들면, 25㎛) 정밀도를 가지는 마스킹 패턴을 형성할 수 있다.
이러한 고정밀의 마스킹 패턴을 형성하기 위해서는, EHD 젯 프린팅(ElectroHydroDynamics Jet printing)을 이용할 수 있다.
EHD 제트 프린팅은 공압 및 전기장 인력 작용에 의해 노즐로부터 선폭을 얇게 토출시키는 기술이다. 전기장 인력을 통해 노즐의 토출구에서 테일러 콘(Taylor cone) 형상이 구현됨에 따라 일반적인 공압 디스펜서 대비하여 토출되는 선폭의 미세화 및 노즐과 글라스 기판 사이의 비교적 넓은 간격을 유지하면서 정밀 토출이 가능하다. 예를 들어, 일반 공압 디스펜서의 경우 선폭 400㎛ 수준의 토출을 위해 노즐과 글라스 기판 간 이격 거리를 200㎛ 이하 수준으로 극히 근접하게 유지해야 하지만, EHD 젯 프린팅의 경우 선폭 약 50㎛ 수준 토출 시 약 1㎜ 수준의 이격 거리를 유지하는 것으로 가능한 이점이 있다.
본 개시에서는 디스플레이 모듈(1)의 측면 배선을 형성하기 위한 공정들 중 글라스 기판의 에지 영역(A)에 마스킹 패턴을 형성하기 위한 EHD 젯 프린팅 장치를 도 7에 개략적으로 도시한다.
EHD 젯 프린팅 장치는 글라스 기판(12)을 지지하는 제1 및 제2 지그(51, 52)와, 글라스 기판(12)의 에지 영역에 소정의 점도를 가지는 액상 소재를 토출하여 마스킹 패턴을 형성하는 노즐(57)과 액상 소재를 저장하는 소재 저장 통(59)을 포함할 수 있다.　
제1 및 제2 지그(51, 52)는 글라스 기판(12)의 에지 영역이 상측(예를 들면 노즐(57)이 배치된 측)을 바라보도록 글라스 기판(12)을 지지할 수 있다. 이 경우, 제1 지그(51)는 글라스 기판의 전면을 지지하고, 제2 지그(52)는 글라스 기판의 후면을 지지한다.
제1 및 제2 지그(51, 52)는 좌우 수평 방향으로 이동 가능하게 배치되고 글라스 기판(12)을 클램핑하거나 클램핑 해제한다.
제1 지그(51)는 제1 베이스부(51a), 제1 연결부(51b) 및 제1 상부 플레이트(51c)를 포함할 수 있다. 제1 베이스부(51a)는 글라스 기판(12)의 전면 하측을 지지하고, 제1 상부 플레이트(51c)는 글라스 기판(12)의 에지 영역(A)에 인접한 위치를 지지한다.
예를 들면, 제1 상부 플레이트(51c)의 상면은 비 에지 영역(예를 들면 글라스 기판(12)의 TFT 회로가 있는 영역)과 에지 영역의 경계가 되는 부분에 인접한 위치에 대응할 수 있다. 이 경우, 제1 상부 플레이트(51c)의 상면이 상기 경계 보다 조금 낮게 위치하는 것이 바람직하다. 이는 액상 소재가 자체 점성에 의해 제1 상부 플레이트(51c)의 상면과 글라스 기판(12)의 전면 사이의 코너 부분에는 밀착되지 않을 수 있다는 점을 감안한 것이다(도 9 참조).
이와 같이 글라스 기판(12)을 제1 및 제2 지그(51, 52)에 의해 클램핑 할 때, 제1 상부 플레이트(51)의 상면으로부터 글라스 기판(12)의 측면까지의 높이(h)는 전술한 글라스 기판(12)의 TFT 회로가 있는 영역과 에지 영역의 경계와 인접한 위치를 고려한 것이다.
제2 지그(52)는 제1 지그(51)에 대칭되는 위치에 배치될 수 있다. 제2 지그(52)는 제2 베이스부(52a), 제2 연결부(52b) 및 제2 상부 플레이트(52c)를 포함할 수 있다. 제2 베이스부(52a)는 글라스 기판(12)의 후면의 하측을 지지하고, 제2 상부 플레이트(52c)는 글라스 기판(12)의 에지 영역(A)에 인접한 위치를 지지한다.
이 경우, 제2 상부 플레이트(52c)의 상면의 위치는 전술한 제1 상부 플레이트(51c)의 상면의 위치와 마찬가지로 글라스 기판(12)의 후면의 비에지 영역과 에지 영역의 경계 보다 조금 낮게 위치하는 것이 바람직하다.　
노즐(57)은 가동홀더(55)에 결합된다. 가동홀더(55)는 수평으로 직선 왕복 이동 가능하게 배치될 수 있다. 가동홀더(55)는 도시하지 않은 정/역회전 가능한 모터에 의해 구동력을 전달받아 구동할 수 있다.
노즐(57)은 수평으로 직선 왕복 이동 시 최하단이 글라스 기판(12)의 측면에 간섭되지 않도록 글라스 기판(12)의 측면과 소정의 이격 거리를 유지하도록 세팅될 수 있다.
소재 저장 통(59)은 소정의 점도을 가지는 액상 소재가 저장되며, 노즐(57)로 미리 설정된 속도로 공급한다. 액상 소재는 예를 들면 40
Figure pat00001
이상에서 열건조되는 잉크일 수 있다. 또한, 액상 소재의 점도는 예를 들면 3,000~100,000cPs(바람직하게는, 20,000~80,000cPs)일 수 있다. 이러한 액상 소재의 점도는 칙소 지수가 2.0~2.8일 수 있다. 칙소 지수는 소재의 응력이 커진 만큼 점도가 낮아지고 반대로 응력이 작은 만큼 점도가 높아지는 성질을 의미한다.
도 8을 참조하면, EHD 젯 구조를 가지는 노즐(57)은 액상 소재를 토출 시 글라스 기판(12)과 노즐(57) 사이의 이격 간격에 따라 직선 젯(straight jet) 흐름 구간(J1)과 스피닝 젯(spinning jet) 흐름 구간(J2)으로 나눌 수 있다. 여기서, 직선 젯은 액상 소재가 노즐(57)의 수직인 직선방향을 따라 유동하는 것을 의미하며, 스피닝 젯은 액상 소재가 직선 젯 흐름 구간을 벗어나 스피닝 젯 흐름 구간에 도달하면 나선 또는 콘(cone) 형상으로 유동하는 것을 의미한다.
본 개시에서 마스킹 패턴은 주로 스피닝 젯 흐름 구간(J2)에 의해 형성될 수 있다. 하지만, 마스킹 패턴의 선폭을 더 좁힐 필요가 있는 경우 직선 젯 흐름 구간(J1)에 의해 형성하는 것도 가능하다.
도 9를 참조하면, 노즐(57)에 의해 마스킹 패턴(58a)을 형성하는 경우, 도시되지 않은 지지 플레이트 상에 글라스 기판(12)을 수직으로 배치한다. 이때 글라스 기판(12)은 에지 영역이 노즐(57)이 배치된 측으로 향한 상태로 제1 및 제2 지그(51, 52)에 의해 클램핑된다.
이 상태에서, 노즐(57)은 제1 상부 플레이트(51c) 위에서부터 글라스 기판(12)을 거쳐 제2 상부 플레이트(52c)의 상면까지 연속적으로 액상 소재(58)를 토출하면서 수평으로 직선 이동한다.
노즐(57)에서 토출된 액상 소재는 제1 상부 플레이트(51c)의 상면과 글라스 기판(12)의 에지 영역 및 제2 상부 플레이트(52c)에 마스킹 패턴(58a)을 형성한다.
마스킹 패턴(58a)을 형성한 후 글라스 기판(12)의 클램핑을 해제하기 위해 제1 "G 제2 지그(51c, 52c)를 각각 글라스 기판(12)으로부터 멀어지는 방향으로 수평 이동하면 글라스 기판(12)의 에지 영에만 마스킹 패턴(58a)이 남게 된다.
도 10은 EHD 제트 프린팅 장치를 이용하여 다수의 글라스 기판에 마스킹 패턴을 형성하는 예를 나타낸 개략도이다.
도 10을 참조하면, 제1 및 제2 지그(51, 52) 사이에 적어도 2 이상의 글라스 기판(12-1, 12-2, 12-3, ??, 12-n)을 클램핑할 수 있다. 이 경우, 서로 인접한 글라스 기판(12-1, 12-2, 12-3, ??, 12-n) 사이에 각각 스페이서(54)를 배치하여 다수의 글라스 기판(12-1, 12-2, 12-3, ??, 12-n)을 정렬할 수 있다.
이 경우, 노즐은 제1 지그(51)에 직접 지지되는 첫 번째 글라스 기판(12-1)에서부터 제2 지그(52)에 직접 지지되는 마지막 글라스 기판(12-n)까지 수평 이동하면서 액상 소재(58)를 연속적으로 토출하여 각 글라스 기판(12-1, 12-2, 12-3, ??, 12-n)의 에지 영역에 각각 동일한 마스킹 패턴(58a)을 형성할 수 있다.
이하에서는, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)의 제조 방법을 설명하며, 측면 배선을 형성하는 공정에서는 전술한 EHD젯 프린팅 장치를 이용한다.
도 11은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이고, 도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 11을 참조하면, 글래스 기판(12)에 TFT 층(13, 도 2 참조)을 형성하여 TFT 기판(11)을 제작한다(S11).
TFT 층(13)은 LTPS(Low Temperature Poly Silicon) TFT, a-Si TFT, Oxide TFT 중 어느 하나일 수 있다. 이 경우, TFT 층(13)은 글래스 기판(12)의 일면에 일체로 형성될 수 있다.
TFT 층(13)은 박막 필름 형태로 글래스 기판(12)과 별도 제작하여 라미네팅과 같은 코팅 공정을 통해 글래스 기판(12)의 일면에 견고하게 부착될 수도 있다.
이어서, 글라스 기판의 전면 중 에지 영역에 포함되는 제2 영역에 일정한 간격을 두고 다수의 제1 접속 패드(18a)를 형성하고, 글라스 기판의 후면 중 에지 영역에 포함되는 제3 영역에 일정한 간격을 두고 다수의 제2 접속 패드(19a)를 형성한다(S12).
이 경우, 측면 배선이 형성될 글라스 기판의 에지 영역을 그라인딩하여 평탄화 처리할 수 있다. 이는 글라스 기판의 에지 영역에 형성되는 측면 배선이 글라스 기판(12)으로부터 박리되지 않고 견고하게 형성될 수 있도록 하기 위함이다. 이를 위해, 평탄화 처리 시, 글라스 기판(12)의 에지 영역에서 글라스 기판의 측면과 전면의 경계가 되는 모서리와 글라스 기판의 측면과 후면의 경계가 되는 모서리를 각각 챔퍼링하여 제1 및 제2 챔퍼면(CS1, CS2)을 형성할 수 있다.　
이어서 글라스 기판(12)의 에지 영역에 다수의 측면 배선(30)을 형성한다. 도 11을 참조하여 다수의 측면 배선을 형성하는 과정을 순차적으로 설명한다.
도 12를 참조하면, 글라스 기판(12)의 전면 및 후면을 덮는 대면적의 마스킹 층(81)을 형성한다(S13).　
이 경우, 마스킹 층(81)은 이후에 진행되는 금속 박막 층을 형성하기 위해 글라스 기판의 에지 영역을 덮지 않도록 형성한다. 마스킹 층(81)은 테이프 마스킹(Tape masking), 스크린 프린팅, 패드 프린팅 또는 3D 디스펜싱에 의해 형성될 수 있다.
이어서, 글라스 기판의 에지 영역에 마스킹 패턴(83)을 형성한다(S14).
마스킹 패턴(83)은 글라스 기판(12)이 전술한 제1 및 제2 지그(51, 52)에 의해 수직으로 클램핑 된 상태에서, EHD 젯 프린팅을 통해 서로 인접한 제1 접속 패드들(18a) 사이에서부터 글라스 기판(12)의 측면을 거쳐 서로 인접한 제2 접속 패드들(19a) 사이까지 연속적으로 직선 형태로 이루어질 수 있다.
이 경우, EHD 젯 프린팅에 의해 마스킹 패턴(83)이 얇은 선폭(예를 들면, 선폭 20㎛ 이하)을 갖지만 두께는 두껍게 하기 위해(예를 들면, 두께 2.5㎛ 이상) 노즐(57)을 직선 왕복 이동하면서 액상 소재를 토출함으로써 앞서 토출된 마스킹 패턴 위에 추가로 적층할 수 있다. 이와 같이 마스킹 패턴(83)의 선폭을 얇게 형성할 수록 이후에 형성할 측면 배선의 선폭은 넓게 형성될 수 있다. 즉, 마스킹 패턴()의 선폭과 측면 배선의 선폭은 반비례할 수 있다.
한편, EHD 젯 프린팅은 액상 소재의 미세 토출 기술을 기반으로 한 것으로 액상 유동 난류 특성, 전기 대전의 불균일성, 설비 스테이지 왕복 운동에 의한 진동 발생 등으로 마스킹 패턴(83)의 선폭, 방향, 형상 등에서 완전히 동일하지 않을 수도 있다. 하지만, 이러한 불규칙한 특성은 제조 공정에서 오차 범위에 속하며 측면 배선의 성능을 저하시키지는 않는다.
이어서, 글라스 기판(12)의 전면, 측면 및 후면에 금속 박막 층(85)을 형성한다(S15).　
금속 박막 층(85)은 각 제1 접속 패드(18a)와 각 제1 접속 패드(18a)에 대응하는 제2 접속 패드(19a)을 덮는다.　
금속 박막 층(85)은 글라스 기판(12)을 소정의 챔버(미도시)에 장입한 후 스퍼터링에 의한 금속 증착 방식으로 형성될 수 있다.
이어서, 박리 액을 이용하여 글라스 기판(12)으로부터 마스킹 층(81)과 마스킹 패턴(83)을 제거한다(S16).
이와 같이, 글라스 기판(12)으로부터 마스킹 층(81)과 마스킹 패턴(83)을 제거하면서 마스킹 층(81)과 마스킹 패턴(83) 상에 형성된 금속 박막 층(85)도 함께 제거된다.
이에 따라, 글라스 기판(12)의 에지 영역에서 남은 금속 박막 층은 제1 및 제2 접속 패드(18a, 19a)를 전기적으로 연결하는 다수의 측면 배선(87)을 이룬다(S17).
다수의 측면 배선(87)은 글라스 기판의 에지 영역에 일정한 간격을 두고 배열될 수 있다. 이 경우, 서로 인접한 측면 배선들(30) 간의 간격(G2)은 서로 인접한 제1 접속 패드들(18a) 간의 간격(G1)보다 좁고 서로 인접한 제2 접속 패드들(19a) 간의 간격(G3)보다 좁게 형성될 수 있으므로 가능한 한 최대 선폭(W2)을 가질 수 있다(도 3 및 4 참조).
글라스 기판(12)의 에지 영역에 다수의 측면 배선(87)을 형성한 후, 전사용 기판(미도시)에 배열된 다수의 마이크로 LED를 TFT 층(13, 도 2 참조)에 전사한다(S18).
본 개시에 따른 디스플레이 모듈은 전술한 제조 방법 외에 후술하는 다양한 제조 방법을 통해 측면 배선을 형성할 수 있다. 후술하는 디스플레이 모듈의 제조 방법을 설명함에 있어, 전술한 제조 방법과 중복되는 부분은 간략하게 설명하고 차이가 있는 측면 배선을 형성하기 위한 공정은 상세히 설명한다.
도 13은 본 개시의 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이고, 도 14는 본 개시의 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 13을 참조하면, 글래스 기판(112)에 TFT 층을 형성하여 TFT 기판을 제작한다(S21).
이어서, 글라스 기판(112)의 전면 중 에지 영역에 포함되는 제2 영역에 일정한 간격을 두고 다수의 제1 접속 패드(118a)를 형성하고, 글라스 기판(112)의 후면 중 에지 영역에 포함되는 제3 영역에 일정한 간격을 두고 다수의 제2 접속 패드(미도시)를 형성한다(S22).
도 14를 참조하면, 글라스 기판(112)의 전면 및 후면을 덮는 대면적의 마스킹 층(181)을 형성한다(S23).　
이어서, 글라스 기판(112)의 에지 영역에 마스킹 패턴(183)을 형성한다(S24).
마스킹 패턴(183)은 글라스 기판(112)이 전술한 제1 및 제2 지그(51, 52)에 의해 수직으로 클램핑 된 상태에서, EHD 젯 프린팅을 통해 서로 인접한 제1 접속 패드들(118a) 사이에서부터 글라스 기판(12)의 측면을 거쳐 서로 인접한 제2 접속 패드들 사이까지 연속적으로 직선 형태로 이루어질 수 있다.
이어서, 글라스 기판(112)의 전면, 측면 및 후면에 시트 층(seed layer)(185)을 형성한다(S25).
시드 층(185)은 각 제1 접속 패드(18a)와 각 제1 접속 패드(18a)에 대응하는 제2 접속 패드를 덮는다. 시드 층은 이후에 진행될 무전해 방식으로 이루어지는 액상 도전체가 양호하게 접착될 수 있는 도전체로 이루어질 수 있다.
시드 층(185)는 무전해 방식으로 시드 층(185) 상에 접착되는 액상 도전체와 함께 측면 배선을 이룰 수 있다.　 따라서, 측면 배선은 시드 층(185)과 시드 층(185)의 표면에 부착되는 액상 도전체가 적층되는 구조로 이루어질 수 있다.
이어서, 박리 액을 이용하여 글라스 기판(112)으로부터 마스킹 층(181)과 마스킹 패턴(183)을 제거한다(S26).
이때, 글라스 기판(112)으로부터 마스킹 층(181)과 마스킹 패턴(183)을 제거하면서 마스킹 층(181)과 마스킹 패턴(183) 상에 형성된 시드 층(185)도 함께 제거된다. 이에 따라, 글라스 기판(112)의 에지 영역에서 남은 시드 층은 제1 접속 패드(118a) 및 제2 접속 패드를 덮어 전기적으로 연결한다.
글라스 기판(112)를 무전해 도금을 위한 액상 도전체가 담긴 용기(미도시)에 넣고 무전해 도금을 실시한다(S27).
이에 따라, 액상 도전체는 글라스 기판(112)의 에지 영역에 남은 시드 층(185)의 표면에 달라붙어 소정의 두께로 형성됨에 따라 측면 배선(187)이 형성된다(S28).
다수의 측면 배선(187)은 글라스 기판의 에지 영역에 일정한 간격을 두고 배열될 수 있어 가능한 한 최대 선폭을 가질 수 있다.
글라스 기판(112)의 에지 영역에 다수의 측면 배선(187)을 형성한 후, 전사용 기판(미도시)에 배열된 다수의 마이크로 LED를 TFT 층에 전사한다(S28).
도 15는 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이고, 도 16은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 15를 참조하면, 글래스 기판(212)에 TFT 층을 형성하여 TFT 기판을 제작한다(S31).
이어서, 글라스 기판(212)의 전면 중 에지 영역에 포함되는 제2 영역에 일정한 간격을 두고 다수의 제1 접속 패드(218a)를 형성하고, 글라스 기판(212)의 후면 중 에지 영역에 포함되는 제3 영역에 일정한 간격을 두고 다수의 제2 접속 패드(미도시)를 형성한다(S32).
도 16을 참조하면, 글라스 기판(212)의 에지 영역에 금속 박막 층(281)을 형성한다(S33).　
이 경우, 금속 박막 층(281)은 다수의 제1 접속 패드(218a) 및 제2 접속 패드를 덮는다.　
금속 박막 층(281) 상에 제1 접속 패드(218a) 및 제2 접속 패드를 서로 연결하기 위한 측면 배선으로 이용할 영역에 대응하여 EHD 젯팅으로 에칭 레지스트 패턴(283)을 형성한다(S34).
에칭 레지스트 패턴(283)에 의해 덮이지 않은 금속 박막 층(281)의 일부를 습식 에칭으로 제거한다(S35).
다수의 측면 배선(285)을 덮고 있는 에칭 레지스트 패턴(283)을 제거하면(S36), 글라스 기판(212)으로부터 제거되지 않고 제1 접속 패드(218a)와 제2 접속 패드를 전기적으로 연결하는 금속 박막 층(281)의 나머지 부분이 측면 배선(285)으로 형성된다(S37).
다수의 측면 배선(285)은 글라스 기판의 에지 영역에 일정한 간격을 두고 배열될 수 있어 가능한 한 최대 선폭을 가질 수 있다.
글라스 기판(212)의 에지 영역에 다수의 측면 배선(285)을 형성한 후, 전사용 기판(미도시)에 배열된 다수의 마이크로 LED를 TFT 층에 전사한다(S38).
도 17은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이고, 도 18은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈의 제조 공정 중 글라스 기판의 에지 영역에 측면 배선을 형성하는 과정을 나타낸 공정도이다.
도 17을 참조하면, 글래스 기판(312)에 TFT 층을 형성하여 TFT 기판을 제작한다(S41).
이어서, 글라스 기판(312)의 전면 중 에지 영역에 포함되는 제2 영역에 일정한 간격을 두고 다수의 제1 접속 패드(318a)를 형성하고, 글라스 기판(312)의 후면 중 에지 영역에 포함되는 제3 영역에 일정한 간격을 두고 다수의 제2 접속 패드(미도시)를 형성한다(S42).
도 18을 참조하면, 글라스 기판(212)의 에지 영역에 포토 레지스트 층(381)을 형성한다(S43).　
포토 레지스트 층(381) 상에 제1 접속 패드(318a) 및 제2 접속 패드를 서로 연결하기 위한 측면 배선이 형성될 각 영역에 대응하여 EHD 젯팅으로 노광 마스킹 패턴(383)을 형성한다(S44).
노광 및 현상을 통해 노광 마스킹 패턴(383)과 노광 마스킹 패턴(383)이 덮고 있는 포토 레지스트 층(381)의 일부를 제거한다(S45).
이에 따라, 글라스 기판(312)의 에지 영역에는 잔여 포토 레지스트 층(381)이 남고, 포토 레지스트 층(381)이 제거된 부분은 제1 접속 패턴(318a)과 제2 접속 패턴이 노출된다.
제1 접속 패턴(318a)과 제2 접속 패턴이 노출된 글라스 기판(312)의 에지 영역에 금속 박막 층(385)을 증착 형성한다(S46). 이 경우, 금속 박막 층(385) 중 일부는 잔여 포토 레지스트 층(381) 상에 형성될 수 있다.
세정 액을 이용하여 글라스 기판(312)으로부터 잔여 포토 레지스트 층(381)을 제거한다(S47).
이와 같이, 잔여 포토 레지스트 층(381)이 글라스 기판(312)로부터 제거되면, 글라스 기판(312)에 남은 금속 박막 층(385)은 제1 접속 패드(318a)와 제2 접속 패드를 전기적으로 연결하는 측면 배선(385)이 된다(S48). 여기서, 금속 박막 층과 측면 배선은 동일한 부재번호 385를 사용한다.
다수의 측면 배선(385)은 글라스 기판의 에지 영역에 일정한 간격을 두고 배열될 수 있어 가능한 한 최대 선폭을 가질 수 있다.
글라스 기판(312)의 에지 영역에 다수의 측면 배선(385)을 형성한 후, 전사용 기판(미도시)에 배열된 다수의 마이크로 LED를 TFT 층에 전사한다(S48).
본 개시에 따른 디스플레이 모듈은 EHD 젯의 특성을 통해 미세 선폭이 가능한 마스킹 패턴을 형성함에 따라 넓은 선폭을 가지는 측면 배선을 형성할 수 있고, 복잡한 유지보수 절차 없이 고도의 공정 능력을 확보할 수 있으며, 소재 및 마스킹 패턴 변화에 신속하고 유연한 대처할 수 있다.
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위상에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
1: 디스플레이 모듈
11: TFT 기판
12: 글라스 기판
13: TFT 층
18a: 제1 접속 패드
19a: 제2 접속 패드
20: LED
30: 측면 배선
51: 제1 지그
52: 제2 지그
57: 노즐

Claims (17)

  1. 글라스 기판과 상기 글라스 기판의 전면에 TFT(Thin Film Transistor)회로를 포함한 TFT 층을 포함한 TFT 기판;
    상기 TFT 층에 실장된 다수의 발광 다이오드;
    상기 글라스 기판의 전면에 간격을 두고 형성되며, 상기 TFT 회로와 전기적으로 연결된 다수의 제1 접속 패드;
    상기 글라스 기판의 후면에 간격을 두고 형성되며, 전원 공급 및 제어 보드와 연결하기 위한 회로와 전기적으로 연결된 다수의 제2 접속 패드; 및
    상기 제1 및 제2 접속 패드를 각각 전기적으로 연결하는 다수의 측면 배선;을 포함하며,
    각 측면 배선은 대응하는 상기 제1 및 제2 접속 패드의 폭보다 큰 폭을 가지는, 디스플레이 모듈.
  2. 제1항에 있어서,
    서로 인접한 측면 배선들 사이의 간격은 서로 인접한 제1 접속 패드들 사이의 간격 또는 서로 인접한 제2 접속 패드들 사이의 간격보다 좁은, 디스플레이 모듈.
  3. 제1항에 있어서,
    각 측면 배선은 일단부가 하나의 제1 접속 패드의 적어도 일부를 덮고 타단부가 하나의 제2 접속 패드의 적어도 일부를 덮는, 디스플레이 모듈.
  4. 글라스 기판의 전면에 TFT 층을 형성하는 단계;
    상기 글라스 기판의 측면에 인접한 상기 글라스 기판의 전면 일부에 다수의 제1 접속 패드를 형성하고, 상기 글라스 기판의 측면에 인접한 상기 글라스 기판의 후면 일부에 다수의 제2 접속 패드를 형성하는 단계;
    각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하는 다수의 측면 배선을 형성하는 단계; 및
    상기 TFT 층에 다수의 발광 다이오드를 전사하는 단계;를 포함하며,
    상기 다수의 측면 배선을 형성하는 단계에서,
    각 측면 배선은 상기 제1 및 제2 접속 패드의 폭보다 큰 폭을 가지도록 형성되는, 디스플레이 모듈의 제조 방법.
  5. 제4항에 있어서,
    상기 다수의 측면 배선을 형성하는 단계는,
    상기 글라스 기판의 전면 및 후면을 덮되 상기 다수의 제1 및 제2 접속 패드를 노출시키는 마스킹 층을 형성하는 단계;
    서로 인접한 제1 접속 패드들 사이에서부터 상기 글라스 기판의 측면을 따라 서로 인접한 제2 접속 패드들 사이까지 직선 형태의 마스킹 패턴을 형성하는 단계;
    각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하기 위한 금속 박막 층을 형성하는 단계; 및
    상기 마스킹 패턴 및 상기 마스킹 층을 상기 글라스 기판으로부터 제거하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  6. 제5항에 있어서,
    상기 마스킹 패턴은 EHD 젯팅(Electrohydrodynamic jetting)을 통해 형성하는, 디스플레이 모듈의 제조 방법.
  7. 제6항에 있어서,
    상기 마스킹 패턴을 형성하는 단계는,
    상기 글라스 기판의 측면이 상방향을 하도록 지그(jig)로 상기 글라스 기판을 고정하는 단계; 및
    마스킹 패턴용 소재가 토출되는 노즐을 수평으로 직선 이동하면서 상기 마스킹 패턴용 소재를 토출하여 상기 글라스 기판의 전면, 측면 및 후면을 따라 연속적으로 상기 마스킹 패턴을 하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  8. 제7항에 있어서,
    상기 마스킹 패턴은 평행한 다수의 직선으로 형성하며,
    각 직선의 폭은,　　
    서로 인접한 제1 접속 패드들 사이의 간격 및 서로 인접한 제2 접속 패드들 사이의 간격보다 좁게 형성하는, 디스플레이 모듈의 제조 방법.
  9. 제7항에 있어서,
    상기 지그로 상기 글라스 기판을 고정하는 단계에서,
    상기 글라스 기판을 상기 노즐의 이동 방향에 직각 방향으로 배치하는, 디스플레이 모듈의 제조 방법.
  10. 제7항에 있어서,
    상기 마스킹 패턴을 형성하는 단계에서,
    상기 노즐이 왕복 이동하면서 상기 마스킹 패턴 위에 상기 마스킹 패턴용 소재를 추가 적층하여 각 직선의 두께를 증가시키는 단계를 더 포함하는, 디스플레이 모듈의 제조 방법.
  11. 제7항에 있어서,
    상기 마스킹 층을 형성하는 단계에서,
    상기 글라스 기판을 상기 지그로 2이상 고정하며,
    서로 인접한 글라스 기판들은 스페이서에 의해 간격을 두고 배치되는, 디스플레이 모듈의 제조 방법.
  12. 제11항에 있어서,
    상기 노즐이 상기 2이상의 글라스 기판의 상측을 이동하면서 액상 소재를 토출하여 각 글라스 기판의 에지 영역에 동일한 마스킹 패턴을 형성하는, 디스플레이 모듈의 제조 방법.
  13. 제5항에 있어서,
    상기 마스킹 패턴용 소재는 점도가 3,000cPs ~ 100,000cPs인, 디스플레이 모듈의 제조 방법.
  14. 제5항에 있어서,
    상기 금속 박막 층은 증착 공정에 의해 형성되는, 디스플레이 모듈의 제조 방법.
  15. 제4항에 있어서,
    상기 다수의 측면 배선을 형성하는 단계는,
    상기 글라스 기판의 전면 및 후면을 덮되 상기 다수의 제1 및 제2 접속 패드를 노출시키는 마스킹 층을 형성하는 단계;
    서로 인접한 제1 접속 패드들 사이에서부터 상기 글라스 기판의 측면을 따라 서로 인접한 제2 접속 패드들 사이까지 직선 형태의 마스킹 패턴을 형성하는 단계;
    각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하는 시드 층을 형성하는 단계;
    상기 마스킹 패턴 및 상기 마스킹 층을 상기 글라스 기판으로부터 제거하는 단계; 및
    무전해 도금을 통해 상기 시드 층 상에 금속 박막 층을 적층하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  16. 제4항에 있어서,
    상기 다수의 측면 배선을 형성하는 단계는,
    상기 다수의 제1 및 제2 접속 패드가 형성된 상기 글라스 기판의 전면 일부와 후면 일부, 상기 글라스 기판의 측면을 덮는 금속 박막 층을 증착하는 단계;
    상기 다수의 제1 및 제2 접속 패드를 연결하는 다수의 측면 배선으로 형성할 영역을 덮도록 상기 금속 박막 층 상에 EHD 젯팅으로 에칭 레지스트 패턴을 형성하는 단계;
    상기 에칭 레지스트 패턴에 의해 덮이지 않은 상기 금속 박막 층의 일부를 습식 에칭으로 제거하는 단계; 및
    상기 에칭 레지스트 패턴을 제거하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  17. 제4항에 있어서,
    상기 다수의 측면 배선을 형성하는 단계는,
    상기 다수의 제1 및 제2 접속 패드가 형성된 상기 글라스 기판의 전면 일부와 후면 일부, 상기 글라스 기판의 측면을 덮는 포토 레지스트 층을 형성하는 단계;
    상기 다수의 제1 및 제2 접속 패드를 연결하는 다수의 측면 배선으로 형성할 영역을 덮도록 상기 포토 레지스트 층 상에 EHD 젯팅으로 노광 마스킹 패턴을 형성하는 단계;
    상기 노광 마스킹 패턴과 함께 상기 노광 마스킹 패턴에 의해 덮인 상기 포토 레지스트 층을 노광 및 현상을 통해 제거하는 단계;
    노출된 각 제1 접속 패드와 각 제1 접속 패드에 대응하는 제2 접속 패드를 전기적으로 연결하기 위한 금속 박막 층을 증착하는 단계; 및
    잔여 포토 레지스트 층을 제거하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
KR1020200122537A 2020-09-22 2020-09-22 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법 KR20220039448A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200122537A KR20220039448A (ko) 2020-09-22 2020-09-22 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법
PCT/KR2021/012469 WO2022065782A1 (ko) 2020-09-22 2021-09-14 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법
EP21872811.1A EP4167281A4 (en) 2020-09-22 2021-09-14 DISPLAY MODULE WITH REAR WIRING AND MANUFACTURING METHOD THEREFOR
US18/102,375 US20230170355A1 (en) 2020-09-22 2023-01-27 Display module having side wiring and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200122537A KR20220039448A (ko) 2020-09-22 2020-09-22 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220039448A true KR20220039448A (ko) 2022-03-29

Family

ID=80846051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200122537A KR20220039448A (ko) 2020-09-22 2020-09-22 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230170355A1 (ko)
EP (1) EP4167281A4 (ko)
KR (1) KR20220039448A (ko)
WO (1) WO2022065782A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399419B1 (ko) * 2011-04-26 2014-06-30 엔젯 주식회사 태양전지의 전면전극 형성방법
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN113937091A (zh) * 2018-02-28 2022-01-14 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
KR102151099B1 (ko) * 2018-07-04 2020-09-02 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20200076581A (ko) * 2018-12-19 2020-06-29 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
US11056630B2 (en) * 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Also Published As

Publication number Publication date
EP4167281A1 (en) 2023-04-19
EP4167281A4 (en) 2024-01-03
US20230170355A1 (en) 2023-06-01
WO2022065782A1 (ko) 2022-03-31

Similar Documents

Publication Publication Date Title
US11056630B2 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
US11848313B2 (en) Display apparatus having display module and manufacturing method thereof
KR102151099B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR102261929B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
EP3770963B1 (en) Display module having led packages and manufacturing method thereof
EP3799121B1 (en) Display apparatus
US20200219862A1 (en) Display apparatus and method of manufacturing display apparatus thereof
US20230290919A1 (en) Display module, and method for manufacturing same
KR20220039448A (ko) 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법
KR20050070713A (ko) 이방성 도전필름 절단장치 및 그 절단방법
CN217863337U (zh) 喷墨印刷装置
US20220052080A1 (en) Display module having glass substrate formed with side wirings and, method for manufacturing same
EP4181197A1 (en) Display module and method for manufacturing same
KR20210136835A (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 그 제조 방법
KR20220091278A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
US20230090105A1 (en) Display apparatus including display module and manufacturing method thereof
US20220199594A1 (en) Display apparatus having display module and method of manufacturing the same
US20230126724A1 (en) Display apparatus having display module and manufacturing method thereof
EP4290504A1 (en) Display apparatus including display module and manufacturing method thereof
KR20220093972A (ko) 디스플레이 장치 및 그 제조 방법
KR20220128520A (ko) 잉크젯 프린팅 장치
KR20230166823A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20230092313A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20230076707A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
CN118020156A (zh) 包括显示模块的显示设备以及用于制造该显示设备的方法