KR20220039365A - Wafer alignment method - Google Patents
Wafer alignment method Download PDFInfo
- Publication number
- KR20220039365A KR20220039365A KR1020200122404A KR20200122404A KR20220039365A KR 20220039365 A KR20220039365 A KR 20220039365A KR 1020200122404 A KR1020200122404 A KR 1020200122404A KR 20200122404 A KR20200122404 A KR 20200122404A KR 20220039365 A KR20220039365 A KR 20220039365A
- Authority
- KR
- South Korea
- Prior art keywords
- die
- wafer
- alignment
- imaging
- groups
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Abstract
Description
본 발명의 실시예들은 웨이퍼 정렬 방법에 관한 것이다. 보다 상세하게는, 반도체 장치의 제조를 위한 다이 본딩 공정에서 복수의 다이들로 개별화된 웨이퍼의 정렬을 위한 웨이퍼 정렬 방법에 관한 것이다.Embodiments of the present invention relate to a method of wafer alignment. More particularly, it relates to a wafer alignment method for aligning an individualized wafer into a plurality of dies in a die bonding process for manufacturing a semiconductor device.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있다. 상기 반도체 소자들이 형성된 웨이퍼는 다이싱 공정을 통해 복수의 다이들로 개별화될 수 있으며, 상기 다이들은 다이 본딩 공정을 통해 인쇄회로기판 또는 리드 프레임 등과 같은 기판 상에 본딩될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes. The wafer on which the semiconductor devices are formed may be individualized into a plurality of dies through a dicing process, and the dies may be bonded to a substrate such as a printed circuit board or a lead frame through a die bonding process.
상기 다이 본딩 공정을 수행하기 위한 장치는 다이싱 공정에 의해 개별화된 다이들을 포함하는 웨이퍼로부터 상기 다이들을 픽업하여 다이 스테이지 상으로 이송하기 위한 다이 이송 모듈과 상기 다이 스테이지 상의 다이를 픽업하여 기판 상에 본딩하기 위한 다이 본딩 모듈을 포함할 수 있다.The apparatus for performing the die bonding process includes a die transfer module for picking up the dies from a wafer including dies singulated by a dicing process and transferring them onto a die stage, and a die transfer module for picking up the dies on the die stage and transferring them onto a substrate. It may include a die bonding module for bonding.
상기 웨이퍼는 상기 다이들이 다이싱 테이프에 부착된 상태로 공급될 수 있으며, 상기 다이 이송 모듈은, 상기 웨이퍼를 지지하기 위한 상기 스테이지를 지지하기 위한 스테이지 유닛과, 상기 다이싱 테이프로부터 상기 다이들을 하나씩 픽업하기 위한 진공 피커와, 상기 진공 피커를 수직 및 수평 방향으로 이동시키기 위한 피커 구동부와, 상기 다이들 중에서 픽업하고자 하는 다이를 검출하기 위한 카메라 유닛 등을 포함할 수 있다. 상기 다이 본딩 모듈은, 상기 다이 스테이지 상의 다이를 픽업하여 기판 상에 본딩하기 위한 본딩 헤드와, 상기 기판을 지지하기 위한 기판 스테이지와, 상기 다이가 본딩될 상기 기판 상의 본딩 영역을 검출하기 위한 카메라 유닛 등을 포함할 수 있다.The wafer may be supplied in a state in which the dies are attached to a dicing tape, and the die transfer module includes a stage unit for supporting the stage for supporting the wafer and the dies one by one from the dicing tape. It may include a vacuum picker for picking up, a picker driving unit for moving the vacuum picker in vertical and horizontal directions, and a camera unit for detecting a die to be picked up from among the dies. The die bonding module includes a bonding head for picking up a die on the die stage and bonding the die onto a substrate, a substrate stage for supporting the substrate, and a camera unit for detecting a bonding area on the substrate to which the die is to be bonded. and the like.
한편, 상기 웨이퍼가 상기 스테이지 유닛 상에 로드된 후 상기 웨이퍼에 대한 정렬 단계가 수행될 수 있다. 예를 들면, 상기 카메라 유닛을 이용하여 상기 스테이지 유닛 상의 노치 부위 또는 정렬 마크를 검출한 후 상기 노치 부위 또는 정렬 마크를 기준으로 상기 웨이퍼의 정렬이 수행될 수 있다. 다른 예로서, 상기 웨이퍼의 가장자리 부위들에서 기 설정된 정렬용 다이들을 검출한 후 상기 검출된 다이들의 위치 좌표들에 기초하여 상기 웨이퍼의 정렬이 수행될 수 있다. 그러나, 상기 정렬용 다이들을 미리 설정하는 경우에도 주변 다이들과의 혼동에 의해 검출이 어려운 경우가 발생될 수 있다.Meanwhile, after the wafer is loaded onto the stage unit, an alignment step for the wafer may be performed. For example, after detecting a notch portion or an alignment mark on the stage unit using the camera unit, alignment of the wafer may be performed based on the notch portion or alignment mark. As another example, after detecting preset alignment dies at edge portions of the wafer, alignment of the wafer may be performed based on position coordinates of the detected dies. However, even when the alignment dies are preset, there may be cases in which detection is difficult due to confusion with neighboring dies.
아울러, 상기 정렬용 다이들이 손상되어 검출이 불가능한 경우 상기 정렬용 다이들의 검출을 통한 상기 웨이퍼의 정렬이 불가능한 문제점이 있다. 아울러, 상기 웨이퍼 상에 일부 다이들이 없는 경우, 예를 들면, 상기 웨이퍼에 대한 다이 본딩 공정이 수행되는 도중 이상 발생으로 인해 공정이 중단되어 상기 웨이퍼가 반출된 후 재투입되는 경우 즉 일부 다이들만 잔존하는 자투리 웨이퍼가 투입되는 경우 정렬용 다이들 중 일부의 검출이 불가능하므로 상기 웨이퍼의 정렬이 불가능한 상태가 될 수 있다.In addition, when the alignment dies are damaged and detection is impossible, there is a problem in that the wafer cannot be aligned through the detection of the alignment dies. In addition, when there are no dies on the wafer, for example, when the process is stopped due to an abnormal occurrence while the die bonding process for the wafer is performed, and the wafer is unloaded and then reinserted, that is, only some dies remain. When a scrap wafer is inserted, since some of the alignment dies cannot be detected, the alignment of the wafer may become impossible.
본 발명의 실시예들은 상술한 바와 같은 문제점을 해결하기 위한 것으로 정렬용 다이들의 검출이 용이한 웨이퍼 정렬 방법을 제공하고, 아울러 정렬용 다이들의 검출이 불가능한 경우에도 웨이퍼의 정렬을 가능하게 할 수 있는 웨이퍼 정렬 방법을 제공하는데 그 목적이 있다.Embodiments of the present invention provide a wafer alignment method for easy detection of alignment dies to solve the above-described problems, and also provide a wafer alignment method that enables alignment of the wafer even when detection of alignment dies is impossible. An object of the present invention is to provide a wafer alignment method.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 다이싱 테이프 상에 부착된 복수의 다이들을 포함하는 웨이퍼를 정렬하기 위한 웨이퍼 정렬 방법에 있어서, 상기 웨이퍼 정렬 방법은, 상기 웨이퍼의 가장자리 부위를 촬상하여 기 설정된 다이 배열 형태를 갖는 정렬용 다이 그룹을 검출하는 단계와, 상기 정렬용 다이 그룹에 포함된 다이들 중 어느 하나의 위치 좌표를 획득하는 단계와, 상기 웨이퍼의 다른 가장자리 부위들에 대하여 상기 정렬용 다이 그룹을 검출하는 단계와 상기 위치 좌표를 획득하는 단계를 반복적으로 수행하여 상기 웨이퍼의 정렬을 위한 정렬용 위치 좌표들을 획득하는 단계와, 상기 정렬용 위치 좌표들을 이용하여 상기 웨이퍼를 정렬하는 단계를 포함할 수 있다.According to an aspect of the present invention for achieving the above object, in a wafer alignment method for aligning a wafer including a plurality of dies attached on a dicing tape, the wafer alignment method includes: detecting a die group for alignment having a preset die arrangement shape by imaging, obtaining position coordinates of any one of dies included in the alignment die group, and other edge portions of the wafer Obtaining alignment position coordinates for alignment of the wafer by repeatedly performing the steps of detecting the die group for alignment and obtaining the position coordinates, and aligning the wafer using the position coordinates for alignment may include the step of
본 발명의 일부 실시예들에 따르면, 상기 정렬용 다이 그룹을 검출하는 단계는, 기 설정된 촬상 좌표를 이용하여 상기 웨이퍼의 상부에 배치되는 카메라 유닛의 아래에 상기 웨이퍼의 가장자리 부위가 위치되도록 상기 웨이퍼를 이동시키는 단계와, 상기 웨이퍼의 가장자리 부위를 촬상하여 정렬 이미지를 획득하는 단계와, 상기 정렬 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 정렬용 다이 그룹을 검출하는 단계를 포함할 수 있다.According to some embodiments of the present invention, the detecting of the die group for alignment includes using preset imaging coordinates so that an edge portion of the wafer is positioned under a camera unit disposed on the upper portion of the wafer. It may include moving the wafer, acquiring an alignment image by imaging an edge portion of the wafer, and detecting the alignment die group having the die arrangement form among dies in the alignment image.
본 발명의 일부 실시예들에 따르면, 상기 정렬용 다이 그룹은 적어도 하나의 미러 다이 또는 적어도 하나의 에지 다이를 포함할 수 있다.According to some embodiments of the present invention, the alignment die group may include at least one mirror die or at least one edge die.
본 발명의 일부 실시예들에 따르면, 상기 웨이퍼 정렬 방법, 상기 웨이퍼의 가장자리 부위 및 다른 가장자리 부위들을 촬상하기 위한 촬상 좌표들을 설정하는 단계를 더 포함할 수 있다.According to some embodiments of the present disclosure, the method may further include setting imaging coordinates for imaging the wafer alignment method, an edge portion of the wafer, and other edge portions.
본 발명의 일부 실시예들에 따르면, 상기 촬상 좌표들을 설정하는 단계는, 복수의 웨이퍼들 중에서 첫 번째 웨이퍼 상의 다이들을 모두 촬상하여 다이 맵을 생성하는 단계와, 상기 다이 맵의 가장자리 부위들에 위치된 다이들을 이용하여 상기 첫 번째 웨이퍼를 정렬하는 단계와, 상기 정렬된 첫 번째 웨이퍼와 대응하도록 상기 다이 맵을 보정하는 단계와, 상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정하는 단계를 포함할 수 있다.According to some embodiments of the present disclosure, the setting of the imaging coordinates may include imaging all dies on a first wafer among a plurality of wafers to generate a die map, and positioning at edges of the die map aligning the first wafer using the aligned dies, calibrating the die map to correspond to the aligned first wafer, and setting the imaging coordinates at edge portions of the calibrated die map may include
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 다이싱 테이프 상에 부착된 복수의 다이들을 포함하는 웨이퍼를 정렬하기 위한 웨이퍼 정렬 방법에 있어서, 상기 웨이퍼 정렬 방법은, 상기 웨이퍼의 기 설정된 가장자리 부위를 촬상하여 기 설정된 다이 배열 형태를 갖는 정렬용 다이 그룹을 검출하는 단계와, 상기 정렬용 다이 그룹의 검출에 실패하는 경우 상기 웨이퍼의 가장자리 부위에 인접하는 제2 가장자리 부위를 촬상하여 상기 다이 배열 형태를 갖는 대체 그룹을 검출하는 단계와, 상기 정렬용 다이 그룹 또는 상기 대체 그룹에 포함된 다이들 중에서 어느 하나의 위치 좌표를 획득하는 단계와, 상기 웨이퍼의 기 설정된 다른 가장자리 부위들에 대하여 상기 정렬용 다이 그룹 또는 상기 대체 그룹을 검출하는 단계와 상기 위치 좌표를 획득하는 단계를 반복적으로 수행하여 상기 웨이퍼의 정렬을 위한 정렬용 위치 좌표를 획득하는 단계와, 상기 정렬용 위치 좌표들을 이용하여 상기 웨이퍼를 정렬하는 단계를 포함할 수 있다.According to another aspect of the present invention for achieving the above object, in a wafer alignment method for aligning a wafer including a plurality of dies attached on a dicing tape, the wafer alignment method includes a preset edge of the wafer detecting a die group for alignment having a preset die arrangement shape by imaging a portion; and if the detection of the die group for alignment fails, imaging a second edge area adjacent to the edge area of the wafer to arrange the die detecting a replacement group having a shape; acquiring position coordinates of any one of the alignment die group or dies included in the replacement group; and the alignment with respect to other preset edge portions of the wafer Obtaining position coordinates for alignment for alignment of the wafer by repeatedly performing the steps of detecting the die group for use or the replacement group and obtaining the position coordinates, and using the position coordinates for alignment the wafer It may include the step of sorting.
본 발명의 일부 실시예들에 따르면, 상기 정렬용 다이 그룹을 검출하는 단계는, 기 설정된 촬상 좌표를 이용하여 상기 웨이퍼의 상부에 배치되는 카메라 유닛의 아래에 상기 웨이퍼의 가장자리 부위가 위치되도록 상기 웨이퍼를 이동시키는 단계와, 상기 웨이퍼의 가장자리 부위를 촬상하여 정렬 이미지를 획득하는 단계와, 상기 정렬 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 정렬용 다이 그룹을 검출하는 단계를 포함할 수 있다.According to some embodiments of the present invention, the detecting of the die group for alignment includes using preset imaging coordinates so that an edge portion of the wafer is positioned under a camera unit disposed on the upper portion of the wafer. It may include moving the wafer, acquiring an alignment image by imaging an edge portion of the wafer, and detecting the alignment die group having the die arrangement form among dies in the alignment image.
본 발명의 일부 실시예들에 따르면, 상기 대체 그룹을 검출하는 단계는, 기 설정된 대체 좌표를 이용하여 상기 웨이퍼의 제2 가장자리 부위가 상기 카메라 유닛의 아래에 위치되도록 상기 웨이퍼를 이동시키는 단계와, 상기 제2 가장자리 부위를 촬상하여 대체 이미지를 획득하는 단계와, 상기 대체 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 대체 그룹을 검출하는 단계를 포함할 수 있다.According to some embodiments of the present invention, the detecting of the replacement group includes: moving the wafer so that a second edge portion of the wafer is located under the camera unit using preset replacement coordinates; The method may include acquiring a replacement image by imaging the second edge portion, and detecting the replacement group having the die arrangement form among dies in the replacement image.
본 발명의 일부 실시예들에 따르면, 상기 웨이퍼 정렬 방법은, 상기 웨이퍼의 가장자리 부위 및 다른 가장자리 부위들을 촬상하기 위한 촬상 좌표들을 설정하는 단계를 더 포함할 수 있다.According to some embodiments of the present disclosure, the method for aligning the wafer may further include setting imaging coordinates for imaging an edge portion and other edge portions of the wafer.
본 발명의 일부 실시예들에 따르면, 상기 촬상 좌표들을 설정하는 단계는, 복수의 웨이퍼들 중에서 첫 번째 웨이퍼 상의 다이들을 모두 촬상하여 다이 맵을 생성하는 단계와, 상기 다이 맵의 가장자리 부위들에 위치된 다이들을 이용하여 상기 첫 번째 웨이퍼를 정렬하는 단계와, 상기 정렬된 첫 번째 웨이퍼와 대응하도록 상기 다이 맵을 보정하는 단계와, 상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정하는 단계를 포함할 수 있다.According to some embodiments of the present disclosure, the setting of the imaging coordinates may include imaging all dies on a first wafer among a plurality of wafers to generate a die map, and positioning at edges of the die map aligning the first wafer using the aligned dies, calibrating the die map to correspond to the aligned first wafer, and setting the imaging coordinates at edge portions of the calibrated die map may include
본 발명의 일부 실시예들에 따르면, 상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정하는 단계는, 상기 첫 번째 웨이퍼의 제1 사분면에 대응하는 제1 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제2 사분면에 대응하는 제2 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제3 사분면에 대응하는 제3 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제4 사분면에 대응하는 제4 다이 배열 형태를 설정하는 단계와, 상기 보정된 다이 맵의 제1 사분면에서 상기 제1 다이 배열 형태와 대응하는 제1 다이 그룹들을 모두 검출하는 단계와, 상기 보정된 다이 맵의 제2 사분면에서 상기 제2 다이 배열 형태와 대응하는 제2 다이 그룹들을 모두 검출하는 단계와, 상기 보정된 다이 맵의 제3 사분면에서 상기 제3 다이 배열 형태와 대응하는 제3 다이 그룹들을 모두 검출하는 단계와, 상기 보정된 다이 맵의 제4 사분면에서 상기 제4 다이 배열 형태와 대응하는 제4 다이 그룹들을 모두 검출하는 단계와, 상기 검출된 제1 다이 그룹들 중 어느 하나와, 상기 검출된 제2 다이 그룹들 중 어느 하나와, 상기 검출된 제3 다이 그룹들 중 어느 하나와, 상기 검출된 제4 다이 그룹들 중 어느 하나 내에서 각각 상기 촬상 좌표들을 설정하는 단계를 포함할 수 있다.According to some embodiments of the present disclosure, the setting of the imaging coordinates at the edge portions of the corrected die map includes: a first die arrangement shape corresponding to a first quadrant of the first wafer; a second die arrangement corresponding to a second quadrant of the wafer, a third die arrangement corresponding to a third quadrant of the first wafer, and a fourth die arrangement corresponding to a fourth quadrant of the first wafer; setting, detecting all first die groups corresponding to the first die arrangement shape in a first quadrant of the calibrated die map; and the second die arrangement in a second quadrant of the calibrated die map. detecting all second die groups corresponding to the shape, and detecting all third die groups corresponding to the third die arrangement shape in a third quadrant of the calibrated die map; detecting all fourth die groups corresponding to the fourth die arrangement form in a fourth quadrant of , setting the imaging coordinates in any one of the detected third die groups and in any one of the detected fourth die groups, respectively.
본 발명의 일부 실시예들에 따르면, 상기 웨이퍼 정렬 방법은, 상기 검출된 제1 다이 그룹들 중 다른 적어도 하나와, 상기 검출된 제2 다이 그룹들 중 다른 적어도 하나와, 상기 검출된 제3 다이 그룹들 중 다른 적어도 하나와, 상기 검출된 제4 다이 그룹들 중 다른 적어도 하나 내에서 상기 제2 가장자리 부위를 촬상하기 위한 대체 좌표를 각각 설정할 수 있다.According to some embodiments of the present invention, the wafer alignment method includes at least another one of the detected first die groups, another at least one of the detected second die groups, and the detected third die. Alternative coordinates for imaging the second edge portion within the other at least one of the groups and the other at least one of the detected fourth die groups may be respectively set.
본 발명의 일부 실시예들에 따르면, 상기 제1 다이 그룹들, 상기 제2 다이 그룹들, 상기 제3 다이 그룹들 및 상기 제4 다이 그룹들 각각은 적어도 하나의 미러 다이 또는 적어도 하나의 에지 다이를 포함할 수 있다.In accordance with some embodiments of the present invention, each of the first die groups, the second die groups, the third die groups and the fourth die groups is at least one mirror die or at least one edge die. may include
본 발명의 일부 실시예들에 따르면, 상기 제1 다이 그룹들 각각은 우측 상부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하고, 상기 제2 다이 그룹들 각각은 좌측 상부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하고, 상기 제3 다이 그룹들 각각은 좌측 하부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하고, 상기 제4 다이 그룹들 각각은 우측 하부에 하나의 미러 다이 또는 하나의 에지 다이를 포함할 수 있다.According to some embodiments of the present invention, each of the first die groups includes one mirror die or one edge die on the upper right side, and each of the second die groups includes one mirror die or one edge die on the upper left side. one edge die, wherein each of the third die groups includes one mirror die or one edge die on the lower left side, and each of the fourth die groups includes one mirror die or one edge die on the lower right side It may include an edge die.
상술한 바와 같은 본 발명의 실시예들에 따르면, 기 설정된 다이 배열 형태들을 갖는 정렬용 다이 그룹들을 검출하고, 상기 정렬용 다이 그룹들로부터 정렬용 위치 좌표들을 획득할 수 있다. 상기와 같이 다이 배열 형태들을 미리 설정하고 이를 이용하여 상기 정렬용 다이 그룹들을 검출함으로써 종래 기술과 비교하여 보다 용이하게 정렬용 위치 좌표들을 획득할 수 있다. 특히, 상기 정렬용 다이 그룹들의 검출에 실패하는 경우 기 설정된 대체 좌표들을 이용하여 대체 그룹들을 검출할 수 있으며, 이를 통해 상기 정렬용 다이 그룹들의 검출에 실패하는 경우에도 상기 웨이퍼의 정렬을 위한 위치 좌표들의 획득이 가능하며, 결과적으로 상기 웨이퍼의 정렬 불가능에 의한 공정 중단을 충분히 방지할 수 있다.According to the embodiments of the present invention as described above, it is possible to detect alignment die groups having preset die arrangement shapes, and obtain alignment position coordinates from the alignment die groups. As described above, by setting the die arrangement forms in advance and detecting the die groups for alignment using them, position coordinates for alignment can be more easily obtained compared with the prior art. In particular, when the detection of the alignment die groups fails, the replacement groups can be detected using preset replacement coordinates, and through this, even when the detection of the alignment die groups fails, position coordinates for the alignment of the wafer can be obtained, and as a result, it is possible to sufficiently prevent process interruption due to inability to align the wafer.
도 1은 다이 본딩 공정을 수행하기 위한 다이 본딩 장치를 설명하는 개략적인 평면도이다.
도 2는 도 1에 도시된 다이 이송 모듈을 설명하기 위한 개략적인 정면도이다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 순서도이다.
도 4는 도 3에 도시된 웨이퍼 정렬 방법을 설명하기 위한 웨이퍼의 개략적인 평면도이다.
도 5는 도 3에 도시된 S100 단계를 설명하기 위한 순서도이다.
도 6은 도 5에 도시된 촬상 좌표를 설정하기 위한 첫 번째 웨이퍼를 보여주는 개략적인 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 순서도이다.
도 8은 도 7에 도시된 웨이퍼 정렬 방법을 설명하기 위한 웨이퍼의 개략적인 평면도이다.
도 9는 도 7에 도시된 S150 단계를 설명하기 위한 순서도이다.
도 10은 도 9에 도시된 촬상 좌표를 설정하기 위한 첫 번째 웨이퍼를 보여주는 개략적인 평면도이다.1 is a schematic plan view illustrating a die bonding apparatus for performing a die bonding process.
FIG. 2 is a schematic front view for explaining the die transfer module shown in FIG. 1 .
3 is a flowchart illustrating a wafer alignment method according to an embodiment of the present invention.
4 is a schematic plan view of a wafer for explaining the wafer alignment method shown in FIG. 3 .
FIG. 5 is a flowchart for explaining step S100 shown in FIG. 3 .
FIG. 6 is a schematic plan view showing a first wafer for setting imaging coordinates shown in FIG. 5 .
7 is a flowchart illustrating a wafer alignment method according to another embodiment of the present invention.
8 is a schematic plan view of a wafer for explaining the wafer alignment method shown in FIG. 7 .
FIG. 9 is a flowchart for explaining step S150 shown in FIG. 7 .
FIG. 10 is a schematic plan view showing a first wafer for setting imaging coordinates shown in FIG. 9 .
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as being limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to sufficiently convey the scope of the present invention to those skilled in the art, rather than being provided so that the present invention can be completely completed.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In embodiments of the present invention, when an element is described as being disposed or connected to another element, the element may be directly disposed or connected to the other element, and other elements may be interposed therebetween. it might be Conversely, when one element is described as being directly disposed on or connected to another element, there cannot be another element between them. Although the terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or portions, the items are not limited by these terms. will not
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is only used for the purpose of describing specific embodiments, and is not intended to limit the present invention. Further, unless otherwise limited, all terms including technical and scientific terms have the same meaning as understood by one of ordinary skill in the art of the present invention. The above terms, such as those defined in ordinary dictionaries, shall be interpreted to have meanings consistent with their meanings in the context of the related art and description of the present invention, ideally or excessively outwardly intuitive, unless clearly defined. will not be interpreted.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic diagrams of ideal embodiments of the present invention. Accordingly, changes from the shapes of the diagrams, eg, changes in manufacturing methods and/or tolerances, are those that can be fully expected. Accordingly, the embodiments of the present invention are not to be described as being limited to the specific shapes of the areas described as diagrams, but rather to include deviations in the shapes, and the elements described in the drawings are purely schematic and their shapes It is not intended to describe the precise shape of the elements, nor is it intended to limit the scope of the present invention.
도 1은 다이 본딩 공정을 수행하기 위한 다이 본딩 장치를 설명하는 개략적인 평면도이고, 도 2는 도 1에 도시된 다이 이송 모듈을 설명하기 위한 개략적인 정면도이며, 도 3은 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 순서도이다.1 is a schematic plan view illustrating a die bonding apparatus for performing a die bonding process, FIG. 2 is a schematic front view illustrating a die transfer module shown in FIG. 1, and FIG. 3 is an embodiment of the present invention It is a flowchart for explaining a wafer alignment method according to
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법은 반도체 장치의 제조를 위한 다이 본딩 공정에서 웨이퍼(20)의 정렬을 위해 사용될 수 있다. 상기 다이 본딩 공정은 다이싱 공정에 의해 개별화된 다이들(22)을 인쇄회로기판 또는 리드 프레임과 같은 기판(30) 상에 본딩하기 위해 수행될 수 있다.1 to 3 , the wafer alignment method according to an embodiment of the present invention may be used to align the
일 예로서, 상기 다이 본딩 공정을 수행하기 위한 다이 본딩 장치(10)는, 상기 다이들(22)을 포함하는 웨이퍼(20)로부터 다이(22)를 픽업하여 이송하기 위한 다이 이송 모듈(100)과, 상기 다이 이송 모듈(100)에 의해 이송된 다이(22)를 상기 기판(30) 상에 본딩하기 위한 다이 본딩 모듈(200)을 포함할 수 있다. 일 예로서, 상기 다이 이송 모듈(100)은 상기 다이(22)를 픽업하여 다이 스테이지(110) 상으로 이송할 수 있으며, 상기 다이 본딩 모듈(200)은 상기 다이 스테이지(110) 상의 다이(22)를 픽업하여 상기 기판(30) 상에 본딩할 수 있다.As an example, the
상기 웨이퍼(20)는 상기 다이들(22)이 부착된 다이싱 테이프(24)와, 상기 다이싱 테이프(24)가 장착되는 대략 원형 링 형태의 마운트 프레임(26)을 포함할 수 있다. 일 예로서, 상기 다이싱 테이프(24)는 상기 마운트 프레임(26)의 하부면 상에 부착될 수 있으며, 상기 다이들(22)은 상기 다이싱 테이프(24)의 상부면 상에 부착될 수 있다.The
상기 다이 이송 모듈(100)은, 상기 웨이퍼(20)를 지지하기 위한 웨이퍼 스테이지(120)를 포함할 수 있다. 상기 웨이퍼 스테이지(120) 상에는 상기 다이싱 테이프(24)를 지지하기 위한 서포트 링(122)과, 상기 마운트 프레임(26)을 파지하기 위한 클램프(124)와, 상기 클램프(124)를 수직 방향으로 이동시키기 위한 클램프 구동부(126)가 배치될 수 있다. 구체적으로, 도시된 바와 같이, 상기 서포트 링(122)은 상기 다이들(22)과 상기 마운트 프레임(26) 사이에서 상기 다이싱 테이프(24)를 지지할 수 있으며, 상기 클램프 구동부(126)는 상기 마운트 프레임(26)이 파지된 상기 클램프(124)를 하강시킴으로써 상기 다이싱 테이프(24)를 확장시킬 수 있다.The
상기 서포트 링(122)에 의해 지지된 상기 다이싱 테이프(24)의 아래에는 상기 다이들(22)을 상기 다이싱 테이프(24)로부터 선택적으로 분리하기 위한 다이 이젝터(130)가 배치될 수 있다. 상세히 도시되지는 않았으나, 상기 다이 이젝터(130)는 상기 다이싱 테이프(24)의 하부면을 진공 흡착할 수 있으며 상기 다이들(22) 중에서 픽업하고자 하는 다이(22)를 상승시킴으로써 상기 다이(22)를 상기 다이싱 테이프(24)로부터 분리시킬 수 있다.A
상기 다이 이송 모듈(100)은, 상기 웨이퍼 스테이지(120)의 상부에 배치되어 상기 다이 이젝터(130)에 의해 상기 다이싱 테이프(24)로부터 분리된 다이(22)를 픽업하기 위한 진공 피커(140)와, 상기 진공 피커(140)를 수직 및 수평 방향으로 이동시키기 위한 피커 구동부(142)를 포함할 수 있다. 일 예로서, 도시되지는 않았으나, 상기 진공 피커(140)는 상기 다이(22)를 진공 흡착하기 위한 진공홀이 형성된 콜릿(미도시)을 포함할 수 있다. 상기 다이 스테이지(110)는 상기 웨이퍼 스테이지(120)로부터 수평 방향으로 이격되어 배치될 수 있으며, 상기 진공 피커(140)에 의해 픽업된 상기 다이(22)는 상기 피커 구동부(142)에 의해 상기 다이 스테이지(110) 상으로 이송될 수 있다. 또한, 상기 웨이퍼 스테이지(120)의 상부에는 상기 다이들(22) 중에서 픽업하고자 하는 다이(22)를 검출하기 위한 카메라 유닛(150)이 배치될 수 있다.The
도시되지는 않았으나, 상기 다이 본딩 장치(10)는 상기 웨이퍼 스테이지(120)를 수평 방향으로 이동시키기 위한 수평 구동부(미도시)를 포함할 수 있다. 상기 수평 구동부는 상기 다이들(22) 중에서 픽업하고자 하는 다이(22)가 상기 다이 이젝터(130) 상에 위치되도록 상기 웨이퍼 스테이지(120)의 위치를 조절할 수 있다. 또한, 상기 다이 본딩 장치(10)는 상기 웨이퍼(20)의 정렬을 위해 상기 웨이퍼 스테이지(120)를 회전시키는 회전 구동부(미도시)를 포함할 수 있다.Although not shown, the
또한, 도 1에 도시된 바와 같이, 상기 다이 본딩 장치(10)는, 상기 웨이퍼(20)의 수납을 위한 카세트(40)가 놓여지는 카세트 로드 포트(300)와, 상기 웨이퍼(20)를 상기 카세트(40)로부터 상기 웨이퍼 스테이지(120) 상으로 이송하기 위한 웨이퍼 이송 유닛(302)과, 상기 웨이퍼(20)의 이송을 안내하기 위한 웨이퍼 가이드 레일들(304)을 포함할 수 있다. 구체적으로, 상기 수평 구동부는 상기 웨이퍼 스테이지(120)를 상기 웨이퍼 가이드 레일들(304)의 단부에 인접하도록 이동시킬 수 있으며, 이어서 상기 웨이퍼 이송 유닛(302)은 상기 웨이퍼(20)를 상기 카세트(40)로부터 상기 웨이퍼 스테이지(120) 상으로 이동시킬 수 있다. 상세히 도시되지는 않았으나, 상기 웨이퍼 이송 유닛(302)은 상기 마운트 프레임(26)을 파지하기 위한 그리퍼와 상기 그리퍼를 수평 방향으로 이동시키기 위한 그리퍼 구동부를 포함할 수 있다.In addition, as shown in FIG. 1 , the
상기 다이 본딩 모듈(200)은 상기 다이 스테이지(110) 상으로 이송된 상기 다이(22)를 픽업하여 상기 기판(30) 상에 본딩할 수 있다. 일 예로서, 상기 다이 본딩 모듈(200)은, 상기 다이(22)를 픽업하기 위한 본딩 헤드(210)와, 상기 본딩 헤드(210)를 수직 및 수평 방향으로 이동시키기 위한 헤드 구동부(212)와, 상기 기판(30)을 지지하기 위한 기판 스테이지(220)를 포함할 수 있다. 도시되지는 않았으나, 상기 본딩 헤드(210)는 상기 다이(22)를 진공 흡착하기 위한 진공홀을 구비하고 상기 기판(30) 상에 상기 다이(22)를 가압하기 위한 본딩 툴(미도시)을 포함할 수 있으며, 상기 기판 스테이지(220)는 상기 기판(30)을 기 설정된 본딩 온도로 가열하기 위한 히터(미도시)를 포함할 수 있다.The
상기 기판(30)은 제1 매거진(50)으로부터 공급될 수 있으며, 다이 본딩 공정이 완료된 후 제2 매거진(52)으로 수납될 수 있다. 일 예로서, 상기 다이 본딩 장치(10)는, 상기 제1 매거진(50)을 핸들링하기 위한 제1 매거진 핸들링 유닛(310)과, 상기 제2 매거진(52)을 핸들링하기 위한 제2 매거진 핸들링 유닛(320)을 포함할 수 있다. 또한, 상기 다이 본딩 장치(10)는 상기 제1 매거진(50)이 놓여지는 제1 매거진 로드 포트(312)와, 상기 제2 매거진(52)이 놓여지는 제2 매거진 로드 포트(322)와, 상기 제1 매거진 로드 포트(312)와 상기 제1 매거진 핸들링 유닛(310) 사이에서 상기 제1 매거진(50)을 이송하는 제1 매거진 이송 유닛(314)과, 상기 제2 매거진 로드 포트(322)와 상기 제2 매거진 핸들링 유닛(320) 사이에서 상기 제2 매거진(52)을 이송하는 제2 매거진 이송 유닛(324)을 포함할 수 있다.The
또한, 상기 다이 본딩 장치(10)는 상기 기판(30)을 상기 제1 매거진(50)으로부터 상기 기판 스테이지(220) 상으로 이송하고 상기 기판 스테이지(220) 상에서 상기 기판(30)의 위치를 조절하며 상기 다이 본딩 공정이 완료된 후 상기 기판(30)을 상기 제2 매거진(52)으로 이송하기 위한 기판 이송 유닛(340)을 포함할 수 있다. 상기 기판 이송 유닛(340)은, 상기 기판(30)의 이송을 안내하기 위한 기판 가이드 레일들(342)과, 상기 기판(30)을 파지하기 위한 그리퍼들(344)과, 상기 그리퍼들(344)을 이동시키기 위한 그리퍼 구동부들(346)과, 상기 기판(30)을 상기 기판 가이드 레일들(342) 상으로 이동시키기 위한 제1 푸셔(348)와, 상기 기판(30)을 상기 기판 가이드 레일들(342) 상에서 상기 제2 매거진(52)의 내부로 이동시키기 위한 제2 푸셔(350)를 포함할 수 있다.In addition, the
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법을 상세하게 설명한다.Hereinafter, a wafer alignment method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 도 3에 도시된 웨이퍼 정렬 방법을 설명하기 위한 웨이퍼의 개략적인 평면도이고, 도 5는 도 3에 도시된 S100 단계를 설명하기 위한 순서도이다.FIG. 4 is a schematic plan view of a wafer for explaining the wafer alignment method shown in FIG. 3 , and FIG. 5 is a flowchart for explaining step S100 shown in FIG. 3 .
도 3 내지 도 5를 참조하면, S100 단계에서, 웨이퍼(60)의 가장자리 부위를 촬상하여 기 설정된 다이 배열 형태를 갖는 정렬용 다이 그룹(62A)을 검출할 수 있으며, S200 단계에서, 상기 정렬용 다이 그룹(62A)에 포함된 다이들 중에서 어느 하나의 위치 좌표를 획득할 수 있다. 이어서, S300 단계에서, 상기 웨이퍼(60)의 다른 가장자리 부위들에 대하여 상기 S100 단계와 상기 S200 단계를 반복적으로 수행하여 상기 웨이퍼(60)의 정렬을 위한 정렬용 위치 좌표들을 획득할 수 있으며, S400 단계에서 상기 정렬용 위치 좌표를 이용하여 상기 웨이퍼(60)를 정렬할 수 있다.3 to 5 , in step S100, an edge portion of the
예를 들면, 상기 S100 단계와 상기 S200 단계를 반복적으로 수행하여 상기 웨이퍼(60)의 제1, 제2, 제3 및 제4 사분면들에서 각각 제1, 제2, 제3 및 제4 정렬용 다이 그룹들(62A, 62B, 62C, 62D)을 검출할 수 있으며, 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D) 각각으로부터 상기 정렬용 위치 좌표들을 획득할 수 있다.For example, the first, second, third and fourth alignments in the first, second, third and fourth quadrants of the
도 5를 참조하면, 상기 S100 단계는, 기 설정된 촬상 좌표를 이용하여 상기 웨이퍼(60)의 상부에 배치되는 상기 카메라 유닛(150)의 아래에 상기 웨이퍼(60)의 가장자리 부위가 위치되도록 상기 웨이퍼(60)를 이동시키는 단계(S102)와, 상기 웨이퍼(60)의 가장자리 부위를 촬상하여 정렬 이미지(미도시)를 획득하는 단계(S104)와, 상기 정렬 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 정렬용 다이 그룹(62A)을 검출하는 단계(S106)를 포함할 수 있다.Referring to FIG. 5 , in step S100 , the edge portion of the
일 예로서, 상기 제1 정렬용 다이 그룹(62A)은 4개의 다이들로 구성될 수 있으며, 그 중 우측 상부의 다이는 불량 다이(Reject Die)일 수 있다. 즉, 상기 제1 정렬용 다이 그룹(62A)은 하나의 불량 다이와 세 개의 양품 다이를 포함할 수 있다. 이와 유사하게, 상기 제2 정렬용 다이 그룹(62B)은 4개의 다이로 구성될 수 있으며 그 중 좌측 상부의 다이가 불량 다이일 수 있고, 상기 제3 정렬용 다이 그룹(62C)은 4개의 다이로 구성될 수 있으며 그 중 좌측 하부의 다이가 불량 다이일 수 있고, 상기 제4 정렬용 다이 그룹(62D)은 4개의 다이로 구성될 수 있으며 그 중 우측 하부의 다이가 불량 다이일 수 있다.As an example, the first
한편, 일 예로서, 상기 불량 다이는 패턴이 형성되지 않은 미러 다이(Mirror Die)일 수 있다. 상기와 다르게, 도시되지는 않았으나, 상기 불량 다이는 에지 다이(Edge Die) 즉 사각 형태를 갖추지 못한 다이일 수 있다. 상기 S200 단계에서는 상기 검출된 정렬용 다이 그룹들(62A, 62B, 62C, 62D)에 포함된 다이들 중에서 어느 하나, 예를 들면, 세 개의 상기 양품 다이들 중 하나 또는 상기 불량 다이의 위치 좌표를 정렬용 위치 좌표로서 검출할 수 있다.Meanwhile, as an example, the defective die may be a mirror die on which a pattern is not formed. Unlike the above, although not shown, the defective die may be an edge die, that is, a die not having a rectangular shape. In step S200, any one of the dies included in the detected alignment die
상술한 바와 같이 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)은 서로 다른 다이 배열 형태를 가질 수 있다. 즉, 상기 제1 다이 그룹(62A)은 상기 불량 다이가 우측 상부에 배치된 제1 다이 배열 형태를 갖고, 상기 제2 다이 그룹(62B)은 상기 불량 다이가 좌측 상부에 배치된 제2 다이 배열 형태를 갖고, 상기 제3 다이 그룹(62C)은 상기 불량 다이가 좌측 하부에 배치된 제3 다이 배열 형태를 갖고, 상기 제4 다이 그룹(62D)은 상기 불량 다이가 우측 하부에 배치된 제4 다이 배열 형태를 가질 수 있다. 따라서, 종래 기술과 비교하여 정렬용 위치 좌표들의 획득이 보다 용이하게 수행될 수 있으며 이에 의해 상기 웨이퍼(60)의 정렬 불량이 크게 감소될 수 있다.As described above, the alignment die
상기에서는 상기 웨이퍼(60)의 제1 다이 그룹(62A)으로부터 제4 다이 그룹(62D)까지 순서대로 검출하고 있으나, 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)의 검출 순서는 변경될 수 있으며, 또한 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)이 하나의 불량 다이를 포함하고 있으나, 상기 불량 다이의 개수와 상기 양품 다이들의 개수는 다양하게 변경 가능하므로 이들에 의해 본 발명의 범위가 제한되지는 않을 것이다.In the above description, the
본 발명의 일 실시예에 따르면, 도시되지는 않았으나, 상기 웨이퍼 정렬 방법은, 상기 웨이퍼(60)의 가장자리 부위 및 상기 다른 가장자리 부위들 즉 상기 웨이퍼(60)의 각 사분면들에서 상기 가장자리 부위들을 각각 촬상하기 위한 촬상 좌표들을 설정하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, although not shown, in the wafer alignment method, the edge portions of the
도 6은 도 5에 도시된 촬상 좌표를 설정하기 위한 첫 번째 웨이퍼를 보여주는 개략적인 평면도이다.FIG. 6 is a schematic plan view showing a first wafer for setting imaging coordinates shown in FIG. 5 .
도 6을 참조하면, 복수의 웨이퍼들(20), 예를 들면, 상기 카세트에 수납된 복수의 웨이퍼들(20) 또는 반도체 장치의 품종 변경 후 첫 번째 투입되는 카세트에 수납된 웨이퍼들(20) 중 첫 번째 웨이퍼(70) 상의 다이들을 모두 촬상하여 도시된 바와 같은 다이 맵을 생성할 수 있으며, 상기 다이 맵의 가장자리 부위들에 위치된 다이들을 이용하여 상기 첫 번째 웨이퍼(70)의 정렬을 수행할 수 있다. 구체적으로, 상기 첫 번째 웨이퍼(70)를 이동시키면서 상기 카메라 유닛(150)을 이용하여 상기 다이들을 모두 촬상할 수 있으며, 상기 촬상된 이미지들을 이용하여 상기 다이 맵을 생성할 수 있다. 아울러, 상기 다이 맵의 가장자리 부위들에 위치된 다이들의 위치 좌표를 이용하여 상기 첫 번째 웨이퍼(70)의 정렬이 수행될 수 있다.Referring to FIG. 6 , a plurality of
상기와 같이 첫 번째 웨이퍼(70)의 정렬이 수행된 후 상기 정렬된 첫 번째 웨이퍼(70)와 대응하도록 상기 다이 맵을 보정할 수 있으며, 상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정할 수 있다. 예를 들면, 상기 첫 번째 웨이퍼(70)의 제1 사분면에 대응하는 제1 다이 배열 형태와, 상기 첫 번째 웨이퍼(70)의 제2 사분면에 대응하는 제2 다이 배열 형태와, 상기 첫 번째 웨이퍼(70)의 제3 사분면에 대응하는 제3 다이 배열 형태와, 상기 첫 번째 웨이퍼(70)의 제4 사분면에 대응하는 제4 다이 배열 형태를 설정하고, 상기 보정된 다이 맵의 제1 사분면에서 상기 제1 다이 배열 형태와 대응하는 제1 다이 그룹들(72A)을 모두 검출하고, 상기 보정된 다이 맵의 제2 사분면에서 상기 제2 다이 배열 형태와 대응하는 제2 다이 그룹들(72B)을 모두 검출하고, 상기 보정된 다이 맵의 제3 사분면에서 상기 제3 다이 배열 형태와 대응하는 제3 다이 그룹들(72C)을 모두 검출하고, 상기 보정된 다이 맵의 제4 사분면에서 상기 제4 다이 배열 형태와 대응하는 제4 다이 그룹들(72D)을 모두 검출할 수 있다. 즉, 각각의 사분면에서 해당 다이 배열 형태를 갖는 모든 다이 그룹들(72A, 72B, 72C, 72D)을 검출할 수 있으며, 검출된 다이 그룹들(72A, 72B, 72C, 72D) 중에서 각 사분면당 하나씩, 즉 상기 검출된 제1 다이 그룹들(72A) 중 어느 하나와, 상기 검출된 제2 다이 그룹들(72B) 중 어느 하나와, 상기 검출된 제3 다이 그룹들(72C) 중 어느 하나와, 상기 검출된 제4 다이 그룹들(72D) 중 어느 하나 내에서 제1, 제2, 제3 및 제4 촬상 좌표들(74A, 74B, 74C, 74D)을 각각 설정할 수 있다.After the alignment of the
상기와 같이 촬상 좌표들(74A, 74B, 74C, 74D)을 설정한 후 후속하는 웨이퍼(60)에 대하여 상기 촬상 좌표들(74A, 74B, 74C, 74D)을 이용하여 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)을 각각 검출할 수 있다.After setting the imaging coordinates 74A, 74B, 74C, and 74D as described above, the alignment die groups ( 62A, 62B, 62C, and 62D) can be detected, respectively.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 순서도이고, 도 8은 도 7에 도시된 웨이퍼 정렬 방법을 설명하기 위한 웨이퍼의 개략적인 평면도이다. 도 9는 도 7에 도시된 S150 단계를 설명하기 위한 순서도이고, 도 10은 도 9에 도시된 촬상 좌표를 설정하기 위한 첫 번째 웨이퍼를 보여주는 개략적인 평면도이다.7 is a flowchart for explaining a wafer alignment method according to another embodiment of the present invention, and FIG. 8 is a schematic plan view of a wafer for explaining the wafer alignment method shown in FIG. 7 . FIG. 9 is a flowchart for explaining step S150 shown in FIG. 7 , and FIG. 10 is a schematic plan view showing a first wafer for setting imaging coordinates shown in FIG. 9 .
도 7 및 도 8을 참조하면, 상기 S100 단계를 수행하는 동안 상기 정렬용 다이 그룹(62A)의 검출에 실패하는 경우 S150 단계에서 상기 웨이퍼(60)의 가장자리 부위에 인접하는 제2 가장자리 부위를 촬상하여 상기 다이 배열 형태를 갖는 대체 그룹(64A)을 검출할 수 있다.7 and 8 , if the detection of the
구체적으로, 도 9에 도시된 바와 같이, 상기 대체 그룹(64A)을 검출하는 단계(S150)는, 기 설정된 대체 좌표를 이용하여 상기 웨이퍼(20)의 제2 가장자리 부위가 상기 카메라 유닛(150)의 아래에 위치되도록 상기 웨이퍼(60)를 이동시키는 단계(S152)와, 상기 제2 가장자리 부위를 촬상하여 대체 이미지(미도시)를 획득하는 단계(S154)와, 상기 대체 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 대체 그룹(64A)을 검출하는 단계(S156)를 포함할 수 있다. 특히, 상기와 같은 대체 그룹(64A)을 검출하는 단계(S150)는 상기 웨이퍼(60)의 제1 사분면에만 적용되는 것이 아니라, 나머지 사분면들 모두에 동일하게 적용될 수 있다. 즉 상기 나머지 사분면들에서 상기 제2, 제3 및 제4 정렬용 다이 그룹들(62B, 62C, 62D)이 검출되지 않는 경우 이를 대신하여 제2, 제3 및 제4 대체 그룹들(64B, 64C, 64D)이 검출될 수 있다.Specifically, as shown in FIG. 9 , in the step of detecting the
상기와 같이 S150 단계가 수행되는 경우 상기 S200 단계에서는 상기 대체 그룹(64A)에 포함된 다이들 중에서 어느 하나의 위치 좌표를 획득할 수 있으며, 상기 획득된 위치 좌표를 정렬용 위치 좌표로서 사용할 수 있다.When step S150 is performed as described above, in step S200, any one position coordinate among the dies included in the
도 10을 참조하면, 상기 촬상 좌표들(74A, 74B, 74C, 74D)을 설정한 후 나머지 다이 그룹들(72A, 72B, 72C, 72D) 내에서 대체 좌표들(76A, 76B, 76C, 76D)을 설정할 수 있다. 예를 들면, 상기 첫 번째 웨이퍼(70)의 제1 사분면에서 검출된 제1 다이 그룹들(72A) 중 하나에서 제1 촬상 좌표(74A)를 설정하고 나머지 제1 다이 그룹들(72A) 내에서 각각 제1 대체 좌표들(76A)을 설정할 수 있다. 상기와 같이 제1 대체 좌표들(76A)을 복수개로 설정하는 것은 상기 대체 그룹(64A)의 검출이 실패하는 경우 상기 S150 단계를 상기 복수개의 대체 좌표들(76A)을 이용하여 반복적으로 수행하도록 하기 위함이다.Referring to FIG. 10 , after setting the imaging coordinates 74A, 74B, 74C, 74D, substitute coordinates 76A, 76B, 76C, 76D within the remaining
상기와 같이 첫 번째 웨이퍼(70)의 각 사분면들에서 대체 좌표들(76A, 76B, 76C, 76D)을 설정할 수 있으며, 상기에서 설정된 대체 좌표들(76A, 76B, 76C, 76D)은 상기 S150 단계를 수행하는 경우에 사용될 수 있다.As described above, alternative coordinates 76A, 76B, 76C, and 76D may be set in each of the quadrants of the
상술한 바와 같은 본 발명의 실시예들에 따르면, 기 설정된 다이 배열 형태들을 갖는 정렬용 다이 그룹들(62A, 62B, 62C, 62D)을 검출하고, 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)로부터 정렬용 위치 좌표들을 획득할 수 있다. 상기와 같이 다이 배열 형태들을 미리 설정하고 이를 이용하여 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)을 검출함으로써 종래 기술과 비교하여 보다 용이하게 정렬용 위치 좌표들을 획득할 수 있다. 특히, 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)의 검출에 실패하는 경우 기 설정된 대체 좌표들을 이용하여 대체 그룹들(64A, 64B, 64C, 64D)을 검출할 수 있으며, 이를 통해 상기 정렬용 다이 그룹들(62A, 62B, 62C, 62D)의 검출에 실패하는 경우에도 상기 웨이퍼(60)의 정렬을 위한 위치 좌표들의 획득이 가능하며, 결과적으로 상기 웨이퍼(60)의 정렬 불가능에 의한 공정 중단을 충분히 방지할 수 있다.According to the embodiments of the present invention as described above, the alignment die
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention as set forth in the following claims. You will understand that there is
10 : 다이 본딩 장치
20 : 웨이퍼
22 : 다이
30 : 기판
62A, 62B, 62C, 62D : 정렬용 다이 그룹
64A, 64B, 64C, 64D : 대체 그룹
72A, 72B, 72C, 72D : 첫 번째 웨이퍼의 다이 그룹
74A, 74B, 74C, 74D : 촬상 좌표
76A, 76B, 76C, 76D : 대체 좌표
100 : 다이 이송 모듈
110 : 다이 스테이지
120 : 웨이퍼 스테이지
130 : 다이 이젝터
140 : 진공 피커
200 : 다이 본딩 모듈
210 : 본딩 헤드
220 : 기판 스테이지10: die bonding device 20: wafer
22: die 30: substrate
62A, 62B, 62C, 62D : Die group for alignment
64A, 64B, 64C, 64D: Alternative group
72A, 72B, 72C, 72D: Die group of first wafer
74A, 74B, 74C, 74D: imaging coordinates
76A, 76B, 76C, 76D: Alternate coordinates
100: die transfer module 110: die stage
120: wafer stage 130: die ejector
140: vacuum picker 200: die bonding module
210: bonding head 220: substrate stage
Claims (14)
상기 웨이퍼의 가장자리 부위를 촬상하여 기 설정된 다이 배열 형태를 갖는 정렬용 다이 그룹을 검출하는 단계;
상기 정렬용 다이 그룹에 포함된 다이들 중 어느 하나의 위치 좌표를 획득하는 단계;
상기 웨이퍼의 다른 가장자리 부위들에 대하여 상기 정렬용 다이 그룹을 검출하는 단계와 상기 위치 좌표를 획득하는 단계를 반복적으로 수행하여 상기 웨이퍼의 정렬을 위한 정렬용 위치 좌표들을 획득하는 단계; 및
상기 정렬용 위치 좌표들을 이용하여 상기 웨이퍼를 정렬하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.A wafer alignment method for aligning a wafer comprising a plurality of dies attached on a dicing tape, the method comprising:
detecting a die group for alignment having a preset die arrangement shape by imaging an edge portion of the wafer;
acquiring position coordinates of any one of the dies included in the alignment die group;
obtaining alignment position coordinates for alignment of the wafer by repeatedly performing the steps of detecting the die group for alignment and obtaining the position coordinates with respect to other edge portions of the wafer; and
and aligning the wafer using the alignment position coordinates.
기 설정된 촬상 좌표를 이용하여 상기 웨이퍼의 상부에 배치되는 카메라 유닛의 아래에 상기 웨이퍼의 가장자리 부위가 위치되도록 상기 웨이퍼를 이동시키는 단계와,
상기 웨이퍼의 가장자리 부위를 촬상하여 정렬 이미지를 획득하는 단계와,
상기 정렬 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 정렬용 다이 그룹을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 1, wherein detecting the die group for alignment comprises:
moving the wafer so that an edge portion of the wafer is positioned under a camera unit disposed on the wafer by using preset imaging coordinates;
acquiring an alignment image by imaging the edge portion of the wafer;
and detecting the alignment die group having the die arrangement shape from among the dies in the alignment image.
복수의 웨이퍼들 중에서 첫 번째 웨이퍼 상의 다이들을 모두 촬상하여 다이 맵을 생성하는 단계와,
상기 다이 맵의 가장자리 부위들에 위치된 다이들을 이용하여 상기 첫 번째 웨이퍼를 정렬하는 단계와,
상기 정렬된 첫 번째 웨이퍼와 대응하도록 상기 다이 맵을 보정하는 단계와,
상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 4, wherein the setting of the imaging coordinates comprises:
generating a die map by imaging all dies on a first wafer among the plurality of wafers;
aligning the first wafer using dies positioned at edge regions of the die map;
calibrating the die map to correspond to the aligned first wafer;
and setting the imaging coordinates at edge regions of the calibrated die map.
상기 웨이퍼의 기 설정된 가장자리 부위를 촬상하여 기 설정된 다이 배열 형태를 갖는 정렬용 다이 그룹을 검출하는 단계;
상기 정렬용 다이 그룹의 검출에 실패하는 경우 상기 웨이퍼의 가장자리 부위에 인접하는 제2 가장자리 부위를 촬상하여 상기 다이 배열 형태를 갖는 대체 그룹을 검출하는 단계;
상기 정렬용 다이 그룹 또는 상기 대체 그룹에 포함된 다이들 중에서 어느 하나의 위치 좌표를 획득하는 단계;
상기 웨이퍼의 기 설정된 다른 가장자리 부위들에 대하여 상기 정렬용 다이 그룹 또는 상기 대체 그룹을 검출하는 단계와 상기 위치 좌표를 획득하는 단계를 반복적으로 수행하여 상기 웨이퍼의 정렬을 위한 정렬용 위치 좌표를 획득하는 단계; 및
상기 정렬용 위치 좌표들을 이용하여 상기 웨이퍼를 정렬하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.A wafer alignment method for aligning a wafer comprising a plurality of dies attached on a dicing tape, the method comprising:
detecting a die group for alignment having a predetermined die arrangement shape by imaging a predetermined edge portion of the wafer;
detecting a replacement group having the die arrangement shape by imaging a second edge portion adjacent to the edge portion of the wafer when the detection of the alignment die group fails;
obtaining position coordinates of any one of the dies included in the alignment die group or the replacement group;
Obtaining position coordinates for alignment for alignment of the wafer by repeatedly performing the steps of detecting the die group for alignment or the replacement group with respect to other preset edge portions of the wafer and obtaining the position coordinates step; and
and aligning the wafer using the alignment position coordinates.
기 설정된 촬상 좌표를 이용하여 상기 웨이퍼의 상부에 배치되는 카메라 유닛의 아래에 상기 웨이퍼의 가장자리 부위가 위치되도록 상기 웨이퍼를 이동시키는 단계와,
상기 웨이퍼의 가장자리 부위를 촬상하여 정렬 이미지를 획득하는 단계와,
상기 정렬 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 정렬용 다이 그룹을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.7. The method of claim 6, wherein detecting the die group for alignment comprises:
moving the wafer so that an edge portion of the wafer is positioned under a camera unit disposed on the wafer by using preset imaging coordinates;
acquiring an alignment image by imaging the edge portion of the wafer;
and detecting the alignment die group having the die arrangement shape from among the dies in the alignment image.
기 설정된 대체 좌표를 이용하여 상기 웨이퍼의 제2 가장자리 부위가 상기 카메라 유닛의 아래에 위치되도록 상기 웨이퍼를 이동시키는 단계와,
상기 제2 가장자리 부위를 촬상하여 대체 이미지를 획득하는 단계와,
상기 대체 이미지 내의 다이들 중에서 상기 다이 배열 형태를 갖는 상기 대체 그룹을 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 6, wherein the detecting of the replacement group comprises:
moving the wafer so that a second edge portion of the wafer is located below the camera unit using preset replacement coordinates;
acquiring an alternative image by imaging the second edge portion;
and detecting the replacement group having the die arrangement form among the dies in the replacement image.
복수의 웨이퍼들 중에서 첫 번째 웨이퍼 상의 다이들을 모두 촬상하여 다이 맵을 생성하는 단계와,
상기 다이 맵의 가장자리 부위들에 위치된 다이들을 이용하여 상기 첫 번째 웨이퍼를 정렬하는 단계와,
상기 정렬된 첫 번째 웨이퍼와 대응하도록 상기 다이 맵을 보정하는 단계와,
상기 보정된 다이 맵의 가장자리 부위들에서 상기 촬상 좌표들을 설정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 9, wherein the setting of the imaging coordinates comprises:
generating a die map by imaging all dies on a first wafer among the plurality of wafers;
aligning the first wafer using dies positioned at edge regions of the die map;
calibrating the die map to correspond to the aligned first wafer;
and setting the imaging coordinates at edge regions of the calibrated die map.
상기 첫 번째 웨이퍼의 제1 사분면에 대응하는 제1 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제2 사분면에 대응하는 제2 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제3 사분면에 대응하는 제3 다이 배열 형태와, 상기 첫 번째 웨이퍼의 제4 사분면에 대응하는 제4 다이 배열 형태를 설정하는 단계와,
상기 보정된 다이 맵의 제1 사분면에서 상기 제1 다이 배열 형태와 대응하는 제1 다이 그룹들을 모두 검출하는 단계와,
상기 보정된 다이 맵의 제2 사분면에서 상기 제2 다이 배열 형태와 대응하는 제2 다이 그룹들을 모두 검출하는 단계와,
상기 보정된 다이 맵의 제3 사분면에서 상기 제3 다이 배열 형태와 대응하는 제3 다이 그룹들을 모두 검출하는 단계와,
상기 보정된 다이 맵의 제4 사분면에서 상기 제4 다이 배열 형태와 대응하는 제4 다이 그룹들을 모두 검출하는 단계와,
상기 검출된 제1 다이 그룹들 중 어느 하나와, 상기 검출된 제2 다이 그룹들 중 어느 하나와, 상기 검출된 제3 다이 그룹들 중 어느 하나와, 상기 검출된 제4 다이 그룹들 중 어느 하나 내에서 각각 상기 촬상 좌표들을 설정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.11. The method of claim 10, wherein the step of setting the imaging coordinates at the edge portions of the corrected die map,
A first die arrangement corresponding to a first quadrant of the first wafer, a second die arrangement corresponding to a second quadrant of the first wafer, and a third die corresponding to a third quadrant of the first wafer setting an arrangement form and a fourth die arrangement form corresponding to a fourth quadrant of the first wafer;
detecting all first die groups corresponding to the first die arrangement form in a first quadrant of the corrected die map;
detecting all second die groups corresponding to the second die arrangement form in a second quadrant of the corrected die map;
detecting all third die groups corresponding to the third die arrangement form in a third quadrant of the corrected die map;
detecting all of the fourth die groups corresponding to the fourth die arrangement form in the fourth quadrant of the corrected die map;
Any one of the detected first die groups, any one of the detected second die groups, any one of the detected third die groups, and any one of the detected fourth die groups and setting each of the imaging coordinates in
상기 제2 다이 그룹들 각각은 좌측 상부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하고,
상기 제3 다이 그룹들 각각은 좌측 하부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하고,
상기 제4 다이 그룹들 각각은 우측 하부에 하나의 미러 다이 또는 하나의 에지 다이를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.12. The method of claim 11, wherein each of the first die groups includes one mirror die or one edge die on a right upper side;
each of the second die groups includes one mirror die or one edge die on the upper left side,
Each of the third die groups includes one mirror die or one edge die on the lower left side,
and each of the fourth die groups includes one mirror die or one edge die on the lower right side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200122404A KR20220039365A (en) | 2020-09-22 | 2020-09-22 | Wafer alignment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200122404A KR20220039365A (en) | 2020-09-22 | 2020-09-22 | Wafer alignment method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220039365A true KR20220039365A (en) | 2022-03-29 |
Family
ID=80995923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200122404A KR20220039365A (en) | 2020-09-22 | 2020-09-22 | Wafer alignment method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220039365A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170039836A (en) | 2015-10-02 | 2017-04-12 | 세메스 주식회사 | Die bonding apparatus |
KR102037967B1 (en) | 2018-05-30 | 2019-10-29 | 세메스 주식회사 | Die bonding method |
-
2020
- 2020-09-22 KR KR1020200122404A patent/KR20220039365A/en active Search and Examination
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170039836A (en) | 2015-10-02 | 2017-04-12 | 세메스 주식회사 | Die bonding apparatus |
KR102037967B1 (en) | 2018-05-30 | 2019-10-29 | 세메스 주식회사 | Die bonding method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9153470B2 (en) | Wafer handler comprising a vision system | |
TW201527774A (en) | Integrated testing and handling mechanism | |
KR102134069B1 (en) | Wafer alignment apparatus, wafer alignment method, and correction method of wafer alignment apparatus | |
KR20120109561A (en) | Pair of substrate holders, method for manufacturing device, separation device, method for separating substrates, substrate holder, and device for positioning substrate | |
CN111742399A (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device | |
KR101802080B1 (en) | Method of picking up dies from wafer | |
KR102649912B1 (en) | Bonding module and die bonding apparatus having the same | |
EP2059112B1 (en) | Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component | |
US20210020483A1 (en) | Die pickup method | |
KR20220039365A (en) | Wafer alignment method | |
KR20190009861A (en) | Die bonding apparatus | |
KR102635492B1 (en) | Bonding apparatus and bonding method | |
KR20220097138A (en) | Semiconductor package sawing and sorting apparatus | |
KR102654727B1 (en) | Die bonding method and die bonding apparatus | |
KR102350557B1 (en) | Die bonding method and die bonding apparatus | |
KR102202080B1 (en) | Collet exchange method, die transfer method and die bonding method | |
KR20220070981A (en) | Die bonding method and die bonding apparatus | |
KR102161527B1 (en) | Stage unit and die bonding apparatus including the same | |
KR20220010967A (en) | Die bonding method and Die bonding equipment for performing the same | |
KR20220093802A (en) | Semiconductor strip transfer method | |
KR20220097139A (en) | Semiconductor package inspection unit and semiconductor package sawing and sorting apparatus including the same | |
KR20220010964A (en) | Semiconductor strip aligning method and semiconductor strip sawing method | |
KR20220070982A (en) | Die bonding method | |
JP2023002052A (en) | Pickup method and pickup device | |
KR20220141447A (en) | semiconductor manufacturing apparatus and method of aligning die using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |