KR20220030868A - Integrated circuit, crack status detector and crack status detection method - Google Patents

Integrated circuit, crack status detector and crack status detection method Download PDF

Info

Publication number
KR20220030868A
KR20220030868A KR1020210054076A KR20210054076A KR20220030868A KR 20220030868 A KR20220030868 A KR 20220030868A KR 1020210054076 A KR1020210054076 A KR 1020210054076A KR 20210054076 A KR20210054076 A KR 20210054076A KR 20220030868 A KR20220030868 A KR 20220030868A
Authority
KR
South Korea
Prior art keywords
detection ring
switches
current
circuit
integrated circuit
Prior art date
Application number
KR1020210054076A
Other languages
Korean (ko)
Other versions
KR102648473B1 (en
Inventor
즈둥 탕
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20220030868A publication Critical patent/KR20220030868A/en
Application granted granted Critical
Publication of KR102648473B1 publication Critical patent/KR102648473B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints

Abstract

An integrated circuit, a crack status detector and a crack status detection method are provided. The crack status detector includes a detection ring, a plurality of switches and a current measuring circuit. The detection ring is formed by a plurality of conductive wire segments coupled in series. The detection ring is disposed by a side adjacent to at least one guard ring of the integrated circuit. The detection ring has a first end point and a second end point which receive a first reference voltage and a second reference voltage. Each of the switches is disposed between two adjacent conductive wire segments. The plurality of switches are turned on or cut off respectively accordingly to a plurality of control signals. The current measuring circuit transmits the control signals, and measures a current on the detection ring according to a turned-on or cut-off status of each of the switches to detect a crack status of the integrated circuit. The present invention can detect a short circuit or open circuit status of the integrated circuit.

Description

집적 회로, 크랙 상태 검출기 및 크랙 상태 검출 방법{INTEGRATED CIRCUIT, CRACK STATUS DETECTOR AND CRACK STATUS DETECTION METHOD}INTEGRATED CIRCUIT, CRACK STATUS DETECTOR AND CRACK STATUS DETECTION METHOD

본 발명은, 집적 회로의 크랙 상태 검출기 및 크랙 상태 검출 방법에 관한 것으로, 특히, 집적 회로의 단락(short circuit) 또는 개회로(open circuit) 상태를 검출할 수 있는 집적 회로의 크랙 상태 검출기 및 크랙 상태 검출 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crack state detector and a crack state detection method for an integrated circuit, and more particularly, to a crack state detector for an integrated circuit capable of detecting a short circuit or an open circuit condition of the integrated circuit and a crack It relates to a state detection method.

집적 회로의 개발이 보다 가볍고, 보다 얇고, 보다 작아지는 방향으로 진행됨에 따라서, 집적 회로의 백엔드(back-end)에서의 패키징이나 검사도 영향을 받는다. 보다 얇고, 보다 복잡한 패키징 프로세스는, 집적 회로에 작은 크랙을 생성할 가능성이 있고, 크랙은, 임피던스(impedance)의 보다 큰 변화(예를 들면, 개회로를 초래한다)를 보다 간단히 검출할 수 있게 할 필요가 있다. 마이크로 크랙이 있는 이러한 집적 회로는, 장기간 사용한 후에 처음으로 고장나는 경우가 많고, 그 때, 고객으로부터 클레임이 전해지게 된다. 따라서, 크랙 상태에 의한 고장을 검출하는 효과적인 메커니즘을 제공할 수 있으면, 그것을 사용해 제조 프로세스의 파라미터를 평가 및 개선해, 집적 회로에 마이크로 크랙이 발생할 가능성을 저감할 수 있다.As the development of integrated circuits progresses toward lighter, thinner and smaller sizes, packaging or testing at the back-end of integrated circuits is also affected. Thinner, more complex packaging processes are more likely to create small cracks in integrated circuits, which can make it simpler to detect larger changes in impedance (eg, resulting in open circuits). Needs to be. Such integrated circuits with micro-cracks often fail for the first time after long-term use, and at that time, claims are delivered from customers. Therefore, if an effective mechanism for detecting failure due to crack conditions can be provided, it can be used to evaluate and improve parameters of the manufacturing process, thereby reducing the possibility of microcracks occurring in the integrated circuit.

마이크로 크랙이 있는 집적 회로는, 검출하는 것이 곤란하며, 장기간의 사용 후에만 고장나는 경우가 많아, 그 때, 고객으로부터 클레임이 전해지게 된다.Integrated circuits with microcracks are difficult to detect and often fail only after long-term use, and at that time, claims from customers are transmitted.

본 발명은, 크랙 상태에 의한 집적 회로의 단락 상태 또는 개회로 상태를 효과적으로 검출할 수 있는 집적 회로, 크랙 상태 검출기, 및 크랙 상태 검출 방법을 제공한다.The present invention provides an integrated circuit capable of effectively detecting a short circuit or an open circuit state of an integrated circuit due to a crack state, a crack state detector, and a crack state detection method.

본 발명의 크랙 상태 검출기는, 검출링(Detection Ring), 복수의 스위치, 및 전류 측정 회로를 포함한다. 검출링은, 직렬로 결합된 복수의 도선(導線) 세그먼트(segment)에 의해 형성된다. 검출링은, 집적 회로의 적어도 1개의 가드링(Guard Ring)의 측면에 인접해서 배치된다. 검출링은, 제1 기준 전압 및 제2 기준 전압을 수취하는 제1 단점(端点) 및 제2 단점을 가진다. 스위치의 각각은, 2개의 인접하는 도선 세그먼트의 사이에 배치된다. 복수의 스위치는, 각자 복수의 제어 신호에 응하여 턴온(turn-on) 또는 컷오프(cut-off) 된다. 전류 측정 회로는, 제어 신호를 송신하여, 스위치 각각의 턴온 또는 컷오프 상태에 따라 검출링의 전류를 측정해, 집적 회로의 크랙 상태를 검출한다.The crack state detector of the present invention includes a detection ring, a plurality of switches, and a current measuring circuit. The detection ring is formed by a plurality of conductor wire segments coupled in series. The detection ring is disposed adjacent to a side surface of at least one guard ring of the integrated circuit. The detection ring has a first disadvantage and a second disadvantage of accepting a first reference voltage and a second reference voltage. Each of the switches is arrange|positioned between two adjacent conducting wire segments. The plurality of switches are respectively turned on or cut off in response to a plurality of control signals. The current measuring circuit transmits a control signal to measure the current of the detection ring according to the turn-on or cut-off state of each switch to detect a crack state of the integrated circuit.

본 발명의 집적 회로는, 적어도 1개의 가드링 및 크랙 상태 검출기를 포함한다. 가드링은 집적 회로의 외주(外周)를 둘러싸고 있다. 크랙 상태 검출기는, 가드링에 인접해서 배치되어 있다.The integrated circuit of the present invention includes at least one guard ring and a crack condition detector. A guard ring surrounds the outer periphery of the integrated circuit. The crack state detector is disposed adjacent to the guard ring.

본 발명의 크랙 상태의 검출 방법은, 집적 회로에 적합하다. 집적 회로는, 집적 회로의 외주를 둘러싸는 적어도 1개의 가드링을 가진다. 크랙 상태의 검출 방법은, 검출링을 가드링에 인접해 배치하고, 검출링은 직렬로 결합된 복수의 도선 세그먼트에 의해 형성하는 단계, 복수의 스위치를 검출링에 배치하고, 각 스위치는 2개의 인접하는 도선 세그먼트의 사이에 배치하는 단계, 및 복수의 제어 신호를 송신하여, 복수의 스위치의 턴온 상태 또는 컷오프 상태를 각자 제어하는 단계를 포함한다. 그리고, 집적 회로의 크랙 상태를 검출하기 위해, 검출링의 전류를 측정하는 단계도 포함한다.The crack state detection method of the present invention is suitable for an integrated circuit. The integrated circuit has at least one guard ring surrounding the periphery of the integrated circuit. A method for detecting a crack condition includes: disposing a detection ring adjacent to a guard ring, the detection ring being formed by a plurality of conductor wire segments coupled in series, a plurality of switches disposed in the detection ring, each switch having two disposing between adjacent conductive wire segments, and transmitting a plurality of control signals to respectively control a turn-on state or a cut-off state of a plurality of switches. and measuring a current of the detection ring to detect a crack condition of the integrated circuit.

이상에 근거해, 본 발명의 크랙 상태 검출기는, 크랙 상태에 의한 집적 회로의 개회로 또는 단락을 자동적으로 검출할 수 있고, 또한 크랙 상태에 의한 집적 회로의 단락의 위치를 효과적으로 검출할 수 있어, 따라서, 집적 회로의 고장 해석 중에 누설되는 전류의 위치를 특정하는데 도움이 되는 것이다.Based on the above, the crack state detector of the present invention can automatically detect the open circuit or short circuit of the integrated circuit due to the crack state, and can effectively detect the position of the short circuit of the integrated circuit due to the crack state, Therefore, it is helpful to specify the location of the leakage current during the failure analysis of the integrated circuit.

[도 1] 본 발명의 일 실시 형태에 따른 크랙 상태 검출기의 개략도이다.
[도 2a] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 2b] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 2c] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 2d] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 2e] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 2f] 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 하나의 개략도이다.
[도 3] 본 발명의 일 실시 형태에 따른 개회로 상태 검사의 개략도이다.
[도 4] 본 발명의 일 실시 형태에 따른 집적 회로의 개략도이다.
[도 5] 본 발명의 일 실시 형태에 따른 크랙 상태의 검출 방법의 플로우 차트를 도시한다.
[도 6] 본 발명의 다른 실시 형태에 따른 크랙 상태의 검출 방법의 플로우 차트를 도시한다.1 is a schematic diagram of a crack state detector according to an embodiment of the present invention.
[ Fig. 2A ] A schematic diagram of a plurality of embodiments of a short-circuit condition inspection according to an embodiment of the present invention.
[ Fig. 2B ] It is a schematic diagram of a plurality of embodiments of a short circuit condition inspection according to an embodiment of the present invention.
[ Fig. 2C ] A schematic diagram of a plurality of implementations of a short-circuit condition inspection according to an embodiment of the present invention.
[ Fig. 2D ] It is a schematic diagram of a plurality of embodiments of a short circuit condition inspection according to an embodiment of the present invention.
[ Fig. 2E ] It is a schematic diagram of a plurality of embodiments of the short-circuit condition inspection according to an embodiment of the present invention.
[ Fig. 2F ] It is a schematic diagram of a plurality of embodiments of a short-circuit condition inspection according to an embodiment of the present invention.
[Fig. 3] A schematic diagram of an open circuit state inspection according to an embodiment of the present invention.
4 is a schematic diagram of an integrated circuit according to an embodiment of the present invention.
[Fig. 5] Fig. 5 shows a flowchart of a crack state detection method according to an embodiment of the present invention.
[Fig. 6] Fig. 6 shows a flowchart of a crack state detection method according to another embodiment of the present invention.

도 1을 참조하면, 도 1은 본 발명의 일 실시 형태에 따른 크랙 상태 검출기의 개략도이다. 크랙 상태 검출기(100)는, 검출링(110), 스위치(SW1~SW10), 및 전류 측정 회로(120)를 포함한다. 검출링(110)은, 서로 직렬로 순차 결합된 복수의 도선 세그먼트(WLA1~WLA11)를 포함한다. 스위치(SW1~SW10)는, 검출링(110) 내에 순차 배치된다. 스위치(SW1~SW10)의 각각은, 2개의 인접하는 도선 세그먼트(WLA1~WLA11)의 사이에 배치된다. 구체적으로는, 이 실시 형태에서는, 스위치(SW1)는, 인접하는 도선 세그먼트(WLA1와 WLA2)의 사이에 배치되고, 스위치(SW2)는, 인접하는 도선 세그먼트(WLA2와 WLA3)의 사이에 배치되고, 이하 마찬가지이다. 따라서, 스위치(SW1~SW10)의 각각의 배치 위치는 알 수 있다.Referring to FIG. 1 , FIG. 1 is a schematic diagram of a crack state detector according to an embodiment of the present invention. The crack state detector 100 includes a detection ring 110 , switches SW1 to SW10 , and a current measurement circuit 120 . The detection ring 110 includes a plurality of conductive wire segments WLA1 to WLA11 sequentially coupled to each other in series. The switches SW1 to SW10 are sequentially arranged in the detection ring 110 . Each of the switches SW1-SW10 is arrange|positioned between two adjacent conducting wire segments WLA1-WLA11. Specifically, in this embodiment, the switch SW1 is disposed between the adjacent conductive wire segments WLA1 and WLA2, and the switch SW2 is disposed between the adjacent conductive wire segments WLA2 and WLA3, , the same below. Accordingly, the respective arrangement positions of the switches SW1 to SW10 can be known.

스위치(SW1~SW10)는, 각자 제어 신호(CT1~CT10)를 수신하고, 제어 신호(CT1~CT10)에 응하여 각자 턴온 또는 컷오프 된다.The switches SW1 to SW10 respectively receive the control signals CT1 to CT10, and are respectively turned on or cut off in response to the control signals CT1 to CT10.

게다가, 검출링(110)은 제1 단점(ED1) 및 제2 단점(ED2)을 더 가진다. 도선 세그먼트(WLA1~WLA11)는, 제1 단점(ED1)과 제2 단점(ED2)의 사이에 순차 배치된다. 제1 단점(ED1)은, 제1 기준 전압(VD1)을 수취하도록 구성되고, 제2 단점(ED2)은, 제2 기준 전압(VD2)을 수취하도록 구성될 수 있다. 게다가, 검출링(110)은, 가드링(GR1~GR3)의 측면에 배치될 수 있다. 덧붙여서 말하면, 가드링(GR1~GR3)의 수에 제한은 없다. 단일의 집적 회로에서는, 1개 또는 복수의 가드링이 집적 회로의 외주에 배치되는 경우가 많다. 본 발명의 이 실시 형태의 검출링(110)은, 도 1에 도시한 것처럼, 집적 회로의 가장 내측 가드링(GR3)의 내측에 배치할 수 있다. 혹은, 검출링(110)은 또, 가드링(GR1~GR3)의 임의의 2개의 사이에 배치해도 무방하지만, 그에 한정되지 않는다. 이 실시 형태에서는, 가드링(GR1~GR3)은, 기준 전압(VSS)을 수취한다.In addition, the detection ring 110 further has a first end ED1 and a second end ED2. The conducting wire segments WLA1 to WLA11 are sequentially disposed between the first end point ED1 and the second end point ED2. The first end point ED1 may be configured to receive the first reference voltage VD1 , and the second end point ED2 may be configured to receive the second reference voltage VD2 . In addition, the detection ring 110 may be disposed on the side of the guard ring (GR1 ~ GR3). Incidentally, there is no limit to the number of guard rings GR1 to GR3. In a single integrated circuit, one or a plurality of guard rings are often disposed on the outer periphery of the integrated circuit. As shown in FIG. 1, the detection ring 110 of this embodiment of this invention can be arrange|positioned inside the innermost guard ring GR3 of an integrated circuit. Alternatively, the detection ring 110 may be disposed between any two of the guard rings GR1 to GR3, but is not limited thereto. In this embodiment, the guard rings GR1 to GR3 receive the reference voltage VSS.

전류 측정 회로(120)는, 스위치(SW1~SW10)에 결합되고, 또한 검출링(110)의 제1 단점(ED1) 및 제2 단점(ED2)에 결합된다. 전류 측정 회로(120)는, 제1 기준 전압(VD1)을 제1 단점(ED1)에 공급하고, 제2 기준 전압(VD2)을 제2 단점(ED2)에 공급하도록 구성된다. 게다가, 전류 측정 회로(120)는, 제어 신호(CT1~CT10)를 발생하여 스위치(SW1~SW10)의 턴온 또는 컷오프 상태를 각자 제어한다. 스위치(SW1~SW10)의 각각은, 독립적으로 제어될 수 있다.The current measuring circuit 120 is coupled to the switches SW1 to SW10 , and is also coupled to the first end ED1 and the second end ED2 of the detection ring 110 . The current measuring circuit 120 is configured to supply the first reference voltage VD1 to the first end point ED1 and to supply the second reference voltage VD2 to the second end point ED2 . In addition, the current measuring circuit 120 generates control signals CT1 to CT10 to respectively control the turn-on or cut-off state of the switches SW1 to SW10. Each of the switches SW1 to SW10 may be independently controlled.

전류 측정 회로(120)는, 크랙 상태 검출기(100)가 배치되어 있는 집적 회로의 크랙 상태를 검출하기 위해, 스위치(SW1~SW10)의 각자의 턴온 또는 컷오프 상태에 따라서, 검출링(110)의 전류를 측정하도록 구성된다.The current measuring circuit 120, in order to detect the crack state of the integrated circuit in which the crack state detector 100 is disposed, according to the respective turn-on or cut-off states of the switches SW1 to SW10, the detection ring 110 configured to measure current.

이 실시 형태에서는, 집적 회로의 크랙 상태의 검출은, 단락 상태 검사 및 개회로 상태 검사를 포함할 수 있다. 도 2a~2f를 참조하면, 도 2a~2f는, 본 발명의 일 실시 형태에 따른 단락 상태 검사의 복수의 실시 상태의 개략도이다. 도 2a에서는, 도 1에 도시되는 하드웨어 아키텍처에 근거하여, 크랙 상태 검출기(100)가 단락 상태 검사를 실행할 때, 전류 측정 회로(120)가, 제어 신호(CT1~CT10)를 송신하여, 스위치(SW1~SW10)를 모두 턴온 할 수 있다. 이에 더하여, 전류 측정 회로(120)는, 동일한 전압값의 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을, 검출링(110)의 제1 단점(ED1) 및 제2 단점(ED2)에 각자 보낸다. 게다가, 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)의 전압값은, 가드링(GR1~GR3)이 받는 기준 전압(VSS)의 전압값과는 다르다. 예를 들면, 가드링(GR1~GR3)이 받는 기준 전압(VSS)은, 접지 전압으로 할 수 있지만, 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)의 전압값은, 접지의 전압값 보다 큰 임의의 전압값으로 할 수 있다.In this embodiment, the detection of the crack state of the integrated circuit may include a short circuit state inspection and an open circuit state inspection. Referring to FIGS. 2A-2F , FIGS. 2A-2F are schematic diagrams of a plurality of embodiments of a short-circuit condition inspection according to an embodiment of the present invention. In Fig. 2A, based on the hardware architecture shown in Fig. 1, when the crack state detector 100 executes the short-circuit condition test, the current measurement circuit 120 transmits the control signals CT1 to CT10, and the switch ( SW1~SW10) can all be turned on. In addition, the current measurement circuit 120, the first reference voltage (VD1) and the second reference voltage (VD2) of the same voltage value, the first end point (ED1) and the second end point (ED2) of the detection ring (110) ) to each In addition, the voltage values of the first reference voltage VD1 and the second reference voltage VD2 are different from the voltage values of the reference voltage VSS received by the guard rings GR1 to GR3 . For example, the reference voltage VSS received by the guard rings GR1 to GR3 may be a ground voltage, but the voltage values of the first reference voltage VD1 and the second reference voltage VD2 are the ground voltage. It can be set to any voltage value larger than the value.

이상적인 상태에 근거해, 검출링(110)의 2개의 단점(端点)(제1 단점(ED1) 및 제2 단점(ED2)) 및 가드링(GR1~GR3)은 서로 절연 분리되어 있다. 따라서, 이상적인 상태에서는, 검출링(110) 상의 제1 단점(ED1) 또는 제2 단점(ED2)과 가드링(GR1~GR3)의 어느 하나와의 사이의 전류 측정 회로(120)에 의해 측정되는 전류는, 제로('0')가 될 것이다. 그렇지만, 실제 사용 중에, 집적 회로에 크랙이 생길 가능성이 있고, 그에 따라, 가드링(GR1~GR3)의 적어도 1개와 검출링(110)과의 사이에 단락을 일으킬 가능성이 있다. 이 단락에 의해, 검출링(110)의 제1 단점(ED1) 및/또는 제2 단점(ED2)과, 가드링(GR1~GR3)의 적어도 1개가 루프를 생성해, 전류를 생성한다. 따라서, 전류 측정 회로(120)는, 검출링(110)의 전류가 미리 설정된 임계치 보다 큰 것을 검출하면, 집적 회로에 크랙 상태가 발생해, 단락이 발생했다고 판단할 수 있다.Based on the ideal state, the two end points (the first end point ED1 and the second end point ED2) of the detection ring 110 and the guard rings GR1 to GR3 are insulated from each other. Therefore, in an ideal state, the current measurement circuit 120 between the first end point ED1 or the second end point ED2 on the detection ring 110 and any one of the guard rings GR1 to GR3 is measured by the The current will be zero ('0'). However, during actual use, there is a possibility that a crack may occur in the integrated circuit, and accordingly, there is a possibility of causing a short circuit between at least one of the guard rings GR1 to GR3 and the detection ring 110 . Due to this short circuit, the first end ED1 and/or the second end ED2 of the detection ring 110 and at least one of the guard rings GR1 to GR3 form a loop, thereby generating a current. Accordingly, when the current measurement circuit 120 detects that the current of the detection ring 110 is greater than a preset threshold, a crack condition occurs in the integrated circuit, and it can be determined that a short circuit has occurred.

임계치는, 전류 측정 오차에 따른 전류 측정 회로(120)에 의한 단락 상태의 오판정을 배제하기 위해 사용할 수 있다. 임계치의 크기는, 설계자가 자유롭게 설정할 수 있다.The threshold value may be used to exclude erroneous determination of a short-circuit state by the current measurement circuit 120 due to a current measurement error. The size of the threshold can be freely set by the designer.

덧붙여서 말하면, 검출링(110)이 단락에 의해 과전류를 발생하는 것을 막기 위해, 검출링(110)의 제1 단점(ED1)과 제2 단점(ED2)과의 사이에, 적절한 저항값을 가지는 저항을 직렬로 결합할 수 있다.Incidentally, in order to prevent the detection ring 110 from generating an overcurrent due to a short circuit, a resistor having an appropriate resistance value between the first end ED1 and the second end ED2 of the detection ring 110 . can be combined in series.

전류 측정 회로(120)는, 검출링(110)과 가드링(GR1~GR3)과의 사이에 발생하는 단락을 검출하면, 단락 위치의 검출을 더 실시할 수 있다. 여기서, 전류 측정 회로(120)는, 검출링(110)의 전류를 측정하기 전에, 스위치(SW1~SW10)의 순차 배치에 따라서, 예를 들면, 제1 순서(스위치(SW1)로부터 스위치(SW10)까지) 또는 제2 순서(스위치(SW10)로부터 스위치(SW1)까지)에 따라서, 스위치(SW1~SW10)를 1개씩 컷오프 할 수 있다. 이때, 검출링(110)과 가드링(GR1~GR3)과의 사이의 단락 위치가 검출링(110)의 측정 전류에 따라서 결정된다. 제1 순서는, 제2 순서와 반대이다.The current measuring circuit 120 can detect a short circuit position further when detecting the short circuit which generate|occur|produces between the detection ring 110 and guard rings GR1-GR3. Here, the current measurement circuit 120, before measuring the current of the detection ring 110, according to the sequential arrangement of the switches SW1 to SW10, for example, in the first order (switch SW1 to switch SW10) )) or according to the second sequence (from the switch SW10 to the switch SW1 ), the switches SW1 to SW10 may be cut off one by one. At this time, the short circuit position between the detection ring 110 and the guard rings GR1 to GR3 is determined according to the measurement current of the detection ring 110 . The first order is opposite to the second order.

도 2b를 참조하면, 단락로(短絡路)(SP1)가, 가드링(GR1~GR3)과, 검출링(110)의 도선 세그먼트(WLA3)와의 사이에 생기고 있다. 이 예에서는, 제1 스텝에서, 제1 순서(스위치(SW1)로부터 스위치(SW10)까지)에 따라서, 스위치(SW1)를 최초로 컷오프 하지만, 스위치(SW2~SW10)는 턴온 그대로로 한다. 이때, 가드링(GR1~GR3)은, 단락로(SP1)를 통해 제2 단점(ED2)과 루프를 생성하고, 이에 따라, 전류 측정 회로(120)에 의해 측정되는 검출링(110)의 제2 단점(ED2)과 기준 전압(VSS)과의 사이의 전류는 임계치 보다 커질 수 있다. 따라서, 단락 위치 검사를 계속할 필요가 있다. 다음에, 제2 스텝에서, 스위치(SW1와 SW2)의 양쪽모두를 컷오프 하지만, 나머지 스위치(SW3~SW10)는 턴온 그대로로 한다. 가드링(GR1로부터 GR3)은 여전히 단락로(SP1)를 통해 제2 단점(ED2)과 루프를 생성할 수 있고, 이에 따라, 전류 측정 회로(120)에 의해 측정되는 전류는 임계치 보다 커질 수 있다. 따라서, 단락 위치 검사 조작을 속행할 필요가 있다. 계속해서, 제3 스텝에서, 스위치(SW1~SW3)가 모두 컷오프 된다. 이때, 단락로(SP1)와 검출링(110)과의 사이의 접속이 차단되고, 나머지 스위치(SW4~SW10)가 턴온 그대로인 것에 유의하기를 바란다. 따라서, 전류 측정 회로(120)에 의해 측정되는 검출링(110)의 전류는, 임계치 보다 작아진다. 이에 근거하여, 단락로(SP1)는, 검출링(110)의 스위치(SW3와 SW2)의 사이의 도선 세그먼트(WLA3)에 있다고 결정할 수 있고, 단락 상태가 검출링(110)에 발생하는 위치를 얻을 수 있다.When FIG. 2B is referred, short circuit SP1 has arisen between guard ring GR1-GR3 and conducting wire segment WLA3 of the detection ring 110. As shown in FIG. In this example, in the first step, the switch SW1 is first cut off in the first order (from the switch SW1 to the switch SW10), but the switches SW2 to SW10 remain turned on. At this time, the guard rings GR1 to GR3 create a loop with the second end point ED2 through the short circuit SP1, and, accordingly, the detection ring 110 measured by the current measurement circuit 120. 2 The current between the point ED2 and the reference voltage VSS may be greater than the threshold. Therefore, it is necessary to continue the short-circuit position inspection. Next, in the second step, both switches SW1 and SW2 are cut off, but the remaining switches SW3 to SW10 are left turned on. The guard ring GR1 to GR3 may still create a loop with the second shortcoming ED2 through the short circuit SP1, and accordingly, the current measured by the current measurement circuit 120 may be greater than the threshold. . Therefore, it is necessary to continue the short-circuit position inspection operation. Subsequently, in the third step, all of the switches SW1 to SW3 are cut off. At this time, it should be noted that the connection between the short circuit SP1 and the detection ring 110 is cut off, and the remaining switches SW4 to SW10 remain turned on. Accordingly, the current of the detection ring 110 measured by the current measurement circuit 120 becomes smaller than the threshold value. Based on this, it can be determined that the short circuit path SP1 is in the conductive wire segment WLA3 between the switches SW3 and SW2 of the detection ring 110 , and the position where the short circuit condition occurs in the detection ring 110 . can be obtained

도 2c에서, 모든 스위치(SW1~SW10)가 컷오프 되고, 전류 측정 회로(120)에 의해 측정되는 검출링(110)의 전류가 여전히 임계치 보다 큰 경우, 그것은, 단락로(SP3)가 가드링(GR1~GR3)과 도선 세그먼트(WLA1)와의 사이에 발생하는 것, 및/또는, 단락로(SP2)가 가드링(GR1~GR3)과 도선 세그먼트(WLA11)와의 사이에 발생하는 것을 나타낸다. 따라서, 단락 상태가 검출링(110) 상(上)에서 발생하는 위치를 여전히 결정할 수 있다.In Fig. 2c, when all the switches SW1 to SW10 are cut off, and the current of the detection ring 110 measured by the current measurement circuit 120 is still greater than the threshold, it is short circuit SP3, the guard ring ( It shows that it generate|occur|produces between GR1-GR3 and conducting wire segment WLA1, and/or that short circuit SP2 generate|occur|produces between guard rings GR1-GR3 and conducting wire segment WLA11. Thus, it is still possible to determine where a short-circuit condition occurs on the detection ring 110 .

게다가, 도 2d에서, 단락로(SP4)가 가드링(GR1~GR3)과 검출링(110)의 도선 세그먼트(WLA9)와의 사이에 생기고 있다. 이 예에서는, 제2 순서(스위치(SW10)로부터 스위치(SW1)까지)에 따라서, 제1 스텝에서, 스위치(SW10)가 최초로 컷오프 되지만, 스위치(SW9~SW1)는 턴온된 그대로가 된다. 이때, 가드링(GR1~GR3)은, 단락로(SP4)를 통해 제1 단점(ED1)과 루프를 생성하고, 이에 따라, 전류 측정 회로(120)에 의해 측정되는 검출링(110)의 제1 단점(ED1)과 기준 전압(VSS)과의 사이의 전류가 임계치 보다 커질 수 있다. 따라서, 단락 위치 검사를 계속할 필요가 있다. 다음에, 제2 스텝에서, 스위치(SW10와 SW9)의 양쪽모두가 더 컷오프 되지만, 나머지 스위치(SW8~SW1)는 턴온된 그대로가 된다. 가드링(GR1~GR3)은 여전히 단락로(SP4)를 통해 제1 단점(ED1)과 루프를 생성할 수 있고, 이에 따라, 전류 측정 회로(120)에 의해 측정되는 전류는 임계치 보다 커질 수 있다. 따라서, 단락 위치 테스트 동작을 속행할 필요가 있다. 계속해서, 제3 스텝에서, 스위치(SW10~SW8)가 모두 컷오프 되지만, 나머지 스위치(SW7~SW1)는 턴온 그대로가 된다. 이때, 단락로(SP4)와 검출링(110)과의 사이의 접속이 컷오프 되고 있는 것에 주목하기를 바란다. 따라서, 전류 측정 회로(120)에 의해 측정되는 검출링(110)의 전류는, 임계치 보다 작아질 수 있다. 이에 근거하여, 단락로(SP4)는, 검출링(110) 상의 스위치(SW8와 SW9)의 사이의 도선 세그먼트(WLA9) 상에 있다고 결정할 수 있고, 단락 상태가 검출링(110)에 발생하는 위치를 얻을 수 있다.Furthermore, in FIG. 2D, short circuit SP4 has arisen between guard ring GR1-GR3 and conducting wire segment WLA9 of detection ring 110. In addition, in FIG. In this example, according to the second sequence (from switch SW10 to switch SW1), in the first step, the switch SW10 is first cut off, but the switches SW9 to SW1 remain turned on. At this time, the guard rings GR1 to GR3 create a loop with the first end point ED1 through the short circuit SP4, and accordingly, the detection ring 110 measured by the current measurement circuit 120. 1 A current between the point ED1 and the reference voltage VSS may be greater than a threshold value. Therefore, it is necessary to continue the short-circuit position inspection. Next, in the second step, both of the switches SW10 and SW9 are further cut off, but the remaining switches SW8 to SW1 remain turned on. The guard rings GR1 to GR3 may still create a loop with the first shortcoming ED1 through the short circuit SP4, and accordingly, the current measured by the current measurement circuit 120 may be greater than the threshold. . Therefore, it is necessary to continue the short-circuit position test operation. Subsequently, in the third step, all of the switches SW10 to SW8 are cut off, but the remaining switches SW7 to SW1 remain turned on. At this time, please note that the connection between the short circuit SP4 and the detection ring 110 is cut off. Accordingly, the current of the detection ring 110 measured by the current measurement circuit 120 may be smaller than the threshold value. Based on this, it can be determined that the short circuit path SP4 is on the conducting wire segment WLA9 between the switches SW8 and SW9 on the detection ring 110 , and the position where the short circuit condition occurs in the detection ring 110 . can get

도 2c의 예와 마찬가지로, 제2 순서에 따른 검사의 프로세스에서, 모든 스위치(SW10~SW1)가 컷오프 되고, 전류 측정 회로(120)에 의해 측정된 검출링(110)의 전류가 여전히 임계치 보다 큰 경우, 그것은, 단락이 도선 세그먼트(WLA1 및/또는 WLA11)에서 생기고 있는 것을 나타낸다.As in the example of FIG. 2C , in the process of the inspection according to the second sequence, all the switches SW10 to SW1 are cut off, and the current of the detection ring 110 measured by the current measuring circuit 120 is still larger than the threshold case, it indicates that a short circuit is occurring in the conductor wire segments WLA1 and/or WLA11.

도 2e의 예에서는, 전류 측정 회로(120)는, 서로 다른 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을 생성해, 제1 단점(ED1) 및 제2 단점(ED2)에 각자 제공할 수 있다. 제1 기준 전압(VD1)이 제2 기준 전압(VD2) 보다 큰 경우, 제2 기준 전압(VD2)은, 가드링(GR1~GR3)이 수취하는 기준 전압(VSS)과 동일하게 해도 무방하다. 대조적으로, 제1 기준 전압(VD1)이 제2 기준 전압(VD2) 보다 작은 경우, 제1 기준 전압(VD1)은, 가드링(GR1~GR3)이 수취하는 기준 전압(VSS)과 동일하게 해도 무방하다.In the example of FIG. 2E , the current measuring circuit 120 generates a first reference voltage VD1 and a second reference voltage VD2 that are different from each other, respectively, at the first end point ED1 and the second end point ED2 , respectively. can provide When the first reference voltage VD1 is greater than the second reference voltage VD2 , the second reference voltage VD2 may be the same as the reference voltage VSS received by the guard rings GR1 to GR3 . In contrast, when the first reference voltage VD1 is smaller than the second reference voltage VD2, the first reference voltage VD1 is the same as the reference voltage VSS received by the guard rings GR1 to GR3. free

제1 기준 전압(VD1) 및 기준 전압(VSS)을 예로 취하면, 스위치(SW1~SW10)가 모두 턴온 되면, 전류 측정 회로(120)에 의해 측정되는 제2 단점(ED2)과 기준 전압(VSS)과의 사이의 전류는, 임계치 보다 커질 수 있다. 다음에, 스위치가 제1 순서(스위치(SW1)로부터 스위치(SW10)로)에 따라서 순차 컷오프 된다. 예를 들어, 제1 단계에서는, 스위치(SW1)가 컷오프 된다(스위치(SW2~SW10)는 온 그대로이다). 도 2e에 근거하면, 가드링(GR1~GR3)과 검출링(110)과의 사이에 단락로(SP5)가 존재한다. 따라서, 전류 측정 회로(120)에 의해 측정되는 제2 단점(ED2)과 기준 전압(VSS)과의 사이의 전류는, 임계치 보다 큰 그대로이고, 단락 위치 검사를 속행할 필요가 있는 것을 나타낸다. 제2 단계에서는, 스위치(SW2)가 컷오프 되고, 스위치(SW3~SW10)는 온 그대로이다. 이때, 검출링(110)의 제2 단점(ED2)은, 단락로(SP5)를 통해 기준 전압(VSS)에 접속된 그대로이기 때문에, 전류 측정 회로(120)에 의해 측정되는 전류는 임계치 보다 큰 그대로이다.Taking the first reference voltage VD1 and the reference voltage VSS as an example, when the switches SW1 to SW10 are all turned on, the second end point ED2 and the reference voltage VSS measured by the current measurement circuit 120 ) and the current may be greater than the threshold. Next, the switches are sequentially cut-off according to the first order (from the switch SW1 to the switch SW10). For example, in the first step, the switch SW1 is cut off (the switches SW2 to SW10 remain on). Based on FIG. 2E , a short circuit SP5 exists between the guard rings GR1 to GR3 and the detection ring 110 . Therefore, the current between the second end point ED2 and the reference voltage VSS measured by the current measurement circuit 120 remains larger than the threshold value, indicating that the short-circuit position inspection needs to be continued. In the second step, the switch SW2 is cut off, and the switches SW3 to SW10 remain on. At this time, since the second disadvantage ED2 of the detection ring 110 is as it is connected to the reference voltage VSS through the short circuit SP5, the current measured by the current measurement circuit 120 is greater than the threshold. as it is

제2 단계에서는, 스위치(SW1)는, 컷오프여도 온이어도 어느 쪽이어도 무방하고, 제한은 없는 것에 유의하기를 바란다.It should be noted that, in the second step, the switch SW1 may be cut-off or on, and there is no limitation.

상기의 절차에서, 스위치(SW3~SW8)가, 각자, 복수의 단계에서 순차적으로 컷오프 될 수 있다. 스위치(SW8)가 컷오프 되면, 단락로(SP5)와 검출링(110)의 제2 단점(ED2)과의 사이의 접속 경로가 차단된다. 따라서, 전류 측정 회로(120)에 의해 측정되는 전류는 임계치 보다 작아질 수 있다. 이에 근거하여, 단락로(SP5)가 스위치(SW7와 SW8)의 사이의 도선 세그먼트에서 발생하는 것을 알 수 있다. 또, 전류 측정 회로(120)에 의해 측정되는 전류가 임계치 미만인 경우, 단락 상태 위치 검사를 정지할 수 있다.In the above procedure, the switches SW3 to SW8 may be sequentially cut off, respectively, in a plurality of steps. When the switch SW8 is cut off, the connection path between the short circuit SP5 and the second end ED2 of the detection ring 110 is cut off. Accordingly, the current measured by the current measuring circuit 120 may be smaller than the threshold value. Based on this, it can be seen that the short circuit SP5 occurs in the wire segment between the switches SW7 and SW8. In addition, when the current measured by the current measuring circuit 120 is less than the threshold, the short-circuit state position inspection can be stopped.

덧붙여서 말하면, 전류 측정 회로(120)에 의해 측정되는 전류가, 스위치(SW10)가 컷오프 된 후에도 임계치 보다 큰 경우, 그것은, 스위치(SW10)와 제2 단점(ED2)과의 사이에 단락이 발생하고 있는 것을 나타낸다.Incidentally, when the current measured by the current measurement circuit 120 is greater than the threshold value even after the switch SW10 is cut off, it causes a short circuit between the switch SW10 and the second end ED2 and indicates that there is

도 2f의 예에서는, 일례로서, 제2 기준 전압(VD2)과 기준 전압(VSS)이 동일한 전압이다. 스위치(SW1~SW10)가 모두 턴온이 되면, 전류 측정 회로(120)에 의해 측정되는 제1 단점과 기준 전압(VSS)과의 사이의 전류는, 임계치 보다 커질 수 있다. 다음에, 제2 순서(스위치(SW10)로부터 스위치(SW1)로)에 따라서, 스위치가 순차 컷오프 된다. 예를 들어, 제1 단계에서는, 스위치(SW10)가 컷오프 된다(스위치(SW9~SW1)는 온 그대로이다). 도 2f에서는, 가드링(GR1~GR3)과 검출링(110)과의 사이에 단락로(SP6)가 존재한다. 따라서, 전류 측정 회로(120)에 의해 측정되는 제1 단점(ED1)과 기준 전압(VSS)과의 사이의 전류는, 임계치 보다 큰 그대로이며, 단락 위치 검사를 속행할 필요가 있는 것을 나타낸다. 제2 단계에서는, 스위치(SW9)가 컷오프 되고, 스위치(SW8~SW1)는 온 그대로이다. 이때, 검출링(110)의 제1 단점(ED1)은, 단락로(SP6)를 통해 기준 전압(VSS)에 접속된 그대로이기 때문에, 전류 측정 회로(120)에 의해 측정되는 전류는, 임계치 보다 큰 그대로이다.In the example of FIG. 2F , as an example, the second reference voltage VD2 and the reference voltage VSS are the same voltage. When all of the switches SW1 to SW10 are turned on, the current between the first point measured by the current measurement circuit 120 and the reference voltage VSS may be greater than the threshold value. Next, according to the second sequence (from the switch SW10 to the switch SW1), the switches are sequentially cut off. For example, in the first step, the switch SW10 is cut off (the switches SW9 to SW1 remain on). In FIG. 2F , a short circuit SP6 exists between the guard rings GR1 to GR3 and the detection ring 110 . Accordingly, the current between the first end point ED1 and the reference voltage VSS measured by the current measurement circuit 120 remains larger than the threshold value, indicating that the short-circuit position inspection needs to be continued. In the second step, the switch SW9 is cut off, and the switches SW8 to SW1 remain on. At this time, since the first disadvantage ED1 of the detection ring 110 is as it is connected to the reference voltage VSS through the short circuit SP6, the current measured by the current measurement circuit 120 is higher than the threshold. as big as it is

제2 단계에서는, 스위치(SW10)는, 컷오프이어도 온이어도 어느 쪽이어도 무방하고, 제한은 없는 것에 유의하기를 바란다.It should be noted that in the second step, the switch SW10 may be cut-off or on, and there is no limitation.

상기의 절차에서, 스위치(SW8 및 SW7)가, 각자 복수의 단계에서 순차적으로 차단될 수 있다. 도 2f에서는, 스위치(SW7)가 컷오프 되면, 단락로(SP6)와 검출링(110)의 제1 단점(ED1)과의 사이의 접속 경로가 차단된다. 따라서, 전류 측정 회로(120)에 의해 측정되는 전류는, 임계치 보다 작아질 수 있다. 이에 근거하여, 단락로(SP6)가 스위치(SW7와 SW8)의 사이의 도선 세그먼트에서 발생하는 것을 알 수 있다. 또, 전류 측정 회로(120)에 의해 측정되는 전류가 임계치 미만인 경우에는, 단락 상태 위치 검사를 정지할 수 있다.In the above procedure, the switches SW8 and SW7 may be sequentially shut off in a plurality of steps, respectively. In FIG. 2F , when the switch SW7 is cut off, the connection path between the short circuit SP6 and the first end ED1 of the detection ring 110 is blocked. Accordingly, the current measured by the current measurement circuit 120 may be smaller than the threshold value. Based on this, it can be seen that the short circuit SP6 occurs in the wire segment between the switches SW7 and SW8. In addition, when the current measured by the current measuring circuit 120 is less than the threshold, the short-circuit state position inspection can be stopped.

덧붙여서 말하면, 전류 측정 회로(120)에 의해 측정되는 전류가, 스위치(SW1)가 컷오프 된 후에도 임계치 보다 큰 경우, 그것은, 스위치(SW1)와 제1 단점(ED1)과의 사이에 단락이 발생하고 있는 것을 나타낸다.Incidentally, when the current measured by the current measuring circuit 120 is greater than the threshold value even after the switch SW1 is cut off, it causes a short circuit between the switch SW1 and the first end ED1 and indicates that there is

한편, 도 1을 재차 참조하면, 집적 회로의 개회로 상태의 검사 시에, 전류 측정 회로(120)는, 제1 기준 전압(VD1)과 제2 기준 전압(VD2)을 상이하게 해서, 제어 신호(CT1~CT10)를 제공해 스위치(SW1~SW10)를 모두 턴온 시킬 수 있다. 이론적으로는, 검출링(110)의 제1 단점(ED1)과 제2 단점(ED2)과의 사이의 전압차(제1 기준 전압(VD1)과 제2 기준 전압(VD2)과의 차)에 근거하여, 전류 측정 회로(120)는, 검출링(110)에 대해 일정량의 전류를 측정할 수 있을 것이다. 따라서, 전류 측정 회로(120)가, 검출링(110)의 전류가 임계치 보다 작은 것을 검출했을 경우, 그것은, 집적 회로의 크랙 상태에 기인하여 검출링(110)의 적어도 일부에 개회로 상태가 발생하고 있는 것을 나타내고, 개회로 상태 검사를 완료할 수 있다.On the other hand, referring again to FIG. 1 , in the inspection of the open circuit state of the integrated circuit, the current measurement circuit 120 makes the first reference voltage VD1 and the second reference voltage VD2 different, so that the control signal By providing (CT1~CT10), all switches (SW1~SW10) can be turned on. Theoretically, the voltage difference (the difference between the first reference voltage VD1 and the second reference voltage VD2) between the first end point ED1 and the second end point ED2 of the detection ring 110 is Based on this, the current measuring circuit 120 may measure a certain amount of current with respect to the detection ring 110 . Accordingly, when the current measurement circuit 120 detects that the current in the detection ring 110 is less than the threshold, it causes an open circuit condition in at least a part of the detection ring 110 due to a crack condition of the integrated circuit. It indicates what is being done, and the open-loop state inspection can be completed.

단락 상태 검사의 전에 개회로 상태 검사를 실시할 수 있고, 개회로 상태 검사에 의해 검출링(110)에 개회로 상태가 없는 것을 확인한 후에, 단락 상태 검사를 실시할 수 있는 것은 주목할 만한다.It is noteworthy that the open circuit state inspection can be performed before the short circuit state inspection, and the short circuit state inspection can be carried out after confirming that there is no open circuit state in the detection ring 110 by the open circuit state inspection.

도 3을 참조하면, 도 3은 본 발명의 일 실시 형태에 따른 개회로 상태 검사의 개략도이다. 도 3에서는, 도 1에 도시한 하드웨어 아키텍처에 근거하여, 개회로 상태 검사에서, 전류 측정 회로(120)는, 제어 신호(CT1~CT10)를 송신하여, 스위치(SW1~SW10)를 모두 턴온 할 수 있다. 전류 측정 회로(120)는 또, 검출링(110)의 제1 단점(ED1) 및 제2 단점(ED2)에, 각자 다른 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을 제공한다.Referring to FIG. 3 , FIG. 3 is a schematic diagram of an open circuit state inspection according to an embodiment of the present invention. In Fig. 3, based on the hardware architecture shown in Fig. 1, in the open circuit state inspection, the current measuring circuit 120 transmits the control signals CT1 to CT10 to turn on all the switches SW1 to SW10. can The current measuring circuit 120 also provides different first and second reference voltages VD1 and VD2 to the first and second ends ED1 and ED2 of the detection ring 110 , respectively. .

정상(normal) 상태에서는, 검출링(110)의 제1 단점(ED1)과 제2 단점(ED2)과의 사이에 형성되는 루프는, 제1 기준 전압(VD1)과 제2 기준 전압(VD2)과의 차에 근거하여, 일정한 전류를 가질 것이다. 따라서, 전류 측정 회로(120)가, 검출링(110)의 전류가 미리 설정된 임계치 보다 작은 것을 검출했을 경우, 그것은, 집적 회로의 크랙 상태에 기인해 검출링(110)에 개회로 상태가 발생하고 있을지도 모르는 것을 나타낸다.In a normal state, a loop formed between the first end ED1 and the second end ED2 of the detection ring 110 is a first reference voltage VD1 and a second reference voltage VD2 . Based on the difference between and, it will have a constant current. Therefore, when the current measurement circuit 120 detects that the current of the detection ring 110 is smaller than a preset threshold, it is due to the crack condition of the integrated circuit, an open circuit condition occurs in the detection ring 110 and indicate what may be.

임계치는, 제1 기준 전압(VD1)과 제2 기준 전압(VD2)과의 사이의 전압차, 및 검출링(110)의 등가저항값에 따라 설정할 수 있지만, 이것으로 한정되지 않는다.The threshold value may be set according to the voltage difference between the first reference voltage VD1 and the second reference voltage VD2 and the equivalent resistance value of the detection ring 110 , but is not limited thereto.

도 4를 참조하면, 도 4는 본 발명의 일 실시 형태에 따른 집적 회로의 개략도이다. 집적 회로(400)는, 가드링(GR1~GR3), 검출링(410), 전류 측정 회로(420), 및 스위치(SW1~SW8)를 포함한다. 검출링(410), 전류 측정 회로(420), 및 스위치(SW1~SW8)는, 크랙 상태 검출기를 형성한다. 검출링(410)은, 제1 단점(ED1) 및 제2 단점(ED2)을 가진다. 스위치(SW1~SW8)는, 제1 단점(ED1)과 제2 단점(ED2)의 사이에 순차 배치되고, 전류 측정 회로(420)에 의해 생성되는 제어 신호(CT1~CT8)에 응하여, 각자 턴온 또는 컷오프 된다. 전류 측정 회로(420)은 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을 각자 제1 단점(ED1) 및 제2 단점(ED2)에 제공한다.Referring to Fig. 4, Fig. 4 is a schematic diagram of an integrated circuit according to an embodiment of the present invention. The integrated circuit 400 includes guard rings GR1 to GR3 , a detection ring 410 , a current measuring circuit 420 , and switches SW1 to SW8 . The detection ring 410, the current measuring circuit 420, and the switches SW1 to SW8 form a crack state detector. The detection ring 410 has a first end ED1 and a second end ED2. The switches SW1 to SW8 are sequentially disposed between the first end ED1 and the second end ED2 , and are respectively turned on in response to the control signals CT1 to CT8 generated by the current measuring circuit 420 . or cut off. The current measuring circuit 420 provides the first reference voltage VD1 and the second reference voltage VD2 to the first end point ED1 and the second end point ED2, respectively.

가드링(GR1~GR3)은, 집적 회로(400)의 외주에 배치되어, 집적 회로(400)를 둘러싼다. 검출링(410)은, 가드링(GR1~GR3)의 측면에 배치될 수 있다. 이 실시 형태에서는, 검출링(410)은, 가장 내측 가드링(GR3)의 내측에 배치되어 있다. 본 발명의 다른 실시 형태에서는, 검출링(410)은, 가드링(GR1~GR3) 중 2개의 사이에 배치할 수도 있다. 검출링(410)을 구축하기 위해 사용되는 재료는, 가드링(GR1로부터 GR3)을 구축하기 위해 사용되는 재료와 동일하게 할 수 있지만, 그에 한정되지 않는다. 검출링(410) 및 가드링(GR1~GR3)은, 당업자에게 잘 알려져 있는 방법으로 배치할 수 있지만, 이것으로 한정되지 않는다. 일 실시 형태에서는, 가드링(GR1~GR3)이 수취하는 기준 전압(VSS)은, 집적 회로(400) 내의 접지 전압으로 할 수 있다.The guard rings GR1 to GR3 are disposed on the outer periphery of the integrated circuit 400 and surround the integrated circuit 400 . The detection ring 410 may be disposed on side surfaces of the guard rings GR1 to GR3 . In this embodiment, the detection ring 410 is arrange|positioned inside the innermost guard ring GR3. In other embodiment of this invention, the detection ring 410 can also be arrange|positioned between two of guard rings GR1-GR3. The material used to construct the detection ring 410 may be the same as the material used to construct the guard rings GR1 to GR3, but is not limited thereto. The detection ring 410 and the guard rings GR1 to GR3 can be disposed by a method well known to those skilled in the art, but is not limited thereto. In one embodiment, the reference voltage VSS received by the guard rings GR1 to GR3 may be a ground voltage in the integrated circuit 400 .

스위치(SW1~SW8)는, 트랜지스터 등의 당업자에게 잘 알려져 있는 반도체 디바이스에 의해 구성할 수 있다.The switches SW1 to SW8 can be configured by semiconductor devices well known to those skilled in the art, such as transistors.

집적 회로(400)의 크랙 상태의 검출 중, 전류 측정 회로(420)는, 동일한 전압 또는 상이한 전압의 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을 각자 제1 단점(ED1) 및 제2 단점(ED2)에 공급할 수 있다. 크랙 상태 검출의 상세에 대하여는 도 2a~도 3의 전술의 실시 형태를 참조할 수 있고, 여기에서는 반복해 설명하지 않는다.During the detection of the crack state of the integrated circuit 400 , the current measurement circuit 420 sets the first reference voltage VD1 and the second reference voltage VD2 of the same voltage or different voltages to the first end point ED1 and the second reference voltage VD2 respectively. It can be supplied to the second end point ED2. For details of crack state detection, reference can be made to the above-described embodiment of Figs. 2A to 3 , which will not be repeatedly described herein.

전류 측정 회로(420)는, 전압 공급 회로 및 제어 신호 생성 회로를 포함할 수 있다. 전압 공급 회로는, 달라지는 검사에 따라서, 동일한 전압 또는 상이한 전압의 제1 기준 전압(VD1) 및 제2 기준 전압(VD2)을 제공할 수 있다. 제어 신호 생성 회로는, 커맨드의 수신 후에, 단락 상태 검사 또는 개회로 상태 검사를 개시하고, 제어 신호(CT1~CT8)를 생성하는 디지털 회로로 할 수 있다. 집적 회로(400)는, 외부 디바이스에 의해 공급되는 신호를 수신하여 커맨드를 생성할 수 있다.The current measuring circuit 420 may include a voltage supply circuit and a control signal generating circuit. The voltage supply circuit may provide the first reference voltage VD1 and the second reference voltage VD2 of the same voltage or different voltages according to different tests. The control signal generating circuit may be a digital circuit that, after receiving the command, starts the short-circuit condition check or the open-circuit condition check, and generates the control signals CT1 to CT8. The integrated circuit 400 may receive a signal supplied by an external device and generate a command.

상기의 설명으로부터, 본 발명의 집적 회로(400)는, 언제라도 필요할 때 집적 회로(400)의 크랙 상태의 검출을 실행할 수 있는 것을 나타내고 있다. 환언하면, 본 발명의 실시 형태의 집적 회로(400)는, 신뢰성 검사의 완료 후 언제라도, 크랙 상태의 검출을 1회 이상 실행할 수 있다. 장기간 사용한 후에, 크랙 상태의 검출을 1회 이상 실시할 수도 있다. 따라서, 집적 회로(400)의 크랙 상태를 언제나 실시간으로 효과적으로 감시할 수 있다.From the above description, it has been shown that the integrated circuit 400 of the present invention can perform the detection of the crack state of the integrated circuit 400 whenever necessary. In other words, the integrated circuit 400 of the embodiment of the present invention can perform the detection of the crack state one or more times at any time after the completion of the reliability check. After long-term use, the crack state may be detected one or more times. Accordingly, the crack state of the integrated circuit 400 can be effectively monitored in real time at any time.

본 발명의 실시 형태에서는, 스위치(SW1~SW8)의 수 및 검출링(410) 상의 이들의 배치 위치에 제한이 없는 것은 주목할 만한다. 설계자는, 스위치(SW1~SW8)의 수 및 스위치(SW1~SW8)의 각자의 위치를 집적 회로(400)의 물리적 구조 및/또는 검출 분해능의 요건에 따라서 결정할 수 있고, 제한은 없다.It is noteworthy that in the embodiment of the present invention, there are no restrictions on the number of switches SW1 to SW8 and their arrangement positions on the detection ring 410 . The designer may determine the number of switches SW1 to SW8 and respective positions of the switches SW1 to SW8 according to the requirements of the physical structure and/or detection resolution of the integrated circuit 400 , and there is no limitation.

도 5를 참조하면, 도 5는, 본 발명의 일 실시 형태에 따른 크랙 상태의 검출 방법의 플로우 차트를 도시한다. 도 5의 검출 프로세스는, 집적 회로에 적용 가능하다. 집적 회로는, 집적 회로의 외주를 둘러싸는 적어도 1개의 가드링을 가진다. 스텝(S510)에서, 검출링이 적어도 1개의 가드링에 인접해서 배치되고, 검출링은, 직렬로 결합된 복수의 도선 세그먼트에 의해 형성된다. 스텝(S520)에서, 복수의 스위치가 검출링 상에 배치되고, 각 스위치는 2개의 인접하는 도선 세그먼트의 사이에 배치된다. 다음에, 스텝(S530)에서, 복수의 제어 신호가 복수의 스위치에 송신되고, 각각의 스위치를 턴온 또는 컷오프 상태로 제어한다. 그리고, 스텝(S540)에서, 집적 회로의 크랙 상태를 검출하기 위해, 검출링의 전류가 측정된다.Referring to FIG. 5 , FIG. 5 shows a flowchart of a crack state detection method according to an embodiment of the present invention. The detection process of FIG. 5 is applicable to an integrated circuit. The integrated circuit has at least one guard ring surrounding the periphery of the integrated circuit. In step S510, a detection ring is disposed adjacent to the at least one guard ring, and the detection ring is formed by a plurality of conductor wire segments coupled in series. In step S520, a plurality of switches are disposed on the detection ring, and each switch is disposed between two adjacent conductor wire segments. Next, in step S530, a plurality of control signals are transmitted to the plurality of switches, and control each switch to a turned-on or cut-off state. Then, in step S540, the current of the detection ring is measured to detect the crack state of the integrated circuit.

상기 스텝의 실시의 상세에 대하여는 전술의 복수의 실시 형태 및 실장(實裝)의 상세한 설명을 참조할 수 있고, 여기에서는 반복해 설명되지 않는다.For details of implementation of the above steps, reference can be made to the above detailed description of the plurality of embodiments and mounting, which will not be repeatedly described herein.

도 6을 참조하면, 도 6은 본 발명의 다른 실시 형태에 따른 크랙 상태의 검출 방법의 플로우 차트를 도시한다. 스텝(S610)에서, 개회로 상태 검사가 실시되고, 검사 결과가, 검출링이 개회로 상태인 것을 나타냈을 때, 개회로 상태의 검출(스텝(S611))이 지시된다. 스텝(S610)의 개회로 상태 검사는, 도 3의 전술의 실시 형태의 설명에 따라서 실행할 수 있고, 그 설명은 여기에서는 반복하지 않는다.Referring to FIG. 6 , FIG. 6 shows a flowchart of a crack state detection method according to another embodiment of the present invention. In step S610, an open circuit state inspection is performed, and when the inspection result indicates that the detection ring is in an open circuit state, detection of the open circuit state (step S611) is instructed. The open-loop state inspection in step S610 can be performed according to the description of the above-described embodiment in FIG. 3 , and the description is not repeated here.

스텝(S610)이, 검출링에 개회로가 없는 것을 검출했을 경우, 스텝(S620)을 실행하여, 단락 상태의 검출을 실행할 수 있다. 스텝(S620)의 단락 상태 검사를, 도 2a의 전술의 실시 형태의 설명에 따라 실행할 수 있고, 그 설명은 여기에서는 반복하지 않는다. 스텝(S620)의 검사 결과가, 검출링이 단락 상태에 있는 것을 나타냈을 경우, 스텝(S630)의 단락 위치의 검출을 실행할 수 있다. 대조적으로, 스텝(S620)의 검사 결과가, 검출링에 단락이 없는 것을 나타내는 경우, 검출링에 개회로도 단락도 없는 것이 지시된다(스텝(S621)).When step S610 detects that there is no open circuit in the detection ring, step S620 may be executed to detect a short circuit. The short-circuit condition check in step S620 can be performed according to the description of the above-described embodiment in FIG. 2A , and the description is not repeated here. When the inspection result of step S620 indicates that the detection ring is in the short circuit state, the detection of the short circuit position of step S630 can be executed. In contrast, when the inspection result of step S620 indicates that there is no short circuit in the detection ring, it is indicated that there is neither an open circuit nor a short circuit in the detection ring (step S621).

스텝(S630)은, 도 2b~2f의 실시 상태 중 적어도 1개에 의해 실행할 수 있고, 여기에서는 반복해 설명하지 않는다. 검출링의 전류가 임계치 미만으로 검출되었을 경우, 단락 위치가 검출되고, 검사가 정지될 수 있다(스텝(S631)). 스텝(S630)이, 검출링의 전류가 임계치 보다 큰 것을 계속해서 검출하는 경우, 그것은, 단점(제1 단점 및/또는 제2 단점)이 손상되었을 가능성이 있어, 검사가 정지된다(스텝(S632).Step S630 can be executed by at least one of the embodiments shown in FIGS. 2B to 2F , and will not be repeated here. When the current in the detection ring is detected to be less than the threshold, the short circuit position is detected, and the inspection may be stopped (step S631). If step S630 continues to detect that the current of the detection ring is greater than the threshold, it is possible that the shortcomings (the first and/or the second shortcomings) are damaged, and the inspection is stopped (step S632). ).

요약하면, 본 발명은, 검출링을 배치하고, 그 검출링 내에 복수의 스위치를 배치하는 것, 검출링의 2개의 단점(端点)에 상이한 또는 동일한 기준 전압을 제공하는 것, 게다가, 스위치를 턴온 또는 컷오프하는 것에 의해, 크랙에 의한 집적 회로의 단락 또는 개회로를 효과적으로 검출할 수 있다. 본 발명의 실시 형태의 크랙 상태 검출기는, 집적 회로 내에 배치되고, 따라서, 언제라도 작동시킬 수 있다. 이는, 고장 해석 중에 집적 회로의 전류 누설의 위치를 특정하는데 도움이 되고, 집적 회로의 제조 프로세스 및 제조 파라미터의 가일층(加一層)의 조정을 실시하는 것이 가능하게 되어, 집적 회로의 신뢰성을 향상시킬 수 있다.In summary, the present invention consists in arranging a detection ring, placing a plurality of switches within the detection ring, providing different or equal reference voltages at two points of the detection ring, and furthermore, turning on the switch. Alternatively, by cutting off, a short circuit or an open circuit of the integrated circuit due to a crack can be effectively detected. The crack condition detector of the embodiment of the present invention is disposed within the integrated circuit and, therefore, can be activated at any time. This helps to specify the location of current leakage in the integrated circuit during failure analysis, and makes it possible to further adjust the manufacturing process and manufacturing parameters of the integrated circuit, which will improve the reliability of the integrated circuit. can

본 발명은, 상술의 예시적인 실시 형태와 함께 개시하였지만, 그것들은 본 발명을 한정하는 것을 의도하는 것은 아니다. 당업자는, 본 발명의 정신 및 범위 내에서 다양한 변경 및 수정을 실시할 수 있다. 따라서, 본 발명의 범위는, 본 명세서에 첨부된 특허 청구범위 및 이들의 동등물에 의해 특정된다.Although this invention was disclosed with the above-mentioned exemplary embodiment, they are not intended to limit this invention. Those skilled in the art can make various changes and modifications within the spirit and scope of the present invention. Accordingly, the scope of the present invention is defined by the claims appended hereto and their equivalents.

본 발명의 크랙 상태 검출기는, 크랙 상태에 기인하는 집적 회로의 개회로 또는 단락을 자동적으로 검출할 수 있고, 또한 크랙 상태에 기인하는 집적 회로의 단락 위치를 효과적으로 검출할 수 있으므로, 집적 회로의 고장 해석 시에 누설되는 전류의 위치를 특정하는데 도움이 된다. 이에 따라, 제조 공정의 파라미터를 평가해 개선하고, 집적 회로에 미소한 크랙이 발생할 가능성을 저감할 수 있고, 미소한 크랙에 의한 고장으로 인한 장래의 고객으로부터의 클레임을 막을 수 있다.The crack condition detector of the present invention can automatically detect an open circuit or a short circuit of an integrated circuit due to a crack condition, and can also effectively detect a short circuit position of an integrated circuit due to a crack condition, so that the failure of the integrated circuit It is helpful in locating the leakage current during analysis. Accordingly, it is possible to evaluate and improve the parameters of the manufacturing process, reduce the possibility of occurrence of minute cracks in the integrated circuit, and prevent claims from future customers due to failure due to minute cracks.

100: 크랙 상태 검출기
110: 검출링
120: 전류 측정 회로
CT1 CT10: 제어 신호
ED1: 제1 단점
ED2: 제2 단점
SW1~SW10: 스위치
VD1: 제1 기준 전압
VD2: 제2 기준 전압
VSS: 기준 전압
WLA1~WLA11: 도선 세그먼트
GR1~GR3: 가드링100: crack state detector
110: detection ring
120: current measurement circuit
CT1 CT10: control signal
ED1: First Disadvantage
ED2: Second Disadvantage
SW1~SW10: switch
VD1: first reference voltage
VD2: second reference voltage
VSS: reference voltage
WLA1 to WLA11: Conductor segment
GR1~GR3: guard ring

Claims (11)

집적 회로에 적합한 크랙 상태 검출기에 있어서,
직렬로 결합된 복수의 도선 세그먼트에 의해 형성된 검출링이며, 상기 집적 회로의 적어도 1개의 가드링의 측면에 인접해서 배치되고, 또한 제1 기준 전압 및 제2 기준 전압을 각각 수취하는 제1 단점(端点) 및 제2 단점을 가지는 검출링과,
복수의 스위치이며, 각각이 2개의 인접하는 도선 세그먼트의 사이에 각각 배치되고, 또한 복수의 제어 신호에 응하여 각자 턴온 또는 컷오프 되는 복수의 스위치와,
상기 집적 회로의 크랙 상태를 검출하기 위해, 상기 복수의 제어 신호를 송신하여, 상기 복수의 스위치 각각의, 각자의 턴온 또는 컷오프 상태에 따라서 상기 검출링의 전류를 측정하는 전류 측정 회로
를 갖추고,
단락 상태 검사에서, 상기 전류 측정 회로는, 상기 제1 기준 전압과 상기 제2 기준 전압을 동일한 전압으로 할 수 있는 동시에, 상기 제1 기준 전압과 상기 적어도 1개의 가드링에 의해 수취되는 제3 기준 전압을 다른 전압으로 할 수 있고,
상기 전류 측정 회로는, 상기 복수의 스위치가 모두 턴온 되었을 때, 상기 검출링의 상기 전류를 측정함으로써 상기 집적 회로의 상기 크랙 상태를 결정하는, 크랙 상태 검출기.A crack condition detector suitable for an integrated circuit, comprising:
a detection ring formed by a plurality of conductor wire segments coupled in series, wherein the detection ring is disposed adjacent to a side surface of at least one guard ring of the integrated circuit and also receives a first reference voltage and a second reference voltage respectively;端点) and a detection ring having a second disadvantage;
a plurality of switches, each of which is disposed between two adjacent conductive wire segments, and each of which is turned on or off in response to a plurality of control signals;
A current measuring circuit that transmits the plurality of control signals to detect a crack state of the integrated circuit, and measures a current of the detection ring according to a respective turn-on or cut-off state of each of the plurality of switches
equipped with
In the short-circuit condition test, the current measuring circuit may make the first reference voltage and the second reference voltage the same voltage, and at the same time, the first reference voltage and the third reference received by the at least one guard ring voltage can be changed to another voltage,
and the current measuring circuit determines the crack state of the integrated circuit by measuring the current of the detection ring when all of the plurality of switches are turned on. 제1항에 있어서,
상기 단락 상태 검사에서, 상기 전류 측정 회로는,
상기 검출링의 상기 전류가 임계치 보다 커질 때, 상기 검출링과 상기 적어도 1개의 가드링과의 사이에 단락이 발생한다고 결정하는, 크랙 상태 검출기.According to claim 1,
In the short-circuit condition test, the current measuring circuit comprises:
determining that a short circuit occurs between the detection ring and the at least one guard ring when the current in the detection ring becomes greater than a threshold. 제2항에 있어서,
상기 단락 상태 검사에서, 상기 전류 측정 회로는, 게다가,
상기 복수의 스위치 각각을, 상기 복수의 스위치의 순차 배치의 제1 순서에 따라서 1개씩 컷오프 할 수 있고,
상기 검출링의 상기 전류가 상기 임계치 보다 커질 때, 상기 검출링의 상기 전류에 따라서, 상기 검출링과 상기 적어도 1개의 가드링과의 사이에서 상기 단락이 발생하는 위치를 결정할 수 있는, 크랙 상태 검출기.3. The method of claim 2,
In the short-circuit condition check, the current measuring circuit further comprises:
Each of the plurality of switches may be cut off one by one according to a first order of sequential arrangement of the plurality of switches,
when the current of the detection ring becomes greater than the threshold value, according to the current of the detection ring, it is possible to determine a position where the short circuit occurs between the detection ring and the at least one guard ring. . 제3항에 있어서,
상기 단락 상태 검사에서, 상기 전류 측정 회로는, 게다가,
상기 복수의 스위치 각각을, 상기 복수의 스위치의 상기 순차 배치의 상기 제1 순서와는 반대의 제2 순서에 따라서 1개씩 컷오프 할 수 있고,
상기 검출링의 상기 전류가 상기 임계치 보다 커질 때, 상기 검출링의 상기 전류에 따라서, 상기 검출링과 상기 적어도 1개의 가드링과의 사이에서 상기 단락이 발생하는 상기 위치를 결정할 수 있는, 크랙 상태 검출기.4. The method of claim 3,
In the short-circuit condition check, the current measuring circuit further comprises:
each of the plurality of switches may be cut off one by one according to a second order opposite to the first order of the sequential arrangement of the plurality of switches;
when the current of the detection ring becomes greater than the threshold value, according to the current of the detection ring, it is possible to determine the position where the short circuit occurs between the detection ring and the at least one guard ring. detector. 집적 회로에 적합한 크랙 상태 검출기에 있어서,
직렬로 결합된 복수의 도선 세그먼트에 의해 형성된 검출링이며, 상기 집적 회로의 적어도 1개의 가드링의 측면에 인접해서 배치되고, 또한 제1 기준 전압 및 제2 기준 전압을 각각 수취하는 제1 단점 및 제2 단점을 가지는 검출링과,
복수의 스위치이며, 각각이 2개의 인접하는 도선 세그먼트의 사이에 각각 배치되고, 또한 복수의 제어 신호에 응하여 각자 턴온 또는 컷오프 되는 복수의 스위치와,
상기 집적 회로의 크랙 상태를 검출하기 위해, 상기 복수의 제어 신호를 송신하여, 상기 복수의 스위치 각각의, 각자의 턴온 또는 컷오프 상태에 따라서 상기 검출링의 전류를 측정하는 전류 측정 회로
를 갖추고,
단락 상태 검사에서, 상기 전류 측정 회로는, 상기 제1 기준 전압과 상기 제2 기준 전압을 상이하게 할 수 있고,
상기 크랙 상태 검출기는, 초기 시간 간격 중에 상기 복수의 스위치를 모두 턴온 할 수 있고, 상기 초기 시간 간격 후에 상기 복수의 스위치 각각을 제1 순서에 따라서 컷오프 할 수 있고, 상기 전류 측정 회로는, 상기 검출링의 상기 전류가 임계치 보다 작은지 여부에 따라서 상기 집적 회로의 상기 크랙 상태를 결정하고,
상기 단락 상태 검사에서, 상기 크랙 상태 검출기는, 상기 초기 시간 간격 중에 상기 복수의 스위치를 모두 턴온 할 수 있고, 상기 초기 시간 간격 후에 상기 복수의 스위치 각각을 상기 제1 순서와 반대의 제2 순서에 따라서 컷오프 할 수 있고, 상기 전류 측정 회로는, 상기 검출링의 상기 전류가 상기 임계치 보다 작은지 여부에 따라서, 상기 집적 회로의 상기 크랙 상태를 결정하는, 크랙 상태 검출기.A crack condition detector suitable for an integrated circuit, comprising:
a detection ring formed by a plurality of conductor wire segments coupled in series, wherein the detection ring is disposed adjacent a side surface of at least one guard ring of the integrated circuit, the detection ring also receiving a first reference voltage and a second reference voltage respectively; a detection ring having a second disadvantage;
a plurality of switches, each of which is disposed between two adjacent conductive wire segments, and each of which is turned on or off in response to a plurality of control signals;
A current measuring circuit that transmits the plurality of control signals to detect a crack state of the integrated circuit, and measures a current of the detection ring according to a respective turn-on or cut-off state of each of the plurality of switches
equipped with
In the short circuit test, the current measuring circuit may make the first reference voltage and the second reference voltage different,
The crack state detector may turn on all of the plurality of switches during an initial time interval, and cut off each of the plurality of switches according to a first sequence after the initial time interval, wherein the current measuring circuit is configured to: determine the crack state of the integrated circuit according to whether the current in the ring is less than a threshold;
In the short-circuit condition test, the crack condition detector may turn on all of the plurality of switches during the initial time interval, and set each of the plurality of switches after the initial time interval in a second order opposite to the first order and thus cut off, wherein the current measuring circuit determines the crack state of the integrated circuit according to whether the current of the detection ring is less than the threshold value. 집적 회로의 외주를 둘러싸는 적어도 1개의 가드링과,
상기 집적 회로 내에 배치된, 제1항에 기재된 크랙 상태 검출기
를 갖추는, 집적 회로.at least one guard ring surrounding the periphery of the integrated circuit;
The crack condition detector of claim 1 disposed within the integrated circuit.
Equipped with an integrated circuit. 집적 회로의 외주를 둘러싸는 적어도 1개의 가드링을 가지는 집적 회로에 적합한 크랙 상태 검출 방법에 있어서, 상기 크랙 상태 검출 방법은,
상기 적어도 1개의 가드링에 인접해 검출링을 배치하는 단계로서, 상기 검출링은, 직렬로 결합된 복수의 도선 세그먼트에 의해 형성되고 또한 각각 제1 기준 전압 및 제2 기준 전압을 수취하는 제1 단점 및 제2 단점을 가지는 단계와,
상기 검출링에 복수의 스위치를 배치하는 단계로서, 상기 복수의 스위치의 각각은, 2개의 인접하는 도선 세그먼트의 사이에 배치되는 단계와,
복수의 제어 신호를 송신하여, 상기 복수의 스위치의 턴온 또는 컷오프 상태를 각자 제어하는 단계와,
상기 집적 회로의 크랙 상태를 검출하기 위해, 상기 검출링의 전류를 측정하는 단계
를 포함하고, 단락 상태 검사에서,
상기 제1 기준 전압과 상기 제2 기준 전압은 동일하게 할 수 있는 동시에, 상기 제1 기준 전압과 상기 적어도 1개의 가드링에 의해 수취되는 제3 기준 전압은 상이하게 할 수 있고,
상기 집적 회로의 상기 크랙 상태를 결정하기 위해, 상기 복수의 스위치가 모두 턴온 되었을 때, 상기 검출링의 상기 전류를 측정하는
크랙 상태 검출 방법.A crack state detection method suitable for an integrated circuit having at least one guard ring surrounding the periphery of the integrated circuit, the crack state detection method comprising:
disposing a detection ring adjacent the at least one guard ring, the detection ring comprising a first detection ring formed by a plurality of conductive wire segments coupled in series and each receiving a first reference voltage and a second reference voltage having a disadvantage and a second disadvantage; and
disposing a plurality of switches in the detection ring, each of the plurality of switches being disposed between two adjacent conductive wire segments;
Transmitting a plurality of control signals to respectively control the turn-on or cut-off states of the plurality of switches;
measuring a current of the detection ring to detect a crack condition of the integrated circuit;
Including, in the short circuit condition check,
the first reference voltage and the second reference voltage may be equal, and the first reference voltage and the third reference voltage received by the at least one guard ring may be different;
To determine the crack state of the integrated circuit, measuring the current of the detection ring when the plurality of switches are all turned on
Crack condition detection method. 제7항에 있어서,
상기 단락 상태 검사에서, 상기 검출링의 상기 전류가 임계치 보다 클 때, 상기 검출링과 상기 적어도 1개의 가드링과의 사이에서 단락이 발생하고 있다고 결정하는, 크랙 상태 검출 방법.8. The method of claim 7,
determining that a short circuit is occurring between the detection ring and the at least one guard ring when the current of the detection ring is greater than a threshold in the short circuit condition inspection. 제8항에 있어서,
상기 단락 상태 검사에서,
상기 검출링의 상기 전류가 상기 임계치 보다 클 때에, 상기 복수의 스위치 각각을 제1 순서에 따라서 1개씩 컷오프 하고,
상기 검출링과 상기 적어도 1개의 가드링과의 사이에서 상기 단락이 발생하고 있는 위치를 상기 검출링의 상기 전류에 따라서 결정하는, 크랙 상태 검출 방법.9. The method of claim 8,
In the short circuit condition check,
When the current of the detection ring is greater than the threshold, each of the plurality of switches is cut off one by one in a first order,
and determining a position where the short circuit occurs between the detection ring and the at least one guard ring according to the current of the detection ring. 제9항에 있어서,
상기 단락 상태 검사에서,
상기 검출링의 상기 전류가 상기 임계치 보다 클 때에, 상기 복수의 스위치 각각을 상기 제1 순서와는 반대의 제2 순서에 따라서 1개씩 컷오프 하고,
상기 검출링과 상기 적어도 1개의 가드링과의 사이에서 상기 단락이 발생하고 있는 상기 위치를 상기 검출링의 상기 전류에 따라서 결정하는, 크랙 상태 검출 방법.10. The method of claim 9,
In the short circuit condition check,
When the current of the detection ring is greater than the threshold, each of the plurality of switches is cut off one by one according to a second order opposite to the first order;
and determining the position where the short circuit has occurred between the detection ring and the at least one guard ring according to the current of the detection ring. 집적 회로의 외주를 둘러싸는 적어도 1개의 가드링을 가지는 집적 회로에 적합한 크랙 상태 검출 방법에 있어서, 상기 크랙 상태 검출 방법은,
상기 적어도 1개의 가드링에 인접해 검출링을 배치하는 단계로서, 상기 검출링은, 직렬로 결합된 복수의 도선 세그먼트에 의해 형성되고 또한 각각 제1 기준 전압 및 제2 기준 전압을 수취하는 제1 단점 및 제2 단점을 가지는 단계와,
상기 검출링에 복수의 스위치를 배치하는 단계로서, 상기 복수의 스위치의 각각은, 2개의 인접하는 도선 세그먼트의 사이에 배치되는 단계와,
복수의 제어 신호를 송신하여, 상기 복수의 스위치의 턴온 또는 컷오프 상태를 각자 제어하는 단계와,
상기 집적 회로의 크랙 상태를 검출하기 위해, 상기 검출링의 전류를 측정하는 단계
를 포함하고,
상기 단락 상태 검사에서,
상기 제1 기준 전압과 상기 제2 기준 전압을 상이하게 할 수 있고,
상기 복수의 스위치를 초기 시간 간격 중에 모두 턴온으로 할 수 있고,
상기 초기 시간 간격 후에, 상기 복수의 스위치 각각을, 제1 순서에 따라서 컷오프 할 수 있고,
상기 검출링의 상기 전류가 임계치 보다 낮은지 여부에 따라서 상기 집적 회로의 상기 크랙 상태를 결정하고,
상기 초기 시간 간격 후에 상기 복수의 스위치 각각을 상기 제1 순서와는 반대의 제2 순서에 따라서 컷오프 할 수 있고,
상기 검출링의 상기 전류가 임계치 보다 낮은지 여부에 따라서 상기 집적 회로의 상기 크랙 상태를 결정하는, 크랙 상태 검출 방법.A crack state detection method suitable for an integrated circuit having at least one guard ring surrounding the periphery of the integrated circuit, the crack state detection method comprising:
disposing a detection ring adjacent the at least one guard ring, the detection ring comprising a first detection ring formed by a plurality of conductive wire segments coupled in series and each receiving a first reference voltage and a second reference voltage having a disadvantage and a second disadvantage; and
disposing a plurality of switches in the detection ring, each of the plurality of switches being disposed between two adjacent conductive wire segments;
Transmitting a plurality of control signals to respectively control the turn-on or cut-off states of the plurality of switches;
measuring a current of the detection ring to detect a crack condition of the integrated circuit;
including,
In the short circuit condition check,
the first reference voltage and the second reference voltage may be different from each other;
all of the plurality of switches may be turned on during an initial time interval;
after the initial time interval, each of the plurality of switches may be cut off in a first order,
determine the crack state of the integrated circuit according to whether the current of the detection ring is lower than a threshold;
after the initial time interval, each of the plurality of switches may be cut off according to a second order opposite to the first order,
determining the crack state of the integrated circuit according to whether the current of the detection ring is lower than a threshold value.
KR1020210054076A 2020-09-03 2021-04-27 Integrated circuit, crack status detector and crack status detection method KR102648473B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109130200 2020-09-03
TW109130200A TWI730895B (en) 2020-09-03 2020-09-03 Integrated circuit, crack status detector and crack status detection method

Publications (2)

Publication Number Publication Date
KR20220030868A true KR20220030868A (en) 2022-03-11
KR102648473B1 KR102648473B1 (en) 2024-03-18

Family

ID=77517542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054076A KR102648473B1 (en) 2020-09-03 2021-04-27 Integrated circuit, crack status detector and crack status detection method

Country Status (2)

Country Link
KR (1) KR102648473B1 (en)
TW (1) TWI730895B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115561571B (en) * 2022-01-13 2023-12-08 深圳荣耀智能机器有限公司 Crack detection circuit, system, integrated circuit and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021864A (en) * 2006-07-13 2008-01-31 Nec Electronics Corp Semiconductor device
JP2013219084A (en) * 2012-04-04 2013-10-24 Elpida Memory Inc Semiconductor chip and semiconductor device
JP2017157719A (en) * 2016-03-02 2017-09-07 東芝メモリ株式会社 Semiconductor device
KR20190102759A (en) * 2018-02-27 2019-09-04 삼성전자주식회사 Crack detection chip and crack detection method using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10330726B2 (en) * 2017-06-19 2019-06-25 Micron Technology, Inc. Apparatuses including test segment circuits having latch circuits for testing a semiconductor die
EP3425664A1 (en) * 2017-07-07 2019-01-09 Nxp B.V. Integrated circuit with a seal ring
US10998274B2 (en) * 2017-11-30 2021-05-04 Mediatek Inc. Seal ring structure, semiconductor die, and method for detecting cracks on semiconductor die
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit
US11454669B2 (en) * 2018-11-13 2022-09-27 Stmicroelectronics International N.V. Circuit for detecting damage to a peripheral edge on an integrated circuit die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021864A (en) * 2006-07-13 2008-01-31 Nec Electronics Corp Semiconductor device
JP2013219084A (en) * 2012-04-04 2013-10-24 Elpida Memory Inc Semiconductor chip and semiconductor device
JP2017157719A (en) * 2016-03-02 2017-09-07 東芝メモリ株式会社 Semiconductor device
KR20190102759A (en) * 2018-02-27 2019-09-04 삼성전자주식회사 Crack detection chip and crack detection method using the same

Also Published As

Publication number Publication date
TWI730895B (en) 2021-06-11
KR102648473B1 (en) 2024-03-18
TW202210860A (en) 2022-03-16

Similar Documents

Publication Publication Date Title
EP2676346B1 (en) Method and arrangement for detecting an internal failure in h-bridge connected capacitor bank
US20190067056A1 (en) Parallel test structure
JP5020273B2 (en) Vacuum circuit breaker Vacuum tester
KR100228322B1 (en) Testing method for semiconductor integrated circuit
CN103261900A (en) Monitoring a power supply line supplied at one end for earth faults
KR20220030868A (en) Integrated circuit, crack status detector and crack status detection method
KR101710172B1 (en) Transformer winding diagnosis apparatus and method
JP7093436B1 (en) Integrated circuit, crack state detector and crack state detection method
US11300610B1 (en) Integrated circuit, crack status detector and crack status detection method
US6914439B2 (en) Capacitive test point voltage and phasing detector
CN105548941A (en) Mutual inductor calibrator with function of calibration
JPH03188600A (en) Monitor for navigation system and monitoring method
CN114252754B (en) Integrated circuit, fracture state detector and fracture state detection method thereof
KR101743534B1 (en) Apparatus and method for monitoring electric state of cable of reflectometry system
EP4191647A1 (en) Crack detector for semiconductor dies
CN108535568B (en) Anti-radio frequency interference capability test method and integrated automation system tester
US7583093B2 (en) Electrical test method of an integrated circuit
CN215575472U (en) Plastic packaging semiconductor device insulation testing device
KR102485092B1 (en) Apparatus and method for detecting open phase conductors in distribution systems
US3961260A (en) Apparatus and method for testing the condition of an antenna monitoring system
KR0169243B1 (en) Measuring apparatus for cut-off voltage of crt
JP4627128B2 (en) Cable breakage testing device and cable breakage testing method
KR0168352B1 (en) Apparatus of vacuum sensor and method for control sensitivity of pressure sensor
TW202229896A (en) Line self-testing method of automatic test equipment
KR20220170577A (en) Apparatus for diagnosing insulation performance of power cable and method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant