KR20220030463A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20220030463A
KR20220030463A KR1020200111137A KR20200111137A KR20220030463A KR 20220030463 A KR20220030463 A KR 20220030463A KR 1020200111137 A KR1020200111137 A KR 1020200111137A KR 20200111137 A KR20200111137 A KR 20200111137A KR 20220030463 A KR20220030463 A KR 20220030463A
Authority
KR
South Korea
Prior art keywords
spacer
light
layer
light emitting
protruding
Prior art date
Application number
KR1020200111137A
Other languages
English (en)
Inventor
이상신
김용환
류영은
김상민
성병훈
이승진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200111137A priority Critical patent/KR20220030463A/ko
Priority to US17/444,264 priority patent/US20220069022A1/en
Priority to EP21193494.8A priority patent/EP3961741A1/en
Priority to CN202111018521.6A priority patent/CN114122077A/zh
Publication of KR20220030463A publication Critical patent/KR20220030463A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/326—
    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

복수의 제1 발광 영역들, 복수의 제2 발광 영역들, 및 복수의 제3 발광 영역들이 정의된 표시 패널은 상기 복수의 제3 발광 영역들 중 하나의 제3 발광 영역으로부터 제1 방향으로 이격된 제1 스페이서, 상기 제1 스페이서와 상기 제1 방향으로 이격된 제2 스페이서, 상기 복수의 제3 발광 영역들과 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 돌출 부분들을 포함하고, 상기 제1 스페이서와 상기 제2 스페이서 사이에는 상기 복수의 제3 발광 영역 중 m 개의 제3 발광 영역들(m은 4 이상의 정수)이 배치될 수 있다.

Description

표시 패널{DISPLAY PANEL}
본 발명은 제조 수율 및 신뢰성이 향상된 표시 패널에 관한 것이다.
표시 패널은 복수의 화소들을 포함할 수 있다. 복수의 화소들 각각은 대향하는 전극들 사이에 배치된 발광층을 포함할 수 있다. 발광층은 다양한 방법을 통해 형성될 수 있는데, 그 중 하나의 방법은 마스크를 이용한 증착 방법일 수 있다. 표시 패널은 마스크를 지지하는 스페이서를 포함할 수 있다.
본 발명은 제조 수율 및 신뢰성이 향상된 표시 패널에 관한 것이다.
본 발명의 일 실시예에 따른 복수의 제1 발광 영역들, 복수의 제2 발광 영역들, 및 복수의 제3 발광 영역들이 정의된 표시 패널은 상기 복수의 제3 발광 영역들 중 하나의 제3 발광 영역으로부터 제1 방향으로 이격된 제1 스페이서, 상기 제1 스페이서와 상기 제1 방향으로 이격된 제2 스페이서, 상기 복수의 제3 발광 영역들과 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 돌출 부분들을 포함하고, 상기 제1 스페이서와 상기 제2 스페이서 사이에는 상기 복수의 제3 발광 영역 중 m 개의 제3 발광 영역들(m은 4 이상의 정수)이 배치될 수 있다.
상기 복수의 돌출 부분들은 상기 제1 스페이서와 상기 제2 스페이서 사이에 상기 제1 방향을 따라 배열되고, 상기 복수의 돌출 부분들의 형상은 서로 동일할 수 있다.
상기 복수의 돌출 부분들 중 상기 제1 스페이서와 인접한 영역에 배치된 돌출 부분들 사이의 간격은 상기 복수의 돌출 부분들 중 상기 제1 스페이서와 상기 제2 스페이서 사이의 영역에 배치된 돌출 부분들 사이의 간격보다 클 수 있다.
상기 복수의 돌출 부분들 사이의 간격은 서로 동일할 수 있다.
상기 복수의 돌출 부분들은 상기 m 개의 제3 발광 영역들 중 서로 인접한 제3 발광 영역들 사이의 경계들에 인접하여 각각 배치될 수 있다.
상기 복수의 제1 발광 영역들과 상기 복수의 제2 발광 영역들은 상기 제1 방향을 따라 교대로 하나씩 번갈아 배열되고, 상기 복수의 돌출 부분들은 상기 복수의 제1 발광 영역들과 상기 복수의 제2 발광 영역들 중 서로 인접한 제1 발광 영역과 제2 발광 영역 사이의 경계들에 인접하여 각각 배치될 수 있다.
상기 복수의 돌출 부분들은 상기 제1 스페이서로부터 상기 제2 방향으로 이격된 제1 돌출 부분, 및 상기 제1 스페이서로부터 상기 제2 방향으로 이격된 제2 돌출 부분을 포함하고, 상기 제1 돌출 부분의 형상과 상기 제2 돌출 부분의 형상은 서로 상이할 수 있다.
상기 제2 돌출 부분은 상기 제1 발광 영역과 상기 제2 발광 영역 사이에 배치된 제1 부분, 상기 제1 부분의 제1 단부로부터 연장된 제2 부분, 및 상기 제1 부분의 제2 단부로부터 연장된 제3 부분을 포함하고, 상기 제1 부분의 상기 제1 방향의 폭은 상기 제2 부분 및 상기 제3 부분 각각의 상기 제1 방향의 최대 폭보다 작을 수 있다.
상기 제1 돌출 부분의 면적은 상기 제2 돌출 부분의 면적보다 작을 수 있다.
상기 제1 스페이서 및 상기 제2 스페이서 각각은 제1 부분, 상기 제1 부분으로부터 돌출된 제2 부분, 및 상기 제1 부분으로부터 돌출된 제3 부분을 포함하고, 상기 제2 부분 및 상기 제3 부분은 상기 제1 부분을 사이에 두고 상기 제2 방향으로 이격되고, 평면 상에서, 상기 제1 부분의 형상은 사각형, 상기 제2 부분 및 상기 제3 부분 각각의 형상은 삼각형일 수 있다.
상기 복수의 돌출 부분들은 상기 제1 스페이서에 연결되어 일체의 형상을 갖는 제1 돌출 부분 및 제2 돌출 부분, 및 상기 제2 스페이서에 연결되어 일체의 형상을 갖는 제3 돌출 부분 및 제4 돌출 부분을 포함하고, 상기 제1 돌출 부분과 상기 제2 돌출 부분은 상기 제1 스페이서를 사이에 두고 상기 제2 방향으로 이격되고, 상기 제3 돌출 부분과 상기 제4 스페이서는 상기 제2 스페이서를 사이에 두고 상기 제2 방향으로 이격될 수 있다.
상기 제1 스페이서와 상기 제2 스페이서 사이에 배치된 하나의 발광층을 더 포함하고, 상기 하나의 발광층에는 상기 m 개의 제3 발광 영역들(m은 2 이상의 정수)이 정의될 수 있다.
상기 복수의 돌출 부분들은 상기 하나의 발광층에 인접하여 제공될 수 있다.
상기 복수의 제3 발광 영역들 각각의 상기 제1 방향의 폭은 상기 제1 스페이서의 상기 제1 방향의 폭보다 크고, 상기 복수의 제3 발광 영역들 각각의 상기 제2 방향의 폭은 상기 제1 스페이서의 상기 제2 방향의 폭보다 작을 수 있다.
상기 제1 스페이서의 상기 제1 방향의 폭은 상기 복수의 제1 발광 영역들 및 상기 복수의 제2 발광 영역들 각각의 상기 제1 방향의 폭보다 크고, 상기 제1 스페이서의 상기 제2 방향의 폭은 상기 복수의 제1 발광 영역들 및 상기 복수의 제2 발광 영역들 각각의 상기 제2 방향의 폭보다 클 수 있다.
본 발명의 일 실시예에 따른 표시 패널은 하나의 발광층, 제1 스페이서, 상기 제1 스페이서와 상기 하나의 발광층을 사이에 두고 제1 방향으로 이격된 제2 스페이서, 및 상기 하나의 발광층과 상기 제1 방향과 교차하는 제2 방향으로 이격되며, 상기 제1 방향을 따라 배열된 복수의 돌출 부분들을 포함할 수 있다.
상기 하나의 발광층에는 복수의 제1 발광 영역들이 정의될 수 있다.
상기 제1 스페이서 및 상기 제2 스페이서 각각의 면적은 상기 복수의 돌출 부분들 각각의 면적보다 클 수 있다.
상기 복수의 돌출 부분들 중 서로 인접한 돌출 부분들 사이의 간격은 서로 동일할 수 있다.
상기 복수의 돌출 부분들은 중 상기 제1 스페이서와 인접한 돌출 부분들 사이의 간격은 상기 제1 스페이서 및 상기 제2 스페이서 중간 영역에 배치된 돌출 부분들 사이의 간격보다 클 수 있다.
상술한 바에 따르면, 스페이서들의 밀도 또는 개수를 줄여 특정 발광 영역의 면적을 증가시킬 수 있다. 따라서, 표시 패널의 수명이 향상될 수 있다. 또한, 스페이서가 배치되지 않은 영역에 돌출 부분들이 배치될 수 있다. 이 경우, 표시 패널을 형성하는 공정 중에 마스크에 의해 발광층에 찍힘이 발생할 확률이 제거 또는 감소될 수 있다. 또한, 발광층을 형성하는 공정 중에 마스크가 충분히 지지되지 않아 발광층이 설계된 영역이 아닌 다른 영역에 형성될 확률이 제거 또는 감소될 수 있다. 따라서, 표시 패널의 불량 발생률이 감소될 수 있고, 제조 수율이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 5는 도 4의 I-I'과 대응하는 영역을 절단한 표시 패널의 단면도이다.
도 6은 도 4의 II-II'과 대응하는 영역을 절단한 표시 패널의 단면도이다.
도 7은 도 4의 AA' 영역에 배치된 스페이서들 및 돌출 부분들을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 15a, 도 15b, 및 도 15c는 본 발명의 일 실시예에 따른 스페이서의 형상들을 도시한 평면도들이다.
도 16a, 도 16b, 및 도 16c는 본 발명의 일 실시예에 따른 돌출 부분의 형상들을 도시한 평면도들이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널을 제작하는 공정 중 일부를 도시한 도면이다.
도 18은 도 17의 BB' 영역을 확대하여 도시한 도면이다.
도 19a는 발광층들을 형성할 때 사용되는 제1 마스크 어셈블리를 도시한 평면도이다.
도 19b는 도 19a의 CC' 영역을 확대하여 도시한 도면이다.
도 20a는 발광층들을 형성할 때 사용되는 제2 마스크 어셈블리를 도시한 평면도이다.
도 20b는 도 20a의 DD' 영역을 확대하여 도시한 도면이다.
도 21a는 발광층들을 형성할 때 사용되는 제3 마스크 어셈블리를 도시한 평면도이다.
도 21b는 도 21a의 EE' 영역을 확대하여 도시한 도면이다.
도 22는 본 발명의 일 실시예에 따른 표시 패널을 제작하는 공정 중 일부를 도시한 사시도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(100)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(100)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 표시 장치(100)가 태블릿(또는 중대형 모바일 기기)인 것을 예시적으로 도시하였다.
표시 장치(100)는 표시 영역(100A) 및 주변 영역(100N)을 포함할 수 있다. 주변 영역(100N)은 표시 영역(100A)을 에워쌀 수 있으며, 주변 영역(100N)은 생략될 수도 있다.
표시 장치(100)는 표시 영역(100A)을 통해 영상을 표시할 수 있다. 표시 영역(100A)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 표시 영역(100A)은 상기 평면의 적어도 2 개의 측으로부터 각각 벤딩된 곡면들을 더 포함할 수 있다. 하지만, 표시 영역(100A)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 표시 영역(100A)은 상기 평면만을 포함할 수도 있고, 표시 영역(100A)은 상기 평면의 적어도 2개 이상, 예를 들어 4 개의 측으로부터 각각 벤딩된 4개의 곡면들을 더 포함할 수도 있다.
표시 장치(100)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 표시 장치(100)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2a를 참조하면, 표시 장치(100)는 표시 패널(110, 또는 표시층) 및 센서층(120)을 포함할 수 있다.
표시 패널(110)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시 패널(110)은 발광형 표시층일 수 있으며, 예를 들어, 표시 패널(110)은 유기발광 표시층, 퀀텀닷 표시층, 또는 마이크로 엘이디 표시층일 수 있다.
표시 패널(110)은 베이스 기판(111), 회로층(112), 발광 소자층(113), 봉지 기판(114), 및 결합 부재(115)를 포함할 수 있다.
베이스 기판(111)은 회로층(112)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스 기판(111)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있으나, 특별히 이에 제한되는 것은 아니다.
회로층(112)은 베이스 기판(111) 위에 배치될 수 있다. 회로층(112)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스 기판(111) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로층(112)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인 이 형성될 수 있다.
발광 소자층(113)은 회로층(112) 위에 배치될 수 있다. 발광 소자층(113)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(113)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 또는 마이크로 엘이디를 포함할 수 있다.
봉지 기판(114)은 발광 소자층(113) 위에 배치될 수 있다. 봉지 기판(114)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(113)을 보호할 수 있다.
결합 부재(115)는 베이스 기판(111)과 봉지 기판(114) 사이에 배치될 수 있다. 결합 부재(115)는 봉지 기판(114)을 베이스 기판(111) 또는 회로층(112)에 결합시킬 수 있다. 결합 부재(115)는 무기물 또는 유기물을 포함할 수 있다. 예를 들어, 무기물은 프릿 실(frit seal)을 포함할 수 있고, 유기물은 광 경화성 수지 또는 광 가소성 수지를 포함할 수 있다. 다만, 결합 부재(115)를 구성하는 물질이 상기 예에 제한되는 것은 아니다.
센서층(120)은 표시 패널(110) 위에 배치될 수 있다. 센서층(120)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(120)은 봉지 기판(114) 위에 직접 배치될 수 있다. 직접 배치된다는 것은 센서층(120)과 표시 패널(110) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(120)과 표시 패널(110) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 다만, 이에 제한되는 것은 아니며, 센서층(120)과 봉지 기판(114) 사이에는 접착층이 더 배치될 수도 있다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2b를 참조하면, 표시 장치(100_1)는 표시 패널(110_1, 또는 표시층) 및 센서층(120_1)을 포함할 수 있다. 표시 패널(110_1)은 베이스층(111_1), 회로층(112_1), 발광 소자층(113_1), 및 봉지층(114_1)을 포함할 수 있다.
베이스층(111_1)은 회로층(112_1)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(111_1)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(111_1)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(111_1)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(111_1)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.
회로층(112_1)은 베이스층(111_1) 위에 배치될 수 있다. 발광 소자층(113_1)은 회로층(112_1) 위에 배치될 수 있다. 발광 소자층(113_1)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(113_1)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 또는 마이크로 엘이디를 포함할 수 있다.
봉지층(114_1)은 발광 소자층(113_1) 위에 배치될 수 있다. 봉지층(114_1)은 무기층 및 유기층을 포함할 수 있다. 무기층은 수분 및 산소로부터 발광 소자층(113_1)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(113_1)을 보호할 수 있다. 무기층은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 제한되지 않는다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
센서층(120_1)은 연속된 공정을 통해 표시 패널(110_1) 위에 형성될 수 있다. 즉, 센서층(120_1)과 표시 패널(110_1) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 3a를 참조하면, 표시 패널(110)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층이 형성된다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이러한 방식으로 회로층(112) 및 발광 소자층(113)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성된다. 이 후, 발광 소자층(113)을 커버하는 봉지 기판(114)이 형성될 수 있다.
베이스 기판(111)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층(112br) 및/또는 버퍼층(112bf)을 구성할 수 있다.
배리어층(112br)은 베이스 기판(111) 위에 배치될 수 있다. 배리어층(112br)은 실리콘 옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 어느 하나를 포함할 수 있다. 버퍼층(112bf)은 배리어층(112br) 위에 배치될 수 있다. 버퍼층(112bf)은 베이스 기판(111)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(112bf)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 버퍼층(112bf)은 교대로 적층된 실리콘 옥사이드 및 실리콘나이트라이드층을 포함할 수 있다.
반도체 패턴은 버퍼층(112bf) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 산화물 반도체를 포함할 수도 있다.
도 3a는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소는 복수의 트랜지스터들, 커패시터, 및 발광 소자(LD)를 포함할 수 있다. 도 3a에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(LD)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(SE), 액티브(AC), 및 드레인(DE)은 반도체 패턴으로부터 형성될 수 있다. 소스(SE) 및 드레인(DE)은 단면 상에서 액티브(AC)로부터 서로 반대 방향으로 연장될 수 있다.
제1 절연층(10)은 버퍼층(112bf) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(112)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AC)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 어느 하나를 포함할 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 어느 하나를 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 드레인(DE)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제4 절연층(40) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40)을 관통하는 컨택홀을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제5 절연층(50)은 유기층일 수 있다.
발광 소자(LD)를 포함하는 발광 소자층(113)은 회로층(112) 위에 배치될 수 있다. 발광 소자(LD)는 화소 전극(AE, 또는 애노드 전극 또는 제1 전극), 발광층(EL), 및 공통 전극(CE, 또는 제2 전극)을 포함할 수 있다.
화소 전극(AE)은 제5 절연층(50) 위에 배치될 수 있다. 화소 전극(AE)은 제5 절연층(50)을 관통하는 컨택홀을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 화소 전극(AE)의 일부분을 커버할 수 있다. 제6 절연층(60)에는 개구부(60do)가 정의된다. 제6 절연층(60)의 개구부(60do)는 화소 전극(AE)의 적어도 일부분을 노출시킨다. 제6 절연층(60)의 개구부(60do)는 발광 영역(PXA)을 정의할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.
제6 절연층(60)은 화소 정의막(60d) 및 스페이서(60s)를 포함할 수 있다. 스페이서(60s)는 화소 정의막(60d)보다 더 돌출된 부분일 수 있다. 개구부(60do)는 화소 정의막(60d)에 정의될 수 있다. 화소 정의막(60d)과 스페이서(60s)는 하나의 마스크에 의해 동시에 형성될 수 있다. 상기 마스크는 하프톤 마스크일 수 있다.
발광층(EL)은 화소 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(60do)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 본 발명의 일 실시예에서, 제1 색의 발광층은 복수의 화소들 중 일부 복수의 화소들에 연결되어 제공되고, 제2 색의 발광층 및 제3 색의 발광층은 화소들 각각에 분리되어 제공될 수 있다. 상기 제1 색은 청색, 상기 제2 색은 적색, 상기 제3 색은 녹색일 수 있으나, 이에 특별히 제한되는 것은 아니다.
공통 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 공통 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 화소 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 공통 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지 기판(114)은 발광 소자층(113) 위에 배치될 수 있다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 3b를 설명함에 있어서, 도 3a에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 3b를 참조하면, 표시 패널(110_2)의 화소 정의막(60-2) 및 스페이서(70)는 도 3a의 제6 절연층(60)과 차이가 있다.
화소 정의막(60-2)은 제5 절연층(50) 위에 배치되며, 화소 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(60-2)에는 개구부(60do)가 정의된다. 화소 정의막(60-2)의 개구부(60do)는 화소 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(60-2)의 개구부(60do)는 발광 영역(PXA)을 정의할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.
스페이서(70)는 화소 정의막(60-2) 위에 배치될 수 있다. 스페이서(70)는 화소 정의막(60-2)과 별개의 공정을 통해 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 4를 참조하면, 표시 패널(110, 도 3a 참조)에 정의된 복수의 제1 발광 영역들(PXA1, 이하 제1 발광 영역들), 복수의 제2 발광 영역들(PXA2, 이하 제2 발광 영역들), 및 복수의 제3 발광 영역들(PXA3, 이하 제3 발광 영역들)이 도시되었다. 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3) 각각은 도 3a에서 설명된 발광 영역(PXA, 도 3a 참조)에 대응될 수 있다.
제1 발광 영역들(PXA1)과 제2 발광 영역들(PXA2)은 교대로 하나씩 번갈아 배열될 수 있다. 예를 들어, 제1 방향(DR1)을 따라, 하나의 제1 발광 영역(PXA1), 하나의 제2 발광 영역(PXA2)이 교대로 배열될 수 있다.
제3 발광 영역들(PXA3)은 제1 방향(DR1)을 따라 배열될 수 있다. 하나의 제3 발광 영역(PXA3)은 하나의 제1 발광 영역(PXA1)과 하나의 제2 발광 영역(PXA2)과 제2 방향(DR2)에서 중첩할 수 있다.
제3 발광 영역들(PXA3) 각각의 면적은 제1 발광 영역들(PXA1) 각각의 면적 및 제2 발광 영역들(PXA2) 각각의 면적보다 클 수 있다. 상기 면적들은 평면 상에서, 표시 패널(110, 도 3a 참조)의 두께 방향, 또는 제3 방향(DR3)과 나란한 방향에서 보았을 때의 면적을 의미할 수 있다.
제1 발광 영역들(PXA1) 및 제2 발광 영역들(PXA2) 중 하나는 적색 발광 영역들 다른 하나는 녹색 발광 영역들일 수 있다. 제3 발광 영역들(PXA3)은 청색 발광 영역들일 수 있다. 상대적으로 수명이 짧은 청색 발광층을 포함하는 제3 발광 영역들(PXA3)의 면적을 크게 제공함에 따라, 표시 장치(100, 도 1 참조)의 수명이 향상될 수 있다.
비발광 영역(NPXA)에는 제1 스페이서(MS1), 제2 스페이서(MS2), 및 복수의 돌출 부분들(SS, 이하 돌출 부분들)이 배치될 수 있다. 돌출 부분들(SS)은 서브 스페이서들, 추가 스페이서들, 또는 지지부들로 지칭될 수도 있다.
제1 스페이서(MS1)는 제3 발광 영역들(PXA3) 사이에 배치될 수 있다. 예를 들어, 제1 스페이서(MS1)는 제3 발광 영역들(PXA3) 중 하나의 제3 발광 영역(PXA3)에 대해 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제2 스페이서(MS2)는 제1 스페이서(MS1)와 제1 방향(DR1)에서 가장 인접한 스페이서일 수 있다.
제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 m 개의 제3 발광 영역들(PXA3)이 배치될 수 있다. 상기 m은 4 이상의 정수이며, 4일 수 있다. 제3 발광 영역들(PXA3) 사이사이마다 스페이서가 배치된 경우와 비교하였을 때, 본 발명의 실시예에 따르면, 제1 스페이서(MS1) 및 제2 스페이서(MS2)가 차지하는 면적은 감소될 수 있다. 즉, 제1 및 제2 스페이서들(MS1, MS2)이 차지는 면적이 감소함에 따라, 제3 발광 영역들(PXA3) 각각의 면적이 증가될 수 있다. 제3 발광 영역들(PXA3) 각각의 면적이 증가하는 경우, 제3 발광 영역들(PXA3) 각각의 수명은 향상될 수 있다.
제1 스페이서(MS1)는 제1 방향(DR1)으로 제1 폭(WTM1)을 갖고, 제2 방향(DR2)으로 제2 폭(WTM2)을 가질 수 있다. 제1 폭(WTM1)은 제1 발광 영역(PXA1)의 제1 방향(DR1)으로의 제1 폭(WTM11) 및 제2 발광 영역(PXA2)의 제1 방향(DR1)으로의 제1 폭(WTM21) 각각보다 클 수 있다. 제1 폭(WTM1)은 제3 발광 영역(PXA3)의 제1 방향(DR1)으로의 제1 폭(WTM31)보다는 작을 수 있다.
제2 폭(WTM2)은 제1 발광 영역(PXA1)의 제2 방향(DR2)으로의 제2 폭(WTM12) 및 제2 발광 영역(PXA2)의 제2 방향(DR2)으로의 제2 폭(WTM22) 각각보다 클 수 있다. 제2 폭(WTM2)은 제3 발광 영역(PXA3)의 제2 방향(DR2)으로의 제2 폭(WTM32)보다는 클 수 있으나, 이에 특별히 제한되는 것은 아니며, 제2 폭(WTM2)은 제3 발광 영역(PXA3)의 제2 폭(WTM32)과 같거나, 제2 폭(WTM32)보다 작을 수도 있다.
돌출 부분들(SS)은 제3 발광 영역들(PXA3)과 제2 방향(DR2)으로 이격될 수 있다. 돌출 부분들(SS)은 제1 스페이서(MS1) 및 제2 스페이서(MS2) 사이에 배치될 수 있다. 돌출 부분들(SS)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다.
돌출 부분들(SS) 각각의 형상은 제1 스페이서(MS1)의 형상과 상이할 수 있다. 예를 들어, 제1 스페이서(MS1)의 형상은 사각형일 수 있다. 돌출 부분들(SS)의 형상은 서로 실질적으로 동일할 수 있다. 예를 들어, 돌출 부분들(SS) 각각의 형상은 삼각형일 수 있다. 돌출 부분들(SS) 각각의 면적은 제1 스페이서(MS1)의 면적보다 작을 수 있다. 상기 면적은 제3 방향(DR3)에서 보았을 때의 면적을 의미할 수 있다.
돌출 부분들(SS)은 제1 돌출 부분(SS1), 제2 돌출 부분(SS2), 제3 돌출 부분(SS3), 제4 돌출 부분(SS4), 및 제5 돌출 부분(SS5)을 포함할 수 있다. 제1 내지 제5 돌출 부분들(SS1, SS2, SS3, SS4, SS5)은 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다.
제1 돌출 부분(SS1)은 제1 내지 제5 돌출 부분들(SS1, SS2, SS3, SS4, SS5) 중 제1 스페이서(MS1)와 가장 인접할 수 있고, 제3 돌출 부분(SS3)은 제1 내지 제5 돌출 부분들(SS1, SS2, SS3, SS4, SS5) 중 제1 및 제2 스페이서들(MS1, MS2)로부터 가장 멀리 이격될 수 있다. 제1 돌출 부분(SS1)과 제2 돌출 부분(SS2) 사이의 간격(DT1)은 제2 돌출 부분(SS2)과 제3 돌출 부분(SS3) 사이의 간격(DT2)보다 클 수 있다.
제3 돌출 부분(SS3)은 제2 방향(DR2)으로 다른 열에 배열된 하나의 스페이서와 인접할 수 있다. 즉, n 열에 배치된 제1 및 제2 스페이서들(MS1, MS2) 사이에 배치된 제1 방향(DR1)으로 배열된 4 개의 제3 발광 영역들(PXA3)은 n-1 열 및 n+1 열에 배치된 제1 및 제2 스페이서들(MS1, MS2) 사이에 배치된 제1 방향(DR1)으로 배열된 4 개의 제3 발광 영역들(PXA3)과 지그재그로 배치될 수 있다. 예를 들어, n-1 열에 배치된 상기 4 개의 제3 발광 영역들(PXA3)의 중심은 n 열에 배치된 제1 스페이서(MS1)와 제2 방향(DR2)에서 중첩할 수 있다.
본 발명의 실시예에 따르면, 제1 스페이서(MS1)와 제2 스페이서(MS2) 각각과 인접한 영역에 배치된 부분보다, 제1 스페이서(MS1)와 제2 스페이서(MS2)와 멀리 이격된 부분에 돌출 부분들을 보다 촘촘하게 배치할 수 있다.
본 발명의 실시예에 따르면, 제1 스페이서(MS1) 및 제2 스페이서(MS2)의 밀도 또는 개수를 줄여 제3 발광 영역(PXA3)의 면적을 증가시킬 수 있다. 따라서, 표시 패널(110 또는 110_1, 도 2a 또는 도 2b 참조)의 수명이 향상될 수 있다. 또한, 제1 스페이서(MS1) 및 제2 스페이서(MS2)가 배치되지 않은 영역에 돌출 부분들(SS)이 배치될 수 있다. 이 경우, 표시 패널(110 또는 110_1, 도 2a 또는 도 2b 참조)을 형성하는 공정 중에 마스크에 의해 발광층(EL, 도 3a 참조)에 찍힘이 발생할 확률이 제거 또는 감소될 수 있다. 또한, 발광층을 형성하는 공정 중에 마스크가 충분히 지지되지 않아 발광층이 설계된 영역이 아닌 다른 영역에 형성될 확률이 제거 또는 감소될 수 있다. 따라서, 표시 패널(110 또는 110_1, 도 2a 또는 도 2b 참조)의 불량 발생률이 감소될 수 있고, 제조 수율이 향상될 수 있다.
도 5는 도 4의 I-I'과 대응하는 영역을 절단한 표시 패널의 단면도이다. 도 6은 도 4의 II-II'과 대응하는 영역을 절단한 표시 패널의 단면도이다.
도 5를 참조하면, 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 적어도 4 개의 화소 전극들(AE1, AE2, AE3, AE4)이 배치될 수 있다. 따라서, 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 적어도 4 개의 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)이 정의될 수 있다. 4 개의 화소 전극들(AE1, AE2, AE3, AE4) 위에는 하나의 발광층(EL1)이 배치될 수 있다. 즉, 하나의 발광층(EL1)에 적어도 4 개의 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)이 정의될 수 있다.
하나의 발광층(EL1)을 기준으로 제1 방향(DR1)으로는 제1 스페이서(MS1) 및 제2 스페이서(MS2)가 배치되고, 제2 방향(DR2)으로는 돌출 부분들(SS, 도 4 참조)이 배치될 수 있다.
도 5 및 도 6을 참조하면, 제6 절연층(60, 도 3a 참조)은 제1 스페이서(MS1)와 중첩하는 부분에서 제1 두께(TK1)를 갖고, 돌출 부분(SS)과 중첩하는 부분에서 제2 두께(TK2)를 가질 수 있다. 제1 두께(TK1) 및 제2 두께(TK2) 각각은 상기 부분들 내에서 최대 두께로 정의될 수 있다.
제1 두께(TK1)와 제2 두께(TK2)는 서로 실질적으로 동일할 수 있다. 실질적으로 동일하다는 것은 공정 오차 범위 내에서 서로 동일하다는 것을 의미할 수 있다. 다만, 특별히 이에 제한되는 것은 아니다. 제1 두께(TK1)는 제2 두께(TK2)보다 클 수도 있다.
도 7은 도 4의 AA' 영역에 배치된 스페이서들 및 돌출 부분들을 도시한 평면도이다.
도 4 및 도 7을 참조하면, AA' 영역은 제1 스페이서(MS1)와 돌출 부분들(SS)을 포함하는 영역에 대응하는 영역이다. AA' 영역은 표시 패널(110, 도 3a 참조) 내에서 동일하게 반복 배열되는 스페이서들의 최소 단위를 표시한 것이다. AA' 영역에 포함된 스페이서들이 제1 방향(DR1) 및 제2 방향(DR2)으로 반복되어 배열되면, 도 4에 도시된 배열 형태를 가질 수 있다. 상기 스페이서들은 AA' 영역에 포함된 모든 스페이서 및 돌출 부분을 포함한다.
AA' 영역의 면적에 대한 스페이서들의 면적 비율이 소정의 값을 넘지 않도록 돌출 부분들(SS)의 개수 및/또는 면적이 결정될 수 있다. 예를 들어, 도 2a에 도시된 표시 장치(100)에 적용되는 경우, 상기 비율은 10퍼센트 일 수 있다. 또는 도 2b에 도시된 표시 장치(100_1)에 적용되는 경우, 상기 비율은 2 퍼센트 일 수 있다. 다만, 상기 수치는 일 예일 뿐 특별히 이에 제한되는 것은 아니다.
또한, 스페이서들은 절연층들에 형성된 컨택홀과 비중첩할 수 있다. 예를 들어, 제1 스페이서(MS1) 및 돌출 부분들(SS)은 도 3a에 도시된 제5 절연층(50)에 형성된 컨택홀 위에 배치되지 않을 수 있다. 이 경우, 제1 두께(TK1, 도 5 참조) 및 제2 두께(TK2, 도 6 참조) 각각의 균일도가 향상되어, 표시 패널(110)의 제조 수율이 향상될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 8을 설명함에 있어서, 도 4에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8을 참조하면, 돌출 부분들(SSa)은 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 배치된 m 개의 제3 발광 영역들(PXA3) 중 서로 인접한 제3 발광 영역들(PXA3_1, PXA3_2) 사이의 경계들(BDP)에 인접하여 각각 배치될 수 있다.
예를 들어, 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 4 개의 제3 발광 영역들(PXA3)이 배치된 경우, 상기 경계들(BDP)의 수는 3 개이다. 따라서, 제1 방향(DR1)으로 배열된 돌출 부분들(SSa)의 개수도 3 개일 수 있다. 돌출 부분들(SSa)은 제1 돌출 부분(SSa1), 제2 돌출 부분(SSa2), 및 제3 돌출 부분(SSa3)을 포함할 수 있다.
제1 내지 제3 돌출 부분들(SSa1, SSa2, SSa3)은 서로 등간격으로 배열될 수 있다. 예를 들어, 제1 돌출 부분(SSa1)과 제2 돌출 부분(SSa2) 사이의 간격(DT1a)은 제2 돌출 부분(SSa2)과 제3 돌출 부분(SSa3) 사이의 간격(DT2a)과 서로 동일할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 9를 설명함에 있어서, 도 4에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 9를 참조하면, 돌출 부분들(SSb)은 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 배치될 수 있다. 돌출 부분들(SSb)은 제1 내지 제7 돌출 부분들(SSb1, SSb2, SSb3, SSb4, SSb5, SSb6, SSb7)을 포함할 수 있다. 제1 내지 제7 돌출 부분들(SSb1, SSb2, SSb3, SSb4, SSb5, SSb6, SSb7)은 m 개의 제3 발광 영역들(PXA3)과 인접한 제1 발광 영역들(PXA1)과 제2 발광 영역들(PXA2) 사이의 경계들(BDPx)에 인접하여 각각 배치될 수 있다.
예를 들어, 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 4 개의 제3 발광 영역들(PXA3)이 배치된 경우, 4 개의 제3 발광 영역들(PXA3)과 제2 방향(DR2)으로 인접한 제1 발광 영역들(PXA1) 및 제2 발광 영역들(PXA2)의 총 개수는 8 개 일 수 있다. 이 경우, 상기 경계들(BDPx)의 개수는 7 개 일 수 있다. 따라서, 제1 방향(DR1)으로 배열된 돌출 부분들(SSb)의 개수도 7 개일 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 10을 설명함에 있어서, 도 4에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 10을 참조하면, 돌출 부분들(SSc)은 제1 돌출 부분(SS1c) 및 제2 돌출 부분(SS2c)을 포함할 수 있다. 제1 돌출 부분(SS1c)과 제2 돌출 부분(SS2c)은 형상에 따라 구분된 것일 수 있다. 예를 들어, 제1 돌출 부분(SS1c)은 제2 돌출 부분(SS2c)보다 작은 면적을 가질 수 있다.
제1 돌출 부분(SS1c)은 제1 스페이서(MS1)로부터 제2 방향(DR2)으로 이격될 수 있다. 제2 돌출 부분(SS2c)은 제1 스페이서(MS1)로부터 제1 방향(DR1)으로 이격될 수 있다.
제1 스페이서(MS1)와 제2 방향(DR2)으로 가장 인접한 제1 스페이서(MS1) 사이의 거리는 제1 스페이서(MS1)와 제1 방향(DR1)으로 가장 인접한 제2 스페이서(MS2) 사이의 거리보다 작다. 따라서, 제1 스페이서(MS1)와 제2 방향(DR2)으로 이격된 제1 돌출 부분(SS1c)의 크기는 제2 돌출 부분(SS2c)의 크기보다 작을 수 있다.
제2 돌출 부분(SS2c)은 제1 부분(SS21), 제2 부분(SS22), 및 제3 부분(SS23)을 포함할 수 있다. 제1 부분(SS21)은 제2 방향(DR2)을 따라 연장하는 막대 형상을 가질 수 있으며, 제1 부분(SS21)은 제1 발광 영역(PXA1)과 제2 발광 영역(PXA2) 사이에 배치될 수 있다.
제2 부분(SS22)은 제1 부분(SS21)의 제1 단부로부터 연장되고, 제3 부분(SS23)은 제1 부분(SS21)의 제2 단부로부터 연장될 수 있다. 제1 부분(SS21)의 제1 단부와 제1 부분(SS21)의 제2 단부는 제2 방향(DR2)으로 이격될 수 있다.
제1 부분(SS21)의 제1 방향(DR1)의 폭(WTS1)은 제2 부분(SS22)의 제1 방향(DR1)의 최대폭(WTS2) 및 제3 부분(SS23)의 제1 방향(DR1)의 최대폭(WTS3) 각각보다 작을 수 있다.
제2 돌출 부분(SS2c)은 평면상에서 보았을 때, 아령형 또는 리본형의 형상을 가질 수 있다. 도 10에서는 제2 부분(SS22) 및 제3 부분(SS23) 각각이 삼각형상을 갖는 것을 예시적으로 도시하였으나, 제2 부분(SS22) 및 제3 부분(SS23)은 사각형 또는 원형 등 다양한 형상으로 변형될 수 있다.
제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 4 개의 제2 돌출 부분들(SS2c)과 1 개의 제1 돌출 부분(SS1c)이 제1 방향(DR1)을 따라 배열될 수 있다. 예를 들어, 제2 돌출 부분들(SS2c)은 제1 방향(DR1)으로 이격되어, 등 간격으로 배열될 수 있다. 제1 돌출 부분(SS1c)은 제1 스페이서(MS1)와 제2 스페이서(MS2)의 중간에 배치될 수 있다. 따라서, 제1 스페이서(MS1), 2 개의 제2 돌출 부분(SS2c), 제1 돌출 부분(SS1c), 2 개의 제2 돌출 부분(SS2c), 및 제2 스페이서(MS2)가 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
4 개의 제2 돌출 부분들(SS2c)과 1 개의 제1 돌출 부분(SS1c)은 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 배치된 4 개의 제3 발광 영역들(PXA3)의 왼쪽 부분뿐만 아니라 오른쪽 부분에도 배치될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 11을 설명함에 있어서, 도 10에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 11을 참조하면, 돌출 부분들(SSd)은 제1 돌출 부분(SS1d) 및 제2 돌출 부분(SS2d)을 포함할 수 있다. 제1 돌출 부분(SS1d)과 제2 돌출 부분(SS2d)은 형상에 따라 구분된 것일 수 있다. 예를 들어, 제1 돌출 부분(SS1d)은 제2 돌출 부분(SS2d)보다 작은 면적을 가질 수 있다.
제1 돌출 부분(SS1d)은 제1 스페이서(MS1)로부터 제2 방향(DR2)으로 이격될 수 있다. 제2 돌출 부분(SS2d)은 제1 스페이서(MS1)로부터 제1 방향(DR1)으로 이격될 수 있다.
제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 2 개의 제2 돌출 부분들(SS2d)과 1 개의 제1 돌출 부분(SS1d)이 제1 방향(DR1)을 따라 배열될 수 있다. 예를 들어, 1 개의 제2 돌출 부분(SS2d), 제1 돌출 부분(SS1d), 및 나머지 1 개의 제2 돌출 부분(SS2d)이 제1 방향(DR1)으로 이격되어, 등 간격으로 배열될 수 있다.
2 개의 제2 돌출 부분들(SS2d)과 1 개의 제1 돌출 부분(SS1d)은 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 배치된 m 개의 제3 발광 영역들(PXA3) 중 서로 인접한 제3 발광 영역들(PXA3) 사이의 경계들(BDP)에 인접하여 각각 배치될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 12를 설명함에 있어서, 도 10에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 12를 참조하면, 돌출 부분들(SSe)은 제1 돌출 부분(SS1e) 및 제2 돌출 부분(SS2e)을 포함할 수 있다. 제1 돌출 부분(SS1e)과 제2 돌출 부분(SS2e)은 형상에 따라 구분될 수 있다. 예를 들어, 제1 돌출 부분(SS1e)은 제2 돌출 부분(SS2e)보다 작은 형상을 가질 수 있다.
제1 돌출 부분(SS1e)은 제1 스페이서(MS1)로부터 제2 방향(DR2)으로 이격될 수 있다. 제2 돌출 부분(SS2e)은 제1 스페이서(MS1)로부터 제1 방향(DR1)으로 이격될 수 있다.
제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에는 6 개의 제2 돌출 부분들(SS2e)과 1 개의 제1 돌출 부분(SS1e)이 제1 방향(DR1)을 따라 배열될 수 있다. 6 개의 제2 돌출 부분들(SS2e)과 1 개의 제1 돌출 부분(SS1e)은 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 배치된 m 개의 제3 발광 영역들(PXA3)과 인접한 제1 발광 영역들(PXA1)과 제2 발광 영역들(PXA2) 사이의 경계들(BDPy)에 인접하여 각각 배치될 수 있다.
예를 들어, 제1 스페이서(MS1)와 제2 스페이서(MS2) 사이에 4 개의 제3 발광 영역들(PXA3)이 배치된 경우, 4 개의 제3 발광 영역들(PXA3)과 제2 방향(DR2)으로 인접한 제1 발광 영역들(PXA1) 및 제2 발광 영역들(PXA2)의 총 개수는 8 개 일 수 있다. 이 경우, 상기 경계들(BDPy)의 개수는 7 개 일 수 있다. 따라서, 제1 방향(DR1)으로 배열된 제1 돌출 부분(SS1e) 및 제2 돌출 부분(SS2e)의 개수도 7 개일 수 있다.
3 개의 제2 돌출 부분(SS2e), 제1 돌출 부분(SS1e), 및 나머지 3 개의 제2 돌출 부분(SS2e)이 제1 방향(DR1)으로 이격되어, 등 간격으로 배열될 수 있다. 제1 돌출 부분(SS1e)은 다른 열에 배치된 스페이서로부터 제2 방향(DR2)으로 이격될 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 13을 참조하면, 제1 스페이서(MS1a) 및 제2 스페이서(MS2a) 각각은 제1 부분(MS11), 제2 부분(MS12), 및 제3 부분(MS13)을 포함할 수 있다. 제2 부분(MS12) 및 제3 부분(MS13) 각각은 제1 부분(MS11)으로부터 각각 돌출될 수 있다. 제2 부분(MS12)과 제3 부분(MS13)은 제1 부분(MS11)을 사이에 두고 이격될 수 있다.
평면 상에서 보았을 때, 제1 부분(MS11)은 사각형, 제2 부분(MS12) 및 제3 부분(MS13) 각각은 삼각형 형상을 가질 수 있다. 제1 부분(MS11), 제2 부분(MS12) 및 제3 부분(MS13)은 서로 연결된 일체의 형상을 가질 수 있다.
제1 스페이서(MS1a)의 제1 부분(MS11)이 제1 스페이서로 지칭되고, 제2 부분(MS12)은 제1 돌출 부분, 제3 부분(MS13)은 제2 돌출 부분으로 지칭될 수 있다. 또한, 제2 스페이서(MS2a)의 제1 부분(MS11)이 제2 스페이서로 지칭되고, 제2 부분(MS12)은 제3 돌출 부분, 제3 부분(MS13)은 제4 돌출 부분으로 지칭될 수 있다.
제1 스페이서(MS1a)는 제1 방향(DR1)으로 제1 폭(WTM1x)을 갖고, 제2 방향(DR2)으로 제2 폭(WTM2x)을 가질 수 있다. 제1 폭(WTM1x)은 제3 발광 영역(PXA3)의 제1 방향(DR1)으로의 제1 폭(WTM31)보다 작을 수 있다.
제2 폭(WTM2x)은 제3 발광 영역(PXA3)의 제2 방향(DR2)으로의 제2 폭(WTM32)보다 클 수 있으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서, 제1 스페이서(MS1a)의 제2 폭(WTM2x)은 제3 발광 영역(PXA3)의 제2 폭(WTM32)과 같거나, 제2 폭(WTM32)보다 작을 수도 있다.
도 14는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다. 도 14를 설명함에 있어서, 도 13에서 설명된 구성요소와 동일한 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 14를 참조하면, 도 13과 비교하였을 때 돌출 부분(SSf)이 더 추가될 수 있다.
돌출 부분(SSf)은 제1 스페이서(MS1a)와 제2 스페이서(MS2a) 사이의 영역에 제공될 수 있다. 서브 스페이서(SSf)는 4 개의 제3 발광 영역들(PXA3)의 왼쪽에 제공될 수 있으나, 특별히 이에 제한되는 것은 아니다. 예를 들어, 돌출 부분(SSf)은 4 개의 제3 발광 영역들(PXA3)의 왼쪽 및 오른쪽 모두에 제공될 수도 있다.
돌출 부분(SSf)은 삼각형 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 돌출 부분(SSf)은 사각형, 원형, 다각형 등 다양한 형태로 변형될 수 있다.
도 15a, 도 15b, 및 도 15c는 본 발명의 일 실시예에 따른 스페이서의 형상들을 도시한 평면도들이다.
도 15a를 참조하면, 스페이서(MSx)는 적어도 4 개의 곡선 및 4 개의 직선을 갖는 형상을 가질 수 있다. 예를 들어, 스페이서(MSx)는 직사각형에서 각 꼭지점 부분이 곡률진 형상에 대응될 수 있다.
도 15b를 참조하면, 스페이서(MSy)는 다각형 형상을 가질 수 있다. 예를 들어, 스페이서(MSy)는 직사각형의 형상에서 모서리 부분이 비스듬하게 커팅된 모따기된 형상을 가질 수 있다. 도 15b에서는 직사각형의 4 개의 모서리가 모두 모따기된 형상을 예를 들어 도시하였으나, 특별히 이에 제한되는 것은 아니다. 예를 들어, 4 개의 모서리 중 일부만이 모따기 될 수도 있다.
도 15c를 참조하면, 스페이서(MSz)는 원형일 수도 있다. 스페이서(MSz)는 타원형일 수도 있으며, 곡선으로만 이루어진 도형일 수도 있다.
도 15a, 도 15b, 및 도 15c에 도시된 스페이서들(MSx, MSy, MSz)의 형상들은 변형 가능한 예들을 설명하기 위해 일부 변형 가능한 예들을 도시한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
도 16a, 도 16b, 및 도 16c는 본 발명의 일 실시예에 따른 돌출 부분의 형상들을 도시한 평면도들이다.
도 16a를 참조하면, 돌출 부분(SSx)은 제1 방향(DR1)으로 연장하는 제1 부분(SSx1) 및 제1 부분(SSx1)으로부터 돌출된 제2 부분(SSx2)을 포함할 수 있다. 제2 부분(SSx2)은 제1 부분(SSx1)으로부터 제2 방향(DR2)과 나란한 방향으로 연장될 수 있다.
도 16a에서는 제2 부분(SSx2)이 제1 부분(SSx1)의 중앙 영역으로부터 돌출된 것을 일 예로 도시하였으나, 특별히 이에 제한되는 것은 아니다. 제2 부분(SSx2)은 제1 부분(SSx1)의 길이 방향의 중앙 영역으로부터 일측으로 치우친 영역으로부터 연장될 수도 있다.
도 16b를 참조하면, 돌출 부분(SSy)은 제1 방향(DR1)으로 연장하는 제1 부분(SSy1) 및 제1 부분(SSy1)의 끝단으로부터 제2 방향(DR2)으로 연장하는 제2 부분(SSy2)을 포함할 수 있다.
도 16c를 참조하면, 돌출 부분(SSz)은 제1 방향(DR1)으로 연장하는 제1 부분(SSz1), 제1 부분(SSz1)의 제1 단부로부터 제2 방향(DR2)으로 연장하는 제2 부분(SSz2), 및 제1 부분(SSz1)의 제2 단부로부터 제2 방향(DR2)으로 연장하는 제3 부분(SSz3)을 포함할 수 있다.
도 16a, 도 16b, 및 도 16c에 도시된 돌출 부분들(SSx, SSy, SSz)의 형상들은 변형 가능한 예들을 설명하기 위해 일부 변형 가능한 예들을 도시한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
도 17은 본 발명의 일 실시예에 따른 표시 패널을 제작하는 공정 중 일부를 도시한 도면이다. 도 18은 도 17의 BB' 영역을 확대하여 도시한 도면이다.
도 17 및 도 18을 참조하면, 증착 장치(DPD)는 챔버(CHB), 증착원(SOC), 스테이지(STG), 이동 플레이트(PP) 및 마스크 어셈블리(MA)를 포함할 수 있다.
챔버(CHB)는 밀폐된 공간을 제공한다. 증착원(SOC), 스테이지(STG), 이동 플레이트(PP), 및 마스크 어셈블리(MA)는 챔버(CHB) 내에 배치될 수 있다. 챔버(CHB)는 적어도 하나의 게이트(GT)를 구비할 수 있다. 게이트(GT)에 의해 챔버(CHB)가 개폐될 수 있다. 대상 기판(SUB)은 챔버(CHB)에 구비된 게이트(GT)를 통하여 출입될 수 있다.
증착원(SOC)은 증착 물질을 포함한다. 이 때, 증착 물질은 승화 또는 기화가 가능한 물질로 무기물, 금속 또는 유기물 중 하나 이상을 포함할 수 있다. 본 실시 예에 따른 증착원(SOC)은 유기 발광 소자(미도시)를 제작하기 위한 유기물을 포함하는 경우를 예시적으로 설명한다.
증착원(SOC)은 제1 방향(DR1)을 따라 연장될 수 있다. 증착원(SOC)은 제2 방향(DR2)과 나란한 증착원 이동 방향(SOC-D)으로 왕복 운동할 수 있으나, 특별히 이에 제한되는 것은 아니다.
스테이지(STG)는 증착원(SOC)의 위에 배치된다. 스테이지(STG) 위에 마스크 어셈블리(MA)가 안착될 수 있다. 마스크 어셈블리(MA)는 증착원(SOC)과 대향할 수 있다. 스테이지(STG)는 마스크 어셈블리(MA)의 프레임(FR)과 중첩하여 마스크 어셈블리(MA)를 지지할 수 있다. 스테이지(STG)는 프레임(FR)의 개구부(OP)와 비중첩한다. 즉, 스테이지(STG)는 증착원(SOC)으로부터 대상 기판(SUB)으로 공급되는 증착 물질의 이동 경로 외측에 배치될 수 있다.
마스크 어셈블리(MA)는 프레임(FR), 및 마스크(MK)를 포함할 수 있다. 프레임(FR)은 평면 상에서 고리 형상을 가질 수 있다. 즉, 프레임(FR)의 중앙을 포함하는 영역에는 개구부(OP)가 제공될 수 있다. 개구부(OP)는 프레임(FR)의 상면으로부터 프레임(FR)의 하면까지 관통하는 구멍일 수 있다. 마스크(MK)는 프레임(FR) 위에 배치되며, 프레임(FR)에 결합될 수 있다. 마스크(MK)는 복수로 제공될 수 있으며, 이하 마스크들(MK)로 명칭한다.
마스크들(MK) 각각에는 복수의 개구 패턴들(MKo)이 정의될 수 있다. 복수의 개구 패턴들(MKo)은 개구부(OP)와 중첩할 수 있다. 개구 패턴들(MKo)은 마스크들(MK)의 상면들로부터 마스크들(MK)의 하면들을 관통하는 관통홀일 수 있다.
마스크 어셈블리(MA) 위에는 대상 기판(SUB)이 배치된다. 증착 물질은 개구 패턴들(MKo)을 관통하여 대상 기판(SUB)에 증착될 수 있다.
이동 플레이트(PP)는 대상 기판(SUB)을 마스크 어셈블리(MA) 위에 정렬시킬 수 있다. 예시적으로, 이동 플레이트(PP)는 정전기력 또는 자기력을 발생시켜 대상 기판(SUB)을 이동시킬 수 있다. 이동 플레이트(PP)는 상하 또는 좌우로 이동 가능할 수 있다.
본 발명의 다른 실시 예에 따른 이동 플레이트(PP)는 대상 기판(SUB)을 마스크 어셈블리(MA) 위에 고정시킬 수 있다. 대상 기판(SUB)이 이동 플레이트(PP)에 의하여 마스크 어셈블리(MA) 위에 고정됨으로써, 증착 공정의 정밀성이 보다 향상될 수 있다.
도 18을 참조하면, 마스크(MK)는 대상 기판(SUB)과 접촉할 수 있다. 마스크(MK)의 개구 패턴(MKo)에 의해 노출된 대상 기판(SUB) 상에는 증착 물질이 증착 될 수 있다.
대상 기판(SUB)은 예를 들어, 베이스 기판(111), 회로층(112), 화소 전극(AE), 및 제6 절연층(60)이 형성된 상태의 기판일 수 있다. 제6 절연층(60)은 화소 정의막(60d) 및 스페이서(60s)를 포함할 수 있다. 스페이서(60s)는 화소 정의막(60d)보다 더 돌출된 부분일 수 있다. 스페이서(60s)는 앞서 실시예에서 설명된 스페이서 및 돌출 부분을 포함하는 부분에 대응된다.
마스크(MK)는 제6 절연층(60)과 접촉할 수 있다. 마스크(MK)의 개구 패턴(MKo)은 제6 절연층(60)의 개구부와 평면 상에서 중첩할 수 있다. 증착 물질은 마스크(MK)의 개구 패턴(MKo)을 통과하여 화소 전극(AE) 위에 형성될 수 있다. 예를 들어, 화소 전극(AE) 위에 발광층(EL)이 형성될 수 있다. 상기 증착 물질은 발광층(EL)을 구성하는 물질일 수 있다. 즉, 발광층(EL)은 대상 기판(SUB) 상에 증착된 증착 물질일 수 있다.
발광층(EL)은 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 적색, 녹색, 또는 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있다. 발광층(EL)은 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.
도 19a는 발광층들을 형성할 때 사용되는 제1 마스크 어셈블리를 도시한 평면도이다. 도 19b는 도 19a의 CC' 영역을 확대하여 도시한 도면이다. 도 20a는 발광층들을 형성할 때 사용되는 제2 마스크 어셈블리를 도시한 평면도이다. 도 20b는 도 20a의 DD' 영역을 확대하여 도시한 도면이다.
도 17, 도 19a, 및 도 19b를 참조하면, 제1 마스크 어셈블리(MA1)는 제1 프레임(FR1), 및 제1 마스크들(MK1)를 포함할 수 있다. 제1 마스크들(MK1)은 인장되어, 제1 프레임(FR1)에 용접 공정을 통해 본딩될 수 있다.
제1 마스크 어셈블리(MA1)를 이용하여 제1 발광 영역들(PXA1)에 발광층들을 형성할 수 있다. 제1 마스크들(MK1) 각각에는 제1 개구 패턴들(MKo1)이 형성될 수 있다. 제1 개구 패턴들(MKo)은 제1 발광 영역들(PXA1)에 각각 대응하여 개구된 영역들일 수 있다.
제1 마스크들(MK1)은 스페이서들(MS) 및 돌출 부분들(SS)에 의해 지지될 수 있다. 제2 발광 영역들(PXA2) 및 제3 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)은 제1 마스크들(MK1)에 의해 커버될 수 있다.
대상 기판(SUB)은 복수의 표시 패널 유닛들(DPU)을 포함할 수 있다. 도 19a에는 하나의 표시 패널 유닛(DPU)에 대응하는 영역을 점선으로 표시하였다. 즉, 하나의 제1 마스크 어셈블리(MA1)를 이용하여 복수의 표시 패널들의 제1 발광 영역들(PXA1)에 발광층을 형성할 수 있다.
도 17, 도 20a, 및 도 20b를 참조하면, 제2 마스크 어셈블리(MA2)는 제2 프레임(FR2), 및 제2 마스크들(MK2)를 포함할 수 있다. 제2 마스크들(MK2)은 인장되어, 제2 프레임(FR2)에 용접 공정을 통해 본딩될 수 있다.
제2 마스크 어셈블리(MA2)를 이용하여 제2 발광 영역들(PXA2)에 발광층들을 형성할 수 있다. 제2 마스크들(MK2) 각각에는 제2 개구 패턴들(MKo2)이 형성될 수 있다. 제2 개구 패턴들(MKo2)은 제2 발광 영역들(PXA2)에 각각 대응하여 개구된 영역들일 수 있다.
제2 마스크들(MK2)은 스페이서들(MS) 및 돌출 부분들(SS)에 의해 지지될 수 있다. 제1 발광 영역들(PXA1) 및 제3 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)은 제2 마스크들(MK2)에 의해 커버될 수 있다.
제1 개구 패턴들(MKo1)은 제1 발광 영역들(PXA1, 도 4 참조)에 각각 대응되고, 제2 개구 패턴들(MKo2)은 제2 발광 영역들(PXA2, 도 4 참조)에 각각 대응될 수 있다.
도 21는 발광층들을 형성할 때 사용되는 제3 마스크 어셈블리를 도시한 평면도이다.
도 17, 도 21a, 및 도 21b를 참조하면, 제3 마스크 어셈블리(MA3)는 제3 프레임(FR3), 및 제3 마스크들(MK3)를 포함할 수 있다. 제3 마스크들(MK3)은 인장되어, 제3 프레임(FR3)에 용접 공정을 통해 본딩될 수 있다.
제3 마스크 어셈블리(MA3)를 이용하여 제3 발광 영역(PXA3_1, PXA3_2, PXA3_3, PXA3_4)에 발광층을 형성할 수 있다. 제3 마스크들(MK3) 각각에는 제3 개구 패턴들(MKo3)이 형성될 수 있다. 제3 개구 패턴들(MKo3) 각각은 제3 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)에 대응하여 개구된 영역일 수 있다.
하나의 제3 개구 패턴(MKo3)은 적어도 4 개의 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4)과 중첩할 수 있다. 따라서, 하나의 제3 개구 패턴(MKo3)에 의해 하나의 발광층(EL1, 도 5 참조)이 4 개의 발광 영역들(PXA3_1, PXA3_2, PXA3_3, PXA3_4, 도 5 참조)에 형성될 수 있다.
하나의 제3 개구 패턴(MKo3)은 하나의 제1 개구 패턴(MKo1, 도 19a 참조) 및 하나의 제2 개구 패턴(MKo2, 도 20a 참조) 각각보다 큰 크기를 가질 수 있다.
제3 마스크들(MK3)은 스페이서들(MS) 및 돌출 부분들(SS)에 의해 지지될 수 있다. 제1 발광 영역들(PXA1) 및 제2 발광 영역들(PXA2)은 제3 마스크들(MK3)에 의해 커버될 수 있다.
본 발명의 실시예에 따르면, 제1 및 제2 스페이서들(MS1, MS2, 도 4 참조)의 밀도 또는 개수가 감소됨에 따라, 제3 개구 패턴(MKo3)의 크기가 확장될 수 있다. 또한, 제1 및 제2 스페이서들(MS1, MS2, 도 4 참조)이 배치되지 않은 영역에는 돌출 부분들(SS, 도 4 참조)이 배치될 수 있다. 이 경우, 발광층(EL1, 도 5 참조)을 형성하는 공정 중에 마스크(MK1, MK2, 또는 MK3, 도 19a 또는 도 20a 참조)가 충분히 지지되지 않아 발광층(EL1, 도 5 참조)이 형성되어야 할 영역이 아닌 다른 영역에 형성될 확률이 제거 또는 감소될 수 있다. 따라서, 표시 패널(110 또는 110_1, 도 2a 또는 도 2b 참조)의 불량 발생률이 감소될 수 있고, 제조 수율이 향상될 수 있다.
도 22는 본 발명의 일 실시예에 따른 표시 패널을 제작하는 공정 중 일부를 도시한 사시도이다.
도 22를 참조하면, 표시 패널 유닛들(DPU)을 포함하는 기판(100MG)은 커팅라인들(CTL)에 따라 커팅될 수 있다. 도 22에는 하나의 기판(100MG)이 8 개의 표시 패널 유닛들(DPU)을 포함하는 것을 일 예로 도시하였으나, 특별히 이에 제한되는 것은 아니다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시 장치 110: 표시 패널
PXA1: 제1 발광 영역 PXA2: 제2 발광 영역
PXA3: 제3 발광 영역 MS1: 제1 스페이서
MS2: 제2 스페이서 SS: 돌출 부분

Claims (20)

  1. 복수의 제1 발광 영역들, 복수의 제2 발광 영역들, 및 복수의 제3 발광 영역들이 정의된 표시 패널은,
    상기 복수의 제3 발광 영역들 중 하나의 제3 발광 영역으로부터 제1 방향으로 이격된 제1 스페이서;
    상기 제1 스페이서와 상기 제1 방향으로 이격된 제2 스페이서; 및
    상기 복수의 제3 발광 영역들과 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 돌출 부분들을 포함하고,
    상기 제1 스페이서와 상기 제2 스페이서 사이에는 상기 복수의 제3 발광 영역 중 m 개의 제3 발광 영역들(m은 4 이상의 정수)이 배치된 표시 패널.
  2. 제1 항에 있어서,
    상기 복수의 돌출 부분들은 상기 제1 스페이서와 상기 제2 스페이서 사이에 상기 제1 방향을 따라 배열되고, 상기 복수의 돌출 부분들의 형상은 서로 동일한 표시 패널.
  3. 제2 항에 있어서,
    상기 복수의 돌출 부분들 중 상기 제1 스페이서와 인접한 영역에 배치된 돌출 부분들 사이의 간격은 상기 복수의 돌출 부분들 중 상기 제1 스페이서와 상기 제2 스페이서 사이의 영역에 배치된 돌출 부분들 사이의 간격보다 큰 표시 패널.
  4. 제2 항에 있어서,
    상기 복수의 돌출 부분들 사이의 간격은 서로 동일한 표시 패널.
  5. 제1 항에 있어서,
    상기 복수의 돌출 부분들은 상기 m 개의 제3 발광 영역들 중 서로 인접한 제3 발광 영역들 사이의 경계들에 인접하여 각각 배치된 표시 패널.
  6. 제1 항에 있어서,
    상기 복수의 제1 발광 영역들과 상기 복수의 제2 발광 영역들은 상기 제1 방향을 따라 교대로 하나씩 번갈아 배열되고, 상기 복수의 돌출 부분들은 상기 복수의 제1 발광 영역들과 상기 복수의 제2 발광 영역들 중 서로 인접한 제1 발광 영역과 제2 발광 영역 사이의 경계들에 인접하여 각각 배치된 표시 패널.
  7. 제1 항에 있어서,
    상기 복수의 돌출 부분들은 상기 제1 스페이서로부터 상기 제2 방향으로 이격된 제1 돌출 부분, 및 상기 제1 스페이서로부터 상기 제2 방향으로 이격된 제2 돌출 부분을 포함하고, 상기 제1 돌출 부분의 형상과 상기 제2 돌출 부분의 형상은 서로 상이한 표시 패널.
  8. 제7 항에 있어서,
    상기 제2 돌출 부분은 상기 제1 발광 영역과 상기 제2 발광 영역 사이에 배치된 제1 부분, 상기 제1 부분의 제1 단부로부터 연장된 제2 부분, 및 상기 제1 부분의 제2 단부로부터 연장된 제3 부분을 포함하고, 상기 제1 부분의 상기 제1 방향의 폭은 상기 제2 부분 및 상기 제3 부분 각각의 상기 제1 방향의 최대 폭보다 작은 표시 패널.
  9. 제7 항에 있어서,
    상기 제1 돌출 부분의 면적은 상기 제2 돌출 부분의 면적보다 작은 표시 패널.
  10. 제1 항에 있어서,
    상기 제1 스페이서 및 상기 제2 스페이서 각각은 제1 부분, 상기 제1 부분으로부터 돌출된 제2 부분, 및 상기 제1 부분으로부터 돌출된 제3 부분을 포함하고, 상기 제2 부분 및 상기 제3 부분은 상기 제1 부분을 사이에 두고 상기 제2 방향으로 이격되고,
    평면 상에서, 상기 제1 부분의 형상은 사각형, 상기 제2 부분 및 상기 제3 부분 각각의 형상은 삼각형인 표시 패널.
  11. 제1 항에 있어서,
    상기 복수의 돌출 부분들은 상기 제1 스페이서에 연결되어 일체의 형상을 갖는 제1 돌출 부분 및 제2 돌출 부분, 및 상기 제2 스페이서에 연결되어 일체의 형상을 갖는 제3 돌출 부분 및 제4 돌출 부분을 포함하고, 상기 제1 돌출 부분과 상기 제2 돌출 부분은 상기 제1 스페이서를 사이에 두고 상기 제2 방향으로 이격되고, 상기 제3 돌출 부분과 상기 제4 스페이서는 상기 제2 스페이서를 사이에 두고 상기 제2 방향으로 이격된 표시 패널.
  12. 제1 항에 있어서,
    상기 제1 스페이서와 상기 제2 스페이서 사이에 배치된 하나의 발광층을 더 포함하고, 상기 하나의 발광층에는 상기 m 개의 제3 발광 영역들(m은 2 이상의 정수)이 정의된 표시 패널.
  13. 제12 항에 있어서,
    상기 복수의 돌출 부분들은 상기 하나의 발광층에 인접하여 제공된 표시 패널.
  14. 제1 항에 있어서,
    상기 복수의 제3 발광 영역들 각각의 상기 제1 방향의 폭은 상기 제1 스페이서의 상기 제1 방향의 폭보다 크고, 상기 복수의 제3 발광 영역들 각각의 상기 제2 방향의 폭은 상기 제1 스페이서의 상기 제2 방향의 폭보다 작은 표시 패널.
  15. 제1 항에 있어서,
    상기 제1 스페이서의 상기 제1 방향의 폭은 상기 복수의 제1 발광 영역들 및 상기 복수의 제2 발광 영역들 각각의 상기 제1 방향의 폭보다 크고, 상기 제1 스페이서의 상기 제2 방향의 폭은 상기 복수의 제1 발광 영역들 및 상기 복수의 제2 발광 영역들 각각의 상기 제2 방향의 폭보다 큰 표시 패널.
  16. 하나의 발광층;
    제1 스페이서;
    상기 제1 스페이서와 상기 하나의 발광층을 사이에 두고 제1 방향으로 이격된 제2 스페이서; 및
    상기 하나의 발광층과 상기 제1 방향과 교차하는 제2 방향으로 이격되며, 상기 제1 방향을 따라 배열된 복수의 돌출 부분들을 포함하는 표시 패널.
  17. 제16 항에 있어서,
    상기 하나의 발광층에는 복수의 제1 발광 영역들이 정의된 표시 패널.
  18. 제16 항에 있어서,
    상기 제1 스페이서 및 상기 제2 스페이서 각각의 면적은 상기 복수의 돌출 부분들 각각의 면적보다 큰 표시 패널.
  19. 제16 항에 있어서,
    상기 복수의 돌출 부분들 중 서로 인접한 돌출 부분들 사이의 간격은 서로 동일한 표시 패널.
  20. 제16 항에 있어서,
    상기 복수의 돌출 부분들은 중 상기 제1 스페이서와 인접한 돌출 부분들 사이의 간격은 상기 제1 스페이서 및 상기 제2 스페이서 중간 영역에 배치된 돌출 부분들 사이의 간격보다 큰 표시 패널.
KR1020200111137A 2020-09-01 2020-09-01 표시 패널 KR20220030463A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200111137A KR20220030463A (ko) 2020-09-01 2020-09-01 표시 패널
US17/444,264 US20220069022A1 (en) 2020-09-01 2021-08-02 Display panel
EP21193494.8A EP3961741A1 (en) 2020-09-01 2021-08-27 Display panel
CN202111018521.6A CN114122077A (zh) 2020-09-01 2021-09-01 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111137A KR20220030463A (ko) 2020-09-01 2020-09-01 표시 패널

Publications (1)

Publication Number Publication Date
KR20220030463A true KR20220030463A (ko) 2022-03-11

Family

ID=77666132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111137A KR20220030463A (ko) 2020-09-01 2020-09-01 표시 패널

Country Status (4)

Country Link
US (1) US20220069022A1 (ko)
EP (1) EP3961741A1 (ko)
KR (1) KR20220030463A (ko)
CN (1) CN114122077A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508778B2 (en) * 2014-04-25 2016-11-29 Samsung Display Co., Ltd. Organic light emitting diode display
KR20160104804A (ko) * 2015-02-26 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US10854684B2 (en) * 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
KR102604310B1 (ko) * 2016-12-30 2023-11-20 엘지디스플레이 주식회사 유기 발광 표시 장치
JP7344004B2 (ja) * 2019-04-26 2023-09-13 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｏｌｅｄ表示装置及びｏｌｅｄ表示装置の製造方法

Also Published As

Publication number Publication date
EP3961741A1 (en) 2022-03-02
US20220069022A1 (en) 2022-03-03
CN114122077A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US8852346B2 (en) Mask frame assembly for thin layer deposition and organic light emitting display device
US9978976B2 (en) Array substrate, method for producing the same and display apparatus
KR101065314B1 (ko) 유기 발광 디스플레이 장치
KR101097343B1 (ko) 유기 발광 표시 장치
US10862076B2 (en) OLED display device, mask, and method of manufacturing OLED display device
KR20210133303A (ko) 투명 디스플레이 기판, 투명 디스플레이 패널 및 디스플레이 장치
KR102143682B1 (ko) 대면적 oled 마이크로 디스플레이 및 그 제조 방법
KR102334410B1 (ko) 박막 증착용 마스크 어셈블리
WO2011111134A1 (ja) 蒸着マスク、蒸着装置及び蒸着方法
KR20210119952A (ko) 디스플레이 패널 및 디스플레이 장치
US20210210562A1 (en) Pixel structure and fabrication method thereof, display substrate and display apparatus
CN109487206B (zh) 掩膜版及采用该掩膜版的掩膜装置
CN111916485B (zh) 一种显示面板及显示装置
US10205131B2 (en) Mask group and method for fabricating an organic luminescence layer, display panel and driving method
CN110739342A (zh) 显示面板及其制备方法和显示装置
US10903444B2 (en) OLED package substrate having a conductor attached to electrode on an array substrate
US20150102329A1 (en) Mask for depositing thin film, method of manufacturing organic light emitting diode display using the same, and organic light emitting diode display using the same
US11335748B2 (en) Transparent OLED substrate, display panel and OLED substrate
KR102369675B1 (ko) 박막 증착용 마스크 어셈블리와, 이를 이용하여 제조된 유기 발광 디스플레이 장치
KR20220030463A (ko) 표시 패널
KR102631255B1 (ko) 하이브리드형 마스크 스틱과, 이를 적용한 마스크 프레임 어셈블리
US20220199937A1 (en) Display device
CN114761605B (zh) 掩膜板及其制备方法、显示面板及其制备方法、显示装置
US11950477B2 (en) OLED display panel and OLED display device
CN111004995A (zh) 用于沉积薄膜的掩模框组件

Legal Events

Date Code Title Description
A201 Request for examination