KR20220026902A - 자성 소자 및 이를 포함하는 회로 기판 - Google Patents

Abstract

본 발명은 슬림화가 가능한 자기 결합 장치 및 이를 포함하는 회로 기판에 관한 것이다. 본 발명의 일 실시예에 따른 자기 결합 장치는, 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 코어부 내에 일부가 배치되며, 제1 코일부와 제2 코일부를 구비하는 코일부를 포함하고, 상기 제1 코일부와 상기 제2 코일부는 각각 기판과 상기 기판 양면에 도전성 패턴이 배치되며, 양면의 도전성 패턴은 도전성 패턴의 연장 방향을 따라 복수개가 배치되는 비아홀을 통해 통전될 수 있다.

Description

자성 소자 및 이를 포함하는 회로 기판{MAGNETIC COMPONENT AND CIRCUIT BOARD INCLUDING THE SAME}

본 발명은 슬림화가 가능한 자성 소자 및 이를 포함하는 회로 기판에 관한 것이다.

자성 소자는 자기 결합 장치(magnetic coupling device)라고도 하며 대표적인 예로 인덕터, 트랜스포머 및 인덕터와 캐패시터가 연결된 EMI 필터 등을 들 수 있다. 이러한 자성 소자는 다양한 형태의 회로 기판에 실장될 수 있다.

최근, 전자 제품의 슬림화 경향에 따라 자성 소자를 구성하는 코일이 인쇄 회로 기판(PCB) 형태를 가지며 자성 코어의 중족을 공유하는 슬림형 자성 소자가 보급되고 있다. 이를 도 1을 참조하여 설명한다.

도 1은 일반적인 자성 소자 구성의 일례를 나타낸다.

도 1을 참조하면, 자성 소자는 코어부(10)와 코일부(20)를 포함할 수 있다. 코어부(10)는 상부 코어(11)와 하부 코어(12)를 포함할 수 있으며, 상부 코어(11)와 하부 코어(12) 사이에 PCB 형태의 코일부(20)가 배치된다.

그런데, 코일부(20)에서는 상면이나 하면 또는 양면에 복수의 턴을 이루는 도전성 패턴이 배치되어 코일의 기능을 수행하는데, 이러한 도전성 패턴은 표피 효과(Skin Effect)로 저항 증가 문제가 있다. 특히, 단일 기판의 양면에 도전성 패턴이 배치될 경우, 도전성 패턴 간의 근접 효과(Proximity Effect)의 영향으로 더욱 큰 손실이 발생할 수 있는 문제점이 있다. 이러한 문제점은 도전성 패턴의 두께를 증가시키는 방법으로 어느 정도 해소가 가능하나, 도전성 패턴은 일반적으로 구리로 형성하기 때문에 두께 증가는 자성 소자의 단가 증대로 이어지며, 기판 상으로 형성할 수 있는 패턴의 두께도 제한적이다.

본 발명이 이루고자 하는 기술적 과제는 더욱 슬림화가 가능하면서 코일의 저항 성분에 의한 손실을 낮출 수 있는 슬림형 자기 결합 장치 및 이를 이용한 회로 기판을 제공하는 것이다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일 실시예에 따른 자기 결합 장치는, 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 코어부 내에 일부가 배치되며, 제1 코일부와 제2 코일부를 구비하는 코일부를 포함하고, 상기 제1 코일부는 제1 기판, 상기 제1 기판의 상면에 배치되는 제1 상부 도전성 패턴 및 상기 제1 기판의 저면에 배치되는 제1 하부 도전성 패턴을 포함하고, 상기 제2 코일부는 제2 기판, 상기 제2 기판의 상면에 배치되는 제2 상부 도전성 패턴 및 상기 제2 기판의 저면에 배치되는 제2 하부 도전성 패턴을 포함하고, 상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은 각각 제1 방향으로 회전하는 제1 나선형 평면 패턴을 갖고, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은 각각 제2 방향으로 회전하는 제2 나선형 평면 패턴을 가지며, 상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은, 수직 방향으로 상기 제1 기판을 관통하며 상기 제1 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제1 비아홀을 통해 전기적으로 연결되고, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은, 상기 수직 방향으로 상기 제2 기판을 관통하며 상기 제2 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제2 비아홀을 통해 전기적으로 연결될 수 있다.

예를 들어, 상기 코일부는, 상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴, 상기 제2 하부 도전성 패턴 각각이 복수의 턴을 이루는 턴부; 및 상기 턴부의 일측에 배치되며, 상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴 각각의 일단이 상기 중앙부로부터 인출되는 패턴 인출부;를 포함할 수 있다.

예를 들어, 상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴, 상기 제2 하부 도전성 패턴 각각의 상기 턴부의 최내측에 배치되는 타단은 서로 전기적으로 연결될 수 있다.

예를 들어, 상기 턴부는, 상기 코어부에 의해 감싸지는 중앙부; 및 상기 중앙부 양측의 외측부를 포함하고, 상기 복수의 제1 비아홀 및 상기 복수의 제2 비아홀 중 상기 중앙부에 배치된 비아홀의 단위 길이당 개수는 상기 외측부에 배치된 비아홀의 단위 길이당 개수보다 많을 수 있다.

예를 들어, 상기 복수의 제2 비아홀 각각은, 상기 제2 나선형 패턴의 연장 방향을 따라, 상기 턴부 내에서 상기 턴부의 장축 방향으로의 상기 제2 상부 도전성 패턴의 길이 대비 1/10 이내의 배치 간격을 가질 수 있다.

예를 들어, 상기 복수의 제2 비아홀 각각은, 상기 제2 나선형 패턴의 연장 방향을 따라, 상기 턴부 내에서 상기 턴부의 장축 방향으로의 상기 제2 상부 도전성 패턴의 길이 대비 1/20 이내의 배치 간격을 가질 수 있다.

예를 들어, 상기 복수의 제1 비아홀 및 상기 복수의 제2 비아홀은, 상기 코어부의 중족부로부터 원심 방향을 따라 정렬된 방사형 평면 형상을 가질 수 있다.

일 실시예에 따른 회로 기판은, 기판; 및 상기 회로 기판 상에 배치된 자기 결합 장치를 포함하고, 상기 자기 결합 장치는 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 코어부 내에 일부가 배치되며, 제1 코일부와 제2 코일부를 구비하는 코일부를 포함하고, 상기 제1 코일부는 제1 기판, 상기 제1 기판의 상면에 배치되는 제1 상부 도전성 패턴 및 상기 제1 기판의 저면에 배치되는 제1 하부 도전성 패턴을 포함하고, 상기 제2 코일부는 제2 기판, 상기 제2 기판의 상면에 배치되는 제2 상부 도전성 패턴 및 상기 제2 기판의 저면에 배치되는 제2 하부 도전성 패턴을 포함하고, 상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은 각각 제1 방향으로 회전하는 제1 나선형 평면 패턴을 갖고, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은 각각 제2 방향으로 회전하는 제2 나선형 평면 패턴을 가지며, 상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은, 수직 방향으로 상기 제1 기판을 관통하며 상기 제1 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제1 비아홀을 통해 전기적으로 연결되고, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은, 상기 수직 방향으로 상기 제2 기판을 관통하며 상기 제2 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제2 비아홀을 통해 전기적으로 연결될 수 있다.

실시 예에 의한 자기 결합 장치는 단일 기판의 양면에 동일한 평면 형상을 갖는 도전성 패턴을 배치하고, 양면의 도전성 패턴을 기판을 관통하는 비아홀을 통해 통전시킴으로써 도전성 패턴의 실효 두께가 등가하는 효과가 있다.

따라서, 표피 효과와 근접 효과가 감소하여 도전성 패턴의 저항 성분이 감소하고, 그에 따라 손실이 감소하여 자기 결합 장치 및 이를 이용한 회로 기판의 효율이 향상된다.

본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 일반적인 자성 소자 구성의 일례를 나타낸다.
도 2는 일 실시예에 따른 인덕터의 사시도이다.
도 3은 일 실시예에 따른 인덕터의 분해 사시도이다.
도 4는 일 실시예에 따른 제1 코일부 구성의 일례를 나타낸다.
도 5는 일 실시예에 따른 제2 코일부 구성의 일례를 나타낸다.
도 6은 일 실시예에 따른 제2 코일부의 비아홀을 설명하기 위한 평면도이다.
도 7은 다른 실시예에 따른 제2 코일부의 비아홀 구성의 일례를 나타낸다.
도 8은 일 실시예에 따른 EMI 필터의 인덕터 코일부 구성의 일례를 나타내는 분해사시도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 일부 실시 예는 좌표계를 이용하여 설명되며, 좌표계에서, 각 도면에 도시된 1축과, 2축과, 3축은 서로 직교하지만, 실시 예는 이에 국한되지 않는다. 1축과, 2축과, 3축은 서로 교차할 수도 있다.

이하, 첨부된 도면을 참조하여 본 실시예에 따른 자기 결합 장치를 상세히 설명하기로 한다. 설명의 편의를 위해, 도 2 내지 도 7에서는 자기 결합 장치의 일례로 인덕터를 들어 설명한다. 다만, 인덕터는 실시예에 따른 자기 결합 장치의 일례로 반드시 이에 한정되는 것은 아니다. 예를 들어, 도 8에 도시된 바와 같이 실시예에 따른 자기 결합 장치는 인덕터 외에 EMI 필터의 일 구성 요소가 될 수도 있으며, 트랜스포머의 구현도 가능하다.

도 2는 일 실시예에 따른 인덕터의 사시도이고, 도 3은 일 실시예에 따른 인덕터의 분해 사시도이다.

도 2 및 도 3을 함께 참조하면, 일 실시예에 따른 인덕터(100)는 코어부(110)와 코일부(120, 130)를 포함할 수 있다. 이하, 각 구성 요소를 상세히 설명한다.

코어부(111, 112)는 자기회로의 성격을 가져 자속의 통로 역할을 할 수 있다. 코어부(111, 112)는 상측에서 결합되는 상부 코어(111)와 하측에서 결합되는 하부 코어(112)를 포함할 수 있다. 두 코어(111, 112)는 서로 상하로 대칭되는 형상일 수도 있고, 비대칭 형상일 수도 있으며, 상부 코어(111) 및 하부 코어(112) 중 어느 하나가 제거된 형상일 수 있다. 다만, 이하의 기재에서는 설명의 편의를 위하여 상하로 대칭되는 형상인 것으로 가정한다.

상부 코어(111)와 하부 코어(112) 각각은 평판 형태의 바디부 및 바디부로부터 제1 방향(즉, 1축 방향)으로 돌출되며 소정의 방향을 따라 연장된 복수의 레그부(OL1-1, OL1-2, OL2-1, OL2-2, CL1, CL2)를 포함할 수 있다. 예를 들어, 상부 코어(111)의 복수의 레그부(OL1-1, OL1-2, CL1)는 평면 상에서 제1 방향과 교차하는 제2 방향(즉, 2축 방향)을 따라 서로 이격되어 배치된 두 개의 외족(OL1-1, OL1-2)과, 두 개의 외족(OL1-1, OL1-2) 사이에 배치된 한 개의 중족(CL1)을 포함할 수 있다. 또한, 복수의 레그부(OL1-1, OL1-2, OL2-1, OL2-2, CL1, CL2) 각각은 평면 상에서 제1 및 제2 방향과 교차하는 제3 방향(즉, 3축 방향) 방향을 따라 연장될 수 있다.

상부 코어(111)와 하부 코어(112)가 상하로 결합될 때, 상부 코어(111)의 외족(OL1-1, OL1-2)과 중족(CL1) 각각은, 하부 코어(112)의 서로 대응되는 외족(OL2-1, OL2-2)이나 중족(CL2)과 대향하게 된다. 서로 대향하는 일측 외족 쌍(OL1-1, OL2-1)은 제1 외족부, 타측 외족 쌍(OL1-2, OL2-2)은 제2 외족부, 중족쌍(CL1, CL2)은 중족부가 각각 칭할 수 있다.

서로 대향하는 외족쌍이나 중족쌍 중 적어도 일부의 사이에는 소정 거리(예컨대, 10 내지 200um이나 반드시 이에 한정되는 것은 아니다)의 갭(gap)이 형성될 수 있다. 한 중족쌍과 두 외족쌍 각각의 갭 크기를 조절함에 따라 코어부(110)의 인덕턴스가 제어될 수 있으며, 갭의 개수에 따라 발열이 제어될 수 있다.

또한, 코어부(110)는 자성물질, 예를 들어, 철 또는 페라이트를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

코어부(110)는 코일부(120, 130)의 일부를 감싸게 되므로, 코일부(120, 130)를 구성하는 1차측 코일부(120)와 2차측 코일부(130) 각각의 일부가 코어부(110) 내에 배치되는 것으로 볼 수 있다.

1차측 코일부(120)와 2차측 코일부(130)는 각각 중앙에 제1 관통홀(TH1)과 제2 관통홀(TH2)을 가지며, 코어부(110)의 중족부(CL1, CL2)는 제1 관통홀(TH1)과 제2 관통홀(TH2)을 관통할 수 있다. 즉, 제1 관통홀(TH1)과 제2 관통홀(TH2)을 통해 1차측 코일부(120)와 2차측 코일부(130)는 중족부(CL1, CL2)를 중심으로 평면 상에서 정렬될 수 있다.

1차측 코일부(120)와 2차측 코일부 각각은 사각 평면 형상을 갖는 평판형 기판의 상면과 저면 각각에 도전성 패턴이 복수의 턴을 이루도록 인쇄된 구성을 가질 수 있다.

1차측 코일부(120)와 2차측 코일부(130)의 구성은 도 4 및 도 5를 참조하여 보다 상세히 설명하기로 한다.

도 4는 일 실시예에 따른 제1 코일부 구성의 일례를 나타낸다.

도 4에서 중앙에는 제1 코일부(120)의 측면도가, 상단에는 제1 상부 도전성 패턴(121)의 평면도가, 하단에는 제1 하부 도전성 패턴(123)의 평면도가 각각 도시된다.

도 4를 참조하면, 제1 코일부(120)는 제1 기판(122), 제1 기판(122)의 상면에 배치된 제1 상부 도전성 패턴(121) 및 제1 기판(122)의 저면에 배치된 제1 하부 도전성 패턴(123)을 포함할 수 있다.

제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)은 각각 나선형 평면 형상을 가지며 복수의 턴을 이룰 수 있다. 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)은 서로 동일한 평면 형상을 가지며(즉, 나선형 패턴의 회전 방향도 동일함), 평면 상에서 서로 중첩되도록 수직 방향(1축 방향, 제1 방향)을 따라 정렬될 수 있다. 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)의 평면 형상이 동일한 바, 제1 하부 도전성 패턴(123)에 대한 설명은 제1 상부 도전성 패턴(121)에 대한 설명으로 갈음하기로 한다.

제1 상부 도전성 패턴(121)의 일단(121-1)은 기판(122)의 가장자리 측에 배치되고, 타단(121-2)은 나선형 패턴의 최내측에 배치된다. 즉, 제1 상부 도전성 패턴(121)은 기판(122)의 가장자리 측의 일단(121-1)으로부터 기판의 장축 방향(즉, 제3 방향)을 따라 연장된 후 외측에서 내측 방향으로 타단(121-2)까지 나선형 패턴을 이루면서 연장될 수 있다.

도 5는 일 실시예에 따른 제2 코일부 구성의 일례를 나타낸다.

도 4에서와 유사하게, 도 5에서 중앙에는 제2 코일부(130)의 측면도가, 상단에는 제2 상부 도전성 패턴(131)의 평면도가, 하단에는 제2 하부 도전성 패턴(133)의 평면도가 각각 도시된다.

도 5를 참조하면, 제2 코일부(130)는 제2 기판(132), 제2 기판(132)의 상면에 배치된 제2 상부 도전성 패턴(131) 및 제 2기판(132)의 저면에 배치된 제2 하부 도전성 패턴(133)을 포함할 수 있다.

제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)은 각각 나선형 평면 형상을 가지며 복수의 턴을 이룰 수 있다. 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)은 서로 동일한 평면 형상을 가지며(즉, 나선형 패턴의 회전 방향도 동일함), 평면 상에서 서로 중첩되도록 수직 방향(1축 방향, 제1 방향)을 따라 정렬될 수 있다. 제2 상부 도전성 패턴(131)과 제1 하부 도전성 패턴(133)의 평면 형상이 동일한 바, 제2 하부 도전성 패턴(133)에 대한 설명은 제2 상부 도전성 패턴(131)에 대한 설명으로 갈음하기로 한다.

제2 상부 도전성 패턴(131)의 일단(131-1)은 기판(132)의 가장자리 측에 배치되고, 타단(131-2)은 나선형 패턴의 최내측에 배치된다. 여기서, 제2 상부 도전성 패턴(131)은 기판(132)의 가장자리 측의 일단(131-1)으로부터 연장된 후 외측에서 내측 방향으로 타단(131-2)까지 나선형 패턴을 이루면서 연장될 수 있다.

제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)은 나선형 패턴의 연장 방향을 따라 배치된 복수의 비아홀(via hole)을 통해 전기적으로 연결될 수 있다. 여기서 비아홀이란, 수직 방향(즉, 제1 방향)으로 제1 기판(122)을 관통하여 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)을 전기적으로 연결하는 통로로 기능하는 원통형 또는 원기둥형 도전체를 의미할 수 있다. 동일한 평면 형상을 갖는 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)이 복수의 비아홀로 통전됨으로 인해, 제1 코일부(120)의 양면에 배치된 두 도전성 패턴(121, 123)은 실질적으로 하나의 도전성 패턴을 형성하게 된다. 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)이 복수의 비아홀로 연결됨에 따라, 제1 코일부(120)의 실질적인 전체 도전성 패턴의 실효 두께는 단순히 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123) 각각의 두께를 합한 것보다 커지게 된다. 이는 저항이 길이에 비례하고 단면적에 반비례하는 관계에서, 제1 방향으로 제1 기판(122)의 두께만큼 두 도전성 패턴(121, 123)이 이격되면서도 복수의 비아홀을 통해 연결되므로 실효 단면적이 증가하는 효과를 갖기 때문이다. 결국, 제1 코일부(120)의 저항은 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)을 병렬로 개별적으로 연결한 상태보다 낮은 저항을 가질 수 있다.

제1 코일부(120)와 유사하게, 제2 코일부(120)의 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)도 나선형 패턴의 연장 방향을 따라 배치된 복수의 비아홀(via hole)을 통해 전기적으로 연결될 수 있다.

한편, 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)의 나선형 패턴은, 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)의 나선형 패턴 대비 서로 회전 방향이 반대일 수 있다. 예컨대, 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)은 일단(121-1, 123-1)에서 타단(121-2, 123-2) 방향으로 반시계 방향으로 회전하는 나선형 패턴을 가지며, 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)은 일단(131-1, 133-1)에서 타단(131-2, 133-2) 방향으로 시계 방향으로 회전하는 나선형 패턴을 가질 수 있다.

여기서, 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)의 타단(121-2, 123-2)과, 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(132)의 타단(131-2, 133-2)은 적어도 일부가 평면 상에서 중첩되며, 전기적으로 서로 연결될 수 있다.

이러한 타단간 전기적 연결과 서로 회전 방향이 반대인 나선형 패턴을 가짐으로 인해, 제2 상부 도전성 패턴(131)과 제2 하부 도전성 패턴(133)의 일단(131-2, 133-1)이 전류의 입력단이 되고, 제1 상부 도전성 패턴(121)과 제1 하부 도전성 패턴(123)의 일단(121-1, 123-1)이 전류의 출력단이 될 경우, 전류는 코일부(120, 130) 내에서 일관되게 한 방향(즉, 시계 방향)으로 흐르게 된다.

이하에서는 도 6 및 도 7을 참조하여 비아홀의 배치 상태를 설명한다.

제1 코일부(120)와 제2 코일부(130)는 제2 방향을 따라 대칭되는 미러 이미지 형상을 가짐을 가정하여, 이하에서는 제2 코일부(130)를 예시하여 복수의 비아홀의 배치 형태를 설명한다.

도 6은 일 실시예에 따른 제2 코일부의 비아홀을 설명하기 위한 평면도이고, 도 7은 다른 실시예에 따른 제2 코일부의 비아홀 구성의 일례를 나타낸다.

도 6을 참조하면, 제2 코일부(130)의 평면도가 도시된다. 도 6에서 제2 하부 도전성 패턴(133)은 제2 기판(132)에 가려져 보이지 않으나, 제2 상부 도전성 패턴(131)과 수직방향으로 정렬되어 있다.

제2 코일부(130)는 평면 상에서 도전성 패턴(131, 132)이 턴을 이루는 턴부(TP)와, 제2 코일부(130)의 장축 방향(즉, 제3 방향 또는 3축 방향)을 따라 턴부(TP)의 일측에 패턴 인출부(WP)를 포함할 수 있다. 즉, 패턴 인출부(WP)에서는 도전성 패턴(131, 132)의 일단이 턴부(TP)로부터 제3 방향을 따라 인출될 수 있다.

한편, 턴부(TP)는 다시 인덕터(100)를 구성할 때 코어부(110)에 의해 감싸지는 중앙부(CP)와, 중앙부(CP)의 제3 방향으로 양측에 배치된 외측부(OP)를 포함할 수 있다.

중앙부(CP)에는 나선형 패턴의 연장 방향으로의 단위 길이당 비아홀(MV1, SV)의 개수가 외측부(OP) 대비 상이할 수 있다. 예를 들어, 중앙부(CP)의 단위 길이당 비아홀 개수는 외측부(OP)의 단위 길이당 비아홀 개수보다 많을 수 있다. 이는 코어부(110)에 의해 감싸지는 중앙부(CP)에서의 전류 밀도가 외측부(OP)에서의 전류 밀도보다 높고, 전류 밀도의 상승은 저항의 상승을 야기하기 때문에 상대적으로 많은 비아홀을 배치하여 저항값을 낮추기 위함이다.

또한, 도 6에 도시된 바와 같이, 복수의 비아홀(MV1, SV)은 평면 상에서 중심측, 예컨대, 제2 관통홀(TH2) 또는 코어부(110)의 중족부로부터 외측으로 원심 방향을 따라 정렬되어 방사되는 방사형 패턴을 이루도록 배치될 수 있다. 물론, 이러한 방사형 패턴은 예시적인 것으로, 복수의 비아홀이 반드시 방사형 패턴의 평면형상을 가져야 하는 것은 아니다.

복수의 비아홀(MV1, SV)은 배치 위치에 따라 복수의 종류를 가질 수 있다. 예컨대, 단일 비아홀(SV)이 배치될 수도 있고, 일정 개수(여기서는 4개)의 비아홀이 하나의 군집을 형성하는 군집 비아홀(MV1)이 배치될 수도 있다.

도 6의 경우, 군집 비아홀(MV1)은 제3 방향을 따라 중앙 부분, 제2 방향으로 연장 방향이 변곡되는 양측 부분, 그리고 중앙 부분과 양측 부분 사이에 각각 군집 비아홀(MV1)이 배치되며, 군집 비아홀(MV1)들 사이에 적어도 하나의 단일 비아홀(SV)이 배치되었다. 이와 달리, 도 7에 도시된 바와 같이 전체적으로 일정 개수(여기서는 5개)의 비아홀이 하나의 군집을 형성하는 군집 비아홀(MV2)이 배치될 수도 있다.

또한, 비아홀(MV1, SV)들의 나선형 패턴의 연장 방향을 따른 배치 간격은 도전성 패턴(131, 133)의 길이에 따라 결정될 수 있다. 이는 저항이 도체의 길이에 비례하기 때문에, 비아홀 사이의 간격이 일정 범위를 넘지 않도록 하기 위함이다. 따라서, 장축 방향(즉, 제3 방향)으로 최내측 패턴 길이(L1)는 장축 방향으로 최외측 패턴 길이(TP의 제3 방향 길이에 대응) 보다 길고, 최내측에서 최외측으로 갈수록 해당 도전성 패턴 부분의 저항이 커진다. 그에 따라, 중앙부(CP) 내에서도 내측 영역(AI)보다 외측 영역(AO)에 보다 많은 비아홀이 배치될 수 있다.

일반적으로 PCB의 도전성 패턴 형성에 사용되는 1 Oz 사양(즉, 두께 약 36um)에서 동작 주파수 500Mhz를 고주파로 가정할 때, 500Mhz 이하에서는 제3 방향으로의 패턴 길이의 1/10 이하에 해당하는 간격으로 비아홀이 배치될 수 있다. 예를 들어, 최내측 패턴 길이(L1)가 6cm라 할 때, 최내측 도전성 패턴 부분에서는 비아홀 간 간격이 6mm를 넘지 않도록 비아홀이 배치될 수 있다. 만일, 2 Oz 사양이라면 도전성 패턴의 저항값이 1 Oz 대비 절반 수준이므로, 비아홀간 간격은 제3 방향으로의 패턴 길이의 1/20 이하일 수 있다. 물론, 이러한 비아홀의 배치 간격은 비아홀의 직경과 군집 형태에 따라 상이할 수 있음은 물론이다.

예를 들어, 2 Oz, 1.4mm 폭을 갖는 도전성 패턴(131, 133)의 실제 전류 허용량이 2A가 되도록 목표 허용 전류량을 2.5A로 할 경우, 2A의 전류를 실제로 통과시키기 위해서는 전술한 간격을 기준으로 1.0mm 직경의 비아홀이 요구된다. 이러한 경우, 직경 1mm의 비아홀에 상응하는 효과를 내기 위하여 0.1mm의 비아홀 5개를 군집시킨 군집 비아홀이 패턴 길이의 1/20 단위 간격마다 배치되도록 할 수 있다.

지금까지는 인덕터를 가정하여 실시예에 따른 자기 결합 장치를 설명하였다. 이하에서는 도 8을 참조하여 실시예에 따른 EMI 필터를 설명한다.

도 8은 일 실시예에 따른 EMI 필터의 인덕터 코일부 구성의 일례를 나타내는 분해사시도이다.

도 8에서는 실시예에 따른 EMI 필터에서 코어부의 도시를 생략하고 코일부(120, 130, 120'130')의 구성만 도시하였으나, 코어부는 도 2 및 도 3의 구성과 유사한 코어부가 적용될 수 있으므로 중복되는 설명은 생략하기로 한다.

도 8을 참조하면, 제1 코일부(120)와 제2 코일부(130) 아래에 제3 코일부(120')와 제4 코일부(130')가 배치된다. 여기서, 제1 코일부(120)와 제3 코일부(120')는 구성은 동일하되, 제3 코일부(120')는 제1 코일부(120) 대비 평면 상에서 180도 회전된 상태로 배치된다. 유사하게, 제1 코일부(120)와 제3 코일부(120')는 구성은 동일하되, 제3 코일부(120')는 제1 코일부(120) 대비 평면 상에서 180도 회전된 상태로 배치된다.

그에 따라, 제1 코일부(120)와 제2 코일부(130)를 구성하는 도전성 패턴의 일단은 제3 방향을 따라 일측으로 인출되고, 제3 코일부(120')와 제4 코일부(130')를 구성하는 도전성 패턴의 일단은 제3 방향을 따라 일측과 대향하는 타측으로 인출된다.

상술한 EMI 필터의 구성 외에, 동일한 평면 형상을 갖는 도전성 패턴을 기판 상하로 배치하고 복수의 비아홀을 통해 통전시킨 PCB형 코일을 이용하여 트랜스포머 또한 구성할 수 있음은 당업자에 자명하다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 인덕터 110: 코어부
120: 제1 코일부 130: 제2 코일부

Claims (8)

1. 상부 코어 및 하부 코어를 포함하는 코어부; 및
   상기 코어부 내에 일부가 배치되며, 제1 코일부와 제2 코일부를 구비하는 코일부를 포함하고,
   상기 제1 코일부는,
   제1 기판, 상기 제1 기판의 상면에 배치되는 제1 상부 도전성 패턴 및 상기 제1 기판의 저면에 배치되는 제1 하부 도전성 패턴을 포함하고,
   상기 제2 코일부는,
   제2 기판, 상기 제2 기판의 상면에 배치되는 제2 상부 도전성 패턴 및 상기 제2 기판의 저면에 배치되는 제2 하부 도전성 패턴을 포함하고,
   상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은 각각 제1 방향으로 회전하는 제1 나선형 평면 패턴을 갖고,
   상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은 각각 제2 방향으로 회전하는 제2 나선형 평면 패턴을 가지며,
   상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은, 수직 방향으로 상기 제1 기판을 관통하며 상기 제1 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제1 비아홀을 통해 전기적으로 연결되고,
   상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은, 상기 수직 방향으로 상기 제2 기판을 관통하며 상기 제2 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제2 비아홀을 통해 전기적으로 연결되는, 자기 결합 장치.
2. 제1 항에 있어서,
   상기 코일부는,
   상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴, 상기 제2 하부 도전성 패턴 각각이 복수의 턴을 이루는 턴부; 및
   상기 턴부의 일측에 배치되며, 상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴 각각의 일단이 상기 중앙부로부터 인출되는 패턴 인출부;를 포함하는, 자기 결합 장치.
3. 제2 항에 있어서,
   상기 제1 상부 도전성 패턴, 상기 제1 하부 도전성 패턴, 상기 제2 상부 도전성 패턴, 상기 제2 하부 도전성 패턴 각각의 상기 턴부의 최내측에 배치되는 타단은 서로 전기적으로 연결되는, 자기 결합 장치.
4. 제2 항에 있어서,
   상기 턴부는,
   상기 코어부에 의해 감싸지는 중앙부; 및
   상기 중앙부 양측의 외측부를 포함하고,
   상기 복수의 제1 비아홀 및 상기 복수의 제2 비아홀 중 상기 중앙부에 배치된 비아홀의 단위 길이당 개수는 상기 외측부에 배치된 비아홀의 단위 길이당 개수보다 많은, 자기 결합 장치.
5. 제2 항에 있어서,
   상기 복수의 제2 비아홀 각각은, 상기 제2 나선형 패턴의 연장 방향을 따라,
   상기 턴부 내에서 상기 턴부의 장축 방향으로의 상기 제2 상부 도전성 패턴의 길이 대비 1/10 이내의 배치 간격을 갖는, 자기 결합 장치.
6. 제2 항에 있어서,
   상기 복수의 제2 비아홀 각각은, 상기 제2 나선형 패턴의 연장 방향을 따라,
   상기 턴부 내에서 상기 턴부의 장축 방향으로의 상기 제2 상부 도전성 패턴의 길이 대비 1/20 이내의 배치 간격을 갖는, 자기 결합 장치.
7. 제1 항에 있어서,
   상기 복수의 제1 비아홀 및 상기 복수의 제2 비아홀은,
   상기 코어부의 중족부로부터 원심 방향을 따라 정렬된 방사형 평면 형상을 갖는, 자기 결합 장치.
8. 기판; 및
   상기 기판 상에 배치된 자기 결합 장치를 포함하고,
   상기 자기 결합 장치는,
   상부 코어 및 하부 코어를 포함하는 코어부; 및
   상기 코어부 내에 일부가 배치되며, 제1 코일부와 제2 코일부를 구비하는 코일부를 포함하고,
   상기 제1 코일부는,
   제1 기판, 상기 제1 기판의 상면에 배치되는 제1 상부 도전성 패턴 및 상기 제1 기판의 저면에 배치되는 제1 하부 도전성 패턴을 포함하고,
   상기 제2 코일부는,
   제2 기판, 상기 제2 기판의 상면에 배치되는 제2 상부 도전성 패턴 및 상기 제2 기판의 저면에 배치되는 제2 하부 도전성 패턴을 포함하고,
   상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은 각각 제1 방향으로 회전하는 제1 나선형 평면 패턴을 갖고,
   상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은 각각 제2 방향으로 회전하는 제2 나선형 평면 패턴을 가지며,
   상기 제1 상부 도전성 패턴 및 상기 제1 하부 도전성 패턴은, 수직 방향으로 상기 제1 기판을 관통하며 상기 제1 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제1 비아홀을 통해 전기적으로 연결되고,
   상기 제2 상부 도전성 패턴 및 상기 제2 하부 도전성 패턴은, 상기 수직 방향으로 상기 제2 기판을 관통하며 상기 제2 나선형 평면 패턴의 연장 방향을 따라 배치된 복수의 제2 비아홀을 통해 전기적으로 연결되는, 회로 기판.

Images