KR20220025365A - Test head and wafer test device comprising the same - Google Patents

Test head and wafer test device comprising the same Download PDF

Info

Publication number
KR20220025365A
KR20220025365A KR1020200105978A KR20200105978A KR20220025365A KR 20220025365 A KR20220025365 A KR 20220025365A KR 1020200105978 A KR1020200105978 A KR 1020200105978A KR 20200105978 A KR20200105978 A KR 20200105978A KR 20220025365 A KR20220025365 A KR 20220025365A
Authority
KR
South Korea
Prior art keywords
test
heat flux
test chip
chip
test board
Prior art date
Application number
KR1020200105978A
Other languages
Korean (ko)
Other versions
KR102436296B1 (en
Inventor
이광화
노형래
요시노리 마츠모리
타케시 시미즈
Original Assignee
와이아이케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이아이케이 주식회사 filed Critical 와이아이케이 주식회사
Priority to KR1020200105978A priority Critical patent/KR102436296B1/en
Publication of KR20220025365A publication Critical patent/KR20220025365A/en
Application granted granted Critical
Publication of KR102436296B1 publication Critical patent/KR102436296B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A test head and a wafer test device including the same are provided. The test head of the wafer test device comprises: a first test board including a first surface and a second surface opposite to the first surface, wherein a first test chip is mounted on the first surface; a second test board including a third surface and a fourth surface opposite to the third surface, wherein a second test chip is mounted on the third surface; and a cold plate disposed between the first surface of the first test board and the third surface of the second test board and including a partition wall for controlling flow of a refrigerant.

Description

테스트 헤드 및 이를 포함하는 웨이퍼 테스트 장치{Test head and wafer test device comprising the same}Test head and wafer test device including the same

본 발명은 테스트 헤드 및 이를 포함하는 웨이퍼 테스트 장치에 관한 것이다.The present invention relates to a test head and a wafer test apparatus including the same.

반도체 웨이퍼(Wafer)의 테스트 장치는 웨이퍼 프로빙(Wafer Probing)을 수행하는 프로브 카드(Probe Card)와, 프로브 카드로부터 전기 신호를 송수신하는 테스트 보드를 포함한다. 이러한 테스트 보드는 테스트 헤드(test head) 내에 위치할 수 있다. 프로브 카드와 테스트 헤드는 예를 들어, 센터 클램프(Center Clamp)라는 구조를 통해서 서로 물리적으로 체결될 수 있다.A semiconductor wafer test apparatus includes a probe card for performing wafer probing, and a test board for transmitting and receiving electrical signals from the probe card. Such a test board may be located in a test head. The probe card and the test head may be physically coupled to each other through a structure called, for example, a center clamp.

테스트 보드는 프로브 카드를 통해 전기 신호를 송수신하며 웨이퍼 테이스트를 수행하기 위한 복수의 테스트 칩을 포함한다. 웨이퍼 테스트 과정에서 이러한 복수의 테스트 칩에 의해 많은 열이 발생하는데, 이를 효과적으로 냉각시키는 기술에 대한 연구가 필요한 실정이다.The test board transmits and receives electrical signals through the probe card and includes a plurality of test chips for performing a wafer test. A lot of heat is generated by the plurality of test chips during the wafer test process, and there is a need for research on a technology for effectively cooling them.

한국공개특허 제10-2008-0053768호(2008년 6월 16일 공개)Korean Patent Laid-Open Patent No. 10-2008-0053768 (published on June 16, 2008)

본 발명이 해결하고자 하는 기술적 과제는 효율적인 냉각 구조를 갖는 테스트 헤드를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a test head having an efficient cooling structure.

본 발명이 해결하고자 하는 기술적 과제는 효율적인 냉각 구조를 갖는 테스트 헤드를 포함하는 웨이퍼 테스트 장치를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a wafer test apparatus including a test head having an efficient cooling structure.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 웨이퍼 테스트 장치의 테스트 헤드는, 제1 면과, 제1 면의 반대 면인 제2 면을 포함하고, 제1 면 상에 제1 테스트 칩이 실장된 제1 테스트 보드, 제3 면과, 제3 면의 반대 면인 제4 면을 포함하고, 제3 면 상에 제2 테스트 칩이 실장된 제2 테스트 보드, 및 제1 테스트 보드의 제1 면과 제2 테스트 보드의 제3 면 사이에 배치되고, 냉매의 흐름을 제어하는 격벽을 포함하는 콜드 플레이트를 포함한다.A test head of a wafer test apparatus according to some embodiments for achieving the above technical problem includes a first surface and a second surface that is opposite to the first surface, and a first test chip is mounted on the first surface. A second test board including a first test board, a third surface, and a fourth surface opposite to the third surface, a second test board having a second test chip mounted on the third surface, and a first surface of the first test board; and a cold plate disposed between the third surfaces of the second test board and including a partition wall for controlling the flow of refrigerant.

몇몇 실시예에서, 상기 제1 테스트 보드는, 상기 제1 면 상에 실장되고 상기 제1 테스트 칩과 다른 제3 테스트 칩을 더 포함하고, 상기 제2 테스트 보드는, 상기 제3 면 상에 실장되고 상기 제2 테스트 칩과 다른 제4 테스트 칩을 더 포함하고, 상기 콜드 플레이트의 격벽은, 상기 제3 및 제4 테스트 칩보다 상기 제1 및 제2 테스트 칩에 상기 냉매가 먼저 흐르도록 상기 냉매의 흐름을 제어할 수 있다.In some embodiments, the first test board further includes a third test chip mounted on the first surface and different from the first test chip, and the second test board is mounted on the third surface. and a fourth test chip different from the second test chip, wherein the partition wall of the cold plate is configured such that the refrigerant flows through the first and second test chips before the third and fourth test chips. flow can be controlled.

몇몇 실시예에서, 상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스(heat flux)를 발산하고, 상기 제2 테스트 칩은 그 동작 중에 제2 히트 플럭스를 발산하고, 상기 제3 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제3 히트 플럭스를 발산하고, 상기 제4 테스트 칩은 그 동작 중에 상기 제2 히트 플럭스보다 작은 제4 히트 플럭스를 발산할 수 있다.In some embodiments, the first test chip radiates a first heat flux during its operation, the second test chip radiates a second heat flux during its operation, and the third test chip emits a second heat flux during its operation. During operation, a third heat flux smaller than the first heat flux may be emitted, and the fourth test chip may emit a fourth heat flux smaller than the second heat flux during operation.

몇몇 실시예에서, 상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고 그 동작 중에 상기 제3 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고, 상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함할 수 있다.In some embodiments, the first test board further includes a fifth test chip mounted on the second surface and dissipating a fifth heat flux smaller than the third heat flux during operation thereof, wherein the second test chip The board may further include a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation thereof.

몇몇 실시예에서, 상기 제1 테스트 칩과 상기 제2 테스트 칩 사이에 배치되고, 상기 제3 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터(seperator)를 더 포함할 수 있다.In some embodiments, a separator disposed between the first test chip and the second test chip, and not disposed between the third test chip and the fourth test chip, may further include.

몇몇 실시예에서, 상기 세퍼레이터는, 상기 냉매가 상기 제1 테스트 칩과 상기 제2 테스트 칩 사이를 흐를 때의 유속이 상기 제3 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로(flow path) 패턴을 포함할 수 있다.In some embodiments, the separator is configured such that a flow rate when the refrigerant flows between the first test chip and the second test chip is faster than a flow rate when the refrigerant flows between the third test chip and the fourth test chip. It may include a flow path pattern.

몇몇 실시예에서, 회전하여 프로브 카드와 결합되는 상부 하우징, 및 상기 상부 하우징 하부에 배치되는 하부 하우징으로, 상기 제1 및 제2 테스트 보드가 실장되는 장착 슬롯과, 상기 제1 및 제2 테스트 보드를 외부로부터 반입할 수 있는 하부 덮개를 포함하는 하부 하우징을 더 포함할 수 있다.In some embodiments, an upper housing coupled to the probe card by rotation, and a lower housing disposed under the upper housing, a mounting slot in which the first and second test boards are mounted, and the first and second test boards It may further include a lower housing including a lower cover that can be carried in from the outside.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 웨이퍼 테스트 장치의 테스트 헤드는, 제1 면과, 상기 제1 면의 반대 면인 제2 면을 포함하고, 상기 제1 면 상에 제1 및 제2 테스트 칩이 실장된 제1 테스트 보드, 제3 면과, 상기 제3 면의 반대 면인 제4 면을 포함하고, 상기 제3 면 상에 제3 및 제4 테스트 칩이 실장된 제2 테스트 보드, 상기 제1 테스트 보드의 상기 제1 면과 상기 제2 테스트 보드의 상기 제3 면 사이에 배치되는 콜드 플레이트, 및 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이에 배치되고, 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터를 포함하되, 상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스를 발산하고, 상기 제2 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제2 히트 플럭스를 발산하고, 상기 제3 테스트 칩은 그 동작 중에 제3 히트 플럭스를 발산하고, 상기 제4 테스트 칩은 그 동작 중에 상기 제3 히트 플럭스보다 작은 제4 히트 플럭스를 발산한다.A test head of a wafer testing apparatus according to some embodiments for achieving the above technical problem includes a first surface and a second surface opposite to the first surface, and first and second surfaces on the first surface a second test board including a first test board on which a test chip is mounted, a third surface, and a fourth surface opposite to the third surface, on which third and fourth test chips are mounted; a cold plate disposed between the first surface of the first test board and the third surface of the second test board; and a cold plate disposed between the first test chip and the third test chip, the second test chip and a separator not disposed between the fourth test chip, wherein the first test chip emits a first heat flux during its operation, and the second test chip emits a first heat flux smaller than the first heat flux during its operation dissipating 2 heat fluxes, the third test chip dissipating a third heat flux during its operation, and the fourth test chip dissipating a fourth heat flux less than the third heat flux during its operation.

몇몇 실시예에서, 상기 콜드 플레이트는, 상기 제2 및 제4 테스트 칩보다 상기 제1 및 제3 테스트 칩에 냉매가 먼저 흐르도록 상기 냉매의 흐름을 제어하는 격벽을 포함할 수 있다.In some embodiments, the cold plate may include a barrier rib that controls the flow of the coolant so that the coolant flows first through the first and third test chips rather than the second and fourth test chips.

몇몇 실시예에서, 상기 세퍼레이터는, 상기 냉매가 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이를 흐를 때의 유속이 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로 패턴을 포함할 수 있다.In some embodiments, the separator is configured such that a flow rate when the refrigerant flows between the first test chip and the third test chip is faster than a flow rate when the refrigerant flows between the second test chip and the fourth test chip. It may include a euro pattern to

몇몇 실시예에서, 상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고, 그 동작 중에 상기 제2 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고, 상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고, 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함할 수 있다.In some embodiments, the first test board further includes a fifth test chip mounted on the second surface and dissipating a fifth heat flux smaller than the second heat flux during operation thereof; The test board may further include a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation.

몇몇 실시예에서, 상기 제1 히트 플럭스는 200,000 W/m2 이상 1,000,000 W/m2 미만이고, 상기 제2 히트 플럭스는 10,000 W/m2 이상 200,000 W/m2 미만이고, 상기 제5 히트 플럭스는 1,000 W/m2 이상 10,000 W/m2 미만일 수 있다.In some embodiments, the first heat flux is greater than or equal to 200,000 W/m2 and less than 1,000,000 W/m2, the second heat flux is greater than or equal to 10,000 W/m2 and less than 200,000 W/m2, and the fifth heat flux is greater than or equal to 1,000 W/m2 m2 or more and less than 10,000 W/m2.

몇몇 실시예에서, 냉매가 제공되는 인렛 냉매 매니폴드를 더 포함하고, 상기 제2 테스트 칩은 상기 제1 테스트 칩에 비해 상기 인렛 냉매 매니폴드어 더 인접하여 배치될 수 있다.In some embodiments, the apparatus may further include an inlet refrigerant manifold to which a refrigerant is provided, wherein the second test chip is disposed closer to the inlet refrigerant manifold than the first test chip.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 웨이퍼 테스트 장치는, 그 상면에 웨이퍼가 안착되는 스테이지, 상기 스테이지 상에 배치되고 상기 웨이퍼에 전기적으로 연결되는 프로브 카드, 및 상기 스테이지에 고정된 상태로 회전하여 상기 프로브 카드에 전기적으로 연결되는 테스트 헤드를 포함하되, 상기 테스트 헤드는, 센터 클램프를 통해 상기 프로브 카드와 결합되는 상부 하우징과, 상기 상부 하우징 하부에 배치되는 하부 하우징으로, 상기 프로브 카드와 전기적으로 연결되는 테스트 보드 모듈을 상기 센터 클램프가 위치한 면과 반대면으로 외부로부터 반입할 수 있는 하부 덮개를 포함하는 하부 하우징을 포함하고, 상기 테스트 보드 모듈은, 제1 면과, 상기 제1 면의 반대 면인 제2 면을 포함하고, 상기 제1 면 상에 제1 및 제2 테스트 칩이 실장된 제1 테스트 보드와, 제3 면과, 상기 제3 면의 반대 면인 제4 면을 포함하고, 상기 제3 면 상에 제3 및 제4 테스트 칩이 실장된 제2 테스트 보드와, 상기 제1 테스트 보드의 상기 제1 면과 상기 제2 테스트 보드의 상기 제3 면 사이에 배치되는 콜드 플레이트와, 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이에 배치되고, 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터를 포함한다.A wafer test apparatus according to some embodiments for achieving the above technical problem includes a stage on which a wafer is mounted, a probe card disposed on the stage and electrically connected to the wafer, and a state fixed to the stage. and a test head electrically connected to the probe card by rotation, wherein the test head includes an upper housing coupled to the probe card through a center clamp and a lower housing disposed under the upper housing, the probe card and and a lower housing including a lower cover through which an electrically connected test board module can be brought in from the outside on a surface opposite to a surface on which the center clamp is located, wherein the test board module has a first surface and the first surface a first test board having first and second test chips mounted on the first surface, a third surface, and a fourth surface opposite to the third surface, , a second test board on which third and fourth test chips are mounted on the third surface, and a cold plate disposed between the first surface of the first test board and the third surface of the second test board and a separator disposed between the first test chip and the third test chip and not between the second test chip and the fourth test chip.

몇몇 실시예에서, 상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스를 발산하고, 상기 제2 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제2 히트 플럭스를 발산하고, 상기 제3 테스트 칩은 그 동작 중에 제3 히트 플럭스를 발산하고, 상기 제4 테스트 칩은 그 동작 중에 상기 제3 히트 플럭스보다 작은 제4 히트 플럭스를 발산할 수 있다.In some embodiments, the first test chip dissipates a first heat flux during operation, the second test chip dissipates a second heat flux less than the first heat flux during operation, and wherein the third test chip dissipates a second heat flux less than the first heat flux during operation. The chip may radiate a third heat flux during its operation, and the fourth test chip may radiate a fourth heat flux that is less than the third heat flux during its operation.

몇몇 실시예에서, 상기 세퍼레이터는, 냉매가 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이를 흐를 때의 유속이 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로 패턴을 포함할 수 있다.In some embodiments, the separator is configured such that a flow rate when the refrigerant flows between the first test chip and the third test chip is faster than a flow rate when the refrigerant flows between the second test chip and the fourth test chip It may include a euro pattern.

몇몇 실시예에서, 상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고, 그 동작 중에 상기 제2 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고, 상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고, 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함할 수 있다.In some embodiments, the first test board further includes a fifth test chip mounted on the second surface and dissipating a fifth heat flux smaller than the second heat flux during operation thereof; The test board may further include a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation.

몇몇 실시예에서, 상기 테스 보드 모듈은, 냉매가 제공되는 인렛 냉매 매니폴드를 더 포함하고, 상기 제2 테스트 칩은 상기 제1 테스트 칩에 비해 상기 인렛 냉매 매니폴드어 더 인접하여 배치될 수 있다.In some embodiments, the test board module may further include an inlet refrigerant manifold to which a refrigerant is provided, and the second test chip may be disposed closer to the inlet refrigerant manifold than the first test chip. .

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

도 1은 몇몇 실시예에 따른 웨이퍼 테스트 장치를 설명하기 위한 개념도이다.
도 2는 도 1의 테스트 헤드의 사시도이다.
도 3은 도 2의 테스트 헤드를 분해한 분해 사시도이다.
도 4는 도 3의 하부 하우징을 하면에서 도시한 사시도이다.
도 5는 도 3의 테스트 보드 모듈을 도시한 사시도이다.
도 6은 도 5의 테스트 보드 모듈을 분해한 분해 사시도이다.
도 7은 도 6의 콜드 플레이트의 사시도이다.
도 8은 도 6의 세퍼레이터(seperator)의 사시도이다.
도 9는 몇몇 실시예에 따른 웨이퍼 테스트 장치의 냉각 동작을 설명하기 위한 도면이다.1 is a conceptual diagram for explaining a wafer test apparatus according to some embodiments.
FIG. 2 is a perspective view of the test head of FIG. 1 ;
3 is an exploded perspective view of an exploded test head of FIG. 2 .
4 is a perspective view showing the lower housing of FIG. 3 from the lower surface;
FIG. 5 is a perspective view illustrating the test board module of FIG. 3 .
6 is an exploded perspective view of the test board module of FIG. 5;
FIG. 7 is a perspective view of the cold plate of FIG. 6 ;
8 is a perspective view of the separator of FIG. 6 ;
9 is a view for explaining a cooling operation of a wafer test apparatus according to some embodiments.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

하나의 구성 요소가 다른 구성 요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. When one component is referred to as “connected to” or “coupled to” with another component, it means that it is directly connected or coupled to another component or intervening another component. including all cases. On the other hand, when one component is referred to as “directly connected to” or “directly coupled to” with another component, it indicates that another component is not interposed therebetween. “and/or” includes each and every combination of one or more of the recited items.

구성 요소가 다른 구성 요소의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성 요소의 바로 위뿐만 아니라 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 구성 요소가 다른 구성 요소의 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다.When a component is referred to as “on” or “on” another component, it includes all cases in which another component is interposed in the middle as well as directly above the other component. On the other hand, when a component is referred to as “directly on” or “directly above” another component, it indicates that other components are not interposed therebetween.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소들과 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성 요소는 다른 구성 요소의 "위(above)"에 놓일 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성 요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms "below", "beneath", "lower", "above", "upper", etc. It can be used to easily describe the correlation between components and other components. The spatially relative terms should be understood as terms including different orientations of the device during use or operation in addition to the orientation shown in the drawings. For example, when an element shown in the figures is turned over, a component described as "beneath" or "beneath" of another element may be placed "above" the other element. . Accordingly, the exemplary term “below” may include both directions below and above. Components may also be oriented in other orientations, and thus spatially relative terms may be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and/or “comprising” refers to the presence of one or more other components, steps, operations, and/or elements mentioned. or addition is not excluded.

비록 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms, of course. These terms are only used to distinguish one component from another. Accordingly, it goes without saying that the first component mentioned below may be the second component within the spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used herein may be used with the meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted ideally or excessively unless clearly defined in particular.

도 1은 몇몇 실시예에 따른 웨이퍼 테스트 장치를 설명하기 위한 개념도이다.1 is a conceptual diagram for explaining a wafer test apparatus according to some embodiments.

도 1을 참조하면, 웨이퍼 테스트 장치(10)는, 스테이지(S), 프로브 카드(P) 및 테스트 헤드(100)를 포함할 수 있다.Referring to FIG. 1 , the wafer test apparatus 10 may include a stage S, a probe card P, and a test head 100 .

스테이지(S)는 그 상면에 웨이퍼(W)를 안착시킬 수 있다. 스테이지(S)는 웨이퍼(W)가 안착될 수 있을 정도로 넓은 상면을 포함할 수 있다. 스테이지(S)는 웨이퍼(W)의 로딩을 위해서 이동할 수 있다. 예를 들어, 스테이지(S)는 3축 움직임이 가능할 수 있다. 여기서, 3축이랑 서로 직교하는 3방향의 축을 의미할 수 있다. 예를 들어, 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)이 3축의 방향의 예시일 수 있다.The stage S may seat the wafer W on its upper surface. The stage S may include a wide upper surface on which the wafer W can be mounted. The stage S may move for loading of the wafer W. For example, the stage S may be capable of 3-axis movement. Here, the three axes may refer to axes in three directions orthogonal to each other. For example, the first direction (X), the second direction (Y), and the third direction (Z) may be examples of the three-axis direction.

프로브 카드(P)는 웨이퍼(W)가 안착된 스테이지(S) 상에 위치할 수 있다. 프로브 카드(P)는 웨이퍼(W)의 상면에 직접 접하는 프로브 팁(tip)과 연결될 수 있다. 프로브 카드(P)는 이러한 프로브 팁으로 전기 신호를 인가할 수 있다. 반대로, 프로브 카드(P)는 이러한 프로브 팁을 통해서 전기 신호를 입력 받을 수 있다. 프로브 카드(P)는 프로브 팁에 의해서 파악된 웨이퍼(W)의 전기 특성을 테스트 헤드(100)로 전송할 수 있다.The probe card P may be positioned on the stage S on which the wafer W is seated. The probe card (P) may be connected to a probe tip (tip) in direct contact with the upper surface of the wafer (W). The probe card P may apply an electrical signal to such a probe tip. Conversely, the probe card P may receive an electrical signal through such a probe tip. The probe card P may transmit electrical characteristics of the wafer W identified by the probe tip to the test head 100 .

프로브 카드(P)는 프로브 카드 커넥터를 포함할 수 있다. 이러한 프로브 카드 커넥터는 테스트 헤드(100)와 결합될 수 있다. 상기 프로브 카드 커넥터는 구체적으로 테스트 헤드(100)의 테스트 헤드 커넥터와 결합될 수 있다.The probe card P may include a probe card connector. This probe card connector may be coupled to the test head 100 . The probe card connector may be specifically coupled to the test head connector of the test head 100 .

웨이퍼(W)는 일반적으로 원형이므로, 프로브 카드(P)는 원형의 웨이퍼(W)를 조사하기 위해서 예를 들어, 원형의 윤곽을 가질 수 있다. 단, 실시예들이 이에 제한되는 것은 아니다.Since the wafer W is generally circular, the probe card P may have, for example, a circular outline in order to irradiate the circular wafer W. However, the embodiments are not limited thereto.

몇몇 실시예에서, 프로브 카드(P)에서 연결되는 프로브 카드 커넥터도 원형으로 배치될 수 있다. 즉, 프로브 카드 커넥터는 복수이고, 복수의 프로브 카드 커넥터가 배치된 평면 형상은 원형일 수 있다. 이 때, 복수의 프로브 카드 커넥터가 배치된 형상은 속이 빈 원 즉, 도넛형태일 수 있으나, 실시예들이 이에 제한되는 것은 아니다. In some embodiments, the probe card connector connected from the probe card P may also be arranged in a circle. That is, there may be a plurality of probe card connectors, and a planar shape in which the plurality of probe card connectors are disposed may be circular. In this case, the shape in which the plurality of probe card connectors are disposed may be a hollow circle, that is, a donut shape, but embodiments are not limited thereto.

테스트 헤드(100)는 프로브 카드(P)와 결합될 수 있다. 테스트 헤드(100)는 프로브 카드(P)에서 웨이퍼(W)를 검사할 수 있도록 다양한 전기 신호를 제공할 수 있다. 이에 따라서, 프로브 카드(P)는 테스트 헤드(100)에서 제공된 전기 신호를 웨이퍼(W)에 인가하여 이에 대한 전기 출력을 제공받고, 이를 다시 테스트 헤드(100)로 전송할 수 있다. 이를 통해서, 웨이퍼 테스트 장치(10)는 웨이퍼(W)의 전기 특성을 파악하고 웨이퍼(W)에 대한 테스트를 진행할 수 있다.The test head 100 may be coupled to the probe card P. The test head 100 may provide various electrical signals to inspect the wafer W from the probe card P. Accordingly, the probe card P may apply an electrical signal provided from the test head 100 to the wafer W to receive an electrical output therefor, and transmit it back to the test head 100 . Through this, the wafer test apparatus 10 may determine the electrical characteristics of the wafer W and perform a test on the wafer W.

테스트 헤드(100)는 프로브 카드(P)와 분리되어 테스트 헤드 커넥터가 A 방향으로 향하게 된 상태에서 테스트 헤드 커넥터가 A' 방향으로 향하도록 회전하여 프로브 카드(P)와 결합될 수 있다. 이에 따라서, 테스트 헤드(100)와 프로브 카드(P)는 물리적으로 체결되고, 전기적으로도 연결될 수 있다.The test head 100 may be separated from the probe card P and rotated so that the test head connector faces in the A' direction while the test head connector faces in the A direction to be coupled to the probe card P. Accordingly, the test head 100 and the probe card P may be physically coupled and electrically connected.

테스트 헤드(100)는 이를 위해서 스테이지(S)와 고정되되 회전가능한 암(arm)으로 고정될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.For this purpose, the test head 100 may be fixed to the stage S and fixed with a rotatable arm, but embodiments are not limited thereto.

이하, 도 2 내지 도 4를 참조하여, 테스트 헤드(100)에 대해 보다 구체적으로 설명한다.Hereinafter, the test head 100 will be described in more detail with reference to FIGS. 2 to 4 .

도 2는 도 1의 테스트 헤드의 사시도이다. 도 3은 도 2의 테스트 헤드를 분해한 분해 사시도이다. 도 4는 도 3의 하부 하우징을 하면에서 도시한 사시도이다.FIG. 2 is a perspective view of the test head of FIG. 1 ; 3 is an exploded perspective view of an exploded test head of FIG. 2 . 4 is a perspective view showing the lower housing of FIG. 3 from the lower surface;

도 2 내지 도 4를 참조하면, 테스트 헤드(100)는 하우징(110), 센터 클램프(160), 테스트 헤드 커넥터(120), 테스트 보드 모듈(130), 장착 슬롯(116)을 포함할 수 있다.2 to 4 , the test head 100 may include a housing 110 , a center clamp 160 , a test head connector 120 , a test board module 130 , and a mounting slot 116 . .

하우징(110)은 테스트 헤드(100)의 외곽을 정의할 수 있다. 하우징(110)은 프로브 카드(도 1의 P)에 결합되는 상부 하우징(111)과 상부 하우징(111)의 하부에 배치된 하부 하우징(112)을 포함할 수 있다.The housing 110 may define an outline of the test head 100 . The housing 110 may include an upper housing 111 coupled to the probe card (P of FIG. 1 ) and a lower housing 112 disposed under the upper housing 111 .

상부 하우징(111)은 상면(111a)을 포함할 수 있다. 상면(111a)은 상부 하우징(111)의 상부를 정의하는 표면일 수 있다. 상면(111a)은 센터 클램프(160)를 노출시키는 개구를 포함할 수 있다. 상면(111a)에는 프로브 카드(도 1의 P)와 결합되는 테스트 헤드 커넥터(120)가 배치될 수 있다.The upper housing 111 may include an upper surface 111a. The upper surface 111a may be a surface defining an upper portion of the upper housing 111 . The upper surface 111a may include an opening exposing the center clamp 160 . A test head connector 120 coupled to the probe card (P of FIG. 1 ) may be disposed on the upper surface 111a.

센터 클램프(160)는 프로브 카드(P)와 물리적으로 체결되는 부분일 수 있다. 즉, 센터 클램프(160)를 통해서 프로브 카드(P)와 테스트 헤드(100)가 서로 고정될 수 있다. 이에 따라, 센터 클램프(160)는 프로브 카드(P)의 특정 부위와 맞물려 고정될 수 있는 미리 정한 구조를 가질 수 있다.The center clamp 160 may be a part physically fastened to the probe card P. That is, the probe card P and the test head 100 may be fixed to each other through the center clamp 160 . Accordingly, the center clamp 160 may have a predetermined structure that can be fixed by being engaged with a specific portion of the probe card (P).

테스트 헤드 커넥터(120)는 센터 클램프(160)가 프로브 카드(P)와 체결됨과 동시에 프로브 카드(P)의 프로브 카드 커넥터와 접촉하여 프로브 카드(P)와 테스트 헤드(100)를 전기적으로 연결할 수 있다.The test head connector 120 can electrically connect the probe card (P) and the test head (100) by contacting the probe card connector of the probe card (P) at the same time that the center clamp (160) is fastened to the probe card (P). there is.

하부 하우징(112)은 제1 측벽(112a), 제2 측벽(112b), 제3 측벽(112c), 제4 측벽(112d) 및 하부 덮개(114)를 포함할 수 있다.The lower housing 112 may include a first sidewall 112a , a second sidewall 112b , a third sidewall 112c , a fourth sidewall 112d , and a lower cover 114 .

제1 측벽(112a)과 제2 측벽(112b)은 테스트 헤드(100)은 제2 방향(Y)의 양 측벽을 의미할 수 있다. 제1 측벽(112a)과 제2 측벽(112b)은 제3 측벽(112c) 및 제4 측벽(112d)과 연결되어 테스트 헤드(100)의 측면 외곽을 정의할 수 있다.The first sidewall 112a and the second sidewall 112b may refer to both sidewalls of the test head 100 in the second direction (Y). The first sidewall 112a and the second sidewall 112b may be connected to the third sidewall 112c and the fourth sidewall 112d to define a side perimeter of the test head 100 .

제1 측벽(112a)은 상부 하우징(111)과 연결되어 제2 방향(Y)의 테스트 헤드(100)의 양 측면을 둘러쌀 수 있다. 제1 측벽(112a)의 제3 방향(Z)의 폭은 일정할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.The first sidewall 112a may be connected to the upper housing 111 to surround both sides of the test head 100 in the second direction Y. The width of the first sidewall 112a in the third direction Z may be constant, but embodiments are not limited thereto.

제2 측벽(112b)은 제1 측벽(112a)과 연결되고, 제1 측벽(112a)의 아래에 형성될 수 있다. 제2 측벽(112b)의 제3 방향(Z)의 폭은 아래로 갈수록 줄어들 수 있으나, 실시예들이 이에 제한되는 것은 아니다.The second sidewall 112b may be connected to the first sidewall 112a and formed under the first sidewall 112a. The width of the second sidewall 112b in the third direction Z may decrease downward, but embodiments are not limited thereto.

제3 측벽(112c)과 제4 측벽(112d)은 테스트 헤드(100)은 제3 방향(Z)의 양 측벽을 의미할 수 있다. The third sidewall 112c and the fourth sidewall 112d may refer to both sidewalls of the test head 100 in the third direction Z.

제3 측벽(112c)은 상부 하우징(111)과 연결되어 제3 방향(Z)의 테스트 헤드(100)의 양 측면을 둘러쌀 수 있다. 제3 측벽(112c)은 제1 측벽(112a)과 연결될 수 있다. 제3 측벽(112c)의 제2 방향(Y)의 폭은 일정할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니다.The third sidewall 112c may be connected to the upper housing 111 to surround both sides of the test head 100 in the third direction Z. The third sidewall 112c may be connected to the first sidewall 112a. The width of the third sidewall 112c in the second direction Y may be constant. However, embodiments are not limited thereto.

제4 측벽(112d)은 제3 측벽(112c)과 연결되고, 제3 측벽(112c)의 아래에 형성될 수 있다. 제4 측벽(112d)은 제2 측벽(112b)과 연결될 수 있다. 몇몇 실시예에서, 제3 측벽(112c)의 제2 방향(Y)의 폭은 일정할 수 있다. 또한, 몇몇 실시예에서, 제3 측벽(112c)의 제2 방향(Y)의 폭은 아래로 갈수록 줄어드는 형태로 변형되어 실시될 수 있다.The fourth sidewall 112d is connected to the third sidewall 112c and may be formed under the third sidewall 112c. The fourth sidewall 112d may be connected to the second sidewall 112b. In some embodiments, the width of the third sidewall 112c in the second direction Y may be constant. Also, in some embodiments, the width of the third sidewall 112c in the second direction Y may be modified to decrease downwardly.

하부 하우징(112)의 제1 내지 제4 측벽(112a, 112b, 112c, 112d)에 의해 정의된 공간 내부에, 테스트 보드 모듈(130)이 실장되는 장착 슬롯(116)이 배치될 수 있다.A mounting slot 116 in which the test board module 130 is mounted may be disposed in a space defined by the first to fourth sidewalls 112a, 112b, 112c, and 112d of the lower housing 112 .

몇몇 실시예에서, 하부 하우징(112)은 외부로부터 테스트 보드 모듈(130)을 장착 슬롯(116)에 실장하고, 장착 슬롯(116)으로부터 테스트 보드 모듈(130)을 탈거하는데 이용되는 하부 덮개(114)를 포함할 수 있다.In some embodiments, the lower housing 112 mounts the test board module 130 in the mounting slot 116 from the outside, and the lower cover 114 is used to remove the test board module 130 from the mounting slot 116 . ) may be included.

하부 덮개(114)는 도시된 것과 같이 하부 하우징(112)의 하부에 배치될 수 있다. 이처럼 테스트 보드 모듈(130)을 테스트 헤드(100) 내부로 반입하거나 테스트 헤드(100) 외부로 반출하는 하부 덮개(114)가 하부 하우징(112)의 하면에 형성되므로, 센터 클램프(160)가 배치된 상부 하우징(111)의 상면(111a)과 반대되는 면으로 테스트 보드 모듈(130)을 반입하거나 반출할 수 있다(예를 들어, 도 1의 A방향으로 테스트 보드 모듈(130)을 반입하거나 반출할 수 있다).The lower cover 114 may be disposed under the lower housing 112 as shown. As such, since the lower cover 114 for bringing the test board module 130 into the test head 100 or for taking it out of the test head 100 is formed on the lower surface of the lower housing 112 , the center clamp 160 is disposed. The test board module 130 can be carried in or carried out to the surface opposite to the upper surface 111a of the upper housing 111 (eg, the test board module 130 is carried in or carried out in the direction A of FIG. 1 ). can do).

이에 따라, 테스트 보드 모듈(130)을 테스트 헤드(100)에 반입하거나 반출할 때 마다 센터 클램프(160)가 배치된 베이스 보드를 테스트 헤드(100)로부터 분리시킬 필요가 없어, 작업 효율이 향상될 수 있다.Accordingly, there is no need to separate the base board on which the center clamp 160 is disposed from the test head 100 whenever the test board module 130 is brought into or taken out of the test head 100 , so that work efficiency can be improved. can

테스트 보드 모듈(130)은 장착 슬롯(116)에 장착되고, 예를 들어, 테스트 헤드 커넥터(120)를 통해 프로브 카드(도 1의 P)와 전기적으로 연결될 수 있다. 테스트 보드 모듈(130)은 웨이퍼(도 1의 W)를 테스트하기 위한 소정의 전기 신호를 생성하여 웨이퍼(도 1의 W)에 인가할 수 있으며, 웨이퍼(도 1의 W)로부터 인가된 전기 신호에 따른 응답 신호를 수신할 수도 있다.The test board module 130 may be mounted in the mounting slot 116 and may be electrically connected to the probe card (P of FIG. 1 ) through, for example, the test head connector 120 . The test board module 130 may generate a predetermined electric signal for testing the wafer (W of FIG. 1 ) and apply it to the wafer (W of FIG. 1 ), and the electric signal applied from the wafer (W of FIG. 1 ) It is also possible to receive a response signal according to

이하, 도 5 내지 도 8을 참조하여, 이러한 테스트 보드 모듈에 대해 보다 구체적으로 설명한다.Hereinafter, such a test board module will be described in more detail with reference to FIGS. 5 to 8 .

도 5는 도 3의 테스트 보드 모듈을 도시한 사시도이다. 도 6은 도 5의 테스트 보드 모듈을 분해한 분해 사시도이다. 도 7은 도 6의 콜드 플레이트의 사시도이다. 도 8은 도 6의 세퍼레이터(seperator)의 사시도이다.FIG. 5 is a perspective view illustrating the test board module of FIG. 3 . 6 is an exploded perspective view of the test board module of FIG. 5; 7 is a perspective view of the cold plate of FIG. 6 ; 8 is a perspective view of the separator of FIG. 6 ;

도 5 내지 도 8을 참조하면, 테스트 보드 모듈(130)은, 제1 테스트 보드(132), 제2 테스트 보드(134), 콜드 플레이트(cold plate)(136), 세퍼레이터(seperator)(138)를 포함할 수 있다.5 to 8 , the test board module 130 includes a first test board 132 , a second test board 134 , a cold plate 136 , and a separator 138 . may include

제1 테스트 보드(132)와 제2 테스트 보드(134)는 실질적으로 전기 신호를 송신하거 수신하고, 해석할 수 있다. 즉, 제1 테스트 보드(132)와 제2 테스트 보드(134)는 프로브 카드(도 1의 P)로 어떠한 전기 신호를 전송할지를 결정할 수 있다. 또한, 제1 테스트 보드(132)와 제2 테스트 보드(134)는 프로브 카드(도 1의 P)로부터 받은 전기 신호를 이용하여 웨이퍼의 전기 특성을 해석할 수 있다.The first test board 132 and the second test board 134 may substantially transmit, receive, and interpret electrical signals. That is, the first test board 132 and the second test board 134 may determine which electric signal to transmit to the probe card (P in FIG. 1 ). In addition, the first test board 132 and the second test board 134 may analyze the electrical characteristics of the wafer by using the electrical signal received from the probe card (P of FIG. 1 ).

이를 위해 제1 테스트 보드(132)와 제2 테스트 보드(134)는 복수의 테스트 칩을 포함할 수 있다.To this end, the first test board 132 and the second test board 134 may include a plurality of test chips.

이러한 복수의 테스트 칩은, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면(예를 들어, 콜드 플레이트(136)와 마주보는 면)에 실장되는 제1 테스트 칩(134a)과 제2 테스트 칩(134b), 그리고, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제2 면(예를 들어, 콜드 플레이트(136)와 마주보지 않는 제1 면에 반대되는 면)에 실장되는 제3 테스트 칩(134c)을 포함할 수 있다.The plurality of test chips includes a first test chip 134a mounted on a first surface (eg, a surface facing the cold plate 136 ) of the first test board 132 and the second test board 134 . ) and the second test chip 134b, and the second surfaces of the first test board 132 and the second test board 134 (eg, opposite to the first surface that does not face the cold plate 136 ) a third test chip 134c mounted on the surface).

비록 도 6에서는, 제1 테스트 보드(132)의 제1 면에 실장되는 제1 및 제2 테스트 칩과, 제2 테스트 보드(134)의 제2 면에 실장되는 제3 테스트 칩을 생략하고 도시하였으나, 제1 테스트 보드(132)의 제1 면에는 제2 테스트 보드(134)의 제1 면과 같이 제1 및 제2 테스트 칩이 실장되고, 제2 테스트 보드(134)의 제2 면에는 제1 테스트 보드(132)의 제2 면과 같이 제3 테스트 칩이 실장될 수 있다.Although in FIG. 6 , the first and second test chips mounted on the first surface of the first test board 132 and the third test chip mounted on the second surface of the second test board 134 are omitted and illustrated. However, the first and second test chips are mounted on the first surface of the first test board 132 like the first surface of the second test board 134 , and on the second surface of the second test board 134 . A third test chip may be mounted like the second surface of the first test board 132 .

본 실시예에서, 제1 테스트 칩(134a), 제2 테스트 칩(134b) 및 제3 테스트 칩(134c)은 서로 다를 수 있다. 구체적으로, 제1 테스트 칩(134a), 제2 테스트 칩(134b) 및 제3 테스트 칩(134c)은 그 동작 중에 발산하는 단위 시간 당 단위 면적 당 열 에너지의 양인 히트 플럭스(heat flux)가 서로 다를 수 있다.In this embodiment, the first test chip 134a, the second test chip 134b, and the third test chip 134c may be different from each other. Specifically, the first test chip 134a , the second test chip 134b , and the third test chip 134c have a heat flux, which is the amount of heat energy per unit area per unit time that is emitted during their operation, from each other. can be different.

몇몇 실시예에서, 제1 테스트 칩(134a)의 히트 플럭스는 제2 테스트 칩(134b)의 히트 플럭스보다 크고, 제2 테스트 칩(134b)의 히트 플럭스는 제3 테스트 칩(134c)의 히트 플럭스보다 클 수 있다. 다시 말해, 동일한 동작 시간 동안의 제1 테스트 칩(134a)의 발열량이 제2 테스트 칩(134b)의 발열량보다 크고, 동일한 동작 시간 동안의 제2 테스트 칩(134b)의 발열량이 제3 테스트 칩(134c)의 발열량보다 클 수 있다.In some embodiments, the heat flux of the first test chip 134a is greater than the heat flux of the second test chip 134b , and the heat flux of the second test chip 134b is the heat flux of the third test chip 134c can be larger In other words, the amount of heat generated by the first test chip 134a during the same operating time is greater than that of the second test chip 134b, and the amount of heat generated by the second test chip 134b during the same operating time is generated by the third test chip ( 134c) may be greater than the calorific value.

본 출원인은, 복수회의 반복 실험을 통해, 제1 테스트 칩(134a), 제2 테스트 칩(134b) 및 제3 테스트 칩(134c)의 히트 플럭스 범위를 아래 표 1과 같이 정의하였다.The present applicant defined heat flux ranges of the first test chip 134a, the second test chip 134b, and the third test chip 134c as shown in Table 1 below through repeated experiments.

히트 플럭스 범위(heat flux range)heat flux range 제1 테스트 칩(134a)first test chip 134a 200,000 W/m2 이상 1,000,000 W/m2 미만인 칩(여기서, m2 = m × m)Chips with 200,000 W/m2 or more and less than 1,000,000 W/m2, where m2 = m × m 제2 테스트 칩(134b)second test chip 134b 10,000 W/m2 이상 200,000 W/m2 미만인 칩Chips with more than 10,000 W/m2 and less than 200,000 W/m2 제3 테스트 칩(134c)third test chip 134c 1,000 W/m2 이상 10,000 W/m2 미만인 칩Chips with more than 1,000 W/m2 and less than 10,000 W/m2

제1 테스트 보드(132)와 제2 테스트 보드(134)에 실장된 테스트 칩들을 이렇게 표 1과 같이 제1 내지 제3 테스트 칩(134a, 134b, 134c)으로 분류한 이유는, 후술할 본 실시예에 따른 냉각 방법을 사용할 경우, 각 범주의 경계에서 테스트 칩들 간의 냉각 효율의 차이가 크게 발생함을 확인하였기 때문이다.The reason for classifying the test chips mounted on the first test board 132 and the second test board 134 into the first to third test chips 134a, 134b, and 134c as shown in Table 1 is described later. This is because it was confirmed that, when the cooling method according to the example is used, a difference in cooling efficiency between the test chips occurs significantly at the boundary of each category.

콜드 플레이트(136)는 제1 테스트 보드(132)의 제1 면과 제2 테스트 보드(134)의 제1 면 사이에 배치될 수 있다. 이에 따라, 제1 테스트 보드(132)와 제2 테스트 보드(134)가 콜드 플레이트(136)의 양 측면을 덮는 형상으로 배치될 수 있다.The cold plate 136 may be disposed between the first surface of the first test board 132 and the first surface of the second test board 134 . Accordingly, the first test board 132 and the second test board 134 may be disposed to cover both sides of the cold plate 136 .

따라서, 도 3에 도시된 것과 같이, 인접한 테스트 모드 모듈들(130) 간에는 서로 테스트 보드의 제2 면을 마주 볼 뿐, 인접한 테스트 모드 모듈들(130) 사이에 별도의 콜드 플레이트가 배치되지 않는다.Accordingly, as shown in FIG. 3 , only the second surfaces of the test board face each other between the adjacent test mode modules 130 , and a separate cold plate is not disposed between the adjacent test mode modules 130 .

콜드 플레이트(136)는 인렛 냉매 매니폴드(171)로부터 제공된 냉매의 흐름을 제어하는 복수의 격벽(136a, 136b, 136c, 136d)을 포함할 수 있다. 콜드 플레이트(136)의 복수의 격벽(136a, 136b, 136c, 136d)에 의해 그 흐름이 유도된 냉매는 아웃렛 냉매 매니폴드(172)를 통해 외부로 빠져나갈 수 있다.The cold plate 136 may include a plurality of partition walls 136a , 136b , 136c , and 136d for controlling the flow of the refrigerant provided from the inlet refrigerant manifold 171 . The refrigerant whose flow is induced by the plurality of partition walls 136a , 136b , 136c and 136d of the cold plate 136 may exit to the outside through the outlet refrigerant manifold 172 .

격벽(136a)은 콜드 플레이트(136) 내의 영역을 영역(A)와 영역(B)로 구분할 수 있다. 격벽(136b)은 콜드 플레이트(136)내의 영역을 영역(B)와 영역(C)로 구분할 수 있다. 격벽(136c)은 콜드 플레이트(136)내의 영역을 영역(C)와 영역(D)로 구분할 수 있다.The partition wall 136a may divide an area within the cold plate 136 into an area A and an area B. The partition wall 136b may divide an area in the cold plate 136 into an area B and an area C. As shown in FIG. The partition wall 136c may divide an area within the cold plate 136 into a region C and a region D.

제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제1 테스트 칩(134a)은 콜드 플레이트(136) 내의 영역(A)에 배치될 수 있고, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제2 테스트 칩(134b)은 콜드 플레이트(136) 내의 영역(B) 내지 영역(D) 중 어느 하나에 배치될 수 있다.The first test chip 134a mounted on the first surface of the first test board 132 and the second test board 134 may be disposed in the area A in the cold plate 136 , and the first test board 132 and the second test chip 134b mounted on the first surface of the second test board 134 may be disposed in any one of regions B to D in the cold plate 136 .

이에 따라, 동작 발열량이 가장 큰 제1 테스트 칩(134a)은 인렛 냉매 매니폴드(171)로부터 가장 멀리 배치되고, 동작 발열량이 제1 테스트 칩(134a)에 비해 작은 제2 테스트 칩(134b)은 인렛 냉매 매니폴드(171)에 더 인접하여 배치될 수 있다.Accordingly, the first test chip 134a having the largest operating heating value is disposed farthest from the inlet refrigerant manifold 171 , and the second test chip 134b having a smaller operating heating value compared to the first test chip 134a is It may be disposed closer to the inlet refrigerant manifold 171 .

세퍼레이터(138)는 콜드 플레이트(136) 내의 영역(A)에 배치되고, 콜드 플레이트(136) 내의 영역(B) 내지 영역(D)에는 배치되지 않을 수 있다. 이에 따라, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제1 테스트 칩(134a) 사이에는 세퍼레이터(138)가 존재하지만, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제2 테스트 칩(134b) 사이에는 세퍼레이터(138)가 존재하지 않는다.The separator 138 may be disposed in the area A in the cold plate 136 and may not be disposed in the areas B to D in the cold plate 136 . Accordingly, although the separator 138 is present between the first test chip 134a mounted on the first surface of the first test board 132 and the second test board 134 , the first test board 132 and The separator 138 does not exist between the second test chips 134b mounted on the first surface of the second test board 134 .

세퍼레이터(138)는 유로(flow path) 패턴(138a)을 포함할 수 있다. 이러한 유로 패턴(138a)은 냉매가 통과하는(흐르는) 단면적을 좁게하여 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제1 테스트 칩(134a) 사이에서의 냉매의 유속을 빠르게할 수 있다. 즉, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제1 테스트 칩(134a) 사이에서는 이러한 세퍼레이터(138)로 인해 냉매가 빠르게 흐르지만, 제1 테스트 보드(132)와 제2 테스트 보드(134)의 제1 면에 실장된 제2 테스트 칩(134b) 사이에서는 냉매의 유속이 느려질 수 있다.The separator 138 may include a flow path pattern 138a. The flow path pattern 138a narrows the cross-sectional area through which the refrigerant passes (flows), so that the first test board 132 and the second test board 134 have a space between the first test chip 134a mounted on the first surface. The flow rate of the refrigerant can be increased. That is, the refrigerant flows rapidly between the first test board 132 and the first test chip 134a mounted on the first surface of the second test board 134 due to the separator 138, but the first test board Between the 132 and the second test chip 134b mounted on the first surface of the second test board 134 , the flow rate of the refrigerant may be slow.

몇몇 실시예에서, 냉매는 예를 들어, 액체 상태의 불활성 불소화합물을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 냉매로 액체 상태의 불활성 불소화합물을 사용할 경우, 세퍼레이터(138)는 냉매와 반응하지 않는 재질로 이루어질 수 있다.In some embodiments, the refrigerant may include, for example, an inert fluorine compound in a liquid state, but embodiments are not limited thereto. When an inert fluorine compound in a liquid state is used as the refrigerant, the separator 138 may be made of a material that does not react with the refrigerant.

이하 도 9를 함께 참조하여, 테스트 보드 모듈(130)의 냉각 동작에 대해 설명한다.Hereinafter, a cooling operation of the test board module 130 will be described with reference to FIG. 9 together.

도 9는 몇몇 실시예에 따른 웨이퍼 테스트 장치의 냉각 동작을 설명하기 위한 도면이다.9 is a view for explaining a cooling operation of a wafer test apparatus according to some embodiments.

도 5 내지 도 9를 참조하면, 인렛 냉매 매니폴드(171)로 제공된 냉매는 우선적으로 인렛 냉매 매니폴드(171)로부터 멀리 떨어진 곳으로 유도된다. 예를 들어, 인렛 냉매 매니폴드(171)로 제공된 냉매는 콜드 플레이트(136)의 영역(A)로 유도될 수 있다. 이와 같이, 인렛 냉매 매니폴드(171)로 제공된 냉매가 콜드 플레이트(136)의 영역(A)로 먼저 유도되는 것은, 냉매가 콜드 플레이트(136) 내의 영역(A) 내지 영역(D)를 가득 채우게하기 위함이다. 만약, 반대로 인렛 냉매 매니폴드(171)로 제공된 냉매가 콜드 플레이트(136)의 영역(D)로 유도되어 영역(A)로 흐른다면, 냉매의 유속에 따라 자칫 영역(D)에 냉매가 가득차지 않을 수 있으므로, 이를 방지하기 위해, 인렛 냉매 매니폴드(171)로 제공된 냉매는 우선적으로 콜드 플레이트(136)의 영역(A)로 유도된다.5 to 9 , the refrigerant provided to the inlet refrigerant manifold 171 is preferentially guided away from the inlet refrigerant manifold 171 . For example, the refrigerant provided to the inlet refrigerant manifold 171 may be guided to the area A of the cold plate 136 . As such, the refrigerant provided to the inlet refrigerant manifold 171 is first guided to the region A of the cold plate 136 so that the refrigerant fills the regions A to D in the cold plate 136 . to do Conversely, if the refrigerant provided to the inlet refrigerant manifold 171 is guided to the region D of the cold plate 136 and flows to the region A, the region D may be filled with refrigerant depending on the flow rate of the refrigerant. Therefore, in order to prevent this, the refrigerant provided to the inlet refrigerant manifold 171 is preferentially guided to the area A of the cold plate 136 .

콜드 플레이트(136)의 영역(A)로 유도된 냉매는 격벽(136a)과 세퍼레이터(138)에 의해 빠른 속도로 영역(A)를 통과하여 영역(B)로 흐른다. 콜드 플레이트(136)의 영역(A)에는 동작 발열량이 많은 제1 테스트 칩(134a)이 배치되므로, 빠른 유속을 갖는 냉매는 동작 발열량이 많은 제1 테스트 칩(134a)을 효율적으로 냉각시킬 수 있다.The refrigerant guided to the region A of the cold plate 136 passes through the region A at a high speed by the partition wall 136a and the separator 138 and flows into the region B. Since the first test chip 134a having a large amount of operating heat is disposed in the region A of the cold plate 136 , the refrigerant having a high flow rate can efficiently cool the first test chip 134a having a large amount of operating heat. .

다음, 콜드 플레이트(136)의 영역(B)로 흘러들어온 냉매는 격벽(136b)에 의해 콜드 플레이트(136)의 영역(C)로 유도되고, 콜드 플레이트(136)의 영역(C)로 흘러들어온 냉매는 격벽(136c)에 의해 콜드 플레이트(136)의 영역(D)로 유도된 후, 아웃렛 냉매 매니폴드(172)를 통해 외부로 빠져나간다.Next, the refrigerant flowing into the region B of the cold plate 136 is guided to the region C of the cold plate 136 by the partition wall 136b, and flows into the region C of the cold plate 136 The refrigerant is guided to the region D of the cold plate 136 by the partition wall 136c, and then exits through the outlet refrigerant manifold 172 to the outside.

앞서 설명한 것과 같이, 콜드 플레이트(136)의 영역(B) 내지 영역(D)에는 세퍼레이터(138)가 존재하지 않으므로, 콜드 플레이트(136)의 영역(B) 내지 영역(D)를 흐르는 냉매의 유속은 콜드 플레이트(136)의 영역(A)를 흐르는 냉매의 유속보다 느릴 수 있다. 콜드 플레이트(136)의 영역(B) 내지 영역(D)을 흐르는 냉매는 제1 테스트 칩(134a)보다 동작 발열량이 작은 제2 테스트 칩(134b)을 효율적으로 냉각시킬 수 있다.As described above, since the separator 138 does not exist in the regions B to D of the cold plate 136 , the flow rate of the refrigerant flowing through the regions B to D of the cold plate 136 . may be slower than the flow rate of the refrigerant flowing through the region A of the cold plate 136 . The refrigerant flowing through the regions B to D of the cold plate 136 may efficiently cool the second test chip 134b having a smaller operating heat value than the first test chip 134a.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments, but may be manufactured in various different forms, and those of ordinary skill in the art to which the present invention pertains. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

100: 테스트 헤드
110: 하우징
111: 상부 하우징
112: 하부 하우징
116: 장착 슬롯
130: 테스트 모듈
132, 134: 테스트 보드
136: 콜드 플레이트
138: 세퍼레이터
171: 인렛 냉매 매니폴드
172: 아웃렛 냉매 매니폴드100: test head
110: housing
111: upper housing
112: lower housing
116: mounting slot
130: test module
132, 134: test board
136: cold plate
138: separator
171: inlet refrigerant manifold
172: outlet refrigerant manifold

Claims (18)

웨이퍼 테스트 장치의 테스트 헤드에 있어서,
제1 면과, 상기 제1 면의 반대 면인 제2 면을 포함하고, 상기 제1 면 상에 제1 테스트 칩이 실장된 제1 테스트 보드;
제3 면과, 상기 제3 면의 반대 면인 제4 면을 포함하고, 상기 제3 면 상에 제2 테스트 칩이 실장된 제2 테스트 보드; 및
상기 제1 테스트 보드의 상기 제1 면과 상기 제2 테스트 보드의 상기 제3 면 사이에 배치되고, 냉매의 흐름을 제어하는 격벽을 포함하는 콜드 플레이트를 포함하는 테스트 헤드.In the test head of the wafer test apparatus,
a first test board including a first surface and a second surface opposite to the first surface, wherein a first test chip is mounted on the first surface;
a second test board including a third surface and a fourth surface opposite to the third surface, wherein a second test chip is mounted on the third surface; and
and a cold plate disposed between the first surface of the first test board and the third surface of the second test board and including a partition wall for controlling a flow of a refrigerant. 제1항에 있어서,
상기 제1 테스트 보드는, 상기 제1 면 상에 실장되고 상기 제1 테스트 칩과 다른 제3 테스트 칩을 더 포함하고,
상기 제2 테스트 보드는, 상기 제3 면 상에 실장되고 상기 제2 테스트 칩과 다른 제4 테스트 칩을 더 포함하고,
상기 콜드 플레이트의 격벽은, 상기 제3 및 제4 테스트 칩보다 상기 제1 및 제2 테스트 칩에 상기 냉매가 먼저 흐르도록 상기 냉매의 흐름을 제어하는 테스트 헤드.According to claim 1,
The first test board further includes a third test chip mounted on the first surface and different from the first test chip,
The second test board further includes a fourth test chip mounted on the third surface and different from the second test chip,
The barrier rib of the cold plate controls the flow of the coolant so that the coolant flows through the first and second test chips before the third and fourth test chips. 제2항에 있어서,
상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스(heat flux)를 발산하고,
상기 제2 테스트 칩은 그 동작 중에 제2 히트 플럭스를 발산하고,
상기 제3 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제3 히트 플럭스를 발산하고,
상기 제4 테스트 칩은 그 동작 중에 상기 제2 히트 플럭스보다 작은 제4 히트 플럭스를 발산하는 테스트 헤드.3. The method of claim 2,
the first test chip radiates a first heat flux during its operation;
the second test chip radiates a second heat flux during its operation;
the third test chip dissipates a third heat flux less than the first heat flux during its operation;
and wherein the fourth test chip emits a fourth heat flux less than the second heat flux during its operation. 제3항에 있어서,
상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고 그 동작 중에 상기 제3 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고,
상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함하는 테스트 헤드.4. The method of claim 3,
The first test board further includes a fifth test chip mounted on the second surface and emitting a fifth heat flux smaller than the third heat flux during operation thereof;
The second test board further includes a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation thereof. 제2항에 있어서,
상기 제1 테스트 칩과 상기 제2 테스트 칩 사이에 배치되고, 상기 제3 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터(seperator)를 더 포함하는 테스트 헤드.3. The method of claim 2,
and a separator disposed between the first test chip and the second test chip and not between the third test chip and the fourth test chip. 제5항에 있어서,
상기 세퍼레이터는, 상기 냉매가 상기 제1 테스트 칩과 상기 제2 테스트 칩 사이를 흐를 때의 유속이 상기 제3 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로(flow path) 패턴을 포함하는 테스트 헤드.6. The method of claim 5,
The separator may include a flow path such that a flow rate when the refrigerant flows between the first test chip and the second test chip is faster than a flow rate when it flows between the third test chip and the fourth test chip. ) test head containing the pattern. 제1항에 있어서,
회전하여 프로브 카드와 결합되는 상부 하우징; 및
상기 상부 하우징 하부에 배치되는 하부 하우징으로, 상기 제1 및 제2 테스트 보드가 실장되는 장착 슬롯과, 상기 제1 및 제2 테스트 보드를 외부로부터 반입할 수 있는 하부 덮개를 포함하는 하부 하우징을 더 포함하는 테스트 헤드.According to claim 1,
an upper housing coupled to the probe card by rotating; and
a lower housing disposed under the upper housing, the lower housing including a mounting slot in which the first and second test boards are mounted, and a lower cover through which the first and second test boards can be brought in from the outside; Included test head. 웨이퍼 테스트 장치의 테스트 헤드에 있어서,
제1 면과, 상기 제1 면의 반대 면인 제2 면을 포함하고, 상기 제1 면 상에 제1 및 제2 테스트 칩이 실장된 제1 테스트 보드;
제3 면과, 상기 제3 면의 반대 면인 제4 면을 포함하고, 상기 제3 면 상에 제3 및 제4 테스트 칩이 실장된 제2 테스트 보드;
상기 제1 테스트 보드의 상기 제1 면과 상기 제2 테스트 보드의 상기 제3 면 사이에 배치되는 콜드 플레이트; 및
상기 제1 테스트 칩과 상기 제3 테스트 칩 사이에 배치되고, 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터를 포함하되,
상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스를 발산하고,
상기 제2 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제2 히트 플럭스를 발산하고,
상기 제3 테스트 칩은 그 동작 중에 제3 히트 플럭스를 발산하고,
상기 제4 테스트 칩은 그 동작 중에 상기 제3 히트 플럭스보다 작은 제4 히트 플럭스를 발산하는 테스트 헤드.In the test head of the wafer test apparatus,
a first test board including a first surface and a second surface opposite to the first surface, wherein first and second test chips are mounted on the first surface;
a second test board including a third surface and a fourth surface opposite to the third surface, on which third and fourth test chips are mounted;
a cold plate disposed between the first surface of the first test board and the third surface of the second test board; and
a separator disposed between the first test chip and the third test chip and not between the second test chip and the fourth test chip;
the first test chip radiates a first heat flux during its operation;
the second test chip dissipates a second heat flux less than the first heat flux during its operation;
the third test chip radiates a third heat flux during its operation;
and wherein the fourth test chip emits a fourth heat flux less than the third heat flux during its operation. 제8항에 있어서,
상기 콜드 플레이트는, 상기 제2 및 제4 테스트 칩보다 상기 제1 및 제3 테스트 칩에 냉매가 먼저 흐르도록 상기 냉매의 흐름을 제어하는 격벽을 포함하는 테스트 헤드.9. The method of claim 8,
and the cold plate includes a barrier rib for controlling the flow of the refrigerant so that the refrigerant flows through the first and third test chips before the second and fourth test chips. 제9항에 있어서,
상기 세퍼레이터는, 상기 냉매가 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이를 흐를 때의 유속이 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로 패턴을 포함하는 테스트 헤드.10. The method of claim 9,
The separator includes a flow path pattern that allows a flow rate when the refrigerant flows between the first test chip and the third test chip to be faster than a flow rate when it flows between the second test chip and the fourth test chip the test head. 제8항에 있어서,
상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고, 그 동작 중에 상기 제2 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고,
상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고, 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함하는 테스트 헤드.9. The method of claim 8,
The first test board further includes a fifth test chip mounted on the second surface and emitting a fifth heat flux smaller than the second heat flux during operation thereof;
The second test board further includes a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation thereof. 제11항에 있어서,
상기 제1 히트 플럭스는 200,000 W/m2 이상 1,000,000 W/m2 미만이고,
상기 제2 히트 플럭스는 10,000 W/m2 이상 200,000 W/m2 미만이고,
상기 제5 히트 플럭스는 1,000 W/m2 이상 10,000 W/m2 미만인 테스트 헤드.12. The method of claim 11,
The first heat flux is 200,000 W/m2 or more and less than 1,000,000 W/m2,
The second heat flux is 10,000 W/m2 or more and less than 200,000 W/m2,
The fifth heat flux is 1,000 W/m2 or more and less than 10,000 W/m2 of the test head. 제8항에 있어서,
냉매가 제공되는 인렛 냉매 매니폴드를 더 포함하고,
상기 제2 테스트 칩은 상기 제1 테스트 칩에 비해 상기 인렛 냉매 매니폴드어 더 인접하여 배치되는 테스트 헤드.9. The method of claim 8,
Further comprising an inlet refrigerant manifold to which the refrigerant is provided,
and the second test chip is disposed closer to the inlet refrigerant manifold than the first test chip. 그 상면에 웨이퍼가 안착되는 스테이지;
상기 스테이지 상에 배치되고 상기 웨이퍼에 전기적으로 연결되는 프로브 카드; 및
상기 스테이지에 고정된 상태로 회전하여 상기 프로브 카드에 전기적으로 연결되는 테스트 헤드를 포함하되,
상기 테스트 헤드는,
센터 클램프를 통해 상기 프로브 카드와 결합되는 상부 하우징과,
상기 상부 하우징 하부에 배치되는 하부 하우징으로, 상기 프로브 카드와 전기적으로 연결되는 테스트 보드 모듈을 상기 센터 클램프가 위치한 면과 반대면으로 외부로부터 반입할 수 있는 하부 덮개를 포함하는 하부 하우징을 포함하고,
상기 테스트 보드 모듈은,
제1 면과, 상기 제1 면의 반대 면인 제2 면을 포함하고, 상기 제1 면 상에 제1 및 제2 테스트 칩이 실장된 제1 테스트 보드와,
제3 면과, 상기 제3 면의 반대 면인 제4 면을 포함하고, 상기 제3 면 상에 제3 및 제4 테스트 칩이 실장된 제2 테스트 보드와,
상기 제1 테스트 보드의 상기 제1 면과 상기 제2 테스트 보드의 상기 제3 면 사이에 배치되는 콜드 플레이트와,
상기 제1 테스트 칩과 상기 제3 테스트 칩 사이에 배치되고, 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이에는 배치되지 않는 세퍼레이터를 포함하는 웨이퍼 테스트 장치.a stage on which the wafer is mounted;
a probe card disposed on the stage and electrically connected to the wafer; and
and a test head electrically connected to the probe card by rotating in a state fixed to the stage,
The test head is
an upper housing coupled to the probe card through a center clamp;
A lower housing disposed under the upper housing and comprising a lower housing including a lower cover through which a test board module electrically connected to the probe card can be brought in from the outside on a surface opposite to a surface on which the center clamp is located;
The test board module,
a first test board including a first surface and a second surface opposite to the first surface, wherein first and second test chips are mounted on the first surface;
a second test board including a third surface and a fourth surface opposite to the third surface, on which third and fourth test chips are mounted;
a cold plate disposed between the first surface of the first test board and the third surface of the second test board;
and a separator disposed between the first test chip and the third test chip and not between the second test chip and the fourth test chip. 제14항에 있어서,
상기 제1 테스트 칩은 그 동작 중에 제1 히트 플럭스를 발산하고,
상기 제2 테스트 칩은 그 동작 중에 상기 제1 히트 플럭스보다 작은 제2 히트 플럭스를 발산하고,
상기 제3 테스트 칩은 그 동작 중에 제3 히트 플럭스를 발산하고,
상기 제4 테스트 칩은 그 동작 중에 상기 제3 히트 플럭스보다 작은 제4 히트 플럭스를 발산하는 웨이퍼 테스트 장치.15. The method of claim 14,
the first test chip radiates a first heat flux during its operation;
the second test chip dissipates a second heat flux less than the first heat flux during its operation;
the third test chip radiates a third heat flux during its operation;
and wherein the fourth test chip emits a fourth heat flux smaller than the third heat flux during its operation. 제15항에 있어서,
상기 세퍼레이터는, 냉매가 상기 제1 테스트 칩과 상기 제3 테스트 칩 사이를 흐를 때의 유속이 상기 제2 테스트 칩과 상기 제4 테스트 칩 사이를 흐를 때의 유속보다 빠르도록 하는 유로 패턴을 포함하는 웨이퍼 테스트 장치.16. The method of claim 15,
The separator includes a flow path pattern such that a flow rate when the refrigerant flows between the first test chip and the third test chip is faster than a flow rate when the refrigerant flows between the second test chip and the fourth test chip Wafer test equipment. 제15항에 있어서,
상기 제1 테스트 보드는, 상기 제2 면 상에 실장되고, 그 동작 중에 상기 제2 히트 플럭스보다 작은 제5 히트 플럭스를 발산하는 제5 테스트 칩을 더 포함하고,
상기 제2 테스트 보드는, 상기 제4 면 상에 실장되고, 그 동작 중에 상기 제4 히트 플럭스보다 작은 제6 히트 플럭스를 발산하는 제6 테스트 칩을 더 포함하는 웨이퍼 테스트 장치.16. The method of claim 15,
The first test board further includes a fifth test chip mounted on the second surface and emitting a fifth heat flux smaller than the second heat flux during operation thereof;
The second test board further includes a sixth test chip mounted on the fourth surface and emitting a sixth heat flux smaller than the fourth heat flux during operation thereof. 제14항에 있어서,
상기 테스 보드 모듈은, 냉매가 제공되는 인렛 냉매 매니폴드를 더 포함하고,
상기 제2 테스트 칩은 상기 제1 테스트 칩에 비해 상기 인렛 냉매 매니폴드어 더 인접하여 배치되는 웨이퍼 테스트 장치.15. The method of claim 14,
The test board module further includes an inlet refrigerant manifold to which refrigerant is provided,
and the second test chip is disposed closer to the inlet refrigerant manifold than the first test chip.
KR1020200105978A 2020-08-24 2020-08-24 Test head and wafer test device comprising the same KR102436296B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200105978A KR102436296B1 (en) 2020-08-24 2020-08-24 Test head and wafer test device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200105978A KR102436296B1 (en) 2020-08-24 2020-08-24 Test head and wafer test device comprising the same

Publications (2)

Publication Number Publication Date
KR20220025365A true KR20220025365A (en) 2022-03-03
KR102436296B1 KR102436296B1 (en) 2022-08-25

Family

ID=80818774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200105978A KR102436296B1 (en) 2020-08-24 2020-08-24 Test head and wafer test device comprising the same

Country Status (1)

Country Link
KR (1) KR102436296B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327692A (en) * 1995-05-31 1996-12-13 Toshiba Corp Board cooler
JP2005061690A (en) * 2003-08-08 2005-03-10 Sumitomo Electric Ind Ltd Thin flow passage forming body, temperature control device using the same, information equipment using the same, and manufacturing method thereof
KR20080053768A (en) 2006-12-11 2008-06-16 삼성전자주식회사 Wafer chuck and apparatus having the same and method for testing the electrical characteristic of wafer
KR20180128821A (en) * 2017-05-24 2018-12-04 와이아이케이 주식회사 Wafer test device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327692A (en) * 1995-05-31 1996-12-13 Toshiba Corp Board cooler
JP2005061690A (en) * 2003-08-08 2005-03-10 Sumitomo Electric Ind Ltd Thin flow passage forming body, temperature control device using the same, information equipment using the same, and manufacturing method thereof
KR20080053768A (en) 2006-12-11 2008-06-16 삼성전자주식회사 Wafer chuck and apparatus having the same and method for testing the electrical characteristic of wafer
KR20180128821A (en) * 2017-05-24 2018-12-04 와이아이케이 주식회사 Wafer test device

Also Published As

Publication number Publication date
KR102436296B1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US4402185A (en) Thermoelectric (peltier effect) hot/cold socket for packaged I.C. microprobing
KR20070101574A (en) Handler for testing a semiconductor device providing a stable temperature environment
TW202026651A (en) Apparatus and method for testing semiconductor devices
KR20170136795A (en) Interface module and apparatus for testing semiconductor devices having the same
KR102436296B1 (en) Test head and wafer test device comprising the same
CN101785375B (en) Water jacket
US8248089B2 (en) Apparatus for testing a semiconductor device
TWI769627B (en) Temperature controlling unit and operating apparatus using the same
JP3970785B2 (en) Carrier module for semiconductor element test handler and test tray having the same
KR100850274B1 (en) probe card for semiconductor chip test and semiconductor chip test method thereof
JP2020094954A (en) Sensor test system
CN108776242A (en) A kind of measurement jig and device
JPS61252642A (en) Chip supporting table for testing semiconductor ic chip
KR101988378B1 (en) Wafer test device
CN115985806A (en) Support device, inspection system, and control method for support device
JPH0798361A (en) Storage tool for inspection object and probe device
KR20030023213A (en) Handler for Testing Semiconductor Devices
CN113589138A (en) Test system and method with probe card
KR20220138073A (en) A burn-in test module
JP2005017275A (en) Inspection apparatus for semiconductor device
JP7090478B2 (en) Board mount and board inspection equipment
JP2001228206A (en) Parts testing device and parts holder used therein
US20220026488A1 (en) Semiconductor package test system and semiconductor package fabrication method using the same
KR100867888B1 (en) Duct for Semiconductor Testing Handler and Testing Handler comprising the same
JPH05109847A (en) Cooler for heat generator

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant