KR20220020961A - Methods and apparatus for post-exposure processing - Google Patents
Methods and apparatus for post-exposure processing Download PDFInfo
- Publication number
- KR20220020961A KR20220020961A KR1020227001523A KR20227001523A KR20220020961A KR 20220020961 A KR20220020961 A KR 20220020961A KR 1020227001523 A KR1020227001523 A KR 1020227001523A KR 20227001523 A KR20227001523 A KR 20227001523A KR 20220020961 A KR20220020961 A KR 20220020961A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- volume
- substrate support
- processing
- seconds
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 143
- 238000012545 processing Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 179
- 238000007781 pre-processing Methods 0.000 claims abstract description 23
- 239000012530 fluid Substances 0.000 claims description 56
- 230000005684 electric field Effects 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims 3
- 238000007654 immersion Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 238000012546 transfer Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000010926 purge Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002530 polyetherether ketone Polymers 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010511 deprotection reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Silver Salt Photography Or Processing Solution Therefor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 명세서에 설명되는 실시예들은 노출 후 프로세싱을 위한 방법들 및 장치에 관한 것이다. 더 구체적으로, 본 명세서에 설명되는 실시예들은 iFGPEB(immersion field-guided post exposure bake) 챔버들 및 프로세스들에 관한 것이다. 일 실시예에서, 기판은 노출 후 프로세스 챔버 내로 이송되고, 이어서 복수의 리프트 핀들에 의해 사전-프로세싱 포지션으로 상승된다. 이어서, 기판 지지부는, iFGPEB 프로세싱 전에 기판과 맞물리고 기판 지지부 상에 기판을 진공 척킹하기 위해 상승된다.Embodiments described herein relate to methods and apparatus for post-exposure processing. More particularly, embodiments described herein relate to immersion field-guided post exposure bake (iFGPEB) chambers and processes. In one embodiment, the substrate is transferred into the process chamber after exposure and then raised to the pre-processing position by a plurality of lift pins. The substrate support is then raised to engage the substrate and vacuum chuck the substrate onto the substrate support prior to iFGPEB processing.
Description
[0001] 본 개시내용의 실시예들은 기판을 프로세싱하기 위한 방법들 및 장치에 관한 것으로, 더 상세하게는, 포토리소그래피 프로세스들을 개선시키기 위한 방법들 및 장치에 관한 것이다.[0001] Embodiments of the present disclosure relate to methods and apparatus for processing a substrate, and more particularly, to methods and apparatus for improving photolithography processes.
[0002] 집적 회로들은 단일 칩 상에 수 백만 개의 컴포넌트들(예컨대, 트랜지스터들, 커패시터들, 및 저항기들)을 포함할 수 있는 복잡한 디바이스들로 진화되었다. 포토리소그래피는 칩 상에 컴포넌트들을 형성하는 데 사용될 수 있는 프로세스이다. 일반적으로, 포토리소그래피의 프로세스는 여러 개의 스테이지들을 수반한다. 초기에, 포토레지스트 층이 기판 상에 형성된다. 화학적으로 증폭된 포토레지스트는 레지스트 수지 및 광산 발생제(photoacid generator)를 포함할 수 있다. 광산 발생제는, 후속 노출 스테이지에서의 전자기 방사선에 대한 노출 시에, 현상 프로세스에서 포토레지스트의 용해도를 변경시킨다. 전자기 방사선은 임의의 적합한 파장, 예컨대 193 nm ArF 레이저, 전자 빔, 이온 빔, 또는 다른 적합한 소스를 가질 수 있다. 이어서, 과잉 용매가 노출-전 베이킹 프로세스에서 제거될 수 있다.BACKGROUND Integrated circuits have evolved into complex devices that can include millions of components (eg, transistors, capacitors, and resistors) on a single chip. Photolithography is a process that can be used to form components on a chip. In general, the process of photolithography involves several stages. Initially, a photoresist layer is formed on a substrate. The chemically amplified photoresist may include a resist resin and a photoacid generator. The photoacid generator, upon exposure to electromagnetic radiation in a subsequent exposure stage, alters the solubility of the photoresist in the development process. The electromagnetic radiation may have any suitable wavelength, such as a 193 nm ArF laser, electron beam, ion beam, or other suitable source. Excess solvent may then be removed in the pre-exposure bake process.
[0003] 노출 스테이지에서, 포토마스크 또는 레티클은 기판의 특정한 구역들을 전자기 방사선에 선택적으로 노출시키는 데 사용될 수 있다. 다른 노출 방법들은 마스크리스(maskless) 노출 방법들일 수 있다. 광에 대한 노출은 광산 발생제를 분해시킬 수 있으며, 이는 산을 생성하고, 레지스트 수지에 산 잠상(latent acid image)을 초래한다. 노출 이후, 기판은 노출-후 베이킹 프로세스에서 가열될 수 있다. 노출-후 베이킹 프로세스 동안, 광산 발생제에 의해 생성된 산은 포토레지스트 층의 레지스트 수지와 반응하여, 후속 현상 프로세스 동안 포토레지스트 층의 레지스트의 용해도를 변화시킨다.[0003] In the exposure stage, a photomask or reticle may be used to selectively expose certain regions of the substrate to electromagnetic radiation. Other exposure methods may be maskless exposure methods. Exposure to light can decompose the photoacid generator, which creates an acid and results in a latent acid image on the resist resin. After exposure, the substrate may be heated in a post-exposure bake process. During the post-exposure baking process, the acid produced by the photoacid generator reacts with the resist resin of the photoresist layer, changing the solubility of the resist in the photoresist layer during the subsequent development process.
[0004] 노출-후 베이킹 이후, 기판 및 특히 포토레지스트 층이 현상 및 린스될 수 있다. 사용된 포토레지스트의 타입에 따라, 전자기 방사선에 노출되었던 기판의 구역들은 제거에 저항력이 있거나 제거되기 더 쉬울 수 있다. 현상 및 린스 이후, 마스크의 패턴은 습식 또는 건식 에칭 프로세스를 사용하여 기판에 전사된다.[0004] After the post-exposure bake, the substrate and in particular the photoresist layer may be developed and rinsed. Depending on the type of photoresist used, areas of the substrate that have been exposed to electromagnetic radiation may be resistant to removal or more likely to be removed. After development and rinsing, the pattern of the mask is transferred to the substrate using a wet or dry etching process.
[0005] 칩 설계의 진화는 더 빠른 회로부 및 더 큰 회로 밀도를 필요로 한다. 결국, 더 큰 회로 밀도에 대한 요구들은 집적 회로 컴포넌트들의 치수들의 감소를 필요로 한다. 집적 회로 컴포넌트들의 치수들이 감소됨에 따라, 반도체 집적 회로 상의 주어진 영역에 더 많은 엘리먼트들이 배치된다. 따라서, 리소그래피 프로세스들은 집적 회로 컴포넌트들의 축소된 치수들을 수용하기 위해 기판 상에 훨씬 더 작은 피처들을 전사하는 데 이용된다.[0005] The evolution of chip design requires faster circuitry and greater circuit density. Consequently, the demands for greater circuit density necessitate reduction of dimensions of integrated circuit components. As the dimensions of integrated circuit components decrease, more elements are placed in a given area on a semiconductor integrated circuit. Thus, lithographic processes are used to transfer much smaller features onto a substrate to accommodate the reduced dimensions of integrated circuit components.
[0006] 정밀하고 정확한 리소그래피는 패터닝될 기판 상에 배치된 포토레지스트 층의 해상도(resolution)에 크게 의존한다. 최근의 개발에서, 개선된 노출/현상 해상도를 위해 포토레지스트 층의 원하는 부분들의 화학적 속성들을 수정하기 위하여 노출 프로세스 전에 또는 그 후에 기판 상에 배치된 포토레지스트 층에 전기장을 제공하는 데 전극 조립체가 이용된다. 그러나, 그러한 시스템들을 구현할 시의 난제들은 극복되지 않았다.Precise and accurate lithography is highly dependent on the resolution of the photoresist layer disposed on the substrate to be patterned. In a recent development, an electrode assembly is used to provide an electric field to a photoresist layer disposed on a substrate before or after an exposure process to modify the chemical properties of desired portions of the photoresist layer for improved exposure/development resolution. do. However, difficulties in implementing such systems have not been overcome.
[0007] 따라서, 개선된 침지 필드 안내 노출 후 베이킹 프로세스를 위한 개선된 방법들 및 장치에 대한 필요성이 존재한다.[0007] Accordingly, there is a need for improved methods and apparatus for an improved immersion field guided post exposure baking process.
[0008] 본 개시내용은 일반적으로, 침지 필드 안내 노출 후 베이킹 프로세스들을 위한 방법들 및 장치에 관한 것이다. 일 실시예에서, 방법은 제1 볼륨 내의 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계 및 리프트 핀들을 제1 포지션으로 이동시키는 단계를 포함한다. 기판 지지부는 기판과 맞물리도록 제1 포지션으로 이동되고, 이어서, 기판 및 전극에 의해 부분적으로 정의된 제2 볼륨에 인접한 제2 포지션으로 이동된다. 프로세스 유체가 제2 볼륨 내로 도입되고, 전극과 기판 사이에 전기장이 생성된다.[0008] The present disclosure relates generally to methods and apparatus for immersion field guided exposure post-baking processes. In one embodiment, a method includes positioning a substrate on a plurality of lift pins in a first volume and moving the lift pins to a first position. The substrate support is moved to a first position to engage the substrate and then to a second position adjacent a second volume defined in part by the substrate and the electrode. A process fluid is introduced into the second volume, and an electric field is created between the electrode and the substrate.
[0009] 일 실시예에서, 방법은, 프로세스 챔버의 제1 볼륨 내의 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계를 포함한다. 기판은 프로세스 챔버의 천장에 인접한 사전-프로세싱 포지션으로 이동되며, 이때, 기판 지지부는 기판과 접촉하도록 사전-프로세싱 포지션으로 이동된다. 기판은 기판 지지부에 진공 척킹되고, 기판 지지부는 프로세스 챔버에 제2 볼륨을 형성하기 위해 프로세싱 포지션으로 이동된다. 프로세스 유체가 제2 볼륨 내로 도입되고, 제2 볼륨 내에서 전기장이 생성된다.In one embodiment, a method includes positioning a substrate on a plurality of lift pins within a first volume of a process chamber. The substrate is moved to a pre-processing position adjacent the ceiling of the process chamber, wherein the substrate support is moved to the pre-processing position to contact the substrate. The substrate is vacuum chucked to the substrate support, and the substrate support is moved to a processing position to form a second volume in the process chamber. A process fluid is introduced into the second volume, and an electric field is created in the second volume.
[0010] 일 실시예에서, 방법은, 프로세스 챔버의 제1 볼륨 내의 제1 포지션에 배치된 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계, 및 복수의 리프트 핀들을 제2 포지션으로 이동시키는 단계를 포함한다. 기판 지지부는 기판과 접촉하고 기판을 진공 척킹하기 위해 제2 포지션으로 이동된다. 기판이 상부에 척킹되어 있는 기판 지지부는 제1 볼륨 내의 제3 포지션으로 이동되며, 제3 포지션에서의 기판 지지부의 배치는 기판에 의해 부분적으로 정의되는 프로세스 챔버 내의 제2 볼륨을 형성한다. 프로세스 유체가 제2 볼륨 내로 도입되고, 제2 볼륨 내에서 전기장이 생성된다.In one embodiment, a method includes positioning a substrate on a plurality of lift pins disposed at a first position within a first volume of a process chamber, and moving the plurality of lift pins to a second position. include The substrate support is moved to a second position to contact the substrate and vacuum chuck the substrate. The substrate support having the substrate chucked thereon is moved to a third position within the first volume, and disposition of the substrate support in the third position defines a second volume within the process chamber defined in part by the substrate. A process fluid is introduced into the second volume, and an electric field is created in the second volume.
[0011] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있는데, 이러한 실시예들 중 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들이 예시적인 실시예들만을 예시하는 것이므로, 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것을 유의해야 한다.
[0012] 도 1은 본 명세서에 설명되는 실시예들에 따른, 기판들을 프로세싱하기 위한 방법의 동작들을 예시한다.
[0013] 도 2는 본 명세서에 설명되는 실시예들에 따른, 도 1의 방법의 제1 스테이지에서의 프로세스 챔버를 예시한다.
[0014] 도 3은 본 명세서에 설명되는 실시예들에 따른, 도 1의 방법의 제2 스테이지에서의 도 2의 프로세스 챔버를 예시한다.
[0015] 도 4는 본 명세서에 설명되는 실시예들에 따른, 도 1의 방법의 제3 스테이지에서의 도 2의 프로세스 챔버를 예시한다.
[0016] 도 5는 본 명세서에 설명되는 실시예들에 따른, 도 1의 방법의 제4 스테이지에서의 도 2의 프로세스 챔버를 예시한다.
[0017] 이해를 용이하게 하기 위하여, 도면들에 공통적인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 인용 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.In such a way that the above-mentioned features of the present disclosure may be understood in detail, a more specific description of the disclosure briefly summarized above may be made with reference to embodiments, some of which are attached illustrated in the drawings. It is to be noted, however, that the appended drawings illustrate exemplary embodiments only, and therefore should not be regarded as limiting the scope of the present disclosure, but may admit to other equally effective embodiments.
1 illustrates operations of a method for processing substrates, in accordance with embodiments described herein;
FIG. 2 illustrates a process chamber in a first stage of the method of FIG. 1 , in accordance with embodiments described herein;
3 illustrates the process chamber of FIG. 2 in a second stage of the method of FIG. 1 , in accordance with embodiments described herein;
FIG. 4 illustrates the process chamber of FIG. 2 in a third stage of the method of FIG. 1 , in accordance with embodiments described herein;
FIG. 5 illustrates the process chamber of FIG. 2 in a fourth stage of the method of FIG. 1 , in accordance with embodiments described herein;
To facilitate understanding, the same reference numbers have been used where possible to designate like elements that are common to the drawings. It is contemplated that elements and features of one embodiment may be beneficially incorporated into other embodiments without further recitation.
[0018] 본 명세서에 설명되는 실시예들은 노출 후 프로세싱을 위한 방법들 및 장치에 관한 것이다. 더 구체적으로, 본 명세서에 설명되는 실시예들은 iFGPEB(immersion field-guided post exposure bake) 챔버들 및 프로세스들에 관한 것이다. 일 실시예에서, 기판은 노출 후 프로세스 챔버 내로 이송되고, 이어서 복수의 리프트 핀들에 의해 사전-프로세싱 포지션으로 상승된다. 이어서, 기판 지지부는, iFGPEB 프로세싱 전에 기판과 맞물리고 기판 지지부 상에 기판을 진공 척킹하기 위해 상승된다.Embodiments described herein relate to methods and apparatus for post-exposure processing. More particularly, embodiments described herein relate to immersion field-guided post exposure bake (iFGPEB) chambers and processes. In one embodiment, the substrate is transferred into the process chamber after exposure and then raised to the pre-processing position by a plurality of lift pins. The substrate support is then raised to engage the substrate and vacuum chuck the substrate onto the substrate support prior to iFGPEB processing.
[0019] 도 1은 본 명세서에 설명되는 실시예들에 따른, 기판들을 프로세싱하기 위한 대표적인 방법(100)의 동작들을 예시한다. 도 2 내지 도 5는 방법(100)의 상이한 스테이지들에서의 프로세스 챔버(200) 내의 기판(201)의 개략적인 단면도들을 예시한다. 따라서, 도 2 내지 도 5에 대한 참조들은 도 1 및 필요한 경우 방법(100)의 논의에 포함될 것이다. 기판(201)의 프로세싱을 위한 방법(100)은 다수의 동작들을 갖는다. 동작들은 임의의 순서로 또는 동시에(맥락이 가능성을 배제한 경우는 제외함) 수행될 수 있으며, 방법(100)은, 정의된 동작들 중 임의의 동작 전에, 정의된 동작들 중 2개의 동작들 사이에, 또는 모든 정의된 동작들 이후(맥락이 가능성을 배제한 경우는 제외함) 수행되는 하나 이상의 다른 동작들을 포함할 수 있다. 모든 실시예들이 설명된 모든 동작들을 포함하지는 않는다.1 illustrates operations of an
[0020] 일반적으로, 동작(110)에서의 방법(100)은, 프로세스 챔버(200) 내의 이송 포지션(270)에 배치된 복수의 리프트 핀들(266) 상에 기판(201)을 포지셔닝시키는 단계 및 기판 지지부(208)를 원하는 온도로 가열하는 단계를 포함한다. 동작(120)에서, 리프트 핀들(266) 상에 포지셔닝된 기판(201)은 기판 지지부(208)가 정지된 상태로 유지되는 동안 사전-프로세싱 포지션(272)으로 상승된다. 후속하여, 동작(130)에서, 기판 지지부(208)는 사전-프로세싱 포지션(272)에서 기판(201)과 맞물리도록 상승된다. 동작(140)에서, 기판 지지부(208)는 프로세싱 포지션(274)으로 추가로 상승되고, 그 후, 기판(201)은 동작(150)에서 프로세싱된다.Generally, the
[0021] 도 2는 동작(110)에서의 프로세스 챔버(200)를 예시한다. 일 실시예에서, 프로세스 챔버(200)는 iFGPEB(immersion field guided post exposure bake) 프로세스들을 수행하도록 구성된다. 도 2에 도시된 바와 같이, 챔버(200)는 볼륨(203)을 적어도 부분적으로 정의하는 측벽들(204) 및 최하부(206)를 갖는 챔버 바디(202)를 포함한다. 슬릿 밸브(205)를 통한 기판(201)의 통과를 수용하도록 사이징된 슬릿 밸브(205)가 측벽들(204)에 배치된다. 일 실시예에서, 챔버 바디(202)는 실질적으로 원통형 형상을 갖는다. 다른 실시예에서, 챔버 바디(202)는 큐빅 형상 등과 같은 다각형 형상을 갖는다. 챔버 바디(202)는 내부의 진공 압력을 유지하기에 적합한 재료, 이를테면 금속성 재료들로 제조된다. 예컨대, 챔버 바디(202)는 알루미늄, 스테인리스 강, 및 이들의 합금들 및 조합들로 제조된다. 대안적으로, 챔버 바디(202)는 폴리테트라플루오로에틸렌(PTFE)과 같은 폴리머 재료들 또는 폴리에테르 에테르 케톤(PEEK)과 같은 고온 플라스틱들로 제조된다.2 illustrates the
[0022] 천장(210)이 챔버 바디(202)에 커플링되고, 볼륨(203)을 추가로 정의한다. 일 실시예에서, 천장(210)은 알루미늄, 스테인리스 강, 및 이들의 합금들 및 조합들과 같은 금속성 재료로 제조된다. 다른 실시예에서, 천장(210)은 PTFE, PEEK 등과 같은 폴리머 재료로 제조된다. 천장(210)은 챔버 바디(202)를 제조하는 데 이용되는 동일한 재료들로 형성될 수 있다. 대안적으로, 천장(210)은 챔버 바디(202)와 상이한 재료들로 형성될 수 있다.A
[0023] 천장(210)은 전극(212)에 커플링되고 전극(212)을 지지한다. 일 실시예에서, 전극(212)은 천장(210)에 제거가능하게 커플링된다. 다른 실시예에서, 전극(212)은 천장(210)에 고정적으로 커플링된다. 전극(212)은 전기 전도성 금속 재료로 형성될 수 있다. 부가적으로, 전극(212)에 대해 이용되는 재료는 비-산화성 재료일 수 있다. 전극(212)을 위해 선택된 재료들은 전극(212)의 표면에 걸쳐 바람직한 전류 균일성 및 낮은 저항을 제공한다. 제1 o-링(214)이 전극(212)의 외경을 따라 전극(212)에 추가로 커플링된다. 제1 o-링(214)은 또한 천장(210)의 측벽(216)과 접촉하게 배치된다. 제1 o-링(214)은 프로세싱 동안 프로세스 유체가 전극(212) 뒤로 유동하는 것을 방지하도록 구성된다.
[0024] 열 소스(218), 온도 감지 장치(220), 전력 소스(222), 및 감지 장치(224)가 전극(212)에 커플링된다. 열 소스(218)는 전극(212) 내에 배치된 하나 이상의 가열 엘리먼트들(도시되지 않음), 이를테면 저항성 가열기들에 전력을 제공한다. 열 소스(218)는 iFGPEB 프로세스들 동안 프로세스 유체의 예열을 용이하게 하도록 구성된다. 열 소스(218)는 또한, 프로세스 유체를 예열하는 것에 부가하여 또는 그와 별개로 기판 프로세싱 동안 프로세스 유체의 원하는 온도를 유지하는 데 이용될 수 있다. 일 구현에서, 열 소스(218)는 약 70℃ 내지 약 150℃, 이를테면 약 90℃ 내지 약 130℃의 온도로 전극(212)을 가열하도록 구성된다. 예컨대, 열 소스(218)는 약 100℃ 내지 약 120℃, 이를테면 약 110℃의 온도로 전극(212)을 가열하도록 구성된다.A
[0025] 온도 감지 장치(220), 이를테면 열전대 등은 온도 모니터링을 제공하고 전극(212)의 가열을 용이하게 하기 위해 열 소스(218)에 통신가능하게 커플링된다. 전력 소스(222)는, 예컨대 약 0 W 내지 약 100 W, 이를테면 약 25 W 내지 약 75 W를 전극(212)에 공급하도록 구성된다. 이용되는 프로세스 유체의 타입에 따라, 전력 소스(222)에 의해 생성되는 전류는 대략 수십 나노-암페어 내지 수백 밀리암페어일 수 있다. 일 실시예에서, 전력 소스(222)는 약 0 V/mm 내지 약 2000 V/mm의 범위의 전기장들을 생성하도록 구성된다. 예컨대, 전력 소스(222)는 약 100 V/mm 내지 약 1800 V/mm, 이를테면 약 500 V/mm 내지 약 1200 V/mm, 이를테면 약 800 V/mm 내지 약 1000 V/mm의 범위의 전기장들을 생성하도록 구성된다. 일부 실시예들에서, 전력 소스(222)는 전압 제어 또는 전류 제어 모드들 중 어느 하나에서 동작하도록 구성된다. 둘 모두의 모드들에서, 전력 소스(222)는 AC, DC 및/또는 펄스형 DC 파형들을 출력할 수 있다. 원한다면, 구형파 또는 사인파가 이용될 수 있다. 전력 소스(222)는 약 0.1 Hz 내지 약 1 kHz의 주파수, 이를테면 약 100 Hz 내지 약 750 Hz, 이를테면 약 250 Hz 내지 약 500 Hz의 주파수로 전력을 제공하도록 구성될 수 있다. 펄스형 DC 전력 또는 AC 전력의 듀티 사이클은 약 5% 내지 약 95%, 이를테면 약 25% 내지 약 75%일 수 있다.A
[0026] 펄스형 DC 전력 또는 AC 전력의 상승 및 하강 시간은 약 1 나노초 내지 약 1 밀리초, 이를테면 약 100 나노초 내지 약 1 마이크로초일 수 있다. 감지 장치(224), 이를테면 전압계 등은 전기 피드백을 제공하고 전극(212)에 인가되는 전력의 제어를 용이하게 하기 위해 전력 소스(222)에 통신가능하게 커플링된다. 감지 장치(224)는 또한 전력 소스(222)를 통해 전극(212)에 인가되는 전류를 감지하도록 구성될 수 있다.[0026] The rise and fall times of pulsed DC power or AC power may be from about 1 nanosecond to about 1 millisecond, such as from about 100 nanoseconds to about 1 microsecond. A
[0027] 제1 복수의 유체 포트들(226)이 측벽(216)을 통해 천장(210)에 형성된다. 제2 복수의 유체 포트들(228)이 또한, 제1 복수의 유체 포트들(226)에 대향하여 측벽(216)에 형성된다. 제1 복수의 유체 포트들(226)은 제1 도관(234)을 통해 프로세스 유체 소스(232)와 유체 연통한다. 제2 복수의 유체 포트들(228)은 제2 도관(238)을 통해 유체 배출구(236)와 유체 연통한다. 프로세스 유체 소스(232)는 단독으로 또는 다른 장치와 조합하여, 기판(201)의 프로세싱 전에 약 70℃ 내지 약 150℃, 이를테면 약 80℃ 내지 약 140℃의 온도로 프로세스 유체를 예열하고 iFGPEB 프로세스 동안 유체를 전달하도록 구성된다. 예컨대, 프로세스 유체들은 약 100℃ 내지 약 120℃, 이를테면 약 110℃의 온도로 가열된다.A first plurality of
[0028] 일 실시예에서, 퍼지 가스 소스(250)는 또한 제1 도관(234)을 통해 제1 복수의 유체 포트들(226)과 유체 연통한다. 퍼지 가스 소스(250)에 의해 제공된 가스들은 iFGPEB 프로세싱 전에, 그 동안, 또는 그 이후, 프로세스 볼륨(290)(도 5에 도시됨)을 퍼지하기 위해 질소, 수소, 비활성 가스들 등 중 하나 이상을 포함할 수 있다. 원하는 경우, 퍼지 가스들은 유체 배출구(236)를 통해 프로세스 볼륨(290)으로부터 배기될 수 있다.In one embodiment, the
[0029] 기판 지지부(208)는 볼륨(203)에 배치된다. 일 실시예에서, 기판 지지부(208)는 챔버 바디(202)의 최하부(206) 내의 개구(240)를 통해 배치된 샤프트(244)에 커플링된다. 기판 지지부(208)는 샤프트(244)에 커플링된 액추에이터 조립체(246)에 의해 볼륨(203) 내에서 상승 및 하강된다. 일부 실시예들에서, 기판 지지부(208)는 기판 지지부(208)의 중심 축을 중심으로 추가로 회전가능하다.A
[0030] 진공 척(242)이 기판 지지부(208)에 커플링된다. 진공 척(242)은 비-금속성 재료 또는 다른 절연 재료, 이를테면 세라믹 재료 등으로 형성될 수 있다. 부가적으로, 진공 척(242)은 진공 척(242)과 프로세스 유체의 반응을 통한 기판 산화의 가능성을 실질적으로 감소시키거나 방지하기 위해 비-산화성 재료로 형성될 수 있다. 전극(212)과 유사하게, 진공 척(242)에 대해 이용되는 재료들은 기판(201)의 프로세싱 동안 바람직한 전류 균일성을 제공한다. 구체적으로, 진공 척(242)에 대해 이용되는 재료들은 프로세싱 동안 프로세스 챔버(200)에서 생성되는 전기장에 대해 무시할 수 있는 영향을 갖도록 선택된다.A
[0031] 진공 척(242)은 프로세싱 동안 그 위에 기판(201)을 지지하도록 구성되고, 평면형 지지 표면(242A)을 갖는다. 지지 표면(242A)은 그 위에서의 기판(201)의 부착을 수용하고 천장(210)에 인접하게 포지셔닝시키기 위해 사이징된다. 진공 소스(258)는 기판 지지 표면(242A)과 유체 연통한다. 일반적으로, 진공 소스(258)는 기판 지지부(208)를 통해 진공 척(242)에 커플링된다. 진공 소스(258)는 프로세싱 동안 진공 척(242)의 지지 표면(242A)에 기판(201)을 진공 척킹하도록 구성된다.The
[0032] 전극(212)과 유사하게, 진공 척(242)은 열 소스(248), 온도 감지 장치(252), 및 전력 소스(254)에 커플링된다. 열 소스(248), 온도 감지 장치(252), 전력 소스(254), 및 감지 장치(256)는 열 소스(218), 온도 감지 장치(220), 전력 소스(222), 및 감지 장치(224)와 유사하게 기능할 수 있다. 예컨대, 열 소스(248)은 진공 척(242) 내에 배치된 하나 이상의 가열 엘리먼트들, 이를테면 저항성 가열기들 또는 세라믹 가열기들에 전력을 제공한다. 일반적으로, 열 소스(248)은 iFGPEB 프로세스들 동안 기판(201) 및/또는 프로세스 유체의 가열을 용이하게 하기 위해 진공 척(242)을 가열하도록 구성된다. 일 실시예에서, 열 소스(248)은 약 75℃ 내지 약 150℃, 이를테면 약 100℃ 내지 약 125℃, 이를테면 약 110℃ 내지 약 120℃의 온도로 진공 척(242)을 가열하도록 구성된다. 온도 감지 장치(252), 이를테면 열전대 등은 온도 모니터링을 제공하고 진공 척(242)의 가열을 용이하게 하기 위해 열 소스(248)에 통신가능하게 커플링된다.Similar to
[0033] 일 실시예에서, 제2 o-링(280)이 기판 지지 표면(242A) 상의 진공 척(242)에 배치된다. 제2 o-링(280)은, 진공 척(242) 상에 배치될 때 기판(201)의 외경으로부터 반경방향 내측으로 약 1 mm 내지 약 12 mm의 거리로 진공 척(242) 상에 포지셔닝될 수 있다. 예컨대, 제2 o-링(280)은 기판(201)의 외경으로부터 반경방향 내측으로 약 2 mm 내지 약 10 mm, 이를테면 약 4 mm 내지 약 8 mm의 거리로 진공 척(242) 상에 포지셔닝될 수 있다. 제2 o-링(280)이 프로세싱 동안 프로세스 볼륨(290)으로부터 기판(201) 뒤의 구역으로의 프로세스 유체의 누설을 방지할 수 있다는 것이 고려된다.In one embodiment, the second o-
[0034] 진공 척(242)은, 제2 o-링(280)의 반경방향 외측에 배치되고 기판 지지 표면(242A)을 진공 척(242)의 상부 표면(242B)에 커플링시키는 레지(ledge)(282)를 더 포함한다. 상부 표면(242B)은 레지(282) 및 기판 지지 표면(242A)의 아래에 그리고 반경방향 외측에 배치된다. 일 실시예에서, 제3 o-링(284)이 상부 표면(242B) 상의 진공 척(242)에 배치된다. 천장(210)의 제1 하부 표면(215)은, 기판 지지부(208)가 프로세싱 포지션(274)에 있을 때 기판(201)의 에지 구역과 접촉하도록 형상화 및 사이징된다. 천장(210)의 제2 하부 표면(217)은, 기판 지지 표면(242A)의 외경에 인접한 그리고 그 외경으로부터 반경방향 내측으로 연장되는 진공 척(242)과 접촉하도록 형상화 및 사이징된다. 천장(210)의 제3 하부 표면(219)은 상부 표면(242B)과 접촉하도록 형상화 및 사이징된다. 일 실시예에서, 기판 지지부(208)가 프로세싱 포지션(274)에 배치될 때, 제3 o-링(284)은 제3 하부 표면(219)과 접촉한다. 제3 o-링(284)이 프로세싱 동안 진공 척(242)의 외경을 넘는 프로세스 볼륨(290)으로부터의 프로세스 유체의 누설을 방지할 수 있다는 것이 고려된다.The
[0035] 기판 지지부(208) 및 진공 척(242) 각각은 복수의 리프트 핀 홀들(262, 264)을 각각 포함한다. 복수의 리프트 핀 홀들(262)은 복수의 리프트 핀 홀들(264)과 정렬된다. 복수의 리프트 핀들(266)은 챔버 최하부(206) 내의 복수의 홀들(241) 뿐만 아니라 복수의 리프트 핀 홀들(262, 264)을 통해 이동가능하게 배치된다. 복수의 리프트 핀들(266)은, 이송 포지션(270), 사전-프로세싱 포지션(272)(도 3에 도시됨), 및 프로세싱 포지션(274)(도 5에 도시됨) 사이에서 챔버 최하부(206), 기판 지지부(208), 및 진공 척(242)을 통해 리프트 핀들(266)을 변위시키는 리프트 핀 액추에이터(268)에 커플링된다.Each of the
[0036] 동작(110)에서, 기판(201)은 로봇 블레이드 또는 다른 적합한 이송 디바이스(도시되지 않음)에 의해 슬릿 밸브(205)를 통해 볼륨(203) 내로 이송되고, 복수의 리프트 핀들(266)의 상부 단부들(267) 상에 포지셔닝된다. 리프트 핀들(266)의 상부 단부들(267)은 기판 지지부(208) 위로 상승되지만 슬릿 밸브(205)보다 약간 낮은 이송 포지션(270)에 배치된다. 진공 척(242)이 커플링되어 있는 기판 지지부(208)는, 동작(110) 동안 기판(201)과 기판 지지 표면(242A) 사이에 어떠한 접촉도 이루어지지 않도록, (예컨대, 챔버 최하부(206)에 대해) 하강된 포지션에 포지셔닝된다. 일 예에서, 리프트 핀들(266)의 상부 단부들(267)은 기판 지지 표면(242A)으로부터 약 10 mm 내지 약 110 mm, 이를테면 약 30 mm 내지 약 90 mm의 거리에 배치된다. 다른 예에서, 리프트 핀들(266)의 상부 단부들(267)은 기판 지지 표면(242A)으로부터 약 50 mm 내지 약 90 mm, 이를테면 약 60 mm 내지 약 80 mm의 거리에 배치된다. 프로세스 챔버(200)에 기판(201)을 포지셔닝시킬 시에, 진공 척(242)은 열 소스(248)에 의해 약 75℃ 내지 약 150℃, 이를테면 약 100℃ 내지 약 125℃, 예컨대, 약 115℃의 온도로 가열된다.In
[0037] 동작(120)에서 그리고 도 3에 도시된 바와 같이, 리프트 핀들(266) 상에 배치된 기판(201)은 사전-프로세싱 포지션(272)으로 상승된다. 리프트 핀 액추에이터(268)는 이송 포지션(270)으로부터 사전-프로세싱 포지션(272)으로 복수의 리프트 핀들(266)을 상승시킨다. 일 실시예에서, 기판(201)은 약 2초 내지 약 6초, 이를테면 약 2초 내지 약 4초, 이를테면 약 3초의 기간에 이송 포지션(270)으로부터 사전-프로세싱 포지션(272)으로 이동된다. 일 실시예에서, 기판(201)은 전극(212)의 하부 표면(213)으로부터 약 1 mm 내지 약 25 mm의 거리, 이를테면 약 5 mm 내지 약 20 mm의 거리를 갖는 사전-프로세싱 포지션(272)으로 상승된다. 예컨대, 사전-프로세싱 포지션(272)은 약 10 mm 내지 약 15 mm, 이를테면 약 12 mm의 거리를 갖는다.In
[0038] 동작(130)에서 그리고 도 4에 도시된 바와 같이, 기판 지지부(208)는, 진공 척(242)의 기판 지지 표면(242A)이 리프트 핀들(266)의 최상부 단부들(267)보다 약간 더 높거나 그 최상부 단부들과 실질적으로 동일 평면 상에 있도록 사전-프로세싱 포지션(272)으로 상승된다. 따라서, 기판 지지부(208)는 기판 지지부(208) 상에 기판(201)을 지지하기 위해 기판(201)과 맞물린다. 이어서, 진공 소스(258)는 진공 척(242)의 지지 표면(242A)에 기판(201)을 진공 척킹하도록 활성화된다. 일 실시예에서, 기판 지지부(208)는 사전-프로세싱 포지션(272)으로 상승되며, 약 2초 내지 약 5초, 이를테면 약 2초 내지 약 4초, 이를테면 약 3초의 기간에 기판(201)과 맞물린다. 동작(130) 이전에 기판 지지부(208)와 기판(201) 사이의 접촉을 회피함으로써, 진공 척(242)은 기판(201)으로의 어떠한 직접적인 열 전달 없이 원하는 온도로 가열될 수 있으며, 기판(201)의 가열은 iFGPEB 프로세싱 동안 전기장의 인가와 실질적으로 동시에 시작하도록 지연될 수 있다.In
[0039] 동작(140)에서 그리고 도 5에 도시된 바와 같이, 기판(201)을 진공 척(242)에 척킹한 이후, 기판 지지부(208)는 진공 척(242) 및 기판(201)이 천장(210)과 접촉하는 프로세싱 포지션(274)으로 상승된다. 예컨대, 기판(201)의 에지 구역은 제1 하부 표면(215)과 접촉하고, 기판 지지 표면(242A)의 에지 구역은 제2 하부 표면(217)과 접촉하며, 상부 표면(242B) 및 제3 o-링(284)은 제3 하부 표면(219)과 접촉한다. 프로세싱 포지션(274)에서의 기판 지지부(208)의 배치는 기판(201)과 전극(212) 사이에서의 프로세싱 볼륨(290)의 형성을 초래하며, 그 프로세싱 볼륨(290)은 제1 o-링(214), 제2 o-링(280) 및 제3 o-링(284)에 의해 유체 밀봉된다.In
[0040] 일 실시예에서, 기판 지지부(208)는 약 0.1초 내지 약 2초, 이를테면 약 0.5초 내지 약 1.5초의 기간에 사전-프로세싱 포지션(272)으로부터 프로세싱 포지션(274)으로 상승된다. 예컨대, 기판 지지부(208)는 약 0.75초 내지 약 1.25초, 이를테면 약 1초의 기간에 사전-프로세싱 포지션(272)으로부터 프로세싱 포지션(274)으로 상승된다. 따라서, 이송 포지션(270)으로부터 프로세싱 포지션(274)으로 기판을 이동시키는 데 요구되는 총 시간은 약 0.1초 내지 약 3초, 이를테면 약 0.5초 내지 약 2.5초일 수 있다. 예컨대, 이송 포지션(270)으로부터 프로세싱 포지션(274)으로 기판(201)을 이동시키는 데 요구되는 총 시간은 약 1초 내지 약 2초, 이를테면 약 1.5초이다.In one embodiment, the
[0041] 일 실시예에서, 프로세스 볼륨(290)은 기판(201)과 전극(212)의 하부 표면(213) 사이에 정의된 높이(292)를 갖는다. 일 예에서, 프로세스 볼륨(290)의 높이(292)는 약 1 mm 내지 약 10 mm, 이를테면 약 2 mm 내지 약 8 mm이다. 예컨대, 프로세스 볼륨(290)의 높이(292)는 약 4 mm 내지 약 6 mm, 이를테면 약 5 mm이다. 기판(201)과 전극(212) 사이의 비교적 작은 거리는 프로세스 볼륨(290)의 볼륨을 감소시켜, iFGPEB 프로세싱 동안, 감소된 양들의 프로세스 유체의 이용을 가능하게 한다. 더욱이, 감소된 높이(292)는 기판(201)의 표면에 걸쳐 실질적으로 더 균일한 전기장을 제공하며, 그 결과, iFGPEB 프로세싱 동안의 패터닝 특성들이 개선될 수 있다. 부가적으로, iFGPEB 동안 원하는 전기장을 생성하고 프로세스 유체들을 가열하는 데 요구되는 전력이 감소될 수 있다.In one embodiment, the
[0042] 프로세싱 포지션(274)에서의 기판 지지부(208)의 포지셔닝 및 프로세스 볼륨(290)의 형성 이후, 동작(150)에서, 기판(201)은 iFGPEB 프로세스에 노출된다. iFGPEB 프로세싱 동안, 프로세스 볼륨(290)은, 프로세스 유체 소스(232)로부터 유래하고 제1 도관(234)을 통해 이동하는 유동 경로를 갖는 프로세스 유체, 예컨대 가스 또는 액체로 충전된다. 프로세스 유체는 제1 복수의 유체 포트들(226)을 통해 프로세스 볼륨(290) 내로 제1 도관(234)을 빠져나간다. 프로세스 볼륨(290) 내로의 프로세스 유체의 유량은 프로세스 볼륨(290) 내의 유체의 난류를 감소시키고 프로세스 볼륨(290) 내의 버블들의 형성을 감소시키거나 제거하도록 조절될 수 있다. 예컨대, 프로세스 볼륨(290) 내로의 프로세스 유체의 유량은 1 L/min 내지 약 12 L/min, 이를테면 약 5 L/min 내지 약 10 L/min으로 조절될 수 있다. 프로세스 유체는 또한, 프로세스 볼륨(290) 내로의 도입 전에 프로세싱 온도들로 예열될 수 있다. 예컨대, 프로세스 유체는 프로세스 유체 소스(232)에 의해 약 70℃ 내지 약 170℃, 이를테면 약 90℃ 내지 약 150℃의 온도로 예열될 수 있다. 예컨대, 프로세스 유체는 약 110℃ 내지 약 130℃, 이를테면 약 120℃의 온도로 가열된다.After positioning the
[0043] 일단 프로세스 볼륨(290)이 프로세스 유체로 충전되면, 전극(212)에 의해 기판(201)에 전기장이 인가된다. 일 실시예에서, 전기장은 약 10초 내지 약 90초, 이를테면 약 25초 내지 약 75초, 이를테면 약 40초 내지 약 60초, 이를테면 약 50초의 시간의 양 동안 기판(201)에 인가될 수 있다. 일부 실시예들에서, 프로세스 볼륨(290)에 배치된 유체는 기판(201)의 프로세싱 동안 정체된다. 일부 실시예들에서, 프로세스 볼륨(290)의 유체 볼륨은 순환되거나 교환된다. 그러한 실시예들에서, 프로세스 볼륨(290)이 제1 도관(234) 및 제1 유체 포트들(226)을 통해 프로세스 유체로 충전될 때, 프로세스 유체는 또한, 제2 유체 포트들(228) 및 제2 도관(238)을 통해 프로세스 볼륨(290)을 빠져나가고, 궁극적으로는 유체 배출구(236)에서 프로세스 챔버(200)로부터 제거된다. 전기장의 인가 이후, 프로세스 유체는 프로세스 볼륨(290)으로부터 배출될 수 있고, 프로세싱된 기판(201)이 상부에 척킹되어 있는 기판 지지부(208)가 하강될 수 있다.Once the
[0044] 위에서 설명된 방법들 및 장치는 전기장의 인가 전에 기판이 열에 노출되는 시간의 양을 감소시킴으로써 iFGPEB 프로세싱 성능을 향상시킨다. 전기장의 인가 직전에 기판을 가열된 기판 지지부와 맞물림으로써, 가열된 기판 지지부와 기판 사이의 원하지 않는 열 전달이 최소화된다. 따라서, 포토레지스트 내에서 광산 발생제에 의해 생성되는 산들의 랜덤한 열 확산이 실질적으로 감소될 수 있으며, 따라서, 포토레지스트의 열-트리거된 탈보호(de-protection)가 감소될 수 있다. 포토레지스트의 사전-프로세싱 탈보호의 감소는, 광산 발생제에 의해 생성되는 대전된 종의 확산의 제어를 증가시킴으로써 포토레지스트의 향상된 현상/노출 해상도를 가능하게 하고, 결국, 리소그래피 동안 회로 피처들의 더 정밀한 전달을 가능하게 한다.[0044] The methods and apparatus described above improve iFGPEB processing performance by reducing the amount of time a substrate is exposed to heat prior to application of an electric field. By engaging the substrate with the heated substrate support immediately prior to application of the electric field, undesired heat transfer between the heated substrate support and the substrate is minimized. Accordingly, random thermal diffusion of acids generated by the photo-acid generator in the photoresist may be substantially reduced, and thus, thermally-triggered de-protection of the photoresist may be reduced. Reducing the pre-processing deprotection of the photoresist enables improved development/exposure resolution of the photoresist by increasing the control of the diffusion of charged species generated by the photoacid generator, and consequently more of circuit features during lithography. It enables precise transmission.
[0045] 요약하면, iFGPEB 프로세싱을 개선시키기 위한 장치 및 방법들이 제공된다. 본 명세서에 설명되는 프로세스 챔버들은 iFGPEB 동작들 동안 프로세스 유체의 효율적인 이용 및 전기장의 개선된 인가를 가능하게 한다. 포토레지스트 해상도는 또한, 전기장의 인가 전에 기판이 상승된 온도들에 노출되는 시간의 양을 감소시킴으로써 개선되며, 따라서, iFGPEB 프로세싱 전의 포토레지스트 화학 종의 반응을 감소시킨다. 따라서, iFGPEB 프로세싱 동작들은 본 명세서에 설명된 장치 및 방법들을 이용함으로써 개선될 수 있다.[0045] In summary, apparatus and methods for improving iFGPEB processing are provided. The process chambers described herein enable efficient use of process fluid and improved application of an electric field during iFGPEB operations. Photoresist resolution is also improved by reducing the amount of time the substrate is exposed to elevated temperatures prior to application of the electric field, thus reducing the reaction of the photoresist species prior to iFGPEB processing. Accordingly, iFGPEB processing operations may be improved by using the apparatus and methods described herein.
[0046] 전술한 것이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 후속하는 청구항들에 의해 결정된다.[0046] Although the foregoing is directed to embodiments of the present disclosure, other and additional embodiments of the disclosure may be devised without departing from the basic scope of the disclosure, the scope of which is to follow determined by the claims.
Claims (20)
제1 볼륨 내의 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계 ― 상기 복수의 리프트 핀들은 제1 포지션에 배치됨 ―;
상기 기판이 상부에 포지셔닝되어 있는 상기 복수의 리프트 핀들을 상기 제1 볼륨 내의 제2 포지션으로 이동시키는 단계;
상기 기판과 맞물리도록, 상기 제1 볼륨 내에 배치된 기판 지지부를 상기 제2 포지션으로 이동시키는 단계;
상기 기판이 맞물려 있는 상기 기판 지지부를 제2 볼륨에 인접한 제3 포지션으로 이동시키는 단계; 및
상기 제2 볼륨 내에서 상기 기판을 프로세싱하는 단계를 포함하는, 기판 프로세싱 방법.A substrate processing method comprising:
positioning a substrate on a plurality of lift pins in a first volume, wherein the plurality of lift pins are disposed in a first position;
moving the plurality of lift pins with the substrate positioned thereon to a second position in the first volume;
moving a substrate support disposed in the first volume to the second position to engage the substrate;
moving the substrate support on which the substrate is engaged to a third position adjacent a second volume; and
processing the substrate within the second volume.
상기 리프트 핀들의 상부 단부들은, 상기 제1 포지션에 있을 때 상기 기판 지지부로부터 약 10 mm 내지 약 100 mm의 거리에 배치되는, 기판 프로세싱 방법.According to claim 1,
The upper ends of the lift pins are disposed at a distance of about 10 mm to about 100 mm from the substrate support when in the first position.
상기 기판 지지부는 상기 제2 포지션으로 이동되기 전에 약 75℃ 내지 약 150℃의 온도로 가열되는, 기판 프로세싱 방법.According to claim 1,
wherein the substrate support is heated to a temperature between about 75° C. and about 150° C. before being moved to the second position.
상기 기판 지지부는 가열된 이후 약 2초 내지 약 5초의 기간에 상기 제2 포지션으로 이동되는, 기판 프로세싱 방법.4. The method of claim 3,
wherein the substrate support is moved to the second position in a period of about 2 seconds to about 5 seconds after being heated.
상기 기판 지지부는 상기 기판 지지부의 상부 표면에 상기 기판을 진공 척킹함으로써 상기 기판과 맞물리는, 기판 프로세싱 방법.According to claim 1,
wherein the substrate support engages the substrate by vacuum chucking the substrate to an upper surface of the substrate support.
상기 기판 지지부는 약 0.1초 내지 약 2초의 기간에 상기 제2 포지션으로부터 상기 제3 포지션으로 이동되는, 기판 프로세싱 방법.According to claim 1,
wherein the substrate support is moved from the second position to the third position in a period of about 0.1 seconds to about 2 seconds.
상기 제1 포지션으로부터 상기 제3 포지션으로 상기 기판을 이동시키기 위한 총 시간은 약 0.1초 내지 약 3초인, 기판 프로세싱 방법.According to claim 1,
and a total time for moving the substrate from the first position to the third position is between about 0.1 seconds and about 3 seconds.
상기 기판을 프로세싱하는 단계는,
상기 제2 볼륨에 프로세스 유체를 도입하는 단계; 및
상기 제2 볼륨 내에 전기장을 생성하는 단계를 더 포함하는, 기판 프로세싱 방법.According to claim 1,
Processing the substrate comprises:
introducing a process fluid into the second volume; and
and generating an electric field within the second volume.
상기 제2 볼륨의 높이는, 상기 기판이 상기 제3 포지션에 배치될 때, 상기 프로세스 챔버의 천장에 배치된 전극과 상기 기판 사이에 정의되는, 기판 프로세싱 방법.9. The method of claim 8,
a height of the second volume is defined between the substrate and an electrode disposed in a ceiling of the process chamber when the substrate is placed in the third position.
상기 제2 볼륨의 높이는 약 1 mm 내지 약 10 mm인, 기판 프로세싱 방법.10. The method of claim 9,
and the height of the second volume is between about 1 mm and about 10 mm.
프로세스 챔버의 제1 볼륨 내의 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계;
상기 프로세스 챔버의 천장에 인접한 사전-프로세싱 포지션으로 상기 기판을 이동시키는 단계;
상기 기판과 접촉하도록 상기 사전-프로세싱 포지션으로 기판 지지부를 이동시키는 단계;
상기 기판을 상기 기판 지지부에 진공 척킹하는 단계;
상기 기판이 상부에 진공 척킹되어 있는 상기 기판 지지부를 프로세싱 포지션으로 이동시키는 단계 ― 상기 프로세싱 포지션으로의 상기 기판 지지부의 이동은 상기 프로세스 챔버에서의 제2 볼륨의 형성을 초래함 ―;
상기 제2 볼륨에 프로세스 유체를 도입하는 단계; 및
상기 제2 볼륨 내에 전기장을 생성하는 단계를 포함하는, 기판 프로세싱 방법.A substrate processing method comprising:
positioning the substrate on the plurality of lift pins within the first volume of the process chamber;
moving the substrate to a pre-processing position adjacent a ceiling of the process chamber;
moving a substrate support to the pre-processing position to contact the substrate;
vacuum chucking the substrate to the substrate support;
moving the substrate support to a processing position on which the substrate is vacuum chucked, wherein movement of the substrate support to the processing position results in formation of a second volume in the process chamber;
introducing a process fluid into the second volume; and
and generating an electric field within the second volume.
상기 리프트 핀들의 상부 단부들은, 상기 사전-프로세싱 포지션으로 이동하기 전에 상기 기판 지지부로부터 약 30 mm 내지 약 90 mm의 이송 포지션에 배치되는, 기판 프로세싱 방법.12. The method of claim 11,
wherein the upper ends of the lift pins are disposed at a transport position of about 30 mm to about 90 mm from the substrate support before moving to the pre-processing position.
상기 기판 지지부는 약 0.5초 내지 약 1.5초의 기간에 상기 사전-프로세싱 포지션으로부터 상기 프로세싱 포지션으로 이동되는, 기판 프로세싱 방법.13. The method of claim 12,
wherein the substrate support is moved from the pre-processing position to the processing position in a period of about 0.5 seconds to about 1.5 seconds.
상기 이송 포지션으로부터 상기 프로세싱 포지션으로 상기 기판을 이동시키기 위한 총 시간은 약 0.5초 내지 약 2.5초인, 기판 프로세싱 방법.14. The method of claim 13,
and the total time to move the substrate from the transport position to the processing position is between about 0.5 seconds and about 2.5 seconds.
상기 기판 지지부는 상기 사전-프로세싱 포지션으로 이동되기 전에 약 100℃ 내지 약 125℃의 온도로 가열되는, 기판 프로세싱 방법.12. The method of claim 11,
wherein the substrate support is heated to a temperature between about 100° C. and about 125° C. before being moved to the pre-processing position.
상기 기판 지지부는 가열 이후 약 2초 내지 약 4초의 기간에 상기 사전-프로세싱 포지션으로 이동되는, 기판 프로세싱 방법.16. The method of claim 15,
wherein the substrate support is moved to the pre-processing position in a period of about 2 seconds to about 4 seconds after heating.
상기 제2 볼륨은, 상기 기판이 상기 프로세싱 포지션에 배치될 때, 상기 프로세스 챔버의 천장에 배치된 전극 및 상기 기판에 의해 부분적으로 정의되는, 기판 프로세싱 방법.12. The method of claim 11,
wherein the second volume is defined in part by an electrode disposed in a ceiling of the process chamber and the substrate when the substrate is placed in the processing position.
상기 제2 볼륨은 상기 기판 지지부 또는 상기 전극에 배치된 하나 이상의 o-링들에 의해 유체 밀봉되는, 기판 프로세싱 방법.18. The method of claim 17,
and the second volume is fluidly sealed by one or more o-rings disposed on the substrate support or the electrode.
상기 프로세스 유체는 1 L/min 내지 12 L/min의 유량으로 상기 제2 볼륨 내로 도입되는, 기판 프로세싱 방법.19. The method of claim 18,
wherein the process fluid is introduced into the second volume at a flow rate between 1 L/min and 12 L/min.
프로세스 챔버의 제1 볼륨 내의 제1 포지션에 배치된 복수의 리프트 핀들 상에 기판을 포지셔닝시키는 단계;
상기 프로세스 챔버의 제1 볼륨 내의 제2 포지션으로 상기 복수의 리프트 핀들을 이동시키는 단계;
상기 기판과 접촉하고 상기 기판을 진공 척킹하기 위해 상기 제2 포지션으로 기판 지지부를 이동시키는 단계;
상기 기판이 상부에 척킹되어 있는 상기 기판 지지부를 상기 프로세스 챔버의 제1 볼륨 내의 제3 포지션으로 이동시키는 단계 ― 상기 제3 포지션에서의 상기 기판 지지부의 배치는 상기 프로세스 챔버에 제2 볼륨을 형성하고, 상기 제2 볼륨은 상기 기판에 의해 부분적으로 정의됨 ―;
상기 제2 볼륨에 프로세스 유체를 도입하는 단계; 및
상기 제2 볼륨 내에 전기장을 생성하는 단계를 포함하는, 기판 프로세싱 방법.A substrate processing method comprising:
positioning the substrate on a plurality of lift pins disposed at a first position within a first volume of the process chamber;
moving the plurality of lift pins to a second position within the first volume of the process chamber;
moving a substrate support to the second position to contact the substrate and vacuum chuck the substrate;
moving the substrate support on which the substrate is chucked to a third position within the first volume of the process chamber, wherein disposition of the substrate support in the third position forms a second volume in the process chamber; , wherein the second volume is defined in part by the substrate;
introducing a process fluid into the second volume; and
and generating an electric field within the second volume.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962875300P | 2019-07-17 | 2019-07-17 | |
US62/875,300 | 2019-07-17 | ||
PCT/US2020/039508 WO2021011166A1 (en) | 2019-07-17 | 2020-06-25 | Methods and apparatus for post exposure processing |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220020961A true KR20220020961A (en) | 2022-02-21 |
Family
ID=74210974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227001523A KR20220020961A (en) | 2019-07-17 | 2020-06-25 | Methods and apparatus for post-exposure processing |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3999912A4 (en) |
JP (1) | JP7498257B2 (en) |
KR (1) | KR20220020961A (en) |
CN (1) | CN113994456A (en) |
TW (2) | TWI813889B (en) |
WO (1) | WO2021011166A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4291954A1 (en) | 2021-02-15 | 2023-12-20 | Applied Materials, Inc. | Apparatus for post exposure bake of photoresist |
US11815816B2 (en) | 2021-02-15 | 2023-11-14 | Applied Materials, Inc. | Apparatus for post exposure bake of photoresist |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6602348B1 (en) * | 1996-09-17 | 2003-08-05 | Applied Materials, Inc. | Substrate cooldown chamber |
US20020011216A1 (en) * | 1999-06-04 | 2002-01-31 | Tue Nguyen | Integral susceptor-wall reactor system and method |
JP3479771B2 (en) | 2000-06-02 | 2003-12-15 | 東京エレクトロン株式会社 | Heat treatment equipment |
JP2003060012A (en) | 2001-08-08 | 2003-02-28 | Asm Japan Kk | Reaction chamber for semiconductor treatment |
US20100184290A1 (en) | 2009-01-16 | 2010-07-22 | Applied Materials, Inc. | Substrate support with gas introduction openings |
US20130333616A1 (en) * | 2012-06-18 | 2013-12-19 | Tel Solar Ag | Plasma processing system with movable chamber housing parts |
KR101541392B1 (en) * | 2014-01-06 | 2015-08-03 | 에이피티씨 주식회사 | Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same |
US9377692B2 (en) | 2014-06-10 | 2016-06-28 | Applied Materials, Inc. | Electric/magnetic field guided acid diffusion |
US9823570B2 (en) * | 2015-04-02 | 2017-11-21 | Applied Materials, Inc. | Field guided post exposure bake application for photoresist microbridge defects |
US9929029B2 (en) * | 2015-10-15 | 2018-03-27 | Applied Materials, Inc. | Substrate carrier system |
US10203604B2 (en) * | 2015-11-30 | 2019-02-12 | Applied Materials, Inc. | Method and apparatus for post exposure processing of photoresist wafers |
JP6242933B2 (en) | 2016-03-31 | 2017-12-06 | 株式会社日立国際電気 | Substrate processing apparatus, semiconductor device manufacturing method, and program |
US9958782B2 (en) * | 2016-06-29 | 2018-05-01 | Applied Materials, Inc. | Apparatus for post exposure bake |
-
2020
- 2020-06-25 KR KR1020227001523A patent/KR20220020961A/en not_active Application Discontinuation
- 2020-06-25 EP EP20840683.5A patent/EP3999912A4/en not_active Withdrawn
- 2020-06-25 JP JP2022502067A patent/JP7498257B2/en active Active
- 2020-06-25 WO PCT/US2020/039508 patent/WO2021011166A1/en unknown
- 2020-06-25 CN CN202080045314.7A patent/CN113994456A/en active Pending
- 2020-07-16 TW TW109124025A patent/TWI813889B/en active
- 2020-07-16 TW TW112128805A patent/TW202347567A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW202347567A (en) | 2023-12-01 |
TW202109732A (en) | 2021-03-01 |
EP3999912A4 (en) | 2023-08-02 |
WO2021011166A1 (en) | 2021-01-21 |
CN113994456A (en) | 2022-01-28 |
EP3999912A1 (en) | 2022-05-25 |
JP7498257B2 (en) | 2024-06-11 |
JP2022540650A (en) | 2022-09-16 |
TWI813889B (en) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11899366B2 (en) | Method and apparatus for post exposure processing of photoresist wafers | |
JP7089010B2 (en) | Equipment for post-exposure baking | |
KR20220020961A (en) | Methods and apparatus for post-exposure processing | |
EP3563404B1 (en) | Apparatus for field guided acid profile control in a photoresist layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |